移位寄存器、液晶显示器栅极驱动装置及液晶显示器的制作方法
专利名称：移位寄存器、液晶显示器栅极驱动装置及液晶显示器的制作方法
技术领域：
本发明涉及液晶显示器技术领域，具体涉及一种移位寄存器、液晶显示器栅极驱动装置及液晶显示器。
背景技术：
栅极驱动阵列(GOA :Gate Drive on Array),即移位寄存器,其基本概念是将液晶显示器(IXD Panel)的栅极驱动(Gate driver)集成在玻璃基板上,形成对面板的扫描驱动。相比传统的生产工艺，其不仅节省了成本，而且显示器(Panel)可以做到两边对称的美观设计，实现显示器窄边框的设计，并有利用显示器产能和良率提升也较有利。但是，现有GOA单元的设计存在一定的问题，例如由于非晶硅(a-Si)长期工作阈值电压漂移(Vth shift)所带来的电路寿命缩短的问题等。此外，由于a-Si的迁移率较低，为了满足电路中一些薄膜晶体管(TFT Thin FilmTransistor)较高离子(Ion)的要求,只能通过增大TFT的沟道宽度来满足，这样会带来空间上的尺寸增加和功耗的增加。而且，由于传统方式GOA单元需要非常大的TFT为栅极信号输出端(OUTPUT)信号充电，并且该TFT直接与时钟信号输入端相连，由于TFT中存在寄生电容，因此现有GOA单元中的TFT交流功耗很大，导致现有GOA单元的功耗很大。在实际产品的GOA设计中，如何使用最少的电路元器件来实现移位寄存功能，同时又能够保证低功耗、且长期稳定工作，是GOA设计的关键问题。
发明内容
本发明所要解决的技术问题是提供一种移位寄存器、液晶显示器栅极驱动装置及液晶显示器，从而降低移位寄存器、液晶显示器栅极驱动装置以及液晶显示器的功耗。为解决上述技术问题，本发明提供方案如下本发明实施例提供了一种移位寄存器，包括—控制电路、一放电电路和一控制栅极信号输出端充电的第一薄膜晶体管TFTI组成；第一薄膜晶体管TFTl的源极与直流高电平信号输入端连接，第一薄膜晶体管TFTl的栅极分别与所述控制电路、所述放电电路连接，第一薄膜晶体管TFTl的漏极分别与栅极信号输出端、所述放电电路连接。优选的，所述移位寄存器中，所述控制电路由第二薄膜晶体管TFT2、第三薄膜晶体管TFT3和一电容组成，其中第二薄膜晶体管TFT2的源极和栅极均与栅极信号输入端连接，第二薄膜晶体管TFT2的漏极分别与第三薄膜晶体管TFT3的栅极、所述电容的第一端、所述放电电路连接；第三薄膜晶体管TFT3的源极与第一时钟信号输入端连接，第三薄膜晶体管TFT3的漏极分别与所述电容的第二端、第一薄膜晶体管TFTl的栅极、所述放电电路连接。优选的，所述移位寄存器中，所述放电电路由第四薄膜晶体管TFT4、第五薄膜晶体管TFT5、第六薄膜晶体管TFT6和第七薄膜晶体管TFI7组成，其中第四薄膜晶体管TFT4的源极与所述控制电路连接，第四薄膜晶体管TFT4的栅极分别与重置信号输入端、第六薄膜晶体管TFT6的栅极连接，第四薄膜晶体管TFT4的漏极分别与直流低电平信号输入端连接、第五薄膜晶体管TFT5的漏极、第六薄膜晶体管TFT6的漏极、第七薄膜晶体管TFI7的漏极连接；第五薄膜晶体管TFT5的源极分别与所述控制电路、第一薄膜晶体管TFTl的栅极连接，第五薄膜晶体管TFT5的栅极分别与第二时钟信号输入端、第七薄膜晶体管TFI7的栅极连接；第六薄膜晶体管TFT6的源极分别与第一薄膜晶体管TFTl的漏极、栅极信号输出端、第七薄膜晶体管TFI7的源极连接。·优选的，所述移位寄存器中，控制电路根据输入信号的时序关系，控制第一薄膜晶体管TFTl以及放电电路为栅极信号输出端进行充、放电；其中当栅极信号输入端输入栅极信号、第一时钟信号输入端输入低电平、第二时钟信号输入端输入高电平时，控制电路中第二薄膜晶体管TFT2处于导通状态，所述栅极信号输入端为控制电路中的一电容充电，同时，放电电路中的第五薄膜晶体管TFT5和第七薄膜晶体管TFI7处于导通状态，由于放电电路中的第五薄膜晶体管TFT5和第七薄膜晶体管TFI7的漏极与直流低电平信号输入端连接，因此，第一薄膜晶体管TFTl此时处于关闭状态，栅极信号输出端为低电平；当栅极信号输入结束、第一时钟信号输入端输入高电平、第二时钟信号输入端输入低电平时，控制电路中的第三薄膜晶体管TFT3处于导通状态，放电电路中的第五薄膜晶体管TFT5和第七薄膜晶体管TFI7处于关闭状态，此时，由于第一薄膜晶体管TFTl的栅极为高电平，因此第一薄膜晶体管TFTl处于导通状态，所述直流高电平信号输入端为所述栅极信号输出端充电；当所述第一时钟信号输入端再次输入低电平、所述第二时钟信号输入端再次输入高电平时，重置信号输入端输入重置信号，放电电路中的第四、五、六、七薄膜晶体管TFT4 7处于导通状态，则重置信号输入端为所述栅极信号输出端放电，同时，所述第二时钟信号输入端为控制电路中的电容放电。本发明实施例还提供了一种液晶显示器栅极驱动装置，该装置包括如上所述本发明实施例提供的移位寄存器。本发明实施例还提供了一种液晶显示器，该液晶显示器包括如上所述本发明实施例提供的液晶显示器栅极驱动装置。从以上所述可以看出，本发明实施例提供的移位寄存器、液晶显示器栅极驱动装置及液晶显示器，通过将少量的薄膜晶体管以及一电容的合理布局，使负责控制栅极信号输出端充电的薄膜晶体管不直接与时钟信号输入端连接，而是与直流高电平信号输入端、控制电路、放电电路连接，从而可避免该薄膜晶体管产生交流功耗，降低了栅极驱动阵列即移位寄存器的功耗，进而可降低了液晶显示器栅极驱动装置以及液晶显示器的功耗。
图I为本发明实施例提供的移位寄存器结构示意图一；图2为本发明实施例提供的移位寄存器结构示意图二 ；图3为本发明实施例提供的移位寄存器输入信号时序仿真效果图。
具体实施例方式本发明实施例提供一种可应用于液晶显示器栅极驱动装置中的移位寄存器，如附图I所示，该移位寄存器具体可以包括—控制电路11、一放电电路12和一控制栅极信号输出端充电的第一薄膜晶体管(TFTI即Tl)组成；
Tl的源极与直流高电平信号输入端(VDD)连接，Tl的栅极分别与控制电路11、放电电路12连接，Tl的漏极分别与栅极信号输出端(OUTPUT)，放电电路12连接。本发明实施例提供的移位寄存器的一个具体结构示意图可如附图2所示，其中，第二薄膜晶体管T2、第三薄膜晶体管T3和一电容Cl组成控制电路11 ;第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6和第七薄膜晶体管T7组成放点电路12。本发明实施例提供的移位寄存器的具体连接关系可如下所示Tl的源极与VDD连接，Tl的栅极可分别与T3的漏极、Cl的一端(可设为第二端)、T5的源极连接，Tl的漏极可分别与OUTPUT、T6和17的源极连接；T2的源极和栅极均可与栅极信号输入端(INPUT)连接，T2的漏极可分别与T3的栅极、Cl的另一端(可设为第一端)、T4的源极连接；T3的源极可与第一时钟信号输入端(CLK)连接，T3的栅极可分别与T2的漏极、T4的源极、Cl的第一端连接，T3的漏极可分别与Cl的第二端、Tl的栅极、T5的源极连接；T4的源极可分别与T2的漏极、T3的栅极以及Cl的第一端连接，T4的栅极可分别与重置信号输入端(RESET)、T6的栅极连接，T4的漏极可分别与直流低电平信号输入端(VSS)、T5的漏极、T6的漏极、T7的漏极连接；T5的源极可分别与T3的漏极、Cl的第一端、Tl的栅极连接，T5的栅极可分别与第二时钟信号输入端(CLKB)、T7的栅极连接，T5的漏极可分别与VSS、T4的漏极、T6的漏极、T7的漏极连接；T6的源极可分别与Tl的漏极、OUTPUT、T7的源极连接，T6的栅极可分别与T4的栅极、RESET连接，T6的漏极可分别与VSS、T4的漏极、T5的漏极、T7的漏极连接；T7的源极可分别与Tl的漏极、OUTPUT、T6的源极连接，T7的栅极可分别与CLKB、T5的栅极连接，T7的漏极可分别与VSS、T4的漏极、T5的漏极、T6的漏极连接。需要说明的是，本发明实施例所涉及的薄膜晶体管TFT的源极与漏极可互换，且电容的两端可对调。基于上述具体连接关系，本发明实施例提供的移位寄存器中的控制电路11，可根据输入信号的时序关系(时序关系仿真效果图可如附图3所示)，控制Tl以及放电电路12为OUTPUT进行充、放电操作。具体的工作原理可如下所示首先，当上一行GOA单元即移位寄存器输出的栅极信号由INPUT输入时，CLK输入低电平，CLKB输入高电平,此时，T2处于导通状态,输入的栅极信号为Cl充电，同时，由于T5和17此时处于导通状态，且T5和17的漏极与VSS连接，因此，Tl此时处于并保持关闭状态，OUTPUT为低电平；然后，当栅极信号输入结束时，CLK输入高电平、CLKB输入低电平，此时，T3处于导通状态(由Cl输入电压)，T5和T7处于关闭状态，由于Tl的栅极此时为高电平，因此Tl此时处于导通状态，VDD为OUTPUT充电；最后，当CLK再次输入低电平、CLKB再次输入高电平时，RESET输入高电平的重置信号(即下一行GOA单元的输出信号)，此时，TFT4 7处于导通状态，则RESET为OUTPUT放电，同时，CLKB为Cl放电。由于现有GOA单元需要非常大的TFT为OUTPUT充电，并且TFT与时钟信号输入端 即CLK直接相连，由于TFT中存在寄生电容，因此现有GOA中的TFT交流功耗很大，导致现有GOA单元的功耗很大。而通过上述本发明实施例提供的移位寄存器的描述可以看出，本发明实施例中，负责控制栅极信号输出端即OUTPUT充电的薄膜晶体管即Tl，不直接与时钟信号输入端即CLK或CLKB连接，而是与直流高电平信号输入端即VDD、以及控制电路11和放电电路12连接，从而可避免Tl产生交流功耗，降低了栅极驱动阵列即移位寄存器的功耗，进而可降低了液晶显示器栅极驱动装置以及液晶显示器的功耗，对功耗要求较高的显示产品将有非常有利。由于本发明实施例提供的移位寄存器可应用于一液晶显示器栅极驱动装置中，因此，本发明实施例还提供了一种液晶显示器栅极驱动装置，该装置中包括了若干级联的移位寄存器，该移位寄存器包括相互级联的多个级，每个级的栅极信号输出端为下一级的栅极信号输入端，所述每个级可由控制电路11、放电电路12和一负责控制栅极信号输出端充放电的薄膜晶体管Tl组成，具体可如附图I或2所示。该装置中所设置的移位寄存器的个数可与该装置中所设置的栅线个数对应。基于本发明实施例提供的移位寄存器以及液晶显示器栅极驱动装置，本发明实施例还可提供一液晶显示器，该显示器中设置一液晶显示器栅极驱动装置，该液晶显示器栅极驱动装置可设置有如附图I或2所示的移位寄存器。从以上所述可以看出，本发明实施例提供的移位寄存器、液晶显示器栅极驱动装置以及液晶显示器，通过将少量的薄膜晶体管以及一电容的合理布局，使负责控制栅极信号输出端充电的薄膜晶体管不直接与时钟信号输入端连接，而是与直流高电平信号输入端、控制电路、放电电路连接，从而可避免该薄膜晶体管产生交流功耗，降低了栅极驱动阵列即移位寄存器的功耗，进而可降低了液晶显示器栅极驱动装置以及液晶显示器的功耗。以上所述仅是本发明的实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
权利要求
1.一种移位寄存器，其特征在于，包括 一控制电路、一放电电路和一控制栅极信号输出端充电的第一薄膜晶体管TFTl组成； 第一薄膜晶体管TFTl的源极与直流高电平信号输入端连接，第一薄膜晶体管TFTl的栅极分别与所述控制电路、所述放电电路连接，第一薄膜晶体管TFTl的漏极分别与栅极信号输出端、所述放电电路连接。
2.根据权利要求I所述的移位寄存器，其特征在于，所述控制电路由第二薄膜晶体管TFT2、第三薄膜晶体管TFT3和一电容组成，其中 第二薄膜晶体管TFT2的源极和栅极均与栅极信号输入端连接，第二薄膜晶体管TFT2的漏极分别与第三薄膜晶体管TFT3的栅极、所述电容的第一端、所述放电电路连接； 第三薄膜晶体管TFT3的源极与第一时钟信号输入端连接，第三薄膜晶体管TFT3的漏极分别与所述电容的第二端、第一薄膜晶体管TFTl的栅极、所述放电电路连接。
3.根据权利要求2所述的移位寄存器，其特征在于，所述放电电路由第四薄膜晶体管TFT4、第五薄膜晶体管TFT5、第六薄膜晶体管TFT6和第七薄膜晶体管TFT7组成，其中 第四薄膜晶体管TFT4的源极与所述控制电路连接，第四薄膜晶体管TFT4的栅极分别与重置信号输入端、第六薄膜晶体管TFT6的栅极连接，第四薄膜晶体管TFT4的漏极分别与直流低电平信号输入端连接、第五薄膜晶体管TFT5的漏极、第六薄膜晶体管TFT6的漏极、第七薄膜晶体管TFT7的漏极连接； 第五薄膜晶体管TFT5的源极分别与所述控制电路、第一薄膜晶体管TFTl的栅极连接，第五薄膜晶体管TFT5的栅极分别与第二时钟信号输入端、第七薄膜晶体管TFT7的栅极连接; 第六薄膜晶体管TFT6的源极分别与第一薄膜晶体管TFTl的漏极、栅极信号输出端、第七薄膜晶体管TFT7的源极连接。
4.根据权利要求3所述的移位寄存器，其特征在于，控制电路根据输入信号的时序关系，控制第一薄膜晶体管TFTl以及放电电路为栅极信号输出端进行充、放电； 其中 当栅极信号输入端输入栅极信号、第一时钟信号输入端输入低电平、第二时钟信号输入端输入高电平时，控制电路中第二薄膜晶体管TFT2处于导通状态，所述栅极信号输入端为控制电路中的一电容充电，同时，放电电路中的第五薄膜晶体管TFT5和第七薄膜晶体管TFT7处于导通状态，由于放电电路中的第五薄膜晶体管TFT5和第七薄膜晶体管TFT7的漏极与直流低电平信号输入端连接，因此，第一薄膜晶体管TFTl此时处于关闭状态，栅极信号输出端为低电平； 当栅极信号输入结束、第一时钟信号输入端输入高电平、第二时钟信号输入端输入低电平时，控制电路中的第三薄膜晶体管TFT3处于导通状态，放电电路中的第五薄膜晶体管TFT5和第七薄膜晶体管TFT7处于关闭状态，此时，由于第一薄膜晶体管TFTl的栅极为高电平，因此第一薄膜晶体管TFTl处于导通状态，所述直流高电平信号输入端为所述栅极信号输出端充电； 当所述第一时钟信号输入端再次输入低电平、所述第二时钟信号输入端再次输入高电平时，重置信号输入端输入重置信号，放电电路中的第四、五、六、七薄膜晶体管TFT4 7处于导通状态，则第二时钟信号输入端为所述栅极信号输出端放电，同时，所述重置信号输入端为控制电路中的电容放电。
5.一种液晶显示器栅极驱动装置，其特征在于，包括如权利要求I至3任一项所述的移位寄存器。
6.一种液晶显示器，其特征在于，包括如权利要求5所述的液晶显示器栅极驱动装置。·
全文摘要
本发明提供了一种移位寄存器、液晶显示器栅极驱动装置及液晶显示器，通过将少量的薄膜晶体管以及一电容的合理布局，使负责控制栅极信号输出端充电的薄膜晶体管不直接与时钟信号输入端连接，而是与直流高电平信号输入端、控制电路、放电电路连接，从而可避免该薄膜晶体管产生交流功耗，降低了栅极驱动阵列即移位寄存器的功耗，进而可降低了液晶显示器栅极驱动装置以及液晶显示器的功耗。
文档编号G09G3/20GK102708776SQ20111015799
公开日2012年10月3日 申请日期2011年6月13日 优先权日2011年6月13日
发明者孙阳 申请人:京东方科技集团股份有限公司
技术领域：
本发明涉及液晶显示器技术领域，具体涉及一种移位寄存器、液晶显示器栅极驱动装置及液晶显示器。
背景技术：
栅极驱动阵列(GOA :Gate Drive on Array),即移位寄存器,其基本概念是将液晶显示器(IXD Panel)的栅极驱动(Gate driver)集成在玻璃基板上,形成对面板的扫描驱动。相比传统的生产工艺，其不仅节省了成本，而且显示器(Panel)可以做到两边对称的美观设计，实现显示器窄边框的设计，并有利用显示器产能和良率提升也较有利。但是，现有GOA单元的设计存在一定的问题，例如由于非晶硅(a-Si)长期工作阈值电压漂移(Vth shift)所带来的电路寿命缩短的问题等。此外，由于a-Si的迁移率较低，为了满足电路中一些薄膜晶体管(TFT Thin FilmTransistor)较高离子(Ion)的要求,只能通过增大TFT的沟道宽度来满足，这样会带来空间上的尺寸增加和功耗的增加。而且，由于传统方式GOA单元需要非常大的TFT为栅极信号输出端(OUTPUT)信号充电，并且该TFT直接与时钟信号输入端相连，由于TFT中存在寄生电容，因此现有GOA单元中的TFT交流功耗很大，导致现有GOA单元的功耗很大。在实际产品的GOA设计中，如何使用最少的电路元器件来实现移位寄存功能，同时又能够保证低功耗、且长期稳定工作，是GOA设计的关键问题。
发明内容
本发明所要解决的技术问题是提供一种移位寄存器、液晶显示器栅极驱动装置及液晶显示器，从而降低移位寄存器、液晶显示器栅极驱动装置以及液晶显示器的功耗。为解决上述技术问题，本发明提供方案如下本发明实施例提供了一种移位寄存器，包括—控制电路、一放电电路和一控制栅极信号输出端充电的第一薄膜晶体管TFTI组成；第一薄膜晶体管TFTl的源极与直流高电平信号输入端连接，第一薄膜晶体管TFTl的栅极分别与所述控制电路、所述放电电路连接，第一薄膜晶体管TFTl的漏极分别与栅极信号输出端、所述放电电路连接。优选的，所述移位寄存器中，所述控制电路由第二薄膜晶体管TFT2、第三薄膜晶体管TFT3和一电容组成，其中第二薄膜晶体管TFT2的源极和栅极均与栅极信号输入端连接，第二薄膜晶体管TFT2的漏极分别与第三薄膜晶体管TFT3的栅极、所述电容的第一端、所述放电电路连接；第三薄膜晶体管TFT3的源极与第一时钟信号输入端连接，第三薄膜晶体管TFT3的漏极分别与所述电容的第二端、第一薄膜晶体管TFTl的栅极、所述放电电路连接。优选的，所述移位寄存器中，所述放电电路由第四薄膜晶体管TFT4、第五薄膜晶体管TFT5、第六薄膜晶体管TFT6和第七薄膜晶体管TFI7组成，其中第四薄膜晶体管TFT4的源极与所述控制电路连接，第四薄膜晶体管TFT4的栅极分别与重置信号输入端、第六薄膜晶体管TFT6的栅极连接，第四薄膜晶体管TFT4的漏极分别与直流低电平信号输入端连接、第五薄膜晶体管TFT5的漏极、第六薄膜晶体管TFT6的漏极、第七薄膜晶体管TFI7的漏极连接；第五薄膜晶体管TFT5的源极分别与所述控制电路、第一薄膜晶体管TFTl的栅极连接，第五薄膜晶体管TFT5的栅极分别与第二时钟信号输入端、第七薄膜晶体管TFI7的栅极连接；第六薄膜晶体管TFT6的源极分别与第一薄膜晶体管TFTl的漏极、栅极信号输出端、第七薄膜晶体管TFI7的源极连接。·优选的，所述移位寄存器中，控制电路根据输入信号的时序关系，控制第一薄膜晶体管TFTl以及放电电路为栅极信号输出端进行充、放电；其中当栅极信号输入端输入栅极信号、第一时钟信号输入端输入低电平、第二时钟信号输入端输入高电平时，控制电路中第二薄膜晶体管TFT2处于导通状态，所述栅极信号输入端为控制电路中的一电容充电，同时，放电电路中的第五薄膜晶体管TFT5和第七薄膜晶体管TFI7处于导通状态，由于放电电路中的第五薄膜晶体管TFT5和第七薄膜晶体管TFI7的漏极与直流低电平信号输入端连接，因此，第一薄膜晶体管TFTl此时处于关闭状态，栅极信号输出端为低电平；当栅极信号输入结束、第一时钟信号输入端输入高电平、第二时钟信号输入端输入低电平时，控制电路中的第三薄膜晶体管TFT3处于导通状态，放电电路中的第五薄膜晶体管TFT5和第七薄膜晶体管TFI7处于关闭状态，此时，由于第一薄膜晶体管TFTl的栅极为高电平，因此第一薄膜晶体管TFTl处于导通状态，所述直流高电平信号输入端为所述栅极信号输出端充电；当所述第一时钟信号输入端再次输入低电平、所述第二时钟信号输入端再次输入高电平时，重置信号输入端输入重置信号，放电电路中的第四、五、六、七薄膜晶体管TFT4 7处于导通状态，则重置信号输入端为所述栅极信号输出端放电，同时，所述第二时钟信号输入端为控制电路中的电容放电。本发明实施例还提供了一种液晶显示器栅极驱动装置，该装置包括如上所述本发明实施例提供的移位寄存器。本发明实施例还提供了一种液晶显示器，该液晶显示器包括如上所述本发明实施例提供的液晶显示器栅极驱动装置。从以上所述可以看出，本发明实施例提供的移位寄存器、液晶显示器栅极驱动装置及液晶显示器，通过将少量的薄膜晶体管以及一电容的合理布局，使负责控制栅极信号输出端充电的薄膜晶体管不直接与时钟信号输入端连接，而是与直流高电平信号输入端、控制电路、放电电路连接，从而可避免该薄膜晶体管产生交流功耗，降低了栅极驱动阵列即移位寄存器的功耗，进而可降低了液晶显示器栅极驱动装置以及液晶显示器的功耗。
图I为本发明实施例提供的移位寄存器结构示意图一；图2为本发明实施例提供的移位寄存器结构示意图二 ；图3为本发明实施例提供的移位寄存器输入信号时序仿真效果图。
具体实施例方式本发明实施例提供一种可应用于液晶显示器栅极驱动装置中的移位寄存器，如附图I所示，该移位寄存器具体可以包括—控制电路11、一放电电路12和一控制栅极信号输出端充电的第一薄膜晶体管(TFTI即Tl)组成；
Tl的源极与直流高电平信号输入端(VDD)连接，Tl的栅极分别与控制电路11、放电电路12连接，Tl的漏极分别与栅极信号输出端(OUTPUT)，放电电路12连接。本发明实施例提供的移位寄存器的一个具体结构示意图可如附图2所示，其中，第二薄膜晶体管T2、第三薄膜晶体管T3和一电容Cl组成控制电路11 ;第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6和第七薄膜晶体管T7组成放点电路12。本发明实施例提供的移位寄存器的具体连接关系可如下所示Tl的源极与VDD连接，Tl的栅极可分别与T3的漏极、Cl的一端(可设为第二端)、T5的源极连接，Tl的漏极可分别与OUTPUT、T6和17的源极连接；T2的源极和栅极均可与栅极信号输入端(INPUT)连接，T2的漏极可分别与T3的栅极、Cl的另一端(可设为第一端)、T4的源极连接；T3的源极可与第一时钟信号输入端(CLK)连接，T3的栅极可分别与T2的漏极、T4的源极、Cl的第一端连接，T3的漏极可分别与Cl的第二端、Tl的栅极、T5的源极连接；T4的源极可分别与T2的漏极、T3的栅极以及Cl的第一端连接，T4的栅极可分别与重置信号输入端(RESET)、T6的栅极连接，T4的漏极可分别与直流低电平信号输入端(VSS)、T5的漏极、T6的漏极、T7的漏极连接；T5的源极可分别与T3的漏极、Cl的第一端、Tl的栅极连接，T5的栅极可分别与第二时钟信号输入端(CLKB)、T7的栅极连接，T5的漏极可分别与VSS、T4的漏极、T6的漏极、T7的漏极连接；T6的源极可分别与Tl的漏极、OUTPUT、T7的源极连接，T6的栅极可分别与T4的栅极、RESET连接，T6的漏极可分别与VSS、T4的漏极、T5的漏极、T7的漏极连接；T7的源极可分别与Tl的漏极、OUTPUT、T6的源极连接，T7的栅极可分别与CLKB、T5的栅极连接，T7的漏极可分别与VSS、T4的漏极、T5的漏极、T6的漏极连接。需要说明的是，本发明实施例所涉及的薄膜晶体管TFT的源极与漏极可互换，且电容的两端可对调。基于上述具体连接关系，本发明实施例提供的移位寄存器中的控制电路11，可根据输入信号的时序关系(时序关系仿真效果图可如附图3所示)，控制Tl以及放电电路12为OUTPUT进行充、放电操作。具体的工作原理可如下所示首先，当上一行GOA单元即移位寄存器输出的栅极信号由INPUT输入时，CLK输入低电平，CLKB输入高电平,此时，T2处于导通状态,输入的栅极信号为Cl充电，同时，由于T5和17此时处于导通状态，且T5和17的漏极与VSS连接，因此，Tl此时处于并保持关闭状态，OUTPUT为低电平；然后，当栅极信号输入结束时，CLK输入高电平、CLKB输入低电平，此时，T3处于导通状态(由Cl输入电压)，T5和T7处于关闭状态，由于Tl的栅极此时为高电平，因此Tl此时处于导通状态，VDD为OUTPUT充电；最后，当CLK再次输入低电平、CLKB再次输入高电平时，RESET输入高电平的重置信号(即下一行GOA单元的输出信号)，此时，TFT4 7处于导通状态，则RESET为OUTPUT放电，同时，CLKB为Cl放电。由于现有GOA单元需要非常大的TFT为OUTPUT充电，并且TFT与时钟信号输入端 即CLK直接相连，由于TFT中存在寄生电容，因此现有GOA中的TFT交流功耗很大，导致现有GOA单元的功耗很大。而通过上述本发明实施例提供的移位寄存器的描述可以看出，本发明实施例中，负责控制栅极信号输出端即OUTPUT充电的薄膜晶体管即Tl，不直接与时钟信号输入端即CLK或CLKB连接，而是与直流高电平信号输入端即VDD、以及控制电路11和放电电路12连接，从而可避免Tl产生交流功耗，降低了栅极驱动阵列即移位寄存器的功耗，进而可降低了液晶显示器栅极驱动装置以及液晶显示器的功耗，对功耗要求较高的显示产品将有非常有利。由于本发明实施例提供的移位寄存器可应用于一液晶显示器栅极驱动装置中，因此，本发明实施例还提供了一种液晶显示器栅极驱动装置，该装置中包括了若干级联的移位寄存器，该移位寄存器包括相互级联的多个级，每个级的栅极信号输出端为下一级的栅极信号输入端，所述每个级可由控制电路11、放电电路12和一负责控制栅极信号输出端充放电的薄膜晶体管Tl组成，具体可如附图I或2所示。该装置中所设置的移位寄存器的个数可与该装置中所设置的栅线个数对应。基于本发明实施例提供的移位寄存器以及液晶显示器栅极驱动装置，本发明实施例还可提供一液晶显示器，该显示器中设置一液晶显示器栅极驱动装置，该液晶显示器栅极驱动装置可设置有如附图I或2所示的移位寄存器。从以上所述可以看出，本发明实施例提供的移位寄存器、液晶显示器栅极驱动装置以及液晶显示器，通过将少量的薄膜晶体管以及一电容的合理布局，使负责控制栅极信号输出端充电的薄膜晶体管不直接与时钟信号输入端连接，而是与直流高电平信号输入端、控制电路、放电电路连接，从而可避免该薄膜晶体管产生交流功耗，降低了栅极驱动阵列即移位寄存器的功耗，进而可降低了液晶显示器栅极驱动装置以及液晶显示器的功耗。以上所述仅是本发明的实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
权利要求
1.一种移位寄存器，其特征在于，包括 一控制电路、一放电电路和一控制栅极信号输出端充电的第一薄膜晶体管TFTl组成； 第一薄膜晶体管TFTl的源极与直流高电平信号输入端连接，第一薄膜晶体管TFTl的栅极分别与所述控制电路、所述放电电路连接，第一薄膜晶体管TFTl的漏极分别与栅极信号输出端、所述放电电路连接。
2.根据权利要求I所述的移位寄存器，其特征在于，所述控制电路由第二薄膜晶体管TFT2、第三薄膜晶体管TFT3和一电容组成，其中 第二薄膜晶体管TFT2的源极和栅极均与栅极信号输入端连接，第二薄膜晶体管TFT2的漏极分别与第三薄膜晶体管TFT3的栅极、所述电容的第一端、所述放电电路连接； 第三薄膜晶体管TFT3的源极与第一时钟信号输入端连接，第三薄膜晶体管TFT3的漏极分别与所述电容的第二端、第一薄膜晶体管TFTl的栅极、所述放电电路连接。
3.根据权利要求2所述的移位寄存器，其特征在于，所述放电电路由第四薄膜晶体管TFT4、第五薄膜晶体管TFT5、第六薄膜晶体管TFT6和第七薄膜晶体管TFT7组成，其中 第四薄膜晶体管TFT4的源极与所述控制电路连接，第四薄膜晶体管TFT4的栅极分别与重置信号输入端、第六薄膜晶体管TFT6的栅极连接，第四薄膜晶体管TFT4的漏极分别与直流低电平信号输入端连接、第五薄膜晶体管TFT5的漏极、第六薄膜晶体管TFT6的漏极、第七薄膜晶体管TFT7的漏极连接； 第五薄膜晶体管TFT5的源极分别与所述控制电路、第一薄膜晶体管TFTl的栅极连接，第五薄膜晶体管TFT5的栅极分别与第二时钟信号输入端、第七薄膜晶体管TFT7的栅极连接; 第六薄膜晶体管TFT6的源极分别与第一薄膜晶体管TFTl的漏极、栅极信号输出端、第七薄膜晶体管TFT7的源极连接。
4.根据权利要求3所述的移位寄存器，其特征在于，控制电路根据输入信号的时序关系，控制第一薄膜晶体管TFTl以及放电电路为栅极信号输出端进行充、放电； 其中 当栅极信号输入端输入栅极信号、第一时钟信号输入端输入低电平、第二时钟信号输入端输入高电平时，控制电路中第二薄膜晶体管TFT2处于导通状态，所述栅极信号输入端为控制电路中的一电容充电，同时，放电电路中的第五薄膜晶体管TFT5和第七薄膜晶体管TFT7处于导通状态，由于放电电路中的第五薄膜晶体管TFT5和第七薄膜晶体管TFT7的漏极与直流低电平信号输入端连接，因此，第一薄膜晶体管TFTl此时处于关闭状态，栅极信号输出端为低电平； 当栅极信号输入结束、第一时钟信号输入端输入高电平、第二时钟信号输入端输入低电平时，控制电路中的第三薄膜晶体管TFT3处于导通状态，放电电路中的第五薄膜晶体管TFT5和第七薄膜晶体管TFT7处于关闭状态，此时，由于第一薄膜晶体管TFTl的栅极为高电平，因此第一薄膜晶体管TFTl处于导通状态，所述直流高电平信号输入端为所述栅极信号输出端充电； 当所述第一时钟信号输入端再次输入低电平、所述第二时钟信号输入端再次输入高电平时，重置信号输入端输入重置信号，放电电路中的第四、五、六、七薄膜晶体管TFT4 7处于导通状态，则第二时钟信号输入端为所述栅极信号输出端放电，同时，所述重置信号输入端为控制电路中的电容放电。
5.一种液晶显示器栅极驱动装置，其特征在于，包括如权利要求I至3任一项所述的移位寄存器。
6.一种液晶显示器，其特征在于，包括如权利要求5所述的液晶显示器栅极驱动装置。·
全文摘要
本发明提供了一种移位寄存器、液晶显示器栅极驱动装置及液晶显示器，通过将少量的薄膜晶体管以及一电容的合理布局，使负责控制栅极信号输出端充电的薄膜晶体管不直接与时钟信号输入端连接，而是与直流高电平信号输入端、控制电路、放电电路连接，从而可避免该薄膜晶体管产生交流功耗，降低了栅极驱动阵列即移位寄存器的功耗，进而可降低了液晶显示器栅极驱动装置以及液晶显示器的功耗。
文档编号G09G3/20GK102708776SQ20111015799
公开日2012年10月3日 申请日期2011年6月13日 优先权日2011年6月13日
发明者孙阳 申请人:京东方科技集团股份有限公司
最新回复(0)