显示装置的制作方法
专利名称：显示装置的制作方法
技术领域：
本发明关于一种显示装置。
背景技术：
由于液晶显示装置具有薄型化、轻量化、低耗电量、无辐射污染、且能与半导体制程技术兼容等优点，如今已广泛运用在各式电子产品上，故对其技术及功能要求也越来越
尚ο液晶分子有一种特性，就是无法操作在某一个固定电压不变，时间久了，即使电压取消掉，液晶分子仍会因为其特性被破坏而无法再因应电场的变化来转动，以形成不同的灰度，而造成面板上有残留影像。所以每隔一段时间，就必须改变像素电压的电位，以避免液晶分子的特性遭到破坏。因此，必须由外部驱动电路提供交替变化的电压至像素以供液晶分子旋转。为了改善持续地提供二种极性的像素数据导致的耗能情况，液晶显示装置的像素可内建存储器来记录像素数据。然而，当刷新像素及其存储器时，相关的连接导线上会产生一脉冲电流及电压反弹的现象，这会使得存储器将暴露在风险中。更严重的是，脉冲电流及电压反弹将影响像素电容的充放电的时间及电压，甚至导致像素数据消失。因此，提供一种能够降低面板的耗电量及确保存储器的稳定性的显示装置，正是当前的重要课题之一。
发明内容
本发明提供一种显示装置，能够降低面板的耗电量，且亦降低在像素存储器刷新时所产生的脉冲电流，且有效确保显示装置的像素资料。本发明可采用以下技术方案来实现的。本发明的一种显示装置包括一显示单元及多个刷新单元。显示单元具有多个显示区，各具有多个像素，各像素具有至少一个存储器；多个刷新单元在不同时间分别控制对应的显示区的像素的存储器进行存储器刷新。
图1是本发明优选实施例的显示装置的示意图；图2是图1的像素的电路图；图3是本发明的像素存储器刷新的波形图；图4是图1的显示装置的波形图；图5是本发明另一个态样的显示装置的示意图；图6是图5的像素的电路图；图7是本发明再一个态样显示装置的示意图；图8是图7的显示装置的波形图；以及
图9是本发明的刷新单元的示意图。主要元件符号说明1、la、lb:显示装置10 取样导线11、111、112 刷新导线2、2a、2b 显示单元21 第一群显示区22 第二群显示区23 第三群显示区31、32、33 刷新单元311、321、331 缓冲电路312、322 延迟电路4、4a 像素41、41a:存储器411、412、413、42 开关414:电容43:液晶储存电容44:辅助储存电容5 行导线6 列导线7 行驱动单元8 列驱动单元91、92:电源线E1、E2、E3 刷新控制信号组I、II、12:脉冲电流R、Rl、R2 存储器刷新信号S 存储器取样信号tl第--时
t2A-Ap — 弟—二时间
t3第三Ξ时间Va:辅助电极Vcom:共通电极Vs、Vp:节点W1、W2、W3 控制信号
具体实施例方式以下将参照相关图式，说明依本发明优选实施例的一种显示装置，其中相同的元件将以相同的元件符号加以说明。请参照图1所示，其是本发明优选实施例的显示装置的一示意图。显示装置1包括显示单元2及多个刷新单元31、32。显示单元2具有多个显示区21、22，各显示区21、22 具有多个像素4，各像素4具有至少一个存储器。像素4是图像显示的基本单位，其可以是显示红色、蓝色、或绿色的单位像素，或是显示白色的单位像素。像素4的存储器记录像素4所显示的资料，其是离散组件，例如是动态随机存取存储器(Dynamic Random Access Memory, DRAM)或静态随机存取存储器 (Static Random Access Memory, SRAM)等挥发性存储器。其储存的数据内容是以数字方式解读。显示区21、22至少分成二群来刷新像素及其存储器，不同群显示区内的像素及其存储器是在不同时间来刷新。如此一来，在相关导线上因像素存储器刷新而造成的涟波 (ripple)会分散在不同时间产生，而且，在单一时间产生的涟波大小也可以降低。在本实施例中，显示区21、22以分为一第一群显示区21与一第二群显示区22为例。第一群显示区21的各显示区与第二群显示区22的各显示区交错设置，但是其非为限制。刷新单元31、32在不同时间分别输出至少一个刷新控制信号组E1、E2至对应的显示区21、22。举例来说，像素刷新控制信号组E1、E2包含一存储器取样信号及一存储器刷新信号。举例来说，存储器取样信号控制像素的存储器对像素的液晶储存电容取样，刷新信号控制像素的存储器进行存储器刷新。详细的内容将于以下说明。以显示装置1是液晶显示装置的应用来说，显示装置1还包括多个行导线5、多个列导线6、行驱动单元7及列驱动单元8。行导线5及列导线6与显示区21、22的像素4耦接。行驱动单元7与行导线5耦接，并透过行导线5与显示区21、22的像素4耦接，列驱动单元8与列导线6耦接，并透过列导线6与显示区21、22的像素4耦接。列驱动单元8透过列导线6控制像素4的数据写入时序，行驱动单元7透过行导线5将像素数据写入至像素4。写入的像素资料可储存在像素4的存储器或是储存电容。 本实施例的行驱动单元7及列驱动单元8可分别称为数据驱动电路及扫描驱动电路，而行导线5及列导线6亦可分别称为数据线及扫描线。显示装置1可具有二种显示模式，第一种模式是一般模式，像素4的储存电容定期地由行驱动单元7写入像素数据，像素数据包含液晶极性反转的控制信息。简单来说，像素 4要呈现的灰度值是记录在储存电容，储存电容由行驱动单元7所控制。然而，在这种模式下，全部的驱动电路至少有一部分，例如是行驱动单元7或时序控制单元需记录像素4要显示的像素数据，使得行驱动单元7能够持续地对像素4进行像素数据的写入动作。第二种模式是内建存储器显示模式，像素4要呈现的灰度值是记录在像素4内建的存储器中，像素4的储存电容的电压值受控于存储器而非行驱动单元7。在这种模式下， 由于不需要行驱动单元7持续地写入数据，仅需定期地刷新存储器，因此这种模式具有较省电的优点，适用于低功耗显示的应用。在内建存储器显示模式下，液晶显示装置的像素电压仍需交替地改变，使得显示区上不会有残影(image sticking)现象的产生。像素电压的交替改变可以无需从行导线5取得新的数据而达到。像素4周期性地进行刷新的作动，借以降低外部驱动组件的时序驱动电路的所需工作频率，并可将时序驱动电路的功率损耗降到最小。请参照图2所示，其是图1的像素的电路图，像素的存储器41以动态随机存取存储器为例，刷新单元透过取样导线10及刷新导线11而进行像素存储器刷新的控制。像素4具有一存储器41、一开关42、一液晶储存电容43及辅助储存电容44，开关 42是晶体管。液晶储存电容43是由像素电极与共通电极Vcom所构成，辅助储存电容44 是由像素电极与辅助电极Va所构成，共通电极Vcom与辅助电极Va通常具有相同的电压电位。辅助储存电容44是用来辅助液晶储存电容43，借以增强数据储存能力，其并非是像素 4的必要组件。在一般模式下，列驱动单元8透过列导线6控制开关42开关与否，借以控制像素4的数据写入时序。当开关42导通时，行驱动单元7透过行导线5将像素数据写入至像素4的液晶储存电容43及辅助储存电容44。在内建存储器显示模式下，存储器41需进行像素存储器刷新方能持续地记录的数据。存储器41具有开关411、412、413以及一电容414，开关411、412、413为晶体管。电容414连接于行导线5与一节点Vs之间，开关411连接于节点Vs与液晶储存电容43之间，刷新单元透过取样导线10控制开关411导通与否。开关413连接于开关412 与行导线5之间，刷新单元透过刷新导线11控制开关413导通与否。开关412连接于开关 413与液晶储存电容43之间，节点Vs控制开关412导通与否。当开关413导通时，而开关 412依据节点Vs的电压而决定是否对液晶储存电容43进行放电，此时，行驱动单元7控制行导线5上的电压保持在O伏特。像素刷新的过程请参考图3，图3为进行像素刷新的一波形图。首先，刷新单元输出一存储器取样信号S于取样导线10，借以控制开关411导通， 使得节点Vs的电压会与液晶储存电容43的像素电极电压相等，像素电极的电压在图2中可以节点Vp的电压来代表。然后，刷新单元控制开关411不导通，行驱动单元7与列驱动单元8分别输出高电位信号于行导线5与列导线6，此时，列驱动单元8控制开关42导通，行驱动单元7输出的高电位信号会写入液晶储存电容43的像素电压。接着，刷新单元输出一存储器刷新信号R于刷新导线11，使得开关413导通，行驱动单元7控制行导线5上的电压保持在0伏特。此时，如果节点Vs的电压控制开关412导通，则液晶储存电容43会经由行导线5进行放电，使得节点Vp的电压会降为0伏特或低电位。以预设黑的液晶显示装置的应用而言，透过前述的刷新机制，对于亮像素而言，节点Vp的电压在刷新前后是在负电压与正电压交替(例如-5V变为5V或是5V变为-5V)。 对于暗像素而言，节点Vp的电压在刷新后仍保持在低电位(OV)，刷新后的电压等于刷新前的电压。这样的像素刷新机制不仅可以有效地记录像素数据，而且也兼顾了液晶极性反转的特性。也就是说，像素的刷新除了刷新存储器之外，亦对液晶储存电容进行电压的极性反转。像素及其存储器刷新过程可整理为存储器取样信号先控制存储器对液晶储存电容取样，然后液晶储存电容进行电压极性反转，接着刷新信号控制存储器进行存储器刷新。 当像素进行刷新时，行驱动单元与列驱动单元分别透过行导线及列导线控制对应的像素的液晶储存电容进行电压极性反转。
然而，由于行导线5仍有些许的薄膜电阻，每当存储器刷新的时候，这些电阻会抗拒节点Vp的电压造成像素存储器产生电压反弹。如果全部连接至同一条行导线5的像素 4都同时进行像素刷新，严重的电压反弹会造成存储器产生错误功能，且可能导致记忆数据流失。为了改善此现象，连接至同一行导线5的像素4分成二群，也就是图1的显示区 2U22至少分成二群来刷新像素及其存储器。请参照图4所示，图4是图1的显示装置的一波形图。刷新单元31在一第一时间 tl输出刷新控制信号组El至第一群显示区21的像素4的存储器41，使得相关像素4的存储器41进行刷新，刷新的过程中在显示装置1的行导线5上产生一脉冲电流II。这个电流比全部同时刷新产生的脉冲电流I小。刷新完第一群显示区21的像素4之后，刷新单元31停止输出刷新控制信号组E1。 然后，刷新单元32在一第二时间t2输出刷新控制信号组E2至第二群显示区22的像素4 的存储器41，使得相关像素4的存储器41进行刷新，刷新的过程中在显示装置1的行导线 5上产生一脉冲电流II。由于第一群显示区21及第二群显示区22在不同时间进行存储器刷新，使得产生的脉冲电流Il的大小可大幅减少。各刷新控制信号组El、E2包含取样信号S及刷新信号 R，像素的细部刷新过程如前述图2与图3所述，故此不再赘述。由于不同显示区的像素及其存储器在不同时间刷新，使得行导线5上因像素刷新造成的脉冲电流及电压反弹现象得以分别在不同时间产生，因而可减轻某一时间行导线5 的电压反弹并降低行导线5上产生的脉冲电流，借以确保像素4上的数据不会遗失。另外，像素的存储器并非限定为动态随机存取存储器，其亦可以是静态随机存取存储器。请参照图5所示，其是本发明另一个态样的显示装置的一示意图。与图1不同的是，像素如的存储器静态随机存取存储器，显示装置Ia还具有二电源线91、92，电源线91、 92皆与像素如耦接。当刷新单元31、32在不同时间分别输出刷新控制信号组El、E2至对应的显示区 21、22的像素乜的存储器时，由电源线91、92传输电流至显示区21、22的像素乜。而图6为图5的显示单元加其中的一像素如的电路图，且像素如的存储器以静态随机存取存储器为例。存储器41a具有多个晶体管构成的二反相器，且二个电源线91、92分别设置在存储器41a的两侧，存储器41a借由二个反相器的输出端与输入端相互连接形成的闩锁 (Latch)来记忆储存的数据，电源线91、92连接至反相器以提供电力至反相器。当刷新像素如及其存储器41a时，像素如的储存电容的像素电极的电压极性转换将会在电源线91、92 上产生脉冲电流。由于本实施例的存储器41a是静态随机存取存储器，其以电源线91、92 对像素电容进行充放电，因此将在电源线91、92上产生脉冲电流。另外，二个存储器刷新信号R1、R2分别由二刷新导线111、112传输至二个晶体管， 再借上述二个晶体管控制对应的像素如的存储器41a进行刷新。存储器刷新信号R2控制液晶储存电容经由反相器及电源线92放电、或是经由反相器及电源线91充电，存储器刷新信号Rl通过将液晶储存电容与存储器41a连接而控制存储器41a改变存储器41a的反相器的逻辑状态。也就是说，刷新导线111、112非为同时传输存储器刷新信号R1、R2，举例来说，像素如先传输存储器刷新信号R2至像素如的存储器41a，再传输存储器刷新信号Rl 至像素如的存储器41a，以对像素的存储器进行刷新。由于不同显示区的像素在不同时间刷新，使得电源线91、92上因像素及其存储器刷新造成的脉冲电流及电压反弹现象得以分别在不同时间产生，因而可减轻某一时间电源线91、92的电压反弹并降低电源线91、92上产生的脉冲电流，借以确保像素如上的数据不
会遗失。由于不同显示区域的像素如的刷新控制时序亦如图4所示，故此不再赘述细节。请参照图7所示，其为本发明的再一个态样个显示装置的示意图。在本实施例中， 显示装置Ib具有多个刷新单元31、32、33。刷新单元的数目可根据显示装置的电路设计及刷新的时间而决定。本实施例的显示单元2b以具有一第一群显示区21、一第二群显示区22及一第三群显示区23为例。第一群显示区21、第二群显示区22及第三群显示区23分别依序设置， 且显示区21、22、23分别具有多列的像素4。本实施例的刷新单元31、32、33在不同时间分别输出至少一个刷新控制信号组E1、E2、E3至对应的显示区21、22、23的像素4的存储器。刷新单元31、32、33的信号输出时序如图8所示，刷新单元31、32、33依序输出刷新控制信号组E1、E2、E3至对应的显示区。刷新单元31在第一时间tl输出刷新控制信号组El至第一群显示区21，使得行导线5上产生一脉冲电流12 ；刷新单元32在第二时间t2输出刷新控制信号组E2至第二群显示区22，则在行导线5上产生脉冲电流12 ；刷新单元33在第三时间t3输出刷新控制信号组E3至第三群显示区23，则在行导线5上产生脉冲电流12。由于本实施例通过不同时间分别传输刷新控制信号组E1、E2、E3至第一群显示区 21、第二群显示区22及第三群显示区23，使得本实施例所产生的脉冲电流12的大小大幅小于全部同时刷新像素所产生的脉冲电流I的大小。由于显示区21、22、23的存储器是在不同时间刷新，因而可分散存储器刷新造成的大量脉冲电流的现象。请参照图9所示，其是本发明的刷新单元的一示意图。刷新单元31具有一缓冲电路311及一延迟电路312，刷新单元32具有一缓冲电路321。本实施例的缓冲电路311、321 是一移位寄存器或一被动组件。缓冲电路311根据一控制信号Wl输出刷新控制信号组El至对应的显示区的像素存储器。延迟电路312将控制信号Wl延迟后输出控制信号W2至刷新单元32。刷新单元 32的缓冲电路321根据延迟后的控制信号W2输出刷新控制信号组E2至对应的显示区的像素存储器。另外，如果刷新单元32还有连接后续的刷新单元33，刷新单元32可设计为具有一延迟电路322，其作用与延迟电路312相同，是将收到的控制信号W2延迟后输出控制信号W3至另一个刷新单元。另一个刷新单元33具有缓冲电路331借以根据延迟后的控制信号W3输出另一个刷新控制信号组E3至对应的显示区的像素。借此，便可错开刷新单元输出刷新控制信号组的时间。前述实施例的显示装置可以是具有穿透式显示模式及反射式显示模式的双模式显示器。在穿透式显示模式下，像素存储器不运作，行驱动单元与列驱动单元配合将像素数据写入液晶储存电容；在反射式显示模式下，像素存储器如前述定期地刷新来记录像素数据，行驱动单元不会写入新的像素数据至像素。综上所述，本发明揭露一种显示装置，通过多个刷新单元在不同时间分别控制对应的多个显示区的像素存储器进行刷新，例如在第一时间刷新第一群显示区的像素，在第二时间刷新第二群显示区的像素，其中第一时间与第二时间是不同的时间。借此，使得上述显示区的像素存储器在不同时间刷新，且相关连接导线上因像素刷新造成的脉冲电流及电压反弹现象得以分别在不同时间产生，因而可减轻某一时间导线的电压反弹并降低导线上产生的脉冲电流，借以确保像素上的数据不会遗失。以上所述仅是举例性，而非限制性。任何未脱离本发明的精神与范畴，而对其进行的等效修改或变更，均应包括在权利要求所限定的范围内。
权利要求
1.一种显示装置，其特征在于，包括一显示单元，具有多个显示区，各具有多个像素，各像素具有至少一个存储器；以及多个刷新单元，其在不同时间分别控制对应的所述显示区的所述像素进行刷新。
2.根据权利要求1所述的显示装置，其特征在于，所述刷新单元在不同时间分别输出一刷新控制信号组至对应的所述显示区的所述像素，所述刷新控制信号组包含一存储器取样信号及一存储器刷新信号。
3.根据权利要求2所述的显示装置，其特征在于，所述像素分别包含一液晶储存电容， 所述存储器取样信号控制所述存储器对所述液晶储存电容取样，所述刷新信号控制所述存储器进行存储器刷新。
4.根据权利要求3所述的显示装置，其特征在于，还包括多个行导线，与所述显示区的所述像素耦接；多个列导线，与所述显示区的所述像素耦接；一行驱动单元，与所述行导线耦接；以及一列驱动单元，与所述列导线耦接，其中，当所述像素进行刷新时，所述行驱动单元与所述列驱动单元分别透过所述行导线及所述列导线控制对应的所述像素的所述液晶储存电容进行电压极性反转。
5.根据权利要求1所述的显示装置，其特征在于，所述存储器是动态随机存取存储器或静态随机存取存储器。
6.根据权利要求1所述的显示装置，其特征在于，所述显示区分为一第一群显示区与一第二群显示区，所述刷新单元分别在一第一时间及一第二时间控制所述第一群显示区与所述第二群显示区的所述像素进行刷新。
7.根据权利要求6所述的显示装置，其特征在于，所述第一群显示区的各显示区与所述第二群显示区的各显示区交错设置。
8.根据权利要求1所述的显示装置，其特征在于，各刷新单元具有一缓冲电路，其根据一控制信号输出一刷新控制信号组至对应的所述像素。
9.根据权利要求8所述的显示装置，其特征在于，所述缓冲电路是一移位寄存器或一被动组件。
10.根据权利要求8所述的显示装置，其特征在于，至少一个刷新单元还具有一延迟电路，其将所述控制信号延迟后输出至另一个刷新单元。
全文摘要
本发明一种显示装置包括一显示单元及多个刷新单元。显示单元具有多个显示区，各具有多个像素，各像素具有至少一存储器；多个刷新单元在不同时间分别控制对应的所述显示区的像素进行刷新。所以，本发明能够降低在像素存储器刷新时所产生的脉冲电流，且确保像素数据的储存。
文档编号G09G3/36GK102270439SQ201110158908
公开日2011年12月7日 申请日期2011年5月31日 优先权日2010年6月3日
发明者山下佳大朗 申请人:奇美电子股份有限公司
技术领域：
本发明关于一种显示装置。
背景技术：
由于液晶显示装置具有薄型化、轻量化、低耗电量、无辐射污染、且能与半导体制程技术兼容等优点，如今已广泛运用在各式电子产品上，故对其技术及功能要求也越来越
尚ο液晶分子有一种特性，就是无法操作在某一个固定电压不变，时间久了，即使电压取消掉，液晶分子仍会因为其特性被破坏而无法再因应电场的变化来转动，以形成不同的灰度，而造成面板上有残留影像。所以每隔一段时间，就必须改变像素电压的电位，以避免液晶分子的特性遭到破坏。因此，必须由外部驱动电路提供交替变化的电压至像素以供液晶分子旋转。为了改善持续地提供二种极性的像素数据导致的耗能情况，液晶显示装置的像素可内建存储器来记录像素数据。然而，当刷新像素及其存储器时，相关的连接导线上会产生一脉冲电流及电压反弹的现象，这会使得存储器将暴露在风险中。更严重的是，脉冲电流及电压反弹将影响像素电容的充放电的时间及电压，甚至导致像素数据消失。因此，提供一种能够降低面板的耗电量及确保存储器的稳定性的显示装置，正是当前的重要课题之一。
发明内容
本发明提供一种显示装置，能够降低面板的耗电量，且亦降低在像素存储器刷新时所产生的脉冲电流，且有效确保显示装置的像素资料。本发明可采用以下技术方案来实现的。本发明的一种显示装置包括一显示单元及多个刷新单元。显示单元具有多个显示区，各具有多个像素，各像素具有至少一个存储器；多个刷新单元在不同时间分别控制对应的显示区的像素的存储器进行存储器刷新。
图1是本发明优选实施例的显示装置的示意图；图2是图1的像素的电路图；图3是本发明的像素存储器刷新的波形图；图4是图1的显示装置的波形图；图5是本发明另一个态样的显示装置的示意图；图6是图5的像素的电路图；图7是本发明再一个态样显示装置的示意图；图8是图7的显示装置的波形图；以及
图9是本发明的刷新单元的示意图。主要元件符号说明1、la、lb:显示装置10 取样导线11、111、112 刷新导线2、2a、2b 显示单元21 第一群显示区22 第二群显示区23 第三群显示区31、32、33 刷新单元311、321、331 缓冲电路312、322 延迟电路4、4a 像素41、41a:存储器411、412、413、42 开关414:电容43:液晶储存电容44:辅助储存电容5 行导线6 列导线7 行驱动单元8 列驱动单元91、92:电源线E1、E2、E3 刷新控制信号组I、II、12:脉冲电流R、Rl、R2 存储器刷新信号S 存储器取样信号tl第--时
t2A-Ap — 弟—二时间
t3第三Ξ时间Va:辅助电极Vcom:共通电极Vs、Vp:节点W1、W2、W3 控制信号
具体实施例方式以下将参照相关图式，说明依本发明优选实施例的一种显示装置，其中相同的元件将以相同的元件符号加以说明。请参照图1所示，其是本发明优选实施例的显示装置的一示意图。显示装置1包括显示单元2及多个刷新单元31、32。显示单元2具有多个显示区21、22，各显示区21、22 具有多个像素4，各像素4具有至少一个存储器。像素4是图像显示的基本单位，其可以是显示红色、蓝色、或绿色的单位像素，或是显示白色的单位像素。像素4的存储器记录像素4所显示的资料，其是离散组件，例如是动态随机存取存储器(Dynamic Random Access Memory, DRAM)或静态随机存取存储器 (Static Random Access Memory, SRAM)等挥发性存储器。其储存的数据内容是以数字方式解读。显示区21、22至少分成二群来刷新像素及其存储器，不同群显示区内的像素及其存储器是在不同时间来刷新。如此一来，在相关导线上因像素存储器刷新而造成的涟波 (ripple)会分散在不同时间产生，而且，在单一时间产生的涟波大小也可以降低。在本实施例中，显示区21、22以分为一第一群显示区21与一第二群显示区22为例。第一群显示区21的各显示区与第二群显示区22的各显示区交错设置，但是其非为限制。刷新单元31、32在不同时间分别输出至少一个刷新控制信号组E1、E2至对应的显示区21、22。举例来说，像素刷新控制信号组E1、E2包含一存储器取样信号及一存储器刷新信号。举例来说，存储器取样信号控制像素的存储器对像素的液晶储存电容取样，刷新信号控制像素的存储器进行存储器刷新。详细的内容将于以下说明。以显示装置1是液晶显示装置的应用来说，显示装置1还包括多个行导线5、多个列导线6、行驱动单元7及列驱动单元8。行导线5及列导线6与显示区21、22的像素4耦接。行驱动单元7与行导线5耦接，并透过行导线5与显示区21、22的像素4耦接，列驱动单元8与列导线6耦接，并透过列导线6与显示区21、22的像素4耦接。列驱动单元8透过列导线6控制像素4的数据写入时序，行驱动单元7透过行导线5将像素数据写入至像素4。写入的像素资料可储存在像素4的存储器或是储存电容。 本实施例的行驱动单元7及列驱动单元8可分别称为数据驱动电路及扫描驱动电路，而行导线5及列导线6亦可分别称为数据线及扫描线。显示装置1可具有二种显示模式，第一种模式是一般模式，像素4的储存电容定期地由行驱动单元7写入像素数据，像素数据包含液晶极性反转的控制信息。简单来说，像素 4要呈现的灰度值是记录在储存电容，储存电容由行驱动单元7所控制。然而，在这种模式下，全部的驱动电路至少有一部分，例如是行驱动单元7或时序控制单元需记录像素4要显示的像素数据，使得行驱动单元7能够持续地对像素4进行像素数据的写入动作。第二种模式是内建存储器显示模式，像素4要呈现的灰度值是记录在像素4内建的存储器中，像素4的储存电容的电压值受控于存储器而非行驱动单元7。在这种模式下， 由于不需要行驱动单元7持续地写入数据，仅需定期地刷新存储器，因此这种模式具有较省电的优点，适用于低功耗显示的应用。在内建存储器显示模式下，液晶显示装置的像素电压仍需交替地改变，使得显示区上不会有残影(image sticking)现象的产生。像素电压的交替改变可以无需从行导线5取得新的数据而达到。像素4周期性地进行刷新的作动，借以降低外部驱动组件的时序驱动电路的所需工作频率，并可将时序驱动电路的功率损耗降到最小。请参照图2所示，其是图1的像素的电路图，像素的存储器41以动态随机存取存储器为例，刷新单元透过取样导线10及刷新导线11而进行像素存储器刷新的控制。像素4具有一存储器41、一开关42、一液晶储存电容43及辅助储存电容44，开关 42是晶体管。液晶储存电容43是由像素电极与共通电极Vcom所构成，辅助储存电容44 是由像素电极与辅助电极Va所构成，共通电极Vcom与辅助电极Va通常具有相同的电压电位。辅助储存电容44是用来辅助液晶储存电容43，借以增强数据储存能力，其并非是像素 4的必要组件。在一般模式下，列驱动单元8透过列导线6控制开关42开关与否，借以控制像素4的数据写入时序。当开关42导通时，行驱动单元7透过行导线5将像素数据写入至像素4的液晶储存电容43及辅助储存电容44。在内建存储器显示模式下，存储器41需进行像素存储器刷新方能持续地记录的数据。存储器41具有开关411、412、413以及一电容414，开关411、412、413为晶体管。电容414连接于行导线5与一节点Vs之间，开关411连接于节点Vs与液晶储存电容43之间，刷新单元透过取样导线10控制开关411导通与否。开关413连接于开关412 与行导线5之间，刷新单元透过刷新导线11控制开关413导通与否。开关412连接于开关 413与液晶储存电容43之间，节点Vs控制开关412导通与否。当开关413导通时，而开关 412依据节点Vs的电压而决定是否对液晶储存电容43进行放电，此时，行驱动单元7控制行导线5上的电压保持在O伏特。像素刷新的过程请参考图3，图3为进行像素刷新的一波形图。首先，刷新单元输出一存储器取样信号S于取样导线10，借以控制开关411导通， 使得节点Vs的电压会与液晶储存电容43的像素电极电压相等，像素电极的电压在图2中可以节点Vp的电压来代表。然后，刷新单元控制开关411不导通，行驱动单元7与列驱动单元8分别输出高电位信号于行导线5与列导线6，此时，列驱动单元8控制开关42导通，行驱动单元7输出的高电位信号会写入液晶储存电容43的像素电压。接着，刷新单元输出一存储器刷新信号R于刷新导线11，使得开关413导通，行驱动单元7控制行导线5上的电压保持在0伏特。此时，如果节点Vs的电压控制开关412导通，则液晶储存电容43会经由行导线5进行放电，使得节点Vp的电压会降为0伏特或低电位。以预设黑的液晶显示装置的应用而言，透过前述的刷新机制，对于亮像素而言，节点Vp的电压在刷新前后是在负电压与正电压交替(例如-5V变为5V或是5V变为-5V)。 对于暗像素而言，节点Vp的电压在刷新后仍保持在低电位(OV)，刷新后的电压等于刷新前的电压。这样的像素刷新机制不仅可以有效地记录像素数据，而且也兼顾了液晶极性反转的特性。也就是说，像素的刷新除了刷新存储器之外，亦对液晶储存电容进行电压的极性反转。像素及其存储器刷新过程可整理为存储器取样信号先控制存储器对液晶储存电容取样，然后液晶储存电容进行电压极性反转，接着刷新信号控制存储器进行存储器刷新。 当像素进行刷新时，行驱动单元与列驱动单元分别透过行导线及列导线控制对应的像素的液晶储存电容进行电压极性反转。
然而，由于行导线5仍有些许的薄膜电阻，每当存储器刷新的时候，这些电阻会抗拒节点Vp的电压造成像素存储器产生电压反弹。如果全部连接至同一条行导线5的像素 4都同时进行像素刷新，严重的电压反弹会造成存储器产生错误功能，且可能导致记忆数据流失。为了改善此现象，连接至同一行导线5的像素4分成二群，也就是图1的显示区 2U22至少分成二群来刷新像素及其存储器。请参照图4所示，图4是图1的显示装置的一波形图。刷新单元31在一第一时间 tl输出刷新控制信号组El至第一群显示区21的像素4的存储器41，使得相关像素4的存储器41进行刷新，刷新的过程中在显示装置1的行导线5上产生一脉冲电流II。这个电流比全部同时刷新产生的脉冲电流I小。刷新完第一群显示区21的像素4之后，刷新单元31停止输出刷新控制信号组E1。 然后，刷新单元32在一第二时间t2输出刷新控制信号组E2至第二群显示区22的像素4 的存储器41，使得相关像素4的存储器41进行刷新，刷新的过程中在显示装置1的行导线 5上产生一脉冲电流II。由于第一群显示区21及第二群显示区22在不同时间进行存储器刷新，使得产生的脉冲电流Il的大小可大幅减少。各刷新控制信号组El、E2包含取样信号S及刷新信号 R，像素的细部刷新过程如前述图2与图3所述，故此不再赘述。由于不同显示区的像素及其存储器在不同时间刷新，使得行导线5上因像素刷新造成的脉冲电流及电压反弹现象得以分别在不同时间产生，因而可减轻某一时间行导线5 的电压反弹并降低行导线5上产生的脉冲电流，借以确保像素4上的数据不会遗失。另外，像素的存储器并非限定为动态随机存取存储器，其亦可以是静态随机存取存储器。请参照图5所示，其是本发明另一个态样的显示装置的一示意图。与图1不同的是，像素如的存储器静态随机存取存储器，显示装置Ia还具有二电源线91、92，电源线91、 92皆与像素如耦接。当刷新单元31、32在不同时间分别输出刷新控制信号组El、E2至对应的显示区 21、22的像素乜的存储器时，由电源线91、92传输电流至显示区21、22的像素乜。而图6为图5的显示单元加其中的一像素如的电路图，且像素如的存储器以静态随机存取存储器为例。存储器41a具有多个晶体管构成的二反相器，且二个电源线91、92分别设置在存储器41a的两侧，存储器41a借由二个反相器的输出端与输入端相互连接形成的闩锁 (Latch)来记忆储存的数据，电源线91、92连接至反相器以提供电力至反相器。当刷新像素如及其存储器41a时，像素如的储存电容的像素电极的电压极性转换将会在电源线91、92 上产生脉冲电流。由于本实施例的存储器41a是静态随机存取存储器，其以电源线91、92 对像素电容进行充放电，因此将在电源线91、92上产生脉冲电流。另外，二个存储器刷新信号R1、R2分别由二刷新导线111、112传输至二个晶体管， 再借上述二个晶体管控制对应的像素如的存储器41a进行刷新。存储器刷新信号R2控制液晶储存电容经由反相器及电源线92放电、或是经由反相器及电源线91充电，存储器刷新信号Rl通过将液晶储存电容与存储器41a连接而控制存储器41a改变存储器41a的反相器的逻辑状态。也就是说，刷新导线111、112非为同时传输存储器刷新信号R1、R2，举例来说，像素如先传输存储器刷新信号R2至像素如的存储器41a，再传输存储器刷新信号Rl 至像素如的存储器41a，以对像素的存储器进行刷新。由于不同显示区的像素在不同时间刷新，使得电源线91、92上因像素及其存储器刷新造成的脉冲电流及电压反弹现象得以分别在不同时间产生，因而可减轻某一时间电源线91、92的电压反弹并降低电源线91、92上产生的脉冲电流，借以确保像素如上的数据不
会遗失。由于不同显示区域的像素如的刷新控制时序亦如图4所示，故此不再赘述细节。请参照图7所示，其为本发明的再一个态样个显示装置的示意图。在本实施例中， 显示装置Ib具有多个刷新单元31、32、33。刷新单元的数目可根据显示装置的电路设计及刷新的时间而决定。本实施例的显示单元2b以具有一第一群显示区21、一第二群显示区22及一第三群显示区23为例。第一群显示区21、第二群显示区22及第三群显示区23分别依序设置， 且显示区21、22、23分别具有多列的像素4。本实施例的刷新单元31、32、33在不同时间分别输出至少一个刷新控制信号组E1、E2、E3至对应的显示区21、22、23的像素4的存储器。刷新单元31、32、33的信号输出时序如图8所示，刷新单元31、32、33依序输出刷新控制信号组E1、E2、E3至对应的显示区。刷新单元31在第一时间tl输出刷新控制信号组El至第一群显示区21，使得行导线5上产生一脉冲电流12 ；刷新单元32在第二时间t2输出刷新控制信号组E2至第二群显示区22，则在行导线5上产生脉冲电流12 ；刷新单元33在第三时间t3输出刷新控制信号组E3至第三群显示区23，则在行导线5上产生脉冲电流12。由于本实施例通过不同时间分别传输刷新控制信号组E1、E2、E3至第一群显示区 21、第二群显示区22及第三群显示区23，使得本实施例所产生的脉冲电流12的大小大幅小于全部同时刷新像素所产生的脉冲电流I的大小。由于显示区21、22、23的存储器是在不同时间刷新，因而可分散存储器刷新造成的大量脉冲电流的现象。请参照图9所示，其是本发明的刷新单元的一示意图。刷新单元31具有一缓冲电路311及一延迟电路312，刷新单元32具有一缓冲电路321。本实施例的缓冲电路311、321 是一移位寄存器或一被动组件。缓冲电路311根据一控制信号Wl输出刷新控制信号组El至对应的显示区的像素存储器。延迟电路312将控制信号Wl延迟后输出控制信号W2至刷新单元32。刷新单元 32的缓冲电路321根据延迟后的控制信号W2输出刷新控制信号组E2至对应的显示区的像素存储器。另外，如果刷新单元32还有连接后续的刷新单元33，刷新单元32可设计为具有一延迟电路322，其作用与延迟电路312相同，是将收到的控制信号W2延迟后输出控制信号W3至另一个刷新单元。另一个刷新单元33具有缓冲电路331借以根据延迟后的控制信号W3输出另一个刷新控制信号组E3至对应的显示区的像素。借此，便可错开刷新单元输出刷新控制信号组的时间。前述实施例的显示装置可以是具有穿透式显示模式及反射式显示模式的双模式显示器。在穿透式显示模式下，像素存储器不运作，行驱动单元与列驱动单元配合将像素数据写入液晶储存电容；在反射式显示模式下，像素存储器如前述定期地刷新来记录像素数据，行驱动单元不会写入新的像素数据至像素。综上所述，本发明揭露一种显示装置，通过多个刷新单元在不同时间分别控制对应的多个显示区的像素存储器进行刷新，例如在第一时间刷新第一群显示区的像素，在第二时间刷新第二群显示区的像素，其中第一时间与第二时间是不同的时间。借此，使得上述显示区的像素存储器在不同时间刷新，且相关连接导线上因像素刷新造成的脉冲电流及电压反弹现象得以分别在不同时间产生，因而可减轻某一时间导线的电压反弹并降低导线上产生的脉冲电流，借以确保像素上的数据不会遗失。以上所述仅是举例性，而非限制性。任何未脱离本发明的精神与范畴，而对其进行的等效修改或变更，均应包括在权利要求所限定的范围内。
权利要求
1.一种显示装置，其特征在于，包括一显示单元，具有多个显示区，各具有多个像素，各像素具有至少一个存储器；以及多个刷新单元，其在不同时间分别控制对应的所述显示区的所述像素进行刷新。
2.根据权利要求1所述的显示装置，其特征在于，所述刷新单元在不同时间分别输出一刷新控制信号组至对应的所述显示区的所述像素，所述刷新控制信号组包含一存储器取样信号及一存储器刷新信号。
3.根据权利要求2所述的显示装置，其特征在于，所述像素分别包含一液晶储存电容， 所述存储器取样信号控制所述存储器对所述液晶储存电容取样，所述刷新信号控制所述存储器进行存储器刷新。
4.根据权利要求3所述的显示装置，其特征在于，还包括多个行导线，与所述显示区的所述像素耦接；多个列导线，与所述显示区的所述像素耦接；一行驱动单元，与所述行导线耦接；以及一列驱动单元，与所述列导线耦接，其中，当所述像素进行刷新时，所述行驱动单元与所述列驱动单元分别透过所述行导线及所述列导线控制对应的所述像素的所述液晶储存电容进行电压极性反转。
5.根据权利要求1所述的显示装置，其特征在于，所述存储器是动态随机存取存储器或静态随机存取存储器。
6.根据权利要求1所述的显示装置，其特征在于，所述显示区分为一第一群显示区与一第二群显示区，所述刷新单元分别在一第一时间及一第二时间控制所述第一群显示区与所述第二群显示区的所述像素进行刷新。
7.根据权利要求6所述的显示装置，其特征在于，所述第一群显示区的各显示区与所述第二群显示区的各显示区交错设置。
8.根据权利要求1所述的显示装置，其特征在于，各刷新单元具有一缓冲电路，其根据一控制信号输出一刷新控制信号组至对应的所述像素。
9.根据权利要求8所述的显示装置，其特征在于，所述缓冲电路是一移位寄存器或一被动组件。
10.根据权利要求8所述的显示装置，其特征在于，至少一个刷新单元还具有一延迟电路，其将所述控制信号延迟后输出至另一个刷新单元。
全文摘要
本发明一种显示装置包括一显示单元及多个刷新单元。显示单元具有多个显示区，各具有多个像素，各像素具有至少一存储器；多个刷新单元在不同时间分别控制对应的所述显示区的像素进行刷新。所以，本发明能够降低在像素存储器刷新时所产生的脉冲电流，且确保像素数据的储存。
文档编号G09G3/36GK102270439SQ201110158908
公开日2011年12月7日 申请日期2011年5月31日 优先权日2010年6月3日
发明者山下佳大朗 申请人:奇美电子股份有限公司
最新回复(0)