平面显示器的时序控制器输出信号的控制方法
专利名称：平面显示器的时序控制器输出信号的控制方法
平面显示器的时序控制器输出信号的控制方法
技术领域：
本发明是有关于一种用于驱动电路的信号输出控制方法，且特别是有关于一种用于驱动显示装置的栅极电路的输出信号的控制方法。
背景技术：
随着电子显示技术的发展，液晶显示装置如主动式矩阵有机发光二极管(Organic Light Emitting Diode, OLED)显示器等越来越多地应用于电子装置。驱动电路(driving circuit)作为液晶显示装置的重要部分，通常包括多个栅极驱动芯片(gate IC)。在目前半源驱动模式(half sourcedriving, HSD)下，栅极开启时间缩为原本的二分的一，因此当源极线(sourceline)变换数据时，容易因为栅极脉冲 (gatepulse)尚未完全关闭而充进错的电压，进而造成画面上出现亮暗线的状况。此外，因源极与门极走线的缘故，还会有信号延迟而造成水平区块(Η-Block)的现象。为了解决前述亮暗线的问题，在目前技术中会使用削角电路来改变栅极脉冲的波形，藉此降低左右子画素呈现的影像亮度受栅极脉冲变化的影响。但是目前在栅极驱动芯片之间是以数组上导线(W0A，Wire on array)的方式制作线路，而这样的线路会造成栅极驱动芯片的输出致能(outputenable，0E)信号延迟，进而使得在不同IC间的穿馈效应(feed-through)不同、削角电压不一样。因为上述的原因，不同栅极驱动芯片的输出信号间会出现压差(Δ V)，并因此在画面上产生水平带状(H-band) 或是三条带状(3-band)的色彩不均勻现象。请参照图1，其为现有技术中的栅极驱动芯片输出信号的波形图及输出波形差异图。以两个栅极驱动芯片Y1、Y2为例进行说明，在现有技术中，由于栅极驱动芯片Υ1、Υ2间的走线导致，输出致能信号OE到达栅极驱动芯片Yl的时间相对于到达栅极驱动芯片Υ2的时间会有一定延迟(假设输出致能信号的传递路径是先经过栅极驱动芯片Υ2之后再到栅极驱动芯片Yl)，因此会造成栅极驱动芯片Υ1、Υ2的导通时间相对于削角电压VGGl为不同的时间，进而使得两个栅极驱动芯片Yl、Υ2输出的栅极控制信号G1、G2在削角的部分会出现压差(VI与V2不相等)。目前针对此种现象的改良方式是将输出致能信号OE的低电位(low)时间拉长。但在需要进行高速扫描操作的HSD显示器中，这种拉长低电位时间的做法会使栅极开启的时间更短，进而造成显示数据充电时间更加不足的状况。概括而言，因输出致能信号的延迟，将造成不同芯片间导通时间不同、信号错充 (于不同芯片间现象更为明显)、以及不同栅极控制信号之间的削角电压差异等问题。
发明内容本发明的目的的一就是在提供一种输出信号的控制方法，以解决因输出致能信号延迟所带来的问题。本发明也提出一种平面显示器的时序控制器输出信号的控制方法，其运用上述控制方法以解决因输出致能信号延迟所带来的问题。本发明提出一种输出信号的控制方法，其根据固定频率信号进行运作。此控制方法在固定频率信号的第一时间区段中，在每一个脉冲的上升缘经过第一时间长度时，通过传输路径提供第一致能信号；此外，还在此固定频率信号的第二时间区段中，·在每一个脉冲的上升缘经过第二时间长度时，通过此传输路径的其中一部份提供第二致能信号。其中， 第一时间长度比第二时间长度短。在本发明的一个实施例中，提供第二致能信号的时间区段接续于提供第一致能信号的时间区段之后。在本发明的一个实施例中，第一致能信号在传输路径上所耗费的第一传输时间及所述第一时间长度的和，与第二致能信号在用以传输第二致能信号的路径上所耗费的第二传输时间及所述第二时间长度的和之间的差值，小于第一传输时间与第二传输时间之间的差值。本发明还提供另一种输出信号的控制方法，其根据固定频率信号进行运作。此控制方法先设定一个临界数量，并以在固定频率信号的脉冲之后提供一个输出脉冲的方式连续多次提供输出脉冲。其中，在提供的输出脉冲的数量尚未到达临界数量之前，是在固定频率信号的脉冲上升缘后的第一时间长度时提供输出脉冲，而在提供的输出脉冲的数量到达临界数量之后，则在固定频率信号的脉冲上升缘后的第二时间长度时提供输出脉冲，且第一时间长度与第二时间长度不同。本发明也提出一种平面显示器的时序控制器输出信号的控制方法，适于在平面显示器中控制时序控制器对多个栅极驱动芯片所输出的信号时序。在此控制方法中，应先对时序控制器提供包括了多个脉冲的固定频率信号，之后则使时序控制器在第一时间区段中，于每一脉冲的上升缘经过第一时间长度时，经一传输路径提供第一致能信号至一个栅极驱动芯片，并使此时序控制器在第二时间区段中，于每一脉冲的上升缘经过第二时间长度时，经此传输路径的一部份提供第二致能信号至另一个栅极驱动芯片。其中，第一时间长度比第二时间长度短。本发明因分别针对不同位置的芯片设定不同时间输出致能信号，使不同芯片的致能信号的到达时间差异缩小甚至消除，因此，可避免不同芯片间产生导通不同、信号错充、 削角电压差异等问题，从而解决亮度不均的问题。为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例， 并配合所附图式，作详细说明如下。
图1为现有技术中的栅极驱动芯片输出信号的波形图及输出波形差异图。图2为根据本发明一实施例的栅极驱动芯片布局示意图。图3为根据本发明一实施例的栅极驱动芯片的时序致能信号与致能信号的时序图。图4为根据本发明一实施例的时序致能信号的时序图。图5为根据本发明一实施例的输出信号的控制方法流程图。图6为根据本发明另一实施例的输出信号的控制方法流程图。
主要组件符号说明100 显示面板200 第一段信号传输路径210 第二段信号传输路径220 第三段信号传输路径401 425、450 474 脉冲G1、G2:栅极控制信号Tcon:时序控制器Tcon OEUTcon 0E2、YOE 时序致能信号TYOEFl 第一时间长度TY0EF2 第二时间长度OE、OEU 0E2 致能信号OE Delay 时间延迟差异V1、V2:电压VGGl 削角电压Y1、Y2:栅极驱动芯片YDIO 起始信号 )10:固定频率信号
具体实施方式
请参阅图2所示，其为根据本发明一实施例的栅极驱动芯片布局示意图。在本实施例中，以显示面板100中的驱动电路包括两个栅极驱动芯片为例进行说明。如图2所示， 显示面板100包括栅极驱动芯片Yl与门极驱动芯片Y2，而信号传输路径则包括从时序控制器Tcon至栅极驱动芯片Y2的第一段信号传输路径200、位于栅极驱动芯片Y2内部或外部的第二段信号传输路径210，以及从第二段信号传输路径210至栅极驱动芯片Yl的第三段信号传输路径220。请同时参考图3，其为根据本发明一实施例的栅极驱动芯片的时序致能信号与致能信号的时序图。由时序控制器Tcon所产生的时序致能信号Tcon 0E1，在传递到栅极驱动芯片Yl时成为栅极驱动芯片Yl的致能信号OEl ；类似的，由时序控制器Tcon所产生的时序致能信号Tcon 0E2，在传递到栅极驱动芯片Y2时成为栅极驱动芯片Y2的致能信号0E2。在理想的状况下，时序致能信号Tcon OEl传递到栅极驱动芯片Yl所需的时间，与时序致能信号Tcon 0E2传递到栅极驱动芯片Y2所需的时间是相同的。但实际上则不然。 由于从时序控制器Tcon到栅极驱动芯片Yl的信号传输路径(包含了第一段信号传输路径 200、第二段信号传输路径210与第三段信号传输路径220，后称第一传输路径)比从时序控制器Tcon到栅极驱动芯片Y2的信号传输路径(仅包含第一段信号传输路径200，后称第二传输路径)为长，所以同样的信号从时序控制器Tcon传输到栅极驱动芯片Yl所需的时间， 会比从时序控制器Tcon传输到栅极驱动芯片Y2所需的时间为长(在本实施例中假设为时间延迟差异OE Delay)。因此，为了使两个不同的栅极驱动芯片Yl与Y2的致能信号OEl与 0E2能相对规律而不受到传输距离的影响，产生时序致能信号Tcon OEl的时间点在此被设计为比产生时序致能信号Tcon 0E2的时间点更早一些。请同时参考图4，其为根据本发明一实施例的信号输出时序图。如图所示，固定频率信号》)10是被提供至时序控制器Tcon的一个固定频率与周期的信号。时序控制器Tcon 根据固定频率信号》)10来产生时序致能信号YOE (包含上述的时序致能信号Tcon OEl与 Tcon 0E2)。现假设栅极线的扫描顺序是由上而下，也就是在图2中先进行栅极驱动芯片Yl 的操作，之后再进行栅极驱动芯片Y2的操作。那么，在时序致能信号YOE中，先产生出来的几个脉冲401 409(即前述的时序致能信号Tcon 0E1)会经由第一传输路径而传输到栅极驱动芯片Y1，而后产生出来的几个脉冲421 425(即前述的时序致能信号Tcon 0E2)则会经由第二传输路径(相当于第一传输路径的一部份)而传输到栅极驱动芯片Y2。应注意的是，在本实施例中虽然是在固定频率信号》)10的上升缘之后产生时序致能信号Y0E，但在其它的设计中，时序致能信号YOE的产生点也可以是从固定频率信号 ano的下降缘开始计算。继续参考图4，时序致能信号YOE中的脉冲401 409是分别在固定频率信号)(DI0 的脉冲450 458的上升缘之后一段第一时间长度TYOEFl产生(也就是时序致能信号YOE 出现下降缘)，而时序致能信号YOE中的脉冲421 425则是分别在固定频率信号)(DI0的脉冲470 474的上升缘之后一段第二时间长度TY0EF2产生(同样是时序致能信号YOE 出现下降缘)。由于考虑到信号传输到栅极驱动芯片Yl所需的时间会比传输到栅极驱动芯片Y2所需的时间长，所以在产生时序致能信号YOE中的脉冲的时候，会特意使第一时间长度TYOEFl比第二时间长度TY0EF2短。如此一来，适当地将较长的脉冲传输时间搭配上较早的脉冲产生时间，就可以缩短甚或减少最后在栅极驱动芯片Yl与Y2的致能信号OEl与 0E2上所产生的时间延迟差异OE Delay0换言之，设计的目标是使传输时序致能信号Tcon OEl所耗费的时间加上第一时间长度TYOEFl所得的和，与传输时序致能信号Tcon 0E2所耗费的加上第二时间长度TY0EF2 的和两者间的差值小于原本的时间延迟差异OE Delay0上述的实施例可被归纳为如图5所示的流程图。请合并参考图4与图5，其中图 5为根据本发明一实施例的施行步骤流程图。本实施例会在固定频率信号ano的一个时间区段中(图4所示的脉冲450的上升缘到脉冲470的上升缘之间)，在每一个脉冲(脉冲450 458)的上升缘经过第一时间长度TYOEFl产生致能信号Tcon OEl至第一传输路径(步骤S501)，以便将致能信号Tcon OEl传输至栅极驱动芯片Yl ；并且在固定频率信号》)10的另一个时间区段中(图4所示的脉冲470的上升缘之后)，在每一个脉冲(脉冲 470 474)的上升缘经过第二时间长度TY0EF2产生致能信号TCon0E2至第二传输路径(步骤S5(^)，以便将致能信号Tcon 0E2传输至栅极驱动芯片Y2。进一步来说，在一般设计中，每一个栅极驱动芯片Yl或Y2都会包含一定数量的栅极线(gateline)，而在循序驱动之前提下，时序致能信号YOE中的脉冲会依序的被用来致能各栅极线。据此，可简单利用计算时序致能信号YOE的脉冲个数而决定时序致能信号YOE 中的脉冲产生的时间。请再度参照图2与图4，假设栅极驱动芯片Yl用以驱动256条栅极线，而栅极驱动芯片Y2用以驱动512条栅极线，那么可以在起始信号YDIO出现的时候重置计数值，并在每次时序致能信号YOE产生一个脉冲的时候将计数值加1。因为在计数值到达256之前的时序致能信号YOE的脉冲的传输目标是栅极驱动芯片Y1，所以这时候是在每一个固定频率信号ano的脉冲上升缘之后的第一时间长度TYOEFl使时序致能信号YOE产生一个脉冲。类似的，因为在计数值落于257 768(也就是256+512)之间的时序致能信号YOE的脉冲的传输目标是栅极驱动芯片Y2，所以这时候改成在每一个固定频率信号》)10的脉冲上升缘之后的第二时间长度TY0EF2使时序致能信号YOE产生一个脉冲。此实施方式被归纳为如图6所示的流程图。请合并参考图4与图6，其中图6为根据本发明一实施例的施行步骤流程图。本实施例会先设定一个临界数量(例如前述的256) (步骤S601)，并在固定频率信号》)10的每次脉冲之后提供一个时序致能信号YOE的脉冲 (步骤seo》。而在连续多次的提供时序致能信号YOE的脉冲的时候，若提供的时序致能信号YOE的脉冲还没到达前述的临界数量，那么就以固定频率信号ano的脉冲上升缘之后的第一时间长度TY0EF1为产生时序致能信号YOE的脉冲的时间点；而若提供的时序致能信号 YOE的脉冲已经超过前述的临界数量，那么就以固定频率信号ano的脉冲上升缘之后的第二时间长度TY0EF2为产生时序致能信号YOE的脉冲的时间点(步骤S603)。前述内容是以栅极驱动芯片Yl先进行扫描后再使栅极驱动芯片Y2进行扫描为例来进行说明。若反过来先以栅极驱动芯片Y2进行扫描后再使栅极驱动芯片Yl进行扫描， 那么临界数量就会改为512(即驱动芯片Y2所驱动的栅极线数量)，而一开始也会变成以固定频率信号的脉冲上升缘之后的第二时间长度TY0EF2为产生时序致能信号YOE的脉冲的时间点，并在计数值到达临界数量之后改为以固定频率信号ano的脉冲上升缘之后的第一时间长度TY0EF1为产生时序致能信号YOE的脉冲的时间点。另外，也可能有信号传输路径是从时序控制器Tcon开始，绕经栅极驱动芯片Yl 之后再到达栅极驱动芯片Y2的设计方式。在此种设计方式的中，由于传输信号到栅极驱动芯片Y2的路径长于传输信号到栅极驱动芯片Yl的路径，因此应反过来将第一时间长度 TY0EF1设计为略大于第二时间长度TY0EF2较佳。综上所述，本发明因分别针对不同芯片设定不同时间的输出致能信号，来改变并控制削角波形，使不同芯片的致能信号差异缩小甚至消除，因此，可避免不同芯片间导通不同、信号错充、削角电压差异等问题，从而解决亮度不均的问题。虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。
权利要求
1.一种输出信号的控制方法，根据一固定频率信号进行运作，该控制方法包括在该固定频率信号的复数脉冲的第一时间区段中，在每一该脉冲的上升缘经过一第一时间长度时经一传输路径提供一第一致能信号；以及在该固定频率信号的复数脉冲的第二时间区段中，在每一该脉冲的上升缘经过一第二时间长度时经该传输路径的其中一部份提供一第二致能信号， 其中，该第一时间长度比该第二时间长度短。
2.根据权利要求1所述的控制方法，其特征在于，提供该第二致能信号的第二时间区段接续于提供该第一致能信号的第一时间区段之后。
3.根据权利要求1所述的控制方法，其特征在于，提供该第一致能信号的第一时间区段接续于提供该第二致能信号的第二时间区段之后。
4.根据权利要求1所述的控制方法，其特征在于，该第一致能信号在该传输路径上所耗费的一第一传输时间及该第一时间长度的和，与该第二致能信号在该传输路径的该部分上所耗费的一第二传输时间及该第二时间长度的和之间的差值，小于该第一传输时间与该第二传输时间之间的差值。
5.一种输出信号的控制方法，根据一固定频率信号进行运作，该控制方法包括 设定该固定频率信号欲输出脉冲的一临界数量；于该固定频率信号的每一脉冲之后提供一个输出脉冲；以及连续多次提供该输出脉冲，其中，当所提供的所述输出脉冲的数量尚未到达该临界数量之前，系在该固定频率信号的每一该脉冲上升缘后的一第一时间长度时提供该输出脉冲，而当所提供的所述输出脉冲的数量到达该临界数量之后，则在该固定频率信号的每一该脉冲上升缘后的一第二时间长度时提供该输出脉冲， 其中，该第一时间长度与该第二时间长度不同。
6.根据权利要求5所述的控制方法，其特征在于，当尚未到达该临界数量之前的该输出脉冲传递的目标距离较远，而到达该临界数量之后的该输出脉冲传递的目标距离较近时，该第一时间长度小于该第二时间长度。
7.根据权利要求5所述的控制方法，其特征在于，当尚未到达该临界数量之前的该输出脉冲传递的目标距离较近，而到达该临界数量之后的该输出脉冲传递的目标距离较远时，该第一时间长度大于该第二时间长度。
8.一种平面显示器的时序控制器输出信号的控制方法，适于在一平面显示器中控制一时序控制器对该平面显示器中的多个栅极驱动芯片所输出的信号时序，该控制方法包括提供一固定频率信号至该时序控制器，该固定频率信号包括多个脉冲； 使该时序控制器在一第一时间区段中，于每一所述脉冲的上升缘经过一第一时间长度时，经一传输路径提供一第一致能信号至所述栅极驱动芯片的一者；以及该时序控制器在一第二时间区段中，于每一所述脉冲的上升缘经过一第二时间长度时，经该传输路径的其中一部份提供一第二致能信号至所述栅极驱动芯片的另一者， 其中，该第一时间长度比该第二时间长度短。
9.根据权利要求8所述的控制方法，其特征在于，该第一致能信号在该传输路径上所耗费的一第一传输时间及该第一时间长度的和，与该第二致能信号在该传输路径的该部分上所耗费的一第二传输时间及该第二时间长度的和之间的差值，小于该第一传输时间与该第二传输时间之间的差值。
10.根据权利要求8所述的控制方法，其特征在于，更包括设定一临界数量；于该固定频率信号的每一所述脉冲之后提供一个输出脉冲；以及连续多次提供该输出脉冲，其中，该第一时间区段与该第二时间区段其中一者为所提供的所述输出脉冲的数量尚未到达该临界数量之前的期间，而该第一时间区段与该第二时间区段中的另一者则为所述输出脉冲的数量到达该临界数量之后的期间。
全文摘要
一种输出信号的控制方法，根据一固定频率信号进行运作。其在固定频率信号的一个时间区段中，在每一个脉冲的上升缘经过第一时间长度时经第一传输路径提供第一致能信号；以及在固定频率信号的另一个时间区段中，在每一个脉冲的上升缘经过第二时间长度时经前述第一传输路径的其中一部份提供第二致能信号。其中，第一时间长度比第二时间长度短。
文档编号G09G3/20GK102194401SQ20111015897
公开日2011年9月21日 申请日期2011年5月31日 优先权日2011年3月21日
发明者徐兆庆, 林逸凡, 苏诗媛 申请人:友达光电股份有限公司
平面显示器的时序控制器输出信号的控制方法
技术领域：
本发明是有关于一种用于驱动电路的信号输出控制方法，且特别是有关于一种用于驱动显示装置的栅极电路的输出信号的控制方法。
背景技术：
随着电子显示技术的发展，液晶显示装置如主动式矩阵有机发光二极管(Organic Light Emitting Diode, OLED)显示器等越来越多地应用于电子装置。驱动电路(driving circuit)作为液晶显示装置的重要部分，通常包括多个栅极驱动芯片(gate IC)。在目前半源驱动模式(half sourcedriving, HSD)下，栅极开启时间缩为原本的二分的一，因此当源极线(sourceline)变换数据时，容易因为栅极脉冲 (gatepulse)尚未完全关闭而充进错的电压，进而造成画面上出现亮暗线的状况。此外，因源极与门极走线的缘故，还会有信号延迟而造成水平区块(Η-Block)的现象。为了解决前述亮暗线的问题，在目前技术中会使用削角电路来改变栅极脉冲的波形，藉此降低左右子画素呈现的影像亮度受栅极脉冲变化的影响。但是目前在栅极驱动芯片之间是以数组上导线(W0A，Wire on array)的方式制作线路，而这样的线路会造成栅极驱动芯片的输出致能(outputenable，0E)信号延迟，进而使得在不同IC间的穿馈效应(feed-through)不同、削角电压不一样。因为上述的原因，不同栅极驱动芯片的输出信号间会出现压差(Δ V)，并因此在画面上产生水平带状(H-band) 或是三条带状(3-band)的色彩不均勻现象。请参照图1，其为现有技术中的栅极驱动芯片输出信号的波形图及输出波形差异图。以两个栅极驱动芯片Y1、Y2为例进行说明，在现有技术中，由于栅极驱动芯片Υ1、Υ2间的走线导致，输出致能信号OE到达栅极驱动芯片Yl的时间相对于到达栅极驱动芯片Υ2的时间会有一定延迟(假设输出致能信号的传递路径是先经过栅极驱动芯片Υ2之后再到栅极驱动芯片Yl)，因此会造成栅极驱动芯片Υ1、Υ2的导通时间相对于削角电压VGGl为不同的时间，进而使得两个栅极驱动芯片Yl、Υ2输出的栅极控制信号G1、G2在削角的部分会出现压差(VI与V2不相等)。目前针对此种现象的改良方式是将输出致能信号OE的低电位(low)时间拉长。但在需要进行高速扫描操作的HSD显示器中，这种拉长低电位时间的做法会使栅极开启的时间更短，进而造成显示数据充电时间更加不足的状况。概括而言，因输出致能信号的延迟，将造成不同芯片间导通时间不同、信号错充 (于不同芯片间现象更为明显)、以及不同栅极控制信号之间的削角电压差异等问题。
发明内容本发明的目的的一就是在提供一种输出信号的控制方法，以解决因输出致能信号延迟所带来的问题。本发明也提出一种平面显示器的时序控制器输出信号的控制方法，其运用上述控制方法以解决因输出致能信号延迟所带来的问题。本发明提出一种输出信号的控制方法，其根据固定频率信号进行运作。此控制方法在固定频率信号的第一时间区段中，在每一个脉冲的上升缘经过第一时间长度时，通过传输路径提供第一致能信号；此外，还在此固定频率信号的第二时间区段中，·在每一个脉冲的上升缘经过第二时间长度时，通过此传输路径的其中一部份提供第二致能信号。其中， 第一时间长度比第二时间长度短。在本发明的一个实施例中，提供第二致能信号的时间区段接续于提供第一致能信号的时间区段之后。在本发明的一个实施例中，第一致能信号在传输路径上所耗费的第一传输时间及所述第一时间长度的和，与第二致能信号在用以传输第二致能信号的路径上所耗费的第二传输时间及所述第二时间长度的和之间的差值，小于第一传输时间与第二传输时间之间的差值。本发明还提供另一种输出信号的控制方法，其根据固定频率信号进行运作。此控制方法先设定一个临界数量，并以在固定频率信号的脉冲之后提供一个输出脉冲的方式连续多次提供输出脉冲。其中，在提供的输出脉冲的数量尚未到达临界数量之前，是在固定频率信号的脉冲上升缘后的第一时间长度时提供输出脉冲，而在提供的输出脉冲的数量到达临界数量之后，则在固定频率信号的脉冲上升缘后的第二时间长度时提供输出脉冲，且第一时间长度与第二时间长度不同。本发明也提出一种平面显示器的时序控制器输出信号的控制方法，适于在平面显示器中控制时序控制器对多个栅极驱动芯片所输出的信号时序。在此控制方法中，应先对时序控制器提供包括了多个脉冲的固定频率信号，之后则使时序控制器在第一时间区段中，于每一脉冲的上升缘经过第一时间长度时，经一传输路径提供第一致能信号至一个栅极驱动芯片，并使此时序控制器在第二时间区段中，于每一脉冲的上升缘经过第二时间长度时，经此传输路径的一部份提供第二致能信号至另一个栅极驱动芯片。其中，第一时间长度比第二时间长度短。本发明因分别针对不同位置的芯片设定不同时间输出致能信号，使不同芯片的致能信号的到达时间差异缩小甚至消除，因此，可避免不同芯片间产生导通不同、信号错充、 削角电压差异等问题，从而解决亮度不均的问题。为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例， 并配合所附图式，作详细说明如下。
图1为现有技术中的栅极驱动芯片输出信号的波形图及输出波形差异图。图2为根据本发明一实施例的栅极驱动芯片布局示意图。图3为根据本发明一实施例的栅极驱动芯片的时序致能信号与致能信号的时序图。图4为根据本发明一实施例的时序致能信号的时序图。图5为根据本发明一实施例的输出信号的控制方法流程图。图6为根据本发明另一实施例的输出信号的控制方法流程图。
主要组件符号说明100 显示面板200 第一段信号传输路径210 第二段信号传输路径220 第三段信号传输路径401 425、450 474 脉冲G1、G2:栅极控制信号Tcon:时序控制器Tcon OEUTcon 0E2、YOE 时序致能信号TYOEFl 第一时间长度TY0EF2 第二时间长度OE、OEU 0E2 致能信号OE Delay 时间延迟差异V1、V2:电压VGGl 削角电压Y1、Y2:栅极驱动芯片YDIO 起始信号 )10:固定频率信号
具体实施方式
请参阅图2所示，其为根据本发明一实施例的栅极驱动芯片布局示意图。在本实施例中，以显示面板100中的驱动电路包括两个栅极驱动芯片为例进行说明。如图2所示， 显示面板100包括栅极驱动芯片Yl与门极驱动芯片Y2，而信号传输路径则包括从时序控制器Tcon至栅极驱动芯片Y2的第一段信号传输路径200、位于栅极驱动芯片Y2内部或外部的第二段信号传输路径210，以及从第二段信号传输路径210至栅极驱动芯片Yl的第三段信号传输路径220。请同时参考图3，其为根据本发明一实施例的栅极驱动芯片的时序致能信号与致能信号的时序图。由时序控制器Tcon所产生的时序致能信号Tcon 0E1，在传递到栅极驱动芯片Yl时成为栅极驱动芯片Yl的致能信号OEl ；类似的，由时序控制器Tcon所产生的时序致能信号Tcon 0E2，在传递到栅极驱动芯片Y2时成为栅极驱动芯片Y2的致能信号0E2。在理想的状况下，时序致能信号Tcon OEl传递到栅极驱动芯片Yl所需的时间，与时序致能信号Tcon 0E2传递到栅极驱动芯片Y2所需的时间是相同的。但实际上则不然。 由于从时序控制器Tcon到栅极驱动芯片Yl的信号传输路径(包含了第一段信号传输路径 200、第二段信号传输路径210与第三段信号传输路径220，后称第一传输路径)比从时序控制器Tcon到栅极驱动芯片Y2的信号传输路径(仅包含第一段信号传输路径200，后称第二传输路径)为长，所以同样的信号从时序控制器Tcon传输到栅极驱动芯片Yl所需的时间， 会比从时序控制器Tcon传输到栅极驱动芯片Y2所需的时间为长(在本实施例中假设为时间延迟差异OE Delay)。因此，为了使两个不同的栅极驱动芯片Yl与Y2的致能信号OEl与 0E2能相对规律而不受到传输距离的影响，产生时序致能信号Tcon OEl的时间点在此被设计为比产生时序致能信号Tcon 0E2的时间点更早一些。请同时参考图4，其为根据本发明一实施例的信号输出时序图。如图所示，固定频率信号》)10是被提供至时序控制器Tcon的一个固定频率与周期的信号。时序控制器Tcon 根据固定频率信号》)10来产生时序致能信号YOE (包含上述的时序致能信号Tcon OEl与 Tcon 0E2)。现假设栅极线的扫描顺序是由上而下，也就是在图2中先进行栅极驱动芯片Yl 的操作，之后再进行栅极驱动芯片Y2的操作。那么，在时序致能信号YOE中，先产生出来的几个脉冲401 409(即前述的时序致能信号Tcon 0E1)会经由第一传输路径而传输到栅极驱动芯片Y1，而后产生出来的几个脉冲421 425(即前述的时序致能信号Tcon 0E2)则会经由第二传输路径(相当于第一传输路径的一部份)而传输到栅极驱动芯片Y2。应注意的是，在本实施例中虽然是在固定频率信号》)10的上升缘之后产生时序致能信号Y0E，但在其它的设计中，时序致能信号YOE的产生点也可以是从固定频率信号 ano的下降缘开始计算。继续参考图4，时序致能信号YOE中的脉冲401 409是分别在固定频率信号)(DI0 的脉冲450 458的上升缘之后一段第一时间长度TYOEFl产生(也就是时序致能信号YOE 出现下降缘)，而时序致能信号YOE中的脉冲421 425则是分别在固定频率信号)(DI0的脉冲470 474的上升缘之后一段第二时间长度TY0EF2产生(同样是时序致能信号YOE 出现下降缘)。由于考虑到信号传输到栅极驱动芯片Yl所需的时间会比传输到栅极驱动芯片Y2所需的时间长，所以在产生时序致能信号YOE中的脉冲的时候，会特意使第一时间长度TYOEFl比第二时间长度TY0EF2短。如此一来，适当地将较长的脉冲传输时间搭配上较早的脉冲产生时间，就可以缩短甚或减少最后在栅极驱动芯片Yl与Y2的致能信号OEl与 0E2上所产生的时间延迟差异OE Delay0换言之，设计的目标是使传输时序致能信号Tcon OEl所耗费的时间加上第一时间长度TYOEFl所得的和，与传输时序致能信号Tcon 0E2所耗费的加上第二时间长度TY0EF2 的和两者间的差值小于原本的时间延迟差异OE Delay0上述的实施例可被归纳为如图5所示的流程图。请合并参考图4与图5，其中图 5为根据本发明一实施例的施行步骤流程图。本实施例会在固定频率信号ano的一个时间区段中(图4所示的脉冲450的上升缘到脉冲470的上升缘之间)，在每一个脉冲(脉冲450 458)的上升缘经过第一时间长度TYOEFl产生致能信号Tcon OEl至第一传输路径(步骤S501)，以便将致能信号Tcon OEl传输至栅极驱动芯片Yl ；并且在固定频率信号》)10的另一个时间区段中(图4所示的脉冲470的上升缘之后)，在每一个脉冲(脉冲 470 474)的上升缘经过第二时间长度TY0EF2产生致能信号TCon0E2至第二传输路径(步骤S5(^)，以便将致能信号Tcon 0E2传输至栅极驱动芯片Y2。进一步来说，在一般设计中，每一个栅极驱动芯片Yl或Y2都会包含一定数量的栅极线(gateline)，而在循序驱动之前提下，时序致能信号YOE中的脉冲会依序的被用来致能各栅极线。据此，可简单利用计算时序致能信号YOE的脉冲个数而决定时序致能信号YOE 中的脉冲产生的时间。请再度参照图2与图4，假设栅极驱动芯片Yl用以驱动256条栅极线，而栅极驱动芯片Y2用以驱动512条栅极线，那么可以在起始信号YDIO出现的时候重置计数值，并在每次时序致能信号YOE产生一个脉冲的时候将计数值加1。因为在计数值到达256之前的时序致能信号YOE的脉冲的传输目标是栅极驱动芯片Y1，所以这时候是在每一个固定频率信号ano的脉冲上升缘之后的第一时间长度TYOEFl使时序致能信号YOE产生一个脉冲。类似的，因为在计数值落于257 768(也就是256+512)之间的时序致能信号YOE的脉冲的传输目标是栅极驱动芯片Y2，所以这时候改成在每一个固定频率信号》)10的脉冲上升缘之后的第二时间长度TY0EF2使时序致能信号YOE产生一个脉冲。此实施方式被归纳为如图6所示的流程图。请合并参考图4与图6，其中图6为根据本发明一实施例的施行步骤流程图。本实施例会先设定一个临界数量(例如前述的256) (步骤S601)，并在固定频率信号》)10的每次脉冲之后提供一个时序致能信号YOE的脉冲 (步骤seo》。而在连续多次的提供时序致能信号YOE的脉冲的时候，若提供的时序致能信号YOE的脉冲还没到达前述的临界数量，那么就以固定频率信号ano的脉冲上升缘之后的第一时间长度TY0EF1为产生时序致能信号YOE的脉冲的时间点；而若提供的时序致能信号 YOE的脉冲已经超过前述的临界数量，那么就以固定频率信号ano的脉冲上升缘之后的第二时间长度TY0EF2为产生时序致能信号YOE的脉冲的时间点(步骤S603)。前述内容是以栅极驱动芯片Yl先进行扫描后再使栅极驱动芯片Y2进行扫描为例来进行说明。若反过来先以栅极驱动芯片Y2进行扫描后再使栅极驱动芯片Yl进行扫描， 那么临界数量就会改为512(即驱动芯片Y2所驱动的栅极线数量)，而一开始也会变成以固定频率信号的脉冲上升缘之后的第二时间长度TY0EF2为产生时序致能信号YOE的脉冲的时间点，并在计数值到达临界数量之后改为以固定频率信号ano的脉冲上升缘之后的第一时间长度TY0EF1为产生时序致能信号YOE的脉冲的时间点。另外，也可能有信号传输路径是从时序控制器Tcon开始，绕经栅极驱动芯片Yl 之后再到达栅极驱动芯片Y2的设计方式。在此种设计方式的中，由于传输信号到栅极驱动芯片Y2的路径长于传输信号到栅极驱动芯片Yl的路径，因此应反过来将第一时间长度 TY0EF1设计为略大于第二时间长度TY0EF2较佳。综上所述，本发明因分别针对不同芯片设定不同时间的输出致能信号，来改变并控制削角波形，使不同芯片的致能信号差异缩小甚至消除，因此，可避免不同芯片间导通不同、信号错充、削角电压差异等问题，从而解决亮度不均的问题。虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。
权利要求
1.一种输出信号的控制方法，根据一固定频率信号进行运作，该控制方法包括在该固定频率信号的复数脉冲的第一时间区段中，在每一该脉冲的上升缘经过一第一时间长度时经一传输路径提供一第一致能信号；以及在该固定频率信号的复数脉冲的第二时间区段中，在每一该脉冲的上升缘经过一第二时间长度时经该传输路径的其中一部份提供一第二致能信号， 其中，该第一时间长度比该第二时间长度短。
2.根据权利要求1所述的控制方法，其特征在于，提供该第二致能信号的第二时间区段接续于提供该第一致能信号的第一时间区段之后。
3.根据权利要求1所述的控制方法，其特征在于，提供该第一致能信号的第一时间区段接续于提供该第二致能信号的第二时间区段之后。
4.根据权利要求1所述的控制方法，其特征在于，该第一致能信号在该传输路径上所耗费的一第一传输时间及该第一时间长度的和，与该第二致能信号在该传输路径的该部分上所耗费的一第二传输时间及该第二时间长度的和之间的差值，小于该第一传输时间与该第二传输时间之间的差值。
5.一种输出信号的控制方法，根据一固定频率信号进行运作，该控制方法包括 设定该固定频率信号欲输出脉冲的一临界数量；于该固定频率信号的每一脉冲之后提供一个输出脉冲；以及连续多次提供该输出脉冲，其中，当所提供的所述输出脉冲的数量尚未到达该临界数量之前，系在该固定频率信号的每一该脉冲上升缘后的一第一时间长度时提供该输出脉冲，而当所提供的所述输出脉冲的数量到达该临界数量之后，则在该固定频率信号的每一该脉冲上升缘后的一第二时间长度时提供该输出脉冲， 其中，该第一时间长度与该第二时间长度不同。
6.根据权利要求5所述的控制方法，其特征在于，当尚未到达该临界数量之前的该输出脉冲传递的目标距离较远，而到达该临界数量之后的该输出脉冲传递的目标距离较近时，该第一时间长度小于该第二时间长度。
7.根据权利要求5所述的控制方法，其特征在于，当尚未到达该临界数量之前的该输出脉冲传递的目标距离较近，而到达该临界数量之后的该输出脉冲传递的目标距离较远时，该第一时间长度大于该第二时间长度。
8.一种平面显示器的时序控制器输出信号的控制方法，适于在一平面显示器中控制一时序控制器对该平面显示器中的多个栅极驱动芯片所输出的信号时序，该控制方法包括提供一固定频率信号至该时序控制器，该固定频率信号包括多个脉冲； 使该时序控制器在一第一时间区段中，于每一所述脉冲的上升缘经过一第一时间长度时，经一传输路径提供一第一致能信号至所述栅极驱动芯片的一者；以及该时序控制器在一第二时间区段中，于每一所述脉冲的上升缘经过一第二时间长度时，经该传输路径的其中一部份提供一第二致能信号至所述栅极驱动芯片的另一者， 其中，该第一时间长度比该第二时间长度短。
9.根据权利要求8所述的控制方法，其特征在于，该第一致能信号在该传输路径上所耗费的一第一传输时间及该第一时间长度的和，与该第二致能信号在该传输路径的该部分上所耗费的一第二传输时间及该第二时间长度的和之间的差值，小于该第一传输时间与该第二传输时间之间的差值。
10.根据权利要求8所述的控制方法，其特征在于，更包括设定一临界数量；于该固定频率信号的每一所述脉冲之后提供一个输出脉冲；以及连续多次提供该输出脉冲，其中，该第一时间区段与该第二时间区段其中一者为所提供的所述输出脉冲的数量尚未到达该临界数量之前的期间，而该第一时间区段与该第二时间区段中的另一者则为所述输出脉冲的数量到达该临界数量之后的期间。
全文摘要
一种输出信号的控制方法，根据一固定频率信号进行运作。其在固定频率信号的一个时间区段中，在每一个脉冲的上升缘经过第一时间长度时经第一传输路径提供第一致能信号；以及在固定频率信号的另一个时间区段中，在每一个脉冲的上升缘经过第二时间长度时经前述第一传输路径的其中一部份提供第二致能信号。其中，第一时间长度比第二时间长度短。
文档编号G09G3/20GK102194401SQ20111015897
公开日2011年9月21日 申请日期2011年5月31日 优先权日2011年3月21日
发明者徐兆庆, 林逸凡, 苏诗媛 申请人:友达光电股份有限公司
最新回复(0)