基于内部显示端口接口恢复像素时钟的方法和使用该方法的显示设备的制作方法
专利名称：基于内部显示端口接口恢复像素时钟的方法和使用该方法的显示设备的制作方法
技术领域：
本申请涉及基于iDP(内部显示端口)接口来恢复像素时钟的方法和使用该方法的显示设备。
背景技术：
液晶显示器由于其诸如重量轻、外形薄和低功耗驱动之类的特性而应用范围日益扩展。液晶显示器用作诸如笔记本PC的便携式计算机、办公自动化设备、音频/视频设备、 室内及室外广告显示设备等。液晶显示器控制向液晶单元施加的电场以调整从背光单元提供的光，由此显示图像。为了满足用户对高分辨率显示性能的需要，液晶显示器不断地以高信道传输带宽和高视频数据帧刷新率实现具有高图像质量的图像。目前，在电视机系统中，在生成要显示于液晶显示面板上的视频数据的片上系统(“S0C”)与对液晶显示面板的驱动电路的工作定时进行控制的定时控制器之间的视频数据传输使用LVDS(低电压差分信令)接口。LVDS 接口的优点是具有低功耗并且受到由于使用低电压摆动电平和差分信号对而导致的外部噪声的影响较小，但由于数据传输速率的限制而不适于传输高分辨率视频数据。图1是例示在现有技术中SoC板6与面板控制板4经由LVDS接口彼此连接的一个例子的图。参照图1，以120Hz的帧刷新率和1920X1800的FHD(全高清)分辨率来传输 30bpp (每像素比特)视频数据的四端口 LVDS接口经由两端口连接器和线缆8a以及与之不同的两端口连接器和线缆8b将SoC板6连接至面板控制板4。包括LVDS发送电路的SoC 安装在SoC板6上，而包括LVDS接收电路的定时控制器2安装在面板控制板4上。定时控制器2经由迷你LVDS接口向源驱动IC(集成电路)发送视频数据。用于以120Hz的帧刷新率发送FHD 30bpp视频数据所需的像素时钟按LVDS规范以差分信号对的形式从SoC发送到定时控制器2。像素时钟PXLCLK的频率由式1给出。PXLCLK = (HA+HB) X (VA+VB) X f (1)这里，HA代表水平活动期时段(horizontal active period)，并表示要在显示面板的一个水平线上显示的像素数据的数量。HB代表水平空白期间隔(horizontal blank interval)，并表示通过将相邻HA之间没有像素数据的时段转换为像素数量而得到的值。 VA代表垂直活动时段(vertical active period)，并表示要在显示面板的一个垂直线上显示的像素数据的数量。VB代表垂直空白间隔(vertical blank interval)，并表示通过将相邻VA之间没有像素数据的时段转换为像素数量而得到的值。此外，f表示帧刷新率。当像素时钟的频率为297MHz时，在FHD 120Hz的情况下HB和VB分别为280和 45。如果使用式1计算像素时钟PXLCLK的频率，则用于发送FHD分辨率的视频数据所需的像素时钟PXLCLK的频率为^7MHz。LVDS接口具有低传输速率，因此在74. 25MHz速率的情况下使用四个端口并行地传输视频数据。单个LVDS端口包括30bpp的六个差分信号对，其中的五对用于发送视频数据，而余下的一对用于传输像素时钟PXLCLK。以120Hz的帧刷新率发送30bpp视频数据所需的最少数量的对是M个，并且线的数量是48 (最少数量的对的两倍)。由于存在专用于像素时钟的线，因此还需要四对时钟传输线。因此，考虑到LVDS的低传输速率，用于发送视频数据和像素时钟所需的线的数量随着显示面板的分辨率变高而呈几何级数增长。为LVDS接口提供的大量传输线对显示设备的制造成本有直接影响，减少了设计 PCB(印刷电路板)版图的自由度，并增大了 EMI (电磁干扰)。此外，由于高频时钟信号被直接提供给PCB，因此PCB上的EMI增大。与之形成对比，LVDS接口的优点是，由于像素时钟PXLCLK从发送电路Tx直接发送到接收电路Rx，因此接收电路Rx不需要恢复时钟信号 PXLCLK。因此，如果以式2和图2中所示的期望像素时钟PXLCLK的频率从发送电路Tx发送视频数据且接收电路Rx被设计成允许该频率，则LVDS接口能够通过应用定义好的HB值和定义好的VB值而不使用数据速率调节(data rate throttleing :“DRT”)功能，来根据所有的分辨率发送连续像素时钟。Bff = PXLCLK X CD (2)这里，Bff表示数据的信道传输带宽，⑶表示颜色深度(color depth)。已经用作现有LVDS接口的替代物(countermeasure)的iDP接口支持通道(lane) 上的3. 24Gbps的串行数据链路速率，因此能够以较少的通道计数(lane count)来发送高颜色深度、高分辨率和高帧刷新率的视频数据。iDP接口并不按照与DP接口相同的方式而单独使用时钟传输线，因此接收电路Rx需要执行CDR(时钟和数据恢复)处理以恢复时钟信号。为此，iDP接口使用将接收的时钟乘以M/N而得到的8比特M/N PLL(锁相环)而在接收电路Rx中恢复像素时钟。这里，N设为48，M为正整数。然而，由于尚未建立在接收电路Rx中恢复像素时钟的系统性方法，因此难以应用iDP接口。
发明内容
本发明的实施方式提供了一种基于iDP接口来恢复像素时钟的方法和使用该方法的显示设备，该方法能够在iDP接口中系统地恢复像素时钟。根据本发明的一个实施方式，提供了一种基于iDP接口来恢复像素时钟的方法， 该方法包括以下步骤在Mvrd -(V^VB)中，从χ的素因子中选择最接近VA或
HA的素因子，并选择通过从所选择的素因子中减去VA而得到的值作为VB，其中HA表示水平活动时段，HB表示水平空白间隔，VA表示垂直活动时段，VB表示垂直空白间隔；固定所选择的VB值，并在Mvid为整数值的条件下选择一个帧周期内的总HB以及通道的数量；通过将经由这些通道接收的数据的链路符号时钟的频率乘以乘数Mvid/48来恢复像素时钟。根据本发明的一个实施方式，提供了一种显示设备，该显示设备包括iDP发送电路；iDP接收电路，其配置为通过将从所述iDP发送电路发出的数据的主链路符号时钟的频率乘以乘数Mvid/48来恢复像素时钟；连接在所述iDP发送电路与所述iDP接收电路之间的N(其中N为等于或大于2的正整数)个通道；SoC(片上系统)，其配置为生成数据并经由所述iDP发送电路发送所述数据；以及定时控制器，其配置为利用所述像素时钟对经由所述iDP接收电路接收的数据进行采样。所述iDP接收电路从X的素因子中选择最接近VA或HA的素因子，选择通过从所选择的素因子中减去VA而得到的值作为VB，并在Mvrd-(拟+朋二(以+沙)中勖“为
整数值的条件下选择一个帧周期内的总HB以及通道的数量，其中HA表示水平活动时段，HB 表示水平空白间隔，VA表示垂直活动时段，VB表示垂直空白间隔；存储VB、总HB、通道的数量的信息、数据的分辨率以及帧刷新率；以及根据所接收的数据的分辨率、所述帧刷新率和所述通道的数量来选择用于恢复所述像素时钟的Mvid。
附图被包括进来以提供对本发明的进一步理解，并且被并入而构成了本说明书的一部分，附图例示了本发明的实施方式，并与说明书一起用于解释本发明的原理。在附图中图1是例示在SoC板与面板控制板之间的LVDS接口连接的一个例子的图；图2是例示该LVDS接口中的像素时钟与数据传输带宽之间的关系的曲线；图3是例示根据本发明的一个实施方式的iDP发送电路和iDP接收电路的图；图4是例示在iDP接口中经由主链路通道而发送的3. 24Gbps链路符号时钟的一个例子的波形图；图5是例示在iDP接收电路中恢复的像素时钟的图；图 6 例示了 HA、HB、VA 和 VB ；图7是例示56250的素因子(prime factor)的表；图8是例示2560 X 1080分辨率和120Hz帧刷新率下的iDP接口参数的表；图9是例示112500的素因子的表；图10是例示观125的素因子的表；图11是例示FHD分辨率(1920X1080)和60Hz帧刷新率下的iDP接口参数的表；图12是例示FHD分辨率(1920X1080)和120Hz帧刷新率下的iDP接口参数的表；图13是例示FHD分辨率(1920X1080)和MOHz帧刷新率下的iDP接口参数的表；图14是例示2560 X 1080分辨率和240Hz帧刷新率下的iDP接口参数的表；图15是例示通过由iDP接口标准支持的DRT功能改变后的HB时段的图；图16是例示根据通道数量而彼此不同的VB-ID分组配置的图；图17是例示根据通道数量而彼此不同的MSA分组配置的图；图18是例示根据本发明的一个实施方式的用于恢复像素时钟的方法所需参数的设置过程的流程图；图19是例示根据本发明的一个实施方式的显示设备的框图；图20是例示图19中所示的SoC与定时控制器之间的一个电路配置示例的图；以及图21是例示图19中所示的SoC与定时控制器之间的另一个电路配置示例的图。
具体实施例方式
下面，将参照附图详细说明本发明的实现方式。在说明书中通篇用类似的附图标记指代类似的元素。在以下说明中，当确定对与本发明有关的公知功能或配置的详细说明会不必要地混淆本发明的要点时，将省略对它们的详细说明。参照图3，iDP接口包括连接在iDP发送电路(TX) 10和iDP接收电路(RX) 20之间的多个通道31。各个通道31包括用于传输差分信号对的一对线。此外，iDP接口包括 HPD(热插拔检测)传输线32。iDP发送电路10是源装置(source device)，并检测经由 HPD传输线32而接收的HPD信号。在从HPD信号的上升沿起该HPD信号维持在高逻辑电平的时段期间，iDP发送电路10经由主链路通道31发送通过ANSI 8B/10B编码方案编码的主链路数据。iDP接收电路20是接收装置(sink device)，并接收经由主链路通道31发出的Mvid值，并使用M/N PLL 21恢复像素时钟PXLCLK。此外，iDP接收电路20在待机模式向iDP发送电路10发送具有低逻辑电平的HPD信号，并锁定在待机模式从M/N PLL 21输出的数据符号的像素时钟和相位。根据本发明的一个实施方式的iDP接收电路20基于以下(1)至(8)来恢复像素时钟 PXLCLK。(1)各个通道31发送与通过将总HB除以通道计数(或者通道数量Lane。_t)而得到的值相对应的HB，该总HB是通过将一个帧周期期间的HB求和而获得的。以下，与通过将总HB除以通道计数而得到的值相对应的水平空白间隔被称为“HB”。(2)通过针对所有的分辨率和帧刷新率来优化iDP标准的DRT功能而找到满足整数 Mvid 值(M/N PLL 的 M 值)的 HB 禾口 VB。以整数或简单小数形式发送HB，。最小HB，和VB应满足iDP接收电路20的最小工作条件。(5)为了获得整数的Mvid值，基于帧刷新率，HA+HB或VA+VB应为素因子112或 500,56或250、或28或125中的一种。(6)固定HB或固定VB要满足式5、6、9和10。(7)要预先设置能够以相应链路速率发送至最大值的最大HB，以防止当通过固定 VB获得HB时的许多重复。(8)以上获得的Mvid值是等于或小于255的整数。下面，将详细说明本发明的实施方式。iDP接收电路20的M/N PLL 21针对如图5所示的Mvid来恢复离散像素时钟 PXLCLK。在本发明的一个实施方式中，使用DRT功能获得变量HB、VB和Mvid值，并使用这些值以给定分辨率并经由最少数量的通道来发送当前使用的所有颜色深度的视频数据。在iDP发送电路10与iDP接收电路20之间不存在用于发送时钟的线。因此，iDP 接收电路20的M/N PLL 21通过将经由主链路通道31接收的主链路数据的链路符号时钟 (以下在一些情况下简称为“LSCLK”)乘以乘法比率Mvid/48来恢复像素时钟PXLCLK。链路符号时钟的串行比特率为3. 24Gbps/通道，而其频率fVSM为324MHz/sec。Mvid值是介于0和255之间的整数(其可以获得为8比特)，并满足式3和4。在FHD 120Hz (HA = 1920，VA = 1080)的例子中，当 HB 为 280 且 VA 为 45 时，根据式3，像素时钟PXLCLK的频率为^7MHz且为3ΜΜΗζ。此时，Mvid值根据式4而变为44，从而满足所有的条件。然而，如果分辨率为2560 X 1080且帧刷新率为120Hz，则像素时钟PXLCLK的频率为384. 3MHz,Mvid值为56. 8，因此不能使用iDP接口。在该情况下，为了满足Mvid值变为整数的条件，通过利用DRT功能适当调整HB和VB而得到的像素时钟 PXLCLK被赋予式3。然而，每当分辨率和帧刷新率发生改变时，直到Mvid值变为整数才能找到HB和VB的组合。因此，本发明提出了一种系统地找到iDP接口中的HB和VB的最优组合的方法。
权利要求
1.一种基于iDP接口来恢复像素时钟的方法，该方法包括以下步骤在…—(lL ‘ ‘ (1 1 ‘ ‘7>>)中，从X的素因子中选择最接近VA或HA的素因子，并选择通过从所选择的素因子中减去VA而得到的值作为VB，其中HA表示水平活动时段，HB表示水平空白间隔，VA表示垂直活动时段，VB表示垂直空白间隔；固定所选择的VB值，并在Mvid为整数值的条件下选择一个帧周期内的总HB以及通道的数量；以及通过将经由所述通道接收的数据的链路符号时钟的频率乘以乘数Mvid/48来恢复像素时钟。
2.根据权利要求1所述的方法，其中，(HA+HB)和(VA+VB)中的至少一个是素因子。
3.根据权利要求1所述的方法，其中，如果所选择的素因子由factoHx)表示，则VB和 HB 满足 VB = factor (χ) -VA (factor (χ) > VA)和 HB = factor (χ) -HA (factor (χ) > HA)。
4.根据权利要求1所述的方法，其中，如果将可以通过数据速率调节DRT来改变的HB 由HB’表示，所述通道的数量由Laneraunt表示，并且所述总HB由HBttrtal表示，则HBttrtal由 HBtotal = HB' X Laneraunt 给出。
5.根据权利要求4所述的方法，该方法进一步包括以下步骤在HB期间接收VB-ID分组，其中，如果该VB-ID分组中的符号的数量由VB-IDsymbtjl表示，所接收数据的颜色深度由 CD表示，HB'X CD则所述符号的数量满足^8——O
6.根据权利要求1所述的方法，该方法进一步包括以下步骤在VB期间接收MSA分组， 其中，如果该MSA分组中的符号的数量由MSAsymtol表示，所接收数据的颜色深度由⑶表示，VBXCD则所述符号的数量满足~--O
7.一种显示设备，该显示设备包括 iDP发送电路；iDP接收电路，其被配置为通过将从所述iDP发送电路发出的数据的主链路符号时钟的频率乘以乘数Mvid/48来恢复像素时钟；连接在所述iDP发送电路与所述iDP接收电路之间的N个通道，其中N为等于或大于 2的正整数；片上系统SoC，其被配置为生成数据并经由所述iDP发送电路发送所述数据；以及定时控制器，其被配置为利用所述像素时钟对经由所述iDP接收电路所接收的数据进行采样，其中，所述iDP接收电路在AMJ - (lL ‘ ‘ (‘ 1 ‘ ‘7i)中，从χ的素因子中选择最接近VA或HA的素因子，选择通过从所选择的素因子中减去VA而得到的值作为VB，并在Mvid为整数值的条件下选择一个帧周期内的总HB以及通道的数量，其中HA表示水平活动时段，HB表示水平空白间隔，VA 表示垂直活动时段，VB表示垂直空白间隔；存储VB、总HB、通道的数量的信息、数据的分辨率以及帧刷新率；以及根据所接收数据的分辨率、所述帧刷新率和所述通道的数量来选择用于恢复所述像素时钟的Mvid。
8.根据权利要求7所述的显示设备，其中，(HA+HB)和(VA+VB)中的至少一个是素因子。
9.根据权利要求7所述的显示设备，其中，如果所选择的素因子由factoHx)表示，则 VB 和 HB 满足 VB = factor (χ) -VA (factor (χ) > VA)和 HBfactor (χ) -HA (factor (χ) > HA)。
10.根据权利要求7所述的显示设备，其中，如果将可以通过数据速率调节DRT来改变的HB由HB，表示，所述通道的数量由Laneraunt表示，并且所述总HB由HBtotal表示，则HBt。tal 由 HBttrtal = HB' X Laneramt 给出。
11.根据权利要求10所述的显示设备，其中，所述iDP接收电路在HB期间接收VB-ID 分组，并且其中，如果该VB-ID分组中的符号的数量由VB-IDsymbtjl表示，所接收数据的颜色深度由HB'XCDCD表示，则所述符号的数量满足WVA^M < -8-ο
12.根据权利要求7所述的显示设备，其中，所述iDP接收电路在VB期间接收MSA分组，并且其中，如果该MSA分组中的符号的数量由MSAsymtol表示，所接收数据的颜色深度由⑶表VBXCD示，则所述符号的数量满足MM^mw < ~-~O
13.根据权利要求7所述的显示设备，该显示设备进一步包括 显示面板，其被配置为显示所述数据；数据驱动电路，其被配置为在所述定时控制器的控制下向所述显示面板的数据线提供数据电压；以及扫描驱动电路，其被配置为在所述定时控制器的控制下向所述显示面板的扫描线顺序地提供扫描脉冲。
14.根据权利要求13所述的显示设备，其中，所述显示面板是液晶显示器LCD、场发射显示器FED、等离子体显示面板PDP、电致发光EL设备和电泳显示器EPD中任意一种的显示面板。
全文摘要
本发明提供了一种基于内部显示端口接口来恢复像素时钟的方法和使用该方法的显示设备，该方法包括以下步骤在中，从X的素因子中选择最接近VA或HA的素因子，并选择通过从所选择的素因子中减去VA而得到的值作为VB，其中HA表示水平活动时段，HB表示水平空白间隔，VA表示垂直活动时段，VB表示垂直空白间隔；固定所选择的VB值，并在Mvid为整数值的条件下选择一个帧周期内的总HB以及通道数量；通过将经由这些通道接收的数据的链路符号时钟的频率乘以乘数Mvid/48来恢复像素时钟。
文档编号G09G3/20GK102290024SQ20111016396
公开日2011年12月21日 申请日期2011年6月17日 优先权日2010年6月18日
发明者朴东远, 李青晧, 金成勋, 金成源 申请人:乐金显示有限公司
技术领域：
本申请涉及基于iDP(内部显示端口)接口来恢复像素时钟的方法和使用该方法的显示设备。
背景技术：
液晶显示器由于其诸如重量轻、外形薄和低功耗驱动之类的特性而应用范围日益扩展。液晶显示器用作诸如笔记本PC的便携式计算机、办公自动化设备、音频/视频设备、 室内及室外广告显示设备等。液晶显示器控制向液晶单元施加的电场以调整从背光单元提供的光，由此显示图像。为了满足用户对高分辨率显示性能的需要，液晶显示器不断地以高信道传输带宽和高视频数据帧刷新率实现具有高图像质量的图像。目前，在电视机系统中，在生成要显示于液晶显示面板上的视频数据的片上系统(“S0C”)与对液晶显示面板的驱动电路的工作定时进行控制的定时控制器之间的视频数据传输使用LVDS(低电压差分信令)接口。LVDS 接口的优点是具有低功耗并且受到由于使用低电压摆动电平和差分信号对而导致的外部噪声的影响较小，但由于数据传输速率的限制而不适于传输高分辨率视频数据。图1是例示在现有技术中SoC板6与面板控制板4经由LVDS接口彼此连接的一个例子的图。参照图1，以120Hz的帧刷新率和1920X1800的FHD(全高清)分辨率来传输 30bpp (每像素比特)视频数据的四端口 LVDS接口经由两端口连接器和线缆8a以及与之不同的两端口连接器和线缆8b将SoC板6连接至面板控制板4。包括LVDS发送电路的SoC 安装在SoC板6上，而包括LVDS接收电路的定时控制器2安装在面板控制板4上。定时控制器2经由迷你LVDS接口向源驱动IC(集成电路)发送视频数据。用于以120Hz的帧刷新率发送FHD 30bpp视频数据所需的像素时钟按LVDS规范以差分信号对的形式从SoC发送到定时控制器2。像素时钟PXLCLK的频率由式1给出。PXLCLK = (HA+HB) X (VA+VB) X f (1)这里，HA代表水平活动期时段(horizontal active period)，并表示要在显示面板的一个水平线上显示的像素数据的数量。HB代表水平空白期间隔(horizontal blank interval)，并表示通过将相邻HA之间没有像素数据的时段转换为像素数量而得到的值。 VA代表垂直活动时段(vertical active period)，并表示要在显示面板的一个垂直线上显示的像素数据的数量。VB代表垂直空白间隔(vertical blank interval)，并表示通过将相邻VA之间没有像素数据的时段转换为像素数量而得到的值。此外，f表示帧刷新率。当像素时钟的频率为297MHz时，在FHD 120Hz的情况下HB和VB分别为280和 45。如果使用式1计算像素时钟PXLCLK的频率，则用于发送FHD分辨率的视频数据所需的像素时钟PXLCLK的频率为^7MHz。LVDS接口具有低传输速率，因此在74. 25MHz速率的情况下使用四个端口并行地传输视频数据。单个LVDS端口包括30bpp的六个差分信号对，其中的五对用于发送视频数据，而余下的一对用于传输像素时钟PXLCLK。以120Hz的帧刷新率发送30bpp视频数据所需的最少数量的对是M个，并且线的数量是48 (最少数量的对的两倍)。由于存在专用于像素时钟的线，因此还需要四对时钟传输线。因此，考虑到LVDS的低传输速率，用于发送视频数据和像素时钟所需的线的数量随着显示面板的分辨率变高而呈几何级数增长。为LVDS接口提供的大量传输线对显示设备的制造成本有直接影响，减少了设计 PCB(印刷电路板)版图的自由度，并增大了 EMI (电磁干扰)。此外，由于高频时钟信号被直接提供给PCB，因此PCB上的EMI增大。与之形成对比，LVDS接口的优点是，由于像素时钟PXLCLK从发送电路Tx直接发送到接收电路Rx，因此接收电路Rx不需要恢复时钟信号 PXLCLK。因此，如果以式2和图2中所示的期望像素时钟PXLCLK的频率从发送电路Tx发送视频数据且接收电路Rx被设计成允许该频率，则LVDS接口能够通过应用定义好的HB值和定义好的VB值而不使用数据速率调节(data rate throttleing :“DRT”)功能，来根据所有的分辨率发送连续像素时钟。Bff = PXLCLK X CD (2)这里，Bff表示数据的信道传输带宽，⑶表示颜色深度(color depth)。已经用作现有LVDS接口的替代物(countermeasure)的iDP接口支持通道(lane) 上的3. 24Gbps的串行数据链路速率，因此能够以较少的通道计数(lane count)来发送高颜色深度、高分辨率和高帧刷新率的视频数据。iDP接口并不按照与DP接口相同的方式而单独使用时钟传输线，因此接收电路Rx需要执行CDR(时钟和数据恢复)处理以恢复时钟信号。为此，iDP接口使用将接收的时钟乘以M/N而得到的8比特M/N PLL(锁相环)而在接收电路Rx中恢复像素时钟。这里，N设为48，M为正整数。然而，由于尚未建立在接收电路Rx中恢复像素时钟的系统性方法，因此难以应用iDP接口。
发明内容
本发明的实施方式提供了一种基于iDP接口来恢复像素时钟的方法和使用该方法的显示设备，该方法能够在iDP接口中系统地恢复像素时钟。根据本发明的一个实施方式，提供了一种基于iDP接口来恢复像素时钟的方法， 该方法包括以下步骤在Mvrd -(V^VB)中，从χ的素因子中选择最接近VA或
HA的素因子，并选择通过从所选择的素因子中减去VA而得到的值作为VB，其中HA表示水平活动时段，HB表示水平空白间隔，VA表示垂直活动时段，VB表示垂直空白间隔；固定所选择的VB值，并在Mvid为整数值的条件下选择一个帧周期内的总HB以及通道的数量；通过将经由这些通道接收的数据的链路符号时钟的频率乘以乘数Mvid/48来恢复像素时钟。根据本发明的一个实施方式，提供了一种显示设备，该显示设备包括iDP发送电路；iDP接收电路，其配置为通过将从所述iDP发送电路发出的数据的主链路符号时钟的频率乘以乘数Mvid/48来恢复像素时钟；连接在所述iDP发送电路与所述iDP接收电路之间的N(其中N为等于或大于2的正整数)个通道；SoC(片上系统)，其配置为生成数据并经由所述iDP发送电路发送所述数据；以及定时控制器，其配置为利用所述像素时钟对经由所述iDP接收电路接收的数据进行采样。所述iDP接收电路从X的素因子中选择最接近VA或HA的素因子，选择通过从所选择的素因子中减去VA而得到的值作为VB，并在Mvrd-(拟+朋二(以+沙)中勖“为
整数值的条件下选择一个帧周期内的总HB以及通道的数量，其中HA表示水平活动时段，HB 表示水平空白间隔，VA表示垂直活动时段，VB表示垂直空白间隔；存储VB、总HB、通道的数量的信息、数据的分辨率以及帧刷新率；以及根据所接收的数据的分辨率、所述帧刷新率和所述通道的数量来选择用于恢复所述像素时钟的Mvid。
附图被包括进来以提供对本发明的进一步理解，并且被并入而构成了本说明书的一部分，附图例示了本发明的实施方式，并与说明书一起用于解释本发明的原理。在附图中图1是例示在SoC板与面板控制板之间的LVDS接口连接的一个例子的图；图2是例示该LVDS接口中的像素时钟与数据传输带宽之间的关系的曲线；图3是例示根据本发明的一个实施方式的iDP发送电路和iDP接收电路的图；图4是例示在iDP接口中经由主链路通道而发送的3. 24Gbps链路符号时钟的一个例子的波形图；图5是例示在iDP接收电路中恢复的像素时钟的图；图 6 例示了 HA、HB、VA 和 VB ；图7是例示56250的素因子(prime factor)的表；图8是例示2560 X 1080分辨率和120Hz帧刷新率下的iDP接口参数的表；图9是例示112500的素因子的表；图10是例示观125的素因子的表；图11是例示FHD分辨率(1920X1080)和60Hz帧刷新率下的iDP接口参数的表；图12是例示FHD分辨率(1920X1080)和120Hz帧刷新率下的iDP接口参数的表；图13是例示FHD分辨率(1920X1080)和MOHz帧刷新率下的iDP接口参数的表；图14是例示2560 X 1080分辨率和240Hz帧刷新率下的iDP接口参数的表；图15是例示通过由iDP接口标准支持的DRT功能改变后的HB时段的图；图16是例示根据通道数量而彼此不同的VB-ID分组配置的图；图17是例示根据通道数量而彼此不同的MSA分组配置的图；图18是例示根据本发明的一个实施方式的用于恢复像素时钟的方法所需参数的设置过程的流程图；图19是例示根据本发明的一个实施方式的显示设备的框图；图20是例示图19中所示的SoC与定时控制器之间的一个电路配置示例的图；以及图21是例示图19中所示的SoC与定时控制器之间的另一个电路配置示例的图。
具体实施例方式
下面，将参照附图详细说明本发明的实现方式。在说明书中通篇用类似的附图标记指代类似的元素。在以下说明中，当确定对与本发明有关的公知功能或配置的详细说明会不必要地混淆本发明的要点时，将省略对它们的详细说明。参照图3，iDP接口包括连接在iDP发送电路(TX) 10和iDP接收电路(RX) 20之间的多个通道31。各个通道31包括用于传输差分信号对的一对线。此外，iDP接口包括 HPD(热插拔检测)传输线32。iDP发送电路10是源装置(source device)，并检测经由 HPD传输线32而接收的HPD信号。在从HPD信号的上升沿起该HPD信号维持在高逻辑电平的时段期间，iDP发送电路10经由主链路通道31发送通过ANSI 8B/10B编码方案编码的主链路数据。iDP接收电路20是接收装置(sink device)，并接收经由主链路通道31发出的Mvid值，并使用M/N PLL 21恢复像素时钟PXLCLK。此外，iDP接收电路20在待机模式向iDP发送电路10发送具有低逻辑电平的HPD信号，并锁定在待机模式从M/N PLL 21输出的数据符号的像素时钟和相位。根据本发明的一个实施方式的iDP接收电路20基于以下(1)至(8)来恢复像素时钟 PXLCLK。(1)各个通道31发送与通过将总HB除以通道计数(或者通道数量Lane。_t)而得到的值相对应的HB，该总HB是通过将一个帧周期期间的HB求和而获得的。以下，与通过将总HB除以通道计数而得到的值相对应的水平空白间隔被称为“HB”。(2)通过针对所有的分辨率和帧刷新率来优化iDP标准的DRT功能而找到满足整数 Mvid 值(M/N PLL 的 M 值)的 HB 禾口 VB。以整数或简单小数形式发送HB，。最小HB，和VB应满足iDP接收电路20的最小工作条件。(5)为了获得整数的Mvid值，基于帧刷新率，HA+HB或VA+VB应为素因子112或 500,56或250、或28或125中的一种。(6)固定HB或固定VB要满足式5、6、9和10。(7)要预先设置能够以相应链路速率发送至最大值的最大HB，以防止当通过固定 VB获得HB时的许多重复。(8)以上获得的Mvid值是等于或小于255的整数。下面，将详细说明本发明的实施方式。iDP接收电路20的M/N PLL 21针对如图5所示的Mvid来恢复离散像素时钟 PXLCLK。在本发明的一个实施方式中，使用DRT功能获得变量HB、VB和Mvid值，并使用这些值以给定分辨率并经由最少数量的通道来发送当前使用的所有颜色深度的视频数据。在iDP发送电路10与iDP接收电路20之间不存在用于发送时钟的线。因此，iDP 接收电路20的M/N PLL 21通过将经由主链路通道31接收的主链路数据的链路符号时钟 (以下在一些情况下简称为“LSCLK”)乘以乘法比率Mvid/48来恢复像素时钟PXLCLK。链路符号时钟的串行比特率为3. 24Gbps/通道，而其频率fVSM为324MHz/sec。Mvid值是介于0和255之间的整数(其可以获得为8比特)，并满足式3和4。在FHD 120Hz (HA = 1920，VA = 1080)的例子中，当 HB 为 280 且 VA 为 45 时，根据式3，像素时钟PXLCLK的频率为^7MHz且为3ΜΜΗζ。此时，Mvid值根据式4而变为44，从而满足所有的条件。然而，如果分辨率为2560 X 1080且帧刷新率为120Hz，则像素时钟PXLCLK的频率为384. 3MHz,Mvid值为56. 8，因此不能使用iDP接口。在该情况下，为了满足Mvid值变为整数的条件，通过利用DRT功能适当调整HB和VB而得到的像素时钟 PXLCLK被赋予式3。然而，每当分辨率和帧刷新率发生改变时，直到Mvid值变为整数才能找到HB和VB的组合。因此，本发明提出了一种系统地找到iDP接口中的HB和VB的最优组合的方法。
权利要求
1.一种基于iDP接口来恢复像素时钟的方法，该方法包括以下步骤在…—(lL ‘ ‘ (1 1 ‘ ‘7>>)中，从X的素因子中选择最接近VA或HA的素因子，并选择通过从所选择的素因子中减去VA而得到的值作为VB，其中HA表示水平活动时段，HB表示水平空白间隔，VA表示垂直活动时段，VB表示垂直空白间隔；固定所选择的VB值，并在Mvid为整数值的条件下选择一个帧周期内的总HB以及通道的数量；以及通过将经由所述通道接收的数据的链路符号时钟的频率乘以乘数Mvid/48来恢复像素时钟。
2.根据权利要求1所述的方法，其中，(HA+HB)和(VA+VB)中的至少一个是素因子。
3.根据权利要求1所述的方法，其中，如果所选择的素因子由factoHx)表示，则VB和 HB 满足 VB = factor (χ) -VA (factor (χ) > VA)和 HB = factor (χ) -HA (factor (χ) > HA)。
4.根据权利要求1所述的方法，其中，如果将可以通过数据速率调节DRT来改变的HB 由HB’表示，所述通道的数量由Laneraunt表示，并且所述总HB由HBttrtal表示，则HBttrtal由 HBtotal = HB' X Laneraunt 给出。
5.根据权利要求4所述的方法，该方法进一步包括以下步骤在HB期间接收VB-ID分组，其中，如果该VB-ID分组中的符号的数量由VB-IDsymbtjl表示，所接收数据的颜色深度由 CD表示，HB'X CD则所述符号的数量满足^8——O
6.根据权利要求1所述的方法，该方法进一步包括以下步骤在VB期间接收MSA分组， 其中，如果该MSA分组中的符号的数量由MSAsymtol表示，所接收数据的颜色深度由⑶表示，VBXCD则所述符号的数量满足~--O
7.一种显示设备，该显示设备包括 iDP发送电路；iDP接收电路，其被配置为通过将从所述iDP发送电路发出的数据的主链路符号时钟的频率乘以乘数Mvid/48来恢复像素时钟；连接在所述iDP发送电路与所述iDP接收电路之间的N个通道，其中N为等于或大于 2的正整数；片上系统SoC，其被配置为生成数据并经由所述iDP发送电路发送所述数据；以及定时控制器，其被配置为利用所述像素时钟对经由所述iDP接收电路所接收的数据进行采样，其中，所述iDP接收电路在AMJ - (lL ‘ ‘ (‘ 1 ‘ ‘7i)中，从χ的素因子中选择最接近VA或HA的素因子，选择通过从所选择的素因子中减去VA而得到的值作为VB，并在Mvid为整数值的条件下选择一个帧周期内的总HB以及通道的数量，其中HA表示水平活动时段，HB表示水平空白间隔，VA 表示垂直活动时段，VB表示垂直空白间隔；存储VB、总HB、通道的数量的信息、数据的分辨率以及帧刷新率；以及根据所接收数据的分辨率、所述帧刷新率和所述通道的数量来选择用于恢复所述像素时钟的Mvid。
8.根据权利要求7所述的显示设备，其中，(HA+HB)和(VA+VB)中的至少一个是素因子。
9.根据权利要求7所述的显示设备，其中，如果所选择的素因子由factoHx)表示，则 VB 和 HB 满足 VB = factor (χ) -VA (factor (χ) > VA)和 HBfactor (χ) -HA (factor (χ) > HA)。
10.根据权利要求7所述的显示设备，其中，如果将可以通过数据速率调节DRT来改变的HB由HB，表示，所述通道的数量由Laneraunt表示，并且所述总HB由HBtotal表示，则HBt。tal 由 HBttrtal = HB' X Laneramt 给出。
11.根据权利要求10所述的显示设备，其中，所述iDP接收电路在HB期间接收VB-ID 分组，并且其中，如果该VB-ID分组中的符号的数量由VB-IDsymbtjl表示，所接收数据的颜色深度由HB'XCDCD表示，则所述符号的数量满足WVA^M < -8-ο
12.根据权利要求7所述的显示设备，其中，所述iDP接收电路在VB期间接收MSA分组，并且其中，如果该MSA分组中的符号的数量由MSAsymtol表示，所接收数据的颜色深度由⑶表VBXCD示，则所述符号的数量满足MM^mw < ~-~O
13.根据权利要求7所述的显示设备，该显示设备进一步包括 显示面板，其被配置为显示所述数据；数据驱动电路，其被配置为在所述定时控制器的控制下向所述显示面板的数据线提供数据电压；以及扫描驱动电路，其被配置为在所述定时控制器的控制下向所述显示面板的扫描线顺序地提供扫描脉冲。
14.根据权利要求13所述的显示设备，其中，所述显示面板是液晶显示器LCD、场发射显示器FED、等离子体显示面板PDP、电致发光EL设备和电泳显示器EPD中任意一种的显示面板。
全文摘要
本发明提供了一种基于内部显示端口接口来恢复像素时钟的方法和使用该方法的显示设备，该方法包括以下步骤在中，从X的素因子中选择最接近VA或HA的素因子，并选择通过从所选择的素因子中减去VA而得到的值作为VB，其中HA表示水平活动时段，HB表示水平空白间隔，VA表示垂直活动时段，VB表示垂直空白间隔；固定所选择的VB值，并在Mvid为整数值的条件下选择一个帧周期内的总HB以及通道数量；通过将经由这些通道接收的数据的链路符号时钟的频率乘以乘数Mvid/48来恢复像素时钟。
文档编号G09G3/20GK102290024SQ20111016396
公开日2011年12月21日 申请日期2011年6月17日 优先权日2010年6月18日
发明者朴东远, 李青晧, 金成勋, 金成源 申请人:乐金显示有限公司
最新回复(0)