液晶显示装置、其驱动方法以及电子设备的制作方法
专利名称：液晶显示装置、其驱动方法以及电子设备的制作方法
技术领域：
本发明涉及液晶显示装置、其驱动方法以及电子设备，并且更具体地，涉及采用所谓的像素内选择器驱动方法的液晶显示装置、其驱动方法以及具有该液晶显示装置的电子设备。
背景技术：
一些液晶显示装置采用所谓的像素内选择器驱动方法。该驱动方法通过使用设置在像素中的选择器部而将反映灰度级的信号电位顺次写入构成像素(主像素)的多个子像素。经由为每个像素设置的信号线提供该信号电位。设置在像素中的选择器部在下文中可以称作“像素内选择器部”。采用像素内选择器驱动方法的液晶显示装置包括用于每个像素的第一开关元件和第二开关元件。为多个子像素共同设置第一开关元件。为多个子像素中的每个设置一个第二开关元件(例如，参见日本专利公开第2009-98234号)。第一开关元件使其一端连接至信号线。每个第二开关元件均连接在多个子像素(更具体地，液晶电容)中的一个的像素电极与第一开关元件的另一端之间。像素内选择器部包括第一开关元件和多个第二开关元件。在像素内选择器部中， 多个第二开关元件在第一开关元件接通时间段内顺次接通和断开，从而允许经由信号线而提供的、反映灰度级的信号电位顺次写入多个子像素。这里，为了确保在像素内选择器部中将信号电位可靠地写入多个子像素，建议保留(设定)尽可能长的用于将信号电位写入多个子像素的时段。为了做到这一点，不可避免地使第一开关元件的接通时间段最大。为了使第一开关元件的接通时间段最大，在第一开关元件断开的同时，所有第二开关元件中最后接通和断开的第二开关元件断开。这是由于第一开关元件的接通时间段被均等划分为多个第二开关元件的接通时间段。
发明内容
顺便提及，在开关元件的控制电极和配线之间通常存在寄生电容。那么，当多个第二开关元件在已经将信号电位写入电容元件之后而断开时，电容元件中的信号电位由于寄生电容耦合(电容耦合)而略微改变。此时，如上所述，如果最后一个第二开关元件和第一开关元件同时从接通转变为断开，则由于两个开关元件的寄生电容而导致的耦合电平在最后写入信号电位的子像素中约为两倍大。即，最后被写入信号电位的子像素的耦合电平与早先写入信号电位的子像素不同。换言之，由于寄生电容耦合而导致的影响子像素的条件在多个子像素之间是不同的。这里，我们考虑多个子像素为红色(R)、绿色(R)和蓝色(B)像素的情况。在该情况下，如果由于寄生电容而导致的开关元件的耦合条件(耦合电平)在多个子像素之间不同，则最后写入信号电位的子像素的颜色相对于本来想要的信号电位比其他颜色子像素变化更多，从而导致颜色间的不平衡。根据以上所述，期望提供一种液晶显示装置，其中，由于通过开关元件的控制电极处的寄生电容的耦合而导致的影响多个子像素的条件对于子像素而言是相同的，并期望提供该液晶显示装置的驱动方法以及具有该液晶显示装置的电子设备。根据本发明的实施方式，提供一种液晶显示装置。该液晶显示装置包括，对于每个像素，第一开关元件以及多个第二开关元件。第一开关元件为组成一个像素的多个子像素共同设置。第一开关元件使其一端连接至信号线。为每个子像素设置一个第二开关元件。 多个第二开关元件中的每个连接在多个子像素之一的像素电极与第一开关元件的另一端之间。在第一开关元件的接通时间段内顺次接通和断开多个第二开关元件。此外，首先断开按顺序最后接通的第二开关元件，此后断开第一开关元件。在如上所述而构造的液晶显示装置中，当多个第二开关元件在第一开关元件的接通时间段内顺次接通和断开时，按顺序最后接通的最后一个第二开关元件首先断开，此后第一开关元件断开。这里，表达“最后一个第二开关元件首先断开，此后在第一开关元件断开”指的是第一开关元件和最后一个第二开关元件在不同的时间断开。因此，还包括如下情况，即，在最后一个第二开关元件断开之后，第一开关元件在给定的时间段内断开。因此，第一开关元件在最后一个第二开关元件断开之后断开。结果，第一开关元件和最后一个第二开关元件在不同的时间断开。即，多个第二开关元件在第一开关元件的接通时间段内顺次接通和断开。结果，在任何一个第二开关元件的断开时间段内，通过开关元件的控制电极处的寄生电容的耦合的条件对于多个子像素而言是相同的。本发明确保了当采用像素内选择器驱动方法时由于通过开关元件的控制电极处的寄生电容的耦合而导致的影响多个子像素的条件对于子像素而言是相同的。
图1是示出了应用本发明的有源矩阵液晶显示装置的构造的概略的系统构造图；图2是示出了液晶显示面板(液晶显示装置)的截面结构的实例的截面图；图3是示出了采用像素内选择器驱动方法的像素电路的基本构造实例的电路图；图4A至图4H是示出了用于使第一开关元件的接通时间段最大的时序关系的时序波形图；图5是示出了根据本发明实施方式的有源矩阵液晶显示装置的像素的构造实例的电路图；图6A至图6H是用于描述根据实施方式的液晶显示装置中的像素电路的操作的时序波形图；图7是示出了根据实例1的像素电路的电路图；图8A至图8F是用于描述根据实例1的像素电路在模拟显示模式下的操作的时序波形图；图9A至图9H是用于描述由根据实例1的像素电路在存储器显示模式下执行的刷新操作的时序波形图；图IOA至图IOD是用于描述根据实例1的像素电路中的扫描线在存储器显示模式下的操作的时序波形图；图11是示出了根据实例2的像素电路的电路图；图12A至图12G是用于描述根据实例2的像素电路在模拟显示模式下的操作的时序波形图；图13A至图131是用于描述根据实例2的像素电路在存储器显示模式下的刷新操作的时序波形图；图14A至图14E是用于描述根据实例2的像素电路的扫描线在存储器显示模式下的操作的时序波形图；图15是示出了应用本发明的电视机的外观的透视图；图16A和图16B是示出了应用本发明的数码照相机的外观的透视图，并且图16A 是从前面观看的透视图，图16B是从后面观看的透视图；图17是示出了应用本发明的膝上型个人计算机的外观的透视图；图18是示出了应用本发明的摄像机的外观的透视图；以及图19A至图19G是应用本发明的移动电话的外观图，图19A是在打开状态下的正视图，图19B是其侧视图，图19C是在闭合状态下的正视图，图19D是左视图，图19E是右视图，图19F是俯视图，图19G是仰视图。
具体实施例方式下面将参考附图描述实施本发明的模式(下文中，称为实施方式)。应当注意，将按下面的顺序进行描述。1.应用本发明的液晶显示装置1-1.系统构造1-2面板的截面结构1-3.像素内选择器驱动方法2.根据实施方式的液晶显示装置的描述2-1.实例1 (使用反相器电路的实例)2-2.实例2 (使用锁存电路的实例)3.变形例4.应用例(电子设备)1.应用本发明的液晶显示装置1-1.系统构造图1是示出了应用本发明的有源矩阵液晶显示装置的构造的概略的系统构造图。 液晶显示装置具有两块基板(未示出)，其中，至少一块是透明的。将两块基板配置为彼此相对，其间具有预定的间隔。将液晶密封在两块基板之间。根据该应用例的液晶显示装置10包括多个像素20、像素阵列部30和驱动部。多个像素20中的每个均具有液晶电容。像素阵列部30包括以二维矩阵设置的像素20。驱动部被设置在像素阵列部30的周围，并如包括信号线驱动部40、控制线驱动部50和驱动时序生成部60。驱动部例如集成在像素阵列部30相同的基板(液晶显示面板IOa)上，以驱动像素阵列部30的像素20。
这里，如果液晶显示装置10能够进行彩色显示，则每个像素均包括其中的每个都对应于像素20的多个子像素。更具体地，液晶显示装置中的每个像素均包括三个子像素， 或者适于发射红(R)光的子像素、适于发射绿(G)光的另一子像素以及适于发射蓝(B)光的另一子像素。然而，应当注意，子像素的组合不限于适于发射三种基色(即，红色、绿色和蓝色) 的光的子像素的组合。相反，每个像素除包括适于发射三种基色的光的子像素以外，还可以包括适于发射不同颜色的一个或多个另外的子像素。更具体地，例如，可以添加适于发射白光的子像素，以提高亮度。可选地，可以添加补色，以扩大颜色范围。 在图1中，在像素阵列部30中，在以m行η列设置的像素的列方向上，针对每列像素，设置了信号线至31n(可以简单地表示为信号线31)。此外，对于每行像素，设置了控制线32i至32m(可以简单地表示为控制线32)。这里，术语“列方向”指的是设置有像素列中的像素的方向(即，垂直方向)，而术语“行方向”指的是设置有像素行中的像素的方向 (即，水平方向)。信号线至31n中的每条使其一端连接至与所讨论的信号线相关联的信号线驱动部40的一个输出端。信号线驱动部40将反映任意灰度级的信号电位Vsig输出至相关联的信号线31。尽管如图1中的单线所示，但控制线32i至32m不限于单线。实际上，控制线32i至 32m中的每条均包括多条配线。控制线32i至32m中的每条使其一端连接至与所讨论的控制线相关联的控制线驱动部50的一个输出端。控制线驱动部50控制从信号线驱动部40输出至信号线至31n的反映灰度级的信号电位Vsig的、对像素20的写入。驱动时序生成部(TG 时序生成器)60将各种驱动脉冲(时序信号)提供给信号线驱动部40和控制线驱动部50，以驱动这些驱动部40和50。1-2.面板的截面结构图2是示出了液晶显示面板(液晶显示装置)的截面结构的实例的截面图。如图 2所示，液晶显示面板IOa包括两块玻璃基板11和12以及液晶层13。将玻璃基板11和12 设置为彼此相对，其间具有预定的间隔。液晶层13密封在玻璃基板11和12之间。偏光器14设置在一块玻璃基板(或基板11)的外侧表面上，配向膜15设置在其内侧表面上。相似地，偏光器16设置在另一玻璃基板(或基板12)的外侧表面上，配向膜 17设置在其内侧表面上。将配向膜15和17设置为使液晶显示层13中的液晶分子群在给定方向上对齐。用透明导电膜在另一玻璃基板12上形成像素电极18和对向电极19。在本结构实例中，像素电极18例如具有梳状形式的五个电极枝18A，其中电极枝18a的两端都通过连接部(未示出)而连接在一起。另一方面，对向电极19以覆盖像素阵列部30的整个区域的形式，形成在电极枝18a的下方(玻璃基板12侧)。由于用梳状形式的像素电极18和对向电极19形成的电极结构，在电极枝184和对向电极19之间产生了放射状电场。这还允许电场还对像素电极18的上侧的有影响。结果，可以使液晶层13中的液晶分子群在像素阵列部30的整个区域的期望方向上对齐。1-3.像素内选择器驱动方法如上所述而构造的根据本应用例的液晶显示装置10采用了像素内选择器驱动方法。如先前所描述的，相同的方法通过使用像素内选择器部而将反映灰度级的信号电位写入组成像素(主像素)的多个子像素。经由为每个像素设置的信号线提供信号电位。图1示出了一种基本系统构造，其中，假设每个像素20为子像素，为每个子像素设置信号线31。相反，如果采用像素内选择器驱动方法，则当每个主像素包括适于发射三种基色(即，红色(R)、绿色(G)和蓝色(B))的光的子像素201；、20(；和2(^时，为每个像素(主像素)设置信号线31。图3是示出了采用像素内选择器驱动方法的像素电路的基本构造实例的电路图。 在图3中，与图1所示的部件相同的部件由相同的参考符号来表示。在图3中，像素20 (像素电路)例如包括红色子像素20κ、绿色子像素20e和蓝色子像素20b。红色的子像素20κ包括液晶电容21κ和电容元件22κ。液晶电容21κ指的是在像素电极(对应于图2中的像素电极18)与用于每个像素的形成为与像素电极相对的对向电极 (对应于图2中的对向电极19)之间产生的电容。对于所有像素，将共同电位Vot施加至液晶电容21κ的对向电极。液晶电容21κ的像素电极电连接至电容元件22κ的一个电极。电容元件22κ保持通过如下所述的写入操作而从信号线31写入的反映灰度级的信号电位￥_。电容元件22κ在下文中将表示为保持电容22κ。用作(由保持电容22κ保持的)信号电位的基准的电位Vcs (下文中，表示为CS电位)施加至保持电容22κ的另一电极。CS电位Ves大致与共同电位Vot的电位相同。相似地，绿色的子像素20e包括液晶电容21e和电容元件22e。蓝色的子像素20B包括液晶电容2 Ib和电容元件22b。液晶电容2 Ie和保持电容22e，并且液晶电容2 Ib和保持电容22b以基本上与子像素20κ中的对应部件相同的方式连接。在包括子像素20K、20e和20b的像素20中，设置选择器部(像素内选择器部)23， 以将反映灰度级的信号电位Vsig顺次写入子像素20Κ、20<^Π 20β。经由信号线31提供信号电位Vsig。选择器部23包括第一开关元件231和三个第二开关元件232κ、232<^Π 232β。为子像素20K、20e和20b共同设置第一开关元件231。分别为子像素20K、20e和20B设置第二开关元件 232K、232e 和 232b。第一开关元件231使其一端连接至信号线31，并且当反映灰度级的信号电位Vsig 写入保持电容22Κ、22<^Π22Β时接通(变为闭合)。经由信号线31提供信号电位Vsig。艮口， 第一开关元件231接通，以将信号电位Vsig写入(载入)像素20。通过控制信号GATE1控制第一开关元件231的接通和断开。第二开关元件232K、232e和232B中的每个均连接在第一开关元件231的另一端与相关联的子像素(即，子像素201；、20(；和2(^中的一个)的像素电极(更具体地，液晶电容 21R、21G和21B)之间。S卩，第二开关元件232K、232e和232B中的每个均使其一端共同连接至第一开关元件231的另一端，并使其另一端连接至相关联像素(即，子像素20Κ、20<^Π 20β 的一个)的像素电极。当反映灰度级的信号电位Vsig写入相关联的保持电容(即，保持电容ζν〗〗,^^ 中的一个)时，第二开关元件232Κ、232<^Π 232Β中的每个均接通。S卩，第二开关元件232κ、 232g和232b中的每个均接通，以将由第一开关元件231加载的信号电位Vsig写入相关联的保持电容(即，保持电容22Κ、22<^Π 22β中的一个)。通过控制信号GATE2K、GATE2e和GATE2b控制第二开关元件232K、232e和232b的接通和断开。如上所述，在使用设置在像素20中的选择器23的像素内选择器驱动方法中，仅需要为每个像素20设置单条信号线31，S卩，为子像素20Κ、20<^Π 20Β共同设置，从而有助于比适于设置多条信号线31 (为每个子像素20K、20e和20b设置一条)的配线结构更简单的配线结构。这里，为了确保将信号电位Vsig可靠地写入子像素20K、20e和20b，建议保留(设定)尽可能长的用于将信号电位Vsig写入子像素ZOkJOc^WOb的时间段。为了保留尽可能长的用于写入信号电位Vsig的时间段，不可避免地使第一开关元件231的接通时间段最大。为了使第一开关元件231的接通时间段最大，在第一开关元件231断开的同时，所有第二开关元件2321；、232(；或23 中最后接通和断开的第二开关元件断开。假设，例如，第二开关元件232K、232e或232b以该顺序接通和断开，最后一个开关元件232B在第一开关元件231断开的同时断开。图4A至图4H是示出了用于使第一开关元件231的接通时间段最大的时序关系的时序波形图。图4A至图4E分别示出了信号线31的电位Vsig和控制信号GATE1、GATE2e, GATE2g 和GATE2b的波形。此外，图4F和图4H分别示出了通过保持电容22K、22e和22B保持的电位 PIXK、PIXG 和 PIXb 的波形。如图4A至图4H所示，为了确保第一开关元件231的接通时间段最大，仅需要划分控制信号GATE1的激活时间段(在本实例中为高时间段)，控制信号GATE1适于在子像素20K、20e和20B之间均等地控制第一开关元件的接通和断开，S卩，将激活时间段划分为三个相等的部分。通过将控制信号GATE1的激活时间段划分为三个相等部分，在控制信号 GATE1转换为非激活状态的同时，适于控制最后一个开关元件232B的接通和断开和控制信号GATE2b转变为非激活状态。顺便提及，在开关元件的控制电极和配线之间通常存在寄生电容。诸如MOS晶体管的电子开关通常被用作开关元件。例如，如果MOS晶体管用作第一开关元件231和第二开关元件232Κ、232<^Π 232Β，则MOS晶体管的栅电极用作开关元件的控制电极。因此，在每个MOS晶体管的栅电极和电连接至源极/漏极区域的配线之间存在寄生电容。在第二开关元件232Κ、232<^Π 232Β的控制电极处存在寄生电容时，在已经将信号电位Vsig写入保持电容22K、22e和22b之后，在开关元件232K、232e和232B断开的同时产生电容耦合。然后，该寄生耦合将电位传送至保持电容22K、22e和22b，从而改变分别由保持电容22k、22g和22b所保持的电位PIXE> PIXg和PIXbo更具体地，从图4A至图4H显而易见的是，早先接通和断开的第二开关元件
232e在与第一开关元件231断开不同的时间断开。因此，分别通过保持电容24*24保持的电位PIX1^nPIXe略微下降，即下降了八Vl0此时的电位八￥1通过第二开关元件2321；和 232g的控制电极处存在的寄生电容来确定。另一方面，最后接通和断开的第二开关元件23 在第一开关元件232断开的同时断开。因此由保持电容22B保持的电位PIXb降低了 AV2(大于AVl)。此时的电位AV2通过第一开关元件231和第二开关元件232B的控制电极处的寄生电容来确定。即，如果最后一个第二开关元件232b和第一开关元件231同时从接通状态转变为断开状态，则由于最后写入信号电位的子像素20b中两个开关元件231和232b的寄生电容而导致的耦合电平是约两倍大。因此，最后写入信号电位的子像素20b的耦合电平(S卩，由保持电容22B保持的电位PIXb的变化AV2)不同于早先写入信号电位的子像素20κ和20e 的耦合电平，即，分别由保持电容22e和22g保持的电位PIXe和PIXg的变化Δ Vl。如上所述，如果保持电位PIXK、PIXe和PIXb的变化在多个子像素20K、20e和20B之间不同，则在最后写入信号电位的子像素20b中的相对于预期信号电位的变化大于其它子像素20e和20g。众所周知，在液晶显示装置中，由于耦合所导致的保持电位PIX的变化通过共同电位Vot来补偿，该耦合由开关元件(通常，为适于写入信号电位Vsig的写入晶体管)的控制电极处存在的寄生电容而引起。更具体地，这种变化通过将偏移量(offset)施加至与保持电位PIX的变化相关联的共同电位Vot来补偿。这里，共同电位Vot为施加至如上所述的所有像素的液晶电容21K、21e和21B的对向电极的电位。因此，分别由保持电容21κ和21e保持的电位PIXk和PIXe的变化Δ Vl可以通过调整共同电位Vot来补偿。然而，补偿由保持电容22Β保持的电位PIXb的变化AV2是很困难的。因此，可以将期望的信号电位Vsig写入早先写入信号电位Vsig的子像素20κ和20e。 然而，将期望的信号电位Vsig写入最后写入信号电位Vsig的子像素20b是很困难的。这导致了颜色(即，红色、绿色和蓝色)间的不平衡。2.根据实施方式的液晶显示装置的描述以下所述的根据本发明实施方式的液晶显示装置已被设计为当采用像素内选择器驱动方法时，确保由于通过开关元件的控制电极处的寄生电容的耦合所导致的影响多个子像素的条件对于这些像素来说是相同的。在本实施方式中，仍假设像素20包括红色子像素20κ、绿色子像素20e和蓝色子像素20B来进行描述。然而，子像素的条件不限于适于发射三种基色(即，红色、绿色和蓝色) 的光的子像素的条件。即，每个像素除包括适于发射三种基色的光的子像素以外，还包括适于发射不同颜色的一个或多个另外的子像素。更具体地，例如，可以添加适于发射白光的子像素以提高亮度。可选地，可以一种添加补色以增强颜色范围。图5是示出了根据本发明实施方式的有源矩阵液晶显示装置的像素的构造实例的电路图。在图5中，与图3示出的部件相同的部件由相同的参考符号来表示。根据本实施方式的像素20也采用像素内选择器驱动方法。即，在包括子像素20κ、 20g和20b的像素20中，设置选择器部23以将反映灰度级的信号电位Vsig顺次写入子像素 ZiVZOe* 20b。信号电位Vsig经由信号线31提供。选择器部23包括第一开关元件231和三个第二开关元件232κ、232<^Π 232β。为子像素20K、20e和20b共同设置第一开关元件231。为子像素20K、20e和20B分而设置第二开关元件 232K、232e 和 232b。第一开关元件231使其一端连接至信号线31，并且当反映灰度级的信号电位Vsig 施加至保持电容？ 二^或〗 时接通(变得闭合)。即，第一开关元件231接通，以将信号电位Vsig写入(载入)像素20。通过控制信号GATE1控制第一开关元件231的接通和断开。第二开关元件232K、232e和232B中的每个均连接在第一开关元件231的另一端与相关联的子像素(即，子像素201；、20(；和2(^中的一个)的像素电极(更具体地，液晶电容 21κ、21<^Π21β)之间。即，第二开关元件232Κ、232<^Π 232Β中的每个均使其一端共同连接至第一开关元件231的另一端，并使其另一端连接至相关联的子像素(即，子像素20K、20e和的一个)的像素电极。当反映灰度级的信号电位Vsig写入相关联的保持电容(即，保持电容22K、22e和22B 中的一个)时，第二开关元件232Κ、232<^Π 232Β中的每个均接通。S卩，第二开关元件232κ、 232g和232b的每个均接通，以将由第一开关元件231加载的信号电位Vsig写入相关联的保持电容(即，保持电容22k、22g和22b中的一个)。通过控制信号GATE2k、GATE2e和GATE2b控制第二开关元件232K、232e和232b的接通和断开。根据本实施方式的像素20除采用像素内选择器驱动方法以外，还结合了使用存储图像数据的存储器。结合在像素20中的存储器允许以两种模式(即，模拟显示模式和存储器显示模式)进行显示。这里，术语“模拟显示模式”指的是以模拟方式显示像素20的灰度级的模式。另一方面，术语“存储器显示模式”指的是基于存储在存储器中的二进制信息(逻辑“1”或“0”)以数字方式显示像素20的灰度级的模式。在存储器显示模式中，使用了存储在存储器中的信息。因此，不需要每帧都写入反映灰度级的信号电位。结果，存储器显示模式比模拟显示模式(其中，每帧都写入反映灰度级的信号)消耗更少的功率。SRAM (静态随机存取存储器)、DRAM (动态随机存取存储器)或其他存储元件可以用作结合在像素20中的存储器。一般已知DRAM在结构上比SRAM简单。然而，应当注意， 刷新DRAM以保存数据。在本实施方式中，给出了像素20中结合有DRAM(在结构上比SRAM简单)的情况的描述。更具体地，根据本实施方式的像素20使用子像素20Κ、20<^Π 20β的保持电容22κ、 22g和22b作为DRAM。使用DRAM作为结合在像素20中的存储器有助于简化像素结构，使得在像素20的尺寸减小方面，该构造比使用SRAM的构造更有利。根据本实施方式的像素20除适于实现像素内选择器驱动方法以外，还包括适于允许使用子像素20K、20e和20B的保持电容22K、22e和22B作为DRAM的极性反转部24。为子像素共同设置ZOkJOc^P 20B极性反转部24。极性反转部24反转由子像素ZOkJOc^P 20B 的保持电容22K、22e和22b所保持的信号电位的极性，并且为刷新操作将极性已被反转的信号电位重新写入保持电容22K、22e和22b。根据本发明的实施方式，提供了两种显示模式，S卩，模拟显示模式和存储器显示模式。图ι中所示的信号驱动部40将模拟显示模式下的模拟电位Vsig和存储器显示模式下的二进制电位V5ffis输出至相关联的信号线31作为反映任意灰度级的信号电位。此外，如果像素20中保持的信号电位的逻辑电平改变，则信号线驱动部40甚至在存储器显示模式下将反映必要灰度级的信号电位输出至相关联的信号线31。如上所述，在包括极性反转部24(适于执行由保持电容22Κ、22<^Π22Β保持的电位的极性反转(逻辑反转)和这些电容器的刷新操作)的像素电路中，为子像素20Κ、20<^Ρ
同设置第一开关元件231。其原因是需要用保持电容22K、22(；和22B所保持的信号电位来顺次执行由保持电容22K、22e和22b所保持的电位的极性反转和刷新操作。在选择器部23中，第一开关元件231在适于将反映灰度级的信号电位(Vsig或Vxcs)写入保持电容22K、22e和22b的第一操作模式下接通。即，第一开关元件231在第一操作模式下接通，以将信号电位(Vsig或Vxcs)写入(载入)像素20。第一开关元件231在第二操作模式下断开。第二操作模式适于读取由由保持电容 22K、22e和22b保持的信号电位，用极性反转部24反转这些信号电位的极性，并将极性已被反转的电位重新写入保持电容22K、22e和22b。通过控制信号GATE1控制第一开关元件231 的接通和断开。第二开关元件232K、232e* 232B在第一和第二操作模式下，在读取由保持电容 22K、22e和22B保持的信号电位的读取时间段内以及将极性已被反转的电位重新写入保持电容22Κ、22<^Π22Β的重写入时间段内接通。第二开关元件232Κ、232<^Π 232Β在其他时间段内断开。通过控制信号GATE2k、GATE2e和GATE2b控制第二开关元件232K、232e和232B的接通和断开。如上所述，在采用像素内选择器驱动方法的根据本实施方式的液晶显示装置中， 在选择器驱动时间段内最后接通的第二开关元件首先断开，此后第一开关元件断开。更具体地，如果第二开关元件232K、232e和232b以红色、绿色和蓝色的顺序接通和断开，则最后一个第二开关元件232b首先断开，此后第一开关元件232断开。该驱动由图1所示的控制线驱动部50来执行。这里，“最后一个第二开关元件232b首先断开，此后第一开关元件231断开”的说法指的是第一开关元件231和最后一个第二开关元件232B在不同时间断开。因此，还包括一种情况，其中，第一开关元件231在第二开关元件232b断开之后的给定时间段内断开。如上所述，最后一个第二开关元件232b首先断开，此后第一开关元件231断开。结果，最后一个第二开关元件232b和第一开关元件231在不同时间断开。即，第二开关元件 232K、232e和232b在第一开关元件231的接通时间段内顺次接通和断开。这确保了由于通过开关元件的控制电极处的寄生电容的耦合所导致的影响多个子像素20Κ、20<^Π 20β的条件在第二开关元件232Κ、232<^Π 232Β中的任意一个的断开时间段内对于子像素20Κ、20<^Π 20Β是相同的。将参考图6Α至图6Η所示的时序波形图给出其详细的描述。图6Α至图6Η是用于描述根据本实施方式的液晶显示装置中的像素电路的操作的时序波形图。图6Α至图6Ε分别示出了信号线31的电位Vsig和控制信号GATE1、GATE2K、GATE2t；、 GATE2b的波形。此外，图6F和图6H分别示出了分别由保持电容22K、22e和22B保持的电位 PIXK、PIXG 和 PIXb 的波形。如图6A至图6H所示，当第二开关元件232κ、232<^Π 232β以红色、绿色和蓝色的顺序接通和断开时，最后一个第二开关元件232β首先断开，此后第一开关元件231断开。更具体地，第二开关元件232β的控制信号GATE2b首先从高电平转变为低电平，此后第一开关元件231的控制信号GATE1从高电平转变为低电平。由于这种时序关系，控制信号GATE2K、GATE2g和GATE2b在控制信号GATE1的激活时间段(高时间段)内顺次从高电平转变为低电平。即，与控制信号GATE2k和GATE2e同样，第二开关元件232B的控制信号GATE2b早于控制信号GATE1从高电平转变为低电平。如上所述，通过使控制信号GATE2b早于控制信号GATE1从高电平转变为低电平，可以确保由于通过寄生电容的耦合所导致的影响子像素20K、20e和20b的条件对于这些像素而言是相同的。即，分别由保持电容22k、22g和22b保持的所有电位PIXK、PIXG和PIXb由于通过子像素20Κ、20<^Π 20β中的寄生电容的耦合而改变了 Δν 。通过上述的共同电压Vot调整技术而将适于变化Δ Vl的偏移量施加至共同电压 νωΜ，可以针对所有子像素20Κ、20(^Π20Β而共同补偿该变化Δν 。这使得可以对于子像素 20e,20g和20b的保持电容22K、22e和22B保持期望的信号电位，从而避免由于通过寄生电容的耦合所导致的颜色间的不平衡。为了建立上述时序关系，假定控制信号GATE1的激活时间段(高时间段)固定，则控制信号GATE2K、GATE2g和GATE2b中的每个的激活时间段不可避免地短于图4A至图4H中的激活时间段。这意味着将信号电位Vsig分别写入子像素20K、20e和20b的第二开关元件 232K、232e和232b的写入时间段的长度稍短于图4A至图4H所示的情况。然而，可以说，通过确保通过寄生电容的耦合的条件对于子像素201；、20(；和2(^是相同的来保持颜色间的平衡更加抵消了稍短的写入时间段(用于将信号电位Vsig写入子像素 ZOliJOt^n 20b)的缺点。应当注意，在该实例中已经描述了如下情况，S卩，将本发明应用于结合有存储器的像素20。然而，本发明的应用不限于结合有存储器的像素。本发明还可用于通常采用像素内选择器驱动方法的像素20。在根据该实施方式的液晶显示装置中，反相器电路或锁存电路例如可以用作极性反转部24。下文将给出极性反转部24的具体实例的描述。2-1 实例 1图7是示出了根据实例1的像素电路的电路图。在图7中，与图5中的部件相同的部件由相同的参考符号来表示。在根据实例1的像素电路中，极性反转部2\包括反相器电路241、第三开关元件 242和第四开关元件243。在该实例1中，薄膜晶体管例如用作第一开关元件231、第二开关元件232K、232e和232B、第三开关元件242和第四开关元件243。下文中，这些开关元件231、232κ、232<^Π 232β、242以及243将表示为开关晶体管 231、232Κ、232<^Π 232β、242以及243。尽管N沟道MOS晶体管在这里用作开关晶体管231、 232Κ、232<^Π 232β、242以及243，但也可以使用P沟道MOS晶体管作为代替。电路构造在图7中，选择器部23具有基本上与图5中所示的电路构造相同的电路构造，只是第一开关元件231和第二开关元件232K、232e和232B均由MOS晶体管来替换。S卩，第一开关晶体管231使其主电极(漏电极或源电极)中的一个连接至信号线 31。当在控制信号GATE1的控制下将反映灰度级的信号电位(Vsig或Vxcs)从信号线31写入 (载入)像素20时，该第一开关晶体管231进入导通状态。第二开关晶体管232κ使其主电极中的一个共同连接至液晶电容21κ的像素电极和保持电容22κ的一个电极。第二开关晶体管232Κ使其另一主电极连接至第一开关晶体管231 的另一主电极。当在用于红色的控制信号GATE2k的控制下将反映灰度级的信号电位(Vsig 或Vx。s)写入保持电容22κ时，该第二开关晶体管232κ进入导通状态。第二开关晶体管232e使其主电极中的一个共同连接至液晶电容21e的像素电极和保持电容22e的一个电极。第二开关晶体管232e使其另一主电极连接至第一开关晶体管231的另一主电极。当在用于绿色的控制信号GATE2e的控制下将反映灰度级的信号电位 (Vsig或Vx。s)写入保持电容22e时，该第二开关晶体管232e进入导通状态。第二开关晶体管232B使其主电极中的一个共同连接至液晶电容21B的像素电极和保持电容22b的一个电极。第二开关晶体管232b使其另一主电极连接至第一开关晶体管231的另一主电极。当在用于蓝色的控制信号GATE2b的控制下将反映灰度级的信号电位 (Vsig或Vx。s)写入保持电容22b时，该第二开关晶体管232b进入导通状态。在极性反转部24a中，反相器电路241例如包括CMOS反相器。更具体地，反相器电路241包括P沟道MOS晶体管Qpl和N沟道MOS晶体管Qnl，它们串联连接在电源电位Vdd 和Vss的电源线之间。P沟道MOS晶体管Qpl和N沟道MOS晶体管Qnl的栅电极连接在一起，以用作反相器电路241的输入端。该输入端连接至第三开关晶体管242的另一主电极。此外，P沟道 MOS晶体管Qpl和N沟道MOS晶体管Qnl的漏电极连接在一起，以用作反相器电路241的输出端。该输出端连接至第四开关晶体管243的另一主电极。如上所述地构造的反相器电路241在下文所述的存储器显示模式下的刷新操作时间段内反转由保持电容22Κ、22<^Π 22Β保持的电位的极性(即，逻辑电平)。第三开关晶体管242使其主电极中的一个连接至第一开关晶体管231的另一主电极，并使其另一主电极连接至反相器电路的输入端(即，P沟道MOS晶体管Qpl和N沟道MOS 晶体管Qnl的栅电极)。当在控制信号SR1的控制下将反映灰度级的信号电位(Vsig或Vxcs) 从信号线31写入像素20时，该第三开关晶体管242进入非导通状态。此外，当在控制信号SR1的控制下、在存储器显示模式下执行刷新操作时，第三开关晶体管242进入导通状态，并在紧随每帧结束之前保持该状态持续给定时间段。顺便提及，当第三开关晶体管242导通时，由用作DRAM的保持电容22K、22e和22B保持的电位经由第三开关晶体管242被读取至反相器电路241的输入端。第四开关晶体管243使其主电极中的一个连接至第一开关晶体管231的另一主电极，并使其另一主电极连接至反相器电路241的输出端(S卩，P沟道MOS晶体管Qpl和N沟道MOS晶体管Qnl的漏电极)。当在控制信号SR2的控制下将反映灰度级的信号电位(Vsig 或Vxcs)从信号线31写入像素20时，该第四开关晶体管243进入非导通状态。此外，当在控制信号SR2的控制下、在存储器显示模式下执行刷新操作时，第四开关晶体管243进入导通状态，并在每帧开始之后随即保持该状态持续给定的时间段。顺便提及，当第四开关晶体管243导通时，极性(逻辑电平)已被反转的信号电位经由第四开关晶体管243和第二开关晶体管232K、232e和232B而被写入保持电容22K、22e和22B。电路操作接下来，将给出根据上述实例1的像素电路的操作(S卩，子像素ZOkJOc^P 2(^在每种显示模式下的操作)的描述。(1)模拟显示模式图8A至图8F是用于描述根据实例1的像素电路在模拟显示模式下的操作的时序波形图。图8A至图8F分别示出了信号线31、控制信号GATE1、用于红色的控制信号GATE2K、 用于绿色的控制信号GATE2e、用于蓝色的控制信号GATE2b以及控制信号SR1或SR2的电位的波形。在本实例中，在每个水平时间段(1H/线)为了驱动的目的，将施加在液晶电容 21K、21dn21BW像素电极和对向电极之间的电压的极性反转，即，执行线反转驱动。众所周知，为了防止液晶显示装置中的液晶的比电阻(specific resistance)和其他特性(基板的固有电阻)的劣化，执行(被设计为以给定间隔关于共同电位^ 反转施加至液晶的电压的极性的)AC驱动。在该实施方式中，执行线反转驱动作为该AC驱动。为了执行该线反转驱动，如图 8A所示，在每个水平时间段将反映灰度级的信号电位(S卩，信号线31的电位)的极性反转。 在图8A所示的波形中，高电平电位为VDD1，低电平电位为VSS1。此外，图8A示出了振幅为从 Vddi至Vssi的最大范围。实际上，信号线31的电位呈现根据灰度级而落在从Vddi至Vssi的范围内的电平。在示出了控制信号GATE1的波形的图8B中，高电平电位为Vdd2，低电平电位为^2。 控制信号GATE1上升至高电平电位Vdd2，并在反映灰度级的信号电位从信号线31写入保持电容22K、22e和22b的写入时间段内保持在该电平。同样在示出了控制信号GATE2K、GATE2g和GATE2b的波形的图8C、图8D和图8E中， 高电平电位为VDD2，低电平电位为VSS2。在反映灰度级的信号电位从信号线31写入保持电容22K、22e和22b的写入时间段内，即，在控制信号GATE1处于高电平电位Vdd2的时间段内， 控制信号GATE2K、GATE2g和GATE2b例如以红色、绿色和蓝色的顺序上升至高电平电位VDD2。应当注意，控制信号GATE2K、GATE2g和GATE2b保持在高电平电位Vdd2的时间段起彼此不重叠。此外，在控制信号GATE2K、GATE2e和GATE2b保持在高电平电位Vdd2的时间段内，用于各颜色的反映灰度级的信号电位Vsig从图1中所示的信号线驱动部40分别输出至信号线31。同样，在示出了控制信号SR1或SR2的波形的图8F中，高电平电位为Vdd2，低电平电位为Vss2。控制信号SR1或SR2在模拟显示模式下通常处于低电平电位Vss2。(2)存储器显示模式在存储器显示模式下，执行写入操作和刷新操作。写入操作将反映灰度级的信号电位从信号线31写入保持电容22K、22e和22b。刷新操作刷新由保持电容22K、22e和22B保持的电位。这些操作中，例如，执行写入操作，以改变要显示的信息的内容。应当注意，适于将反映灰度级的信号电位从信号线31写入保持电容22Κ、22<^Π 22β的写入操作与模拟显示模式是相同的。因此，省略对其的描述。图9Α至图9Η是用于描述在存储器显示模式下通过根据实例1的像素电路所执行的刷新操作的时序波形图，示出了基于逐帧(IF) (frame-by-frame)驱动的关系。图9A至图9E分别示出了控制信号GATE2K、GATE2e和GATE2PSR1或SR2以及CS电位 Vcs的波形。此夕卜，图9F至图9H分别示出了写入保持电容22Κ、22<^Π 22Β的信号电位ΡΙΧΚ、 PIXg和PIXb的波形。如从图9Α至图9Η中所示的时序波形显而易见的是，在每三帧中以脉冲形式产生控制信号GATE2K、GATE2e和GATE2b中的每个的高电平电位。相反，在每帧中以脉冲形式产生控制信号SR1或SR2的高电位。在每帧中，该CS电位V。s在高电平电位和低电平电位之间交替。
另一方面，在图9F、图9G和图9H中，CS电位Ves的波形由虚线示出，而反映灰度级的信号电位PIXK、PIXg和PIXb的波形由实线示出。反映灰度级的信号电位PIXK、PIXg和 PIXb每帧都随着CS电位Ves每帧改变而改变。CS电位Ves和信号电位PIXK、PIXe和PIXb之间的电位关系每三帧发生改变。S卩，由用于各颜色的保持电容22K、22e和22B保持的电位PIXK、PIXe和PIXb每三帧发生极性反转并被刷新。自然地，信号电位PIXK、Pixe和PIXb之间的电位关系从先前极性反转和刷新操作保持到当前极性反转和刷新操作。因此，在该实例中，期望保持电容22κ、
22Β具有足够大的电容，以便即使刷新率为每三帧一次，仍保持反映灰度级的信号电位 PIXK、PIXG 和 PIXB。应当注意，控制信号GATE1在存储器显示模式下通常处于低电平电位。结果，第一开关晶体管231进入非导通状态(闭合切换状态)，从而使子像素20Κ、20<^Π 20β中的每个与信号线31电隔离。接下来，将给出一帧的操作的详细描述。图IOA至图IOD是用于描述存储器显示模式下的扫描线的操作的时序波形图。这里，将给出绿色(G)的子像素20e的操作的描述作为实例。然而，其他颜色的子像素20κ和20β也以相同方式来操作。图IOA至图IOD分别以放大方式示出了控制信号GATE2t；、SR1和SR2以及CS电位 Vcs在帧之间的边界处的波形。应当注意，在图IOA至图IOD中，当前帧由参考符号N表示， 下一帧由参考符号Ν+1表示。在从紧随当前帧N结束之前至紧随下一帧Ν+1开始之后的给定时间段内，适于使第二开关晶体管232e进入导通和非导通状态的控制信号GATE2e保持在高电平电位VDD2。在紧随每帧结束之前的给定时间段内，适于使第三开关晶体管242进入导通或非导通状态的控制信号SR1保持在高电平电位Vdd2。在紧随每帧开始之后的给定时间段内，适于使第四开关晶体管243进入导通和非导通状态的控制信号SR2保持在高电平电位VDD2。在(第二开关晶体管232e由于控制信号GATE2e上升至高电平电位Vdd2而进入导通状态的)帧之间的边界处，第三开关晶体管242由于控制信号SR1首先上升至高电平电位 Vdd2而进入导通状态。结果，由保持电容22e保持的电位PIXe经由第二开关晶体管232e和第三开关晶体管242而被读取，并被提供给反相器电路241的输入端。反相器电路241反转从保持电容22e读取的保持电位PIXe的极性(逻辑电平)。 由于反相器电路241的该动作，处于高电平电位Vddi的输入电位被反转为输出端的低电平电位Vssi。在下一帧N+1中，第四开关晶体管243由于上升至高电平电位Vdd2的控制信号SR2 而进入导通状态。这使得极性(逻辑电平)已被反相器电路241反转的信号电位(S卩，反相器电路241的输出电位)经由第四开关晶体管243和第二开关晶体管232e而写入保持电容22e。结果，使由保持电容22e保持的电位PIXe的极性反转。这一系列操作使得由保持电容22e保持的电位PIXe的极性反转并且被刷新。然后，在刷新操作中，未对具有大负载容量的信号线31进行充电或放电。换言之， 由于反相器电路241和开关晶体管231、232e、242以及243的动作，由保持电容22e保持的电位PIXe可以在不对具有大负载容量的信号线进行充电或放电的情况下使极性反转并且被刷新。
由保持电容22e保持的电位PIXe的上述极性反转和刷新操作在存储器显示模式下每三帧重复一次。这里，给出了对子像素行的极性反转和刷新操作的描述。然而，在每帧中，对红色子像素20κ、绿色子像素20e和蓝色子像素20b顺次执行上述操作。应当注意，顺序是任意的。根据上述实例1的像素电路提供了一种能够在模拟显示模式和存储器显示模式下发挥作用的液晶显示装置。此外，保持电容22K、22e和22b在存储器显示模式下用作DRAM， 从而比如果将SRAM用作存储器有助于更简单的像素结构。结果，在像素20的细微化方面， 该像素电路比使用SRAM作为存储器的像素电路更有利。此外，在存储器显示模式下基本上不需要电连接像素20和信号线31。S卩，在不对具有大负载容量的信号线31进行充电或放电的情况下，可以刷新由保持电容22κ、22<^Π22β 保持的电位PIXK、PIXe和ΡΙΧΒ。这提供了存储器显示模式下的甚至更低的功耗。再进一步，根据实例1的像素电路通过首先使最后一个第二开关晶体管232β断开并且然后使第一开关晶体管231断开而提供了下面的功能和效果。S卩，在这些第二开关晶体管232κ、232<^Π 232β中的任何一个的断开时间段内，由于通过存在于第二开关晶体管的控制电极处的寄生电容的耦合所导致的影响多个子像素 20K、20e和20b的条件对于这些子像素而言是相同的。这使得子像素20K、20e和20B的保持电容22Κ、22<^Π 22β能够保持期望的信号电位，从而避免由于通过寄生电容的耦合所导致的颜色间的不平衡。在根据(使用反相器电路241作为极性反转部2\的)实例1的像素电路中，反相器电路241包括例如两个MOS晶体管Qpl和Qnl在结构上极其简单，从而有助于更简单的像素结构。结果，在像素20的细微化方面，该像素电路比使用SRAM作为存储器的像素电路
更有利。2-2 实例 2图11是示出了根据实例2的像素电路的电路图。在图11中，与图7中所示的部件相同的部件由相同的参考标号来表示。在根据实例2的像素电路中，极性反转部24Β包括锁存电路244、第三开关晶体管 242和第四开关晶体管243。在本实例2中，薄膜晶体管例如还用作作为开关元件的开关晶体管231、232κ、232<^Π 232β、242以及243。另一方面，尽管N沟道MOS晶体管用作开关晶体管231、232Κ、232<^Π 232Β、242以及243，但也可以使用P沟道MOS晶体管作为代替。电路构造在图11中，选择器部23具有与根据实例1的电路构造完全相同的电路构造。艮口， 第一开关晶体管231使其主电极中的一个(漏电极或源电极)连接至信号线31。当在控制信号GATE1的控制下将反映灰度级的信号电位(Vsig或Vxcs)从信号线31写入(载入)像素 20时，该第一开关晶体管231进入导通状态。第二开关晶体管232κ使其主电极中的一个共同连接至液晶电容21κ的像素电极和保持电容22κ的一个电极。第二开关晶体管232κ使其另一主电极连接至第一开关晶体管231的另一主电极。当在用于红色的控制信号GATE2k的控制下将反映灰度级的信号电位 (Vsig或Vx。s)写入保持电容22κ时，该第二开关晶体管232κ进入导通状态。第二开关晶体管232e使其主电极中的一个共同连接至液晶电容21e的像素电极和保持电容22e的其中一个电极。第二开关晶体管其另一主电极连接至第一开关晶体管231的另一主电极。当在用于绿色的控制信号GATE2e的控制下将反映灰度级的信号电位 (Vsig或Vx。s)写入保持电容22e时，该第二开关晶体管232e进入导通状态。第二开关晶体管232B使其主电极中的一个共同连接至液晶电容21B的像素电极和保持电容22b的一个电极。第二开关晶体管232b使其另一主电极连接至第一开关晶体管231的另一主电极。当在用于蓝色的控制信号GATE2b的控制下将反映灰度级的信号电位 (Vsig或Vx。s)写入保持电容22b时，该第二开关晶体管232b进入导通状态。在极性反转部24b中，锁存电路244例如包括两个CMOS反相器。更具体地，一个 CMOS反相器包括串联连接在电源电位Vdd和Vss的电源线之间的P沟道MOS晶体管Qpll和N 沟道MOS晶体管Qnll。另一 CMOS反相器相似地包括串联连接在电源电位Vdd和Vss的电源线之间的P沟道MOS晶体管Qpl2和N沟道MOS晶体管Qnl2。P沟道MOS晶体管Qpll和N沟道MOS晶体管Qnll的栅电极连接在一起，以用作锁存电路244的输入端。该输入端连接至第三开关晶体管242的另一主电极。P沟道MOS晶体管Qpl2和N沟道MOS晶体管Qnl2的栅电极连接在一起，以用作锁存电路244的输出端。该输出端连接至第四开关晶体管243的另一主电极。此外，P沟道MOS晶体管Qpll和N沟道MOS晶体管Qnll的栅电极经由控制晶体管 Qnl3而连接至P沟道MOS晶体管Qpl2和N沟道MOS晶体管Qnl2的漏电极。P沟道MOS晶体管 Qpl2和N沟道MOS晶体管Qnl2的栅电极直接连接至P沟道MOS晶体管Qpll和N沟道MOS晶体管Qnll的漏电极。在存储器显示模式下的刷新操作时间段内，控制晶体管Qnl3在控制信号SR3的控制下选择性地激活锁存电路244。更具体地，当控制晶体管Qnl3导通时，包括两个CMOS反相器的锁存电路244被激活。由保持电容22Κ、22<^Π 22Β保持的电位通过锁存电路244的激活而在极性上反转，并被刷新。另一方面，当控制晶体管Qnl3不导通时，两个反相器均用作独立的放大单元。第三开关晶体管242使其主电极中的一个连接至第一开关晶体管231的另一主电极，并使其另一主电极连接至锁存电路244的输入端(即，MOS晶体管Qpll和Qnll的栅电极)。当在控制信号SR1的控制下将反映灰度级的信号电位(Vsig或Vxcs)从信号线31写入像素20时，该第三开关晶体管242进入非导通状态。此外，当在控制信号SR1的控制下在存储器显示模式下执行刷新操作时，第三开关晶体管242进入导通状态，并保持在该状态下持续紧随每帧结束之前的给定时间段。顺便提及，当第三开关晶体管242导通时，由用作DRAM的保持电容22Κ、22<^Π 22Β保持的电位经由第三开关晶体管242而被读取至锁存电路244的输入端。第四开关晶体管243使其主电极中的一个连接至第一开关晶体管231的另一主电极，并使其另一主电极连接至锁存电路244的输出端(即，MOS晶体管Qpl2和Qnl2的栅电极)。当在控制信号SR2的控制下将反映灰度级的信号电位(Vsig或Vxcs)从信号线31写入像素20时，该第四开关晶体管243进入非导通状态。此外，当在控制信号SR2的控制下在存储器显示模式下执行刷新操作时，第四开关晶体管243进入导通状态，并保持在该状态下持续紧随每帧开始之后的时间段。顺便提及， 当第四开关晶体管243导通时，通过锁存电路244其极性(逻辑电平)已被反转的信号电位经由第四开关晶体管243和第二开关晶体管232K、232e和232B而写入保持电容22K、22e 和 22b。电路操作接下来，将给出根据上述实例2的像素电路的操作的描述，即，子像素20Κ、20<^Ρ 20β在每个显示模式下的操作。(1)模拟显示模式图12Α至图12G是用于描述根据实例2的像素电路在模拟显示模式下的操作的时序波形图。图12Α至图12G分别示出了信号线31、控制信号GATE1、用于红色的控制信号 GATE2k、用于绿色的控制信号GATE2e和用于蓝色的控制信号GATE2b、控制信号SR1或SR2以及控制信号SR3W电位的波形。在该实例中，为了驱动的目的，在每个水平时间段(1Η/线)内，将施加在液晶电容 21K、21e*21B的像素电极和对向电极之间的电压的极性反转，S卩，执行线反转驱动(AC驱动)。为了执行该线反转驱动，如图12A所示，在每水平时间段内，将反映灰度级的信号电位的极性(即，信号线31的电位)反转。在图12A中所示的反映灰度级的信号电位的波形中，高电平电位为Vddi，低电平电位为VSS1。此外，图12A示出了振幅从Vddi至Vssi变化的最大范围。实际上，信号线31的电位呈现根据灰度级而落在从Vddi至Vssi的范围内的电平。在示出了控制信号GATE1的波形的图12B中，高电平电位为VDD2，而低电平电位为 Vss20控制信号GATE1上升至高电平电位Vdd2，并在反映灰度级的信号电位从信号线31写入保持电容22K、22e和22b的写入时间段内保持在该电平。同样，在示出了控制信号GATE2k、GATE2e和GATE2b的波形的图12C、图12D和图12E 中，高电平电位为VDD2，低电平电位为VSS2。在反映灰度级的信号电位从信号线31写入保持电容22K、22jn22B的写入时间段内，S卩，在控制信号GATE1处于高电平电位Vdd2的时间段内， 控制信号GATE2K、GATE2g和GATE2b例如以红色、绿色和蓝色的顺序上升至高电平电位VDD2。应当注意，控制信号GATE2K、GATE2g和GATE2b保持在高电平电位Vdd2的时间段彼此不重叠。此外，在控制信号GATE2K、GATE2e和GATE2b保持在高电平电位Vdd2的时间段内，反映各颜色的灰度级的信号电位Vsig从图1中所示的信号线驱动部40分别输出至信号线31。同样，在示出了控制信号SR1或SR2* SR3的波形的图12F和图12G中，高电平电位为Vdd2，低电平电位为VSS2。在模拟显示模式下，控制信号SR1或SR2通常处于低电平电位 Vss2，并且控制信号SR3通常处于高电平电位VDD2。(2)存储器显示模式在存储器显示模式下，执行写入操作和刷新操作。写入操作将反映灰度级的信号电位从信号线31写入保持电容22K、22e和22b。刷新操作刷新由保持电容22K、22e和22B保持的电位。在这些操作中，例如，执行写入操作，以改变要显示的信息的内容。应当注意，适于将反映灰度级的信号电位从信号线31写入保持电容22Κ、22<^Π 22β的写入操作与模拟显示模式是相同的。因此，省略了对其的描述。图13Α至图131是用于描述在存储器显示模式下通过根据实例2的像素电路执行的刷新操作的时序波形图，示出了基于逐帧(IF)驱动的关系。图13Α至图13F分别示出了控制信号GATE^GATEpGATE^SRi或5&、5民以及CS电位Ves的波形。此外，图13G至图131分别示出了写入保持电容22Κ、22<^Π 22Β的信号电位PIXK、PIXG和PIXb的波形。如从图13A至图131中所示的时序波形显而易见的是，在每三帧中以脉冲形式产生控制信号GATE2K、GATE2e、GATE2B中的每个的高电平电位。相反，在每帧中以脉冲形式产生控制信号SR1或SR2的高电位。在每帧中以脉冲形式产生控制信号SR3W低电平电位。在每帧中，CS电位V。s在高电平电位和低电平电位之间交替。另一方面，在图13G、图13H和图131中，CS电位Vcs的波形由虚线表示，并且反映灰度级的信号电位PIXK、PIXe和PIXb的波形由实线表示。反映灰度级的信号电位PIXK、PIXe 和PIXb每帧都随着CS电位Vcs每帧的改变而改变。CS电位Vcs和信号电位PIXe, PIXg和 PIXb之间的电位关系每三帧发生改变。S卩，由用于各颜色的保持电容22K、22e和22b保持的电位PIXK、PIXe和PIXb每三帧发生极性反转并被刷新。自然地，信号电位PIXK、Pixe和PIXb之间的电位关系从先前极性反转和刷新操作保持到当前极性反转和刷新操作。因此，在该实例中，期望保持电容22K、22e 和22b具有足够大的电容，以便即使刷新率为每三帧一次，仍以保持反映灰度级的信号电位 PIXK、PIXG 和 PIXbo应当注意，控制信号GATE1在存储器显示模式下通常处于低电平电位。结果，第一开关晶体管231进入非导通状态(闭合开关状态)，从而使子像素20Κ、20<^Π 20β的每个与信号线31电隔离。接下来，将给出一帧内的操作的详细描述。图14Α至图14Ε是用于描述存储器显示模式下的扫描线操作的时序波形图。这里，将给出绿色(G)的子像素20e的操作作为实例。然而，用于其他颜色的子像素20k*20b以相同方式操作。图14A至图14E分别以放大方式示出了控制信号GATE2t；、SR1AR2和SR3以及CS电位Vcs在帧之间的边界处的波形。应当注意，在图14A至图14E中，当前帧由参考符号N来表示，下一帧由参考符号N+1来表示。在从紧随当前帧N的结束之前至紧随下一帧N+1的开始之后的给定时间段内，适于使第二开关晶体管232e进入导通或非导通状态的控制信号GATE2保持在高电平电位VDD2。 在紧随每帧的结束之前的给定时间段内，适于使第三开关晶体管242进入导通或非导通状态的控制信号SR1保持在高电平电位VDD2。在紧随每帧开始之后的给定时间段内，适于使第四开关晶体管243进入导通或非导通状态的控制信号SR2保持在高电平电位VDD2。适于使锁存电路244的控制晶体管Qnl3进入导通或非导通状态的控制信号SR3基本上呈现高电平电位VDD2。然而，在紧随从保持电容22e读取反映灰度级的信号电位PIXe开始之前，控制信号SR3下降至低电平电位Vss2。当经过给定时间段时，控制信号SR3再次呈现高电平电位VDD2。在控制信号SR1处于高电平电位Vdd2的时间段内，控制信号SR3处于高电平电位Vdd2。在(第二开关晶体管232e由于控制信号GATE2e上升至高电平电位Vdd2而进入导通状态的)帧之间的边界处，第三开关晶体管242由于控制信号SR1首先上升至高电平电位 Vdd2的而进入导通状态。结果，由保持电容22e保持的电位PIXe经由第二开关晶体管232e 和第三开关晶体管242而被读取，并被提供给锁存电路244的输入端。在控制信号SR1保持在高电平电位Vdd2的时间段内(S卩，在读取操作时间段内)，控制信号SR3上升至高电平电位VDD2，从而使控制晶体管I13进入导通状态并激活锁存电路 2440即，使能锁存电路M4的锁存功能。这将保持电容2 所保持的电位PIXe修复至其原始信号电位。即，恢复了保持电位PIXe的逻辑摆动。刷新操作被设计为使保持电位PIXe恢复其逻辑摆动。当刷新操作结束时，控制信号SR1再次下降至低电平电位Vss2，从而使控制晶体管 Qnl3进入非导通状态。此时，反映灰度级的信号电位PIXe (已在当前帧N内从保持电容22e 读取，已通过锁存电路244恢复其逻辑摆动并且反转其逻辑电平(极性))在包括MOS晶体管A12和I12的CMOS反相器的输入端出现。在下一帧N+1中，控制信号上升至高电平电位Vdd2，使第四开关晶体管243进入导通状态。结果，已通过锁存电路244恢复逻辑摆动并且反转逻辑电平的信号电位(即， 锁存电路M4的输出电压)经由第四开关晶体管243和第二开关晶体管23 而写入保持电容24。这使由保持电容2 保持的电位PIXe的极性反转。这一系列操作能够使由保持电容2 保持的电位PIXe的极性反转并且被刷新。然后，在刷新操作中没有对具有大负载容量的信号线31进行充电或放电。换言之，由于锁存电路M4以及开关晶体管231、23&、242和243的动作，由保持电容2 保持的电位PIXe可以在不对具有大负载容量的信号线31进行充电或放电的情况下使极性反转并且被刷新。 由保持电容22e保持的电位PIXe的上述极性反转和刷新操作在存储器显示模式下每三帧重复一次。这里，给出了对子像素2 执行的极性反转和刷新操作的描述。然而，在每帧中，对红色的子像素20κ、绿色的子像素2 *蓝色的子像素20B顺次执行上述操作。应当注意，顺序是任意的。根据上述实例2的像素电路提供了与根据实例1的像素电路相同的功能和效果。 即，保持电容22κ、24和2 在存储器显示模式下用作DRAM，从而比如果将SRAM用作存储器有助于更简单的像素结构。结果，在像素20的细微化方面，像素电路比使用SRAM作为存储器更有利。此外，在存储器显示模式下基本上不需要连接像素20和信号线31。S卩，在不对具有大负载容量的信号线31进行充电或放电的情况下，可以刷新由保持电容22κ、24和2 保持的电位PMK、PIXe和PMb。这提供了存储器显示模式下的甚至更低的功耗。再进一步，甚至根据实例2的像素电路通过首先使最后一个第二开关晶体管23 断开并且然后使第一开关晶体管231断开而提供了下面的功能和效果。S卩，在这些第二开关晶体管23、、23&和23 中的任何一个的断开时间段内，由于通过存在于第二开关晶体管的栅电极处的寄生电容的耦合而导致的影响多个子像素20κ、 20g和20b的条件对于这些子像素而言是相同的。这使得子像素20K、20e和20b的保持电容 22κ、24和2 能够保持期望的信号电位，从而避免由于通过寄生电容的耦合所导致的颜色间的不平衡。此外，根据(使用锁存电路244作为极性反转部2、的)实例2的像素电路比根据 (使用反相器电路241的)实例1的像素电路更有利之处在于，尽管电路构造稍复杂，仍可以保存极性已被反转的信号电位。3.变形例
在以上实施方式中描述了如下情况，S卩，为三个子像素20Κ、20<^Π20Β共同设置一个极性反转部对0\或2知)。然而，这仅为实例，并且本发明可应用于通常采用像素内选择器驱动方法的显示装置。因此，如实例中所描述的极性反转部对于本发明不是必要的。可选地，例如，可以在四个以上的像素(子像素)之间共用一个极性反转部对。更具体地，在能够进行彩色显示的液晶显示装置中，例如，可以在两个单元像素 (每个均由红色子像素、绿色子像素和蓝色子像素构成)之间(即，在六个子像素之间)共用一个极性反转部对。共用单极性反转部M的像素(子像素)越多，可以降低越多组成液晶显示面板IOa的电路部件，从而有助于提高液晶显示面板IOa的产量。4.应用例根据本发明的上述液晶显示装置可应用为遍布所有领域使用的各种电子设备的显示装置，以显示输送至电子设备或在电子设备中产生的视频信号的图像或视频。例如，液晶显示装置可应用为图15至图19G中所示的各种电子设备(包括数码照相机、膝上型个人计算机、诸如移动电话的个人数字助理以及摄像机)的显示装置。如上所述，使用根据本发明的液晶显示装置作为遍布所有领域使用各种的电子设备的显示装置有助于电子装置的更高清晰度和电子设备功耗的降低。即，从实施方式的描述中显而易见，根据本发明的液晶显示装置使用每个像素中的保持电容作为DRAM，从而有助于更简单的像素结构，因此能够使像素细微化。此外，当采用像素内选择器驱动方法时， 可以通过确保由于通过寄生电容的耦合所导致的影响多个子像素的条件对于这些子像素来说相同来保持颜色平衡。出于以上原因，根据本发明的液晶显示装置有助于各种电子设备的显示装置的更高的清晰度和改善的颜色再现性。根据本发明的液晶显示装置包括以模块形式密封的液晶显示装置。例如，对应于这些液晶装置中的一个的显示模块具有在像素阵列部周围的密封部(未示出)。该显示模块通过使用密封部作为粘合剂粘附诸如透明玻璃的对向部来形成的。该透明对向部可以包括滤色片和保护膜，并且进一步包括遮光膜。应当注意，FPC(柔性印刷电路板)的电路部可以被设置为在外部设备和像素阵列部之间交换信号和其他信息。以下将给出应用本发明的电子设备的具体实例的描述。图15是示出了应用本发明的电视机的外观的透视图。根据本应用例的电视机包括由前面板102、滤色玻璃103和其他部件组成的视频显示屏幕部101。该电视机是通过使用根据本发明的显示装置作为视频显示屏幕部101来制造的。图16Α和图16Β是示出了应用本发明的数码相机的外观的透视图。图16Α是正视图，图16Β是后视图。根据本应用例的数码照相机包括闪光发射部111、显示部112、菜单开关113、快门按钮114和其他部件。该数码相机是通过使用根据本发明的显示装置作为显示部112来制造的。图17是示出了应用本发明的膝上型个人计算机的外观的透视图。根据本应用例的膝上型个人计算机包括适于被操纵以输入文本或其他信息的键盘122、适于显示图像的显示部123以及主体121中的其他部件。该膝上型个人计算机是通过使用根据本发明的显示装置作为显示部123来制造的。图18是示出了应用本发明的摄像机的透视图。根据本应用例的摄像机包括主体部131、设置在正面侧表面以获取被摄物的图像的镜头132、摄像开始/停止开关133、显示部134以及其他部件。该摄像机是通过使用根据本发明的显示装置作为显示部134来制造的。图19A至图19G是示出了应用本发明的个人数字助理(诸如移动电话)的外观的示图。图19A是打开状态下的正视图，图19B是其侧视图，图19C是关闭状态下的正视图， 图19D是左视图，图19E是右视图，图19F是俯视图，图19G是仰视图。根据本应用例的移动电话包括上部壳体141、下部壳体142、连接部(该实例中的铰链)143、显示器144、副显示器145、画面灯146、照相机147和其他部件。根据本应用例的移动电话是通过使用根据本发明的显示装置作为显示器144和副显示器145来制造的。本发明包含于2010年6月M日向日本专利局提交的日本优先专利申请JP 2010-144152所公开的主题，其全部内容结合于此作为参考。本领域中的技术人员应当理解，根据设计要求和其他因素，可以进行各种修改、组合、子组合和变形，只要它们在所附权利要求或其等价物的范围内。
权利要求
1.一种液晶显示装置，包括第一开关元件，对于每个像素，所述第一开关元件为组成一个像素的多个子像素共同设置，所述第一开关元件的一端连接至信号线；多个第二开关元件，对于每个像素，为每个子像素设置一个所述第二开关元件，所述多个第二开关元件中的每个连接在所述多个子像素之一的像素电极与所述第一开关元件的另一端之间；以及驱动部，适于在所述第一开关元件的接通时间段内顺次接通和断开所述多个第二开关元件，并且首先断开按顺序最后接通的第二开关元件，然后断开所述第一开关元件。
2.根据权利要求1所述的液晶显示装置，其中，所述多个子像素中的每个均包括适于保持从所述信号线经由所述第一开关元件和所述多个第二开关元件中的每个提供的、反映灰度级的信号电位的电容元件，以及所述像素包括极性反转部，所述极性反转部为所述多个子像素共同设置，并适于使由所述多个子像素的电容元件保持的信号电位的极性反转，并且将极性已经反转的信号电位重新写入所述电容元件。
3.根据权利要求2所述的液晶显示装置，其中，所述第一开关元件在适于将反映灰度级的所述信号电位写入所述电容元件的第一操作模式下接通，并在适于读取所述电容元件保持的保持电位、利用所述极性反转部使所述电位的极性反转、并且将极性已经反转的电位重新写入所述电容元件的第二操作模式下断开，以及所述多个第二开关元件在所述第一操作模式和所述第二操作模式下，在读取所述电容元件保持的保持电位的读取时间段内，并且在已经利用极性反转部使其极性反转的电位重新写入所述电容元件的重写入时间段内接通。
4.根据权利要求3所述的液晶显示装置，其中，所述极性反转部包括适于反转由所述多个子像素的电容元件保持的信号电位的极性的反相器电路。
5.根据权利要求3所述的液晶显示装置，其中，所述极性反转部包括适于反转由所述多个子像素的电容元件保持的信号电位的极性并且保持极性已经反转的电位的锁存电路。
6.根据权利要求4所述的液晶显示装置，其中，所述极性反转部包括第三开关元件，连接在所述第一开关元件的另一端与所述反相器电路或所述锁存电路的输入端之间，所述第三开关元件适于在所述第一操作模式下断开，并在所述第二操作模式下、在所述读取时间段内接通，从而经由所述多个第二开关元件读取由所述电容元件保持的电位，并将所述电位提供给所述反相器电路或所述锁存电路的输入端；以及第四开关元件，连接在所述第一开关元件的另一端与所述反相器电路或所述锁存电路的输出端之间，所述第四开关元件适于在所述第一操作模式下断开，并在所述第二操作模式下、在所述重写入时间段内接通，从而经由所述多个第二开关元件将已经利用所述反相器电路或所述锁存电路使其极性反转的电位写入所述电容元件。
7.一种液晶显示装置的驱动方法，所述液晶显示装置包括第一开关元件，对于每个像素，所述第一开关元件为组成一个像素的多个子像素共同设置，所述第一开关元件的一端连接至信号线；以及多个第二开关元件，为每个子像素设置一个所述第二开关元件，所述多个第二开关元件中的每个连接在所述多个子像素之一的像素电极与所述第一开关元件的另一端之间，所述驱动方法包括在所述第一开关元件的接通时间段内顺次接通和断开所述多个第二开关元件；以及首先断开按顺序最后接通的第二开关元件，然后断开所述第一开关元件。
8. 一种具有液晶显示装置的电子设备，所述液晶显示装置包括 第一开关元件，对于每个像素，所述第一开关元件为组成一个像素的多个子像素共同设置，所述第一开关元件的一端连接至信号线；多个第二开关元件，对于每个像素，为每个子像素设置一个所述第二开关元件，所述多个第二开关元件中的每个连接在所述多个子像素之一的像素电极与所述第一开关元件的另一端之间；以及驱动部，适于在所述第一开关元件的接通时间段内顺次接通和断开所述多个第二开关元件，并且首先断开按顺序最后接通的第二开关元件，然后断开所述第一开关元件。
全文摘要
本发明公开了液晶显示装置、其驱动方法以及电子设备。一种液晶显示装置，包括对于每个像素，第一开关元件，为组成一个像素的多个子像素共同设置，第一开关元件使其一端连接至信号线；对于每个像素，多个第二开关元件，为每个子像素设置一个第二开关元件，多个第二开关元件中的每个连接在多个子像素之一的像素电极与第一开关元件的另一端之间；以及驱动部，适于在第一开关元件的接通时间段内顺次接通和断开多个第二开关元件，并且首先断开按顺序最后接通的第二开关元件，然后断开第一开关元件。
文档编号G09G3/36GK102298914SQ201110164468
公开日2011年12月28日 申请日期2011年6月17日 优先权日2010年6月24日
发明者寺西康幸 申请人:索尼公司
技术领域：
本发明涉及液晶显示装置、其驱动方法以及电子设备，并且更具体地，涉及采用所谓的像素内选择器驱动方法的液晶显示装置、其驱动方法以及具有该液晶显示装置的电子设备。
背景技术：
一些液晶显示装置采用所谓的像素内选择器驱动方法。该驱动方法通过使用设置在像素中的选择器部而将反映灰度级的信号电位顺次写入构成像素(主像素)的多个子像素。经由为每个像素设置的信号线提供该信号电位。设置在像素中的选择器部在下文中可以称作“像素内选择器部”。采用像素内选择器驱动方法的液晶显示装置包括用于每个像素的第一开关元件和第二开关元件。为多个子像素共同设置第一开关元件。为多个子像素中的每个设置一个第二开关元件(例如，参见日本专利公开第2009-98234号)。第一开关元件使其一端连接至信号线。每个第二开关元件均连接在多个子像素(更具体地，液晶电容)中的一个的像素电极与第一开关元件的另一端之间。像素内选择器部包括第一开关元件和多个第二开关元件。在像素内选择器部中， 多个第二开关元件在第一开关元件接通时间段内顺次接通和断开，从而允许经由信号线而提供的、反映灰度级的信号电位顺次写入多个子像素。这里，为了确保在像素内选择器部中将信号电位可靠地写入多个子像素，建议保留(设定)尽可能长的用于将信号电位写入多个子像素的时段。为了做到这一点，不可避免地使第一开关元件的接通时间段最大。为了使第一开关元件的接通时间段最大，在第一开关元件断开的同时，所有第二开关元件中最后接通和断开的第二开关元件断开。这是由于第一开关元件的接通时间段被均等划分为多个第二开关元件的接通时间段。
发明内容
顺便提及，在开关元件的控制电极和配线之间通常存在寄生电容。那么，当多个第二开关元件在已经将信号电位写入电容元件之后而断开时，电容元件中的信号电位由于寄生电容耦合(电容耦合)而略微改变。此时，如上所述，如果最后一个第二开关元件和第一开关元件同时从接通转变为断开，则由于两个开关元件的寄生电容而导致的耦合电平在最后写入信号电位的子像素中约为两倍大。即，最后被写入信号电位的子像素的耦合电平与早先写入信号电位的子像素不同。换言之，由于寄生电容耦合而导致的影响子像素的条件在多个子像素之间是不同的。这里，我们考虑多个子像素为红色(R)、绿色(R)和蓝色(B)像素的情况。在该情况下，如果由于寄生电容而导致的开关元件的耦合条件(耦合电平)在多个子像素之间不同，则最后写入信号电位的子像素的颜色相对于本来想要的信号电位比其他颜色子像素变化更多，从而导致颜色间的不平衡。根据以上所述，期望提供一种液晶显示装置，其中，由于通过开关元件的控制电极处的寄生电容的耦合而导致的影响多个子像素的条件对于子像素而言是相同的，并期望提供该液晶显示装置的驱动方法以及具有该液晶显示装置的电子设备。根据本发明的实施方式，提供一种液晶显示装置。该液晶显示装置包括，对于每个像素，第一开关元件以及多个第二开关元件。第一开关元件为组成一个像素的多个子像素共同设置。第一开关元件使其一端连接至信号线。为每个子像素设置一个第二开关元件。 多个第二开关元件中的每个连接在多个子像素之一的像素电极与第一开关元件的另一端之间。在第一开关元件的接通时间段内顺次接通和断开多个第二开关元件。此外，首先断开按顺序最后接通的第二开关元件，此后断开第一开关元件。在如上所述而构造的液晶显示装置中，当多个第二开关元件在第一开关元件的接通时间段内顺次接通和断开时，按顺序最后接通的最后一个第二开关元件首先断开，此后第一开关元件断开。这里，表达“最后一个第二开关元件首先断开，此后在第一开关元件断开”指的是第一开关元件和最后一个第二开关元件在不同的时间断开。因此，还包括如下情况，即，在最后一个第二开关元件断开之后，第一开关元件在给定的时间段内断开。因此，第一开关元件在最后一个第二开关元件断开之后断开。结果，第一开关元件和最后一个第二开关元件在不同的时间断开。即，多个第二开关元件在第一开关元件的接通时间段内顺次接通和断开。结果，在任何一个第二开关元件的断开时间段内，通过开关元件的控制电极处的寄生电容的耦合的条件对于多个子像素而言是相同的。本发明确保了当采用像素内选择器驱动方法时由于通过开关元件的控制电极处的寄生电容的耦合而导致的影响多个子像素的条件对于子像素而言是相同的。
图1是示出了应用本发明的有源矩阵液晶显示装置的构造的概略的系统构造图；图2是示出了液晶显示面板(液晶显示装置)的截面结构的实例的截面图；图3是示出了采用像素内选择器驱动方法的像素电路的基本构造实例的电路图；图4A至图4H是示出了用于使第一开关元件的接通时间段最大的时序关系的时序波形图；图5是示出了根据本发明实施方式的有源矩阵液晶显示装置的像素的构造实例的电路图；图6A至图6H是用于描述根据实施方式的液晶显示装置中的像素电路的操作的时序波形图；图7是示出了根据实例1的像素电路的电路图；图8A至图8F是用于描述根据实例1的像素电路在模拟显示模式下的操作的时序波形图；图9A至图9H是用于描述由根据实例1的像素电路在存储器显示模式下执行的刷新操作的时序波形图；图IOA至图IOD是用于描述根据实例1的像素电路中的扫描线在存储器显示模式下的操作的时序波形图；图11是示出了根据实例2的像素电路的电路图；图12A至图12G是用于描述根据实例2的像素电路在模拟显示模式下的操作的时序波形图；图13A至图131是用于描述根据实例2的像素电路在存储器显示模式下的刷新操作的时序波形图；图14A至图14E是用于描述根据实例2的像素电路的扫描线在存储器显示模式下的操作的时序波形图；图15是示出了应用本发明的电视机的外观的透视图；图16A和图16B是示出了应用本发明的数码照相机的外观的透视图，并且图16A 是从前面观看的透视图，图16B是从后面观看的透视图；图17是示出了应用本发明的膝上型个人计算机的外观的透视图；图18是示出了应用本发明的摄像机的外观的透视图；以及图19A至图19G是应用本发明的移动电话的外观图，图19A是在打开状态下的正视图，图19B是其侧视图，图19C是在闭合状态下的正视图，图19D是左视图，图19E是右视图，图19F是俯视图，图19G是仰视图。
具体实施例方式下面将参考附图描述实施本发明的模式(下文中，称为实施方式)。应当注意，将按下面的顺序进行描述。1.应用本发明的液晶显示装置1-1.系统构造1-2面板的截面结构1-3.像素内选择器驱动方法2.根据实施方式的液晶显示装置的描述2-1.实例1 (使用反相器电路的实例)2-2.实例2 (使用锁存电路的实例)3.变形例4.应用例(电子设备)1.应用本发明的液晶显示装置1-1.系统构造图1是示出了应用本发明的有源矩阵液晶显示装置的构造的概略的系统构造图。 液晶显示装置具有两块基板(未示出)，其中，至少一块是透明的。将两块基板配置为彼此相对，其间具有预定的间隔。将液晶密封在两块基板之间。根据该应用例的液晶显示装置10包括多个像素20、像素阵列部30和驱动部。多个像素20中的每个均具有液晶电容。像素阵列部30包括以二维矩阵设置的像素20。驱动部被设置在像素阵列部30的周围，并如包括信号线驱动部40、控制线驱动部50和驱动时序生成部60。驱动部例如集成在像素阵列部30相同的基板(液晶显示面板IOa)上，以驱动像素阵列部30的像素20。
这里，如果液晶显示装置10能够进行彩色显示，则每个像素均包括其中的每个都对应于像素20的多个子像素。更具体地，液晶显示装置中的每个像素均包括三个子像素， 或者适于发射红(R)光的子像素、适于发射绿(G)光的另一子像素以及适于发射蓝(B)光的另一子像素。然而，应当注意，子像素的组合不限于适于发射三种基色(即，红色、绿色和蓝色) 的光的子像素的组合。相反，每个像素除包括适于发射三种基色的光的子像素以外，还可以包括适于发射不同颜色的一个或多个另外的子像素。更具体地，例如，可以添加适于发射白光的子像素，以提高亮度。可选地，可以添加补色，以扩大颜色范围。 在图1中，在像素阵列部30中，在以m行η列设置的像素的列方向上，针对每列像素，设置了信号线至31n(可以简单地表示为信号线31)。此外，对于每行像素，设置了控制线32i至32m(可以简单地表示为控制线32)。这里，术语“列方向”指的是设置有像素列中的像素的方向(即，垂直方向)，而术语“行方向”指的是设置有像素行中的像素的方向 (即，水平方向)。信号线至31n中的每条使其一端连接至与所讨论的信号线相关联的信号线驱动部40的一个输出端。信号线驱动部40将反映任意灰度级的信号电位Vsig输出至相关联的信号线31。尽管如图1中的单线所示，但控制线32i至32m不限于单线。实际上，控制线32i至 32m中的每条均包括多条配线。控制线32i至32m中的每条使其一端连接至与所讨论的控制线相关联的控制线驱动部50的一个输出端。控制线驱动部50控制从信号线驱动部40输出至信号线至31n的反映灰度级的信号电位Vsig的、对像素20的写入。驱动时序生成部(TG 时序生成器)60将各种驱动脉冲(时序信号)提供给信号线驱动部40和控制线驱动部50，以驱动这些驱动部40和50。1-2.面板的截面结构图2是示出了液晶显示面板(液晶显示装置)的截面结构的实例的截面图。如图 2所示，液晶显示面板IOa包括两块玻璃基板11和12以及液晶层13。将玻璃基板11和12 设置为彼此相对，其间具有预定的间隔。液晶层13密封在玻璃基板11和12之间。偏光器14设置在一块玻璃基板(或基板11)的外侧表面上，配向膜15设置在其内侧表面上。相似地，偏光器16设置在另一玻璃基板(或基板12)的外侧表面上，配向膜 17设置在其内侧表面上。将配向膜15和17设置为使液晶显示层13中的液晶分子群在给定方向上对齐。用透明导电膜在另一玻璃基板12上形成像素电极18和对向电极19。在本结构实例中，像素电极18例如具有梳状形式的五个电极枝18A，其中电极枝18a的两端都通过连接部(未示出)而连接在一起。另一方面，对向电极19以覆盖像素阵列部30的整个区域的形式，形成在电极枝18a的下方(玻璃基板12侧)。由于用梳状形式的像素电极18和对向电极19形成的电极结构，在电极枝184和对向电极19之间产生了放射状电场。这还允许电场还对像素电极18的上侧的有影响。结果，可以使液晶层13中的液晶分子群在像素阵列部30的整个区域的期望方向上对齐。1-3.像素内选择器驱动方法如上所述而构造的根据本应用例的液晶显示装置10采用了像素内选择器驱动方法。如先前所描述的，相同的方法通过使用像素内选择器部而将反映灰度级的信号电位写入组成像素(主像素)的多个子像素。经由为每个像素设置的信号线提供信号电位。图1示出了一种基本系统构造，其中，假设每个像素20为子像素，为每个子像素设置信号线31。相反，如果采用像素内选择器驱动方法，则当每个主像素包括适于发射三种基色(即，红色(R)、绿色(G)和蓝色(B))的光的子像素201；、20(；和2(^时，为每个像素(主像素)设置信号线31。图3是示出了采用像素内选择器驱动方法的像素电路的基本构造实例的电路图。 在图3中，与图1所示的部件相同的部件由相同的参考符号来表示。在图3中，像素20 (像素电路)例如包括红色子像素20κ、绿色子像素20e和蓝色子像素20b。红色的子像素20κ包括液晶电容21κ和电容元件22κ。液晶电容21κ指的是在像素电极(对应于图2中的像素电极18)与用于每个像素的形成为与像素电极相对的对向电极 (对应于图2中的对向电极19)之间产生的电容。对于所有像素，将共同电位Vot施加至液晶电容21κ的对向电极。液晶电容21κ的像素电极电连接至电容元件22κ的一个电极。电容元件22κ保持通过如下所述的写入操作而从信号线31写入的反映灰度级的信号电位￥_。电容元件22κ在下文中将表示为保持电容22κ。用作(由保持电容22κ保持的)信号电位的基准的电位Vcs (下文中，表示为CS电位)施加至保持电容22κ的另一电极。CS电位Ves大致与共同电位Vot的电位相同。相似地，绿色的子像素20e包括液晶电容21e和电容元件22e。蓝色的子像素20B包括液晶电容2 Ib和电容元件22b。液晶电容2 Ie和保持电容22e，并且液晶电容2 Ib和保持电容22b以基本上与子像素20κ中的对应部件相同的方式连接。在包括子像素20K、20e和20b的像素20中，设置选择器部(像素内选择器部)23， 以将反映灰度级的信号电位Vsig顺次写入子像素20Κ、20<^Π 20β。经由信号线31提供信号电位Vsig。选择器部23包括第一开关元件231和三个第二开关元件232κ、232<^Π 232β。为子像素20K、20e和20b共同设置第一开关元件231。分别为子像素20K、20e和20B设置第二开关元件 232K、232e 和 232b。第一开关元件231使其一端连接至信号线31，并且当反映灰度级的信号电位Vsig 写入保持电容22Κ、22<^Π22Β时接通(变为闭合)。经由信号线31提供信号电位Vsig。艮口， 第一开关元件231接通，以将信号电位Vsig写入(载入)像素20。通过控制信号GATE1控制第一开关元件231的接通和断开。第二开关元件232K、232e和232B中的每个均连接在第一开关元件231的另一端与相关联的子像素(即，子像素201；、20(；和2(^中的一个)的像素电极(更具体地，液晶电容 21R、21G和21B)之间。S卩，第二开关元件232K、232e和232B中的每个均使其一端共同连接至第一开关元件231的另一端，并使其另一端连接至相关联像素(即，子像素20Κ、20<^Π 20β 的一个)的像素电极。当反映灰度级的信号电位Vsig写入相关联的保持电容(即，保持电容ζν〗〗,^^ 中的一个)时，第二开关元件232Κ、232<^Π 232Β中的每个均接通。S卩，第二开关元件232κ、 232g和232b中的每个均接通，以将由第一开关元件231加载的信号电位Vsig写入相关联的保持电容(即，保持电容22Κ、22<^Π 22β中的一个)。通过控制信号GATE2K、GATE2e和GATE2b控制第二开关元件232K、232e和232b的接通和断开。如上所述，在使用设置在像素20中的选择器23的像素内选择器驱动方法中，仅需要为每个像素20设置单条信号线31，S卩，为子像素20Κ、20<^Π 20Β共同设置，从而有助于比适于设置多条信号线31 (为每个子像素20K、20e和20b设置一条)的配线结构更简单的配线结构。这里，为了确保将信号电位Vsig可靠地写入子像素20K、20e和20b，建议保留(设定)尽可能长的用于将信号电位Vsig写入子像素ZOkJOc^WOb的时间段。为了保留尽可能长的用于写入信号电位Vsig的时间段，不可避免地使第一开关元件231的接通时间段最大。为了使第一开关元件231的接通时间段最大，在第一开关元件231断开的同时，所有第二开关元件2321；、232(；或23 中最后接通和断开的第二开关元件断开。假设，例如，第二开关元件232K、232e或232b以该顺序接通和断开，最后一个开关元件232B在第一开关元件231断开的同时断开。图4A至图4H是示出了用于使第一开关元件231的接通时间段最大的时序关系的时序波形图。图4A至图4E分别示出了信号线31的电位Vsig和控制信号GATE1、GATE2e, GATE2g 和GATE2b的波形。此外，图4F和图4H分别示出了通过保持电容22K、22e和22B保持的电位 PIXK、PIXG 和 PIXb 的波形。如图4A至图4H所示，为了确保第一开关元件231的接通时间段最大，仅需要划分控制信号GATE1的激活时间段(在本实例中为高时间段)，控制信号GATE1适于在子像素20K、20e和20B之间均等地控制第一开关元件的接通和断开，S卩，将激活时间段划分为三个相等的部分。通过将控制信号GATE1的激活时间段划分为三个相等部分，在控制信号 GATE1转换为非激活状态的同时，适于控制最后一个开关元件232B的接通和断开和控制信号GATE2b转变为非激活状态。顺便提及，在开关元件的控制电极和配线之间通常存在寄生电容。诸如MOS晶体管的电子开关通常被用作开关元件。例如，如果MOS晶体管用作第一开关元件231和第二开关元件232Κ、232<^Π 232Β，则MOS晶体管的栅电极用作开关元件的控制电极。因此，在每个MOS晶体管的栅电极和电连接至源极/漏极区域的配线之间存在寄生电容。在第二开关元件232Κ、232<^Π 232Β的控制电极处存在寄生电容时，在已经将信号电位Vsig写入保持电容22K、22e和22b之后，在开关元件232K、232e和232B断开的同时产生电容耦合。然后，该寄生耦合将电位传送至保持电容22K、22e和22b，从而改变分别由保持电容22k、22g和22b所保持的电位PIXE> PIXg和PIXbo更具体地，从图4A至图4H显而易见的是，早先接通和断开的第二开关元件
232e在与第一开关元件231断开不同的时间断开。因此，分别通过保持电容24*24保持的电位PIX1^nPIXe略微下降，即下降了八Vl0此时的电位八￥1通过第二开关元件2321；和 232g的控制电极处存在的寄生电容来确定。另一方面，最后接通和断开的第二开关元件23 在第一开关元件232断开的同时断开。因此由保持电容22B保持的电位PIXb降低了 AV2(大于AVl)。此时的电位AV2通过第一开关元件231和第二开关元件232B的控制电极处的寄生电容来确定。即，如果最后一个第二开关元件232b和第一开关元件231同时从接通状态转变为断开状态，则由于最后写入信号电位的子像素20b中两个开关元件231和232b的寄生电容而导致的耦合电平是约两倍大。因此，最后写入信号电位的子像素20b的耦合电平(S卩，由保持电容22B保持的电位PIXb的变化AV2)不同于早先写入信号电位的子像素20κ和20e 的耦合电平，即，分别由保持电容22e和22g保持的电位PIXe和PIXg的变化Δ Vl。如上所述，如果保持电位PIXK、PIXe和PIXb的变化在多个子像素20K、20e和20B之间不同，则在最后写入信号电位的子像素20b中的相对于预期信号电位的变化大于其它子像素20e和20g。众所周知，在液晶显示装置中，由于耦合所导致的保持电位PIX的变化通过共同电位Vot来补偿，该耦合由开关元件(通常，为适于写入信号电位Vsig的写入晶体管)的控制电极处存在的寄生电容而引起。更具体地，这种变化通过将偏移量(offset)施加至与保持电位PIX的变化相关联的共同电位Vot来补偿。这里，共同电位Vot为施加至如上所述的所有像素的液晶电容21K、21e和21B的对向电极的电位。因此，分别由保持电容21κ和21e保持的电位PIXk和PIXe的变化Δ Vl可以通过调整共同电位Vot来补偿。然而，补偿由保持电容22Β保持的电位PIXb的变化AV2是很困难的。因此，可以将期望的信号电位Vsig写入早先写入信号电位Vsig的子像素20κ和20e。 然而，将期望的信号电位Vsig写入最后写入信号电位Vsig的子像素20b是很困难的。这导致了颜色(即，红色、绿色和蓝色)间的不平衡。2.根据实施方式的液晶显示装置的描述以下所述的根据本发明实施方式的液晶显示装置已被设计为当采用像素内选择器驱动方法时，确保由于通过开关元件的控制电极处的寄生电容的耦合所导致的影响多个子像素的条件对于这些像素来说是相同的。在本实施方式中，仍假设像素20包括红色子像素20κ、绿色子像素20e和蓝色子像素20B来进行描述。然而，子像素的条件不限于适于发射三种基色(即，红色、绿色和蓝色) 的光的子像素的条件。即，每个像素除包括适于发射三种基色的光的子像素以外，还包括适于发射不同颜色的一个或多个另外的子像素。更具体地，例如，可以添加适于发射白光的子像素以提高亮度。可选地，可以一种添加补色以增强颜色范围。图5是示出了根据本发明实施方式的有源矩阵液晶显示装置的像素的构造实例的电路图。在图5中，与图3示出的部件相同的部件由相同的参考符号来表示。根据本实施方式的像素20也采用像素内选择器驱动方法。即，在包括子像素20κ、 20g和20b的像素20中，设置选择器部23以将反映灰度级的信号电位Vsig顺次写入子像素 ZiVZOe* 20b。信号电位Vsig经由信号线31提供。选择器部23包括第一开关元件231和三个第二开关元件232κ、232<^Π 232β。为子像素20K、20e和20b共同设置第一开关元件231。为子像素20K、20e和20B分而设置第二开关元件 232K、232e 和 232b。第一开关元件231使其一端连接至信号线31，并且当反映灰度级的信号电位Vsig 施加至保持电容？ 二^或〗 时接通(变得闭合)。即，第一开关元件231接通，以将信号电位Vsig写入(载入)像素20。通过控制信号GATE1控制第一开关元件231的接通和断开。第二开关元件232K、232e和232B中的每个均连接在第一开关元件231的另一端与相关联的子像素(即，子像素201；、20(；和2(^中的一个)的像素电极(更具体地，液晶电容 21κ、21<^Π21β)之间。即，第二开关元件232Κ、232<^Π 232Β中的每个均使其一端共同连接至第一开关元件231的另一端，并使其另一端连接至相关联的子像素(即，子像素20K、20e和的一个)的像素电极。当反映灰度级的信号电位Vsig写入相关联的保持电容(即，保持电容22K、22e和22B 中的一个)时，第二开关元件232Κ、232<^Π 232Β中的每个均接通。S卩，第二开关元件232κ、 232g和232b的每个均接通，以将由第一开关元件231加载的信号电位Vsig写入相关联的保持电容(即，保持电容22k、22g和22b中的一个)。通过控制信号GATE2k、GATE2e和GATE2b控制第二开关元件232K、232e和232b的接通和断开。根据本实施方式的像素20除采用像素内选择器驱动方法以外，还结合了使用存储图像数据的存储器。结合在像素20中的存储器允许以两种模式(即，模拟显示模式和存储器显示模式)进行显示。这里，术语“模拟显示模式”指的是以模拟方式显示像素20的灰度级的模式。另一方面，术语“存储器显示模式”指的是基于存储在存储器中的二进制信息(逻辑“1”或“0”)以数字方式显示像素20的灰度级的模式。在存储器显示模式中，使用了存储在存储器中的信息。因此，不需要每帧都写入反映灰度级的信号电位。结果，存储器显示模式比模拟显示模式(其中，每帧都写入反映灰度级的信号)消耗更少的功率。SRAM (静态随机存取存储器)、DRAM (动态随机存取存储器)或其他存储元件可以用作结合在像素20中的存储器。一般已知DRAM在结构上比SRAM简单。然而，应当注意， 刷新DRAM以保存数据。在本实施方式中，给出了像素20中结合有DRAM(在结构上比SRAM简单)的情况的描述。更具体地，根据本实施方式的像素20使用子像素20Κ、20<^Π 20β的保持电容22κ、 22g和22b作为DRAM。使用DRAM作为结合在像素20中的存储器有助于简化像素结构，使得在像素20的尺寸减小方面，该构造比使用SRAM的构造更有利。根据本实施方式的像素20除适于实现像素内选择器驱动方法以外，还包括适于允许使用子像素20K、20e和20B的保持电容22K、22e和22B作为DRAM的极性反转部24。为子像素共同设置ZOkJOc^P 20B极性反转部24。极性反转部24反转由子像素ZOkJOc^P 20B 的保持电容22K、22e和22b所保持的信号电位的极性，并且为刷新操作将极性已被反转的信号电位重新写入保持电容22K、22e和22b。根据本发明的实施方式，提供了两种显示模式，S卩，模拟显示模式和存储器显示模式。图ι中所示的信号驱动部40将模拟显示模式下的模拟电位Vsig和存储器显示模式下的二进制电位V5ffis输出至相关联的信号线31作为反映任意灰度级的信号电位。此外，如果像素20中保持的信号电位的逻辑电平改变，则信号线驱动部40甚至在存储器显示模式下将反映必要灰度级的信号电位输出至相关联的信号线31。如上所述，在包括极性反转部24(适于执行由保持电容22Κ、22<^Π22Β保持的电位的极性反转(逻辑反转)和这些电容器的刷新操作)的像素电路中，为子像素20Κ、20<^Ρ
同设置第一开关元件231。其原因是需要用保持电容22K、22(；和22B所保持的信号电位来顺次执行由保持电容22K、22e和22b所保持的电位的极性反转和刷新操作。在选择器部23中，第一开关元件231在适于将反映灰度级的信号电位(Vsig或Vxcs)写入保持电容22K、22e和22b的第一操作模式下接通。即，第一开关元件231在第一操作模式下接通，以将信号电位(Vsig或Vxcs)写入(载入)像素20。第一开关元件231在第二操作模式下断开。第二操作模式适于读取由由保持电容 22K、22e和22b保持的信号电位，用极性反转部24反转这些信号电位的极性，并将极性已被反转的电位重新写入保持电容22K、22e和22b。通过控制信号GATE1控制第一开关元件231 的接通和断开。第二开关元件232K、232e* 232B在第一和第二操作模式下，在读取由保持电容 22K、22e和22B保持的信号电位的读取时间段内以及将极性已被反转的电位重新写入保持电容22Κ、22<^Π22Β的重写入时间段内接通。第二开关元件232Κ、232<^Π 232Β在其他时间段内断开。通过控制信号GATE2k、GATE2e和GATE2b控制第二开关元件232K、232e和232B的接通和断开。如上所述，在采用像素内选择器驱动方法的根据本实施方式的液晶显示装置中， 在选择器驱动时间段内最后接通的第二开关元件首先断开，此后第一开关元件断开。更具体地，如果第二开关元件232K、232e和232b以红色、绿色和蓝色的顺序接通和断开，则最后一个第二开关元件232b首先断开，此后第一开关元件232断开。该驱动由图1所示的控制线驱动部50来执行。这里，“最后一个第二开关元件232b首先断开，此后第一开关元件231断开”的说法指的是第一开关元件231和最后一个第二开关元件232B在不同时间断开。因此，还包括一种情况，其中，第一开关元件231在第二开关元件232b断开之后的给定时间段内断开。如上所述，最后一个第二开关元件232b首先断开，此后第一开关元件231断开。结果，最后一个第二开关元件232b和第一开关元件231在不同时间断开。即，第二开关元件 232K、232e和232b在第一开关元件231的接通时间段内顺次接通和断开。这确保了由于通过开关元件的控制电极处的寄生电容的耦合所导致的影响多个子像素20Κ、20<^Π 20β的条件在第二开关元件232Κ、232<^Π 232Β中的任意一个的断开时间段内对于子像素20Κ、20<^Π 20Β是相同的。将参考图6Α至图6Η所示的时序波形图给出其详细的描述。图6Α至图6Η是用于描述根据本实施方式的液晶显示装置中的像素电路的操作的时序波形图。图6Α至图6Ε分别示出了信号线31的电位Vsig和控制信号GATE1、GATE2K、GATE2t；、 GATE2b的波形。此外，图6F和图6H分别示出了分别由保持电容22K、22e和22B保持的电位 PIXK、PIXG 和 PIXb 的波形。如图6A至图6H所示，当第二开关元件232κ、232<^Π 232β以红色、绿色和蓝色的顺序接通和断开时，最后一个第二开关元件232β首先断开，此后第一开关元件231断开。更具体地，第二开关元件232β的控制信号GATE2b首先从高电平转变为低电平，此后第一开关元件231的控制信号GATE1从高电平转变为低电平。由于这种时序关系，控制信号GATE2K、GATE2g和GATE2b在控制信号GATE1的激活时间段(高时间段)内顺次从高电平转变为低电平。即，与控制信号GATE2k和GATE2e同样，第二开关元件232B的控制信号GATE2b早于控制信号GATE1从高电平转变为低电平。如上所述，通过使控制信号GATE2b早于控制信号GATE1从高电平转变为低电平，可以确保由于通过寄生电容的耦合所导致的影响子像素20K、20e和20b的条件对于这些像素而言是相同的。即，分别由保持电容22k、22g和22b保持的所有电位PIXK、PIXG和PIXb由于通过子像素20Κ、20<^Π 20β中的寄生电容的耦合而改变了 Δν 。通过上述的共同电压Vot调整技术而将适于变化Δ Vl的偏移量施加至共同电压 νωΜ，可以针对所有子像素20Κ、20(^Π20Β而共同补偿该变化Δν 。这使得可以对于子像素 20e,20g和20b的保持电容22K、22e和22B保持期望的信号电位，从而避免由于通过寄生电容的耦合所导致的颜色间的不平衡。为了建立上述时序关系，假定控制信号GATE1的激活时间段(高时间段)固定，则控制信号GATE2K、GATE2g和GATE2b中的每个的激活时间段不可避免地短于图4A至图4H中的激活时间段。这意味着将信号电位Vsig分别写入子像素20K、20e和20b的第二开关元件 232K、232e和232b的写入时间段的长度稍短于图4A至图4H所示的情况。然而，可以说，通过确保通过寄生电容的耦合的条件对于子像素201；、20(；和2(^是相同的来保持颜色间的平衡更加抵消了稍短的写入时间段(用于将信号电位Vsig写入子像素 ZOliJOt^n 20b)的缺点。应当注意，在该实例中已经描述了如下情况，S卩，将本发明应用于结合有存储器的像素20。然而，本发明的应用不限于结合有存储器的像素。本发明还可用于通常采用像素内选择器驱动方法的像素20。在根据该实施方式的液晶显示装置中，反相器电路或锁存电路例如可以用作极性反转部24。下文将给出极性反转部24的具体实例的描述。2-1 实例 1图7是示出了根据实例1的像素电路的电路图。在图7中，与图5中的部件相同的部件由相同的参考符号来表示。在根据实例1的像素电路中，极性反转部2\包括反相器电路241、第三开关元件 242和第四开关元件243。在该实例1中，薄膜晶体管例如用作第一开关元件231、第二开关元件232K、232e和232B、第三开关元件242和第四开关元件243。下文中，这些开关元件231、232κ、232<^Π 232β、242以及243将表示为开关晶体管 231、232Κ、232<^Π 232β、242以及243。尽管N沟道MOS晶体管在这里用作开关晶体管231、 232Κ、232<^Π 232β、242以及243，但也可以使用P沟道MOS晶体管作为代替。电路构造在图7中，选择器部23具有基本上与图5中所示的电路构造相同的电路构造，只是第一开关元件231和第二开关元件232K、232e和232B均由MOS晶体管来替换。S卩，第一开关晶体管231使其主电极(漏电极或源电极)中的一个连接至信号线 31。当在控制信号GATE1的控制下将反映灰度级的信号电位(Vsig或Vxcs)从信号线31写入 (载入)像素20时，该第一开关晶体管231进入导通状态。第二开关晶体管232κ使其主电极中的一个共同连接至液晶电容21κ的像素电极和保持电容22κ的一个电极。第二开关晶体管232Κ使其另一主电极连接至第一开关晶体管231 的另一主电极。当在用于红色的控制信号GATE2k的控制下将反映灰度级的信号电位(Vsig 或Vx。s)写入保持电容22κ时，该第二开关晶体管232κ进入导通状态。第二开关晶体管232e使其主电极中的一个共同连接至液晶电容21e的像素电极和保持电容22e的一个电极。第二开关晶体管232e使其另一主电极连接至第一开关晶体管231的另一主电极。当在用于绿色的控制信号GATE2e的控制下将反映灰度级的信号电位 (Vsig或Vx。s)写入保持电容22e时，该第二开关晶体管232e进入导通状态。第二开关晶体管232B使其主电极中的一个共同连接至液晶电容21B的像素电极和保持电容22b的一个电极。第二开关晶体管232b使其另一主电极连接至第一开关晶体管231的另一主电极。当在用于蓝色的控制信号GATE2b的控制下将反映灰度级的信号电位 (Vsig或Vx。s)写入保持电容22b时，该第二开关晶体管232b进入导通状态。在极性反转部24a中，反相器电路241例如包括CMOS反相器。更具体地，反相器电路241包括P沟道MOS晶体管Qpl和N沟道MOS晶体管Qnl，它们串联连接在电源电位Vdd 和Vss的电源线之间。P沟道MOS晶体管Qpl和N沟道MOS晶体管Qnl的栅电极连接在一起，以用作反相器电路241的输入端。该输入端连接至第三开关晶体管242的另一主电极。此外，P沟道 MOS晶体管Qpl和N沟道MOS晶体管Qnl的漏电极连接在一起，以用作反相器电路241的输出端。该输出端连接至第四开关晶体管243的另一主电极。如上所述地构造的反相器电路241在下文所述的存储器显示模式下的刷新操作时间段内反转由保持电容22Κ、22<^Π 22Β保持的电位的极性(即，逻辑电平)。第三开关晶体管242使其主电极中的一个连接至第一开关晶体管231的另一主电极，并使其另一主电极连接至反相器电路的输入端(即，P沟道MOS晶体管Qpl和N沟道MOS 晶体管Qnl的栅电极)。当在控制信号SR1的控制下将反映灰度级的信号电位(Vsig或Vxcs) 从信号线31写入像素20时，该第三开关晶体管242进入非导通状态。此外，当在控制信号SR1的控制下、在存储器显示模式下执行刷新操作时，第三开关晶体管242进入导通状态，并在紧随每帧结束之前保持该状态持续给定时间段。顺便提及，当第三开关晶体管242导通时，由用作DRAM的保持电容22K、22e和22B保持的电位经由第三开关晶体管242被读取至反相器电路241的输入端。第四开关晶体管243使其主电极中的一个连接至第一开关晶体管231的另一主电极，并使其另一主电极连接至反相器电路241的输出端(S卩，P沟道MOS晶体管Qpl和N沟道MOS晶体管Qnl的漏电极)。当在控制信号SR2的控制下将反映灰度级的信号电位(Vsig 或Vxcs)从信号线31写入像素20时，该第四开关晶体管243进入非导通状态。此外，当在控制信号SR2的控制下、在存储器显示模式下执行刷新操作时，第四开关晶体管243进入导通状态，并在每帧开始之后随即保持该状态持续给定的时间段。顺便提及，当第四开关晶体管243导通时，极性(逻辑电平)已被反转的信号电位经由第四开关晶体管243和第二开关晶体管232K、232e和232B而被写入保持电容22K、22e和22B。电路操作接下来，将给出根据上述实例1的像素电路的操作(S卩，子像素ZOkJOc^P 2(^在每种显示模式下的操作)的描述。(1)模拟显示模式图8A至图8F是用于描述根据实例1的像素电路在模拟显示模式下的操作的时序波形图。图8A至图8F分别示出了信号线31、控制信号GATE1、用于红色的控制信号GATE2K、 用于绿色的控制信号GATE2e、用于蓝色的控制信号GATE2b以及控制信号SR1或SR2的电位的波形。在本实例中，在每个水平时间段(1H/线)为了驱动的目的，将施加在液晶电容 21K、21dn21BW像素电极和对向电极之间的电压的极性反转，即，执行线反转驱动。众所周知，为了防止液晶显示装置中的液晶的比电阻(specific resistance)和其他特性(基板的固有电阻)的劣化，执行(被设计为以给定间隔关于共同电位^ 反转施加至液晶的电压的极性的)AC驱动。在该实施方式中，执行线反转驱动作为该AC驱动。为了执行该线反转驱动，如图 8A所示，在每个水平时间段将反映灰度级的信号电位(S卩，信号线31的电位)的极性反转。 在图8A所示的波形中，高电平电位为VDD1，低电平电位为VSS1。此外，图8A示出了振幅为从 Vddi至Vssi的最大范围。实际上，信号线31的电位呈现根据灰度级而落在从Vddi至Vssi的范围内的电平。在示出了控制信号GATE1的波形的图8B中，高电平电位为Vdd2，低电平电位为^2。 控制信号GATE1上升至高电平电位Vdd2，并在反映灰度级的信号电位从信号线31写入保持电容22K、22e和22b的写入时间段内保持在该电平。同样在示出了控制信号GATE2K、GATE2g和GATE2b的波形的图8C、图8D和图8E中， 高电平电位为VDD2，低电平电位为VSS2。在反映灰度级的信号电位从信号线31写入保持电容22K、22e和22b的写入时间段内，即，在控制信号GATE1处于高电平电位Vdd2的时间段内， 控制信号GATE2K、GATE2g和GATE2b例如以红色、绿色和蓝色的顺序上升至高电平电位VDD2。应当注意，控制信号GATE2K、GATE2g和GATE2b保持在高电平电位Vdd2的时间段起彼此不重叠。此外，在控制信号GATE2K、GATE2e和GATE2b保持在高电平电位Vdd2的时间段内，用于各颜色的反映灰度级的信号电位Vsig从图1中所示的信号线驱动部40分别输出至信号线31。同样，在示出了控制信号SR1或SR2的波形的图8F中，高电平电位为Vdd2，低电平电位为Vss2。控制信号SR1或SR2在模拟显示模式下通常处于低电平电位Vss2。(2)存储器显示模式在存储器显示模式下，执行写入操作和刷新操作。写入操作将反映灰度级的信号电位从信号线31写入保持电容22K、22e和22b。刷新操作刷新由保持电容22K、22e和22B保持的电位。这些操作中，例如，执行写入操作，以改变要显示的信息的内容。应当注意，适于将反映灰度级的信号电位从信号线31写入保持电容22Κ、22<^Π 22β的写入操作与模拟显示模式是相同的。因此，省略对其的描述。图9Α至图9Η是用于描述在存储器显示模式下通过根据实例1的像素电路所执行的刷新操作的时序波形图，示出了基于逐帧(IF) (frame-by-frame)驱动的关系。图9A至图9E分别示出了控制信号GATE2K、GATE2e和GATE2PSR1或SR2以及CS电位 Vcs的波形。此夕卜，图9F至图9H分别示出了写入保持电容22Κ、22<^Π 22Β的信号电位ΡΙΧΚ、 PIXg和PIXb的波形。如从图9Α至图9Η中所示的时序波形显而易见的是，在每三帧中以脉冲形式产生控制信号GATE2K、GATE2e和GATE2b中的每个的高电平电位。相反，在每帧中以脉冲形式产生控制信号SR1或SR2的高电位。在每帧中，该CS电位V。s在高电平电位和低电平电位之间交替。
另一方面，在图9F、图9G和图9H中，CS电位Ves的波形由虚线示出，而反映灰度级的信号电位PIXK、PIXg和PIXb的波形由实线示出。反映灰度级的信号电位PIXK、PIXg和 PIXb每帧都随着CS电位Ves每帧改变而改变。CS电位Ves和信号电位PIXK、PIXe和PIXb之间的电位关系每三帧发生改变。S卩，由用于各颜色的保持电容22K、22e和22B保持的电位PIXK、PIXe和PIXb每三帧发生极性反转并被刷新。自然地，信号电位PIXK、Pixe和PIXb之间的电位关系从先前极性反转和刷新操作保持到当前极性反转和刷新操作。因此，在该实例中，期望保持电容22κ、
22Β具有足够大的电容，以便即使刷新率为每三帧一次，仍保持反映灰度级的信号电位 PIXK、PIXG 和 PIXB。应当注意，控制信号GATE1在存储器显示模式下通常处于低电平电位。结果，第一开关晶体管231进入非导通状态(闭合切换状态)，从而使子像素20Κ、20<^Π 20β中的每个与信号线31电隔离。接下来，将给出一帧的操作的详细描述。图IOA至图IOD是用于描述存储器显示模式下的扫描线的操作的时序波形图。这里，将给出绿色(G)的子像素20e的操作的描述作为实例。然而，其他颜色的子像素20κ和20β也以相同方式来操作。图IOA至图IOD分别以放大方式示出了控制信号GATE2t；、SR1和SR2以及CS电位 Vcs在帧之间的边界处的波形。应当注意，在图IOA至图IOD中，当前帧由参考符号N表示， 下一帧由参考符号Ν+1表示。在从紧随当前帧N结束之前至紧随下一帧Ν+1开始之后的给定时间段内，适于使第二开关晶体管232e进入导通和非导通状态的控制信号GATE2e保持在高电平电位VDD2。在紧随每帧结束之前的给定时间段内，适于使第三开关晶体管242进入导通或非导通状态的控制信号SR1保持在高电平电位Vdd2。在紧随每帧开始之后的给定时间段内，适于使第四开关晶体管243进入导通和非导通状态的控制信号SR2保持在高电平电位VDD2。在(第二开关晶体管232e由于控制信号GATE2e上升至高电平电位Vdd2而进入导通状态的)帧之间的边界处，第三开关晶体管242由于控制信号SR1首先上升至高电平电位 Vdd2而进入导通状态。结果，由保持电容22e保持的电位PIXe经由第二开关晶体管232e和第三开关晶体管242而被读取，并被提供给反相器电路241的输入端。反相器电路241反转从保持电容22e读取的保持电位PIXe的极性(逻辑电平)。 由于反相器电路241的该动作，处于高电平电位Vddi的输入电位被反转为输出端的低电平电位Vssi。在下一帧N+1中，第四开关晶体管243由于上升至高电平电位Vdd2的控制信号SR2 而进入导通状态。这使得极性(逻辑电平)已被反相器电路241反转的信号电位(S卩，反相器电路241的输出电位)经由第四开关晶体管243和第二开关晶体管232e而写入保持电容22e。结果，使由保持电容22e保持的电位PIXe的极性反转。这一系列操作使得由保持电容22e保持的电位PIXe的极性反转并且被刷新。然后，在刷新操作中，未对具有大负载容量的信号线31进行充电或放电。换言之， 由于反相器电路241和开关晶体管231、232e、242以及243的动作，由保持电容22e保持的电位PIXe可以在不对具有大负载容量的信号线进行充电或放电的情况下使极性反转并且被刷新。
由保持电容22e保持的电位PIXe的上述极性反转和刷新操作在存储器显示模式下每三帧重复一次。这里，给出了对子像素行的极性反转和刷新操作的描述。然而，在每帧中，对红色子像素20κ、绿色子像素20e和蓝色子像素20b顺次执行上述操作。应当注意，顺序是任意的。根据上述实例1的像素电路提供了一种能够在模拟显示模式和存储器显示模式下发挥作用的液晶显示装置。此外，保持电容22K、22e和22b在存储器显示模式下用作DRAM， 从而比如果将SRAM用作存储器有助于更简单的像素结构。结果，在像素20的细微化方面， 该像素电路比使用SRAM作为存储器的像素电路更有利。此外，在存储器显示模式下基本上不需要电连接像素20和信号线31。S卩，在不对具有大负载容量的信号线31进行充电或放电的情况下，可以刷新由保持电容22κ、22<^Π22β 保持的电位PIXK、PIXe和ΡΙΧΒ。这提供了存储器显示模式下的甚至更低的功耗。再进一步，根据实例1的像素电路通过首先使最后一个第二开关晶体管232β断开并且然后使第一开关晶体管231断开而提供了下面的功能和效果。S卩，在这些第二开关晶体管232κ、232<^Π 232β中的任何一个的断开时间段内，由于通过存在于第二开关晶体管的控制电极处的寄生电容的耦合所导致的影响多个子像素 20K、20e和20b的条件对于这些子像素而言是相同的。这使得子像素20K、20e和20B的保持电容22Κ、22<^Π 22β能够保持期望的信号电位，从而避免由于通过寄生电容的耦合所导致的颜色间的不平衡。在根据(使用反相器电路241作为极性反转部2\的)实例1的像素电路中，反相器电路241包括例如两个MOS晶体管Qpl和Qnl在结构上极其简单，从而有助于更简单的像素结构。结果，在像素20的细微化方面，该像素电路比使用SRAM作为存储器的像素电路
更有利。2-2 实例 2图11是示出了根据实例2的像素电路的电路图。在图11中，与图7中所示的部件相同的部件由相同的参考标号来表示。在根据实例2的像素电路中，极性反转部24Β包括锁存电路244、第三开关晶体管 242和第四开关晶体管243。在本实例2中，薄膜晶体管例如还用作作为开关元件的开关晶体管231、232κ、232<^Π 232β、242以及243。另一方面，尽管N沟道MOS晶体管用作开关晶体管231、232Κ、232<^Π 232Β、242以及243，但也可以使用P沟道MOS晶体管作为代替。电路构造在图11中，选择器部23具有与根据实例1的电路构造完全相同的电路构造。艮口， 第一开关晶体管231使其主电极中的一个(漏电极或源电极)连接至信号线31。当在控制信号GATE1的控制下将反映灰度级的信号电位(Vsig或Vxcs)从信号线31写入(载入)像素 20时，该第一开关晶体管231进入导通状态。第二开关晶体管232κ使其主电极中的一个共同连接至液晶电容21κ的像素电极和保持电容22κ的一个电极。第二开关晶体管232κ使其另一主电极连接至第一开关晶体管231的另一主电极。当在用于红色的控制信号GATE2k的控制下将反映灰度级的信号电位 (Vsig或Vx。s)写入保持电容22κ时，该第二开关晶体管232κ进入导通状态。第二开关晶体管232e使其主电极中的一个共同连接至液晶电容21e的像素电极和保持电容22e的其中一个电极。第二开关晶体管其另一主电极连接至第一开关晶体管231的另一主电极。当在用于绿色的控制信号GATE2e的控制下将反映灰度级的信号电位 (Vsig或Vx。s)写入保持电容22e时，该第二开关晶体管232e进入导通状态。第二开关晶体管232B使其主电极中的一个共同连接至液晶电容21B的像素电极和保持电容22b的一个电极。第二开关晶体管232b使其另一主电极连接至第一开关晶体管231的另一主电极。当在用于蓝色的控制信号GATE2b的控制下将反映灰度级的信号电位 (Vsig或Vx。s)写入保持电容22b时，该第二开关晶体管232b进入导通状态。在极性反转部24b中，锁存电路244例如包括两个CMOS反相器。更具体地，一个 CMOS反相器包括串联连接在电源电位Vdd和Vss的电源线之间的P沟道MOS晶体管Qpll和N 沟道MOS晶体管Qnll。另一 CMOS反相器相似地包括串联连接在电源电位Vdd和Vss的电源线之间的P沟道MOS晶体管Qpl2和N沟道MOS晶体管Qnl2。P沟道MOS晶体管Qpll和N沟道MOS晶体管Qnll的栅电极连接在一起，以用作锁存电路244的输入端。该输入端连接至第三开关晶体管242的另一主电极。P沟道MOS晶体管Qpl2和N沟道MOS晶体管Qnl2的栅电极连接在一起，以用作锁存电路244的输出端。该输出端连接至第四开关晶体管243的另一主电极。此外，P沟道MOS晶体管Qpll和N沟道MOS晶体管Qnll的栅电极经由控制晶体管 Qnl3而连接至P沟道MOS晶体管Qpl2和N沟道MOS晶体管Qnl2的漏电极。P沟道MOS晶体管 Qpl2和N沟道MOS晶体管Qnl2的栅电极直接连接至P沟道MOS晶体管Qpll和N沟道MOS晶体管Qnll的漏电极。在存储器显示模式下的刷新操作时间段内，控制晶体管Qnl3在控制信号SR3的控制下选择性地激活锁存电路244。更具体地，当控制晶体管Qnl3导通时，包括两个CMOS反相器的锁存电路244被激活。由保持电容22Κ、22<^Π 22Β保持的电位通过锁存电路244的激活而在极性上反转，并被刷新。另一方面，当控制晶体管Qnl3不导通时，两个反相器均用作独立的放大单元。第三开关晶体管242使其主电极中的一个连接至第一开关晶体管231的另一主电极，并使其另一主电极连接至锁存电路244的输入端(即，MOS晶体管Qpll和Qnll的栅电极)。当在控制信号SR1的控制下将反映灰度级的信号电位(Vsig或Vxcs)从信号线31写入像素20时，该第三开关晶体管242进入非导通状态。此外，当在控制信号SR1的控制下在存储器显示模式下执行刷新操作时，第三开关晶体管242进入导通状态，并保持在该状态下持续紧随每帧结束之前的给定时间段。顺便提及，当第三开关晶体管242导通时，由用作DRAM的保持电容22Κ、22<^Π 22Β保持的电位经由第三开关晶体管242而被读取至锁存电路244的输入端。第四开关晶体管243使其主电极中的一个连接至第一开关晶体管231的另一主电极，并使其另一主电极连接至锁存电路244的输出端(即，MOS晶体管Qpl2和Qnl2的栅电极)。当在控制信号SR2的控制下将反映灰度级的信号电位(Vsig或Vxcs)从信号线31写入像素20时，该第四开关晶体管243进入非导通状态。此外，当在控制信号SR2的控制下在存储器显示模式下执行刷新操作时，第四开关晶体管243进入导通状态，并保持在该状态下持续紧随每帧开始之后的时间段。顺便提及， 当第四开关晶体管243导通时，通过锁存电路244其极性(逻辑电平)已被反转的信号电位经由第四开关晶体管243和第二开关晶体管232K、232e和232B而写入保持电容22K、22e 和 22b。电路操作接下来，将给出根据上述实例2的像素电路的操作的描述，即，子像素20Κ、20<^Ρ 20β在每个显示模式下的操作。(1)模拟显示模式图12Α至图12G是用于描述根据实例2的像素电路在模拟显示模式下的操作的时序波形图。图12Α至图12G分别示出了信号线31、控制信号GATE1、用于红色的控制信号 GATE2k、用于绿色的控制信号GATE2e和用于蓝色的控制信号GATE2b、控制信号SR1或SR2以及控制信号SR3W电位的波形。在该实例中，为了驱动的目的，在每个水平时间段(1Η/线)内，将施加在液晶电容 21K、21e*21B的像素电极和对向电极之间的电压的极性反转，S卩，执行线反转驱动(AC驱动)。为了执行该线反转驱动，如图12A所示，在每水平时间段内，将反映灰度级的信号电位的极性(即，信号线31的电位)反转。在图12A中所示的反映灰度级的信号电位的波形中，高电平电位为Vddi，低电平电位为VSS1。此外，图12A示出了振幅从Vddi至Vssi变化的最大范围。实际上，信号线31的电位呈现根据灰度级而落在从Vddi至Vssi的范围内的电平。在示出了控制信号GATE1的波形的图12B中，高电平电位为VDD2，而低电平电位为 Vss20控制信号GATE1上升至高电平电位Vdd2，并在反映灰度级的信号电位从信号线31写入保持电容22K、22e和22b的写入时间段内保持在该电平。同样，在示出了控制信号GATE2k、GATE2e和GATE2b的波形的图12C、图12D和图12E 中，高电平电位为VDD2，低电平电位为VSS2。在反映灰度级的信号电位从信号线31写入保持电容22K、22jn22B的写入时间段内，S卩，在控制信号GATE1处于高电平电位Vdd2的时间段内， 控制信号GATE2K、GATE2g和GATE2b例如以红色、绿色和蓝色的顺序上升至高电平电位VDD2。应当注意，控制信号GATE2K、GATE2g和GATE2b保持在高电平电位Vdd2的时间段彼此不重叠。此外，在控制信号GATE2K、GATE2e和GATE2b保持在高电平电位Vdd2的时间段内，反映各颜色的灰度级的信号电位Vsig从图1中所示的信号线驱动部40分别输出至信号线31。同样，在示出了控制信号SR1或SR2* SR3的波形的图12F和图12G中，高电平电位为Vdd2，低电平电位为VSS2。在模拟显示模式下，控制信号SR1或SR2通常处于低电平电位 Vss2，并且控制信号SR3通常处于高电平电位VDD2。(2)存储器显示模式在存储器显示模式下，执行写入操作和刷新操作。写入操作将反映灰度级的信号电位从信号线31写入保持电容22K、22e和22b。刷新操作刷新由保持电容22K、22e和22B保持的电位。在这些操作中，例如，执行写入操作，以改变要显示的信息的内容。应当注意，适于将反映灰度级的信号电位从信号线31写入保持电容22Κ、22<^Π 22β的写入操作与模拟显示模式是相同的。因此，省略了对其的描述。图13Α至图131是用于描述在存储器显示模式下通过根据实例2的像素电路执行的刷新操作的时序波形图，示出了基于逐帧(IF)驱动的关系。图13Α至图13F分别示出了控制信号GATE^GATEpGATE^SRi或5&、5民以及CS电位Ves的波形。此外，图13G至图131分别示出了写入保持电容22Κ、22<^Π 22Β的信号电位PIXK、PIXG和PIXb的波形。如从图13A至图131中所示的时序波形显而易见的是，在每三帧中以脉冲形式产生控制信号GATE2K、GATE2e、GATE2B中的每个的高电平电位。相反，在每帧中以脉冲形式产生控制信号SR1或SR2的高电位。在每帧中以脉冲形式产生控制信号SR3W低电平电位。在每帧中，CS电位V。s在高电平电位和低电平电位之间交替。另一方面，在图13G、图13H和图131中，CS电位Vcs的波形由虚线表示，并且反映灰度级的信号电位PIXK、PIXe和PIXb的波形由实线表示。反映灰度级的信号电位PIXK、PIXe 和PIXb每帧都随着CS电位Vcs每帧的改变而改变。CS电位Vcs和信号电位PIXe, PIXg和 PIXb之间的电位关系每三帧发生改变。S卩，由用于各颜色的保持电容22K、22e和22b保持的电位PIXK、PIXe和PIXb每三帧发生极性反转并被刷新。自然地，信号电位PIXK、Pixe和PIXb之间的电位关系从先前极性反转和刷新操作保持到当前极性反转和刷新操作。因此，在该实例中，期望保持电容22K、22e 和22b具有足够大的电容，以便即使刷新率为每三帧一次，仍以保持反映灰度级的信号电位 PIXK、PIXG 和 PIXbo应当注意，控制信号GATE1在存储器显示模式下通常处于低电平电位。结果，第一开关晶体管231进入非导通状态(闭合开关状态)，从而使子像素20Κ、20<^Π 20β的每个与信号线31电隔离。接下来，将给出一帧内的操作的详细描述。图14Α至图14Ε是用于描述存储器显示模式下的扫描线操作的时序波形图。这里，将给出绿色(G)的子像素20e的操作作为实例。然而，用于其他颜色的子像素20k*20b以相同方式操作。图14A至图14E分别以放大方式示出了控制信号GATE2t；、SR1AR2和SR3以及CS电位Vcs在帧之间的边界处的波形。应当注意，在图14A至图14E中，当前帧由参考符号N来表示，下一帧由参考符号N+1来表示。在从紧随当前帧N的结束之前至紧随下一帧N+1的开始之后的给定时间段内，适于使第二开关晶体管232e进入导通或非导通状态的控制信号GATE2保持在高电平电位VDD2。 在紧随每帧的结束之前的给定时间段内，适于使第三开关晶体管242进入导通或非导通状态的控制信号SR1保持在高电平电位VDD2。在紧随每帧开始之后的给定时间段内，适于使第四开关晶体管243进入导通或非导通状态的控制信号SR2保持在高电平电位VDD2。适于使锁存电路244的控制晶体管Qnl3进入导通或非导通状态的控制信号SR3基本上呈现高电平电位VDD2。然而，在紧随从保持电容22e读取反映灰度级的信号电位PIXe开始之前，控制信号SR3下降至低电平电位Vss2。当经过给定时间段时，控制信号SR3再次呈现高电平电位VDD2。在控制信号SR1处于高电平电位Vdd2的时间段内，控制信号SR3处于高电平电位Vdd2。在(第二开关晶体管232e由于控制信号GATE2e上升至高电平电位Vdd2而进入导通状态的)帧之间的边界处，第三开关晶体管242由于控制信号SR1首先上升至高电平电位 Vdd2的而进入导通状态。结果，由保持电容22e保持的电位PIXe经由第二开关晶体管232e 和第三开关晶体管242而被读取，并被提供给锁存电路244的输入端。在控制信号SR1保持在高电平电位Vdd2的时间段内(S卩，在读取操作时间段内)，控制信号SR3上升至高电平电位VDD2，从而使控制晶体管I13进入导通状态并激活锁存电路 2440即，使能锁存电路M4的锁存功能。这将保持电容2 所保持的电位PIXe修复至其原始信号电位。即，恢复了保持电位PIXe的逻辑摆动。刷新操作被设计为使保持电位PIXe恢复其逻辑摆动。当刷新操作结束时，控制信号SR1再次下降至低电平电位Vss2，从而使控制晶体管 Qnl3进入非导通状态。此时，反映灰度级的信号电位PIXe (已在当前帧N内从保持电容22e 读取，已通过锁存电路244恢复其逻辑摆动并且反转其逻辑电平(极性))在包括MOS晶体管A12和I12的CMOS反相器的输入端出现。在下一帧N+1中，控制信号上升至高电平电位Vdd2，使第四开关晶体管243进入导通状态。结果，已通过锁存电路244恢复逻辑摆动并且反转逻辑电平的信号电位(即， 锁存电路M4的输出电压)经由第四开关晶体管243和第二开关晶体管23 而写入保持电容24。这使由保持电容2 保持的电位PIXe的极性反转。这一系列操作能够使由保持电容2 保持的电位PIXe的极性反转并且被刷新。然后，在刷新操作中没有对具有大负载容量的信号线31进行充电或放电。换言之，由于锁存电路M4以及开关晶体管231、23&、242和243的动作，由保持电容2 保持的电位PIXe可以在不对具有大负载容量的信号线31进行充电或放电的情况下使极性反转并且被刷新。 由保持电容22e保持的电位PIXe的上述极性反转和刷新操作在存储器显示模式下每三帧重复一次。这里，给出了对子像素2 执行的极性反转和刷新操作的描述。然而，在每帧中，对红色的子像素20κ、绿色的子像素2 *蓝色的子像素20B顺次执行上述操作。应当注意，顺序是任意的。根据上述实例2的像素电路提供了与根据实例1的像素电路相同的功能和效果。 即，保持电容22κ、24和2 在存储器显示模式下用作DRAM，从而比如果将SRAM用作存储器有助于更简单的像素结构。结果，在像素20的细微化方面，像素电路比使用SRAM作为存储器更有利。此外，在存储器显示模式下基本上不需要连接像素20和信号线31。S卩，在不对具有大负载容量的信号线31进行充电或放电的情况下，可以刷新由保持电容22κ、24和2 保持的电位PMK、PIXe和PMb。这提供了存储器显示模式下的甚至更低的功耗。再进一步，甚至根据实例2的像素电路通过首先使最后一个第二开关晶体管23 断开并且然后使第一开关晶体管231断开而提供了下面的功能和效果。S卩，在这些第二开关晶体管23、、23&和23 中的任何一个的断开时间段内，由于通过存在于第二开关晶体管的栅电极处的寄生电容的耦合而导致的影响多个子像素20κ、 20g和20b的条件对于这些子像素而言是相同的。这使得子像素20K、20e和20b的保持电容 22κ、24和2 能够保持期望的信号电位，从而避免由于通过寄生电容的耦合所导致的颜色间的不平衡。此外，根据(使用锁存电路244作为极性反转部2、的)实例2的像素电路比根据 (使用反相器电路241的)实例1的像素电路更有利之处在于，尽管电路构造稍复杂，仍可以保存极性已被反转的信号电位。3.变形例
在以上实施方式中描述了如下情况，S卩，为三个子像素20Κ、20<^Π20Β共同设置一个极性反转部对0\或2知)。然而，这仅为实例，并且本发明可应用于通常采用像素内选择器驱动方法的显示装置。因此，如实例中所描述的极性反转部对于本发明不是必要的。可选地，例如，可以在四个以上的像素(子像素)之间共用一个极性反转部对。更具体地，在能够进行彩色显示的液晶显示装置中，例如，可以在两个单元像素 (每个均由红色子像素、绿色子像素和蓝色子像素构成)之间(即，在六个子像素之间)共用一个极性反转部对。共用单极性反转部M的像素(子像素)越多，可以降低越多组成液晶显示面板IOa的电路部件，从而有助于提高液晶显示面板IOa的产量。4.应用例根据本发明的上述液晶显示装置可应用为遍布所有领域使用的各种电子设备的显示装置，以显示输送至电子设备或在电子设备中产生的视频信号的图像或视频。例如，液晶显示装置可应用为图15至图19G中所示的各种电子设备(包括数码照相机、膝上型个人计算机、诸如移动电话的个人数字助理以及摄像机)的显示装置。如上所述，使用根据本发明的液晶显示装置作为遍布所有领域使用各种的电子设备的显示装置有助于电子装置的更高清晰度和电子设备功耗的降低。即，从实施方式的描述中显而易见，根据本发明的液晶显示装置使用每个像素中的保持电容作为DRAM，从而有助于更简单的像素结构，因此能够使像素细微化。此外，当采用像素内选择器驱动方法时， 可以通过确保由于通过寄生电容的耦合所导致的影响多个子像素的条件对于这些子像素来说相同来保持颜色平衡。出于以上原因，根据本发明的液晶显示装置有助于各种电子设备的显示装置的更高的清晰度和改善的颜色再现性。根据本发明的液晶显示装置包括以模块形式密封的液晶显示装置。例如，对应于这些液晶装置中的一个的显示模块具有在像素阵列部周围的密封部(未示出)。该显示模块通过使用密封部作为粘合剂粘附诸如透明玻璃的对向部来形成的。该透明对向部可以包括滤色片和保护膜，并且进一步包括遮光膜。应当注意，FPC(柔性印刷电路板)的电路部可以被设置为在外部设备和像素阵列部之间交换信号和其他信息。以下将给出应用本发明的电子设备的具体实例的描述。图15是示出了应用本发明的电视机的外观的透视图。根据本应用例的电视机包括由前面板102、滤色玻璃103和其他部件组成的视频显示屏幕部101。该电视机是通过使用根据本发明的显示装置作为视频显示屏幕部101来制造的。图16Α和图16Β是示出了应用本发明的数码相机的外观的透视图。图16Α是正视图，图16Β是后视图。根据本应用例的数码照相机包括闪光发射部111、显示部112、菜单开关113、快门按钮114和其他部件。该数码相机是通过使用根据本发明的显示装置作为显示部112来制造的。图17是示出了应用本发明的膝上型个人计算机的外观的透视图。根据本应用例的膝上型个人计算机包括适于被操纵以输入文本或其他信息的键盘122、适于显示图像的显示部123以及主体121中的其他部件。该膝上型个人计算机是通过使用根据本发明的显示装置作为显示部123来制造的。图18是示出了应用本发明的摄像机的透视图。根据本应用例的摄像机包括主体部131、设置在正面侧表面以获取被摄物的图像的镜头132、摄像开始/停止开关133、显示部134以及其他部件。该摄像机是通过使用根据本发明的显示装置作为显示部134来制造的。图19A至图19G是示出了应用本发明的个人数字助理(诸如移动电话)的外观的示图。图19A是打开状态下的正视图，图19B是其侧视图，图19C是关闭状态下的正视图， 图19D是左视图，图19E是右视图，图19F是俯视图，图19G是仰视图。根据本应用例的移动电话包括上部壳体141、下部壳体142、连接部(该实例中的铰链)143、显示器144、副显示器145、画面灯146、照相机147和其他部件。根据本应用例的移动电话是通过使用根据本发明的显示装置作为显示器144和副显示器145来制造的。本发明包含于2010年6月M日向日本专利局提交的日本优先专利申请JP 2010-144152所公开的主题，其全部内容结合于此作为参考。本领域中的技术人员应当理解，根据设计要求和其他因素，可以进行各种修改、组合、子组合和变形，只要它们在所附权利要求或其等价物的范围内。
权利要求
1.一种液晶显示装置，包括第一开关元件，对于每个像素，所述第一开关元件为组成一个像素的多个子像素共同设置，所述第一开关元件的一端连接至信号线；多个第二开关元件，对于每个像素，为每个子像素设置一个所述第二开关元件，所述多个第二开关元件中的每个连接在所述多个子像素之一的像素电极与所述第一开关元件的另一端之间；以及驱动部，适于在所述第一开关元件的接通时间段内顺次接通和断开所述多个第二开关元件，并且首先断开按顺序最后接通的第二开关元件，然后断开所述第一开关元件。
2.根据权利要求1所述的液晶显示装置，其中，所述多个子像素中的每个均包括适于保持从所述信号线经由所述第一开关元件和所述多个第二开关元件中的每个提供的、反映灰度级的信号电位的电容元件，以及所述像素包括极性反转部，所述极性反转部为所述多个子像素共同设置，并适于使由所述多个子像素的电容元件保持的信号电位的极性反转，并且将极性已经反转的信号电位重新写入所述电容元件。
3.根据权利要求2所述的液晶显示装置，其中，所述第一开关元件在适于将反映灰度级的所述信号电位写入所述电容元件的第一操作模式下接通，并在适于读取所述电容元件保持的保持电位、利用所述极性反转部使所述电位的极性反转、并且将极性已经反转的电位重新写入所述电容元件的第二操作模式下断开，以及所述多个第二开关元件在所述第一操作模式和所述第二操作模式下，在读取所述电容元件保持的保持电位的读取时间段内，并且在已经利用极性反转部使其极性反转的电位重新写入所述电容元件的重写入时间段内接通。
4.根据权利要求3所述的液晶显示装置，其中，所述极性反转部包括适于反转由所述多个子像素的电容元件保持的信号电位的极性的反相器电路。
5.根据权利要求3所述的液晶显示装置，其中，所述极性反转部包括适于反转由所述多个子像素的电容元件保持的信号电位的极性并且保持极性已经反转的电位的锁存电路。
6.根据权利要求4所述的液晶显示装置，其中，所述极性反转部包括第三开关元件，连接在所述第一开关元件的另一端与所述反相器电路或所述锁存电路的输入端之间，所述第三开关元件适于在所述第一操作模式下断开，并在所述第二操作模式下、在所述读取时间段内接通，从而经由所述多个第二开关元件读取由所述电容元件保持的电位，并将所述电位提供给所述反相器电路或所述锁存电路的输入端；以及第四开关元件，连接在所述第一开关元件的另一端与所述反相器电路或所述锁存电路的输出端之间，所述第四开关元件适于在所述第一操作模式下断开，并在所述第二操作模式下、在所述重写入时间段内接通，从而经由所述多个第二开关元件将已经利用所述反相器电路或所述锁存电路使其极性反转的电位写入所述电容元件。
7.一种液晶显示装置的驱动方法，所述液晶显示装置包括第一开关元件，对于每个像素，所述第一开关元件为组成一个像素的多个子像素共同设置，所述第一开关元件的一端连接至信号线；以及多个第二开关元件，为每个子像素设置一个所述第二开关元件，所述多个第二开关元件中的每个连接在所述多个子像素之一的像素电极与所述第一开关元件的另一端之间，所述驱动方法包括在所述第一开关元件的接通时间段内顺次接通和断开所述多个第二开关元件；以及首先断开按顺序最后接通的第二开关元件，然后断开所述第一开关元件。
8. 一种具有液晶显示装置的电子设备，所述液晶显示装置包括 第一开关元件，对于每个像素，所述第一开关元件为组成一个像素的多个子像素共同设置，所述第一开关元件的一端连接至信号线；多个第二开关元件，对于每个像素，为每个子像素设置一个所述第二开关元件，所述多个第二开关元件中的每个连接在所述多个子像素之一的像素电极与所述第一开关元件的另一端之间；以及驱动部，适于在所述第一开关元件的接通时间段内顺次接通和断开所述多个第二开关元件，并且首先断开按顺序最后接通的第二开关元件，然后断开所述第一开关元件。
全文摘要
本发明公开了液晶显示装置、其驱动方法以及电子设备。一种液晶显示装置，包括对于每个像素，第一开关元件，为组成一个像素的多个子像素共同设置，第一开关元件使其一端连接至信号线；对于每个像素，多个第二开关元件，为每个子像素设置一个第二开关元件，多个第二开关元件中的每个连接在多个子像素之一的像素电极与第一开关元件的另一端之间；以及驱动部，适于在第一开关元件的接通时间段内顺次接通和断开多个第二开关元件，并且首先断开按顺序最后接通的第二开关元件，然后断开第一开关元件。
文档编号G09G3/36GK102298914SQ201110164468
公开日2011年12月28日 申请日期2011年6月17日 优先权日2010年6月24日
发明者寺西康幸 申请人:索尼公司
最新回复(0)