内部显示器端口接口测试方法和设备的制作方法
专利名称：内部显示器端口接口测试方法和设备的制作方法
技术领域：
本申请涉及内部显示器端口(iDP)接口测试方法和设备，更具体地涉及用于在 iDP接口内测试吸收(sink)设备的方法和设备。
背景技术：
由于诸如重量轻、纤薄外观和低功耗驱动等特征，液晶显示器不断地扩大其应用范围。液晶显示器被用作诸如笔记本PC等便携式计算机、办公自动化设备、音频/视频设备、室内和室外广告显示设备等等。液晶显示器控制施加给液晶单元的电场从而调制自背光单元提供的光，从而显示图像。为了满足用户对于高分辨率显示性能的需求，液晶显示器已经逐渐地实现了用于视频数据的在高信道传输带宽和高帧刷新率上的高图像质量图像。当前，在电视机系统内， 在生成将要在液晶显示面板上显示的视频数据的片上系统(“S0C”)和控制液晶显示面板的驱动电路的操作定时的定时控制器之间的视频数据传输使用了 LVDS (低压差分信号)接口。LVDS接口的优点在于由于使用低压摆动电平和差分信号对，它具有低功耗并较少受到外部噪声的影响，但是由于数据传输率的限制，不适用于传输高分辨率的视频数据。DP(显示器端口)接口是由视频电子标准协会(VESA)规定的接口，并且是将作为现有内部接口标准的LVDS和作为外部连接标准的DVI (数字可视接口)合二为一的接口方案。DP接口是不仅能进行芯片之间的内部连接而且能以数字的方式进行产品之间的外部连接的技术。因为将两个分离的接口集成为一体，因而通过加宽数据带宽可以支持更高的颜色深度和分辨率。DP接口具有最高10. SGbps的带宽，其是现有DVI (最高4. 95Gbps)的两倍或更高，并且通过使用微分组结构支持多流，能够通过一条连接同时传输最高IOSOi (三个1080p)的六个流。此外，DP接口安装IMbps带宽的双向辅助信道，因而可以同时支持诸如屏幕聊天和网际电话(VoIP)的应用。图1图示用于由DP接口标准表示的吸收抖动容限测试的电路配置。参见图1，DP接口测试设备包括压力信号生成器(SSG)51、时钟模式生成器52、辅助信道控制器53和测试固定装置54。接收侧DP吸收设备55是所要测试的元件，并用作在DP接口内的接收电路。压力信号生成器51、时钟模式生成器52和辅助信道控制器53连接至测试固定装置54的通路输入端和辅助输入端。测试固定装置54通过测试连接器连接至接收侧DP吸收设备(55)，还通过另一测试连接器连接至压力信号生成器51、时钟模式生成器52和辅助信道控制器53。通过连接至这两个连接器的负载阻抗匹配，测试固定装置54在没有频率损失的情况下中继信号传输。 除了连接至主链路通路的端子和辅助信道端之外，测试固定装置54还包括HPD (热插检测)端。在用于DP接口的测试方法中，HPD使得能够获知在测试固定装置M和接收侧DP吸收设备阳之间的连接状态。压力信号生成器51输出包括符号间干扰(ISI)、随机抖动(RJ)和正弦抖动(SJ) 等的测试数据。自压力信号生成器51输出的测试数据是具有正负信号的差分信号对，并通过分别由一对信号线形成的主链路通道发送给测试固定装置M。时钟模式生成器52生成在DP接口标准内定义的D24. 3(方形时钟模式)时钟信号，从而反映影响传输线路的串扰分量。D24. 3时钟信号模式是诸如11001100等的时钟模式。通过用来传输测试数据的每一主链路通路中的两个通路，来传输自时钟模式生成器52 输出的时钟信号。测试者通过在每次执行测试时使用辅助信道设置DPCD(显示器端口配置数据)的 LINK_BW_SET (地址0x100)，来设置作为传输速率的1. 62Gbps和2. 70Gbps的一个链路速率，并且以相同的方式，通过设置LANE_C0UNT_SET(地址0x101)设置所要测试的通路。典型地，将吸收设备压力测试分类成链路时钟锁定测试、符号锁定测试、PRBS (伪随机比特序列)计数器测试和BER (误比特率)测试。在链路时钟锁定测试中，压力信号生成器51发送测试数据，其中将抖动插入到在 DP接口标准中定义的D10. 2模式内。接收侧DP吸收设备55将当恢复其中插入有抖动的 D10. 2模式时生成的恢复错误数量存储在内部DPCD寄存器的指定字段内。测试者通过辅助信道控制器53请求链路时钟锁定测试的恢复错误数量，监视自接收侧DP吸收设备55发送的链路时钟锁定测试的恢复错误数量，因而可以检查接收侧DP吸收设备55恢复测试数据的情况。在符号锁定测试中，压力信号生成器51发送其中插入抖动的符号锁定模式，接收侧DP吸收设备55将当恢复其中插入抖动的该符号锁定模式时生成的恢复错误量存储在内部DPCD寄存器的指定字段内。测试者通过辅助信道控制器53请求用于符号锁定测试的恢复错误量，监视自接收侧DP吸收设备55发送的用于符号锁定测试的恢复错误量，从而可以检查接收侧DP吸收设备55恢复测试数据的情况。如果通过主链路通路的链路训练满足用于通过链路时钟锁定测试和符号锁定测试的条件，则压力信号生成器51将测试数据模式改变成PRBS7模式，该PRBS7模式是在其中插入错误之后按照相对于该模式定义的数量而发送的。接收侧DP吸收设备55对在所接收的PRBS7模式内的错误进行计数，将其结果存储在内部DPCD寄存器的指定字段内。测试者通过辅助信道控制器53请求错误计数结果，监视自接收侧DP吸收设备55发送的错误计数结果，从而可以检查接收侧DP吸收设备55的错误计数器是否正常工作。如上所述，当验证了接收侧DP吸收设备55的全部功能时，压力信号生成器51在给定时间内发送其中插入抖动的PRBS7模式，并且如果在给定时间内由接收侧DP吸收设备 55检测到的BER等于或小于1E-9错误/秒，则接收侧DP吸收设备55可以通过测试。该DP接口测试方法需要辅助信道AUX，还需要在接收侧DP吸收设备55内部的 DP⑶寄存器。此外，除了用于发送数据的主链路通路之外，该DP接口测试方法需要用于发送辅助信道的分别通路，并需要DP⑶寄存器和处理该寄存器的逻辑。此外，DP接口还通过辅助信道通信执行读写，并需要用于检查它的接口软件。因此，用于实现该DP接口测试方法的成本很高。
近年来，VESA已经定义了 iDP接口标准。iDP接口已经基于现有的DP接口被优化为在片上系统(SoC)和显示设备的定时控制器之间的接口。iDP接口支持用于发送差分信号对的通路的3. 24Gbps的串行数据链路速率，因而可以以低通路计数来发送高色彩深度、 分辨率和帧刷新率的视频数据。iDP接口并不以与DP接口相同的方式分别地使用时钟传输线路，因而需要接收电路Rx执行用于恢复时钟信号的CDR(时钟和数据恢复)处理。另一方面，因为在iDP接口内不存在辅助信道AUX，因此不能以与DP接口相同的方式测试接收侧吸收设备。
发明内容
本文献的实施例提供适合于测试在iDP接口内的接收侧吸收设备的iDP接口测试方法和设备。根据本文献的实施例，提供iDP接口测试方法，包括将测试时钟发送给iDP吸收设备；根据当执行用于测试时钟的时钟锁定操作时从iDP吸收设备输出的HPD信号的测量结果，确定在iDP吸收设备内的链路时钟锁定操作是否成功；如果在iDP吸收设备内的链路时钟锁定操作是成功的，则将测试数据和任意视频数据发送给iDP吸收设备；根据当执行用于测试数据和任意视频数据的符号锁定操作时从iDP吸收设备输出的HPD信号的测量结果，确定在iDP吸收设备内的符号锁定操作是否成功；和在给定时间内计数HPD信号的触发数量，比较该计数结果与预定参考值，和根据比较结果确定iDP吸收设备的链路稳定性。根据本文献的实施例，提供iDP接口测试设备，包括配置以生成测试时钟的测试时钟生成器；配置以生成测试数据和任意视频数据的测试数据生成器；iDP吸收设备，配置以当用于测试时钟的时钟锁定操作成功时使HPD信号具有高逻辑电平，当用于测试数据和任意视频数据的符号锁定操作成功时将HPD信号维持在高逻辑电平内，当时钟锁定操作和符号锁定失败时使HPD信号具有低逻辑电平；测试固定装置，配置以连接在测试时钟生成器和测试数据生成器以及iDP吸收设备之间，和将测试时钟、测试数据和任意视频数据发送给iDP吸收设备；配置以计数HPD信号的触发数量的计数器；和测试确定单元，配置以根据当执行测试时钟的时钟锁定操作时生成的HPD信号的测量结果，确定在iDP吸收设备内的链路时钟锁定操作是否成功；根据当执行用于测试数据和任意视频数据的符号锁定操作时HPD信号的测量结果，确定在iDP吸收设备内的符号锁定操作是否成功；和比较计数器输出与预定参考值，和根据比较结果确定iDP吸收设备的链路稳定性。
包括以提供本发明的进一步理解和并入和构成本说明书一部分的附示本发明的实施例，和说明书一起用于解释本发明的原理。在附图中图1是图示DP接口测试设备的方框图；图2图示根据本文献实施例的iDP发送电路和iDP接收电路；图3是图示通过在iDP接口内的主链路通路发送的3. 24Gbps链路符号时钟的例子的波形；图4和图5是在iDP接口标准内定义的在iDP发送电路和iDP接收电路之间的操作过程中的定时边界的定时图6和图7是图示根据本文献实施例的iDP接口测试设备的方框图；图8是图示根据本文献实施例的iDP接口测试方法的流程图；和图9是图示根据本文献实施例的显示设备的方框图。
具体实施例方式在下文中，将参考附图详细描述本文献的实施例。相同的参考数字在全文中指示相同的单元。在下文描述中，当确定本文献相关的公知功能或配置的详细描述不必要地模糊本发明的主旨时，将省略其详细描述。参见图2和图3，iDP接口包括连接在iDP发送电路10和iDP接收电路20之间的多个主链路通路31。每条通路31包括用于发送差分信号对的一对线路。而且，iDP接口包括HPD (热插检测)发送线路32。iDP发送电路10是源设备，并检测通过HPD发送线路32 接收的HPD信号。在从HPD信号上升沿开始将HPD信号维持在高逻辑电平的周期内，经由主链路通路31，iDP发送电路10发送用ANSI 8B/10B编码方案编码的主链路数据。iDP接收电路20是吸收设备，接收通过主链路通路31发送的Mvid值，并在消隐间隔内使用M/N PLL 21恢复像素时钟PXLCLK。此外，iDP接收电路20在待机模式中将具有低逻辑电平的 HPD信号发送给iDP发送电路10，并在待机模式中锁定自M/N PLL 21输出的像素时钟和数据符号相位。不存在用于在iDP发送电路10和iDP接收电路20之间传输时钟的线路。因此， 通过将通过主链路通路31接收的主链路数据的链路符号时钟LSCLK乘以Mvid/48的倍增系数，iDP接收电路20的M/N PLL 21恢复像素时钟PXLCLK。链路符号时钟LSCLK的串行比特率是3. 24Gbps/通路，其频率fLSCLK是324MHz/秒。Mvid值是可以使用8比特获得的 0和255之间的整数。在iDP接口内，使用HPD信号生成链路训练，换句话说，在发送视频数据之前，在 iDP发送电路10和iDP接收电路20之间的链路时钟锁定操作和符号锁定操作。当链路时钟锁定和符号锁定被解锁、并因而未形成与iDP发送电路10的链路时，iDP接收电路20将 HPD信号下拉至低逻辑电平。当HPD信号反转至低逻辑电平时，iDP发送电路10将在iDP 接口标准内定义的链路时钟锁定模式数据D10. 2(TPAT1)发送至iDP接收电路20，从而在已经经过了图4和图5所示的反应时间tT1D之后，生成链路时钟锁定和符号锁定。在iDP接收电路20内重新生成链路时钟锁定需要的时间是图4和图5所示的t·，而iDP接收电路 20在该周期内将HPD信号维持在低逻辑电平内。当生成链路时钟锁定时，iDP接收电路20将HPD信号上拉至高逻辑电平，并在已经经过了反应时间tT2D之后，iDP发送电路10将用于生成符号锁定的符号锁定模式数据TPAT2 发送给iDP接收电路20。需要iDP接收电路20在图4中的最大tT2P κχ内完成符号锁定操作。iDP发送电路10将视频数据模式发送给iDP接收电路20，同时iDP接收电路20维持在符号锁定，并将HPD信号维持在高逻辑电平。iDP接收电路20将HPD信号维持在高逻辑电平，直到与iDP发送电路10的链路再次故障。图4和图5是图示在iDP接口标准内定义的在iDP发送电路10和iDP接收电路 20之间的操作过程中的定时边界。在图4和图5中，时间tT1D是等待时间，直到在iDP接收电路20将HPD信号下拉至低逻辑电平之后iDP发送电路10发送链路时钟锁定模式TPAT1。时间tT1D是从HPD信号的下拉点开始的最小0微秒至最大50微秒的允许范围，时间t·是当HPD信号维持在低逻辑电平内的时间。时间t·是从HPD信号的下拉点开始的最小50微秒至最大500微秒的允许范围。当在时间t·内成功地执行链路时钟锁定时，iDP接收电路20将HPD信号上拉至高逻辑电平。根据该实施例，如果即使在从HPD 信号的下拉点开始已经经过了 500微秒之后iDP接收电路20仍未维持在链路时钟锁定中， 则iDP发送电路10确定链路恢复失败。时间tT2D是在iDP接收电路20将HPD信号上拉至高逻辑电平之后直到iDP发送电路10发送符号锁定模式数据TPAT2为止的等待时间。时间tT2D是从HPD信号的上拉点开始的最小0微秒至最大50微秒的允许范围。时间tT2P κχ是在iDP接收电路20将HPD信号上拉至高逻辑电平之后直到iDP发送电路10发送符号锁定模式数据TPAT2的等待时间。时间tT2P κχ是从HPD信号的上拉点开始的从最小0微秒至50微秒的允许范围。时间tT2D τχ是iDP发送电路10将符号锁定模式数据TPAT2发送给iDP接收电路 20的时间。需要iDP接收电路20在时间tT2P κχ丨后在最大80微秒内继续符号锁定。时间tHPP是在HPD信号的上升沿和下降沿之间的时间。将时间tHPP设置为最大2 毫秒。iDP接口没有DP⑶和辅助信道。本文献的实施例提供了用于根据iDP接口标准的 HPD规范，而不使用DPCD和辅助信道，来测试当为iDP接收电路20执行吸收设备测试时是否成功地执行链路时钟锁定和符号锁定的方法和设备。图6和图7图示根据本文献实施例的iDP接口测试设备。参见图6和图7，该iDP接口测试设备包括测试数据生成器201、测试时钟生成器 202、HPD监视器203和测试固定装置100。如图6和图7所示，iDP接收电路200内嵌有计数器301，或者连接至外部计数器 301。计数器301在iDP接口测试期间对HPD信号的触发数量或触发频率进行计数。计数器 301连接至测试确定单元400，并将计数结果发送至测试确定单元400。测试确定单元400 将预置参考值与来自计数器301的计数结果进行比较，从而确定该iDP接收电路300是否通过测试。测试数据生成器201和测试时钟生成器202通过测试电缆和测试连接器连接至测试固定装置100的主链路通路端子，HPD监视器203通过测试电缆和测试连接器连接至测试固定装置100的HPD端子。测试固定装置100具有主链路通路端子和HPD端子。测试固定装置100通过测试电缆和测试连接器连接至主链路通路端子和iDP接收电路300的HPD端子，并通过另一测试电缆和测试连接器连接至测试数据生成器201、测试时钟生成器202和HPD监视器203。 测试固定装置100通过连接至两个连接器的负载的阻抗匹配，在没有频率损失的情况下中继信号传输。通过还用于在DP接口内的吸收设备测试的压力信号生成器(SSG)，可以实现测试数据生成器201。通过还用于DP接口内的吸收设备测试的时钟模式生成器，可以实现测试时钟生成器202。可以通过示波器简单地实现HPD监视器203。
图8是图示根据本文献实施例的iDP接口测试方法的控制程序的流程图。将参考图6和图7所示的设备配置来描述该测试方法。在iDP接收电路300即iDP吸收设备内执行的时钟锁定操作和符号锁定操作与现有iDP吸收设备内的操作基本上相同。例如，在iDP 吸收设备内的时钟和符号锁定操作可以使用在“A 2. 7Gbps&l. 62Gbps Dual-Mode Clock and Data Recovery for Display Port by Seung-won Lee, Jae-ffook Yoo, Jin-Ku Kang Dept. of Electronics Engineering INHA University,2008 International SoC Design Conference”中公开的数据和时钟恢复方法。因此，将省略在iDP吸收设备内执行的时钟锁定操作和符号锁定操作的详细描述。参见图6至图8，测试数据生成器201通过测试固定装置100和主链路通路，将具有D10. 2模式的测试数据发送给iDP接收电路300，该D10. 2模式包括抖动并满足iDP TP3 眼罩(EYE mask) 0此外，测试时钟生成器202还将D24. 3时钟信号模式发送给传输测试数据的每条主链路通路的两个线路，以便检查串扰对传输线路的影响(Si)。当在最大t·内维持在链路时钟锁定时，iDP接收电路300将HPD信号上拉至高逻辑电平。在本文献的实施例中，确定HPD信号是否在最大t·内上拉至高逻辑电平，并且如果HPD信号在最大内(当从HPD信号的下拉点开始已经经过了 500微秒时的时间点) 未反转至高逻辑电平，则确定链路时钟锁定失败(S3)。如果HPD信号在最大t·内上拉至高逻辑电平，则检查符号锁定是否成功。在考虑封闭系统的情况下设计该iDP接口。因此， 在iDP接口内，在HPD信号的低逻辑部分内，迅速地发送视频数据，而不在发送符号锁定模式数据之后单独地检查锁定或未锁定。在本文献的实施例中，通过步骤S4至S7，通过测量时间tm，间接地确定在iDP接收电路内是否产生符号锁定以及链路稳定性。在步骤S7,如果HPD信号在时间内反转至低逻辑电平，则确定符号锁定失败。在步骤S5，测试确定单元400在链路时钟锁定成功之后，将其中插入抖.动的符号锁定模式发送至iDP接收电路300 (S4)。测试确定单元400检查HPD信号是否维持在高逻辑电平达到2毫秒(S6)。如果在即便已经经过了 2毫秒之后HPD信号仍维持在高逻辑电平内(S7)，则确定成功地执行了链路时钟锁定和符号锁定。如图4和图5所示，计数器301对HPD信号的触发频率或触发数量进行计数，并输出操作时间的计数结果。测试确定单元400在给定时间内对HPD信号的触发数量与预置参考值X进行比较，并输出测试结果。例如，如果触发数量在给定时间内大于参考值X，则测试确定单元400确定在iDP接收电路300内的CDR操作不稳定，因而链路稳定性低，然后它输出失败。如果HPD信号的触发数量在给定时间内等于或小于参考值X，则测试确定单元400 确定链路稳定性高并输出通过(S9至S12)。此外，测试确定单元400还接收时间测量结果， 例如用于HPD信号的时间t·和tHPP，以及来自计数器301的输出，定量输出时间t·和tHPP 以及在给定时间内的触发数量，并输出链路时钟锁定和符号锁定是否成功。通过经HPD监视器203自己确定HPD信号，测试者可以确定iDP接收电路300的测试结果。如上所述，在本文献的实施例中，在iDP接口内，通过使用间接测量链路状态以及在iDP发送电路10和iDP接收电路20和300之间的连接，在没有辅助信道的情况下，可以实现iDP接口的链路稳定性测试。此外，在本文献的实施例中，还可以通过使用HPD信号和在iDP接收电路300内部或外部安装的计数器301，来量化测量iDP接口链路稳定性，并有效地监视其测量结果。在此，在图8中的步骤S9和S10，可以将给定时间和参考值X设置为由iDP接口的设计者或销售商改变。根据本文献实施例的通过iDP接口测试的iDP接口可以应用于如图9所示的显示设备。图9是图示根据本文献实施例的显示设备的方框图。在图9中，该显示设备包括显示面板500、SoC 600、定时控制器700、数据驱动电路 510和扫描确定电路520。该显示面板500安装有相互交叉的数据线和扫描线(或栅线)。该显示面板500 包括由数据线和扫描线定义的以矩阵方式形成的像素。薄膜晶体管(TFT)设置在数据线和扫描线的交叉点上。该显示面板500可以通过平板显示器的显示面板实现，例如液晶显示器(LCD)、场发射显示器(FED)、等离子显示面板(PDP)、包括无机或有机发光二极管的电致发光(EL)设备或者电泳显示器(EPD)。如果用IXD的显示面板实现显示面板500，则背光单元是必需的。可以通过直接型背光单元或边缘型背光单元实现背光单元。SoC 600内嵌有iDP发送电路10，通过上述iDP接口将包括视频数据信息的主链路数据发送给定时控制器700。内嵌在定时控制器700内的iDP接收电路20和300通过将主链路数据的链路时钟LSCLK乘以倍增系数Mvid/48来恢复像素时钟PXLCLK，使用像素时钟PXLCLK对数字视频数据进行采样，和将所采样的数字视频数据发送给数据驱动电路 510。此外，定时控制器700还根据像素时钟PXLCLK生成用于控制数据驱动电路510和扫描驱动电路520的操作定时的定时控制信号。用于在定时控制器700和数据驱动电路510 之间进行数据传输的接口可以通过微型LVDS接口来实现，但是并不限制于此。例如，在定时控制器700和数据驱动电路510之间的接口可以使用在本申请人已经提交的美国专利申 it No. 12/543，996(2009 年 8 月 19 日)、美国专利申请 No. 12/461，652 (2009 年 8 月 19 日) 等中推荐的接口技术。数据驱动电路510在定时控制器700的控制之下锁存数字视频数据。数据驱动电路510将数字视频数据转换成输出给数据线路的数据电压。在定时控制器700的控制下， 扫描驱动电路520将与数据电压同步的扫描脉冲顺序地提供给扫描线路。如上所述，根据本文献，根据在iDP接口内的HPD信号便可以检查iDP接口链路稳定性，而不依赖于辅助信道。此外，可以通过使用对HPD信号的触发数量进行计数的计数器来量化地测量iDP接口链路稳定性。尽管已经参考其多个说明性实施例描述了实施例，但是应当理解本领域的技术人员可以推导出多种其它的修改和实施例，将落入本公开文本的原理范围之内。更具体地，可以在本公开文本、附图和权利要求书的保护范围之内的主题组合装置的组成部件和/或装置内实现各种变型和修改。除了在组成部件和/或装置内的变型和修改之外，替代使用对于本领域的技术人员来说也将是显而易见的。
权利要求
1.一种iDP接口测试方法，包括 将测试时钟发送给iDP吸收设备；根据当执行用于测试时钟的时钟锁定操作时从iDP吸收设备输出的HPD信号的测量结果，确定在iDP吸收设备内的链路时钟锁定操作是否成功；如果在iDP吸收设备内的链路时钟锁定操作是成功的，则将测试数据和任意视频数据发送给iDP吸收设备；根据当执行用于测试数据和任意视频数据的符号锁定操作时从iDP吸收设备输出的 HPD信号的测量结果，确定在iDP吸收设备内的符号锁定操作是否成功；和在给定时间内对HPD信号的触发数量进行计数，比较该计数结果与预定参考值，并根据比较结果确定iDP吸收设备的链路稳定性。
2.根据权利要求1所述的方法，其中确定在iDP吸收设备内的链路时钟锁定操作是否成功的步骤包括测量从HPD信号的下拉点到上拉点的第一时间；和如果在第一时间内HPD信号的电平未从低逻辑电平改变成高逻辑电平，则确定在iDP 吸收设备内的链路时钟锁定操作失败。
3.根据权利要求1所述的方法，其中确定在iDP吸收设备内的符号锁定操作是否成功的步骤包括测量当HPD信号在从HPD信号的上拉点至随后的下拉点都维持在高逻辑电平时的第二时间；和如果HPD信号电平在第二时间内从高逻辑电平改变成低逻辑电平，则确定在iDP吸收设备内的符号锁定操作失败。
4.根据权利要求1所述的方法，其中对HPD信号的触发数量进行计数的步骤包括如果在给定时间内HPD信号的触发数量大于参考值，则确定iDP吸收设备的链路稳定性低。
5.一种iDP接口测试设备，包括配置以生成测试时钟的测试时钟生成器； 配置以生成测试数据和任意视频数据的测试数据生成器；iDP吸收设备，配置以当用于测试时钟的时钟锁定操作成功时使HPD信号具有高逻辑电平，当用于测试数据和任意视频数据的符号锁定操作成功时将HPD信号维持在高逻辑电平，以及当时钟锁定操作和符号锁定失败时使HPD信号具有低逻辑电平；测试固定装置，配置以连接在所述测试时钟生成器和测试数据生成器与所述iDP吸收设备之间，并将测试时钟、测试数据和任意视频数据发送给iDP吸收设备； 配置以对HPD信号的触发数量进行计数的计数器；和测试确定单元，配置以根据当执行测试时钟的时钟锁定操作时生成的HPD信号的测量结果，确定在iDP吸收设备内的链路时钟锁定操作是否成功；根据当执行用于测试数据和任意视频数据的符号锁定操作时HPD信号的测量结果，确定在iDP吸收设备内的符号锁定操作是否成功；以及将计数器的输出与预定参考值进行比较，并根据比较结果确定iDP吸收设备的链路稳定性。
6.根据权利要求5所述的设备，其中测试确定单元测量从HPD信号的下拉点至上拉点的第一时间，并且如果HPD信号的电平在第一时间内未从低逻辑电平改变成高逻辑电平，则确定在iDP吸收设备内的链路时钟锁定操作失败。
7.根据权利要求5所述的设备，其中测试确定单元测量当HPD信号在从HPD信号的上拉点至随后的下拉点维持在高逻辑电平时的第二时间，并且如果HPD信号的电平在第二时间内从高逻辑电平改变成低逻辑电平，则确定在iDP吸收设备内的符号锁定操作失败。
8.根据权利要求5所述的设备，其中如果在给定时间内HPD信号的触发数量大于参考值，则测试确定单元确定iDP吸收设备的链路稳定性低。
9.根据权利要求5所述的设备，其中所述计数器内嵌在iDP吸收设备内，或安装在iDP 吸收设备之外。
全文摘要
一种iDP接口测试方法，包括将测试时钟发送给iDP吸收设备；根据当执行用于测试时钟的时钟锁定操作时HPD信号的测量结果，确定在iDP吸收设备内的链路时钟锁定操作是否成功；如果在iDP吸收设备内的链路时钟锁定操作是成功的，则将测试数据和任意视频数据发送给iDP吸收设备；当执行用于测试数据和任意视频数据的符号锁定操作时，确定在iDP吸收设备内的符号锁定操作是否成功；以及将计数的结果与预定参考值进行比较，根据比较结果确定iDP吸收设备的链路稳定性。
文档编号G09G3/00GK102290018SQ20111016881
公开日2011年12月21日 申请日期2011年6月17日 优先权日2010年6月17日
发明者朴东远, 李青皓, 金成勋, 金成源 申请人:乐金显示有限公司
技术领域：
本申请涉及内部显示器端口(iDP)接口测试方法和设备，更具体地涉及用于在 iDP接口内测试吸收(sink)设备的方法和设备。
背景技术：
由于诸如重量轻、纤薄外观和低功耗驱动等特征，液晶显示器不断地扩大其应用范围。液晶显示器被用作诸如笔记本PC等便携式计算机、办公自动化设备、音频/视频设备、室内和室外广告显示设备等等。液晶显示器控制施加给液晶单元的电场从而调制自背光单元提供的光，从而显示图像。为了满足用户对于高分辨率显示性能的需求，液晶显示器已经逐渐地实现了用于视频数据的在高信道传输带宽和高帧刷新率上的高图像质量图像。当前，在电视机系统内， 在生成将要在液晶显示面板上显示的视频数据的片上系统(“S0C”)和控制液晶显示面板的驱动电路的操作定时的定时控制器之间的视频数据传输使用了 LVDS (低压差分信号)接口。LVDS接口的优点在于由于使用低压摆动电平和差分信号对，它具有低功耗并较少受到外部噪声的影响，但是由于数据传输率的限制，不适用于传输高分辨率的视频数据。DP(显示器端口)接口是由视频电子标准协会(VESA)规定的接口，并且是将作为现有内部接口标准的LVDS和作为外部连接标准的DVI (数字可视接口)合二为一的接口方案。DP接口是不仅能进行芯片之间的内部连接而且能以数字的方式进行产品之间的外部连接的技术。因为将两个分离的接口集成为一体，因而通过加宽数据带宽可以支持更高的颜色深度和分辨率。DP接口具有最高10. SGbps的带宽，其是现有DVI (最高4. 95Gbps)的两倍或更高，并且通过使用微分组结构支持多流，能够通过一条连接同时传输最高IOSOi (三个1080p)的六个流。此外，DP接口安装IMbps带宽的双向辅助信道，因而可以同时支持诸如屏幕聊天和网际电话(VoIP)的应用。图1图示用于由DP接口标准表示的吸收抖动容限测试的电路配置。参见图1，DP接口测试设备包括压力信号生成器(SSG)51、时钟模式生成器52、辅助信道控制器53和测试固定装置54。接收侧DP吸收设备55是所要测试的元件，并用作在DP接口内的接收电路。压力信号生成器51、时钟模式生成器52和辅助信道控制器53连接至测试固定装置54的通路输入端和辅助输入端。测试固定装置54通过测试连接器连接至接收侧DP吸收设备(55)，还通过另一测试连接器连接至压力信号生成器51、时钟模式生成器52和辅助信道控制器53。通过连接至这两个连接器的负载阻抗匹配，测试固定装置54在没有频率损失的情况下中继信号传输。 除了连接至主链路通路的端子和辅助信道端之外，测试固定装置54还包括HPD (热插检测)端。在用于DP接口的测试方法中，HPD使得能够获知在测试固定装置M和接收侧DP吸收设备阳之间的连接状态。压力信号生成器51输出包括符号间干扰(ISI)、随机抖动(RJ)和正弦抖动(SJ) 等的测试数据。自压力信号生成器51输出的测试数据是具有正负信号的差分信号对，并通过分别由一对信号线形成的主链路通道发送给测试固定装置M。时钟模式生成器52生成在DP接口标准内定义的D24. 3(方形时钟模式)时钟信号，从而反映影响传输线路的串扰分量。D24. 3时钟信号模式是诸如11001100等的时钟模式。通过用来传输测试数据的每一主链路通路中的两个通路，来传输自时钟模式生成器52 输出的时钟信号。测试者通过在每次执行测试时使用辅助信道设置DPCD(显示器端口配置数据)的 LINK_BW_SET (地址0x100)，来设置作为传输速率的1. 62Gbps和2. 70Gbps的一个链路速率，并且以相同的方式，通过设置LANE_C0UNT_SET(地址0x101)设置所要测试的通路。典型地，将吸收设备压力测试分类成链路时钟锁定测试、符号锁定测试、PRBS (伪随机比特序列)计数器测试和BER (误比特率)测试。在链路时钟锁定测试中，压力信号生成器51发送测试数据，其中将抖动插入到在 DP接口标准中定义的D10. 2模式内。接收侧DP吸收设备55将当恢复其中插入有抖动的 D10. 2模式时生成的恢复错误数量存储在内部DPCD寄存器的指定字段内。测试者通过辅助信道控制器53请求链路时钟锁定测试的恢复错误数量，监视自接收侧DP吸收设备55发送的链路时钟锁定测试的恢复错误数量，因而可以检查接收侧DP吸收设备55恢复测试数据的情况。在符号锁定测试中，压力信号生成器51发送其中插入抖动的符号锁定模式，接收侧DP吸收设备55将当恢复其中插入抖动的该符号锁定模式时生成的恢复错误量存储在内部DPCD寄存器的指定字段内。测试者通过辅助信道控制器53请求用于符号锁定测试的恢复错误量，监视自接收侧DP吸收设备55发送的用于符号锁定测试的恢复错误量，从而可以检查接收侧DP吸收设备55恢复测试数据的情况。如果通过主链路通路的链路训练满足用于通过链路时钟锁定测试和符号锁定测试的条件，则压力信号生成器51将测试数据模式改变成PRBS7模式，该PRBS7模式是在其中插入错误之后按照相对于该模式定义的数量而发送的。接收侧DP吸收设备55对在所接收的PRBS7模式内的错误进行计数，将其结果存储在内部DPCD寄存器的指定字段内。测试者通过辅助信道控制器53请求错误计数结果，监视自接收侧DP吸收设备55发送的错误计数结果，从而可以检查接收侧DP吸收设备55的错误计数器是否正常工作。如上所述，当验证了接收侧DP吸收设备55的全部功能时，压力信号生成器51在给定时间内发送其中插入抖动的PRBS7模式，并且如果在给定时间内由接收侧DP吸收设备 55检测到的BER等于或小于1E-9错误/秒，则接收侧DP吸收设备55可以通过测试。该DP接口测试方法需要辅助信道AUX，还需要在接收侧DP吸收设备55内部的 DP⑶寄存器。此外，除了用于发送数据的主链路通路之外，该DP接口测试方法需要用于发送辅助信道的分别通路，并需要DP⑶寄存器和处理该寄存器的逻辑。此外，DP接口还通过辅助信道通信执行读写，并需要用于检查它的接口软件。因此，用于实现该DP接口测试方法的成本很高。
近年来，VESA已经定义了 iDP接口标准。iDP接口已经基于现有的DP接口被优化为在片上系统(SoC)和显示设备的定时控制器之间的接口。iDP接口支持用于发送差分信号对的通路的3. 24Gbps的串行数据链路速率，因而可以以低通路计数来发送高色彩深度、 分辨率和帧刷新率的视频数据。iDP接口并不以与DP接口相同的方式分别地使用时钟传输线路，因而需要接收电路Rx执行用于恢复时钟信号的CDR(时钟和数据恢复)处理。另一方面，因为在iDP接口内不存在辅助信道AUX，因此不能以与DP接口相同的方式测试接收侧吸收设备。
发明内容
本文献的实施例提供适合于测试在iDP接口内的接收侧吸收设备的iDP接口测试方法和设备。根据本文献的实施例，提供iDP接口测试方法，包括将测试时钟发送给iDP吸收设备；根据当执行用于测试时钟的时钟锁定操作时从iDP吸收设备输出的HPD信号的测量结果，确定在iDP吸收设备内的链路时钟锁定操作是否成功；如果在iDP吸收设备内的链路时钟锁定操作是成功的，则将测试数据和任意视频数据发送给iDP吸收设备；根据当执行用于测试数据和任意视频数据的符号锁定操作时从iDP吸收设备输出的HPD信号的测量结果，确定在iDP吸收设备内的符号锁定操作是否成功；和在给定时间内计数HPD信号的触发数量，比较该计数结果与预定参考值，和根据比较结果确定iDP吸收设备的链路稳定性。根据本文献的实施例，提供iDP接口测试设备，包括配置以生成测试时钟的测试时钟生成器；配置以生成测试数据和任意视频数据的测试数据生成器；iDP吸收设备，配置以当用于测试时钟的时钟锁定操作成功时使HPD信号具有高逻辑电平，当用于测试数据和任意视频数据的符号锁定操作成功时将HPD信号维持在高逻辑电平内，当时钟锁定操作和符号锁定失败时使HPD信号具有低逻辑电平；测试固定装置，配置以连接在测试时钟生成器和测试数据生成器以及iDP吸收设备之间，和将测试时钟、测试数据和任意视频数据发送给iDP吸收设备；配置以计数HPD信号的触发数量的计数器；和测试确定单元，配置以根据当执行测试时钟的时钟锁定操作时生成的HPD信号的测量结果，确定在iDP吸收设备内的链路时钟锁定操作是否成功；根据当执行用于测试数据和任意视频数据的符号锁定操作时HPD信号的测量结果，确定在iDP吸收设备内的符号锁定操作是否成功；和比较计数器输出与预定参考值，和根据比较结果确定iDP吸收设备的链路稳定性。
包括以提供本发明的进一步理解和并入和构成本说明书一部分的附示本发明的实施例，和说明书一起用于解释本发明的原理。在附图中图1是图示DP接口测试设备的方框图；图2图示根据本文献实施例的iDP发送电路和iDP接收电路；图3是图示通过在iDP接口内的主链路通路发送的3. 24Gbps链路符号时钟的例子的波形；图4和图5是在iDP接口标准内定义的在iDP发送电路和iDP接收电路之间的操作过程中的定时边界的定时图6和图7是图示根据本文献实施例的iDP接口测试设备的方框图；图8是图示根据本文献实施例的iDP接口测试方法的流程图；和图9是图示根据本文献实施例的显示设备的方框图。
具体实施例方式在下文中，将参考附图详细描述本文献的实施例。相同的参考数字在全文中指示相同的单元。在下文描述中，当确定本文献相关的公知功能或配置的详细描述不必要地模糊本发明的主旨时，将省略其详细描述。参见图2和图3，iDP接口包括连接在iDP发送电路10和iDP接收电路20之间的多个主链路通路31。每条通路31包括用于发送差分信号对的一对线路。而且，iDP接口包括HPD (热插检测)发送线路32。iDP发送电路10是源设备，并检测通过HPD发送线路32 接收的HPD信号。在从HPD信号上升沿开始将HPD信号维持在高逻辑电平的周期内，经由主链路通路31，iDP发送电路10发送用ANSI 8B/10B编码方案编码的主链路数据。iDP接收电路20是吸收设备，接收通过主链路通路31发送的Mvid值，并在消隐间隔内使用M/N PLL 21恢复像素时钟PXLCLK。此外，iDP接收电路20在待机模式中将具有低逻辑电平的 HPD信号发送给iDP发送电路10，并在待机模式中锁定自M/N PLL 21输出的像素时钟和数据符号相位。不存在用于在iDP发送电路10和iDP接收电路20之间传输时钟的线路。因此， 通过将通过主链路通路31接收的主链路数据的链路符号时钟LSCLK乘以Mvid/48的倍增系数，iDP接收电路20的M/N PLL 21恢复像素时钟PXLCLK。链路符号时钟LSCLK的串行比特率是3. 24Gbps/通路，其频率fLSCLK是324MHz/秒。Mvid值是可以使用8比特获得的 0和255之间的整数。在iDP接口内，使用HPD信号生成链路训练，换句话说，在发送视频数据之前，在 iDP发送电路10和iDP接收电路20之间的链路时钟锁定操作和符号锁定操作。当链路时钟锁定和符号锁定被解锁、并因而未形成与iDP发送电路10的链路时，iDP接收电路20将 HPD信号下拉至低逻辑电平。当HPD信号反转至低逻辑电平时，iDP发送电路10将在iDP 接口标准内定义的链路时钟锁定模式数据D10. 2(TPAT1)发送至iDP接收电路20，从而在已经经过了图4和图5所示的反应时间tT1D之后，生成链路时钟锁定和符号锁定。在iDP接收电路20内重新生成链路时钟锁定需要的时间是图4和图5所示的t·，而iDP接收电路 20在该周期内将HPD信号维持在低逻辑电平内。当生成链路时钟锁定时，iDP接收电路20将HPD信号上拉至高逻辑电平，并在已经经过了反应时间tT2D之后，iDP发送电路10将用于生成符号锁定的符号锁定模式数据TPAT2 发送给iDP接收电路20。需要iDP接收电路20在图4中的最大tT2P κχ内完成符号锁定操作。iDP发送电路10将视频数据模式发送给iDP接收电路20，同时iDP接收电路20维持在符号锁定，并将HPD信号维持在高逻辑电平。iDP接收电路20将HPD信号维持在高逻辑电平，直到与iDP发送电路10的链路再次故障。图4和图5是图示在iDP接口标准内定义的在iDP发送电路10和iDP接收电路 20之间的操作过程中的定时边界。在图4和图5中，时间tT1D是等待时间，直到在iDP接收电路20将HPD信号下拉至低逻辑电平之后iDP发送电路10发送链路时钟锁定模式TPAT1。时间tT1D是从HPD信号的下拉点开始的最小0微秒至最大50微秒的允许范围，时间t·是当HPD信号维持在低逻辑电平内的时间。时间t·是从HPD信号的下拉点开始的最小50微秒至最大500微秒的允许范围。当在时间t·内成功地执行链路时钟锁定时，iDP接收电路20将HPD信号上拉至高逻辑电平。根据该实施例，如果即使在从HPD 信号的下拉点开始已经经过了 500微秒之后iDP接收电路20仍未维持在链路时钟锁定中， 则iDP发送电路10确定链路恢复失败。时间tT2D是在iDP接收电路20将HPD信号上拉至高逻辑电平之后直到iDP发送电路10发送符号锁定模式数据TPAT2为止的等待时间。时间tT2D是从HPD信号的上拉点开始的最小0微秒至最大50微秒的允许范围。时间tT2P κχ是在iDP接收电路20将HPD信号上拉至高逻辑电平之后直到iDP发送电路10发送符号锁定模式数据TPAT2的等待时间。时间tT2P κχ是从HPD信号的上拉点开始的从最小0微秒至50微秒的允许范围。时间tT2D τχ是iDP发送电路10将符号锁定模式数据TPAT2发送给iDP接收电路 20的时间。需要iDP接收电路20在时间tT2P κχ丨后在最大80微秒内继续符号锁定。时间tHPP是在HPD信号的上升沿和下降沿之间的时间。将时间tHPP设置为最大2 毫秒。iDP接口没有DP⑶和辅助信道。本文献的实施例提供了用于根据iDP接口标准的 HPD规范，而不使用DPCD和辅助信道，来测试当为iDP接收电路20执行吸收设备测试时是否成功地执行链路时钟锁定和符号锁定的方法和设备。图6和图7图示根据本文献实施例的iDP接口测试设备。参见图6和图7，该iDP接口测试设备包括测试数据生成器201、测试时钟生成器 202、HPD监视器203和测试固定装置100。如图6和图7所示，iDP接收电路200内嵌有计数器301，或者连接至外部计数器 301。计数器301在iDP接口测试期间对HPD信号的触发数量或触发频率进行计数。计数器 301连接至测试确定单元400，并将计数结果发送至测试确定单元400。测试确定单元400 将预置参考值与来自计数器301的计数结果进行比较，从而确定该iDP接收电路300是否通过测试。测试数据生成器201和测试时钟生成器202通过测试电缆和测试连接器连接至测试固定装置100的主链路通路端子，HPD监视器203通过测试电缆和测试连接器连接至测试固定装置100的HPD端子。测试固定装置100具有主链路通路端子和HPD端子。测试固定装置100通过测试电缆和测试连接器连接至主链路通路端子和iDP接收电路300的HPD端子，并通过另一测试电缆和测试连接器连接至测试数据生成器201、测试时钟生成器202和HPD监视器203。 测试固定装置100通过连接至两个连接器的负载的阻抗匹配，在没有频率损失的情况下中继信号传输。通过还用于在DP接口内的吸收设备测试的压力信号生成器(SSG)，可以实现测试数据生成器201。通过还用于DP接口内的吸收设备测试的时钟模式生成器，可以实现测试时钟生成器202。可以通过示波器简单地实现HPD监视器203。
图8是图示根据本文献实施例的iDP接口测试方法的控制程序的流程图。将参考图6和图7所示的设备配置来描述该测试方法。在iDP接收电路300即iDP吸收设备内执行的时钟锁定操作和符号锁定操作与现有iDP吸收设备内的操作基本上相同。例如，在iDP 吸收设备内的时钟和符号锁定操作可以使用在“A 2. 7Gbps&l. 62Gbps Dual-Mode Clock and Data Recovery for Display Port by Seung-won Lee, Jae-ffook Yoo, Jin-Ku Kang Dept. of Electronics Engineering INHA University,2008 International SoC Design Conference”中公开的数据和时钟恢复方法。因此，将省略在iDP吸收设备内执行的时钟锁定操作和符号锁定操作的详细描述。参见图6至图8，测试数据生成器201通过测试固定装置100和主链路通路，将具有D10. 2模式的测试数据发送给iDP接收电路300，该D10. 2模式包括抖动并满足iDP TP3 眼罩(EYE mask) 0此外，测试时钟生成器202还将D24. 3时钟信号模式发送给传输测试数据的每条主链路通路的两个线路，以便检查串扰对传输线路的影响(Si)。当在最大t·内维持在链路时钟锁定时，iDP接收电路300将HPD信号上拉至高逻辑电平。在本文献的实施例中，确定HPD信号是否在最大t·内上拉至高逻辑电平，并且如果HPD信号在最大内(当从HPD信号的下拉点开始已经经过了 500微秒时的时间点) 未反转至高逻辑电平，则确定链路时钟锁定失败(S3)。如果HPD信号在最大t·内上拉至高逻辑电平，则检查符号锁定是否成功。在考虑封闭系统的情况下设计该iDP接口。因此， 在iDP接口内，在HPD信号的低逻辑部分内，迅速地发送视频数据，而不在发送符号锁定模式数据之后单独地检查锁定或未锁定。在本文献的实施例中，通过步骤S4至S7，通过测量时间tm，间接地确定在iDP接收电路内是否产生符号锁定以及链路稳定性。在步骤S7,如果HPD信号在时间内反转至低逻辑电平，则确定符号锁定失败。在步骤S5，测试确定单元400在链路时钟锁定成功之后，将其中插入抖.动的符号锁定模式发送至iDP接收电路300 (S4)。测试确定单元400检查HPD信号是否维持在高逻辑电平达到2毫秒(S6)。如果在即便已经经过了 2毫秒之后HPD信号仍维持在高逻辑电平内(S7)，则确定成功地执行了链路时钟锁定和符号锁定。如图4和图5所示，计数器301对HPD信号的触发频率或触发数量进行计数，并输出操作时间的计数结果。测试确定单元400在给定时间内对HPD信号的触发数量与预置参考值X进行比较，并输出测试结果。例如，如果触发数量在给定时间内大于参考值X，则测试确定单元400确定在iDP接收电路300内的CDR操作不稳定，因而链路稳定性低，然后它输出失败。如果HPD信号的触发数量在给定时间内等于或小于参考值X，则测试确定单元400 确定链路稳定性高并输出通过(S9至S12)。此外，测试确定单元400还接收时间测量结果， 例如用于HPD信号的时间t·和tHPP，以及来自计数器301的输出，定量输出时间t·和tHPP 以及在给定时间内的触发数量，并输出链路时钟锁定和符号锁定是否成功。通过经HPD监视器203自己确定HPD信号，测试者可以确定iDP接收电路300的测试结果。如上所述，在本文献的实施例中，在iDP接口内，通过使用间接测量链路状态以及在iDP发送电路10和iDP接收电路20和300之间的连接，在没有辅助信道的情况下，可以实现iDP接口的链路稳定性测试。此外，在本文献的实施例中，还可以通过使用HPD信号和在iDP接收电路300内部或外部安装的计数器301，来量化测量iDP接口链路稳定性，并有效地监视其测量结果。在此，在图8中的步骤S9和S10，可以将给定时间和参考值X设置为由iDP接口的设计者或销售商改变。根据本文献实施例的通过iDP接口测试的iDP接口可以应用于如图9所示的显示设备。图9是图示根据本文献实施例的显示设备的方框图。在图9中，该显示设备包括显示面板500、SoC 600、定时控制器700、数据驱动电路 510和扫描确定电路520。该显示面板500安装有相互交叉的数据线和扫描线(或栅线)。该显示面板500 包括由数据线和扫描线定义的以矩阵方式形成的像素。薄膜晶体管(TFT)设置在数据线和扫描线的交叉点上。该显示面板500可以通过平板显示器的显示面板实现，例如液晶显示器(LCD)、场发射显示器(FED)、等离子显示面板(PDP)、包括无机或有机发光二极管的电致发光(EL)设备或者电泳显示器(EPD)。如果用IXD的显示面板实现显示面板500，则背光单元是必需的。可以通过直接型背光单元或边缘型背光单元实现背光单元。SoC 600内嵌有iDP发送电路10，通过上述iDP接口将包括视频数据信息的主链路数据发送给定时控制器700。内嵌在定时控制器700内的iDP接收电路20和300通过将主链路数据的链路时钟LSCLK乘以倍增系数Mvid/48来恢复像素时钟PXLCLK，使用像素时钟PXLCLK对数字视频数据进行采样，和将所采样的数字视频数据发送给数据驱动电路 510。此外，定时控制器700还根据像素时钟PXLCLK生成用于控制数据驱动电路510和扫描驱动电路520的操作定时的定时控制信号。用于在定时控制器700和数据驱动电路510 之间进行数据传输的接口可以通过微型LVDS接口来实现，但是并不限制于此。例如，在定时控制器700和数据驱动电路510之间的接口可以使用在本申请人已经提交的美国专利申 it No. 12/543，996(2009 年 8 月 19 日)、美国专利申请 No. 12/461，652 (2009 年 8 月 19 日) 等中推荐的接口技术。数据驱动电路510在定时控制器700的控制之下锁存数字视频数据。数据驱动电路510将数字视频数据转换成输出给数据线路的数据电压。在定时控制器700的控制下， 扫描驱动电路520将与数据电压同步的扫描脉冲顺序地提供给扫描线路。如上所述，根据本文献，根据在iDP接口内的HPD信号便可以检查iDP接口链路稳定性，而不依赖于辅助信道。此外，可以通过使用对HPD信号的触发数量进行计数的计数器来量化地测量iDP接口链路稳定性。尽管已经参考其多个说明性实施例描述了实施例，但是应当理解本领域的技术人员可以推导出多种其它的修改和实施例，将落入本公开文本的原理范围之内。更具体地，可以在本公开文本、附图和权利要求书的保护范围之内的主题组合装置的组成部件和/或装置内实现各种变型和修改。除了在组成部件和/或装置内的变型和修改之外，替代使用对于本领域的技术人员来说也将是显而易见的。
权利要求
1.一种iDP接口测试方法，包括 将测试时钟发送给iDP吸收设备；根据当执行用于测试时钟的时钟锁定操作时从iDP吸收设备输出的HPD信号的测量结果，确定在iDP吸收设备内的链路时钟锁定操作是否成功；如果在iDP吸收设备内的链路时钟锁定操作是成功的，则将测试数据和任意视频数据发送给iDP吸收设备；根据当执行用于测试数据和任意视频数据的符号锁定操作时从iDP吸收设备输出的 HPD信号的测量结果，确定在iDP吸收设备内的符号锁定操作是否成功；和在给定时间内对HPD信号的触发数量进行计数，比较该计数结果与预定参考值，并根据比较结果确定iDP吸收设备的链路稳定性。
2.根据权利要求1所述的方法，其中确定在iDP吸收设备内的链路时钟锁定操作是否成功的步骤包括测量从HPD信号的下拉点到上拉点的第一时间；和如果在第一时间内HPD信号的电平未从低逻辑电平改变成高逻辑电平，则确定在iDP 吸收设备内的链路时钟锁定操作失败。
3.根据权利要求1所述的方法，其中确定在iDP吸收设备内的符号锁定操作是否成功的步骤包括测量当HPD信号在从HPD信号的上拉点至随后的下拉点都维持在高逻辑电平时的第二时间；和如果HPD信号电平在第二时间内从高逻辑电平改变成低逻辑电平，则确定在iDP吸收设备内的符号锁定操作失败。
4.根据权利要求1所述的方法，其中对HPD信号的触发数量进行计数的步骤包括如果在给定时间内HPD信号的触发数量大于参考值，则确定iDP吸收设备的链路稳定性低。
5.一种iDP接口测试设备，包括配置以生成测试时钟的测试时钟生成器； 配置以生成测试数据和任意视频数据的测试数据生成器；iDP吸收设备，配置以当用于测试时钟的时钟锁定操作成功时使HPD信号具有高逻辑电平，当用于测试数据和任意视频数据的符号锁定操作成功时将HPD信号维持在高逻辑电平，以及当时钟锁定操作和符号锁定失败时使HPD信号具有低逻辑电平；测试固定装置，配置以连接在所述测试时钟生成器和测试数据生成器与所述iDP吸收设备之间，并将测试时钟、测试数据和任意视频数据发送给iDP吸收设备； 配置以对HPD信号的触发数量进行计数的计数器；和测试确定单元，配置以根据当执行测试时钟的时钟锁定操作时生成的HPD信号的测量结果，确定在iDP吸收设备内的链路时钟锁定操作是否成功；根据当执行用于测试数据和任意视频数据的符号锁定操作时HPD信号的测量结果，确定在iDP吸收设备内的符号锁定操作是否成功；以及将计数器的输出与预定参考值进行比较，并根据比较结果确定iDP吸收设备的链路稳定性。
6.根据权利要求5所述的设备，其中测试确定单元测量从HPD信号的下拉点至上拉点的第一时间，并且如果HPD信号的电平在第一时间内未从低逻辑电平改变成高逻辑电平，则确定在iDP吸收设备内的链路时钟锁定操作失败。
7.根据权利要求5所述的设备，其中测试确定单元测量当HPD信号在从HPD信号的上拉点至随后的下拉点维持在高逻辑电平时的第二时间，并且如果HPD信号的电平在第二时间内从高逻辑电平改变成低逻辑电平，则确定在iDP吸收设备内的符号锁定操作失败。
8.根据权利要求5所述的设备，其中如果在给定时间内HPD信号的触发数量大于参考值，则测试确定单元确定iDP吸收设备的链路稳定性低。
9.根据权利要求5所述的设备，其中所述计数器内嵌在iDP吸收设备内，或安装在iDP 吸收设备之外。
全文摘要
一种iDP接口测试方法，包括将测试时钟发送给iDP吸收设备；根据当执行用于测试时钟的时钟锁定操作时HPD信号的测量结果，确定在iDP吸收设备内的链路时钟锁定操作是否成功；如果在iDP吸收设备内的链路时钟锁定操作是成功的，则将测试数据和任意视频数据发送给iDP吸收设备；当执行用于测试数据和任意视频数据的符号锁定操作时，确定在iDP吸收设备内的符号锁定操作是否成功；以及将计数的结果与预定参考值进行比较，根据比较结果确定iDP吸收设备的链路稳定性。
文档编号G09G3/00GK102290018SQ20111016881
公开日2011年12月21日 申请日期2011年6月17日 优先权日2010年6月17日
发明者朴东远, 李青皓, 金成勋, 金成源 申请人:乐金显示有限公司
最新回复(0)