双向移位寄存器及使用它的图像显示装置的制作方法
专利名称：双向移位寄存器及使用它的图像显示装置的制作方法
技术领域：
本发明涉及能够切换脉冲的输出顺序的双向移位寄存器及使用该双向移位寄存器来按各扫描线进行驱动的图像显示装置。
背景技术：
液晶显示装置的高分辨率化通过提高其显示部的像素排列密度来实现，与此同时，向像素电路提供信号的各种信号线的排列间距变窄。与像素的扫描线对应而设置的栅极线在显示区域的侧部与栅极线驱动电路连接。栅极线驱动电路具有移位寄存器，该移位寄存器按扫描线来依次输出能对像素电路进行数据写入的电压。伴随着高分辨率化，希望同时缩小构成该移位寄存器的各级的单位寄存器电路。通常，与垂直扫描方向上的图像数据的输入顺序相对应，对栅极线施加电压按从图像的上方至下方的顺序进行，但若能够双向驱动移位寄存器，则也能够按从下方至上方的扫描线的顺序来将输入图像数据写入像素电路。据此，与通过设置对图像数据进行缓存的帧存储器等来改变图像数据的顺序这样的结构相比，，能够以简易的结构来改变要显示的图像的朝向。在栅极线驱动电路等中使用的移位寄存器由被级联连接的多级单位寄存器电路构成，基本上各级的单位寄存器电路与垂直扫描等连动来进行从其单位寄存器电路列的一端向另一端依次输出1次脉冲的动作。图14是表示单位寄存器电路的基本结构的电路图(参照日本特开2004-157508 号公报和日本特开2009-272037号公报)。在第η级的单位寄存器电路的输出端子 (G0UT[n])与时钟信号源CK之间连接输出晶体管Μ1，并且在端子(G0UT[n])与电源VOFF 之间连接晶体管M2。图15是说明图14所示的单位寄存器电路的动作的信号波形图。在向单位寄存器电路输入前一级的输出脉冲G0UT[n-l]时，与Ml的栅极相通的节点N3 (电容器 C的一端)与电源VON连接，节点N3的电位被上升到导通晶体管的电位的High (H)电平。 此外，在N3为H电平时，节点N4被连接在电源VOFF上而被设定成使晶体管截止的电位的 Low(L)电平，M2成为截止状态。这样，单位寄存器电路成为置位状态。在此状态下，时钟信号CKV(CK)从L电平向H电平转变时，通过连接在Ml的源极-栅极之间的电容器C，N3的电位进一步上升，时钟信号CKV的H电平从端子GOUT [η]输出。另一方面，在从时钟信号CKV的H电平向L电平的转变中，Ν3的电位下降，并且输出端子G0UT[n]的电压也下降。此时，与向第(n+1)级的时钟信号CKB的上升连动，在后级的输出信号GOUT[n+1]中生成脉冲，并被输入到第η级的单位寄存器电路中。该G0UT[n+l] 的脉冲也使N3的电位下降。据此，N4的电位被拉高，M2成为导通状态，输出端子与VOFF连接。由于这些动作，输出信号G0UT[n]的脉冲的输出结束。
发明内容
为了实现双向驱动，将正向时使用的结构和反向时使用的结构这两方设置成单位寄存器电路，进而将用于切换它们的开关元件内置于该单位寄存器电路内。采用这样的单位寄存器电路的双向移位寄存器存在小型化困难，并且不适宜图像显示装置的高分辨率化这样的问题。另一方面，不根据移位方向切换结构的单位寄存器电路与切换单位寄存器电路相比，电路动作的稳定性可能会产生问题。此外，在各级的输出脉冲结束的定时，节点N3的电位从比H电平高的电位突然下降到L电平，并且晶体管M2导通。这样的动作若不能精度良好地控制引起该动作的各信号的定时和波形，则在该定时的动作容易发生不稳定。例如，存在输出晶体管Ml完全截止之前，晶体管M2开始导通，可能产生从电源VON向VOFF的贯穿电流这样的问题。为了解决上述问题，本发明的目的在于提供一种能够以简单的电路结构来按双向进行稳定的移位动作的双向移位寄存器及使用该双向移位寄存器的图像显示装置。本发明的双向移位寄存器包括移位寄存部，包含具有用于输出脉冲的输出端子、 被级联连接成m级的单位寄存器电路，按正向和反向的任一个移位顺序从上述输出端子的列输出上述脉冲，其中m为6以上的整数；时钟信号生成部，在上述移位寄存部的正向移位动作时在上述正向依次将η相的时钟脉冲提供给上述移位寄存部的各级，另一方面，在反向移位动作时在上述反向依次将η相的时钟脉冲提供给上述移位寄存部的各级，其中，η为 3以上的整数；以及触发信号生成部，在上述正向移位开始时生成正向触发信号，在上述反向移位开始时生成反向触发信号。上述单位寄存器电路的级联连接包括在上述输出端子上连接驱动对象负载的上述单位寄存器电路的主要级；和在上述输出端子上不连接驱动对象负载的上述单位寄存器电路的虚拟级，在该级联连接中上述主要级形成一个连续的列， 上述虚拟级被连接在该主要级的列的起始和末尾上。使af、ab、i3f和i3b为满足af < i3b<n且ab< i3f<n的自然数，第k级的上述单位寄存器电路包括输出电路，在上述单位寄存器电路的基准点处于第一电位的状态下与要输入的上述时钟脉冲同步来输出输出脉冲Pk ；作为置位信号而被输入输出脉冲Pk-af的正向置位端子和作为置位信号而被输入输出脉冲pk+ab的反向置位端子双方；作为复位信号而被输入输出脉冲pk+0f的正向复位端子和作为复位信号而被输入输出脉冲Pk_eb的反向复位端子中的至少一方；置位电路， 在被输入上述置位信号时，将上述基准点的电位设定成上述第一电位；以及复位电路，在被输入上述复位信号时，将上述基准点的电位设定成上述第二电位，其中k为1 < k < m的整数。上述主要级具有上述正向复位端子和上述反向复位端子双方。上述起始的虚拟级被设置β b级，作为上述复位端子而仅具有上述正向复位端子，另一方面，上述末尾的虚拟级被设置β f级，作为上述复位端子而仅具有上述反向复位端子。上述虚拟级中的起始的af 级取代上述脉冲Pk_a f而向上述正向置位端子输入上述正向触发信号来作为上述置位信号， 而且，末尾的a b级取代上述脉冲Pk+“而向上述反向置位端子输入上述反向触发信号来作为上述置位信号。在本发明的其他双向移位寄存器中，上述复位电路具有第一晶体管和第二晶体管，它们是分别被配置在上述基准点与上述第二电位的电源之间且在向栅极端子施加上述复位信号时导通的在上述基准点上连接上述电源的晶体管，上述第一晶体管与上述正向复位端子对应而设置，上述第二晶体管与上述反向复位端子对应而设置，上述虚拟级仅具有上述第一晶体管和第二晶体管中的一方。本发明的优选方式为上述各晶体管是a-Si晶体管的双向移位寄存器。
在本发明的其他双向移位寄存器中，上述各级的上述输出电路具有根据从该级的上述输出端子输出的上述脉冲而在该输出端子生成驱动电流的输出晶体管。上述主要级的上述输出晶体管具有与上述驱动对象负载相对应的驱动能力，上述虚拟级的上述输出晶体管的驱动能力被设定得低于上述主要级的上述输出晶体管的驱动能力。进而，其他的本发明的双向移位寄存器是上述cif和cib为1。本发明的图像显示装置包括多个像素电路，与多条扫描线对应而呈矩阵状配置； 多条栅极信号线，按上述扫描线而设置且提供给用于控制对上述像素电路写入图像数据的栅极信号；以及栅极信号线驱动电路，具有上述本发明的双向移位寄存器且上述各栅极信号线连接在上述主要级的上述输出端子上，并根据从上述移位寄存部的上述主要级输出的上述脉冲来生成上述栅极信号。根据本发明，能够得到可用简单的电路结构在双向进行稳定的移位动作的双向移位寄存器及使用该双向移位寄存器的图像显示装置。
图1是表示第一实施方式的图像显示装置的结构的示意图。图2是表示第一实施方式的双向移位寄存器的结构的示意图。图3是第一实施方式的双向移位寄存器的第一级单位寄存器电路的概略电路图。图4是第一实施方式的双向移位寄存器的第二级单位寄存器电路的概略电路图。图5是第一实施方式的双向移位寄存器的第λ级的单位寄存器电路的概略电路图。图6是第一实施方式的双向移位寄存器的第(N-I)级的单位寄存器电路的概略电路图。图7是第一实施方式的双向移位寄存器的第N级的单位寄存器电路的概略电路图。图8是示出第一实施方式的双向移位寄存器的在正向移位动作中的各种信号的波形的时序图。图9是示出第一实施方式的双向移位寄存器的在反向移位动作中的各种信号的波形的时序图。
图10是示出第二实施方式的双向移位寄存器的结构的示意图。图11是第二实施方式的双向移位寄存器的第一级和第二级的单位寄存器电路的概略电路图。图12是第二实施方式的双向移位寄存器的第λ级的单位寄存器电路的概略电路图。图13是第二实施方式的双向移位寄存器的第(N-I)级和第N级的单位寄存器电路的概略电路图。图14是示出现有的单位寄存器电路的结构的电路图。图15是说明现有的单位寄存器电路的动作的信号波形图。标号说明10、50 图像显示装置
12像素电路14、14L、14R栅极线驱动电路16数据线驱动电路18 控制电路20栅极信号线22数据线30双向移位寄存器32移位寄存部34时钟信号生成部36触发信号生成部38、60单位寄存器电路
具体实施例方式下面根据附图来说明本发明的实施方式(以下称为实施方式)。[第一实施方式]图1是表示第一实施方式的图像显示装置10的结构的示意图。图像显示装置10 例如是液晶显示器等。图像显示装置10包括多个像素电路12、栅极线驱动电路14、数据线驱动电路16以及控制电路18。像素电路12在显示部与像素对应而呈矩阵状排列。在栅极线驱动电路14上连接在垂直方向(列方向)排列的多条栅极信号线20。 在各栅极信号线20上连接在水平方向(行方向)排列的多个像素电路12。栅极线驱动电路14向多条栅极信号线20依次输出栅极信号，能够对与该栅极信号线20连接的像素电路 12进行数据写入。在数据线驱动电路16上连接在水平方向上排列的多条数据线22。在各数据线22 上连接在垂直方向排列的多个像素电路12。数据线驱动电路16根据与1条扫描线对应的图像数据生成与构成该扫描线的多个像素分别对应的信号，并向多条数据线22输出。被输出到各数据线22的像素信号被写入能够由栅极信号进行写入的像素电路12中，各像素电路12根据被写入的像素信号控制从像素射出的光量。控制电路18控制栅极线驱动电路14和数据线驱动电路16的工作。图像显示装置10包括作为栅极线驱动电路14而配置在显示部的左侧部的栅极线驱动电路14L和配置在右侧部的栅极线驱动电路14R，栅极线驱动电路14R向奇数行的栅极信号线20供给栅极信号，栅极线驱动电路14L向偶数行的栅极信号线20供给栅极信号。 栅极线驱动电路14和控制电路18构成双向移位寄存器，将栅极信号提供给栅极信号线20 的顺序能够在从显示部的上侧向下侧的正向和从下侧向上侧的反向之间切换。图2是表示在图像显示装置10的栅极信号线20的扫描中使用的双向移位寄存器 30的结构的示意图。双向移位寄存器30构成为包括移位寄存部32、时钟信号生成部34以及触发信号生成部36。移位寄存部32设置在栅极线驱动电路14中，时钟信号生成部34和触发信号生成部36例如设置在控制电路18中。移位寄存部32由被级联连接的多级单位寄存器电路38构成。
图2作为例子示出了与设置在双向移位寄存器30的右侧的栅极线驱动电路14R 中的移位寄存部32相关的部分。栅极线驱动电路14R在错开2H(H是1行的水平扫描期间。)的定时依次驱动奇数行也就是每2行的栅极信号线20。另一方面，栅极线驱动电路 14L在与奇数行错开IH的定时依次驱动偶数行的栅极信号线20。单侧的栅极线驱动电路 14的移位寄存部32构成为由4相时钟驱动，但如上述那样，为了在两侧进行相位相互错开 IH的驱动，时钟信号生成部34生成8相的时钟信号Vl V8。在各时钟信号中以8H为周期生成2H宽度的脉冲，将相位相邻的时钟信号之间、也就是V j和V (j+Ι)设定成IH期间的的相位差。即，相位相邻的时钟脉冲在被维持成H电平的2H期间中的IH期间相互重叠。时钟信号生成部34分别分成由相位每隔2H错开的信号组即VI、V3、V5、V7构成的第一组和由V2、V4、V6、V8构成的第二组，将第一组提供给栅极线驱动电路14R，将第二组提供给栅极线驱动电路14L。各级单位寄存器电路38与多相时钟信号中确定该级的输出脉冲的定时的相位的时钟信号(输出控制时钟信号)建立一个对应。时钟信号生成部34在移位寄存部32的正向移位动作时在正向依次即以VI、
V2.....V8、V1、...的顺序生成时钟脉冲。另一方面，在反向移位动作时在反向依次即以
V8、V7.....V1、V8、...的顺序生成时钟脉冲。将时钟信号生成部34所生成的时钟脉冲分
别提供给栅极线驱动电路14R和栅极线驱动电路14L的移位寄存部32的各级。时钟信号生成部34从起始级(上侧)向末尾级(下侧)以VI、V3、V5、V7、VI、...的顺序在每一级将改变相位后的时钟信号作为输出控制时钟信号而提供给栅极线驱动电路14R。在栅极线驱动电路14L中该顺序被设定成V2、V4、V6、V8、V2、...。触发信号生成部36在正向移位开始时生成正向触发信号VSTF，在反向移位开始时生成反向触发信号VSTB。具体而言，在正向移位开始时对信号VSTF生成上升为H电平的脉冲，在反向移位开始时，对信号VSTB生成上升为H电平的脉冲。移位寄存部32如已说明那样具有级联连接有多个单位寄存器电路38的结构。各单位寄存器电路38从其输出端子输出脉冲。移位寄存部32从单位寄存器电路38的各级， 在正向移位动作中从起始级开始依次输出脉冲，在反向移位动作中从末尾级开始依次输出脉冲。在构成移位寄存部32的多级的单位寄存器电路38中包括在输出端子上连接栅极信号线20的主要级；和被施加在由主要级构成的列的起始和末尾、不与栅极信号线20连接的虚拟级。移位寄存部32的总级数以N表示。总级数N的值根据图像显示装置10的扫描线数、也就是栅极信号线20的条数和起始虚拟级以及末尾虚拟级的级数来确定。在本实施方式中在栅极线驱动电路14的起始和末尾分别设置2级虚拟级。在将栅极线驱动电路 14R侧的第k级的单位寄存器电路38的输出表示为GQk-1) (k为1彡k彡N的自然数) 时，虚拟级的输出的G1、G3、GQN-3)、GQN-1)向栅极信号线20输出，主要级的第λ级(λ 为3彡λ彡Ν-2的自然数)的输出以2 λ-1)被输出到栅极信号线20。此外，若将栅极线驱动电路14L侧的第k级的单位寄存器电路38的输出表示成 G(2k)时，虚拟级的输出即G2、G4、GQN-2)、GQN)不被输出到栅极信号线20，主要级的第 λ级的输出以2 λ)被输出到栅极信号线20。图2中示出各单位寄存器电路38的各输入输出端子的连接关系。此外，为了简单标记对时钟信号使用例如ΑΚ2 λ-1)这样的标记。在此标记中，以超过8的数ζ表示相的时钟信号V。其表示使用以ζ除以8时的余数ξ来表示的时钟信号νξ。图3 图7是单位寄存器电路38的概略电路图，图3表示第一级的单位寄存器电路38，图4表示第二级的单位寄存器电路38，图5表示第λ级的单位寄存器电路38，图6 表示第(N-I)级的单位寄存器电路38，图7表示第N级的单位寄存器电路38。首先，说明图5所示的主要级(第λ级)的单位寄存器电路38的结构，之后，以与主要级的结构的不同点为中心说明虚拟级(k= 1、2、N-1、N)的单位寄存器电路38的结构。第λ级的单位寄存器电路38构成为包括η沟道晶体管TIF、TIB、Τ2 Τ6、T7F、 Τ7Β、T9F、Τ9Β、T10F、TlOB 以及电容器 Cl、C3。第λ级的单位寄存器电路38具有用于输出本级的脉冲以2 λ-1)的输出端子 ΝθυΤ(λ)，此外，作为被输入其他级的脉冲的端子而具有正向置位端子NSF(X)、反向置位端子NSB(X)、正向复位端子NRFU)以及反向复位端子NRBU)。端子NSF(X)从第(λ-l)级被输入输出信号以2λ-3)，端子NSB(X)从第(λ+l)级被输入输出信号 GQX+l)，端子NRFU)从第(λ+2)级被输入输出信号以2λ+3)，端子NRBU)从第 (λ -2)级被输入输出信号G(2A -5)。此外，第λ级的单位寄存器电路38从时钟信号生成部34被输入ΑΚ2λ-1)、 VO λ+3)。进而，各单位寄存器电路38从触发信号生成部36被输入正向触发信号VSTF和反向触发信号VSTB，从电源VGH被供给H电平的电压，从电源VGL被供给L电平的电压。输出晶体管Τ5的漏极与输出控制时钟信号ΑΚ2 λ-1)的信号线连接，并且源极与输出端子N0UT( λ)连接，根据被连接在栅极上的基准点m的电位控制沟道的导通。在T5 的栅极与源极之间连接电容器Cl。晶体管T5和电容器Cl作为在基准点的节点m为H电平的状态下与要输入的时钟脉冲AK2 λ-1)同步来输出本级的输出脉冲以2 λ-1)的输出电路而发挥作用。此外，在输出端子NOUT ( λ )上连接漏极的晶体管Τ6的源极与电源VGL连接，根据连接在栅极上的节点Ν2的电位而控制导通/截止。在节点Ν2与VGL之间连接电容器C3。基准点m分别通过被连接成二极管的晶体管T1F、T1B与端子NSF ( λ )和NSB ( λ ) 连接。晶体管TIF、TlB作为在向端子NSF(X)或NSB( λ )输入其他级的输出脉冲时，将基准点W设定成H电平的置位电路而发挥作用。相互并联地连接在基准点m与电源VGL之间的晶体管T2、T9F、T9B作为接通断开 m与VGL之间的开关元件而工作。T2的栅极与节点N2连接，T9F的栅极与端子NRFU)连接，T9B的栅极与端子NRB ( λ )连接，在Ν2、端子NRF ( λ )、NRB ( λ )的任一个电位成为H电平时这些晶体管将基准点m的电位设定成L电平。特别是，晶体管T9F、T9B作为在向端子 NRF(A)或NRBU)输入其他级的输出脉冲时，将基准点m设定成L电平的复位电路而发挥作用。在此，在基准点m被置位成H电平的期间以外，节点N2被设定成H电平。晶体管 T2在节点N2为H电平的期间导通，因此成为较长时间通电状态。其结果，晶体管T2的阈值电压Vth(T2)向正向移位，T2将基准点m固定成L电平的能力下降。另一方面，在基准点m的置位期间(第λ级的输出期间)以外Τ5的漏极也被施加时钟信号ΑΚ2λ-1)的脉冲，该脉冲具有通过T5的栅极-漏极间电容CgdHm的电位上浮的作用。特别是，如后述那样，至少需要增大主要级的晶体管T5的尺寸，与此同时，Cgd也增大，基准点m的电位上浮也变大。因此，设置T9F、T9B将m适当地复位成L电平。被相互并列连接在节点N2与电源VGH之间的晶体管T3、T10F、TlOB作为接通断开N2与VGH之间的开关元件而工作。T3的栅极与时钟信号O λ+3)的信号线连接，TlOF 的栅极与正向触发信号VSTF的信号线连接，TlOB的栅极与反向触发信号VSTB的信号线连接，时钟信号O λ +3)、VSTF、VSTB的任一个电位成为H电平时，这些晶体管将节点Ν2的电位设定成H电平。被相互并联连接在节点Ν2与电源VGL之间的晶体管Τ4、T7F、Τ7Β作为接通断开 Ν2与VGL之间的开关元件而工作。Τ4的栅极与m连接，T7F的栅极与端子NSF(X)连接， T7B的栅极与端子NSB ( λ )连接，在m、端子NSF ( λ )、NSB ( λ )的任一个电位成为H电平时这些晶体管将节点Ν2的电位设定成L电平。接着说明虚拟级的单位寄存器电路38。图3、图4所示的第一级和第二级的单位寄存器电路38不具有晶体管Τ9Β，与之相应地也不具有端子NRB。关于这方面将在后说明。 此外，这些第一、二级具有端子NSF、NSB、NRF，这些端子中的除NSF(I)以外与第λ级相同， 被输入对应的其他级的输出信号。另一方面，不存在与端子NSF(I)对应的其他级的输出信号。端子NSF被设置成在正向移位动作时作为输出脉冲的生成准备而输入将基准点m置位成H电平的信号，在正向移位开始时从触发信号生成部36向端子NSF(I)输入正向触发信号VSTF的脉冲。此外，第一级在不具有晶体管TlOF方面也与图5的单位寄存器电路38不同。图6、图7所示的第(N-I)级和第N级的单位寄存器电路38不具有晶体管T9F， 与之相应地不具有端子NRF。关于这方面将在后说明。此外，这些第(N-I)、N级具有端子 NSF、NSB、NRB，这些端子中的除NSB(N)以外与第λ级相同，被输入对应的其他级的输出信号。另一方面，不存在与端子NSB(N)对应的其他级的输出信号。端子NSB被设置成在反向移位动作时作为输出脉冲的生成准备而输入将基准点m置位成H电平的信号，在反向移位开始时从触发信号生成部36向端子NSB(N)输入反向触发信号VSTB的脉冲。此外，在第N级不具有晶体管TlOB的方面也与图5的单位寄存器电路38不同。主要级在输出端子NOUT上作为驱动对象负载而与栅极信号线20和多个像素电路 12连接。根据由于大画面化导致的栅极信号线20长度的增加、和由于高分辨率化导致的与栅极信号线20连接的像素电路12数量的增加，该驱动对象负载变大。谋求主要级的输出晶体管T5具有与该负载对应的驱动能力，例如，将栅极宽度(沟道宽度)设计得较大。例如，将主要级的T5设计成5000 μ m左右大的沟道宽度。与之相对，虚拟级不与栅极信号线 20连接。因此，将虚拟级的输出晶体管T5的驱动能力设定得低于主要级。例如，虚拟级的 T5的沟道宽度被设定成主要级的T5的沟道宽度的1/10的500 μ m左右。这样，虚拟级的晶体管T5的尺寸变小，能够缩小虚拟级的单位寄存器电路38。并且能够降低虚拟级的功耗。以上，以驱动奇数行的栅极信号线20的右侧的栅极线驱动电路14R为例说明了栅极线驱动电路14的结构。驱动偶数行的栅极信号线20的左侧的栅极线驱动电路14L的结构也与右侧相同，但为了慎重起见简单说明。例如，移位寄存部32的第λ级在右侧的栅极线驱动电路14R中与第Ολ-l)行的栅极信号线20连接，另一方面，在左侧的栅极线驱动电路14L中与第Ολ)行的栅极信号线20连接，并且在正向移位中比第(2λ-1)行的栅极信号线20的驱动延迟IH来驱动第Ολ)行的栅极信号线20。由该对应关系容易观察出， 栅极线驱动电路14L的第k级(1彡k彡N)的单位寄存器电路38的输出端子NOUT (k)输出信号G (2k)，并且主要级的端子NSF(A)、NSB ( λ )、NRF ( λ )、NRB ( λ )分别被输入G(2A -2)、 G(2A +2)、G (2 λ +4)、G (2 λ -4)。此外，作为输出控制时钟信号向Τ5输入V (2k)，向T3的栅极施加时钟信号AK2k+4)。接着，说明双向移位寄存器30的工作。图8是示出正向移位动作中的各种信号的波形的时序图。正向移位在1帧的图像信号的起始通过触发信号生成部36生成正向触发信号的脉冲而开始(时刻to、tl)。触发信号生成部36在时刻to生成奇数行驱动用的正向触发信号VSTF的脉冲之后，在延迟IH期间的时刻tl生成偶数行驱动用的正向触发信号VSTF2 的脉冲(时刻tl)。另一方面，奇数行驱动用的反向触发信号VSTB和偶数行驱动用的反向触发信号VSTB2被固定成L电平。在第二 N级的单位寄存器电路38中，被输入信号VSTF的脉冲时，TlOF导通，将节点N2升到H电平，其结果，T2导通而将基准点m初始设定成L电平。另一方面，在第一 (N-α b)级的单位寄存器电路38中，被输入信号VSTB的脉冲时TlOB导通，从而将基准点m初始设定成L电平。时钟信号生成部34如已说明那样，在正向移位动作时在正向依次生成脉冲。艮口， 时钟信号生成部34比时钟信号Vj (j为1 < j < 7的自然数)的脉冲上升延迟IH来上升时钟信号V(j+1)的脉冲，此外，比时钟信号V8的脉冲上升延迟IH来上升时钟信号Vl的脉冲。在此，首先说明栅极线驱动电路14R的主要级(第λ级)的单位寄存器电路38 的正向移位动作。在第λ级动作之前，第一 (λ-l)级依次动作，以2Η的相位差依次输出2Η宽度的脉冲。在向端子NSF(X)输入第(λ-l)级的输出信号以2 λ-3)的脉冲时(时刻t2)， 基准点m被置位成与H电平对应的电位(VGH-Vth(TlF))，T5导通，并且电容器Cl的端子间电压被置位成该电位。此时，T4导通，将节点N2设定成L电平。此外，此时T7F也导通， 因此与仅T4的情况相比节点N2更快速被设定成L电平。该节点N2的电位被电容器C3保持。节点N2为L电平，因此T2和T6处于截止状态。第(λ -1)级的输出脉冲与时钟V O λ -3)的脉冲(图8中为时钟V7的脉冲)同步产生，因此在从时刻t2起经过2Η后的时刻t3第λ级被输入时钟信号VO λ-l)的脉冲 (图8中为时钟信号Vl的脉冲)。时钟信号ΑΚ2λ-1)的脉冲使Τ5的源极电位上升。这样， 由于自举效果，W的电位进一步上升，时钟信号W2 λ-l)的脉冲在电位不降低的情况下成为信号以2λ-1)的脉冲，从端子NOUT(X)输出。该信号以2λ-1)的脉冲被输入第(λ+1) 级的端子NSF，将该级的附置位成H电平。若在时刻t4时钟信号ΑΚ2λ-1)的脉冲下降，则信号以2λ-1)的脉冲也下降。另一方面，基准点W的电位被维持在H电平。在时刻t4，第(λ+l)级与时钟信号ΑΚ2λ+1)的脉冲同步来输出信号以2 λ+1)的脉冲。这样，各级比前级的脉冲输出延迟2Η来输出该级的脉冲。接受了第(λ+l)级的脉冲输出的第U+2)级在从时刻t4起经过了 2Η的时刻t5输出信号以2 λ+3)的脉冲。在第λ级，在时刻t5，端子NRF被输入信号GQX +3)的脉冲时，T9F导通，基准点 Nl复位成L电平。与此同时由于时钟信号VO λ +3)，Τ3也导通，将节点Ν2上升到H电平。 其结果，Τ6导通，将输出端子NOUT ( λ )连接到电源VGL上。此外，Τ3由于时钟信号ΑΚ2λ+3)在时刻t5以外的定时也周期性地导通，除去基准点m为置位状态的期间，将节点N2良好地维持在H电平。据此，在基准点m被置位成 H电平的状态的期间以外的期间，NOUT(λ )被维持在L电平。在以上动作中，在时刻t2之前的2Η期间从第(λ-2)级向端子NRBU )输入脉冲， Τ9Β导通，但该期间在从第(λ-l)级向端子NSF(X)输入脉冲中的基准点附被置位成H电平之前，因此不对上述动作产生影响。此外，在时刻t4 t5的2H期间，从第(λ+l)级向端子NSB(X)输入脉冲，通过TlB从端子NSB(X)向基准点m施加H电平的电位，但该期间在从第(λ+2)级向端子NRFU)的脉冲输入中的基准点m被复位成L电平之前，因此不对上述动作产生影响。此外，将基准点m置位成H电平的定时与时钟信号AK2 λ -1)的多个脉冲中位于时刻t3的脉冲1个周期之前的脉冲相比在后，将基准点m复位成L电平的定时位于在1 个周期后生成的脉冲之前，因此从端子N0UT( λ)的脉冲输出与时刻t3的时钟脉冲同步仅为1次。如上述那样，主要级接受本级的1个之前的级的输出脉冲，使基准点m成为置位状态，接受本级的2个之后的级的输出脉冲，使基准点m成为复位状态。关于这一点，在第一级的虚拟级中不存在1个之前的级。因此，如已说明那样，第一级构成为向端子NSF输入正向触发信号VSTF的脉冲。第一级接受在时刻to生成的信号VSTF的脉冲，将基准点m置位成H电平。其以后的第一级的动作与上述第λ级相同。在第(N-I)、Ν级的虚拟级中不存在2个之后的级，此外，原本与主要级不同，不具备正向复位端子NRF。也就是说，第(Ν-1)、 N级的基准点m的复位不能与主要级相同来进行。在本实施方式中，第(N-I)、N级的基准点m在1帧的正向移位动作结束时被置位成H电平之后，接受在下一帧开始时生成的信号 VSTF的脉冲，T10F、T2导通，从而被复位成L电平。此外，关于这一点将在后面详细说明。以上，说明了栅极线驱动电路14R的各级的正向移位动作。栅极线驱动电路14L 的各级的正向移位动作也与栅极线驱动电路14R对应的级相同。但是，栅极线驱动电路14L 的各级比栅极线驱动电路14R对应的级延迟IH来进行各动作。图9是示出在反向移位动作中的各种信号的波形的时序图。反向移位在1帧图像信号的起始通过触发信号生成部36生成反向触发信号的脉冲而开始(时刻to、tl)。触发信号生成部36在时刻to生成偶数行驱动用反向触发信号 VSTB2的脉冲之后，在延迟IH期间的时刻tl生成奇数行驱动用反向触发信号VSTB的脉冲(时刻tl)。另一方面，奇数行驱动用正向触发信号VSTF和偶数行驱动用正向触发信号 VSTF2被固定成L电平。如已说明那样，时钟信号生成部34在反向移位动作时在反向依次生成脉冲。艮口， 时钟信号生成部34比时钟信号V (j+Ι)的脉冲上升延迟1H，时钟信号Vj的脉冲上升，此外， 比时钟信号Vl的脉冲上升延迟IH来上升时钟信号V8的脉冲。移位寄存部32的主要级的各单位寄存器电路38为与端子NSF相关的部分和与端子NSB相关的部分成为对称的电路结构，与端子NRF相关的部分和与端子NRB相关的部分成为对称的电路结构。具体而言，根据在单侧的栅极线驱动电路14的驱动中使用的4相的时钟的相数，在正向移位动作和反向移位动作的任一个中，各级的单位寄存器电路38构成为，在端子NSB中接受在本级早时钟1个相，也就是说早2H期间而生成的输出脉冲，使基准点W为置位状态，在端子NRB中比本级延迟时钟2个相之后，也就是说延迟4H来生成的输出脉冲，使基准点W为复位状态。此外，移位寄存部32的两端也就是起始的虚拟级和末尾的虚拟级是相对于移位方向的反转互为对称的结构的关系。具体而言，反向移位动作中的起始虚拟级与正向移位动作中的末尾虚拟级具有相同的功能，反向移位动作中的末尾虚拟级与正向移位动作中的起始虚拟级具有相同的功能。因此，若控制电路18进行触发信号的切换和时钟脉冲的生成顺序的切换，则移位寄存部32在与正向移位相同的动作中进行反向移位动作。例如，栅极线驱动电路14R的第N级在时刻tl向端子NSB输入反向触发信号VSTB 的脉冲，将基准点W置位成H电平，与其后最先生成的时钟信号V (2N-1)的脉冲同步，使输出信号以2N-1)产生脉冲。以后，与正向移位动作反向从各级依次输出脉冲。以上，以栅极线驱动电路14R为例说明了反向移位动作。栅极线驱动电路14L的各级的反向移位动作也与栅极线驱动电路14R对应的级相同。但是，栅极线驱动电路14L 的各级与栅极线驱动电路14R对应的级相比超前IH来进行各动作。在此，以本级为基点，将向复位端子NRF输入脉冲的其他级设定成比向置位端子 NSB输入脉冲的其他级远的级，并且将向复位端子NRB输入脉冲的其他级设定成比向置位端子NSF输入脉冲的其他级远的级。根据该结构，在正向移位动作时，向反向移位动作相关的端子NSB、NRB输入的脉冲对该正向移位动作不产生影响，同样，在反向移位动作时，向正向移位动作相关的端子NSF、NRF输入的脉冲对该反向移位动作不产生影响。因此，例如， 不需要开关等在正向移位动作时仅选择性地接受端子NSF、NRF的输入，另一方面，在反向移位动作时选择性地接受端子NSB、NRB的输入。即，移位寄存部32和构成它的单位寄存器电路38能做成为在正向移位和反向移位中不切换其基本电路结构。不需要用作切换开关的晶体管，因此单位寄存器电路38的电路结构简单，单位寄存器电路38的缩小化容易。并且，不需要沿移位寄存部32配置向各级的该晶体管供给切换信号的信号线，因此能够抑制栅极线驱动电路14在水平方向的尺寸增加。此外，如利用正向移位动作进行了说明那样，与对基准点m进行复位的动作同步，使用时钟信号而T3被导通，节点N2被提高到H电平。在本实施方式中，使驱动单侧的栅极线驱动电路14的时钟为4相，例如，在栅极线驱动电路14R中在与对本级的输出晶体管 T5输出的输出控制时钟信号VQk-I)延迟时钟2个相的定时使基准点m复位。在该基准点W复位的定时，导通T3的时钟信号在正向移位中为VQk+3)，在反向移位中为VOk-5)， 它们为同相。即，在本实施方式中，控制T3的时钟信号也不需要在正向移位和反向移位中进行切换。上述实施方式的起始虚拟级不具有反向复位端子NRB和T9B，末尾虚拟级不具有正向复位端子NRF和T9F。说明该结构。复位端子NRF、NRB被用于在生成输出脉冲后输入用于将基准点m复位成L电平的信号。通过将m复位成L电平，能够避免由于其后输入的输出控制时钟信号的脉冲而生成输出脉冲。在此，虚拟级的第一、二级、第(N-1)、N级的输出不用于栅极信号线20的驱动，并且，在正向移位中主要级的输出脉冲的生成结束之后动作的虚拟级的第(N-I)、N级的输出、和在反向移位中主要级的输出脉冲的生成结束之后动作的虚拟级的第一、二级的输出也不用作设置其他级的基准点m的信号。因此，在这些各移位动作的末尾动作的虚拟级即使根据时钟脉冲的反复而反复产生输出脉冲也没有特别的问题。也就是说，虚拟级的基准点附只要在对下一帧的移位动作开始为止处于复位状态即可。由于该理由，如在正向移位的动作说明中描述那样，在本实施方式中，通过接受在下一帧开始时生成的信号VSTF的脉冲来导通T10F、T2，从而进行第(N-I)、N级的基准点M 的复位。此外，同样，在反向移位动作中的第一、二级的基准点m的复位利用在下一帧开始时生成的信号VSTB的脉冲而使T10B、T2导通的动作来实现。此外，如上述那样，T9F、T9B原本被设置成用于弥补T2的复位能力的降低。但是， 在虚拟级中T5的尺寸小于主要级，Cgd也小，因此上述基准点m的电位上浮小于主要级。 因此，在虚拟级中，能够不接受T9F、T9B的辅助而仅由T2进行复位。在此，可以考虑以下结构作为反向移位动作时的基准点m的复位方法向起始虚拟级的单位寄存器电路38追加反向复位端子NRB和晶体管T9B，此外，作为正向移位动作时的基准点W的复位方法向末尾虚拟级的单位寄存器电路38追加正向复位端子NRF和晶体管T9F。这种情况下，另行生成向追加的复位端子NRF、NSB施加的信号例如不优选控制电路 18等的规模变大的信号。这方面，向起始虚拟级的追加端子NRB输入反向触发信号VSTB， 向末尾虚拟级的追加端子NRF输入正向触发信号VSTF的结构不产生电路规模的增加。在此结构中，在正向移位动作时由于信号VSTF的脉冲与下一帧开始同时使末尾虚拟级的基准点W的电位复位，在反向移位动作时，由于信号VSTB的脉冲与下一帧开始同时使起始虚拟级的基准点W的电位复位，从而实现双向移位寄存器的动作。但是，该结构产生如下所述的问题。也就是说，该结构在正向移位动作中反向触发信号VSTB被固定成L电平，在反向移位动作中正向触发信号VSTF被固定成L电平，因此在正向移位动作中第一、二级的T9B被维持截止状态，在反向移位动作中第(N-I)、N级的 T9F被维持截止状态。这样，对漏极-源极间施加电压、并且被长时间维持截止状态的晶体管产生称为Vth移位的晶体管特性的变化。具体而言，在η沟道晶体管中，阈值电压Vth降低，容易产生漏电流。Vth移位特别容易在a-Si薄膜晶体管(TFT)中引起。在T9F或T9B 产生漏电流时，在基准点W原本应为H电平的输出期间Ni，电位下降，不能生成输出脉冲。 具体而言，在正向移位动作中在起始虚拟级，T9B产生漏电流而不生产输出脉冲，在反向移位动作中在末尾虚拟级，T9F产生漏电流而不生成输出脉冲，有时产生移位动作不能继续的问题。考虑到该情况，在本发明中构成为，在起始虚拟级不设置反向复位端子NRB和晶体管 T9B，在末尾虚拟级不设置正向复位端子NRF和晶体管T9F。在上述实施方式中，使单侧栅极线驱动电路14为4相驱动，基本上向第k级的单位寄存器电路38输入第(k-2)级、第(k-Ι)级、第(k+Ι)级、第(k+2)级的输出，利用第 (k-Ι)级、第(k+Ι)级的输出脉冲将基准点Nl置位成H电平，利用第(k-2)级、第(k+2)级的输出脉冲将基准点W复位成L电平，能够实现在正向移位和反向移位中基本上不需要切换电路结构的双向移位寄存器。此外，在这样的结构中，在各级的输出脉冲下降之后将基准点m的H电平复位成L电平。即，在各级的输出脉冲结束后置位该级的基准点m被维持置位状态的后续置位期间。由于存在该后续置位期间，因此在本发明的双向移位寄存器的动作中，消除了基准点W的电位从比H电平高的电位立即下降到L电平并且晶体管M6导通这样的动作，难以引起贯穿电流发生那样的、因各信号的定时偏移或波形失真导致的不稳定动作。在此，本发明不限于上述实施方式的结构。本发明的双向移位寄存器的一般化的结构为，使驱动移位寄存部32的时钟信号为η相(η为3以上的整数。)，Haf、ab、i3f 以及3 b为满足af<i3b<n且ab< β f < η的自然数，向第k级的单位寄存器电路 38输入第(k-^b)级、第(k-af)级、第(k+ab)级、第(k+^f)级的输出，利用第(k-a f) 级、第(k+ab)级的输出脉冲基准点附被置位成H电平，利用第(k-i3b)级、第(k+i3f)级的输出脉冲基准点W被复位成L电平，根据该结构，基本上不需要上述那样的电路结构的切换，并且能够实现动作稳定性提高的双向移位寄存器。同时，根据af< i3b和ab< β f这样的条件，β f、3b为2以上，并且为了进行正向移位和反向移位而需要使主要级最低为2级，因此双向移位寄存器的总级数N为6 以上。N级中的起始的i3b级从其他级的输出中不能得到反向移位动作中的复位信号， 末尾的β f级从其他级的输出中不能得到正向移位动作中的复位信号，因此这些起始的 β b级和末尾的β f级为虚拟级。起始虚拟级不具备被反向复位端子NRB和被该端子控制的复位电路(在上述实施方式中为晶体管T9B)，末尾虚拟级不具备正向复位端子NRF和被该端子控制的复位电路(在上述实施方式中为晶体管T9F)。有时也与上述实施方式的虚拟级相同，向该一般化的移位寄存部32的虚拟级的单位寄存器电路38的端子NSF、NSB、NRF、NRB输入取代其他级的输出脉冲的信号。具体而言，在级数N级的双向移位寄存器中，第1 a f级的单位寄存器电路38向端子NSF输入正向触发信号，在正向移位开始时由该信号将基准点W置位成H电平。此外，第(Ν-af+l) N级的单位寄存器电路38向端子NSB输入反向触发信号，在反向移位开始时由该信号使基准点m成为置位状态。在单位寄存器电路38的基本结构中能够设置以下结构根据正向触发信号VSTF 的脉冲使基准点W成为初始状态，作为设定成L电平的电路而包括TlOF和T2。但是，如上述那样，在第一 a f级中信号VSTF的脉冲用于将基准点附置位成H电平。因此，第一 a f级的单位寄存器电路38与上述实施方式的第一级(参照图3)相同，作为不具有TlOF 的电路结构，基准点W不被初始复位成L电平。同样，单位寄存器电路38的基本结构中能够设置以下的结构由于反向触发信号VSTB的脉冲，作为在初始状态将基准点m设定成L 电平的电路而包括TlOB和T2。但是，如上述那样，在第(Ν-ab+l) N级中，信号VSTB的脉冲用于将附置位成H电平。因此，第(Ν-ab+l) N级的单位寄存器电路38与上述实施方式的第N级(参照图7)相同，作为不具有TlOB的电路结构而不将基准点m初始复位成L电平。a f相当于在正向移位动作中基准点m被置位后到输出脉冲上升为止的期间(先行置位期间)，a b相当于反向移位动作中的先行置位期间。若该先行置位期间变长，则被电容器Cl保持的m的电位由于T9F和T9B的漏电流等而降低，产生向T5的漏极输入时钟脉冲时不能达到T5的栅极从端子NOUT输出脉冲所需的充分的电位的问题。因此，例如，在电容器Cl的电容不是太大的情况等，考虑到上述问题的情况下，如上述实施方式那样，适宜将α f和α b设定成1，缩短先行置位期间的结构。此外，使正向移位动作和反向移位动作中的图像显示装置10的动作成为对称的观点来看，af = ab、i3f = i3b适当。在n = 4、i3f = i3b = 2的上述实施方式中，如上述那样，能够使在T3的控制信号中使用的时钟信号在正向移位动作和反向移位动作中相同。这样，在i3f+i3b = n时能够实现在双向利用相同的时钟信号进行T3的控制的结构。单位寄存器电路不限于图3 图7所示的电路。具体而言，主要级能够为其他电路结构，该其他电路结构包括正向置位端子NSF和反向置位端子NSB ；正向复位端子NRF 和反向复位端子NRB ；置位电路，在对端子NSF、NSB的任一个输入置位信号时将基准点的电位设定成第一电位；复位电路，在对端子NRF、NRB的任一个输入复位信号时将基准点的电位设定成第二电位；以及输出电路，在基准点处于第一电位的状态下，与被输入到该单位寄存器电路中的时钟脉冲同步来在输出信号中输出脉冲。此外，起始虚拟级能够为具有上述主要级的结构中的反向复位端子NRB以外的结构的其他的电路结构，末尾虚拟级能够为具有上述主要级的结构中的正向复位端子NRF以外的结构的其他的电路结构。例如，后述的第二实施方式的单位寄存器电路60是这种电路结构的其他例子。此外，在不满足在正向移位和反向移位中能够以相同的时钟信号控制上述T3的条件 (^f+^b = n)的情况下，能够采用在正向移位和反向移位中切换施加在T3的栅极上的控制信号的电路结构，这些是单位寄存器电路的1个变形例。此外，作为是接通断开基准点m 与电源VGL之间的开关、将基准点m设定成L电平的复位电路而工作的晶体管T9F、T9B在上述结构中以将漏极与基准点W直接连接，并且将源极与电源VGL直接连接这样的最简单的形式被设置。但是，接通断开基准点W与电源VGL之间的晶体管T9F、T9B可以是由多个元件构成的开关电路的一部分。在该结构中，也能够省略起始虚拟级的T9B，省略末尾虚拟级的T9F，防止Vth移位。此外，在移位动作的结束时在输出脉冲的虚拟级中的复位动作与主要级不同所引起的问题不一定是上述问题，在复位电路具有上述以外的问题的双向移位寄存器中也能够适用本发明的结构，因此能够避免该问题。此外，在上述实施方式中，说明了驱动单侧的栅极线驱动电路14的时钟信号的脉冲在相邻相彼此不重叠的情况。但是，本发明也能够适用于在时钟信号的脉冲相邻的相彼此重叠的情况。这种情况下，不需要重叠地输入对端子NSF、NSB的置位信号和对端子NRF、 NRB的复位信号。具体而言，谋求第(k_i3b)级的输出脉冲和第(k-af)级的输出脉冲不重叠，并且第(k+ab)级的输出脉冲和第(k+i3f)级的输出脉冲不重叠。据此，例如，将时钟信号Vj、V(j+l)的相位差的时间作为1而测出的时钟脉冲的宽度表示为κ (κ >1)，则作为af、ab、3f以及^b的条件，能够得到af+κ彡3b<n且ab+κ彡3f<n。作为构成本发明的双向移位寄存器30的晶体管说明了使用η沟道晶体管的例子， 但晶体管也可以是P沟道。此外，晶体管可以是TFT，还可以是M0SFET，构成晶体管的半导体层基本上可以是单晶硅、非晶硅(a-Si)、多晶硅(poly-Si)中的任一种，此外还可以是 IGZO(氧化铟镓锌)等氧化物半导体。此外，在上述实施方式中构成为，在栅极线驱动电路14R上连接奇数行的栅极信号线20，在栅极线驱动电路14L上连接偶数行的栅极信号线20，以相互错开IH相位的2H 周期驱动各自的双向移位寄存器30。另一方面，也能够在以下结构中应用本发明，在栅极线驱动电路14连接奇数行和偶数行的栅极信号线20，以IH周期依次从1个双向移位寄存器 30向奇数行和偶数行的栅极信号线20输出脉冲。[第二实施方式]以下，对与上述第一实施方式相同的构成要素标以相同的符号，援用已对该构成要素进行的说明来实现说明的简略化。第二实施方式的图像显示装置10的概略结构与使用图1说明的第一实施方式相同，栅极线驱动电路14R驱动奇数行，栅极线驱动电路14L驱动偶数行。图10作为例子示出与在右侧的栅极线驱动电路14R中设置的移位寄存部32相关的部分的结构。在移位寄存部32上级联连接N个单位寄存器电路60，主要级是(N-4)级， 在主要级的起始、末尾各设置2级的虚拟级。如后述那样，本实施方式的单位寄存器电路60 是与第一实施方式的单位寄存器电路38不同的电路结构，向各级输入的时钟信号和控制信号与图2所示的第一实施方式的结构存在不同。但是，各级的输出和级相互的级联连接的方法基本上与第一实施方式相同。时钟信号生成部34与第一实施方式相同，将8相的时钟信号Vl V8分为2组的 4相时钟信号，其中将VI、V3、V5、V7构成的组提供给栅极线驱动电路14R。任一单位寄存器电路60均被输入V1、V3、V5、V7，但其中作为输出控制时钟信号而使用的1个时钟信号根据移位寄存部32内的该单位寄存器电路60的位置来确定。图11 图13是单位寄存器电路60的概略电路图，图11表示起始虚拟级的单位寄存器电路60，图12表示主要级(第λ级)的单位寄存器电路60，图13表示末尾虚拟级的单位寄存器电路60。首先，说明图12所示的主要级(第λ级)的单位寄存器电路60的结构，之后，以与主要级的结构的不同点为中心说明虚拟级(k= 1、2、N-1、N)的单位寄存器电路38的结构。第λ级的单位寄存器电路60构成为包括匪05晶体管11明、11832、114 1636八、 Τ6Β、T6C、T9F、Τ9Β 以及电容器 Cl、C3。第λ级的单位寄存器电路60具有输出本级的脉冲以2λ-1)的输出端子 ΝθυΤ(λ)，此外，作为被输入其他级的脉冲的端子而具有正向置位端子NSF(X)、反向置位端子NSB(X)、正向复位端子NRFU)以及反向复位端子NRBU)。端子NSF(X)从第(λ-l)级被输入输出信号以2λ-3)，端子NSB(X)从第(λ+l)级被输入输出信号 GQ λ+1)，端子NRFU )从第U+2)级被输入输出信号以2 λ+3)，端子NRBU )从第 (λ -2)级被输入输出信号G (2 λ -5)。此外，第λ级的单位寄存器电路60从时钟信号生成部34被输入ΑΚ2λ-1)、 ν(2λ+1)>ν(2λ+3),ν(2λ+5)0进而，各单位寄存器电路60从电源VGH被供给H电平的电压，从电源VGL被供给L电平的电压。输出晶体管Τ5的漏极与时钟信号ΑΚ2λ-1)的信号线连接，此外源极与输出端子 NOUT(A)连接，根据连接在栅极上的基准点m的电位控制沟道的导通。在T5的栅极与源极之间连接电容器Cl。晶体管T5和电容器Cl作为在基准点m处于H电平的状态下，与被输入的时钟脉冲ΑΚ2λ-1)同步来输出本级的输出脉冲以2 λ-1)的输出电路而工作。晶体管Τ6、Τ6Α、Τ6Β、T6C的漏极连接输出端子NOUTU )，此外源极连接VGL。Τ6的栅极与节点N2连接，T6A的栅极被施加时钟信号AK2 λ +1)，Τ6Β的栅极被施加时钟信号VO λ +3)，T6C的栅极被施加时钟信号VO λ +5)，在Ν2、时钟信号VO λ+1), ν(2λ +3)、 V (2 λ+5)的任一电位成为H电平时，输出端子N0UT( λ)与电源VGL连接。m分别通过被连接成二极管的晶体管T1F、T1B与端子NSFU)和NSBU)连接。 晶体管TIF、TlB作为在向端子NSF(X)或NSB(X)输入其他级的输出脉冲时将基准点m 设定成H电平的置位电路而工作。相互并联地连接在基准点m与电源VGL之间的晶体管T2、T9F、T9B作为接通断开m与VGL之间的开关元件而发挥作用。T2的栅极与节点N2连接，T9F的栅极与端子 NRF ( λ )连接，Τ9Β的栅极与端子NRB ( λ )连接，在Ν2、端子NRF ( λ )、NRB ( λ )的任一个电位成为H电平时这些晶体管将基准点m的电位设定成L电平。特别是，晶体管T9F、T9B作为在向端子NRFU)或NRBU )输入其他级的输出脉冲时将基准点m设定成L电平的复位电路而发挥作用。在节点N2与电源VGL之间连接晶体管T4。T4的栅极与基准点附连接。此外，在节点N2与时钟信号ΑΚ2λ-1)的输入端子之间连接电容器C3。晶体管Τ4作为接通断开Ν2 与VGL之间的开关元件而发挥作用。在m的电位处于H电平期间T4为导通状态，将N2的电位设定成L电平。另一方面，在m的电位处于L电平期间T4为截止状态。在此状态下， 时钟信号VO λ -1)为H电平时，则通过电容器C3将Ν2的电位上升到H电平。接着，说明虚拟级的单位寄存器电路60。图11所示的第μ级(μ = 1、2)也就是起始虚拟级的单位寄存器电路60由于与第一实施方式相同的理由而不具有晶体管Τ9Β，与之对应而不具有端子NRB。此外，第一、二级具有端子NSF、NSB、NRF，这些端子中的除NSF(1) 以外与第λ级相同而被输入对应的其他级的输出信号。端子NSF(I)与第一实施方式相同， 在正向移位开始时从触发信号生成部36被输入正向触发信号VSTF的脉冲。图13所示的第μ级(μ = (N_l)、Ν)也就是末尾虚拟级的单位寄存器电路60由于与第一实施方式相同的理由而不具有晶体管T9F，与之对应而不具有端子NRF。此外，第 (^1)』级具有端子赂？、赂8』1 ，这些端子中的除赂8(沁以外与第λ级相同，被输入对应的其他级的输出信号。端子NSB(N)与第一实施方式相同，在正向移位开始时从触发信号生成部36被输入正向触发信号VSTB的脉冲。此外，如在第一实施方式中已说明那样，优选虚拟级的输出晶体管Τ5的尺寸小于
主要级。以上，以驱动奇数行的栅极信号线20的栅极线驱动电路14R为例说明了栅极线驱动电路14的结构。驱动本实施方式的偶数行的栅极信号线20的栅极线驱动电路14L的结构也与右侧相同。此方面与第一实施方式相同，故省略说明。接着，说明双向移位寄存器30的动作。针对本实施方式的示出在正向移位动作和反向移位动作中的各种信号的波形的时序图与第一实施方式中示出的图8、图9相同。正向移位在1帧图像信号的起始通过触发信号生成部36生成正向触发信号的脉冲而开始(图8的时刻t0、tl)。时钟信号生成部34如已说明那样在正向移位动作时在正向依次生成脉冲。在此，首先，说明栅极线驱动电路14R的主要级(第λ级)的单位寄存器电路60 的正向移位动作。
在第λ级的动作之前，第1 (λ-l)级依次动作，以2Η的相位差依次输出2Η宽度的脉冲。在向NSF(X)输入第(λ-l)级的输出信号以2λ-3)的脉冲时(图8的时刻 t2)，基准点附被置位成与H电平对应的电位(VGH-Vth(TlF))，T5导通，并且电容器Cl的端子间电压被置位成该电位。此时，T4导通，节点N2被设定成L电平。因此，T2和T6为截止状态。在从时刻t2起经过2H的时刻t3，输出控制时钟信号V O λ -1)的脉冲被输入Τ5 的漏极。时钟信号ΑΚ2λ-1)的脉冲使Τ5的源极电位上升。这样，由于自举效果，基准点m 的电位进一步上升，时钟AK2 λ-l)的脉冲在电位不下降的情况下成为信号以2 λ-l)的脉冲，从端子NOUT(X)被输出。该信号以2λ-1)的脉冲被输入第(λ+l)级的端子NSF，将该级的基准点W置位成H电平。在时刻t4，输出控制时钟信号ΑΚ2λ-1)的脉冲下降时，信号以2 λ-l)的脉冲也下降。此外，在该定时，时钟信号ΑΚ2λ+1)的脉冲导通Τ6Α，因此输出端子N0UTU)与VGL连接，输出信号以2 λ -1)成为L电平。另一方面，m的电位被维持H电平(后续置位期间)。在时刻t4，第(λ+l)级与时钟ΑΚ2λ+1)的脉冲同步而输出信号以2 λ+1)的脉冲。这样，各级比之前级的脉冲输出延迟2Η来输出该级的脉冲。接受了第(λ+l)级的脉冲输出的第(λ+2)级在从时刻t4起经过了 2Η的时刻t5输出信号以2 λ+3)的脉冲。在第λ级，在时刻t5端子NRF被输入信号以2 λ +3)的脉冲，T9F导通，将附复位成L电平。与此同时，Τ6Β由于时钟信号ΑΚ2λ+3)的脉冲而导通，将输出信号以2 λ-l) 维持L电平。此外，在接下来的2Η期间，T6C由于时钟信号ΑΚ2λ+5)的脉冲而导通，将输出信号以2 λ-l)维持L电平。然后，在基准点m的置位期间(第λ级的输出期间)以外也向Τ5的漏极施加输出控制时钟信号U2X -1)的脉冲，该脉冲具有通过Τ5的栅极-漏极间电容Cgd使m的电位上浮的作用。该基准点m的电位变动由于T2导通而被抑制。在基准点m的复位期间， m基本上为L电平，T4处于截止状态。在此状态下，如上述那样，根据输出控制时钟信号 V (2 λ-l)的脉冲，节点N2的电位被上拉到H电平，T2、T6导通。据此，基准点m在复位期间被固定成L电平，并且输出信号以2 λ -1)被维持L电平。如上述那样，主要级接受本级的1个之前的级的输出脉冲，使基准点m为置位状态，接受本级的2个之后的级的输出脉冲，使基准点m成为复位状态。关于这一点，在第一级的虚拟级中不存在1个之前的级。因此，如已说明那样，第一级构成为向端子NSF输入正向触发信号VSTF的脉冲。第一级接受在时刻to生成的信号VSTF的脉冲，将基准点m置位成H电平。其以后的第一级的动作与上述第λ级相同。如已说明那样，第(Ν-1)、Ν级的虚拟级不具有复位端子NRF。第(N-I)、Ν级的基准点m在该级的1帧的正向移位动作结束时被置位成H电平之后，在下一帧开始时为止T2导通，被复位成L电平。具体而言，作为将先行置位期间设定得长的情况下的问题，如上述那样，第(N-l)、N级的m的电位由于T9B 和T2的漏电流而降低。在此，T2例如被设计成比T4大的沟道宽度，因此漏电流也变大。此外，与垂直回扫期间对应地在帧间生成的移位动作的停止期间较长，在此期间W的电位由于漏电流而降低。此外，也能够构成为，在第(N-I)、N级的虚拟级(μ = (N-I)、N)的附与VGL之间设置由于时钟信号ΑΚ2 μ+3)的脉冲而导通的晶体管(表示为Tr)，由在下一帧的移位动作开始之前生成时钟信号使Tr导通，将该虚拟级的W复位成L电平。在此、第μ级的虚拟级与时钟信号ΑΚ2μ_1)同步来生成输出脉冲。考虑到在该输出脉冲的生成定时、其前后的先行置位期间以及后续置位期间不能将W复位成L电平，Tr利用不在这些期间的定时产生的脉冲的时钟信号ΑΚ2μ+;3)进行控制。此外，在4相驱动的栅极线驱动电路14R中， 在被输出信号以2 λ -5)控制的Τ9Β导通时Tr也导通，因此在设置Tr的结构中，能够省略第(N-I)、N级的虚拟级的Τ9Β。第一、二级的虚拟级(μ = 1、2)也相同地设置Tr，能够在反向移位动作时将W的电位复位成L电平。在本实施方式中，第一、二级的虚拟级的Tr也能够利用时钟信号AK2 μ +3)进行控制，并且也能够省略T9F。以上，说明了栅极线驱动电路14R各级的正向移位动作。栅极线驱动电路14L各级的正向移位动作也与栅极线驱动电路14R对应的级相同。但是，栅极线驱动电路14L的各级比栅极线驱动电路14R对应的级延迟IH来进行各动作。反向移位在1帧图像信号的起始通过触发信号生成部36生成反向触发信号的脉冲而开始(图9的时刻t0、tl)。时钟信号生成部34如已说明那样在反向移位动作时在反向依次生成脉冲。移位寄存部32的主要级的各级的单位寄存器电路60与第一实施方式的单位寄存器电路38相同，构成为置位端子和复位端子相对于正向移位和反向移位对称。此外，与第一实施方式相同，起始虚拟级和末尾虚拟级是相对于移位方向的反转而互为对称的结构的关系。因此，若控制电路18进行触发信号的切换和时钟脉冲的生成顺序的切换，则移位寄存部32在与正向移位相同的动作中进行反向移位动作。例如，栅极线驱动电路14R的第N级在时刻tl向端子NSB输入反向触发信号VSTB 的脉冲，基准点m被置位成H电平，与之后最先生成的时钟信号V (2N-1)的脉冲同步，使输出信号以2N-1)产生脉冲。以后，与正向移位动作反向而从各级依次输出脉冲。以上，以栅极线驱动电路14R为例说明了反向移位动作。栅极线驱动电路14L各级的反向移位动作也与栅极线驱动电路14R对应的级相同。但是，栅极线驱动电路14L的各级比栅极线驱动电路14R对应的级超前IH来进行各动作。并且，在第一实施方式中已说明的结构的各种变更也能够在本实施方式的双向移位寄存器中采用。而且，在主要级中也采用对虚拟级进行了说明的晶体管Tr，能够省略主要级的 T9F、T9B中的至少一方。特别是在上述4相驱动(n = 4，β f = β b = 2)的栅极线驱动电路14中，通过设置利用时钟信号AK2 λ+3)控制的1个Tr，能够省略T9F、T9B两者。这样， 设置1个Tr而省略T9F、T9B两者的结构通常在β f+ β b = η时能够实现。
权利要求
1.一种双向移位寄存器，其特征在于，包括移位寄存部，其包含具有用于输出脉冲的输出端子且被级联连接成m级的单位寄存器电路，并按正向和反向中的任一移位顺序从上述输出端子的列输出上述脉冲，其中m为6以上的整数；时钟信号生成部，其一方面在上述移位寄存部的正向移位动作时将η相时钟脉冲按上述正向依次提供给上述移位寄存部的各级，另一方面在反向移位动作时将η相时钟脉冲按上述反向依次提供给上述移位寄存部的各级，其中η为3以上的整数；以及触发信号生成部，其在上述正向移位开始时生成正向触发信号，且在上述反向移位开始时生成反向触发信号，上述单位寄存器电路的级联连接包括在上述输出端子上连接驱动对象负载的上述单位寄存器电路的主要级；和在上述输出端子上不连接驱动对象负载的上述单位寄存器电路的虚拟级，在上述级联连接中上述主要级形成一个连续的列，上述虚拟级被连接在上述主要级的列的起始和末尾上，将af、ab、β ·和β b设定为满足af<i3b<n且ab< 3€<11的自然数，第1^ 级的上述单位寄存器电路包括输出电路，其在上述单位寄存器电路的基准点处于第一电位的状态下与输入的上述时钟脉冲同步来输出输出脉冲1\ ；被输入输出脉冲Pk_af来作为置位信号的正向置位端子和被输入输出脉冲Pk+ab来作为置位信号的反向置位端子双方； 被输入输出脉冲？！^^来作为复位信号的正向复位端子和被输入输出脉冲Pk-eb来作为复位信号的反向复位端子中的至少一方；置位电路，其在被输入上述置位信号时将上述基准点的电位设定成上述第一电位；以及复位电路，其在被输入上述复位信号时将上述基准点的电位设定成上述第二电位，其中k为满足KkSm的整数，上述主要级具有上述正向复位端子和上述反向复位端子双方， 上述起始的虚拟级被设置3 b级，作为上述复位端子而仅具有上述正向复位端子，另一方面，上述末尾的虚拟级被设置β f级，作为上述复位端子而仅具有上述反向复位端子， 上述虚拟级中的起始的a f级取代上述脉冲Pk_af而向上述正向置位端子输入上述正向触发信号来作为上述置位信号，而且，末尾的a b级取代上述脉冲Pk+ab而向上述反向置位端子输入上述反向触发信号来作为上述置位信号。
2.根据权利要求1所述的双向移位寄存器，其特征在于，上述复位电路具有分别被配置在上述基准点与上述第二电位的电源之间、且在向栅极端子施加上述复位信号时导通而在上述基准点上连接上述电源的晶体管即第一晶体管和第二晶体管，上述第一晶体管与上述正向复位端子对应而设置，上述第二晶体管与上述反向复位端子对应而设置，上述虚拟级仅具有上述第一晶体管和上述第二晶体管中的一方。
3.根据权利要求2所述的双向移位寄存器，其特征在于， 上述各晶体管是a-Si晶体管。
4.根据权利要求1所述的双向移位寄存器，其特征在于，上述各级的上述输出电路具有根据从该级的上述输出端子输出的上述脉冲而在该输出端子上生成驱动电流的输出晶体管，上述主要级的上述输出晶体管具有与上述驱动对象负载相对应的驱动能力，上述虚拟级的上述输出晶体管的驱动能力被设定为低于上述主要级的上述输出晶体管的驱动能力。
5.根据权利要求1所述的双向移位寄存器，其特征在于， 上述af和ab是1。
6.一种图像显示装置，其特征在于，包括多个像素电路，其与多条扫描线对应而呈矩阵状配置；多条栅极信号线，其按上述扫描线而设置且提供给用于控制对上述像素电路写入图像数据的栅极信号；以及栅极信号线驱动电路，其具有权利要求1至5中任一项所述的双向移位寄存器且上述各栅极信号线连接在上述主要级的上述输出端子上，并根据从上述移位寄存部的上述主要级输出的上述脉冲来生成上述栅极信号。
全文摘要
本发明提供一种双向移位寄存器，其从被级联连接的多个单位寄存器电路按正向和反向中的任一移位顺序来输出脉冲。单位寄存器电路的级联连接包括在栅极信号线上连接输出端子的主要级和起始、末尾各2级的虚拟级。第k级的单位寄存器电路包括在脉冲输入中将基准点设定为H电平的置位电路、将基准点设定为L电平的复位电路、在基准点为H电平时与时钟信号同步来输出脉冲Pk的电路。主要级作为置位端子而具有输入Pk-1、Pk+1的各端子，作为复位端子而具有输入Pk-2、Pk+2的各端子。根据移位方向使时钟信号的生成顺序反转，将开始触发信号切换成施加到起始级和末尾级中的任一级上。
文档编号G09G3/36GK102298896SQ201110176730
公开日2011年12月28日 申请日期2011年6月22日 优先权日2010年6月23日
发明者东岛启之, 势籏弘子, 后藤充, 落合孝洋 申请人:松下液晶显示器株式会社, 株式会社日立显示器
技术领域：
本发明涉及能够切换脉冲的输出顺序的双向移位寄存器及使用该双向移位寄存器来按各扫描线进行驱动的图像显示装置。
背景技术：
液晶显示装置的高分辨率化通过提高其显示部的像素排列密度来实现，与此同时，向像素电路提供信号的各种信号线的排列间距变窄。与像素的扫描线对应而设置的栅极线在显示区域的侧部与栅极线驱动电路连接。栅极线驱动电路具有移位寄存器，该移位寄存器按扫描线来依次输出能对像素电路进行数据写入的电压。伴随着高分辨率化，希望同时缩小构成该移位寄存器的各级的单位寄存器电路。通常，与垂直扫描方向上的图像数据的输入顺序相对应，对栅极线施加电压按从图像的上方至下方的顺序进行，但若能够双向驱动移位寄存器，则也能够按从下方至上方的扫描线的顺序来将输入图像数据写入像素电路。据此，与通过设置对图像数据进行缓存的帧存储器等来改变图像数据的顺序这样的结构相比，，能够以简易的结构来改变要显示的图像的朝向。在栅极线驱动电路等中使用的移位寄存器由被级联连接的多级单位寄存器电路构成，基本上各级的单位寄存器电路与垂直扫描等连动来进行从其单位寄存器电路列的一端向另一端依次输出1次脉冲的动作。图14是表示单位寄存器电路的基本结构的电路图(参照日本特开2004-157508 号公报和日本特开2009-272037号公报)。在第η级的单位寄存器电路的输出端子 (G0UT[n])与时钟信号源CK之间连接输出晶体管Μ1，并且在端子(G0UT[n])与电源VOFF 之间连接晶体管M2。图15是说明图14所示的单位寄存器电路的动作的信号波形图。在向单位寄存器电路输入前一级的输出脉冲G0UT[n-l]时，与Ml的栅极相通的节点N3 (电容器 C的一端)与电源VON连接，节点N3的电位被上升到导通晶体管的电位的High (H)电平。 此外，在N3为H电平时，节点N4被连接在电源VOFF上而被设定成使晶体管截止的电位的 Low(L)电平，M2成为截止状态。这样，单位寄存器电路成为置位状态。在此状态下，时钟信号CKV(CK)从L电平向H电平转变时，通过连接在Ml的源极-栅极之间的电容器C，N3的电位进一步上升，时钟信号CKV的H电平从端子GOUT [η]输出。另一方面，在从时钟信号CKV的H电平向L电平的转变中，Ν3的电位下降，并且输出端子G0UT[n]的电压也下降。此时，与向第(n+1)级的时钟信号CKB的上升连动，在后级的输出信号GOUT[n+1]中生成脉冲，并被输入到第η级的单位寄存器电路中。该G0UT[n+l] 的脉冲也使N3的电位下降。据此，N4的电位被拉高，M2成为导通状态，输出端子与VOFF连接。由于这些动作，输出信号G0UT[n]的脉冲的输出结束。
发明内容
为了实现双向驱动，将正向时使用的结构和反向时使用的结构这两方设置成单位寄存器电路，进而将用于切换它们的开关元件内置于该单位寄存器电路内。采用这样的单位寄存器电路的双向移位寄存器存在小型化困难，并且不适宜图像显示装置的高分辨率化这样的问题。另一方面，不根据移位方向切换结构的单位寄存器电路与切换单位寄存器电路相比，电路动作的稳定性可能会产生问题。此外，在各级的输出脉冲结束的定时，节点N3的电位从比H电平高的电位突然下降到L电平，并且晶体管M2导通。这样的动作若不能精度良好地控制引起该动作的各信号的定时和波形，则在该定时的动作容易发生不稳定。例如，存在输出晶体管Ml完全截止之前，晶体管M2开始导通，可能产生从电源VON向VOFF的贯穿电流这样的问题。为了解决上述问题，本发明的目的在于提供一种能够以简单的电路结构来按双向进行稳定的移位动作的双向移位寄存器及使用该双向移位寄存器的图像显示装置。本发明的双向移位寄存器包括移位寄存部，包含具有用于输出脉冲的输出端子、 被级联连接成m级的单位寄存器电路，按正向和反向的任一个移位顺序从上述输出端子的列输出上述脉冲，其中m为6以上的整数；时钟信号生成部，在上述移位寄存部的正向移位动作时在上述正向依次将η相的时钟脉冲提供给上述移位寄存部的各级，另一方面，在反向移位动作时在上述反向依次将η相的时钟脉冲提供给上述移位寄存部的各级，其中，η为 3以上的整数；以及触发信号生成部，在上述正向移位开始时生成正向触发信号，在上述反向移位开始时生成反向触发信号。上述单位寄存器电路的级联连接包括在上述输出端子上连接驱动对象负载的上述单位寄存器电路的主要级；和在上述输出端子上不连接驱动对象负载的上述单位寄存器电路的虚拟级，在该级联连接中上述主要级形成一个连续的列， 上述虚拟级被连接在该主要级的列的起始和末尾上。使af、ab、i3f和i3b为满足af < i3b<n且ab< i3f<n的自然数，第k级的上述单位寄存器电路包括输出电路，在上述单位寄存器电路的基准点处于第一电位的状态下与要输入的上述时钟脉冲同步来输出输出脉冲Pk ；作为置位信号而被输入输出脉冲Pk-af的正向置位端子和作为置位信号而被输入输出脉冲pk+ab的反向置位端子双方；作为复位信号而被输入输出脉冲pk+0f的正向复位端子和作为复位信号而被输入输出脉冲Pk_eb的反向复位端子中的至少一方；置位电路， 在被输入上述置位信号时，将上述基准点的电位设定成上述第一电位；以及复位电路，在被输入上述复位信号时，将上述基准点的电位设定成上述第二电位，其中k为1 < k < m的整数。上述主要级具有上述正向复位端子和上述反向复位端子双方。上述起始的虚拟级被设置β b级，作为上述复位端子而仅具有上述正向复位端子，另一方面，上述末尾的虚拟级被设置β f级，作为上述复位端子而仅具有上述反向复位端子。上述虚拟级中的起始的af 级取代上述脉冲Pk_a f而向上述正向置位端子输入上述正向触发信号来作为上述置位信号， 而且，末尾的a b级取代上述脉冲Pk+“而向上述反向置位端子输入上述反向触发信号来作为上述置位信号。在本发明的其他双向移位寄存器中，上述复位电路具有第一晶体管和第二晶体管，它们是分别被配置在上述基准点与上述第二电位的电源之间且在向栅极端子施加上述复位信号时导通的在上述基准点上连接上述电源的晶体管，上述第一晶体管与上述正向复位端子对应而设置，上述第二晶体管与上述反向复位端子对应而设置，上述虚拟级仅具有上述第一晶体管和第二晶体管中的一方。本发明的优选方式为上述各晶体管是a-Si晶体管的双向移位寄存器。
在本发明的其他双向移位寄存器中，上述各级的上述输出电路具有根据从该级的上述输出端子输出的上述脉冲而在该输出端子生成驱动电流的输出晶体管。上述主要级的上述输出晶体管具有与上述驱动对象负载相对应的驱动能力，上述虚拟级的上述输出晶体管的驱动能力被设定得低于上述主要级的上述输出晶体管的驱动能力。进而，其他的本发明的双向移位寄存器是上述cif和cib为1。本发明的图像显示装置包括多个像素电路，与多条扫描线对应而呈矩阵状配置； 多条栅极信号线，按上述扫描线而设置且提供给用于控制对上述像素电路写入图像数据的栅极信号；以及栅极信号线驱动电路，具有上述本发明的双向移位寄存器且上述各栅极信号线连接在上述主要级的上述输出端子上，并根据从上述移位寄存部的上述主要级输出的上述脉冲来生成上述栅极信号。根据本发明，能够得到可用简单的电路结构在双向进行稳定的移位动作的双向移位寄存器及使用该双向移位寄存器的图像显示装置。
图1是表示第一实施方式的图像显示装置的结构的示意图。图2是表示第一实施方式的双向移位寄存器的结构的示意图。图3是第一实施方式的双向移位寄存器的第一级单位寄存器电路的概略电路图。图4是第一实施方式的双向移位寄存器的第二级单位寄存器电路的概略电路图。图5是第一实施方式的双向移位寄存器的第λ级的单位寄存器电路的概略电路图。图6是第一实施方式的双向移位寄存器的第(N-I)级的单位寄存器电路的概略电路图。图7是第一实施方式的双向移位寄存器的第N级的单位寄存器电路的概略电路图。图8是示出第一实施方式的双向移位寄存器的在正向移位动作中的各种信号的波形的时序图。图9是示出第一实施方式的双向移位寄存器的在反向移位动作中的各种信号的波形的时序图。
图10是示出第二实施方式的双向移位寄存器的结构的示意图。图11是第二实施方式的双向移位寄存器的第一级和第二级的单位寄存器电路的概略电路图。图12是第二实施方式的双向移位寄存器的第λ级的单位寄存器电路的概略电路图。图13是第二实施方式的双向移位寄存器的第(N-I)级和第N级的单位寄存器电路的概略电路图。图14是示出现有的单位寄存器电路的结构的电路图。图15是说明现有的单位寄存器电路的动作的信号波形图。标号说明10、50 图像显示装置
12像素电路14、14L、14R栅极线驱动电路16数据线驱动电路18 控制电路20栅极信号线22数据线30双向移位寄存器32移位寄存部34时钟信号生成部36触发信号生成部38、60单位寄存器电路
具体实施例方式下面根据附图来说明本发明的实施方式(以下称为实施方式)。[第一实施方式]图1是表示第一实施方式的图像显示装置10的结构的示意图。图像显示装置10 例如是液晶显示器等。图像显示装置10包括多个像素电路12、栅极线驱动电路14、数据线驱动电路16以及控制电路18。像素电路12在显示部与像素对应而呈矩阵状排列。在栅极线驱动电路14上连接在垂直方向(列方向)排列的多条栅极信号线20。 在各栅极信号线20上连接在水平方向(行方向)排列的多个像素电路12。栅极线驱动电路14向多条栅极信号线20依次输出栅极信号，能够对与该栅极信号线20连接的像素电路 12进行数据写入。在数据线驱动电路16上连接在水平方向上排列的多条数据线22。在各数据线22 上连接在垂直方向排列的多个像素电路12。数据线驱动电路16根据与1条扫描线对应的图像数据生成与构成该扫描线的多个像素分别对应的信号，并向多条数据线22输出。被输出到各数据线22的像素信号被写入能够由栅极信号进行写入的像素电路12中，各像素电路12根据被写入的像素信号控制从像素射出的光量。控制电路18控制栅极线驱动电路14和数据线驱动电路16的工作。图像显示装置10包括作为栅极线驱动电路14而配置在显示部的左侧部的栅极线驱动电路14L和配置在右侧部的栅极线驱动电路14R，栅极线驱动电路14R向奇数行的栅极信号线20供给栅极信号，栅极线驱动电路14L向偶数行的栅极信号线20供给栅极信号。 栅极线驱动电路14和控制电路18构成双向移位寄存器，将栅极信号提供给栅极信号线20 的顺序能够在从显示部的上侧向下侧的正向和从下侧向上侧的反向之间切换。图2是表示在图像显示装置10的栅极信号线20的扫描中使用的双向移位寄存器 30的结构的示意图。双向移位寄存器30构成为包括移位寄存部32、时钟信号生成部34以及触发信号生成部36。移位寄存部32设置在栅极线驱动电路14中，时钟信号生成部34和触发信号生成部36例如设置在控制电路18中。移位寄存部32由被级联连接的多级单位寄存器电路38构成。
图2作为例子示出了与设置在双向移位寄存器30的右侧的栅极线驱动电路14R 中的移位寄存部32相关的部分。栅极线驱动电路14R在错开2H(H是1行的水平扫描期间。)的定时依次驱动奇数行也就是每2行的栅极信号线20。另一方面，栅极线驱动电路 14L在与奇数行错开IH的定时依次驱动偶数行的栅极信号线20。单侧的栅极线驱动电路 14的移位寄存部32构成为由4相时钟驱动，但如上述那样，为了在两侧进行相位相互错开 IH的驱动，时钟信号生成部34生成8相的时钟信号Vl V8。在各时钟信号中以8H为周期生成2H宽度的脉冲，将相位相邻的时钟信号之间、也就是V j和V (j+Ι)设定成IH期间的的相位差。即，相位相邻的时钟脉冲在被维持成H电平的2H期间中的IH期间相互重叠。时钟信号生成部34分别分成由相位每隔2H错开的信号组即VI、V3、V5、V7构成的第一组和由V2、V4、V6、V8构成的第二组，将第一组提供给栅极线驱动电路14R，将第二组提供给栅极线驱动电路14L。各级单位寄存器电路38与多相时钟信号中确定该级的输出脉冲的定时的相位的时钟信号(输出控制时钟信号)建立一个对应。时钟信号生成部34在移位寄存部32的正向移位动作时在正向依次即以VI、
V2.....V8、V1、...的顺序生成时钟脉冲。另一方面，在反向移位动作时在反向依次即以
V8、V7.....V1、V8、...的顺序生成时钟脉冲。将时钟信号生成部34所生成的时钟脉冲分
别提供给栅极线驱动电路14R和栅极线驱动电路14L的移位寄存部32的各级。时钟信号生成部34从起始级(上侧)向末尾级(下侧)以VI、V3、V5、V7、VI、...的顺序在每一级将改变相位后的时钟信号作为输出控制时钟信号而提供给栅极线驱动电路14R。在栅极线驱动电路14L中该顺序被设定成V2、V4、V6、V8、V2、...。触发信号生成部36在正向移位开始时生成正向触发信号VSTF，在反向移位开始时生成反向触发信号VSTB。具体而言，在正向移位开始时对信号VSTF生成上升为H电平的脉冲，在反向移位开始时，对信号VSTB生成上升为H电平的脉冲。移位寄存部32如已说明那样具有级联连接有多个单位寄存器电路38的结构。各单位寄存器电路38从其输出端子输出脉冲。移位寄存部32从单位寄存器电路38的各级， 在正向移位动作中从起始级开始依次输出脉冲，在反向移位动作中从末尾级开始依次输出脉冲。在构成移位寄存部32的多级的单位寄存器电路38中包括在输出端子上连接栅极信号线20的主要级；和被施加在由主要级构成的列的起始和末尾、不与栅极信号线20连接的虚拟级。移位寄存部32的总级数以N表示。总级数N的值根据图像显示装置10的扫描线数、也就是栅极信号线20的条数和起始虚拟级以及末尾虚拟级的级数来确定。在本实施方式中在栅极线驱动电路14的起始和末尾分别设置2级虚拟级。在将栅极线驱动电路 14R侧的第k级的单位寄存器电路38的输出表示为GQk-1) (k为1彡k彡N的自然数) 时，虚拟级的输出的G1、G3、GQN-3)、GQN-1)向栅极信号线20输出，主要级的第λ级(λ 为3彡λ彡Ν-2的自然数)的输出以2 λ-1)被输出到栅极信号线20。此外，若将栅极线驱动电路14L侧的第k级的单位寄存器电路38的输出表示成 G(2k)时，虚拟级的输出即G2、G4、GQN-2)、GQN)不被输出到栅极信号线20，主要级的第 λ级的输出以2 λ)被输出到栅极信号线20。图2中示出各单位寄存器电路38的各输入输出端子的连接关系。此外，为了简单标记对时钟信号使用例如ΑΚ2 λ-1)这样的标记。在此标记中，以超过8的数ζ表示相的时钟信号V。其表示使用以ζ除以8时的余数ξ来表示的时钟信号νξ。图3 图7是单位寄存器电路38的概略电路图，图3表示第一级的单位寄存器电路38，图4表示第二级的单位寄存器电路38，图5表示第λ级的单位寄存器电路38，图6 表示第(N-I)级的单位寄存器电路38，图7表示第N级的单位寄存器电路38。首先，说明图5所示的主要级(第λ级)的单位寄存器电路38的结构，之后，以与主要级的结构的不同点为中心说明虚拟级(k= 1、2、N-1、N)的单位寄存器电路38的结构。第λ级的单位寄存器电路38构成为包括η沟道晶体管TIF、TIB、Τ2 Τ6、T7F、 Τ7Β、T9F、Τ9Β、T10F、TlOB 以及电容器 Cl、C3。第λ级的单位寄存器电路38具有用于输出本级的脉冲以2 λ-1)的输出端子 ΝθυΤ(λ)，此外，作为被输入其他级的脉冲的端子而具有正向置位端子NSF(X)、反向置位端子NSB(X)、正向复位端子NRFU)以及反向复位端子NRBU)。端子NSF(X)从第(λ-l)级被输入输出信号以2λ-3)，端子NSB(X)从第(λ+l)级被输入输出信号 GQX+l)，端子NRFU)从第(λ+2)级被输入输出信号以2λ+3)，端子NRBU)从第 (λ -2)级被输入输出信号G(2A -5)。此外，第λ级的单位寄存器电路38从时钟信号生成部34被输入ΑΚ2λ-1)、 VO λ+3)。进而，各单位寄存器电路38从触发信号生成部36被输入正向触发信号VSTF和反向触发信号VSTB，从电源VGH被供给H电平的电压，从电源VGL被供给L电平的电压。输出晶体管Τ5的漏极与输出控制时钟信号ΑΚ2 λ-1)的信号线连接，并且源极与输出端子N0UT( λ)连接，根据被连接在栅极上的基准点m的电位控制沟道的导通。在T5 的栅极与源极之间连接电容器Cl。晶体管T5和电容器Cl作为在基准点的节点m为H电平的状态下与要输入的时钟脉冲AK2 λ-1)同步来输出本级的输出脉冲以2 λ-1)的输出电路而发挥作用。此外，在输出端子NOUT ( λ )上连接漏极的晶体管Τ6的源极与电源VGL连接，根据连接在栅极上的节点Ν2的电位而控制导通/截止。在节点Ν2与VGL之间连接电容器C3。基准点m分别通过被连接成二极管的晶体管T1F、T1B与端子NSF ( λ )和NSB ( λ ) 连接。晶体管TIF、TlB作为在向端子NSF(X)或NSB( λ )输入其他级的输出脉冲时，将基准点W设定成H电平的置位电路而发挥作用。相互并联地连接在基准点m与电源VGL之间的晶体管T2、T9F、T9B作为接通断开 m与VGL之间的开关元件而工作。T2的栅极与节点N2连接，T9F的栅极与端子NRFU)连接，T9B的栅极与端子NRB ( λ )连接，在Ν2、端子NRF ( λ )、NRB ( λ )的任一个电位成为H电平时这些晶体管将基准点m的电位设定成L电平。特别是，晶体管T9F、T9B作为在向端子 NRF(A)或NRBU)输入其他级的输出脉冲时，将基准点m设定成L电平的复位电路而发挥作用。在此，在基准点m被置位成H电平的期间以外，节点N2被设定成H电平。晶体管 T2在节点N2为H电平的期间导通，因此成为较长时间通电状态。其结果，晶体管T2的阈值电压Vth(T2)向正向移位，T2将基准点m固定成L电平的能力下降。另一方面，在基准点m的置位期间(第λ级的输出期间)以外Τ5的漏极也被施加时钟信号ΑΚ2λ-1)的脉冲，该脉冲具有通过T5的栅极-漏极间电容CgdHm的电位上浮的作用。特别是，如后述那样，至少需要增大主要级的晶体管T5的尺寸，与此同时，Cgd也增大，基准点m的电位上浮也变大。因此，设置T9F、T9B将m适当地复位成L电平。被相互并列连接在节点N2与电源VGH之间的晶体管T3、T10F、TlOB作为接通断开N2与VGH之间的开关元件而工作。T3的栅极与时钟信号O λ+3)的信号线连接，TlOF 的栅极与正向触发信号VSTF的信号线连接，TlOB的栅极与反向触发信号VSTB的信号线连接，时钟信号O λ +3)、VSTF、VSTB的任一个电位成为H电平时，这些晶体管将节点Ν2的电位设定成H电平。被相互并联连接在节点Ν2与电源VGL之间的晶体管Τ4、T7F、Τ7Β作为接通断开 Ν2与VGL之间的开关元件而工作。Τ4的栅极与m连接，T7F的栅极与端子NSF(X)连接， T7B的栅极与端子NSB ( λ )连接，在m、端子NSF ( λ )、NSB ( λ )的任一个电位成为H电平时这些晶体管将节点Ν2的电位设定成L电平。接着说明虚拟级的单位寄存器电路38。图3、图4所示的第一级和第二级的单位寄存器电路38不具有晶体管Τ9Β，与之相应地也不具有端子NRB。关于这方面将在后说明。 此外，这些第一、二级具有端子NSF、NSB、NRF，这些端子中的除NSF(I)以外与第λ级相同， 被输入对应的其他级的输出信号。另一方面，不存在与端子NSF(I)对应的其他级的输出信号。端子NSF被设置成在正向移位动作时作为输出脉冲的生成准备而输入将基准点m置位成H电平的信号，在正向移位开始时从触发信号生成部36向端子NSF(I)输入正向触发信号VSTF的脉冲。此外，第一级在不具有晶体管TlOF方面也与图5的单位寄存器电路38不同。图6、图7所示的第(N-I)级和第N级的单位寄存器电路38不具有晶体管T9F， 与之相应地不具有端子NRF。关于这方面将在后说明。此外，这些第(N-I)、N级具有端子 NSF、NSB、NRB，这些端子中的除NSB(N)以外与第λ级相同，被输入对应的其他级的输出信号。另一方面，不存在与端子NSB(N)对应的其他级的输出信号。端子NSB被设置成在反向移位动作时作为输出脉冲的生成准备而输入将基准点m置位成H电平的信号，在反向移位开始时从触发信号生成部36向端子NSB(N)输入反向触发信号VSTB的脉冲。此外，在第N级不具有晶体管TlOB的方面也与图5的单位寄存器电路38不同。主要级在输出端子NOUT上作为驱动对象负载而与栅极信号线20和多个像素电路 12连接。根据由于大画面化导致的栅极信号线20长度的增加、和由于高分辨率化导致的与栅极信号线20连接的像素电路12数量的增加，该驱动对象负载变大。谋求主要级的输出晶体管T5具有与该负载对应的驱动能力，例如，将栅极宽度(沟道宽度)设计得较大。例如，将主要级的T5设计成5000 μ m左右大的沟道宽度。与之相对，虚拟级不与栅极信号线 20连接。因此，将虚拟级的输出晶体管T5的驱动能力设定得低于主要级。例如，虚拟级的 T5的沟道宽度被设定成主要级的T5的沟道宽度的1/10的500 μ m左右。这样，虚拟级的晶体管T5的尺寸变小，能够缩小虚拟级的单位寄存器电路38。并且能够降低虚拟级的功耗。以上，以驱动奇数行的栅极信号线20的右侧的栅极线驱动电路14R为例说明了栅极线驱动电路14的结构。驱动偶数行的栅极信号线20的左侧的栅极线驱动电路14L的结构也与右侧相同，但为了慎重起见简单说明。例如，移位寄存部32的第λ级在右侧的栅极线驱动电路14R中与第Ολ-l)行的栅极信号线20连接，另一方面，在左侧的栅极线驱动电路14L中与第Ολ)行的栅极信号线20连接，并且在正向移位中比第(2λ-1)行的栅极信号线20的驱动延迟IH来驱动第Ολ)行的栅极信号线20。由该对应关系容易观察出， 栅极线驱动电路14L的第k级(1彡k彡N)的单位寄存器电路38的输出端子NOUT (k)输出信号G (2k)，并且主要级的端子NSF(A)、NSB ( λ )、NRF ( λ )、NRB ( λ )分别被输入G(2A -2)、 G(2A +2)、G (2 λ +4)、G (2 λ -4)。此外，作为输出控制时钟信号向Τ5输入V (2k)，向T3的栅极施加时钟信号AK2k+4)。接着，说明双向移位寄存器30的工作。图8是示出正向移位动作中的各种信号的波形的时序图。正向移位在1帧的图像信号的起始通过触发信号生成部36生成正向触发信号的脉冲而开始(时刻to、tl)。触发信号生成部36在时刻to生成奇数行驱动用的正向触发信号VSTF的脉冲之后，在延迟IH期间的时刻tl生成偶数行驱动用的正向触发信号VSTF2 的脉冲(时刻tl)。另一方面，奇数行驱动用的反向触发信号VSTB和偶数行驱动用的反向触发信号VSTB2被固定成L电平。在第二 N级的单位寄存器电路38中，被输入信号VSTF的脉冲时，TlOF导通，将节点N2升到H电平，其结果，T2导通而将基准点m初始设定成L电平。另一方面，在第一 (N-α b)级的单位寄存器电路38中，被输入信号VSTB的脉冲时TlOB导通，从而将基准点m初始设定成L电平。时钟信号生成部34如已说明那样，在正向移位动作时在正向依次生成脉冲。艮口， 时钟信号生成部34比时钟信号Vj (j为1 < j < 7的自然数)的脉冲上升延迟IH来上升时钟信号V(j+1)的脉冲，此外，比时钟信号V8的脉冲上升延迟IH来上升时钟信号Vl的脉冲。在此，首先说明栅极线驱动电路14R的主要级(第λ级)的单位寄存器电路38 的正向移位动作。在第λ级动作之前，第一 (λ-l)级依次动作，以2Η的相位差依次输出2Η宽度的脉冲。在向端子NSF(X)输入第(λ-l)级的输出信号以2 λ-3)的脉冲时(时刻t2)， 基准点m被置位成与H电平对应的电位(VGH-Vth(TlF))，T5导通，并且电容器Cl的端子间电压被置位成该电位。此时，T4导通，将节点N2设定成L电平。此外，此时T7F也导通， 因此与仅T4的情况相比节点N2更快速被设定成L电平。该节点N2的电位被电容器C3保持。节点N2为L电平，因此T2和T6处于截止状态。第(λ -1)级的输出脉冲与时钟V O λ -3)的脉冲(图8中为时钟V7的脉冲)同步产生，因此在从时刻t2起经过2Η后的时刻t3第λ级被输入时钟信号VO λ-l)的脉冲 (图8中为时钟信号Vl的脉冲)。时钟信号ΑΚ2λ-1)的脉冲使Τ5的源极电位上升。这样， 由于自举效果，W的电位进一步上升，时钟信号W2 λ-l)的脉冲在电位不降低的情况下成为信号以2λ-1)的脉冲，从端子NOUT(X)输出。该信号以2λ-1)的脉冲被输入第(λ+1) 级的端子NSF，将该级的附置位成H电平。若在时刻t4时钟信号ΑΚ2λ-1)的脉冲下降，则信号以2λ-1)的脉冲也下降。另一方面，基准点W的电位被维持在H电平。在时刻t4，第(λ+l)级与时钟信号ΑΚ2λ+1)的脉冲同步来输出信号以2 λ+1)的脉冲。这样，各级比前级的脉冲输出延迟2Η来输出该级的脉冲。接受了第(λ+l)级的脉冲输出的第U+2)级在从时刻t4起经过了 2Η的时刻t5输出信号以2 λ+3)的脉冲。在第λ级，在时刻t5，端子NRF被输入信号GQX +3)的脉冲时，T9F导通，基准点 Nl复位成L电平。与此同时由于时钟信号VO λ +3)，Τ3也导通，将节点Ν2上升到H电平。 其结果，Τ6导通，将输出端子NOUT ( λ )连接到电源VGL上。此外，Τ3由于时钟信号ΑΚ2λ+3)在时刻t5以外的定时也周期性地导通，除去基准点m为置位状态的期间，将节点N2良好地维持在H电平。据此，在基准点m被置位成 H电平的状态的期间以外的期间，NOUT(λ )被维持在L电平。在以上动作中，在时刻t2之前的2Η期间从第(λ-2)级向端子NRBU )输入脉冲， Τ9Β导通，但该期间在从第(λ-l)级向端子NSF(X)输入脉冲中的基准点附被置位成H电平之前，因此不对上述动作产生影响。此外，在时刻t4 t5的2H期间，从第(λ+l)级向端子NSB(X)输入脉冲，通过TlB从端子NSB(X)向基准点m施加H电平的电位，但该期间在从第(λ+2)级向端子NRFU)的脉冲输入中的基准点m被复位成L电平之前，因此不对上述动作产生影响。此外，将基准点m置位成H电平的定时与时钟信号AK2 λ -1)的多个脉冲中位于时刻t3的脉冲1个周期之前的脉冲相比在后，将基准点m复位成L电平的定时位于在1 个周期后生成的脉冲之前，因此从端子N0UT( λ)的脉冲输出与时刻t3的时钟脉冲同步仅为1次。如上述那样，主要级接受本级的1个之前的级的输出脉冲，使基准点m成为置位状态，接受本级的2个之后的级的输出脉冲，使基准点m成为复位状态。关于这一点，在第一级的虚拟级中不存在1个之前的级。因此，如已说明那样，第一级构成为向端子NSF输入正向触发信号VSTF的脉冲。第一级接受在时刻to生成的信号VSTF的脉冲，将基准点m置位成H电平。其以后的第一级的动作与上述第λ级相同。在第(N-I)、Ν级的虚拟级中不存在2个之后的级，此外，原本与主要级不同，不具备正向复位端子NRF。也就是说，第(Ν-1)、 N级的基准点m的复位不能与主要级相同来进行。在本实施方式中，第(N-I)、N级的基准点m在1帧的正向移位动作结束时被置位成H电平之后，接受在下一帧开始时生成的信号 VSTF的脉冲，T10F、T2导通，从而被复位成L电平。此外，关于这一点将在后面详细说明。以上，说明了栅极线驱动电路14R的各级的正向移位动作。栅极线驱动电路14L 的各级的正向移位动作也与栅极线驱动电路14R对应的级相同。但是，栅极线驱动电路14L 的各级比栅极线驱动电路14R对应的级延迟IH来进行各动作。图9是示出在反向移位动作中的各种信号的波形的时序图。反向移位在1帧图像信号的起始通过触发信号生成部36生成反向触发信号的脉冲而开始(时刻to、tl)。触发信号生成部36在时刻to生成偶数行驱动用反向触发信号 VSTB2的脉冲之后，在延迟IH期间的时刻tl生成奇数行驱动用反向触发信号VSTB的脉冲(时刻tl)。另一方面，奇数行驱动用正向触发信号VSTF和偶数行驱动用正向触发信号 VSTF2被固定成L电平。如已说明那样，时钟信号生成部34在反向移位动作时在反向依次生成脉冲。艮口， 时钟信号生成部34比时钟信号V (j+Ι)的脉冲上升延迟1H，时钟信号Vj的脉冲上升，此外， 比时钟信号Vl的脉冲上升延迟IH来上升时钟信号V8的脉冲。移位寄存部32的主要级的各单位寄存器电路38为与端子NSF相关的部分和与端子NSB相关的部分成为对称的电路结构，与端子NRF相关的部分和与端子NRB相关的部分成为对称的电路结构。具体而言，根据在单侧的栅极线驱动电路14的驱动中使用的4相的时钟的相数，在正向移位动作和反向移位动作的任一个中，各级的单位寄存器电路38构成为，在端子NSB中接受在本级早时钟1个相，也就是说早2H期间而生成的输出脉冲，使基准点W为置位状态，在端子NRB中比本级延迟时钟2个相之后，也就是说延迟4H来生成的输出脉冲，使基准点W为复位状态。此外，移位寄存部32的两端也就是起始的虚拟级和末尾的虚拟级是相对于移位方向的反转互为对称的结构的关系。具体而言，反向移位动作中的起始虚拟级与正向移位动作中的末尾虚拟级具有相同的功能，反向移位动作中的末尾虚拟级与正向移位动作中的起始虚拟级具有相同的功能。因此，若控制电路18进行触发信号的切换和时钟脉冲的生成顺序的切换，则移位寄存部32在与正向移位相同的动作中进行反向移位动作。例如，栅极线驱动电路14R的第N级在时刻tl向端子NSB输入反向触发信号VSTB 的脉冲，将基准点W置位成H电平，与其后最先生成的时钟信号V (2N-1)的脉冲同步，使输出信号以2N-1)产生脉冲。以后，与正向移位动作反向从各级依次输出脉冲。以上，以栅极线驱动电路14R为例说明了反向移位动作。栅极线驱动电路14L的各级的反向移位动作也与栅极线驱动电路14R对应的级相同。但是，栅极线驱动电路14L 的各级与栅极线驱动电路14R对应的级相比超前IH来进行各动作。在此，以本级为基点，将向复位端子NRF输入脉冲的其他级设定成比向置位端子 NSB输入脉冲的其他级远的级，并且将向复位端子NRB输入脉冲的其他级设定成比向置位端子NSF输入脉冲的其他级远的级。根据该结构，在正向移位动作时，向反向移位动作相关的端子NSB、NRB输入的脉冲对该正向移位动作不产生影响，同样，在反向移位动作时，向正向移位动作相关的端子NSF、NRF输入的脉冲对该反向移位动作不产生影响。因此，例如， 不需要开关等在正向移位动作时仅选择性地接受端子NSF、NRF的输入，另一方面，在反向移位动作时选择性地接受端子NSB、NRB的输入。即，移位寄存部32和构成它的单位寄存器电路38能做成为在正向移位和反向移位中不切换其基本电路结构。不需要用作切换开关的晶体管，因此单位寄存器电路38的电路结构简单，单位寄存器电路38的缩小化容易。并且，不需要沿移位寄存部32配置向各级的该晶体管供给切换信号的信号线，因此能够抑制栅极线驱动电路14在水平方向的尺寸增加。此外，如利用正向移位动作进行了说明那样，与对基准点m进行复位的动作同步，使用时钟信号而T3被导通，节点N2被提高到H电平。在本实施方式中，使驱动单侧的栅极线驱动电路14的时钟为4相，例如，在栅极线驱动电路14R中在与对本级的输出晶体管 T5输出的输出控制时钟信号VQk-I)延迟时钟2个相的定时使基准点m复位。在该基准点W复位的定时，导通T3的时钟信号在正向移位中为VQk+3)，在反向移位中为VOk-5)， 它们为同相。即，在本实施方式中，控制T3的时钟信号也不需要在正向移位和反向移位中进行切换。上述实施方式的起始虚拟级不具有反向复位端子NRB和T9B，末尾虚拟级不具有正向复位端子NRF和T9F。说明该结构。复位端子NRF、NRB被用于在生成输出脉冲后输入用于将基准点m复位成L电平的信号。通过将m复位成L电平，能够避免由于其后输入的输出控制时钟信号的脉冲而生成输出脉冲。在此，虚拟级的第一、二级、第(N-1)、N级的输出不用于栅极信号线20的驱动，并且，在正向移位中主要级的输出脉冲的生成结束之后动作的虚拟级的第(N-I)、N级的输出、和在反向移位中主要级的输出脉冲的生成结束之后动作的虚拟级的第一、二级的输出也不用作设置其他级的基准点m的信号。因此，在这些各移位动作的末尾动作的虚拟级即使根据时钟脉冲的反复而反复产生输出脉冲也没有特别的问题。也就是说，虚拟级的基准点附只要在对下一帧的移位动作开始为止处于复位状态即可。由于该理由，如在正向移位的动作说明中描述那样，在本实施方式中，通过接受在下一帧开始时生成的信号VSTF的脉冲来导通T10F、T2，从而进行第(N-I)、N级的基准点M 的复位。此外，同样，在反向移位动作中的第一、二级的基准点m的复位利用在下一帧开始时生成的信号VSTB的脉冲而使T10B、T2导通的动作来实现。此外，如上述那样，T9F、T9B原本被设置成用于弥补T2的复位能力的降低。但是， 在虚拟级中T5的尺寸小于主要级，Cgd也小，因此上述基准点m的电位上浮小于主要级。 因此，在虚拟级中，能够不接受T9F、T9B的辅助而仅由T2进行复位。在此，可以考虑以下结构作为反向移位动作时的基准点m的复位方法向起始虚拟级的单位寄存器电路38追加反向复位端子NRB和晶体管T9B，此外，作为正向移位动作时的基准点W的复位方法向末尾虚拟级的单位寄存器电路38追加正向复位端子NRF和晶体管T9F。这种情况下，另行生成向追加的复位端子NRF、NSB施加的信号例如不优选控制电路 18等的规模变大的信号。这方面，向起始虚拟级的追加端子NRB输入反向触发信号VSTB， 向末尾虚拟级的追加端子NRF输入正向触发信号VSTF的结构不产生电路规模的增加。在此结构中，在正向移位动作时由于信号VSTF的脉冲与下一帧开始同时使末尾虚拟级的基准点W的电位复位，在反向移位动作时，由于信号VSTB的脉冲与下一帧开始同时使起始虚拟级的基准点W的电位复位，从而实现双向移位寄存器的动作。但是，该结构产生如下所述的问题。也就是说，该结构在正向移位动作中反向触发信号VSTB被固定成L电平，在反向移位动作中正向触发信号VSTF被固定成L电平，因此在正向移位动作中第一、二级的T9B被维持截止状态，在反向移位动作中第(N-I)、N级的 T9F被维持截止状态。这样，对漏极-源极间施加电压、并且被长时间维持截止状态的晶体管产生称为Vth移位的晶体管特性的变化。具体而言，在η沟道晶体管中，阈值电压Vth降低，容易产生漏电流。Vth移位特别容易在a-Si薄膜晶体管(TFT)中引起。在T9F或T9B 产生漏电流时，在基准点W原本应为H电平的输出期间Ni，电位下降，不能生成输出脉冲。 具体而言，在正向移位动作中在起始虚拟级，T9B产生漏电流而不生产输出脉冲，在反向移位动作中在末尾虚拟级，T9F产生漏电流而不生成输出脉冲，有时产生移位动作不能继续的问题。考虑到该情况，在本发明中构成为，在起始虚拟级不设置反向复位端子NRB和晶体管 T9B，在末尾虚拟级不设置正向复位端子NRF和晶体管T9F。在上述实施方式中，使单侧栅极线驱动电路14为4相驱动，基本上向第k级的单位寄存器电路38输入第(k-2)级、第(k-Ι)级、第(k+Ι)级、第(k+2)级的输出，利用第 (k-Ι)级、第(k+Ι)级的输出脉冲将基准点Nl置位成H电平，利用第(k-2)级、第(k+2)级的输出脉冲将基准点W复位成L电平，能够实现在正向移位和反向移位中基本上不需要切换电路结构的双向移位寄存器。此外，在这样的结构中，在各级的输出脉冲下降之后将基准点m的H电平复位成L电平。即，在各级的输出脉冲结束后置位该级的基准点m被维持置位状态的后续置位期间。由于存在该后续置位期间，因此在本发明的双向移位寄存器的动作中，消除了基准点W的电位从比H电平高的电位立即下降到L电平并且晶体管M6导通这样的动作，难以引起贯穿电流发生那样的、因各信号的定时偏移或波形失真导致的不稳定动作。在此，本发明不限于上述实施方式的结构。本发明的双向移位寄存器的一般化的结构为，使驱动移位寄存部32的时钟信号为η相(η为3以上的整数。)，Haf、ab、i3f 以及3 b为满足af<i3b<n且ab< β f < η的自然数，向第k级的单位寄存器电路 38输入第(k-^b)级、第(k-af)级、第(k+ab)级、第(k+^f)级的输出，利用第(k-a f) 级、第(k+ab)级的输出脉冲基准点附被置位成H电平，利用第(k-i3b)级、第(k+i3f)级的输出脉冲基准点W被复位成L电平，根据该结构，基本上不需要上述那样的电路结构的切换，并且能够实现动作稳定性提高的双向移位寄存器。同时，根据af< i3b和ab< β f这样的条件，β f、3b为2以上，并且为了进行正向移位和反向移位而需要使主要级最低为2级，因此双向移位寄存器的总级数N为6 以上。N级中的起始的i3b级从其他级的输出中不能得到反向移位动作中的复位信号， 末尾的β f级从其他级的输出中不能得到正向移位动作中的复位信号，因此这些起始的 β b级和末尾的β f级为虚拟级。起始虚拟级不具备被反向复位端子NRB和被该端子控制的复位电路(在上述实施方式中为晶体管T9B)，末尾虚拟级不具备正向复位端子NRF和被该端子控制的复位电路(在上述实施方式中为晶体管T9F)。有时也与上述实施方式的虚拟级相同，向该一般化的移位寄存部32的虚拟级的单位寄存器电路38的端子NSF、NSB、NRF、NRB输入取代其他级的输出脉冲的信号。具体而言，在级数N级的双向移位寄存器中，第1 a f级的单位寄存器电路38向端子NSF输入正向触发信号，在正向移位开始时由该信号将基准点W置位成H电平。此外，第(Ν-af+l) N级的单位寄存器电路38向端子NSB输入反向触发信号，在反向移位开始时由该信号使基准点m成为置位状态。在单位寄存器电路38的基本结构中能够设置以下结构根据正向触发信号VSTF 的脉冲使基准点W成为初始状态，作为设定成L电平的电路而包括TlOF和T2。但是，如上述那样，在第一 a f级中信号VSTF的脉冲用于将基准点附置位成H电平。因此，第一 a f级的单位寄存器电路38与上述实施方式的第一级(参照图3)相同，作为不具有TlOF 的电路结构，基准点W不被初始复位成L电平。同样，单位寄存器电路38的基本结构中能够设置以下的结构由于反向触发信号VSTB的脉冲，作为在初始状态将基准点m设定成L 电平的电路而包括TlOB和T2。但是，如上述那样，在第(Ν-ab+l) N级中，信号VSTB的脉冲用于将附置位成H电平。因此，第(Ν-ab+l) N级的单位寄存器电路38与上述实施方式的第N级(参照图7)相同，作为不具有TlOB的电路结构而不将基准点m初始复位成L电平。a f相当于在正向移位动作中基准点m被置位后到输出脉冲上升为止的期间(先行置位期间)，a b相当于反向移位动作中的先行置位期间。若该先行置位期间变长，则被电容器Cl保持的m的电位由于T9F和T9B的漏电流等而降低，产生向T5的漏极输入时钟脉冲时不能达到T5的栅极从端子NOUT输出脉冲所需的充分的电位的问题。因此，例如，在电容器Cl的电容不是太大的情况等，考虑到上述问题的情况下，如上述实施方式那样，适宜将α f和α b设定成1，缩短先行置位期间的结构。此外，使正向移位动作和反向移位动作中的图像显示装置10的动作成为对称的观点来看，af = ab、i3f = i3b适当。在n = 4、i3f = i3b = 2的上述实施方式中，如上述那样，能够使在T3的控制信号中使用的时钟信号在正向移位动作和反向移位动作中相同。这样，在i3f+i3b = n时能够实现在双向利用相同的时钟信号进行T3的控制的结构。单位寄存器电路不限于图3 图7所示的电路。具体而言，主要级能够为其他电路结构，该其他电路结构包括正向置位端子NSF和反向置位端子NSB ；正向复位端子NRF 和反向复位端子NRB ；置位电路，在对端子NSF、NSB的任一个输入置位信号时将基准点的电位设定成第一电位；复位电路，在对端子NRF、NRB的任一个输入复位信号时将基准点的电位设定成第二电位；以及输出电路，在基准点处于第一电位的状态下，与被输入到该单位寄存器电路中的时钟脉冲同步来在输出信号中输出脉冲。此外，起始虚拟级能够为具有上述主要级的结构中的反向复位端子NRB以外的结构的其他的电路结构，末尾虚拟级能够为具有上述主要级的结构中的正向复位端子NRF以外的结构的其他的电路结构。例如，后述的第二实施方式的单位寄存器电路60是这种电路结构的其他例子。此外，在不满足在正向移位和反向移位中能够以相同的时钟信号控制上述T3的条件 (^f+^b = n)的情况下，能够采用在正向移位和反向移位中切换施加在T3的栅极上的控制信号的电路结构，这些是单位寄存器电路的1个变形例。此外，作为是接通断开基准点m 与电源VGL之间的开关、将基准点m设定成L电平的复位电路而工作的晶体管T9F、T9B在上述结构中以将漏极与基准点W直接连接，并且将源极与电源VGL直接连接这样的最简单的形式被设置。但是，接通断开基准点W与电源VGL之间的晶体管T9F、T9B可以是由多个元件构成的开关电路的一部分。在该结构中，也能够省略起始虚拟级的T9B，省略末尾虚拟级的T9F，防止Vth移位。此外，在移位动作的结束时在输出脉冲的虚拟级中的复位动作与主要级不同所引起的问题不一定是上述问题，在复位电路具有上述以外的问题的双向移位寄存器中也能够适用本发明的结构，因此能够避免该问题。此外，在上述实施方式中，说明了驱动单侧的栅极线驱动电路14的时钟信号的脉冲在相邻相彼此不重叠的情况。但是，本发明也能够适用于在时钟信号的脉冲相邻的相彼此重叠的情况。这种情况下，不需要重叠地输入对端子NSF、NSB的置位信号和对端子NRF、 NRB的复位信号。具体而言，谋求第(k_i3b)级的输出脉冲和第(k-af)级的输出脉冲不重叠，并且第(k+ab)级的输出脉冲和第(k+i3f)级的输出脉冲不重叠。据此，例如，将时钟信号Vj、V(j+l)的相位差的时间作为1而测出的时钟脉冲的宽度表示为κ (κ >1)，则作为af、ab、3f以及^b的条件，能够得到af+κ彡3b<n且ab+κ彡3f<n。作为构成本发明的双向移位寄存器30的晶体管说明了使用η沟道晶体管的例子， 但晶体管也可以是P沟道。此外，晶体管可以是TFT，还可以是M0SFET，构成晶体管的半导体层基本上可以是单晶硅、非晶硅(a-Si)、多晶硅(poly-Si)中的任一种，此外还可以是 IGZO(氧化铟镓锌)等氧化物半导体。此外，在上述实施方式中构成为，在栅极线驱动电路14R上连接奇数行的栅极信号线20，在栅极线驱动电路14L上连接偶数行的栅极信号线20，以相互错开IH相位的2H 周期驱动各自的双向移位寄存器30。另一方面，也能够在以下结构中应用本发明，在栅极线驱动电路14连接奇数行和偶数行的栅极信号线20，以IH周期依次从1个双向移位寄存器 30向奇数行和偶数行的栅极信号线20输出脉冲。[第二实施方式]以下，对与上述第一实施方式相同的构成要素标以相同的符号，援用已对该构成要素进行的说明来实现说明的简略化。第二实施方式的图像显示装置10的概略结构与使用图1说明的第一实施方式相同，栅极线驱动电路14R驱动奇数行，栅极线驱动电路14L驱动偶数行。图10作为例子示出与在右侧的栅极线驱动电路14R中设置的移位寄存部32相关的部分的结构。在移位寄存部32上级联连接N个单位寄存器电路60，主要级是(N-4)级， 在主要级的起始、末尾各设置2级的虚拟级。如后述那样，本实施方式的单位寄存器电路60 是与第一实施方式的单位寄存器电路38不同的电路结构，向各级输入的时钟信号和控制信号与图2所示的第一实施方式的结构存在不同。但是，各级的输出和级相互的级联连接的方法基本上与第一实施方式相同。时钟信号生成部34与第一实施方式相同，将8相的时钟信号Vl V8分为2组的 4相时钟信号，其中将VI、V3、V5、V7构成的组提供给栅极线驱动电路14R。任一单位寄存器电路60均被输入V1、V3、V5、V7，但其中作为输出控制时钟信号而使用的1个时钟信号根据移位寄存部32内的该单位寄存器电路60的位置来确定。图11 图13是单位寄存器电路60的概略电路图，图11表示起始虚拟级的单位寄存器电路60，图12表示主要级(第λ级)的单位寄存器电路60，图13表示末尾虚拟级的单位寄存器电路60。首先，说明图12所示的主要级(第λ级)的单位寄存器电路60的结构，之后，以与主要级的结构的不同点为中心说明虚拟级(k= 1、2、N-1、N)的单位寄存器电路38的结构。第λ级的单位寄存器电路60构成为包括匪05晶体管11明、11832、114 1636八、 Τ6Β、T6C、T9F、Τ9Β 以及电容器 Cl、C3。第λ级的单位寄存器电路60具有输出本级的脉冲以2λ-1)的输出端子 ΝθυΤ(λ)，此外，作为被输入其他级的脉冲的端子而具有正向置位端子NSF(X)、反向置位端子NSB(X)、正向复位端子NRFU)以及反向复位端子NRBU)。端子NSF(X)从第(λ-l)级被输入输出信号以2λ-3)，端子NSB(X)从第(λ+l)级被输入输出信号 GQ λ+1)，端子NRFU )从第U+2)级被输入输出信号以2 λ+3)，端子NRBU )从第 (λ -2)级被输入输出信号G (2 λ -5)。此外，第λ级的单位寄存器电路60从时钟信号生成部34被输入ΑΚ2λ-1)、 ν(2λ+1)>ν(2λ+3),ν(2λ+5)0进而，各单位寄存器电路60从电源VGH被供给H电平的电压，从电源VGL被供给L电平的电压。输出晶体管Τ5的漏极与时钟信号ΑΚ2λ-1)的信号线连接，此外源极与输出端子 NOUT(A)连接，根据连接在栅极上的基准点m的电位控制沟道的导通。在T5的栅极与源极之间连接电容器Cl。晶体管T5和电容器Cl作为在基准点m处于H电平的状态下，与被输入的时钟脉冲ΑΚ2λ-1)同步来输出本级的输出脉冲以2 λ-1)的输出电路而工作。晶体管Τ6、Τ6Α、Τ6Β、T6C的漏极连接输出端子NOUTU )，此外源极连接VGL。Τ6的栅极与节点N2连接，T6A的栅极被施加时钟信号AK2 λ +1)，Τ6Β的栅极被施加时钟信号VO λ +3)，T6C的栅极被施加时钟信号VO λ +5)，在Ν2、时钟信号VO λ+1), ν(2λ +3)、 V (2 λ+5)的任一电位成为H电平时，输出端子N0UT( λ)与电源VGL连接。m分别通过被连接成二极管的晶体管T1F、T1B与端子NSFU)和NSBU)连接。 晶体管TIF、TlB作为在向端子NSF(X)或NSB(X)输入其他级的输出脉冲时将基准点m 设定成H电平的置位电路而工作。相互并联地连接在基准点m与电源VGL之间的晶体管T2、T9F、T9B作为接通断开m与VGL之间的开关元件而发挥作用。T2的栅极与节点N2连接，T9F的栅极与端子 NRF ( λ )连接，Τ9Β的栅极与端子NRB ( λ )连接，在Ν2、端子NRF ( λ )、NRB ( λ )的任一个电位成为H电平时这些晶体管将基准点m的电位设定成L电平。特别是，晶体管T9F、T9B作为在向端子NRFU)或NRBU )输入其他级的输出脉冲时将基准点m设定成L电平的复位电路而发挥作用。在节点N2与电源VGL之间连接晶体管T4。T4的栅极与基准点附连接。此外，在节点N2与时钟信号ΑΚ2λ-1)的输入端子之间连接电容器C3。晶体管Τ4作为接通断开Ν2 与VGL之间的开关元件而发挥作用。在m的电位处于H电平期间T4为导通状态，将N2的电位设定成L电平。另一方面，在m的电位处于L电平期间T4为截止状态。在此状态下， 时钟信号VO λ -1)为H电平时，则通过电容器C3将Ν2的电位上升到H电平。接着，说明虚拟级的单位寄存器电路60。图11所示的第μ级(μ = 1、2)也就是起始虚拟级的单位寄存器电路60由于与第一实施方式相同的理由而不具有晶体管Τ9Β，与之对应而不具有端子NRB。此外，第一、二级具有端子NSF、NSB、NRF，这些端子中的除NSF(1) 以外与第λ级相同而被输入对应的其他级的输出信号。端子NSF(I)与第一实施方式相同， 在正向移位开始时从触发信号生成部36被输入正向触发信号VSTF的脉冲。图13所示的第μ级(μ = (N_l)、Ν)也就是末尾虚拟级的单位寄存器电路60由于与第一实施方式相同的理由而不具有晶体管T9F，与之对应而不具有端子NRF。此外，第 (^1)』级具有端子赂？、赂8』1 ，这些端子中的除赂8(沁以外与第λ级相同，被输入对应的其他级的输出信号。端子NSB(N)与第一实施方式相同，在正向移位开始时从触发信号生成部36被输入正向触发信号VSTB的脉冲。此外，如在第一实施方式中已说明那样，优选虚拟级的输出晶体管Τ5的尺寸小于
主要级。以上，以驱动奇数行的栅极信号线20的栅极线驱动电路14R为例说明了栅极线驱动电路14的结构。驱动本实施方式的偶数行的栅极信号线20的栅极线驱动电路14L的结构也与右侧相同。此方面与第一实施方式相同，故省略说明。接着，说明双向移位寄存器30的动作。针对本实施方式的示出在正向移位动作和反向移位动作中的各种信号的波形的时序图与第一实施方式中示出的图8、图9相同。正向移位在1帧图像信号的起始通过触发信号生成部36生成正向触发信号的脉冲而开始(图8的时刻t0、tl)。时钟信号生成部34如已说明那样在正向移位动作时在正向依次生成脉冲。在此，首先，说明栅极线驱动电路14R的主要级(第λ级)的单位寄存器电路60 的正向移位动作。
在第λ级的动作之前，第1 (λ-l)级依次动作，以2Η的相位差依次输出2Η宽度的脉冲。在向NSF(X)输入第(λ-l)级的输出信号以2λ-3)的脉冲时(图8的时刻 t2)，基准点附被置位成与H电平对应的电位(VGH-Vth(TlF))，T5导通，并且电容器Cl的端子间电压被置位成该电位。此时，T4导通，节点N2被设定成L电平。因此，T2和T6为截止状态。在从时刻t2起经过2H的时刻t3，输出控制时钟信号V O λ -1)的脉冲被输入Τ5 的漏极。时钟信号ΑΚ2λ-1)的脉冲使Τ5的源极电位上升。这样，由于自举效果，基准点m 的电位进一步上升，时钟AK2 λ-l)的脉冲在电位不下降的情况下成为信号以2 λ-l)的脉冲，从端子NOUT(X)被输出。该信号以2λ-1)的脉冲被输入第(λ+l)级的端子NSF，将该级的基准点W置位成H电平。在时刻t4，输出控制时钟信号ΑΚ2λ-1)的脉冲下降时，信号以2 λ-l)的脉冲也下降。此外，在该定时，时钟信号ΑΚ2λ+1)的脉冲导通Τ6Α，因此输出端子N0UTU)与VGL连接，输出信号以2 λ -1)成为L电平。另一方面，m的电位被维持H电平(后续置位期间)。在时刻t4，第(λ+l)级与时钟ΑΚ2λ+1)的脉冲同步而输出信号以2 λ+1)的脉冲。这样，各级比之前级的脉冲输出延迟2Η来输出该级的脉冲。接受了第(λ+l)级的脉冲输出的第(λ+2)级在从时刻t4起经过了 2Η的时刻t5输出信号以2 λ+3)的脉冲。在第λ级，在时刻t5端子NRF被输入信号以2 λ +3)的脉冲，T9F导通，将附复位成L电平。与此同时，Τ6Β由于时钟信号ΑΚ2λ+3)的脉冲而导通，将输出信号以2 λ-l) 维持L电平。此外，在接下来的2Η期间，T6C由于时钟信号ΑΚ2λ+5)的脉冲而导通，将输出信号以2 λ-l)维持L电平。然后，在基准点m的置位期间(第λ级的输出期间)以外也向Τ5的漏极施加输出控制时钟信号U2X -1)的脉冲，该脉冲具有通过Τ5的栅极-漏极间电容Cgd使m的电位上浮的作用。该基准点m的电位变动由于T2导通而被抑制。在基准点m的复位期间， m基本上为L电平，T4处于截止状态。在此状态下，如上述那样，根据输出控制时钟信号 V (2 λ-l)的脉冲，节点N2的电位被上拉到H电平，T2、T6导通。据此，基准点m在复位期间被固定成L电平，并且输出信号以2 λ -1)被维持L电平。如上述那样，主要级接受本级的1个之前的级的输出脉冲，使基准点m为置位状态，接受本级的2个之后的级的输出脉冲，使基准点m成为复位状态。关于这一点，在第一级的虚拟级中不存在1个之前的级。因此，如已说明那样，第一级构成为向端子NSF输入正向触发信号VSTF的脉冲。第一级接受在时刻to生成的信号VSTF的脉冲，将基准点m置位成H电平。其以后的第一级的动作与上述第λ级相同。如已说明那样，第(Ν-1)、Ν级的虚拟级不具有复位端子NRF。第(N-I)、Ν级的基准点m在该级的1帧的正向移位动作结束时被置位成H电平之后，在下一帧开始时为止T2导通，被复位成L电平。具体而言，作为将先行置位期间设定得长的情况下的问题，如上述那样，第(N-l)、N级的m的电位由于T9B 和T2的漏电流而降低。在此，T2例如被设计成比T4大的沟道宽度，因此漏电流也变大。此外，与垂直回扫期间对应地在帧间生成的移位动作的停止期间较长，在此期间W的电位由于漏电流而降低。此外，也能够构成为，在第(N-I)、N级的虚拟级(μ = (N-I)、N)的附与VGL之间设置由于时钟信号ΑΚ2 μ+3)的脉冲而导通的晶体管(表示为Tr)，由在下一帧的移位动作开始之前生成时钟信号使Tr导通，将该虚拟级的W复位成L电平。在此、第μ级的虚拟级与时钟信号ΑΚ2μ_1)同步来生成输出脉冲。考虑到在该输出脉冲的生成定时、其前后的先行置位期间以及后续置位期间不能将W复位成L电平，Tr利用不在这些期间的定时产生的脉冲的时钟信号ΑΚ2μ+;3)进行控制。此外，在4相驱动的栅极线驱动电路14R中， 在被输出信号以2 λ -5)控制的Τ9Β导通时Tr也导通，因此在设置Tr的结构中，能够省略第(N-I)、N级的虚拟级的Τ9Β。第一、二级的虚拟级(μ = 1、2)也相同地设置Tr，能够在反向移位动作时将W的电位复位成L电平。在本实施方式中，第一、二级的虚拟级的Tr也能够利用时钟信号AK2 μ +3)进行控制，并且也能够省略T9F。以上，说明了栅极线驱动电路14R各级的正向移位动作。栅极线驱动电路14L各级的正向移位动作也与栅极线驱动电路14R对应的级相同。但是，栅极线驱动电路14L的各级比栅极线驱动电路14R对应的级延迟IH来进行各动作。反向移位在1帧图像信号的起始通过触发信号生成部36生成反向触发信号的脉冲而开始(图9的时刻t0、tl)。时钟信号生成部34如已说明那样在反向移位动作时在反向依次生成脉冲。移位寄存部32的主要级的各级的单位寄存器电路60与第一实施方式的单位寄存器电路38相同，构成为置位端子和复位端子相对于正向移位和反向移位对称。此外，与第一实施方式相同，起始虚拟级和末尾虚拟级是相对于移位方向的反转而互为对称的结构的关系。因此，若控制电路18进行触发信号的切换和时钟脉冲的生成顺序的切换，则移位寄存部32在与正向移位相同的动作中进行反向移位动作。例如，栅极线驱动电路14R的第N级在时刻tl向端子NSB输入反向触发信号VSTB 的脉冲，基准点m被置位成H电平，与之后最先生成的时钟信号V (2N-1)的脉冲同步，使输出信号以2N-1)产生脉冲。以后，与正向移位动作反向而从各级依次输出脉冲。以上，以栅极线驱动电路14R为例说明了反向移位动作。栅极线驱动电路14L各级的反向移位动作也与栅极线驱动电路14R对应的级相同。但是，栅极线驱动电路14L的各级比栅极线驱动电路14R对应的级超前IH来进行各动作。并且，在第一实施方式中已说明的结构的各种变更也能够在本实施方式的双向移位寄存器中采用。而且，在主要级中也采用对虚拟级进行了说明的晶体管Tr，能够省略主要级的 T9F、T9B中的至少一方。特别是在上述4相驱动(n = 4，β f = β b = 2)的栅极线驱动电路14中，通过设置利用时钟信号AK2 λ+3)控制的1个Tr，能够省略T9F、T9B两者。这样， 设置1个Tr而省略T9F、T9B两者的结构通常在β f+ β b = η时能够实现。
权利要求
1.一种双向移位寄存器，其特征在于，包括移位寄存部，其包含具有用于输出脉冲的输出端子且被级联连接成m级的单位寄存器电路，并按正向和反向中的任一移位顺序从上述输出端子的列输出上述脉冲，其中m为6以上的整数；时钟信号生成部，其一方面在上述移位寄存部的正向移位动作时将η相时钟脉冲按上述正向依次提供给上述移位寄存部的各级，另一方面在反向移位动作时将η相时钟脉冲按上述反向依次提供给上述移位寄存部的各级，其中η为3以上的整数；以及触发信号生成部，其在上述正向移位开始时生成正向触发信号，且在上述反向移位开始时生成反向触发信号，上述单位寄存器电路的级联连接包括在上述输出端子上连接驱动对象负载的上述单位寄存器电路的主要级；和在上述输出端子上不连接驱动对象负载的上述单位寄存器电路的虚拟级，在上述级联连接中上述主要级形成一个连续的列，上述虚拟级被连接在上述主要级的列的起始和末尾上，将af、ab、β ·和β b设定为满足af<i3b<n且ab< 3€<11的自然数，第1^ 级的上述单位寄存器电路包括输出电路，其在上述单位寄存器电路的基准点处于第一电位的状态下与输入的上述时钟脉冲同步来输出输出脉冲1\ ；被输入输出脉冲Pk_af来作为置位信号的正向置位端子和被输入输出脉冲Pk+ab来作为置位信号的反向置位端子双方； 被输入输出脉冲？！^^来作为复位信号的正向复位端子和被输入输出脉冲Pk-eb来作为复位信号的反向复位端子中的至少一方；置位电路，其在被输入上述置位信号时将上述基准点的电位设定成上述第一电位；以及复位电路，其在被输入上述复位信号时将上述基准点的电位设定成上述第二电位，其中k为满足KkSm的整数，上述主要级具有上述正向复位端子和上述反向复位端子双方， 上述起始的虚拟级被设置3 b级，作为上述复位端子而仅具有上述正向复位端子，另一方面，上述末尾的虚拟级被设置β f级，作为上述复位端子而仅具有上述反向复位端子， 上述虚拟级中的起始的a f级取代上述脉冲Pk_af而向上述正向置位端子输入上述正向触发信号来作为上述置位信号，而且，末尾的a b级取代上述脉冲Pk+ab而向上述反向置位端子输入上述反向触发信号来作为上述置位信号。
2.根据权利要求1所述的双向移位寄存器，其特征在于，上述复位电路具有分别被配置在上述基准点与上述第二电位的电源之间、且在向栅极端子施加上述复位信号时导通而在上述基准点上连接上述电源的晶体管即第一晶体管和第二晶体管，上述第一晶体管与上述正向复位端子对应而设置，上述第二晶体管与上述反向复位端子对应而设置，上述虚拟级仅具有上述第一晶体管和上述第二晶体管中的一方。
3.根据权利要求2所述的双向移位寄存器，其特征在于， 上述各晶体管是a-Si晶体管。
4.根据权利要求1所述的双向移位寄存器，其特征在于，上述各级的上述输出电路具有根据从该级的上述输出端子输出的上述脉冲而在该输出端子上生成驱动电流的输出晶体管，上述主要级的上述输出晶体管具有与上述驱动对象负载相对应的驱动能力，上述虚拟级的上述输出晶体管的驱动能力被设定为低于上述主要级的上述输出晶体管的驱动能力。
5.根据权利要求1所述的双向移位寄存器，其特征在于， 上述af和ab是1。
6.一种图像显示装置，其特征在于，包括多个像素电路，其与多条扫描线对应而呈矩阵状配置；多条栅极信号线，其按上述扫描线而设置且提供给用于控制对上述像素电路写入图像数据的栅极信号；以及栅极信号线驱动电路，其具有权利要求1至5中任一项所述的双向移位寄存器且上述各栅极信号线连接在上述主要级的上述输出端子上，并根据从上述移位寄存部的上述主要级输出的上述脉冲来生成上述栅极信号。
全文摘要
本发明提供一种双向移位寄存器，其从被级联连接的多个单位寄存器电路按正向和反向中的任一移位顺序来输出脉冲。单位寄存器电路的级联连接包括在栅极信号线上连接输出端子的主要级和起始、末尾各2级的虚拟级。第k级的单位寄存器电路包括在脉冲输入中将基准点设定为H电平的置位电路、将基准点设定为L电平的复位电路、在基准点为H电平时与时钟信号同步来输出脉冲Pk的电路。主要级作为置位端子而具有输入Pk-1、Pk+1的各端子，作为复位端子而具有输入Pk-2、Pk+2的各端子。根据移位方向使时钟信号的生成顺序反转，将开始触发信号切换成施加到起始级和末尾级中的任一级上。
文档编号G09G3/36GK102298896SQ201110176730
公开日2011年12月28日 申请日期2011年6月22日 优先权日2010年6月23日
发明者东岛启之, 势籏弘子, 后藤充, 落合孝洋 申请人:松下液晶显示器株式会社, 株式会社日立显示器
最新回复(0)