存储器数据存取方法及使用该方法的存储器的制作方法
专利名称：存储器数据存取方法及使用该方法的存储器的制作方法
技术领域：
本发明涉及一种数据存取的方法及使用该方法的单元，且特别是涉及一 种存储器数据存取的方法及使用该方法的存储器。
背景技术：
近年来液晶显示器(Liquid Crystal Display, LCD)基于其低耗电、 无辐射线散射、重量轻以及体积小等优点，被广泛釆用在手机、个人数字助 理(Personal Digital Assistant, PDA)、计算机屏幕、电^L等信息产品。 此外，由于手机、网络的普及化，生活的数字化，不论是携带型电子产品还 是居家、办公的信息产品，其中显示器尺寸的增大及显像质量的提升，如分 辨率、对比等，都是目前普遍的要求，而这些都赖于极快速的显像数据处理。 提升处理显像数据的速度也就成为目前一项重要的技术课题。
显像数据的处理，是由外部的主端(HOST)通过CPU接口控制整个操作， 源极驱动器和液晶显示屏幕用来显示影像，扫描电路依地址选取整横列像 素，并供应其电压以开启。
液晶显示驱动器内含一存储器、CPU接口、面板接口……等等电路。存 储器即通过CPU接口接收CPU写入命令及地址数据，以及显示器读取命令及 地址，再通过面板接口输出像素数据到面板显像。
图1示出了已知由主端11通过接口 12传入存储器13的CPU写入命令 111及显示器读取命令112的流程。主端11发出CPU写入命令111及CPU 写入地址信号113、 CPU写入数据信号114,也发出显示器读取命令112和显 示器读取地址信号115,通过数字控制电路(Digital Control Circuit) 15 及高频振荡器14再将存储器写入命令121、存储器写入地址信号123、存储 器写入数据信号124以及存储器读取命令122、存储器读取地址信号125等 信号传至存储器13。
图2为图1的相关时序图，上述该两个命令，CPU写入命令111和显示 器读取命令112常有可能同时或相当接近发生。CPU写入命令111在t21时发出，显示器读取命令112在t22时发出，t21和t22相当接近。已知方式 是由数字控制电路15及高频振荡器14负责将该两个命令错开，并给与该两 个读写命令相同的操作时间，如数字控制电路15所分出的存储器写入命令 121及数字控制电路15所分出的存储器读取命令122所示，t21到t24的长 度等于t25到t26的长度，存储器将以相同的时间来分别执行上述读写命令。
然而，实际上分别执行该两个读写命令所必须花费的时间会有所差异， 如CPU写入地址数据命令121，存储器执行写入所花的时间可能是t21到t23 所代表的时间长度，存储器读取命令信号122存储器执行读取所花的时间则 应是t25到t26所代表的时间长度。而t23到t25所代表的时间长度就是从 存储器写入完成后到存储器读取操作之间的闲置时间。
由上可知，运用数字控制电路及高频振荡器作为接口的方法，会造成数 据存取上时间的浪费。
因此，有必要针对存储器数据存取的方式加以改进，降低时间的浪费， 达到执行时间最佳化的处理，以提高影像数据处理的速度，进而给液晶显像 提供更大的发展空间。
发明内容
本发明的目的就是在提供一种存储器数据存取的方法，以降低多余时间 的浪费，实现执行时间最佳化地处理。
本发明的另一目的是提供一种存储器，用以执行时间最佳化地处理。
本发明提出一种存储器数据存取的方法，此方法将一 CPU的一写入命令 及一显示单元的一读取命令直接输入至一存储器，该存储器会利用未执行写 入操作的空文件来进行读取操作。
本发明还提出一种存储器，包含 一仲裁电路，其中仲裁电路接收写入 命令及显示单元的读取命令时，优先使用写入命令来执行该存储器的写入操 作，存储器再利用未执行该存储器的写入操作的空文件以使用读取命令来进 行一次或多次的存储器的读取操作。
依本发明的较佳实施例，读取操作可分割以适当的嵌入该存储器的写入 操作的空文件。
本发明因采用异步存储器数据存取的方法，可以灵活利用写入操作完成 后的空文件来执行读取操作，大量降低过去因依赖数字控制电路，写入操作完成后出现的闲置时间，进而达到执行时间最佳化地处理。
为使本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较 佳实施例，并结合附图详细说明如下。
图1示出了已知的存储器数据存取的系统方块图。 图2示出了图1内相关信号的时序图。
图3示出了本发明实施例的用于异步存储器的系统方块图。 图4示出了图3内相关信号的时序图。
图5示出了本发明实施例的用于异步存储器的电路图。
图6示出了图5中输入信号只有CPU写入命令时的相关信号的时序图。 图7示出了图5中输入信号只有显示器读取命令时的相关信号的时序图。
图8示出了图5中输入端先接收到CPU写入命令，随后又接收到显示 器读取命令时的相关信号的时序图。
苗9示击了苗5中输入端先接收封显示器读取命令，随后又-接收到C-PU 写入命令时的相关信号的时序图。
图10示出了图5中显示器读取所能执行的时间和CPU写入周期的相关 时序图。
附图符号说明
11、31: 主端
12:接口
13:存储器
14:高频振荡器
15:数字控制电路
111、311、 501: CPU写入命令信号
511:存储器写入状态信号
121、521:存储器写入信号
112、312、 502:显示器读取命令信号
512:存储器读取状态信号122、522:存储器读取信号113、123、 313、 503、541、 551: CPU写入地址信号
114、124、 314、 504、542、 552: CPU写入数据信号
115、125、 315、 505:显示器读取地址信号
32:异步存储器
33、57:缓冲器列
51:命令序列器
52:仲裁电路
53:随机存取存储器
54:緩存器
55:寄存数据锁存
56:判断电路
531:CPU写入操作完成回报信号532:显示器读取操作完成回报信号533:数据总线
加:判新信号
562:重置信号
t21~t26、 t61~t64、t71 t76、 t81~t89、 t91 t98、 t101 ~ t105
时间值
CK、 RSTB、 WR一F、 DP—F:端点
具体实施例方式
下文将参照附图来说明本发明的较佳实施例。
依本发明的较佳实施例，如图3示出了异步存储器的系统方块图，CPU 写入命令311是用来写入一笔像素的数据(例如为18位，取决于画面灰度 的多少)，而显示器读取命令312则是用来读取存储器中整列像素的数据。 如果存储器为320乘以240的大小，代表存储器大小等于320列乘以240 像素，亦即需连续读取240个像素的数据。
存储器32以异步方式对CPU写入命令311和显示器读取命令312进行 仲裁，以CPU写入命令311为优先，并会针对显示器读取命令312自我产生 数次的读取操作直到緩冲器列33被填满；只因CPU写入命令311为优先，该数次显示器读取操作会在已无进行写入操作的空文件插入执行。
图3中，异步存储器32直接从主端31输入CPU写入命令311,内含CPU 写入地址信号313、CPU写入数据信号314,并直接输入显示器读取命令312, 内含显示器读取地址信号315，再输出至緩冲器列33。图4为图3中CPU写 入命令311及显示器读取命令312的时序图。
图5为异步存储器的内部电路图。在本实施例中，可省略高频振荡器及 数字控制电路，这是因为异步存储器可以直接处理输入主端的信号。
读取操作是利用写入操作的空文件来进行。
显示器读取命令502在图5中的意义在于提醒异步存储器开始读取整条 像素列(row pixel)到緩冲器列57。但因读取整条像素列的数据量过大， 易造成电压不稳定，故必须适当分割读取操作，所以异步存储器会自我产生 数次的读取操作，经由数据总线533，直到緩冲器列57被填满。为解说方便， 以下实施例均以自我产生两次为例。
以下便针对若干可能的情况做更详细的解说。
实施例一，图6示出了图5中异步存储器只有执行CPU写入命令，即在 执行CPTI写入命令时，—主端并未发出显示器读取命令的情况下，所述信号的 相关时序图。详情如下，并请参考图5及图6。当要执行CPU写入操作时， 首先主端会在图6中时间点t61发出一个CPU写入命令501的脉冲；緩存器 54会依据CPU写入命令501的正缘将CPU写入数据信号504及CPU写入地址 信号503寄存起来；同时，在时间点t61,命令序列器51会将存储器写入 状态信号511拉到高电平，见图6;随后，在时间点t62,仲裁电路52会将 存储器写入信号521拉到高电平，造成寄存数据锁存55将缓存器54所送过 来CPU写入数据信号542及CPU写入地址信号541抓住；接下来，随机存取 存储器(Random Access Memory, RAM) 5 3 ^吏会开始执行写入操作，在时间点 t63，当写入操作回报端点(WR—F)的写入操作完成回报信号531从低电平变 换到高电平，代表写入操作完成。在时间点t64,写入操作完成回报信号531 从高电平变换到低电平时，命令序列器51会把先前记录下来的存储器写入 状态信号清除，存储器写入状态信号511拉回低电平，重置端点RSTB接收 到重置信号562，仲裁电路52会先做重置操作，存储器写入信号521及存 储器读取信号522为低电平，然后通过判断信号561的负缘，触发信号端CK, 判断是否有其它的读写命令需要执行，如果没有，则整个写入操作告一段落。实施例二，图7示出了图5中当异步存储器只有执行显示器读取命令时， 即在执行显示器读取命令，主端并未发出CPU写入命令的情况下，所述信号
的相关时序图。详情如下，并请参考图5及图7。当要执行显示器读取操作 时，在时间点t71,首先主端会发出一个显示器读取命令502的脉冲；命令 序列器51会将存储器读取状态信号512拉到高电平；随后仲裁电路52会将 存储器读取信号522拉到高电平，接下来随机存取存储器53便会开始执行 显示器读取操作，在时间点t72,当显示器读取操作完成回报信号532从低 电平变换到高电平，代表读取操作完成。在时间点t73，显示器读取操作完 成回报信号532从高电平变换到低电平时；由于只做了一次读取，命令序列 器51还不需将先前记录下来的存储器读取状态信号清除，存储器读取状态 信号512保持在原电平，仲裁电路52会先做重置操作，强制存储器写入信 号521及存储器读取信号522为低电平；然后通过判断信号561的负缘，触 发信号端CK,判断是否有其它的读写命令需要执行，因为存储器读取状态信 号512还是在高电平，所以，在时间点t74存储器读取信号522又再被拉到 高电平；接下来，随机存取存储器53便执行第二次的读取操作，在时间点 t75，当读取操作回报端点(DP-F)的显示器读取操作完成回报信号532从低 电平变换到高电平，代表读取操作完成。在时间点t76,显示器读取操作完 成回报信号532从高电平变换到低电平时，因为已做了两次读取，命令序列 器51会将先前记录下来的存储器读取状态信号清除，存储器读取状态信号 512拉到低电平，仲裁电路52会做重置操作，强制存储器写入信号521及存 储器读取信号522为低电平；然后通过判断信号561的负缘，触发信号端CK, 判断是否有其它的读写命令需要执行，如果没有，则整个读取操作告一段落。 实施例三，图8示出了图5中当主端先发出CPU写入命令时，过程中又 发出显示器读取命令的情况下，所述信号的相关时序图。我们知道显示器读 取操作会等CPU写入操作一旦完成，即开始进行实施例设定的两次读取，此 即利用两个CPU写入操作之间的空文件执行读取，完成之后再继续进行CPU 写入操作。详情如下，并请参考图5及图8。在时间点t81,当主端发出显 示器读取命令5 02 ，存储器读取状态信号512将会拉到高电平。在时间点182, 当CPU写入操作完成回报信号531从低电平变换到高电平，代表写入操作完 成。在时间点t83, CPU写入操作完成回报信号531从高电平变换到低电平 时，命令序列器51会把先前记录下来的存储器写入状态信号清除，存储器写入状态信号511拉回低电平，仲裁电路52会做重置操作，强制存储器写 入信号521及存储器读取信号522为低电平；然后通过判断信号561的负缘， 触发信号端CK,判断是否有其它的读写命令需要执行，随后，在时间点t84 仲裁电路52会将存储器读取信号522拉到高电平，接下来，随机存取存储 器53便会开始执行读取操作；在时间点t85,当显示器读取操作完成回报信 号532从低电平变换到高电平，代表读取操作完成。在时间点t86,显示器 读取操作完成回报信号532从高电平变换到低电平时，由于只做了一次读取， 命令序列器51还不需将先前记录下来的存储器读取状态信号清除，存储器 读取状态信号512保持在原电平，仲裁电路52会做重置操作，强制存储器 写入信号521及存储器读取信号522为低电平；然后通过判断信号561的负 缘，判断是否有其它的读写命令需要执行，因为存储器读取状态信号512还 是在高电平，见信号512时间点t87，所以，在时间点t87存储器读取信号 522又再被拉到高电平，接下来，随机存取存储器53便执行第二次的读取操 作，在时间点t88,当显示器读取操作完成回报信号532从低电平变换到高 电平，代表读取操作完成。在时间点t89,显示器读取操作完成回报信号532 从高电平变换到低电平时，因为已做了两次读取，命令序列器51会将先前 记录下来的存储器读取状态信号清除,存储器读取状态信号512拉到低电平， 仲裁电路52会做重置操作，强制存储器写入信号521及存储器读取信号522 为低电平，然后通过判断信号561的负缘，判断是否有其它的读写命令需要 执行，因为存储器写入状态信号511为高电平，而存储器读取状态信号512 为低电平，所以接下来便会开始执行写入，写入过程如实施例一，直到结束。 实施例四，图9示出了图5中主端先发出显示器读取命令502,过程中 主端又发出CPU写入命令501的情况下，所述信号相关的时序图。我们知道 CPU写入操作会等显示器读取操作一旦完成即开始进行写入，而写入操作完 成后，第二个读取操作随即进行，此即利用CPU写入操作的空文件执行读取， 完成后再继续进行CPU写入操作。详情如下，并请参考图5及图9。在时间 点t91,当主端发出CPU写入命令501，在此情况下存储器写入状态信号511 将会拉到高电平，当显示器读取操作完成回报信号532从低电平变换到高电 平，代表读取操作完成。在时间点t92，显示器读取操作完成回报信号532 从高电平变换到低电平时，命令序列器51还不需将先前记录下来的存储器 读取状态信号清除，存储器读取状态信号512保持在原电平，仲裁电路52会做重置操作，强制存储器写入信号521及存储器读取信号522为低电平，然 后，在时间点t93通过561的负缘，触发信号端CK,判断是否有其它的读写 命令需要执行，此时存储器写入状态信号511和存储器读取状态信号512均 为高电平，但因为写入的优先级较高，所以接下来便会开始执行写入，过程 同实施例一。在时间点t94，当CPU写入操作完成回报信号531从低电平变 换到高电平，代表写入操作完成。在时间点t95, CPU写入操作完成回报信 号531从高电平变换到低电平时，命令序列器51会把先前记录下来的存储 器写入状态信号清除，存储器写入状态信号511拉到低电平，随后仲裁电路 52会做重置操作，强制存储器写入信号521及存储器读取信号522为低电平， 然后通过判断信号561的负缘，判断是否有其它的读写命令需要执行，因为 存储器写入状态信号511为低电平，而存储器读取状态信号512为高电平， 所以接下来便会开始执行读取，过程如实施例二。在这过程中，时间点t96 主端发出CPU写入命令501，此时存储器写入状态信号511拉到高电平，在 时间点t97,当显示器读取操作完成回报信号532从低电平变换到高电平， 代表读取操作完成。在时间点t98,显示器读取操作完成回报信号532从高 电平变换到低电平时，因为已做了两次读取，命令序列器51会将先前记录 下来的存储器读取状态信号清除，存储器读取状态信号512拉到低电平，并 做重置操作，强制存储器写入信号521及存储器读取信号522为低电平，然 后通过判断信号561的负缘，判断是否有其它的读写命令需要执行，因为存 储器写入状态信号511为高电平，而存储器读取状态信号512为低电平，所 以接下来便会开始执行写入，写入过程如实施例一，直到结束。
实施例五，图10示出了图5中读取命令所能执行的时间和CPU写入周 期的相关时序图。
当显示器读取命令502与CPU写入命令501很接近但显示器读取命令 502先发生，见信号501及信号502时间点t103和t101,此时会先执行显 示器读取命令502,见信号522时间点t102。另外，在图5中，緩存器54 设计为一层，亦即只能储存一笔CPU的写入数据和地址，故执行显示器读取 522所花费的时间不能超过一个CPU写入的周期时间，即图IO中tl02到t105 的时间长度，不能大于图10中tl03到t104的时间长度， 一旦超过才执行 CPU写入命令501，会造成第一笔存在緩存器54的CPU写入地址信号503和 CPU写入数据信号504被第二笔的CPU写入地址信号503和CPU写入数据信号504覆盖而发生错误。由上可知，本发明中的显示器读取所能执行的时间
会等于緩存器54的层数乘以CPU写入地址数据命令的周期时间。
综上所述，本发明的用于存储器数据存取的方法，通过一套仲裁及反馈 电路，可直接输入写入命令和读取命令，适当安排执行顺序，并将执行空文 件的利用最大化，尤其如实施例三及例四所示，因而实现存储器读写操作时 间最佳化，大大提升存储器的读写速度。
虽然本发明已以较佳实施例披露如上，然其并非用以限定本发明，本领 域技术人员，在不脱离本发明的精神和范围的前提下，当可作若干的更改与 修饰，因此本发明的保护范围应以本发明的权利要求为准。
权利要求
1. 一种存储器数据存取的方法，包含将一微处理器单元的一写入命令及一读取命令输入至一存储器，由存储器读出至一显示单元；优先使用该写入命令来执行该存储器的一写入操作；以及利用未执行该存储器的写入操作的空文件以使用该读取命令来进行该存储器的一读取操作。
2. 如权利要求1所述的存储器数据存取的方法，进一步包含使用一仲裁 电路来决定该写入命令优先于该读取命令。
3. 如权利要求1所述的存储器数据存取的方法，进一步包含分割该读取 操作以适当的嵌入该存储器的写入操作的空文件。
4. 如权利要求1的存储器数据存取的方法，该显示单元为一液晶显示面板。
5. 如权利要求1所述的存储器数据存取的方法，该写入命令为电压形式。
6. 如权利要求1所述的存储器数据存取的方法，该读取命令为电压形式。
7. 如权利要求1所述的存储器数据存取的方法，该存储器为一异步存储器。
8. —种存储器，包含一仲裁电路，其中该仲裁电路接收一写入命令及一显示单元的一读取命 令时，优先使用该写入命令来执行该存储器的一写入操作，该存储器再利用 未执行该存储器的写入操作的空文件以使用该读取命令来进行一次或多次 的该存储器的读取操作。
9. 如权利要求8所述的存储器，该读取操作可分割以适当的嵌入该存储 器的写入操作的空文件。
10. 如权利要求8所述的存储器，该显示单元为一液晶显示面板。
11. 如权利要求8所述的存储器，该写入命令为电压形式。
12. 如权利要求8所述的存储器，该读取命令为电压形式。
13. 如权利要求8所述的存储器，该存储器为一异步存储器。
全文摘要
本发明揭示一种存储器数据存取的方法及使用该方法的存储器。用于存储器数据存取的方法包含将一微处理器单元的一写入命令及一读取命令直接输入至一存储器，以执行时间最佳化的处理。
文档编号G09G3/36GK101414457SQ20071015247
公开日2009年4月22日 申请日期2007年10月15日 优先权日2007年10月15日
发明者张正文 申请人:联咏科技股份有限公司
技术领域：
本发明涉及一种数据存取的方法及使用该方法的单元，且特别是涉及一 种存储器数据存取的方法及使用该方法的存储器。
背景技术：
近年来液晶显示器(Liquid Crystal Display, LCD)基于其低耗电、 无辐射线散射、重量轻以及体积小等优点，被广泛釆用在手机、个人数字助 理(Personal Digital Assistant, PDA)、计算机屏幕、电^L等信息产品。 此外，由于手机、网络的普及化，生活的数字化，不论是携带型电子产品还 是居家、办公的信息产品，其中显示器尺寸的增大及显像质量的提升，如分 辨率、对比等，都是目前普遍的要求，而这些都赖于极快速的显像数据处理。 提升处理显像数据的速度也就成为目前一项重要的技术课题。
显像数据的处理，是由外部的主端(HOST)通过CPU接口控制整个操作， 源极驱动器和液晶显示屏幕用来显示影像，扫描电路依地址选取整横列像 素，并供应其电压以开启。
液晶显示驱动器内含一存储器、CPU接口、面板接口……等等电路。存 储器即通过CPU接口接收CPU写入命令及地址数据，以及显示器读取命令及 地址，再通过面板接口输出像素数据到面板显像。
图1示出了已知由主端11通过接口 12传入存储器13的CPU写入命令 111及显示器读取命令112的流程。主端11发出CPU写入命令111及CPU 写入地址信号113、 CPU写入数据信号114,也发出显示器读取命令112和显 示器读取地址信号115,通过数字控制电路(Digital Control Circuit) 15 及高频振荡器14再将存储器写入命令121、存储器写入地址信号123、存储 器写入数据信号124以及存储器读取命令122、存储器读取地址信号125等 信号传至存储器13。
图2为图1的相关时序图，上述该两个命令，CPU写入命令111和显示 器读取命令112常有可能同时或相当接近发生。CPU写入命令111在t21时发出，显示器读取命令112在t22时发出，t21和t22相当接近。已知方式 是由数字控制电路15及高频振荡器14负责将该两个命令错开，并给与该两 个读写命令相同的操作时间，如数字控制电路15所分出的存储器写入命令 121及数字控制电路15所分出的存储器读取命令122所示，t21到t24的长 度等于t25到t26的长度，存储器将以相同的时间来分别执行上述读写命令。
然而，实际上分别执行该两个读写命令所必须花费的时间会有所差异， 如CPU写入地址数据命令121，存储器执行写入所花的时间可能是t21到t23 所代表的时间长度，存储器读取命令信号122存储器执行读取所花的时间则 应是t25到t26所代表的时间长度。而t23到t25所代表的时间长度就是从 存储器写入完成后到存储器读取操作之间的闲置时间。
由上可知，运用数字控制电路及高频振荡器作为接口的方法，会造成数 据存取上时间的浪费。
因此，有必要针对存储器数据存取的方式加以改进，降低时间的浪费， 达到执行时间最佳化的处理，以提高影像数据处理的速度，进而给液晶显像 提供更大的发展空间。
发明内容
本发明的目的就是在提供一种存储器数据存取的方法，以降低多余时间 的浪费，实现执行时间最佳化地处理。
本发明的另一目的是提供一种存储器，用以执行时间最佳化地处理。
本发明提出一种存储器数据存取的方法，此方法将一 CPU的一写入命令 及一显示单元的一读取命令直接输入至一存储器，该存储器会利用未执行写 入操作的空文件来进行读取操作。
本发明还提出一种存储器，包含 一仲裁电路，其中仲裁电路接收写入 命令及显示单元的读取命令时，优先使用写入命令来执行该存储器的写入操 作，存储器再利用未执行该存储器的写入操作的空文件以使用读取命令来进 行一次或多次的存储器的读取操作。
依本发明的较佳实施例，读取操作可分割以适当的嵌入该存储器的写入 操作的空文件。
本发明因采用异步存储器数据存取的方法，可以灵活利用写入操作完成 后的空文件来执行读取操作，大量降低过去因依赖数字控制电路，写入操作完成后出现的闲置时间，进而达到执行时间最佳化地处理。
为使本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较 佳实施例，并结合附图详细说明如下。
图1示出了已知的存储器数据存取的系统方块图。 图2示出了图1内相关信号的时序图。
图3示出了本发明实施例的用于异步存储器的系统方块图。 图4示出了图3内相关信号的时序图。
图5示出了本发明实施例的用于异步存储器的电路图。
图6示出了图5中输入信号只有CPU写入命令时的相关信号的时序图。 图7示出了图5中输入信号只有显示器读取命令时的相关信号的时序图。
图8示出了图5中输入端先接收到CPU写入命令，随后又接收到显示 器读取命令时的相关信号的时序图。
苗9示击了苗5中输入端先接收封显示器读取命令，随后又-接收到C-PU 写入命令时的相关信号的时序图。
图10示出了图5中显示器读取所能执行的时间和CPU写入周期的相关 时序图。
附图符号说明
11、31: 主端
12:接口
13:存储器
14:高频振荡器
15:数字控制电路
111、311、 501: CPU写入命令信号
511:存储器写入状态信号
121、521:存储器写入信号
112、312、 502:显示器读取命令信号
512:存储器读取状态信号122、522:存储器读取信号113、123、 313、 503、541、 551: CPU写入地址信号
114、124、 314、 504、542、 552: CPU写入数据信号
115、125、 315、 505:显示器读取地址信号
32:异步存储器
33、57:缓冲器列
51:命令序列器
52:仲裁电路
53:随机存取存储器
54:緩存器
55:寄存数据锁存
56:判断电路
531:CPU写入操作完成回报信号532:显示器读取操作完成回报信号533:数据总线
加:判新信号
562:重置信号
t21~t26、 t61~t64、t71 t76、 t81~t89、 t91 t98、 t101 ~ t105
时间值
CK、 RSTB、 WR一F、 DP—F:端点
具体实施例方式
下文将参照附图来说明本发明的较佳实施例。
依本发明的较佳实施例，如图3示出了异步存储器的系统方块图，CPU 写入命令311是用来写入一笔像素的数据(例如为18位，取决于画面灰度 的多少)，而显示器读取命令312则是用来读取存储器中整列像素的数据。 如果存储器为320乘以240的大小，代表存储器大小等于320列乘以240 像素，亦即需连续读取240个像素的数据。
存储器32以异步方式对CPU写入命令311和显示器读取命令312进行 仲裁，以CPU写入命令311为优先，并会针对显示器读取命令312自我产生 数次的读取操作直到緩冲器列33被填满；只因CPU写入命令311为优先，该数次显示器读取操作会在已无进行写入操作的空文件插入执行。
图3中，异步存储器32直接从主端31输入CPU写入命令311,内含CPU 写入地址信号313、CPU写入数据信号314,并直接输入显示器读取命令312, 内含显示器读取地址信号315，再输出至緩冲器列33。图4为图3中CPU写 入命令311及显示器读取命令312的时序图。
图5为异步存储器的内部电路图。在本实施例中，可省略高频振荡器及 数字控制电路，这是因为异步存储器可以直接处理输入主端的信号。
读取操作是利用写入操作的空文件来进行。
显示器读取命令502在图5中的意义在于提醒异步存储器开始读取整条 像素列(row pixel)到緩冲器列57。但因读取整条像素列的数据量过大， 易造成电压不稳定，故必须适当分割读取操作，所以异步存储器会自我产生 数次的读取操作，经由数据总线533，直到緩冲器列57被填满。为解说方便， 以下实施例均以自我产生两次为例。
以下便针对若干可能的情况做更详细的解说。
实施例一，图6示出了图5中异步存储器只有执行CPU写入命令，即在 执行CPTI写入命令时，—主端并未发出显示器读取命令的情况下，所述信号的 相关时序图。详情如下，并请参考图5及图6。当要执行CPU写入操作时， 首先主端会在图6中时间点t61发出一个CPU写入命令501的脉冲；緩存器 54会依据CPU写入命令501的正缘将CPU写入数据信号504及CPU写入地址 信号503寄存起来；同时，在时间点t61,命令序列器51会将存储器写入 状态信号511拉到高电平，见图6;随后，在时间点t62,仲裁电路52会将 存储器写入信号521拉到高电平，造成寄存数据锁存55将缓存器54所送过 来CPU写入数据信号542及CPU写入地址信号541抓住；接下来，随机存取 存储器(Random Access Memory, RAM) 5 3 ^吏会开始执行写入操作，在时间点 t63，当写入操作回报端点(WR—F)的写入操作完成回报信号531从低电平变 换到高电平，代表写入操作完成。在时间点t64,写入操作完成回报信号531 从高电平变换到低电平时，命令序列器51会把先前记录下来的存储器写入 状态信号清除，存储器写入状态信号511拉回低电平，重置端点RSTB接收 到重置信号562，仲裁电路52会先做重置操作，存储器写入信号521及存 储器读取信号522为低电平，然后通过判断信号561的负缘，触发信号端CK, 判断是否有其它的读写命令需要执行，如果没有，则整个写入操作告一段落。实施例二，图7示出了图5中当异步存储器只有执行显示器读取命令时， 即在执行显示器读取命令，主端并未发出CPU写入命令的情况下，所述信号
的相关时序图。详情如下，并请参考图5及图7。当要执行显示器读取操作 时，在时间点t71,首先主端会发出一个显示器读取命令502的脉冲；命令 序列器51会将存储器读取状态信号512拉到高电平；随后仲裁电路52会将 存储器读取信号522拉到高电平，接下来随机存取存储器53便会开始执行 显示器读取操作，在时间点t72,当显示器读取操作完成回报信号532从低 电平变换到高电平，代表读取操作完成。在时间点t73，显示器读取操作完 成回报信号532从高电平变换到低电平时；由于只做了一次读取，命令序列 器51还不需将先前记录下来的存储器读取状态信号清除，存储器读取状态 信号512保持在原电平，仲裁电路52会先做重置操作，强制存储器写入信 号521及存储器读取信号522为低电平；然后通过判断信号561的负缘，触 发信号端CK,判断是否有其它的读写命令需要执行，因为存储器读取状态信 号512还是在高电平，所以，在时间点t74存储器读取信号522又再被拉到 高电平；接下来，随机存取存储器53便执行第二次的读取操作，在时间点 t75，当读取操作回报端点(DP-F)的显示器读取操作完成回报信号532从低 电平变换到高电平，代表读取操作完成。在时间点t76,显示器读取操作完 成回报信号532从高电平变换到低电平时，因为已做了两次读取，命令序列 器51会将先前记录下来的存储器读取状态信号清除，存储器读取状态信号 512拉到低电平，仲裁电路52会做重置操作，强制存储器写入信号521及存 储器读取信号522为低电平；然后通过判断信号561的负缘，触发信号端CK, 判断是否有其它的读写命令需要执行，如果没有，则整个读取操作告一段落。 实施例三，图8示出了图5中当主端先发出CPU写入命令时，过程中又 发出显示器读取命令的情况下，所述信号的相关时序图。我们知道显示器读 取操作会等CPU写入操作一旦完成，即开始进行实施例设定的两次读取，此 即利用两个CPU写入操作之间的空文件执行读取，完成之后再继续进行CPU 写入操作。详情如下，并请参考图5及图8。在时间点t81,当主端发出显 示器读取命令5 02 ，存储器读取状态信号512将会拉到高电平。在时间点182, 当CPU写入操作完成回报信号531从低电平变换到高电平，代表写入操作完 成。在时间点t83, CPU写入操作完成回报信号531从高电平变换到低电平 时，命令序列器51会把先前记录下来的存储器写入状态信号清除，存储器写入状态信号511拉回低电平，仲裁电路52会做重置操作，强制存储器写 入信号521及存储器读取信号522为低电平；然后通过判断信号561的负缘， 触发信号端CK,判断是否有其它的读写命令需要执行，随后，在时间点t84 仲裁电路52会将存储器读取信号522拉到高电平，接下来，随机存取存储 器53便会开始执行读取操作；在时间点t85,当显示器读取操作完成回报信 号532从低电平变换到高电平，代表读取操作完成。在时间点t86,显示器 读取操作完成回报信号532从高电平变换到低电平时，由于只做了一次读取， 命令序列器51还不需将先前记录下来的存储器读取状态信号清除，存储器 读取状态信号512保持在原电平，仲裁电路52会做重置操作，强制存储器 写入信号521及存储器读取信号522为低电平；然后通过判断信号561的负 缘，判断是否有其它的读写命令需要执行，因为存储器读取状态信号512还 是在高电平，见信号512时间点t87，所以，在时间点t87存储器读取信号 522又再被拉到高电平，接下来，随机存取存储器53便执行第二次的读取操 作，在时间点t88,当显示器读取操作完成回报信号532从低电平变换到高 电平，代表读取操作完成。在时间点t89,显示器读取操作完成回报信号532 从高电平变换到低电平时，因为已做了两次读取，命令序列器51会将先前 记录下来的存储器读取状态信号清除,存储器读取状态信号512拉到低电平， 仲裁电路52会做重置操作，强制存储器写入信号521及存储器读取信号522 为低电平，然后通过判断信号561的负缘，判断是否有其它的读写命令需要 执行，因为存储器写入状态信号511为高电平，而存储器读取状态信号512 为低电平，所以接下来便会开始执行写入，写入过程如实施例一，直到结束。 实施例四，图9示出了图5中主端先发出显示器读取命令502,过程中 主端又发出CPU写入命令501的情况下，所述信号相关的时序图。我们知道 CPU写入操作会等显示器读取操作一旦完成即开始进行写入，而写入操作完 成后，第二个读取操作随即进行，此即利用CPU写入操作的空文件执行读取， 完成后再继续进行CPU写入操作。详情如下，并请参考图5及图9。在时间 点t91,当主端发出CPU写入命令501，在此情况下存储器写入状态信号511 将会拉到高电平，当显示器读取操作完成回报信号532从低电平变换到高电 平，代表读取操作完成。在时间点t92，显示器读取操作完成回报信号532 从高电平变换到低电平时，命令序列器51还不需将先前记录下来的存储器 读取状态信号清除，存储器读取状态信号512保持在原电平，仲裁电路52会做重置操作，强制存储器写入信号521及存储器读取信号522为低电平，然 后，在时间点t93通过561的负缘，触发信号端CK,判断是否有其它的读写 命令需要执行，此时存储器写入状态信号511和存储器读取状态信号512均 为高电平，但因为写入的优先级较高，所以接下来便会开始执行写入，过程 同实施例一。在时间点t94，当CPU写入操作完成回报信号531从低电平变 换到高电平，代表写入操作完成。在时间点t95, CPU写入操作完成回报信 号531从高电平变换到低电平时，命令序列器51会把先前记录下来的存储 器写入状态信号清除，存储器写入状态信号511拉到低电平，随后仲裁电路 52会做重置操作，强制存储器写入信号521及存储器读取信号522为低电平， 然后通过判断信号561的负缘，判断是否有其它的读写命令需要执行，因为 存储器写入状态信号511为低电平，而存储器读取状态信号512为高电平， 所以接下来便会开始执行读取，过程如实施例二。在这过程中，时间点t96 主端发出CPU写入命令501，此时存储器写入状态信号511拉到高电平，在 时间点t97,当显示器读取操作完成回报信号532从低电平变换到高电平， 代表读取操作完成。在时间点t98,显示器读取操作完成回报信号532从高 电平变换到低电平时，因为已做了两次读取，命令序列器51会将先前记录 下来的存储器读取状态信号清除，存储器读取状态信号512拉到低电平，并 做重置操作，强制存储器写入信号521及存储器读取信号522为低电平，然 后通过判断信号561的负缘，判断是否有其它的读写命令需要执行，因为存 储器写入状态信号511为高电平，而存储器读取状态信号512为低电平，所 以接下来便会开始执行写入，写入过程如实施例一，直到结束。
实施例五，图10示出了图5中读取命令所能执行的时间和CPU写入周 期的相关时序图。
当显示器读取命令502与CPU写入命令501很接近但显示器读取命令 502先发生，见信号501及信号502时间点t103和t101,此时会先执行显 示器读取命令502,见信号522时间点t102。另外，在图5中，緩存器54 设计为一层，亦即只能储存一笔CPU的写入数据和地址，故执行显示器读取 522所花费的时间不能超过一个CPU写入的周期时间，即图IO中tl02到t105 的时间长度，不能大于图10中tl03到t104的时间长度， 一旦超过才执行 CPU写入命令501，会造成第一笔存在緩存器54的CPU写入地址信号503和 CPU写入数据信号504被第二笔的CPU写入地址信号503和CPU写入数据信号504覆盖而发生错误。由上可知，本发明中的显示器读取所能执行的时间
会等于緩存器54的层数乘以CPU写入地址数据命令的周期时间。
综上所述，本发明的用于存储器数据存取的方法，通过一套仲裁及反馈 电路，可直接输入写入命令和读取命令，适当安排执行顺序，并将执行空文 件的利用最大化，尤其如实施例三及例四所示，因而实现存储器读写操作时 间最佳化，大大提升存储器的读写速度。
虽然本发明已以较佳实施例披露如上，然其并非用以限定本发明，本领 域技术人员，在不脱离本发明的精神和范围的前提下，当可作若干的更改与 修饰，因此本发明的保护范围应以本发明的权利要求为准。
权利要求
1. 一种存储器数据存取的方法，包含将一微处理器单元的一写入命令及一读取命令输入至一存储器，由存储器读出至一显示单元；优先使用该写入命令来执行该存储器的一写入操作；以及利用未执行该存储器的写入操作的空文件以使用该读取命令来进行该存储器的一读取操作。
2. 如权利要求1所述的存储器数据存取的方法，进一步包含使用一仲裁 电路来决定该写入命令优先于该读取命令。
3. 如权利要求1所述的存储器数据存取的方法，进一步包含分割该读取 操作以适当的嵌入该存储器的写入操作的空文件。
4. 如权利要求1的存储器数据存取的方法，该显示单元为一液晶显示面板。
5. 如权利要求1所述的存储器数据存取的方法，该写入命令为电压形式。
6. 如权利要求1所述的存储器数据存取的方法，该读取命令为电压形式。
7. 如权利要求1所述的存储器数据存取的方法，该存储器为一异步存储器。
8. —种存储器，包含一仲裁电路，其中该仲裁电路接收一写入命令及一显示单元的一读取命 令时，优先使用该写入命令来执行该存储器的一写入操作，该存储器再利用 未执行该存储器的写入操作的空文件以使用该读取命令来进行一次或多次 的该存储器的读取操作。
9. 如权利要求8所述的存储器，该读取操作可分割以适当的嵌入该存储 器的写入操作的空文件。
10. 如权利要求8所述的存储器，该显示单元为一液晶显示面板。
11. 如权利要求8所述的存储器，该写入命令为电压形式。
12. 如权利要求8所述的存储器，该读取命令为电压形式。
13. 如权利要求8所述的存储器，该存储器为一异步存储器。
全文摘要
本发明揭示一种存储器数据存取的方法及使用该方法的存储器。用于存储器数据存取的方法包含将一微处理器单元的一写入命令及一读取命令直接输入至一存储器，以执行时间最佳化的处理。
文档编号G09G3/36GK101414457SQ20071015247
公开日2009年4月22日 申请日期2007年10月15日 优先权日2007年10月15日
发明者张正文 申请人:联咏科技股份有限公司
最新回复(0)