电泳显示装置及其画面更新方法
专利名称：电泳显示装置及其画面更新方法
技术领域：
本发明涉及一种电泳显示装置及其画面更新方法，且特别是有关于一种窄框化的电泳显示装置及其画面更新方法。
背景技术：
请参阅图1，其为传统电泳显示装置的电路方块图。电泳显示装置10主要包括有源极驱动器110、栅极驱动器120以及显示面板130。而显示面板130包括有多条源极线 132、多条栅极线134与多个像素136，且每一像素136电性耦接其中一源极线132与其中一栅极线134。每一像素136包括有晶体管136-1与平行板电容136-2。此平行板电容136-2 由电泳流体所形成(详后述)。晶体管136-1与平行板电容136-2相电性耦接处即称为像素电极，而每一像素电极用以通过对应的平行板电容136-2而电性耦接至一直流共同电位 DC_Vcom0此直流共同电位DC_Vcom由显示面板130的上基板中的一共同电极所提供。此外，源极驱动器110通过上述各源极线132而电性耦接显示面板130，而栅极驱动器120通过上述各栅极线134而电性耦接显示面板130。源极驱动器110与栅极驱动器120皆设置于显示面板130的外框(未绘示)中。图2为图1的像素136的剖面示意图。在图2中，标示202表示为一像素电极，标示204表示为前述的共同电极，而标示206表示为填充于像素电极202与共同电极204之间的电泳流体。在电泳流体206中，设置有多个着色的带电粒子208(此图仅采用一个带电粒子208来说明，且此带电粒子208以带正电为例)。像素电极202、共同电极204、电泳流体206与这些带电粒子208即形成所谓的平行板电容136-2。图3为图2的像素的驱动波形示意图。在图3中，标示DC_Vcom表示为共同电极204所提供的直流共同电位，此直流共同电位DC_Vcom的值为0伏特，而标示Vpixel表示为像素电极202上的电位。请同时参照图2与图3，当图2所示的像素136要更新显示内容的时候，栅极驱动器120会通过此像素136所对应的栅极线134来开启像素136中的晶体管136-1，而源极驱动器110则会通过此像素136所对应的源极线132而传送-15伏特的电位至像素电极 202，以使带电粒子208移动至位置A，进而清除前一画面的影像。在清除前一画面的影像后，栅极驱动器120会再使此像素136中的晶体管136-1开启。图3说明在直流共同电位 DC_Vcom的驱动方式中，带电粒子如何随着偏压而移动。在此例中，源极驱动器110分三个阶段来驱动此像素136。首先，在第一阶段tl中，源极驱动器110会通过此像素136所对应的源极线132而传送+15伏特的电位至像素电极202，以使带电粒子208先从位置A移动至位置B。接着，在第二阶段t2中，源极驱动器110会通过此像素136所对应的源极线132 而传送0伏特的电位至像素电极202，以使带电粒子208停留在位置B。然后，在第三阶段 t3中，源极驱动器110会通过此像素136所对应的源极线132而传送+15伏特的电位至像素电极202，以使带电粒子208从位置B移动至目标位置，也就是位置C。由以上的说明可知，在显示面板130采用直流共同电位DC_Vcom的情况之下，源极驱动器110的每一输出端皆必须要能输出三种不同的电位。然而，这样的画面更新方法却会使得源极驱动器110的电路设计过于复杂，因而使得源极驱动器110的电路尺寸过于庞大，请见以下的说明。在业界目前所采用的源极驱动器110的内部电路架构中，包括有对应于源极线 132数目的多组控制电路。由于每一控制电路皆必须要能够输出三种不同的电位至相应的源极线132，因此每一控制电路皆必须要接收二比特的影像数据，以便对其输出的电位进行控制。而由于每一控制电路必须要接收二比特的影像数据，因此在控制电路中必须要采用二组相同的电路来对二比特的影像数据进行处理，且每一控制电路也额外需要解码电路来进行二比特影像数据的解码操作。从以上的说明可知，在具有多个接脚的情况下，传统源极驱动器110的电路设计往往过于复杂，因而使得源极驱动器110的电路尺寸过于庞大。而由于显示面板130的外框宽度又取决于源极驱动器110的大小(因其设计较栅极驱动器120 复杂)，因此传统的源极驱动器110非常不利于窄框化的趋势。此外，前述的传统源极驱动器110也还有其他缺点。在传统源极驱动器110的每一控制电路中会采用多个传统反相器，然而每一传统反相器的输出电位仅能达到Vdd-Vth,使得构成反相器的晶体管的尺寸必须够大，才足以推动下一级电路。其中Vdd即为电源电位， 而Vth即为晶体管的临界电压。而因为这种反相器中的晶体管的尺寸必须够大，造成了源极驱动器110的控制电路无法进一步缩小。而由于在解码电路中的任一输出级皆是由一传统反相器与一晶体管所构成，因此当选择解码电路中的任何一个输出级进行输出时，解码电路所输出的电位也只能达到Vdd-2Vth。如此，便造成输出” 1”电位(即高电位)的下降。
发明内容
本发明的目的之一就是在于提供一种电泳显示装置，其源极驱动器的电路设计简单，使得源极驱动器的尺寸得以缩小，进而使得电泳显示装置能符合窄框化的潮流。本发明的另一目的就是在提供一种适用于上述电泳显示装置的画面更新方法。本发明提出一种电泳显示装置，此电泳显示装置包括有一显示面板与一源极驱动器。所述显示面板具有多个像素与多条源极线，每一像素电性耦接一源极线，且每一像素具有一像素电极与一平行板电容。所述平行板电容由多个带电粒子所形成，而上述像素电极皆用以通过对应的平行板电容而电性耦接一交流共同电位。上述的源极驱动器电性耦接上述源极线，且此源极驱动器又包括有一第一数据栓锁电路与一第二数据栓锁电路。第一数据栓锁电路包括有一第一晶体管、一第一电容以及一第一反相器。第一晶体管的源极与漏极二者其中之一用以接收一影像数据，而栅极用以接收一数据移位寄存器输出脉冲。第一电容电性耦接于第一晶体管的源极与漏极二者中另一个与一参考电位之间。第一反相器的输入端电性耦接第一晶体管的源极与漏极二者中另一个。至于第二数据栓锁电路，其包括有一第二晶体管、一第二电容以及一第二反相器。第二晶体管的源极与漏极二者其中之一电性耦接第一反相器的输出端，而栅极用以接收一锁存使能脉冲。第二电容电性耦接于第二晶体管的源极与漏极二者中另一个与上述参考电位之间。而第二反相器的输入端电性耦接第二晶体管的源极与漏极二者中另一个，而其输出端电性耦接上述源极线的其中之一。依照本发明一实施例所述的电泳显示装置，上述的显示面板更包括有多条栅极线，且每一像素电性耦接一栅极线。而上述的电泳显示装置更包括有一栅极驱动器，此栅极驱动器电性耦接上述的栅极线，以便依序输出多个栅极脉冲至上述栅极线。其中，锁存使能脉冲的脉冲致能期间在栅极驱动器所输出的栅极脉冲的脉冲致能期间内，而数据移位寄存器输出脉冲的脉冲致能期间在锁存使能脉冲的脉冲致能期间之前。依照本发明一实施例所述的电泳显示装置，上述的交流共同电位具有第一电位与第二电位，且第二反相器的输出端的电位亦呈现上述的第一电位或第二电位。依照本发明一实施例所述的电泳显示装置，上述的第二数据栓锁电路更包括有一第三晶体管。此第三晶体管的源极与漏极二者其中之一电性耦接上述的第二电位，而栅极接收锁存使能脉冲的反相信号，且源极与漏极二者中另一个电性耦接第二晶体管的源极与漏极二者中另一个。依照本发明一实施例所述的电泳显示装置，上述的第二数据栓锁电路更包括有一第四晶体管。此第四晶体管的源极与漏极二者其中之一电性耦接第三晶体管的源极与漏极二者中另一个，栅极则电性耦接第二反相器的输出端，而源极与漏极二者中另一个电性耦接第二晶体管的源极与漏极二者中另一个。依照本发明一实施例所述的电泳显示装置，上述的第一反相器包括有一第三晶体管、一第四晶体管、一第五晶体管以及一第三电容。第三晶体管的栅极与源极与漏极二者其中之一电性耦接上述第一电位。第四晶体管的源极与漏极二者其中之一电性耦接上述第一电位，而栅极电性耦接第三晶体管的源极与漏极二者中另一个。第三电容电性耦接于第四晶体管的栅极与第四晶体管的源极与漏极二者中另一个之间。第五晶体管的源极与漏极二者其中之一电性耦接第四晶体管的源极与漏极二者中另一个，并用以作为第一反相器的输出端，而第五晶体管的栅极用以作为第一反相器的输入端，且第五晶体管的栅极与源极与漏极二者中另一个分别电性耦接第一晶体管的源极与漏极二者中另一个与上述的第二电位。依照本发明一实施例所述的电泳显示装置，上述的第二反相器包括有一第三晶体管、一第四晶体管、一第五晶体管以及一第三电容。第三晶体管的栅极与源极与漏极二者其中之一电性耦接上述第一电位。第四晶体管的源极与漏极二者其中之一电性耦接上述第一电位，而栅极则电性耦接第三晶体管的源极与漏极二者中另一个。第三电容电性耦接于第四晶体管的栅极与第四晶体管的源极与漏极二者中另一个之间。第五晶体管的源极与漏极二者其中之一电性耦接第四晶体管的源极与漏极二者中另一个，并用以作为第二反相器的输出端，而第五晶体管的栅极用以作为第二反相器的输入端，且第五晶体管的栅极与源极与漏极二者中另一个分别电性耦接第二晶体管的源极与漏极二者中另一个与上述第二电位。依照本发明一实施例所述的电泳显示装置，上述的第一数据栓锁电路更包括有一第三晶体管。此第三晶体管的源极与漏极皆电性耦接第一晶体管的源极与漏极二者中另一个，而第三晶体管的栅极则用以接收数据移位寄存器输出脉冲的反相信号。依照本发明一实施例所述的电泳显示装置，上述的第一数据栓锁电路更包括有一第三反相器。此第三反相器电性耦接于第一晶体管的源极与漏极二者中另一个与第一反相器的输入端之间。依照本发明一实施例所述的电泳显示装置，上述的第二数据栓锁电路更包括有一第四反相器。此第四反相器电性耦接于第二晶体管的源极与漏极二者中另一个与第二反相器的输入端之间。
依照本发明一实施例所述的电泳显示装置，上述的第二数据栓锁电路更包括有一第三晶体管。此第三晶体管的源极与漏极皆电性耦接第二晶体管的源极与漏极其中另一个，而第三晶体管的栅极则用以接收锁存使能脉冲的反相信号。本发明另提出一种电泳显示装置的画面更新方法，所述的电泳显示装置包括有一显示面板与一源极驱动器，而显示面板具有多个像素与多条源极线。每一像素电性耦接一源极线，且每一像素具有一像素电极与一平行板电容，而所述的平行板电容由多个带电粒子所形成。源极驱动器电性耦接上述的源极线。此源极驱动器又包括有一第一数据栓锁电路与一第二数据栓锁电路。第一数据栓锁电路包括有一第一晶体管、一第一电容与一第一反相器。第一晶体管的源极与漏极二者其中之一用以接收一影像数据，而栅极用以接收一数据移位寄存器输出脉冲。第一电容电性耦接于第一晶体管的源极与漏极二者中另一个与一参考电位之间。第一反相器的输入端电性耦接第一晶体管的源极与漏极二者中另一个。 至于第二数据栓锁电路，其包括有一第二晶体管、一第二电容与一第二反相器。第二晶体管的源极与漏极二者其中之一电性耦接第一反相器的输出端，而栅极用以接收一锁存使能脉冲。第二电容电性耦接于第二晶体管的源极与漏极二者中另一个与一参考电位之间。第二反相器的输入端电性耦接第二晶体管的源极与漏极二者中另一个，而其输出端电性耦接上述源极线的其中之一。所述画面更新方法的步骤包括提供一交流共同电位，并使得上述的像素电极可通过对应的平行板电容而电性耦接上述交流共同电位；使上述交流共同电位呈现第一电位，并使第二反相器的输出端的电位呈现第二电位，以清除前一画面的影像；以及使上述交流共同电位呈现上述第二电位，并使第二反相器的输出端分三个阶段来驱动对应的像素，其中在第一阶段中，第二反相器的输出端的电位呈现上述第一电位；在第二阶段中，第二反相器的输出端的电位呈现上述第二电位；而在第三阶段中，第二反相器的输出端的电位呈现上述第一电位。依照本发明一实施例所述的画面更新方法，上述的显示面板更包括有多条栅极线，且每一像素系电性耦接一栅极线。而上述电泳显示装置更包括有一栅极驱动器，此栅极驱动器电性耦接上述的栅极线，以便依序输出多个栅极脉冲至上述栅极线。其中，锁存使能脉冲的脉冲致能期间在栅极驱动器所输出的栅极脉冲的脉冲致能期间内，而数据移位寄存器输出脉冲的脉冲致能期间在锁存使能脉冲的脉冲致能期间之前。依照本发明一实施例所述的画面更新方法，上述的第二数据栓锁电路更包括有一第三晶体管。此第三晶体管的源极与漏极二者其中一个电性耦接上述的第二电位，栅极接收锁存使能脉冲的反相信号，而源极与漏极二者中另一个则电性耦接第二晶体管的源极与漏极二者中另一个。依照本发明一实施例所述的画面更新方法，上述的第二数据栓锁电路更包括有一第四晶体管。此第四晶体管的源极与漏极二者其中之一电性耦接第三晶体管的源极与漏极二者中另一个，栅极则电性耦接第二反相器的输出端，而源极与漏极二者中另一个则电性耦接第二晶体管的源极与漏极二者中另一个。依照本发明一实施例所述的画面更新方法，上述的第一反相器包括有一第三晶体管、一第四晶体管、一第五晶体管以及一第三电容。第三晶体管的栅极与源极与漏极二者其中一个电性耦接上述第一电位。第四晶体管的源极与漏极二者其中一个电性耦接上述第一电位，而栅极电性耦接第三晶体管的源极与漏极二者中另一个。第三电容电性耦接于第四晶体管的栅极与第四晶体管的源极与漏极二者中另一个之间。而第五晶体管的源极与漏极二者其中之一电性耦接第四晶体管的源极与漏极二者中另一个，并用以作为第一反相器的输出端，而第五晶体管的栅极用以作为第一反相器的输入端，且第五晶体管的栅极与源极与漏极二者中另一个分别电性耦接第一晶体管的源极与漏极二者中另一个与上述第二电位。依照本发明一实施例所述的画面更新方法，上述第二反相器包括有一第三晶体管、一第四晶体管、一第五晶体管以及一第三电容。第三晶体管的栅极与源极与漏极二者其中之一电性耦接上述第一电位。第四晶体管的源极与漏极二者其中之一电性耦接上述第一电位，而栅极电性耦接第三晶体管的源极与漏极二者中另一个。第三电容电性耦接于第四晶体管的栅极与第四晶体管的源极与漏极其中另一个之间。而第五晶体管的源极与漏极其中之一电性耦接第四晶体管的源极与漏极二者中另一个，并用以作为第二反相器的输出端，而第五晶体管的栅极用以作为第二反相器的输入端，且第五晶体管的栅极与源极与漏极二者中另一个分别电性耦接第二晶体管的源极与漏极二者中另一个与上述第二电位。依照本发明一实施例所述的画面更新方法，上述第一数据栓锁电路更包括有一第三晶体管。此第三晶体管的源极与漏极皆电性耦接第一晶体管的源极与漏极二者中另一个，而第三晶体管的栅极则用以接收锁存使能脉冲的反相信号。依照本发明一实施例所述的画面更新方法，上述第一数据栓锁电路更包括有一第三反相器。此第三反相器电性耦接于第一晶体管的源极与漏极二者中另一个与第一反相器的输入端之间。依照本发明一实施例所述的画面更新方法，上述第二数据栓锁电路更包括有一第四反相器。此第四反相器电性耦接于第二晶体管的源极与漏极二者中另一个与第二反相器的输入端之间。依照本发明一实施例所述的画面更新方法，上述第二数据栓锁电路更包括有一第三晶体管。此第三晶体管的源极与漏极皆电性耦接第二晶体管的源极与漏极二者中另一个，而第三晶体管的栅极则用以接收锁存使能脉冲的反相信号。本发明解决前述问题的主要方式，乃是使显示面板由采用一直流共同电位改为采用具有二种电位的一交流共同电位，使得本发明的源极驱动器的每一输出端只要能输出前述二种电位就能实现公知源极驱动器以三个阶段来驱动像素的驱动方式。而由于源极驱动器的每一输出端只要能输出前述二种电位即可，故在源极驱动器中，每一个对应于一输出端的控制电路仅需接收一比特的影像数据就能对其输出的电位进行控制。而由于每一控制电路仅需接收一比特的影像数据来进行输出电位的控制，故每一控制电路中的第一数据栓锁电路与第二数据栓锁电路皆不需要采用二组相同的电路，而仅需采用其中一组电路即可，且每一控制电路也不需要采用一解码电路来进行解码操作。如此一来，源极驱动器的电路设计就会变得很简单，因而能大幅缩小源极驱动器的电路尺寸，进而使得电泳显示装置能符合窄框化的需求。此外，要是将源极驱动器中的传统反相器改为具有电容的升压式反相器，便可以再进一步缩小源极驱动器的尺寸。这是因为升压式反相器的栅极电压可抬升到远大于电源电位Vdd，大幅提升驱动电流，因而不需采用大尺寸的晶体管便能有足够的能力来推动下一级电路，且升压式反相器的前级电路尺寸也都能跟着缩小。另外，升压式反相器的输出可达到正饱和，而传统的反相器输出只能到达vdd-vth。
图1为传统电泳显示装置的电路方块图；图2为图1的像素的剖面示意图；图3为图2的像素的驱动波形示意图；图4为依照本发明一实施例的电泳显示装置的电路方块图；图5为依照本发明一实施例的像素驱动波形示意图；图6为本发明源极驱动器中的对应于一输出端的控制电路的电路图；图7绘示栅极输出脉冲、数据移位寄存器输出脉冲与锁存使能脉冲三者之间的时序关系；图8即为升压式反相器的电路图；图9亦绘示本发明源极驱动器中的对应于一输出端的控制电路的其中一种实现方式；图10亦绘示本发明源极驱动器中的对应于一输出端的控制电路的其中一种实现方式；图11同样绘示本发明源极驱动器中的对应于一输出端的控制电路的其中一种实现方式；图12为依照本发明一实施例的画面更新方法的基本步骤。其中，附图标记10、40:电泳显示装置110、410 源极驱动器120 栅极驱动器130 显示面板132 源极线134:栅极线136 像素136-1、611、612、621、622、802、804、808、920-1、922-1、922-2、1020-2、1120-3 晶
体管136-2 平行板电容202:像素电极204:共同电极206 电泳流体208:带电粒子610、910 第一数据栓锁电路620、920、1020、1120 第二数据栓锁电路614、615、624、625、912、922 反相器613、623、806 电容680、980 控制电路的输出端
810 后级电路的等效电容A、B、C:位置AC_Vcom 交流共同电位B。、B1:影像数据DC_Vcom 直流共同电位GND、Vss 参考电位GS 栅极脉冲LE:锁存使能脉冲LE_Bar 锁存使能脉冲的反相信号Q 接点S1202 S1206 步骤SRl 数据移位寄存器输出脉冲SRl_Bar 数据移位寄存器输出脉冲的反相信号tl 第一阶段t2 第二阶段t3 第三阶段Vdd 电源电位Vin 输入Vout 输出Vpixel 像素电极上的电位
具体实施例方式请参阅图4，其为依照本发明一实施例的电泳显示装置的电路方块图。在图4中， 标示与图1中的标示相同者表示为相同物件。图4所示的电泳显示装置40与图1所示的电泳显示装置10的不同之处，在于电泳显示装置40中的每一像素电极(未标示)用以通过对应的平行板电容136-2而电性耦接至一交流共同电位AC_Vcom。此交流共同电位AC_ Vcom由显示面板130的上基板中的一共同电极所提供。此外，电泳显示装置40采用具有简单电路架构的源极驱动器410。而源极驱动器410与栅极驱动器120皆设置于显示面板 130的外框(未绘示)中。由于电泳显示装置40中的像素136的剖面示意图亦可用图2来表示，故以下将采用图2与图5来说明电泳显示装置40中的像素136的显示内容更新方式。图5为依照本发明一实施例的像素驱动波形示意图。在图5中，标示AC_Vcom表示为图2的共同电极204 所提供的交流共同电位，此交流共同电位AC_Vcom具有二种电位，在此实施例中分别是+15 伏特与-15伏特，而标示Vpixel表示为图2的像素电极202上的电位。请同时参照图5与图2，当图2所示的像素136要更新显示内容的时候，交流共同电位AC_Vcom便呈现+15伏特，且栅极驱动器120会通过此像素136所对应的栅极线134 来开启像素136中的晶体管136-1，而源极驱动器410可于此时通过此像素136所对应的源极线132而传送-15伏特的电位至像素电极202，以使带电粒子208移动至位置A，进而清除前一画面的影像。在清除前一画面的影像后，交流共同电位AC_Vcom便转变为-15伏特，且栅极驱动器120会再使此像素136中的晶体管136-1开启。以下举例说明AC_Vcom的驱动方式，在此例中，源极驱动器410分三个阶段来驱动此像素136。首先，在第一阶段tl中， 源极驱动器410可通过此像素136所对应的源极线132而传送+15伏特的电位至像素电极 202，以使带电粒子208先从位置A移动至位置B。接着，在第二阶段t2中，源极驱动器410 可通过此像素136所对应的源极线132而传送-15伏特的电位至像素电极202，以使带电粒子208停留在位置B。然后，在第三阶段t3中，源极驱动器410可通过此像素136所对应的源极线132而传送+15伏特的电位至像素电极202，以使带电粒子208从位置B移动至目标位置，也就是位置C。由以上的说明可知，在显示面板130采用交流共同电位AC_Vcom的情况之下，源极驱动器410的每一输出端仅需能输出二种不同的电位，就可实现公知源极驱动器以三个阶段来驱动像素的驱动方式。以下将说明源极驱动器410的各种实现方式。第一实施例图6所示即为源极驱动器410中的对应于一输出端的控制电路的电路图。请参照图6，所述的控制电路包括有第一数据栓锁电路610与第二数据栓锁电路620。第一数据栓锁电路610包括有晶体管611、晶体管612、电容613、反相器614与反相器615。晶体管611 的源极与漏极二者的其中之一用以接收一比特的影像数据(如标示Btl所示)，而栅极用以接收数据移位寄存器输出脉冲SR1，此数据移位寄存器输出脉冲SRl由一移位寄存器(未绘示)所输出。晶体管612的源极与漏极皆电性耦接晶体管611的源极与漏极二者中的另一个，而晶体管612的栅极则用以接收数据移位寄存器输出脉冲SRl的反相信号SRl_Bar。 电容613电性耦接于晶体管611的源极与漏极二者中的另一个与参考电位GND之间。反相器614的输入端电性耦接晶体管611的源极与漏极二者中另一个。反相器615的输入端电性耦接反相器614的输出端，而反相器615的输出端用以作为第一数据栓锁电路610的输出端。至于第二数据栓锁电路620，其包括有晶体管621、晶体管622、电容623、反相器 624与反相器625。晶体管621源极与漏极二者的其中一个用以接收反相器615的输出，而栅极用以接收锁存使能脉冲LE。晶体管622的源极与漏极皆电性耦接晶体管621源极与漏极二者中的另一个，而晶体管622的栅极则用以接收锁存使能脉冲LE的反相信号LE_Bar。 电容623电性耦接于晶体管621的源极与漏极二者中另一个与参考电位GND之间。反相器 624的输入端电性耦接晶体管621的源极与漏极二者中的另一个。反相器625的输入端电性耦接反相器6M的输出端，而反相器625的输出端则通过此控制电路的输出端680 (即源极驱动器410的其中一输出端)而电性耦接一源极线132。此外，图6中的每个晶体管都是采用N型晶体管来实现，且每一反相器采用传统的反相器电路架构。由于这种控制电路仅需能输出二种不同的电位即可，因此控制电路只要接收一比特的影像数据就可对其输出的电位进行控制。而由于这种控制电路仅需接收一比特的影像数据，因此在其第一数据栓锁电路610与第二数据栓锁电路620中都不需要采用二组相同的电路，而仅需采用其中一组即可，且这种控制电路也不需要解码电路来进行解码操作。由图6的说明可知，在具有多个接脚的情况下，源极驱动器410的电路设计将较公知源极驱动器的电路设计简单许多，使得源极驱动器410的电路尺寸得以大幅缩小，进而使得本发明的电泳显示装置能符合窄框化的需求。
值得一提的是，图6中的晶体管612与622仅用于改善所谓的馈穿 (feed-through)效应，故设计者可选择皆省略不用，或是仅省略其中之一。而改善的原理已为此领域具有普通技术人员所熟知，在此便不再赘述。此外，此领域具有普通技术人员亦当知道，即使图6中的每一数据栓锁电路皆仅采用单一个反相器，亦可实现本发明。图7绘示栅极脉冲、数据栓锁脉冲与数据输出脉冲三者之间的时序关系。在图7 中，标示GS表示为栅极驱动器120所输出的一栅极脉冲，标示SRl表示为数据移位寄存器输出脉冲，而标示LE表示为锁存使能脉冲。如图7所示，锁存使能脉冲LE的脉冲致能期间在栅极输出脉冲GS的脉冲致能期间内，而数据移位寄存器输出脉冲SRl的脉冲致能期间在锁存使能脉冲LE的脉冲致能期间之前。请同时参照图7与图6，当数据移位寄存器输出脉冲SRl为高电位时，晶体管611 为导通，进而使得第一数据栓锁电路610可对影像数据~进行数据栓锁；而当锁存使能脉冲LE为高电位时，晶体管621为导通，进而使得第二数据栓锁电路620可输出第一数据栓锁电路610所栓锁的影像数据B—而由图7所示的信号时序可知，在栅极脉冲GS由低电位转高电位之前，源极驱动器410中的各控制电路的第一数据栓锁电路610就必须先栓锁住对应的影像数据。而在栅极脉冲GS呈现高电位的期间，各控制电路中的第二数据栓锁电路 620就必须依据锁存使能脉冲LE来同时将第一数据栓锁电路610所栓锁的影像数据释放至对应的源极线132。第二实施例此实施例亦可采用图6来进行解释。请再参照图6，此实施例与第一实施例的不同之处，在于此实施例中的每一反相器皆改为采用升压式反相器(boost inverter) 0图8即为升压式反相器的电路图。在图8中，标示802、804与808皆表示为晶体管，标示806表示为电容，标示810表示为后级电路的等效电容，标示Vdd表示为电源电位， 标示Vss表示为参考电位，标示Vin表示为输入，而标示V。ut表示为输出。这些晶体管皆为N 型晶体管，且晶体管808 (即下拉晶体管)的尺寸通常设计为较晶体管804 (即上拉晶体管) 的尺寸来得大。此外，电源电位Vdd例如是+15伏特，而参考电位Vss例如是-15伏特。当输入Vin接收到的电压呈现高电位(high)时，晶体管808为导通。此时，由于晶体管808将输出V。ut的电压下拉的力量，会较晶体管804将输出V。ut的电压上拉的力量来得大，因此使得输出V。ut的电压会接近于参考电位Vss的电位，且接点Q的电位为Vdd-Vth。而当输入Vin接收到的电压呈现低电位(low)时，晶体管808为关闭。此时，晶体管804会将输出V。ut的电压上拉至电源电位Vdd的电位。由于电容的跨压不能瞬间改变，因此接点Q的电位会被抬升到远超过电源电位Vdd的电位，并进而使得晶体管802关闭。而由于晶体管802 为关闭，使得接点Q的电位可以维持一段时间。如此一来，即使输出V。ut上的电位为接点Q 的电位再减掉晶体管804的临界电压，输出V。ut上的电位也可以很容易地达到电源电位Vdd 的电位。由以上的说明可知，当晶体管808由开启转为关闭时，接点Q的电位会被提升至远超过Vdd的电位，使得晶体管804的驱动能力大为提升，且使整个反相器的输出达到电源电位Vdd的电位(即输出达到正饱和)。因此，升压式反相器不需采用大尺寸的晶体管便能有足够的能力来推动下一级电路，且升压式反相器的前级电路尺寸也都能跟着缩小。如此一来，便能通过采用升压式反相器来进一步缩小源极驱动器410的电路尺寸，且源极驱动器410的驱动能力也较公知源极驱动器的驱动能力来得强。值得一提的是，尽管在此实施例中，每一反相器皆采用升压式反相器，然此并非用以限制本发明。举例来说，设计者也可以仅将图6的第二数据栓锁电路620的最后一级设计为采用升压式反相器，而图6中的其余反相器则采用传统的反相器电路架构。第三实施例第二实施例所介绍的源极驱动器410有一缺点，就是其所采用的升压式反相器有可能会长时间无法执行升压操作，以图9来说明之。图9绘示源极驱动器410中的对应于一输出端的控制电路的其中一种实现方式。 如图9所示，所述的控制电路包括有第一数据栓锁电路910与第二数据栓锁电路920，且第一数据栓锁电路910与第二数据栓锁电路920各自采用一个升压式反相器，分别如标示912 与922所示。此外，标示Btl表示为一比特的影像数据，标示SRl表示为数据移位寄存器输出脉冲，标示SRl_Bar表示为数据移位寄存器输出脉冲SRl的反相信号，标示GND表示为参考电位，标示Vdd表示为电源电位，标示Vss表示为另一参考电位，标示LE表示为锁存使能脉冲，标示LE_Bar表示为锁存使能脉冲LE的反相信号，标示980表示为此控制电路的输出端 (即源极驱动器410的其中一输出端)，而标示132表示为一源极线。上述的电源电位Vdd 例如是+15伏特，而参考电位Vss例如是-15伏特。此外，每一升压式反相器中的下拉晶体管的尺寸较上拉晶体管的尺寸来得大。假设影像数据Btl目前的值为0 (即低电位)，那么第一数据栓锁电路910所输出的电位会被上拉至电源电位Vdd的电位，因此当晶体管920-1导通时，晶体管922-1的栅极会接收到电源电位Vdd的电位，使得晶体管922-1完全导通，进而使得第二数据栓锁电路920 所输出的电位被下拉至接近参考电位Vss的电位。接着，假设影像数据Btl的值由0转态为 1 (即高电位)，那么第一数据栓锁电路910所输出的电位会被下拉至接近参考电位Vss的电位，因此当晶体管920-1导通时，晶体管922-1的栅极会接收到接近参考电位Vss的电位，使得晶体管922-1由完全导通转为半关闭(即半导通)，进而使得接点Q的电位被抬升至远超过电源电位Vdd的电位。如此，第二数据栓锁电路920所输出的电位便达到了电源电位Vdd 的电位。然而，要是影像数据B。接下来的值又皆为1，那么晶体管922-1便会一直维持在半关闭的状态，使得第二数据栓锁电路920 —直无法执行升压操作。如此，接点Q将因晶体管 922-2持续不断地漏电而无法长时间地维持升压后的电压电位，进而削弱了第二数据栓锁电路920的驱动能力。为了解决上述问题，设计者可以稍微修改一下图9所示的电路，一如图10所示。图 10亦绘示源极驱动器410中的对应于一输出端的控制电路的其中一种实现方式。在图10 中，标示与图9中的标示相同者表示为相同物件。图10所示电路与图9所示电路的不同之处，在于图10所示电路的第二数据栓锁电路1020中新增了一个晶体管1020-2。在此例中， 晶体管1020-2亦为N型晶体管。晶体管1020-2的源极与漏极的其中之一电性耦接晶体管 922-1的栅极，而源极与漏极中的另一个电性耦接参考电位Vss。至于晶体管1020-2的栅极则用以接收锁存使能脉冲LE的反相信号LE_Bar。请参照图10，假设影像数据Btl目前的值为0，那么第一数据栓锁电路910所输出的电位会被上拉至电源电位Vdd的电位，因此当晶体管920-1导通时，晶体管922-1的栅极会接收到电源电位Vdd的电位，使得晶体管922-1完全导通，进而使得第二数据栓锁电路1020 所输出的电位被下拉至接近参考电位Vss的电位。接着，当晶体管920-1由导通转为关闭时， 晶体管1020-2会由关闭转为导通。因此，晶体管922-1的栅极电位会被下拉至参考电位Vss 的电位，使得晶体管922-1由完全导通转为完全关闭，进而使得第二数据栓锁电路1020执行一次升压操作。接着，假设影像数据Btl的值由0转态为1，那么第一数据栓锁电路910所输出的电位会被下拉至接近参考电位Vss的电位，因此当晶体管920-1导通时，晶体管922-1的栅极会接收到接近参考电位Vss的电位，使得晶体管922-1呈现半导通(即半关闭)。接着，当晶体管920-1由导通转为关闭时，晶体管1020-2会由关闭转为导通。因此，晶体管922-1的栅极电位会被下拉至参考电位Vss的电位，使得晶体管922-1由半导通转为完全关闭，进而使得第二数据栓锁电路1020执行一次升压操作。由以上说明可知，不管影像数据B。的值为何，图10中的第二数据栓锁电路1020始终都能执行升压操作。且由于晶体管1020-2由锁存使能脉冲LE的反相信号LE_Bar来控制其导通状态，而锁存使能脉冲LE的周期又与栅极驱动器120的栅极脉冲输出周期相同， 因此可知第二数据栓锁电路1020每隔一个栅极线扫描时间就会重新执行一次升压操作。图11同样绘示源极驱动器410中的对应于一输出端的控制电路的其中一种实现方式。在图11中，标示与图10中的标示相同者表示为相同物件。图11所示电路与图10 所示电路的不同之处，在于图11所示电路的第二数据栓锁电路1120中新增了一个晶体管 1120-3。晶体管1120-3的源极与漏极的其中之一电性耦接晶体管922-1的栅极，晶体管 1120-3的源极与漏极中的另一个电性耦接晶体管1020-2的源极与漏极的其中之一，而晶体管1120-3的栅极电性耦接此控制电路的输出端980。之所以设置此晶体管1120-3，主要是为了防止逻辑错误。根据上述各实施例的教示，当可归纳出本发明的电泳显示装置的画面更新方法。 图12即为依照本发明一实施例的画面更新方法的基本步骤。请参照图12，前述的电泳显示装置包括有一显示面板与一源极驱动器，而显示面板具有多个像素与多条源极线。每一像素电性耦接一源极线，且每一像素具有一像素电极与一平行板电容，而所述的平行板电容由多个带电粒子所形成。源极驱动器电性耦接上述的源极线。此源极驱动器又包括有一第一数据栓锁电路与一第二数据栓锁电路。第一数据栓锁电路包括有一第一晶体管、一第一电容与一第一反相器。第一晶体管的源极与漏极的其中之一用以接收一影像数据，而栅极用以接收一数据移位寄存器输出脉冲。第一电容电性耦接于第一晶体管的源极与漏极中的另一个与一参考电位之间。第一反相器的输入端电性耦接第一晶体管的源极与漏极中的另一个。至于第二数据栓锁电路，其包括有一第二晶体管、一第二电容与一第二反相器。第二晶体管的源极与漏极的其中之一电性耦接第一反相器的输出端，而栅极用以接收一锁存使能脉冲。第二电容电性耦接于第二晶体管的源极与漏极中的另一个与一参考电位之间。第二反相器的输入端电性耦接第二晶体管的源极与漏极中的另一个，而其输出端电性耦接上述源极线的其中之一。所述画面更新方法的步骤包括提供一交流共同电位，并使得上述像素电极可通过对应的平行板电容而电性耦接上述交流共同电位(如步骤S1202所示)；使上述交流共同电位呈现第一电位，并使第二反相器的输出端的电位呈现第二电位，以清除前一画面的
16影像(如步骤S1204所示)；以及使上述交流共同电位呈现上述第二电位，并使第二反相器的输出端分三个阶段来驱动对应的像素，其中在第一阶段中，第二反相器的输出端的电位呈现上述第一电位，在第二阶段中，第二反相器的输出端的电位呈现上述第二电位，而在第三阶段中，第二反相器的输出端的电位呈现上述第一电位(如步骤S1206所示)。综上所述，本发明解决前述问题的主要方式，乃是使显示面板由采用一直流共同电位改为采用具有二种电位的一交流共同电位，使得本发明的源极驱动器的每一输出端只要能输出前述二种电位就能实现公知源极驱动器以三个阶段来驱动像素的驱动方式。而由于源极驱动器的每一输出端只要能输出前述二种电位即可，故在源极驱动器中，每一个对应于一输出端的控制电路仅需接收一比特的影像数据就能对其输出的电位进行控制。而由于每一控制电路仅需接收一比特的影像数据来进行输出电位的控制，故每一控制电路中的第一数据栓锁电路与第二数据栓锁电路皆不需要采用二组相同的电路，而仅需采用其中一组电路即可，且每一控制电路也不需要采用一解码电路来进行解码操作。如此一来，源极驱动器的电路设计就会变得很简单，因而能大幅缩小源极驱动器的电路尺寸，进而使得电泳显示装置能符合窄框化的需求。此外，要是将源极驱动器中的传统反相器改为具有电容的升压式反相器，便可以再进一步缩小源极驱动器的尺寸。这是因为升压式反相器的栅极电压可抬升到远大于Vdd， 增强驱动电流，因而不需采用大尺寸的晶体管便能有足够的能力来推动下一级电路，且升压式反相器的前级电路尺寸也都能跟着缩小。当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
权利要求
1.一种电泳显示装置，其特征在于，包括一显示面板，具有多个像素与多条源极线，每一像素电性耦接一源极线，且每一像素具有一像素电极与一平行板电容，该平行板电容由多个带电粒子所形成，而这些像素电极皆用以通过对应的平行板电容而电性耦接一交流共同电位；以及一源极驱动器，电性耦接这些源极线，该源极驱动器包括一第一数据栓锁电路以及一第二数据栓锁电路；其中该第一数据栓锁电路，包括一第一晶体管、一第一电容以及一第一反相器；该第一晶体管，其源极与漏极二者其中之一用以接收一影像数据，而栅极用以接收一数据移位寄存器输出脉冲；该第一电容，电性耦接于该第一晶体管的源极与漏极二者中的另一极与一参考电位之间；以及该第一反相器，其输入端电性耦接该第一晶体管的源极与漏极二者中的该另一极；以及该第二数据栓锁电路，包括一第二晶体管、一第二电容以及一第二反相器；该第二晶体管，其源极与漏极二者其中之一电性耦接该第一反相器的输出端，而栅极用以接收一锁存使能脉冲；该第二电容，电性耦接于该第二晶体管的源极与漏极二者中的另一极与该参考电位之间；以及该第二反相器，其输入端电性耦接该第二晶体管的源极与漏极二者中的该另一极，而其输出端电性耦接这些源极线其中之一。
2.根据权利要求1所述的电泳显示装置，其特征在于，其中该显示面板更包括有多条栅极线，且每一像素电性耦接一栅极线，而该电泳显示装置更包括有一栅极驱动器，该栅极驱动器电性耦接这些栅极线，以便依序输出多个栅极脉冲至这些栅极线，其中，该锁存使能脉冲的脉冲致能期间在该栅极驱动器所输出的栅极脉冲的脉冲致能期间内，而该数据移位寄存器输出脉冲的脉冲致能期间在该锁存使能脉冲的脉冲致能期间
3.根据权利要求1所述的电泳显示装置，其特征在于，其中该交流共同电位具有一第一电位与一第二电位，且该第二反相器的输出端的电位亦呈现该第一电位或该第二电位。
4.根据权利要求3所述的电泳显示装置，其特征在于，其中该第二数据栓锁电路更包括有一第三晶体管，该第三晶体管的源极与漏极二者其中之一电性耦接该第二电位，栅极接收该锁存使能脉冲的反相信号，而该第三晶体管的源极与漏极二者中的另一极则电性耦接该第二晶体管的源极与漏极二者中的该另一极。
5.根据权利要求4所述的电泳显示装置，其特征在于，其中该第二数据栓锁电路更包括有一第四晶体管，该第四晶体管的源极与漏极二者其中之一电性耦接该第三晶体管的源极与漏极二者中的该另一极，栅极则电性耦接该第二反相器的输出端，而该第四晶体管的源极与漏极二者中的另一极则电性耦接该第二晶体管的源极与漏极二者中的该另一极。
6.根据权利要求3所述的电泳显示装置，其特征在于，其中该第一反相器包括一第三晶体管，其栅极与该第三晶体管的源极与漏极二者其中之一电性耦接该第一电位；一第四晶体管，其源极与漏极二者其中之一电性耦接该第一电位，而其栅极电性耦接该第三晶体管的源极与漏极二者中的另一极；一第三电容，电性耦接于该第四晶体管的栅极与该第四晶体管的源极与漏极二者中的另一极之间；以及一第五晶体管，其源极与漏极二者其中之一电性耦接该第四晶体管的源极与漏极二者中的该另一极，并用以作为该第一反相器的输出端，而该第五晶体管的栅极用以作为该第一反相器的输入端，且该第五晶体管的栅极与该第五晶体管的源极与漏极二者中的另一极分别电性耦接该第一晶体管的源极与漏极二者中的该另一极与该第二电位。
7.根据权利要求3所述的电泳显示装置，其特征在于，其中该第二反相器包括一第三晶体管，其栅极与该第三晶体管的源极与漏极二者其中之一电性耦接该第一电位；一第四晶体管，其源极与漏极二者其中之一电性耦接该第一电位，而栅极电性耦接该第三晶体管的源极与漏极二者中的另一极；一第三电容，电性耦接于该第四晶体管的栅极与该第四晶体管的源极与漏极二者中的另一极之间；以及一第五晶体管，其源极与漏极二者其中之一电性耦接该第四晶体管的源极与漏极二者中的另一极，并用以作为该第二反相器的输出端，而该第五晶体管的栅极用以作为该第二反相器的输入端，且该第五晶体管的栅极与该第五晶体管的源极与漏极二者中的另一极分别电性耦接该第二晶体管的源极与漏极二者中的该另一极与该第二电位。
8.根据权利要求1所述的电泳显示装置，其特征在于，其中该第一数据栓锁电路更包括有一第三晶体管，该第三晶体管的源极与漏极皆电性耦接该第一晶体管的源极与漏极二者中的该另一极，而该第三晶体管的栅极则用以接收该数据移位寄存器输出脉冲的反相信号。
9.根据权利要求1所述的电泳显示装置，其特征在于，其中该第一数据栓锁电路更包括有一第三反相器，该第三反相器电性耦接于该第一晶体管的源极与漏极二者中的该另一极与该第一反相器的输入端之间。
10.根据权利要求9所述的电泳显示装置，其特征在于，其中该第二数据栓锁电路更包括有一第四反相器，该第四反相器电性耦接于该第二晶体管的源极与漏极二者中的该另一极与该第二反相器的输入端之间。
11.根据权利要求1所述的电泳显示装置，其特征在于，其中该第二数据栓锁电路更包括有一第三晶体管，该第三晶体管的源极与漏极皆电性耦接该第二晶体管的源极与漏极二者中的该另一极，而该第三晶体管的栅极则用以接收该锁存使能脉冲的反相信号。
12.一种电泳显示装置的画面更新方法，其特征在于，所述的电泳显示装置包括有一显示面板与一源极驱动器，该显示面板具有多个像素与多条源极线，每一像素电性耦接一源极线，且每一像素具有一像素电极与一平行板电容，该平行板电容由多个带电粒子所形成， 而该源极驱动器电性耦接这些源极线，且该源极驱动器又包括有一第一数据栓锁电路与一第二数据栓锁电路，该第一数据栓锁电路包括有一第一晶体管、一第一电容与一第一反相器，该第一晶体管的源极与漏极二者其中之一用以接收一影像数据，而栅极用以接收一数据移位寄存器输出脉冲，该第一电容电性耦接于该第一晶体管的源极与漏极二者中的另一极与一参考电位之间，该第一反相器的输入端电性耦接该第一晶体管的源极与漏极二者中的该另一极，而该第二数据栓锁电路包括有一第二晶体管、一第二电容与一第二反相器，该第二晶体管的源极与漏极二者其中之一电性耦接该第一反相器的输出端，而栅极用以接收一锁存使能脉冲，该第二电容电性耦接于该第二晶体管的源极与漏极二者中的另一极与该参考电位之间，该第二反相器的输入端电性耦接该第二晶体管的源极与漏极二者中的该另一极，而其输出端电性耦接这些源极线其中之一，该画面更新方法的步骤包括提供一交流共同电位，并使得这些像素电极可通过对应的平行板电容而电性耦接该交流共同电位；使该交流共同电位呈现一第一电位，并使该第二反相器的输出端的电位呈现一第二电位，以清除前一画面的影像；以及使该交流共同电位呈现该第二电位，并使该第二反相器的输出端分三个阶段来驱动对应的像素，其中在一第一阶段中，该第二反相器的输出端的电位呈现该第一电位，在一第二阶段中，该第二反相器的输出端的电位呈现该第二电位，而在一第三阶段中，该第二反相器的输出端的电位呈现该第一电位。
13.根据权利要求12所述的画面更新方法，其特征在于，其中该显示面板更包括有多条栅极线，且每一像素电性耦接一栅极线，而该电泳显示装置更包括有一栅极驱动器，该栅极驱动器电性耦接这些栅极线，以便依序输出多个栅极脉冲至这些栅极线，其中，该锁存使能脉冲的脉冲致能期间在该栅极驱动器所输出的栅极脉冲的脉冲致能期间内，而该数据移位寄存器输出脉冲的脉冲致能期间在该锁存使能脉冲的脉冲致能期间> . 、r -
14.根据权利要求12所述的画面更新方法，其特征在于，其中该第二数据栓锁电路更包括有一第三晶体管，该第三晶体管的源极与漏极二者其中之一电性耦接该第二电位，栅极接收该锁存使能脉冲的反相信号，而该第三晶体管的源极与漏极二者中的另一极则电性耦接该第二晶体管的源极与漏极二者中的该另一极。
15.根据权利要求14所述的画面更新方法，其特征在于，其中该第二数据栓锁电路更包括有一第四晶体管，该第四晶体管的源极与漏极二者其中之一极电性耦接该第三晶体管的源极与漏极二者中的该另一极，栅极则电性耦接该第二反相器的输出端，而该第四晶体管的源极与漏极二者中的另一极则电性耦接该第二晶体管的源极与漏极二者中的该另一极。
16.根据权利要求12所述的画面更新方法，其特征在于，其中该第一反相器包括 一第三晶体管，其栅极与该第三晶体管源极与漏极二者其中之一电性耦接该第一电位；一第四晶体管，其源极与漏极二者其中之一电性耦接该第一电位，而栅极电性耦接该第三晶体管的源极与漏极二者中的另一极；一第三电容，电性耦接于该第四晶体管的栅极与该第四晶体管的源极与漏极二者中的另一极之间；以及一第五晶体管，其源极与漏极二者其中之一电性耦接该第四晶体管的源极与漏极二者中的另一极，并用以作为该第一反相器的输出端，而该第五晶体管的栅极用以作为该第一反相器的输入端，且该第五晶体管的栅极与该第五晶体管的源极与漏极二者中的另一极分别电性耦接该第一晶体管的源极与漏极二者中的该另一极与该第二电位。
17.根据权利要求12所述的画面更新方法，其特征在于，其中该第二反相器包括一第三晶体管，其栅极与该第三晶体管的源极与漏极二者其中之一电性耦接该第一电位；一第四晶体管，其源极与漏极二者其中之一电性耦接该第一电位，而栅极电性耦接该第三晶体管的源极与漏极二者中的另一极；一第三电容，电性耦接于该第四晶体管的栅极与该第四晶体管的源极与漏极二者中的另一极之间；以及一第五晶体管，其源极与漏极二者其中之一电性耦接该第四晶体管的源极与漏极二者中的该另一极，并用以作为该第二反相器的输出端，而该第五晶体管的栅极用以作为该第二反相器的输入端，且该第五晶体管的栅极与该第五晶体管的源极与漏极二者中的另一极分别电性耦接该第二晶体管的源极与漏极二者中的该另一极与该第二电位。
18.根据权利要求12所述的画面更新方法，其特征在于，其中该第一数据栓锁电路更包括有一第三晶体管，该第三晶体管的源极与漏极皆电性耦接该第一晶体管的源极与漏极二者中的该另一极，而该第三晶体管的栅极则用以接收该数据移位寄存器输出脉冲的反相信号。
19.根据权利要求12所述的画面更新方法，其特征在于，其中该第一数据栓锁电路更包括有一第三反相器，该第三反相器电性耦接于该第一晶体管的源极与漏极二者中的该另一极与该第一反相器的输入端之间。
20.根据权利要求19所述的画面更新方法，其特征在于，其中该第二数据栓锁电路更包括有一第四反相器，该第四反相器电性耦接于该第二晶体管的源极与漏极二者中的该另一极与该第二反相器的输入端之间。
21.根据权利要求12所述的画面更新方法，其特征在于，其中该第二数据栓锁电路更包括有一第三晶体管，该第三晶体管的源极与漏极皆电性耦接该第二晶体管的源极与漏极二者中的该另一极，而该第三晶体管的栅极则用以接收该锁存使能脉冲的反相信号。
全文摘要
本发明公开一种电泳显示装置及其画面更新方法。所述的电泳显示装置包括有显示面板与源极驱动器。显示面板具有多个像素与多条源极线，且每一像素电极用以通过对应的平行板电容而电性耦接一交流共同电位，而所述平行板电容由多个带电粒子所形成。源极驱动器包括有第一数据栓锁电路与第二数据栓锁电路，且每一数据栓锁电路包括有一晶体管、一电容与一反相器。第一数据栓锁电路用以接收影像数据与数据移位寄存器输出脉冲。而第二数据栓锁电路电性耦接于第一数据栓锁电路的输出与其中一源极线之间，并用以接收数据输出脉冲。
文档编号G09G3/34GK102201204SQ201110184828
公开日2011年9月28日 申请日期2011年6月28日 优先权日2011年4月21日
发明者林祥麟, 詹志诚, 郭平昇, 黄圣文 申请人:友达光电股份有限公司
技术领域：
本发明涉及一种电泳显示装置及其画面更新方法，且特别是有关于一种窄框化的电泳显示装置及其画面更新方法。
背景技术：
请参阅图1，其为传统电泳显示装置的电路方块图。电泳显示装置10主要包括有源极驱动器110、栅极驱动器120以及显示面板130。而显示面板130包括有多条源极线 132、多条栅极线134与多个像素136，且每一像素136电性耦接其中一源极线132与其中一栅极线134。每一像素136包括有晶体管136-1与平行板电容136-2。此平行板电容136-2 由电泳流体所形成(详后述)。晶体管136-1与平行板电容136-2相电性耦接处即称为像素电极，而每一像素电极用以通过对应的平行板电容136-2而电性耦接至一直流共同电位 DC_Vcom0此直流共同电位DC_Vcom由显示面板130的上基板中的一共同电极所提供。此外，源极驱动器110通过上述各源极线132而电性耦接显示面板130，而栅极驱动器120通过上述各栅极线134而电性耦接显示面板130。源极驱动器110与栅极驱动器120皆设置于显示面板130的外框(未绘示)中。图2为图1的像素136的剖面示意图。在图2中，标示202表示为一像素电极，标示204表示为前述的共同电极，而标示206表示为填充于像素电极202与共同电极204之间的电泳流体。在电泳流体206中，设置有多个着色的带电粒子208(此图仅采用一个带电粒子208来说明，且此带电粒子208以带正电为例)。像素电极202、共同电极204、电泳流体206与这些带电粒子208即形成所谓的平行板电容136-2。图3为图2的像素的驱动波形示意图。在图3中，标示DC_Vcom表示为共同电极204所提供的直流共同电位，此直流共同电位DC_Vcom的值为0伏特，而标示Vpixel表示为像素电极202上的电位。请同时参照图2与图3，当图2所示的像素136要更新显示内容的时候，栅极驱动器120会通过此像素136所对应的栅极线134来开启像素136中的晶体管136-1，而源极驱动器110则会通过此像素136所对应的源极线132而传送-15伏特的电位至像素电极 202，以使带电粒子208移动至位置A，进而清除前一画面的影像。在清除前一画面的影像后，栅极驱动器120会再使此像素136中的晶体管136-1开启。图3说明在直流共同电位 DC_Vcom的驱动方式中，带电粒子如何随着偏压而移动。在此例中，源极驱动器110分三个阶段来驱动此像素136。首先，在第一阶段tl中，源极驱动器110会通过此像素136所对应的源极线132而传送+15伏特的电位至像素电极202，以使带电粒子208先从位置A移动至位置B。接着，在第二阶段t2中，源极驱动器110会通过此像素136所对应的源极线132 而传送0伏特的电位至像素电极202，以使带电粒子208停留在位置B。然后，在第三阶段 t3中，源极驱动器110会通过此像素136所对应的源极线132而传送+15伏特的电位至像素电极202，以使带电粒子208从位置B移动至目标位置，也就是位置C。由以上的说明可知，在显示面板130采用直流共同电位DC_Vcom的情况之下，源极驱动器110的每一输出端皆必须要能输出三种不同的电位。然而，这样的画面更新方法却会使得源极驱动器110的电路设计过于复杂，因而使得源极驱动器110的电路尺寸过于庞大，请见以下的说明。在业界目前所采用的源极驱动器110的内部电路架构中，包括有对应于源极线 132数目的多组控制电路。由于每一控制电路皆必须要能够输出三种不同的电位至相应的源极线132，因此每一控制电路皆必须要接收二比特的影像数据，以便对其输出的电位进行控制。而由于每一控制电路必须要接收二比特的影像数据，因此在控制电路中必须要采用二组相同的电路来对二比特的影像数据进行处理，且每一控制电路也额外需要解码电路来进行二比特影像数据的解码操作。从以上的说明可知，在具有多个接脚的情况下，传统源极驱动器110的电路设计往往过于复杂，因而使得源极驱动器110的电路尺寸过于庞大。而由于显示面板130的外框宽度又取决于源极驱动器110的大小(因其设计较栅极驱动器120 复杂)，因此传统的源极驱动器110非常不利于窄框化的趋势。此外，前述的传统源极驱动器110也还有其他缺点。在传统源极驱动器110的每一控制电路中会采用多个传统反相器，然而每一传统反相器的输出电位仅能达到Vdd-Vth,使得构成反相器的晶体管的尺寸必须够大，才足以推动下一级电路。其中Vdd即为电源电位， 而Vth即为晶体管的临界电压。而因为这种反相器中的晶体管的尺寸必须够大，造成了源极驱动器110的控制电路无法进一步缩小。而由于在解码电路中的任一输出级皆是由一传统反相器与一晶体管所构成，因此当选择解码电路中的任何一个输出级进行输出时，解码电路所输出的电位也只能达到Vdd-2Vth。如此，便造成输出” 1”电位(即高电位)的下降。
发明内容
本发明的目的之一就是在于提供一种电泳显示装置，其源极驱动器的电路设计简单，使得源极驱动器的尺寸得以缩小，进而使得电泳显示装置能符合窄框化的潮流。本发明的另一目的就是在提供一种适用于上述电泳显示装置的画面更新方法。本发明提出一种电泳显示装置，此电泳显示装置包括有一显示面板与一源极驱动器。所述显示面板具有多个像素与多条源极线，每一像素电性耦接一源极线，且每一像素具有一像素电极与一平行板电容。所述平行板电容由多个带电粒子所形成，而上述像素电极皆用以通过对应的平行板电容而电性耦接一交流共同电位。上述的源极驱动器电性耦接上述源极线，且此源极驱动器又包括有一第一数据栓锁电路与一第二数据栓锁电路。第一数据栓锁电路包括有一第一晶体管、一第一电容以及一第一反相器。第一晶体管的源极与漏极二者其中之一用以接收一影像数据，而栅极用以接收一数据移位寄存器输出脉冲。第一电容电性耦接于第一晶体管的源极与漏极二者中另一个与一参考电位之间。第一反相器的输入端电性耦接第一晶体管的源极与漏极二者中另一个。至于第二数据栓锁电路，其包括有一第二晶体管、一第二电容以及一第二反相器。第二晶体管的源极与漏极二者其中之一电性耦接第一反相器的输出端，而栅极用以接收一锁存使能脉冲。第二电容电性耦接于第二晶体管的源极与漏极二者中另一个与上述参考电位之间。而第二反相器的输入端电性耦接第二晶体管的源极与漏极二者中另一个，而其输出端电性耦接上述源极线的其中之一。依照本发明一实施例所述的电泳显示装置，上述的显示面板更包括有多条栅极线，且每一像素电性耦接一栅极线。而上述的电泳显示装置更包括有一栅极驱动器，此栅极驱动器电性耦接上述的栅极线，以便依序输出多个栅极脉冲至上述栅极线。其中，锁存使能脉冲的脉冲致能期间在栅极驱动器所输出的栅极脉冲的脉冲致能期间内，而数据移位寄存器输出脉冲的脉冲致能期间在锁存使能脉冲的脉冲致能期间之前。依照本发明一实施例所述的电泳显示装置，上述的交流共同电位具有第一电位与第二电位，且第二反相器的输出端的电位亦呈现上述的第一电位或第二电位。依照本发明一实施例所述的电泳显示装置，上述的第二数据栓锁电路更包括有一第三晶体管。此第三晶体管的源极与漏极二者其中之一电性耦接上述的第二电位，而栅极接收锁存使能脉冲的反相信号，且源极与漏极二者中另一个电性耦接第二晶体管的源极与漏极二者中另一个。依照本发明一实施例所述的电泳显示装置，上述的第二数据栓锁电路更包括有一第四晶体管。此第四晶体管的源极与漏极二者其中之一电性耦接第三晶体管的源极与漏极二者中另一个，栅极则电性耦接第二反相器的输出端，而源极与漏极二者中另一个电性耦接第二晶体管的源极与漏极二者中另一个。依照本发明一实施例所述的电泳显示装置，上述的第一反相器包括有一第三晶体管、一第四晶体管、一第五晶体管以及一第三电容。第三晶体管的栅极与源极与漏极二者其中之一电性耦接上述第一电位。第四晶体管的源极与漏极二者其中之一电性耦接上述第一电位，而栅极电性耦接第三晶体管的源极与漏极二者中另一个。第三电容电性耦接于第四晶体管的栅极与第四晶体管的源极与漏极二者中另一个之间。第五晶体管的源极与漏极二者其中之一电性耦接第四晶体管的源极与漏极二者中另一个，并用以作为第一反相器的输出端，而第五晶体管的栅极用以作为第一反相器的输入端，且第五晶体管的栅极与源极与漏极二者中另一个分别电性耦接第一晶体管的源极与漏极二者中另一个与上述的第二电位。依照本发明一实施例所述的电泳显示装置，上述的第二反相器包括有一第三晶体管、一第四晶体管、一第五晶体管以及一第三电容。第三晶体管的栅极与源极与漏极二者其中之一电性耦接上述第一电位。第四晶体管的源极与漏极二者其中之一电性耦接上述第一电位，而栅极则电性耦接第三晶体管的源极与漏极二者中另一个。第三电容电性耦接于第四晶体管的栅极与第四晶体管的源极与漏极二者中另一个之间。第五晶体管的源极与漏极二者其中之一电性耦接第四晶体管的源极与漏极二者中另一个，并用以作为第二反相器的输出端，而第五晶体管的栅极用以作为第二反相器的输入端，且第五晶体管的栅极与源极与漏极二者中另一个分别电性耦接第二晶体管的源极与漏极二者中另一个与上述第二电位。依照本发明一实施例所述的电泳显示装置，上述的第一数据栓锁电路更包括有一第三晶体管。此第三晶体管的源极与漏极皆电性耦接第一晶体管的源极与漏极二者中另一个，而第三晶体管的栅极则用以接收数据移位寄存器输出脉冲的反相信号。依照本发明一实施例所述的电泳显示装置，上述的第一数据栓锁电路更包括有一第三反相器。此第三反相器电性耦接于第一晶体管的源极与漏极二者中另一个与第一反相器的输入端之间。依照本发明一实施例所述的电泳显示装置，上述的第二数据栓锁电路更包括有一第四反相器。此第四反相器电性耦接于第二晶体管的源极与漏极二者中另一个与第二反相器的输入端之间。
依照本发明一实施例所述的电泳显示装置，上述的第二数据栓锁电路更包括有一第三晶体管。此第三晶体管的源极与漏极皆电性耦接第二晶体管的源极与漏极其中另一个，而第三晶体管的栅极则用以接收锁存使能脉冲的反相信号。本发明另提出一种电泳显示装置的画面更新方法，所述的电泳显示装置包括有一显示面板与一源极驱动器，而显示面板具有多个像素与多条源极线。每一像素电性耦接一源极线，且每一像素具有一像素电极与一平行板电容，而所述的平行板电容由多个带电粒子所形成。源极驱动器电性耦接上述的源极线。此源极驱动器又包括有一第一数据栓锁电路与一第二数据栓锁电路。第一数据栓锁电路包括有一第一晶体管、一第一电容与一第一反相器。第一晶体管的源极与漏极二者其中之一用以接收一影像数据，而栅极用以接收一数据移位寄存器输出脉冲。第一电容电性耦接于第一晶体管的源极与漏极二者中另一个与一参考电位之间。第一反相器的输入端电性耦接第一晶体管的源极与漏极二者中另一个。 至于第二数据栓锁电路，其包括有一第二晶体管、一第二电容与一第二反相器。第二晶体管的源极与漏极二者其中之一电性耦接第一反相器的输出端，而栅极用以接收一锁存使能脉冲。第二电容电性耦接于第二晶体管的源极与漏极二者中另一个与一参考电位之间。第二反相器的输入端电性耦接第二晶体管的源极与漏极二者中另一个，而其输出端电性耦接上述源极线的其中之一。所述画面更新方法的步骤包括提供一交流共同电位，并使得上述的像素电极可通过对应的平行板电容而电性耦接上述交流共同电位；使上述交流共同电位呈现第一电位，并使第二反相器的输出端的电位呈现第二电位，以清除前一画面的影像；以及使上述交流共同电位呈现上述第二电位，并使第二反相器的输出端分三个阶段来驱动对应的像素，其中在第一阶段中，第二反相器的输出端的电位呈现上述第一电位；在第二阶段中，第二反相器的输出端的电位呈现上述第二电位；而在第三阶段中，第二反相器的输出端的电位呈现上述第一电位。依照本发明一实施例所述的画面更新方法，上述的显示面板更包括有多条栅极线，且每一像素系电性耦接一栅极线。而上述电泳显示装置更包括有一栅极驱动器，此栅极驱动器电性耦接上述的栅极线，以便依序输出多个栅极脉冲至上述栅极线。其中，锁存使能脉冲的脉冲致能期间在栅极驱动器所输出的栅极脉冲的脉冲致能期间内，而数据移位寄存器输出脉冲的脉冲致能期间在锁存使能脉冲的脉冲致能期间之前。依照本发明一实施例所述的画面更新方法，上述的第二数据栓锁电路更包括有一第三晶体管。此第三晶体管的源极与漏极二者其中一个电性耦接上述的第二电位，栅极接收锁存使能脉冲的反相信号，而源极与漏极二者中另一个则电性耦接第二晶体管的源极与漏极二者中另一个。依照本发明一实施例所述的画面更新方法，上述的第二数据栓锁电路更包括有一第四晶体管。此第四晶体管的源极与漏极二者其中之一电性耦接第三晶体管的源极与漏极二者中另一个，栅极则电性耦接第二反相器的输出端，而源极与漏极二者中另一个则电性耦接第二晶体管的源极与漏极二者中另一个。依照本发明一实施例所述的画面更新方法，上述的第一反相器包括有一第三晶体管、一第四晶体管、一第五晶体管以及一第三电容。第三晶体管的栅极与源极与漏极二者其中一个电性耦接上述第一电位。第四晶体管的源极与漏极二者其中一个电性耦接上述第一电位，而栅极电性耦接第三晶体管的源极与漏极二者中另一个。第三电容电性耦接于第四晶体管的栅极与第四晶体管的源极与漏极二者中另一个之间。而第五晶体管的源极与漏极二者其中之一电性耦接第四晶体管的源极与漏极二者中另一个，并用以作为第一反相器的输出端，而第五晶体管的栅极用以作为第一反相器的输入端，且第五晶体管的栅极与源极与漏极二者中另一个分别电性耦接第一晶体管的源极与漏极二者中另一个与上述第二电位。依照本发明一实施例所述的画面更新方法，上述第二反相器包括有一第三晶体管、一第四晶体管、一第五晶体管以及一第三电容。第三晶体管的栅极与源极与漏极二者其中之一电性耦接上述第一电位。第四晶体管的源极与漏极二者其中之一电性耦接上述第一电位，而栅极电性耦接第三晶体管的源极与漏极二者中另一个。第三电容电性耦接于第四晶体管的栅极与第四晶体管的源极与漏极其中另一个之间。而第五晶体管的源极与漏极其中之一电性耦接第四晶体管的源极与漏极二者中另一个，并用以作为第二反相器的输出端，而第五晶体管的栅极用以作为第二反相器的输入端，且第五晶体管的栅极与源极与漏极二者中另一个分别电性耦接第二晶体管的源极与漏极二者中另一个与上述第二电位。依照本发明一实施例所述的画面更新方法，上述第一数据栓锁电路更包括有一第三晶体管。此第三晶体管的源极与漏极皆电性耦接第一晶体管的源极与漏极二者中另一个，而第三晶体管的栅极则用以接收锁存使能脉冲的反相信号。依照本发明一实施例所述的画面更新方法，上述第一数据栓锁电路更包括有一第三反相器。此第三反相器电性耦接于第一晶体管的源极与漏极二者中另一个与第一反相器的输入端之间。依照本发明一实施例所述的画面更新方法，上述第二数据栓锁电路更包括有一第四反相器。此第四反相器电性耦接于第二晶体管的源极与漏极二者中另一个与第二反相器的输入端之间。依照本发明一实施例所述的画面更新方法，上述第二数据栓锁电路更包括有一第三晶体管。此第三晶体管的源极与漏极皆电性耦接第二晶体管的源极与漏极二者中另一个，而第三晶体管的栅极则用以接收锁存使能脉冲的反相信号。本发明解决前述问题的主要方式，乃是使显示面板由采用一直流共同电位改为采用具有二种电位的一交流共同电位，使得本发明的源极驱动器的每一输出端只要能输出前述二种电位就能实现公知源极驱动器以三个阶段来驱动像素的驱动方式。而由于源极驱动器的每一输出端只要能输出前述二种电位即可，故在源极驱动器中，每一个对应于一输出端的控制电路仅需接收一比特的影像数据就能对其输出的电位进行控制。而由于每一控制电路仅需接收一比特的影像数据来进行输出电位的控制，故每一控制电路中的第一数据栓锁电路与第二数据栓锁电路皆不需要采用二组相同的电路，而仅需采用其中一组电路即可，且每一控制电路也不需要采用一解码电路来进行解码操作。如此一来，源极驱动器的电路设计就会变得很简单，因而能大幅缩小源极驱动器的电路尺寸，进而使得电泳显示装置能符合窄框化的需求。此外，要是将源极驱动器中的传统反相器改为具有电容的升压式反相器，便可以再进一步缩小源极驱动器的尺寸。这是因为升压式反相器的栅极电压可抬升到远大于电源电位Vdd，大幅提升驱动电流，因而不需采用大尺寸的晶体管便能有足够的能力来推动下一级电路，且升压式反相器的前级电路尺寸也都能跟着缩小。另外，升压式反相器的输出可达到正饱和，而传统的反相器输出只能到达vdd-vth。
图1为传统电泳显示装置的电路方块图；图2为图1的像素的剖面示意图；图3为图2的像素的驱动波形示意图；图4为依照本发明一实施例的电泳显示装置的电路方块图；图5为依照本发明一实施例的像素驱动波形示意图；图6为本发明源极驱动器中的对应于一输出端的控制电路的电路图；图7绘示栅极输出脉冲、数据移位寄存器输出脉冲与锁存使能脉冲三者之间的时序关系；图8即为升压式反相器的电路图；图9亦绘示本发明源极驱动器中的对应于一输出端的控制电路的其中一种实现方式；图10亦绘示本发明源极驱动器中的对应于一输出端的控制电路的其中一种实现方式；图11同样绘示本发明源极驱动器中的对应于一输出端的控制电路的其中一种实现方式；图12为依照本发明一实施例的画面更新方法的基本步骤。其中，附图标记10、40:电泳显示装置110、410 源极驱动器120 栅极驱动器130 显示面板132 源极线134:栅极线136 像素136-1、611、612、621、622、802、804、808、920-1、922-1、922-2、1020-2、1120-3 晶
体管136-2 平行板电容202:像素电极204:共同电极206 电泳流体208:带电粒子610、910 第一数据栓锁电路620、920、1020、1120 第二数据栓锁电路614、615、624、625、912、922 反相器613、623、806 电容680、980 控制电路的输出端
810 后级电路的等效电容A、B、C:位置AC_Vcom 交流共同电位B。、B1:影像数据DC_Vcom 直流共同电位GND、Vss 参考电位GS 栅极脉冲LE:锁存使能脉冲LE_Bar 锁存使能脉冲的反相信号Q 接点S1202 S1206 步骤SRl 数据移位寄存器输出脉冲SRl_Bar 数据移位寄存器输出脉冲的反相信号tl 第一阶段t2 第二阶段t3 第三阶段Vdd 电源电位Vin 输入Vout 输出Vpixel 像素电极上的电位
具体实施例方式请参阅图4，其为依照本发明一实施例的电泳显示装置的电路方块图。在图4中， 标示与图1中的标示相同者表示为相同物件。图4所示的电泳显示装置40与图1所示的电泳显示装置10的不同之处，在于电泳显示装置40中的每一像素电极(未标示)用以通过对应的平行板电容136-2而电性耦接至一交流共同电位AC_Vcom。此交流共同电位AC_ Vcom由显示面板130的上基板中的一共同电极所提供。此外，电泳显示装置40采用具有简单电路架构的源极驱动器410。而源极驱动器410与栅极驱动器120皆设置于显示面板 130的外框(未绘示)中。由于电泳显示装置40中的像素136的剖面示意图亦可用图2来表示，故以下将采用图2与图5来说明电泳显示装置40中的像素136的显示内容更新方式。图5为依照本发明一实施例的像素驱动波形示意图。在图5中，标示AC_Vcom表示为图2的共同电极204 所提供的交流共同电位，此交流共同电位AC_Vcom具有二种电位，在此实施例中分别是+15 伏特与-15伏特，而标示Vpixel表示为图2的像素电极202上的电位。请同时参照图5与图2，当图2所示的像素136要更新显示内容的时候，交流共同电位AC_Vcom便呈现+15伏特，且栅极驱动器120会通过此像素136所对应的栅极线134 来开启像素136中的晶体管136-1，而源极驱动器410可于此时通过此像素136所对应的源极线132而传送-15伏特的电位至像素电极202，以使带电粒子208移动至位置A，进而清除前一画面的影像。在清除前一画面的影像后，交流共同电位AC_Vcom便转变为-15伏特，且栅极驱动器120会再使此像素136中的晶体管136-1开启。以下举例说明AC_Vcom的驱动方式，在此例中，源极驱动器410分三个阶段来驱动此像素136。首先，在第一阶段tl中， 源极驱动器410可通过此像素136所对应的源极线132而传送+15伏特的电位至像素电极 202，以使带电粒子208先从位置A移动至位置B。接着，在第二阶段t2中，源极驱动器410 可通过此像素136所对应的源极线132而传送-15伏特的电位至像素电极202，以使带电粒子208停留在位置B。然后，在第三阶段t3中，源极驱动器410可通过此像素136所对应的源极线132而传送+15伏特的电位至像素电极202，以使带电粒子208从位置B移动至目标位置，也就是位置C。由以上的说明可知，在显示面板130采用交流共同电位AC_Vcom的情况之下，源极驱动器410的每一输出端仅需能输出二种不同的电位，就可实现公知源极驱动器以三个阶段来驱动像素的驱动方式。以下将说明源极驱动器410的各种实现方式。第一实施例图6所示即为源极驱动器410中的对应于一输出端的控制电路的电路图。请参照图6，所述的控制电路包括有第一数据栓锁电路610与第二数据栓锁电路620。第一数据栓锁电路610包括有晶体管611、晶体管612、电容613、反相器614与反相器615。晶体管611 的源极与漏极二者的其中之一用以接收一比特的影像数据(如标示Btl所示)，而栅极用以接收数据移位寄存器输出脉冲SR1，此数据移位寄存器输出脉冲SRl由一移位寄存器(未绘示)所输出。晶体管612的源极与漏极皆电性耦接晶体管611的源极与漏极二者中的另一个，而晶体管612的栅极则用以接收数据移位寄存器输出脉冲SRl的反相信号SRl_Bar。 电容613电性耦接于晶体管611的源极与漏极二者中的另一个与参考电位GND之间。反相器614的输入端电性耦接晶体管611的源极与漏极二者中另一个。反相器615的输入端电性耦接反相器614的输出端，而反相器615的输出端用以作为第一数据栓锁电路610的输出端。至于第二数据栓锁电路620，其包括有晶体管621、晶体管622、电容623、反相器 624与反相器625。晶体管621源极与漏极二者的其中一个用以接收反相器615的输出，而栅极用以接收锁存使能脉冲LE。晶体管622的源极与漏极皆电性耦接晶体管621源极与漏极二者中的另一个，而晶体管622的栅极则用以接收锁存使能脉冲LE的反相信号LE_Bar。 电容623电性耦接于晶体管621的源极与漏极二者中另一个与参考电位GND之间。反相器 624的输入端电性耦接晶体管621的源极与漏极二者中的另一个。反相器625的输入端电性耦接反相器6M的输出端，而反相器625的输出端则通过此控制电路的输出端680 (即源极驱动器410的其中一输出端)而电性耦接一源极线132。此外，图6中的每个晶体管都是采用N型晶体管来实现，且每一反相器采用传统的反相器电路架构。由于这种控制电路仅需能输出二种不同的电位即可，因此控制电路只要接收一比特的影像数据就可对其输出的电位进行控制。而由于这种控制电路仅需接收一比特的影像数据，因此在其第一数据栓锁电路610与第二数据栓锁电路620中都不需要采用二组相同的电路，而仅需采用其中一组即可，且这种控制电路也不需要解码电路来进行解码操作。由图6的说明可知，在具有多个接脚的情况下，源极驱动器410的电路设计将较公知源极驱动器的电路设计简单许多，使得源极驱动器410的电路尺寸得以大幅缩小，进而使得本发明的电泳显示装置能符合窄框化的需求。
值得一提的是，图6中的晶体管612与622仅用于改善所谓的馈穿 (feed-through)效应，故设计者可选择皆省略不用，或是仅省略其中之一。而改善的原理已为此领域具有普通技术人员所熟知，在此便不再赘述。此外，此领域具有普通技术人员亦当知道，即使图6中的每一数据栓锁电路皆仅采用单一个反相器，亦可实现本发明。图7绘示栅极脉冲、数据栓锁脉冲与数据输出脉冲三者之间的时序关系。在图7 中，标示GS表示为栅极驱动器120所输出的一栅极脉冲，标示SRl表示为数据移位寄存器输出脉冲，而标示LE表示为锁存使能脉冲。如图7所示，锁存使能脉冲LE的脉冲致能期间在栅极输出脉冲GS的脉冲致能期间内，而数据移位寄存器输出脉冲SRl的脉冲致能期间在锁存使能脉冲LE的脉冲致能期间之前。请同时参照图7与图6，当数据移位寄存器输出脉冲SRl为高电位时，晶体管611 为导通，进而使得第一数据栓锁电路610可对影像数据~进行数据栓锁；而当锁存使能脉冲LE为高电位时，晶体管621为导通，进而使得第二数据栓锁电路620可输出第一数据栓锁电路610所栓锁的影像数据B—而由图7所示的信号时序可知，在栅极脉冲GS由低电位转高电位之前，源极驱动器410中的各控制电路的第一数据栓锁电路610就必须先栓锁住对应的影像数据。而在栅极脉冲GS呈现高电位的期间，各控制电路中的第二数据栓锁电路 620就必须依据锁存使能脉冲LE来同时将第一数据栓锁电路610所栓锁的影像数据释放至对应的源极线132。第二实施例此实施例亦可采用图6来进行解释。请再参照图6，此实施例与第一实施例的不同之处，在于此实施例中的每一反相器皆改为采用升压式反相器(boost inverter) 0图8即为升压式反相器的电路图。在图8中，标示802、804与808皆表示为晶体管，标示806表示为电容，标示810表示为后级电路的等效电容，标示Vdd表示为电源电位， 标示Vss表示为参考电位，标示Vin表示为输入，而标示V。ut表示为输出。这些晶体管皆为N 型晶体管，且晶体管808 (即下拉晶体管)的尺寸通常设计为较晶体管804 (即上拉晶体管) 的尺寸来得大。此外，电源电位Vdd例如是+15伏特，而参考电位Vss例如是-15伏特。当输入Vin接收到的电压呈现高电位(high)时，晶体管808为导通。此时，由于晶体管808将输出V。ut的电压下拉的力量，会较晶体管804将输出V。ut的电压上拉的力量来得大，因此使得输出V。ut的电压会接近于参考电位Vss的电位，且接点Q的电位为Vdd-Vth。而当输入Vin接收到的电压呈现低电位(low)时，晶体管808为关闭。此时，晶体管804会将输出V。ut的电压上拉至电源电位Vdd的电位。由于电容的跨压不能瞬间改变，因此接点Q的电位会被抬升到远超过电源电位Vdd的电位，并进而使得晶体管802关闭。而由于晶体管802 为关闭，使得接点Q的电位可以维持一段时间。如此一来，即使输出V。ut上的电位为接点Q 的电位再减掉晶体管804的临界电压，输出V。ut上的电位也可以很容易地达到电源电位Vdd 的电位。由以上的说明可知，当晶体管808由开启转为关闭时，接点Q的电位会被提升至远超过Vdd的电位，使得晶体管804的驱动能力大为提升，且使整个反相器的输出达到电源电位Vdd的电位(即输出达到正饱和)。因此，升压式反相器不需采用大尺寸的晶体管便能有足够的能力来推动下一级电路，且升压式反相器的前级电路尺寸也都能跟着缩小。如此一来，便能通过采用升压式反相器来进一步缩小源极驱动器410的电路尺寸，且源极驱动器410的驱动能力也较公知源极驱动器的驱动能力来得强。值得一提的是，尽管在此实施例中，每一反相器皆采用升压式反相器，然此并非用以限制本发明。举例来说，设计者也可以仅将图6的第二数据栓锁电路620的最后一级设计为采用升压式反相器，而图6中的其余反相器则采用传统的反相器电路架构。第三实施例第二实施例所介绍的源极驱动器410有一缺点，就是其所采用的升压式反相器有可能会长时间无法执行升压操作，以图9来说明之。图9绘示源极驱动器410中的对应于一输出端的控制电路的其中一种实现方式。 如图9所示，所述的控制电路包括有第一数据栓锁电路910与第二数据栓锁电路920，且第一数据栓锁电路910与第二数据栓锁电路920各自采用一个升压式反相器，分别如标示912 与922所示。此外，标示Btl表示为一比特的影像数据，标示SRl表示为数据移位寄存器输出脉冲，标示SRl_Bar表示为数据移位寄存器输出脉冲SRl的反相信号，标示GND表示为参考电位，标示Vdd表示为电源电位，标示Vss表示为另一参考电位，标示LE表示为锁存使能脉冲，标示LE_Bar表示为锁存使能脉冲LE的反相信号，标示980表示为此控制电路的输出端 (即源极驱动器410的其中一输出端)，而标示132表示为一源极线。上述的电源电位Vdd 例如是+15伏特，而参考电位Vss例如是-15伏特。此外，每一升压式反相器中的下拉晶体管的尺寸较上拉晶体管的尺寸来得大。假设影像数据Btl目前的值为0 (即低电位)，那么第一数据栓锁电路910所输出的电位会被上拉至电源电位Vdd的电位，因此当晶体管920-1导通时，晶体管922-1的栅极会接收到电源电位Vdd的电位，使得晶体管922-1完全导通，进而使得第二数据栓锁电路920 所输出的电位被下拉至接近参考电位Vss的电位。接着，假设影像数据Btl的值由0转态为 1 (即高电位)，那么第一数据栓锁电路910所输出的电位会被下拉至接近参考电位Vss的电位，因此当晶体管920-1导通时，晶体管922-1的栅极会接收到接近参考电位Vss的电位，使得晶体管922-1由完全导通转为半关闭(即半导通)，进而使得接点Q的电位被抬升至远超过电源电位Vdd的电位。如此，第二数据栓锁电路920所输出的电位便达到了电源电位Vdd 的电位。然而，要是影像数据B。接下来的值又皆为1，那么晶体管922-1便会一直维持在半关闭的状态，使得第二数据栓锁电路920 —直无法执行升压操作。如此，接点Q将因晶体管 922-2持续不断地漏电而无法长时间地维持升压后的电压电位，进而削弱了第二数据栓锁电路920的驱动能力。为了解决上述问题，设计者可以稍微修改一下图9所示的电路，一如图10所示。图 10亦绘示源极驱动器410中的对应于一输出端的控制电路的其中一种实现方式。在图10 中，标示与图9中的标示相同者表示为相同物件。图10所示电路与图9所示电路的不同之处，在于图10所示电路的第二数据栓锁电路1020中新增了一个晶体管1020-2。在此例中， 晶体管1020-2亦为N型晶体管。晶体管1020-2的源极与漏极的其中之一电性耦接晶体管 922-1的栅极，而源极与漏极中的另一个电性耦接参考电位Vss。至于晶体管1020-2的栅极则用以接收锁存使能脉冲LE的反相信号LE_Bar。请参照图10，假设影像数据Btl目前的值为0，那么第一数据栓锁电路910所输出的电位会被上拉至电源电位Vdd的电位，因此当晶体管920-1导通时，晶体管922-1的栅极会接收到电源电位Vdd的电位，使得晶体管922-1完全导通，进而使得第二数据栓锁电路1020 所输出的电位被下拉至接近参考电位Vss的电位。接着，当晶体管920-1由导通转为关闭时， 晶体管1020-2会由关闭转为导通。因此，晶体管922-1的栅极电位会被下拉至参考电位Vss 的电位，使得晶体管922-1由完全导通转为完全关闭，进而使得第二数据栓锁电路1020执行一次升压操作。接着，假设影像数据Btl的值由0转态为1，那么第一数据栓锁电路910所输出的电位会被下拉至接近参考电位Vss的电位，因此当晶体管920-1导通时，晶体管922-1的栅极会接收到接近参考电位Vss的电位，使得晶体管922-1呈现半导通(即半关闭)。接着，当晶体管920-1由导通转为关闭时，晶体管1020-2会由关闭转为导通。因此，晶体管922-1的栅极电位会被下拉至参考电位Vss的电位，使得晶体管922-1由半导通转为完全关闭，进而使得第二数据栓锁电路1020执行一次升压操作。由以上说明可知，不管影像数据B。的值为何，图10中的第二数据栓锁电路1020始终都能执行升压操作。且由于晶体管1020-2由锁存使能脉冲LE的反相信号LE_Bar来控制其导通状态，而锁存使能脉冲LE的周期又与栅极驱动器120的栅极脉冲输出周期相同， 因此可知第二数据栓锁电路1020每隔一个栅极线扫描时间就会重新执行一次升压操作。图11同样绘示源极驱动器410中的对应于一输出端的控制电路的其中一种实现方式。在图11中，标示与图10中的标示相同者表示为相同物件。图11所示电路与图10 所示电路的不同之处，在于图11所示电路的第二数据栓锁电路1120中新增了一个晶体管 1120-3。晶体管1120-3的源极与漏极的其中之一电性耦接晶体管922-1的栅极，晶体管 1120-3的源极与漏极中的另一个电性耦接晶体管1020-2的源极与漏极的其中之一，而晶体管1120-3的栅极电性耦接此控制电路的输出端980。之所以设置此晶体管1120-3，主要是为了防止逻辑错误。根据上述各实施例的教示，当可归纳出本发明的电泳显示装置的画面更新方法。 图12即为依照本发明一实施例的画面更新方法的基本步骤。请参照图12，前述的电泳显示装置包括有一显示面板与一源极驱动器，而显示面板具有多个像素与多条源极线。每一像素电性耦接一源极线，且每一像素具有一像素电极与一平行板电容，而所述的平行板电容由多个带电粒子所形成。源极驱动器电性耦接上述的源极线。此源极驱动器又包括有一第一数据栓锁电路与一第二数据栓锁电路。第一数据栓锁电路包括有一第一晶体管、一第一电容与一第一反相器。第一晶体管的源极与漏极的其中之一用以接收一影像数据，而栅极用以接收一数据移位寄存器输出脉冲。第一电容电性耦接于第一晶体管的源极与漏极中的另一个与一参考电位之间。第一反相器的输入端电性耦接第一晶体管的源极与漏极中的另一个。至于第二数据栓锁电路，其包括有一第二晶体管、一第二电容与一第二反相器。第二晶体管的源极与漏极的其中之一电性耦接第一反相器的输出端，而栅极用以接收一锁存使能脉冲。第二电容电性耦接于第二晶体管的源极与漏极中的另一个与一参考电位之间。第二反相器的输入端电性耦接第二晶体管的源极与漏极中的另一个，而其输出端电性耦接上述源极线的其中之一。所述画面更新方法的步骤包括提供一交流共同电位，并使得上述像素电极可通过对应的平行板电容而电性耦接上述交流共同电位(如步骤S1202所示)；使上述交流共同电位呈现第一电位，并使第二反相器的输出端的电位呈现第二电位，以清除前一画面的
16影像(如步骤S1204所示)；以及使上述交流共同电位呈现上述第二电位，并使第二反相器的输出端分三个阶段来驱动对应的像素，其中在第一阶段中，第二反相器的输出端的电位呈现上述第一电位，在第二阶段中，第二反相器的输出端的电位呈现上述第二电位，而在第三阶段中，第二反相器的输出端的电位呈现上述第一电位(如步骤S1206所示)。综上所述，本发明解决前述问题的主要方式，乃是使显示面板由采用一直流共同电位改为采用具有二种电位的一交流共同电位，使得本发明的源极驱动器的每一输出端只要能输出前述二种电位就能实现公知源极驱动器以三个阶段来驱动像素的驱动方式。而由于源极驱动器的每一输出端只要能输出前述二种电位即可，故在源极驱动器中，每一个对应于一输出端的控制电路仅需接收一比特的影像数据就能对其输出的电位进行控制。而由于每一控制电路仅需接收一比特的影像数据来进行输出电位的控制，故每一控制电路中的第一数据栓锁电路与第二数据栓锁电路皆不需要采用二组相同的电路，而仅需采用其中一组电路即可，且每一控制电路也不需要采用一解码电路来进行解码操作。如此一来，源极驱动器的电路设计就会变得很简单，因而能大幅缩小源极驱动器的电路尺寸，进而使得电泳显示装置能符合窄框化的需求。此外，要是将源极驱动器中的传统反相器改为具有电容的升压式反相器，便可以再进一步缩小源极驱动器的尺寸。这是因为升压式反相器的栅极电压可抬升到远大于Vdd， 增强驱动电流，因而不需采用大尺寸的晶体管便能有足够的能力来推动下一级电路，且升压式反相器的前级电路尺寸也都能跟着缩小。当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
权利要求
1.一种电泳显示装置，其特征在于，包括一显示面板，具有多个像素与多条源极线，每一像素电性耦接一源极线，且每一像素具有一像素电极与一平行板电容，该平行板电容由多个带电粒子所形成，而这些像素电极皆用以通过对应的平行板电容而电性耦接一交流共同电位；以及一源极驱动器，电性耦接这些源极线，该源极驱动器包括一第一数据栓锁电路以及一第二数据栓锁电路；其中该第一数据栓锁电路，包括一第一晶体管、一第一电容以及一第一反相器；该第一晶体管，其源极与漏极二者其中之一用以接收一影像数据，而栅极用以接收一数据移位寄存器输出脉冲；该第一电容，电性耦接于该第一晶体管的源极与漏极二者中的另一极与一参考电位之间；以及该第一反相器，其输入端电性耦接该第一晶体管的源极与漏极二者中的该另一极；以及该第二数据栓锁电路，包括一第二晶体管、一第二电容以及一第二反相器；该第二晶体管，其源极与漏极二者其中之一电性耦接该第一反相器的输出端，而栅极用以接收一锁存使能脉冲；该第二电容，电性耦接于该第二晶体管的源极与漏极二者中的另一极与该参考电位之间；以及该第二反相器，其输入端电性耦接该第二晶体管的源极与漏极二者中的该另一极，而其输出端电性耦接这些源极线其中之一。
2.根据权利要求1所述的电泳显示装置，其特征在于，其中该显示面板更包括有多条栅极线，且每一像素电性耦接一栅极线，而该电泳显示装置更包括有一栅极驱动器，该栅极驱动器电性耦接这些栅极线，以便依序输出多个栅极脉冲至这些栅极线，其中，该锁存使能脉冲的脉冲致能期间在该栅极驱动器所输出的栅极脉冲的脉冲致能期间内，而该数据移位寄存器输出脉冲的脉冲致能期间在该锁存使能脉冲的脉冲致能期间
3.根据权利要求1所述的电泳显示装置，其特征在于，其中该交流共同电位具有一第一电位与一第二电位，且该第二反相器的输出端的电位亦呈现该第一电位或该第二电位。
4.根据权利要求3所述的电泳显示装置，其特征在于，其中该第二数据栓锁电路更包括有一第三晶体管，该第三晶体管的源极与漏极二者其中之一电性耦接该第二电位，栅极接收该锁存使能脉冲的反相信号，而该第三晶体管的源极与漏极二者中的另一极则电性耦接该第二晶体管的源极与漏极二者中的该另一极。
5.根据权利要求4所述的电泳显示装置，其特征在于，其中该第二数据栓锁电路更包括有一第四晶体管，该第四晶体管的源极与漏极二者其中之一电性耦接该第三晶体管的源极与漏极二者中的该另一极，栅极则电性耦接该第二反相器的输出端，而该第四晶体管的源极与漏极二者中的另一极则电性耦接该第二晶体管的源极与漏极二者中的该另一极。
6.根据权利要求3所述的电泳显示装置，其特征在于，其中该第一反相器包括一第三晶体管，其栅极与该第三晶体管的源极与漏极二者其中之一电性耦接该第一电位；一第四晶体管，其源极与漏极二者其中之一电性耦接该第一电位，而其栅极电性耦接该第三晶体管的源极与漏极二者中的另一极；一第三电容，电性耦接于该第四晶体管的栅极与该第四晶体管的源极与漏极二者中的另一极之间；以及一第五晶体管，其源极与漏极二者其中之一电性耦接该第四晶体管的源极与漏极二者中的该另一极，并用以作为该第一反相器的输出端，而该第五晶体管的栅极用以作为该第一反相器的输入端，且该第五晶体管的栅极与该第五晶体管的源极与漏极二者中的另一极分别电性耦接该第一晶体管的源极与漏极二者中的该另一极与该第二电位。
7.根据权利要求3所述的电泳显示装置，其特征在于，其中该第二反相器包括一第三晶体管，其栅极与该第三晶体管的源极与漏极二者其中之一电性耦接该第一电位；一第四晶体管，其源极与漏极二者其中之一电性耦接该第一电位，而栅极电性耦接该第三晶体管的源极与漏极二者中的另一极；一第三电容，电性耦接于该第四晶体管的栅极与该第四晶体管的源极与漏极二者中的另一极之间；以及一第五晶体管，其源极与漏极二者其中之一电性耦接该第四晶体管的源极与漏极二者中的另一极，并用以作为该第二反相器的输出端，而该第五晶体管的栅极用以作为该第二反相器的输入端，且该第五晶体管的栅极与该第五晶体管的源极与漏极二者中的另一极分别电性耦接该第二晶体管的源极与漏极二者中的该另一极与该第二电位。
8.根据权利要求1所述的电泳显示装置，其特征在于，其中该第一数据栓锁电路更包括有一第三晶体管，该第三晶体管的源极与漏极皆电性耦接该第一晶体管的源极与漏极二者中的该另一极，而该第三晶体管的栅极则用以接收该数据移位寄存器输出脉冲的反相信号。
9.根据权利要求1所述的电泳显示装置，其特征在于，其中该第一数据栓锁电路更包括有一第三反相器，该第三反相器电性耦接于该第一晶体管的源极与漏极二者中的该另一极与该第一反相器的输入端之间。
10.根据权利要求9所述的电泳显示装置，其特征在于，其中该第二数据栓锁电路更包括有一第四反相器，该第四反相器电性耦接于该第二晶体管的源极与漏极二者中的该另一极与该第二反相器的输入端之间。
11.根据权利要求1所述的电泳显示装置，其特征在于，其中该第二数据栓锁电路更包括有一第三晶体管，该第三晶体管的源极与漏极皆电性耦接该第二晶体管的源极与漏极二者中的该另一极，而该第三晶体管的栅极则用以接收该锁存使能脉冲的反相信号。
12.一种电泳显示装置的画面更新方法，其特征在于，所述的电泳显示装置包括有一显示面板与一源极驱动器，该显示面板具有多个像素与多条源极线，每一像素电性耦接一源极线，且每一像素具有一像素电极与一平行板电容，该平行板电容由多个带电粒子所形成， 而该源极驱动器电性耦接这些源极线，且该源极驱动器又包括有一第一数据栓锁电路与一第二数据栓锁电路，该第一数据栓锁电路包括有一第一晶体管、一第一电容与一第一反相器，该第一晶体管的源极与漏极二者其中之一用以接收一影像数据，而栅极用以接收一数据移位寄存器输出脉冲，该第一电容电性耦接于该第一晶体管的源极与漏极二者中的另一极与一参考电位之间，该第一反相器的输入端电性耦接该第一晶体管的源极与漏极二者中的该另一极，而该第二数据栓锁电路包括有一第二晶体管、一第二电容与一第二反相器，该第二晶体管的源极与漏极二者其中之一电性耦接该第一反相器的输出端，而栅极用以接收一锁存使能脉冲，该第二电容电性耦接于该第二晶体管的源极与漏极二者中的另一极与该参考电位之间，该第二反相器的输入端电性耦接该第二晶体管的源极与漏极二者中的该另一极，而其输出端电性耦接这些源极线其中之一，该画面更新方法的步骤包括提供一交流共同电位，并使得这些像素电极可通过对应的平行板电容而电性耦接该交流共同电位；使该交流共同电位呈现一第一电位，并使该第二反相器的输出端的电位呈现一第二电位，以清除前一画面的影像；以及使该交流共同电位呈现该第二电位，并使该第二反相器的输出端分三个阶段来驱动对应的像素，其中在一第一阶段中，该第二反相器的输出端的电位呈现该第一电位，在一第二阶段中，该第二反相器的输出端的电位呈现该第二电位，而在一第三阶段中，该第二反相器的输出端的电位呈现该第一电位。
13.根据权利要求12所述的画面更新方法，其特征在于，其中该显示面板更包括有多条栅极线，且每一像素电性耦接一栅极线，而该电泳显示装置更包括有一栅极驱动器，该栅极驱动器电性耦接这些栅极线，以便依序输出多个栅极脉冲至这些栅极线，其中，该锁存使能脉冲的脉冲致能期间在该栅极驱动器所输出的栅极脉冲的脉冲致能期间内，而该数据移位寄存器输出脉冲的脉冲致能期间在该锁存使能脉冲的脉冲致能期间> . 、r -
14.根据权利要求12所述的画面更新方法，其特征在于，其中该第二数据栓锁电路更包括有一第三晶体管，该第三晶体管的源极与漏极二者其中之一电性耦接该第二电位，栅极接收该锁存使能脉冲的反相信号，而该第三晶体管的源极与漏极二者中的另一极则电性耦接该第二晶体管的源极与漏极二者中的该另一极。
15.根据权利要求14所述的画面更新方法，其特征在于，其中该第二数据栓锁电路更包括有一第四晶体管，该第四晶体管的源极与漏极二者其中之一极电性耦接该第三晶体管的源极与漏极二者中的该另一极，栅极则电性耦接该第二反相器的输出端，而该第四晶体管的源极与漏极二者中的另一极则电性耦接该第二晶体管的源极与漏极二者中的该另一极。
16.根据权利要求12所述的画面更新方法，其特征在于，其中该第一反相器包括 一第三晶体管，其栅极与该第三晶体管源极与漏极二者其中之一电性耦接该第一电位；一第四晶体管，其源极与漏极二者其中之一电性耦接该第一电位，而栅极电性耦接该第三晶体管的源极与漏极二者中的另一极；一第三电容，电性耦接于该第四晶体管的栅极与该第四晶体管的源极与漏极二者中的另一极之间；以及一第五晶体管，其源极与漏极二者其中之一电性耦接该第四晶体管的源极与漏极二者中的另一极，并用以作为该第一反相器的输出端，而该第五晶体管的栅极用以作为该第一反相器的输入端，且该第五晶体管的栅极与该第五晶体管的源极与漏极二者中的另一极分别电性耦接该第一晶体管的源极与漏极二者中的该另一极与该第二电位。
17.根据权利要求12所述的画面更新方法，其特征在于，其中该第二反相器包括一第三晶体管，其栅极与该第三晶体管的源极与漏极二者其中之一电性耦接该第一电位；一第四晶体管，其源极与漏极二者其中之一电性耦接该第一电位，而栅极电性耦接该第三晶体管的源极与漏极二者中的另一极；一第三电容，电性耦接于该第四晶体管的栅极与该第四晶体管的源极与漏极二者中的另一极之间；以及一第五晶体管，其源极与漏极二者其中之一电性耦接该第四晶体管的源极与漏极二者中的该另一极，并用以作为该第二反相器的输出端，而该第五晶体管的栅极用以作为该第二反相器的输入端，且该第五晶体管的栅极与该第五晶体管的源极与漏极二者中的另一极分别电性耦接该第二晶体管的源极与漏极二者中的该另一极与该第二电位。
18.根据权利要求12所述的画面更新方法，其特征在于，其中该第一数据栓锁电路更包括有一第三晶体管，该第三晶体管的源极与漏极皆电性耦接该第一晶体管的源极与漏极二者中的该另一极，而该第三晶体管的栅极则用以接收该数据移位寄存器输出脉冲的反相信号。
19.根据权利要求12所述的画面更新方法，其特征在于，其中该第一数据栓锁电路更包括有一第三反相器，该第三反相器电性耦接于该第一晶体管的源极与漏极二者中的该另一极与该第一反相器的输入端之间。
20.根据权利要求19所述的画面更新方法，其特征在于，其中该第二数据栓锁电路更包括有一第四反相器，该第四反相器电性耦接于该第二晶体管的源极与漏极二者中的该另一极与该第二反相器的输入端之间。
21.根据权利要求12所述的画面更新方法，其特征在于，其中该第二数据栓锁电路更包括有一第三晶体管，该第三晶体管的源极与漏极皆电性耦接该第二晶体管的源极与漏极二者中的该另一极，而该第三晶体管的栅极则用以接收该锁存使能脉冲的反相信号。
全文摘要
本发明公开一种电泳显示装置及其画面更新方法。所述的电泳显示装置包括有显示面板与源极驱动器。显示面板具有多个像素与多条源极线，且每一像素电极用以通过对应的平行板电容而电性耦接一交流共同电位，而所述平行板电容由多个带电粒子所形成。源极驱动器包括有第一数据栓锁电路与第二数据栓锁电路，且每一数据栓锁电路包括有一晶体管、一电容与一反相器。第一数据栓锁电路用以接收影像数据与数据移位寄存器输出脉冲。而第二数据栓锁电路电性耦接于第一数据栓锁电路的输出与其中一源极线之间，并用以接收数据输出脉冲。
文档编号G09G3/34GK102201204SQ201110184828
公开日2011年9月28日 申请日期2011年6月28日 优先权日2011年4月21日
发明者林祥麟, 詹志诚, 郭平昇, 黄圣文 申请人:友达光电股份有限公司
最新回复(0)