显示面板及其栅极驱动电路以与门极驱动电路驱动方法
专利名称：显示面板及其栅极驱动电路以与门极驱动电路驱动方法
显示面板及其栅极驱动电路以与门极驱动电路驱动方法
技术领域：
本发明是有关于显示技术领域，且特别是有关于一种显示面板及其栅极驱动电路以与门极驱动电路驱动方法。
背景技术：
目前，平面显示器例如液晶显示面板因具有高画质、体积小、重量轻及应用范围广等优点而被广泛应用于移动电话、笔记型计算机、桌上型显示装置以及电视等消费性电子产品，并已经逐渐取代传统的阴极射线管(CRT)显示器而成为显示器的主流。请参阅图IA及图1B，其中图IA绘示出一种应用于采用充电及电荷分享(charge and sharing)像素架构的显示面板的栅极驱动电路的内部结构及其输出的多个驱动电位于单个画面帧周期F(m)内的波形，图IB绘示出单个像素的电路结构示意图。如图IA所示，栅极驱动电路包括充电栅极驱动单元串行与电荷分享栅极驱动单元串行；其中，充电栅极驱动单元串行包括串接的充电栅极驱动单元Ch[l] Ch[n]与伪 (dummy)充电栅极驱动单元Ch [DM1] Ch[DM4]；电荷分享栅极驱动单元串行包括串接的延迟分享栅极驱动单元SR[DMA] SR[DMB]、电荷分享栅极驱动单元SR[1] SR[n]与伪电荷分享栅极驱动单元SR[DM1] SR[DM4]。充电栅极驱动单元串行接收起始脉冲ST并逐级产生输出电位，从而使充电栅极驱动单元Ch[l] Ch[n]循序输出充电栅极驱动电位G(I) G(η)来决定对应像素是否从数据在线接收显示数据；电荷分享栅极驱动单元串行接收起始脉冲ST后先于延迟分享栅极驱动单元SR[DMA] SR[DMB]内传递，再循序传递至各个电荷分享栅极驱动单元SR[1] SR[n]以循序输出电荷分享栅极驱动电位S(I) S(n)来决定对应像素是否进行内部电荷分享。对于充电栅极驱动单元串行与电荷分享栅极驱动单元串行所驱动的多个像素，如图IB所示，单个像素包括次子像素101及主子像素103 ；次子像素101中的像素晶体管Ml 电性耦接至栅极线例如GL[n]及数据线例如DL[q]并接受充电栅极驱动电位G(η)的控制来决定导通/截止状态；主子像素103中的像素晶体管Μ2电性耦接至相同的栅极线GL[n] 及数据线DL[q]并接受充电栅极驱动电位G(η)的控制来决定导通/截止状态。并且，主子像素103中的像素晶体管Μ2更透过电荷分享晶体管Μ3电性耦接至次子像素101，而电荷分享晶体管Μ3电性耦接至电荷分享控制线例如SGL[n]以接受电荷分享栅极驱动电位S(η) 的控制来决定导通/截止状态，从而当电荷分享晶体管Μ3处于导通状态时，次子像素101 与主子像素103进行电荷分享，以藉此达成改善大视角色偏(color washout)的目的。从图IA还可以得知每级充电栅极驱动单元例如Ch[n_2]会接收后二级充电栅极驱动单元Ch[n]输出并回传的充电栅极驱动电位G(n)的控制以决定截止输出充电栅极驱动电位G(n-2)的时机。然而，由于回拉线路跨越其它多级充电栅极驱动单元及电荷分享栅极驱动单元，不仅增加电路绕线空间，还会增加功耗，且寄生电阻-电容(RC)增加的结果甚至会影响到本级充电栅极驱动单元的输出波形好坏。
发明内容本发明的目的之一是提供一种显示面板的栅极驱动电路，以克服先前技术中存在的技术缺陷。本发明的再一目的是提供一种显示面板的结构。本发明的又一目的是提供一种栅极驱动电路驱动方法。本发明实施例提出之一种显示面板的栅极驱动电路，适于驱动具有多个像素的显示面板。其中，栅极驱动电路包括第一栅极驱动单元串行与第二栅极驱动单元串行。第一栅极驱动单元串行包括串接的多个第一栅极驱动单元并接收起始脉冲，这些第一栅极驱动单元产生输出电位以驱动像素，且每一第一栅极驱动单元所驱动的像素与其它第一栅极驱动单元所驱动的像素不同。第二栅极驱动单元串行包括串接的多个第二栅极驱动单元并接收上述起始脉冲，这些第二栅极驱动单元产生输出电位以驱动像素，且每一第二栅极驱动单元所驱动的像素与其它第二栅极驱动单元所驱动的像素不同。再者，上述第二栅极驱动单元之一的输出电位被提供至上述第一栅极驱动单元之一以决定是否禁能第一栅极驱动单元的输出电位。在本发明的实施例中，上述的提供输出电位至第一栅极驱动单元的第二栅极驱动单元与接收此输出电位的第一栅极驱动单元系可用以驱动同一像素。又或者，上述的提供输出电位至第一栅极驱动单元的第二栅极驱动单元所驱动的像素，较接收此输出电位的第一栅极驱动单元所驱动的像素在同一帧画面中更晚被更新。在本发明实施例中，上述的第一栅极驱动单元的输出电位例如系用于控制像素进行充电操作，而这些第二栅极驱动单元的输出电位例如系用于控制像素进行电荷分享操作。本发明实施例提出之一种显示面板包括多条数据线、多条栅极线、多条电荷分享控制线、多个像素、第一栅极驱动单元串行以及第二栅极驱动单元串行。这些栅极线与这些数据线交叉设置，这些电荷分享控制线与这些栅极线并行设置，这些像素中至少有一者同时电性耦接至这些数据线之一、这些栅极线之一以及这些电荷分享控制线之一，这些栅极线控制与其电性耦接的像素是否从与这些像素电性耦接的数据线接收数据，而这些电荷分享控制线控制与其电性耦接的像素是否进行像素内部的电荷分享。第一栅极驱动单元串行包括串接的多个第一栅极驱动单元并接收起始脉冲，而这些第一栅极驱动单元产生驱动电位，且每一第一栅极驱动单元电性耦接于这些栅极线之一；第二栅极驱动单元串行包括串接的多个第二栅极驱动单元，第二栅极驱动单元串行接收上述起始脉冲并逐级产生输出波形循序传递于这些第二栅极驱动单元中，且每一第二栅极驱动单元驱动这些电荷分享控制线之一。再者，这些第二栅极驱动单元之一输出的驱动电位被提供至这些第一栅极驱动单元之一的下拉电路以控制是否下拉此第一栅极驱动单元的输出电位。在本发明的实施例中，上述的电性耦接至这些像素之一的栅极线是否由致能转为禁能，系可由电性耦接至同一像素的电荷分享控制线的电位所决定。在本发明的实施例中，上述的电性耦接至这些像素之一的栅极线是否由致能转为禁能，系可由在此栅极线被致能之后才被这些电荷分享控制线之一的致能电位所决定。在本发明的实施例中，上述的电荷分享控制线之一与由此电荷分享控制线的电位所决定是否从致能转为禁能的栅极线系相邻设置。
本发明实施例另提出之一种栅极驱动电路驱动方法，适于驱动包括第一栅极驱动单元串行及第二栅极驱动单元串行的栅极驱动电路，而第一栅极驱动单元串行包括串接的多个第一栅极驱动单元，第二栅极驱动单元串行包括串接的多个第二栅极驱动单元。本实施例中的栅极驱动电路驱动方法包括步骤致能这些第一栅极驱动单元之一者，输出充电栅极驱动电位以驱动第一像素进行充电操作；以及致能这些第二栅极驱动单元之一者，输出电荷分享栅极驱动电位；以及提供此电荷分享栅极驱动电位给被致能的第一栅极驱动单元从致能转为禁能。其中，电荷分享栅极驱动电位系使第一像素或使在同一画面帧周期比第一像素更晚被驱动进行充电操作的第二像素进行电荷分享操作。本发明实施例藉由使第二栅极驱动单元串行中的各个第二栅极驱动单元的输出电位接受第一栅极驱动单元串行中的第一栅极驱动单元的相应者的输出电位的控制从致能转为禁能，因此一方面可避免一次跨多级的回传，使寄生电阻-电容降低、充电栅极驱动电位的波形较佳以及整体功耗下降，并可减少静电放电(ESD)打伤机会；另一方面可免除多级(例如两级)伪驱动单元，增加布局(layout)空间。为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例， 并配合所附图式，作详细说明如下。
图IA绘示出一种应用于采用充电及电荷分享像素架构的显示面板的栅极驱动电路的内部结构及其输出的驱动电位于单个画面帧周期F (m)内的波形。图IB绘示出单个像素的电路结构示意图。图2绘示出相关于本发明实施例之一种显示面板的局部结构示意图。图3A绘示出图2所示显示面板的栅极驱动电路的内部结构实施型态及其输出的驱动电位于单个画面帧周期F(m)内的波形。图;3B绘示出图3A中单个充电栅极驱动单元的内部电路结构示意图。图3C绘示出图3A所示栅极驱动电路的内部结构的另一观察视角。图4A绘示出图2所示显示面板的栅极驱动电路的内部结构另一实施型态及其输出的驱动电位于单个画面帧周期F(m)内的波形。图4B绘示出图4A中单个充电栅极驱动单元的内部电路结构示意图。图4C绘示出图4A所示栅极驱动电路10的内部结构的另一观察视角。主要组件符号说明ST 起始脉冲SR[DMA]、SR[DMB]延迟分享栅极驱动单元SR[1] SR[n]电荷分享栅极驱动单元SR[DMl] SR[DM4]伪电荷分享栅极驱动单元Ch[l] Ch[n]充电栅极驱动单元Ch[DMl] Ch[DM4]伪充电栅极驱动单元G(I) G(n)充电栅极驱动电位S(I) S (η)电荷分享栅极驱动电位F(m)画面帧周期
DL[q]、DL[q+l]数据线GL [1] GL [n]栅极线⑶[1] ⑶[η]栅极驱动器SGL [1] SGL [η]电荷分享控制线Μ1、Μ2:像素晶体管Μ3:电荷分享晶体管101 次子像素103 主子像素100 显示面板10:栅极驱动电路110、210 充电栅极驱动单元串行130 电荷分享栅极驱动单元串行CK、XCK:频率电位Τ11、Τ12、Τ21、Τ31、Τ41 晶体管Q 节点11 致能控制电路13 上拉电路15:稳定电路17 下拉电路Vss 预设电位
具体实施方式
请参阅图2，其绘示出相关于本发明实施例之一种显示面板的局部结构示意图。于本实施例中，显示面板100例如为液晶显示面板等各种主动式驱动显示面板，其包括栅极驱动电路10、多条像素P、多条数据线例如DL[q]及DL[q+l]、多条栅极线GL[1] GL[n]以及多条电荷分享控制线SGL[1] SGL[n]。各条数据线DL[q]及DL[q+l]用于向像素P提供显示数据，各条栅极线GL[1] GL[n]电性耦接至栅极驱动电路10并与数据线DL[q]及 DL[q+l]交叉设置，各条电荷分享控制线SGL[1] SGL[n]电性耦接至栅极驱动电路10并与栅极线GL[1] GL[n]平行设置，每一像素P同时电性耦接至数据线DL[q]及DL[q+l] 之一、栅极线GL[1] GL[n]之一以及电荷分享控制线SGL[1] SGL[n]之一，以藉此由对应的栅极线决定是否从数据在线接收显示数据并由对应的电荷分享控制线决定是否进行像素内部的电荷分享。各个像素P中包括多个可相互进行电荷分享的子像素，例如两个子像素，此两个子像素的电路结构可参阅前述相关于图IB的叙述，故不再赘述。请参阅图3A及图3B，其中图3A绘示出图2所示显示面板100的栅极驱动电路10 的内部结构实施型态及其输出的驱动电位于单个画面帧周期F(m)内的波形，图:3B绘示出图3A中单个充电栅极驱动单元的内部电路结构示意图。如图3A所示，栅极驱动电路10包括充电栅极驱动单元串行(第一栅极驱动单元串行)110以及电荷分享栅极驱动单元串行(第二栅极驱动单元串行)130。充电栅极驱动单元串行110包括串接的充电栅极驱动单元(第一栅极驱动单元)Ch[l] Ch[n]与伪充电栅极驱动单元Ch [DM1] Ch [DM2]，充电栅极驱动单元串行110接收起始脉冲ST并逐级产生输出电位，以藉此使充电栅极驱动单元Ch[l] Ch[n]循序输出充电栅极驱动电位 G(I) G(n)分别至栅极线GL[1] GL[n]来控制对应像素P是否从对应的数据在线接收显示数据。电荷分享栅极驱动单元串行130包括串接的延迟分享栅极驱动单元SR[DMA] SR[DMB]、电荷分享栅极驱动单元(第二栅极驱动单元)SR[1] SR[n]与伪电荷分享栅极驱动单元SR[DM1] SR[DM4]，电荷分享栅极驱动单元串行130接收起始脉冲ST后先传递于延迟分享栅极驱动单元SR[DMA] SR[DMB]中，再逐级产生输出电位循序传递于电荷分享栅极驱动单元SR[1] SR[n]，以藉此使电荷分享栅极驱动单元SR[1] SR[n]循序输出电荷分享栅极驱动电位S(I) S(n)分别至电荷分享控制线SGL[1] SGL[n]来控制对应像素P是否进行像素内部电荷分享。承上述，对于驱动同一像素P的充电栅极驱动单元例如Ch[n]与电荷分享栅极驱动单元SR[η]，后者输出的电荷分享栅极驱动电位S (η)系被提供至前者以决定是否禁能前者输出的充电栅极驱动电位G(η)的电位，亦即决定是否停止充电以完成电荷分享；在此， 驱动同一像素P的充电栅极驱动单元与电荷分享栅极驱动单元所分别控制的栅极线与电荷分享控制线系分设于像素P的两侧且相邻设置。从图3Α中的波形图可以得知用于驱动同一像素P的充电栅极驱动电位例如G(η)与电荷分享栅极驱动电位S (η)的有效作用时间相互不重叠，而相邻两个充电栅极驱动电位例如G(n-l)与G(n)的有效作用时间系部分重叠(例如重叠50%)，相邻两个电荷分享栅极驱动电位例如S(n-l)与S(n)的有效作用时间亦系部分重叠。在此需要说明的是，图3A中各个充电栅极驱动电位G(I) G(n)与电荷分享栅极驱动电位S(I) S(n)的波形系为考虑栅极驱动电路10内部电路的影响而得的模拟波形，然而理论上各个驱动电位G(I) G(n)及S(I) S(n)的波形为理想方波。如图:3B所示，充电栅极驱动单元串行110中，各个充电栅极驱动单元Ch[l] Ch[η]及伪充电栅极驱动单元Ch[DM1] Ch[DM2]的任意者例如Ch[3]包括致能控制电路 11、上拉电路13、稳定电路15以及下拉电路17。致能控制电路11用于致能上拉电路13，例如包括串接的晶体管Tll及T12，晶体管T12的栅极接收致能电位，例如前二级充电栅极驱动单元Ch[l]的节点Q处的电位，晶体管T12的源/漏极接收频率电位CK，晶体管Tll的栅极电性耦接至晶体管T12的漏/源极；晶体管Tll的源/漏极接收前二级充电栅极驱动单元Ch[l]输出的充电栅极驱动电位G(I)，晶体管Tll的漏/源极电性耦接至节点Q。上拉电路13例如包括晶体管T21，晶体管T21的栅极电性耦接至节点Q以由节点Q处的电位决定是否导通晶体管T21，晶体管T21的源/漏极接收另一频率电位XCK，且晶体管T21的漏/源极作为充电栅极驱动电位G(3)的输出端。稳定电路15用于稳定节点Q处与晶体管 T21的漏/源极的电位，其通常包括有多个晶体管以及电容等电路组件。下拉电路17例如包括晶体管T31及T41，其皆接受由电荷分享栅极驱动单元SR[3]输出的电荷分享栅极驱动电位SC3)的致能控制而在特定时段内分别将节点Q处与晶体管T21的漏/源极的电位拉至预设电位例如Vss，亦即将充电栅极驱动单元Ch[3]输出的充电栅极驱动电位GC3)的电位从致能转为禁能。本实施例中，频率电位CK与XCK系互为反相电位，亦即频率电位CK为高电位时，频率电位XCK对应为低电位，反的频率电位XCK为高电位时，频率电位CK对应为低电位。比较图3A与先前技术中的图IA可知本发明实施例的充电栅极驱动单元串行110中的各个充电栅极驱动单元(例如Ch[3])系采用电荷分享栅极驱动单元串行130中与其相邻的电荷分享栅极驱动单元(例如SR[3])输出的电荷分享栅极驱动电位SC3)来致能其下拉电路17，而非如图IA所示采用后二级的充电栅极驱动单元Ch[5]所输出的充电栅极驱动电位G(5)作为下拉致能电位来致能其下拉电路，无需跨越其它级充电栅极驱动单元及其它级电荷分享栅极驱动单元，因此可避免一次跨多级的回传，可使寄生电阻-电容降低、充电栅极驱动电位的波形较佳以及整体功耗下降，并可减少静电放电打伤机会。此外， 本发明实施例中的充电栅极驱动单元串行110仅需采用两级伪充电栅极驱动单元，其相较于图IA中采用四级伪充电栅极驱动单元为少，故可增加布局空间。请参阅图3C，其绘示出图3A所示栅极驱动电路10的内部结构的另一观察视角。 如图3C所示，栅极驱动电路10中的充电栅极驱动单元Ch[l] Ch[n]与电荷分享栅极驱动单元SR[1] SR[n])构成多级栅极驱动器GD[1] GD[η]，每级栅极驱动器包括驱动同一像素P的充电栅极驱动单元(例如Ch [3])与电荷分享栅极驱动单元(例如SR[3])，并且各级栅极驱动器中的充电栅极驱动单元例如Ch[3]输出的充电栅极驱动电位GC3)是否从致能转为禁能系由同级栅极驱动器GD[3]中的电荷分享栅极驱动单元SR[3]输出的电荷分享栅极驱动电位S C3)所控制。于上述实施例中，各个充电栅极驱动单元(例如Ch[3])所控制的栅极线GL[3]系接受与其驱动同一像素P的电荷分享栅极驱动单元SR[3](亦即同级栅极驱动器中的电荷分享栅极驱动单元)的控制从致能转为禁能，并且此同一像素P的充电栅极驱动电位G(3) 的电位被禁能的同时，其被致能开始进行电荷分享；然本发明并不以此为限，亦可采用后级电荷分享栅极驱动单元来达成栅极线从致能转为禁能，只要其满足栅极线是否由致能转为禁能，系由在此栅极线被致能之后才被致能的电荷分享控制线的电位所决定即可。例如，在本发明其它实施例中，可采用电荷分享栅极驱动单元SR[4]来控制充电栅极驱动单元Ch[3]所控制的栅极线GL[3]从致能转为禁能。具体可一并参阅图2、图4A及图4B，其中图4绘示出图2所示显示面板100的栅极驱动电路10的内部结构另一实施型态及其输出的驱动电位于单个画面帧周期F(m)内的波形，图4B绘示出图4A中单个充电栅极驱动单元的内部电路结构示意图。如图4A所示， 充电栅极驱动单元串行210，类似于图3A中的充电栅极驱动单元串行110而包括串接的充电栅极驱动单元Ch[l] Ch[n]与伪充电栅极驱动单元Ch[DM1] Ch[DM2]，不同的处在于各个充电栅极驱动单元Ch[l] Ch[n]系采用与其驱动同一像素P的电荷分享栅极驱动单元之后一级电荷分享栅极驱动单元输出的电荷分享栅极驱动电位来禁能其输出。例如图4B所示，充电栅极驱动单元Ch[3]采用电荷分享栅极驱动单元SR[4]输出的电荷分享栅极驱动电位S(4)来致能其下拉电路17，以藉此禁能其输出；在此，于同一画面帧周期F(m) 内，电荷分享栅极驱动单元SR[4]所驱动的像素P较充电栅极驱动单元Ch[3]所驱动的像素P更晚被驱动。请参阅图4C，其绘示出图4A所示栅极驱动电路10的内部结构的另一观察视角。 如图4C所示，栅极驱动电路10中的充电栅极驱动单元Ch[l] Ch[n]与电荷分享栅极驱动单元SR[1] SR[n])构成多级栅极驱动器GD[1] GD[η]，每级栅极驱动器包括驱动同一像素P的充电栅极驱动单元(例如Ch [3])与电荷分享栅极驱动单元(例如SR [3])，并且各级栅极驱动器中的充电栅极驱动单元例如Ch[3]输出的充电栅极驱动电位GC3)是否从致能转为禁能系由后级栅极驱动器G饥4](未标示)中的电荷分享栅极驱动单元SR[4]输出的电荷分享栅极驱动电位S (4)所控制。 虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。
权利要求
1.一种显示面板的栅极驱动电路，适于驱动具有多个像素的显示面板，该栅极驱动电路包括一第一栅极驱动单元串行，包括串接的多个第一栅极驱动单元，该第一栅极驱动单元串行接收一起始脉冲，而所述第一栅极驱动单元产生输出电位以驱动像素，且每一所述第一栅极驱动单元所驱动的像素与其它第一栅极驱动单元所驱动的像素不同；以及一第二栅极驱动单元串行，包括串接的多个第二栅极驱动单元，该第二栅极驱动单元串行接收该起始脉冲，而所述第二栅极驱动单元产生输出电位以驱动像素，且每一所述第二栅极驱动单元所驱动的像素与其它第二栅极驱动单元所驱动的像素不同，其中，所述第二栅极驱动单元之一的输出电位被提供至所述第一栅极驱动单元之一以决定是否禁能该第一栅极驱动单元的输出电位。
2.根据权利要求1所述的栅极驱动电路，其特征在于，提供输出电位至该第一栅极驱动单元的该第二栅极驱动单元与接收该输出电位的该第一栅极驱动单元系用以驱动同一像素。
3.根据权利要求1所述的栅极驱动电路，其特征在于，提供输出电位至该第一栅极驱动单元的该第二栅极驱动单元所驱动的像素，较接收该输出电位的该第一栅极驱动单元所驱动的像素在同一帧画面中更晚被更新。
4.根据权利要求1所述的栅极驱动电路，其特征在于，所述第一栅极驱动单元的输出电位系用于控制像素进行充电操作，所述第二栅极驱动单元的输出电位系用于控制像素进行电荷分享操作。
5.一种显示面板，包括多条数据线；多条栅极线，与所述数据线交叉设置；多条电荷分享控制线，与所述栅极线并行设置；多个像素，所述像素中至少有一者同时电性耦接至所述数据线之一、所述栅极线之一以及所述电荷分享控制线之一，所述栅极线控制电性耦接的像素是否从与该像素电性耦接的数据线接收数据，而所述电荷分享控制线控制电性耦接的像素是否进行像素内部的电荷分享；一第一栅极驱动单元串行，包括串接的多个第一栅极驱动单元，该第一栅极驱动单元串行接收一起始脉冲，而所述第一栅极驱动单元产生驱动电位，且每一所述第一栅极驱动单元电性耦接于些栅极线之一；以及一第二栅极驱动单元串行，包括串接的多个第二栅极驱动单元，该第二栅极驱动单元串行接收该起始脉冲，而所述第二栅极驱动单元产生驱动电位，且每一所述第二栅极驱动单元电性耦接于所述电荷分享控制线之一，其中，所述第二栅极驱动单元之一输出的驱动电位被提供至所述第一栅极驱动单元之一的下拉电路以控制是否下拉该第一栅极驱动单元的输出电位。
6.根据权利要求5所述的显示面板，其特征在于，电性耦接至所述像素之一的栅极线是否由致能转为禁能，系由电性耦接至同一像素的电荷分享控制线的电位所决定。
7.根据权利要求5所述的显示面板，其特征在于，电性耦接至所述像素之一的栅极线是否由致能转为禁能，系由在该栅极线被致能之后才被所述电荷分享控制线之一的致能电位所决定。
8.根据权利要求5所述的显示面板，其特征在于，所述电荷分享控制线之一与由该电荷分享控制线的电位所决定是否从致能转为禁能的栅极线系相邻设置。
9.一种栅极驱动电路驱动方法，可适于驱动一栅极驱动电路，该栅极栅极驱动电路包括一第一栅极驱动单元串行及一第二栅极驱动单元串行，且该第一栅极驱动单元串行包括串接的多个第一栅极驱动单元，以及该第二栅极驱动单元串行包括串接的多个第二栅极驱动单元，其中，该栅极驱动电路驱动方法包括致能所述第一栅极驱动单元中之一者，输出一充电栅极驱动电位以驱动一第一像素进行充电操作；致能所述第二栅极驱动单元中之一者，输出一电荷分享栅极驱动电位；以及提供该电荷分享栅极驱动电位给该被致能的第一栅极驱动单元，进而将该被致能的第一栅极驱动单元从致能转为禁能。
10.根据权利要求9所述的栅极驱动电路驱动方法，其特征在于，该电荷分享栅极驱动电位系使该第一像素进行一电荷分享操作。
11.根据权利要求9所述的栅极驱动电路驱动方法，其特征在于，该电荷分享栅极驱动电位系使在同一画面帧周期内比该第一像素更晚被驱动进行充电操作之一第二像素进行电荷分享操作。
全文摘要
本发明涉及显示面板及其栅极驱动电路以与门极驱动电路驱动方法，栅极驱动电路包括第一及第二栅极驱动单元串行。第一栅极驱动单元串行接收起始脉冲并包括串接的多个第一栅极驱动单元，这些第一栅极驱动单元产生输出电位以驱动不同的像素。第二栅极驱动单元串行接收起始脉冲并包括串接的多个第二栅极驱动单元，这些第二栅极驱动单元产生输出电位来驱动不同的像素。再者，上述第二栅极驱动单元之一的输出电位被提供至上述第一栅极驱动单元之一以决定是否禁能此第一栅极驱动单元的输出电位。
文档编号G09G3/36GK102280093SQ20111022240
公开日2011年12月14日 申请日期2011年7月27日 优先权日2011年6月17日
发明者张竣桓, 杨欲忠, 陈婉蓉 申请人:友达光电股份有限公司
显示面板及其栅极驱动电路以与门极驱动电路驱动方法
技术领域：
本发明是有关于显示技术领域，且特别是有关于一种显示面板及其栅极驱动电路以与门极驱动电路驱动方法。
背景技术：
目前，平面显示器例如液晶显示面板因具有高画质、体积小、重量轻及应用范围广等优点而被广泛应用于移动电话、笔记型计算机、桌上型显示装置以及电视等消费性电子产品，并已经逐渐取代传统的阴极射线管(CRT)显示器而成为显示器的主流。请参阅图IA及图1B，其中图IA绘示出一种应用于采用充电及电荷分享(charge and sharing)像素架构的显示面板的栅极驱动电路的内部结构及其输出的多个驱动电位于单个画面帧周期F(m)内的波形，图IB绘示出单个像素的电路结构示意图。如图IA所示，栅极驱动电路包括充电栅极驱动单元串行与电荷分享栅极驱动单元串行；其中，充电栅极驱动单元串行包括串接的充电栅极驱动单元Ch[l] Ch[n]与伪 (dummy)充电栅极驱动单元Ch [DM1] Ch[DM4]；电荷分享栅极驱动单元串行包括串接的延迟分享栅极驱动单元SR[DMA] SR[DMB]、电荷分享栅极驱动单元SR[1] SR[n]与伪电荷分享栅极驱动单元SR[DM1] SR[DM4]。充电栅极驱动单元串行接收起始脉冲ST并逐级产生输出电位，从而使充电栅极驱动单元Ch[l] Ch[n]循序输出充电栅极驱动电位G(I) G(η)来决定对应像素是否从数据在线接收显示数据；电荷分享栅极驱动单元串行接收起始脉冲ST后先于延迟分享栅极驱动单元SR[DMA] SR[DMB]内传递，再循序传递至各个电荷分享栅极驱动单元SR[1] SR[n]以循序输出电荷分享栅极驱动电位S(I) S(n)来决定对应像素是否进行内部电荷分享。对于充电栅极驱动单元串行与电荷分享栅极驱动单元串行所驱动的多个像素，如图IB所示，单个像素包括次子像素101及主子像素103 ；次子像素101中的像素晶体管Ml 电性耦接至栅极线例如GL[n]及数据线例如DL[q]并接受充电栅极驱动电位G(η)的控制来决定导通/截止状态；主子像素103中的像素晶体管Μ2电性耦接至相同的栅极线GL[n] 及数据线DL[q]并接受充电栅极驱动电位G(η)的控制来决定导通/截止状态。并且，主子像素103中的像素晶体管Μ2更透过电荷分享晶体管Μ3电性耦接至次子像素101，而电荷分享晶体管Μ3电性耦接至电荷分享控制线例如SGL[n]以接受电荷分享栅极驱动电位S(η) 的控制来决定导通/截止状态，从而当电荷分享晶体管Μ3处于导通状态时，次子像素101 与主子像素103进行电荷分享，以藉此达成改善大视角色偏(color washout)的目的。从图IA还可以得知每级充电栅极驱动单元例如Ch[n_2]会接收后二级充电栅极驱动单元Ch[n]输出并回传的充电栅极驱动电位G(n)的控制以决定截止输出充电栅极驱动电位G(n-2)的时机。然而，由于回拉线路跨越其它多级充电栅极驱动单元及电荷分享栅极驱动单元，不仅增加电路绕线空间，还会增加功耗，且寄生电阻-电容(RC)增加的结果甚至会影响到本级充电栅极驱动单元的输出波形好坏。
发明内容本发明的目的之一是提供一种显示面板的栅极驱动电路，以克服先前技术中存在的技术缺陷。本发明的再一目的是提供一种显示面板的结构。本发明的又一目的是提供一种栅极驱动电路驱动方法。本发明实施例提出之一种显示面板的栅极驱动电路，适于驱动具有多个像素的显示面板。其中，栅极驱动电路包括第一栅极驱动单元串行与第二栅极驱动单元串行。第一栅极驱动单元串行包括串接的多个第一栅极驱动单元并接收起始脉冲，这些第一栅极驱动单元产生输出电位以驱动像素，且每一第一栅极驱动单元所驱动的像素与其它第一栅极驱动单元所驱动的像素不同。第二栅极驱动单元串行包括串接的多个第二栅极驱动单元并接收上述起始脉冲，这些第二栅极驱动单元产生输出电位以驱动像素，且每一第二栅极驱动单元所驱动的像素与其它第二栅极驱动单元所驱动的像素不同。再者，上述第二栅极驱动单元之一的输出电位被提供至上述第一栅极驱动单元之一以决定是否禁能第一栅极驱动单元的输出电位。在本发明的实施例中，上述的提供输出电位至第一栅极驱动单元的第二栅极驱动单元与接收此输出电位的第一栅极驱动单元系可用以驱动同一像素。又或者，上述的提供输出电位至第一栅极驱动单元的第二栅极驱动单元所驱动的像素，较接收此输出电位的第一栅极驱动单元所驱动的像素在同一帧画面中更晚被更新。在本发明实施例中，上述的第一栅极驱动单元的输出电位例如系用于控制像素进行充电操作，而这些第二栅极驱动单元的输出电位例如系用于控制像素进行电荷分享操作。本发明实施例提出之一种显示面板包括多条数据线、多条栅极线、多条电荷分享控制线、多个像素、第一栅极驱动单元串行以及第二栅极驱动单元串行。这些栅极线与这些数据线交叉设置，这些电荷分享控制线与这些栅极线并行设置，这些像素中至少有一者同时电性耦接至这些数据线之一、这些栅极线之一以及这些电荷分享控制线之一，这些栅极线控制与其电性耦接的像素是否从与这些像素电性耦接的数据线接收数据，而这些电荷分享控制线控制与其电性耦接的像素是否进行像素内部的电荷分享。第一栅极驱动单元串行包括串接的多个第一栅极驱动单元并接收起始脉冲，而这些第一栅极驱动单元产生驱动电位，且每一第一栅极驱动单元电性耦接于这些栅极线之一；第二栅极驱动单元串行包括串接的多个第二栅极驱动单元，第二栅极驱动单元串行接收上述起始脉冲并逐级产生输出波形循序传递于这些第二栅极驱动单元中，且每一第二栅极驱动单元驱动这些电荷分享控制线之一。再者，这些第二栅极驱动单元之一输出的驱动电位被提供至这些第一栅极驱动单元之一的下拉电路以控制是否下拉此第一栅极驱动单元的输出电位。在本发明的实施例中，上述的电性耦接至这些像素之一的栅极线是否由致能转为禁能，系可由电性耦接至同一像素的电荷分享控制线的电位所决定。在本发明的实施例中，上述的电性耦接至这些像素之一的栅极线是否由致能转为禁能，系可由在此栅极线被致能之后才被这些电荷分享控制线之一的致能电位所决定。在本发明的实施例中，上述的电荷分享控制线之一与由此电荷分享控制线的电位所决定是否从致能转为禁能的栅极线系相邻设置。
本发明实施例另提出之一种栅极驱动电路驱动方法，适于驱动包括第一栅极驱动单元串行及第二栅极驱动单元串行的栅极驱动电路，而第一栅极驱动单元串行包括串接的多个第一栅极驱动单元，第二栅极驱动单元串行包括串接的多个第二栅极驱动单元。本实施例中的栅极驱动电路驱动方法包括步骤致能这些第一栅极驱动单元之一者，输出充电栅极驱动电位以驱动第一像素进行充电操作；以及致能这些第二栅极驱动单元之一者，输出电荷分享栅极驱动电位；以及提供此电荷分享栅极驱动电位给被致能的第一栅极驱动单元从致能转为禁能。其中，电荷分享栅极驱动电位系使第一像素或使在同一画面帧周期比第一像素更晚被驱动进行充电操作的第二像素进行电荷分享操作。本发明实施例藉由使第二栅极驱动单元串行中的各个第二栅极驱动单元的输出电位接受第一栅极驱动单元串行中的第一栅极驱动单元的相应者的输出电位的控制从致能转为禁能，因此一方面可避免一次跨多级的回传，使寄生电阻-电容降低、充电栅极驱动电位的波形较佳以及整体功耗下降，并可减少静电放电(ESD)打伤机会；另一方面可免除多级(例如两级)伪驱动单元，增加布局(layout)空间。为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例， 并配合所附图式，作详细说明如下。
图IA绘示出一种应用于采用充电及电荷分享像素架构的显示面板的栅极驱动电路的内部结构及其输出的驱动电位于单个画面帧周期F (m)内的波形。图IB绘示出单个像素的电路结构示意图。图2绘示出相关于本发明实施例之一种显示面板的局部结构示意图。图3A绘示出图2所示显示面板的栅极驱动电路的内部结构实施型态及其输出的驱动电位于单个画面帧周期F(m)内的波形。图;3B绘示出图3A中单个充电栅极驱动单元的内部电路结构示意图。图3C绘示出图3A所示栅极驱动电路的内部结构的另一观察视角。图4A绘示出图2所示显示面板的栅极驱动电路的内部结构另一实施型态及其输出的驱动电位于单个画面帧周期F(m)内的波形。图4B绘示出图4A中单个充电栅极驱动单元的内部电路结构示意图。图4C绘示出图4A所示栅极驱动电路10的内部结构的另一观察视角。主要组件符号说明ST 起始脉冲SR[DMA]、SR[DMB]延迟分享栅极驱动单元SR[1] SR[n]电荷分享栅极驱动单元SR[DMl] SR[DM4]伪电荷分享栅极驱动单元Ch[l] Ch[n]充电栅极驱动单元Ch[DMl] Ch[DM4]伪充电栅极驱动单元G(I) G(n)充电栅极驱动电位S(I) S (η)电荷分享栅极驱动电位F(m)画面帧周期
DL[q]、DL[q+l]数据线GL [1] GL [n]栅极线⑶[1] ⑶[η]栅极驱动器SGL [1] SGL [η]电荷分享控制线Μ1、Μ2:像素晶体管Μ3:电荷分享晶体管101 次子像素103 主子像素100 显示面板10:栅极驱动电路110、210 充电栅极驱动单元串行130 电荷分享栅极驱动单元串行CK、XCK:频率电位Τ11、Τ12、Τ21、Τ31、Τ41 晶体管Q 节点11 致能控制电路13 上拉电路15:稳定电路17 下拉电路Vss 预设电位
具体实施方式
请参阅图2，其绘示出相关于本发明实施例之一种显示面板的局部结构示意图。于本实施例中，显示面板100例如为液晶显示面板等各种主动式驱动显示面板，其包括栅极驱动电路10、多条像素P、多条数据线例如DL[q]及DL[q+l]、多条栅极线GL[1] GL[n]以及多条电荷分享控制线SGL[1] SGL[n]。各条数据线DL[q]及DL[q+l]用于向像素P提供显示数据，各条栅极线GL[1] GL[n]电性耦接至栅极驱动电路10并与数据线DL[q]及 DL[q+l]交叉设置，各条电荷分享控制线SGL[1] SGL[n]电性耦接至栅极驱动电路10并与栅极线GL[1] GL[n]平行设置，每一像素P同时电性耦接至数据线DL[q]及DL[q+l] 之一、栅极线GL[1] GL[n]之一以及电荷分享控制线SGL[1] SGL[n]之一，以藉此由对应的栅极线决定是否从数据在线接收显示数据并由对应的电荷分享控制线决定是否进行像素内部的电荷分享。各个像素P中包括多个可相互进行电荷分享的子像素，例如两个子像素，此两个子像素的电路结构可参阅前述相关于图IB的叙述，故不再赘述。请参阅图3A及图3B，其中图3A绘示出图2所示显示面板100的栅极驱动电路10 的内部结构实施型态及其输出的驱动电位于单个画面帧周期F(m)内的波形，图:3B绘示出图3A中单个充电栅极驱动单元的内部电路结构示意图。如图3A所示，栅极驱动电路10包括充电栅极驱动单元串行(第一栅极驱动单元串行)110以及电荷分享栅极驱动单元串行(第二栅极驱动单元串行)130。充电栅极驱动单元串行110包括串接的充电栅极驱动单元(第一栅极驱动单元)Ch[l] Ch[n]与伪充电栅极驱动单元Ch [DM1] Ch [DM2]，充电栅极驱动单元串行110接收起始脉冲ST并逐级产生输出电位，以藉此使充电栅极驱动单元Ch[l] Ch[n]循序输出充电栅极驱动电位 G(I) G(n)分别至栅极线GL[1] GL[n]来控制对应像素P是否从对应的数据在线接收显示数据。电荷分享栅极驱动单元串行130包括串接的延迟分享栅极驱动单元SR[DMA] SR[DMB]、电荷分享栅极驱动单元(第二栅极驱动单元)SR[1] SR[n]与伪电荷分享栅极驱动单元SR[DM1] SR[DM4]，电荷分享栅极驱动单元串行130接收起始脉冲ST后先传递于延迟分享栅极驱动单元SR[DMA] SR[DMB]中，再逐级产生输出电位循序传递于电荷分享栅极驱动单元SR[1] SR[n]，以藉此使电荷分享栅极驱动单元SR[1] SR[n]循序输出电荷分享栅极驱动电位S(I) S(n)分别至电荷分享控制线SGL[1] SGL[n]来控制对应像素P是否进行像素内部电荷分享。承上述，对于驱动同一像素P的充电栅极驱动单元例如Ch[n]与电荷分享栅极驱动单元SR[η]，后者输出的电荷分享栅极驱动电位S (η)系被提供至前者以决定是否禁能前者输出的充电栅极驱动电位G(η)的电位，亦即决定是否停止充电以完成电荷分享；在此， 驱动同一像素P的充电栅极驱动单元与电荷分享栅极驱动单元所分别控制的栅极线与电荷分享控制线系分设于像素P的两侧且相邻设置。从图3Α中的波形图可以得知用于驱动同一像素P的充电栅极驱动电位例如G(η)与电荷分享栅极驱动电位S (η)的有效作用时间相互不重叠，而相邻两个充电栅极驱动电位例如G(n-l)与G(n)的有效作用时间系部分重叠(例如重叠50%)，相邻两个电荷分享栅极驱动电位例如S(n-l)与S(n)的有效作用时间亦系部分重叠。在此需要说明的是，图3A中各个充电栅极驱动电位G(I) G(n)与电荷分享栅极驱动电位S(I) S(n)的波形系为考虑栅极驱动电路10内部电路的影响而得的模拟波形，然而理论上各个驱动电位G(I) G(n)及S(I) S(n)的波形为理想方波。如图:3B所示，充电栅极驱动单元串行110中，各个充电栅极驱动单元Ch[l] Ch[η]及伪充电栅极驱动单元Ch[DM1] Ch[DM2]的任意者例如Ch[3]包括致能控制电路 11、上拉电路13、稳定电路15以及下拉电路17。致能控制电路11用于致能上拉电路13，例如包括串接的晶体管Tll及T12，晶体管T12的栅极接收致能电位，例如前二级充电栅极驱动单元Ch[l]的节点Q处的电位，晶体管T12的源/漏极接收频率电位CK，晶体管Tll的栅极电性耦接至晶体管T12的漏/源极；晶体管Tll的源/漏极接收前二级充电栅极驱动单元Ch[l]输出的充电栅极驱动电位G(I)，晶体管Tll的漏/源极电性耦接至节点Q。上拉电路13例如包括晶体管T21，晶体管T21的栅极电性耦接至节点Q以由节点Q处的电位决定是否导通晶体管T21，晶体管T21的源/漏极接收另一频率电位XCK，且晶体管T21的漏/源极作为充电栅极驱动电位G(3)的输出端。稳定电路15用于稳定节点Q处与晶体管 T21的漏/源极的电位，其通常包括有多个晶体管以及电容等电路组件。下拉电路17例如包括晶体管T31及T41，其皆接受由电荷分享栅极驱动单元SR[3]输出的电荷分享栅极驱动电位SC3)的致能控制而在特定时段内分别将节点Q处与晶体管T21的漏/源极的电位拉至预设电位例如Vss，亦即将充电栅极驱动单元Ch[3]输出的充电栅极驱动电位GC3)的电位从致能转为禁能。本实施例中，频率电位CK与XCK系互为反相电位，亦即频率电位CK为高电位时，频率电位XCK对应为低电位，反的频率电位XCK为高电位时，频率电位CK对应为低电位。比较图3A与先前技术中的图IA可知本发明实施例的充电栅极驱动单元串行110中的各个充电栅极驱动单元(例如Ch[3])系采用电荷分享栅极驱动单元串行130中与其相邻的电荷分享栅极驱动单元(例如SR[3])输出的电荷分享栅极驱动电位SC3)来致能其下拉电路17，而非如图IA所示采用后二级的充电栅极驱动单元Ch[5]所输出的充电栅极驱动电位G(5)作为下拉致能电位来致能其下拉电路，无需跨越其它级充电栅极驱动单元及其它级电荷分享栅极驱动单元，因此可避免一次跨多级的回传，可使寄生电阻-电容降低、充电栅极驱动电位的波形较佳以及整体功耗下降，并可减少静电放电打伤机会。此外， 本发明实施例中的充电栅极驱动单元串行110仅需采用两级伪充电栅极驱动单元，其相较于图IA中采用四级伪充电栅极驱动单元为少，故可增加布局空间。请参阅图3C，其绘示出图3A所示栅极驱动电路10的内部结构的另一观察视角。 如图3C所示，栅极驱动电路10中的充电栅极驱动单元Ch[l] Ch[n]与电荷分享栅极驱动单元SR[1] SR[n])构成多级栅极驱动器GD[1] GD[η]，每级栅极驱动器包括驱动同一像素P的充电栅极驱动单元(例如Ch [3])与电荷分享栅极驱动单元(例如SR[3])，并且各级栅极驱动器中的充电栅极驱动单元例如Ch[3]输出的充电栅极驱动电位GC3)是否从致能转为禁能系由同级栅极驱动器GD[3]中的电荷分享栅极驱动单元SR[3]输出的电荷分享栅极驱动电位S C3)所控制。于上述实施例中，各个充电栅极驱动单元(例如Ch[3])所控制的栅极线GL[3]系接受与其驱动同一像素P的电荷分享栅极驱动单元SR[3](亦即同级栅极驱动器中的电荷分享栅极驱动单元)的控制从致能转为禁能，并且此同一像素P的充电栅极驱动电位G(3) 的电位被禁能的同时，其被致能开始进行电荷分享；然本发明并不以此为限，亦可采用后级电荷分享栅极驱动单元来达成栅极线从致能转为禁能，只要其满足栅极线是否由致能转为禁能，系由在此栅极线被致能之后才被致能的电荷分享控制线的电位所决定即可。例如，在本发明其它实施例中，可采用电荷分享栅极驱动单元SR[4]来控制充电栅极驱动单元Ch[3]所控制的栅极线GL[3]从致能转为禁能。具体可一并参阅图2、图4A及图4B，其中图4绘示出图2所示显示面板100的栅极驱动电路10的内部结构另一实施型态及其输出的驱动电位于单个画面帧周期F(m)内的波形，图4B绘示出图4A中单个充电栅极驱动单元的内部电路结构示意图。如图4A所示， 充电栅极驱动单元串行210，类似于图3A中的充电栅极驱动单元串行110而包括串接的充电栅极驱动单元Ch[l] Ch[n]与伪充电栅极驱动单元Ch[DM1] Ch[DM2]，不同的处在于各个充电栅极驱动单元Ch[l] Ch[n]系采用与其驱动同一像素P的电荷分享栅极驱动单元之后一级电荷分享栅极驱动单元输出的电荷分享栅极驱动电位来禁能其输出。例如图4B所示，充电栅极驱动单元Ch[3]采用电荷分享栅极驱动单元SR[4]输出的电荷分享栅极驱动电位S(4)来致能其下拉电路17，以藉此禁能其输出；在此，于同一画面帧周期F(m) 内，电荷分享栅极驱动单元SR[4]所驱动的像素P较充电栅极驱动单元Ch[3]所驱动的像素P更晚被驱动。请参阅图4C，其绘示出图4A所示栅极驱动电路10的内部结构的另一观察视角。 如图4C所示，栅极驱动电路10中的充电栅极驱动单元Ch[l] Ch[n]与电荷分享栅极驱动单元SR[1] SR[n])构成多级栅极驱动器GD[1] GD[η]，每级栅极驱动器包括驱动同一像素P的充电栅极驱动单元(例如Ch [3])与电荷分享栅极驱动单元(例如SR [3])，并且各级栅极驱动器中的充电栅极驱动单元例如Ch[3]输出的充电栅极驱动电位GC3)是否从致能转为禁能系由后级栅极驱动器G饥4](未标示)中的电荷分享栅极驱动单元SR[4]输出的电荷分享栅极驱动电位S (4)所控制。 虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。
权利要求
1.一种显示面板的栅极驱动电路，适于驱动具有多个像素的显示面板，该栅极驱动电路包括一第一栅极驱动单元串行，包括串接的多个第一栅极驱动单元，该第一栅极驱动单元串行接收一起始脉冲，而所述第一栅极驱动单元产生输出电位以驱动像素，且每一所述第一栅极驱动单元所驱动的像素与其它第一栅极驱动单元所驱动的像素不同；以及一第二栅极驱动单元串行，包括串接的多个第二栅极驱动单元，该第二栅极驱动单元串行接收该起始脉冲，而所述第二栅极驱动单元产生输出电位以驱动像素，且每一所述第二栅极驱动单元所驱动的像素与其它第二栅极驱动单元所驱动的像素不同，其中，所述第二栅极驱动单元之一的输出电位被提供至所述第一栅极驱动单元之一以决定是否禁能该第一栅极驱动单元的输出电位。
2.根据权利要求1所述的栅极驱动电路，其特征在于，提供输出电位至该第一栅极驱动单元的该第二栅极驱动单元与接收该输出电位的该第一栅极驱动单元系用以驱动同一像素。
3.根据权利要求1所述的栅极驱动电路，其特征在于，提供输出电位至该第一栅极驱动单元的该第二栅极驱动单元所驱动的像素，较接收该输出电位的该第一栅极驱动单元所驱动的像素在同一帧画面中更晚被更新。
4.根据权利要求1所述的栅极驱动电路，其特征在于，所述第一栅极驱动单元的输出电位系用于控制像素进行充电操作，所述第二栅极驱动单元的输出电位系用于控制像素进行电荷分享操作。
5.一种显示面板，包括多条数据线；多条栅极线，与所述数据线交叉设置；多条电荷分享控制线，与所述栅极线并行设置；多个像素，所述像素中至少有一者同时电性耦接至所述数据线之一、所述栅极线之一以及所述电荷分享控制线之一，所述栅极线控制电性耦接的像素是否从与该像素电性耦接的数据线接收数据，而所述电荷分享控制线控制电性耦接的像素是否进行像素内部的电荷分享；一第一栅极驱动单元串行，包括串接的多个第一栅极驱动单元，该第一栅极驱动单元串行接收一起始脉冲，而所述第一栅极驱动单元产生驱动电位，且每一所述第一栅极驱动单元电性耦接于些栅极线之一；以及一第二栅极驱动单元串行，包括串接的多个第二栅极驱动单元，该第二栅极驱动单元串行接收该起始脉冲，而所述第二栅极驱动单元产生驱动电位，且每一所述第二栅极驱动单元电性耦接于所述电荷分享控制线之一，其中，所述第二栅极驱动单元之一输出的驱动电位被提供至所述第一栅极驱动单元之一的下拉电路以控制是否下拉该第一栅极驱动单元的输出电位。
6.根据权利要求5所述的显示面板，其特征在于，电性耦接至所述像素之一的栅极线是否由致能转为禁能，系由电性耦接至同一像素的电荷分享控制线的电位所决定。
7.根据权利要求5所述的显示面板，其特征在于，电性耦接至所述像素之一的栅极线是否由致能转为禁能，系由在该栅极线被致能之后才被所述电荷分享控制线之一的致能电位所决定。
8.根据权利要求5所述的显示面板，其特征在于，所述电荷分享控制线之一与由该电荷分享控制线的电位所决定是否从致能转为禁能的栅极线系相邻设置。
9.一种栅极驱动电路驱动方法，可适于驱动一栅极驱动电路，该栅极栅极驱动电路包括一第一栅极驱动单元串行及一第二栅极驱动单元串行，且该第一栅极驱动单元串行包括串接的多个第一栅极驱动单元，以及该第二栅极驱动单元串行包括串接的多个第二栅极驱动单元，其中，该栅极驱动电路驱动方法包括致能所述第一栅极驱动单元中之一者，输出一充电栅极驱动电位以驱动一第一像素进行充电操作；致能所述第二栅极驱动单元中之一者，输出一电荷分享栅极驱动电位；以及提供该电荷分享栅极驱动电位给该被致能的第一栅极驱动单元，进而将该被致能的第一栅极驱动单元从致能转为禁能。
10.根据权利要求9所述的栅极驱动电路驱动方法，其特征在于，该电荷分享栅极驱动电位系使该第一像素进行一电荷分享操作。
11.根据权利要求9所述的栅极驱动电路驱动方法，其特征在于，该电荷分享栅极驱动电位系使在同一画面帧周期内比该第一像素更晚被驱动进行充电操作之一第二像素进行电荷分享操作。
全文摘要
本发明涉及显示面板及其栅极驱动电路以与门极驱动电路驱动方法，栅极驱动电路包括第一及第二栅极驱动单元串行。第一栅极驱动单元串行接收起始脉冲并包括串接的多个第一栅极驱动单元，这些第一栅极驱动单元产生输出电位以驱动不同的像素。第二栅极驱动单元串行接收起始脉冲并包括串接的多个第二栅极驱动单元，这些第二栅极驱动单元产生输出电位来驱动不同的像素。再者，上述第二栅极驱动单元之一的输出电位被提供至上述第一栅极驱动单元之一以决定是否禁能此第一栅极驱动单元的输出电位。
文档编号G09G3/36GK102280093SQ20111022240
公开日2011年12月14日 申请日期2011年7月27日 优先权日2011年6月17日
发明者张竣桓, 杨欲忠, 陈婉蓉 申请人:友达光电股份有限公司
最新回复(0)