双栅极驱动的横向排列的像素结构及显示面板的制作方法
专利名称：双栅极驱动的横向排列的像素结构及显示面板的制作方法
技术领域：
本发明涉及显示技术领域，尤其是涉及一种双栅极驱动的横向排列的像素结构及显示面板。
背景技术：
现有技术中，显示面板的一个主像素区的三个子像素区的排列从左到右分别为 R(红)，G(绿)，B(蓝)，其中，每个主像素区为正方形或者圆形，每个子像素区为长方形，且每个子像素区的短边与栅极线基本并行，如图I所示，其中，分辨率为mXn，G1, G2,G3......Gm_2，Gm^1, Gm 为 m 条栅极线，D1, D2, D3......D3n_3，D3n_2，D3n^1, D3n 为 3η 条数据线，通常这种子像素区的排列方式称为纵向排列。
平板显示器的像素结构根据驱动模式的不同，主要可区分为单栅极 (single-gate)驱动的像素排列方式，双栅极(dual-gate)驱动的像素排列方式，三栅极 (tri-gate)驱动的像素排列方式，其中，单栅极驱动的像素排列方式是三个颜色子像素区一起被单个栅极驱动；双栅极驱动的像素排列方式是三个颜色子像素区一起被两个栅极驱动；三栅极驱动的像素排列方式是三个颜色子像素区分别被三个栅极驱动。
通常，在3D显示中，为了让人的左右眼看到不同的图像，置于显示面板前的光栅格子需要纵向排列，其中，一个光栅格子的大小与一个主像素区的大小相近；由于光栅格子所在的玻璃板与显示面板组装时的对位误差，导致光栅格子可能会遮挡住某个颜色，比如遮挡了红色子像素区的部分面积，从而造成严重的颜色偏离和色差。为了解决这个问题，现有技术提供了横向排列方式，即将各颜色子像素区横向排列，这样即使光栅格子所在的玻璃板与显示面板组装时有对位误差，三个颜色的子像素区都会被挡住相同的面积，虽然每个子像素区的透光量有所下降，但是三个子像素区所形成的颜色不会有偏移，目前的像素横向排列方式包括以下几种单栅极驱动的竖屏横用的像素横向排列方式、双栅极驱动的像素横向排列方式和三栅极驱动的像素横向排列方式。
单栅极驱动的竖屏横用的像素横向排列方式的原理是将分辨率为mXn的屏横过来变成分辨率为nXm的屏来使用，这种排列方式需要驱动电路中加入缓存器将显示信号进行横竖的转化，这会大大增加系统的成本，所以这种排列方式很少得到应用。
三栅极驱动的像素横向排列方式与单栅极驱动的竖屏横用的像素横向排列方式相比，其栅极线数目是单栅极驱动的竖屏横用的像素横向排列方式的三倍，而数据线数目缩减为单栅极驱动的竖屏横用的像素横向排列方式的三分之一，因此采用该排列方式的显示面板使用较多的栅极驱动芯片与较少的源极驱动芯片。由于栅极线数目是单栅极驱动的竖屏横用的像素横向排列方式的三倍，每条栅极线驱动时间缩短为单栅极驱动的竖屏横用的像素横向排列方式的三分之一，当分辨率比较高时普通的薄膜晶体管(Thin Film Transistor, TFT)制程很难达到驱动要求。发明内容
本发明实施例提供一种双栅极驱动的横向排列的像素结构及显示面板。有鉴于此，本发明实施例提供一种双栅极驱动的横向排列的像素结构，包括水平相邻的两个主像素区，其中，每个主像素区分别包括垂直相邻的三个次像素区；六个薄膜晶体管，分别设置于对应的次像素区内；两条栅极线和三条数据线；其中，每条数据线分别与两个薄膜晶体管的源极电连接，其中，不同的数据线所电连接的薄膜晶体管不同；与同一条数据线电连接的两个薄膜晶体管的栅极分别与不同的栅极线电连接。 —种显不面板，包括第一基板、第二基板和位于第一基板和第二基板之间的液晶层，其中，所述第一基板上设置有上述双栅极驱动的横向排列的像素结构。一种双栅极驱动的横向排列的驱动方法，适用于上述双栅极驱动的横向排列的像素结构，其包括在第一时刻，两条栅极线中的第一栅极线为高电平，两条栅极线中的第二栅极线为低电平，与所述第一栅极线电连接的薄膜晶体管打开；三条数据线分别为与自己电连接的薄膜晶体管供电；在第二时刻，所述第二栅极线为高电平，所述第一栅极线为低电平，与所述第二栅极线电连接的薄膜晶体管打开，三条数据线分别为与自己电连接的薄膜晶体管供电。本发明实施例提供的双栅极驱动的横向排列的像素结构包括双栅极驱动的横向排列的像素结构，其中，每条数据线分别与两个薄膜晶体管的源极电连接；与同一条数据线电连接的两个薄膜晶体管的栅极分别与不同的栅极线电连接。采用这种像素结构，对于分辨率为mXn的屏，其需要的栅极线为2m条，其需要的数据线为3n/2条，这样，每条栅极线驱动时间缩短为单栅极驱动的竖屏横用的像素横向排列方式的二分之一，当分辨率比较高时普通的TFT制程也可以达到驱动要求。
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图I是现有技术提供的像素纵向排列的示意图；图2是本发明实施例提供的一种双栅极驱动的横向排列的像素结构示意图；图3是本发明实施例提供的基于图2的像素结构具体示意图；图4是本发明实施例提供的采用双栅极驱动的横向排列的像素结构的一种驱动方式示意图；图5是本发明实施例提供的采用双栅极驱动的横向排列的像素结构的另一种驱动方式示意图；图6是本发明实施例提供的采用双栅极驱动的横向排列的像素结构的又一种驱动方式示意图7是本发明实施例提供的另一种双栅极驱动的横向排列的像素结构示意图8是本发明实施例提供的又一种双栅极驱动的横向排列的像素结构示意图9是本发明实施例提供的又一种双栅极驱动的横向排列的像素结构示意图10是本发明实施例提供的又一种双栅极驱动的横向排列的像素结构示意图11是本发明实施例提供的又一种双栅极驱动的横向排列的像素结构示意图12是本发明实施例提供的又一种双栅极驱动的横向排列的像素结构示意图13是本发明实施例提供的又一种双栅极驱动的横向排列的像素结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实 施例，都属于本发明保护的范围。
本发明实施例提供一种双栅极驱动的横向排列的像素结构，其包括
多个像素单元，所述像素单元包括
两条栅极线和三条数据线；其中，两条栅极线包括第一栅极线和第二栅极线，三条数据线包括顺序排列的第一数据线、第二数据线和第三数据线；其中，两条栅极线设置于基板上并沿着第一方向平行排列；三条数据线设置于基板上并沿着第二方向平行排列； 两条栅极线与三条数据线交叉，在一种具体的实施方式中，第一方向与第二方向垂直；
水平相邻的两个主像素区，其中，每个主像素区分别包括垂直相邻的三个次像素区；三个次像素区分别为R(红)，G(绿)和B(蓝)；每个次像素的长边与第一方向基本平行，每个次像素的短边与第二方向基本平行。
六个薄膜晶体管，分别设置于对应的次像素区内，即每个次像素区内有一个薄膜晶体管，每个薄膜晶体管包括源极、漏极和栅极；
其中，每条数据线分别与两个薄膜晶体管的源极电连接，使三条数据线与六个薄膜晶体管的源极电连接，其中，不同的数据线所电连接的薄膜晶体管不同，即第一数据线所电连接的薄膜晶体管、与第二数据线所电连接的薄膜晶体管、与第三数据线所电连接的薄膜晶体管完全不同，这样，就可以使三条数据线与六个薄膜晶体管的源极电连接；与同一条数据线电连接的两个薄膜晶体管的栅极分别与不同的栅极线电连接。
该像素结构还可以包括像素电极和与像素电极部分重迭构成存储电容的公共电极线，其中，像素电极覆盖在对应的次像素区的透光区上，每个像素电极分别与对应的薄膜晶体管的漏极电连接；具体的可以包括两条公共电极线，即第一公共电极线和第二公共电极线，其中，覆盖在第一主像素区内次像素区上的像素电极与所述第一公共电极线交叠形成三个存储电容；覆盖在第二主像素区内次像素区上的像素电极与所述第二公共电极线交叠形成三个存储电容，即第一公共电极线和第二公共电极线分别与数据线平行，两条公共电极线形成六个存储电容；或者，包括三条公共电极线，即第一公共电极线、第二公共电极线和第三公共电极线，这三条公共电极线分别平行于栅极线，每条公共电极线分别与第一主像素区和第二主像素区中各一个次像素区上的像素电极交叠形成存储电容，即每条公共电极线与两个不同主像素区的像素电极交叠形成两个存储电容，三条公共电极线形成六个存储电容。
本发明实施例提供的双栅极驱动的横向排列的像素结构包括双栅极驱动的横向排列的像素结构，其中，每条数据线分别与两个薄膜晶体管的源极电连接；与同一条数据线电连接的两个薄膜晶体管的栅极分别与不同的栅极线电连接。采用这种像素结构，对于分辨率为mXn的屏，η为水平分辨率，m为垂直分辨率，其需要的栅极线为2m条，其需要的数据线为3n/2条，这样，每条栅极线驱动时间缩短为单栅极驱动的竖屏横用的像素横向排列方式的二分之一，当分辨率比较高时普通的TFT也可以达到驱动要求，适于广泛应用。进一步的，本发明实施例提供的像素结构与现有的双栅极驱动的像素纵向排列方式所需要的栅极线和数据线相同，这样，源极驱动芯片、栅极驱动芯片的个数也相同，每条栅极线的驱动时间和驱动方式也可以相同，显示面板尺寸也可以相同，所以利用现有的双栅极驱动的纵向排列的像素结构的生产工艺就可以生产出本发明实施例提供的双栅极驱动的横向排列的像素结构。
为了使本发明实施例提供的技术方案更加清楚，如下实施例对本发明上述技术方案进行详细描述
本发明实施例提供一种双栅极驱动的横向排列的像素结构，具体结构可如图2所示，其包括多个像素单元，每个像素单元包括
两条栅极线，即第一栅极线G1和第二栅极线G2 ;两条栅极线设置于基板上并沿着第一方向平行排列；
三条数据线，即顺序排列的第一数据线D1、第二数据线D2和第三数据线D3，三条数据线设置于基板上并沿着第二方向平行排列；第二方向基本垂直于第一方向。
两个主像素区，即第一主像素区和第二主像素区，其中，第一主像素区分别包括第一次像素区L1，第二次像素区L2和第三次像素区L3 ;第二主像素区分别包括第四次像素区 L4，第五次像素区LjP第六次像素区L6。其中，PpPyPyPpPpPe分别为第一次像素区U、 第二次像素区L2、第三次像素区L3、第四次像素区L4、第五次像素区L5和第六次像素区L6的透光区，每个次像素区的长边与第一方向基本平行，每个次像素区的短边与第二方向基本平行，其中，两个主像素区优选的包括两个红色次像素区、两个绿色次像素区和两个蓝色次像素，其中可以有多重组合方式；两个主像素区也可以包括任意种色彩次像素区的排列组合方式。
六个薄膜晶体管，分别设置于对应的次像素区内，即每个次像素区内有一个薄膜晶体管，如第一次像素区的薄膜晶体管T1，第二次像素区的薄膜晶体管T2，第三次像素区的薄膜晶体管T3,第四次像素区的薄膜晶体管T4，第五次像素区的薄膜晶体管T5，第六次像素区的薄膜晶体管T6，每个薄膜晶体管包括源极、漏极和栅极；
六个像素电极(图中未示出)，每个像素电极覆盖在对应的次像素区的透光区上， 分别与对应的薄膜晶体管的漏极电连接；
两条公共电极线(图中未示出)，即第一公共电极线C1和第二公共电极线C2，其中，与TpTyT3的漏极电连接的像素电极(即覆盖在Lp L2、L3上的像素电极)分别与第一公共电极线交叠形成三个存储电容；与T4, T5, T6的漏极电连接的像素电极(即覆盖在L4、 L5> L6上的像素电极)分别与第二公共电极线交叠形成三个存储电容，其中，第一公共电极线、第二公共电极线分别与数据线平行。其中，如图2所示，该实施例中，第一主像素区位于第一数据线与第二数据线之间；第二主像素区位于第二数据线与第三数据线之间；两条栅极线和三条数据线交叉形成第一封闭区和第二封闭区；第二次像素区L2、第五次像素区L5分别位于第一封闭区和第二封闭区内。其中，第一数据线D1与薄膜晶体管T1和薄膜晶体管T2的源极电连接；薄膜晶体管T1的栅极与第一栅极线G1电连接；薄膜晶体管T2的栅极与第二栅极线G2电连接；第二数据线D2与薄膜晶体管T3和薄膜晶体管T4的源极电连接；薄膜晶体管T3的栅极与第二栅极线G2电连接；薄膜晶体管T4的栅极与第一栅极线G1电连接；第三数据线D3与薄膜晶体管T5 和薄膜晶体管T6的源极电连接；薄膜晶体管T5的栅极与第一栅极线G1电连接；薄膜晶体管T6的栅极与第二栅极线G2电连接。需要说明的是，次像素区可以为矩形区域，具体包括第一边和第二边，第一栅极线G1和第二栅极线G2与次像素区的第一边平行，且分别设置于每个主像素区内的三个次像素区之间或者设置于各次像素区之外；第一数据线D1、第二数据线D2和第三数据线D3与次像素区的第二边平行，且分别设置于所述像素单元的两个主像素区之间或者设置于两个主像素区之外。在一种优选方式中，第一边为矩形区域的长边，第二边为矩形区域的短边，在另一种实施方式中，第一边为矩形区域的短边，第二边为矩形区域的长边。其中，两条栅极线、三条数据线的具体设置方式可参见后续图7至图13所对应部分的详细描述。本发明实施例以两个主像素区为一个重复单位，每个主像素区包括三个次像素区(优选的一种组合为红色次像素区R、绿色次像素区G、蓝色次像素区B)，也就是最小的一个重复单位包含6个次像素区。一个最小重复单位中包括两个栅极线，三个数据线，六个薄膜晶体管，且每条数据线驱动两个次像素区，两个次像素区分别由不同的栅极线控制，采用这种像素结构，对于分辨率为mXn的屏，其需要的栅极线为2m条，其需要的数据线为3n/2条，这样，每条栅极线驱动时间缩短为单栅极驱动的竖屏横用的像素横向排列方式的二分之一，当分辨率比较高时普通的TFT也可以达到驱动要求，适于广泛应用。进一步的，本发明实施例提供的像素结构与现有的双栅极驱动的像素纵向排列方式所需要的栅极线和数据线相同，这样，源极驱动芯片、栅极驱动芯片的个数也相同，每条栅极线的驱动时间和驱动方式也可以相同，显示面板尺寸也可以相同，所以利用现有的双栅极驱动的纵向排列的像素结构的生产工艺就可以生产出本发明实施例提供的双栅极驱动的横向排列的像素结构，且本发明实施例提供的双栅极驱动的横向排列的像素结构更适合于3D显示。如下描述一种双栅极驱动的横向排列的驱动方法，该方法适用于上述双栅极驱动的横向排列的像素结构，其包括在第一时刻，两条栅极线中的第一栅极线为高电平，两条栅极线中的第二栅极线为低电平，与第一栅极线电连接的薄膜晶体管打开，三条数据线分别为与自己电连接的薄膜晶体管供电；在第二时刻，所述第二栅极线为高电平，所述第一栅极线为低电平，与所述第二栅极线电连接的薄膜晶体管打开，三条数据线分别为与自己电连接的薄膜晶体管供电。即对于图2所示的双栅极驱动的横向排列的像素结构，在I1时刻，G1为高电平，薄膜晶体管!\、T4和T5同时打开，此时，D1给L1输送数据，D2给L4输送数据，D3给L5输送数据。接着在t2时刻，G1变为低电平，G2为高电平，T1, T4, T5同时关闭，薄膜晶体管T2、T3> T6 同时打开，D1给L2输送数据，D2给L3输送数据，D3给L6输送数据，这样就实现了对一个像素单元的驱动。
下面以常白液晶显示屏(TN normally white)模式为例，描述单色显示的驱动方法，如图3所示，假定第一像素区L1为绿色次像素区G1，第二像素区L2为红色次像素区R1, 第三像素区L3为蓝色次像素区B1，第四像素区L4为红色次像素区R2,第五像素区L5为蓝色次像素区B2，第六像素区L6为绿色次像素区G2。其中，数据线D提供像素电压S，像素电压 S相对于参考电压COM为正的高电平或者负的高电平时，次像素区处于暗态，像素电压S相对于参考电压COM为正的低电平或者负的低电平时，次像素区处于亮态，其中，像素电压S 为数据线为薄膜晶体管所输送的数据的电平，其中，像素电压S相对于参考电压COM为正的低电平或者负的低电平表示像素电压S与参考电压COM接近。
如下描述适用于上述像素结构的红色显示的驱动方法
如图4所示，时刻G1为高电平，其他扫描线为低电平，G1,R2^B2的薄膜晶体管打开，SpS2、S3分别给GpR2、B2输送数据，图中的SpS2和S3分别为数据线DpD2和D3所输送的数据的电平(也称为像素电压)，假定S1为正的高电平，S2为负的低电平，S3为正的高电平，所以G1暗，R2亮，B2暗。t2时刻G2为高电平，其他扫描线为低电平，R” B1' G2的晶体管打开，S1, S2, S3分别给RpBpG2输送数据，S1为负的低电平，S2为正的高电平，S3为负的高电平，R1亮，B1暗，G2暗。这样在一个重复单元内只有红色的次像素亮，其他的次像素都为暗，下一时刻两个主像素内的每条数据线的信号重复^和t2时候的波形使该整个重复单元一直显不红色。
如下描述适用于上述像素结构的绿色显示的驱动方法
如图5所示，h时刻G1为高电平，其他扫描线为低电平，G1,R2^B2的薄膜晶体管打开，Si、S2, S3分别给Gp R2, B2传输数据，S1为正的低电平，S2为负的高电平，S3为正的高电平，G1亮，R2暗，B2暗。t2时刻G2为高电平，其他扫描线为低电平，R1、B” G2的薄膜晶体管打开，S1, S2, S3分别给RpBpG2传输数据，S1为负的高电平，S2为正的高电平，S3为负的低电平，R1暗，B1暗，G2亮。这样在一个重复单元内只有绿色的次像素亮，其他的次像素都为暗，下一时刻两个主像素内的每条数据线的信号重复^和t2时候的波形使该整个重复单元一直显示绿色。
如下描述适用于上述像素结构的蓝色显示的驱动方法
如图6所示，h时刻G1为高电平，其他扫描线为低电平，G1,R2^B2的薄膜晶体管打开，Sp S2, S3分别给Gp R2, B2传输数据，S1为正的高电平，S2为负的高电平，S3为正的低电平，G1暗，R2暗，B2亮。t2时刻G2为高电平，其他扫描线为低电平，R1、B” G2的薄膜晶体管打开，S1, S2, S3分别给RpBpG2传输数据，S1为负的高电平，S2为正的低电平，S3为负的高电平，R1暗，B1亮，G2暗。这样在一个重复单元内只有蓝色的次像素亮，其他的次像素都为暗，下一时刻两个主像素内的每条数据线的信号重复^和t2时候的波形使该整个重复单元一直显不蓝色。
以上驱动方法可以单独控制每个次像素区的颜色和亮度，实现显示红色、绿色或者蓝色，可见采用上述驱动方法驱动本发明实施例提供的双栅极驱动的横向排列的像素结构可以控制整个屏幕显示用户想要的颜色和图案。
图7示出了本发明实施例提供的一种双栅极驱动的横向排列的像素结构，与图2所示实施例不同之处在于第一数据线D1与薄膜晶体管T2和薄膜晶体管T3的源极电连接；薄膜晶体管T2的栅极与第一栅极线G1电连接；薄膜晶体管T3的栅极与第二栅极线G2电连接；第二数据线D2与薄膜晶体管T1和薄膜晶体管T6的源极电连接；薄膜晶体管T1的栅极与第一栅极线G1电连接；薄膜晶体管T6的栅极与第二栅极线G2电连接；第三数据线D3与薄膜晶体管T4和薄膜晶体管T5的源极电连接；薄膜晶体管T4的栅极与第一栅极线G1电连接；薄膜晶体管T5的栅极与第二栅极线G2电连接。图8示出了本发明实施例提供的另一种双栅极驱动的横向排列的像素结构，与图2所示实施例不同之处在于第一数据线D1与薄膜晶体管T1和薄膜晶体管T3的源极电连接；薄膜晶体管T1的栅极与第一栅极线G1电连接；薄膜晶体管T3的栅极与第二栅极线G2电连接；第二数据线D2与薄膜晶体管T2和薄膜晶体管T5的源极电连接；薄膜晶体管T2的栅极与第一栅极线G1电连接；薄膜晶体管T5的栅极与第二栅极线G2电连接；第三数据线D3与薄膜晶体管T4和薄膜晶体管T6的源极电连接；薄膜晶体管T4的栅极与第一栅极线G1电连接；薄膜晶体管T6的栅极与第二栅极线G2电连接。
图9示出了本发明实施例提供的另一种双栅极驱动的横向排列的像素结构，与图2所示实施例不同之处在于第一数据线D1与薄膜晶体管T1和薄膜晶体管T3的源极电连接；薄膜晶体管T1的栅极与第一栅极线G1电连接；薄膜晶体管T3的栅极与第二栅极线G2电连接；第二数据线D2与薄膜晶体管T2和薄膜晶体管T5的源极电连接；薄膜晶体管T5的栅极与第一栅极线G1电连接；薄膜晶体管T2的栅极与第二栅极线G2电连接；第三数据线D3与薄膜晶体管T4和薄膜晶体管T6的源极电连接；薄膜晶体管T4的栅极与第一栅极线G1电连接；薄膜晶体管T6的栅极与第二栅极线G2电连接。图10示出了本发明实施例提供的另一种双栅极驱动的横向排列的像素结构，与图2所示实施例不同之处在于第一主像素区位于第一数据线与第二数据线之间；第二主像素区位于第二数据线与第三数据线之间；两条栅极线和三条数据线交叉形成第一封闭区和第二封闭区；第二次像素区L2和第三次像素区L3位于第一封闭区内，第五次像素区L5和第六次像素区L6位于第二封闭区内。具体的，第一数据线D1与薄膜晶体管T1和薄膜晶体管T2的源极电连接；薄膜晶体管T1的栅极与第一栅极线G1电连接；薄膜晶体管T2的栅极与第二栅极线G2电连接；第二数据线D2与薄膜晶体管T3和薄膜晶体管T4的源极电连接；薄膜晶体管T3的栅极与第二栅极线G2电连接；薄膜晶体管T4的栅极与第一栅极线G1电连接；第三数据线D3与薄膜晶体管T5和薄膜晶体管T6的源极电连接；薄膜晶体管T5的栅极与第一栅极线G1电连接；薄膜晶体管T6的栅极与第二栅极线G2电连接。图11示出了本发明实施例提供的另一种双栅极驱动的横向排列的像素结构，与图2所示实施例不同之处在于第一主像素区位于第一数据线与第二数据线之间；第二主像素区位于第二数据线与第三数据线之间；两条栅极线和三条数据线交叉形成第一封闭区和第二封闭区；第一次像素区L1、第二次像素区L2和第三次像素区L3位于第一封闭区内，第四次像素区L4、第五次像素区L5和第六次像素区L6位于第二封闭区内。具体的，第一数据线D1与薄膜晶体管T1和薄膜晶体管T2的源极电连接；薄膜晶体管T1的栅极与第一栅极线G1电连接；薄膜晶体管T2的栅极与第二栅极线G2电连接；第二数据线D2与薄膜晶体管T3和薄膜晶体管T4的源极电连接；薄膜晶体管T4的栅极与第一栅极线G1电连接；薄膜晶体管T3的栅极与第二栅极线G2电连接；第三数据线D3与薄膜晶体管T5和薄膜晶体管T6的源极电连接；薄膜晶体管T5的栅极与第一栅极线G1电连接；薄膜晶体管T6的栅极与第二栅极线62电连接。
图12示出了本发明实施例提供的另一种双栅极驱动的横向排列的像素结构，与图2所示实施例不同之处在于第一主像素区位于第一数据线的外侧，其中，第一数据线的外侧为第一数据线的背向第二数据线的一侧；第二主像素区位于第二数据线与第三数据线之间，具体的，第一数据线D1与薄膜晶体管T1和薄膜晶体管T2的源极电连接；薄膜晶体管T1的栅极与第一栅极线G1电连接；薄膜晶体管T2的栅极与第二栅极线G2电连接；第二数据线D2与薄膜晶体管T3和薄膜晶体管T4的源极电连接；薄膜晶体管T4的栅极与第一栅极线G1电连接；薄膜晶体管T3的栅极与第二栅极线G2电连接；第三数据线D3与薄膜晶体管T5和薄膜晶体管T6的源极电连接；薄膜晶体管T5的栅极与第一栅极线G1电连接；薄膜晶体管T6的栅极与第二栅极线G2电连接。图13示出了本发明实施例提供的另一种双栅极驱动的横向排列的像素结构，与图2所示实施例不同之处在于第一主像素区位于第一数据线的外侧，其中，第一数据线的外侧为第一数据线的背向第二数据线的一侧；第二主像素区位于第三数据线的外侧，其中，第三数据线的外侧为第三数据线的背向第二数据线的一侧；具体的，第一数据线D1与薄膜晶体管T1和薄膜晶体管T2的源极电连接；薄膜晶体管T1的栅极与第一栅极线G1电连接；薄膜晶体管T2的栅极与第二栅极线G2电连接；第二数据线D2与薄膜晶体管T3和薄膜晶体管T4的源极电连接；薄膜晶体管T4的栅极与第一栅极线G1电连接；薄膜晶体管T3的栅极与第二栅极线G2电连接；第三数据线D3与薄膜晶体管T5和薄膜晶体管T6的源极电连接；薄膜晶体管T5的栅极与第一栅极线G1电连接；薄膜晶体管T6的栅极与第二栅极线G2电连接。需要说明的是，上述各实施例提供的双栅极驱动的横向排列的像素结构中的次像素区的可以为长方形区域，此时，长方形区域的长边与栅极线平行，长方形区域的短边与数据线平行；或者，次像素区为非长方形区域，不影响本发明的实现。本发明所描述的实例中栅极线、数据线、第一主像素区、第二主像素区间的位置变换及薄膜晶体管的连接关系仅为最佳实例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下所获得的所有其他实施例均属于本发明的保护范围。本发明上述各实施例提供的双栅极驱动的横向排列的像素结构包括双栅极驱动的横向排列的像素结构，其中，每条数据线分别与两个薄膜晶体管的源极电连接；与同一条数据线电连接的两个薄膜晶体管的栅极分别与不同的栅极线电连接。采用这种像素结构，对于分辨率为mXn的屏，其需要的栅极线为2m条，其需要的数据线为3n/2条，这样，每条栅极线驱动时间缩短为单栅极驱动的竖屏横用的像素横向排列方式的二分之一，当分辨率比较高时普通的TFT也可以达到驱动要求，适于广泛应用。进一步的，本发明实施例提供的像素结构与现有的双栅极驱动的像素纵向排列方式所需要的栅极线和数据线相同，这样，源极驱动芯片、栅极驱动芯片的个数也相同，每条栅极线的驱动时间和驱动方式也可以相同，显示面板尺寸也可以相同，所以利用现有的双栅极驱动的纵向排列的像素结构的生产工艺就可以生产出本发明实施例提供的双栅极驱动的横向排列的像素结构。基于本发明提供的上述双栅极驱动的横向排列的像素结构，本发明还提供一种显不面板，包括第一基板、第二基板和位于第一基板和第二基板之间的液晶层，其中，所述第一基板上设置有上述双栅极驱动的横向排列的像素结构。其中，第一基板可以是TFT基板； 第二基板可以是彩色滤光片(Color filter, CF)基板。
以上对本发明实施例所提供的双栅极驱动的横向排列的像素结构及显示面板进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式
及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
权利要求
1.一种双栅极驱动的横向排列的像素结构，其特征在于，包括 水平相邻的两个主像素区，其中，每个主像素区分别包括垂直相邻的三个次像素区； 六个薄膜晶体管，分别设置于对应的次像素区内； 两条栅极线和三条数据线； 其中，每条数据线分别与两个薄膜晶体管的源极电连接，其中，不同的数据线所电连接的薄膜晶体管不同；与同一条数据线电连接的两个薄膜晶体管的栅极分别与不同的栅极线电连接。
2.根据权利要求I所述的双栅极驱动的横向排列的像素结构，其特征在于，次像素区为长方形区域，所述长方形区域的长边与栅极线平行。
3.根据权利要求I所述的双栅极驱动的横向排列的像素结构，其特征在于， 两条栅极线包括第一栅极线和第二栅极线；三条数据线包括顺序排列的第一数据线、第二数据线和第三数据线； 次像素区包括第一边和第二边； 所述第一栅极线和第二栅极线与次像素区的第一边平行，且分别设置于每个主像素区内的三个次像素区之间或者设置于各次像素区之外。
4.根据权利要求I所述的双栅极驱动的横向排列的像素结构，其特征在于， 两条栅极线包括第一栅极线和第二栅极线；三条数据线包括顺序排列的第一数据线、第二数据线和第三数据线； 次像素区包括第一边和第二边； 所述第一数据线、第二数据线和第三数据线与次像素区的第二边平行，且分别设置于所述像素单元的两个主像素区之间或者设置于两个主像素区之外。
5.根据权利要求3或者4所述的双栅极驱动的横向排列的像素结构，其特征在于， 水平相邻的两个主像素区包括第一主像素区和第二主像素区； 第一主像素区位于第一数据线与第二数据线之间； 第二主像素区位于第二数据线与第三数据线之间； 两条栅极线和三条数据线交叉形成第一封闭区和第二封闭区； 其中， 第一主像素区有一个次像素区位于第一封闭区内，第二主像素区有一个次像素区位于第二封闭区内； 或者， 第一主像素区中垂直相邻的二个次像素区位于第一封闭区内，第二主像素区中垂直相邻的二个次像素区位于第二封闭区内； 或者， 第一主像素区中垂直相邻的三个次像素区位于第一封闭区内，第二主像素区中垂直相邻的三个次像素区位于第二封闭区内。
6.根据权利要求3或者4所述的双栅极驱动的横向排列的像素结构，其特征在于， 水平相邻的两个主像素区包括第一主像素区和第二主像素区； 第二主像素区位于第二数据线与第三数据线之间； 第一主像素区位于第一数据线的外侧，所述第一数据线的外侧是第一数据线背向第二数据线的一侧。
7.根据权利要求3或者4所述的双栅极驱动的横向排列的像素结构，其特征在于， 水平相邻的两个主像素区包括第一主像素区和第二主像素区； 第一主像素区位于第一数据线的外侧，所述第一数据线的外侧是第一数据线背向第二数据线的一侧； 第二主像素区位于第三数据线的外侧，所述第三数据线的外侧是第三数据线背向第二数据线的一侧。
8.根据权利要求I至4任一项所述的双栅极驱动的横向排列的像素结构，其特征在于， 还包括像素电极，和与像素电极部分重迭构成存储电容的公共电极线，其中，像素电极覆盖在次像素区的透光区上。
9.根据权利要求8所述的双栅极驱动的横向排列的像素结构，其特征在于， 所述公共电极线包括分别与栅极线平行的第一公共电极线和第二公共电极线； 或者， 所述公共电极线包括分别与数据线平行的第一公共电极线、第二公共电极线和第三公共电极线。
10.一种显不面板，包括第一基板、第二基板和位于第一基板和第二基板之间的液晶层，其中，所述第一基板上设置有权利要求I至9所述的任意一个双栅极驱动的横向排列的像素结构。
11.一种双栅极驱动的横向排列的驱动方法，其特征在于，适用于权利要求I至9所述的任意一个双栅极驱动的横向排列的像素结构，其包括 在第一时刻，两条栅极线中的第一栅极线为高电平，两条栅极线中的第二栅极线为低电平，与所述第一栅极线电连接的薄膜晶体管打开；三条数据线分别为与自己电连接的薄膜晶体管供电； 在第二时刻，所述第二栅极线为高电平，所述第一栅极线为低电平，与所述第二栅极线电连接的薄膜晶体管打开，三条数据线分别为与自己电连接的薄膜晶体管供电。
全文摘要
本发明公开了一种双栅极驱动的横向排列的像素结构及显示面板，其中双栅极驱动的横向排列的像素结构包括水平相邻的两个主像素区，每个主像素区分别包括垂直相邻的三个次像素区；六个薄膜晶体管，分别设置于对应的次像素区内；两条栅极线和三条数据线；其中，每条数据线分别与两个薄膜晶体管的源极电连接，不同的数据线所电连接的薄膜晶体管不同；与同一条数据线电连接的两个薄膜晶体管的栅极分别与不同的栅极线电连接。使用该方案，能够使当分辨率比较高时普通的TFT也可以达到驱动要求，且利用现有双栅极驱动纵向排列像素结构的生产工艺就可以生产出本发明提供的像素结构。
文档编号G09G3/36GK102930809SQ20111023178
公开日2013年2月13日 申请日期2011年8月12日 优先权日2011年8月12日
发明者夏志强, 陈晨, 黄忠守, 周思思 申请人:上海中航光电子有限公司
技术领域：
本发明涉及显示技术领域，尤其是涉及一种双栅极驱动的横向排列的像素结构及显示面板。
背景技术：
现有技术中，显示面板的一个主像素区的三个子像素区的排列从左到右分别为 R(红)，G(绿)，B(蓝)，其中，每个主像素区为正方形或者圆形，每个子像素区为长方形，且每个子像素区的短边与栅极线基本并行，如图I所示，其中，分辨率为mXn，G1, G2,G3......Gm_2，Gm^1, Gm 为 m 条栅极线，D1, D2, D3......D3n_3，D3n_2，D3n^1, D3n 为 3η 条数据线，通常这种子像素区的排列方式称为纵向排列。
平板显示器的像素结构根据驱动模式的不同，主要可区分为单栅极 (single-gate)驱动的像素排列方式，双栅极(dual-gate)驱动的像素排列方式，三栅极 (tri-gate)驱动的像素排列方式，其中，单栅极驱动的像素排列方式是三个颜色子像素区一起被单个栅极驱动；双栅极驱动的像素排列方式是三个颜色子像素区一起被两个栅极驱动；三栅极驱动的像素排列方式是三个颜色子像素区分别被三个栅极驱动。
通常，在3D显示中，为了让人的左右眼看到不同的图像，置于显示面板前的光栅格子需要纵向排列，其中，一个光栅格子的大小与一个主像素区的大小相近；由于光栅格子所在的玻璃板与显示面板组装时的对位误差，导致光栅格子可能会遮挡住某个颜色，比如遮挡了红色子像素区的部分面积，从而造成严重的颜色偏离和色差。为了解决这个问题，现有技术提供了横向排列方式，即将各颜色子像素区横向排列，这样即使光栅格子所在的玻璃板与显示面板组装时有对位误差，三个颜色的子像素区都会被挡住相同的面积，虽然每个子像素区的透光量有所下降，但是三个子像素区所形成的颜色不会有偏移，目前的像素横向排列方式包括以下几种单栅极驱动的竖屏横用的像素横向排列方式、双栅极驱动的像素横向排列方式和三栅极驱动的像素横向排列方式。
单栅极驱动的竖屏横用的像素横向排列方式的原理是将分辨率为mXn的屏横过来变成分辨率为nXm的屏来使用，这种排列方式需要驱动电路中加入缓存器将显示信号进行横竖的转化，这会大大增加系统的成本，所以这种排列方式很少得到应用。
三栅极驱动的像素横向排列方式与单栅极驱动的竖屏横用的像素横向排列方式相比，其栅极线数目是单栅极驱动的竖屏横用的像素横向排列方式的三倍，而数据线数目缩减为单栅极驱动的竖屏横用的像素横向排列方式的三分之一，因此采用该排列方式的显示面板使用较多的栅极驱动芯片与较少的源极驱动芯片。由于栅极线数目是单栅极驱动的竖屏横用的像素横向排列方式的三倍，每条栅极线驱动时间缩短为单栅极驱动的竖屏横用的像素横向排列方式的三分之一，当分辨率比较高时普通的薄膜晶体管(Thin Film Transistor, TFT)制程很难达到驱动要求。发明内容
本发明实施例提供一种双栅极驱动的横向排列的像素结构及显示面板。有鉴于此，本发明实施例提供一种双栅极驱动的横向排列的像素结构，包括水平相邻的两个主像素区，其中，每个主像素区分别包括垂直相邻的三个次像素区；六个薄膜晶体管，分别设置于对应的次像素区内；两条栅极线和三条数据线；其中，每条数据线分别与两个薄膜晶体管的源极电连接，其中，不同的数据线所电连接的薄膜晶体管不同；与同一条数据线电连接的两个薄膜晶体管的栅极分别与不同的栅极线电连接。 —种显不面板，包括第一基板、第二基板和位于第一基板和第二基板之间的液晶层，其中，所述第一基板上设置有上述双栅极驱动的横向排列的像素结构。一种双栅极驱动的横向排列的驱动方法，适用于上述双栅极驱动的横向排列的像素结构，其包括在第一时刻，两条栅极线中的第一栅极线为高电平，两条栅极线中的第二栅极线为低电平，与所述第一栅极线电连接的薄膜晶体管打开；三条数据线分别为与自己电连接的薄膜晶体管供电；在第二时刻，所述第二栅极线为高电平，所述第一栅极线为低电平，与所述第二栅极线电连接的薄膜晶体管打开，三条数据线分别为与自己电连接的薄膜晶体管供电。本发明实施例提供的双栅极驱动的横向排列的像素结构包括双栅极驱动的横向排列的像素结构，其中，每条数据线分别与两个薄膜晶体管的源极电连接；与同一条数据线电连接的两个薄膜晶体管的栅极分别与不同的栅极线电连接。采用这种像素结构，对于分辨率为mXn的屏，其需要的栅极线为2m条，其需要的数据线为3n/2条，这样，每条栅极线驱动时间缩短为单栅极驱动的竖屏横用的像素横向排列方式的二分之一，当分辨率比较高时普通的TFT制程也可以达到驱动要求。
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图I是现有技术提供的像素纵向排列的示意图；图2是本发明实施例提供的一种双栅极驱动的横向排列的像素结构示意图；图3是本发明实施例提供的基于图2的像素结构具体示意图；图4是本发明实施例提供的采用双栅极驱动的横向排列的像素结构的一种驱动方式示意图；图5是本发明实施例提供的采用双栅极驱动的横向排列的像素结构的另一种驱动方式示意图；图6是本发明实施例提供的采用双栅极驱动的横向排列的像素结构的又一种驱动方式示意图7是本发明实施例提供的另一种双栅极驱动的横向排列的像素结构示意图8是本发明实施例提供的又一种双栅极驱动的横向排列的像素结构示意图9是本发明实施例提供的又一种双栅极驱动的横向排列的像素结构示意图10是本发明实施例提供的又一种双栅极驱动的横向排列的像素结构示意图11是本发明实施例提供的又一种双栅极驱动的横向排列的像素结构示意图12是本发明实施例提供的又一种双栅极驱动的横向排列的像素结构示意图13是本发明实施例提供的又一种双栅极驱动的横向排列的像素结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实 施例，都属于本发明保护的范围。
本发明实施例提供一种双栅极驱动的横向排列的像素结构，其包括
多个像素单元，所述像素单元包括
两条栅极线和三条数据线；其中，两条栅极线包括第一栅极线和第二栅极线，三条数据线包括顺序排列的第一数据线、第二数据线和第三数据线；其中，两条栅极线设置于基板上并沿着第一方向平行排列；三条数据线设置于基板上并沿着第二方向平行排列； 两条栅极线与三条数据线交叉，在一种具体的实施方式中，第一方向与第二方向垂直；
水平相邻的两个主像素区，其中，每个主像素区分别包括垂直相邻的三个次像素区；三个次像素区分别为R(红)，G(绿)和B(蓝)；每个次像素的长边与第一方向基本平行，每个次像素的短边与第二方向基本平行。
六个薄膜晶体管，分别设置于对应的次像素区内，即每个次像素区内有一个薄膜晶体管，每个薄膜晶体管包括源极、漏极和栅极；
其中，每条数据线分别与两个薄膜晶体管的源极电连接，使三条数据线与六个薄膜晶体管的源极电连接，其中，不同的数据线所电连接的薄膜晶体管不同，即第一数据线所电连接的薄膜晶体管、与第二数据线所电连接的薄膜晶体管、与第三数据线所电连接的薄膜晶体管完全不同，这样，就可以使三条数据线与六个薄膜晶体管的源极电连接；与同一条数据线电连接的两个薄膜晶体管的栅极分别与不同的栅极线电连接。
该像素结构还可以包括像素电极和与像素电极部分重迭构成存储电容的公共电极线，其中，像素电极覆盖在对应的次像素区的透光区上，每个像素电极分别与对应的薄膜晶体管的漏极电连接；具体的可以包括两条公共电极线，即第一公共电极线和第二公共电极线，其中，覆盖在第一主像素区内次像素区上的像素电极与所述第一公共电极线交叠形成三个存储电容；覆盖在第二主像素区内次像素区上的像素电极与所述第二公共电极线交叠形成三个存储电容，即第一公共电极线和第二公共电极线分别与数据线平行，两条公共电极线形成六个存储电容；或者，包括三条公共电极线，即第一公共电极线、第二公共电极线和第三公共电极线，这三条公共电极线分别平行于栅极线，每条公共电极线分别与第一主像素区和第二主像素区中各一个次像素区上的像素电极交叠形成存储电容，即每条公共电极线与两个不同主像素区的像素电极交叠形成两个存储电容，三条公共电极线形成六个存储电容。
本发明实施例提供的双栅极驱动的横向排列的像素结构包括双栅极驱动的横向排列的像素结构，其中，每条数据线分别与两个薄膜晶体管的源极电连接；与同一条数据线电连接的两个薄膜晶体管的栅极分别与不同的栅极线电连接。采用这种像素结构，对于分辨率为mXn的屏，η为水平分辨率，m为垂直分辨率，其需要的栅极线为2m条，其需要的数据线为3n/2条，这样，每条栅极线驱动时间缩短为单栅极驱动的竖屏横用的像素横向排列方式的二分之一，当分辨率比较高时普通的TFT也可以达到驱动要求，适于广泛应用。进一步的，本发明实施例提供的像素结构与现有的双栅极驱动的像素纵向排列方式所需要的栅极线和数据线相同，这样，源极驱动芯片、栅极驱动芯片的个数也相同，每条栅极线的驱动时间和驱动方式也可以相同，显示面板尺寸也可以相同，所以利用现有的双栅极驱动的纵向排列的像素结构的生产工艺就可以生产出本发明实施例提供的双栅极驱动的横向排列的像素结构。
为了使本发明实施例提供的技术方案更加清楚，如下实施例对本发明上述技术方案进行详细描述
本发明实施例提供一种双栅极驱动的横向排列的像素结构，具体结构可如图2所示，其包括多个像素单元，每个像素单元包括
两条栅极线，即第一栅极线G1和第二栅极线G2 ;两条栅极线设置于基板上并沿着第一方向平行排列；
三条数据线，即顺序排列的第一数据线D1、第二数据线D2和第三数据线D3，三条数据线设置于基板上并沿着第二方向平行排列；第二方向基本垂直于第一方向。
两个主像素区，即第一主像素区和第二主像素区，其中，第一主像素区分别包括第一次像素区L1，第二次像素区L2和第三次像素区L3 ;第二主像素区分别包括第四次像素区 L4，第五次像素区LjP第六次像素区L6。其中，PpPyPyPpPpPe分别为第一次像素区U、 第二次像素区L2、第三次像素区L3、第四次像素区L4、第五次像素区L5和第六次像素区L6的透光区，每个次像素区的长边与第一方向基本平行，每个次像素区的短边与第二方向基本平行，其中，两个主像素区优选的包括两个红色次像素区、两个绿色次像素区和两个蓝色次像素，其中可以有多重组合方式；两个主像素区也可以包括任意种色彩次像素区的排列组合方式。
六个薄膜晶体管，分别设置于对应的次像素区内，即每个次像素区内有一个薄膜晶体管，如第一次像素区的薄膜晶体管T1，第二次像素区的薄膜晶体管T2，第三次像素区的薄膜晶体管T3,第四次像素区的薄膜晶体管T4，第五次像素区的薄膜晶体管T5，第六次像素区的薄膜晶体管T6，每个薄膜晶体管包括源极、漏极和栅极；
六个像素电极(图中未示出)，每个像素电极覆盖在对应的次像素区的透光区上， 分别与对应的薄膜晶体管的漏极电连接；
两条公共电极线(图中未示出)，即第一公共电极线C1和第二公共电极线C2，其中，与TpTyT3的漏极电连接的像素电极(即覆盖在Lp L2、L3上的像素电极)分别与第一公共电极线交叠形成三个存储电容；与T4, T5, T6的漏极电连接的像素电极(即覆盖在L4、 L5> L6上的像素电极)分别与第二公共电极线交叠形成三个存储电容，其中，第一公共电极线、第二公共电极线分别与数据线平行。其中，如图2所示，该实施例中，第一主像素区位于第一数据线与第二数据线之间；第二主像素区位于第二数据线与第三数据线之间；两条栅极线和三条数据线交叉形成第一封闭区和第二封闭区；第二次像素区L2、第五次像素区L5分别位于第一封闭区和第二封闭区内。其中，第一数据线D1与薄膜晶体管T1和薄膜晶体管T2的源极电连接；薄膜晶体管T1的栅极与第一栅极线G1电连接；薄膜晶体管T2的栅极与第二栅极线G2电连接；第二数据线D2与薄膜晶体管T3和薄膜晶体管T4的源极电连接；薄膜晶体管T3的栅极与第二栅极线G2电连接；薄膜晶体管T4的栅极与第一栅极线G1电连接；第三数据线D3与薄膜晶体管T5 和薄膜晶体管T6的源极电连接；薄膜晶体管T5的栅极与第一栅极线G1电连接；薄膜晶体管T6的栅极与第二栅极线G2电连接。需要说明的是，次像素区可以为矩形区域，具体包括第一边和第二边，第一栅极线G1和第二栅极线G2与次像素区的第一边平行，且分别设置于每个主像素区内的三个次像素区之间或者设置于各次像素区之外；第一数据线D1、第二数据线D2和第三数据线D3与次像素区的第二边平行，且分别设置于所述像素单元的两个主像素区之间或者设置于两个主像素区之外。在一种优选方式中，第一边为矩形区域的长边，第二边为矩形区域的短边，在另一种实施方式中，第一边为矩形区域的短边，第二边为矩形区域的长边。其中，两条栅极线、三条数据线的具体设置方式可参见后续图7至图13所对应部分的详细描述。本发明实施例以两个主像素区为一个重复单位，每个主像素区包括三个次像素区(优选的一种组合为红色次像素区R、绿色次像素区G、蓝色次像素区B)，也就是最小的一个重复单位包含6个次像素区。一个最小重复单位中包括两个栅极线，三个数据线，六个薄膜晶体管，且每条数据线驱动两个次像素区，两个次像素区分别由不同的栅极线控制，采用这种像素结构，对于分辨率为mXn的屏，其需要的栅极线为2m条，其需要的数据线为3n/2条，这样，每条栅极线驱动时间缩短为单栅极驱动的竖屏横用的像素横向排列方式的二分之一，当分辨率比较高时普通的TFT也可以达到驱动要求，适于广泛应用。进一步的，本发明实施例提供的像素结构与现有的双栅极驱动的像素纵向排列方式所需要的栅极线和数据线相同，这样，源极驱动芯片、栅极驱动芯片的个数也相同，每条栅极线的驱动时间和驱动方式也可以相同，显示面板尺寸也可以相同，所以利用现有的双栅极驱动的纵向排列的像素结构的生产工艺就可以生产出本发明实施例提供的双栅极驱动的横向排列的像素结构，且本发明实施例提供的双栅极驱动的横向排列的像素结构更适合于3D显示。如下描述一种双栅极驱动的横向排列的驱动方法，该方法适用于上述双栅极驱动的横向排列的像素结构，其包括在第一时刻，两条栅极线中的第一栅极线为高电平，两条栅极线中的第二栅极线为低电平，与第一栅极线电连接的薄膜晶体管打开，三条数据线分别为与自己电连接的薄膜晶体管供电；在第二时刻，所述第二栅极线为高电平，所述第一栅极线为低电平，与所述第二栅极线电连接的薄膜晶体管打开，三条数据线分别为与自己电连接的薄膜晶体管供电。即对于图2所示的双栅极驱动的横向排列的像素结构，在I1时刻，G1为高电平，薄膜晶体管!\、T4和T5同时打开，此时，D1给L1输送数据，D2给L4输送数据，D3给L5输送数据。接着在t2时刻，G1变为低电平，G2为高电平，T1, T4, T5同时关闭，薄膜晶体管T2、T3> T6 同时打开，D1给L2输送数据，D2给L3输送数据，D3给L6输送数据，这样就实现了对一个像素单元的驱动。
下面以常白液晶显示屏(TN normally white)模式为例，描述单色显示的驱动方法，如图3所示，假定第一像素区L1为绿色次像素区G1，第二像素区L2为红色次像素区R1, 第三像素区L3为蓝色次像素区B1，第四像素区L4为红色次像素区R2,第五像素区L5为蓝色次像素区B2，第六像素区L6为绿色次像素区G2。其中，数据线D提供像素电压S，像素电压 S相对于参考电压COM为正的高电平或者负的高电平时，次像素区处于暗态，像素电压S相对于参考电压COM为正的低电平或者负的低电平时，次像素区处于亮态，其中，像素电压S 为数据线为薄膜晶体管所输送的数据的电平，其中，像素电压S相对于参考电压COM为正的低电平或者负的低电平表示像素电压S与参考电压COM接近。
如下描述适用于上述像素结构的红色显示的驱动方法
如图4所示，时刻G1为高电平，其他扫描线为低电平，G1,R2^B2的薄膜晶体管打开，SpS2、S3分别给GpR2、B2输送数据，图中的SpS2和S3分别为数据线DpD2和D3所输送的数据的电平(也称为像素电压)，假定S1为正的高电平，S2为负的低电平，S3为正的高电平，所以G1暗，R2亮，B2暗。t2时刻G2为高电平，其他扫描线为低电平，R” B1' G2的晶体管打开，S1, S2, S3分别给RpBpG2输送数据，S1为负的低电平，S2为正的高电平，S3为负的高电平，R1亮，B1暗，G2暗。这样在一个重复单元内只有红色的次像素亮，其他的次像素都为暗，下一时刻两个主像素内的每条数据线的信号重复^和t2时候的波形使该整个重复单元一直显不红色。
如下描述适用于上述像素结构的绿色显示的驱动方法
如图5所示，h时刻G1为高电平，其他扫描线为低电平，G1,R2^B2的薄膜晶体管打开，Si、S2, S3分别给Gp R2, B2传输数据，S1为正的低电平，S2为负的高电平，S3为正的高电平，G1亮，R2暗，B2暗。t2时刻G2为高电平，其他扫描线为低电平，R1、B” G2的薄膜晶体管打开，S1, S2, S3分别给RpBpG2传输数据，S1为负的高电平，S2为正的高电平，S3为负的低电平，R1暗，B1暗，G2亮。这样在一个重复单元内只有绿色的次像素亮，其他的次像素都为暗，下一时刻两个主像素内的每条数据线的信号重复^和t2时候的波形使该整个重复单元一直显示绿色。
如下描述适用于上述像素结构的蓝色显示的驱动方法
如图6所示，h时刻G1为高电平，其他扫描线为低电平，G1,R2^B2的薄膜晶体管打开，Sp S2, S3分别给Gp R2, B2传输数据，S1为正的高电平，S2为负的高电平，S3为正的低电平，G1暗，R2暗，B2亮。t2时刻G2为高电平，其他扫描线为低电平，R1、B” G2的薄膜晶体管打开，S1, S2, S3分别给RpBpG2传输数据，S1为负的高电平，S2为正的低电平，S3为负的高电平，R1暗，B1亮，G2暗。这样在一个重复单元内只有蓝色的次像素亮，其他的次像素都为暗，下一时刻两个主像素内的每条数据线的信号重复^和t2时候的波形使该整个重复单元一直显不蓝色。
以上驱动方法可以单独控制每个次像素区的颜色和亮度，实现显示红色、绿色或者蓝色，可见采用上述驱动方法驱动本发明实施例提供的双栅极驱动的横向排列的像素结构可以控制整个屏幕显示用户想要的颜色和图案。
图7示出了本发明实施例提供的一种双栅极驱动的横向排列的像素结构，与图2所示实施例不同之处在于第一数据线D1与薄膜晶体管T2和薄膜晶体管T3的源极电连接；薄膜晶体管T2的栅极与第一栅极线G1电连接；薄膜晶体管T3的栅极与第二栅极线G2电连接；第二数据线D2与薄膜晶体管T1和薄膜晶体管T6的源极电连接；薄膜晶体管T1的栅极与第一栅极线G1电连接；薄膜晶体管T6的栅极与第二栅极线G2电连接；第三数据线D3与薄膜晶体管T4和薄膜晶体管T5的源极电连接；薄膜晶体管T4的栅极与第一栅极线G1电连接；薄膜晶体管T5的栅极与第二栅极线G2电连接。图8示出了本发明实施例提供的另一种双栅极驱动的横向排列的像素结构，与图2所示实施例不同之处在于第一数据线D1与薄膜晶体管T1和薄膜晶体管T3的源极电连接；薄膜晶体管T1的栅极与第一栅极线G1电连接；薄膜晶体管T3的栅极与第二栅极线G2电连接；第二数据线D2与薄膜晶体管T2和薄膜晶体管T5的源极电连接；薄膜晶体管T2的栅极与第一栅极线G1电连接；薄膜晶体管T5的栅极与第二栅极线G2电连接；第三数据线D3与薄膜晶体管T4和薄膜晶体管T6的源极电连接；薄膜晶体管T4的栅极与第一栅极线G1电连接；薄膜晶体管T6的栅极与第二栅极线G2电连接。
图9示出了本发明实施例提供的另一种双栅极驱动的横向排列的像素结构，与图2所示实施例不同之处在于第一数据线D1与薄膜晶体管T1和薄膜晶体管T3的源极电连接；薄膜晶体管T1的栅极与第一栅极线G1电连接；薄膜晶体管T3的栅极与第二栅极线G2电连接；第二数据线D2与薄膜晶体管T2和薄膜晶体管T5的源极电连接；薄膜晶体管T5的栅极与第一栅极线G1电连接；薄膜晶体管T2的栅极与第二栅极线G2电连接；第三数据线D3与薄膜晶体管T4和薄膜晶体管T6的源极电连接；薄膜晶体管T4的栅极与第一栅极线G1电连接；薄膜晶体管T6的栅极与第二栅极线G2电连接。图10示出了本发明实施例提供的另一种双栅极驱动的横向排列的像素结构，与图2所示实施例不同之处在于第一主像素区位于第一数据线与第二数据线之间；第二主像素区位于第二数据线与第三数据线之间；两条栅极线和三条数据线交叉形成第一封闭区和第二封闭区；第二次像素区L2和第三次像素区L3位于第一封闭区内，第五次像素区L5和第六次像素区L6位于第二封闭区内。具体的，第一数据线D1与薄膜晶体管T1和薄膜晶体管T2的源极电连接；薄膜晶体管T1的栅极与第一栅极线G1电连接；薄膜晶体管T2的栅极与第二栅极线G2电连接；第二数据线D2与薄膜晶体管T3和薄膜晶体管T4的源极电连接；薄膜晶体管T3的栅极与第二栅极线G2电连接；薄膜晶体管T4的栅极与第一栅极线G1电连接；第三数据线D3与薄膜晶体管T5和薄膜晶体管T6的源极电连接；薄膜晶体管T5的栅极与第一栅极线G1电连接；薄膜晶体管T6的栅极与第二栅极线G2电连接。图11示出了本发明实施例提供的另一种双栅极驱动的横向排列的像素结构，与图2所示实施例不同之处在于第一主像素区位于第一数据线与第二数据线之间；第二主像素区位于第二数据线与第三数据线之间；两条栅极线和三条数据线交叉形成第一封闭区和第二封闭区；第一次像素区L1、第二次像素区L2和第三次像素区L3位于第一封闭区内，第四次像素区L4、第五次像素区L5和第六次像素区L6位于第二封闭区内。具体的，第一数据线D1与薄膜晶体管T1和薄膜晶体管T2的源极电连接；薄膜晶体管T1的栅极与第一栅极线G1电连接；薄膜晶体管T2的栅极与第二栅极线G2电连接；第二数据线D2与薄膜晶体管T3和薄膜晶体管T4的源极电连接；薄膜晶体管T4的栅极与第一栅极线G1电连接；薄膜晶体管T3的栅极与第二栅极线G2电连接；第三数据线D3与薄膜晶体管T5和薄膜晶体管T6的源极电连接；薄膜晶体管T5的栅极与第一栅极线G1电连接；薄膜晶体管T6的栅极与第二栅极线62电连接。
图12示出了本发明实施例提供的另一种双栅极驱动的横向排列的像素结构，与图2所示实施例不同之处在于第一主像素区位于第一数据线的外侧，其中，第一数据线的外侧为第一数据线的背向第二数据线的一侧；第二主像素区位于第二数据线与第三数据线之间，具体的，第一数据线D1与薄膜晶体管T1和薄膜晶体管T2的源极电连接；薄膜晶体管T1的栅极与第一栅极线G1电连接；薄膜晶体管T2的栅极与第二栅极线G2电连接；第二数据线D2与薄膜晶体管T3和薄膜晶体管T4的源极电连接；薄膜晶体管T4的栅极与第一栅极线G1电连接；薄膜晶体管T3的栅极与第二栅极线G2电连接；第三数据线D3与薄膜晶体管T5和薄膜晶体管T6的源极电连接；薄膜晶体管T5的栅极与第一栅极线G1电连接；薄膜晶体管T6的栅极与第二栅极线G2电连接。图13示出了本发明实施例提供的另一种双栅极驱动的横向排列的像素结构，与图2所示实施例不同之处在于第一主像素区位于第一数据线的外侧，其中，第一数据线的外侧为第一数据线的背向第二数据线的一侧；第二主像素区位于第三数据线的外侧，其中，第三数据线的外侧为第三数据线的背向第二数据线的一侧；具体的，第一数据线D1与薄膜晶体管T1和薄膜晶体管T2的源极电连接；薄膜晶体管T1的栅极与第一栅极线G1电连接；薄膜晶体管T2的栅极与第二栅极线G2电连接；第二数据线D2与薄膜晶体管T3和薄膜晶体管T4的源极电连接；薄膜晶体管T4的栅极与第一栅极线G1电连接；薄膜晶体管T3的栅极与第二栅极线G2电连接；第三数据线D3与薄膜晶体管T5和薄膜晶体管T6的源极电连接；薄膜晶体管T5的栅极与第一栅极线G1电连接；薄膜晶体管T6的栅极与第二栅极线G2电连接。需要说明的是，上述各实施例提供的双栅极驱动的横向排列的像素结构中的次像素区的可以为长方形区域，此时，长方形区域的长边与栅极线平行，长方形区域的短边与数据线平行；或者，次像素区为非长方形区域，不影响本发明的实现。本发明所描述的实例中栅极线、数据线、第一主像素区、第二主像素区间的位置变换及薄膜晶体管的连接关系仅为最佳实例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下所获得的所有其他实施例均属于本发明的保护范围。本发明上述各实施例提供的双栅极驱动的横向排列的像素结构包括双栅极驱动的横向排列的像素结构，其中，每条数据线分别与两个薄膜晶体管的源极电连接；与同一条数据线电连接的两个薄膜晶体管的栅极分别与不同的栅极线电连接。采用这种像素结构，对于分辨率为mXn的屏，其需要的栅极线为2m条，其需要的数据线为3n/2条，这样，每条栅极线驱动时间缩短为单栅极驱动的竖屏横用的像素横向排列方式的二分之一，当分辨率比较高时普通的TFT也可以达到驱动要求，适于广泛应用。进一步的，本发明实施例提供的像素结构与现有的双栅极驱动的像素纵向排列方式所需要的栅极线和数据线相同，这样，源极驱动芯片、栅极驱动芯片的个数也相同，每条栅极线的驱动时间和驱动方式也可以相同，显示面板尺寸也可以相同，所以利用现有的双栅极驱动的纵向排列的像素结构的生产工艺就可以生产出本发明实施例提供的双栅极驱动的横向排列的像素结构。基于本发明提供的上述双栅极驱动的横向排列的像素结构，本发明还提供一种显不面板，包括第一基板、第二基板和位于第一基板和第二基板之间的液晶层，其中，所述第一基板上设置有上述双栅极驱动的横向排列的像素结构。其中，第一基板可以是TFT基板； 第二基板可以是彩色滤光片(Color filter, CF)基板。
以上对本发明实施例所提供的双栅极驱动的横向排列的像素结构及显示面板进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式
及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
权利要求
1.一种双栅极驱动的横向排列的像素结构，其特征在于，包括 水平相邻的两个主像素区，其中，每个主像素区分别包括垂直相邻的三个次像素区； 六个薄膜晶体管，分别设置于对应的次像素区内； 两条栅极线和三条数据线； 其中，每条数据线分别与两个薄膜晶体管的源极电连接，其中，不同的数据线所电连接的薄膜晶体管不同；与同一条数据线电连接的两个薄膜晶体管的栅极分别与不同的栅极线电连接。
2.根据权利要求I所述的双栅极驱动的横向排列的像素结构，其特征在于，次像素区为长方形区域，所述长方形区域的长边与栅极线平行。
3.根据权利要求I所述的双栅极驱动的横向排列的像素结构，其特征在于， 两条栅极线包括第一栅极线和第二栅极线；三条数据线包括顺序排列的第一数据线、第二数据线和第三数据线； 次像素区包括第一边和第二边； 所述第一栅极线和第二栅极线与次像素区的第一边平行，且分别设置于每个主像素区内的三个次像素区之间或者设置于各次像素区之外。
4.根据权利要求I所述的双栅极驱动的横向排列的像素结构，其特征在于， 两条栅极线包括第一栅极线和第二栅极线；三条数据线包括顺序排列的第一数据线、第二数据线和第三数据线； 次像素区包括第一边和第二边； 所述第一数据线、第二数据线和第三数据线与次像素区的第二边平行，且分别设置于所述像素单元的两个主像素区之间或者设置于两个主像素区之外。
5.根据权利要求3或者4所述的双栅极驱动的横向排列的像素结构，其特征在于， 水平相邻的两个主像素区包括第一主像素区和第二主像素区； 第一主像素区位于第一数据线与第二数据线之间； 第二主像素区位于第二数据线与第三数据线之间； 两条栅极线和三条数据线交叉形成第一封闭区和第二封闭区； 其中， 第一主像素区有一个次像素区位于第一封闭区内，第二主像素区有一个次像素区位于第二封闭区内； 或者， 第一主像素区中垂直相邻的二个次像素区位于第一封闭区内，第二主像素区中垂直相邻的二个次像素区位于第二封闭区内； 或者， 第一主像素区中垂直相邻的三个次像素区位于第一封闭区内，第二主像素区中垂直相邻的三个次像素区位于第二封闭区内。
6.根据权利要求3或者4所述的双栅极驱动的横向排列的像素结构，其特征在于， 水平相邻的两个主像素区包括第一主像素区和第二主像素区； 第二主像素区位于第二数据线与第三数据线之间； 第一主像素区位于第一数据线的外侧，所述第一数据线的外侧是第一数据线背向第二数据线的一侧。
7.根据权利要求3或者4所述的双栅极驱动的横向排列的像素结构，其特征在于， 水平相邻的两个主像素区包括第一主像素区和第二主像素区； 第一主像素区位于第一数据线的外侧，所述第一数据线的外侧是第一数据线背向第二数据线的一侧； 第二主像素区位于第三数据线的外侧，所述第三数据线的外侧是第三数据线背向第二数据线的一侧。
8.根据权利要求I至4任一项所述的双栅极驱动的横向排列的像素结构，其特征在于， 还包括像素电极，和与像素电极部分重迭构成存储电容的公共电极线，其中，像素电极覆盖在次像素区的透光区上。
9.根据权利要求8所述的双栅极驱动的横向排列的像素结构，其特征在于， 所述公共电极线包括分别与栅极线平行的第一公共电极线和第二公共电极线； 或者， 所述公共电极线包括分别与数据线平行的第一公共电极线、第二公共电极线和第三公共电极线。
10.一种显不面板，包括第一基板、第二基板和位于第一基板和第二基板之间的液晶层，其中，所述第一基板上设置有权利要求I至9所述的任意一个双栅极驱动的横向排列的像素结构。
11.一种双栅极驱动的横向排列的驱动方法，其特征在于，适用于权利要求I至9所述的任意一个双栅极驱动的横向排列的像素结构，其包括 在第一时刻，两条栅极线中的第一栅极线为高电平，两条栅极线中的第二栅极线为低电平，与所述第一栅极线电连接的薄膜晶体管打开；三条数据线分别为与自己电连接的薄膜晶体管供电； 在第二时刻，所述第二栅极线为高电平，所述第一栅极线为低电平，与所述第二栅极线电连接的薄膜晶体管打开，三条数据线分别为与自己电连接的薄膜晶体管供电。
全文摘要
本发明公开了一种双栅极驱动的横向排列的像素结构及显示面板，其中双栅极驱动的横向排列的像素结构包括水平相邻的两个主像素区，每个主像素区分别包括垂直相邻的三个次像素区；六个薄膜晶体管，分别设置于对应的次像素区内；两条栅极线和三条数据线；其中，每条数据线分别与两个薄膜晶体管的源极电连接，不同的数据线所电连接的薄膜晶体管不同；与同一条数据线电连接的两个薄膜晶体管的栅极分别与不同的栅极线电连接。使用该方案，能够使当分辨率比较高时普通的TFT也可以达到驱动要求，且利用现有双栅极驱动纵向排列像素结构的生产工艺就可以生产出本发明提供的像素结构。
文档编号G09G3/36GK102930809SQ20111023178
公开日2013年2月13日 申请日期2011年8月12日 优先权日2011年8月12日
发明者夏志强, 陈晨, 黄忠守, 周思思 申请人:上海中航光电子有限公司
最新回复(0)