像素电路及其驱动方法、显示面板的制作方法
专利名称：像素电路及其驱动方法、显示面板的制作方法
技术领域：
本发明涉及有机发光显示技术领域，特别涉及一种像素电路及其驱动方法、显示面板。
背景技术：
有源矩阵有机发光二极体面板(ActiveMatrix/Organic Light Emitting Diode,AMOLED)能够发光是由驱动薄膜场效应晶体管(Thin Film Transistor, TFT)在饱和状态时产生的电流所驱动，因为输入相同的灰阶电压时，不同的临界电压会产生不同的驱动电流，造成电流的不一致性。低温多晶娃技术(Low Temperature Poly-silicon, LTPS)制程上Vth的均匀性非常差，同时Vth也有漂移，因此，传统的2T1C电路亮度均匀性很差。图I为传统的采用2个TFT晶体管，I个电容组成的电压驱动型像素电路结构(2T1C)。其中开关管T2将数据线上的电压传输到驱动管Tl的栅极，驱动管Tl将这个数据电压转化为相应的电流供给OLED器件，在正常工作时，驱动管Tl应处于饱和区，在一行的
扫描时间内提供恒定电流。其电流可表示为
IW9Ioled = —//Cox — (Vdata - Voled - Vthn )其中ii n为载流子迁移率，Cox为栅氧化层电容，W/L为晶体管宽长比，Vdata为数据电压，Voled为OLED工作电压，为所有像素单元共享，Vthn为晶体管Tl的阈值电压。由上式可知，如果不同像素单元之间的Vthn不同，则电流存在差异。如果像素的Vthn随时间发生漂移，则可能造成先后电流不同，导致残影。且由于OLED器件非均匀性引起OLED工作电压不同，也会导致电流差异。最终会导致亮度均匀性很差，显示效果不好。
发明内容
(一 )要解决的技术问题本发明要解决的技术问题是如何精确地补偿驱动晶体管的阈值电压漂移，以控制流过OLED的电流的均匀性。( 二 )技术方案为解决上述技术问题，本发明提供了一种像素电路，包括栅线、数据线、电源线、第一信号线、第二信号线、接地极、驱动晶体管、第一开关晶体管、第二开关晶体管、第三开关晶体管、第四开关晶体管、第一存储电容、第二存储电容和OLED器件，所述第一开关晶体管的栅极连接所述栅线，源极连接所述数据线，漏极连接第一存储电容的第一端；所述第三开关晶体管的栅极连接所述栅线，源极连接所述电源线，漏极连接所述第二存储电容的第一端；所述驱动晶体管的栅极连接所述第一存储电容的第二端和第二存储电容的第二端，源极连接所述第二存储电容的第一端和所述OLED器件的阴极，用于为所述OLED器件提供驱动电流，所述OLED器件阳极连接所述电源线；所述第二开关晶体管用于根据所述第一信号线控制所述驱动晶体管的栅极和漏极的通断，所述第四开关晶体管用于根据所述第二信号线控制所述驱动晶体管的漏极和所述接地极的通断。其中，所述第二开关晶体管的栅极连接第一信号线，源极连接所述驱动晶体管的栅极，漏极连接所述驱动晶体管的漏极。其中，所述第四开关晶体管的栅极连接第二信号线，源极连接接地极，漏极连接所述驱动晶体管的漏极。其中，所述驱动晶体管、第一开关晶体管、第二开关晶体管、第三开关晶体管及第四开关晶体管均为P型TFT。
本发明还提供了一种上述任一项所述的像素电路的驱动方法，包括以下步骤SI :分别施加低电压至栅线、第一信号线和第二信号线，导通所述第一开关晶体管、第二开关晶体管、第三开关晶体管、第四开关晶体管，施加高电压至数据线，使得所述驱动晶体管达到饱和状态；S2:施加一高电压至所述第二信号线，关断所述第四开关晶体管，第一存储电容放电，使得第二存储电容充电至所述驱动晶体管的阈值电压；S3:施加一高电压至所述第一信号线，关断所述第二开关晶体管，施加一低电压至所述数据线；S4:施加一高电压至所述栅线，关断所述第一开关晶体管和第三开关晶体管，施加一低电压至所述第二信号线，导通所述第四开关晶体管，利用存储在所述第二存储电容的电压驱动所述OLED器件发光。本发明还提供了一种显示面板，包括上述任一项所述的像素电路。其中，所述像素电路形成在阵列基板上，所述阵列基板上设置有多条数据线和栅线，所述多条数据线和栅线限定了多个所述的像素电路；所述阵列基板还包括驱动芯片，用于为所述栅线、数据线、第一信号线和第二信号线提供时序信号，为电源线提供电源信号。(三)有益效果通过本发明的像素电路及其驱动方法有效地补偿了 P型TFT驱动管的阈值电压的非均匀性，改善了流过OLED的电流的均匀性，达到了更好的显示效果。
图I是现有技术中的2T1C像素电路结构示意图；图2是本发明实施例的一种像素电路结构示意图；图3是驱动图2中电路的时序信号图；图4是图2中电路工作过程中各阶段的等效电路图。
具体实施例方式下面结合附图和实施例，对本发明的具体实施方式
作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。实施例I
本实施例中采用5T2C电路通过补偿Vth，使得驱动管的I = K (Vgs-Vth)2和驱动晶体管的阈值电压Vth无关，达到流过OLED的电流一致，改善均匀性。具体如图2所示，本实施例的像素电路包括栅线SCAN、数据线DATA、电源线V、第一信号线CR1、第二信号线CR2、接地极GND、第一开关晶体管Tl、第二开关晶体管T2、第三开关晶体管T3、第四开关晶体管T4、驱动晶体管DTFT、第一存储电容Cl、第二存储电容C2和OLED器件。其中，5个晶体管都为P型晶体管。
第一开关晶体管Tl的栅极连接栅线SCAN，源极连接数据线DATA，漏极连接第一存储电容Cl的第一端，在预充和补偿阶段，根据栅线SCAN的控制信号向第一存储电容Cl提供数据线DATA的电压Vdata。第三开关晶体管T3的栅极连接栅线SCAN，源极连接电源线V,漏极连接第二存储电容C2的第一端，在预充和补偿阶段，根据栅线SCAN的控制信号向第二存储电容C2提供电源电压VDD。驱动晶体管DTFT的栅极连接第一存储电容Cl的第二端和第二存储电容C2的第二端，源极连接第二存储电容C2的第一端和OLED器件的阴极，用于为OLED器件提供驱动电流，OLED器件阳极连接电源线V。第一存储电容Cl在补偿阶段时通过驱动晶体管DTFT放电，使得A、B点间的电压为驱动晶体管DTFT的阈值电压，此时，第二存储电容C2的电压也为驱动晶体管DTFT的阈值电压。第二开关晶体管T2用于根据第一信号线CRl控制驱动晶体管DTFT的栅极和漏极的通断，本实施例中，第二开关晶体管T2的栅极连接第一信号线CR1，源极连接驱动晶体管DTFT的栅极，漏极连接驱动晶体管DTFT的漏极。第四开关晶体管T4用于根据第二信号线CR2控制驱动晶体管DTFT的漏极和接地极GND的通断，本实施例中，第四开关晶体管T4的栅极连接第二信号线CR2，源极连接接地极GND，漏极连接驱动晶体管DTFT的漏极。本实施例还提供了上述像素电路的驱动方法。如图3所示，为驱动该电路的时序信号图，可看出包括(a) ⑷四个阶段。阶段(a)，其等效电路图如图4中(a)所示。栅线SCAN的信号、第一信号线CRl的信号、第二信号线CR2的信号均为低电压，第一开关晶体管Tl、第二开关晶体管T2、第三开关晶体管T3、第四开关晶体管T4都导通，数据线DATA的信号Vdata输入高电压Vh。此时，A点电压VA为GND的电压，B点电压VB为电源线V的电压VDD，C点电压VC为Vh，驱动晶体管DTFT的栅源电压Vgs = VAB = -VDD,远小于Vth，驱动晶体管DTFT为饱和状态。第一存储电容Cl的电压为Vh，第二存储电容C2的电压为VDD。阶段(b)，其等效电路图如图4中(b)所示。第二信号线CR2的信号变为高电压，第四开关晶体管T4关闭，断开A点与GND的连接，B点电压保持为电源线V的电压VDD。此时，驱动晶体管DTFT等效为一个二极体，第一存储电容Cl通过驱动晶体管DTFT开始放电，直至VAB等于驱动晶体管DTFT的阈值电压Vth。A点电压为VB+Vth = VDD+Vth，第一存储电容 Cl 两端电压为 Vcl = VC-VA = Vh-Vth-VDD。阶段(c)，其等效电路图如图4中(C)所示。第一信号线CRl的信号变为高电压，第二开关晶体管T2关闭，数据线DATA信号写入低电压Vl，由于C点电压突变为Vl (VI < Vh)，A点电压会由VDD+Vth下降为VDD+Vth+(Vl-Vh) X cl/(cl+c2)，B点电压仍为VDD，此时第二存储电容C2两端电压为Vc2 = VA-VB = Vth+(Vl-Vh) Xcl/(cl+c2)，cl和c2分别为第一存储电容Cl和第二存储电容C2的电容值。A点电压变化推导如下根据电荷守恒，即在第一存储电容Cl和第二存储电容C2连通的电极A点，没有电荷的增加或减少。假设在阶段(b)，A点电压为VA，VA = VDD+Vth ；阶段(c)A点电压为VA'，B点电压保持VDD。在阶段(b)时，A点电荷 Q = cl (Vh-VA)+c2 (VB-VA) = cl [Vh- (VDD+Vth)]+c2 [VDD- (VDD+Vth) ] = cI (Vh-VDD-Vth) -c2 X Vth ;在阶段(c)时，A 点电荷 Q =cl(Vdata-VA' )+c2(VB-VA' ) = cl(Vl-VA' )+c2(VDD-VA')由电荷守恒可知，阶段(b)时的A点电荷与阶段(C)时的A点电荷相等，SP cl (Vh-VDD-Vth)-c2XVth = cl (Vl-VA' )+c2(VDD-VA')，便可推出阶段(c)时的 A 点电压 VA' = VDD+Vth+ (Vl-Vh) Xcl/(cl+c2)。阶段(d)，其等效电路图如图4中(d)所示。栅线SCAN的信号变为高电压，第二信号线CR2的信号变为低电压，第一开关晶体管Tl、第三开关晶体管T3关闭，第四开关晶体管T4导通，驱动晶体管DTFT工作，OLED器件开始发光，B点电压变为VDD-Vth_oled。由于第 二存储电容C2的电压保持作用，保持驱动晶体管DTFT的栅源电压Vgs不变，相应的A点电压会变为Vth+(Vl-Vh) Xcl/(cl+c2)+VDD-Vth_oled，驱动晶体管 5 的栅源电压 Vgs = VAB=Vth+(Vl-Vh) Xcl/(cl+c2)，即为第二存储电容C2的电压。由该电压驱动OLED器件，此时流过 OLED 器件的电流为I = K(Vgs-Vth)2 = K[Vth+(Vl-Vh) X cl/(cl+c2)-Vth)2 =K[ (Vl-Vh) Xcl/(cl+c2)]2，该电流I使OLED开始发光，直到下一帧。其中WK = W/LXCXu，W是驱动晶体管DTFT沟道的宽度，L是驱动晶体管DTFT沟道的长度，C是驱动晶体管DTFT沟道与栅极间的电容，u是驱动晶体管DTFT沟道的载流子迁移率。由上述电流I的公式可看出，其中没有出现Vth，即I和驱动晶体管DTFT的阈值电压Vth没有关系。另外，电路中流过OLED的电流只与输入的数据线电压Vh、VI及电容有关，保持驱动晶体管DTFT工作在饱和区，驱动电流不受电源线IR-Dix)p(内阻压降)影响。因此，本实施例中的像素电路可以改善电流的均匀性，达到亮度的均匀，提高显示效果。实施例2本实施例中提供了一种显示面板，包括实施例I中的像素电路，该像素电路形成在阵列基板上，该阵列基板上设置有多条数据线和栅线，多条数据线和栅线限定了多个上述的像素电路；阵列基板还包括驱动芯片，用于为栅线、数据线、第一信号线和第二信号线提供时序信号，为电源线提供电源信号。以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。
权利要求
1.一种像素电路，包括栅线、数据线、电源线、第一信号线、第二信号线、接地极、驱动晶体管、第一开关晶体管、第二开关晶体管、第三开关晶体管、第四开关晶体管、第一存储电容、第二存储电容和OLED器件，其特征在于， 所述第一开关晶体管的栅极连接所述栅线，源极连接所述数据线，漏极连接第一存储电容的第一端； 所述第三开关晶体管的栅极连接所述栅线，源极连接所述电源线，漏极连接所述第二存储电容的第一端； 所述驱动晶体管的栅极连接所述第一存储电容的第二端和第二存储电容的第二端，源极连接所述第二存储电容的第一端和所述OLED器件的阴极，用于为所述OLED器件提供驱动电流，所述OLED器件阳极连接所述电源线； 所述第二开关晶体管用于根据所述第一信号线控制所述驱动晶体管的栅极和漏极的通断，所述第四开关晶体管用于根据所述第二信号线控制所述驱动晶体管的漏极和所述接 地极的通断。
2.如权利要求I所述的像素电路，其特征在于，所述第二开关晶体管的栅极连接第一信号线，源极连接所述驱动晶体管的栅极，漏极连接所述驱动晶体管的漏极。
3.如权利要求I所述的像素电路，其特征在于，所述第四开关晶体管的栅极连接第二信号线，源极连接接地极，漏极连接所述驱动晶体管的漏极。
4.如权利要求I 3中任一项所述的像素电路，其特征在于，所述驱动晶体管、第一开关晶体管、第二开关晶体管、第三开关晶体管及第四开关晶体管均为P型TFT。
5.一种如权利要求I 4中任一项所述的像素电路的驱动方法，包括以下步骤 SI :分别施加低电压至栅线、第一信号线和第二信号线，导通所述第一开关晶体管、第二开关晶体管、第三开关晶体管、第四开关晶体管，施加高电压至数据线，使得所述驱动晶体管达到饱和状态； S2:施加一高电压至所述第二信号线，关断所述第四开关晶体管，第一存储电容放电，使得第二存储电容充电至所述驱动晶体管的阈值电压； S3:施加一高电压至所述第一信号线，关断所述第二开关晶体管，施加一低电压至所述数据线； S4 :施加一高电压至所述栅线，关断所述第一开关晶体管和第三开关晶体管，施加一低电压至所述第二信号线，导通所述第四开关晶体管，利用存储在所述第二存储电容的电压驱动所述OLED器件发光。
6.一种显示面板，其特征在于，包括权利要求I 4中任一项所述的像素电路。
7.如权利要求6所述的显示面板，其特征在于，所述像素电路形成在阵列基板上，所述阵列基板上设置有多条数据线和栅线，所述多条数据线和栅线限定了多个所述的像素电路；所述阵列基板还包括驱动芯片，用于为所述栅线、数据线、第一信号线和第二信号线提供时序信号，为电源线提供电源信号。
全文摘要
本发明公开了一种像素电路，涉及有机发光显示技术领域，该电路的第一开关晶体管的栅极连接栅线，源极连接数据线，漏极连接第一存储电容的第一端；第三开关晶体管的栅极连接栅线，源极连接电源线，漏极连接第二存储电容的第一端；驱动晶体管的栅极连接第一存储电容的第二端和第二存储电容的第二端，源极连接第二存储电容的第一端和OLED器件的阴极，用于为OLED器件提供驱动电流，OLED器件阳极连接电源线。还公开了一种驱动方法及有机发光显示面板。本发明通过补偿驱动晶体管的阈值电压的漂移，改善了流过OLED器件电流的均匀性，提高了显示效果。
文档编号G09G3/32GK102654973SQ201110233149
公开日2012年9月5日 申请日期2011年8月15日 优先权日2011年8月15日
发明者吴博, 祁小敬, 谭文, 高永益 申请人:京东方科技集团股份有限公司, 成都京东方光电科技有限公司
技术领域：
本发明涉及有机发光显示技术领域，特别涉及一种像素电路及其驱动方法、显示面板。
背景技术：
有源矩阵有机发光二极体面板(ActiveMatrix/Organic Light Emitting Diode,AMOLED)能够发光是由驱动薄膜场效应晶体管(Thin Film Transistor, TFT)在饱和状态时产生的电流所驱动，因为输入相同的灰阶电压时，不同的临界电压会产生不同的驱动电流，造成电流的不一致性。低温多晶娃技术(Low Temperature Poly-silicon, LTPS)制程上Vth的均匀性非常差，同时Vth也有漂移，因此，传统的2T1C电路亮度均匀性很差。图I为传统的采用2个TFT晶体管，I个电容组成的电压驱动型像素电路结构(2T1C)。其中开关管T2将数据线上的电压传输到驱动管Tl的栅极，驱动管Tl将这个数据电压转化为相应的电流供给OLED器件，在正常工作时，驱动管Tl应处于饱和区，在一行的
扫描时间内提供恒定电流。其电流可表示为
IW9Ioled = —//Cox — (Vdata - Voled - Vthn )其中ii n为载流子迁移率，Cox为栅氧化层电容，W/L为晶体管宽长比，Vdata为数据电压，Voled为OLED工作电压，为所有像素单元共享，Vthn为晶体管Tl的阈值电压。由上式可知，如果不同像素单元之间的Vthn不同，则电流存在差异。如果像素的Vthn随时间发生漂移，则可能造成先后电流不同，导致残影。且由于OLED器件非均匀性引起OLED工作电压不同，也会导致电流差异。最终会导致亮度均匀性很差，显示效果不好。
发明内容
(一 )要解决的技术问题本发明要解决的技术问题是如何精确地补偿驱动晶体管的阈值电压漂移，以控制流过OLED的电流的均匀性。( 二 )技术方案为解决上述技术问题，本发明提供了一种像素电路，包括栅线、数据线、电源线、第一信号线、第二信号线、接地极、驱动晶体管、第一开关晶体管、第二开关晶体管、第三开关晶体管、第四开关晶体管、第一存储电容、第二存储电容和OLED器件，所述第一开关晶体管的栅极连接所述栅线，源极连接所述数据线，漏极连接第一存储电容的第一端；所述第三开关晶体管的栅极连接所述栅线，源极连接所述电源线，漏极连接所述第二存储电容的第一端；所述驱动晶体管的栅极连接所述第一存储电容的第二端和第二存储电容的第二端，源极连接所述第二存储电容的第一端和所述OLED器件的阴极，用于为所述OLED器件提供驱动电流，所述OLED器件阳极连接所述电源线；所述第二开关晶体管用于根据所述第一信号线控制所述驱动晶体管的栅极和漏极的通断，所述第四开关晶体管用于根据所述第二信号线控制所述驱动晶体管的漏极和所述接地极的通断。其中，所述第二开关晶体管的栅极连接第一信号线，源极连接所述驱动晶体管的栅极，漏极连接所述驱动晶体管的漏极。其中，所述第四开关晶体管的栅极连接第二信号线，源极连接接地极，漏极连接所述驱动晶体管的漏极。其中，所述驱动晶体管、第一开关晶体管、第二开关晶体管、第三开关晶体管及第四开关晶体管均为P型TFT。
本发明还提供了一种上述任一项所述的像素电路的驱动方法，包括以下步骤SI :分别施加低电压至栅线、第一信号线和第二信号线，导通所述第一开关晶体管、第二开关晶体管、第三开关晶体管、第四开关晶体管，施加高电压至数据线，使得所述驱动晶体管达到饱和状态；S2:施加一高电压至所述第二信号线，关断所述第四开关晶体管，第一存储电容放电，使得第二存储电容充电至所述驱动晶体管的阈值电压；S3:施加一高电压至所述第一信号线，关断所述第二开关晶体管，施加一低电压至所述数据线；S4:施加一高电压至所述栅线，关断所述第一开关晶体管和第三开关晶体管，施加一低电压至所述第二信号线，导通所述第四开关晶体管，利用存储在所述第二存储电容的电压驱动所述OLED器件发光。本发明还提供了一种显示面板，包括上述任一项所述的像素电路。其中，所述像素电路形成在阵列基板上，所述阵列基板上设置有多条数据线和栅线，所述多条数据线和栅线限定了多个所述的像素电路；所述阵列基板还包括驱动芯片，用于为所述栅线、数据线、第一信号线和第二信号线提供时序信号，为电源线提供电源信号。(三)有益效果通过本发明的像素电路及其驱动方法有效地补偿了 P型TFT驱动管的阈值电压的非均匀性，改善了流过OLED的电流的均匀性，达到了更好的显示效果。
图I是现有技术中的2T1C像素电路结构示意图；图2是本发明实施例的一种像素电路结构示意图；图3是驱动图2中电路的时序信号图；图4是图2中电路工作过程中各阶段的等效电路图。
具体实施例方式下面结合附图和实施例，对本发明的具体实施方式
作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。实施例I
本实施例中采用5T2C电路通过补偿Vth，使得驱动管的I = K (Vgs-Vth)2和驱动晶体管的阈值电压Vth无关，达到流过OLED的电流一致，改善均匀性。具体如图2所示，本实施例的像素电路包括栅线SCAN、数据线DATA、电源线V、第一信号线CR1、第二信号线CR2、接地极GND、第一开关晶体管Tl、第二开关晶体管T2、第三开关晶体管T3、第四开关晶体管T4、驱动晶体管DTFT、第一存储电容Cl、第二存储电容C2和OLED器件。其中，5个晶体管都为P型晶体管。
第一开关晶体管Tl的栅极连接栅线SCAN，源极连接数据线DATA，漏极连接第一存储电容Cl的第一端，在预充和补偿阶段，根据栅线SCAN的控制信号向第一存储电容Cl提供数据线DATA的电压Vdata。第三开关晶体管T3的栅极连接栅线SCAN，源极连接电源线V,漏极连接第二存储电容C2的第一端，在预充和补偿阶段，根据栅线SCAN的控制信号向第二存储电容C2提供电源电压VDD。驱动晶体管DTFT的栅极连接第一存储电容Cl的第二端和第二存储电容C2的第二端，源极连接第二存储电容C2的第一端和OLED器件的阴极，用于为OLED器件提供驱动电流，OLED器件阳极连接电源线V。第一存储电容Cl在补偿阶段时通过驱动晶体管DTFT放电，使得A、B点间的电压为驱动晶体管DTFT的阈值电压，此时，第二存储电容C2的电压也为驱动晶体管DTFT的阈值电压。第二开关晶体管T2用于根据第一信号线CRl控制驱动晶体管DTFT的栅极和漏极的通断，本实施例中，第二开关晶体管T2的栅极连接第一信号线CR1，源极连接驱动晶体管DTFT的栅极，漏极连接驱动晶体管DTFT的漏极。第四开关晶体管T4用于根据第二信号线CR2控制驱动晶体管DTFT的漏极和接地极GND的通断，本实施例中，第四开关晶体管T4的栅极连接第二信号线CR2，源极连接接地极GND，漏极连接驱动晶体管DTFT的漏极。本实施例还提供了上述像素电路的驱动方法。如图3所示，为驱动该电路的时序信号图，可看出包括(a) ⑷四个阶段。阶段(a)，其等效电路图如图4中(a)所示。栅线SCAN的信号、第一信号线CRl的信号、第二信号线CR2的信号均为低电压，第一开关晶体管Tl、第二开关晶体管T2、第三开关晶体管T3、第四开关晶体管T4都导通，数据线DATA的信号Vdata输入高电压Vh。此时，A点电压VA为GND的电压，B点电压VB为电源线V的电压VDD，C点电压VC为Vh，驱动晶体管DTFT的栅源电压Vgs = VAB = -VDD,远小于Vth，驱动晶体管DTFT为饱和状态。第一存储电容Cl的电压为Vh，第二存储电容C2的电压为VDD。阶段(b)，其等效电路图如图4中(b)所示。第二信号线CR2的信号变为高电压，第四开关晶体管T4关闭，断开A点与GND的连接，B点电压保持为电源线V的电压VDD。此时，驱动晶体管DTFT等效为一个二极体，第一存储电容Cl通过驱动晶体管DTFT开始放电，直至VAB等于驱动晶体管DTFT的阈值电压Vth。A点电压为VB+Vth = VDD+Vth，第一存储电容 Cl 两端电压为 Vcl = VC-VA = Vh-Vth-VDD。阶段(c)，其等效电路图如图4中(C)所示。第一信号线CRl的信号变为高电压，第二开关晶体管T2关闭，数据线DATA信号写入低电压Vl，由于C点电压突变为Vl (VI < Vh)，A点电压会由VDD+Vth下降为VDD+Vth+(Vl-Vh) X cl/(cl+c2)，B点电压仍为VDD，此时第二存储电容C2两端电压为Vc2 = VA-VB = Vth+(Vl-Vh) Xcl/(cl+c2)，cl和c2分别为第一存储电容Cl和第二存储电容C2的电容值。A点电压变化推导如下根据电荷守恒，即在第一存储电容Cl和第二存储电容C2连通的电极A点，没有电荷的增加或减少。假设在阶段(b)，A点电压为VA，VA = VDD+Vth ；阶段(c)A点电压为VA'，B点电压保持VDD。在阶段(b)时，A点电荷 Q = cl (Vh-VA)+c2 (VB-VA) = cl [Vh- (VDD+Vth)]+c2 [VDD- (VDD+Vth) ] = cI (Vh-VDD-Vth) -c2 X Vth ;在阶段(c)时，A 点电荷 Q =cl(Vdata-VA' )+c2(VB-VA' ) = cl(Vl-VA' )+c2(VDD-VA')由电荷守恒可知，阶段(b)时的A点电荷与阶段(C)时的A点电荷相等，SP cl (Vh-VDD-Vth)-c2XVth = cl (Vl-VA' )+c2(VDD-VA')，便可推出阶段(c)时的 A 点电压 VA' = VDD+Vth+ (Vl-Vh) Xcl/(cl+c2)。阶段(d)，其等效电路图如图4中(d)所示。栅线SCAN的信号变为高电压，第二信号线CR2的信号变为低电压，第一开关晶体管Tl、第三开关晶体管T3关闭，第四开关晶体管T4导通，驱动晶体管DTFT工作，OLED器件开始发光，B点电压变为VDD-Vth_oled。由于第 二存储电容C2的电压保持作用，保持驱动晶体管DTFT的栅源电压Vgs不变，相应的A点电压会变为Vth+(Vl-Vh) Xcl/(cl+c2)+VDD-Vth_oled，驱动晶体管 5 的栅源电压 Vgs = VAB=Vth+(Vl-Vh) Xcl/(cl+c2)，即为第二存储电容C2的电压。由该电压驱动OLED器件，此时流过 OLED 器件的电流为I = K(Vgs-Vth)2 = K[Vth+(Vl-Vh) X cl/(cl+c2)-Vth)2 =K[ (Vl-Vh) Xcl/(cl+c2)]2，该电流I使OLED开始发光，直到下一帧。其中WK = W/LXCXu，W是驱动晶体管DTFT沟道的宽度，L是驱动晶体管DTFT沟道的长度，C是驱动晶体管DTFT沟道与栅极间的电容，u是驱动晶体管DTFT沟道的载流子迁移率。由上述电流I的公式可看出，其中没有出现Vth，即I和驱动晶体管DTFT的阈值电压Vth没有关系。另外，电路中流过OLED的电流只与输入的数据线电压Vh、VI及电容有关，保持驱动晶体管DTFT工作在饱和区，驱动电流不受电源线IR-Dix)p(内阻压降)影响。因此，本实施例中的像素电路可以改善电流的均匀性，达到亮度的均匀，提高显示效果。实施例2本实施例中提供了一种显示面板，包括实施例I中的像素电路，该像素电路形成在阵列基板上，该阵列基板上设置有多条数据线和栅线，多条数据线和栅线限定了多个上述的像素电路；阵列基板还包括驱动芯片，用于为栅线、数据线、第一信号线和第二信号线提供时序信号，为电源线提供电源信号。以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。
权利要求
1.一种像素电路，包括栅线、数据线、电源线、第一信号线、第二信号线、接地极、驱动晶体管、第一开关晶体管、第二开关晶体管、第三开关晶体管、第四开关晶体管、第一存储电容、第二存储电容和OLED器件，其特征在于， 所述第一开关晶体管的栅极连接所述栅线，源极连接所述数据线，漏极连接第一存储电容的第一端； 所述第三开关晶体管的栅极连接所述栅线，源极连接所述电源线，漏极连接所述第二存储电容的第一端； 所述驱动晶体管的栅极连接所述第一存储电容的第二端和第二存储电容的第二端，源极连接所述第二存储电容的第一端和所述OLED器件的阴极，用于为所述OLED器件提供驱动电流，所述OLED器件阳极连接所述电源线； 所述第二开关晶体管用于根据所述第一信号线控制所述驱动晶体管的栅极和漏极的通断，所述第四开关晶体管用于根据所述第二信号线控制所述驱动晶体管的漏极和所述接 地极的通断。
2.如权利要求I所述的像素电路，其特征在于，所述第二开关晶体管的栅极连接第一信号线，源极连接所述驱动晶体管的栅极，漏极连接所述驱动晶体管的漏极。
3.如权利要求I所述的像素电路，其特征在于，所述第四开关晶体管的栅极连接第二信号线，源极连接接地极，漏极连接所述驱动晶体管的漏极。
4.如权利要求I 3中任一项所述的像素电路，其特征在于，所述驱动晶体管、第一开关晶体管、第二开关晶体管、第三开关晶体管及第四开关晶体管均为P型TFT。
5.一种如权利要求I 4中任一项所述的像素电路的驱动方法，包括以下步骤 SI :分别施加低电压至栅线、第一信号线和第二信号线，导通所述第一开关晶体管、第二开关晶体管、第三开关晶体管、第四开关晶体管，施加高电压至数据线，使得所述驱动晶体管达到饱和状态； S2:施加一高电压至所述第二信号线，关断所述第四开关晶体管，第一存储电容放电，使得第二存储电容充电至所述驱动晶体管的阈值电压； S3:施加一高电压至所述第一信号线，关断所述第二开关晶体管，施加一低电压至所述数据线； S4 :施加一高电压至所述栅线，关断所述第一开关晶体管和第三开关晶体管，施加一低电压至所述第二信号线，导通所述第四开关晶体管，利用存储在所述第二存储电容的电压驱动所述OLED器件发光。
6.一种显示面板，其特征在于，包括权利要求I 4中任一项所述的像素电路。
7.如权利要求6所述的显示面板，其特征在于，所述像素电路形成在阵列基板上，所述阵列基板上设置有多条数据线和栅线，所述多条数据线和栅线限定了多个所述的像素电路；所述阵列基板还包括驱动芯片，用于为所述栅线、数据线、第一信号线和第二信号线提供时序信号，为电源线提供电源信号。
全文摘要
本发明公开了一种像素电路，涉及有机发光显示技术领域，该电路的第一开关晶体管的栅极连接栅线，源极连接数据线，漏极连接第一存储电容的第一端；第三开关晶体管的栅极连接栅线，源极连接电源线，漏极连接第二存储电容的第一端；驱动晶体管的栅极连接第一存储电容的第二端和第二存储电容的第二端，源极连接第二存储电容的第一端和OLED器件的阴极，用于为OLED器件提供驱动电流，OLED器件阳极连接电源线。还公开了一种驱动方法及有机发光显示面板。本发明通过补偿驱动晶体管的阈值电压的漂移，改善了流过OLED器件电流的均匀性，提高了显示效果。
文档编号G09G3/32GK102654973SQ201110233149
公开日2012年9月5日 申请日期2011年8月15日 优先权日2011年8月15日
发明者吴博, 祁小敬, 谭文, 高永益 申请人:京东方科技集团股份有限公司, 成都京东方光电科技有限公司
最新回复(0)