显示卡、多屏幕显示系统、以及多屏幕同步显示方法
专利名称：显示卡、多屏幕显示系统、以及多屏幕同步显示方法
技术领域：
本发明涉及多屏幕显示(Multi-screen Display)技术，特别是涉及显示卡 (Graphics card)装置、多屏幕显示系统、与多屏幕同步显示方法。
背景技术：
由于大型面板制作不易，市面上常以多个显示器组成一电视墙呈现超大型影像。 图IA示出了电视墙的一种实施方式，其中，电视墙100是由多个显示器组成，上述多个显示器的显示可由计算机的显示卡来控制，其中该计算机可以拥有单张或多张显示卡来控制所有显示器的显示。传统的多屏幕显示技术，常以多张显示卡来控制电视墙的多个显示器，并且在多张显示卡之间采用外接电缆(cable)来串接，如图IB所示，由其中的一张显示卡产生时钟信号Gen_CLK之后，上述时钟信号Gen_CLK便通过外接电缆传送至其他的显示卡，使上述多个显示器能同步工作。由于使用串接的方式外接电缆会占用大量空间，使系统的布局变得复杂，且通过外接电缆串接多张显示卡所传送的时钟信号会有衰减、杂讯干扰等问题，进而影响多个显示器的同步工作；如果多张显示卡的时钟信号不同步，则可能使显示画面产生裂痕或错乱的现象。因此，如何使电视墙100内所有显示器的显示同步，为本技术领域一项重要课题。
发明内容
本发明揭示一种显示卡、多屏幕显示系统、以及多屏幕同步显示方法。根据本发明一种实施方式所实现的一显示卡包括有一时钟缓冲器、一时钟合成器以及一显示芯片。该时钟缓冲器接收一主机板所供应的一第一时钟信号，以据以平行提供多个上述第一时钟信号。该时钟合成器负责接收该时钟缓冲器所平行提供的多个上述第一时钟信号其中之一，并根据所接收的该第一时钟信号生成一第二时钟信号。该显示芯片根据该第二时钟信号控制一组显示器的显像，使该组显示器的显像得以同步。根据本发明一种实施方式所实现的一多屏幕显示系统包括有一组显示器、一主机板以及一显示卡。该显示卡包括有一时钟缓冲器、一时钟合成器以及一显示芯片。该时钟缓冲器接收该主机板所供应的一第一时钟信号，以据以平行提供多个上述第一时钟信号。该时钟合成器负责接收该时钟缓冲器所平行提供的多个上述第一时钟信号其中之一，并根据所接收的该第一时钟信号生成一第二时钟信号。该显示芯片根据该第二时钟信号控制该组显示器的显像，使该组显示器的显像得以同步。根据本发明一种实施方式所实现的一种在一显示卡中进行的多屏幕同步显示方法，包括以下步骤。首先，接收一主机板所供应的一第一时钟信号，以据以平行提供多个上述第一时钟信号，再根据所产生的多个上述第一时钟信号的其中之一生成一第二时钟信号，其中该第一时钟信号的振荡频率大于该第二时钟信号的振荡频率。接着，基于该第二时钟信号产生一组显示时钟信号，并且根据该组显示时钟信号控制一组显示器的显像，使该组显示器的显像得以同步。
根据本发明一种实施方式所实现的一种在一多屏幕显示系统中进行的多屏幕同步显示方法，其中该多屏幕显示系统包括多个显示卡，包括以下步骤。首先，令这些显示卡皆接收一主机板所供应的一第一时钟信号，以各自平行产生多个上述第一时钟信号，再令这些显示卡分别根据各自所产生的多个上述第一时钟信号的其中之一生成一第二时钟信号，其中上述第一时钟信号的振荡频率大于上述第二时钟信号的振荡频率。接着，令这些显示卡基于上述第二时钟信号各自产生一组显示时钟信号，并且令这些显示卡根据各自所产生的该组显示时钟信号控制一组显示器的显像，使该组显示器的显像得以同步。如此一来， 这些显示卡所控制的众多组显示器是同步运作。为使本发明的上述目的、特征和优点能更明显易懂，下文特举实施例，并结合附图示详细说明。
图IA示出了电视墙的一种实施方式，其中，电视墙100是由多个显示器组成；图IB示出了传统的多屏幕显示技术的一种实施方式，以多张显示卡来控制电视墙的多个显示器，并且在多张显示卡之间采用外接电缆(传送其中一张显示卡所产生的时钟信号Gen_CLK)来串接，使多个显示器能同步工作。图2示出了本发明一种实施方式，其中包括一显示卡200 ；图3示出了仅配置有单一显示芯片的显示卡300;图4示出了根据本发明一种实施方式所实现的一多屏幕显示系统400;以及图5以流程图方式示出了本发明所揭示的多屏幕同步显示方法。附图符号说明1... N 显示芯片；100 电视墙；200 显示卡；202 第一时钟缓冲器；204 时钟合成器；206 抗抖动电路；208 第二时钟缓冲器；210 主机板；212 显示卡插槽；300 显示卡；302 时钟缓冲器；400 多屏幕显示系统；402 电视墙；CLK 显示卡插槽212所传来的一时钟信号；CLK_local 本地参考时钟；CLK_local_adj 经抗抖动电路处理后的本地参考时钟；Dl. · · Dj、Dll. · · Dl j、DNl. · · DNj 显示器控制单元；DCLK 显示时钟；
GC1、GC2、· · ·、GCM 显示卡；Gen_CLK 传统技术中一张显示卡所产生的时钟信号；PHY 通讯接口物理层；PLL 锁相回路；Sll. · · Sll、S21. · · S21、· · ·、SMl. · · SMl 显示器；S502、S504、S506、S508 步骤；以及Slotl、Slot2、…、SlotM 显示卡插槽。
具体实施例方式图2示出了本发明一种实施方式，其中包括一显示卡200，耦接一主机板210。显示卡200包括一第一时钟缓冲器202、一时钟合成器204、一抗抖动电路206、一第二时钟缓冲器208、以及N个显示芯片，从显示芯片1到显示芯片N。关于各显示芯片，其中可包括一通讯接口物理层PHY、一锁相回路PLL以及一组显示器控制单元(例如，对应显示芯片1的一组显示器控制单元Dll... Dl j、对应显示芯片N 的一组显示器控制单元DNl. . . DNk)。如图2所示，显示卡200是插设于一主机板210的一显示卡插槽212上。显示卡插槽212可为任何显示卡插槽技术，例如，PCIE (Peripheral Component Interconnect Express)插槽。显示卡插槽212传递给显示卡200的信号包括有一时钟信号CLK，是用作显示卡 200与主机板210的通讯参考。例如，以PCIE插槽为例，时钟信号CLK通常称为简称为PCLK， 一般具有振荡频率100MHz，是供显示卡200上显示芯片(1. . . N)的通讯接口物理层PHY作参考，以与主机板210通讯。然而，需特别注意的是，显示卡插槽212所供应的时钟信号CLK 是先经过第一时钟缓冲器202产生多个时钟信号CLK后供应给不同的显示芯片的通讯接口物理层PHY使用，在一实施例中，第一时钟缓冲器202可以利用扇出通讯(fan out)的方式扇出多个时钟信号CLK、且通过不同的扇出路径分别送往不同的显示芯片的通讯接口物理层PHY。此外，第一时钟缓冲器202另有提供一条路径将时钟信号CLK传递给时钟合成器 204。时钟合成器204是用于接收时钟信号CLK且据以生成一本地参考时钟CLK_local 供显示卡200内部运作参考。时钟合成器204的动作可包括分频、倍频或锁相...等。以 PCIE接口为例，100MHz的时钟信号PCLK可经时钟合成器204转换成振荡频率27MHz的本地参考时钟CLK_local。本地参考时钟CLK_local可经由抗抖动电路206消除其中不理想的抖动(jitter)状况。本地参考时钟CLK_local经抗抖动电路206处理后，产生时钟CLK_ local_adj ；抗抖动电路206随后将时钟CLK_loCal_adj送往第二时钟缓冲器208，以呈多个时钟CLK_loCal_adj平行地传输给各个显示芯片1...显示芯片N的锁相回路PLL。各锁相回路PLL可采用相同的设计，以分别基于时钟CLK_loCal_adj产生多个同样的显示时钟DCLK。如此一来，显示芯片1内的该组显示器控制单元Dll... Dlj至显示芯片N内的该组显示器控制单元DNl. . . DNk都是基于同样的显示时钟DCLK控制其所对应的显示器显像。因此，无论是显示器控制单元Dll. . . Dlj所控制的该组显示器、甚至是显示器控制单元 DNl. . . DNk所控制的该组显示器，显示卡200所控制的所有显示器皆可同步显示影像。应注意的是，上述多个时钟CLK_loCal_adj与多个显示时钟DCLK的平行供应也可利用扇出通讯的方式来进行，再通过不同的扇出路径将这些时钟信号传送出去；然而上述扇出通讯的方式并非用以限定本发明，本领域技术人员，在不脱离本发明的精神和范围的前提下，可做若干更动与润饰。图2显示卡200所列举的是单一显示卡配置有多个显示芯片1...显示芯片N的例子。在其他实施方式中，也可能一显示卡上仅设置单一个显示芯片。图3即示出了仅配置有单一显示芯片的一显示卡300。与显示卡200相较，仅具有单一个显示芯片的显示卡 300可仅采用单一个时钟缓冲器302。时钟缓冲器302负责将显示卡插槽212传送而来的时钟信号CLK传输至该单一个显示芯片的通讯接口物理层PHY以及时钟合成器204。时钟合成器204所生成的本地参考时钟CLK_local经抗抖动电路206消除抖动后可单纯传送时钟CLK_loCal_adj给该单一个显示芯片的锁相回路PLL，无须经过图2所示的第二时钟缓冲器 208。显示芯片的锁相回路PLL会基于时钟CLK_loCal_adj生成多个显示时钟DCLK供显示芯片上的所有显示器控制单元Dl. . . Dj使用。如此一来，显示器控制单元Dl. . . Dj所控制的所有显示器皆可基于同样的显示时钟DCLK显像，达到同步显像的目的。应注意的是，所揭示的显示卡是利用显示卡插槽所传送而来的时钟信号CLK(供主机板与显示卡通讯参考)生成本地参考时钟CLK_local，再将该本地参考时钟CLK_local 消除抖动后所产生的时钟CLK_loCal_adj交由显示卡上的显示芯片的锁相回路生成多个显示时钟DCLK，控制该显示卡所连结的所有显示器，使之得以同步显像。这样的设计无须另外为显示卡设计一本地参考时钟振荡器，为本发明的其中一项重大特征。另外，特别声明的是，图2、图3所示的抗抖动电路206为非必要元件，在其他实施方式中也可能不使用。所揭示的显示卡可应用于多屏幕显示系统上。图4示出了根据本发明一种实施方式所实现的一多屏幕显示系统400。多屏幕显示系统400以多个显示器Sll. · · Sll、S21. . . S21、. . .、SMl. · · Sml所组成的电视墙402显示画面。多屏幕显示系统400的控制主机的主机板上具有多个显示卡插槽 Slotl. . . SlotM,分别插设有显示卡GCl. . . GCM。显示卡各自负责电视墙402上一组显示器的显像。例如，显示卡GCl可负责控制显示器Sll. . . S11、显示卡GC2可负责控制显示器 S21. · · S21、· · ·、显示卡GCM可负责控制显示器SMl. · · SMl0在一实施例中，一显示卡(例如显示卡GCl)上可以仅设置单一个显示芯片或是设置多个显示芯片，设置和操作的方式如图2、图3所示。在一实施例中，显示卡GCl包含多个显示芯片，并且其中一显示芯片包含的多个显示器控制单元来控制一组显示器，例如显示芯片包含4个显示器控制单元，则控制四个显示器；若显示卡GCl所控制的显示器Sll. . . Sll的总数超过四个，例如1等于八个， 则显示卡GCl需要两个显示芯片来控制这些显示器。由于显示卡GCl... GCM是由本发明所揭示的显示卡实现，因此，各自会利用主机板藉显示卡插槽Slotl. . . SlotM所平行传送而来的时钟信号产生所需的本地参考时钟。各显示卡内的时钟合成器可采用一致的设计，使所产生的本地参考时钟相同。如此一来，这些显示卡GCl. . . GCM上所有显示芯片是基于同步的本地参考时钟生成的同步的显示时钟作显像控制。因此，这些显示卡GCl. . .GCM所控制的所有显示器Sll. · · S11、· · ·、SMl. · · SMl得以同步显像。电视墙402得以完美呈现大屏幕画面。需特别声明的是，所揭示的多屏幕显示系统并不限定其所供应的显示卡插槽为多个。例如，在某些实施方式中，所揭示的多屏幕显示系统的控制主机的主机板上也有可能仅具有单一个显示卡插槽，由所插设的单一显示卡所控制的多个显示器完成多屏幕显示。图5以流程图方式示出了本发明所揭示的多屏幕同步显示方法，可在单一显示卡中进行，或是在包括多个显示卡的多屏幕显示系统的这些显示卡中进行。参阅步骤S502， 首先接收一主机板所供应的一第一时钟信号，以据以平行提供多个上述第一时钟信号。该第一时钟信号乃用于使该显示卡插槽所插设的一显示卡得以与该主机板通讯。接着，进行步骤S504，根据所平行提供的多个上述第一时钟信号的其中之一生成一第二时钟信号，其中上述第一时钟信号的振荡频率大于该第二时钟信号的振荡频率。然后步骤S506基于该第二时钟信号产生一组显示时钟信号；该组显示时钟信号可为以上所讨论的显示时钟 (DCLK)。至于步骤S508，则是根据该组显示时钟信号控制一组显示器的显像，使该组显示器的显像得以同步。需特别声明的是，以上步骤并不限定由特定装置实施。任何使用上述步骤达到多屏幕同步显示的技术，都涉及本发明所揭示内容。另外，在一种实施方式中，可在步骤S504以及S506之间还增设一抗抖动步骤在使用该第二时钟信号产生该组显示时钟信号之前先对该第二时钟信号进行抗抖动处理。本发明的多屏幕同步显示技术藉由控制单张或多张显示卡以控制多个显示器的同步显示，其中上述显示卡利用主机板藉显示卡插槽所传送的时钟信号产生本地参考时钟来控制多屏幕同步显示。本发明的各显示卡内的时钟合成器可采用一致的设计，使时钟合成器所产生的本地参考时钟相同，实现各显示卡所控制的显示器得以同步显像的目的，电视墙得以完美呈现大屏幕画面，可以解决传统的将多张显示卡以外接电缆串接的方式达到多屏幕同步显示会占用大量空间且布局复杂等问题，可以避免传统外接电缆串接方式所传送的时钟信号产生衰减、杂讯干扰等现象，亦可避免显示画面产生裂痕或错乱的现象。虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，本领域技术人员，在不脱离本发明的精神和范围的前提下，可做若干更动与润饰，因此本发明的保护范围是以本发明的权利要求为准。
权利要求
1.一种显示卡，包括一第一时钟缓冲器，接收一主机板所供应的一第一时钟信号，以据以平行提供多个上述第一时钟信号；一时钟合成器，接收该第一时钟缓冲器所平行提供的多个上述第一时钟信号其中之一，并根据所接收的该第一时钟信号生成一第二时钟信号；以及一第一显示芯片，根据该第二时钟信号控制第一组显示器的显像，使上述第一组显示器的显像得以同步。
2.如权利要求1所述的显示卡，其中该第一时钟信号的振荡频率大于该第二时钟信号的振荡频率。
3.如权利要求2所述的显示卡，其中该第一时钟信号的振荡频率为100MHz，该第二时钟信号的振荡频率为27MHz。
4.如权利要求1所述的显示卡，其中该第一显示芯片还包括一锁相回路，基于该第二时钟信号产生第一组显示时钟信号；以及第一组显示器控制单元，根据上述第一组显示时钟信号控制上述第一组显示器的显像，使上述第一组显示器的显像得以同步。
5.如权利要求4所述的显示卡，还包括一抗抖动电路，耦接于该时钟合成器以及该第一显示芯片的该锁相回路之间，用以对该第二时钟信号进行抗抖动处理。
6.如权利要求4所述的显示卡，还包括一第二时钟缓冲器，用以接收该第二时钟信号、以据以平行提供多个上述第二时钟信号；以及一第二显示芯片，根据该第二时钟缓冲器所平行提供的多个上述第二时钟信号其中之一控制第二组显示器的显像，使上述第二组显示器的显像得以同步上述第一组显示器的显像，其中，该第一显示芯片是耦接该第二时钟缓冲器获得上述第二时钟信号。
7.如权利要求6所述的显示卡，其中该第二显示芯片还包括一锁相回路，基于该第二时钟缓冲器所供应的上述第二时钟信号来产生同步于上述第一组显示时钟信号的第二组显示时钟信号；以及第二组显示器控制单元，根据上述第二组显示时钟信号来控制上述第二组显示器的显像，使上述第二组显示器的显像得以同步于上述第一组显示器的显像。
8.如权利要求6所述的显示卡，还包括一抗抖动电路，耦接于该时钟合成器以及该第二时钟缓冲器之间，用以对该第二时钟信号进行抗抖动处理。
9.一种多屏幕显示系统，包括第一组显示器；一主机板；以及一第一显示卡，包括一第一时钟缓冲器，接收该主机板所供应的一第一时钟信号，以据以平行提供多个上述第一时钟信号；一时钟合成器，接收该第一时钟缓冲器所平行提供的多个上述第一时钟信号其中之一，并根据所接收的该第一时钟信号生成一第二时钟信号；以及一第一显示芯片，根据该第二时钟信号控制上述第一组显示器的显像，使上述第一组显示器的显像得以同步。
10.如权利要求9所述的多屏幕显示系统，其中该第一时钟信号的振荡频率大于该第二时钟信号的振荡频率。.
11.如权利要求9所述的多屏幕显示系统，其中该第一时钟信号的振荡频率为100MHz， 该第二时钟信号的振荡频率为27MHz。
12.如权利要求9所述的多屏幕显示系统，其中该第一显示芯片还包括一锁相回路，基于该第二时钟信号产生第一组显示时钟信号；以及第一组显示器控制单元，根据上述第一组显示时钟信号控制上述第一组显示器的显像，使上述第一组显示器的显像得以同步。
13.如权利要求12所述的多屏幕显示系统，其中该第一显示卡还包括一抗抖动电路，耦接于该时钟合成器以及该第一显示芯片的该锁相回路之间，用以对该第二时钟信号进行抗抖动处理。
14.如权利要求12所述的多屏幕显示系统，还包括第二组显示器，且该第一显示卡还包括一第二时钟缓冲器，用以接收该第二时钟信号、以据以平行提供多个上述第二时钟信号；以及一第二显示芯片，根据该第二时钟缓冲器所平行提供的多个上述第二时钟信号其中之一控制上述第二组显示器的显像，使上述第二组显示器的显像得以同步于上述第一组显示器的显像，其中，该第一显示芯片是耦接该第二时钟缓冲器获得上述第二时钟信号。
15.如权利要求14所述的多屏幕显示系统，其中该第二显示芯片还包括一锁相回路，基于该第二时钟缓冲器所供应的该第二时钟信号来产生同步于上述第一组显示时钟信号的第二组显示时钟信号；以及第二组显示器控制单元，根据上述第二组显示时钟信号来控制上述第二组显示器的显像，使上述第二组显示器的显像得以同步于上述第一组显示器的显像。
16.如权利要求14所述的多屏幕显示系统，其中该第一显示卡还包括一抗抖动电路，耦接于该时钟合成器以及该第二时钟缓冲器之间，用以对该第二时钟信号进行抗抖动处理。
17.如权利要求12所述的多屏幕显示系统，还包括第三组显示器以及一第二显示卡， 且其中该主机板亦供应该第一时钟信号给该第二显示卡；其中该第二显示卡包括一第三时钟缓冲器，接收该主机板所供应的该第一时钟信号，以据以平行提供多个上述第一时钟信号；一时钟合成器，接收该第三时钟缓冲器所平行提供的多个上述第一时钟信号其中之一，并根据所接收的该第一时钟信号生成同步于该第二时钟信号的一第三时钟信号，其中该第一时钟信号的振荡频率大于该第三时钟信号的振荡频率；以及一第三显示芯片，根据该第三时钟信号控制上述第三组显示器的显像，使上述第三组显示器的显像得以同步于上述第一组显示器的显像。
18.如权利要求17所述的多屏幕显示系统，其中该第三显示芯片还包括一锁相回路，基于该第三时钟信号产生同步于上述第一组显示时钟信号的第三组显示时钟信号；以及第三组显示器控制单元，根据上述第三组显示时钟信号控制上述第三组显示器的显像，使上述第三组显示器的显像得以同步于上述第一组显示器的显像。
19.一种在一显示卡中进行的多屏幕同步显示方法，包括接收一主机板所供应的一第一时钟信号，以据以平行提供多个上述第一时钟信号；根据平行提供的多个上述第一时钟信号的其中之一生成一第二时钟信号，其中上述第一时钟信号的振荡频率大于该第二时钟信号的振荡频率；基于该第二时钟信号产生一组显示时钟信号；以及根据该组显示时钟信号控制一组显示器的显像，使该组显示器的显像得以同步。
20.一种在一多屏幕显示系统中进行的多屏幕同步显示方法，其中该多屏幕显示系统包括多个显示卡，包括令这些显示卡皆接收一主机板所供应的一第一时钟信号，以据以各自平行产生多个上述第一时钟信号；令这些显示卡分别根据各自所平行产生的多个上述第一时钟信号的其中之一生成一第二时钟信号，其中上述第一时钟信号的振荡频率大于上述第二时钟信号的振荡频率；令这些显示卡基于各自所产生的该第二时钟信号分别产生一组显示时钟信号；以及令这些显示卡根据各自所产生的该组显示时钟信号分别控制一组显示器的显像，使各自所控制的该组显示器的显像得以同步。
全文摘要
本发明揭示一种显示卡、多屏幕显示系统、以及多屏幕同步显示方法。其操作是，首先，接收一主机板所供应的一第一时钟信号，以据以平行提供多个上述第一时钟信号，根据所平行提供的多个上述第一时钟信号的其中之一生成一第二时钟信号，其中该第一时钟信号的振荡频率大于该第二时钟信号的振荡频率。接着，基于该第二时钟信号产生一组显示时钟信号，并且根据该组显示时钟信号控制一组显示器的显像，使该组显示器的显像得以同步。
文档编号G09G5/14GK102262523SQ20111024231
公开日2011年11月30日 申请日期2011年8月23日 优先权日2011年8月23日
发明者李涛, 杨克, 杨心伟 申请人:威盛电子股份有限公司
技术领域：
本发明涉及多屏幕显示(Multi-screen Display)技术，特别是涉及显示卡 (Graphics card)装置、多屏幕显示系统、与多屏幕同步显示方法。
背景技术：
由于大型面板制作不易，市面上常以多个显示器组成一电视墙呈现超大型影像。 图IA示出了电视墙的一种实施方式，其中，电视墙100是由多个显示器组成，上述多个显示器的显示可由计算机的显示卡来控制，其中该计算机可以拥有单张或多张显示卡来控制所有显示器的显示。传统的多屏幕显示技术，常以多张显示卡来控制电视墙的多个显示器，并且在多张显示卡之间采用外接电缆(cable)来串接，如图IB所示，由其中的一张显示卡产生时钟信号Gen_CLK之后，上述时钟信号Gen_CLK便通过外接电缆传送至其他的显示卡，使上述多个显示器能同步工作。由于使用串接的方式外接电缆会占用大量空间，使系统的布局变得复杂，且通过外接电缆串接多张显示卡所传送的时钟信号会有衰减、杂讯干扰等问题，进而影响多个显示器的同步工作；如果多张显示卡的时钟信号不同步，则可能使显示画面产生裂痕或错乱的现象。因此，如何使电视墙100内所有显示器的显示同步，为本技术领域一项重要课题。
发明内容
本发明揭示一种显示卡、多屏幕显示系统、以及多屏幕同步显示方法。根据本发明一种实施方式所实现的一显示卡包括有一时钟缓冲器、一时钟合成器以及一显示芯片。该时钟缓冲器接收一主机板所供应的一第一时钟信号，以据以平行提供多个上述第一时钟信号。该时钟合成器负责接收该时钟缓冲器所平行提供的多个上述第一时钟信号其中之一，并根据所接收的该第一时钟信号生成一第二时钟信号。该显示芯片根据该第二时钟信号控制一组显示器的显像，使该组显示器的显像得以同步。根据本发明一种实施方式所实现的一多屏幕显示系统包括有一组显示器、一主机板以及一显示卡。该显示卡包括有一时钟缓冲器、一时钟合成器以及一显示芯片。该时钟缓冲器接收该主机板所供应的一第一时钟信号，以据以平行提供多个上述第一时钟信号。该时钟合成器负责接收该时钟缓冲器所平行提供的多个上述第一时钟信号其中之一，并根据所接收的该第一时钟信号生成一第二时钟信号。该显示芯片根据该第二时钟信号控制该组显示器的显像，使该组显示器的显像得以同步。根据本发明一种实施方式所实现的一种在一显示卡中进行的多屏幕同步显示方法，包括以下步骤。首先，接收一主机板所供应的一第一时钟信号，以据以平行提供多个上述第一时钟信号，再根据所产生的多个上述第一时钟信号的其中之一生成一第二时钟信号，其中该第一时钟信号的振荡频率大于该第二时钟信号的振荡频率。接着，基于该第二时钟信号产生一组显示时钟信号，并且根据该组显示时钟信号控制一组显示器的显像，使该组显示器的显像得以同步。
根据本发明一种实施方式所实现的一种在一多屏幕显示系统中进行的多屏幕同步显示方法，其中该多屏幕显示系统包括多个显示卡，包括以下步骤。首先，令这些显示卡皆接收一主机板所供应的一第一时钟信号，以各自平行产生多个上述第一时钟信号，再令这些显示卡分别根据各自所产生的多个上述第一时钟信号的其中之一生成一第二时钟信号，其中上述第一时钟信号的振荡频率大于上述第二时钟信号的振荡频率。接着，令这些显示卡基于上述第二时钟信号各自产生一组显示时钟信号，并且令这些显示卡根据各自所产生的该组显示时钟信号控制一组显示器的显像，使该组显示器的显像得以同步。如此一来， 这些显示卡所控制的众多组显示器是同步运作。为使本发明的上述目的、特征和优点能更明显易懂，下文特举实施例，并结合附图示详细说明。
图IA示出了电视墙的一种实施方式，其中，电视墙100是由多个显示器组成；图IB示出了传统的多屏幕显示技术的一种实施方式，以多张显示卡来控制电视墙的多个显示器，并且在多张显示卡之间采用外接电缆(传送其中一张显示卡所产生的时钟信号Gen_CLK)来串接，使多个显示器能同步工作。图2示出了本发明一种实施方式，其中包括一显示卡200 ；图3示出了仅配置有单一显示芯片的显示卡300;图4示出了根据本发明一种实施方式所实现的一多屏幕显示系统400;以及图5以流程图方式示出了本发明所揭示的多屏幕同步显示方法。附图符号说明1... N 显示芯片；100 电视墙；200 显示卡；202 第一时钟缓冲器；204 时钟合成器；206 抗抖动电路；208 第二时钟缓冲器；210 主机板；212 显示卡插槽；300 显示卡；302 时钟缓冲器；400 多屏幕显示系统；402 电视墙；CLK 显示卡插槽212所传来的一时钟信号；CLK_local 本地参考时钟；CLK_local_adj 经抗抖动电路处理后的本地参考时钟；Dl. · · Dj、Dll. · · Dl j、DNl. · · DNj 显示器控制单元；DCLK 显示时钟；
GC1、GC2、· · ·、GCM 显示卡；Gen_CLK 传统技术中一张显示卡所产生的时钟信号；PHY 通讯接口物理层；PLL 锁相回路；Sll. · · Sll、S21. · · S21、· · ·、SMl. · · SMl 显示器；S502、S504、S506、S508 步骤；以及Slotl、Slot2、…、SlotM 显示卡插槽。
具体实施例方式图2示出了本发明一种实施方式，其中包括一显示卡200，耦接一主机板210。显示卡200包括一第一时钟缓冲器202、一时钟合成器204、一抗抖动电路206、一第二时钟缓冲器208、以及N个显示芯片，从显示芯片1到显示芯片N。关于各显示芯片，其中可包括一通讯接口物理层PHY、一锁相回路PLL以及一组显示器控制单元(例如，对应显示芯片1的一组显示器控制单元Dll... Dl j、对应显示芯片N 的一组显示器控制单元DNl. . . DNk)。如图2所示，显示卡200是插设于一主机板210的一显示卡插槽212上。显示卡插槽212可为任何显示卡插槽技术，例如，PCIE (Peripheral Component Interconnect Express)插槽。显示卡插槽212传递给显示卡200的信号包括有一时钟信号CLK，是用作显示卡 200与主机板210的通讯参考。例如，以PCIE插槽为例，时钟信号CLK通常称为简称为PCLK， 一般具有振荡频率100MHz，是供显示卡200上显示芯片(1. . . N)的通讯接口物理层PHY作参考，以与主机板210通讯。然而，需特别注意的是，显示卡插槽212所供应的时钟信号CLK 是先经过第一时钟缓冲器202产生多个时钟信号CLK后供应给不同的显示芯片的通讯接口物理层PHY使用，在一实施例中，第一时钟缓冲器202可以利用扇出通讯(fan out)的方式扇出多个时钟信号CLK、且通过不同的扇出路径分别送往不同的显示芯片的通讯接口物理层PHY。此外，第一时钟缓冲器202另有提供一条路径将时钟信号CLK传递给时钟合成器 204。时钟合成器204是用于接收时钟信号CLK且据以生成一本地参考时钟CLK_local 供显示卡200内部运作参考。时钟合成器204的动作可包括分频、倍频或锁相...等。以 PCIE接口为例，100MHz的时钟信号PCLK可经时钟合成器204转换成振荡频率27MHz的本地参考时钟CLK_local。本地参考时钟CLK_local可经由抗抖动电路206消除其中不理想的抖动(jitter)状况。本地参考时钟CLK_local经抗抖动电路206处理后，产生时钟CLK_ local_adj ；抗抖动电路206随后将时钟CLK_loCal_adj送往第二时钟缓冲器208，以呈多个时钟CLK_loCal_adj平行地传输给各个显示芯片1...显示芯片N的锁相回路PLL。各锁相回路PLL可采用相同的设计，以分别基于时钟CLK_loCal_adj产生多个同样的显示时钟DCLK。如此一来，显示芯片1内的该组显示器控制单元Dll... Dlj至显示芯片N内的该组显示器控制单元DNl. . . DNk都是基于同样的显示时钟DCLK控制其所对应的显示器显像。因此，无论是显示器控制单元Dll. . . Dlj所控制的该组显示器、甚至是显示器控制单元 DNl. . . DNk所控制的该组显示器，显示卡200所控制的所有显示器皆可同步显示影像。应注意的是，上述多个时钟CLK_loCal_adj与多个显示时钟DCLK的平行供应也可利用扇出通讯的方式来进行，再通过不同的扇出路径将这些时钟信号传送出去；然而上述扇出通讯的方式并非用以限定本发明，本领域技术人员，在不脱离本发明的精神和范围的前提下，可做若干更动与润饰。图2显示卡200所列举的是单一显示卡配置有多个显示芯片1...显示芯片N的例子。在其他实施方式中，也可能一显示卡上仅设置单一个显示芯片。图3即示出了仅配置有单一显示芯片的一显示卡300。与显示卡200相较，仅具有单一个显示芯片的显示卡 300可仅采用单一个时钟缓冲器302。时钟缓冲器302负责将显示卡插槽212传送而来的时钟信号CLK传输至该单一个显示芯片的通讯接口物理层PHY以及时钟合成器204。时钟合成器204所生成的本地参考时钟CLK_local经抗抖动电路206消除抖动后可单纯传送时钟CLK_loCal_adj给该单一个显示芯片的锁相回路PLL，无须经过图2所示的第二时钟缓冲器 208。显示芯片的锁相回路PLL会基于时钟CLK_loCal_adj生成多个显示时钟DCLK供显示芯片上的所有显示器控制单元Dl. . . Dj使用。如此一来，显示器控制单元Dl. . . Dj所控制的所有显示器皆可基于同样的显示时钟DCLK显像，达到同步显像的目的。应注意的是，所揭示的显示卡是利用显示卡插槽所传送而来的时钟信号CLK(供主机板与显示卡通讯参考)生成本地参考时钟CLK_local，再将该本地参考时钟CLK_local 消除抖动后所产生的时钟CLK_loCal_adj交由显示卡上的显示芯片的锁相回路生成多个显示时钟DCLK，控制该显示卡所连结的所有显示器，使之得以同步显像。这样的设计无须另外为显示卡设计一本地参考时钟振荡器，为本发明的其中一项重大特征。另外，特别声明的是，图2、图3所示的抗抖动电路206为非必要元件，在其他实施方式中也可能不使用。所揭示的显示卡可应用于多屏幕显示系统上。图4示出了根据本发明一种实施方式所实现的一多屏幕显示系统400。多屏幕显示系统400以多个显示器Sll. · · Sll、S21. . . S21、. . .、SMl. · · Sml所组成的电视墙402显示画面。多屏幕显示系统400的控制主机的主机板上具有多个显示卡插槽 Slotl. . . SlotM,分别插设有显示卡GCl. . . GCM。显示卡各自负责电视墙402上一组显示器的显像。例如，显示卡GCl可负责控制显示器Sll. . . S11、显示卡GC2可负责控制显示器 S21. · · S21、· · ·、显示卡GCM可负责控制显示器SMl. · · SMl0在一实施例中，一显示卡(例如显示卡GCl)上可以仅设置单一个显示芯片或是设置多个显示芯片，设置和操作的方式如图2、图3所示。在一实施例中，显示卡GCl包含多个显示芯片，并且其中一显示芯片包含的多个显示器控制单元来控制一组显示器，例如显示芯片包含4个显示器控制单元，则控制四个显示器；若显示卡GCl所控制的显示器Sll. . . Sll的总数超过四个，例如1等于八个， 则显示卡GCl需要两个显示芯片来控制这些显示器。由于显示卡GCl... GCM是由本发明所揭示的显示卡实现，因此，各自会利用主机板藉显示卡插槽Slotl. . . SlotM所平行传送而来的时钟信号产生所需的本地参考时钟。各显示卡内的时钟合成器可采用一致的设计，使所产生的本地参考时钟相同。如此一来，这些显示卡GCl. . . GCM上所有显示芯片是基于同步的本地参考时钟生成的同步的显示时钟作显像控制。因此，这些显示卡GCl. . .GCM所控制的所有显示器Sll. · · S11、· · ·、SMl. · · SMl得以同步显像。电视墙402得以完美呈现大屏幕画面。需特别声明的是，所揭示的多屏幕显示系统并不限定其所供应的显示卡插槽为多个。例如，在某些实施方式中，所揭示的多屏幕显示系统的控制主机的主机板上也有可能仅具有单一个显示卡插槽，由所插设的单一显示卡所控制的多个显示器完成多屏幕显示。图5以流程图方式示出了本发明所揭示的多屏幕同步显示方法，可在单一显示卡中进行，或是在包括多个显示卡的多屏幕显示系统的这些显示卡中进行。参阅步骤S502， 首先接收一主机板所供应的一第一时钟信号，以据以平行提供多个上述第一时钟信号。该第一时钟信号乃用于使该显示卡插槽所插设的一显示卡得以与该主机板通讯。接着，进行步骤S504，根据所平行提供的多个上述第一时钟信号的其中之一生成一第二时钟信号，其中上述第一时钟信号的振荡频率大于该第二时钟信号的振荡频率。然后步骤S506基于该第二时钟信号产生一组显示时钟信号；该组显示时钟信号可为以上所讨论的显示时钟 (DCLK)。至于步骤S508，则是根据该组显示时钟信号控制一组显示器的显像，使该组显示器的显像得以同步。需特别声明的是，以上步骤并不限定由特定装置实施。任何使用上述步骤达到多屏幕同步显示的技术，都涉及本发明所揭示内容。另外，在一种实施方式中，可在步骤S504以及S506之间还增设一抗抖动步骤在使用该第二时钟信号产生该组显示时钟信号之前先对该第二时钟信号进行抗抖动处理。本发明的多屏幕同步显示技术藉由控制单张或多张显示卡以控制多个显示器的同步显示，其中上述显示卡利用主机板藉显示卡插槽所传送的时钟信号产生本地参考时钟来控制多屏幕同步显示。本发明的各显示卡内的时钟合成器可采用一致的设计，使时钟合成器所产生的本地参考时钟相同，实现各显示卡所控制的显示器得以同步显像的目的，电视墙得以完美呈现大屏幕画面，可以解决传统的将多张显示卡以外接电缆串接的方式达到多屏幕同步显示会占用大量空间且布局复杂等问题，可以避免传统外接电缆串接方式所传送的时钟信号产生衰减、杂讯干扰等现象，亦可避免显示画面产生裂痕或错乱的现象。虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，本领域技术人员，在不脱离本发明的精神和范围的前提下，可做若干更动与润饰，因此本发明的保护范围是以本发明的权利要求为准。
权利要求
1.一种显示卡，包括一第一时钟缓冲器，接收一主机板所供应的一第一时钟信号，以据以平行提供多个上述第一时钟信号；一时钟合成器，接收该第一时钟缓冲器所平行提供的多个上述第一时钟信号其中之一，并根据所接收的该第一时钟信号生成一第二时钟信号；以及一第一显示芯片，根据该第二时钟信号控制第一组显示器的显像，使上述第一组显示器的显像得以同步。
2.如权利要求1所述的显示卡，其中该第一时钟信号的振荡频率大于该第二时钟信号的振荡频率。
3.如权利要求2所述的显示卡，其中该第一时钟信号的振荡频率为100MHz，该第二时钟信号的振荡频率为27MHz。
4.如权利要求1所述的显示卡，其中该第一显示芯片还包括一锁相回路，基于该第二时钟信号产生第一组显示时钟信号；以及第一组显示器控制单元，根据上述第一组显示时钟信号控制上述第一组显示器的显像，使上述第一组显示器的显像得以同步。
5.如权利要求4所述的显示卡，还包括一抗抖动电路，耦接于该时钟合成器以及该第一显示芯片的该锁相回路之间，用以对该第二时钟信号进行抗抖动处理。
6.如权利要求4所述的显示卡，还包括一第二时钟缓冲器，用以接收该第二时钟信号、以据以平行提供多个上述第二时钟信号；以及一第二显示芯片，根据该第二时钟缓冲器所平行提供的多个上述第二时钟信号其中之一控制第二组显示器的显像，使上述第二组显示器的显像得以同步上述第一组显示器的显像，其中，该第一显示芯片是耦接该第二时钟缓冲器获得上述第二时钟信号。
7.如权利要求6所述的显示卡，其中该第二显示芯片还包括一锁相回路，基于该第二时钟缓冲器所供应的上述第二时钟信号来产生同步于上述第一组显示时钟信号的第二组显示时钟信号；以及第二组显示器控制单元，根据上述第二组显示时钟信号来控制上述第二组显示器的显像，使上述第二组显示器的显像得以同步于上述第一组显示器的显像。
8.如权利要求6所述的显示卡，还包括一抗抖动电路，耦接于该时钟合成器以及该第二时钟缓冲器之间，用以对该第二时钟信号进行抗抖动处理。
9.一种多屏幕显示系统，包括第一组显示器；一主机板；以及一第一显示卡，包括一第一时钟缓冲器，接收该主机板所供应的一第一时钟信号，以据以平行提供多个上述第一时钟信号；一时钟合成器，接收该第一时钟缓冲器所平行提供的多个上述第一时钟信号其中之一，并根据所接收的该第一时钟信号生成一第二时钟信号；以及一第一显示芯片，根据该第二时钟信号控制上述第一组显示器的显像，使上述第一组显示器的显像得以同步。
10.如权利要求9所述的多屏幕显示系统，其中该第一时钟信号的振荡频率大于该第二时钟信号的振荡频率。.
11.如权利要求9所述的多屏幕显示系统，其中该第一时钟信号的振荡频率为100MHz， 该第二时钟信号的振荡频率为27MHz。
12.如权利要求9所述的多屏幕显示系统，其中该第一显示芯片还包括一锁相回路，基于该第二时钟信号产生第一组显示时钟信号；以及第一组显示器控制单元，根据上述第一组显示时钟信号控制上述第一组显示器的显像，使上述第一组显示器的显像得以同步。
13.如权利要求12所述的多屏幕显示系统，其中该第一显示卡还包括一抗抖动电路，耦接于该时钟合成器以及该第一显示芯片的该锁相回路之间，用以对该第二时钟信号进行抗抖动处理。
14.如权利要求12所述的多屏幕显示系统，还包括第二组显示器，且该第一显示卡还包括一第二时钟缓冲器，用以接收该第二时钟信号、以据以平行提供多个上述第二时钟信号；以及一第二显示芯片，根据该第二时钟缓冲器所平行提供的多个上述第二时钟信号其中之一控制上述第二组显示器的显像，使上述第二组显示器的显像得以同步于上述第一组显示器的显像，其中，该第一显示芯片是耦接该第二时钟缓冲器获得上述第二时钟信号。
15.如权利要求14所述的多屏幕显示系统，其中该第二显示芯片还包括一锁相回路，基于该第二时钟缓冲器所供应的该第二时钟信号来产生同步于上述第一组显示时钟信号的第二组显示时钟信号；以及第二组显示器控制单元，根据上述第二组显示时钟信号来控制上述第二组显示器的显像，使上述第二组显示器的显像得以同步于上述第一组显示器的显像。
16.如权利要求14所述的多屏幕显示系统，其中该第一显示卡还包括一抗抖动电路，耦接于该时钟合成器以及该第二时钟缓冲器之间，用以对该第二时钟信号进行抗抖动处理。
17.如权利要求12所述的多屏幕显示系统，还包括第三组显示器以及一第二显示卡， 且其中该主机板亦供应该第一时钟信号给该第二显示卡；其中该第二显示卡包括一第三时钟缓冲器，接收该主机板所供应的该第一时钟信号，以据以平行提供多个上述第一时钟信号；一时钟合成器，接收该第三时钟缓冲器所平行提供的多个上述第一时钟信号其中之一，并根据所接收的该第一时钟信号生成同步于该第二时钟信号的一第三时钟信号，其中该第一时钟信号的振荡频率大于该第三时钟信号的振荡频率；以及一第三显示芯片，根据该第三时钟信号控制上述第三组显示器的显像，使上述第三组显示器的显像得以同步于上述第一组显示器的显像。
18.如权利要求17所述的多屏幕显示系统，其中该第三显示芯片还包括一锁相回路，基于该第三时钟信号产生同步于上述第一组显示时钟信号的第三组显示时钟信号；以及第三组显示器控制单元，根据上述第三组显示时钟信号控制上述第三组显示器的显像，使上述第三组显示器的显像得以同步于上述第一组显示器的显像。
19.一种在一显示卡中进行的多屏幕同步显示方法，包括接收一主机板所供应的一第一时钟信号，以据以平行提供多个上述第一时钟信号；根据平行提供的多个上述第一时钟信号的其中之一生成一第二时钟信号，其中上述第一时钟信号的振荡频率大于该第二时钟信号的振荡频率；基于该第二时钟信号产生一组显示时钟信号；以及根据该组显示时钟信号控制一组显示器的显像，使该组显示器的显像得以同步。
20.一种在一多屏幕显示系统中进行的多屏幕同步显示方法，其中该多屏幕显示系统包括多个显示卡，包括令这些显示卡皆接收一主机板所供应的一第一时钟信号，以据以各自平行产生多个上述第一时钟信号；令这些显示卡分别根据各自所平行产生的多个上述第一时钟信号的其中之一生成一第二时钟信号，其中上述第一时钟信号的振荡频率大于上述第二时钟信号的振荡频率；令这些显示卡基于各自所产生的该第二时钟信号分别产生一组显示时钟信号；以及令这些显示卡根据各自所产生的该组显示时钟信号分别控制一组显示器的显像，使各自所控制的该组显示器的显像得以同步。
全文摘要
本发明揭示一种显示卡、多屏幕显示系统、以及多屏幕同步显示方法。其操作是，首先，接收一主机板所供应的一第一时钟信号，以据以平行提供多个上述第一时钟信号，根据所平行提供的多个上述第一时钟信号的其中之一生成一第二时钟信号，其中该第一时钟信号的振荡频率大于该第二时钟信号的振荡频率。接着，基于该第二时钟信号产生一组显示时钟信号，并且根据该组显示时钟信号控制一组显示器的显像，使该组显示器的显像得以同步。
文档编号G09G5/14GK102262523SQ20111024231
公开日2011年11月30日 申请日期2011年8月23日 优先权日2011年8月23日
发明者李涛, 杨克, 杨心伟 申请人:威盛电子股份有限公司
最新回复(0)