改善液晶显示装置显示质量的装置及其方法
专利名称：改善液晶显示装置显示质量的装置及其方法
技术领域：
本发明是关于一种改善液晶显示装置显示质量的装置及其方法，特别是关于一种利用调整频率讯号的工作周期来改善液晶显示装置最后一条亮线的装置及其方法。
背景技术：
如图1所示，GIP(gate in panel)架构的液晶显示装置1，是将闸极驱动集成电路 25 (gate driver integrated circuit, gate driver IC)直接乍于i亥 GIP 液晶0板 10 上，如此可降低成本，且简化制程。其液晶显示装置1的组成包括一液晶面板13、一闸极驱动单元观、一源极驱动单元40以及一频率产生器30。液晶面板13具有一画素数组45， 而各画素是由与其耦接的闸极线15以及源极线18控制以显示画素的影像。画素数组45 包括η条闸极线Gl-Grum条源极线Dl-Dm以及ηXm个画素45。该等闸极线15是由η个外加的闸极驱动集成电路25提供所需的驱动讯号。GIP架构的闸极驱动单元包括复数个位移缓存器(shift register)电性串联耦接。如图2A所示，图2A是绘示习知位移缓存器连结的示意图。其中，左769级(Left 769 stage)与右769级(Right 769 stage)位移缓存器的输出，用来重置(reset)左768级位移缓存器与右768级位移缓存器。由于左769级位移缓存器与右769级位移缓存器的输出没有接到面板的画素，因此，该闸极驱动单元接至画素的最后两条闸极线为左768级与右 768级位移缓存器的G0768 63与GE768 62。如图2B所示，图2B为对应该最后一条闸极线 GE768 62的复数个位移缓存器的动作情形。我们可以利用第2C图的脉波以及2D图右768 级位移缓存器的等效电路图，说明上述右768级位移缓存器以及最后一条闸极线GE768 62 的动作情形。在此应注意的是，最后第二条间极线的原理与上述相同，在此不再赘述。请参阅图2C所示，是绘示频率产生器的输出波形CLK。CLK的输出波形为一脉波，其高准位以及低准位分别为第一电压VGH 82以及第二电压VEEG 84。如图2B与图2D所示，图2D为右 768级位移缓存器的等效电路图。当我们输入如第2E图的CLK2、CLK4，上升边缘与下降边缘反相对准的波形时，于图2B，在时间点86时，Q点65经由GE767 66设定为高准位VGH， 此时T3导通，CLK4 61为低准位VEEG，而电容C将会充电至30V。当GE767 66为低准位 VEEG时，闸极线GE767 66关闭，Q点为浮接(Floating)，等到CLK4 61为高准位VGH时，Q 点变为^V，此时GE768 62为高准位VGH，且等于CLK4 61。请再参阅图2B与图2D所示，当 GE768 62为高准位时，会设定右769级位移缓存器，等到右769级的Q点为54V时，GE769 就为高准位VGH。如图2D所示，GE769 70为高准位VGH时，右768级位移缓存器的T4将导通，使得Q点变为VGL，且使得T3关闭，GE768会往低电压放电。但从GE768看入为一等效电容，因此GE768会放电如图3A所示。此时，当源极线为OV时，GE768会残存正电压(约 9V)，使得液晶面板的画素因源极数据为OV而写入OV的电压。因此，右768级位移缓存器的GE768会于最后一条闸极线所耦接的画素产生偏亮的情形，以相同原理，左768级位移缓存器的G0768亦会于最后第二条闸极线所耦接的画素产生偏亮的情形。此结果将导致如图 3B 60所示，于最后两条闸极线所耦接的画素产生一条亮线。也就是说，画素处于低电压时会产生亮线。
发明内容
本发明的目的在于提供一种液晶显示装置及其方法，使其能达到减轻甚至消除亮线以改善液晶显示装置质量的目的。为达到上述目的，根据本发明的一特点是提供一种GIP架构的液晶显示装置，其包括一液晶面板，具有一画素数组，用以显示影像。一闸极驱动单元，以复数条闸极线与画素数组耦接，用以产生复数个驱动讯号来驱动该画素数组。一源极驱动单元，用以产生复数个驱动讯号来驱动影像讯号的数据以及一频率产生器，电性耦接至该间极驱动单元，用以产生复数个频率讯号，控制间极驱动单元的动作。依据本发明的液晶显示装置，该间极驱动单元更包括复数个位移缓存器电性串联耦接，每一位移缓存器是对应至该画素数组的其中一列，控制该耦接至画素数组最后一列的两条间极线的位移缓存器的输入频率，使其转换边缘与下一级位移缓存器的输入频率的转换边缘不对准，以配合最后两条闸极线的关闭动作，从而达到消除亮线的效果。而其中控制该耦接至画素数组最后一列的两条间极线的位移缓存器的输入频率的方式为调整该输入频率的工作周期(duty cycle)。依据本发明的液晶显示装置，其中控制该耦接至画素数组最后一列的两条闸极线的位移缓存器的输入频率，其频率工作周期的转换边缘调整方式为上升边缘延迟，下降边缘提前。依据本发明的液晶显示装置，其中该频率产生器的输出为一复数个脉波，该等脉波的高准位以及低准位分别为一第一电压以及一第二电压。依据本发明的液晶显示装置，其中对应该最后一条间极线的复数个位移缓存器包括
一第一位移缓存器以及一下一级位移缓存器的第二位移缓存器，该第二位移缓存器的输出是耦接至第一位移缓存器，而第一位移缓存器的输出除为最后一条间极线的输出外， 亦耦接至第二位移缓存器，该第一位移缓存器具有一第一输入端，是耦接至脉波产生器所输出的复数个脉波的其中之一，以及一第二输入端，是耦接至前一级位移缓存器的一闸级线输出，以及一第一输出端，其中该第一输出端是为第一位移缓存器的一闸极线输出，该第二位移缓存器具有一第三输入端，耦接至脉波产生器所输出的复数个脉波的其中之一以及耦接至一起始讯号。依据本发明的液晶显示装置，其中该频率产生器输出的复数个频率其中之一的频率工作周期调整，以硬件电路或频率产生器中的单芯片软件程序完成。依据本发明的液晶显示装置的驱动方法，该液晶显示装置包括一液晶面板、一闸极驱动单元、一源极驱动单元以及一频率产生器，该液晶面板具有一画素数组，其中对应该最后一条间极线的复数个位移缓存器包括
一第一位移缓存器以及一下一级位移缓存器的第二位移缓存器，该第二位移缓存器的输出是耦接至第一位移缓存器，而第一位移缓存器的输出除为最后一条间极线的输出外， 亦耦接至第二位移缓存器，该第一位移缓存器具有一第一输入端，是耦接至脉波产生器所输出的复数个脉波的其中之一，以及一第二输入端，是耦接至前一级位移缓存器的一闸级线输出，以及一第一输出端，其中该第一输出端是为第一位移缓存器的一闸极线输出，该第二位移缓存器具有一第三输入端，耦接至脉波产生器所输出的复数个脉波的其中的一以及耦接至一起始讯号，该第一输入端与第三输入端输入上升边缘与下降边缘反相对准的频率，该驱动方法包括
调整第一输入端复数个脉波的其中的一的频率的工作周期，使其转换边缘的上升边缘与下降边缘与第三输入端输入的下一级位移缓存器的频率转换边缘的上升边缘与下降边缘不对准；
传送该起始讯号、转换后的第一输入端的脉波、下一级位移缓存器的第三输入端的复数个脉波的其中的一以及第二输入端前一级位移缓存器的一间极线输出至对应该最后一条闸极线的复数个位移缓存器；
传送该驱动讯号至该画素数组的最后一列；以及以该驱动讯号驱动该画素数组的最后一列。依据本发明的液晶显示装置的驱动方法，其中该间极驱动单元包括复数个位移缓存器电性串联耦接，每一该等位移缓存器是对应至该画素数组的其中一列。依据本发明的液晶显示装置的驱动方法，其中该频率产生器的输出为一复数个脉波，该等脉波的高准位以及低准位分别为一第一电压以及一第二电压。依据本发明的液晶显示装置的驱动方法，其中耦接至脉波产生器所输出的复数个脉波的其中之一的第一输入端的脉波，转换边缘的上升边缘延迟，下降边缘提前，以此方式使其能达到改善液晶显示装置质量的目的。
图1是绘示一习知的GIP液晶显示装置；
图2A是绘示该装置的位移缓存器电性串连耦接的示意图； 图2B是绘示右768级位移缓存器最后一级输出GE768示意图； 图2C是绘示频率CLK电压准位示意图2D是绘示右768级位移缓存器最后一级输出GE768的等效电路图； 图2E是绘示习知频率CLK2，CLK4转换边缘对准的关系图； 图3A是绘示习知最后一级输出GE768与源极数据运作情形； 图3B为液晶显示装置产生亮线的情形；
图4A是绘示调整后频率CLK4与CLK2的转换边缘不对准的关系图； 图4B是绘示调整后最后一级输出GE768与源极数据运作情形；主要组件符号说明
1GIP架构的液晶显示装置
10GIP液晶面板
13液晶面板
15、62、63、66、70 闸极线 18源极线
25间极驱动集成电路
28间极驱动单元30 40 45 50 60
61,64 65,86 69 72 74 82 84
90,95
具体实施例方式以下结合附图对本发明的技术方案进行详细说明。关于本发明的硬件部分，与习知技术相同。请再参阅图1，图1是绘示根据本发明的一实施例的液晶显示装置1的示意图。液晶显示装置1采用GIP架构，包括一液晶面板 13，具有一画素数组，用以显示影像、一闸极驱动单元观，以769X2条闸极线12与画素数组耦接，用以产生769X2个驱动讯号来驱动该画素数组、一频率产生器30，电性耦接至该闸极驱动单元，用以产生4组频率讯号CLK1-CLK4(未图标)，控制闸极驱动单元的动作以及一源极驱动单元40，用以产生复数个驱动讯号来驱动影像讯号的数据。由于采用GIP架构，闸极驱动单元观也制作于液晶面板上，如此可降低成本，且简化制程。间极驱动单元观包括复数个位移缓存器电性串联耦接(未图示)，每一个位移缓存器是对应至画素数组45的其中一列。请参阅图2A，图2A为本实施例的位移缓存器电性串联耦接的情形。其中，位移缓存器分成左、右两级，同一编号对应该编号的闸极输出线， (如左768级位移缓存器与右768级位移缓存器的闸极输出线G0768 63与GE768 62可于液晶面板13的最后一列画素产生影像)。该等位移缓存器从左1级、右1级串联耦接至左 769级、右769级，而频率CLK1-CLK4以循环对应方式，输入上述的位移缓存器中，在此应注意的是，频率CLK2与CLK4为反相，且频率CLK2的上升边缘与频率CLK4下降边缘对准，反之亦然。每个位移缓存器对应一闸极线输出G01、GE1-G0768、GE768。最后两条闸极输出线 G0769、GE769没有接到画素数组，而是接至左768级、右768级位移缓存器，用于关闭最后两条闸极线G0768 63、GE768 62的输出。关于硬件部分的运作，与习知技术相同，请参阅前述的附图，在此不再赘述。请再参阅图2B、图2D配合第4A图所示，在右769级位移缓存器的CLK2 64变高准位VGH之前，此时右768级的位移缓存器T4为关闭，且右768级位移缓存器的CLK4 61 仍然为低准位VEEG(-6V)，如图4A所示，因为有上升边缘延迟，下降边缘提前的转换边缘差 72,74所致，且此时右768级位移缓存器的T3仍然为导通状态(因为Q点为MV)。因此 GE768的电压直接为CLK4，亦即为VEEG (-6V)，而不会如习知技术，GE768 62的电压处于高
频率产生器源极驱动单元画素数组显不器亮线频率参考点起始讯号转换边缘延迟转换边缘提前高准位低准位源极线资料。准位VGIK24V)，因而受等效电容效应的影响，慢慢放电，而有残存正电压(约9V)的现象，使右768级位移缓存器的GE768 62会产生偏亮的情形。如上所述，请参阅第4B图所示，当源极线为OV时90、95，GE768处于VEEG(-6V)，此时，液晶面板的画素不会写入OV的电压，因此，右768级位移缓存器的GE768不会产生偏亮的情形。因此，利用调整右768级位移缓存器CLK4的工作周期，达到改善最后一列画素的亮线问题，如后详述。为了达到右768级位移缓存器CLK4频率工作周期(duty cycle)的调整，可加入RC硬件电路改变右768级位移缓存器CLK4频率转换边缘，或利用更改频率产生器中的EEPROM(ElectricalIy Erasable Programmable Read-Only Memory)的程序，达到右768级位移缓存器CLK4频率工作周期的调整的目的。同理，调整左768级位移缓存器CLK3频率工作周期，可改善最后第二条闸极线对应的最后一列画素的亮线问题。请再参阅图4A所示，本发明的液晶显示装置的改善方法为调整右768级位移缓存器频率CLK4的工作周期(duty cycle)，亦即调整其脉波期间(pulse duration)，使其脉波转换边缘(亦即上升边缘与下降边缘)与右769级位移缓存器频率CLK2的脉波转换边缘(亦即下降边缘与上升边缘)分别具有转换边缘差72、74，也就是频率CLK4脉波的上升边缘延迟，而下降边缘提前。此目的可经由加入RC硬件电路改变右768级位移缓存器频率CLK4 脉波期间，或利用更改频率产生器中的EEPROM的程序达成。以相同方式，调整左768级位移缓存器频率CLK3的脉波期间，使其转换边缘与频率CLKl的转换边缘不对准(亦即错位)， 从而改善最后两条闸极线对应的最后一列画素的亮线问题。请再参阅图1所示，一种液晶显示装置的驱动方法，该GIP架构的液晶显示装置包括一液晶面板10、一间极驱动单元观、一源极驱动单元40以及一频率产生器30，该液晶面板具有一画素数组45。如图2B所示，其中对应该最后一条间极线的复数个位移缓存器包括
右768级位移缓存器以及右769级位移缓存器，该右769级位移缓存器的输出是耦接至右768级位移缓存器，而右768级位移缓存器的输出除为最后一条闸极线的输出的GE768 外，亦耦接至右769级位移缓存器，该右768级位移缓存器具有一第一输入端CLK4 61，是耦接至脉波产生器30所输出的第4组脉波，以及一第二输入端，是耦接至前一级位移缓存器的一闸级线输出GE767 66，以及一第一输出端，其中该第一输出端是为第一位移缓存器的一闸极线输出GE768 62，该右769级第二位移缓存器具有一第三输入端，耦接至脉波产生器所输出的复数个脉波的第2组脉波CLK2 64以及耦接至一起始讯号STV 69，该驱动方法包括
该频率产生器30，产生复数个频率讯号CLK1-CLK4，用以控制闸极驱动单元28的动作， 且于右768级位移缓存器第一输入端的CLK4 61作工作周期调整；
传送该起始讯号STV 69、第一输入端的CLK4 61、第三输入端的CLK2 64以及前一级位移缓存器的一闸极线输出GE767至对应该最后一条闸极线的复数个位移缓存器右768级、 右769级；
将该对应最后一条闸极线的GE768的位移缓存器的输出的驱动讯号接至该最后一列画素；
以相同方式调整最后一列画素的左768级位移缓存器CLK3的频率转换边缘，得到 G0768 ；传送该G0768、GE768驱动讯号至该画素数组的最后一列；以及以该等驱动讯号驱动该画素数组的最后一列。本发明的液晶显示装置的驱动方法，其中对应于画素数组的最后一列的两条闸极输出线G0768、GE768耦接至脉波产生器所输出的CLK3、CLK4，转换边缘的上升边缘延迟，而下降边缘提前，使其与CLK1、CLK2的上升边缘与下降边缘不对准，以此方式能达到改善液晶显示装置质量的亮线的目的。综上所述，虽然本发明已用较佳实施例揭露如上，然其并非用以限定本发明，本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。
权利要求
1.一种改善液晶显示装置显示质量的装置，其特征在于，包括一液晶面板，具有一画素数组，用以显示影像；一闸极驱动单元，以复数条间极线与画素数组耦接，用以产生复数个驱动讯号来驱动该画素数组；一源极驱动单元，用以产生复数个驱动讯号来驱动影像讯号的数据；以及一频率产生器，电性耦接至该间极驱动单元，用以产生复数个频率讯号，控制间极驱动单元的动作；其中，该间极驱动单元更包括复数个位移缓存器电性串联耦接，每一位移缓存器是对应至该画素数组的其中一列，控制耦接至该画素数组最后一列的两条间极线的位移缓存器的输入频率，使其转换边缘与下一级位移缓存器的输入频率的转换边缘不对准。
2.根据权利要求1所述的改善液晶显示装置显示质量的装置，其特征在于其中控制耦接至该画素数组最后一列的两条间极线的位移缓存器的输入频率的方式为调整该输入频率的工作周期(duty cycle)。
3.根据权利要求2所述的改善液晶显示装置显示质量的装置，其特征在于其中调整该输入频率的工作周期的方式为使频率的脉波的上升边缘延迟，下降边缘提前。
4.根据权利要求1所述的改善液晶显示装置显示质量的装置，其特征在于其中该频率产生器的输出为复数个脉波，该等脉波的高准位以及低准位分别为一第一电压以及一第二电压。
5.根据权利要求1所述的改善液晶显示装置显示质量的装置，其特征在于其中对应该最后一条间极线的复数个位移缓存器包括一第一位移缓存器以及一下一级位移缓存器的第二位移缓存器，该第二位移缓存器的输出是耦接至第一位移缓存器，而第一位移缓存器的输出除为最后一条间极线的输出外， 亦耦接至第二位移缓存器，该第一位移缓存器具有一第一输入端，是耦接至脉波产生器所输出的复数个脉波的其中之一，以及一第二输入端，是耦接至前一级位移缓存器的一闸级线输出，以及一第一输出端，其中该第一输出端是为第一位移缓存器的一闸极线输出，该第二位移缓存器具有一第三输入端，耦接至脉波产生器所输出的复数个脉波的其中之一以及耦接至一起始讯号。
6.根据权利要求1所述的改善液晶显示装置显示质量的装置，其特征在于其中该频率产生器输出的复数个频率其中之一的调整，是以硬件电路或频率产生器中的单芯片软件程序完成。
7.一种改善液晶显示装置显示质量的装置的驱动方法，该液晶显示装置包括一液晶面板、一间极驱动单元、一源极驱动单元以及一频率产生器，其特征在于其中对应该最后一条间极线的复数个位移缓存器包括一第一位移缓存器以及一下一级位移缓存器的第二位移缓存器，该第一位移缓存器具有一第一输入端，是耦接至脉波产生器所输出的复数个脉波的其中之一，以及一第二输入端，是藕接至前一级位移缓存器的一间级线输出，以及一第一输出端，该第一输出端是为第一位移缓存器的一间极线输出，该第二位移缓存器具有一第三输入端，耦接至脉波产生器所输出的复数个脉波的其中之一以及耦接至一起始讯号，该第一输入端与第三输入端输入上升边缘与下降边缘反相对准的频率，该驱动方法包括调整第一输入端复数个脉波的其中之一的频率工作周期，使其上升边缘与下降边缘与第三输入端输入的下一级位移缓存器的频率上升边缘与下降边缘的转换边缘不对准；传送该起始讯号、转换后的第一输入端的脉波、下一级位移缓存器的第三输入端复数个脉波的其中之一以及第二输入端前一级位移缓存器的间极线输出至对应该最后一条闸极线的复数个位移缓存器；传送该驱动讯号至该画素数组的最后一列；以及以该驱动讯号驱动该画素数组的最后一列。
8.根据权利要求7所述的改善液晶显示装置显示质量的装置的驱动方法，其特征在于其中控制该耦接至画素数组最后一列的两条间极线的位移缓存器的输入频率的方式为调整该输入频率的工作周期。
9.根据权利要求7所述的改善液晶显示装置显示质量的装置的驱动方法，其特征在于其中调整该输入频率工作周期的方式为使频率的脉波的上升边缘延迟，下降边缘提前。
10.根据权利要求7所述的改善液晶显示装置显示质量的装置的驱动方法，其特征在于其中该间极驱动单元包括复数个位移缓存器电性串联耦接，每一该等位移缓存器是对应至该画素数组的其中一列。
11.根据权利要求7所述的改善液晶显示装置显示质量的装置的驱动方法，其特征在于其中该频率产生器的输出为一复数个脉波，该等脉波的高准位以及低准位分别为一第一电压以及一第二电压。
全文摘要
本发明涉及一种可改善液晶显示装置显示质量的装置及其方法，其液晶显示装置包括:一液晶面板、一闸极驱动单元、一源极驱动单元以及一频率产生器。该液晶面板具有一画素数组，用以显示影像。该闸极驱动单元，用以产生复数个驱动讯号来驱动该画素数组。该源极驱动单元，用以产生复数个驱动讯号来驱动影像讯号的数据。该频率产生器电性耦接至该闸极驱动单元，用以产生频率讯号，控制闸极驱动单元的运作。由于最后两级闸极输出线没有接到液晶面板内，容易于最后两条接到液晶面板内的闸极线的影像显示区产生一条亮线。本案提出藉由调整频率产生器所产生的频率讯号的工作周期，来解决上述的问题。
文档编号G09G3/36GK102254537SQ20111024630
公开日2011年11月23日 申请日期2011年8月24日 优先权日2011年8月24日
发明者侯俊成, 萧忠志 申请人:中华映管股份有限公司, 福建华映显示科技有限公司
技术领域：
本发明是关于一种改善液晶显示装置显示质量的装置及其方法，特别是关于一种利用调整频率讯号的工作周期来改善液晶显示装置最后一条亮线的装置及其方法。
背景技术：
如图1所示，GIP(gate in panel)架构的液晶显示装置1，是将闸极驱动集成电路 25 (gate driver integrated circuit, gate driver IC)直接乍于i亥 GIP 液晶0板 10 上，如此可降低成本，且简化制程。其液晶显示装置1的组成包括一液晶面板13、一闸极驱动单元观、一源极驱动单元40以及一频率产生器30。液晶面板13具有一画素数组45， 而各画素是由与其耦接的闸极线15以及源极线18控制以显示画素的影像。画素数组45 包括η条闸极线Gl-Grum条源极线Dl-Dm以及ηXm个画素45。该等闸极线15是由η个外加的闸极驱动集成电路25提供所需的驱动讯号。GIP架构的闸极驱动单元包括复数个位移缓存器(shift register)电性串联耦接。如图2A所示，图2A是绘示习知位移缓存器连结的示意图。其中，左769级(Left 769 stage)与右769级(Right 769 stage)位移缓存器的输出，用来重置(reset)左768级位移缓存器与右768级位移缓存器。由于左769级位移缓存器与右769级位移缓存器的输出没有接到面板的画素，因此，该闸极驱动单元接至画素的最后两条闸极线为左768级与右 768级位移缓存器的G0768 63与GE768 62。如图2B所示，图2B为对应该最后一条闸极线 GE768 62的复数个位移缓存器的动作情形。我们可以利用第2C图的脉波以及2D图右768 级位移缓存器的等效电路图，说明上述右768级位移缓存器以及最后一条闸极线GE768 62 的动作情形。在此应注意的是，最后第二条间极线的原理与上述相同，在此不再赘述。请参阅图2C所示，是绘示频率产生器的输出波形CLK。CLK的输出波形为一脉波，其高准位以及低准位分别为第一电压VGH 82以及第二电压VEEG 84。如图2B与图2D所示，图2D为右 768级位移缓存器的等效电路图。当我们输入如第2E图的CLK2、CLK4，上升边缘与下降边缘反相对准的波形时，于图2B，在时间点86时，Q点65经由GE767 66设定为高准位VGH， 此时T3导通，CLK4 61为低准位VEEG，而电容C将会充电至30V。当GE767 66为低准位 VEEG时，闸极线GE767 66关闭，Q点为浮接(Floating)，等到CLK4 61为高准位VGH时，Q 点变为^V，此时GE768 62为高准位VGH，且等于CLK4 61。请再参阅图2B与图2D所示，当 GE768 62为高准位时，会设定右769级位移缓存器，等到右769级的Q点为54V时，GE769 就为高准位VGH。如图2D所示，GE769 70为高准位VGH时，右768级位移缓存器的T4将导通，使得Q点变为VGL，且使得T3关闭，GE768会往低电压放电。但从GE768看入为一等效电容，因此GE768会放电如图3A所示。此时，当源极线为OV时，GE768会残存正电压(约 9V)，使得液晶面板的画素因源极数据为OV而写入OV的电压。因此，右768级位移缓存器的GE768会于最后一条闸极线所耦接的画素产生偏亮的情形，以相同原理，左768级位移缓存器的G0768亦会于最后第二条闸极线所耦接的画素产生偏亮的情形。此结果将导致如图 3B 60所示，于最后两条闸极线所耦接的画素产生一条亮线。也就是说，画素处于低电压时会产生亮线。
发明内容
本发明的目的在于提供一种液晶显示装置及其方法，使其能达到减轻甚至消除亮线以改善液晶显示装置质量的目的。为达到上述目的，根据本发明的一特点是提供一种GIP架构的液晶显示装置，其包括一液晶面板，具有一画素数组，用以显示影像。一闸极驱动单元，以复数条闸极线与画素数组耦接，用以产生复数个驱动讯号来驱动该画素数组。一源极驱动单元，用以产生复数个驱动讯号来驱动影像讯号的数据以及一频率产生器，电性耦接至该间极驱动单元，用以产生复数个频率讯号，控制间极驱动单元的动作。依据本发明的液晶显示装置，该间极驱动单元更包括复数个位移缓存器电性串联耦接，每一位移缓存器是对应至该画素数组的其中一列，控制该耦接至画素数组最后一列的两条间极线的位移缓存器的输入频率，使其转换边缘与下一级位移缓存器的输入频率的转换边缘不对准，以配合最后两条闸极线的关闭动作，从而达到消除亮线的效果。而其中控制该耦接至画素数组最后一列的两条间极线的位移缓存器的输入频率的方式为调整该输入频率的工作周期(duty cycle)。依据本发明的液晶显示装置，其中控制该耦接至画素数组最后一列的两条闸极线的位移缓存器的输入频率，其频率工作周期的转换边缘调整方式为上升边缘延迟，下降边缘提前。依据本发明的液晶显示装置，其中该频率产生器的输出为一复数个脉波，该等脉波的高准位以及低准位分别为一第一电压以及一第二电压。依据本发明的液晶显示装置，其中对应该最后一条间极线的复数个位移缓存器包括
一第一位移缓存器以及一下一级位移缓存器的第二位移缓存器，该第二位移缓存器的输出是耦接至第一位移缓存器，而第一位移缓存器的输出除为最后一条间极线的输出外， 亦耦接至第二位移缓存器，该第一位移缓存器具有一第一输入端，是耦接至脉波产生器所输出的复数个脉波的其中之一，以及一第二输入端，是耦接至前一级位移缓存器的一闸级线输出，以及一第一输出端，其中该第一输出端是为第一位移缓存器的一闸极线输出，该第二位移缓存器具有一第三输入端，耦接至脉波产生器所输出的复数个脉波的其中之一以及耦接至一起始讯号。依据本发明的液晶显示装置，其中该频率产生器输出的复数个频率其中之一的频率工作周期调整，以硬件电路或频率产生器中的单芯片软件程序完成。依据本发明的液晶显示装置的驱动方法，该液晶显示装置包括一液晶面板、一闸极驱动单元、一源极驱动单元以及一频率产生器，该液晶面板具有一画素数组，其中对应该最后一条间极线的复数个位移缓存器包括
一第一位移缓存器以及一下一级位移缓存器的第二位移缓存器，该第二位移缓存器的输出是耦接至第一位移缓存器，而第一位移缓存器的输出除为最后一条间极线的输出外， 亦耦接至第二位移缓存器，该第一位移缓存器具有一第一输入端，是耦接至脉波产生器所输出的复数个脉波的其中之一，以及一第二输入端，是耦接至前一级位移缓存器的一闸级线输出，以及一第一输出端，其中该第一输出端是为第一位移缓存器的一闸极线输出，该第二位移缓存器具有一第三输入端，耦接至脉波产生器所输出的复数个脉波的其中的一以及耦接至一起始讯号，该第一输入端与第三输入端输入上升边缘与下降边缘反相对准的频率，该驱动方法包括
调整第一输入端复数个脉波的其中的一的频率的工作周期，使其转换边缘的上升边缘与下降边缘与第三输入端输入的下一级位移缓存器的频率转换边缘的上升边缘与下降边缘不对准；
传送该起始讯号、转换后的第一输入端的脉波、下一级位移缓存器的第三输入端的复数个脉波的其中的一以及第二输入端前一级位移缓存器的一间极线输出至对应该最后一条闸极线的复数个位移缓存器；
传送该驱动讯号至该画素数组的最后一列；以及以该驱动讯号驱动该画素数组的最后一列。依据本发明的液晶显示装置的驱动方法，其中该间极驱动单元包括复数个位移缓存器电性串联耦接，每一该等位移缓存器是对应至该画素数组的其中一列。依据本发明的液晶显示装置的驱动方法，其中该频率产生器的输出为一复数个脉波，该等脉波的高准位以及低准位分别为一第一电压以及一第二电压。依据本发明的液晶显示装置的驱动方法，其中耦接至脉波产生器所输出的复数个脉波的其中之一的第一输入端的脉波，转换边缘的上升边缘延迟，下降边缘提前，以此方式使其能达到改善液晶显示装置质量的目的。
图1是绘示一习知的GIP液晶显示装置；
图2A是绘示该装置的位移缓存器电性串连耦接的示意图； 图2B是绘示右768级位移缓存器最后一级输出GE768示意图； 图2C是绘示频率CLK电压准位示意图2D是绘示右768级位移缓存器最后一级输出GE768的等效电路图； 图2E是绘示习知频率CLK2，CLK4转换边缘对准的关系图； 图3A是绘示习知最后一级输出GE768与源极数据运作情形； 图3B为液晶显示装置产生亮线的情形；
图4A是绘示调整后频率CLK4与CLK2的转换边缘不对准的关系图； 图4B是绘示调整后最后一级输出GE768与源极数据运作情形；主要组件符号说明
1GIP架构的液晶显示装置
10GIP液晶面板
13液晶面板
15、62、63、66、70 闸极线 18源极线
25间极驱动集成电路
28间极驱动单元30 40 45 50 60
61,64 65,86 69 72 74 82 84
90,95
具体实施例方式以下结合附图对本发明的技术方案进行详细说明。关于本发明的硬件部分，与习知技术相同。请再参阅图1，图1是绘示根据本发明的一实施例的液晶显示装置1的示意图。液晶显示装置1采用GIP架构，包括一液晶面板 13，具有一画素数组，用以显示影像、一闸极驱动单元观，以769X2条闸极线12与画素数组耦接，用以产生769X2个驱动讯号来驱动该画素数组、一频率产生器30，电性耦接至该闸极驱动单元，用以产生4组频率讯号CLK1-CLK4(未图标)，控制闸极驱动单元的动作以及一源极驱动单元40，用以产生复数个驱动讯号来驱动影像讯号的数据。由于采用GIP架构，闸极驱动单元观也制作于液晶面板上，如此可降低成本，且简化制程。间极驱动单元观包括复数个位移缓存器电性串联耦接(未图示)，每一个位移缓存器是对应至画素数组45的其中一列。请参阅图2A，图2A为本实施例的位移缓存器电性串联耦接的情形。其中，位移缓存器分成左、右两级，同一编号对应该编号的闸极输出线， (如左768级位移缓存器与右768级位移缓存器的闸极输出线G0768 63与GE768 62可于液晶面板13的最后一列画素产生影像)。该等位移缓存器从左1级、右1级串联耦接至左 769级、右769级，而频率CLK1-CLK4以循环对应方式，输入上述的位移缓存器中，在此应注意的是，频率CLK2与CLK4为反相，且频率CLK2的上升边缘与频率CLK4下降边缘对准，反之亦然。每个位移缓存器对应一闸极线输出G01、GE1-G0768、GE768。最后两条闸极输出线 G0769、GE769没有接到画素数组，而是接至左768级、右768级位移缓存器，用于关闭最后两条闸极线G0768 63、GE768 62的输出。关于硬件部分的运作，与习知技术相同，请参阅前述的附图，在此不再赘述。请再参阅图2B、图2D配合第4A图所示，在右769级位移缓存器的CLK2 64变高准位VGH之前，此时右768级的位移缓存器T4为关闭，且右768级位移缓存器的CLK4 61 仍然为低准位VEEG(-6V)，如图4A所示，因为有上升边缘延迟，下降边缘提前的转换边缘差 72,74所致，且此时右768级位移缓存器的T3仍然为导通状态(因为Q点为MV)。因此 GE768的电压直接为CLK4，亦即为VEEG (-6V)，而不会如习知技术，GE768 62的电压处于高
频率产生器源极驱动单元画素数组显不器亮线频率参考点起始讯号转换边缘延迟转换边缘提前高准位低准位源极线资料。准位VGIK24V)，因而受等效电容效应的影响，慢慢放电，而有残存正电压(约9V)的现象，使右768级位移缓存器的GE768 62会产生偏亮的情形。如上所述，请参阅第4B图所示，当源极线为OV时90、95，GE768处于VEEG(-6V)，此时，液晶面板的画素不会写入OV的电压，因此，右768级位移缓存器的GE768不会产生偏亮的情形。因此，利用调整右768级位移缓存器CLK4的工作周期，达到改善最后一列画素的亮线问题，如后详述。为了达到右768级位移缓存器CLK4频率工作周期(duty cycle)的调整，可加入RC硬件电路改变右768级位移缓存器CLK4频率转换边缘，或利用更改频率产生器中的EEPROM(ElectricalIy Erasable Programmable Read-Only Memory)的程序，达到右768级位移缓存器CLK4频率工作周期的调整的目的。同理，调整左768级位移缓存器CLK3频率工作周期，可改善最后第二条闸极线对应的最后一列画素的亮线问题。请再参阅图4A所示，本发明的液晶显示装置的改善方法为调整右768级位移缓存器频率CLK4的工作周期(duty cycle)，亦即调整其脉波期间(pulse duration)，使其脉波转换边缘(亦即上升边缘与下降边缘)与右769级位移缓存器频率CLK2的脉波转换边缘(亦即下降边缘与上升边缘)分别具有转换边缘差72、74，也就是频率CLK4脉波的上升边缘延迟，而下降边缘提前。此目的可经由加入RC硬件电路改变右768级位移缓存器频率CLK4 脉波期间，或利用更改频率产生器中的EEPROM的程序达成。以相同方式，调整左768级位移缓存器频率CLK3的脉波期间，使其转换边缘与频率CLKl的转换边缘不对准(亦即错位)， 从而改善最后两条闸极线对应的最后一列画素的亮线问题。请再参阅图1所示，一种液晶显示装置的驱动方法，该GIP架构的液晶显示装置包括一液晶面板10、一间极驱动单元观、一源极驱动单元40以及一频率产生器30，该液晶面板具有一画素数组45。如图2B所示，其中对应该最后一条间极线的复数个位移缓存器包括
右768级位移缓存器以及右769级位移缓存器，该右769级位移缓存器的输出是耦接至右768级位移缓存器，而右768级位移缓存器的输出除为最后一条闸极线的输出的GE768 外，亦耦接至右769级位移缓存器，该右768级位移缓存器具有一第一输入端CLK4 61，是耦接至脉波产生器30所输出的第4组脉波，以及一第二输入端，是耦接至前一级位移缓存器的一闸级线输出GE767 66，以及一第一输出端，其中该第一输出端是为第一位移缓存器的一闸极线输出GE768 62，该右769级第二位移缓存器具有一第三输入端，耦接至脉波产生器所输出的复数个脉波的第2组脉波CLK2 64以及耦接至一起始讯号STV 69，该驱动方法包括
该频率产生器30，产生复数个频率讯号CLK1-CLK4，用以控制闸极驱动单元28的动作， 且于右768级位移缓存器第一输入端的CLK4 61作工作周期调整；
传送该起始讯号STV 69、第一输入端的CLK4 61、第三输入端的CLK2 64以及前一级位移缓存器的一闸极线输出GE767至对应该最后一条闸极线的复数个位移缓存器右768级、 右769级；
将该对应最后一条闸极线的GE768的位移缓存器的输出的驱动讯号接至该最后一列画素；
以相同方式调整最后一列画素的左768级位移缓存器CLK3的频率转换边缘，得到 G0768 ；传送该G0768、GE768驱动讯号至该画素数组的最后一列；以及以该等驱动讯号驱动该画素数组的最后一列。本发明的液晶显示装置的驱动方法，其中对应于画素数组的最后一列的两条闸极输出线G0768、GE768耦接至脉波产生器所输出的CLK3、CLK4，转换边缘的上升边缘延迟，而下降边缘提前，使其与CLK1、CLK2的上升边缘与下降边缘不对准，以此方式能达到改善液晶显示装置质量的亮线的目的。综上所述，虽然本发明已用较佳实施例揭露如上，然其并非用以限定本发明，本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。
权利要求
1.一种改善液晶显示装置显示质量的装置，其特征在于，包括一液晶面板，具有一画素数组，用以显示影像；一闸极驱动单元，以复数条间极线与画素数组耦接，用以产生复数个驱动讯号来驱动该画素数组；一源极驱动单元，用以产生复数个驱动讯号来驱动影像讯号的数据；以及一频率产生器，电性耦接至该间极驱动单元，用以产生复数个频率讯号，控制间极驱动单元的动作；其中，该间极驱动单元更包括复数个位移缓存器电性串联耦接，每一位移缓存器是对应至该画素数组的其中一列，控制耦接至该画素数组最后一列的两条间极线的位移缓存器的输入频率，使其转换边缘与下一级位移缓存器的输入频率的转换边缘不对准。
2.根据权利要求1所述的改善液晶显示装置显示质量的装置，其特征在于其中控制耦接至该画素数组最后一列的两条间极线的位移缓存器的输入频率的方式为调整该输入频率的工作周期(duty cycle)。
3.根据权利要求2所述的改善液晶显示装置显示质量的装置，其特征在于其中调整该输入频率的工作周期的方式为使频率的脉波的上升边缘延迟，下降边缘提前。
4.根据权利要求1所述的改善液晶显示装置显示质量的装置，其特征在于其中该频率产生器的输出为复数个脉波，该等脉波的高准位以及低准位分别为一第一电压以及一第二电压。
5.根据权利要求1所述的改善液晶显示装置显示质量的装置，其特征在于其中对应该最后一条间极线的复数个位移缓存器包括一第一位移缓存器以及一下一级位移缓存器的第二位移缓存器，该第二位移缓存器的输出是耦接至第一位移缓存器，而第一位移缓存器的输出除为最后一条间极线的输出外， 亦耦接至第二位移缓存器，该第一位移缓存器具有一第一输入端，是耦接至脉波产生器所输出的复数个脉波的其中之一，以及一第二输入端，是耦接至前一级位移缓存器的一闸级线输出，以及一第一输出端，其中该第一输出端是为第一位移缓存器的一闸极线输出，该第二位移缓存器具有一第三输入端，耦接至脉波产生器所输出的复数个脉波的其中之一以及耦接至一起始讯号。
6.根据权利要求1所述的改善液晶显示装置显示质量的装置，其特征在于其中该频率产生器输出的复数个频率其中之一的调整，是以硬件电路或频率产生器中的单芯片软件程序完成。
7.一种改善液晶显示装置显示质量的装置的驱动方法，该液晶显示装置包括一液晶面板、一间极驱动单元、一源极驱动单元以及一频率产生器，其特征在于其中对应该最后一条间极线的复数个位移缓存器包括一第一位移缓存器以及一下一级位移缓存器的第二位移缓存器，该第一位移缓存器具有一第一输入端，是耦接至脉波产生器所输出的复数个脉波的其中之一，以及一第二输入端，是藕接至前一级位移缓存器的一间级线输出，以及一第一输出端，该第一输出端是为第一位移缓存器的一间极线输出，该第二位移缓存器具有一第三输入端，耦接至脉波产生器所输出的复数个脉波的其中之一以及耦接至一起始讯号，该第一输入端与第三输入端输入上升边缘与下降边缘反相对准的频率，该驱动方法包括调整第一输入端复数个脉波的其中之一的频率工作周期，使其上升边缘与下降边缘与第三输入端输入的下一级位移缓存器的频率上升边缘与下降边缘的转换边缘不对准；传送该起始讯号、转换后的第一输入端的脉波、下一级位移缓存器的第三输入端复数个脉波的其中之一以及第二输入端前一级位移缓存器的间极线输出至对应该最后一条闸极线的复数个位移缓存器；传送该驱动讯号至该画素数组的最后一列；以及以该驱动讯号驱动该画素数组的最后一列。
8.根据权利要求7所述的改善液晶显示装置显示质量的装置的驱动方法，其特征在于其中控制该耦接至画素数组最后一列的两条间极线的位移缓存器的输入频率的方式为调整该输入频率的工作周期。
9.根据权利要求7所述的改善液晶显示装置显示质量的装置的驱动方法，其特征在于其中调整该输入频率工作周期的方式为使频率的脉波的上升边缘延迟，下降边缘提前。
10.根据权利要求7所述的改善液晶显示装置显示质量的装置的驱动方法，其特征在于其中该间极驱动单元包括复数个位移缓存器电性串联耦接，每一该等位移缓存器是对应至该画素数组的其中一列。
11.根据权利要求7所述的改善液晶显示装置显示质量的装置的驱动方法，其特征在于其中该频率产生器的输出为一复数个脉波，该等脉波的高准位以及低准位分别为一第一电压以及一第二电压。
全文摘要
本发明涉及一种可改善液晶显示装置显示质量的装置及其方法，其液晶显示装置包括:一液晶面板、一闸极驱动单元、一源极驱动单元以及一频率产生器。该液晶面板具有一画素数组，用以显示影像。该闸极驱动单元，用以产生复数个驱动讯号来驱动该画素数组。该源极驱动单元，用以产生复数个驱动讯号来驱动影像讯号的数据。该频率产生器电性耦接至该闸极驱动单元，用以产生频率讯号，控制闸极驱动单元的运作。由于最后两级闸极输出线没有接到液晶面板内，容易于最后两条接到液晶面板内的闸极线的影像显示区产生一条亮线。本案提出藉由调整频率产生器所产生的频率讯号的工作周期，来解决上述的问题。
文档编号G09G3/36GK102254537SQ20111024630
公开日2011年11月23日 申请日期2011年8月24日 优先权日2011年8月24日
发明者侯俊成, 萧忠志 申请人:中华映管股份有限公司, 福建华映显示科技有限公司
最新回复(0)