输出电路及数字模拟电路以及显示装置的制作方法
专利名称：输出电路及数字模拟电路以及显示装置的制作方法
技术领域：
本发明涉及输出电路与数字模拟电路以及使用该电路的显示装置。
背景技术：
目前，显示装置正在广泛普及以薄型、轻量、低消耗电力为特征的液晶显示装置 (LCD)，多利用于移动电话机(mobile phone,cellular phone)或PDA (个人数字助理)、笔记本PC等移动式设备的显示部中。但是，最近随着液晶显示装置的大画面化或动态图像对应的技术提高，不止是移动用途，固定式的大画面显示装置或大画面液晶电视也变得能够实现。作为这些液晶显示装置，利用的是能够进行高精细显示的有源矩阵驱动方式的液晶显示装置。首先，参照图20，对有源矩阵驱动方式的液晶显示装置的代表性结构进行概述。 而且，在图20中，通过等效电路示意性地示出连接在液晶显示部的1个像素上的主要结构。一般，有源矩阵驱动方式的液晶显示装置的显示部960具备将透明的像素电极 964及薄膜晶体管(TFT)963配置为矩阵状的半导体基板(例如在彩色-SXGA面板的情况下，为1280X3像素列X IOM像素行)；和在整个面上形成了 1个透明电极966的对向基板，该显示部由使这两枚基板对向并在其间封入了液晶的结构构成。通过扫描信号控制具有开关(switching)功能的TFT963的导通/截止，在TFT963 变为导通时，与视频信号对应的灰度等级电压被施加在像素电极964上，根据各像素电极 964与对向基板电极966之间的电位差，液晶的透过率发生变化，通过用液晶电容965在一定期间内保持该电位差，从而显示图像。在半导体基板上，输送向各像素电极964施加的电平(level)电压(灰度等级电压)的数据线962和输送扫描信号的扫描线961配置为格子状(在上述彩色-SXGA面板的情况下，数据线为1280 X 3根，扫描线为IOM根)，扫描线961及数据线962因为相互的交叉部所产生的电容或被夹持在与对向基板电极之间的液晶电容等而成为大的电容性负载。而且，扫描信号由栅极驱动器970供给到扫描线961，另外灰度等级电压向各像素电极964的供给由数据驱动器980经由数据线962来进行。1画面量的数据的改写在1帧期间(1/60 秒)内进行，用各扫描线按每个像素行 (每行)顺次进行选择，在选择期间内通过各数据线来供给灰度等级电压。并且，栅极驱动器970只要供给至少2值的扫描信号即可，相对于此，数据驱动器 980需要以灰度等级数对应的多值电平的灰度等级电压来驱动数据线。因此，数据驱动器 980的缓冲部采用能够进行高精度电压输出的差动放大器。另外，最近在液晶显示装置中，朝图像高质量化(多色化)进展，至少沈万色(RGB 各6位视频数据)甚至沈80万色(RGB各8位视频数据)以上的需求增高。因此，输出对应于多位视频数据的灰度等级电压的数据驱动器不但要求极高精度的电压输出，而且处理视频数据的电路部的元件数增加，数据驱动器LSI的芯片面积增加， 成为导致成本高的主要原因。针对该问题，以下详细说明。图21是表示图20的数据驱动器980的构成的图，用框图示出数据驱动器980 的主要部分。参照图21，数据驱动器980构成为包括锁存地址选择器(latch address selector)981、锁存器982、灰度等级电压产生电路983、译码器984和缓冲电路985。锁存地址选择器981根据时钟信号CLK，决定数据锁存的定时。锁存器982根据由锁存地址选择器981决定的定时，对视频数字数据进行锁存，对应于STB信号(选通脉冲信号)，向各译码器984—齐输出数据。会对电压产生电路983生成对应于视频数据的灰度等级数的灰度等级电压。译码器984选择一个对应于所输入数据的灰度等级电压并输出。缓冲电路985输入从译码器984输出的灰度等级电压，进行电流放大后作为输出电压Vout输出ο例如，在输入6位视频数据的情况下，灰度等级数为64，灰度等级电压产生电路 983生成64电平的灰度等级电压。译码器984成为从64电平的灰度等级电压中选择1个灰度等级电压的电路构成。另一方面，在输入8位视频数据的情况下，灰度等级数为256，灰度等级电压产生电路983生成256电平的灰度等级电压，译码器984成为从256电平的灰度等级电压中选择1个灰度等级电压的电路构成。这样，若视频数据多位化，则灰度等级电压产生电路983或译码器984的电路规模增大。例如，在从6位增加到8位的情况下，电路规模变为4倍以上。因此，由于视频数据的多位化，数据驱动器LSI的芯片面积增大，变为成本增大。与此相对，作为即使进行多位化也可以抑制数据驱动器LSI芯片面积的增加用的技术，例如参照美国专利第6M6351号说明书(专利文献1)的记载。图22是用于说明该说明书记载的技术的图(对应于专利文献1的图2)。参照图22，由包含以下部分的内插放大部4100构成包括1组电阻串(string)ROOO R255及选择电阻两端的1组电压的开关 S000 S255的串DAC部(译码部)4001 ；和用于将向具有多个同极性差动对的差动放大器及2个输入端子4002、4003供给的电压选择性地输入所述差动放大器的非反相输入的开关 4004。在串DAC部4001中，通过由数字数据的高位M位控制的开关S000 S255来选择电阻串R000 R255中的1个电阻两端的2个电压，向内插放大部4100的输入端子4002、 4003供给选择电压。在此，通过开关选择的2个电压限于电阻串R000 R255中的1个电阻两端的电压，无法选择跨越多个电阻的两端的电压或选择相同的电压。在内插放大部4100中，通过由数字数据的低位N位控制的开关4004，将供给到输入端子4002、4003的电压VI、V2选择性地输入到非反相输入4111、4121、4131、4141中，可以输出根据V1、V2的输入数而将V1、V2之间内分为任意比的电压。在图22中，由于设有4 组差动对，故根据LSB (Least Significant Bit 最低位)，可以输出将端子4002、4003的电压V1、V2内分为1 3、1 1、3 1的电压及Vl等四个电压。因此，相对于欲输出的电压电平的数，可以将输入的电压电平数削减到1/(差动对数)。因此，可以削减串DAC部的电源线数及面积。另外，作为其他技术的一例，参照美国专利第5396245号说明书(专利文献2)。图23是用于说明专利文献2的技术的图(对应于专利文献2的图5)。参照图23，内插放大部 4100b与专利文献1的内插放大部4100相比，其构成稍有不同。例如，在图22的构成的情况下，分别以各不相同的电流源驱动4个差动对，但在图23的构成的情况下，将驱动4个差动对的电流源4200b设为共同的。通过开关SOOOb S255b，从电阻串ROOOb R255b选择电压，通过由开关4004b 来进行差动放大器4100b的输入控制，从而输出内分V1、V2的电压的构成基本上与图22的构成相同，同样可以削减输入电源线数。另外，由开关选择的电压限于电阻串中的1个电阻的两端这一点也与图22的构成相同。而且，也公知ECL多值逻辑电路，其具备在各自的基极上接收输入信号，在共同的负载电阻上连接集电极(collector)，用各不相同的电流值的电流源驱动共同连接的发射极的2个差动对，还具备将负载电路的一端作为输入并驱动输出端子的输出晶体管(例如专利文献3)。在将上述现有的构成适用于显示装置的数据驱动器那样的多输出驱动器的情况下，缩小差动放大器的面积也是重要的。在将参照图22、图23等说明的现有的构成利用于数据驱动器的情况下，虽然可以减小译码器部分，但为了将灰度等级电源线数减小为1/2、 1/4、1/8……，需要将差动对的个数增加为2个、4个、8个……。因此，差动放大器的占有面积变得特别大，存在节省面积效果降低的课题。专利文献1 美国专利第6246351号说明书(图2)；专利文献2 美国专利第5396245号说明书(图5)；专利文献3 特开昭61-248619号公报(图1)。
发明内容
本发明所要解决的课题是提供一种输出电路及数字模拟变换电路，其中通过具备例如相对2个输入电压、输出3个以上的多值电压电平的放大器，从而一边缩小放大器的面积，一边削减所需的输入电压数，并且实现晶体管数的削减。另外，本发明所要解决的其他课题是通过使用上述输出电路，从而提供一种节省面积且低成本的数据驱动器以及包含数据驱动器的显示装置。提供解决上述课题的方法的本发明的一个方面涉及的输出电路，其中包括选择电路，其输入电压值互不相同的m个参考电压，将通过数据输入端子输入的观位数字数据信号作为选择信号，从所述m个参考电压中选择2个相同或不同的参考电压并输出到第1、 第2端子，其中m = 2κ，Κ为2以上的正整数；和放大电路，其输入供给到所述第1、第2端子的电压，从输出端子输出以1 2或2 1的内分比内分了所述第1、第2端子的电压而成的电压；将所述第1至第2Κ参考电压分别设为等间隔的第1至第4Κ电平的电压之中的第 {l+aiXdK-D+dXdKD+hXyK-3)+…+ Χ4(Κ-Κ)}电平，式中 、 、 、…、 取0或3，根据所输入的由至少2Κ位构成的所述数字数据信号，从所述输出端子输出从所述第1电平到第 4Κ电平为止的共计4Κ个互不相同电平的电压中的一个电压。本发明的另一方面涉及的数字模拟变换电路，以从能够输出的输出电压的下限到上限规定的输出电压的范围被分割为互不重叠的多个区间，包括选择电路，按照所述各区间，根据数字数据信号，选择1组与各区间对应的参考电压、和输入所述参考电压而供给到第1、第2端子的2个电压；放大电路，由所述多个区间共有，输入供给到所述第1、第2端子的电压，从输出端子输出以1 2或2 1的内分比内分了所述第1、第2端子的电压而成的电压；在所述多个区间的至少一个区间中，所述参考电压为电压值互不相同的m个参考电压，其中m = 2K，K为2以上的正整数，从所述输出端子输出的电压为4Κ个，将所述m个参考电压分别设为等间隔的第1至第4K电平的电压之中的第{l+hXdK—D+hXyKD+hX 4(K-3)+-+aKX4(M)}电平，式中 、a2、a3、…、 取0或3，所述选择电路从所述m个参考电压的m的平方种组合中，根据所述数字数据信号中的观位信号，选择1组供给到所述第1、 第2端子的电压的2个电压，根据所输入的由至少I位构成的所述数字数据信号，从所述输出端子输出从所述第1电平到第4K电平为止的共计4Κ个互不相同电平的电压中的一个电压。在上述本发明涉及的输出电路或数字模拟变换电路中，也可以构成为所述选择电路输入第ι参考电压(A)与第2参考电压(B)，根据所述选择信号，向所述第1、第2端子供给第1、第1参考电压(Α、Α)、第1、第2参考电压(Α、Β)、第2、第1参考电压(Β、Α)、第2、 第2参考电压(Β、Β)中的任一对，最大能够输出2的平方个互不相同的电压电平。在上述本发明涉及的输出电路或数字模拟变换电路中，也可以构成为将所述内分比设为1 2或2 1，设为所述第1、第2端子的一方输入电压的2倍电压与所述第1、 第2端子的另一方的输入电压之和是所述输出电压的3倍的关系，将所述第1、第2参考电压分别设为等间隔的第1至第4电平的电压中的第1、第4电平，输出从基于所述第1、第1 参考电压(Α、Α)的对的选择的第1电平的输出电压，到基于所述第2、第2参考电压(Β、Β) 的对的选择的第4电平的输出电压为止的共计4电平的电压。在上述本发明涉及的输出电路或数字模拟变换电路中，也可以构成为所述选择电路输入电压值互不相同的第1至第4参考电压(A、B、C、D)，根据所述选择信号，向所述第 1、第2端子供给第1、第1参考电压(A、A)、第1、第2参考电压(A、B)、第2、第1参考电压(B、A)、第2、第2参考电压(B、B)、第1、第3参考电压(A、C)、第1、第4参考电压(A、D)、第2、第3参考电压(B、C)、第2、第4参考电压(B、D)、第3、第1参考电压(C、A)、第3、第2参考电压(C、B)、第4、第1参考电压(D、A)、第4、第2参考电压(D、B)、第3、第3参考电压(C、C)、第3、第4参考电压(C、D)、第4、第3参考电压(D、C)、第4、第4参考电压(D、D)中的任一对，最大能够输出4的平方个互不相同的电压电平。在上述本发明涉及的输出电路或数字模拟变换电路中，可以构成为所述第1、第 2端子的一方输入电压的2倍电压与所述第1、第2端子的另一方的输入电压之和成为所述输出电压的3倍，将所述第1至第4参考电压分别设为等间隔的第1至第16电平的电压中的第1、第4、第13、第16电平，输出所述选择电路中的从基于所述第1、第1参考电压(A、A) 的对的选择的第1电平的输出电压，到基于所述第4、第4参考电压(D、D)的对的选择的第 16电平的输出电压为止的共计16电平的电压。在本发明涉及的输出电路或数字模拟变换电路中，也可以构成为以从能够输出的输出电压的下限到上限规定的输出电压的范围被分割为互不重叠的多个区间，按照所述各区间，设置与各区间对应的、电压电平互不相同的至少2个参考电压，在所述区间中，根据所述多个(η个)参考电压，最大输出η的平方电平的输出电压。在本发明涉及的输出电路或数字模拟变换电路中，也可以构成为针对输出电压电平，相邻的至少一组电压电平的间隔和其他相邻的一组电压电平的间隔不同。另外，也可以构成为在所述多个区间之间，某个区间的电压电平的间隔与其他区间的电压电平的间隔不同。根据该构成，可以增加输入到选择电路的参考电压，实现Y特性内插等所希望的非线性输入输出特性。在本发明涉及的输出电路或数字模拟变换电路中，可以构成为所述放大电路具有第1及第2输入端子；输出端子；第1及第2差动对，其输入对的一方连接所述第1输入端子，另一方连接所述输出端子；第3差动对，其输入对的一方连接所述第2输入端子，另一方连接所述输出端子；向所述第1差动对供给电流的第1电流源；向所述第2差动对供给电流的第2电流源；向所述第3差动对供给电流的第3电流源；共同连接在所述第1到第3 差动对的输出对上的负载电路；连接在所述第1到第3差动对的共同输出对与所述输出端子之间的放大电路。在本发明涉及的输出电路或数字模拟变换电路中，可以构成为所述放大电路具有第1及第2输入端子；输出端子；第1及第2差动对，其输入对的一方连接所述第1输入端子，另一方连接所述输出端子；第3差动对，其输入对的一方连接所述第2输入端子，另一方连接所述输出端子；与所述第1差动对至所述第3差动对共同连接，向所述第1差动对至所述第3差动对供给电流的第1电流源；共同连接在所述第1到第3差动对的输出对上的负载电路；所述第1到第3差动对的共同输出对；连接在与所述输出端子之间的放大电路。在本发明涉及的输出电路或数字模拟变换电路中，可以构成为所述选择电路输入电压值互不相同的第1至第m( = 2K，其中K为规定的正整数)参考电压，根据至少由I 位组成的所述选择信号，选择第1至第2Κ参考电压相关的4Κ组电压对中的任一对并向所述第1、第2端子供给，通过输出端子最大能够输出4Κ个不同的电压电平。在本发明涉及的输出电路或数字模拟变换电路中，可以构成为将所述内分比设为1 2或2 1，所述第1、第2端子的一方输入电压的2倍电压与所述第1、第2端子的另一方的输入电压之和成为所述输出电压的3倍，选择电路输入电压值互不相同的第1至第m( = 2Κ，其中K为规定的正整数)参考电压，将所述第1至第2Κ参考电压分别设为等间隔的第1至第4Κ电平的电压之中、{l+a_lX4(K-1)+a_2X4(K-2)+a_3X4(K-3)+...+a_KX4(K-K)}(其中 a_l、a_2、a_3、· · ·、aj(取0或幻电平，根据至少由I位构成的、所输入的选择信号(或数字数据信号)，输出从第1电平到第4K电平为止的共计4Κ个互不相同的电平的输出电压。本发明的其他方面涉及的显示装置，作为驱动数据线的驱动器备有所述输出电路。本发明的其他方面涉及的输出电路或数字模拟变换电路，其中具备生成电压值互不相同的mXS个参考电压的电路，其中m = 2K，K为2以上的正整数，S为规定的正整数；输出端子；至少一个译码器块，其输入所述mXS个参考电压和多位的数字数据信号，根据所述数字数据信号中、成为各自被预先确定的位字段的第1、第2、第3位组的值，将从所述 mXS个参考电压中选择出的电压分别输出到第1及第2端子；放大电路，其输入由所述译码器块供给到所述第1及第2端子的电压，将以1 2 或21的内分比内分了所述第1及第2端子的电压后的电压从所述输出端子输出；所述译码器块具有3级结构的电路块，所述第1级具备S个电路块，其将所输入的所述m X S个参考电压中、每m个参考电压作为输入，根据所述第1位组的值，从所述m个参考电压中选择包含重复在内的2个电压后输出；所述第2级具备将用所述第1级的S个电路块分别选择的2个电压的一方作为输入，根据所述第2位组的值，从所输入的S个电压中选择1个电压后输出的电路块；和将用所述第1级的S个电路块分别选择的2个电压的另一方作为输入，根据所述第2位组的值，从所输入的S个电压中选择1个电压后输出的电路块；所述第3级具备输入由所述第2级的2个电路块分别选择输出的电压，根据所述第3位组的值，以将所输入的2个电压分别供给到所述第1及第2端子或将其切断的方式进行控制的1个电路块，将输入到所述译码器块中所述第1级的电路块的每一个中的所述m个参考电压分别设为等间隔的第1至第4K电平的电压之中的第{1+3-4(^)+334(0+334(1^+"-+aKX4(M)}电平，式中&1、ει2、&3、…、 取0或3，根据所述第1至第3位组的信号值，由所述输出端子输出m2XS个互不相同的电压电平中的任一个。在本发明中，可以构成为在所述第3位组的各位全部包含于所述第1位组及/或第2位组时，省略所述第3级电路块，将所述第2级的2个电路块的输出供给到所述第1、第 2端子。本发明的其他方面涉及的输出电路或数字模拟变换电路，具备生成电压值互不相同的mXS个参考电压的电路，其中m = 2K，K为2以上的正整数，S为规定的正整数；输出端子；至少一个译码器块，其输入所述mXS个参考电压和多位的数字数据信号，根据所述数字数据信号中、成为各自被预先确定的位字段的第1、第2、第3位组的值，将从所述 mXS个参考电压中选择出的电压分别输出到第1及第2端子；
放大电路，其输入由所述译码器块供给到所述第1及第2端子的电压，将以1 2 或21的内分比内分了所述第1及第2端子的电压后的电压从所述输出端子输出；所述译码器块具有3级结构的电路块，所述第1级具备m个电路块，其将所输入的所述m X S个参考电压中、每S个参考电压作为输入，根据所述第1位组的值，从所述S个参考电压中选择1个电压后输出；所述第2级具备将用所述第1级的m个电路块选择的m个电压作为输入，根据所述第2位组的值，从所输入的m个电压中选择2个电压后输出的1个电路块；所述第3级具备输入由所述第2级电路块选择输出的2个电压，根据所述第3位组的值，以将所输入的2个电压分别供给到所述第1及第2端子或将其切断的方式进行控制的1个电路块，将输入到所述译码器块中所述第1级的m个电路块的每一个中的第T个参考电压组分别设为等间隔的第1至第4K电平的电压之中的第{^+ 父彳0")+ ※^1^+ ※^1^ + …+ Χ4(Κ_Κ)}电平，式中&1、 、&3、…、 取0或3，T为满足1彡T彡S的正整数，根据所述第1至第3位组的信号值，由所述输出端子输出m2XS个互不相同的电压电平中的任一个。在本发明中，可以构成为还具备所述m的值共同或不同的译码器块，在所述m的值为最大的译码器块中，在所述第3位组的各位全部包含于所述第1位组及/或第2位组时，省略所述第3级电路块，将所述第2级的2个电路块的输出供给到所述第1、第2端子。在本发明的其他方面涉及的输出电路或数字模拟变换电路中，将所述m设为 2K(其中K为规定的正整数)，所述选择电路(译码器)构成为根据成为所述选择信号的第 1至第I信号、共计I位信号，选择第1至第2K参考电压后向所述第1、第2端子输出，具备第1列到第K列为止的电路块组，所述各电路块具有4个输入端子与2个输出端子，由所述4个输入端子接收电压信号，由所述2个输出端子输出根据2位信号选择出的电压信号， 所述第1列由2的(K-I)次方个所述电路块构成，2的(K-I)次方个所述电路块分别向4个输入端子中每两个共同连接的2个输入端输入所述第1至第观参考电压的各两个，根据所述第1、第2信号分别选择2个电压信号后输出，第F列(其中F为2到K的正整数)由2 的(K-F)次方个所述电路块构成，所述2的(K-F)次方个电路块分别向4个输入端子输入第(F-I)列的各两个电路块的输出电压，根据第(2F-1)、第2F信号，分别选择2个电压信号后输出，所述第K列的电路块组的2个输出电压信号被输出到所述第1、第2端子。在本发明的其他方面涉及的输出电路或数字模拟变换电路中，可以构成为具备 译码器电路，其输入电压值互不相同的m个参考电压，其中m = 2κ，Κ为2以上的正整数，将由数据输入端子输入的数字数据信号作为选择信号，从所述m个参考电压中选择2个相同或不同的参考电压并顺次输出；和放大电路，其通过1个端子顺次输入用所述译码器电路选择出的2个电压，从输出端子输出以1 2或2 1的内分比内分了 2个电压后的电压， 将所述第1至第2K参考电压分别设为等间隔的第1至第4Κ电平的电压之中的第{1+hX 乂1")+ ※-—2)+ ※-—3)+…+ ※^1"0}电平，式中 、 、 、…、 取0或3，根据所输入的由至少观位构成的所述数字数据信号，从所述输出端子输出从所述第1电平到第4K电平为止的共计4Κ个互不相同电平的电压中的一个电压。根据本发明，达到以下效果在利用了能够输出2个输入电压以及将这些电压内分为1 2及2 1的电压等共计4个电平的差动放大器的DAC中，相对于输入电压数m， 最大可以进行m的平方个电压电平的输出。另外，根据本发明，达到以下效果输出选择性地输入到所述差动放大器的2个输入端子的2个输入电压的译码器，可以大幅度削减输入电压(灰度等级电压)数，同时也可以大幅度削减晶体管数，可以实现节省面积化。进而，根据本发明，达到以下效果通过采用所述差动放大器和译码器，从而使节省面积且低成本的数据驱动器LSI成为可能，或者使包括数据驱动器的显示装置的低成本化或窄框化也成为可能。
图1是表示本发明一实施例的输出电路的构成的图；图2是说明本发明一实施例的放大器的1 2内插动作的图；图3是说明本发明一实施例的放大器的2 1内插动作的图；图4是表示本发明一实施例的放大器的构成的一例的图；图5是表示本发明一实施例的放大器的构成的另一例的图；图6是表示本发明一实施例的放大器的构成的又一例的图；图7是表示本发明一实施例的2位DAC的输入输出电平的对应的图；图8是表示实现图7的对应关系的2位译码器(Nch)的构成例的图；图9是表示本发明一实施例的DAC的输出电压波形的图；图10是能向图1的放大电路13输入的输入电压数m为4个(m = 4)时的输入输出电平对应图的一例；图11是表示本发明另一实施例的4位数DAC的输入输出电平的对应的图；图12是表示实现图11的对应关系的4位译码器(Nch)的构成例的图；图13是表示图12的变形例的图；图14是表示采用了图12、图13的译码器和图5的差动放大器的4位DAC的输出波形的图；图15是表示本发明另一实施例的6位DAC的输入输出电平的对应的图；图16是表示实现图15的对应关系的6位译码器(Nch)的构成例的图；图17是表示采用了图16的译码器与图5的差动放大器的6位DAC的输出波形的图；图18是表示本发明一实施例的数据驱动器的构成的图；图19是表示数据驱动器的输出电压特性的图；图20是表示有源矩阵型液晶显示装置的构成的图；图21是表示现有的数据驱动器的构成的图；图22是表示第1专利文献(US6，246, 351号说明书)记载的DAC的构成的图；图23是表示第2专利文献(US5，396，245号说明书)记载的DAC的构成的图；图M是表示图21的译码器984的构成的图；图25是表示本发明另一实施例中的译码器的构成的图；图沈是表示本发明又一实施例的译码器的构成的图27是表示本发明另一实施例的DAC中的输入输出对应的图；图观是表示实现图27的输入输出对应关系的译码器的构成的一例的图；图四是表示实现图27的输入输出对应关系的译码器的构成的另一例的图；图30是表示本发明的又一实施例的选择电路(译码器)的构成的图；图31是表示图30的电路块的构成的图；图32是表示实现图11的对应关系的4位译码器(Nch)的构成例的图；图33是表示本发明的另一实施例的数字模拟变换器(DAC)的构成的图；图34是表示图33的放大电路23的一实施例的构成的图；图35是表示图33的放大电路23的一实施例的其他构成的图；图36是表示图33的数据输入控制电路沈与译码器22的一实施例的构成的图；图37是表示本发明的一实施例的其他数据驱动器的构成的图；图38是表示本发明的一实施例的有源矩阵型液晶显示装置的构成的图；图39是表示图11的4位DAC的输入输出电平的对应的图的变形例；图40是表示图39的各参考电压的选择条件的图。图中11-输出电路，12、22-选择电路(译码器)，12A、12A1、12A2、12A3、12B、 12B1U2B2U2B3-译码器块，13,23-放大电路(放大器)，14-灰度等级电压产生电路， 22-译码器，24-参考电压产生电路，25-电路块，26-数据输入控制电路，41,42,43-电路块，51、52、53、61-电路块，101 106_n沟道晶体管，107 109-恒流源，110、lll_p沟道晶体管，112-放大器，301 304-n沟道晶体管，401 416_n沟道晶体管，501 沟道晶体管，601 630-n沟道晶体管，701 704_n沟道晶体管，950-显示控制器，960-显示部，961-扫描线，962-数据线，963-薄膜晶体管，964-像素电极，965-液晶电容，966-对向基板电极，970-栅极驱动器，980-数据驱动器，981-锁存地址选择器，982-锁存器，983、 986-灰度等级电压产生电路，984、987_译码器，985-缓冲电路，990-数据变换电路，991-数据变换表格，TO、Tl、T2-输入端子，R000 R255、ROOOb R255b-电阻串，S000 S255、 SOOOb 电阻端电压选择开关，4001、4001b-串 DAC 部，4002、4003、4002b、4003b_ 输入端子，4004、4004b-差动对输入选择开关，4100、4100b-内插放大部，4110、4120、4130、 4140、4110b、4120b、4130b、4140b-差动对，4111、4121、4131、4141、4111b、4121b、4131b、 4141b-非反相输入，4112、4122、4132、4142、4112b、4122b、4132b、4142b-反相输入，4150、 4150b-负载电路，4200b-电流源。
具体实施例方式对用于实施本发明的最佳方式进行说明。参照图1，本发明的一实施方式涉及的输出电路11备有选择电路12，其将电压值互不相同的多个(m个)参考电压输入，根据选择信号来选择2个电压后输出；放大电路13，其从2个输入端子输入从所述选择电路输出的 2个参考电压，根据所述2个输入端子的电压差，输出内插为1 2或2 1的电压。该电路作为数字模拟变换电路使用，作为选择信号采用数字数据信号，输出数字数据信号所对应的电平的电压。或者，在本发明中，也可以是顺次输出用所述选择电路选择出的2个电压，在放大电路13中从1个输入端子顺次输入用所述选择电路选择出的2个电压，输出将所输入的2个电压内插为12或21的电压。在本发明中，图1的放大电路13只要是将第1及第2输入端子的电压内插为1 2 或2 1的构成，则可以采用任意的构成。作为这种放大电路的一例，例如如图4所示，可以通过具有以下部件的构成来实现第1、第2输入端子Tl、T2 ；一端都接地的第1、第2电容器Cl、C2 ；电压跟随(voltage follower)型的放大器Al ；连接在第1输入端子Tl与第 1电容器Cl的另一端之间的第1开关SAl ；连接在第1电容器Cl的另一端与放大器Al的非反相输入(+)之间的第2开关SBl ；连接在第2输入端子T2与第2电容器C2的另一端之间的第3开关SA2 ；连接在第2电容器C2的另一端与放大器Al的非反相输入(+)之间的第4开关SB2。首先，若将第2、第4开关SB1、SB2断开，将第1、第3开关SA1、SA2接通， 则供给到输入端子Tl、T2的电压通过第1、第3开关SA1、SA2分别储存在第1、第2电容器 C1、C2中，在接下来的期间内，若将第1、第3开关SA1、SA2断开，将第2、第4开关SB1、SB2 接通，则在第1、第2电容器C1、C2间电荷被重新结合。在此，若将第1电容器Cl与第2电容器C2的电容比设为2 1，则放大器Al的非反相输入⑴的电压(因此输出电压Vout) 成为OXV(Tl)+V(T2))/3，即将第1输入端子Tl与第2输入端子T2的电压内分为1 2 的电压。因此，可知放大器Al的输出电压也成为将第1输入端子Tl与第2输入端子Τ2 的电压内分为1 2的电压。而且，若将第1电容器Cl与第2电容器C2的电容比设定为 1 2，则输出电压Vout成为将第1输入端子Tl与第2输入端子Τ2的电压内分为2 1 的电压。根据本发明的一实施方式，如图2所示，选择电路12可以实现以下构成输入电压值互不相同的第1参考电压A和第2参考电压B，根据选择信号，向所述第1、第2端子供给第1、第1参考电压(Α、Α)、第1、第2参考电压(Α、Β)、第2、第1参考电压(Β、Α)、第2、第2 参考电压(B、B)中的任一对，最大能够输出4个互不相同的电压电平。在图2所示的例子中，(Α、Α)、(Α、Β)、(Β、Α)、(Β、Β)分别对应于Vol、Vo2、Vo3、Vo4。另外，在图3所示的例子中，(A、A)、(B、A)、(A、B)、(B、B)分别对应于 Vol、Vo2、Vo3、Vo4。该选择电路12，例如如图8所示，构成为根据成为所述选择信号的第1及第2信号DO、Dl的共计2位来选择第1、第2参考电压，并输出到第1、第2端子，具有第1开关301，其连接在第1参考电压A和所述第1端子Tl之间，向控制端子输入所述第2信号的互补信号DlB;第2开关302，其连接在第1参考电压A与所述第2端子T2之间，向控制端子输入所述第1信号的互补信号DOB;第3开关303，其连接在第2参考电压B与所述第1端子Tl之间，向控制端子输入第2信号Dl ；第4开关304，其连接在第2参考电压B与所述第2端子T2之间，向控制端子输入所述第1信号D0。根据本发明一实施方式的输出电路，将所述内分比设为1 2或2 1，设为所述第1端子的输入电压V (Tl)的2倍电压与第2端子的输入电压V (T2)之和是输出电压Vout 的3倍，或者所述第2端子的输入电压V (T2)的2倍电压与所述第1端子的输入电压V(Tl) 之和是输出电压Vout的3倍的关系，将所述第1、第2参考电压A、B分别设为等间隔的第1至第4电平的电压中的第1、第4电平，在选择电路12中，输出以基于第1、第1参考电压 (A、A)的对的选择的输出电压和基于第2、第2参考电压(B、B)的对的选择的输出电压为两端的共计4电平的电压。在其他实施方式中，本发明也可以构成为选择电路12输入电压值互不相同的第1至第ζl·参考电压(A、B、C、D)，根据所述选择信号，向所述第1、第2端子供给
(01)第1、第1参考电压(A、A)、
(02)第1、第2参考电压(A、B)、
(03)第2、第1参考电压(B、A)、
(04)第2、第2参考电压(B、B)、
(05)第1、第3参考电压(A、C)、
(06)第1、第4参考电压(A、D)、
(07)第2、第3参考电压(B、C)、
(08)第2、第4参考电压(B、D)、
(09)第3、第1参考电压(C、A)、
(10)第3、第2参考电压(C、B)、
(11)第4、第1参考电压(D、A)、
(12)第4、第2参考电压(D、B)、
(13)第3、第3参考电压(C、C)、
(14)第3、第4参考电压(C、D)、
(15)第4、第3参考电压(D、C)、
(16)第4、第4参考电压(D、D)、
中的任--对，最大能够输出4:的平方个互不相同的电压电平。
在本实施方式中，选择电路也可以构成为根据成为选择信号的第1至第4信号DO、
Dl、D2、D3等共计4位来选择第1至第4参考电压A、B、C、D，并输出到第1、第2端子Tl、 T2。例如如图32所示，具有第1及第2开关401、402，其连接在第1端子Tl和第1参考电压A的供给端子之间，向控制端子分别输入第2信号的互补信号DlB与第4信号的互补信号D!3B ；第3及第4开关403、404，其连接在第2端子T2与第1参考电压A的供给端子之间，向控制端子分别输入第1信号的互补信号DOB与第3信号的互补信号D2B ；第5及第6开关405、406，其连接在第1端子Tl与第2参考电压B的供给端子之间，向控制端子分别输入第2信号Dl与第4信号的互补信号D3B ；第7及第8开关407、408，其连接在第2端子T2与第2参考电压B的供给端子之间，向控制端子分别输入第1信号DO与第3信号的互补信号D2B ；第9及第10开关409、410，其连接在第1端子Tl与第3参考电压C的供给端子之间，向控制端子分别输入第2信号的互补信号DlB与第4信号D3 ；第11及第12开关411、412，其连接在第2端子T2与第3参考电压C的供给端子之间，向控制端子分别输入第1信号的互补信号DOB与第3信号D2 ；第13及第14开关413、414，其连接在第1端子Tl与第4参考电压D的供给端子之间，向控制端子分别输入第2信号Dl与第4信号D3 ；
第15及第16开关415、416，其连接在第2端子T2与第4参考电压D的供给端子之间，向控制端子分别输入第1信号DO与第3信号D2。将第1信号的互补信号DOB共同输入到控制端子的第3及第11开关403、411共用一个开关或由2个开关构成；将第1信号DO共同输入到控制端子的第7及第15开关407、 415共用一个开关或由2个开关构成；将第2信号Dl共同输入到控制端子的第5及第13开关405、413共用一个开关或由2个开关构成；将第2信号的互补信号DlB共同输入到控制端子的第1及第9开关401、409共用一个开关或由2个开关构成。若用2个开关来构成第 3及第11开关403、411、第7及第15开关407、415、第5及第13开关405、413、第1及第9 开关401、409的各对的全部，则形成图32所示的例子的构成，若各对共用1个开关，则成为例如图12所示的构成(开关元件数为12)。在本实施方式中，将所述内分比设为1 2或2 1，所述第1、第2端子的一方输入电压的2倍电压与所述第1、第2端子的另一方的输入电压之和变为所述输出电压的3 倍，将所述第1至第4参考电压分别设为等间隔的第1至第16电平的电压中的第1、第4、 第13、第16电平，在所述选择电路中，输出以基于所述第1、第1参考电压(A、A)的对的选择的输出电压与基于所述第4、第4参考电压(D、D)的对的选择的输出电压为两端的共计 16电平的电压。在本发明的其他实施方式中，也可以成为针对最大能够进行m的平方个(m2)以下的输出的电压电平，相邻的至少一组电压电平的间隔和其他相邻的一组电压电平的间隔不同的构成，以便具有非线性输入输出特性。在本发明的另一实施方式中，以从能够输出的输出电压的下限到上限规定的输出电压的范围被分割为互不重叠的多个区间，按照所述各区间，设置与各区间对应的、电压电平互不相同的至少2个参考电压，在所述区间中，根据所述多个(m个)参考电压，最大输出 m的平方个电平的输出电压。根据本发明涉及的显示装置的一实施方式，上述选择电路12构成译码器电路，将来自生成多个电压电平的灰度等级电压产生电路14的多个电压电平作为所述多个参考电压来接收，将数字视频数据作为所述选择信号来输入，上述放大电路13构成接收译码器电路的输出并驱动数据线的驱动电路。实施例以下参照附图详细地说明本发明的实施例。图1是用于说明本发明的一实施例涉及的输出电路的构成的图。参照图1，输出电路11输入不同的m个参考电压，根据选择信号，最大能够输出m的平方个电压电平，输出从其中选择出的电压。输出电路11包括选择电路12和放大电路13 (也称为“放大器”或“amplifier”)，选择电路12输入不同的m个参考电压，根据选择信号，可以向2个端子T1、T2输出最大m的平方个组合电压。关于放大电路13，虽然可以采用可输出将Tl、T2的电压内插为1 2或2 1的电压的放大器，但以下为了方便，对采用内插为1 2的放大电路的情况进行说明。放大电路13针对输出到端子Tl、T2的2个电压V(Tl)、V(T2)，根据其电压差，输出内分为1 2的电压。图1的输出电路11在选择信号为多位的数字数据信号时，可以用作DAC(数字模拟转换器)，相对于能够输出的电压电平数，可以减少输入电压数，可以节省面积地构成。作为多个(m个)参考电压，优选供给恒压，由电压跟随器等的输出供给，该电压跟随器接收来自串联设置在第1、第2电压(基准电压)之间的分压用的电阻串(未图示)的抽头或在该抽头的分压电压。图2是表示图1所示的放大电路13的输入输出特性的输入输出电平对应关系图。在图2中，相对于2个输入电压A、B，图1的放大电路13可以输出Vol、Vo2、Vo3、 Vo4等4个电压电平。若将输入到输入端子Tl、T2的电压分别设为V(Tl)、V(T2)，则在 (V(Tl), V (T2)) = (A, B)时，放大电路13的输出变为将输入电压A、B内分为1 2的电压、SP Vo2，在(V(T1)，V(T2)) = (B, Α)时，放大电路13的输出变为将输入电压B、A内分为1 2的电压、S卩Vo3。在输入到V(Tl)、V(T2)的电压相等的情况下((V(Tl)，V(T2))= (A，A)或(B，B))，图1的放大电路13的输出变为与输入电压相等的电压(Vol或Vo4)。而且，对于输入到V(Tl)、V(T2)的电压相等且放大电路13的输出等于输入电压的情况，由于此时的2个输入电压的电压差为零，故也可以将等于输入电压的输出电压作为基于电压差零的1 2内插电压进行考虑。而且，在放大电路13为输出将Tl与T2的电压内分为2 1的电压的放大器的情况下，如图3所示，可知输出Vo2与Vo3时的输入电压和图2的输入电压相反。或者，也可以使输入到Tl与T2的电压和图2相反。这样，在放大电路13为输出内分为2 1的电压的放大器的情况下，如上所述，通过使1 2内插时的Tl与T2的输入电压相反，从而可以实现。并且，即使替换内分比，放大电路13输出的4个电压电平的两端((V(Tl)、V(T2))= (A、A)及(B、B))也不会改变。以下说明图1的放大电路13的具体构成。图4是表示图1的放大电路13的构成的一例。参照图4，该放大电路是在电容器 C1、C2中保持2个输入电压，利用其电容耦合来生成内分电压的放大器。具有电压跟随器 Al，其由在输出端子Vout上连接输出端及反相输入端(_)、将施加在非反相输入端⑴上的电压输出到输出端子Vout的差动放大器构成；开关SA1、SB1，其在输入端子Tl与电压跟随器Al的非反相输入端(+)之间连接为串联形态；开关SA2、SB2，其在输入端子T2与电压跟随器Al的非反相输入端(+)之间连接为串联形态；电容Cl，其连接在开关SA1、SB1的连接点与GND之间；电容C2，其连接在开关SA2、SB2的连接点与GND之间。首先，若使开关SB1、 SB2断开，使开关SA1、SA2接通，则供给到输入端子T1、T2的电压通过开关SA1、SA2分别被储存在电容器Cl、C2中，在接下来的期间内，若使开关SAl、SA2断开，使开关SBl、SB2接通， 则在电容器C1、C2之间电荷重新结合，但通过将电容Cl与C2的电容比预先设定为2 1， 从而电压跟随器Al的非反相输入电压变为QXV (Tl) +V (T2)) /3，即将输入端子Tl与T2的电压内分为1 2的电压。因此，电压跟随器Al的输出电压也变为将Tl与T2的电压内分为1 2的电压。而且，如果将电容Cl与C2的电容比设定为1 2，则输出电压变为将Tl 与T2的电压内分为2 1的电压。另外，作为图1的放大电路13的其他例子，可以是图5那样的构成。该构成变为 在图22所示的现有的内插放大部4100中，相当于将差动对设为3个的情况，将端子Tl固定连接在2个差动对的非反相输入上，将端子T2固定连接在剩下的一个差动对的非反相输入上的构成。在图22所示的构成中，3个差动对的非反相输入端中的一个例如固定连接在端子Tl上，其他两个必须可切换连接端子T1、T2的任一个。与图22的构成不同，在图5的构成中，3个差动对的非反相输入端分别固定连接在输入端子Tl或输入端子T2上。参照图5，具备输出对共同连接在成为负载电路的电流反射镜(由晶体管110、111构成)上的3 个差动对(差动晶体管对101、102与恒流源107、差动晶体管对103、104与恒流源108、差动晶体管对105、106与恒流源109)，差动对101、102的成为非反相输入与反相输入的晶体管101、102的栅极连接在端子T2与输出端子上，差动对103、104的非反相输入与反相输入 (晶体管103、104的栅极)连接在端子Tl与输出端子上，差动对105、106的非反相输入与反相输入(晶体管105、106的栅极)连接在端子Tl与输出端子上，放大器112将电流反射镜110、111与差动对的输出对的连接点电压差动输入，输出端连接着输出端子。在图5中，在以相同尺寸的晶体管构成3对差动晶体管对，将驱动每一个差动对的电流源107、108、109也设定为相等的情况下，可以将V(Tl)与V(T2)内插为1 2的电压作为输出电压Vout输出。另外，在图5中，在将输入端子Tl连接到1个非反相输入，将输入端子T2连接到剩下的2个非反相输入的情况下，可以输出将V(Tl)与V(T2)内分为2 1的电压。图6是表示图1的放大电路13的其他构成例的图。参照图6，该放大电路构成为 在图5的构成中，将驱动3个差动对的电流源共用化，以1个共用电流源来驱动3个差动对。 该情况下，虽然输出电压精度稍有降低，但图6的放大电路与图5的放大电路同样，可以输出将V(Tl)、V(T2)内分为1 2的电压。另外，同样在将输入端子Tl连接到1个非反相输入，将输入端子T2连接到剩下的2个非反相输入的情况下，可以输出将V(Tl)、V(T2)内分为2 1的电压。而且，在图6中，放大器112在成为差动对的共用负载电路的电流反射镜 IlOUll的输出端(晶体管的漏极)上连接输入端，输出端连接着输出端子。并且，图4至图6所示的放大电路，只不过是表示一例，本发明的放大电路当然不限于该构成。g卩，在本发明中，当然只要是能够输出将V(Tl)、V(T2)内分为1 2的电压的放大电路，采用任意的电路构成都可以。接着，对采用了具有图2的输入输出特性的放大电路13的DAC(数字模拟转换器， 图1)进行说明。放大电路13并未限于图4至图6的构成，可以采用具有图2的输入输出特性的任意放大器。首先，对选择2个输入电压A、B后输入到第1、第2输入端子T1、T2，并输出4个电压电平(Vol Vo4)的译码器进行说明。图7是表示通过2位数据Dl、DO来控制图2对应的2个输入电压A、B向输入端子T1、T2的4种输入控制(选择)的2位数据输入译码器的输入输出对应关系的图。将输入电压Α、Β分别设定为等间隔的第1至第4电压电平中的第1与第4电压电平。虽然没有图示图3所对应的2位数据输入译码器的输入输出对应关系，但只需调换图7的V(Tl)与 V(T2)即可。图8是表示可以实现图7的控制的2位译码器(Nch)的电路构成的一例的图。参照图8，该译码器电路具备晶体管开关301、302，其分别连接在电压A(电压A的供给端子) 与端子Tl、T2之间，并分别向控制端子输入数据位信号D1B、D0B ；晶体管开关303、304，其分别连接在电压B (电压B的供给端子)与端子T1、T2之间，并分别向控制端子输入数据位信号 D1、D0 ；在(D1,D0) = (0,0), (0，1)、(1,0), (1,1)时，导通的晶体管对变为(301、302)、 (301、304)、(303、302)、(303、304)，如图 7 所示，向端子 Tl、T2 传输(A，A)、(A，B)、(B，A)、(B，B)。图8所示的译码器仅由2个输入电压和4个晶体管构成。一般的2位译码器(Nch) 需要4个输入电压和至少6个晶体管，即使与此相比，图8的译码器也成为非常简单的构成。而且，各位信号(D1、D0)及其反相信号的顺序可以是任意的。另外，对于Pch译码器， 虽然未图示，但在Nch译码器中通过将数字数据反相输入的构成(将DX设为DXB，将DXB设为DX(图7中X = 0，1))而简单地实现。图9是表示采用了图8所示的译码器电路与图5的差动放大器的2位DAC的输出波形的图。在图9中示出使2位数据(D1，D0)在一定期间顺次变化为(0，0) — (0,1) — (1， 0) — (1,1)时的、端子T1、T2的电压V(T1)、V(T2)及差动放大器的输出电压Vout的输出波形。输入电压A、B设为A = 4. 9V、B = 5. 2V，输出电压的各电平以0. IV的电压差设定。 根据图9，可以确认根据2位数据，可以高精度地输出0. IV间隔的4个电平(4. 9V、5. 0V、 5. IV,5. 2V)。接着，对本发明涉及的4位DAC的实施例进行说明。放大电路13在即使增大提供给端子T1、T2的2个输入电压的电压差、也能进行高精度输出的情况下，通过不仅进行最邻近的电平间的输入电压之间的内插，也进行与2个相邻或3个相邻的输入电压的内插，从而能够进行输出电平扩展。若利用该原理，则最大能够进行输入电压数的平方个输出。其中， 放大电路13优选可以输出将输入到端子Tl、Τ2的电压V(Tl)、V(Τ2)内分为1对2或2对 1的内插(内分)电压。图10是表示能向图1的放大电路13输入的输入电压数m为4个(m = 4)时的输入输出电平对应的一例的图。该图10是采用了将输入到端子Tl、T2的电压V(Tl)、V(T2) 内插输出为1对2的放大电路13时的例子。如图10所示，通过将4个输入电压A、B、C、D选择输入到输入端子Tl、T2，从而最大可以输出作为输入电压数m = 4的平方个的16个电压电平(Vol Vol6)。而且，在放大电路13构成为输出将输入到端子Tl、T2的电压V(Tl)、V(T2)内分为1对2的内插(内分)电压的情况下，可以将16个输出电压设为等间隔。其中，此时，输入电压A、B、C、D分别设定为第I(Vol)、第4 (Vo4)、第13 (Vol3)、第16 (V016)电压电平。而且，在放大电路13 输出将输入到端子T1、T2的电压V(Tl)、V(T2)内分为2对1的电压的构成中，在图10中调换Tl与T2。图11是表示4位DAC的输入输出特性的输入输出电平对应关系图。参照图11， 对将4个输入电压A、B、C、D选择输入到输入端子T1、T2，输出4个输入电压的平方个的16 个电压电平的DAC进行说明。4个输入电压A、B、C、D向输入端子T1、T2的16种输入选择， 由4位数据03、02、01、00来控制。而且，图11的电平编号可以对应于图10的电压电平 (Vol Vol6)。另夕卜，放大电路13也能输出将输入到端子T1、T2的电压V(T1)、V(T2)内分为1对2的内插(内分)电压，使16个输出电压等间隔。而且，将第1至第4参考电压A、B、C、D分别设定为第1、第4、第13、第16电平，选择电路12根据4位的选择信号D3、D2、D1、DO，可以将(01)第 1、第 1 参考电压(A、A)、(02)第 1、第 2 参考电压(A、B)、(03)第 2、第 1 参考电压(B、A)、
(04)第 2、第 2 参考电压(B、B)、(05)第 1、第 3 参考电压(A、C)、(06)第 1、第 4 参考电压(A、D)、(07)第 2、第 3 参考电压(B、C)、(08)第 2、第 4 参考电压(B、D)、(09)第 3、第 1 参考电压(C、A)、(10)第 3、第 2 参考电压(C、B)、(11)第 4、第 1 参考电压(D、A)、(12)第 4、第 2 参考电压(D、B)、(13)第 3、第 3 参考电压(C、C)、(14)第 3、第 4 参考电压(C、D)、(15)第 4、第 3 参考电压(D、C)、(16)第4、第4参考电压(D、D)对的任一个供给到放大电路13的第1、第2端子Tl、T2。并且，在放大电路13的内分比为1 2时，第1端子电压V(Tl)的2倍与第2端子电压V(T2)之和等于输出电压 Vout的3倍，能够输出第1至第16电压电平。还有，在放大电路13的内分比为2 1时，通过将端子Tl与T2的输入电压设定为与上述相反，从而可以得到完全相同的输出。此时，第1端子电压V(Tl)与第2端子电压 V(T2)的2倍之和等于输出电压Vout的3倍，能够输出第1至第16电压电平。图12是表示实现图11所例示的控制的4位译码器(Nch)的构成的一例的图。参照图12，在该译码器中，是分为高位2位(D3、D2)和低位2位(Dl、DO)，将低位2位相对于高位2位共有化并削减了晶体管数的构成。在图12所示的例子中，可以由4个输入电压与 12个晶体管401 412来构成(在图32的构成中为4个输入电压与16个晶体管401 416)。而且，各位信号D3、D2、D1、DO及其反相信号的顺序可以是任意的。参照图12，该译码器电路(选择电路)备有连接在第1参考电压(A 电平1)与所述第1端子Tl之间，并将DlB与D!3B分别输入到控制端子的第1及第2开关401、402 ；连接在第1参考电压A与第2端子T2之间，并将DOB与D2B分别输入到控制端子的第3及第4开关403、404;连接在第2参考电压(B 电平4)与第1端子Tl之间，并将Dl与D!3B分别输入到控制端子的第5及第6开关405、406 ；连接在第2参考电压B与第2端子T2之间，并将DO与D2B分别输入到控制端子的第7及第8开关407、408;连接在第3参考电压(C 电平13)与第1及第2开关401、402的连接点之间，并将D3输入到控制端子的第9开关409 ；连接在第3参考电压C与第3及第4开关403、404的连接点之间，并将D2输入到控制端子的第10开关410;连接在第4参考电压(D:电平16)与第5及第6开关405、406的连接点之间，并将D3输入到控制端子的第11开关411 ；
连接在第4参考电压D与所述第7及第8开关407、408的连接点之间，并将D2输入到控制端子的第12开关412。S卩，晶体管的数为401 412的共计12个。图13是表示图12的另一变形例的图，是分为高位2位(D3、D2)与低位2位(D1、 DO)，将高位2位相对于低位2位共有化来削减晶体管数的构成。参照图13，备有连接在第1参考电压A(电平VI)与第1端子Tl之间，并将DlB与D!3B分别输入到控制端子的第1及第2开关401、402 ；连接在第1参考电压A与第2端子T2之间，并将DOB与D2B分别输入到控制端子的第3及第4开关403、404;连接在第2参考电压B (电平V4)与所述第1及第2开关401、402的连接点之间， 并将Dl输入到控制端子的第5开关405 ；连接在第2参考电压B与所述第3及第4开关403、404的连接点之间，并将DO输入到控制端子的第6开关406;连接在第3参考电压C(电平V13)与第1端子Tl之间，并将DlB与D3分别输入到控制端子的第7及第8开关407、408 ；连接在第3参考电压C与第2端子T2之间，并将DOB与D2分别输入到控制端子的第9及第10开关409、410;连接在第4参考电压D(电平V16)与第7及第8开关407、408的连接点之间，并将Dl输入到控制端子的第11开关411 ；连接在第4参考电压D与所述第9及第10开关409、410的连接点之间，并将DO 输入到控制端子的第12开关412。该情况下晶体管数也为12个。这样，作为译码器的电路构成，各种各样的构成是可能的，由于其构成不同，晶体管数也稍有不同。但是，无论何种构成，都成为经由将DlB与D!3B分别输入到控制端子的 2个开关连接第1参考电压A与第1端子Tl之间；经由将DOB与D2B分别输入到控制端子的2个开关连接第1参考电压A与第2端子T2之间；经由将Dl与D!3B分别输入到控制端子的2个开关连接第2参考电压B与第1端子Tl之间；经由将DO与D2B分别输入到控制端子的2个开关连接第2参考电压B与第2端子T2之间；经由将DlB与D3分别输入到控制端子的2个开关连接第3参考电压C与第1端子Tl之间；经由将DOB与D2分别输入到控制端子的2个开关连接第3参考电压C与第2端子T2之间；经由将Dl与D3分别输入到控制端子的2个开关连接第4参考电压D与第1端子 Tl之间；经由将DO与D2分别输入到控制端子的2个开关连接第4参考电压D与第2端子 T2之间的构成。在以下的译码器的说明中，以晶体管数较少的代表性构成为例进行说明。 而且，与参照图12、图13说明的4位译码器的变形例同样，即使在以下所说明的本发明的多位译码器的代表性构成中，也可以成为与经由将选择用信号输入到控制端子的多个开关来连接规定的参考电压与规定的端子(Tl或T2)的构成相同的变形例。
在相同的4位译码器中，如果与图M所示的现有的译码器(图21的译码器984 的具体例)相比，则图12、图13不仅可以削减输入电压数(参考电压的个数)，构成译码器电路的晶体管数也在相对于图M的30个而在图12、图13所示的构成中仅有12个的状况， 被大幅度削减，可以实现节省面积化。即使对于4位以上的数据输入的译码器，同样也可以说节省面积的效果高。因此， 通过采用本发明，从而可以大幅度简化译码器并能进行节省面积化。图14是表示在图1的数字模拟转换器(DAC)中，作为选择电路12采用图12、图 13所示的译码器电路，作为放大电路13采用图5所示的差动放大器的4位DAC的输出波形的图。图14是在一定期间内使4位数据D3、D2、D1、D0顺次变化为(0，0，0，0) — (0,0,0, 1) — (0,0,1,0)—…一(1,1,1,1)时的端子 Tl、T2 的电压 V(Tl)、V(T2)及 DAC 输出电压 Vout的输出波形。输入电压A、B、C、D分别设为5. 00V、5. 06V、5. 24V、5. 30V，输出电压Vout 的相邻电平间的电压差设定为20mV。通过图14可以确认根据从(0,0,0,0)到(1，1，1，1) 为止的4位数据，可以高精度地输出从5. OV到5. 3V为止、20mV间隔的16个电平。接下来，作为本发明的其他实施例，对6位DAC的构成进行说明。图15是表示本实施例的6位DAC的输入输出特性的输入输出电平对应关系的图。在该例中，就向输入端子Tl、T2选择输入8个输入电压A、B、C、D、E、F、G、H中的2个(包含相同电压的情况)， 输出8个输入电压的平方个的64个电压电平的DAC进行说明。8个输入电压A、B、C、D、E、 F、G、H向输入端子Tl、T2的64种输入选择，由6位数据05、04、03、02、01、00来控制。而且，在放大电路13可以输出将输入到端子T1、T2的电压V(T1)、V(T2)内分为1对2的内插 (内分)电压时，可以使64个输出电压等间隔。另外，此时输入电压A、B、C、D、E、F、G、H设定为第1、第4、第13、第16及第49、第52、第61、第64电压电平。并且，在放大电路13输出将输入到端子T1、T2的电压V(T1)、V(T2)内分为2对1的电压的构成中，在图15中调换 Tl 与 T2。若将8个参考电压A H分别设为第01、第04、第13、第16、第49、第52、第61、 第64电平(V1、V4、V13、V16、V49、V52、V61、V64)，则选择电路(译码器电路)12根据6位的数据信号(选择信号)，可以向放大电路13的第1、第2端子Tl、T2供给(01)第1、第1参考电压(A、A)
(02)第1、第2参考电压(A、B)
(03)第2、第1参考电压(B、A)
(04)第2、第2参考电压(B、B)
(05)第1、第3参考电压(A、C)
(06)第1、第4参考电压(A、D)
(07)第2、第3参考电压(B、C)
(08)第2、第4参考电压(B、D)
(09)第3、第1参考电压(C、A)
(10)第3、第2参考电压(C、B)
(11)第4、第1参考电压(D、A)
(12)第4、第2参考电压(D、B)
(13)第3、第3参考电压(C、C)
(14)第3、第4参考电压(C、D)、
(15)第4、第3参考电压(D、C)、
(16)第4、第4参考电压(D、D)、
(17)第1、第5参考电压(A、E)、
(18)第1、第6参考电压(A、F)、
(19)第2、第5参考电压(B、E)、
(20)第2、第6参考电压(B、F)、
(21)第1、第7参考电压(A、G)、
(22)第1、第8参考电压(A、H)、
(23)第2、第7参考电压(B、G)、
(24)第2、第8参考电压(B、H)、
(25)第3、第5参考电压(C、E)、
(26)第3、第6参考电压(C、F)、
(27)第4、第5参考电压(D、E)、
(28)第4、第6参考电压(D、F)、
(29)第3、第7参考电压(C、G)、
(30)第3、第8参考电压(C、H)、
(31)第4、第7参考电压(D、G)、
(32)第4、第8参考电压(D、H)、
(33)第5、第1参考电压(E、A)、
(34)第5、第2参考电压(E、B)、
(35)第6、第1参考电压(F、A)、
(36)第6、第2参考电压(F、B)、
(37)第5、第3参考电压(E、C)、
(38)第5、第4参考电压(E、D)、
(39)第6、第3参考电压(F、C)、
(40)第6、第4参考电压(F、D)、
(41)第7、第1参考电压(G、A)、
(42)第7、第2参考电压(G、B)、
(43)第8、第1参考电压(H、A)、
(44)第8、第2参考电压(H、B)、
(45)第7、第3参考电压(G、C)、
(46)第7、第4参考电压(G、D)、
(47)第8、第3参考电压(H、C)、
(48)第8、第4参考电压(H、D)、
(49)第5、第5参考电压(E、E)、
(50)第5、第6参考电压(E、F)、
(51)第6、第5参考电压(F、E)、
(52)第6、第6参考电压(F、F)、
(53)第 5、第 7 参考电压(E、G)、(54)第 5、第 8 参考电压(E、H)、(55)第 6、第 7 参考电压(F、G)、(56)第 6、第 8 参考电压(F、H)、(57)第 7、第 5 参考电压(G、E)、(58)第 7、第 6 参考电压(G、F)、(59)第 8、第 5 参考电压(H、E)、(60)第 8、第 6 参考电压(H、F)、(61)第 7、第 7 参考电压(G、G)、(62)第 7、第 8 参考电压(G、H)、(63)第 8、第 7 参考电压(H、G)、(64)第8、第8参考电压(H、H)的对的任一个。而且，放大电路13的内分比为1 2时，第1端子电压V(Tl)的2 倍与第2端子电压V(T2)之和等于输出电压Vout的3倍，能够输出第1至第64电压电平。 并且，在放大电路13的内分比为2 1时，通过将图15的Tl与T2的输入电压设定为与上述相反，从而可以得到完全相同的输出。此时，第1端子电压V(Tl)与第2端子电压V(T2) 的2倍之和等于输出电压Vout的3倍，能够输出第1至第64电压电平。图16是可以实现图15的控制的6位译码器(Nch)的构成例。图16是按每2位分为(D5，D4)、(D3，D2)、(D1, DO)，将高位位相对于低位位共有化而削减晶体管数的构成。参照图16，该译码器电路备有连接在第1参考电压A (Vl)与第1端子Tl之间，并将D1B、D!3B与D5B分别输入到控制端子的第1至第3开关501 503 ；连接在第1参考电压A与第2端子T2之间，并将D0B、D2B与D4B分别输入到控制端子的第4至第6开关504 506 ；连接在第2参考电压B(V4)与第1及第2开关501、502的连接点之间，并将Dl输入到控制端子的第7开关507;连接在第2参考电压B与所述第4及第5开关504、505的连接点之间，并将DO输入到控制端子的第8开关508;连接在第3参考电压C (V13)与第2及第3开关502、503的连接点之间，并将DlB 与D3分别输入到控制端子的第9及第10开关509、510 ；连接在第3参考电压C与第5及第6开关505、506的连接点之间，并将DOB与D2 分别输入到控制端子的第11及第12开关511、512 ；连接在第4参考电压D(V16)与第9及第10开关509、510的连接点之间，并将Dl 输入到控制端子的第13开关513 ；连接在第4参考电压D与第11及第12开关511、512的连接点之间，并将DO输入到控制端子的第14开关514;连接在第5参考电压E (V49)与第1端子Tl之间，并将D1B、D!3B与D5分别输入到控制端子的第15至第17开关515 517 ；连接在第5参考电压E与第2端子T2之间，并将DOB、D2B与D4分别输入到控制端子的第18至第20开关518 520 ；连接在第6参考电压F (V52)与第15及第16开关515、516的连接点之间，并将Dl 输入到控制端子的第21开关521 ；连接在第6参考电压F与第18及第19开关518、519的连接点之间，并将DO输入到控制端子的第22开关522;连接在第7参考电压G(V61)与第16及第17开关516、517的连接点之间，并将 DlB与D3分别输入到控制端子的第23及第M开关523、524 ；连接在第7参考电压G与第19及第20开关519、520的连接点之间，并将DOB与 D2分别输入到控制端子的第25及第沈开关525、526 ；连接在第8参考电压H(V64)与第23及第M开关523、5M的连接点之间，并将Dl 输入到控制端子的第27开关527 ；连接在第8参考电压H与第25及第沈开关525、526的连接点之间，并将DO输入到控制端子的第28开关528。图16所示的构成可以由8个输入电压A H(V1、V4、V13、 V16、V49、V52、V61、V64)和28个晶体管501 5 来构成。因此，如果利用本发明，则可以大幅度简化译码器，能够节省面积。而且，各位信号D5、D4、D3、D2、DUDO及其反相信号的顺序是任意的。另外，经由将规定的信号输入到控制端子的多个开关来连接规定的参考电压与规定的端子(Tl或T2)的构成，如果与图16相同，则能够进行任意的变更。图17是表示在图1的数字模拟转换器(DAC)中，作为选择电路12采用图16所示的译码器电路、作为图1的放大电路13采用图5的差动放大器的6位DAC的输出波形的图。在图17中示出在一定期间内使6位数据05、04、03、02、01、00顺次变化为例如(0， 0,0,0,0,0) — (0,0,0,0,0,1) — (0,0,0,0,1,0)—…一(1,1,1,1,1,1)时的端子 T1、T2 的电压V(Tl)、V(Τ2)及DAC输出电压Vout的输出电压波形。输入电压Α、B、C、D、Ε、F、G、 H 分别设为 5. 00V,5. 01V,5. 04V、5. 05V、5. 16V,5. 17V,5. 20V,5. 21V,输出电压 Vout 的相邻电平间的电压差设定为3. 3mV。通过图17可以确认根据6位数据，可以高精度地输出从 5. OlV到5. 21V为止、3. 3mV间隔的64个电平。以上，对在2、4、6位的数据输入的DAC中，输出输入电压数的平方个电压电平的情况进行了说明。而且，虽然输入电压数m可以是任意的，但在输出等间隔的电压电平的情况下，输入电压数优选设定为m = 2、4、8等2的幂乘个(m = 2的K次方，其中K为1以上的整数)。该情况下，用I位的数字数据来选择输入电压数(2K个)的平方个(=4Κ个)的连续的输出电平(第1 4Κ电平)，另外各输入电压设定为下式(1)给出的顺序的电平。
{l+alX4(K_1) +a2 X 4(K_2) +a3 X 4(κ_3)+·· -+aKX4(κ_κ)}…(1)其中，在上式(1)中，系数al、a2、a3、…取0或3。例如，在K= 1时，输入电压数m为m= 2，2个输入电压为连续的4个输出电平(1 电平 4电平)中、(1+al)电平(al = 0，3)。S卩，如图7所示，输入电压A、B为电平1、4。另外，在K = 2时，输入电压数m为m = 4，4个输入电压变为连续的16个输出电平中的、{l+alX4+a2}电平(al、a2 = 0，3)。SP，如图11所示，4个输入电压A、B、C、D为电平 1 (al = a2 = 0)、电平 4 (al = 0，a2 = 3)、电平 13 (al = 3，a2 = 0)、电平 16 (al = a3 =3)。
在K = 3时，输入电压数m为m = 8，8个输入电压变为连续的64个输出电平中的、{l+alX4+a2X16+a3}电平(al、a2、a3 = 0，3)，系数的组(al，a2，a3) = (0,0,0), (0, 0,3), (0,3,0), (0,3,3), (3,0,0), (3,0,3), (3,3,0), (3,3,3)所分别对应的电平 1、4、13、 16、49、52、61、64变为图15所示的输入电压A H。S卩，与2、4、6的I位的数据输入的DAC(图7、图11、图15)各自的输入电压的设
定一致。这对于K = 4以上也同样成立。而且，即使为2的幂乘个以外的输入电压数，也能进行其平方个输出，但规则性的输出电平的设定有些困难。通过组合到此为止说明的本发明，从而可以应用于液晶驱动器用DAC (数字模拟转换器)。即，液晶驱动器用DAC需要根据γ曲线(curve)来调节灰度等级电压的间隔。 Y曲线在中间灰度等级几乎为直线，但如图19所示，在最高位灰度等级附近或最低位灰度等级附近倾斜度改变。因此，可以设计在灰度等级特性为直线的中间灰度等级中采用输入电压数4(16分割)、输入电压数8(64分割)的译码器，在灰度等级特性为曲线的最高位灰度等级附近或最低位附近采用分割数少的输入电压数为2(分割数4)的译码器等组合为任意灰度等级特性曲线的译码器。图18是对液晶用途等显示装置的数据驱动器适用本发明的构成。参照图18，以上述实施例来构成译码器12与放大电路(放大器)13。锁存地址选择器、锁存器等电路块与图21同样。在图18所示的构成中，通过将本发明适用于DAC整体或中间灰度等级的部分，从而即使增加分割数，也无需变更放大器的构成，由于可以大幅度削减构成此时的译码器12的晶体管数，故数据驱动器整体的节省面积化也可以实现。另外，在灰度等级电压产生电路14中，生成上述各实施例的参考电压。因此，即使在灰度等级电压产生电路14中也可以大幅度削减所生成的电压数。而且，灰度等级电压产生电路14可以设为将其一部分或全部设置在数据驱动器的外部的构成。另外，在将本发明应用于DAC的情况下，希望输入到1个区间的多个参考电压相对于灰度等级值尽量设定为线性。以下对该理由进行说明。例如在图11所示的情况下，即在参考电压数为4个、输出16电平的区间中，由于16个输出电压电平通过参考电压的运算来生成，故在相对于灰度等级值而将参考电压设定为线性的情况下，16个输出电平全部为线性。另一方面，在参考电压没有被设定为线性的情况下，不仅16个输出电平没有变为线性，而且根据情况的不同，成为灰度等级翻转的原因。这对于显示装置的驱动电路来说是致命的。由此，希望参考电压相对于灰度等级值设定为线性。此外，在液晶数据驱动器等根据Y曲线来进行调整的情况下，希望灰度等级电压产生电路14调整区间两端的电平所对应的灰度等级电压。若将区间的中间电平所对应的电压设为调整点，则输入到该区间的参考电压未被设定为线性，因此产生上述问题。以上，虽然对本发明涉及的差动放大器及使用其的DAC的实施例进行了说明，但本发明涉及的差动放大器及DAC不止是形成于硅基板上的LSI电路，也能是置换为形成于玻璃或塑料等绝缘性基板上的没有背面栅极(back gate)的薄膜晶体管的构成。再者，采用了本发明涉及的差动放大器及DAC的数据驱动器，可以用作图20所示的液晶显示装置的数据驱动器980。具备本发明涉及的差动放大器及DAC的数据驱动器980 通过减小译码器面积，从而低成本化成为可能，使用其的液晶显示装置的低成本化也可以实现。而且，图20所示的液晶显示装置也可以构成为，将数据驱动器980作为硅LSI单独地形成后连接在显示部960上，或者也可以采用多晶硅TFT(薄膜晶体管)等，通过形成电路而在玻璃基板等绝缘性基板上与显示部960 —体地形成。特别是，在将数据驱动器与显示部一体地形成的情况下，根据本发明，通过减小数据驱动器的面积，从而窄框化(缩短显示部960的外周与基板外周的宽度)也成为可能。也包含其他方式，即使对于这种显示装置的数据驱动器的任一个，通过采用本发明涉及的差动放大器及DAC，从而可以促进显示装置的低成本化或窄框化。例如，与液晶显示装置同样，即使对于向数据线输出多值电平的电压信号后进行显示的有源矩阵驱动方式的有机EL显示器等显示装置，当然也可以采用本发明涉及的差动放大器。用上述实施例说明的差动放大器由MOS晶体管构成，在液晶显示装置的驱动电路中，例如也可以由多晶硅构成的MOS晶体管(TFT)来构成。另外，在上述实施例中，虽然示出适用于集成电路的例子，但当然也可以适用于分立(discrete)元件构成。以下，对本说明书第7页第四行 第8页第13行以及第31页第沈行 第32页第18行的说明进一步补充。在本发明涉及的数字模拟转换电路中，在输入电压数m为2的幂次方个(m = 2K，其中K为正整数)、输出电压数为4Κ个的情况下，用于选择输出电压的数字数据信号最小为I位。这是因为可以通过作为二进制的数字数据可以选择的数是用2 的位数次方来规定的，即，2的观次方为4Κ，从对应于上述输出电压数的情况来看也是容易理解的。而且，在上述实施例中，针对将图8、图12、图13、图16说明的数字数据信号在下面扩展为I位(其中K为正整数)的情况，说明数字数据信号为2、4、6位时的译码器构成例。图30是表示数字数据信号为观位的本实施例的译码器(选择电路)的构成。参照图30，该译码器是通过I位的数字数据信号来选择2的K次方Qk)个输入电压￥(1)、^2)、乂(3)、…、VOk)，并输出到端子Tl、Τ2的译码器构成。图30的译码器由从第1列到第K列为止的电路块组构成，各电路块组由单个或多个电路块61构成。电路块 61构成为在4个输入端子Il 14接收电压信号，将根据2位信号而选择出的电压信号由2个输出端子01、02输出。第1列电路块组由2的(K-I)次方个电路块61构成。此时，各电路块61分别与 4个输入端子的Il与12及13与14共同连接，向其2个输入端输入第1至第2Κ参考电压 (V(I) VQk))的各2个。而且，在各电路块61中，所输入的2个参考电压根据数字数据信号的第1、第2位信号D0、D1而被选择，并作为2个输出电压信号而被输出到端子01、02。第2列电路块组由2的(K-2)次方个电路块61构成。此时各电路块61分别向4 个输入端子11 14输入第1列电路块组的各2个电路块61的输出电压信号(共计4个)。 并且，在各电路块61中，所输入的4个电压信号根据数字数据信号的第3、第4位信号D2、 D3而被选择，并作为2个输出电压信号而被输出到端子01、02。以下同样，也可以构成第3列以后的电路块组。而且，若使用变量F来说明，则第F 列(F为从3到K-I的正整数)的电路块组由2的(K-F)次方个电路块61构成。此时，各电路块61分别向4个输入端子Il 14输入第F-I列电路块组的各2个电路块61的输出电压信号(供给4个)。而且，在各电路块61中，所输入的4个电压信号根据数字数据信号的第2F-1、第2F位信号D (2F-2)、D (2F-1)而被选择，并作为2个输出电压信号而被输出到端子01、02。
第K列电路块组由1个电路块61构成。此时电路块61向4个输入端子Il 14 输入第K-I列电路块组的2个电路块61的输出电压信号(共计4个)。并且，在电路块61 中，所输入的4个电压信号根据数字数据信号的第1-1、第I位信号(W2K-2)，D(H)) 而被选择，并作为2个输出电压信号，经由端子01、02而被分别输出到端子T1、T2。特别是，在K= 1的情况下，仅构成上述第1列的电路块组，由1个电路块61构成。 此时，电路块61构成为输入第1、第2参考电压V(I)、W2)，根据第1、第2位信号DO、Dl 进行选择，并作为2个输出电压，经由端子01、02而被分别输出到端子Tl、T2。而且，电路块61可以采用图31的构成。图31的电路块61是2位译码器(Nch晶体管)的构成例。参照图31，该译码器由以下部件构成连接在端子13、11与端子01之间，并将数据位信号DY及其反相信号OTB 分别输入到控制端子的晶体管开关703、701 ；连接在端子14、12与端子02之间，并将数据位信号DX及其反相信号DXB分别输入到控制端子的晶体管开关704、702。并且，信号DX、 DY, DY设为比DX还高位的位。在图30的译码器中，作为电路块61，通过采用图31的构成，从而在K = 1时变为与图8同等的构成，在K = 2的情况下变为与图14同等的构成。S卩，图30所示的构成是将本发明的译码器以节省元件数来实现的译码器构成的一例。另外，在上述实施例中，说明了作为译码器的构成例，即使是表示图8、图12、图 13、图16并具有相同功能的译码器，有时根据其构成的不同，晶体管数也不同。此外，也说明了可以分别组合多个上述所说明的输入电压数m为2、4、8等2的幂次方个且m的值相同的译码器或m的值不同的译码器的情况。特别是，若输出电压数变得非常多，则根据译码器的构成情况，晶体管数也大为不同，大大地左右译码器的面积，因此以下对输入电压数非常多时的译码器构成与晶体管数的关系进行说明。图25及图沈是用于说明本发明优选的2个不同译码器的构成的图，是表示图18 所示的数据驱动器的灰度等级电压产生电路14及1输出对应的译码器12与放大电路(放大器)13的构成的图。译码器12，作为1输出对应的译码器整体或其一部分，备有S个具有输入电压数 m和与其对应的m2个输出电压电平的区间(m2输出区间)。将该S个区间设为译码器块 12A(图25)、译码器块12B(图26)。而且，为了使说明容易，设为在S个各区间内输出电压电平没有重复。即，图25的译码器块12A的输入电压设为(mXS)个，与其对应的输出电压电平设为(m2XS)个。图沈的译码器块12B的输入电压也设为(mXS)个，与其对应的输出电压电平设为(m2XQ个。此外，向译码器块12A输入位组L、M、N。向译码器块12B也输入位组L、M、N。位组L、M、N是从输入到译码器12的数字数据之中选择所需的位也包含重复在内而被分配的。另外，参照图25，(mXS)个输入电压由灰度等级电压产生电路14生成并输入到译码器块12A中。参照图26，(mXS)个输入电压由灰度等级电压产生电路14生成并输入到译码器块12B中。在图25、图沈中，放大电路13放大将输入到端子T1、T2的电压以1对2或2对1 的内分比内分了的电压后输出。放大电路13例如为图4、图5、图6所示的构成。首先，对图25的译码器块12Α的构成进行说明。译码器块12Α由输入位组L的第1 第S电路块41、输入位组M的第1及第2电路块42、输入位组N的电路块43构成。 在译码器块12A中，第1 第S电路块41根据位组L从每个区间内的m个输入电压之中选择也包含重复在内的2个电压。第1电路块42将以第1 第S电路块41的每一个选择出的2个电压的一方电压 (共计S个)作为输入，第2电路块42输入以第1 第S电路块41的每一个选择出的2个电压的另一方电压(共计S个)，第1及第2电路块42根据位组M从S个输入电压之中分别选择某个区间的1个电压。此时，位组M成为从译码器块12A的S个区间选择上述某一个区间的位。电路块43输入第1及第2电路块42的每一个选择出的电压(共计2个)，根据位组N选择译码器块12A的S个区间与除此以外的区间，位组N在选择S个区间时将2个输入电压分别输出到端子Tl、T2。而且，作为电路块41，根据输入电压数，可以采用作为上述实施例说明过的图 8、图12、图13、图16、图30等的构成。另外，作为电路块42，可以采用图M的淘汰晋级 (tournament)型译码器等，可以根据输入电压数来最佳化。图25的译码器12的构成与晶体管数的关系是在1区间的输入电压数m大、区间数S小的时候，成为晶体管数比较少的译码器构成。这是因为电路块41的输入电压数m 越大，电路块41的元件效率(相对于现有的同等电路的元件削减率)变得越高。接着，对图沈的译码器块12B的构成进行说明。译码器块12B由输入位组M的第1 第m电路块52、输入位组L的电路块51、输入位组N的电路块53构成。在译码器块 12B中，第1 第m电路块52首先从S个的各区间输入区间内相同顺序的输入电压(共计 S个)，根据位组M,从S个输入电压之中分别选择某个区间的1个电压。此时，位组M成为选择译码器块12B的S个区间中的上述某个区间。电路块51输入用第1 第m的电路块52的每一个选择出的电压(共计m个)，根据位组L，从m个输入电压中选择也包含重复在内的2个电压。进而，电路块53输入由电路块51选择出的电压(共计2个)，根据位组N，选择译码器块12B的S个区间与除此以外的区间，在位组N选择S个区间时，将2个输入电压分别输入到端子Tl、T2。而且，电路块51根据输入电压数m，可以采用图8、图12、图13、图16、图30等的构成。另外，电路块52可以采用图M的淘汰晋级型译码器，可以根据输入电压数来最佳化。图沈的译码器12的构成与晶体管数的关系也是在1区间的输入电压数m大且区间数S小的时候成为晶体管数比较少的译码器构成。这是因为电路块51的输入电压数 m越大，电路块51的元件效率变得越高。以上，在图25及图26中对译码器块12A及12B的2个构成例进行了说明，但各构成都希望译码器块内的(m2XQ个输出电压电平为连续的输出电压电平。如果输出电压电平在区间与区间之间变为非连续的情况下，则按每个连续的区间分开，来构成译码器块也是可以的。另外，译码器块内的各区间可以按每个区间而单独设定相邻电压电平间的电压差 (在区间内为等间隔)。此外，在图25及图沈分别示出的例子中，虽然对某个m的值所对应的译码器块12A及12B的构成进行了说明，但在译码器12具有m的值不同的区间的情况下，希望按每个 m的值来构成译码器块。再有，在图25的译码器块12A中，在位组N的每个位被完全包含于位组L及M中的情况下，也可以省略电路块43。这是因为在位组L及M中已经进行着译码器块间的选择。还有，在图沈的译码器块12B中，在译码器12整体具有多个m的值不同的译码器块的情况下，在m为最大的译码器块中，在其位组N的每一位被全部包含于位组L及M中的情况下，可以省略电路块53。在m为最大的译码器块以外的译码器块中无法省略电路块53的理由是在m小的译码器块中，在省略了电路块53的情况下，在电路块51中，会发生意想不到的端子Tl、T2 间的短路，有产生误输出的可能性。接着，对图25及图沈的译码器12的构成，示出具体例并更详细地进行说明。图27是表示本发明的实施例的DAC中的输入输出对应的图。虽然没有特别限制， 但在图27所示的例子中，表示输入8位数据(D7 DO)，根据数据来输出256个电压电平的8位DAC的输入输出对应关系。电平1 256表示从本发明涉及的放大电路13输出的输出电压电平，输入电压表示在灰度等级电压产生电路14生成并输入到译码器12的电压。另外，输入电压对应于规定的输出电压电平，在对应的输出电压电平的编号前附加记号V来表示。此外，V(Tl)、V(T2)表示在本实施例的译码器(选择电路)中根据8位数据(D7 DO)而分别选择输出到端子Tl、T2的电压。而且，输出电压电平表示通过放大电路13以1 对2的内分比对分别输出到端子T1、T2的电压V(T1)、V(T2)进行过内分的电压。并且，在该例子中，虽然放大电路13设为输出将输出到端子Tl与T2的电压内分为1 2的电压的放大电路，但在将放大电路13设为输出内分为2 1的电压的放大电路时，如本说明书第 19页第12 18行所述，为了使输出到端子T1、T2的电压相反，只要变更电路块41或电路块51即可。在以下的说明中，为了方便，将放大电路13设为输出将端子Tl与Τ2的电压 V(T1)、V(T2)内分为1 2的电压的放大电路。在本实施例中，将256个输出电平(灰度等级电平)由输入电压数2、输出电压电平数4的区间0输出区间；m = 2)和输入电压数4、输出电压电平数16的区间(16输出区间；m = 4)两种构成。第1 32电压电平由4输出区间X8个来构成；第33 224电压电平由16输出区间X 12个来构成；第225 256电压电平由4输出区间X 8个来构成。输入到译码器12的输入电压，在4输出区间中设为各区间的第1与第4电压电平；在16输出区间中设为各区间的第1、第4、第13、第16电压电平。相对于256个输出电平，输入电压合计为80个。而且，在图27中，关于从第97到176在制作附图时省略了，但根据规则性是可以
容易地理解的。图观是根据图25来构成实现图27的输入输出对应关系的译码器12的例子。即使在图观中，也与图25同样地示出图18所示的数据驱动器的灰度等级电压产生电路14 和1输出对应的译码器12和放大电路13的构成。
在图观中，译码器12由译码器块12A1、12A2、12A3的3个译码器块构成。译码器块12A1是具有第1 32电压电平所对应的4输出区间8份的译码器块， 译码器块12A2是具有第225 256电压电平所对应的4输出区间8份的译码器块，译码器块12A3是具有第33 224电压电平所对应的16输出区间12份的译码器块。而且，由于4输出区间被分为2个连续的区间(第1 32电压电平区间与第225 256电压电平区间)，故按每个连续区间进行分割来构成译码器块。另外，位组L、M、N是从输入到译码器12的1输出对应的8位数据信号(D7 DO) 之中进行选择所需的位也包含重复在内而被分割的。并且，8位数据信号(D7 DO)的每一位都与其反相信号(D7B DOB)成对，但在图中省略反相信号。接着，对图28的各译码器块进行说明。译码器块12A1是第1 32电压电平所对应的4输出区间的8份的译码器块，在图25的译码器块12A中，为m = 2、S = 8的构成。 因此，译码器块12A1由第1 第8电路块41a、第1及第2电路块42a、电路块43a构成。在译码器块12A1中，对于第1 第8电路块41a，向第1电路块41a输入第1 4 电压电平所对应的区间的输入电压VOOl及V004，向第2电路块41a输入第5 8电压电平所对应的区间的输入电压V005及V008，以下到第8电路块41a都是同样的。并且，在各电路块41a中，根据位组L，从各区间的2个输入电压中选择输出也包含重复在内的2个电压。因此，位组L可以是2位，也可以设为8位数据中的2位数据Dl、 DO。而且，各电路块41a为与图7同样的输入输出对应关系，可以采用图8的构成等。此外，对于第1及第2电路块42a，向第1电路块4 输入由第1 第8电路块4 的每一个选择出的2个电压的一方电压(共计8个)，向第2电路块4 输入由第1 第8 电路块41a的每一个选择出的2个电压的另一方电压(共计8个)。而且，在第1及第2电路块4 中，根据位组M，分别从8个输入电压中选择输出某个区间的1个电压。此时，位组M为从译码器块12A1的8个区间选择上述某个区间的位。 因此，位组M可以是3位，可以设为8位数据中的3位数据(D4、D3、D2)。并且，各电路块 4 可以对图M所示的淘汰晋级型的构成等进行最佳化来使用。再有，电路块43a输入由第1及第2电路块42a的每一个选择出的电压(共计2 个)。而且，在电路块43a中，根据位组N，选择译码器块12A1 (第1 32电压电平所对应的区间)和除此以外的译码器块，在位组N选择译码器块12A1时，2个输入电压分别被输出到端子T1、T2。在本实施例中，根据图27，译码器块12Α1的区间和除此以外的选择可以用D7、D6、 D5的3位来选择，位组N为8位数据中的3位数据D7、D6、D5。而且，在(D7，D6，D5) = (0,0,0)时，电路块43a将2个电压分别输出到端子Tl、 T2，在不为(0，0，0)时不输出到端子Tl、T2。接下来，对译码器块12A2进行说明。译码器块12A2是第225 256电压电平所对应的4输出区间的8份的译码器块，可以成为与译码器块12A1同样的构成。对于所输入的位组L、M、N，也可以设为与译码器块12A1同样的分配。译码器块12A2与译码器块12A1的不同点仅在于向译码器块的输入电压和电路块43a中的位数据(D7，D6，D5)的选择内容。若具体地说明不同点，则对于输入电压，向译码器块12A2中的第1电路块41a输入第225 228电压电平所对应的区间的输入电压V225
45及，向第2电路块41a输入第2 232电压电平所对应的输入电压及V232，以下到第8电路块41a为止都是同样的。另外，电路块43a中的位数据(D7，D6，D5)的选择内容，根据图27，在(D7，D6，D5) = (1,1,1)时将2个输入电压分别输出到端子Tl、T2，而在 (1,1,1)以外时不输出到端子Tl、T2。接着，对译码器块12A3进行说明。译码器块12A3是第33 224电压电平所对应的16输出区间的12份的译码器块，在图25的译码器块12A中，为m = 4、S = 12的构成。因此，译码器块12A3由第1 第12电路块41b、第1及第2电路块42b、电路块 43b构成。在译码器块12A3中，对于第1 第12电路块41b，向第1电路块41b输入第33 48电压电平所对应的区间的4个输入电压V033、V036、V045及V048，向第2电路块41b输入第49 64电压电平所对应的区间的4个输入电压V049、V052、V061、V064,以下同样， 对第12电路块41b输入第209 224电压电平所对应的区间的4个输入电压V209、V212、 V22UV2240而且，在各电路块41b中，根据位组L，从各区间的4个输入电压中选择输出也包含重复在内的2个电压。因此，位组L可以是4位，可以设为8位数据中的4位数据(D3，D2， D1，D0)。并且，各电路块41b为与图11同样的输入输出对应关系，可以采用图12、图13的构成等。此外，对于第1及第2电路块42b，向第1电路块42b输入由第1 第12电路块 41b的每个选择出的2个电压的一方电压(共计12个)，向第2电路块42b输入由第1 第12电路块41b的每一个选择出的2个电压的另一方电压(共计12个)。并且，在各电路块42b中，根据位组M，从12个输入电压中选择输出某区间的1个电压。此时，位组M是从译码器块12A3的12个区间中选择上述某区间的位。因此，位组M 需要4位，设为8位数据中的4位数据(D7，D6，D5，D4)。而且，各电路块42b可以对图M 所示的淘汰晋级型的构成等进行最佳化来使用。另外，电路块4 输入由2个电路块42b的每一个选择出的电压(共计2个)。而且，在电路块4 中，根据位组N，选择译码器块12A3 (第33 2 电压电平所对应的区间) 和除此以外的译码器块，在位组N选择译码器块12A3时，2个输入电压分别被输出到端子 T1、T2。在图观所示的例子中，译码器块12Α3和除此以外的选择可以用D7、D6、D5的3位来选择，位组N为8位数据中的3位数据D7、D6、D5。而且，在3位数据(D7，D6，D5) = (0,0,0), (1,1,1)以外时，选择译码器块12A3， 电路块4 将2个输入电压分别输出到端子Tl、T2。并且，在图28中，可以省略电路块43b，也可以构成为将由2个电路块42b的每一个选择出的电压(共计2个)分别输出到端子T1、T2的构成。这是因为输入到电路块43b 的3位数据(D7，D6，D5)包含于输入到电路块42b的4位数据(D7，D6，D5，D4)，在电路块 42b中，已经进行了译码器块12A3与除此以外的选择。图四是根据图沈来构成实现图27的输入输出对应关系的其他译码器12的例子。 即使在图四中，也与图沈同样，示出图18所示的数据驱动器的灰度等级电压产生电路14 及1输出对应的译码器12、放大电路13的构成。
在图四中，译码器12由8个第1 32电压电平所对应的4输出区间的译码器块 12BU8个第225 256电压电平所对应的4输出区间的译码器块12B2和12个第33 2 电压电平所对应的16输出区间的译码器块12B3的3个译码器块构成。而且，4输出区间与图28同样，将连续的区间作为一个整体由2个译码器块12B1、12B2来构成。另外，位组L、M、N是从输入到译码器12的1输出对应的8位数据信号(D7 DO) 中进行选择所需的位数也包含重复在内而被分配的。而且，8位数据信号(D7 DO)的每一位都与其反相信号(D7B DOB)成对，但在图中省略反相信号。接着，对图四的各译码器块进行说明。译码器块12B1是第1 32电压电平所对应的4输出区间的8份的译码器块，在图沈的译码器块12B中，为m = 2、S = 8的构成。 因此，译码器块12B1由第1及第2电路块52a、电路块51a、电路块53a构成。在译码器块12B1中，对于第1及第2电路块52a，向第1电路块5 输入8个各区间的区间内第1电压电平的输入电压V001、V005、…、(共计8个)，向第2电路块52a 输入8个各区间的区间内第4电压电平的输入电压V004、V008、…，V032 (共计8个)。并且，在各电路块52a中，根据位组M，分别从8个输入电压中选择输出某个区间的1个电压。此时，位组M为从译码器块12B1的8个区间选择上述某个区间的位。因此， 位组M可以是3位，可以设为8位数据中的3位数据(D4、D3、D2)。并且，各电路块4 可以对图M所示的淘汰晋级型的构成等进行最佳化来使用。另外，电路块51a输入由第1及第2电路块52a的每一个选择出的电压(共计2 个)。而且，在电路块51a中，根据位组L，从2个输入电压中选择输出也包含重复在内的2 个电压。因此，位组L可以是2位，也可以设为8位数据中的2位数据Dl、DO。而且，电路块51a为与图7同样的输入输出对应关系，可以采用图8的构成等。此外，电路块53a输入由电路块51a选择出的2个电压。而且，在电路块53a中， 根据位组N，选择译码器块12B1(第1 32电压电平所对应的区间)和除此以外的译码器块，在位组N选择译码器块12B1时，2个输入电压分别被输出到端子T1、T2。在本实施例中，根据图27，译码器块12Β1的区间和除此以外的选择可以用D7、D6、 D5的3位来选择，位组N为8位数据中的3位数据D7、D6、D5。而且，在(D7，D6，D5) = (0， 0,0)时，电路块53a将2个电压分别输出到端子T1、T2，在不为(0，0，0)时不输出到端子 Τ1、Τ2。接下来，对译码器块12Β2进行说明。译码器块12Β2是第225 256电压电平所对应的4输出区间的8份的译码器块，可以成为与译码器块12Β1同样的构成。对于所输入的位组L、Μ、N,也可以设为与译码器块12Β1同样的分配。译码器块12Β2与译码器块12Β1的不同点仅在于向译码器块的输入电压和电路块53a中的位数据(D7，D6，D5)的选择内容。若具体地说明不同点，则对于译码器块12B2 中的输入电压，向第1电路块5 输入译码器块12B2的各区间的区间内第1电压电平的输入电压V225、V2^、…、V253等共计8个，向第2电路块5 输入译码器块12B2的各区间的区间内第4电压电平的输入电压V2^、V232、…、V256等共计8个。另外，电路块53a中的3位数据(D7，D6，D5)的选择内容，根据图27，在(D7，D6， D5) = (1,1,1)时，电路块53a将2个输入电压分别输出到端子Tl、T2，而在(1,1,1)以外时不输出到端子Tl、T2。接着，对译码器块12B3进行说明。译码器块12B3是第33 224电压电平所对应的16输出区间的12份的译码器块，在图沈的译码器块12B中，为m = 4、S = 12的构成。 因此，译码器块12B3由第1 第4电路块52b、电路块51b、电路块5 构成。对于译码器块12B3的第1 第4电路块52b，向第1电路块52b输入12个各区间的区间内第1电压电平的输入电压V033、 V049、...、V209(共计 12 个)；向第2电路块52b输入12个各区间的区间内第4电压电平的输入电压V036、 V052、...、V212(共计 12 个)；向第3电路块52b输入12个各区间的区间内第13电压电平的输入电压V045、 V061、...、V221(共计 12 个)；向第4电路块52b输入12个各区间的区间内第16电压电平的输入电压V048、 V064、...、V224(共计 12 个)。而且，在各电路块52b中，根据位组M，分别选择输出12个输入电压中的某个区间的电压(1个)。此时，位组M是从译码器块12B3的12个区间中选择上述某区间的位。因此，位组 M需要4位，设为8位数据中的4位数据(D7，D6，D5，D4)。而且，各电路块52b可以对图M 所示的淘汰晋级型的构成等进行最佳化来使用。另外，电路块51b输入由第1 第4电路块52b选择出的电压(共计4个)。而且，在电路块5Ib中，根据位组L，从4个输入电压中选择输出也包含重复在内的 2个电压。因此，位组L可以是4位，可以设为8位数据中的4位数据(D3，D2，D1，D0)。并且，各电路块51b为与图11同样的输入输出对应关系，可以采用图12、图13的构成等。
另外，电路块5 输入由电路块51b选择出的2个电压。而且，在电路块53b中， 根据位组N，选择译码器块12B3(第33 224电压电平所对应的区间)和除此以外的译码器块，在位组N选择译码器块12B3时，2个输入电压分别被输出到端子Tl、T2。在本实施例中，根据图27，译码器块12B3的区间和除此以外的选择可以用D7、D6、 D5的3位来选择，位组N为8位数据中的3位数据D7、D6、D5。而且，在3位数据(D7，D6， D5) = (0,0,0), (1,1,1)以外时，电路块5 将2个输入电压分别输出到端子Tl、T2。并且，在图四所示的构成中，可以省略电路块5 。即，可以构成为将由电路块51b 的每一个选择出的2个电压分别输出到端子T1、T2。这是因为译码器块12Β1、12Β2、12Β3 分别对应于m = 2、2、4，在m最大的译码器块12B3中，输入到电路块53b的3位数据(D7， D6，D5)包含于输入到电路块52b的4位数据(D7，D6，D5，D4)中。由此，即使省略电路块 53b，在电路块52b中也已经进行了译码器块12B3与除此以外的选择，同时在m较小的译码器块12B1或译码器块12B2的电路块51a中，可以防止无意识的端子T1、T2间的短路。以下对译码器块12Β1或译码器块12Β2的电路块51a中的无意识的端子T1、T2间的短路进行说明。而且，为了使说明容易，在图四中，假设能够省略输入位组N的电路块 53a、53b0此时，电路块51a、51b的2个输出端子分别直接连接到端子T1、T2。在此，作为电路块51a，可以采用图8的构成，电路块51b可以分别采用图12、图13的构成。在图8中，有时由于2位数据(Dl，DO)的值，端子Tl、T2短路；在图12、图13中，有时由于4位数据 (D3，D2，D1，D0)的值，端子 Tl、T2 短路。参照图27，在译码器块12B1或12B2中，在2位数据(D1，D0) = (0,0),(1,1)时，
在电路块51a中Tl与T2短路。另一方面，在译码器块12B3 中，在 4 位数据(D3，D2，Dl，DO) = (0,0,0,0), (0,0, 1，1)、(1,1,0,0), (1,1,1,1)时，在电路块 51b 中 Tl 与 T2 短路。因此，在译码器块12B3中，即使在上述以外的4位数据(D3，D2，D1，D0)的值之时， 也有时发生译码器块12B1或12B2所导致的端子Tl与T2的短路，产生误输出。例如，在4 位数据(D3，D2，D1，D0) = (0,1,0,0)时，在译码器块12B3中Tl与T2虽然没有短路，但在译码器块12B1及译码器块12B2中，由于上述4位数据中的低位2位(D1，D0)满足条件，故短路。这样，在图29中，在打算输出第37灰度等级(D7，D6，D5，D4，D3，D2，Dl, DO) = (0， 0,1,0,0,1,0,0)时，由于不管译码器块12B3中的输出电压在Tl与T2不同(V(Tl) = V033 ； V(T2) = V045)，在译码器块12B1及译码器块12B2中发生短路，故供给到端子Tl与T2的电压成为无意识的电压。另一方面，在译码器块12B1或译码器块12B2中，译码器块12B3的端子Tl与T2 的短路所导致的误输出不会产生。这是因为在电路块51b中，端子Tl与T2短路时，即使在电路块51a中，也成为端子Tl与T2短路的条件。因此，在具有多个m值不同的译码器块的情况下，为了防止端子Tl与T2的短路而导致的误输出，虽然能够省略m最大的译码器块的输入位组N的电路块，但需要设置除此以外的译码器块的输入位组N的电路块。接着，对图28、图四所示的构成中的元件数进行说明。在图观、图四中，在作为电路块41a、51a，采用图8的构成(晶体管数4)；作为电路块41b、51b，采用图12或图13的构成(晶体管数12)；作为电路块42a、52a，采用8输入的淘汰晋级型译码器(晶体管数14)；作为电路块42b、52b，采用12输入的最佳化过的淘汰晋级型译码器(晶体管数 24)的情况下，图观的译码器12的晶体管数为276，图四的译码器12的晶体管数为184。虽然根据区间的设定，译码器的元件数不同，但从上述元件数的比较也可以知道 一般来说图四的译码器的构成与图观的译码器的构成相比，晶体管数少，节省面积。进一步对本发明的变形例进行说明。在上述说明中，对图1的放大电路13输出将分别选择输出到端子Tl、T2的电压V(Tl)、V(T2)内插为1对2的电压的实施例进行说明。 但是，本发明并不只限于上述构成，例如也可以构成为从一个端子串行输入2个输入电压 V(Tl)、V(T2)，由于可以进一步削减元件数。以下对将2个输入电压串行输入到放大电路时的构成及其效果进行说明。图33是表示本发明的实施方式的一个构成的图，是表示采用了串行输入2个输入电压的放大电路的数字模拟转换器(DAC)的构成的图。参照图33，该DAC是根据I位数字数据，最大能够输出4K个电压电平的DAC，构成为包括参考电压产生电路M、译码器22、数据输入控制电路26和放大电路23。
参考电压产生电路M生成2K个(m = 2K)参考电压V(l)、V(2)、…、V(2K)，并输入到译码器22。在参考电压V(l)、VO)、…、V(2K)根据(1)式而被设定的情况下，4K个电压电平成为各电平等间隔的线性输出。参考电压产生电路M例如由向两端供给了规定电压的电阻串构成，可以采用从电阻串的各抽头(tap)取出电压的构成等。另外，也可以从各抽头，用电压跟随器构成的放大器等进行放大输出。数据输入控制电路沈是在数字数据被并行输入的情况下变换为串行输入的电路。而且，在图33以后的说明中，将I位的数字数据信号记为(B(2K), B(2K-1),…，B3， B2，B1)。这与图1 图32中的数字数据(DQK-1)，DQK-2)，…，D2，Dl，DO)对应。数据输入控制电路26输入2K位的数字数据信号(B (2K)，B (2K-1)，…，B3，B2, Bi)，分为从MSB 到LSB被序列化的I位的数字数据信号的第偶数位信号(BQK)，…，B4，B2)的组和第奇数位信号(BQK-1)，-,B3,B1)的组的位组，根据控制信号2，按各位组的K位数据进行串行输出。译码器22按数据输入控制电路沈以相同的定时输入的K位数据，从2K个参考电压V(1)、V(2)、...、V(2K)中分别选择1个，串行输出到端子TO。放大电路23具备保持串行输出到端子TO的2个电压(设为V(Tl)、V(T2))的至少一方电压的电容，放大输出将2个电压内插为规定比率(1对幻的电压。该动作控制根据控制信号1来进行。如上所述，图33的DAC是在图1中将2个电压经由2个端子T1、T2而被并行输入到放大电路13的构成，变更为经由1个端子TO而被串行输入的构成的DAC。因此，参考电压数或输出电压电平数与上述实施例没有任何变化。但是，图33的译码器22由于从图1 的译码器12选择输出到端子Τ1、Τ2的任一方所需的晶体管是不需要的，故元件数变为1/2， 可以比图1的DAC节省面积。对于图33的数据输入控制电路沈、译码器22、放大电路23的构成，以下详细说明。图34(A)是表示图33的放大电路23的构成例的图，是表示变更了图4的构成的图。图4的放大电路通过保持在设定为2对1的比率的电容Cl、C2中的电荷的重新结合， 从而可以放大输出将端子Τ1、Τ2的电压V(T1)、V(T2)内插为1对2的比率的电压。而且， 图4的开关SB1、SB2可以仅是其中一方。图34(A)是将图4的放大电路的端子T1、T2共同连接而作为端子Τ0，取消了开关SBl的构成。图34⑶是图34㈧的放大电路中的1数据输出期间(tl t3)中的开关SA1、 SA2、SB2的接通、断开控制的时间图。在期间tl，若接通开关SA1、断开开关SA2、SB2，则此时输入到端子TO的电压被保持在电容Cl中，若将该电压设为V (Tl)，则由电压跟随器Al放大输出电压V(Tl)。在期间t2，若接通开关SA2、断开开关SA1、SB2，则此时输入到端子TO 的电压被保持在电容C2中，将该电压设为V(T2)。另一方面，即使开关SAl变为断开，保持在电容Cl中的电压V(Tl)也被继续保持。在期间t3，若接通开关SB2、断开开关SA1、SA2， 则通过保持在电容C1、C2中的电荷的重新结合，电压跟随器Al的非反相输入端子⑴的电压变为将电压V(Tl)内插为1对2的比率的电压，该电压被放大输出。S卩，图34㈧的放大电路是将图4的2个输入电压V(Tl)、V(T2)分别在期间tl、 t2串行输入的放大电路。而且，在调换输入电压V(Tl)、V(D)的输入顺序的情况下，通过调换开关SA1、SA2的接通、断开控制的定时就能够实现。
图35㈧是表示图33的放大电路23的其他构成例的图，是变更了图5的构成。参照图35 (A)，该放大电路是将图5的放大电路的端子T2作为端子T0，将开关SW41连接在端子TO、Tl之间，将电容C41连接在端子Tl与电源电压VSS之间的构成。另外，放大器112 能够采用图5、图6的任一方，在图35(A)中表示采用了图6的放大器112的构成。其他构成与图5相同。图35⑶是在图35㈧中、1数据输出期间(tl t2)中的开关SW41的接通、断开控制的时间图。在期间tl，若接通开关SW41，则此时输入到端子TO的电压被保持在电容 C41中，若将该电压设为V(Tl)，则电压V (Tl)被输入到差动对(101，102)、(103，104)、(105， 106)的非反相输入端子(晶体管101、103、105的栅极)，电压V(Tl)作为输出电压Vout而被放大输出。在期间t2，若断开开关SW41，则此时输入到端子TO的电压被输入到差动对 (101,102)的非反相输入端子(晶体管101的栅极)，将该电压设为V(T2)。另一方面，向差动对(103，104)、(105，106)的非反相输入端子(晶体管103、105的栅极)直接输入由电容 C41保持的电压V(Tl)。因此，在期间t2，图35⑶变为与图5等效，将电压V(Tl)、V(T2)内插为1对2的比率的电压作为输出电压Vout来输出。S卩，图35㈧所示的构成是将图5的2个输入电压V(Tl)、V(T2)分别在期间tl、 t2串行输入的放大电路。而且，在调换输入电压V(Tl)、V(D)的输入顺序的情况下，通过构成为将端子Tl设为端子T0，将开关SW41连接在端子T0、T2之间，将电容C41连接在端子Τ2与电源电压VSS之间，从而能够实现。接下来，对图33的数据输入控制电路沈和译码器22的构成进行说明。图36是相对于I位数字数据信号(BOK-l)，B^(-2)，…，Β3，Β2，Β1)的数据输入控制电路沈与译码器22的构成例。参照图36，数据输入控制电路沈将I位数字数据并行输入，按位数据B QL-1)、 B(2L)(其中L是1到K的正数)的每两位成对，每一对具有1个输出端。奇数位的数据 B(2L-1)的输入端经由开关821、823、…、825而与输出端连接，偶数位的数据B QL)的输入端经由开关822、824、…、拟6而与输出端连接。各开关按偶数位组(B QK)，…，B4，B2) 及奇数位组(B(2K-1),…，B3，B1)，根据控制信号2来控制。从数据输入控制电路沈，按偶数位组的K位数字数据或奇数位组的K位数字数据，顺次输出到译码器22。译码器22可以采用根据来自数据输入控制电路沈的K位数字数据，从2K个参考电压(V(I) V(2K))向端子TO选择输出1个电压的任意译码器。在图36中虽然省略一部分，但示出与图M同样的淘汰晋级型译码器的构成。2Κ个参考电压根据(1)式来设定，按照电平低的顺序，从V(I)向VQk)顺次分配。而且，若将根据偶数位组(BQK)，…，Β4，Β2) 的数据而向端子TO选择输出的电压设为V(Tl)，将根据奇数位组(Β(2Κ-1),...,Β3,Β1)的数据而向端子TO选择输出的电压设为V(T2)，则根据控制信号2，向端子TO串行输出2个电压 V(T1)、V(T2)。在图36所示的构成中，译码器22以偶数位组及奇数位组而被共有，因此，不仅是 I位的数字数据输入，也可以设为K位的译码器构成，可以大幅度削减元件数。在以下说明这种构成是可能的理由。首先，对I位，针对K = 2的情况进行确认。图39是表示图11的4位数据(D3， D2，D1，D0)相对的输入输出电平对应关系的图。图39对4位数据(B4，B3，B2，Bi)进行了改写，另外使电压A、B、C、D也与电压电平对应并在电平数上附加记号V来表示。参照图 39，是根据4位数据(B4，B3，B2，B1)选择输出16个电压电平时的输入输出电平对应图。此时，参考电压数最小可以为4个，若将这4个参考电压分别设为第1、第4、第13、第16电平 V01、V04、V13、V16，则可以将16个电压电平设为线性输出。另外，图40是表示将图39所对应的各参考电压作为电压V(Tl)、V(T2)而选择输出时的位数据的选择条件的图。参照图40，电压V(Tl)的选择根据第偶数个位信号(B4， B2)来进行，电压V(D)的选择根据第奇数个位信号(B3，B1)来进行，选择相同的参考电压时的各个数据相等。因此，用第偶数个位信号(B4，B2)选择4个参考电压时的电路和用第奇数个位信号(B3，Bi)选择4个参考电压的电路是等效的，在将各个位信号串行输入的情况下，可以共有化选择参考电压的电路。这并未限于K = 2的情况，对于K为所有正数的情况都成立。关于该原理，以下进行说明。如已经说明的，在输出电压Vout是将电压V(Tl)、V(T2)内插为1对2时，以下的
关系成立。Vout = {2 · V (Tl) +V (T2)} /3... (2)另外，对于I位数据，根据2K个参考电压来进行4Κ个线性电压输出的情况下，以式⑴来设定2Κ个参考电压VKEF。将式⑴改写为下式(3)。Vrep =1 + (ε0·4°)+ (^1 ·41)+ fc-42)+... + (ε^ ·4[丨)
K^1 /... (3)=\ + ^(εχ·4χ)
X=O式中，εχ = 0，3此外，在数字数据为I位数据时，输出电压Vout的1 4K电平，若采用I位的2 进制 WK-I ‘ cK-I ‘ bK-2' cK-2，…，b1 C1, b。，c0),贝Ij可以表示为 Vout = 1 + (C。. 2。)+ (b。. 21)+ (C1 .22)+ (I)1 .23)+ .…+(Ck4 .2.1))+ (bK4 .22(K"1)+1) κ-1 ,权利要求
1.一种数字模拟变换电路，其特征在于，包括选择电路，其输入电压值互不相同的m个参考电压，将通过数据输入端子输入的观位数字数据信号作为选择信号，从所述m个参考电压中选择2个相同或不同的参考电压并输出到第1、第2端子，其中m = 2K，K为2以上的正整数；和放大电路，其输入供给到所述第1、第2端子的电压，从输出端子输出以1 2或2 1 的内分比内分了所述第1、第2端子的电压而成的电压；将所述第1至第2Κ参考电压分别设为等间隔的第1至第4Κ电平的电压之中的第{1+ Ei1 X 4(κ—1) +a2 X 4(K_2) +a3X 4(K_3)+... + X 4(Μ)}电平，式中 、a2、ει3、...、εικ 取 0 或 3，根据所输入的由至少2Κ位构成的所述数字数据信号，从所述输出端子输出从所述第1 电平到第4Κ电平为止的共计4Κ个互不相同电平的电压中的一个电压。
2.根据权利要求1所述的数字模拟变换电路，其特征在于，从所述输出端子输出的所述4Κ个电压是均等间隔的电压。
3.根据权利要求1所述的数字模拟变换电路，其特征在于，所述m为4，所述K为2，所述选择电路输入电压值互不相同的第1至第4参考电压(A、B、C、D)，根据所述选择信号，向所述第1、第2端子供给第1、第1参考电压(A、A)、 第1、第2参考电压(A、B)、 第2、第1参考电压(B、A)、 第2、第2参考电压(B、B)、 第1、第3参考电压(A、C)、 第1、第4参考电压(A、D)、 第2、第3参考电压(B、C)、 第2、第4参考电压(B、D)、 第3、第1参考电压(C、A)、 第3、第2参考电压(C、B)、 第4、第1参考电压(D、A)、 第4、第2参考电压(D、B)、 第3、第3参考电压(C、C)、 第3、第4参考电压(C、D)、 第4、第3参考电压(D、C)、第4、第4参考电压(D、D)中的任一对，从所述输出端子最大能够输出42个互不相同的电压电平。
4.根据权利要求3所述的数字模拟变换电路，其特征在于，所述选择电路构成为根据成为所述选择信号的第1至第4信号的共计4位，选择所述第1至第4参考电压，并输出到所述第1、第2端子；具有多个开关，其控制所述第1至第4参考电压的供给端子的每一个与所述第1、第2 端子的每一个之间的连接；所述第1参考电压的供给端子经由分别向控制端子输入所述第2信号的互补信号与所述第4信号的互补信号的2个开关，而与所述第1端子连接；所述第1参考电压的供给端子经由分别向控制端子输入所述第1信号的互补信号与所述第3信号的互补信号的2个开关，而与所述第2端子连接；所述第2参考电压的供给端子经由分别向控制端子输入所述第2信号与所述第4信号的互补信号的2个开关，而与所述第1端子连接；所述第2参考电压的供给端子经由分别向控制端子输入所述第1信号与所述第3信号的互补信号的2个开关，而与所述第2端子连接；所述第3参考电压的供给端子经由分别向控制端子输入所述第2信号的互补信号与所述第4信号的2个开关，而与所述第1端子连接；所述第3参考电压的供给端子经由分别向控制端子输入所述第1信号的互补信号与所述第3信号的2个开关，而与所述第2端子连接；所述第4参考电压的供给端子经由分别向控制端子输入所述第2信号与所述第4信号的2个开关，而与所述第1端子连接；所述第4参考电压的供给端子经由分别向控制端子输入所述第1信号与所述第3信号的2个开关，而与所述第2端子连接。
5.根据权利要求3所述的数字模拟变换电路，其特征在于，所述选择电路构成为根据成为所述选择信号的第1至第4信号的共计4位，选择所述第1至第4参考电压，并输出到所述第1、第2端子；其中备有第1及第2开关，其连接在所述第1端子与所述第1参考电压的供给端子之间，并将所述第2信号的互补信号与所述第4信号的互补信号分别输入到控制端子；第3及第4开关，其连接在所述第2端子与所述第1参考电压的供给端子之间，并将所述第1信号的互补信号与所述第3信号的互补信号分别输入到控制端子；第5及第6开关，其连接在所述第1端子与所述第2参考电压的供给端子之间，并将所述第2信号与所述第4信号的互补信号分别输入到控制端子；第7及第8开关，其连接在所述第2端子与所述第2参考电压的供给端子之间，并将所述第1信号与所述第3信号的互补信号分别输入到控制端子；第9开关，其连接在所述第1及第2开关的连接点与所述第3参考电压的供给端子之间，并将所述第4信号输入到控制端子；第10开关，其连接在所述第3及第4开关的连接点与所述第3参考电压的供给端子之间，并将所述第3信号输入到控制端子；第11开关，其连接在所述第5及第6开关的连接点与所述第4参考电压的供给端子之间，并将所述第4信号输入到控制端子；第12开关，其连接在所述第7及第8开关的连接点与所述第4参考电压的供给端子之间，并将所述第3信号输入到控制端子。
6.根据权利要求3所述的数字模拟变换电路，其特征在于，所述选择电路构成为根据成为所述选择信号的第1至第4信号的共计4位，选择所述第1至第4参考电压，并输出到所述第1、第2端子；其中备有第1及第2开关，其连接在所述第1参考电压的供给端子与所述第1端子之间，并将所述第2信号的互补信号与所述第4信号的互补信号分别输入到控制端子；第3及第4开关，其连接在所述第1参考电压的供给端子与所述第2端子之间，并将所述第1信号的互补信号与所述第3信号的互补信号分别输入到控制端子；第5开关，其连接在所述第2参考电压的供给端子与所述第1及第2开关的连接点之间，并将所述第2信号输入到控制端子；第6开关，其连接在所述第2参考电压的供给端子与所述第3及第4开关的连接点之间，并将所述第1信号输入到控制端子；第7及第8开关，其连接在所述第3参考电压的供给端子与所述第1端子之间，并将所述第2信号的互补信号与所述第4信号分别输入到控制端子；第9及第10开关，其连接在所述第3参考电压的供给端子与所述第2端子之间，并将所述第1信号的互补信号与所述第3信号分别输入到控制端子；第11开关，其连接在所述第4参考电压的供给端子与所述第7及第8开关的连接点之间，并将所述第2信号输入到控制端子；第12开关，其连接在所述第4参考电压的供给端子与所述第9及第10开关的连接点之间，并将所述第1信号输入到控制端子。
7.根据权利要求3所述的数字模拟变换电路，其特征在于，所述第1、第2端子的一方输入电压的2倍电压与所述第1、第2端子的另一方输入电压之和是所述输出电压的3倍的关系，将所述第1至第4参考电压分别设为等间隔的第1至第16电平的电压中的第1、第4、 第13、第16电平，在所述选择电路中，输出以选择所述第1、第1参考电压(A、A)的对而获得的输出电压和选择所述第4、第4参考电压(D、D)的对而获得的输出电压为两端的共计16个电平的电压。
8.根据权利要求1所述的数字模拟变换电路，其特征在于，所述m为8，所述K为3，所述选择电路输入电压值互不相同的第1至第8参考电压(A、B、C、D、E、F、G、H)，根据所述选_信号，向所述第1、第2端子供第1、第1参考电压(A、A)、第1、第2参考电压(A、B)、第2、第1参考电压(B、A)、第2、第2参考电压(B、B)、第1、第3参考电压(A、C)、第1、第4参考电压(A、D)、第2、第3参考电压(B、C)、第2、第4参考电压(B、D)、第3、第1参考电压(C、A)、第3、第2参考电压(C、B)、第4、第1参考电压(D、A)、第4、第2参考电压(D、B)、第3、第3参考电压(C、C)、第3、第4参考电压(C、D)、第4、第3参考电压(D、C)、第4、第4参考电压(D、D)、第1、第5参考电压(A、E)、第1、第6参考电压(A、F)、第2、第5参考电压(B、E)>第2、第6参考电压(B、F)、第1、第7参考电压(A、G)、第1、第8参考电压(A、H)、第2、第7参考电压(B、G)、第2、第8参考电压(B、H)、第3、第5参考电压(C、E)、第3、第6参考电压(C、F)、第4、第5参考电压(D、E)、第4、第6参考电压(D、F)、第3、第7参考电压(C、G)、第3、第8参考电压(C、H)、第4、第7参考电压(D、G)、第4、第8参考电压(D、H)、第5、第1参考电压(E、A)、第5、第2参考电压(E、B)、第6、第1参考电压(F、A)、第6、第2参考电压(F、B)、第5、第3参考电压(E、C)、第5、第4参考电压(E、D)、第6、第3参考电压(F、C)、第6、第4参考电压(F、D)、第7、第1参考电压(G、,A)、第7、第2参考电压(G、,B)>第8、第1参考电压(H、,A)、第8、第2参考电压(H、,B)、第7、第3参考电压(G、,C)、第7、第4参考电压(G、.D)、第8、第3参考电压(H、.C)、第8、第4参考电压(H、.D)、第5、第5参考电压(E、.E)>第5、第6参考电压(E’.F)、第6、第5参考电压(F’.E)、第6、第6参考电压(F’.F)、第5、第7参考电压(E-第5、第8参考电压(E、H)、第6、第7参考电压(F、G)、 第6、第8参考电压(F、H)、 第7、第5参考电压(G、E)、 第7、第6参考电压(G、F)、 第8、第5参考电压(H、E)、 第8、第6参考电压(H、F)、 第7、第7参考电压(G、G)、 第7、第8参考电压(G、H)、 第8、第7参考电压(H、G)、第8、第8参考电压(H、H)中的任一对，从所述输出端子最大能够输出43个互不相同的电压电平。
9.根据权利要求8所述的数字模拟变换电路，其特征在于，所述选择电路构成为根据成为所述选择信号的第1至第6信号的共计6位，选择所述第1至第8参考电压，并输出到所述第1、第2端子；具有多个开关，其控制所述第1至第8参考电压的供给端子的每一个与所述第1、第2 端子的每一个之间的连接；所述第1参考电压的供给端子经由分别向控制端子输入所述第2信号的互补信号、所述第4信号的互补信号与所述第6信号的互补信号的3个开关，而与所述第1端子连接；所述第1参考电压的供给端子经由分别向控制端子输入所述第1信号的互补信号、所述第3信号的互补信号与所述第5信号的互补信号的3个开关，而与所述第2端子连接；所述第2参考电压的供给端子经由分别向控制端子输入所述第2信号、所述第4信号的互补信号与所述第6信号的互补信号的3个开关，而与所述第1端子连接；所述第2参考电压的供给端子经由分别向控制端子输入所述第1信号、所述第3信号的互补信号与所述第5信号的互补信号的3个开关，而与所述第2端子连接；所述第3参考电压的供给端子经由分别向控制端子输入所述第2信号的互补信号、所述第4信号与所述第6信号的互补信号的3个开关，而与所述第1端子连接；所述第3参考电压的供给端子经由分别向控制端子输入所述第1信号的互补信号、所述第3信号与所述第5信号的互补信号的3个开关，而与所述第2端子连接；所述第4参考电压的供给端子经由分别向控制端子输入所述第2信号、所述第4信号与所述第6信号的互补信号的3个开关，而与所述第1端子连接；所述第4参考电压的供给端子经由分别向控制端子输入所述第1信号、所述第3信号与所述第5信号的互补信号的3个开关，而与所述第2端子连接；所述第5参考电压的供给端子经由分别向控制端子输入所述第2信号的互补信号、所述第4信号的互补信号与所述第6信号的3个开关，而与所述第1端子连接；所述第5参考电压的供给端子经由分别向控制端子输入所述第1信号的互补信号、所述第3信号的互补信号与所述第5信号的3个开关，而与所述第2端子连接；所述第6参考电压的供给端子经由分别向控制端子输入所述第2信号、所述第4信号的互补信号与所述第6信号的3个开关，而与所述第1端子连接；所述第6参考电压的供给端子经由分别向控制端子输入所述第1信号、所述第3信号的互补信号与所述第5信号的3个开关，而与所述第2端子连接；所述第7参考电压的供给端子经由分别向控制端子输入所述第2信号的互补信号、所述第4信号与所述第6信号的3个开关，而与所述第1端子连接；所述第7参考电压的供给端子经由分别向控制端子输入所述第1信号的互补信号、所述第3信号与所述第5信号的3个开关，而与所述第2端子连接；所述第8参考电压的供给端子经由分别向控制端子输入所述第2信号、所述第4信号与所述第6信号的3个开关，而与所述第1端子连接；所述第8参考电压的供给端子经由分别向控制端子输入所述第1信号、所述第3信号与所述第5信号的3个开关，而与所述第2端子连接。
10.根据权利要求8所述的数字模拟变换电路，其特征在于，所述选择电路构成为根据成为所述选择信号的第1至第6信号的共计6位，选择所述第1至第8参考电压，并输出到所述第1、第2端子；其中具有第1至第3开关，其连接在所述第1参考电压的供给端子与所述第1端子之间，分别向控制端子输入所述第2信号的互补信号、所述第4信号的互补信号与所述第6信号的互补信号；第4至第6开关，其连接在所述第1参考电压的供给端子与所述第2端子之间，分别向控制端子输入所述第1信号的互补信号、所述第3信号的互补信号与所述第5信号的互补信号；第7至第9开关，其连接在所述第2参考电压的供给端子与所述第1端子之间，分别向控制端子输入所述第2信号、所述第4信号的互补信号与所述第6信号的互补信号；第10至第12开关，其连接在所述第2参考电压的供给端子与所述第2端子之间，分别向控制端子输入所述第1信号、所述第3信号的互补信号与所述第5信号的互补信号；第13至第15开关，其连接在所述第3参考电压的供给端子与所述第1端子之间，分别向控制端子输入所述第2信号的互补信号、所述第4信号与所述第6信号的互补信号；第16至第18开关，其连接在所述第3参考电压的供给端子与所述第2端子之间，分别向控制端子输入所述第1信号的互补信号、所述第3信号与所述第5信号的互补信号；第19至第21开关，其连接在所述第4参考电压的供给端子与所述第1端子之间，分别向控制端子输入所述第2信号、所述第4信号与所述第6信号的互补信号；第22至第M开关，其连接在所述第4参考电压的供给端子与所述第2端子之间，分别向控制端子输入所述第1信号、所述第3信号与所述第5信号的互补信号；第25至第27开关，其连接在所述第5参考电压的供给端子与所述第1端子之间，分别向控制端子输入所述第2信号的互补信号、所述第4信号的互补信号与所述第6信号；第观至第30开关，其连接在所述第5参考电压的供给端子与所述第2端子之间，分别向控制端子输入所述第1信号的互补信号、所述第3信号的互补信号与所述第5信号；第31至第33开关，其连接在所述第6参考电压的供给端子与所述第1端子之间，分别向控制端子输入所述第2信号、所述第4信号的互补信号与所述第6信号；第34至第36开关，其连接在所述第6参考电压的供给端子与所述第2端子之间，分别向控制端子输入所述第1信号、所述第3信号的互补信号与所述第5信号；第37至第39开关，其连接在所述第7参考电压的供给端子与所述第1端子之间，分别向控制端子输入所述第2信号的互补信号、所述第4信号与所述第6信号；第40至第42开关，其连接在所述第7参考电压的供给端子与所述第2端子之间，分别向控制端子输入所述第1信号的互补信号、所述第3信号与所述第5信号；第43至第45开关，其连接在所述第8参考电压的供给端子与所述第1端子之间，分别向控制端子输入所述第2信号、所述第4信号与所述第6信号；第46至第48开关，其连接在所述第8参考电压的供给端子与所述第2端子之间，分别向控制端子输入所述第1信号、所述第3信号与所述第5信号； 关于将所述第3信号的互补信号共同输入到控制端子的开关， (aOl)所述第5及第11开关共有1个开关或由2个开关构成； (a02)所述第四及第35开关共有1个开关或由2个开关构成； 关于将所述第3信号共同输入到控制端子的开关， (a03)所述第17及第23开关共有1个开关或由2个开关构成； (a04)所述第41及第47开关共有1个开关或由2个开关构成； 关于将所述第4信号共同输入到控制端子的开关， (a05)所述第14及第20开关共有1个开关或由2个开关构成； (a06)所述第38及第44开关共有1个开关或由2个开关构成； 关于将所述第4信号的互补信号共同输入到控制端子的开关， (a07)所述第2及第8开关共有1个开关或由2个开关构成； (a08)所述第沈及第32开关共有1个开关或由2个开关构成； 关于将所述第5信号的互补信号共同输入到控制端子的开关， (a09)所述第6、第12、第18及第M开关共有1个开关；或(alO)所述第6及第12开关共有1个开关或由2个开关构成，所述第18及第M开关共有1个开关或由2个开关构成；关于将所述第5信号共同输入到控制端子的开关，(all)所述第30、第36、第42及第48开关共有1个开关；或(al2)所述第30及第36开关共有1个开关或由2个开关构成，所述第42及第48开关共有1个开关或由2个开关构成；关于将所述第6信号共同输入到控制端子的开关，(al3)所述第27、第33、第39及第45开关共有1个开关；或(al4)所述第27及第33开关共有1个开关或由2个开关构成，所述第39及第45开关共有1个开关或由2个开关构成；关于将所述第6信号的互补信号共同输入到控制端子的开关， (al5)所述第3、第9、第15及第21开关共有1个开关；或(al6)所述第3及第9开关共有1个开关或由2个开关构成，所述第15及第21开关共有1个开关或由2个开关构成。
11.根据权利要求8所述的数字模拟变换电路，其特征在于，所述选择电路构成为根据成为所述选择信号的第1至第6信号的共计6位，选择所述第1至第8参考电压，并输出到所述第1、第2端子；其中具有第1至第3开关，其连接在所述第1参考电压的供给端子与所述第1端子之间，分别向控制端子输入所述第2信号的互补信号、所述第4信号的互补信号与所述第6信号的互补信号；第4至第6开关，其连接在所述第1参考电压的供给端子与所述第2端子之间，分别向控制端子输入所述第1信号的互补信号、所述第3信号的互补信号与所述第5信号的互补信号；第7开关，其连接在所述第2参考电压的供给端子与所述第1及第2开关的连接点之间，并将所述第2信号输入到控制端子；第8开关，其连接在所述第2参考电压的供给端子与所述第4及第5开关的连接点之间，并将所述第1信号输入到控制端子；第9至第10开关，其连接在所述第3参考电压的供给端子与所述第2及第3开关的连接点之间，并将所述第2信号的互补信号与所述第4信号分别输入到控制端子；第11至第12开关，其连接在所述第3参考电压的供给端子与所述第5及第6开关的连接点之间，并将所述第1信号的互补信号与所述第3信号分别输入到控制端子；第13开关，其连接在所述第4参考电压的供给端子与所述第9及第10开关的连接点之间，并将所述第2信号输入到控制端子；第14开关，其连接在所述第4参考电压的供给端子与所述第11及第12开关的连接点之间，并将所述第1信号输入到控制端子；第15至第17开关，其连接在所述第5参考电压的供给端子与所述第1端子之间，并将所述第2信号的互补信号、所述第4信号的互补信号与所述第6信号分别输入到控制端子； 第18至第20开关，其连接在所述第5参考电压的供给端子与所述第2端子之间，并将所述第1信号的互补信号、所述第3信号的互补信号与所述第5信号分别输入到控制端子； 第21开关，其连接在所述第6参考电压的供给端子与所述第15及第16开关的连接点之间，并将所述第2信号输入到控制端子；第22开关，其连接在所述第6参考电压的供给端子与所述第18及第19开关的连接点之间，并将所述第1信号输入到控制端子；第23至第M开关，其连接在所述第7参考电压的供给端子与所述第16及第17开关的连接点之间，并将所述第2信号的互补信号与所述第4信号分别输入到控制端子；第25至第沈开关，其连接在所述第7参考电压的供给端子与所述第19及第20开关的连接点之间，并将所述第1信号的互补信号与所述第3信号分别输入到控制端子；第27开关，其连接在所述第8参考电压的供给端子与所述第23及第M开关的连接点之间，并将所述第2信号输入到控制端子；第观开关，其连接在所述第8参考电压的供给端子与所述第25及第沈开关的连接点之间，并将所述第1信号输入到控制端子。
12.根据权利要求8所述的数字模拟变换电路，其特征在于，所述第1、第2端子的一方输入电压的2倍电压与所述第1、第2端子的另一方输入电压之和是所述输出电压的3倍的关系，将所述第1至第8参考电压分别设为等间隔的第1至第64电平的电压中的第1、第4、 第13、第16、第49、第52、第61、第64电平，在所述选择电路中，输出以选择所述第1、第1参考电压(A、A)的对而获得的输出电压和选择所述第8、第8参考电压(H、H)的对而获得的输出电压为两端的共计64电平的电压。
13.根据权利要求1或2所述的数字模拟变换电路，其特征在于，所述放大电路具有 输出端及反相输入端连接在所述输出端子上的差动放大电路；一端连接在所述第1端子上的第1开关；连接在所述第1开关的另一端与所述差动放大电路的非反相输入端之间的第2开关； 一端连接在所述第2端子上的第3开关；连接在所述第3开关的另一端与所述差动放大电路的非反相输入端之间的第4开关； 连接在所述第1及第2开关的连接点与第1电源之间的第1电容；和连接在所述第3及第4开关的连接点与所述第1电源之间的第2电容。
14.根据权利要求13所述的数字模拟变换电路，其特征在于，在使所述第2及第4开关都断开，使所述第1及第3开关都接通的期间内，供给到所述第1及第2端子的电压经由所述第1及第3开关，分别储存在所述第1及第2电容中；接着，在使所述第1及第3开关都断开，使所述第2及第4开关都接通的期间内，由所述输出端子输出根据所述第1及第2电容的电容比的设定值而内分了所述第1及第2端子的电压后的电压。
15.根据权利要求1或2所述的数字模拟变换电路，其特征在于，所述放大电路具有 第1及第2差动对，其输入对的一方连接所述第1端子，另一方连接所述输出端子； 第3差动对，其输入对的一方连接所述第2端子，另一方连接所述输出端子； 分别向所述第1、第2、第3差动对供给电流的第1、第2、第3电流源；共同连接在所述第1至第3差动对的输出对上的负载电路；和连接在所述第1至第3差动对的共同输出对与所述输出端子之间的放大器。
16.根据权利要求1或2所述的数字模拟变换电路，其特征在于，所述放大电路具有 第1及第2差动对，其输入对的一方连接所述第1端子，另一方连接所述输出端子； 第3差动对，其输入对的一方连接所述第2端子，另一方连接所述输出端子；共同连接在所述第1至第3差动对上，向所述第1至第3差动对供给电流的第1电流源；共同连接在所述第1至第3差动对的输出对上的负载电路；和连接在所述第1至第3差动对的共同输出对与所述输出端子之间的放大电器。
17.根据权利要求1所述的数字模拟变换电路，其特征在于，所述选择电路构成为根据成为所述选择信号的第1至第观信号的共计观位的信号， 选择第1至第2K参考电压后输出到所述第1、第2端子，具备从第1列到第K列为止的电路块组，所述各电路块具有4个输入端子和2个输出端子，由所述4个输入端子接收电压信号，由所述2个输出端子输出根据2位信号而选择出的电压信号，所述第1列由21"个所述电路块构成，21"个所述电路块分别向4个输入端子中每两个共同连接的2个输入端输入所述第1至第2Κ参考电压的各两个，根据所述第1、第2信号分别选择2个电压信号后输出，第F列由2K_F个所述电路块构成，所述2〃个电路块分别向4个输入端子输入第F-I列的各两个电路块的输出电压，根据第2F-1、第2F信号，分别选择2个电压信号后输出，其中F为2到K的正整数，所述第K列的电路块组的2个输出电压信号被输出到所述第1、第2端子。
18.根据权利要求17所述的数字模拟变换电路，其特征在于，所述电路块针对所述4个输入端子、即第1至第4输入端子与所述2个输出端子、即第 1至第2输出端子， 具有分别插入所述第1及第3输入端子与所述第1输出端子之间，并根据所述2个位信号的一方信号而被进行接通/断开控制的2个开关；和分别插入所述第2及第4输入端子与所述第2输出端子之间，并根据所述2个位信号的另一方信号而被进行接通/断开控制的2个开关。
19.一种数据驱动器，根据所输入的数据信号来驱动数据线， 具备权利要求3至12中任一项所述的数字模拟变换电路， 所述数据信号用于被输入所述选择电路的所述选择信号。
20.一种显示装置用数据驱动器，包括生成多个电压电平的灰度等级电压产生电路； 根据视频数据，输出从所述多个电压电平选择出的至少2个电压的译码器电路；和输入从所述译码器电路输出的电压，并由输出端子输出与所述视频数据对应的电压的放大器，所述数据驱动器具备权利要求3至12中任一项所述的数字模拟变换电路， 所述译码器电路由所述数字模拟变换电路的所述选择电路构成，所述选择电路将来自所述灰度等级电压产生电路的多个电压电平作为所述多个参考电压接收，将所述视频数据作为所述选择信号输入，由输出端子输出所述视频数据所对应的电压的放大器由所述数字模拟变换电路的放大电路构成。
21.—种显示装置，其特征在于，具备 沿一个方向互相平行延伸的多根数据线；沿与所述一个方向垂直的方向互相平行延伸的多根扫描线； 在所述多根数据线与所述多根扫描线的交叉部配置为矩阵状的多个像素电极； 并具有多个晶体管，该多个晶体管对应于所述多个像素电极的每一个，漏极及源极的一方连接在对应的所述像素电极上，所述漏极及源极的另一方连接在对应的所述数据线上，栅极连接着对应的所述扫描线， 还包括分别向所述多根扫描线供给扫描信号的栅极驱动器；和分别向所述多根数据线供给输入数据所对应的灰度等级信号的数据驱动器；所述数据驱动器由权利要求20所述的显示装置用的数据驱动器构成。
22.—种显示装置，其特征在于，具备数据驱动器，其包含权利要求17或18所述的数字模拟变换电路；和显示面板；根据所述数据驱动器的输出信号，驱动所述显示面板的数据线。
23.一种数字模拟变换电路，以从能够输出的输出电压的下限到上限规定的输出电压的范围被分割为互不重叠的多个区间，包括选择电路，按照所述各区间，根据数字数据信号，选择1组与各区间对应的参考电压、 和输入所述参考电压而供给到第1、第2端子的2个电压；放大电路，由所述多个区间共有，输入供给到所述第1、第2端子的电压，从输出端子输出以1 2或2 1的内分比内分了所述第1、第2端子的电压而成的电压；在所述多个区间的至少一个区间中，所述参考电压为电压值互不相同的m个参考电压，其中m = 2K，K为2以上的正整数，从所述输出端子输出的电压为4Κ个，将所述m个参考电压分别设为等间隔的第1至第4K电平的电压之中的第{1+^X4 — “+ X4(1")+ X4(κ—3)+…+ X4(κ—10}电平，式中 、 、 、...、 取0 或 3，所述选择电路从所述m个参考电压的m的平方种组合中，根据所述数字数据信号中的 2K位信号，选择1组供给到所述第1、第2端子的电压的2个电压，根据所输入的由至少2K位构成的所述数字数据信号，从所述输出端子输出从所述第1 电平到第4K电平为止的共计4Κ个互不相同电平的电压中的一个电压。
24.根据权利要求23所述的数字模拟变换电路，其特征在于，所述多个区间中的某个区间内的相邻电压电平间隔，与其他区间内的相邻电压电平间隔不同。
25.一种数字模拟变换电路，其特征在于，具备生成电压值互不相同的mXS个参考电压的电路，其中m = 2K，K为2以上的正整数，S 为规定的正整数； 输出端子；至少一个译码器块，其输入所述mX S个参考电压和多位的数字数据信号，根据所述数字数据信号中、成为各自被预先确定的位字段的第1、第2、第3位组的值，将从所述mXS个参考电压中选择出的电压分别输出到第1及第2端子；放大电路，其输入由所述译码器块供给到所述第1及第2端子的电压，将以1 2或 21的内分比内分了所述第1及第2端子的电压后的电压从所述输出端子输出； 所述译码器块具有3级结构的电路块，所述第1级具备S个电路块，其将所输入的所述mX S个参考电压中、每m个参考电压作为输入，根据所述第1位组的值，从所述m个参考电压中选择包含重复在内的2个电压后输出；所述第2级具备将用所述第1级的S个电路块分别选择的2个电压的一方作为输入， 根据所述第2位组的值，从所输入的S个电压中选择1个电压后输出的电路块；和将用所述第1级的S个电路块分别选择的2个电压的另一方作为输入，根据所述第2位组的值，从所输入的S个电压中选择1个电压后输出的电路块；所述第3级具备输入由所述第2级的2个电路块分别选择输出的电压，根据所述第3 位组的值，以将所输入的2个电压分别供给到所述第1及第2端子或将其切断的方式进行控制的1个电路块，将输入到所述译码器块中的所述第1级的电路块的每一个中的所述m个参考电压分别设为等间隔的第1至第4K电平的电压之中的第{1+3-4(^)+334(0+334(1^+"-+aKX4(M)}电平，式中&1、ει2、&3、…、 取0或3，根据所述第1至第3位组的信号值，由所述输出端子输出m2XS个互不相同的电压电平中的任一个。
26.根据权利要求25所述的数字模拟变换电路，其特征在于，在所述第3位组的各位全部包含于所述第1位组和/或所述第2位组内时，省略所述第3级的电路块，成为将所述第 2级的2个电路块的输出分别供给到所述第1及第2端子的构成。
27.根据权利要求25所述的数字模拟变换电路，其特征在于， 具备3个所述译码器块，分别为第1至第3译码器块，所述数字数据信号由8位数字数据信号(D7、D6、D5、D4、D3、D2、D1、D0)构成， 所述第1及第2译码器块都将所述m设为2、将所述S设为8，分别输入16个参考电压， 将所述第1、第2、第3位组分别设为所述8位数字数据信号(D7、D6、D5、D4、D3、D2、D1、D0) 中的(DU DO), (D4、D3、D2)、(D7、D6、D5)，所述第3译码器块将所述m设为4、将所述S设为12，输入48个参考电压，将所述第1、 第2、第3位组分别设为所述8位数字数据信号(D7、D6、D5、D4、D3、D2、D1、D0)中的(D3、 D2、D1、D0)、(D7、D6、D5、D4)、(D7、D6、D5)，所述第1至第3译码器块各自的2个输出的一方共同连接在所述第1端子上， 所述第1至第3译码器块各自的2个输出的另一方共同连接在所述第2端子上， 根据所述8位数字数据信号，从所述输出端子能够输出256个互不相同的电压电平中的任一个。
28.根据权利要求27所述的数字模拟变换电路，其特征在于，省略所述第3译码器块的所述第3级电路块，将所述2个第2级电路块的输出分别连接在所述第1及第2端子上。
29.一种数字模拟变换电路，其特征在于，具备生成电压值互不相同的mXS个参考电压的电路，其中m= 2K，K为2以上的正整数，S 为规定的正整数； 输出端子；至少一个译码器块，其输入所述mX S个参考电压和多位的数字数据信号，根据所述数字数据信号中、成为各自被预先确定的位字段的第1、第2、第3位组的值，将从所述mXS个参考电压中选择出的电压分别输出到第1及第2端子；放大电路，其输入由所述译码器块供给到所述第1及第2端子的电压，将以1 2或 2 1的内分比内分了所述第1及第2端子的电压后的电压从所述输出端子输出； 所述译码器块具有3级结构的电路块，所述第1级具备m个电路块，其将所输入的所述m X S个参考电压中、每S个参考电压作为输入，根据所述第1位组的值，从所述S个参考电压中选择1个电压后输出；所述第2级具备将用所述第1级的m个电路块选择的m个电压作为输入，根据所述第 2位组的值，从所输入的m个电压中选择2个电压后输出的1个电路块；所述第3级具备输入由所述第2级电路块选择输出的2个电压，根据所述第3位组的值，以将所输入的2个电压分别供给到所述第1及第2端子或将其切断的方式进行控制的 1个电路块，将输入到所述译码器块中所述第1级的m个电路块的每一个中的第T个参考电压组分别设为等间隔的第1至第4K电平的电压之中的第{1+3-4(^)+334(0+334(1^+"-+aKX4(M)}电平，式中&1、 、&3、…、 取0或3，T为满足1彡T彡S的正整数，根据所述第1至第3位组的信号值，由所述输出端子输出m2XS个互不相同的电压电平中的任一个。
30.根据权利要求四所述的数字模拟变换电路，其特征在于， 还具备所述m的值共同或不同的译码器块，在所述m的值最大的译码器块中，在所述第3位组的各位全部包含于所述第1位组和 /或所述第2位组内时，省略所述第3级的电路块，成为将所述第2级电路块的输出分别供给到所述第1及第2端子。
31.根据权利要求四所述的数字模拟变换电路，其特征在于， 具备3个所述译码器块，分别为第1至第3译码器块，所述数字数据信号由8位数字数据信号(D7、D6、D5、D4、D3、D2、D1、D0)构成， 所述第1及第2译码器块都将所述m设为2、将所述S设为8，分别输入16个参考电压， 将所述第1、第2、第3位组分别设为所述8位数字数据信号(D7、D6、D5、D4、D3、D2、D1、D0) 中的(D4、D3、D2)、(DU DO), (D7、D6、D5)，所述第3译码器块将所述m设为4、将所述S设为12，输入48个参考电压，将所述第1、 第2、第3位组分别设为所述8位数字数据信号(D7、D6、D5、D4、D3、D2、D1、D0)中的(D7、 D6、D5、D4)、(D3、D2、D1、D0)、(D7、D6、D5)，所述第1至第3译码器块各自的2个输出的一方共同连接在所述第1端子上， 所述第1至第3译码器块各自的2个输出的另一方共同连接在所述第2端子上， 根据所述8位数字数据信号，从所述输出端子能够输出256个互不相同的电压电平中的任一个。
32.根据权利要求31所述的数字模拟变换电路，其特征在于，省略所述第3译码器块的所述第3级电路块，将所述第2级电路块的2个输出分别连接在所述第1及第2端子上。
33.一种显示装置，其特征在于，具备包含权利要求四所述的数字模拟变换电路的数据驱动器；和显示面板；根据所述数据驱动器的输出信号，驱动所述显示面板的数据线。
34.一种输出电路，其特征在于，具备输入电压值互不相同的mXS个参考电压的多个端子，其中m = 2K，K为2以上的正整数，S为规定的正整数； 输出端子；选择电路，其输入所述mX S个参考电压和多位的数字数据信号，根据所述数字数据信号中、成为各自被预先确定的位字段的第1、第2、第3位组的值，将从所述mXS个参考电压中选择出的电压分别输出到第1及第2端子；放大电路，其输入由所述选择电路供给到所述第1及第2端子的电压，将以1 2或 21的内分比内分了所述第1及第2端子的电压后的电压从所述输出端子输出； 所述选择电路具有3级结构的电路块，所述第1级具备S个电路块，其将所输入的所述mX S个参考电压中、每m个参考电压作为输入，根据所述第1位组的值，从所述m个参考电压中选择包含重复在内的2个电压后输出；所述第2级具备将用所述第1级的S个电路块分别选择的2个电压的一方作为输入，根据所述第2位组的值，从所输入的S个电压中选择1个电压后输出的电路块；和将用所述第1级的S个电路块分别选择的2个电压的另一方作为输入，根据所述第2位组的值，从所输入的S个电压中选择1个电压后输出的电路块；所述第3级具备输入由所述第2级的2个电路块分别选择输出的电压，根据所述第3 位组的值，以将所输入的2个电压分别供给到所述第1及第2端子或将其切断的方式进行控制的1个电路块，将输入到所述选择电路中的所述第1级的电路块的每一个中的所述m个参考电压分别设为等间隔的第1至第4K电平的电压之中的第{1+3-4(^)+334(0+334(1^+"-+aKX4(M)}电平，式中&1、ει2、&3、…、 取0或3，根据所述第1至第3位组的信号值，由所述输出端子输出m2XS个互不相同的电压电平中的任一个。
35.根据权利要求34所述的输出电路，其特征在于，在所述第3位组的各位全部包含于所述第1位组和/或所述第2位组内时，省略所述第3级的电路块，成为将所述第2级的2 个电路块的输出分别供给到所述第1及第2端子的构成。
36.一种输出电路，其特征在于，具备输入电压值互不相同的mXS个参考电压的多个端子，其中m = 2K，K为2以上的正整数，S为规定的正整数； 输出端子；选择电路，其输入所述mX S个参考电压和多位的数字数据信号，根据所述数字数据信号中、成为各自被预先确定的位字段的第1、第2、第3位组的值，将从所述mXS个参考电压中选择出的电压分别输出到第1及第2端子；放大电路，其输入由所述选择电路供给到所述第1及第2端子的电压，将以1 2或 21的内分比内分了所述第1及第2端子的电压后的电压从所述输出端子输出； 所述选择电路具有3级结构的电路块，所述第1级具备m个电路块，其将所输入的所述(mXQ个参考电压中、每S个参考电压作为输入，根据所述第1位组的值，从所述S个参考电压中选择1个电压后输出；所述第2级具备将用所述第1级的m个电路块选择的m个电压作为输入，根据所述第 2位组的值，从所输入的m个电压中选择2个电压后输出的1个电路块；所述第3级具备输入由所述第2级电路块选择输出的2个电压，根据所述第3位组的值，以将所输入的2个电压分别供给到所述第1及第2端子或将其切断的方式进行控制的 1个电路块，将输入到所述选择电路中所述第1级的m个电路块的每一个中的第T个参考电压组分别设为等间隔的第1至第4K电平的电压之中的第{1+3-4(^)+334(0+334(1^+"-+aKX4(M)}电平，式中&1、 、&3、…、 取0或3，T为满足1彡T彡S的正整数，根据所述第1至第3位组的信号值，由所述输出端子输出m2XS个互不相同的电压电平中的任一个。
37.根据权利要求36所述的输出电路，其特征在于， 还具备多个所述m的值共同或不同的所述选择电路，在所述m的值最大的选择电路中，在所述第3位组的各位全部包含于所述第1位组和/或所述第2位组内时，省略所述第3级的电路块，成为将来自所述第2级电路块的输出分别供给到所述第1及第2端子。
38.一种数据驱动器，其中根据所输入的数据信号来驱动数据线，其特征在于，具备 生成电压值互不相同的多个参考电压的灰度等级电压产生电路；和权利要求36所述的输出电路；所述数据信号用于被输入所述选择电路的所述数字数据信号。
39.一种显示装置，其特征在于，具备 沿一个方向互相平行延伸的多根数据线；沿与所述一个方向垂直的方向互相平行延伸的多根扫描线； 在所述多根数据线与所述多根扫描线的交叉部配置为矩阵状的多个像素电极； 并具有多个晶体管，该多个晶体管对应于所述多个像素电极的每一个，漏极及源极的一方连接在对应的所述像素电极上，所述漏极及源极的另一方连接在对应的所述数据线上，栅极连接着对应的所述扫描线， 还包括分别向所述多根扫描线供给扫描信号的栅极驱动器；和分别向所述多根数据线供给输入数据所对应的灰度等级信号的数据驱动器；所述数据驱动器由权利要求38所述的数据驱动器构成。
40.一种数字模拟变换电路，其特征在于，具备译码器电路，其输入电压值互不相同的m个参考电压，其中m= 2K，K为2以上的正整数，将由数据输入端子输入的数字数据信号作为选择信号，从所述m个参考电压中选择2个相同或不同的参考电压并顺次输出；和放大电路，其通过1个端子顺次输入用所述译码器电路选择出的2个电压，从输出端子输出以1 2或2 1的内分比内分了 2个电压后的电压，将所述第1至第2K参考电压分别设为等间隔的第1至第4Κ电平的电压之中的第{1+ Ei1 X 4(κ—1) +a2 X 4(K_2) +a3X 4(K_3)+... + X 4(Μ)}电平，式中 、a2、ει3、...、εικ 取 0 或 3，根据所输入的由至少2Κ位构成的所述数字数据信号，从所述输出端子输出从所述第1 电平到第4Κ电平为止的共计4Κ个互不相同电平的电压中的一个电压。
41.根据权利要求40所述的数字模拟变换电路，其特征在于，所述数字模拟变换电路从输出端子输出与所述m个参考电压的m的平方种组合对应的m的平方个不同的电压。
42.根据权利要求40或41所述的数字模拟变换电路，其特征在于，从所述输出端子输出的电压为均等间隔的多个电压。
43.根据权利要求40所述的数字模拟变换电路，其特征在于， 所述放大电路包含电容元件和开关，将由所述1个端子顺次供给的第1、第2电压通过所述电容元件及开关的连接切换进行运算后输出。
44.根据权利要求40所述的数字模拟变换电路，其特征在于，具备数据输入控制电路，其进行控制，以便根据控制信号，输出所输入的多位的数字数据信号中、由奇数及偶数位的一方构成的多位，接着顺次输出由奇数及偶数位的另一方构成的多位，所述数据输入控制电路的输出被供给到所述译码器电路。
45.根据权利要求44所述的数字模拟变换电路，其特征在于，所述译码器电路备有开关组，其连接在所述1个端子与至少一个所述参考电压的供给端子之间，通过来自所述数据输入控制电路的输入来进行接通/断开控制。
46.根据权利要求40所述的数字模拟变换电路，其特征在于， 所述放大电路备有输出端子反馈连接在反相输入端子上的差动放大器；连接在所述1个端子与所述差动放大器的非反相输入端子之间的第1开关；一端连接在所述1个端子上的第2开关；连接在所述第2开关的另一端与所述非反相输入输入端子之间的第3开关； 连接在所述第1开关、所述第3开关与所述非反相输入端子的连接点和基准电压端子之间的第1电容；和连接在所述第2开关与所述第3开关的连接点和所述基准电压端子之间的第2电容。
47.根据权利要求40所述的数字模拟变换电路，其特征在于，所述放大电路具有 输出对共同连接在负载电路上，以各自对应的电流源驱动的多个差动对；和输入端连接在所述负载电路与所述多个差动对的输出对的共同连接点的至少一个上， 所述输出端连接在所述输出端子上的放大级； 并具备一端连接在所述1个端子上的开关；连接在所述开关的另一端与基准电压端子之间的电容；所述多个差动对中、规定个的差动对的输入对的一方连接所述1个端子，剩余的差动对的输入对的一方共同连接所述开关的另一端，所述多个差动对的输入对的另一方共同连接着所述输出端子。
48.一种数据驱动器，其中根据所输入的数字数据信号来驱动数据线，其特征在于， 备有权利要求40 47中任一项所述的数字模拟变换电路。
49.一种显示装置，其特征在于，具备数据驱动器，其包含权利要求40 47中任一项所述的数字模拟变换电路；和显示面板；根据所述数据驱动器的输出信号，驱动所述显示面板的数据线。
50.一种显示装置，其特征在于，具备 沿一个方向互相平行延伸的多根数据线；沿与所述一个方向垂直的方向互相平行延伸的多根扫描线； 在所述多根数据线与所述多根扫描线的交叉部配置为矩阵状的多个像素电极； 并具有多个晶体管，该多个晶体管对应于所述多个像素电极的每一个，漏极及源极的一方连接在对应的所述像素电极上，所述漏极及源极的另一方连接在对应的所述数据线上，栅极连接着对应的所述扫描线， 还包括分别向所述多根扫描线供给扫描信号的栅极驱动器；和分别向所述多根数据线供给输入数据所对应的灰度等级信号的数据驱动器；所述数据驱动器由权利要求48所述的数据驱动器构成。
51.根据权利要求50所述的显示装置，其特征在于，进一步备有 数据变换表，其用于使η位的视频数据按RGB，即红、绿、蓝分别与m位的视频数据对应， 其中η < m ；数据变换电路，其输入所述η位的视频数据，参照所述数据变换表，变换为所述m位的视频数据，并输出到所述数据驱动器。
全文摘要
本发明提供一种输出电路、数字模拟变换电路以及显示装置，其中备有选择电路(12)，其输入电压值互不相同的m个参考电压，根据选择信号，选择并输出2个电压；放大器(13)，其从2个输入端子(T1、T2)输入从选择电路12输出的2个参考电压，输出根据2个输入端子电压V(T1)、V(T2)并以规定的比内插过的输出电压。或者，也可以是选择电路(12)顺次输出所选择的2个电压，放大器(13)输出顺次输入2个电压并内插过的输出电压。这样，可以削减所需的输入电压数，同时削减晶体管数以达到节省面积化。
文档编号G09G3/36GK102361457SQ20111026341
公开日2012年2月22日 申请日期2005年12月16日 优先权日2004年12月16日
发明者土弘, 石井顺一郎 申请人:日本电气株式会社
技术领域：
本发明涉及输出电路与数字模拟电路以及使用该电路的显示装置。
背景技术：
目前，显示装置正在广泛普及以薄型、轻量、低消耗电力为特征的液晶显示装置 (LCD)，多利用于移动电话机(mobile phone,cellular phone)或PDA (个人数字助理)、笔记本PC等移动式设备的显示部中。但是，最近随着液晶显示装置的大画面化或动态图像对应的技术提高，不止是移动用途，固定式的大画面显示装置或大画面液晶电视也变得能够实现。作为这些液晶显示装置，利用的是能够进行高精细显示的有源矩阵驱动方式的液晶显示装置。首先，参照图20，对有源矩阵驱动方式的液晶显示装置的代表性结构进行概述。 而且，在图20中，通过等效电路示意性地示出连接在液晶显示部的1个像素上的主要结构。一般，有源矩阵驱动方式的液晶显示装置的显示部960具备将透明的像素电极 964及薄膜晶体管(TFT)963配置为矩阵状的半导体基板(例如在彩色-SXGA面板的情况下，为1280X3像素列X IOM像素行)；和在整个面上形成了 1个透明电极966的对向基板，该显示部由使这两枚基板对向并在其间封入了液晶的结构构成。通过扫描信号控制具有开关(switching)功能的TFT963的导通/截止，在TFT963 变为导通时，与视频信号对应的灰度等级电压被施加在像素电极964上，根据各像素电极 964与对向基板电极966之间的电位差，液晶的透过率发生变化，通过用液晶电容965在一定期间内保持该电位差，从而显示图像。在半导体基板上，输送向各像素电极964施加的电平(level)电压(灰度等级电压)的数据线962和输送扫描信号的扫描线961配置为格子状(在上述彩色-SXGA面板的情况下，数据线为1280 X 3根，扫描线为IOM根)，扫描线961及数据线962因为相互的交叉部所产生的电容或被夹持在与对向基板电极之间的液晶电容等而成为大的电容性负载。而且，扫描信号由栅极驱动器970供给到扫描线961，另外灰度等级电压向各像素电极964的供给由数据驱动器980经由数据线962来进行。1画面量的数据的改写在1帧期间(1/60 秒)内进行，用各扫描线按每个像素行 (每行)顺次进行选择，在选择期间内通过各数据线来供给灰度等级电压。并且，栅极驱动器970只要供给至少2值的扫描信号即可，相对于此，数据驱动器 980需要以灰度等级数对应的多值电平的灰度等级电压来驱动数据线。因此，数据驱动器 980的缓冲部采用能够进行高精度电压输出的差动放大器。另外，最近在液晶显示装置中，朝图像高质量化(多色化)进展，至少沈万色(RGB 各6位视频数据)甚至沈80万色(RGB各8位视频数据)以上的需求增高。因此，输出对应于多位视频数据的灰度等级电压的数据驱动器不但要求极高精度的电压输出，而且处理视频数据的电路部的元件数增加，数据驱动器LSI的芯片面积增加， 成为导致成本高的主要原因。针对该问题，以下详细说明。图21是表示图20的数据驱动器980的构成的图，用框图示出数据驱动器980 的主要部分。参照图21，数据驱动器980构成为包括锁存地址选择器(latch address selector)981、锁存器982、灰度等级电压产生电路983、译码器984和缓冲电路985。锁存地址选择器981根据时钟信号CLK，决定数据锁存的定时。锁存器982根据由锁存地址选择器981决定的定时，对视频数字数据进行锁存，对应于STB信号(选通脉冲信号)，向各译码器984—齐输出数据。会对电压产生电路983生成对应于视频数据的灰度等级数的灰度等级电压。译码器984选择一个对应于所输入数据的灰度等级电压并输出。缓冲电路985输入从译码器984输出的灰度等级电压，进行电流放大后作为输出电压Vout输出ο例如，在输入6位视频数据的情况下，灰度等级数为64，灰度等级电压产生电路 983生成64电平的灰度等级电压。译码器984成为从64电平的灰度等级电压中选择1个灰度等级电压的电路构成。另一方面，在输入8位视频数据的情况下，灰度等级数为256，灰度等级电压产生电路983生成256电平的灰度等级电压，译码器984成为从256电平的灰度等级电压中选择1个灰度等级电压的电路构成。这样，若视频数据多位化，则灰度等级电压产生电路983或译码器984的电路规模增大。例如，在从6位增加到8位的情况下，电路规模变为4倍以上。因此，由于视频数据的多位化，数据驱动器LSI的芯片面积增大，变为成本增大。与此相对，作为即使进行多位化也可以抑制数据驱动器LSI芯片面积的增加用的技术，例如参照美国专利第6M6351号说明书(专利文献1)的记载。图22是用于说明该说明书记载的技术的图(对应于专利文献1的图2)。参照图22，由包含以下部分的内插放大部4100构成包括1组电阻串(string)ROOO R255及选择电阻两端的1组电压的开关 S000 S255的串DAC部(译码部)4001 ；和用于将向具有多个同极性差动对的差动放大器及2个输入端子4002、4003供给的电压选择性地输入所述差动放大器的非反相输入的开关 4004。在串DAC部4001中，通过由数字数据的高位M位控制的开关S000 S255来选择电阻串R000 R255中的1个电阻两端的2个电压，向内插放大部4100的输入端子4002、 4003供给选择电压。在此，通过开关选择的2个电压限于电阻串R000 R255中的1个电阻两端的电压，无法选择跨越多个电阻的两端的电压或选择相同的电压。在内插放大部4100中，通过由数字数据的低位N位控制的开关4004，将供给到输入端子4002、4003的电压VI、V2选择性地输入到非反相输入4111、4121、4131、4141中，可以输出根据V1、V2的输入数而将V1、V2之间内分为任意比的电压。在图22中，由于设有4 组差动对，故根据LSB (Least Significant Bit 最低位)，可以输出将端子4002、4003的电压V1、V2内分为1 3、1 1、3 1的电压及Vl等四个电压。因此，相对于欲输出的电压电平的数，可以将输入的电压电平数削减到1/(差动对数)。因此，可以削减串DAC部的电源线数及面积。另外，作为其他技术的一例，参照美国专利第5396245号说明书(专利文献2)。图23是用于说明专利文献2的技术的图(对应于专利文献2的图5)。参照图23，内插放大部 4100b与专利文献1的内插放大部4100相比，其构成稍有不同。例如，在图22的构成的情况下，分别以各不相同的电流源驱动4个差动对，但在图23的构成的情况下，将驱动4个差动对的电流源4200b设为共同的。通过开关SOOOb S255b，从电阻串ROOOb R255b选择电压，通过由开关4004b 来进行差动放大器4100b的输入控制，从而输出内分V1、V2的电压的构成基本上与图22的构成相同，同样可以削减输入电源线数。另外，由开关选择的电压限于电阻串中的1个电阻的两端这一点也与图22的构成相同。而且，也公知ECL多值逻辑电路，其具备在各自的基极上接收输入信号，在共同的负载电阻上连接集电极(collector)，用各不相同的电流值的电流源驱动共同连接的发射极的2个差动对，还具备将负载电路的一端作为输入并驱动输出端子的输出晶体管(例如专利文献3)。在将上述现有的构成适用于显示装置的数据驱动器那样的多输出驱动器的情况下，缩小差动放大器的面积也是重要的。在将参照图22、图23等说明的现有的构成利用于数据驱动器的情况下，虽然可以减小译码器部分，但为了将灰度等级电源线数减小为1/2、 1/4、1/8……，需要将差动对的个数增加为2个、4个、8个……。因此，差动放大器的占有面积变得特别大，存在节省面积效果降低的课题。专利文献1 美国专利第6246351号说明书(图2)；专利文献2 美国专利第5396245号说明书(图5)；专利文献3 特开昭61-248619号公报(图1)。
发明内容
本发明所要解决的课题是提供一种输出电路及数字模拟变换电路，其中通过具备例如相对2个输入电压、输出3个以上的多值电压电平的放大器，从而一边缩小放大器的面积，一边削减所需的输入电压数，并且实现晶体管数的削减。另外，本发明所要解决的其他课题是通过使用上述输出电路，从而提供一种节省面积且低成本的数据驱动器以及包含数据驱动器的显示装置。提供解决上述课题的方法的本发明的一个方面涉及的输出电路，其中包括选择电路，其输入电压值互不相同的m个参考电压，将通过数据输入端子输入的观位数字数据信号作为选择信号，从所述m个参考电压中选择2个相同或不同的参考电压并输出到第1、 第2端子，其中m = 2κ，Κ为2以上的正整数；和放大电路，其输入供给到所述第1、第2端子的电压，从输出端子输出以1 2或2 1的内分比内分了所述第1、第2端子的电压而成的电压；将所述第1至第2Κ参考电压分别设为等间隔的第1至第4Κ电平的电压之中的第 {l+aiXdK-D+dXdKD+hXyK-3)+…+ Χ4(Κ-Κ)}电平，式中 、 、 、…、 取0或3，根据所输入的由至少2Κ位构成的所述数字数据信号，从所述输出端子输出从所述第1电平到第 4Κ电平为止的共计4Κ个互不相同电平的电压中的一个电压。本发明的另一方面涉及的数字模拟变换电路，以从能够输出的输出电压的下限到上限规定的输出电压的范围被分割为互不重叠的多个区间，包括选择电路，按照所述各区间，根据数字数据信号，选择1组与各区间对应的参考电压、和输入所述参考电压而供给到第1、第2端子的2个电压；放大电路，由所述多个区间共有，输入供给到所述第1、第2端子的电压，从输出端子输出以1 2或2 1的内分比内分了所述第1、第2端子的电压而成的电压；在所述多个区间的至少一个区间中，所述参考电压为电压值互不相同的m个参考电压，其中m = 2K，K为2以上的正整数，从所述输出端子输出的电压为4Κ个，将所述m个参考电压分别设为等间隔的第1至第4K电平的电压之中的第{l+hXdK—D+hXyKD+hX 4(K-3)+-+aKX4(M)}电平，式中 、a2、a3、…、 取0或3，所述选择电路从所述m个参考电压的m的平方种组合中，根据所述数字数据信号中的观位信号，选择1组供给到所述第1、 第2端子的电压的2个电压，根据所输入的由至少I位构成的所述数字数据信号，从所述输出端子输出从所述第1电平到第4K电平为止的共计4Κ个互不相同电平的电压中的一个电压。在上述本发明涉及的输出电路或数字模拟变换电路中，也可以构成为所述选择电路输入第ι参考电压(A)与第2参考电压(B)，根据所述选择信号，向所述第1、第2端子供给第1、第1参考电压(Α、Α)、第1、第2参考电压(Α、Β)、第2、第1参考电压(Β、Α)、第2、 第2参考电压(Β、Β)中的任一对，最大能够输出2的平方个互不相同的电压电平。在上述本发明涉及的输出电路或数字模拟变换电路中，也可以构成为将所述内分比设为1 2或2 1，设为所述第1、第2端子的一方输入电压的2倍电压与所述第1、 第2端子的另一方的输入电压之和是所述输出电压的3倍的关系，将所述第1、第2参考电压分别设为等间隔的第1至第4电平的电压中的第1、第4电平，输出从基于所述第1、第1 参考电压(Α、Α)的对的选择的第1电平的输出电压，到基于所述第2、第2参考电压(Β、Β) 的对的选择的第4电平的输出电压为止的共计4电平的电压。在上述本发明涉及的输出电路或数字模拟变换电路中，也可以构成为所述选择电路输入电压值互不相同的第1至第4参考电压(A、B、C、D)，根据所述选择信号，向所述第 1、第2端子供给第1、第1参考电压(A、A)、第1、第2参考电压(A、B)、第2、第1参考电压(B、A)、第2、第2参考电压(B、B)、第1、第3参考电压(A、C)、第1、第4参考电压(A、D)、第2、第3参考电压(B、C)、第2、第4参考电压(B、D)、第3、第1参考电压(C、A)、第3、第2参考电压(C、B)、第4、第1参考电压(D、A)、第4、第2参考电压(D、B)、第3、第3参考电压(C、C)、第3、第4参考电压(C、D)、第4、第3参考电压(D、C)、第4、第4参考电压(D、D)中的任一对，最大能够输出4的平方个互不相同的电压电平。在上述本发明涉及的输出电路或数字模拟变换电路中，可以构成为所述第1、第 2端子的一方输入电压的2倍电压与所述第1、第2端子的另一方的输入电压之和成为所述输出电压的3倍，将所述第1至第4参考电压分别设为等间隔的第1至第16电平的电压中的第1、第4、第13、第16电平，输出所述选择电路中的从基于所述第1、第1参考电压(A、A) 的对的选择的第1电平的输出电压，到基于所述第4、第4参考电压(D、D)的对的选择的第 16电平的输出电压为止的共计16电平的电压。在本发明涉及的输出电路或数字模拟变换电路中，也可以构成为以从能够输出的输出电压的下限到上限规定的输出电压的范围被分割为互不重叠的多个区间，按照所述各区间，设置与各区间对应的、电压电平互不相同的至少2个参考电压，在所述区间中，根据所述多个(η个)参考电压，最大输出η的平方电平的输出电压。在本发明涉及的输出电路或数字模拟变换电路中，也可以构成为针对输出电压电平，相邻的至少一组电压电平的间隔和其他相邻的一组电压电平的间隔不同。另外，也可以构成为在所述多个区间之间，某个区间的电压电平的间隔与其他区间的电压电平的间隔不同。根据该构成，可以增加输入到选择电路的参考电压，实现Y特性内插等所希望的非线性输入输出特性。在本发明涉及的输出电路或数字模拟变换电路中，可以构成为所述放大电路具有第1及第2输入端子；输出端子；第1及第2差动对，其输入对的一方连接所述第1输入端子，另一方连接所述输出端子；第3差动对，其输入对的一方连接所述第2输入端子，另一方连接所述输出端子；向所述第1差动对供给电流的第1电流源；向所述第2差动对供给电流的第2电流源；向所述第3差动对供给电流的第3电流源；共同连接在所述第1到第3 差动对的输出对上的负载电路；连接在所述第1到第3差动对的共同输出对与所述输出端子之间的放大电路。在本发明涉及的输出电路或数字模拟变换电路中，可以构成为所述放大电路具有第1及第2输入端子；输出端子；第1及第2差动对，其输入对的一方连接所述第1输入端子，另一方连接所述输出端子；第3差动对，其输入对的一方连接所述第2输入端子，另一方连接所述输出端子；与所述第1差动对至所述第3差动对共同连接，向所述第1差动对至所述第3差动对供给电流的第1电流源；共同连接在所述第1到第3差动对的输出对上的负载电路；所述第1到第3差动对的共同输出对；连接在与所述输出端子之间的放大电路。在本发明涉及的输出电路或数字模拟变换电路中，可以构成为所述选择电路输入电压值互不相同的第1至第m( = 2K，其中K为规定的正整数)参考电压，根据至少由I 位组成的所述选择信号，选择第1至第2Κ参考电压相关的4Κ组电压对中的任一对并向所述第1、第2端子供给，通过输出端子最大能够输出4Κ个不同的电压电平。在本发明涉及的输出电路或数字模拟变换电路中，可以构成为将所述内分比设为1 2或2 1，所述第1、第2端子的一方输入电压的2倍电压与所述第1、第2端子的另一方的输入电压之和成为所述输出电压的3倍，选择电路输入电压值互不相同的第1至第m( = 2Κ，其中K为规定的正整数)参考电压，将所述第1至第2Κ参考电压分别设为等间隔的第1至第4Κ电平的电压之中、{l+a_lX4(K-1)+a_2X4(K-2)+a_3X4(K-3)+...+a_KX4(K-K)}(其中 a_l、a_2、a_3、· · ·、aj(取0或幻电平，根据至少由I位构成的、所输入的选择信号(或数字数据信号)，输出从第1电平到第4K电平为止的共计4Κ个互不相同的电平的输出电压。本发明的其他方面涉及的显示装置，作为驱动数据线的驱动器备有所述输出电路。本发明的其他方面涉及的输出电路或数字模拟变换电路，其中具备生成电压值互不相同的mXS个参考电压的电路，其中m = 2K，K为2以上的正整数，S为规定的正整数；输出端子；至少一个译码器块，其输入所述mXS个参考电压和多位的数字数据信号，根据所述数字数据信号中、成为各自被预先确定的位字段的第1、第2、第3位组的值，将从所述 mXS个参考电压中选择出的电压分别输出到第1及第2端子；放大电路，其输入由所述译码器块供给到所述第1及第2端子的电压，将以1 2 或21的内分比内分了所述第1及第2端子的电压后的电压从所述输出端子输出；所述译码器块具有3级结构的电路块，所述第1级具备S个电路块，其将所输入的所述m X S个参考电压中、每m个参考电压作为输入，根据所述第1位组的值，从所述m个参考电压中选择包含重复在内的2个电压后输出；所述第2级具备将用所述第1级的S个电路块分别选择的2个电压的一方作为输入，根据所述第2位组的值，从所输入的S个电压中选择1个电压后输出的电路块；和将用所述第1级的S个电路块分别选择的2个电压的另一方作为输入，根据所述第2位组的值，从所输入的S个电压中选择1个电压后输出的电路块；所述第3级具备输入由所述第2级的2个电路块分别选择输出的电压，根据所述第3位组的值，以将所输入的2个电压分别供给到所述第1及第2端子或将其切断的方式进行控制的1个电路块，将输入到所述译码器块中所述第1级的电路块的每一个中的所述m个参考电压分别设为等间隔的第1至第4K电平的电压之中的第{1+3-4(^)+334(0+334(1^+"-+aKX4(M)}电平，式中&1、ει2、&3、…、 取0或3，根据所述第1至第3位组的信号值，由所述输出端子输出m2XS个互不相同的电压电平中的任一个。在本发明中，可以构成为在所述第3位组的各位全部包含于所述第1位组及/或第2位组时，省略所述第3级电路块，将所述第2级的2个电路块的输出供给到所述第1、第 2端子。本发明的其他方面涉及的输出电路或数字模拟变换电路，具备生成电压值互不相同的mXS个参考电压的电路，其中m = 2K，K为2以上的正整数，S为规定的正整数；输出端子；至少一个译码器块，其输入所述mXS个参考电压和多位的数字数据信号，根据所述数字数据信号中、成为各自被预先确定的位字段的第1、第2、第3位组的值，将从所述 mXS个参考电压中选择出的电压分别输出到第1及第2端子；
放大电路，其输入由所述译码器块供给到所述第1及第2端子的电压，将以1 2 或21的内分比内分了所述第1及第2端子的电压后的电压从所述输出端子输出；所述译码器块具有3级结构的电路块，所述第1级具备m个电路块，其将所输入的所述m X S个参考电压中、每S个参考电压作为输入，根据所述第1位组的值，从所述S个参考电压中选择1个电压后输出；所述第2级具备将用所述第1级的m个电路块选择的m个电压作为输入，根据所述第2位组的值，从所输入的m个电压中选择2个电压后输出的1个电路块；所述第3级具备输入由所述第2级电路块选择输出的2个电压，根据所述第3位组的值，以将所输入的2个电压分别供给到所述第1及第2端子或将其切断的方式进行控制的1个电路块，将输入到所述译码器块中所述第1级的m个电路块的每一个中的第T个参考电压组分别设为等间隔的第1至第4K电平的电压之中的第{^+ 父彳0")+ ※^1^+ ※^1^ + …+ Χ4(Κ_Κ)}电平，式中&1、 、&3、…、 取0或3，T为满足1彡T彡S的正整数，根据所述第1至第3位组的信号值，由所述输出端子输出m2XS个互不相同的电压电平中的任一个。在本发明中，可以构成为还具备所述m的值共同或不同的译码器块，在所述m的值为最大的译码器块中，在所述第3位组的各位全部包含于所述第1位组及/或第2位组时，省略所述第3级电路块，将所述第2级的2个电路块的输出供给到所述第1、第2端子。在本发明的其他方面涉及的输出电路或数字模拟变换电路中，将所述m设为 2K(其中K为规定的正整数)，所述选择电路(译码器)构成为根据成为所述选择信号的第 1至第I信号、共计I位信号，选择第1至第2K参考电压后向所述第1、第2端子输出，具备第1列到第K列为止的电路块组，所述各电路块具有4个输入端子与2个输出端子，由所述4个输入端子接收电压信号，由所述2个输出端子输出根据2位信号选择出的电压信号， 所述第1列由2的(K-I)次方个所述电路块构成，2的(K-I)次方个所述电路块分别向4个输入端子中每两个共同连接的2个输入端输入所述第1至第观参考电压的各两个，根据所述第1、第2信号分别选择2个电压信号后输出，第F列(其中F为2到K的正整数)由2 的(K-F)次方个所述电路块构成，所述2的(K-F)次方个电路块分别向4个输入端子输入第(F-I)列的各两个电路块的输出电压，根据第(2F-1)、第2F信号，分别选择2个电压信号后输出，所述第K列的电路块组的2个输出电压信号被输出到所述第1、第2端子。在本发明的其他方面涉及的输出电路或数字模拟变换电路中，可以构成为具备 译码器电路，其输入电压值互不相同的m个参考电压，其中m = 2κ，Κ为2以上的正整数，将由数据输入端子输入的数字数据信号作为选择信号，从所述m个参考电压中选择2个相同或不同的参考电压并顺次输出；和放大电路，其通过1个端子顺次输入用所述译码器电路选择出的2个电压，从输出端子输出以1 2或2 1的内分比内分了 2个电压后的电压， 将所述第1至第2K参考电压分别设为等间隔的第1至第4Κ电平的电压之中的第{1+hX 乂1")+ ※-—2)+ ※-—3)+…+ ※^1"0}电平，式中 、 、 、…、 取0或3，根据所输入的由至少观位构成的所述数字数据信号，从所述输出端子输出从所述第1电平到第4K电平为止的共计4Κ个互不相同电平的电压中的一个电压。根据本发明，达到以下效果在利用了能够输出2个输入电压以及将这些电压内分为1 2及2 1的电压等共计4个电平的差动放大器的DAC中，相对于输入电压数m， 最大可以进行m的平方个电压电平的输出。另外，根据本发明，达到以下效果输出选择性地输入到所述差动放大器的2个输入端子的2个输入电压的译码器，可以大幅度削减输入电压(灰度等级电压)数，同时也可以大幅度削减晶体管数，可以实现节省面积化。进而，根据本发明，达到以下效果通过采用所述差动放大器和译码器，从而使节省面积且低成本的数据驱动器LSI成为可能，或者使包括数据驱动器的显示装置的低成本化或窄框化也成为可能。
图1是表示本发明一实施例的输出电路的构成的图；图2是说明本发明一实施例的放大器的1 2内插动作的图；图3是说明本发明一实施例的放大器的2 1内插动作的图；图4是表示本发明一实施例的放大器的构成的一例的图；图5是表示本发明一实施例的放大器的构成的另一例的图；图6是表示本发明一实施例的放大器的构成的又一例的图；图7是表示本发明一实施例的2位DAC的输入输出电平的对应的图；图8是表示实现图7的对应关系的2位译码器(Nch)的构成例的图；图9是表示本发明一实施例的DAC的输出电压波形的图；图10是能向图1的放大电路13输入的输入电压数m为4个(m = 4)时的输入输出电平对应图的一例；图11是表示本发明另一实施例的4位数DAC的输入输出电平的对应的图；图12是表示实现图11的对应关系的4位译码器(Nch)的构成例的图；图13是表示图12的变形例的图；图14是表示采用了图12、图13的译码器和图5的差动放大器的4位DAC的输出波形的图；图15是表示本发明另一实施例的6位DAC的输入输出电平的对应的图；图16是表示实现图15的对应关系的6位译码器(Nch)的构成例的图；图17是表示采用了图16的译码器与图5的差动放大器的6位DAC的输出波形的图；图18是表示本发明一实施例的数据驱动器的构成的图；图19是表示数据驱动器的输出电压特性的图；图20是表示有源矩阵型液晶显示装置的构成的图；图21是表示现有的数据驱动器的构成的图；图22是表示第1专利文献(US6，246, 351号说明书)记载的DAC的构成的图；图23是表示第2专利文献(US5，396，245号说明书)记载的DAC的构成的图；图M是表示图21的译码器984的构成的图；图25是表示本发明另一实施例中的译码器的构成的图；图沈是表示本发明又一实施例的译码器的构成的图27是表示本发明另一实施例的DAC中的输入输出对应的图；图观是表示实现图27的输入输出对应关系的译码器的构成的一例的图；图四是表示实现图27的输入输出对应关系的译码器的构成的另一例的图；图30是表示本发明的又一实施例的选择电路(译码器)的构成的图；图31是表示图30的电路块的构成的图；图32是表示实现图11的对应关系的4位译码器(Nch)的构成例的图；图33是表示本发明的另一实施例的数字模拟变换器(DAC)的构成的图；图34是表示图33的放大电路23的一实施例的构成的图；图35是表示图33的放大电路23的一实施例的其他构成的图；图36是表示图33的数据输入控制电路沈与译码器22的一实施例的构成的图；图37是表示本发明的一实施例的其他数据驱动器的构成的图；图38是表示本发明的一实施例的有源矩阵型液晶显示装置的构成的图；图39是表示图11的4位DAC的输入输出电平的对应的图的变形例；图40是表示图39的各参考电压的选择条件的图。图中11-输出电路，12、22-选择电路(译码器)，12A、12A1、12A2、12A3、12B、 12B1U2B2U2B3-译码器块，13,23-放大电路(放大器)，14-灰度等级电压产生电路， 22-译码器，24-参考电压产生电路，25-电路块，26-数据输入控制电路，41,42,43-电路块，51、52、53、61-电路块，101 106_n沟道晶体管，107 109-恒流源，110、lll_p沟道晶体管，112-放大器，301 304-n沟道晶体管，401 416_n沟道晶体管，501 沟道晶体管，601 630-n沟道晶体管，701 704_n沟道晶体管，950-显示控制器，960-显示部，961-扫描线，962-数据线，963-薄膜晶体管，964-像素电极，965-液晶电容，966-对向基板电极，970-栅极驱动器，980-数据驱动器，981-锁存地址选择器，982-锁存器，983、 986-灰度等级电压产生电路，984、987_译码器，985-缓冲电路，990-数据变换电路，991-数据变换表格，TO、Tl、T2-输入端子，R000 R255、ROOOb R255b-电阻串，S000 S255、 SOOOb 电阻端电压选择开关，4001、4001b-串 DAC 部，4002、4003、4002b、4003b_ 输入端子，4004、4004b-差动对输入选择开关，4100、4100b-内插放大部，4110、4120、4130、 4140、4110b、4120b、4130b、4140b-差动对，4111、4121、4131、4141、4111b、4121b、4131b、 4141b-非反相输入，4112、4122、4132、4142、4112b、4122b、4132b、4142b-反相输入，4150、 4150b-负载电路，4200b-电流源。
具体实施例方式对用于实施本发明的最佳方式进行说明。参照图1，本发明的一实施方式涉及的输出电路11备有选择电路12，其将电压值互不相同的多个(m个)参考电压输入，根据选择信号来选择2个电压后输出；放大电路13，其从2个输入端子输入从所述选择电路输出的 2个参考电压，根据所述2个输入端子的电压差，输出内插为1 2或2 1的电压。该电路作为数字模拟变换电路使用，作为选择信号采用数字数据信号，输出数字数据信号所对应的电平的电压。或者，在本发明中，也可以是顺次输出用所述选择电路选择出的2个电压，在放大电路13中从1个输入端子顺次输入用所述选择电路选择出的2个电压，输出将所输入的2个电压内插为12或21的电压。在本发明中，图1的放大电路13只要是将第1及第2输入端子的电压内插为1 2 或2 1的构成，则可以采用任意的构成。作为这种放大电路的一例，例如如图4所示，可以通过具有以下部件的构成来实现第1、第2输入端子Tl、T2 ；一端都接地的第1、第2电容器Cl、C2 ；电压跟随(voltage follower)型的放大器Al ；连接在第1输入端子Tl与第 1电容器Cl的另一端之间的第1开关SAl ；连接在第1电容器Cl的另一端与放大器Al的非反相输入(+)之间的第2开关SBl ；连接在第2输入端子T2与第2电容器C2的另一端之间的第3开关SA2 ；连接在第2电容器C2的另一端与放大器Al的非反相输入(+)之间的第4开关SB2。首先，若将第2、第4开关SB1、SB2断开，将第1、第3开关SA1、SA2接通， 则供给到输入端子Tl、T2的电压通过第1、第3开关SA1、SA2分别储存在第1、第2电容器 C1、C2中，在接下来的期间内，若将第1、第3开关SA1、SA2断开，将第2、第4开关SB1、SB2 接通，则在第1、第2电容器C1、C2间电荷被重新结合。在此，若将第1电容器Cl与第2电容器C2的电容比设为2 1，则放大器Al的非反相输入⑴的电压(因此输出电压Vout) 成为OXV(Tl)+V(T2))/3，即将第1输入端子Tl与第2输入端子T2的电压内分为1 2 的电压。因此，可知放大器Al的输出电压也成为将第1输入端子Tl与第2输入端子Τ2 的电压内分为1 2的电压。而且，若将第1电容器Cl与第2电容器C2的电容比设定为 1 2，则输出电压Vout成为将第1输入端子Tl与第2输入端子Τ2的电压内分为2 1 的电压。根据本发明的一实施方式，如图2所示，选择电路12可以实现以下构成输入电压值互不相同的第1参考电压A和第2参考电压B，根据选择信号，向所述第1、第2端子供给第1、第1参考电压(Α、Α)、第1、第2参考电压(Α、Β)、第2、第1参考电压(Β、Α)、第2、第2 参考电压(B、B)中的任一对，最大能够输出4个互不相同的电压电平。在图2所示的例子中，(Α、Α)、(Α、Β)、(Β、Α)、(Β、Β)分别对应于Vol、Vo2、Vo3、Vo4。另外，在图3所示的例子中，(A、A)、(B、A)、(A、B)、(B、B)分别对应于 Vol、Vo2、Vo3、Vo4。该选择电路12，例如如图8所示，构成为根据成为所述选择信号的第1及第2信号DO、Dl的共计2位来选择第1、第2参考电压，并输出到第1、第2端子，具有第1开关301，其连接在第1参考电压A和所述第1端子Tl之间，向控制端子输入所述第2信号的互补信号DlB;第2开关302，其连接在第1参考电压A与所述第2端子T2之间，向控制端子输入所述第1信号的互补信号DOB;第3开关303，其连接在第2参考电压B与所述第1端子Tl之间，向控制端子输入第2信号Dl ；第4开关304，其连接在第2参考电压B与所述第2端子T2之间，向控制端子输入所述第1信号D0。根据本发明一实施方式的输出电路，将所述内分比设为1 2或2 1，设为所述第1端子的输入电压V (Tl)的2倍电压与第2端子的输入电压V (T2)之和是输出电压Vout 的3倍，或者所述第2端子的输入电压V (T2)的2倍电压与所述第1端子的输入电压V(Tl) 之和是输出电压Vout的3倍的关系，将所述第1、第2参考电压A、B分别设为等间隔的第1至第4电平的电压中的第1、第4电平，在选择电路12中，输出以基于第1、第1参考电压 (A、A)的对的选择的输出电压和基于第2、第2参考电压(B、B)的对的选择的输出电压为两端的共计4电平的电压。在其他实施方式中，本发明也可以构成为选择电路12输入电压值互不相同的第1至第ζl·参考电压(A、B、C、D)，根据所述选择信号，向所述第1、第2端子供给
(01)第1、第1参考电压(A、A)、
(02)第1、第2参考电压(A、B)、
(03)第2、第1参考电压(B、A)、
(04)第2、第2参考电压(B、B)、
(05)第1、第3参考电压(A、C)、
(06)第1、第4参考电压(A、D)、
(07)第2、第3参考电压(B、C)、
(08)第2、第4参考电压(B、D)、
(09)第3、第1参考电压(C、A)、
(10)第3、第2参考电压(C、B)、
(11)第4、第1参考电压(D、A)、
(12)第4、第2参考电压(D、B)、
(13)第3、第3参考电压(C、C)、
(14)第3、第4参考电压(C、D)、
(15)第4、第3参考电压(D、C)、
(16)第4、第4参考电压(D、D)、
中的任--对，最大能够输出4:的平方个互不相同的电压电平。
在本实施方式中，选择电路也可以构成为根据成为选择信号的第1至第4信号DO、
Dl、D2、D3等共计4位来选择第1至第4参考电压A、B、C、D，并输出到第1、第2端子Tl、 T2。例如如图32所示，具有第1及第2开关401、402，其连接在第1端子Tl和第1参考电压A的供给端子之间，向控制端子分别输入第2信号的互补信号DlB与第4信号的互补信号D!3B ；第3及第4开关403、404，其连接在第2端子T2与第1参考电压A的供给端子之间，向控制端子分别输入第1信号的互补信号DOB与第3信号的互补信号D2B ；第5及第6开关405、406，其连接在第1端子Tl与第2参考电压B的供给端子之间，向控制端子分别输入第2信号Dl与第4信号的互补信号D3B ；第7及第8开关407、408，其连接在第2端子T2与第2参考电压B的供给端子之间，向控制端子分别输入第1信号DO与第3信号的互补信号D2B ；第9及第10开关409、410，其连接在第1端子Tl与第3参考电压C的供给端子之间，向控制端子分别输入第2信号的互补信号DlB与第4信号D3 ；第11及第12开关411、412，其连接在第2端子T2与第3参考电压C的供给端子之间，向控制端子分别输入第1信号的互补信号DOB与第3信号D2 ；第13及第14开关413、414，其连接在第1端子Tl与第4参考电压D的供给端子之间，向控制端子分别输入第2信号Dl与第4信号D3 ；
第15及第16开关415、416，其连接在第2端子T2与第4参考电压D的供给端子之间，向控制端子分别输入第1信号DO与第3信号D2。将第1信号的互补信号DOB共同输入到控制端子的第3及第11开关403、411共用一个开关或由2个开关构成；将第1信号DO共同输入到控制端子的第7及第15开关407、 415共用一个开关或由2个开关构成；将第2信号Dl共同输入到控制端子的第5及第13开关405、413共用一个开关或由2个开关构成；将第2信号的互补信号DlB共同输入到控制端子的第1及第9开关401、409共用一个开关或由2个开关构成。若用2个开关来构成第 3及第11开关403、411、第7及第15开关407、415、第5及第13开关405、413、第1及第9 开关401、409的各对的全部，则形成图32所示的例子的构成，若各对共用1个开关，则成为例如图12所示的构成(开关元件数为12)。在本实施方式中，将所述内分比设为1 2或2 1，所述第1、第2端子的一方输入电压的2倍电压与所述第1、第2端子的另一方的输入电压之和变为所述输出电压的3 倍，将所述第1至第4参考电压分别设为等间隔的第1至第16电平的电压中的第1、第4、 第13、第16电平，在所述选择电路中，输出以基于所述第1、第1参考电压(A、A)的对的选择的输出电压与基于所述第4、第4参考电压(D、D)的对的选择的输出电压为两端的共计 16电平的电压。在本发明的其他实施方式中，也可以成为针对最大能够进行m的平方个(m2)以下的输出的电压电平，相邻的至少一组电压电平的间隔和其他相邻的一组电压电平的间隔不同的构成，以便具有非线性输入输出特性。在本发明的另一实施方式中，以从能够输出的输出电压的下限到上限规定的输出电压的范围被分割为互不重叠的多个区间，按照所述各区间，设置与各区间对应的、电压电平互不相同的至少2个参考电压，在所述区间中，根据所述多个(m个)参考电压，最大输出 m的平方个电平的输出电压。根据本发明涉及的显示装置的一实施方式，上述选择电路12构成译码器电路，将来自生成多个电压电平的灰度等级电压产生电路14的多个电压电平作为所述多个参考电压来接收，将数字视频数据作为所述选择信号来输入，上述放大电路13构成接收译码器电路的输出并驱动数据线的驱动电路。实施例以下参照附图详细地说明本发明的实施例。图1是用于说明本发明的一实施例涉及的输出电路的构成的图。参照图1，输出电路11输入不同的m个参考电压，根据选择信号，最大能够输出m的平方个电压电平，输出从其中选择出的电压。输出电路11包括选择电路12和放大电路13 (也称为“放大器”或“amplifier”)，选择电路12输入不同的m个参考电压，根据选择信号，可以向2个端子T1、T2输出最大m的平方个组合电压。关于放大电路13，虽然可以采用可输出将Tl、T2的电压内插为1 2或2 1的电压的放大器，但以下为了方便，对采用内插为1 2的放大电路的情况进行说明。放大电路13针对输出到端子Tl、T2的2个电压V(Tl)、V(T2)，根据其电压差，输出内分为1 2的电压。图1的输出电路11在选择信号为多位的数字数据信号时，可以用作DAC(数字模拟转换器)，相对于能够输出的电压电平数，可以减少输入电压数，可以节省面积地构成。作为多个(m个)参考电压，优选供给恒压，由电压跟随器等的输出供给，该电压跟随器接收来自串联设置在第1、第2电压(基准电压)之间的分压用的电阻串(未图示)的抽头或在该抽头的分压电压。图2是表示图1所示的放大电路13的输入输出特性的输入输出电平对应关系图。在图2中，相对于2个输入电压A、B，图1的放大电路13可以输出Vol、Vo2、Vo3、 Vo4等4个电压电平。若将输入到输入端子Tl、T2的电压分别设为V(Tl)、V(T2)，则在 (V(Tl), V (T2)) = (A, B)时，放大电路13的输出变为将输入电压A、B内分为1 2的电压、SP Vo2，在(V(T1)，V(T2)) = (B, Α)时，放大电路13的输出变为将输入电压B、A内分为1 2的电压、S卩Vo3。在输入到V(Tl)、V(T2)的电压相等的情况下((V(Tl)，V(T2))= (A，A)或(B，B))，图1的放大电路13的输出变为与输入电压相等的电压(Vol或Vo4)。而且，对于输入到V(Tl)、V(T2)的电压相等且放大电路13的输出等于输入电压的情况，由于此时的2个输入电压的电压差为零，故也可以将等于输入电压的输出电压作为基于电压差零的1 2内插电压进行考虑。而且，在放大电路13为输出将Tl与T2的电压内分为2 1的电压的放大器的情况下，如图3所示，可知输出Vo2与Vo3时的输入电压和图2的输入电压相反。或者，也可以使输入到Tl与T2的电压和图2相反。这样，在放大电路13为输出内分为2 1的电压的放大器的情况下，如上所述，通过使1 2内插时的Tl与T2的输入电压相反，从而可以实现。并且，即使替换内分比，放大电路13输出的4个电压电平的两端((V(Tl)、V(T2))= (A、A)及(B、B))也不会改变。以下说明图1的放大电路13的具体构成。图4是表示图1的放大电路13的构成的一例。参照图4，该放大电路是在电容器 C1、C2中保持2个输入电压，利用其电容耦合来生成内分电压的放大器。具有电压跟随器 Al，其由在输出端子Vout上连接输出端及反相输入端(_)、将施加在非反相输入端⑴上的电压输出到输出端子Vout的差动放大器构成；开关SA1、SB1，其在输入端子Tl与电压跟随器Al的非反相输入端(+)之间连接为串联形态；开关SA2、SB2，其在输入端子T2与电压跟随器Al的非反相输入端(+)之间连接为串联形态；电容Cl，其连接在开关SA1、SB1的连接点与GND之间；电容C2，其连接在开关SA2、SB2的连接点与GND之间。首先，若使开关SB1、 SB2断开，使开关SA1、SA2接通，则供给到输入端子T1、T2的电压通过开关SA1、SA2分别被储存在电容器Cl、C2中，在接下来的期间内，若使开关SAl、SA2断开，使开关SBl、SB2接通， 则在电容器C1、C2之间电荷重新结合，但通过将电容Cl与C2的电容比预先设定为2 1， 从而电压跟随器Al的非反相输入电压变为QXV (Tl) +V (T2)) /3，即将输入端子Tl与T2的电压内分为1 2的电压。因此，电压跟随器Al的输出电压也变为将Tl与T2的电压内分为1 2的电压。而且，如果将电容Cl与C2的电容比设定为1 2，则输出电压变为将Tl 与T2的电压内分为2 1的电压。另外，作为图1的放大电路13的其他例子，可以是图5那样的构成。该构成变为 在图22所示的现有的内插放大部4100中，相当于将差动对设为3个的情况，将端子Tl固定连接在2个差动对的非反相输入上，将端子T2固定连接在剩下的一个差动对的非反相输入上的构成。在图22所示的构成中，3个差动对的非反相输入端中的一个例如固定连接在端子Tl上，其他两个必须可切换连接端子T1、T2的任一个。与图22的构成不同，在图5的构成中，3个差动对的非反相输入端分别固定连接在输入端子Tl或输入端子T2上。参照图5，具备输出对共同连接在成为负载电路的电流反射镜(由晶体管110、111构成)上的3 个差动对(差动晶体管对101、102与恒流源107、差动晶体管对103、104与恒流源108、差动晶体管对105、106与恒流源109)，差动对101、102的成为非反相输入与反相输入的晶体管101、102的栅极连接在端子T2与输出端子上，差动对103、104的非反相输入与反相输入 (晶体管103、104的栅极)连接在端子Tl与输出端子上，差动对105、106的非反相输入与反相输入(晶体管105、106的栅极)连接在端子Tl与输出端子上，放大器112将电流反射镜110、111与差动对的输出对的连接点电压差动输入，输出端连接着输出端子。在图5中，在以相同尺寸的晶体管构成3对差动晶体管对，将驱动每一个差动对的电流源107、108、109也设定为相等的情况下，可以将V(Tl)与V(T2)内插为1 2的电压作为输出电压Vout输出。另外，在图5中，在将输入端子Tl连接到1个非反相输入，将输入端子T2连接到剩下的2个非反相输入的情况下，可以输出将V(Tl)与V(T2)内分为2 1的电压。图6是表示图1的放大电路13的其他构成例的图。参照图6，该放大电路构成为 在图5的构成中，将驱动3个差动对的电流源共用化，以1个共用电流源来驱动3个差动对。 该情况下，虽然输出电压精度稍有降低，但图6的放大电路与图5的放大电路同样，可以输出将V(Tl)、V(T2)内分为1 2的电压。另外，同样在将输入端子Tl连接到1个非反相输入，将输入端子T2连接到剩下的2个非反相输入的情况下，可以输出将V(Tl)、V(T2)内分为2 1的电压。而且，在图6中，放大器112在成为差动对的共用负载电路的电流反射镜 IlOUll的输出端(晶体管的漏极)上连接输入端，输出端连接着输出端子。并且，图4至图6所示的放大电路，只不过是表示一例，本发明的放大电路当然不限于该构成。g卩，在本发明中，当然只要是能够输出将V(Tl)、V(T2)内分为1 2的电压的放大电路，采用任意的电路构成都可以。接着，对采用了具有图2的输入输出特性的放大电路13的DAC(数字模拟转换器， 图1)进行说明。放大电路13并未限于图4至图6的构成，可以采用具有图2的输入输出特性的任意放大器。首先，对选择2个输入电压A、B后输入到第1、第2输入端子T1、T2，并输出4个电压电平(Vol Vo4)的译码器进行说明。图7是表示通过2位数据Dl、DO来控制图2对应的2个输入电压A、B向输入端子T1、T2的4种输入控制(选择)的2位数据输入译码器的输入输出对应关系的图。将输入电压Α、Β分别设定为等间隔的第1至第4电压电平中的第1与第4电压电平。虽然没有图示图3所对应的2位数据输入译码器的输入输出对应关系，但只需调换图7的V(Tl)与 V(T2)即可。图8是表示可以实现图7的控制的2位译码器(Nch)的电路构成的一例的图。参照图8，该译码器电路具备晶体管开关301、302，其分别连接在电压A(电压A的供给端子) 与端子Tl、T2之间，并分别向控制端子输入数据位信号D1B、D0B ；晶体管开关303、304，其分别连接在电压B (电压B的供给端子)与端子T1、T2之间，并分别向控制端子输入数据位信号 D1、D0 ；在(D1,D0) = (0,0), (0，1)、(1,0), (1,1)时，导通的晶体管对变为(301、302)、 (301、304)、(303、302)、(303、304)，如图 7 所示，向端子 Tl、T2 传输(A，A)、(A，B)、(B，A)、(B，B)。图8所示的译码器仅由2个输入电压和4个晶体管构成。一般的2位译码器(Nch) 需要4个输入电压和至少6个晶体管，即使与此相比，图8的译码器也成为非常简单的构成。而且，各位信号(D1、D0)及其反相信号的顺序可以是任意的。另外，对于Pch译码器， 虽然未图示，但在Nch译码器中通过将数字数据反相输入的构成(将DX设为DXB，将DXB设为DX(图7中X = 0，1))而简单地实现。图9是表示采用了图8所示的译码器电路与图5的差动放大器的2位DAC的输出波形的图。在图9中示出使2位数据(D1，D0)在一定期间顺次变化为(0，0) — (0,1) — (1， 0) — (1,1)时的、端子T1、T2的电压V(T1)、V(T2)及差动放大器的输出电压Vout的输出波形。输入电压A、B设为A = 4. 9V、B = 5. 2V，输出电压的各电平以0. IV的电压差设定。 根据图9，可以确认根据2位数据，可以高精度地输出0. IV间隔的4个电平(4. 9V、5. 0V、 5. IV,5. 2V)。接着，对本发明涉及的4位DAC的实施例进行说明。放大电路13在即使增大提供给端子T1、T2的2个输入电压的电压差、也能进行高精度输出的情况下，通过不仅进行最邻近的电平间的输入电压之间的内插，也进行与2个相邻或3个相邻的输入电压的内插，从而能够进行输出电平扩展。若利用该原理，则最大能够进行输入电压数的平方个输出。其中， 放大电路13优选可以输出将输入到端子Tl、Τ2的电压V(Tl)、V(Τ2)内分为1对2或2对 1的内插(内分)电压。图10是表示能向图1的放大电路13输入的输入电压数m为4个(m = 4)时的输入输出电平对应的一例的图。该图10是采用了将输入到端子Tl、T2的电压V(Tl)、V(T2) 内插输出为1对2的放大电路13时的例子。如图10所示，通过将4个输入电压A、B、C、D选择输入到输入端子Tl、T2，从而最大可以输出作为输入电压数m = 4的平方个的16个电压电平(Vol Vol6)。而且，在放大电路13构成为输出将输入到端子Tl、T2的电压V(Tl)、V(T2)内分为1对2的内插(内分)电压的情况下，可以将16个输出电压设为等间隔。其中，此时，输入电压A、B、C、D分别设定为第I(Vol)、第4 (Vo4)、第13 (Vol3)、第16 (V016)电压电平。而且，在放大电路13 输出将输入到端子T1、T2的电压V(Tl)、V(T2)内分为2对1的电压的构成中，在图10中调换Tl与T2。图11是表示4位DAC的输入输出特性的输入输出电平对应关系图。参照图11， 对将4个输入电压A、B、C、D选择输入到输入端子T1、T2，输出4个输入电压的平方个的16 个电压电平的DAC进行说明。4个输入电压A、B、C、D向输入端子T1、T2的16种输入选择， 由4位数据03、02、01、00来控制。而且，图11的电平编号可以对应于图10的电压电平 (Vol Vol6)。另夕卜，放大电路13也能输出将输入到端子T1、T2的电压V(T1)、V(T2)内分为1对2的内插(内分)电压，使16个输出电压等间隔。而且，将第1至第4参考电压A、B、C、D分别设定为第1、第4、第13、第16电平，选择电路12根据4位的选择信号D3、D2、D1、DO，可以将(01)第 1、第 1 参考电压(A、A)、(02)第 1、第 2 参考电压(A、B)、(03)第 2、第 1 参考电压(B、A)、
(04)第 2、第 2 参考电压(B、B)、(05)第 1、第 3 参考电压(A、C)、(06)第 1、第 4 参考电压(A、D)、(07)第 2、第 3 参考电压(B、C)、(08)第 2、第 4 参考电压(B、D)、(09)第 3、第 1 参考电压(C、A)、(10)第 3、第 2 参考电压(C、B)、(11)第 4、第 1 参考电压(D、A)、(12)第 4、第 2 参考电压(D、B)、(13)第 3、第 3 参考电压(C、C)、(14)第 3、第 4 参考电压(C、D)、(15)第 4、第 3 参考电压(D、C)、(16)第4、第4参考电压(D、D)对的任一个供给到放大电路13的第1、第2端子Tl、T2。并且，在放大电路13的内分比为1 2时，第1端子电压V(Tl)的2倍与第2端子电压V(T2)之和等于输出电压 Vout的3倍，能够输出第1至第16电压电平。还有，在放大电路13的内分比为2 1时，通过将端子Tl与T2的输入电压设定为与上述相反，从而可以得到完全相同的输出。此时，第1端子电压V(Tl)与第2端子电压 V(T2)的2倍之和等于输出电压Vout的3倍，能够输出第1至第16电压电平。图12是表示实现图11所例示的控制的4位译码器(Nch)的构成的一例的图。参照图12，在该译码器中，是分为高位2位(D3、D2)和低位2位(Dl、DO)，将低位2位相对于高位2位共有化并削减了晶体管数的构成。在图12所示的例子中，可以由4个输入电压与 12个晶体管401 412来构成(在图32的构成中为4个输入电压与16个晶体管401 416)。而且，各位信号D3、D2、D1、DO及其反相信号的顺序可以是任意的。参照图12，该译码器电路(选择电路)备有连接在第1参考电压(A 电平1)与所述第1端子Tl之间，并将DlB与D!3B分别输入到控制端子的第1及第2开关401、402 ；连接在第1参考电压A与第2端子T2之间，并将DOB与D2B分别输入到控制端子的第3及第4开关403、404;连接在第2参考电压(B 电平4)与第1端子Tl之间，并将Dl与D!3B分别输入到控制端子的第5及第6开关405、406 ；连接在第2参考电压B与第2端子T2之间，并将DO与D2B分别输入到控制端子的第7及第8开关407、408;连接在第3参考电压(C 电平13)与第1及第2开关401、402的连接点之间，并将D3输入到控制端子的第9开关409 ；连接在第3参考电压C与第3及第4开关403、404的连接点之间，并将D2输入到控制端子的第10开关410;连接在第4参考电压(D:电平16)与第5及第6开关405、406的连接点之间，并将D3输入到控制端子的第11开关411 ；
连接在第4参考电压D与所述第7及第8开关407、408的连接点之间，并将D2输入到控制端子的第12开关412。S卩，晶体管的数为401 412的共计12个。图13是表示图12的另一变形例的图，是分为高位2位(D3、D2)与低位2位(D1、 DO)，将高位2位相对于低位2位共有化来削减晶体管数的构成。参照图13，备有连接在第1参考电压A(电平VI)与第1端子Tl之间，并将DlB与D!3B分别输入到控制端子的第1及第2开关401、402 ；连接在第1参考电压A与第2端子T2之间，并将DOB与D2B分别输入到控制端子的第3及第4开关403、404;连接在第2参考电压B (电平V4)与所述第1及第2开关401、402的连接点之间， 并将Dl输入到控制端子的第5开关405 ；连接在第2参考电压B与所述第3及第4开关403、404的连接点之间，并将DO输入到控制端子的第6开关406;连接在第3参考电压C(电平V13)与第1端子Tl之间，并将DlB与D3分别输入到控制端子的第7及第8开关407、408 ；连接在第3参考电压C与第2端子T2之间，并将DOB与D2分别输入到控制端子的第9及第10开关409、410;连接在第4参考电压D(电平V16)与第7及第8开关407、408的连接点之间，并将Dl输入到控制端子的第11开关411 ；连接在第4参考电压D与所述第9及第10开关409、410的连接点之间，并将DO 输入到控制端子的第12开关412。该情况下晶体管数也为12个。这样，作为译码器的电路构成，各种各样的构成是可能的，由于其构成不同，晶体管数也稍有不同。但是，无论何种构成，都成为经由将DlB与D!3B分别输入到控制端子的 2个开关连接第1参考电压A与第1端子Tl之间；经由将DOB与D2B分别输入到控制端子的2个开关连接第1参考电压A与第2端子T2之间；经由将Dl与D!3B分别输入到控制端子的2个开关连接第2参考电压B与第1端子Tl之间；经由将DO与D2B分别输入到控制端子的2个开关连接第2参考电压B与第2端子T2之间；经由将DlB与D3分别输入到控制端子的2个开关连接第3参考电压C与第1端子Tl之间；经由将DOB与D2分别输入到控制端子的2个开关连接第3参考电压C与第2端子T2之间；经由将Dl与D3分别输入到控制端子的2个开关连接第4参考电压D与第1端子 Tl之间；经由将DO与D2分别输入到控制端子的2个开关连接第4参考电压D与第2端子 T2之间的构成。在以下的译码器的说明中，以晶体管数较少的代表性构成为例进行说明。 而且，与参照图12、图13说明的4位译码器的变形例同样，即使在以下所说明的本发明的多位译码器的代表性构成中，也可以成为与经由将选择用信号输入到控制端子的多个开关来连接规定的参考电压与规定的端子(Tl或T2)的构成相同的变形例。
在相同的4位译码器中，如果与图M所示的现有的译码器(图21的译码器984 的具体例)相比，则图12、图13不仅可以削减输入电压数(参考电压的个数)，构成译码器电路的晶体管数也在相对于图M的30个而在图12、图13所示的构成中仅有12个的状况， 被大幅度削减，可以实现节省面积化。即使对于4位以上的数据输入的译码器，同样也可以说节省面积的效果高。因此， 通过采用本发明，从而可以大幅度简化译码器并能进行节省面积化。图14是表示在图1的数字模拟转换器(DAC)中，作为选择电路12采用图12、图 13所示的译码器电路，作为放大电路13采用图5所示的差动放大器的4位DAC的输出波形的图。图14是在一定期间内使4位数据D3、D2、D1、D0顺次变化为(0，0，0，0) — (0,0,0, 1) — (0,0,1,0)—…一(1,1,1,1)时的端子 Tl、T2 的电压 V(Tl)、V(T2)及 DAC 输出电压 Vout的输出波形。输入电压A、B、C、D分别设为5. 00V、5. 06V、5. 24V、5. 30V，输出电压Vout 的相邻电平间的电压差设定为20mV。通过图14可以确认根据从(0,0,0,0)到(1，1，1，1) 为止的4位数据，可以高精度地输出从5. OV到5. 3V为止、20mV间隔的16个电平。接下来，作为本发明的其他实施例，对6位DAC的构成进行说明。图15是表示本实施例的6位DAC的输入输出特性的输入输出电平对应关系的图。在该例中，就向输入端子Tl、T2选择输入8个输入电压A、B、C、D、E、F、G、H中的2个(包含相同电压的情况)， 输出8个输入电压的平方个的64个电压电平的DAC进行说明。8个输入电压A、B、C、D、E、 F、G、H向输入端子Tl、T2的64种输入选择，由6位数据05、04、03、02、01、00来控制。而且，在放大电路13可以输出将输入到端子T1、T2的电压V(T1)、V(T2)内分为1对2的内插 (内分)电压时，可以使64个输出电压等间隔。另外，此时输入电压A、B、C、D、E、F、G、H设定为第1、第4、第13、第16及第49、第52、第61、第64电压电平。并且，在放大电路13输出将输入到端子T1、T2的电压V(T1)、V(T2)内分为2对1的电压的构成中，在图15中调换 Tl 与 T2。若将8个参考电压A H分别设为第01、第04、第13、第16、第49、第52、第61、 第64电平(V1、V4、V13、V16、V49、V52、V61、V64)，则选择电路(译码器电路)12根据6位的数据信号(选择信号)，可以向放大电路13的第1、第2端子Tl、T2供给(01)第1、第1参考电压(A、A)
(02)第1、第2参考电压(A、B)
(03)第2、第1参考电压(B、A)
(04)第2、第2参考电压(B、B)
(05)第1、第3参考电压(A、C)
(06)第1、第4参考电压(A、D)
(07)第2、第3参考电压(B、C)
(08)第2、第4参考电压(B、D)
(09)第3、第1参考电压(C、A)
(10)第3、第2参考电压(C、B)
(11)第4、第1参考电压(D、A)
(12)第4、第2参考电压(D、B)
(13)第3、第3参考电压(C、C)
(14)第3、第4参考电压(C、D)、
(15)第4、第3参考电压(D、C)、
(16)第4、第4参考电压(D、D)、
(17)第1、第5参考电压(A、E)、
(18)第1、第6参考电压(A、F)、
(19)第2、第5参考电压(B、E)、
(20)第2、第6参考电压(B、F)、
(21)第1、第7参考电压(A、G)、
(22)第1、第8参考电压(A、H)、
(23)第2、第7参考电压(B、G)、
(24)第2、第8参考电压(B、H)、
(25)第3、第5参考电压(C、E)、
(26)第3、第6参考电压(C、F)、
(27)第4、第5参考电压(D、E)、
(28)第4、第6参考电压(D、F)、
(29)第3、第7参考电压(C、G)、
(30)第3、第8参考电压(C、H)、
(31)第4、第7参考电压(D、G)、
(32)第4、第8参考电压(D、H)、
(33)第5、第1参考电压(E、A)、
(34)第5、第2参考电压(E、B)、
(35)第6、第1参考电压(F、A)、
(36)第6、第2参考电压(F、B)、
(37)第5、第3参考电压(E、C)、
(38)第5、第4参考电压(E、D)、
(39)第6、第3参考电压(F、C)、
(40)第6、第4参考电压(F、D)、
(41)第7、第1参考电压(G、A)、
(42)第7、第2参考电压(G、B)、
(43)第8、第1参考电压(H、A)、
(44)第8、第2参考电压(H、B)、
(45)第7、第3参考电压(G、C)、
(46)第7、第4参考电压(G、D)、
(47)第8、第3参考电压(H、C)、
(48)第8、第4参考电压(H、D)、
(49)第5、第5参考电压(E、E)、
(50)第5、第6参考电压(E、F)、
(51)第6、第5参考电压(F、E)、
(52)第6、第6参考电压(F、F)、
(53)第 5、第 7 参考电压(E、G)、(54)第 5、第 8 参考电压(E、H)、(55)第 6、第 7 参考电压(F、G)、(56)第 6、第 8 参考电压(F、H)、(57)第 7、第 5 参考电压(G、E)、(58)第 7、第 6 参考电压(G、F)、(59)第 8、第 5 参考电压(H、E)、(60)第 8、第 6 参考电压(H、F)、(61)第 7、第 7 参考电压(G、G)、(62)第 7、第 8 参考电压(G、H)、(63)第 8、第 7 参考电压(H、G)、(64)第8、第8参考电压(H、H)的对的任一个。而且，放大电路13的内分比为1 2时，第1端子电压V(Tl)的2 倍与第2端子电压V(T2)之和等于输出电压Vout的3倍，能够输出第1至第64电压电平。 并且，在放大电路13的内分比为2 1时，通过将图15的Tl与T2的输入电压设定为与上述相反，从而可以得到完全相同的输出。此时，第1端子电压V(Tl)与第2端子电压V(T2) 的2倍之和等于输出电压Vout的3倍，能够输出第1至第64电压电平。图16是可以实现图15的控制的6位译码器(Nch)的构成例。图16是按每2位分为(D5，D4)、(D3，D2)、(D1, DO)，将高位位相对于低位位共有化而削减晶体管数的构成。参照图16，该译码器电路备有连接在第1参考电压A (Vl)与第1端子Tl之间，并将D1B、D!3B与D5B分别输入到控制端子的第1至第3开关501 503 ；连接在第1参考电压A与第2端子T2之间，并将D0B、D2B与D4B分别输入到控制端子的第4至第6开关504 506 ；连接在第2参考电压B(V4)与第1及第2开关501、502的连接点之间，并将Dl输入到控制端子的第7开关507;连接在第2参考电压B与所述第4及第5开关504、505的连接点之间，并将DO输入到控制端子的第8开关508;连接在第3参考电压C (V13)与第2及第3开关502、503的连接点之间，并将DlB 与D3分别输入到控制端子的第9及第10开关509、510 ；连接在第3参考电压C与第5及第6开关505、506的连接点之间，并将DOB与D2 分别输入到控制端子的第11及第12开关511、512 ；连接在第4参考电压D(V16)与第9及第10开关509、510的连接点之间，并将Dl 输入到控制端子的第13开关513 ；连接在第4参考电压D与第11及第12开关511、512的连接点之间，并将DO输入到控制端子的第14开关514;连接在第5参考电压E (V49)与第1端子Tl之间，并将D1B、D!3B与D5分别输入到控制端子的第15至第17开关515 517 ；连接在第5参考电压E与第2端子T2之间，并将DOB、D2B与D4分别输入到控制端子的第18至第20开关518 520 ；连接在第6参考电压F (V52)与第15及第16开关515、516的连接点之间，并将Dl 输入到控制端子的第21开关521 ；连接在第6参考电压F与第18及第19开关518、519的连接点之间，并将DO输入到控制端子的第22开关522;连接在第7参考电压G(V61)与第16及第17开关516、517的连接点之间，并将 DlB与D3分别输入到控制端子的第23及第M开关523、524 ；连接在第7参考电压G与第19及第20开关519、520的连接点之间，并将DOB与 D2分别输入到控制端子的第25及第沈开关525、526 ；连接在第8参考电压H(V64)与第23及第M开关523、5M的连接点之间，并将Dl 输入到控制端子的第27开关527 ；连接在第8参考电压H与第25及第沈开关525、526的连接点之间，并将DO输入到控制端子的第28开关528。图16所示的构成可以由8个输入电压A H(V1、V4、V13、 V16、V49、V52、V61、V64)和28个晶体管501 5 来构成。因此，如果利用本发明，则可以大幅度简化译码器，能够节省面积。而且，各位信号D5、D4、D3、D2、DUDO及其反相信号的顺序是任意的。另外，经由将规定的信号输入到控制端子的多个开关来连接规定的参考电压与规定的端子(Tl或T2)的构成，如果与图16相同，则能够进行任意的变更。图17是表示在图1的数字模拟转换器(DAC)中，作为选择电路12采用图16所示的译码器电路、作为图1的放大电路13采用图5的差动放大器的6位DAC的输出波形的图。在图17中示出在一定期间内使6位数据05、04、03、02、01、00顺次变化为例如(0， 0,0,0,0,0) — (0,0,0,0,0,1) — (0,0,0,0,1,0)—…一(1,1,1,1,1,1)时的端子 T1、T2 的电压V(Tl)、V(Τ2)及DAC输出电压Vout的输出电压波形。输入电压Α、B、C、D、Ε、F、G、 H 分别设为 5. 00V,5. 01V,5. 04V、5. 05V、5. 16V,5. 17V,5. 20V,5. 21V,输出电压 Vout 的相邻电平间的电压差设定为3. 3mV。通过图17可以确认根据6位数据，可以高精度地输出从 5. OlV到5. 21V为止、3. 3mV间隔的64个电平。以上，对在2、4、6位的数据输入的DAC中，输出输入电压数的平方个电压电平的情况进行了说明。而且，虽然输入电压数m可以是任意的，但在输出等间隔的电压电平的情况下，输入电压数优选设定为m = 2、4、8等2的幂乘个(m = 2的K次方，其中K为1以上的整数)。该情况下，用I位的数字数据来选择输入电压数(2K个)的平方个(=4Κ个)的连续的输出电平(第1 4Κ电平)，另外各输入电压设定为下式(1)给出的顺序的电平。
{l+alX4(K_1) +a2 X 4(K_2) +a3 X 4(κ_3)+·· -+aKX4(κ_κ)}…(1)其中，在上式(1)中，系数al、a2、a3、…取0或3。例如，在K= 1时，输入电压数m为m= 2，2个输入电压为连续的4个输出电平(1 电平 4电平)中、(1+al)电平(al = 0，3)。S卩，如图7所示，输入电压A、B为电平1、4。另外，在K = 2时，输入电压数m为m = 4，4个输入电压变为连续的16个输出电平中的、{l+alX4+a2}电平(al、a2 = 0，3)。SP，如图11所示，4个输入电压A、B、C、D为电平 1 (al = a2 = 0)、电平 4 (al = 0，a2 = 3)、电平 13 (al = 3，a2 = 0)、电平 16 (al = a3 =3)。
在K = 3时，输入电压数m为m = 8，8个输入电压变为连续的64个输出电平中的、{l+alX4+a2X16+a3}电平(al、a2、a3 = 0，3)，系数的组(al，a2，a3) = (0,0,0), (0, 0,3), (0,3,0), (0,3,3), (3,0,0), (3,0,3), (3,3,0), (3,3,3)所分别对应的电平 1、4、13、 16、49、52、61、64变为图15所示的输入电压A H。S卩，与2、4、6的I位的数据输入的DAC(图7、图11、图15)各自的输入电压的设
定一致。这对于K = 4以上也同样成立。而且，即使为2的幂乘个以外的输入电压数，也能进行其平方个输出，但规则性的输出电平的设定有些困难。通过组合到此为止说明的本发明，从而可以应用于液晶驱动器用DAC (数字模拟转换器)。即，液晶驱动器用DAC需要根据γ曲线(curve)来调节灰度等级电压的间隔。 Y曲线在中间灰度等级几乎为直线，但如图19所示，在最高位灰度等级附近或最低位灰度等级附近倾斜度改变。因此，可以设计在灰度等级特性为直线的中间灰度等级中采用输入电压数4(16分割)、输入电压数8(64分割)的译码器，在灰度等级特性为曲线的最高位灰度等级附近或最低位附近采用分割数少的输入电压数为2(分割数4)的译码器等组合为任意灰度等级特性曲线的译码器。图18是对液晶用途等显示装置的数据驱动器适用本发明的构成。参照图18，以上述实施例来构成译码器12与放大电路(放大器)13。锁存地址选择器、锁存器等电路块与图21同样。在图18所示的构成中，通过将本发明适用于DAC整体或中间灰度等级的部分，从而即使增加分割数，也无需变更放大器的构成，由于可以大幅度削减构成此时的译码器12的晶体管数，故数据驱动器整体的节省面积化也可以实现。另外，在灰度等级电压产生电路14中，生成上述各实施例的参考电压。因此，即使在灰度等级电压产生电路14中也可以大幅度削减所生成的电压数。而且，灰度等级电压产生电路14可以设为将其一部分或全部设置在数据驱动器的外部的构成。另外，在将本发明应用于DAC的情况下，希望输入到1个区间的多个参考电压相对于灰度等级值尽量设定为线性。以下对该理由进行说明。例如在图11所示的情况下，即在参考电压数为4个、输出16电平的区间中，由于16个输出电压电平通过参考电压的运算来生成，故在相对于灰度等级值而将参考电压设定为线性的情况下，16个输出电平全部为线性。另一方面，在参考电压没有被设定为线性的情况下，不仅16个输出电平没有变为线性，而且根据情况的不同，成为灰度等级翻转的原因。这对于显示装置的驱动电路来说是致命的。由此，希望参考电压相对于灰度等级值设定为线性。此外，在液晶数据驱动器等根据Y曲线来进行调整的情况下，希望灰度等级电压产生电路14调整区间两端的电平所对应的灰度等级电压。若将区间的中间电平所对应的电压设为调整点，则输入到该区间的参考电压未被设定为线性，因此产生上述问题。以上，虽然对本发明涉及的差动放大器及使用其的DAC的实施例进行了说明，但本发明涉及的差动放大器及DAC不止是形成于硅基板上的LSI电路，也能是置换为形成于玻璃或塑料等绝缘性基板上的没有背面栅极(back gate)的薄膜晶体管的构成。再者，采用了本发明涉及的差动放大器及DAC的数据驱动器，可以用作图20所示的液晶显示装置的数据驱动器980。具备本发明涉及的差动放大器及DAC的数据驱动器980 通过减小译码器面积，从而低成本化成为可能，使用其的液晶显示装置的低成本化也可以实现。而且，图20所示的液晶显示装置也可以构成为，将数据驱动器980作为硅LSI单独地形成后连接在显示部960上，或者也可以采用多晶硅TFT(薄膜晶体管)等，通过形成电路而在玻璃基板等绝缘性基板上与显示部960 —体地形成。特别是，在将数据驱动器与显示部一体地形成的情况下，根据本发明，通过减小数据驱动器的面积，从而窄框化(缩短显示部960的外周与基板外周的宽度)也成为可能。也包含其他方式，即使对于这种显示装置的数据驱动器的任一个，通过采用本发明涉及的差动放大器及DAC，从而可以促进显示装置的低成本化或窄框化。例如，与液晶显示装置同样，即使对于向数据线输出多值电平的电压信号后进行显示的有源矩阵驱动方式的有机EL显示器等显示装置，当然也可以采用本发明涉及的差动放大器。用上述实施例说明的差动放大器由MOS晶体管构成，在液晶显示装置的驱动电路中，例如也可以由多晶硅构成的MOS晶体管(TFT)来构成。另外，在上述实施例中，虽然示出适用于集成电路的例子，但当然也可以适用于分立(discrete)元件构成。以下，对本说明书第7页第四行 第8页第13行以及第31页第沈行 第32页第18行的说明进一步补充。在本发明涉及的数字模拟转换电路中，在输入电压数m为2的幂次方个(m = 2K，其中K为正整数)、输出电压数为4Κ个的情况下，用于选择输出电压的数字数据信号最小为I位。这是因为可以通过作为二进制的数字数据可以选择的数是用2 的位数次方来规定的，即，2的观次方为4Κ，从对应于上述输出电压数的情况来看也是容易理解的。而且，在上述实施例中，针对将图8、图12、图13、图16说明的数字数据信号在下面扩展为I位(其中K为正整数)的情况，说明数字数据信号为2、4、6位时的译码器构成例。图30是表示数字数据信号为观位的本实施例的译码器(选择电路)的构成。参照图30，该译码器是通过I位的数字数据信号来选择2的K次方Qk)个输入电压￥(1)、^2)、乂(3)、…、VOk)，并输出到端子Tl、Τ2的译码器构成。图30的译码器由从第1列到第K列为止的电路块组构成，各电路块组由单个或多个电路块61构成。电路块 61构成为在4个输入端子Il 14接收电压信号，将根据2位信号而选择出的电压信号由2个输出端子01、02输出。第1列电路块组由2的(K-I)次方个电路块61构成。此时，各电路块61分别与 4个输入端子的Il与12及13与14共同连接，向其2个输入端输入第1至第2Κ参考电压 (V(I) VQk))的各2个。而且，在各电路块61中，所输入的2个参考电压根据数字数据信号的第1、第2位信号D0、D1而被选择，并作为2个输出电压信号而被输出到端子01、02。第2列电路块组由2的(K-2)次方个电路块61构成。此时各电路块61分别向4 个输入端子11 14输入第1列电路块组的各2个电路块61的输出电压信号(共计4个)。 并且，在各电路块61中，所输入的4个电压信号根据数字数据信号的第3、第4位信号D2、 D3而被选择，并作为2个输出电压信号而被输出到端子01、02。以下同样，也可以构成第3列以后的电路块组。而且，若使用变量F来说明，则第F 列(F为从3到K-I的正整数)的电路块组由2的(K-F)次方个电路块61构成。此时，各电路块61分别向4个输入端子Il 14输入第F-I列电路块组的各2个电路块61的输出电压信号(供给4个)。而且，在各电路块61中，所输入的4个电压信号根据数字数据信号的第2F-1、第2F位信号D (2F-2)、D (2F-1)而被选择，并作为2个输出电压信号而被输出到端子01、02。
第K列电路块组由1个电路块61构成。此时电路块61向4个输入端子Il 14 输入第K-I列电路块组的2个电路块61的输出电压信号(共计4个)。并且，在电路块61 中，所输入的4个电压信号根据数字数据信号的第1-1、第I位信号(W2K-2)，D(H)) 而被选择，并作为2个输出电压信号，经由端子01、02而被分别输出到端子T1、T2。特别是，在K= 1的情况下，仅构成上述第1列的电路块组，由1个电路块61构成。 此时，电路块61构成为输入第1、第2参考电压V(I)、W2)，根据第1、第2位信号DO、Dl 进行选择，并作为2个输出电压，经由端子01、02而被分别输出到端子Tl、T2。而且，电路块61可以采用图31的构成。图31的电路块61是2位译码器(Nch晶体管)的构成例。参照图31，该译码器由以下部件构成连接在端子13、11与端子01之间，并将数据位信号DY及其反相信号OTB 分别输入到控制端子的晶体管开关703、701 ；连接在端子14、12与端子02之间，并将数据位信号DX及其反相信号DXB分别输入到控制端子的晶体管开关704、702。并且，信号DX、 DY, DY设为比DX还高位的位。在图30的译码器中，作为电路块61，通过采用图31的构成，从而在K = 1时变为与图8同等的构成，在K = 2的情况下变为与图14同等的构成。S卩，图30所示的构成是将本发明的译码器以节省元件数来实现的译码器构成的一例。另外，在上述实施例中，说明了作为译码器的构成例，即使是表示图8、图12、图 13、图16并具有相同功能的译码器，有时根据其构成的不同，晶体管数也不同。此外，也说明了可以分别组合多个上述所说明的输入电压数m为2、4、8等2的幂次方个且m的值相同的译码器或m的值不同的译码器的情况。特别是，若输出电压数变得非常多，则根据译码器的构成情况，晶体管数也大为不同，大大地左右译码器的面积，因此以下对输入电压数非常多时的译码器构成与晶体管数的关系进行说明。图25及图沈是用于说明本发明优选的2个不同译码器的构成的图，是表示图18 所示的数据驱动器的灰度等级电压产生电路14及1输出对应的译码器12与放大电路(放大器)13的构成的图。译码器12，作为1输出对应的译码器整体或其一部分，备有S个具有输入电压数 m和与其对应的m2个输出电压电平的区间(m2输出区间)。将该S个区间设为译码器块 12A(图25)、译码器块12B(图26)。而且，为了使说明容易，设为在S个各区间内输出电压电平没有重复。即，图25的译码器块12A的输入电压设为(mXS)个，与其对应的输出电压电平设为(m2XS)个。图沈的译码器块12B的输入电压也设为(mXS)个，与其对应的输出电压电平设为(m2XQ个。此外，向译码器块12A输入位组L、M、N。向译码器块12B也输入位组L、M、N。位组L、M、N是从输入到译码器12的数字数据之中选择所需的位也包含重复在内而被分配的。另外，参照图25，(mXS)个输入电压由灰度等级电压产生电路14生成并输入到译码器块12A中。参照图26，(mXS)个输入电压由灰度等级电压产生电路14生成并输入到译码器块12B中。在图25、图沈中，放大电路13放大将输入到端子T1、T2的电压以1对2或2对1 的内分比内分了的电压后输出。放大电路13例如为图4、图5、图6所示的构成。首先，对图25的译码器块12Α的构成进行说明。译码器块12Α由输入位组L的第1 第S电路块41、输入位组M的第1及第2电路块42、输入位组N的电路块43构成。 在译码器块12A中，第1 第S电路块41根据位组L从每个区间内的m个输入电压之中选择也包含重复在内的2个电压。第1电路块42将以第1 第S电路块41的每一个选择出的2个电压的一方电压 (共计S个)作为输入，第2电路块42输入以第1 第S电路块41的每一个选择出的2个电压的另一方电压(共计S个)，第1及第2电路块42根据位组M从S个输入电压之中分别选择某个区间的1个电压。此时，位组M成为从译码器块12A的S个区间选择上述某一个区间的位。电路块43输入第1及第2电路块42的每一个选择出的电压(共计2个)，根据位组N选择译码器块12A的S个区间与除此以外的区间，位组N在选择S个区间时将2个输入电压分别输出到端子Tl、T2。而且，作为电路块41，根据输入电压数，可以采用作为上述实施例说明过的图 8、图12、图13、图16、图30等的构成。另外，作为电路块42，可以采用图M的淘汰晋级 (tournament)型译码器等，可以根据输入电压数来最佳化。图25的译码器12的构成与晶体管数的关系是在1区间的输入电压数m大、区间数S小的时候，成为晶体管数比较少的译码器构成。这是因为电路块41的输入电压数m 越大，电路块41的元件效率(相对于现有的同等电路的元件削减率)变得越高。接着，对图沈的译码器块12B的构成进行说明。译码器块12B由输入位组M的第1 第m电路块52、输入位组L的电路块51、输入位组N的电路块53构成。在译码器块 12B中，第1 第m电路块52首先从S个的各区间输入区间内相同顺序的输入电压(共计 S个)，根据位组M,从S个输入电压之中分别选择某个区间的1个电压。此时，位组M成为选择译码器块12B的S个区间中的上述某个区间。电路块51输入用第1 第m的电路块52的每一个选择出的电压(共计m个)，根据位组L，从m个输入电压中选择也包含重复在内的2个电压。进而，电路块53输入由电路块51选择出的电压(共计2个)，根据位组N，选择译码器块12B的S个区间与除此以外的区间，在位组N选择S个区间时，将2个输入电压分别输入到端子Tl、T2。而且，电路块51根据输入电压数m，可以采用图8、图12、图13、图16、图30等的构成。另外，电路块52可以采用图M的淘汰晋级型译码器，可以根据输入电压数来最佳化。图沈的译码器12的构成与晶体管数的关系也是在1区间的输入电压数m大且区间数S小的时候成为晶体管数比较少的译码器构成。这是因为电路块51的输入电压数 m越大，电路块51的元件效率变得越高。以上，在图25及图26中对译码器块12A及12B的2个构成例进行了说明，但各构成都希望译码器块内的(m2XQ个输出电压电平为连续的输出电压电平。如果输出电压电平在区间与区间之间变为非连续的情况下，则按每个连续的区间分开，来构成译码器块也是可以的。另外，译码器块内的各区间可以按每个区间而单独设定相邻电压电平间的电压差 (在区间内为等间隔)。此外，在图25及图沈分别示出的例子中，虽然对某个m的值所对应的译码器块12A及12B的构成进行了说明，但在译码器12具有m的值不同的区间的情况下，希望按每个 m的值来构成译码器块。再有，在图25的译码器块12A中，在位组N的每个位被完全包含于位组L及M中的情况下，也可以省略电路块43。这是因为在位组L及M中已经进行着译码器块间的选择。还有，在图沈的译码器块12B中，在译码器12整体具有多个m的值不同的译码器块的情况下，在m为最大的译码器块中，在其位组N的每一位被全部包含于位组L及M中的情况下，可以省略电路块53。在m为最大的译码器块以外的译码器块中无法省略电路块53的理由是在m小的译码器块中，在省略了电路块53的情况下，在电路块51中，会发生意想不到的端子Tl、T2 间的短路，有产生误输出的可能性。接着，对图25及图沈的译码器12的构成，示出具体例并更详细地进行说明。图27是表示本发明的实施例的DAC中的输入输出对应的图。虽然没有特别限制， 但在图27所示的例子中，表示输入8位数据(D7 DO)，根据数据来输出256个电压电平的8位DAC的输入输出对应关系。电平1 256表示从本发明涉及的放大电路13输出的输出电压电平，输入电压表示在灰度等级电压产生电路14生成并输入到译码器12的电压。另外，输入电压对应于规定的输出电压电平，在对应的输出电压电平的编号前附加记号V来表示。此外，V(Tl)、V(T2)表示在本实施例的译码器(选择电路)中根据8位数据(D7 DO)而分别选择输出到端子Tl、T2的电压。而且，输出电压电平表示通过放大电路13以1 对2的内分比对分别输出到端子T1、T2的电压V(T1)、V(T2)进行过内分的电压。并且，在该例子中，虽然放大电路13设为输出将输出到端子Tl与T2的电压内分为1 2的电压的放大电路，但在将放大电路13设为输出内分为2 1的电压的放大电路时，如本说明书第 19页第12 18行所述，为了使输出到端子T1、T2的电压相反，只要变更电路块41或电路块51即可。在以下的说明中，为了方便，将放大电路13设为输出将端子Tl与Τ2的电压 V(T1)、V(T2)内分为1 2的电压的放大电路。在本实施例中，将256个输出电平(灰度等级电平)由输入电压数2、输出电压电平数4的区间0输出区间；m = 2)和输入电压数4、输出电压电平数16的区间(16输出区间；m = 4)两种构成。第1 32电压电平由4输出区间X8个来构成；第33 224电压电平由16输出区间X 12个来构成；第225 256电压电平由4输出区间X 8个来构成。输入到译码器12的输入电压，在4输出区间中设为各区间的第1与第4电压电平；在16输出区间中设为各区间的第1、第4、第13、第16电压电平。相对于256个输出电平，输入电压合计为80个。而且，在图27中，关于从第97到176在制作附图时省略了，但根据规则性是可以
容易地理解的。图观是根据图25来构成实现图27的输入输出对应关系的译码器12的例子。即使在图观中，也与图25同样地示出图18所示的数据驱动器的灰度等级电压产生电路14 和1输出对应的译码器12和放大电路13的构成。
在图观中，译码器12由译码器块12A1、12A2、12A3的3个译码器块构成。译码器块12A1是具有第1 32电压电平所对应的4输出区间8份的译码器块， 译码器块12A2是具有第225 256电压电平所对应的4输出区间8份的译码器块，译码器块12A3是具有第33 224电压电平所对应的16输出区间12份的译码器块。而且，由于4输出区间被分为2个连续的区间(第1 32电压电平区间与第225 256电压电平区间)，故按每个连续区间进行分割来构成译码器块。另外，位组L、M、N是从输入到译码器12的1输出对应的8位数据信号(D7 DO) 之中进行选择所需的位也包含重复在内而被分割的。并且，8位数据信号(D7 DO)的每一位都与其反相信号(D7B DOB)成对，但在图中省略反相信号。接着，对图28的各译码器块进行说明。译码器块12A1是第1 32电压电平所对应的4输出区间的8份的译码器块，在图25的译码器块12A中，为m = 2、S = 8的构成。 因此，译码器块12A1由第1 第8电路块41a、第1及第2电路块42a、电路块43a构成。在译码器块12A1中，对于第1 第8电路块41a，向第1电路块41a输入第1 4 电压电平所对应的区间的输入电压VOOl及V004，向第2电路块41a输入第5 8电压电平所对应的区间的输入电压V005及V008，以下到第8电路块41a都是同样的。并且，在各电路块41a中，根据位组L，从各区间的2个输入电压中选择输出也包含重复在内的2个电压。因此，位组L可以是2位，也可以设为8位数据中的2位数据Dl、 DO。而且，各电路块41a为与图7同样的输入输出对应关系，可以采用图8的构成等。此外，对于第1及第2电路块42a，向第1电路块4 输入由第1 第8电路块4 的每一个选择出的2个电压的一方电压(共计8个)，向第2电路块4 输入由第1 第8 电路块41a的每一个选择出的2个电压的另一方电压(共计8个)。而且，在第1及第2电路块4 中，根据位组M，分别从8个输入电压中选择输出某个区间的1个电压。此时，位组M为从译码器块12A1的8个区间选择上述某个区间的位。 因此，位组M可以是3位，可以设为8位数据中的3位数据(D4、D3、D2)。并且，各电路块 4 可以对图M所示的淘汰晋级型的构成等进行最佳化来使用。再有，电路块43a输入由第1及第2电路块42a的每一个选择出的电压(共计2 个)。而且，在电路块43a中，根据位组N，选择译码器块12A1 (第1 32电压电平所对应的区间)和除此以外的译码器块，在位组N选择译码器块12A1时，2个输入电压分别被输出到端子T1、T2。在本实施例中，根据图27，译码器块12Α1的区间和除此以外的选择可以用D7、D6、 D5的3位来选择，位组N为8位数据中的3位数据D7、D6、D5。而且，在(D7，D6，D5) = (0,0,0)时，电路块43a将2个电压分别输出到端子Tl、 T2，在不为(0，0，0)时不输出到端子Tl、T2。接下来，对译码器块12A2进行说明。译码器块12A2是第225 256电压电平所对应的4输出区间的8份的译码器块，可以成为与译码器块12A1同样的构成。对于所输入的位组L、M、N，也可以设为与译码器块12A1同样的分配。译码器块12A2与译码器块12A1的不同点仅在于向译码器块的输入电压和电路块43a中的位数据(D7，D6，D5)的选择内容。若具体地说明不同点，则对于输入电压，向译码器块12A2中的第1电路块41a输入第225 228电压电平所对应的区间的输入电压V225
45及，向第2电路块41a输入第2 232电压电平所对应的输入电压及V232，以下到第8电路块41a为止都是同样的。另外，电路块43a中的位数据(D7，D6，D5)的选择内容，根据图27，在(D7，D6，D5) = (1,1,1)时将2个输入电压分别输出到端子Tl、T2，而在 (1,1,1)以外时不输出到端子Tl、T2。接着，对译码器块12A3进行说明。译码器块12A3是第33 224电压电平所对应的16输出区间的12份的译码器块，在图25的译码器块12A中，为m = 4、S = 12的构成。因此，译码器块12A3由第1 第12电路块41b、第1及第2电路块42b、电路块 43b构成。在译码器块12A3中，对于第1 第12电路块41b，向第1电路块41b输入第33 48电压电平所对应的区间的4个输入电压V033、V036、V045及V048，向第2电路块41b输入第49 64电压电平所对应的区间的4个输入电压V049、V052、V061、V064,以下同样， 对第12电路块41b输入第209 224电压电平所对应的区间的4个输入电压V209、V212、 V22UV2240而且，在各电路块41b中，根据位组L，从各区间的4个输入电压中选择输出也包含重复在内的2个电压。因此，位组L可以是4位，可以设为8位数据中的4位数据(D3，D2， D1，D0)。并且，各电路块41b为与图11同样的输入输出对应关系，可以采用图12、图13的构成等。此外，对于第1及第2电路块42b，向第1电路块42b输入由第1 第12电路块 41b的每个选择出的2个电压的一方电压(共计12个)，向第2电路块42b输入由第1 第12电路块41b的每一个选择出的2个电压的另一方电压(共计12个)。并且，在各电路块42b中，根据位组M，从12个输入电压中选择输出某区间的1个电压。此时，位组M是从译码器块12A3的12个区间中选择上述某区间的位。因此，位组M 需要4位，设为8位数据中的4位数据(D7，D6，D5，D4)。而且，各电路块42b可以对图M 所示的淘汰晋级型的构成等进行最佳化来使用。另外，电路块4 输入由2个电路块42b的每一个选择出的电压(共计2个)。而且，在电路块4 中，根据位组N，选择译码器块12A3 (第33 2 电压电平所对应的区间) 和除此以外的译码器块，在位组N选择译码器块12A3时，2个输入电压分别被输出到端子 T1、T2。在图观所示的例子中，译码器块12Α3和除此以外的选择可以用D7、D6、D5的3位来选择，位组N为8位数据中的3位数据D7、D6、D5。而且，在3位数据(D7，D6，D5) = (0,0,0), (1,1,1)以外时，选择译码器块12A3， 电路块4 将2个输入电压分别输出到端子Tl、T2。并且，在图28中，可以省略电路块43b，也可以构成为将由2个电路块42b的每一个选择出的电压(共计2个)分别输出到端子T1、T2的构成。这是因为输入到电路块43b 的3位数据(D7，D6，D5)包含于输入到电路块42b的4位数据(D7，D6，D5，D4)，在电路块 42b中，已经进行了译码器块12A3与除此以外的选择。图四是根据图沈来构成实现图27的输入输出对应关系的其他译码器12的例子。 即使在图四中，也与图沈同样，示出图18所示的数据驱动器的灰度等级电压产生电路14 及1输出对应的译码器12、放大电路13的构成。
在图四中，译码器12由8个第1 32电压电平所对应的4输出区间的译码器块 12BU8个第225 256电压电平所对应的4输出区间的译码器块12B2和12个第33 2 电压电平所对应的16输出区间的译码器块12B3的3个译码器块构成。而且，4输出区间与图28同样，将连续的区间作为一个整体由2个译码器块12B1、12B2来构成。另外，位组L、M、N是从输入到译码器12的1输出对应的8位数据信号(D7 DO) 中进行选择所需的位数也包含重复在内而被分配的。而且，8位数据信号(D7 DO)的每一位都与其反相信号(D7B DOB)成对，但在图中省略反相信号。接着，对图四的各译码器块进行说明。译码器块12B1是第1 32电压电平所对应的4输出区间的8份的译码器块，在图沈的译码器块12B中，为m = 2、S = 8的构成。 因此，译码器块12B1由第1及第2电路块52a、电路块51a、电路块53a构成。在译码器块12B1中，对于第1及第2电路块52a，向第1电路块5 输入8个各区间的区间内第1电压电平的输入电压V001、V005、…、(共计8个)，向第2电路块52a 输入8个各区间的区间内第4电压电平的输入电压V004、V008、…，V032 (共计8个)。并且，在各电路块52a中，根据位组M，分别从8个输入电压中选择输出某个区间的1个电压。此时，位组M为从译码器块12B1的8个区间选择上述某个区间的位。因此， 位组M可以是3位，可以设为8位数据中的3位数据(D4、D3、D2)。并且，各电路块4 可以对图M所示的淘汰晋级型的构成等进行最佳化来使用。另外，电路块51a输入由第1及第2电路块52a的每一个选择出的电压(共计2 个)。而且，在电路块51a中，根据位组L，从2个输入电压中选择输出也包含重复在内的2 个电压。因此，位组L可以是2位，也可以设为8位数据中的2位数据Dl、DO。而且，电路块51a为与图7同样的输入输出对应关系，可以采用图8的构成等。此外，电路块53a输入由电路块51a选择出的2个电压。而且，在电路块53a中， 根据位组N，选择译码器块12B1(第1 32电压电平所对应的区间)和除此以外的译码器块，在位组N选择译码器块12B1时，2个输入电压分别被输出到端子T1、T2。在本实施例中，根据图27，译码器块12Β1的区间和除此以外的选择可以用D7、D6、 D5的3位来选择，位组N为8位数据中的3位数据D7、D6、D5。而且，在(D7，D6，D5) = (0， 0,0)时，电路块53a将2个电压分别输出到端子T1、T2，在不为(0，0，0)时不输出到端子 Τ1、Τ2。接下来，对译码器块12Β2进行说明。译码器块12Β2是第225 256电压电平所对应的4输出区间的8份的译码器块，可以成为与译码器块12Β1同样的构成。对于所输入的位组L、Μ、N,也可以设为与译码器块12Β1同样的分配。译码器块12Β2与译码器块12Β1的不同点仅在于向译码器块的输入电压和电路块53a中的位数据(D7，D6，D5)的选择内容。若具体地说明不同点，则对于译码器块12B2 中的输入电压，向第1电路块5 输入译码器块12B2的各区间的区间内第1电压电平的输入电压V225、V2^、…、V253等共计8个，向第2电路块5 输入译码器块12B2的各区间的区间内第4电压电平的输入电压V2^、V232、…、V256等共计8个。另外，电路块53a中的3位数据(D7，D6，D5)的选择内容，根据图27，在(D7，D6， D5) = (1,1,1)时，电路块53a将2个输入电压分别输出到端子Tl、T2，而在(1,1,1)以外时不输出到端子Tl、T2。接着，对译码器块12B3进行说明。译码器块12B3是第33 224电压电平所对应的16输出区间的12份的译码器块，在图沈的译码器块12B中，为m = 4、S = 12的构成。 因此，译码器块12B3由第1 第4电路块52b、电路块51b、电路块5 构成。对于译码器块12B3的第1 第4电路块52b，向第1电路块52b输入12个各区间的区间内第1电压电平的输入电压V033、 V049、...、V209(共计 12 个)；向第2电路块52b输入12个各区间的区间内第4电压电平的输入电压V036、 V052、...、V212(共计 12 个)；向第3电路块52b输入12个各区间的区间内第13电压电平的输入电压V045、 V061、...、V221(共计 12 个)；向第4电路块52b输入12个各区间的区间内第16电压电平的输入电压V048、 V064、...、V224(共计 12 个)。而且，在各电路块52b中，根据位组M，分别选择输出12个输入电压中的某个区间的电压(1个)。此时，位组M是从译码器块12B3的12个区间中选择上述某区间的位。因此，位组 M需要4位，设为8位数据中的4位数据(D7，D6，D5，D4)。而且，各电路块52b可以对图M 所示的淘汰晋级型的构成等进行最佳化来使用。另外，电路块51b输入由第1 第4电路块52b选择出的电压(共计4个)。而且，在电路块5Ib中，根据位组L，从4个输入电压中选择输出也包含重复在内的 2个电压。因此，位组L可以是4位，可以设为8位数据中的4位数据(D3，D2，D1，D0)。并且，各电路块51b为与图11同样的输入输出对应关系，可以采用图12、图13的构成等。
另外，电路块5 输入由电路块51b选择出的2个电压。而且，在电路块53b中， 根据位组N，选择译码器块12B3(第33 224电压电平所对应的区间)和除此以外的译码器块，在位组N选择译码器块12B3时，2个输入电压分别被输出到端子Tl、T2。在本实施例中，根据图27，译码器块12B3的区间和除此以外的选择可以用D7、D6、 D5的3位来选择，位组N为8位数据中的3位数据D7、D6、D5。而且，在3位数据(D7，D6， D5) = (0,0,0), (1,1,1)以外时，电路块5 将2个输入电压分别输出到端子Tl、T2。并且，在图四所示的构成中，可以省略电路块5 。即，可以构成为将由电路块51b 的每一个选择出的2个电压分别输出到端子T1、T2。这是因为译码器块12Β1、12Β2、12Β3 分别对应于m = 2、2、4，在m最大的译码器块12B3中，输入到电路块53b的3位数据(D7， D6，D5)包含于输入到电路块52b的4位数据(D7，D6，D5，D4)中。由此，即使省略电路块 53b，在电路块52b中也已经进行了译码器块12B3与除此以外的选择，同时在m较小的译码器块12B1或译码器块12B2的电路块51a中，可以防止无意识的端子T1、T2间的短路。以下对译码器块12Β1或译码器块12Β2的电路块51a中的无意识的端子T1、T2间的短路进行说明。而且，为了使说明容易，在图四中，假设能够省略输入位组N的电路块 53a、53b0此时，电路块51a、51b的2个输出端子分别直接连接到端子T1、T2。在此，作为电路块51a，可以采用图8的构成，电路块51b可以分别采用图12、图13的构成。在图8中，有时由于2位数据(Dl，DO)的值，端子Tl、T2短路；在图12、图13中，有时由于4位数据 (D3，D2，D1，D0)的值，端子 Tl、T2 短路。参照图27，在译码器块12B1或12B2中，在2位数据(D1，D0) = (0,0),(1,1)时，
在电路块51a中Tl与T2短路。另一方面，在译码器块12B3 中，在 4 位数据(D3，D2，Dl，DO) = (0,0,0,0), (0,0, 1，1)、(1,1,0,0), (1,1,1,1)时，在电路块 51b 中 Tl 与 T2 短路。因此，在译码器块12B3中，即使在上述以外的4位数据(D3，D2，D1，D0)的值之时， 也有时发生译码器块12B1或12B2所导致的端子Tl与T2的短路，产生误输出。例如，在4 位数据(D3，D2，D1，D0) = (0,1,0,0)时，在译码器块12B3中Tl与T2虽然没有短路，但在译码器块12B1及译码器块12B2中，由于上述4位数据中的低位2位(D1，D0)满足条件，故短路。这样，在图29中，在打算输出第37灰度等级(D7，D6，D5，D4，D3，D2，Dl, DO) = (0， 0,1,0,0,1,0,0)时，由于不管译码器块12B3中的输出电压在Tl与T2不同(V(Tl) = V033 ； V(T2) = V045)，在译码器块12B1及译码器块12B2中发生短路，故供给到端子Tl与T2的电压成为无意识的电压。另一方面，在译码器块12B1或译码器块12B2中，译码器块12B3的端子Tl与T2 的短路所导致的误输出不会产生。这是因为在电路块51b中，端子Tl与T2短路时，即使在电路块51a中，也成为端子Tl与T2短路的条件。因此，在具有多个m值不同的译码器块的情况下，为了防止端子Tl与T2的短路而导致的误输出，虽然能够省略m最大的译码器块的输入位组N的电路块，但需要设置除此以外的译码器块的输入位组N的电路块。接着，对图28、图四所示的构成中的元件数进行说明。在图观、图四中，在作为电路块41a、51a，采用图8的构成(晶体管数4)；作为电路块41b、51b，采用图12或图13的构成(晶体管数12)；作为电路块42a、52a，采用8输入的淘汰晋级型译码器(晶体管数14)；作为电路块42b、52b，采用12输入的最佳化过的淘汰晋级型译码器(晶体管数 24)的情况下，图观的译码器12的晶体管数为276，图四的译码器12的晶体管数为184。虽然根据区间的设定，译码器的元件数不同，但从上述元件数的比较也可以知道 一般来说图四的译码器的构成与图观的译码器的构成相比，晶体管数少，节省面积。进一步对本发明的变形例进行说明。在上述说明中，对图1的放大电路13输出将分别选择输出到端子Tl、T2的电压V(Tl)、V(T2)内插为1对2的电压的实施例进行说明。 但是，本发明并不只限于上述构成，例如也可以构成为从一个端子串行输入2个输入电压 V(Tl)、V(T2)，由于可以进一步削减元件数。以下对将2个输入电压串行输入到放大电路时的构成及其效果进行说明。图33是表示本发明的实施方式的一个构成的图，是表示采用了串行输入2个输入电压的放大电路的数字模拟转换器(DAC)的构成的图。参照图33，该DAC是根据I位数字数据，最大能够输出4K个电压电平的DAC，构成为包括参考电压产生电路M、译码器22、数据输入控制电路26和放大电路23。
参考电压产生电路M生成2K个(m = 2K)参考电压V(l)、V(2)、…、V(2K)，并输入到译码器22。在参考电压V(l)、VO)、…、V(2K)根据(1)式而被设定的情况下，4K个电压电平成为各电平等间隔的线性输出。参考电压产生电路M例如由向两端供给了规定电压的电阻串构成，可以采用从电阻串的各抽头(tap)取出电压的构成等。另外，也可以从各抽头，用电压跟随器构成的放大器等进行放大输出。数据输入控制电路沈是在数字数据被并行输入的情况下变换为串行输入的电路。而且，在图33以后的说明中，将I位的数字数据信号记为(B(2K), B(2K-1),…，B3， B2，B1)。这与图1 图32中的数字数据(DQK-1)，DQK-2)，…，D2，Dl，DO)对应。数据输入控制电路26输入2K位的数字数据信号(B (2K)，B (2K-1)，…，B3，B2, Bi)，分为从MSB 到LSB被序列化的I位的数字数据信号的第偶数位信号(BQK)，…，B4，B2)的组和第奇数位信号(BQK-1)，-,B3,B1)的组的位组，根据控制信号2，按各位组的K位数据进行串行输出。译码器22按数据输入控制电路沈以相同的定时输入的K位数据，从2K个参考电压V(1)、V(2)、...、V(2K)中分别选择1个，串行输出到端子TO。放大电路23具备保持串行输出到端子TO的2个电压(设为V(Tl)、V(T2))的至少一方电压的电容，放大输出将2个电压内插为规定比率(1对幻的电压。该动作控制根据控制信号1来进行。如上所述，图33的DAC是在图1中将2个电压经由2个端子T1、T2而被并行输入到放大电路13的构成，变更为经由1个端子TO而被串行输入的构成的DAC。因此，参考电压数或输出电压电平数与上述实施例没有任何变化。但是，图33的译码器22由于从图1 的译码器12选择输出到端子Τ1、Τ2的任一方所需的晶体管是不需要的，故元件数变为1/2， 可以比图1的DAC节省面积。对于图33的数据输入控制电路沈、译码器22、放大电路23的构成，以下详细说明。图34(A)是表示图33的放大电路23的构成例的图，是表示变更了图4的构成的图。图4的放大电路通过保持在设定为2对1的比率的电容Cl、C2中的电荷的重新结合， 从而可以放大输出将端子Τ1、Τ2的电压V(T1)、V(T2)内插为1对2的比率的电压。而且， 图4的开关SB1、SB2可以仅是其中一方。图34(A)是将图4的放大电路的端子T1、T2共同连接而作为端子Τ0，取消了开关SBl的构成。图34⑶是图34㈧的放大电路中的1数据输出期间(tl t3)中的开关SA1、 SA2、SB2的接通、断开控制的时间图。在期间tl，若接通开关SA1、断开开关SA2、SB2，则此时输入到端子TO的电压被保持在电容Cl中，若将该电压设为V (Tl)，则由电压跟随器Al放大输出电压V(Tl)。在期间t2，若接通开关SA2、断开开关SA1、SB2，则此时输入到端子TO 的电压被保持在电容C2中，将该电压设为V(T2)。另一方面，即使开关SAl变为断开，保持在电容Cl中的电压V(Tl)也被继续保持。在期间t3，若接通开关SB2、断开开关SA1、SA2， 则通过保持在电容C1、C2中的电荷的重新结合，电压跟随器Al的非反相输入端子⑴的电压变为将电压V(Tl)内插为1对2的比率的电压，该电压被放大输出。S卩，图34㈧的放大电路是将图4的2个输入电压V(Tl)、V(T2)分别在期间tl、 t2串行输入的放大电路。而且，在调换输入电压V(Tl)、V(D)的输入顺序的情况下，通过调换开关SA1、SA2的接通、断开控制的定时就能够实现。
图35㈧是表示图33的放大电路23的其他构成例的图，是变更了图5的构成。参照图35 (A)，该放大电路是将图5的放大电路的端子T2作为端子T0，将开关SW41连接在端子TO、Tl之间，将电容C41连接在端子Tl与电源电压VSS之间的构成。另外，放大器112 能够采用图5、图6的任一方，在图35(A)中表示采用了图6的放大器112的构成。其他构成与图5相同。图35⑶是在图35㈧中、1数据输出期间(tl t2)中的开关SW41的接通、断开控制的时间图。在期间tl，若接通开关SW41，则此时输入到端子TO的电压被保持在电容 C41中，若将该电压设为V(Tl)，则电压V (Tl)被输入到差动对(101，102)、(103，104)、(105， 106)的非反相输入端子(晶体管101、103、105的栅极)，电压V(Tl)作为输出电压Vout而被放大输出。在期间t2，若断开开关SW41，则此时输入到端子TO的电压被输入到差动对 (101,102)的非反相输入端子(晶体管101的栅极)，将该电压设为V(T2)。另一方面，向差动对(103，104)、(105，106)的非反相输入端子(晶体管103、105的栅极)直接输入由电容 C41保持的电压V(Tl)。因此，在期间t2，图35⑶变为与图5等效，将电压V(Tl)、V(T2)内插为1对2的比率的电压作为输出电压Vout来输出。S卩，图35㈧所示的构成是将图5的2个输入电压V(Tl)、V(T2)分别在期间tl、 t2串行输入的放大电路。而且，在调换输入电压V(Tl)、V(D)的输入顺序的情况下，通过构成为将端子Tl设为端子T0，将开关SW41连接在端子T0、T2之间，将电容C41连接在端子Τ2与电源电压VSS之间，从而能够实现。接下来，对图33的数据输入控制电路沈和译码器22的构成进行说明。图36是相对于I位数字数据信号(BOK-l)，B^(-2)，…，Β3，Β2，Β1)的数据输入控制电路沈与译码器22的构成例。参照图36，数据输入控制电路沈将I位数字数据并行输入，按位数据B QL-1)、 B(2L)(其中L是1到K的正数)的每两位成对，每一对具有1个输出端。奇数位的数据 B(2L-1)的输入端经由开关821、823、…、825而与输出端连接，偶数位的数据B QL)的输入端经由开关822、824、…、拟6而与输出端连接。各开关按偶数位组(B QK)，…，B4，B2) 及奇数位组(B(2K-1),…，B3，B1)，根据控制信号2来控制。从数据输入控制电路沈，按偶数位组的K位数字数据或奇数位组的K位数字数据，顺次输出到译码器22。译码器22可以采用根据来自数据输入控制电路沈的K位数字数据，从2K个参考电压(V(I) V(2K))向端子TO选择输出1个电压的任意译码器。在图36中虽然省略一部分，但示出与图M同样的淘汰晋级型译码器的构成。2Κ个参考电压根据(1)式来设定，按照电平低的顺序，从V(I)向VQk)顺次分配。而且，若将根据偶数位组(BQK)，…，Β4，Β2) 的数据而向端子TO选择输出的电压设为V(Tl)，将根据奇数位组(Β(2Κ-1),...,Β3,Β1)的数据而向端子TO选择输出的电压设为V(T2)，则根据控制信号2，向端子TO串行输出2个电压 V(T1)、V(T2)。在图36所示的构成中，译码器22以偶数位组及奇数位组而被共有，因此，不仅是 I位的数字数据输入，也可以设为K位的译码器构成，可以大幅度削减元件数。在以下说明这种构成是可能的理由。首先，对I位，针对K = 2的情况进行确认。图39是表示图11的4位数据(D3， D2，D1，D0)相对的输入输出电平对应关系的图。图39对4位数据(B4，B3，B2，Bi)进行了改写，另外使电压A、B、C、D也与电压电平对应并在电平数上附加记号V来表示。参照图 39，是根据4位数据(B4，B3，B2，B1)选择输出16个电压电平时的输入输出电平对应图。此时，参考电压数最小可以为4个，若将这4个参考电压分别设为第1、第4、第13、第16电平 V01、V04、V13、V16，则可以将16个电压电平设为线性输出。另外，图40是表示将图39所对应的各参考电压作为电压V(Tl)、V(T2)而选择输出时的位数据的选择条件的图。参照图40，电压V(Tl)的选择根据第偶数个位信号(B4， B2)来进行，电压V(D)的选择根据第奇数个位信号(B3，B1)来进行，选择相同的参考电压时的各个数据相等。因此，用第偶数个位信号(B4，B2)选择4个参考电压时的电路和用第奇数个位信号(B3，Bi)选择4个参考电压的电路是等效的，在将各个位信号串行输入的情况下，可以共有化选择参考电压的电路。这并未限于K = 2的情况，对于K为所有正数的情况都成立。关于该原理，以下进行说明。如已经说明的，在输出电压Vout是将电压V(Tl)、V(T2)内插为1对2时，以下的
关系成立。Vout = {2 · V (Tl) +V (T2)} /3... (2)另外，对于I位数据，根据2K个参考电压来进行4Κ个线性电压输出的情况下，以式⑴来设定2Κ个参考电压VKEF。将式⑴改写为下式(3)。Vrep =1 + (ε0·4°)+ (^1 ·41)+ fc-42)+... + (ε^ ·4[丨)
K^1 /... (3)=\ + ^(εχ·4χ)
X=O式中，εχ = 0，3此外，在数字数据为I位数据时，输出电压Vout的1 4K电平，若采用I位的2 进制 WK-I ‘ cK-I ‘ bK-2' cK-2，…，b1 C1, b。，c0),贝Ij可以表示为 Vout = 1 + (C。. 2。)+ (b。. 21)+ (C1 .22)+ (I)1 .23)+ .…+(Ck4 .2.1))+ (bK4 .22(K"1)+1) κ-1 ,权利要求
1.一种数字模拟变换电路，其特征在于，包括选择电路，其输入电压值互不相同的m个参考电压，将通过数据输入端子输入的观位数字数据信号作为选择信号，从所述m个参考电压中选择2个相同或不同的参考电压并输出到第1、第2端子，其中m = 2K，K为2以上的正整数；和放大电路，其输入供给到所述第1、第2端子的电压，从输出端子输出以1 2或2 1 的内分比内分了所述第1、第2端子的电压而成的电压；将所述第1至第2Κ参考电压分别设为等间隔的第1至第4Κ电平的电压之中的第{1+ Ei1 X 4(κ—1) +a2 X 4(K_2) +a3X 4(K_3)+... + X 4(Μ)}电平，式中 、a2、ει3、...、εικ 取 0 或 3，根据所输入的由至少2Κ位构成的所述数字数据信号，从所述输出端子输出从所述第1 电平到第4Κ电平为止的共计4Κ个互不相同电平的电压中的一个电压。
2.根据权利要求1所述的数字模拟变换电路，其特征在于，从所述输出端子输出的所述4Κ个电压是均等间隔的电压。
3.根据权利要求1所述的数字模拟变换电路，其特征在于，所述m为4，所述K为2，所述选择电路输入电压值互不相同的第1至第4参考电压(A、B、C、D)，根据所述选择信号，向所述第1、第2端子供给第1、第1参考电压(A、A)、 第1、第2参考电压(A、B)、 第2、第1参考电压(B、A)、 第2、第2参考电压(B、B)、 第1、第3参考电压(A、C)、 第1、第4参考电压(A、D)、 第2、第3参考电压(B、C)、 第2、第4参考电压(B、D)、 第3、第1参考电压(C、A)、 第3、第2参考电压(C、B)、 第4、第1参考电压(D、A)、 第4、第2参考电压(D、B)、 第3、第3参考电压(C、C)、 第3、第4参考电压(C、D)、 第4、第3参考电压(D、C)、第4、第4参考电压(D、D)中的任一对，从所述输出端子最大能够输出42个互不相同的电压电平。
4.根据权利要求3所述的数字模拟变换电路，其特征在于，所述选择电路构成为根据成为所述选择信号的第1至第4信号的共计4位，选择所述第1至第4参考电压，并输出到所述第1、第2端子；具有多个开关，其控制所述第1至第4参考电压的供给端子的每一个与所述第1、第2 端子的每一个之间的连接；所述第1参考电压的供给端子经由分别向控制端子输入所述第2信号的互补信号与所述第4信号的互补信号的2个开关，而与所述第1端子连接；所述第1参考电压的供给端子经由分别向控制端子输入所述第1信号的互补信号与所述第3信号的互补信号的2个开关，而与所述第2端子连接；所述第2参考电压的供给端子经由分别向控制端子输入所述第2信号与所述第4信号的互补信号的2个开关，而与所述第1端子连接；所述第2参考电压的供给端子经由分别向控制端子输入所述第1信号与所述第3信号的互补信号的2个开关，而与所述第2端子连接；所述第3参考电压的供给端子经由分别向控制端子输入所述第2信号的互补信号与所述第4信号的2个开关，而与所述第1端子连接；所述第3参考电压的供给端子经由分别向控制端子输入所述第1信号的互补信号与所述第3信号的2个开关，而与所述第2端子连接；所述第4参考电压的供给端子经由分别向控制端子输入所述第2信号与所述第4信号的2个开关，而与所述第1端子连接；所述第4参考电压的供给端子经由分别向控制端子输入所述第1信号与所述第3信号的2个开关，而与所述第2端子连接。
5.根据权利要求3所述的数字模拟变换电路，其特征在于，所述选择电路构成为根据成为所述选择信号的第1至第4信号的共计4位，选择所述第1至第4参考电压，并输出到所述第1、第2端子；其中备有第1及第2开关，其连接在所述第1端子与所述第1参考电压的供给端子之间，并将所述第2信号的互补信号与所述第4信号的互补信号分别输入到控制端子；第3及第4开关，其连接在所述第2端子与所述第1参考电压的供给端子之间，并将所述第1信号的互补信号与所述第3信号的互补信号分别输入到控制端子；第5及第6开关，其连接在所述第1端子与所述第2参考电压的供给端子之间，并将所述第2信号与所述第4信号的互补信号分别输入到控制端子；第7及第8开关，其连接在所述第2端子与所述第2参考电压的供给端子之间，并将所述第1信号与所述第3信号的互补信号分别输入到控制端子；第9开关，其连接在所述第1及第2开关的连接点与所述第3参考电压的供给端子之间，并将所述第4信号输入到控制端子；第10开关，其连接在所述第3及第4开关的连接点与所述第3参考电压的供给端子之间，并将所述第3信号输入到控制端子；第11开关，其连接在所述第5及第6开关的连接点与所述第4参考电压的供给端子之间，并将所述第4信号输入到控制端子；第12开关，其连接在所述第7及第8开关的连接点与所述第4参考电压的供给端子之间，并将所述第3信号输入到控制端子。
6.根据权利要求3所述的数字模拟变换电路，其特征在于，所述选择电路构成为根据成为所述选择信号的第1至第4信号的共计4位，选择所述第1至第4参考电压，并输出到所述第1、第2端子；其中备有第1及第2开关，其连接在所述第1参考电压的供给端子与所述第1端子之间，并将所述第2信号的互补信号与所述第4信号的互补信号分别输入到控制端子；第3及第4开关，其连接在所述第1参考电压的供给端子与所述第2端子之间，并将所述第1信号的互补信号与所述第3信号的互补信号分别输入到控制端子；第5开关，其连接在所述第2参考电压的供给端子与所述第1及第2开关的连接点之间，并将所述第2信号输入到控制端子；第6开关，其连接在所述第2参考电压的供给端子与所述第3及第4开关的连接点之间，并将所述第1信号输入到控制端子；第7及第8开关，其连接在所述第3参考电压的供给端子与所述第1端子之间，并将所述第2信号的互补信号与所述第4信号分别输入到控制端子；第9及第10开关，其连接在所述第3参考电压的供给端子与所述第2端子之间，并将所述第1信号的互补信号与所述第3信号分别输入到控制端子；第11开关，其连接在所述第4参考电压的供给端子与所述第7及第8开关的连接点之间，并将所述第2信号输入到控制端子；第12开关，其连接在所述第4参考电压的供给端子与所述第9及第10开关的连接点之间，并将所述第1信号输入到控制端子。
7.根据权利要求3所述的数字模拟变换电路，其特征在于，所述第1、第2端子的一方输入电压的2倍电压与所述第1、第2端子的另一方输入电压之和是所述输出电压的3倍的关系，将所述第1至第4参考电压分别设为等间隔的第1至第16电平的电压中的第1、第4、 第13、第16电平，在所述选择电路中，输出以选择所述第1、第1参考电压(A、A)的对而获得的输出电压和选择所述第4、第4参考电压(D、D)的对而获得的输出电压为两端的共计16个电平的电压。
8.根据权利要求1所述的数字模拟变换电路，其特征在于，所述m为8，所述K为3，所述选择电路输入电压值互不相同的第1至第8参考电压(A、B、C、D、E、F、G、H)，根据所述选_信号，向所述第1、第2端子供第1、第1参考电压(A、A)、第1、第2参考电压(A、B)、第2、第1参考电压(B、A)、第2、第2参考电压(B、B)、第1、第3参考电压(A、C)、第1、第4参考电压(A、D)、第2、第3参考电压(B、C)、第2、第4参考电压(B、D)、第3、第1参考电压(C、A)、第3、第2参考电压(C、B)、第4、第1参考电压(D、A)、第4、第2参考电压(D、B)、第3、第3参考电压(C、C)、第3、第4参考电压(C、D)、第4、第3参考电压(D、C)、第4、第4参考电压(D、D)、第1、第5参考电压(A、E)、第1、第6参考电压(A、F)、第2、第5参考电压(B、E)>第2、第6参考电压(B、F)、第1、第7参考电压(A、G)、第1、第8参考电压(A、H)、第2、第7参考电压(B、G)、第2、第8参考电压(B、H)、第3、第5参考电压(C、E)、第3、第6参考电压(C、F)、第4、第5参考电压(D、E)、第4、第6参考电压(D、F)、第3、第7参考电压(C、G)、第3、第8参考电压(C、H)、第4、第7参考电压(D、G)、第4、第8参考电压(D、H)、第5、第1参考电压(E、A)、第5、第2参考电压(E、B)、第6、第1参考电压(F、A)、第6、第2参考电压(F、B)、第5、第3参考电压(E、C)、第5、第4参考电压(E、D)、第6、第3参考电压(F、C)、第6、第4参考电压(F、D)、第7、第1参考电压(G、,A)、第7、第2参考电压(G、,B)>第8、第1参考电压(H、,A)、第8、第2参考电压(H、,B)、第7、第3参考电压(G、,C)、第7、第4参考电压(G、.D)、第8、第3参考电压(H、.C)、第8、第4参考电压(H、.D)、第5、第5参考电压(E、.E)>第5、第6参考电压(E’.F)、第6、第5参考电压(F’.E)、第6、第6参考电压(F’.F)、第5、第7参考电压(E-第5、第8参考电压(E、H)、第6、第7参考电压(F、G)、 第6、第8参考电压(F、H)、 第7、第5参考电压(G、E)、 第7、第6参考电压(G、F)、 第8、第5参考电压(H、E)、 第8、第6参考电压(H、F)、 第7、第7参考电压(G、G)、 第7、第8参考电压(G、H)、 第8、第7参考电压(H、G)、第8、第8参考电压(H、H)中的任一对，从所述输出端子最大能够输出43个互不相同的电压电平。
9.根据权利要求8所述的数字模拟变换电路，其特征在于，所述选择电路构成为根据成为所述选择信号的第1至第6信号的共计6位，选择所述第1至第8参考电压，并输出到所述第1、第2端子；具有多个开关，其控制所述第1至第8参考电压的供给端子的每一个与所述第1、第2 端子的每一个之间的连接；所述第1参考电压的供给端子经由分别向控制端子输入所述第2信号的互补信号、所述第4信号的互补信号与所述第6信号的互补信号的3个开关，而与所述第1端子连接；所述第1参考电压的供给端子经由分别向控制端子输入所述第1信号的互补信号、所述第3信号的互补信号与所述第5信号的互补信号的3个开关，而与所述第2端子连接；所述第2参考电压的供给端子经由分别向控制端子输入所述第2信号、所述第4信号的互补信号与所述第6信号的互补信号的3个开关，而与所述第1端子连接；所述第2参考电压的供给端子经由分别向控制端子输入所述第1信号、所述第3信号的互补信号与所述第5信号的互补信号的3个开关，而与所述第2端子连接；所述第3参考电压的供给端子经由分别向控制端子输入所述第2信号的互补信号、所述第4信号与所述第6信号的互补信号的3个开关，而与所述第1端子连接；所述第3参考电压的供给端子经由分别向控制端子输入所述第1信号的互补信号、所述第3信号与所述第5信号的互补信号的3个开关，而与所述第2端子连接；所述第4参考电压的供给端子经由分别向控制端子输入所述第2信号、所述第4信号与所述第6信号的互补信号的3个开关，而与所述第1端子连接；所述第4参考电压的供给端子经由分别向控制端子输入所述第1信号、所述第3信号与所述第5信号的互补信号的3个开关，而与所述第2端子连接；所述第5参考电压的供给端子经由分别向控制端子输入所述第2信号的互补信号、所述第4信号的互补信号与所述第6信号的3个开关，而与所述第1端子连接；所述第5参考电压的供给端子经由分别向控制端子输入所述第1信号的互补信号、所述第3信号的互补信号与所述第5信号的3个开关，而与所述第2端子连接；所述第6参考电压的供给端子经由分别向控制端子输入所述第2信号、所述第4信号的互补信号与所述第6信号的3个开关，而与所述第1端子连接；所述第6参考电压的供给端子经由分别向控制端子输入所述第1信号、所述第3信号的互补信号与所述第5信号的3个开关，而与所述第2端子连接；所述第7参考电压的供给端子经由分别向控制端子输入所述第2信号的互补信号、所述第4信号与所述第6信号的3个开关，而与所述第1端子连接；所述第7参考电压的供给端子经由分别向控制端子输入所述第1信号的互补信号、所述第3信号与所述第5信号的3个开关，而与所述第2端子连接；所述第8参考电压的供给端子经由分别向控制端子输入所述第2信号、所述第4信号与所述第6信号的3个开关，而与所述第1端子连接；所述第8参考电压的供给端子经由分别向控制端子输入所述第1信号、所述第3信号与所述第5信号的3个开关，而与所述第2端子连接。
10.根据权利要求8所述的数字模拟变换电路，其特征在于，所述选择电路构成为根据成为所述选择信号的第1至第6信号的共计6位，选择所述第1至第8参考电压，并输出到所述第1、第2端子；其中具有第1至第3开关，其连接在所述第1参考电压的供给端子与所述第1端子之间，分别向控制端子输入所述第2信号的互补信号、所述第4信号的互补信号与所述第6信号的互补信号；第4至第6开关，其连接在所述第1参考电压的供给端子与所述第2端子之间，分别向控制端子输入所述第1信号的互补信号、所述第3信号的互补信号与所述第5信号的互补信号；第7至第9开关，其连接在所述第2参考电压的供给端子与所述第1端子之间，分别向控制端子输入所述第2信号、所述第4信号的互补信号与所述第6信号的互补信号；第10至第12开关，其连接在所述第2参考电压的供给端子与所述第2端子之间，分别向控制端子输入所述第1信号、所述第3信号的互补信号与所述第5信号的互补信号；第13至第15开关，其连接在所述第3参考电压的供给端子与所述第1端子之间，分别向控制端子输入所述第2信号的互补信号、所述第4信号与所述第6信号的互补信号；第16至第18开关，其连接在所述第3参考电压的供给端子与所述第2端子之间，分别向控制端子输入所述第1信号的互补信号、所述第3信号与所述第5信号的互补信号；第19至第21开关，其连接在所述第4参考电压的供给端子与所述第1端子之间，分别向控制端子输入所述第2信号、所述第4信号与所述第6信号的互补信号；第22至第M开关，其连接在所述第4参考电压的供给端子与所述第2端子之间，分别向控制端子输入所述第1信号、所述第3信号与所述第5信号的互补信号；第25至第27开关，其连接在所述第5参考电压的供给端子与所述第1端子之间，分别向控制端子输入所述第2信号的互补信号、所述第4信号的互补信号与所述第6信号；第观至第30开关，其连接在所述第5参考电压的供给端子与所述第2端子之间，分别向控制端子输入所述第1信号的互补信号、所述第3信号的互补信号与所述第5信号；第31至第33开关，其连接在所述第6参考电压的供给端子与所述第1端子之间，分别向控制端子输入所述第2信号、所述第4信号的互补信号与所述第6信号；第34至第36开关，其连接在所述第6参考电压的供给端子与所述第2端子之间，分别向控制端子输入所述第1信号、所述第3信号的互补信号与所述第5信号；第37至第39开关，其连接在所述第7参考电压的供给端子与所述第1端子之间，分别向控制端子输入所述第2信号的互补信号、所述第4信号与所述第6信号；第40至第42开关，其连接在所述第7参考电压的供给端子与所述第2端子之间，分别向控制端子输入所述第1信号的互补信号、所述第3信号与所述第5信号；第43至第45开关，其连接在所述第8参考电压的供给端子与所述第1端子之间，分别向控制端子输入所述第2信号、所述第4信号与所述第6信号；第46至第48开关，其连接在所述第8参考电压的供给端子与所述第2端子之间，分别向控制端子输入所述第1信号、所述第3信号与所述第5信号； 关于将所述第3信号的互补信号共同输入到控制端子的开关， (aOl)所述第5及第11开关共有1个开关或由2个开关构成； (a02)所述第四及第35开关共有1个开关或由2个开关构成； 关于将所述第3信号共同输入到控制端子的开关， (a03)所述第17及第23开关共有1个开关或由2个开关构成； (a04)所述第41及第47开关共有1个开关或由2个开关构成； 关于将所述第4信号共同输入到控制端子的开关， (a05)所述第14及第20开关共有1个开关或由2个开关构成； (a06)所述第38及第44开关共有1个开关或由2个开关构成； 关于将所述第4信号的互补信号共同输入到控制端子的开关， (a07)所述第2及第8开关共有1个开关或由2个开关构成； (a08)所述第沈及第32开关共有1个开关或由2个开关构成； 关于将所述第5信号的互补信号共同输入到控制端子的开关， (a09)所述第6、第12、第18及第M开关共有1个开关；或(alO)所述第6及第12开关共有1个开关或由2个开关构成，所述第18及第M开关共有1个开关或由2个开关构成；关于将所述第5信号共同输入到控制端子的开关，(all)所述第30、第36、第42及第48开关共有1个开关；或(al2)所述第30及第36开关共有1个开关或由2个开关构成，所述第42及第48开关共有1个开关或由2个开关构成；关于将所述第6信号共同输入到控制端子的开关，(al3)所述第27、第33、第39及第45开关共有1个开关；或(al4)所述第27及第33开关共有1个开关或由2个开关构成，所述第39及第45开关共有1个开关或由2个开关构成；关于将所述第6信号的互补信号共同输入到控制端子的开关， (al5)所述第3、第9、第15及第21开关共有1个开关；或(al6)所述第3及第9开关共有1个开关或由2个开关构成，所述第15及第21开关共有1个开关或由2个开关构成。
11.根据权利要求8所述的数字模拟变换电路，其特征在于，所述选择电路构成为根据成为所述选择信号的第1至第6信号的共计6位，选择所述第1至第8参考电压，并输出到所述第1、第2端子；其中具有第1至第3开关，其连接在所述第1参考电压的供给端子与所述第1端子之间，分别向控制端子输入所述第2信号的互补信号、所述第4信号的互补信号与所述第6信号的互补信号；第4至第6开关，其连接在所述第1参考电压的供给端子与所述第2端子之间，分别向控制端子输入所述第1信号的互补信号、所述第3信号的互补信号与所述第5信号的互补信号；第7开关，其连接在所述第2参考电压的供给端子与所述第1及第2开关的连接点之间，并将所述第2信号输入到控制端子；第8开关，其连接在所述第2参考电压的供给端子与所述第4及第5开关的连接点之间，并将所述第1信号输入到控制端子；第9至第10开关，其连接在所述第3参考电压的供给端子与所述第2及第3开关的连接点之间，并将所述第2信号的互补信号与所述第4信号分别输入到控制端子；第11至第12开关，其连接在所述第3参考电压的供给端子与所述第5及第6开关的连接点之间，并将所述第1信号的互补信号与所述第3信号分别输入到控制端子；第13开关，其连接在所述第4参考电压的供给端子与所述第9及第10开关的连接点之间，并将所述第2信号输入到控制端子；第14开关，其连接在所述第4参考电压的供给端子与所述第11及第12开关的连接点之间，并将所述第1信号输入到控制端子；第15至第17开关，其连接在所述第5参考电压的供给端子与所述第1端子之间，并将所述第2信号的互补信号、所述第4信号的互补信号与所述第6信号分别输入到控制端子； 第18至第20开关，其连接在所述第5参考电压的供给端子与所述第2端子之间，并将所述第1信号的互补信号、所述第3信号的互补信号与所述第5信号分别输入到控制端子； 第21开关，其连接在所述第6参考电压的供给端子与所述第15及第16开关的连接点之间，并将所述第2信号输入到控制端子；第22开关，其连接在所述第6参考电压的供给端子与所述第18及第19开关的连接点之间，并将所述第1信号输入到控制端子；第23至第M开关，其连接在所述第7参考电压的供给端子与所述第16及第17开关的连接点之间，并将所述第2信号的互补信号与所述第4信号分别输入到控制端子；第25至第沈开关，其连接在所述第7参考电压的供给端子与所述第19及第20开关的连接点之间，并将所述第1信号的互补信号与所述第3信号分别输入到控制端子；第27开关，其连接在所述第8参考电压的供给端子与所述第23及第M开关的连接点之间，并将所述第2信号输入到控制端子；第观开关，其连接在所述第8参考电压的供给端子与所述第25及第沈开关的连接点之间，并将所述第1信号输入到控制端子。
12.根据权利要求8所述的数字模拟变换电路，其特征在于，所述第1、第2端子的一方输入电压的2倍电压与所述第1、第2端子的另一方输入电压之和是所述输出电压的3倍的关系，将所述第1至第8参考电压分别设为等间隔的第1至第64电平的电压中的第1、第4、 第13、第16、第49、第52、第61、第64电平，在所述选择电路中，输出以选择所述第1、第1参考电压(A、A)的对而获得的输出电压和选择所述第8、第8参考电压(H、H)的对而获得的输出电压为两端的共计64电平的电压。
13.根据权利要求1或2所述的数字模拟变换电路，其特征在于，所述放大电路具有 输出端及反相输入端连接在所述输出端子上的差动放大电路；一端连接在所述第1端子上的第1开关；连接在所述第1开关的另一端与所述差动放大电路的非反相输入端之间的第2开关； 一端连接在所述第2端子上的第3开关；连接在所述第3开关的另一端与所述差动放大电路的非反相输入端之间的第4开关； 连接在所述第1及第2开关的连接点与第1电源之间的第1电容；和连接在所述第3及第4开关的连接点与所述第1电源之间的第2电容。
14.根据权利要求13所述的数字模拟变换电路，其特征在于，在使所述第2及第4开关都断开，使所述第1及第3开关都接通的期间内，供给到所述第1及第2端子的电压经由所述第1及第3开关，分别储存在所述第1及第2电容中；接着，在使所述第1及第3开关都断开，使所述第2及第4开关都接通的期间内，由所述输出端子输出根据所述第1及第2电容的电容比的设定值而内分了所述第1及第2端子的电压后的电压。
15.根据权利要求1或2所述的数字模拟变换电路，其特征在于，所述放大电路具有 第1及第2差动对，其输入对的一方连接所述第1端子，另一方连接所述输出端子； 第3差动对，其输入对的一方连接所述第2端子，另一方连接所述输出端子； 分别向所述第1、第2、第3差动对供给电流的第1、第2、第3电流源；共同连接在所述第1至第3差动对的输出对上的负载电路；和连接在所述第1至第3差动对的共同输出对与所述输出端子之间的放大器。
16.根据权利要求1或2所述的数字模拟变换电路，其特征在于，所述放大电路具有 第1及第2差动对，其输入对的一方连接所述第1端子，另一方连接所述输出端子； 第3差动对，其输入对的一方连接所述第2端子，另一方连接所述输出端子；共同连接在所述第1至第3差动对上，向所述第1至第3差动对供给电流的第1电流源；共同连接在所述第1至第3差动对的输出对上的负载电路；和连接在所述第1至第3差动对的共同输出对与所述输出端子之间的放大电器。
17.根据权利要求1所述的数字模拟变换电路，其特征在于，所述选择电路构成为根据成为所述选择信号的第1至第观信号的共计观位的信号， 选择第1至第2K参考电压后输出到所述第1、第2端子，具备从第1列到第K列为止的电路块组，所述各电路块具有4个输入端子和2个输出端子，由所述4个输入端子接收电压信号，由所述2个输出端子输出根据2位信号而选择出的电压信号，所述第1列由21"个所述电路块构成，21"个所述电路块分别向4个输入端子中每两个共同连接的2个输入端输入所述第1至第2Κ参考电压的各两个，根据所述第1、第2信号分别选择2个电压信号后输出，第F列由2K_F个所述电路块构成，所述2〃个电路块分别向4个输入端子输入第F-I列的各两个电路块的输出电压，根据第2F-1、第2F信号，分别选择2个电压信号后输出，其中F为2到K的正整数，所述第K列的电路块组的2个输出电压信号被输出到所述第1、第2端子。
18.根据权利要求17所述的数字模拟变换电路，其特征在于，所述电路块针对所述4个输入端子、即第1至第4输入端子与所述2个输出端子、即第 1至第2输出端子， 具有分别插入所述第1及第3输入端子与所述第1输出端子之间，并根据所述2个位信号的一方信号而被进行接通/断开控制的2个开关；和分别插入所述第2及第4输入端子与所述第2输出端子之间，并根据所述2个位信号的另一方信号而被进行接通/断开控制的2个开关。
19.一种数据驱动器，根据所输入的数据信号来驱动数据线， 具备权利要求3至12中任一项所述的数字模拟变换电路， 所述数据信号用于被输入所述选择电路的所述选择信号。
20.一种显示装置用数据驱动器，包括生成多个电压电平的灰度等级电压产生电路； 根据视频数据，输出从所述多个电压电平选择出的至少2个电压的译码器电路；和输入从所述译码器电路输出的电压，并由输出端子输出与所述视频数据对应的电压的放大器，所述数据驱动器具备权利要求3至12中任一项所述的数字模拟变换电路， 所述译码器电路由所述数字模拟变换电路的所述选择电路构成，所述选择电路将来自所述灰度等级电压产生电路的多个电压电平作为所述多个参考电压接收，将所述视频数据作为所述选择信号输入，由输出端子输出所述视频数据所对应的电压的放大器由所述数字模拟变换电路的放大电路构成。
21.—种显示装置，其特征在于，具备 沿一个方向互相平行延伸的多根数据线；沿与所述一个方向垂直的方向互相平行延伸的多根扫描线； 在所述多根数据线与所述多根扫描线的交叉部配置为矩阵状的多个像素电极； 并具有多个晶体管，该多个晶体管对应于所述多个像素电极的每一个，漏极及源极的一方连接在对应的所述像素电极上，所述漏极及源极的另一方连接在对应的所述数据线上，栅极连接着对应的所述扫描线， 还包括分别向所述多根扫描线供给扫描信号的栅极驱动器；和分别向所述多根数据线供给输入数据所对应的灰度等级信号的数据驱动器；所述数据驱动器由权利要求20所述的显示装置用的数据驱动器构成。
22.—种显示装置，其特征在于，具备数据驱动器，其包含权利要求17或18所述的数字模拟变换电路；和显示面板；根据所述数据驱动器的输出信号，驱动所述显示面板的数据线。
23.一种数字模拟变换电路，以从能够输出的输出电压的下限到上限规定的输出电压的范围被分割为互不重叠的多个区间，包括选择电路，按照所述各区间，根据数字数据信号，选择1组与各区间对应的参考电压、 和输入所述参考电压而供给到第1、第2端子的2个电压；放大电路，由所述多个区间共有，输入供给到所述第1、第2端子的电压，从输出端子输出以1 2或2 1的内分比内分了所述第1、第2端子的电压而成的电压；在所述多个区间的至少一个区间中，所述参考电压为电压值互不相同的m个参考电压，其中m = 2K，K为2以上的正整数，从所述输出端子输出的电压为4Κ个，将所述m个参考电压分别设为等间隔的第1至第4K电平的电压之中的第{1+^X4 — “+ X4(1")+ X4(κ—3)+…+ X4(κ—10}电平，式中 、 、 、...、 取0 或 3，所述选择电路从所述m个参考电压的m的平方种组合中，根据所述数字数据信号中的 2K位信号，选择1组供给到所述第1、第2端子的电压的2个电压，根据所输入的由至少2K位构成的所述数字数据信号，从所述输出端子输出从所述第1 电平到第4K电平为止的共计4Κ个互不相同电平的电压中的一个电压。
24.根据权利要求23所述的数字模拟变换电路，其特征在于，所述多个区间中的某个区间内的相邻电压电平间隔，与其他区间内的相邻电压电平间隔不同。
25.一种数字模拟变换电路，其特征在于，具备生成电压值互不相同的mXS个参考电压的电路，其中m = 2K，K为2以上的正整数，S 为规定的正整数； 输出端子；至少一个译码器块，其输入所述mX S个参考电压和多位的数字数据信号，根据所述数字数据信号中、成为各自被预先确定的位字段的第1、第2、第3位组的值，将从所述mXS个参考电压中选择出的电压分别输出到第1及第2端子；放大电路，其输入由所述译码器块供给到所述第1及第2端子的电压，将以1 2或 21的内分比内分了所述第1及第2端子的电压后的电压从所述输出端子输出； 所述译码器块具有3级结构的电路块，所述第1级具备S个电路块，其将所输入的所述mX S个参考电压中、每m个参考电压作为输入，根据所述第1位组的值，从所述m个参考电压中选择包含重复在内的2个电压后输出；所述第2级具备将用所述第1级的S个电路块分别选择的2个电压的一方作为输入， 根据所述第2位组的值，从所输入的S个电压中选择1个电压后输出的电路块；和将用所述第1级的S个电路块分别选择的2个电压的另一方作为输入，根据所述第2位组的值，从所输入的S个电压中选择1个电压后输出的电路块；所述第3级具备输入由所述第2级的2个电路块分别选择输出的电压，根据所述第3 位组的值，以将所输入的2个电压分别供给到所述第1及第2端子或将其切断的方式进行控制的1个电路块，将输入到所述译码器块中的所述第1级的电路块的每一个中的所述m个参考电压分别设为等间隔的第1至第4K电平的电压之中的第{1+3-4(^)+334(0+334(1^+"-+aKX4(M)}电平，式中&1、ει2、&3、…、 取0或3，根据所述第1至第3位组的信号值，由所述输出端子输出m2XS个互不相同的电压电平中的任一个。
26.根据权利要求25所述的数字模拟变换电路，其特征在于，在所述第3位组的各位全部包含于所述第1位组和/或所述第2位组内时，省略所述第3级的电路块，成为将所述第 2级的2个电路块的输出分别供给到所述第1及第2端子的构成。
27.根据权利要求25所述的数字模拟变换电路，其特征在于， 具备3个所述译码器块，分别为第1至第3译码器块，所述数字数据信号由8位数字数据信号(D7、D6、D5、D4、D3、D2、D1、D0)构成， 所述第1及第2译码器块都将所述m设为2、将所述S设为8，分别输入16个参考电压， 将所述第1、第2、第3位组分别设为所述8位数字数据信号(D7、D6、D5、D4、D3、D2、D1、D0) 中的(DU DO), (D4、D3、D2)、(D7、D6、D5)，所述第3译码器块将所述m设为4、将所述S设为12，输入48个参考电压，将所述第1、 第2、第3位组分别设为所述8位数字数据信号(D7、D6、D5、D4、D3、D2、D1、D0)中的(D3、 D2、D1、D0)、(D7、D6、D5、D4)、(D7、D6、D5)，所述第1至第3译码器块各自的2个输出的一方共同连接在所述第1端子上， 所述第1至第3译码器块各自的2个输出的另一方共同连接在所述第2端子上， 根据所述8位数字数据信号，从所述输出端子能够输出256个互不相同的电压电平中的任一个。
28.根据权利要求27所述的数字模拟变换电路，其特征在于，省略所述第3译码器块的所述第3级电路块，将所述2个第2级电路块的输出分别连接在所述第1及第2端子上。
29.一种数字模拟变换电路，其特征在于，具备生成电压值互不相同的mXS个参考电压的电路，其中m= 2K，K为2以上的正整数，S 为规定的正整数； 输出端子；至少一个译码器块，其输入所述mX S个参考电压和多位的数字数据信号，根据所述数字数据信号中、成为各自被预先确定的位字段的第1、第2、第3位组的值，将从所述mXS个参考电压中选择出的电压分别输出到第1及第2端子；放大电路，其输入由所述译码器块供给到所述第1及第2端子的电压，将以1 2或 2 1的内分比内分了所述第1及第2端子的电压后的电压从所述输出端子输出； 所述译码器块具有3级结构的电路块，所述第1级具备m个电路块，其将所输入的所述m X S个参考电压中、每S个参考电压作为输入，根据所述第1位组的值，从所述S个参考电压中选择1个电压后输出；所述第2级具备将用所述第1级的m个电路块选择的m个电压作为输入，根据所述第 2位组的值，从所输入的m个电压中选择2个电压后输出的1个电路块；所述第3级具备输入由所述第2级电路块选择输出的2个电压，根据所述第3位组的值，以将所输入的2个电压分别供给到所述第1及第2端子或将其切断的方式进行控制的 1个电路块，将输入到所述译码器块中所述第1级的m个电路块的每一个中的第T个参考电压组分别设为等间隔的第1至第4K电平的电压之中的第{1+3-4(^)+334(0+334(1^+"-+aKX4(M)}电平，式中&1、 、&3、…、 取0或3，T为满足1彡T彡S的正整数，根据所述第1至第3位组的信号值，由所述输出端子输出m2XS个互不相同的电压电平中的任一个。
30.根据权利要求四所述的数字模拟变换电路，其特征在于， 还具备所述m的值共同或不同的译码器块，在所述m的值最大的译码器块中，在所述第3位组的各位全部包含于所述第1位组和 /或所述第2位组内时，省略所述第3级的电路块，成为将所述第2级电路块的输出分别供给到所述第1及第2端子。
31.根据权利要求四所述的数字模拟变换电路，其特征在于， 具备3个所述译码器块，分别为第1至第3译码器块，所述数字数据信号由8位数字数据信号(D7、D6、D5、D4、D3、D2、D1、D0)构成， 所述第1及第2译码器块都将所述m设为2、将所述S设为8，分别输入16个参考电压， 将所述第1、第2、第3位组分别设为所述8位数字数据信号(D7、D6、D5、D4、D3、D2、D1、D0) 中的(D4、D3、D2)、(DU DO), (D7、D6、D5)，所述第3译码器块将所述m设为4、将所述S设为12，输入48个参考电压，将所述第1、 第2、第3位组分别设为所述8位数字数据信号(D7、D6、D5、D4、D3、D2、D1、D0)中的(D7、 D6、D5、D4)、(D3、D2、D1、D0)、(D7、D6、D5)，所述第1至第3译码器块各自的2个输出的一方共同连接在所述第1端子上， 所述第1至第3译码器块各自的2个输出的另一方共同连接在所述第2端子上， 根据所述8位数字数据信号，从所述输出端子能够输出256个互不相同的电压电平中的任一个。
32.根据权利要求31所述的数字模拟变换电路，其特征在于，省略所述第3译码器块的所述第3级电路块，将所述第2级电路块的2个输出分别连接在所述第1及第2端子上。
33.一种显示装置，其特征在于，具备包含权利要求四所述的数字模拟变换电路的数据驱动器；和显示面板；根据所述数据驱动器的输出信号，驱动所述显示面板的数据线。
34.一种输出电路，其特征在于，具备输入电压值互不相同的mXS个参考电压的多个端子，其中m = 2K，K为2以上的正整数，S为规定的正整数； 输出端子；选择电路，其输入所述mX S个参考电压和多位的数字数据信号，根据所述数字数据信号中、成为各自被预先确定的位字段的第1、第2、第3位组的值，将从所述mXS个参考电压中选择出的电压分别输出到第1及第2端子；放大电路，其输入由所述选择电路供给到所述第1及第2端子的电压，将以1 2或 21的内分比内分了所述第1及第2端子的电压后的电压从所述输出端子输出； 所述选择电路具有3级结构的电路块，所述第1级具备S个电路块，其将所输入的所述mX S个参考电压中、每m个参考电压作为输入，根据所述第1位组的值，从所述m个参考电压中选择包含重复在内的2个电压后输出；所述第2级具备将用所述第1级的S个电路块分别选择的2个电压的一方作为输入，根据所述第2位组的值，从所输入的S个电压中选择1个电压后输出的电路块；和将用所述第1级的S个电路块分别选择的2个电压的另一方作为输入，根据所述第2位组的值，从所输入的S个电压中选择1个电压后输出的电路块；所述第3级具备输入由所述第2级的2个电路块分别选择输出的电压，根据所述第3 位组的值，以将所输入的2个电压分别供给到所述第1及第2端子或将其切断的方式进行控制的1个电路块，将输入到所述选择电路中的所述第1级的电路块的每一个中的所述m个参考电压分别设为等间隔的第1至第4K电平的电压之中的第{1+3-4(^)+334(0+334(1^+"-+aKX4(M)}电平，式中&1、ει2、&3、…、 取0或3，根据所述第1至第3位组的信号值，由所述输出端子输出m2XS个互不相同的电压电平中的任一个。
35.根据权利要求34所述的输出电路，其特征在于，在所述第3位组的各位全部包含于所述第1位组和/或所述第2位组内时，省略所述第3级的电路块，成为将所述第2级的2 个电路块的输出分别供给到所述第1及第2端子的构成。
36.一种输出电路，其特征在于，具备输入电压值互不相同的mXS个参考电压的多个端子，其中m = 2K，K为2以上的正整数，S为规定的正整数； 输出端子；选择电路，其输入所述mX S个参考电压和多位的数字数据信号，根据所述数字数据信号中、成为各自被预先确定的位字段的第1、第2、第3位组的值，将从所述mXS个参考电压中选择出的电压分别输出到第1及第2端子；放大电路，其输入由所述选择电路供给到所述第1及第2端子的电压，将以1 2或 21的内分比内分了所述第1及第2端子的电压后的电压从所述输出端子输出； 所述选择电路具有3级结构的电路块，所述第1级具备m个电路块，其将所输入的所述(mXQ个参考电压中、每S个参考电压作为输入，根据所述第1位组的值，从所述S个参考电压中选择1个电压后输出；所述第2级具备将用所述第1级的m个电路块选择的m个电压作为输入，根据所述第 2位组的值，从所输入的m个电压中选择2个电压后输出的1个电路块；所述第3级具备输入由所述第2级电路块选择输出的2个电压，根据所述第3位组的值，以将所输入的2个电压分别供给到所述第1及第2端子或将其切断的方式进行控制的 1个电路块，将输入到所述选择电路中所述第1级的m个电路块的每一个中的第T个参考电压组分别设为等间隔的第1至第4K电平的电压之中的第{1+3-4(^)+334(0+334(1^+"-+aKX4(M)}电平，式中&1、 、&3、…、 取0或3，T为满足1彡T彡S的正整数，根据所述第1至第3位组的信号值，由所述输出端子输出m2XS个互不相同的电压电平中的任一个。
37.根据权利要求36所述的输出电路，其特征在于， 还具备多个所述m的值共同或不同的所述选择电路，在所述m的值最大的选择电路中，在所述第3位组的各位全部包含于所述第1位组和/或所述第2位组内时，省略所述第3级的电路块，成为将来自所述第2级电路块的输出分别供给到所述第1及第2端子。
38.一种数据驱动器，其中根据所输入的数据信号来驱动数据线，其特征在于，具备 生成电压值互不相同的多个参考电压的灰度等级电压产生电路；和权利要求36所述的输出电路；所述数据信号用于被输入所述选择电路的所述数字数据信号。
39.一种显示装置，其特征在于，具备 沿一个方向互相平行延伸的多根数据线；沿与所述一个方向垂直的方向互相平行延伸的多根扫描线； 在所述多根数据线与所述多根扫描线的交叉部配置为矩阵状的多个像素电极； 并具有多个晶体管，该多个晶体管对应于所述多个像素电极的每一个，漏极及源极的一方连接在对应的所述像素电极上，所述漏极及源极的另一方连接在对应的所述数据线上，栅极连接着对应的所述扫描线， 还包括分别向所述多根扫描线供给扫描信号的栅极驱动器；和分别向所述多根数据线供给输入数据所对应的灰度等级信号的数据驱动器；所述数据驱动器由权利要求38所述的数据驱动器构成。
40.一种数字模拟变换电路，其特征在于，具备译码器电路，其输入电压值互不相同的m个参考电压，其中m= 2K，K为2以上的正整数，将由数据输入端子输入的数字数据信号作为选择信号，从所述m个参考电压中选择2个相同或不同的参考电压并顺次输出；和放大电路，其通过1个端子顺次输入用所述译码器电路选择出的2个电压，从输出端子输出以1 2或2 1的内分比内分了 2个电压后的电压，将所述第1至第2K参考电压分别设为等间隔的第1至第4Κ电平的电压之中的第{1+ Ei1 X 4(κ—1) +a2 X 4(K_2) +a3X 4(K_3)+... + X 4(Μ)}电平，式中 、a2、ει3、...、εικ 取 0 或 3，根据所输入的由至少2Κ位构成的所述数字数据信号，从所述输出端子输出从所述第1 电平到第4Κ电平为止的共计4Κ个互不相同电平的电压中的一个电压。
41.根据权利要求40所述的数字模拟变换电路，其特征在于，所述数字模拟变换电路从输出端子输出与所述m个参考电压的m的平方种组合对应的m的平方个不同的电压。
42.根据权利要求40或41所述的数字模拟变换电路，其特征在于，从所述输出端子输出的电压为均等间隔的多个电压。
43.根据权利要求40所述的数字模拟变换电路，其特征在于， 所述放大电路包含电容元件和开关，将由所述1个端子顺次供给的第1、第2电压通过所述电容元件及开关的连接切换进行运算后输出。
44.根据权利要求40所述的数字模拟变换电路，其特征在于，具备数据输入控制电路，其进行控制，以便根据控制信号，输出所输入的多位的数字数据信号中、由奇数及偶数位的一方构成的多位，接着顺次输出由奇数及偶数位的另一方构成的多位，所述数据输入控制电路的输出被供给到所述译码器电路。
45.根据权利要求44所述的数字模拟变换电路，其特征在于，所述译码器电路备有开关组，其连接在所述1个端子与至少一个所述参考电压的供给端子之间，通过来自所述数据输入控制电路的输入来进行接通/断开控制。
46.根据权利要求40所述的数字模拟变换电路，其特征在于， 所述放大电路备有输出端子反馈连接在反相输入端子上的差动放大器；连接在所述1个端子与所述差动放大器的非反相输入端子之间的第1开关；一端连接在所述1个端子上的第2开关；连接在所述第2开关的另一端与所述非反相输入输入端子之间的第3开关； 连接在所述第1开关、所述第3开关与所述非反相输入端子的连接点和基准电压端子之间的第1电容；和连接在所述第2开关与所述第3开关的连接点和所述基准电压端子之间的第2电容。
47.根据权利要求40所述的数字模拟变换电路，其特征在于，所述放大电路具有 输出对共同连接在负载电路上，以各自对应的电流源驱动的多个差动对；和输入端连接在所述负载电路与所述多个差动对的输出对的共同连接点的至少一个上， 所述输出端连接在所述输出端子上的放大级； 并具备一端连接在所述1个端子上的开关；连接在所述开关的另一端与基准电压端子之间的电容；所述多个差动对中、规定个的差动对的输入对的一方连接所述1个端子，剩余的差动对的输入对的一方共同连接所述开关的另一端，所述多个差动对的输入对的另一方共同连接着所述输出端子。
48.一种数据驱动器，其中根据所输入的数字数据信号来驱动数据线，其特征在于， 备有权利要求40 47中任一项所述的数字模拟变换电路。
49.一种显示装置，其特征在于，具备数据驱动器，其包含权利要求40 47中任一项所述的数字模拟变换电路；和显示面板；根据所述数据驱动器的输出信号，驱动所述显示面板的数据线。
50.一种显示装置，其特征在于，具备 沿一个方向互相平行延伸的多根数据线；沿与所述一个方向垂直的方向互相平行延伸的多根扫描线； 在所述多根数据线与所述多根扫描线的交叉部配置为矩阵状的多个像素电极； 并具有多个晶体管，该多个晶体管对应于所述多个像素电极的每一个，漏极及源极的一方连接在对应的所述像素电极上，所述漏极及源极的另一方连接在对应的所述数据线上，栅极连接着对应的所述扫描线， 还包括分别向所述多根扫描线供给扫描信号的栅极驱动器；和分别向所述多根数据线供给输入数据所对应的灰度等级信号的数据驱动器；所述数据驱动器由权利要求48所述的数据驱动器构成。
51.根据权利要求50所述的显示装置，其特征在于，进一步备有 数据变换表，其用于使η位的视频数据按RGB，即红、绿、蓝分别与m位的视频数据对应， 其中η < m ；数据变换电路，其输入所述η位的视频数据，参照所述数据变换表，变换为所述m位的视频数据，并输出到所述数据驱动器。
全文摘要
本发明提供一种输出电路、数字模拟变换电路以及显示装置，其中备有选择电路(12)，其输入电压值互不相同的m个参考电压，根据选择信号，选择并输出2个电压；放大器(13)，其从2个输入端子(T1、T2)输入从选择电路12输出的2个参考电压，输出根据2个输入端子电压V(T1)、V(T2)并以规定的比内插过的输出电压。或者，也可以是选择电路(12)顺次输出所选择的2个电压，放大器(13)输出顺次输入2个电压并内插过的输出电压。这样，可以削减所需的输入电压数，同时削减晶体管数以达到节省面积化。
文档编号G09G3/36GK102361457SQ20111026341
公开日2012年2月22日 申请日期2005年12月16日 优先权日2004年12月16日
发明者土弘, 石井顺一郎 申请人:日本电气株式会社
最新回复(0)