显示驱动装置的制作方法
专利名称：显示驱动装置的制作方法
技术领域：
本发明涉及向显示部输出驱动信号的显示驱动装置，特别是涉及 驱动等离子体显示而板的显示驱动装置。
背景技术：
近年来，电视接收机等的显示装置有大型化、薄型化的倾向，也广泛应用等离子体显示面板(下面称为PDP)。作为驱动该PDP的驱 动装置，提出了在输出级使用着MOS晶体管的装置的方案(例如参照 专利文献1 )。图3是表示PDP驱动装置的简耍结构的例子。图3所示的PDP驱动装置，驱动两个电极的PDP，具有多个扫描 驱动器(Scan Driver) SDl SDn (n为正整数)、和数据(地址)驱动 器DDl DDm (m为正整数)。扫描驱动器SDl SDri分别驱动多根 扫描(维持)电极(走查電極)，数据驱动器DDl DDm分别驱动对 应于R (红)、G (绿)、B (蓝)各种颜色的多根数据电极。扫描电极 和数据电极按照相互垂直的方式配置成格状，虽然在图中没有表示， 但在它们的交点配置有放电单元。在上述结构的PDP驱动装置中，通过扫描驱动器SDl SDn和数 据驱动器DDl DDm，将来自数据电极的数据写入放电单元，按每个 扫描电极进行扫描，将放电维持脉冲输出到扫描电极，维持规定吋间 的放电，由此，进行图像的显示。图4是表示在上述的扫描驱动器SDl SDn中，驱动一根扫描线 的输出级的现有显示驱动装置的电路结构的图。该显示驱动装置具有 两个N沟道型的IGBT (Insulated Gate Bipolar Transistor:绝缘栅双极 晶体管)QlOl、 Q102的串联电路，作为高端输出元件的IGBT Q101 被电平移位电路101驱动，作为低端输出元件的IGBT Q102被由变换 器(inverter) IC101和串联连接着的两个N沟道型的MOS晶体管 NTIOI、 NT102的"图腾柱"电路(totem-pole circuit)构成的缓冲电
路驱动。此外两个IGBTQ101、 Q102的连接点连接在输出端子To上。在上述IGBT QlOl、 Q102上分别并联连接有高端二极管D101、 和低端二极管D102。此外，在IGBT Q101的栅极上连接有电阻RIOI 和齐纳稳压二极管ZDIOI，在IGBTQ102的栅极上连接有齐纳稳压二 极管ZD102。在图4所示的电路中，由电平移位电路101将0V 5V的低电压 VDL的信号变换成0V 100V的高电压VDH的信号，对IGBT Q101 进行控制，由MOS晶体管NTIOI、 NT102的"图腾柱"电路构成的缓 冲电路对IGBT Q102进行控制。用MOS晶体管NT101、NT102的"图腾柱"电路构成对IGBTQ102 进行控制的缓冲电路，这是为了使寻址放电(7KI^7放電)吋的输 出波形的下降边变缓，并且在动作吋IGBTQ102的输出变高吋，通过 寄生电容C101的作用使IGBT Q102的栅极电压比电源的低电压VDL 高，提高IGBTQ102的驱动能力，抑制IGBTQ102的输出电压变高。 此吋，IGBTQ102的栅极电压被齐纳稳压二极管ZD102固定在约7V。从上述的电路向上述的PDP的扫描电极和放电单元输出100V的 高屯压的驱动信号，在寻址放电吋，使IGBTQ102导通(ON)，需耍 使输出端子化的电位降到OV。因此，使输入端子Ti的信号变成L(低) 电平，使缓冲电路的输出变成H (高)电平，使IGBTQ102导通。这 样输出与作为基准电压的接地电位GND相同的OV给输出端子。此时， 在IGBTQ102的栅极上施加比低电VDL低约3V的电压。下面对其原 因进行说明。图5是表示缓冲电路的MOS晶体管NTIOI的简单构造的断面图。 该MOS晶体管NTIOI包括在基板10上形成的p井(wdl) 11、在 其表面注入n+型杂质后形成的漏极12和源极13、在p井11上形成的 栅极氧化膜14和在其表面上形成的栅极15。在这样的MOS晶体管NT101中，如果在栅极15上施加5V，则 形成沟道，成为导通状态。在此结构中，MOS晶体管NTIOI具有作为 源极跟随电路的功能，从其源极13输出大致(施加在栅极上的电压一 MOS晶体管NTIOI的阈值电压)的电压。此时，p井ll为OV，利用 背栅极效应(基板效应)阈值电压增加，如果由低电压VDL在漏极12 上施加5V，则源极13的电位就变为约3V。由于该源极13与IGBT Q102 的栅极连接，所以在IGBT Q102的栅极上提供比低电压VDL低约3V 的电压。图6是表示寻址放电时的电压和电流波形的一部分的时序图，在 此，表示MOS晶体管NT102的栅极电压、IGBTQIOI、 Q102的栅极 电压、输出电压Vo (输出端子To的电位)、以及在IGBTQ102的集电 极中流动的电流Ic的波形。如在时刻tl使输入电压为L电平，则IGBTQIOI的栅极电压从高 『yj玉VDH向接地电位GND下降，缓冲电路的MOS晶体管NT102的 栅极电压也下降到接地电位GND， IGBTQ102的栅极电压上升到比低 lyj:liVDL低约3V的电压，成为导迎状态。 一旦IGBTQ102导通，则 输出电压Vo与用低itl压VDL导通的情况相比，变成缓慢下降的波形， 在吋刻t2变为0V。此吋，连接在输出端子To上的PDP放电单元中所 蓄积的电荷进行流动，所形成的电流Ip不急剧流动，对应于到吋刻t2 为止的期间，流向连接在IGBTQ102的发射极上的接地端子。于是， 输出屯压Vo为OV，在时刻t3，通过施加在PDP的数据电极上的高电 压，有效电压变得足够高，开始等离子体放电，放l:Ll电流Ih流动。该 放l乜电流lh在吋刻14终止流动。此吋，由于在寻址放电时放电电流Ih急剧流向IGBTQ102的集电 极，所以通过作为IGBT Q102的寄生电容C101的漏栅极电容，栅极 ili压上升，输出电压Vo被提高。由此，IGBTQ102的栅极上升到与低 电压VDL相同程度的大约5V，瞬间流过大量的电流，能够得到稳定 的显示。这样，不抑制放电电流，通过使寻址放电时输出波形的下降边变 得平缓，能够防止干扰。此外，由于电流供给能力被抑制，所以能够 防止因输出短路时的过流造成的元件破坏。专利文献日本特开2005 - 176298号公报(段落号
、
、图1 3、 9)。但是，在上述结构的现有显示驱动装置中，例如在出厂试验或验 收试验等中，在ESD (Electro-Static Discharge:静电放电)为相对接 地电位以正电荷施加在了输出端子上的情况下， 一般，通过高端二极
管，流向高电压的电源线，而在反复进行ESD施加的情况下，电荷逐 渐积存在低端一侧的IGBT栅极，EDS施加时低端一侧的IGBT导通。 因此如图4的带箭头的虚线所示，ESD的电荷集中在低端一侧的IGBT 流动，存在有元件容易损坏的问题
发明内容
鉴于此问题，本发明的目的是提供一种显示驱动装置，该显示驱 动装赏即使ESD相对接地电位以正电荷反复施加在输出端子上，电荷 也不会积存在低端输出晶体管的栅极上，可以防止元件的损坏。为了解决上述课题，本发明提供一种显示驱动装置，其向显示部 输出驱动信号，其特征在于，包括连接在高压i[i源端子和输出端 子之间的高端输出品体管(high side output transistor);和连接在上述 输出端子和基准电源端子之何的低端输出晶体管，在上述低端输出 晶体管的栅极上连接有构成缓冲电路的两个MOS晶体管的串联电 路的连接点和使蓄积在上述栅极的电荷放电的放电元件。采用这样的显示驱动装置，由于低端输出晶体管的栅极的电荷被 用放电元件放出，所以ESD即使相对于接地电位以正电荷反复施加在 输出端子上，i乜荷也不会积存在低端输出晶体管的栅极上，能够防止 元件损坏。
本发明的显示驱动装置由于低端输出晶体管的栅极的电荷被用放 电元件放出，所以ESD即使反复相对于接地电位以正电荷施加在输出 端子上，电荷也不会积存在低端输出晶体管的栅极上，具有能够防止 元件损坏的优点。
图1是表示本发明的第一实施方式的显示驱动装置的电路构成的图。图2是表示本发明的第二实施方式的显示驱动装置的电路构成的图。图3是表示PDP驱动装置的简要构成例子的图。 图4是表示现有显示驱动装置的电路构成的图。 图5是表示缓冲电路的MOS晶体管的简要结构的截面图。 图6是表示寻址放电时的电压和电流波形的一部分的时序图。 标号说明1:电平移位电路 Cl、 Cp:寄生电容 Dl:高端二极管 D2:低端二极管IC1、 IC2、 IC3:变换器 NT1、 NT2、 NT3: MOS晶体管 Ql、 Q2: IGBT Rl、 R2、 R3: l乜阻Ti:输入端子 '[b:输出端子ZD1、 ZD2:齐纳稳压二极管具体实施方式
下面参照图对本发明的实施方式进行说明。图1是表示本发明的第一实施方式的显示驱动装置的电路构成的图。该显示驱动装置将驱动信号输出到图3所示的显示部的PDP，具 有连接在提供高电压VDH的高压电源端子和输出端子Tb之间的作为 高端输出晶体管的IGBTQ1和连接在输出端子To和接地电位GND的 基准电源端子之间的作为低端输出晶体管的IGBTQ2，在IGBTQ1、 Q2 上分别并联连接有高端二极管Dl 、和低端二极管D2。电阻R1的一端连接在IGBTQ1、 Q2的连接点上，齐纳稳压二极 管ZD1的正极连接在IGBTQ1、 Q2的连接点上，电阻Rl的另一端和 齐纳稳压二极管ZD1的负极连接在上述IGBTQ1的栅极上。与变换器 IC1 一起构成缓冲电路的两个N沟道型MOS晶体管NT1、NT2的串联 电路的连接点、以及正极连接在上述基准电源端子上的齐纳稳压二极 管ZD2的负极，连接在IGBTQ2的栅极上，此外，作为使蓄积在其栅 极上的电荷放电的放电元件，电阻R2的一端连接在上述基准电源端子 上，另一端连接在IGBTQ2的栅极上。
在图1所示的电路中，由电平移位电路1将0V 5V的低电压VDL 的信号变换成0V 100V的高电压VDH信号，控制IGBTQ1，由MOS 晶体管NT1、 NT2的"图腾柱"电路所构成的缓冲电路对IGBTQ2进行控制。为了保护栅极，在IGBTQ1的栅极上连接有齐纳稳压二极管ZD1， 将IGBTQ1的栅极电压保持在一定的电压。此外为了保护栅极，在 IGBTQ2的栅极上也连接有齐纳稳压二极管ZD2，将IGBTQ2的栅极 电压保持在一定的电压(约7V)。此外在IGBTQ2的栅极上还连接有 一端于接地屯位GND的电阻R2的另一端。因此，所述的ESD即使相 对接地电位GND以正电荷反复施加在输出端子To上，IGBTQ2的栅 极的电荷被i乜阻R2杣出。也就是，使电荷不在IGBTQ2的栅极上蓄积， 在ESD施加吋使IGBTQ2成为断开(OFF)状态，由此，ESD的电流 不会流过IGBTQ2，如图1的带箭头的实线所示， 一般能够流向高端二 极管D1。因此，能够防止低端元件的损坏，能够提高输出电路的ESD 的容显。图2是表示本发明的第二实施方式的显示驱动装置的电路构成的 图，与图1相同的符号表示相同的构成耍素。在第二实施方式中，MOS 晶体管NT1、 NT2串联电路的连接点以及正极连接在基准电源端子上 的齐纳稳压二极管ZD2的负极，连接在IGBTQ2的栅极上，作为使蓄 积在其栅极上的电荷放电的放电元件，源极连接在基准电源端子上的N 沟道型的MOS晶体管NT3的漏极，连接在IGBTQ2的栅极上。此外， 在MOS晶体管NT3的栅极和控制该栅极的控制元件之间，连接有电 阻R3。控制元件在此由变换器IC2、 IC3构成。其他结构与图l相同。在图2所示的电路中，也是由电平移位电路1将0V 5V的低电 压VDL信号变换成0V 100V的高电压VDH信号，控制IGBTQ1 ， 由MOS晶体管NT1、NT2的"图腾柱"电路所构成的缓冲电路对IGBT Q2进行控制。而且为了保护栅极，在IGBTQ2的栅极上连接有齐纳稳 压二极管ZD2，将IGBTQ2的栅极电压保持在约7V。此外，在IGBTQ2的栅极上还连接有N沟道型的MOS晶体管N丁3 的漏极，该N沟道型的MOS晶体管NT3的源极连接在基准电源端子 上。因此，ESD即使相对于接地电位GND以正电荷反复施加在输出端子To上，IGBTQ2的栅极的电荷也能被MOS晶体管NT3抽出。此时， 如果在ESD的施加时，IGBTQ2的栅极电压升高，则使MOS晶体管 NT3的大小(也就是栅极电容)比构成缓冲电路的标准大小的MOS晶 体管NT1、 NT2小，使得通过寄生电容Cp的作用，导通MOS晶体管 NT3。此外在MOS晶体管NT3的極极和控制其栅极电压的控制元件的 输出一侧之间，插入有电阻R3。该电阻R3是用于使MOS晶体管NT3 的栅极电容的电荷不瞬间放电的限制电阻。然后通过MOS晶体管NT3 导通，在ESD的施加时使IGBTQ2成为断开的状态，如图2带箭头的 实线所示，平吋能够使ESD的电荷流向高端二极管D1。因此能够防止 低端一侧的元件被损坏，能够提高输出电路的ESD的容量。此外，寄生电容Cp是由MOS晶体管NT3的漏极栅极之间的电容 等构成的，为了使上述的动作可靠，也可以在MOS晶体管NT3的漏 极栅极之间设置标准的电容(电容器)。
权利要求
1. 一种显示驱动装置，其向显示部输出驱动信号，其特征在于， 包括连接在高压电源端子和输出端子之间的高端输出晶体管；和连接在 所述输出端子和基准电源端子之间的低端输出晶体管，在所述低端输出晶体管的栅极上连接有构成缓冲电路的两个MO S 品体管的串联电路的连接点和使蓄积在所述栅极的电荷放电的放电元 件。
2. 报据权利要求1所述的显示驱动装置，其特征在于， 作为所述放电元件使用的电阻的一端与所述基准电源端子连接，该lti阻的另一端与所述低端输出晶体管的栅极连接。
3. 根据权利耍求1所述的显示驱动装置，其特征在于， 作为所述放电元件使用的N沟道型的MOS晶体管的源极与所述基准屯源端子连接，该N沟道型的MOS晶体管的漏极与所述低端输出晶 体管的栅极连接。
4. 根据权利耍求3所述的显示驱动装置，其特征在于，在所述N沟道型的MOS晶体管的栅极和漏极之间连接有电容器。
5. 根据权利要求3所述的显示驱动装置，其特征在于，在所述N沟道型的MOS晶体管的栅极和控制该栅极的控制元件之 间连接有电阻。
6. 根据权利要求l所述的显示驱动装置，其特征在于， 齐纳稳压二极管的正极与所述基准电源端子连接，该齐纳稳压二极管的负极与所述低端输出晶体管的栅极连接。
7. 根据权利要求l所述的显示驱动装置，其特征在于，所述高端输出晶体管和所述低端输出晶体管为IGBT。
全文摘要
本发明涉及驱动等离子体显示面板的显示驱动装置，在该显示驱动装置中，ESD(静电放电)即使相对于接地电位以正电荷反复施加在输出端子上，电荷也不会积存在低端输出晶体管的栅极上，能够防止元件损坏。在具有连接在高电压(VDH)的高压电源端子和输出端子(To)之间的IGBT(Q1)、和连接在输出端子(To)和接地电位的基准电源端子之间的IGBT(Q2)的电路中，将构成缓冲电路的两个MOS晶体管(NT1、NT2)串联电路的连接点、正极连接在基准电源端子上的齐纳稳压二极管(ZD2)的负极、和一端连接在基准电源端子上的电阻(R2)的另一端连接在IGBT(Q2)的栅极上。
文档编号G09G3/291GK101145314SQ20071015408
公开日2008年3月19日 申请日期2007年9月14日 优先权日2006年9月15日
发明者小林英登 申请人:富士电机电子设备技术株式会社
技术领域：
本发明涉及向显示部输出驱动信号的显示驱动装置，特别是涉及 驱动等离子体显示而板的显示驱动装置。
背景技术：
近年来，电视接收机等的显示装置有大型化、薄型化的倾向，也广泛应用等离子体显示面板(下面称为PDP)。作为驱动该PDP的驱 动装置，提出了在输出级使用着MOS晶体管的装置的方案(例如参照 专利文献1 )。图3是表示PDP驱动装置的简耍结构的例子。图3所示的PDP驱动装置，驱动两个电极的PDP，具有多个扫描 驱动器(Scan Driver) SDl SDn (n为正整数)、和数据(地址)驱动 器DDl DDm (m为正整数)。扫描驱动器SDl SDri分别驱动多根 扫描(维持)电极(走查電極)，数据驱动器DDl DDm分别驱动对 应于R (红)、G (绿)、B (蓝)各种颜色的多根数据电极。扫描电极 和数据电极按照相互垂直的方式配置成格状，虽然在图中没有表示， 但在它们的交点配置有放电单元。在上述结构的PDP驱动装置中，通过扫描驱动器SDl SDn和数 据驱动器DDl DDm，将来自数据电极的数据写入放电单元，按每个 扫描电极进行扫描，将放电维持脉冲输出到扫描电极，维持规定吋间 的放电，由此，进行图像的显示。图4是表示在上述的扫描驱动器SDl SDn中，驱动一根扫描线 的输出级的现有显示驱动装置的电路结构的图。该显示驱动装置具有 两个N沟道型的IGBT (Insulated Gate Bipolar Transistor:绝缘栅双极 晶体管)QlOl、 Q102的串联电路，作为高端输出元件的IGBT Q101 被电平移位电路101驱动，作为低端输出元件的IGBT Q102被由变换 器(inverter) IC101和串联连接着的两个N沟道型的MOS晶体管 NTIOI、 NT102的"图腾柱"电路(totem-pole circuit)构成的缓冲电
路驱动。此外两个IGBTQ101、 Q102的连接点连接在输出端子To上。在上述IGBT QlOl、 Q102上分别并联连接有高端二极管D101、 和低端二极管D102。此外，在IGBT Q101的栅极上连接有电阻RIOI 和齐纳稳压二极管ZDIOI，在IGBTQ102的栅极上连接有齐纳稳压二 极管ZD102。在图4所示的电路中，由电平移位电路101将0V 5V的低电压 VDL的信号变换成0V 100V的高电压VDH的信号，对IGBT Q101 进行控制，由MOS晶体管NTIOI、 NT102的"图腾柱"电路构成的缓 冲电路对IGBT Q102进行控制。用MOS晶体管NT101、NT102的"图腾柱"电路构成对IGBTQ102 进行控制的缓冲电路，这是为了使寻址放电(7KI^7放電)吋的输 出波形的下降边变缓，并且在动作吋IGBTQ102的输出变高吋，通过 寄生电容C101的作用使IGBT Q102的栅极电压比电源的低电压VDL 高，提高IGBTQ102的驱动能力，抑制IGBTQ102的输出电压变高。 此吋，IGBTQ102的栅极电压被齐纳稳压二极管ZD102固定在约7V。从上述的电路向上述的PDP的扫描电极和放电单元输出100V的 高屯压的驱动信号，在寻址放电吋，使IGBTQ102导通(ON)，需耍 使输出端子化的电位降到OV。因此，使输入端子Ti的信号变成L(低) 电平，使缓冲电路的输出变成H (高)电平，使IGBTQ102导通。这 样输出与作为基准电压的接地电位GND相同的OV给输出端子。此时， 在IGBTQ102的栅极上施加比低电VDL低约3V的电压。下面对其原 因进行说明。图5是表示缓冲电路的MOS晶体管NTIOI的简单构造的断面图。 该MOS晶体管NTIOI包括在基板10上形成的p井(wdl) 11、在 其表面注入n+型杂质后形成的漏极12和源极13、在p井11上形成的 栅极氧化膜14和在其表面上形成的栅极15。在这样的MOS晶体管NT101中，如果在栅极15上施加5V，则 形成沟道，成为导通状态。在此结构中，MOS晶体管NTIOI具有作为 源极跟随电路的功能，从其源极13输出大致(施加在栅极上的电压一 MOS晶体管NTIOI的阈值电压)的电压。此时，p井ll为OV，利用 背栅极效应(基板效应)阈值电压增加，如果由低电压VDL在漏极12 上施加5V，则源极13的电位就变为约3V。由于该源极13与IGBT Q102 的栅极连接，所以在IGBT Q102的栅极上提供比低电压VDL低约3V 的电压。图6是表示寻址放电时的电压和电流波形的一部分的时序图，在 此，表示MOS晶体管NT102的栅极电压、IGBTQIOI、 Q102的栅极 电压、输出电压Vo (输出端子To的电位)、以及在IGBTQ102的集电 极中流动的电流Ic的波形。如在时刻tl使输入电压为L电平，则IGBTQIOI的栅极电压从高 『yj玉VDH向接地电位GND下降，缓冲电路的MOS晶体管NT102的 栅极电压也下降到接地电位GND， IGBTQ102的栅极电压上升到比低 lyj:liVDL低约3V的电压，成为导迎状态。 一旦IGBTQ102导通，则 输出电压Vo与用低itl压VDL导通的情况相比，变成缓慢下降的波形， 在吋刻t2变为0V。此吋，连接在输出端子To上的PDP放电单元中所 蓄积的电荷进行流动，所形成的电流Ip不急剧流动，对应于到吋刻t2 为止的期间，流向连接在IGBTQ102的发射极上的接地端子。于是， 输出屯压Vo为OV，在时刻t3，通过施加在PDP的数据电极上的高电 压，有效电压变得足够高，开始等离子体放电，放l:Ll电流Ih流动。该 放l乜电流lh在吋刻14终止流动。此吋，由于在寻址放电时放电电流Ih急剧流向IGBTQ102的集电 极，所以通过作为IGBT Q102的寄生电容C101的漏栅极电容，栅极 ili压上升，输出电压Vo被提高。由此，IGBTQ102的栅极上升到与低 电压VDL相同程度的大约5V，瞬间流过大量的电流，能够得到稳定 的显示。这样，不抑制放电电流，通过使寻址放电时输出波形的下降边变 得平缓，能够防止干扰。此外，由于电流供给能力被抑制，所以能够 防止因输出短路时的过流造成的元件破坏。专利文献日本特开2005 - 176298号公报(段落号
、
、图1 3、 9)。但是，在上述结构的现有显示驱动装置中，例如在出厂试验或验 收试验等中，在ESD (Electro-Static Discharge:静电放电)为相对接 地电位以正电荷施加在了输出端子上的情况下， 一般，通过高端二极
管，流向高电压的电源线，而在反复进行ESD施加的情况下，电荷逐 渐积存在低端一侧的IGBT栅极，EDS施加时低端一侧的IGBT导通。 因此如图4的带箭头的虚线所示，ESD的电荷集中在低端一侧的IGBT 流动，存在有元件容易损坏的问题
发明内容
鉴于此问题，本发明的目的是提供一种显示驱动装置，该显示驱 动装赏即使ESD相对接地电位以正电荷反复施加在输出端子上，电荷 也不会积存在低端输出晶体管的栅极上，可以防止元件的损坏。为了解决上述课题，本发明提供一种显示驱动装置，其向显示部 输出驱动信号，其特征在于，包括连接在高压i[i源端子和输出端 子之间的高端输出品体管(high side output transistor);和连接在上述 输出端子和基准电源端子之何的低端输出晶体管，在上述低端输出 晶体管的栅极上连接有构成缓冲电路的两个MOS晶体管的串联电 路的连接点和使蓄积在上述栅极的电荷放电的放电元件。采用这样的显示驱动装置，由于低端输出晶体管的栅极的电荷被 用放电元件放出，所以ESD即使相对于接地电位以正电荷反复施加在 输出端子上，i乜荷也不会积存在低端输出晶体管的栅极上，能够防止 元件损坏。
本发明的显示驱动装置由于低端输出晶体管的栅极的电荷被用放 电元件放出，所以ESD即使反复相对于接地电位以正电荷施加在输出 端子上，电荷也不会积存在低端输出晶体管的栅极上，具有能够防止 元件损坏的优点。
图1是表示本发明的第一实施方式的显示驱动装置的电路构成的图。图2是表示本发明的第二实施方式的显示驱动装置的电路构成的图。图3是表示PDP驱动装置的简要构成例子的图。 图4是表示现有显示驱动装置的电路构成的图。 图5是表示缓冲电路的MOS晶体管的简要结构的截面图。 图6是表示寻址放电时的电压和电流波形的一部分的时序图。 标号说明1:电平移位电路 Cl、 Cp:寄生电容 Dl:高端二极管 D2:低端二极管IC1、 IC2、 IC3:变换器 NT1、 NT2、 NT3: MOS晶体管 Ql、 Q2: IGBT Rl、 R2、 R3: l乜阻Ti:输入端子 '[b:输出端子ZD1、 ZD2:齐纳稳压二极管具体实施方式
下面参照图对本发明的实施方式进行说明。图1是表示本发明的第一实施方式的显示驱动装置的电路构成的图。该显示驱动装置将驱动信号输出到图3所示的显示部的PDP，具 有连接在提供高电压VDH的高压电源端子和输出端子Tb之间的作为 高端输出晶体管的IGBTQ1和连接在输出端子To和接地电位GND的 基准电源端子之间的作为低端输出晶体管的IGBTQ2，在IGBTQ1、 Q2 上分别并联连接有高端二极管Dl 、和低端二极管D2。电阻R1的一端连接在IGBTQ1、 Q2的连接点上，齐纳稳压二极 管ZD1的正极连接在IGBTQ1、 Q2的连接点上，电阻Rl的另一端和 齐纳稳压二极管ZD1的负极连接在上述IGBTQ1的栅极上。与变换器 IC1 一起构成缓冲电路的两个N沟道型MOS晶体管NT1、NT2的串联 电路的连接点、以及正极连接在上述基准电源端子上的齐纳稳压二极 管ZD2的负极，连接在IGBTQ2的栅极上，此外，作为使蓄积在其栅 极上的电荷放电的放电元件，电阻R2的一端连接在上述基准电源端子 上，另一端连接在IGBTQ2的栅极上。
在图1所示的电路中，由电平移位电路1将0V 5V的低电压VDL 的信号变换成0V 100V的高电压VDH信号，控制IGBTQ1，由MOS 晶体管NT1、 NT2的"图腾柱"电路所构成的缓冲电路对IGBTQ2进行控制。为了保护栅极，在IGBTQ1的栅极上连接有齐纳稳压二极管ZD1， 将IGBTQ1的栅极电压保持在一定的电压。此外为了保护栅极，在 IGBTQ2的栅极上也连接有齐纳稳压二极管ZD2，将IGBTQ2的栅极 电压保持在一定的电压(约7V)。此外在IGBTQ2的栅极上还连接有 一端于接地屯位GND的电阻R2的另一端。因此，所述的ESD即使相 对接地电位GND以正电荷反复施加在输出端子To上，IGBTQ2的栅 极的电荷被i乜阻R2杣出。也就是，使电荷不在IGBTQ2的栅极上蓄积， 在ESD施加吋使IGBTQ2成为断开(OFF)状态，由此，ESD的电流 不会流过IGBTQ2，如图1的带箭头的实线所示， 一般能够流向高端二 极管D1。因此，能够防止低端元件的损坏，能够提高输出电路的ESD 的容显。图2是表示本发明的第二实施方式的显示驱动装置的电路构成的 图，与图1相同的符号表示相同的构成耍素。在第二实施方式中，MOS 晶体管NT1、 NT2串联电路的连接点以及正极连接在基准电源端子上 的齐纳稳压二极管ZD2的负极，连接在IGBTQ2的栅极上，作为使蓄 积在其栅极上的电荷放电的放电元件，源极连接在基准电源端子上的N 沟道型的MOS晶体管NT3的漏极，连接在IGBTQ2的栅极上。此外， 在MOS晶体管NT3的栅极和控制该栅极的控制元件之间，连接有电 阻R3。控制元件在此由变换器IC2、 IC3构成。其他结构与图l相同。在图2所示的电路中，也是由电平移位电路1将0V 5V的低电 压VDL信号变换成0V 100V的高电压VDH信号，控制IGBTQ1 ， 由MOS晶体管NT1、NT2的"图腾柱"电路所构成的缓冲电路对IGBT Q2进行控制。而且为了保护栅极，在IGBTQ2的栅极上连接有齐纳稳 压二极管ZD2，将IGBTQ2的栅极电压保持在约7V。此外，在IGBTQ2的栅极上还连接有N沟道型的MOS晶体管N丁3 的漏极，该N沟道型的MOS晶体管NT3的源极连接在基准电源端子 上。因此，ESD即使相对于接地电位GND以正电荷反复施加在输出端子To上，IGBTQ2的栅极的电荷也能被MOS晶体管NT3抽出。此时， 如果在ESD的施加时，IGBTQ2的栅极电压升高，则使MOS晶体管 NT3的大小(也就是栅极电容)比构成缓冲电路的标准大小的MOS晶 体管NT1、 NT2小，使得通过寄生电容Cp的作用，导通MOS晶体管 NT3。此外在MOS晶体管NT3的極极和控制其栅极电压的控制元件的 输出一侧之间，插入有电阻R3。该电阻R3是用于使MOS晶体管NT3 的栅极电容的电荷不瞬间放电的限制电阻。然后通过MOS晶体管NT3 导通，在ESD的施加时使IGBTQ2成为断开的状态，如图2带箭头的 实线所示，平吋能够使ESD的电荷流向高端二极管D1。因此能够防止 低端一侧的元件被损坏，能够提高输出电路的ESD的容量。此外，寄生电容Cp是由MOS晶体管NT3的漏极栅极之间的电容 等构成的，为了使上述的动作可靠，也可以在MOS晶体管NT3的漏 极栅极之间设置标准的电容(电容器)。
权利要求
1. 一种显示驱动装置，其向显示部输出驱动信号，其特征在于， 包括连接在高压电源端子和输出端子之间的高端输出晶体管；和连接在 所述输出端子和基准电源端子之间的低端输出晶体管，在所述低端输出晶体管的栅极上连接有构成缓冲电路的两个MO S 品体管的串联电路的连接点和使蓄积在所述栅极的电荷放电的放电元 件。
2. 报据权利要求1所述的显示驱动装置，其特征在于， 作为所述放电元件使用的电阻的一端与所述基准电源端子连接，该lti阻的另一端与所述低端输出晶体管的栅极连接。
3. 根据权利耍求1所述的显示驱动装置，其特征在于， 作为所述放电元件使用的N沟道型的MOS晶体管的源极与所述基准屯源端子连接，该N沟道型的MOS晶体管的漏极与所述低端输出晶 体管的栅极连接。
4. 根据权利耍求3所述的显示驱动装置，其特征在于，在所述N沟道型的MOS晶体管的栅极和漏极之间连接有电容器。
5. 根据权利要求3所述的显示驱动装置，其特征在于，在所述N沟道型的MOS晶体管的栅极和控制该栅极的控制元件之 间连接有电阻。
6. 根据权利要求l所述的显示驱动装置，其特征在于， 齐纳稳压二极管的正极与所述基准电源端子连接，该齐纳稳压二极管的负极与所述低端输出晶体管的栅极连接。
7. 根据权利要求l所述的显示驱动装置，其特征在于，所述高端输出晶体管和所述低端输出晶体管为IGBT。
全文摘要
本发明涉及驱动等离子体显示面板的显示驱动装置，在该显示驱动装置中，ESD(静电放电)即使相对于接地电位以正电荷反复施加在输出端子上，电荷也不会积存在低端输出晶体管的栅极上，能够防止元件损坏。在具有连接在高电压(VDH)的高压电源端子和输出端子(To)之间的IGBT(Q1)、和连接在输出端子(To)和接地电位的基准电源端子之间的IGBT(Q2)的电路中，将构成缓冲电路的两个MOS晶体管(NT1、NT2)串联电路的连接点、正极连接在基准电源端子上的齐纳稳压二极管(ZD2)的负极、和一端连接在基准电源端子上的电阻(R2)的另一端连接在IGBT(Q2)的栅极上。
文档编号G09G3/291GK101145314SQ20071015408
公开日2008年3月19日 申请日期2007年9月14日 优先权日2006年9月15日
发明者小林英登 申请人:富士电机电子设备技术株式会社
最新回复(0)