阵列衬底、显示器及其制造方法
专利名称：阵列衬底、显示器及其制造方法
技术领域：
本发明涉及形成有多层薄膜图形的阵列衬底、显示器及其制造方法。例如， 特别适用于液晶显示器的技术。
背景技术：
近年来，液晶显示器由于薄型化、轻型化、低耗电而用作具有代表性的显 示器。作为用于降低液晶显示器的制造成本的方法，在形成薄膜晶体管(下称
TFT)的阵列衬底的制造工艺中削减照相制lfeX序的方式是有效的。于是，在 1次的照相制版工序中，形成未曝光的抗蚀剂膜厚的区域、完全曝光而除去抗 蚀剂的区域、以不完全曝光抗蚀剂的中间曝光量形成中间抗蚀剂膜厚的区域， 这种方法称为灰色调(下称GT)曝光、或者半色调(下称HT)曝光。对于GT 曝光，通过在光掩模上配置低于等于曝光装置分辨率界限的细小薄膜图形，从 而给予中间曝光量。对于HT曝光，通过在光掩模上形成半M膜以给予中间 曝光量。特别是，象专利文献l所述的那样，ffl3W沟道蚀刻型TFT的沟道部 分进行GT曝光或HT曝光，从而消减照相制版工序的方法投入实用。
另外，象专利文献2所述的那样，还具有在l次的照相制虹序中， 在第1曝光中追加中间曝光量的第2曝舰行2级曝光，从而得到中间抗蚀剂 膜厚的区域的方法。在专利文献2中记载，漏电极由顶层含A1的多层膜形成， 为了抑制由ITO等的导电性氧化膜形成的像素电极和漏电极的接触电阻，在对 应接触孔部的漏电极的除去顶层Al的区域中，采用2级曝光或者HT曝光。JP特开2000-66240号公报(图25~图30)JP特开200641161号公报(图4)
发明内容
在照相制版工序中，在不对抗蚀齐U进行完全曝光的中间曝光时，具有下述 的问题，艮P,容易受到光掩模的精度(邀寸率偏差)、曝光装置的照度分布、
抗蚀齐赊布的抗蚀齐鵬厚分布、显影偏差等的影响，中间抗蚀剂膜厚容易产生
偏差。但是，象专利文献1那样，如果仅用于TFT的沟道部分的话，因为1种
薄膜图形为相同膜结构，所以中间抗蚀剂膜厚的偏差等没有那么大的问题。但
是，除了专利文献2示出的漏电极接触部分之外，对于与具有其他各种各样薄
膜图形的布线、端子或者电极等的接触部分，同样也是，在同一照相制版工序 中进行中间曝光时，由于其下层的膜结构的原因，形成于衬底上的各种各样的 薄膜图形离衬底的高度不一样。这样，因为抗蚀剂膜厚不均匀，所以，照相制 lfet后的中间抗蚀剂膜厚的偏差进一步加大。因此，会存在这样的问题，艮p， 在中间抗蚀剂膜厚小的区域，连后续蚀刻工序中所需薄膜图形也消失，相反， 在中间抗蚀剂膜厚大的区域，后续蚀刻工序中无用的薄膜图形却作为残膜而留 下。
本发明为了解决，问题而提出，本发明的目的在于提供一种特别是在形 成多种薄膜图形的区域，在同一照相制虹序中进行中间曝光的场合，照相制 版后的中间抗蚀剂膜厚的偏差减小，形成中间抗蚀齐鹏厚而加工的工艺保留余 地增加而成品率提高、成本降低的阵列衬底、显示器、及其制造方法。
本发明的阵列衬底具有采用不对抗蚀剂进行完全曝光的中间曝光量，形成 中间抗蚀齐u膜厚而加工的多种薄膜图形，该多种薄膜图形按照离衬底的高度基 本相同的方式构成。
本发明的阵列衬底制造方法是形成多种薄膜图形的工序，含有形成抗蚀剂 的工序；采用不对抗蚀剂进纟亍完全曝光的中间曝光量，形成中间抗t虫剂膜厚而
加工的工序；在该多种薄膜图形的下层的大致整个区域中，以使该多种薄膜图 形高度基本相同的方式形成薄膜图形的工序。 [发明效果]
根据本发明，因为形成中间抗蚀齐鵬厚而加工的多种区域中的抗蚀齐鵬厚 能够基本上均匀，所以，會獬获得谋求照相制版后的中间抗蚀剂膜厚的均匀、 后续工艺的保留余地增加、成品率提高、成本降低的阵歹附底、显示器及其制 造方法。
图1为示出实施皿1的液晶显示器的阵列衬底的平面图2为示出实施皿1的图1的显示部的像素的平面图3为实施形态1的沿图2中的A-A剖面线的剖视图4为示出实施形态1的图1的源极端子的放大部分的平面图5为实施形^ 1的沿图2中的B-B剖面线的剖视图6为示出实施开絲1的图1的共用布线变换部的放大部分的平面图7为实施形态1的沿图6的C-C剖面线中的剖视图8为示出按照形成中间抗蚀齐鹏厚方式加工多种薄膜图形的工艺的剖视
图9为示出实施形态2的显示部的像素的平面图10为实施形态2的沿图9的A-A剖面线的剖视图11为示出实施形态2中的源极端子的放大部分的平面图12为实施形态2的沿图11的B-B剖面线的剖视图13为示出实施形态2的共用布线变换部的放大部分的平面图14为实施形态2的沿图13的C-C剖面线的剖视图15为示出实施形态4的静电保护电路的放大部分的剖视图16为实施形态4的沿图15的D-D、 E-E剖面线的剖视图。
符号说明
1衬底 2栅极布线3共用布线4栅极绝缘膜 5半导体膜6源 极布线8漏电极9层间绝缘膜10接触孔11像素电极 12薄膜图形 13源极端子膜15薄膜图形17连接膜20薄膜30抗蚀剂30a、 30b、 30c、 30d中间抗蚀剂44共用布线变换部46共用连接布线48除去部60 栅极端子62源极端子64共用连接端子66短路布线71、 72栅电极 74、 75薄膜图形81、82连接膜100阵列衬底200GT掩模Hl、 H2、 H3、 H4、 H5、 Ha、 Hb、 Hc、 Hd形成中间抗蚀剂膜厚而加工的区域Sa、 Sb、 Sc、 Sd抗蚀剂膜厚Ta、 Tb、 Tc、 Td中间抗蚀齐鵬厚
具体实施例方式
下面以液晶显示器的阵列衬底为例参照附图对本发明实施形态进行说明。 在用于说明下面实施形态的所有图中，同一符号表示同一或与之相当的部分， 原则上省略对其重复进行说明。实施脇l
图1为示出实施形态1的液晶显示器的阵列衬底的平面图。图2为示出图
1中6勺像素的平面图。图3为沿图2中的A-A剖面线的剖视图。图4为示出图 1中的源极端子的放大部分的平面图。图5为沿图4中的B-B剖面线的剖视图。 图6为示出图1中的共用布线变换部放大部分的平面图。图7为沿图6中的C-C剖面线的剖视图。
在图1中，构成液晶显示器的主要一部分的阵列衬底100形成有由在玻璃 等衬底1上排列戯巨阵状的多个像素40形成的显示部50，在显示部50的周边 部分，形成有栅极端子60、源极端子62及共用连接端子64。构成像素40的 保持电容的共用布线3经由共用布线变换部44通过共用连接布线46而引出， 并连接于共用连接端子64上。
尽管未图示，但阵列衬底100 ilil与对向衬底粘合，于其间封入液晶，然 后对液晶施加电压，从而进行显示。另外，尽管未图示，但在阵列衬底100和 对向衬底上，粘附有偏光片，在阵列衬底100的背面配设背光元件以形成液晶
下面，在图2、图3中，像素40由栅极布线2、共用布线3、源极布线6、 TFT、像素电极ll等构成，为第1导电膜，由A1、 Mo、 Cr、 Ti、 Ta、 Mo、 W 等形成的栅极布线2和共用布线3隔开一定间隔而平行形成。在其上层的M^ 面上形成由SiN膜、SiO"莫等形成的栅极绝缘膜4。在与栅极布线2正交的方 向上形 极布线6，于其交点附ifi形成构成TFT的半导体膜5。半导体膜5 为将掺入， 物的半导体膜5b积层于形成沟道的半导体膜5a上而形成的多层 膜。其中，尽管半导体膜5沿源极布线6的形状而配置，还与源极布线6的下 层连接，但是，未必就配置于源极布线6之下。
源电极7在栅极布线2上从源极布线6沿栅极布线2的方向延伸，与半导 体膜5重叠。同样，漏电极8与半导体膜5部分重叠而在与栅极布线2正交的 方向上延伸。源极布线6、源电极7和漏电极8通过由Cr、 Ti、 Ta、 Mo、 W 等形成的下层膜6a、 7a、 8a以及由Al等金属膜形成的上层膜6b、 7b、 8b的多 层膜构成，构成第2导电膜。
在源电极7和漏电极8之间，在形成TFT的沟道的半导体膜5中，除去 掺入掺杂物的半导体膜5b，仅留半导体膜5a。
在图2的虚线示出的区域HI中，漏电极8的上层膜8b去除，露出下层 膜8a。层间绝缘膜9按照覆盖，像素40的方式形成，接触孔10按照与漏电 极8的区域m重叠的方式形成。
由ITO等的透明导电性氧化膜形成的像素电极11通过接触孔10与漏电 极8的下层膜8a连接。通常，由于导电性氧化膜的ITO和容易氧化的Al的接 触电阻高，为了抑制接触电阻，除去接触孔10附近的上层膜8b。其中，接触 孔10和除去上层膜8b的区域Hl的位置稍微错开。
另外，共用布线3和像素电极11重叠的保持电容区域CS构成用于保持 液晶施加电压的保持电容。
其中，图2中的斜线所示的区域为在形成由第2导电膜形成的源极布线6、 源电极7、及漏电极8等的照相制 1序中，形成未曝光抗蚀剂而加工的薄膜 图形。虚线示出的区域Hl为采用不完全曝光抗蚀齐啲中间曝光量，形成中间 抗蚀剂膜厚而加工的薄膜图形。并且，于该区域Hl的下层的基本上整个区域 中，形成有采用位于与栅极布线2和共用布线3相同层的第1导电膜形成的薄 膜图形12。
下面对图l源极端子62的细部进fiH兑明。如图4、图5所示，源极端子62 由采用与源极布线6、源电极7、及漏电极8等位于同一层的第2导电膜形成 的源极端子膜13构成。源极端子膜13由Cr、 Ti、 Ta、 Mo、 W等形成的下层 膜13a以及由Al等金属膜形成的上层膜13b的多层膜构成。
并且，为了提高源极端子62的耐腐蚀性，采用由与像素电极11相同的ITO 等的导电性氧化膜形成的表面端子膜16覆盖端子表面。其中，M设于层间 绝缘膜9之上的接触 L 14，在源极端子膜13的除去了上层膜13b的区域H2 与下层膜13a连接。
源极端子膜13按照与源极布线6、源电极7、及漏电极8等相同的工序形 成。图4中的斜线所示的区域为在形 极端子膜13的照相制fifeX序中形成 未曝光抗蚀齐,加工的薄膜图形。虚线示出的区域H2为采用不完全曝光抗蚀 剂的中间曝光量，形成中间抗蚀剂膜厚而加工的薄膜图形。在区域H2中，除 去源极端子膜13的上层膜13b。在区域H2的下层，以与区域H1等高的方式， 形成有由与栅极布线2和共用布线3位于同一层的第1导电膜形成的薄膜图形 15。下面对图1的共用布线变换部44的细部进行说明。如图6、图7所示， 构成像素40的保持电容区域CS的共用布线3在显示部50的夕卜侧M31共用布 线变换部44与正交于共用布线3的共用连接布线46连接。而且，在共用连接 布线46的其中一个端部形成有共用连接端子64。共用连接布线46由Cr、 Tk Ta、 Mo、 W等形成的下层膜46a以及由Al等金属膜形成的上层膜46b的多 层膜形成，由第2导电膜形成。共用连接端子64采用与源极端子62相同的层 结构。
其中，共用布线3和共用连接布线46经由接触孔18、 19，通过采用与像 素电极11相同的ITO等的导电性氧化膜形成的连接膜17而连接。接触孔18 为除去栅极绝缘膜4和层间绝缘膜9而与共用布线3连接的部分，而接触孔19 为除去层间绝缘膜9而与共用连接布线46连接的部分。
其中，共用连接布线46通过与源极布线6、源电极7、漏电极8及源极端 子膜13等相同的工序形成。图6中的斜线所示的区域为，在形成共用连接布 线46的照相制版工序中形成未曝光抗蚀剂而加工的薄膜图形。虚线示出的区 域H3为形成中间抗蚀剂膜厚而加工的薄膜图形。在区域H3中，除去共用连 接布线46的上层膜46b。在区域H3的下层，以与共用连接布线46重叠的方 式形成共用布线3 。对于a^用布线3配置于该共用连接布线46和共用布线变 换部44的下层的结构，为了降低共用连接布线46的电阻，采用如现有技术中 所采用的结构。
这样，在形成中间抗蚀剂膜厚而加工的区域H1、 H2及H3的下层的大致 齡区域中，因为形成有由第l导电膜形成的薄膜图形12、 15或者共用布线3， 所以，由第2导电膜形成的漏电极8、源极端子膜13、及共用连接布线46离 衬底l的高度基本上相同。
另外，对于图1中的栅极端子60， Mil将栅极布线2变换成由第2导电 膜形成的栅极端子膜而与栅极端子60连接，在栅极端子60的下层形成由第1 导电膜形成的薄膜图形，从而能够形成与源极端子62相同的层结构。
下面说明使形成中间抗蚀剂膜厚而加工的多种薄膜图形离衬底的高度大致 相同所产生的效果。图8为示出按照形成中间抗蚀剂膜厚方式对多种薄膜图形 进行加工的工序的剖视图。
图8 (a)为照相制im序中的曝光工序。在衬底1上形成的薄膜22中，
具有形成中间抗蚀剂膜厚而加工成的区域Ha、 Hb、 Hc、 Hd。在区域Ha和区 域Hb的下层，以薄膜22离衬底1的高度大致相同的方式形劍莫厚相同的薄膜 图形20a、 20b。另一方面，在区域Hc的下层，形成膜厚比薄膜图形20a、 20b 大的薄膜图形20c。并且，在区域Hd的下层，未形成这种薄膜图形。
在该上层的整个面上，形成绝缘膜21和形成中间抗蚀剂膜厚而加工的薄 膜22。薄膜22由下层膜22a和上层膜22b这两层膜构成。而且，为了对薄膜 22进行图案制作加工，抗蚀剂30采用旋涂法等进行涂布。在抗蚀剂30涂布之 后，抗蚀剂30的表面基本上变平坦，所以区域Ha、 Hb、 Hc、 Hd中的抗蚀剂 膜厚Sa、 Sb、 Sc、 Sd不同。艮卩，区域Ha、 Hb的抗蚀剂膜厚Sa、 Sb相等，而 区域Hc的抗蚀剂膜厚Sc比抗蚀齐鹏厚Sa、 Sb小，抗蚀剂膜厚Sd比抗蚀剂膜 厚Sa、 Sb大。
另外，该照相制紅序中所用的GT掩模200对应进行GT曝光的区域Ha、 Hb、 Hc、 Hd，形成微小间隙210。抗蚀剂30通过该GT掩模200而曝光。
图8 (b)为对曝光后抗蚀剂30进行显影而形成抗蚀剂图形的工序。在使 用GT掩模200进行GT曝光的区域Ha、 Hb、 Hc、 Hd中，中间抗蚀剂30a、 30b、 30c、 30d的中间抗蚀剂膜厚Ta、 Tb、 Tc、 Td相互不同。艮P，区域Ha、 Hb的 中间抗蚀齐鵬厚Ta、 Tb相等，而区域Hc的抗蚀剂膜厚Tc比抗蚀剂膜厚Ta、 Tb小，抗蚀剂膜厚Td比抗蚀剂膜厚Ta、 Tb大。
图8 (c)为采用图8 (b)中形成的抗蚀剂图形，禾,干蚀法或湿蚀法等 将薄膜22的下层膜22a和上层膜22b两者均除去的蚀刻工序。
图8 (d)示出为了将图8 (c)的蚀刻工序中残留的中间抗蚀剂30a、 30b、 30c、 30d除去而采用氧气等离子等进行灰化处理的工序。其中，如果为从区域 Ha、 Hb除去中间抗蚀剂30a、 30b的最佳的灰化处理时间的话，则在区域Hc 中，不仅是中间抗蚀剂30c，而且连区域Hc周围的抗蚀剂30都会全部消失。 另夕卜，在区域Hd中，还歹雜有中间抗蚀剂30d。
图8 (e)为ffi^择蚀亥,除去区域Ha、 Hb、 Hc、 Hd的上层膜22b， 将抗蚀剂剥离的工序。结果是，区域Ha、 Hb中形成去除了上层膜22b的正常 的薄膜图形，而区域Hc形成还将本应残留的区域Hc周围的上层膜22b去除 的不良的薄膜图形。区域Hd为残留应去除的上层膜22b的不良的薄膜图形。 即，如果中间抗蚀剂膜厚Tc、 Td与中间抗蚀剂膜厚Ta、 Tb大不相同，则纵
然调整中间抗蚀剂30a、 30b、 30c、 30d的灰化处理时间，区域Hc或区域Hd 的任何一个均形成不良，使得工程无余地可言。
这样，在本实施形态l中，对于由第2导电膜形成的漏电极8、源极端子 62、共用布线变换部44，采用不完全曝光抗蚀剂的中间曝光量，在形成中间抗 蚀剂膜厚而加工的区域H1、 H2、 H3的下层的大致整个区域中，形成有由与栅 极布线2、共用布线3位于同一层的第1导电膜形成的薄膜图形12、 15或共用 布线3，从而离衬底1的高度基本相同，所以，肯的多实现抗蚀剂30的中间抗蚀 剂膜厚的均匀。而且，因为工艺中关于中间抗蚀剂的灰化处理时间等的保留余 地可增大，所以能够减少不良薄膜图形，提高成品率。
实施形态2
在实施形态l中，采用不完全曝光抗蚀剂的中间曝光量，在形成中间抗蚀 齐鵬厚而加工的区域H1、 H2、 H3的下层的大致整个区域中，形成有由第l导 电膜形成的薄膜图形12、 15或共用布线3，但是相反，在实施形态2中，相对 实施形态1的图2到图7，如图9到图14所示，在区域H1、 H2、 H3的下层 的大致整个区域中，构成没有形成由第1导电膜形成的薄膜图形的平坦的结构， 从而也能够使之离衬底l的高度大致相同。
如图9到图12所示，此时，在实施皿1的漏电极8、源极端子62的区 域H1、 H2的下层的大致整个区域中，没有配置由第1导电膜形成的薄膜图形 12、 15。而且，如图13、图14所示，对于共用布线变换部44而言，形^共 用连接布线46的区域H3的下层的大致整个区域中，在共用布线3中设置除去 部48，去除共用布线3的一部分的结构。这样，在区域H1、 H2、 H3的下层 的大致整个区域，纵然构成没有由第1导电膜形成的薄膜图形12、 15及共用 布线3的平坦的结构，也肖^!多实现中间抗蚀剂膜厚的均匀。并且，因为能够使 工艺的保留斜也增大，所以能^>不良薄膜图形、提高成品率。
实施脇3
在实施形态l中，采用不完全曝光抗蚀剂的中间曝光量，在形成中间抗蚀 齐鵬厚而加工的区域H1、 H2、 H3的下层的大致整个区域中，形成有由第l导 电膜形成的薄膜图形12、 15或共用布线3，但是也可以代替第l导电膜，形成 由与半导体膜5相同的层形成的薄膜图形，即使这样，也能够与大致相同的高 度趋于一致。或者，如果栅极布线2和半导体膜5的膜厚大致相同，则纵然设
置由第1导电膜和半导体膜5混合而成的薄膜图案，也肖,使之离衬底1的高 度大致相同，也能够实现中间抗蚀剂膜厚的均匀。而且，因为能够使工艺的保 留斜也增大，所以肖,M^、不良薄膜图形、提高成品率。 实施形态4
在实施形态1到3中，尽管是就3个区域Hl、 H2、 H3进行了说明，但 同样也可适用于其他的地方。图15为示出实施形态4中的静电保护电路的放 大的部分的平面图，图16为沿图15中的D-D、 E-E剖面线的剖l见图。图16 的括弧中的符号为E~E剖面线的符号，两者截面结构也大致相同。实施形态4 示出设于显示部之外的栅极布线2用的静电保护电路。栅极布线2用的静电保 护电路是由两个整流方向不同的二极管形成的电路，用于在对栅极布线2施加 如静电那样电压为正或负数十V以上的高电压时，使静电荷向由第2导电膜形 成的短路布线66中分散。二极管可以在与像素的TFT相同的工序中制作。可 以M将由第1导电膜形成的栅极电极71、 72和由第2导电膜形成的源电极7 或漏电极8的其中一个电极连接而形成二极管。
图15中的虚线所示的区域H4、 H5为采用不完全曝光抗蚀齐啲中间曝光 量，形成中间抗蚀齐鵬厚而加工的薄膜图形。在区域H4中，除去源极电极7 的上层膜7b，露出下层膜7a。在区域H5中，除去漏电极8的上层膜8b，露 出下层膜8a。如图16所示，在区域H4、 H5的下层的大致整个区域中，形成 有由第1导电膜形成的薄膜图形74、 75，和实施形态1的区域Hl、 H2、 H3 同高。而且，由第1导电膜形成的栅电极71、 72和由第2导电膜形成的源电 极7、漏电极8的下层膜7a、 8a ffl31由与像素电极11相同的ITO等的导电性 氧化膜而形成的连接膜81、 82而连接。
这里，尽管就栅极布线2用的静电保护电路进行了描述，但是源极布线6 用的静电保护电路也可为同样的结构。即也可以是，在显示部之外，源极布线 6具有和图15的短路布线66相当的形状，短路布线66由第1导电膜形成，具 有和图15栅极布线2相当的形状。
实施形态5
作为上述以外的适用情形，可以是，以栅极端子60形成为与源极端子62 相同结构、相同高度的方式，在显示部之外，将由第1导电膜形成的栅极布线 2变换成由第2导电膜形成的栅极端子膜而用于与栅极端子60连接的连接部。 或者是，以源极端子62形成为与栅极端子60相同结构、相同高度的方式，在 显示部之外，将由第2导电膜形成的源极布线6变换成由第1导电膜形成的源
极端子膜而用于与源极端子62连接的连接部。因此，对于用于连接第1导电 膜和第2导电膜的连接部，也可以是，采用不完全曝光抗蚀剂的中间曝光量，
形成中间抗蚀齐鹏厚而加工的区域的剖面结构为与形成相同连接结构的共用布
线变换部44的区域H3及静电保护电路的区域H4、 H5相同的高度。
在以上的实施形态中，虽然己就液晶显示器的阵列衬底作出描述，但对于 电致发光(EL)显示器、电致变色显示器、以M用微粒子或油滴的电子纸张 等的显示器的阵列衬底而言，本发明同样也能适用。
权利要求
1.一种阵列衬底，其具有衬底；采用不完全曝光抗蚀剂的中间曝光量，形成中间抗蚀剂膜厚而加工的多种薄膜图形；上述多种薄膜图形按照离上述衬底的高度基本相同的方式形成。
2. 如权利要求1所述的阵列衬底，其中在，多种薄膜图形的下层的大致，区域中，具有以上述多种薄膜图形 高度基本相同的方式形成的薄膜图形。
3. 如权利要求l所述的阵列衬底，其包括 第1导电膜；形成于上述第1导电膜上层的绝缘膜； 形成于上述绝缘膜上层的第2导电膜； ±^第2导电膜具有上述多种薄膜图形；，第1导电膜包含形成于上述多种薄膜图形的下层的大致整个区域的薄 膜图形。
4. 如权禾腰求1所述的阵列衬底，其包括 第l导电膜；形成于上述第1导电膜的上层的绝缘膜； 形成于上述绝缘膜的上层的第2导电膜； 上述第2导电膜具有上述多种薄膜图形；上述第1导电膜在J^多种薄膜图形的下层的大致整个区域中被除去，并 包括形成于从该区域向夕卜的外部区域中的薄膜图形。
5. 如权利要求1所述的阵列衬底，其包括 第1导电膜；形成于上述第1导电膜的上层的绝缘膜； 形成于上述绝缘膜的上层的半导体膜； 形成于上述半导体膜的上层的第2导电膜； 上述第2导电膜具有上述多种薄膜图形； 上述第1导电膜和上述半导体膜的至少其中一方，含有形成于，多种薄 膜图形的下层的大致整个区域中的薄膜图形。
6. 如权利要求3到5中的任一项所述的阵列衬底，其中 上述第2导电膜由至少2层以上的多层膜形成；上述多种薄膜图形为上述第2导电膜中的至少除去最上层膜的区域。
7. 采用如权禾腰求1所述阵列衬底的显示器，其具有 衬底采用不完全曝光抗蚀剂的中间曝光量，形成中间抗蚀剂膜厚而加工的多种 薄膜图形；上述多种薄膜图形按照离衬底的高度基本相同的方式形成。
8. —种阵列衬底的制造方法，在形成多种薄膜图形的工序中，含有 形成抗蚀剂的工序；采用不完全曝光抗蚀剂的中间曝光量，形成中间抗蚀剂膜厚而加工的工序；在上述多种薄膜图形的下层的大致整个区域中，以使上述多种薄膜图形高 度基本相同的方式形成薄膜图形的工序。
全文摘要
本发明提供一种在形成多种薄膜图形的区域，在同一照相制版工序中进行中间曝光的场合，中间抗蚀剂膜厚的偏差减小，形成中间抗蚀剂膜厚而加工的工艺保留余地增加而成品率提高、成本降低的阵列衬底、显示器、及其制造方法。在阵列衬底(100)中，在由第2导电膜形成的漏电极(8)、源极端子(62)、及共用连接布线(46)上分别具有，采用不完全曝光抗蚀剂(30)的中间曝光量，形成中间抗蚀剂膜厚而加工的区域(H1、H2、H3)。在该区域(H1、H2、H3)的下层的大致整个区域中，以离衬底(1)的高度基本相同的方式形成有由第1导电膜形成的薄膜图形(12、15)或共用布线(3)。
文档编号G09F9/30GK101202286SQ200710159650
公开日2008年6月18日 申请日期2007年11月22日 优先权日2006年11月22日
发明者升谷雄一, 岛村武志, 野海茂昭, 青木理 申请人:三菱电机株式会社
技术领域：
本发明涉及形成有多层薄膜图形的阵列衬底、显示器及其制造方法。例如， 特别适用于液晶显示器的技术。
背景技术：
近年来，液晶显示器由于薄型化、轻型化、低耗电而用作具有代表性的显 示器。作为用于降低液晶显示器的制造成本的方法，在形成薄膜晶体管(下称
TFT)的阵列衬底的制造工艺中削减照相制lfeX序的方式是有效的。于是，在 1次的照相制版工序中，形成未曝光的抗蚀剂膜厚的区域、完全曝光而除去抗 蚀剂的区域、以不完全曝光抗蚀剂的中间曝光量形成中间抗蚀剂膜厚的区域， 这种方法称为灰色调(下称GT)曝光、或者半色调(下称HT)曝光。对于GT 曝光，通过在光掩模上配置低于等于曝光装置分辨率界限的细小薄膜图形，从 而给予中间曝光量。对于HT曝光，通过在光掩模上形成半M膜以给予中间 曝光量。特别是，象专利文献l所述的那样，ffl3W沟道蚀刻型TFT的沟道部 分进行GT曝光或HT曝光，从而消减照相制版工序的方法投入实用。
另外，象专利文献2所述的那样，还具有在l次的照相制虹序中， 在第1曝光中追加中间曝光量的第2曝舰行2级曝光，从而得到中间抗蚀剂 膜厚的区域的方法。在专利文献2中记载，漏电极由顶层含A1的多层膜形成， 为了抑制由ITO等的导电性氧化膜形成的像素电极和漏电极的接触电阻，在对 应接触孔部的漏电极的除去顶层Al的区域中，采用2级曝光或者HT曝光。JP特开2000-66240号公报(图25~图30)JP特开200641161号公报(图4)
发明内容
在照相制版工序中，在不对抗蚀齐U进行完全曝光的中间曝光时，具有下述 的问题，艮P,容易受到光掩模的精度(邀寸率偏差)、曝光装置的照度分布、
抗蚀齐赊布的抗蚀齐鵬厚分布、显影偏差等的影响，中间抗蚀剂膜厚容易产生
偏差。但是，象专利文献1那样，如果仅用于TFT的沟道部分的话，因为1种
薄膜图形为相同膜结构，所以中间抗蚀剂膜厚的偏差等没有那么大的问题。但
是，除了专利文献2示出的漏电极接触部分之外，对于与具有其他各种各样薄
膜图形的布线、端子或者电极等的接触部分，同样也是，在同一照相制版工序 中进行中间曝光时，由于其下层的膜结构的原因，形成于衬底上的各种各样的 薄膜图形离衬底的高度不一样。这样，因为抗蚀剂膜厚不均匀，所以，照相制 lfet后的中间抗蚀剂膜厚的偏差进一步加大。因此，会存在这样的问题，艮p， 在中间抗蚀剂膜厚小的区域，连后续蚀刻工序中所需薄膜图形也消失，相反， 在中间抗蚀剂膜厚大的区域，后续蚀刻工序中无用的薄膜图形却作为残膜而留 下。
本发明为了解决，问题而提出，本发明的目的在于提供一种特别是在形 成多种薄膜图形的区域，在同一照相制虹序中进行中间曝光的场合，照相制 版后的中间抗蚀剂膜厚的偏差减小，形成中间抗蚀齐鹏厚而加工的工艺保留余 地增加而成品率提高、成本降低的阵列衬底、显示器、及其制造方法。
本发明的阵列衬底具有采用不对抗蚀剂进行完全曝光的中间曝光量，形成 中间抗蚀齐u膜厚而加工的多种薄膜图形，该多种薄膜图形按照离衬底的高度基 本相同的方式构成。
本发明的阵列衬底制造方法是形成多种薄膜图形的工序，含有形成抗蚀剂 的工序；采用不对抗蚀剂进纟亍完全曝光的中间曝光量，形成中间抗t虫剂膜厚而
加工的工序；在该多种薄膜图形的下层的大致整个区域中，以使该多种薄膜图 形高度基本相同的方式形成薄膜图形的工序。 [发明效果]
根据本发明，因为形成中间抗蚀齐鵬厚而加工的多种区域中的抗蚀齐鵬厚 能够基本上均匀，所以，會獬获得谋求照相制版后的中间抗蚀剂膜厚的均匀、 后续工艺的保留余地增加、成品率提高、成本降低的阵歹附底、显示器及其制 造方法。
图1为示出实施皿1的液晶显示器的阵列衬底的平面图2为示出实施皿1的图1的显示部的像素的平面图3为实施形态1的沿图2中的A-A剖面线的剖视图4为示出实施形态1的图1的源极端子的放大部分的平面图5为实施形^ 1的沿图2中的B-B剖面线的剖视图6为示出实施开絲1的图1的共用布线变换部的放大部分的平面图7为实施形态1的沿图6的C-C剖面线中的剖视图8为示出按照形成中间抗蚀齐鹏厚方式加工多种薄膜图形的工艺的剖视
图9为示出实施形态2的显示部的像素的平面图10为实施形态2的沿图9的A-A剖面线的剖视图11为示出实施形态2中的源极端子的放大部分的平面图12为实施形态2的沿图11的B-B剖面线的剖视图13为示出实施形态2的共用布线变换部的放大部分的平面图14为实施形态2的沿图13的C-C剖面线的剖视图15为示出实施形态4的静电保护电路的放大部分的剖视图16为实施形态4的沿图15的D-D、 E-E剖面线的剖视图。
符号说明
1衬底 2栅极布线3共用布线4栅极绝缘膜 5半导体膜6源 极布线8漏电极9层间绝缘膜10接触孔11像素电极 12薄膜图形 13源极端子膜15薄膜图形17连接膜20薄膜30抗蚀剂30a、 30b、 30c、 30d中间抗蚀剂44共用布线变换部46共用连接布线48除去部60 栅极端子62源极端子64共用连接端子66短路布线71、 72栅电极 74、 75薄膜图形81、82连接膜100阵列衬底200GT掩模Hl、 H2、 H3、 H4、 H5、 Ha、 Hb、 Hc、 Hd形成中间抗蚀剂膜厚而加工的区域Sa、 Sb、 Sc、 Sd抗蚀剂膜厚Ta、 Tb、 Tc、 Td中间抗蚀齐鵬厚
具体实施例方式
下面以液晶显示器的阵列衬底为例参照附图对本发明实施形态进行说明。 在用于说明下面实施形态的所有图中，同一符号表示同一或与之相当的部分， 原则上省略对其重复进行说明。实施脇l
图1为示出实施形态1的液晶显示器的阵列衬底的平面图。图2为示出图
1中6勺像素的平面图。图3为沿图2中的A-A剖面线的剖视图。图4为示出图 1中的源极端子的放大部分的平面图。图5为沿图4中的B-B剖面线的剖视图。 图6为示出图1中的共用布线变换部放大部分的平面图。图7为沿图6中的C-C剖面线的剖视图。
在图1中，构成液晶显示器的主要一部分的阵列衬底100形成有由在玻璃 等衬底1上排列戯巨阵状的多个像素40形成的显示部50，在显示部50的周边 部分，形成有栅极端子60、源极端子62及共用连接端子64。构成像素40的 保持电容的共用布线3经由共用布线变换部44通过共用连接布线46而引出， 并连接于共用连接端子64上。
尽管未图示，但阵列衬底100 ilil与对向衬底粘合，于其间封入液晶，然 后对液晶施加电压，从而进行显示。另外，尽管未图示，但在阵列衬底100和 对向衬底上，粘附有偏光片，在阵列衬底100的背面配设背光元件以形成液晶
下面，在图2、图3中，像素40由栅极布线2、共用布线3、源极布线6、 TFT、像素电极ll等构成，为第1导电膜，由A1、 Mo、 Cr、 Ti、 Ta、 Mo、 W 等形成的栅极布线2和共用布线3隔开一定间隔而平行形成。在其上层的M^ 面上形成由SiN膜、SiO"莫等形成的栅极绝缘膜4。在与栅极布线2正交的方 向上形 极布线6，于其交点附ifi形成构成TFT的半导体膜5。半导体膜5 为将掺入， 物的半导体膜5b积层于形成沟道的半导体膜5a上而形成的多层 膜。其中，尽管半导体膜5沿源极布线6的形状而配置，还与源极布线6的下 层连接，但是，未必就配置于源极布线6之下。
源电极7在栅极布线2上从源极布线6沿栅极布线2的方向延伸，与半导 体膜5重叠。同样，漏电极8与半导体膜5部分重叠而在与栅极布线2正交的 方向上延伸。源极布线6、源电极7和漏电极8通过由Cr、 Ti、 Ta、 Mo、 W 等形成的下层膜6a、 7a、 8a以及由Al等金属膜形成的上层膜6b、 7b、 8b的多 层膜构成，构成第2导电膜。
在源电极7和漏电极8之间，在形成TFT的沟道的半导体膜5中，除去 掺入掺杂物的半导体膜5b，仅留半导体膜5a。
在图2的虚线示出的区域HI中，漏电极8的上层膜8b去除，露出下层 膜8a。层间绝缘膜9按照覆盖，像素40的方式形成，接触孔10按照与漏电 极8的区域m重叠的方式形成。
由ITO等的透明导电性氧化膜形成的像素电极11通过接触孔10与漏电 极8的下层膜8a连接。通常，由于导电性氧化膜的ITO和容易氧化的Al的接 触电阻高，为了抑制接触电阻，除去接触孔10附近的上层膜8b。其中，接触 孔10和除去上层膜8b的区域Hl的位置稍微错开。
另外，共用布线3和像素电极11重叠的保持电容区域CS构成用于保持 液晶施加电压的保持电容。
其中，图2中的斜线所示的区域为在形成由第2导电膜形成的源极布线6、 源电极7、及漏电极8等的照相制 1序中，形成未曝光抗蚀剂而加工的薄膜 图形。虚线示出的区域Hl为采用不完全曝光抗蚀齐啲中间曝光量，形成中间 抗蚀剂膜厚而加工的薄膜图形。并且，于该区域Hl的下层的基本上整个区域 中，形成有采用位于与栅极布线2和共用布线3相同层的第1导电膜形成的薄 膜图形12。
下面对图l源极端子62的细部进fiH兑明。如图4、图5所示，源极端子62 由采用与源极布线6、源电极7、及漏电极8等位于同一层的第2导电膜形成 的源极端子膜13构成。源极端子膜13由Cr、 Ti、 Ta、 Mo、 W等形成的下层 膜13a以及由Al等金属膜形成的上层膜13b的多层膜构成。
并且，为了提高源极端子62的耐腐蚀性，采用由与像素电极11相同的ITO 等的导电性氧化膜形成的表面端子膜16覆盖端子表面。其中，M设于层间 绝缘膜9之上的接触 L 14，在源极端子膜13的除去了上层膜13b的区域H2 与下层膜13a连接。
源极端子膜13按照与源极布线6、源电极7、及漏电极8等相同的工序形 成。图4中的斜线所示的区域为在形 极端子膜13的照相制fifeX序中形成 未曝光抗蚀齐,加工的薄膜图形。虚线示出的区域H2为采用不完全曝光抗蚀 剂的中间曝光量，形成中间抗蚀剂膜厚而加工的薄膜图形。在区域H2中，除 去源极端子膜13的上层膜13b。在区域H2的下层，以与区域H1等高的方式， 形成有由与栅极布线2和共用布线3位于同一层的第1导电膜形成的薄膜图形 15。下面对图1的共用布线变换部44的细部进行说明。如图6、图7所示， 构成像素40的保持电容区域CS的共用布线3在显示部50的夕卜侧M31共用布 线变换部44与正交于共用布线3的共用连接布线46连接。而且，在共用连接 布线46的其中一个端部形成有共用连接端子64。共用连接布线46由Cr、 Tk Ta、 Mo、 W等形成的下层膜46a以及由Al等金属膜形成的上层膜46b的多 层膜形成，由第2导电膜形成。共用连接端子64采用与源极端子62相同的层 结构。
其中，共用布线3和共用连接布线46经由接触孔18、 19，通过采用与像 素电极11相同的ITO等的导电性氧化膜形成的连接膜17而连接。接触孔18 为除去栅极绝缘膜4和层间绝缘膜9而与共用布线3连接的部分，而接触孔19 为除去层间绝缘膜9而与共用连接布线46连接的部分。
其中，共用连接布线46通过与源极布线6、源电极7、漏电极8及源极端 子膜13等相同的工序形成。图6中的斜线所示的区域为，在形成共用连接布 线46的照相制版工序中形成未曝光抗蚀剂而加工的薄膜图形。虚线示出的区 域H3为形成中间抗蚀剂膜厚而加工的薄膜图形。在区域H3中，除去共用连 接布线46的上层膜46b。在区域H3的下层，以与共用连接布线46重叠的方 式形成共用布线3 。对于a^用布线3配置于该共用连接布线46和共用布线变 换部44的下层的结构，为了降低共用连接布线46的电阻，采用如现有技术中 所采用的结构。
这样，在形成中间抗蚀剂膜厚而加工的区域H1、 H2及H3的下层的大致 齡区域中，因为形成有由第l导电膜形成的薄膜图形12、 15或者共用布线3， 所以，由第2导电膜形成的漏电极8、源极端子膜13、及共用连接布线46离 衬底l的高度基本上相同。
另外，对于图1中的栅极端子60， Mil将栅极布线2变换成由第2导电 膜形成的栅极端子膜而与栅极端子60连接，在栅极端子60的下层形成由第1 导电膜形成的薄膜图形，从而能够形成与源极端子62相同的层结构。
下面说明使形成中间抗蚀剂膜厚而加工的多种薄膜图形离衬底的高度大致 相同所产生的效果。图8为示出按照形成中间抗蚀剂膜厚方式对多种薄膜图形 进行加工的工序的剖视图。
图8 (a)为照相制im序中的曝光工序。在衬底1上形成的薄膜22中，
具有形成中间抗蚀剂膜厚而加工成的区域Ha、 Hb、 Hc、 Hd。在区域Ha和区 域Hb的下层，以薄膜22离衬底1的高度大致相同的方式形劍莫厚相同的薄膜 图形20a、 20b。另一方面，在区域Hc的下层，形成膜厚比薄膜图形20a、 20b 大的薄膜图形20c。并且，在区域Hd的下层，未形成这种薄膜图形。
在该上层的整个面上，形成绝缘膜21和形成中间抗蚀剂膜厚而加工的薄 膜22。薄膜22由下层膜22a和上层膜22b这两层膜构成。而且，为了对薄膜 22进行图案制作加工，抗蚀剂30采用旋涂法等进行涂布。在抗蚀剂30涂布之 后，抗蚀剂30的表面基本上变平坦，所以区域Ha、 Hb、 Hc、 Hd中的抗蚀剂 膜厚Sa、 Sb、 Sc、 Sd不同。艮卩，区域Ha、 Hb的抗蚀剂膜厚Sa、 Sb相等，而 区域Hc的抗蚀剂膜厚Sc比抗蚀齐鹏厚Sa、 Sb小，抗蚀剂膜厚Sd比抗蚀剂膜 厚Sa、 Sb大。
另外，该照相制紅序中所用的GT掩模200对应进行GT曝光的区域Ha、 Hb、 Hc、 Hd，形成微小间隙210。抗蚀剂30通过该GT掩模200而曝光。
图8 (b)为对曝光后抗蚀剂30进行显影而形成抗蚀剂图形的工序。在使 用GT掩模200进行GT曝光的区域Ha、 Hb、 Hc、 Hd中，中间抗蚀剂30a、 30b、 30c、 30d的中间抗蚀剂膜厚Ta、 Tb、 Tc、 Td相互不同。艮P，区域Ha、 Hb的 中间抗蚀齐鵬厚Ta、 Tb相等，而区域Hc的抗蚀剂膜厚Tc比抗蚀剂膜厚Ta、 Tb小，抗蚀剂膜厚Td比抗蚀剂膜厚Ta、 Tb大。
图8 (c)为采用图8 (b)中形成的抗蚀剂图形，禾,干蚀法或湿蚀法等 将薄膜22的下层膜22a和上层膜22b两者均除去的蚀刻工序。
图8 (d)示出为了将图8 (c)的蚀刻工序中残留的中间抗蚀剂30a、 30b、 30c、 30d除去而采用氧气等离子等进行灰化处理的工序。其中，如果为从区域 Ha、 Hb除去中间抗蚀剂30a、 30b的最佳的灰化处理时间的话，则在区域Hc 中，不仅是中间抗蚀剂30c，而且连区域Hc周围的抗蚀剂30都会全部消失。 另夕卜，在区域Hd中，还歹雜有中间抗蚀剂30d。
图8 (e)为ffi^择蚀亥,除去区域Ha、 Hb、 Hc、 Hd的上层膜22b， 将抗蚀剂剥离的工序。结果是，区域Ha、 Hb中形成去除了上层膜22b的正常 的薄膜图形，而区域Hc形成还将本应残留的区域Hc周围的上层膜22b去除 的不良的薄膜图形。区域Hd为残留应去除的上层膜22b的不良的薄膜图形。 即，如果中间抗蚀剂膜厚Tc、 Td与中间抗蚀剂膜厚Ta、 Tb大不相同，则纵
然调整中间抗蚀剂30a、 30b、 30c、 30d的灰化处理时间，区域Hc或区域Hd 的任何一个均形成不良，使得工程无余地可言。
这样，在本实施形态l中，对于由第2导电膜形成的漏电极8、源极端子 62、共用布线变换部44，采用不完全曝光抗蚀剂的中间曝光量，在形成中间抗 蚀剂膜厚而加工的区域H1、 H2、 H3的下层的大致整个区域中，形成有由与栅 极布线2、共用布线3位于同一层的第1导电膜形成的薄膜图形12、 15或共用 布线3，从而离衬底1的高度基本相同，所以，肯的多实现抗蚀剂30的中间抗蚀 剂膜厚的均匀。而且，因为工艺中关于中间抗蚀剂的灰化处理时间等的保留余 地可增大，所以能够减少不良薄膜图形，提高成品率。
实施形态2
在实施形态l中，采用不完全曝光抗蚀剂的中间曝光量，在形成中间抗蚀 齐鵬厚而加工的区域H1、 H2、 H3的下层的大致整个区域中，形成有由第l导 电膜形成的薄膜图形12、 15或共用布线3，但是相反，在实施形态2中，相对 实施形态1的图2到图7，如图9到图14所示，在区域H1、 H2、 H3的下层 的大致整个区域中，构成没有形成由第1导电膜形成的薄膜图形的平坦的结构， 从而也能够使之离衬底l的高度大致相同。
如图9到图12所示，此时，在实施皿1的漏电极8、源极端子62的区 域H1、 H2的下层的大致整个区域中，没有配置由第1导电膜形成的薄膜图形 12、 15。而且，如图13、图14所示，对于共用布线变换部44而言，形^共 用连接布线46的区域H3的下层的大致整个区域中，在共用布线3中设置除去 部48，去除共用布线3的一部分的结构。这样，在区域H1、 H2、 H3的下层 的大致整个区域，纵然构成没有由第1导电膜形成的薄膜图形12、 15及共用 布线3的平坦的结构，也肖^!多实现中间抗蚀剂膜厚的均匀。并且，因为能够使 工艺的保留斜也增大，所以能^>不良薄膜图形、提高成品率。
实施脇3
在实施形态l中，采用不完全曝光抗蚀剂的中间曝光量，在形成中间抗蚀 齐鵬厚而加工的区域H1、 H2、 H3的下层的大致整个区域中，形成有由第l导 电膜形成的薄膜图形12、 15或共用布线3，但是也可以代替第l导电膜，形成 由与半导体膜5相同的层形成的薄膜图形，即使这样，也能够与大致相同的高 度趋于一致。或者，如果栅极布线2和半导体膜5的膜厚大致相同，则纵然设
置由第1导电膜和半导体膜5混合而成的薄膜图案，也肖,使之离衬底1的高 度大致相同，也能够实现中间抗蚀剂膜厚的均匀。而且，因为能够使工艺的保 留斜也增大，所以肖,M^、不良薄膜图形、提高成品率。 实施形态4
在实施形态1到3中，尽管是就3个区域Hl、 H2、 H3进行了说明，但 同样也可适用于其他的地方。图15为示出实施形态4中的静电保护电路的放 大的部分的平面图，图16为沿图15中的D-D、 E-E剖面线的剖l见图。图16 的括弧中的符号为E~E剖面线的符号，两者截面结构也大致相同。实施形态4 示出设于显示部之外的栅极布线2用的静电保护电路。栅极布线2用的静电保 护电路是由两个整流方向不同的二极管形成的电路，用于在对栅极布线2施加 如静电那样电压为正或负数十V以上的高电压时，使静电荷向由第2导电膜形 成的短路布线66中分散。二极管可以在与像素的TFT相同的工序中制作。可 以M将由第1导电膜形成的栅极电极71、 72和由第2导电膜形成的源电极7 或漏电极8的其中一个电极连接而形成二极管。
图15中的虚线所示的区域H4、 H5为采用不完全曝光抗蚀齐啲中间曝光 量，形成中间抗蚀齐鵬厚而加工的薄膜图形。在区域H4中，除去源极电极7 的上层膜7b，露出下层膜7a。在区域H5中，除去漏电极8的上层膜8b，露 出下层膜8a。如图16所示，在区域H4、 H5的下层的大致整个区域中，形成 有由第1导电膜形成的薄膜图形74、 75，和实施形态1的区域Hl、 H2、 H3 同高。而且，由第1导电膜形成的栅电极71、 72和由第2导电膜形成的源电 极7、漏电极8的下层膜7a、 8a ffl31由与像素电极11相同的ITO等的导电性 氧化膜而形成的连接膜81、 82而连接。
这里，尽管就栅极布线2用的静电保护电路进行了描述，但是源极布线6 用的静电保护电路也可为同样的结构。即也可以是，在显示部之外，源极布线 6具有和图15的短路布线66相当的形状，短路布线66由第1导电膜形成，具 有和图15栅极布线2相当的形状。
实施形态5
作为上述以外的适用情形，可以是，以栅极端子60形成为与源极端子62 相同结构、相同高度的方式，在显示部之外，将由第1导电膜形成的栅极布线 2变换成由第2导电膜形成的栅极端子膜而用于与栅极端子60连接的连接部。 或者是，以源极端子62形成为与栅极端子60相同结构、相同高度的方式，在 显示部之外，将由第2导电膜形成的源极布线6变换成由第1导电膜形成的源
极端子膜而用于与源极端子62连接的连接部。因此，对于用于连接第1导电 膜和第2导电膜的连接部，也可以是，采用不完全曝光抗蚀剂的中间曝光量，
形成中间抗蚀齐鹏厚而加工的区域的剖面结构为与形成相同连接结构的共用布
线变换部44的区域H3及静电保护电路的区域H4、 H5相同的高度。
在以上的实施形态中，虽然己就液晶显示器的阵列衬底作出描述，但对于 电致发光(EL)显示器、电致变色显示器、以M用微粒子或油滴的电子纸张 等的显示器的阵列衬底而言，本发明同样也能适用。
权利要求
1.一种阵列衬底，其具有衬底；采用不完全曝光抗蚀剂的中间曝光量，形成中间抗蚀剂膜厚而加工的多种薄膜图形；上述多种薄膜图形按照离上述衬底的高度基本相同的方式形成。
2. 如权利要求1所述的阵列衬底，其中在，多种薄膜图形的下层的大致，区域中，具有以上述多种薄膜图形 高度基本相同的方式形成的薄膜图形。
3. 如权利要求l所述的阵列衬底，其包括 第1导电膜；形成于上述第1导电膜上层的绝缘膜； 形成于上述绝缘膜上层的第2导电膜； ±^第2导电膜具有上述多种薄膜图形；，第1导电膜包含形成于上述多种薄膜图形的下层的大致整个区域的薄 膜图形。
4. 如权禾腰求1所述的阵列衬底，其包括 第l导电膜；形成于上述第1导电膜的上层的绝缘膜； 形成于上述绝缘膜的上层的第2导电膜； 上述第2导电膜具有上述多种薄膜图形；上述第1导电膜在J^多种薄膜图形的下层的大致整个区域中被除去，并 包括形成于从该区域向夕卜的外部区域中的薄膜图形。
5. 如权利要求1所述的阵列衬底，其包括 第1导电膜；形成于上述第1导电膜的上层的绝缘膜； 形成于上述绝缘膜的上层的半导体膜； 形成于上述半导体膜的上层的第2导电膜； 上述第2导电膜具有上述多种薄膜图形； 上述第1导电膜和上述半导体膜的至少其中一方，含有形成于，多种薄 膜图形的下层的大致整个区域中的薄膜图形。
6. 如权利要求3到5中的任一项所述的阵列衬底，其中 上述第2导电膜由至少2层以上的多层膜形成；上述多种薄膜图形为上述第2导电膜中的至少除去最上层膜的区域。
7. 采用如权禾腰求1所述阵列衬底的显示器，其具有 衬底采用不完全曝光抗蚀剂的中间曝光量，形成中间抗蚀剂膜厚而加工的多种 薄膜图形；上述多种薄膜图形按照离衬底的高度基本相同的方式形成。
8. —种阵列衬底的制造方法，在形成多种薄膜图形的工序中，含有 形成抗蚀剂的工序；采用不完全曝光抗蚀剂的中间曝光量，形成中间抗蚀剂膜厚而加工的工序；在上述多种薄膜图形的下层的大致整个区域中，以使上述多种薄膜图形高 度基本相同的方式形成薄膜图形的工序。
全文摘要
本发明提供一种在形成多种薄膜图形的区域，在同一照相制版工序中进行中间曝光的场合，中间抗蚀剂膜厚的偏差减小，形成中间抗蚀剂膜厚而加工的工艺保留余地增加而成品率提高、成本降低的阵列衬底、显示器、及其制造方法。在阵列衬底(100)中，在由第2导电膜形成的漏电极(8)、源极端子(62)、及共用连接布线(46)上分别具有，采用不完全曝光抗蚀剂(30)的中间曝光量，形成中间抗蚀剂膜厚而加工的区域(H1、H2、H3)。在该区域(H1、H2、H3)的下层的大致整个区域中，以离衬底(1)的高度基本相同的方式形成有由第1导电膜形成的薄膜图形(12、15)或共用布线(3)。
文档编号G09F9/30GK101202286SQ200710159650
公开日2008年6月18日 申请日期2007年11月22日 优先权日2006年11月22日
发明者升谷雄一, 岛村武志, 野海茂昭, 青木理 申请人:三菱电机株式会社
最新回复(0)