显示装置的驱动装置的制作方法
专利名称：显示装置的驱动装置的制作方法
技术领域：
本发明涉及一种显示装置的驱动装置，尤其涉及一种将对应于显示数据的电压提供给显示装置后驱动显示装置的显示装置的驱动装置。
背景技术：
在分别沿X方向设置多条数据线、沿Y方向设置多条栅极线，并分别在各个数据线与各个栅极线的交叉位置上设置有显示单元(像素)的有源矩阵型显示装置(例如 TFT(Thin Film Transistor 薄膜晶体管)-LCD(Liquid Crystal Display。液晶显示器) 等)上，连接驱动装置，该驱动装置具有对数据线进行驱动的源极驱动器和驱动栅极线的栅极驱动器。在水平同步信号的各周期从图形处理器等数据源向这种驱动装置依次输入由对应于同一栅极线的像素构成的一行大小的显示数据。驱动装置的源极驱动器在水平同步信号的各周期利用移位寄存器传送从数据源依次输入的一行大小的显示数据后，使之保存在锁存电路中，并由电平移动器、解码器电路及放大电路生成对应于在前面的周期被输入的一行大小的显示数据的数据电压，将生成的数据电压提供给各个数据线后，写入到一行大小的各像素中。另外，驱动装置的栅极驱动器在将栅极信号提供给单一的栅极线，并在水平同步信号的各周期对提供栅极信号的栅极线进行切换。由此，驱动显示装置，将显示数据所表示的图像显示在显示装置中。与上述相关联，在专利文献1中公开了如下一种结构在漏极驱动器的解码器电路与输出放大电路之间设置有预充电电路，该预充电电路生成将对应于显示数据的灰度电压的电平进行移动后的电压，并将生成的电压在预充电期间内提供给漏极信号线。另外，在专利文献2中，公开了如下的一种技术，设置第2解码器，从多个预充电电压中选择对应于图像数据的预充电电压后输出，将从第2解码器输出的预充电电压提供给数据线。专利文献1 特开2001-166741号公报专利文献2 特开2009-139538号公报
但是，伴随着显示装置的动作速度的高速化，即便对驱动显示装置的驱动装置，也要求动作速度的高速化。在上述驱动装置的源极驱动器中，以往作为实例，如图6(A)所示，源极驱动器的各结构要素中由运算放大器等构成的放大电路的动作速度最低，放大电路的输出延迟成为阻碍源极驱动器的动作速度提高的主要原因。与之不同，利用近年来的放大电路外围的技术改良，作为实例，如图6(B)中表述为‘高速化后的放大电路单体的输出’所示那样，放大电路的输出延迟大幅度变小。但是，与之相伴，取代放大电路的输出延迟，位于放大电路前级的解码器电路的输出延迟变为阻碍源极驱动器的动作速度提高的主要原因，由于放大电路的输出依赖于解码器电路的输出，所以实际情况是源极驱动器的动作速度不会象放大电路的输出延迟大幅度变小那样充分提高。与之不同，专利文献1所述的技术由于利用预充电电路使解码器电路输出侧的漏极信号线(数据线)的电位发生变化，故认为对提高源极驱动器的动作速度很有效。但是，在专利文献1所述的技术中，无论数据线(漏极信号线)的电位是否达到预充电电位(PC 电位)，在预充电期间终止之前的期间，均继续向数据线提供电压，所以从专利文献1的图 11可知，尤其对于距源极驱动器近的近端的像素，在数据线的电位达到PC电位后的较长期间，都向数据线提供电压，存在产生多余的功耗的问题。另外，专利文献1所述的技术如专利文献1的图11所示，在使数据线的电位暂时上升到比最终电位高的PC电位之后降低到最终电位，并使数据线的电位暂时上升到PC电位也将导致多余的功耗增大。另外，在专利文献2所述的技术中，从专利文献2的图3或图6可知，无论数据线的电位是否达到预充电电位，在预充电期间终止之前的期间，都继续向数据线提供预充电电压，故与专利文献1所述的技术一样，存在产生多余的功耗的问题。
发明内容
本发明考虑了上述事实而做出，其目的在于获得一种显示装置的驱动装置，抑制多余的功耗，并能够实现动作速度的高速化。为了实现上述目的，技术方案1所述发明的显示装置的驱动装置构成为包括第1 切换部件，设置在将驱动信号线的电位切换到对应于显示数据的目标电位的电位切换部与被提供了所述驱动信号线的电位作为电压的显示装置之间，在所述驱动信号线的电位达到比该电位高的第1基准电位之前的期间，将所述驱动信号线连接到电源上；第2切换部件， 设置在所述电位切换部与所述显示装置之间，在所述驱动信号线的电位达到比该电位低的第2基准电位之前的期间，将所述驱动信号线连接到接地线上；以及控制部件，在所述驱动信号线的电位比所述目标电位低的情况下，将预定的η种(n ^ 1)电位中的在所述目标电位以下且距所述目标电位最近的电位作为所述第1基准电位，使所述第1切换部件进行动作，在所述驱动信号线的电位比所述目标电位高的情况下，将所述η种电位中的在所述目标电位以上且距所述目标电位最近的电位作为所述第2基准电位，使所述第2切换部件进行动作。在技术方案1所述的发明中，在将驱动信号线的电位切换到对应于显示数据的目标电位的电位切换部与将驱动信号线的电位作为电压提供的显示装置之间分别设置有第 1切换部件，在驱动信号线的电位达到比该电位高的第1基准电位之前的期间，将驱动信号线连接到电源上；以及第2切换部件，在驱动信号线的电位达到比该电位低的第2基准电位之前的期间，将驱动信号线连接到接地线上。另外，控制部件在驱动信号线的电位比目标电位低的情况下，将预定的η种(η 3 1)电位中的在目标电位以下且距目标电位最近的电位作为第1基准电位，使第1切换部件进行动作，在驱动信号线的电位比目标电位高的情况下，将η种电位中的在目标电位以上且距目标电位最近的电位作为第2基准电位，使第2切换部件进行动作。这样，在技术方案1所述的发明中，在驱动信号线的电位比目标电位低的情况下， 在驱动信号线的电位达到η种电位中的在目标电位以下且距目标电位最近的电位、即第1 基准电位之前的期间，利用第1切换部件将驱动信号线连接到电源上，由此，缩短驱动信号线的电位达到目标电位之前的时间。另外，在驱动信号线的电位比目标电位高的情况下， 在驱动信号线的电位下降到η种电位中的在目标电位以上且距目标电位最近的电位、即第 2基准电位前的期间，利用第2切换部件将驱动信号线连接到接地线上，由此缩短驱动信号线的电位达到目标电位之前的时间。由此，能够实现本发明的显示装置的驱动装置的动作速度的高速化。另外，第1切换部件构成为在驱动信号线的电位达到第1基准电位之前的期间将驱动信号线连接到电源上，若驱动信号线的电位达到第1基准电位，则断开驱动信号线与电源的连接。另外，第2切换部件也构成为在驱动信号线的电位达到第2基准电位之前的期间将驱动信号线连接到接地线上，若驱动信号线的电位达到第2基准电位，则断开驱动信号线与接地线的连接。因此，与无论驱动信号线的电位是否达到某个电位而在恒定期间向驱动信号线提供电压的结构相比，能够抑制多余的功耗。另外，在技术方案1所述的发明中，例如技术方案2所述，也可以构成为设置多个第1切换部件，向各个第1切换部件提供η种电位中彼此不同的电位，作为第1基准电位。 在该结构中，在驱动信号线的电位比目标电位低的情况下，将η种电位中的在目标电位以下且距目标电位最近的电位作为第1基准电位使第1切换部件进行动作具体可采用如下方式实现，即例如，将控制部件构成为在驱动信号线的电位比目标电位低的情况下，使多个第1切换部件中的、被提供了在目标电位以下且距目标电位最近的电位作为第1基准电位的第1切换部件动作。另外，在技术方案2所述的发明中，例如技术方案3所述，在各个第1切换部件与电源之间分别设置有第3切换部件的情况下，使多个第1切换部件中的、被提供了在目标电位以下且距目标电位最近的电位作为第1基准电位的第1切换部件进行动作具体可通过如下方式实现，即例如，将控制部件构成为通过使多个第3切换部件中的、设置在使之动作的特定的第1切换部件与电源之间的第3切换部件导通，从而使特定的第1切换部件动作。另外，在技术方案1 3之一所述的发明中，例如，如技术方案4所述，也可以构成为设置多个第2切换部件，向各个第2切换部件提供η种电位中彼此不同的电位，作为第2 基准电位。在该结构中，在驱动信号线的电位比目标电位高的情况下，将η种电位中的在目标电位以上且距目标电位最近的电位作为第2基准电位使第2切换部件进行动作具体可通过如下方式实现，即例如，将控制部件构成为在驱动信号线的电位比目标电位高的情况下，使多个第2切换部件中的、被提供了在目标电位以上且距目标电位最近的电位作为第2 基准电位的第2切换部件动作。另外，在技术方案4所述的发明中，例如技术方案5所述，在各个第2切换部件与接地线之间分别设置有第4切换部件的情况下，使多个第2切换部件中的、被提供了在目标电位以上且距目标电位最近的电位作为第2基准电位的第2切换部件进行动作具体可通过如下方式实现，即例如，将控制部件构成为通过使多个第4切换部件中的、设置在使之动作的特定的第2切换部件与接地线之间的第4切换部件导通，从而使特定的第2切换部件动作。另外，在技术方案1、4及5之一所述的发明中，例如技术方案6所述，也可构成为向第1切换部件有选择地提供η种电位中的任意一种电位，作为第1基准电位。在该结构中，在驱动信号线的电位比目标电位低的情况下，将η种电位中的在目标电位以下且距目标电位最近的电位作为第1基准电位使第1切换部件进行动作具体可采用如下方式实现， 即例如，将控制部件构成为在驱动信号线的电位比目标电位低的情况下，将η种电位中的在目标电位以下且距目标电位最近的电位作为第1基准电位提供给第1切换部件。
另外，在技术方案1、4及5之一所述的发明中，例如，如技术方案7所述那样，也可以构成为向第2切换部件有选择地提供η种电位中的任意一种电位，作为第2基准电位。在该结构中，在驱动信号线的电位比目标电位高的情况下，将η种电位中的在目标电位以上且距目标电位最近的电位作为第2基准电位使第2切换部件进行动作具体可通过如下方式实现，即例如，将控制部件构成为在驱动信号线的电位比目标电位高的情况下，使η种电位中的在目标电位以上且距目标电位最近的电位作为第2基准电位提供给第2切换部件。另外，在技术方案1 7之一所述的发明中，例如技术方案8所述那样，能够构成为第1切换部件包含将背栅极连接到接地线上的PMOS晶体管，第2切换部件包含将背栅极连接到电源上的NMOS晶体管。另外，在技术方案1 7之一所述的发明中，例如技术方案9所述那样，还可构成为第1切换部件包含将背栅极连接到驱动信号线上的PMOS晶体管，第2切换部件包含将背栅极连接到驱动信号线上的NMOS晶体管。如之前的技术方案8所述那样，PMOS晶体管的背栅极通常连接到接地线，NMOS晶体管的背栅极通常连接到电源。因此，如上所述，在将第1切换部件的PMOS晶体管及第2切换部件的NMOS晶体管的背栅极连接到驱动信号线的情况下，需要将这些晶体管与其他晶体管隔离，电路面积增大。但是，在将PMOS晶体管的背栅极连接到接地线，将NMOS晶体管的背栅极连接到电源的情况下，背栅极与驱动信号线中产生电位差(施加反向偏压)，有可能在比驱动信号线的电位达到基准电位稍早的定时截止。相反，如上所述，在将背栅极连接到驱动信号线的情况下，因为不施加反向偏压，故能够在驱动信号线的电位达到第1基准电位或第2基准电位的定时之前使上述各晶体管导通，并能够在驱动信号线的电位达到第1基准电位或第2基准电位的定时之前保持使驱动信号线连接到电源或接地线的状态。另外，在技术方案8或9所述的发明中，例如技术方案10所述那样，也可以构成为在第1切换部件的PMOS晶体管中，向栅极提供比第1基准电位高规定值的电位，在第2 切换部件的NMOS晶体管中，向栅极提供比第2基准电位高规定值的电位。此时，也与技术方案9所述的发明一样，能够在驱动信号线的电位达到第1基准电位或第2基准电位的定时之前使上述各晶体管导通，并能够在驱动信号线的电位达到第1基准电位或第2基准电位的定时之前保持使驱动信号线连接到电源或接地线的状态。另外，在技术方案1 10之一所述的发明中，在电位切换部与显示装置之间设置有放大电路的情况下，例如，如技术方案11所述那样，也可构成为第1切换部件及第2切换部件将驱动信号线中的在电位切换部与放大电路之间的部位连接到电源或接地线上。发明效果
如上所述，在将驱动信号线的电位切换到对应于显示数据的目标电位的电位切换部与将驱动信号线的电位作为电压提供的显示装置之间设置有第1切换部件，在驱动信号线的电位达到更高的第1基准电位之前的期间，将驱动信号线连接到电源上；以及第2切换部件，在驱动信号线的电位达到更低的第2基准电位之前的期间，将驱动信号线连接到接地线上，在驱动信号线的电位比目标电位低的情况下，将η种电位中的在目标电位以下且距目标电位最近的电位作为第1基准电位，使第1切换部件进行动作，在驱动信号线的电位比目标电位高的情况下，将η种电位中的在目标电位以上且距目标电位最近的电位作为第2 基准电位，使第2切换部件进行动作，故具有在抑制多余的功耗的同时、能够实现动作速度的高速化的优良效果。
图1是与显示装置一起表示实施方式中说明的显示装置的驱动装置的示意结构的框图。图2是表示第1实施方式的电位变更辅助电路的结构的电路图。图3㈧是表示分别提供给η个电位变更辅助电路的基准电位的一例的线图，⑶、 (C)分别是表示驱动信号线的电位变化的一例的线图。图4是表示第2实施方式的电位变更辅助电路的结构的电路图。图5是表示第3实施方式的电位变更辅助电路的结构的电路图。图6是用于说明显示装置的驱动装置(的源极驱动器)中动作速度提高的阻碍原因的线图。符号说明 10显示装置 12驱动装置 16源极驱动器 36解码器电路
38灰度电压产生部 42电位变更辅助电路 44切换控制部 48放大电路
50、68、76 电位检测变更电路 52检测用PMOS晶体管 54检测用NMOS晶体管 56选择用NMOS晶体管 58选择用PMOS晶体管 60输出信号线 62基准电位提供部 64选择信号提供部 70、72 电位选择电路。
具体实施例方式下面，参照附图来详细说明本发明实施方式的一例。[第1实施方式]
图1中示出了作为显示器件的显示装置10以及具有连接到该显示装置10上的栅极驱动器14及源极驱动器16的驱动装置12。另外，驱动装置12是本发明的显示装置的驱动装
置的一例。显示装置10若是有源矩阵型的显示器件，则也可以是公知的各种显示器件之一， 但是，例如在显示装置10是TFT-IXD的情况下，显示装置10省略图示，构成为在间隔规定间隔对置配置的一对透明基板间封入了液晶，在一个透明基板的对置面上的整个面中形成电极，在另一个透明基板的对置面上分别设置了沿图1的X方向以规定间隔配置并分别沿图1的Y方向延伸的多条数据线、以及沿图2的Y方向以规定间隔配置并分别沿图1的X 方向延伸的多条栅极线，在各个数据线与各个栅极线的交叉位置(像素位置)上分别配置了薄膜晶体管(TFT)及电极，各个TFT分别将源极连接到电极上，将栅极连接到栅极线上， 将漏极连接到数据线上。下面举例说明显示装置10是TFT-IXD的情形。具有栅极驱动器14与源极驱动器16。在栅极驱动器14上分别连接了显示装置 10的各个栅极线，在源极驱动器16上分别连接了显示装置10的各个数据线。栅极驱动器 14连接到定时控制器(省略图示)上，根据从定时控制器输入的栅极驱动器控制信号，以与水平同步信号同步的定时，一边依次切换提供栅极信号的栅极线，一边反复进行以规定时间向显示装置10的多条栅极线中的任意一条栅极线提供栅极信号，使连接到该栅极线上的一行大小的像素的TFT在规定时间导通。另一方面，源极驱动器16依次连接了如下部件而构成，即移位寄存器20、具有与一行大小的像素数相同个数的锁存电路24的第1锁存电路群22、具有与一行大小的像素数相同个数的锁存电路28的第2锁存电路群26、具有与一行大小的像素数相同个数的电平移动器32的电平移动器群30、具有与一行大小的像素数相同个数的解码器电路36的解码器电路群34、具有与一行大小的像素数相同个数的电位变更辅助电路42的电位变更辅助电路群40、以及具有与一行大小的像素数相同个数的放大电路48的放大电路群46。源极驱动器16中，在水平同步信号的各周期，从图形处理器等数据源向这种驱动装置以1个像素为单位依次输入由对应于显示装置10的相同栅极线的像素构成的一行大小的显示数据。移位寄存器20在依次传送了以1个像素为单位被依次输入的一行大小的显示数据之后，输出到第1锁存电路群22。由此，在第1锁存电路群22的各个锁存电路24 中分别保存一行大小的显示数据中的彼此不同的1个像素大小的显示数据。第2锁存电路群26与利用移位寄存器20传送显示数据及向第1锁存电路群22 保存显示数据并行地，利用电平移动器群30之后的电路对第2锁存电路群26中保存的显示数据进行信号处理，在第1锁存电路群22的各锁存电路24中保存的1个像素大小的显示数据被暂时传送、保存在第2锁存电路群26的各个锁存电路28后，输出到电平移动器群 30的各个电平移动器32。电平移动器群30的各个电平移动器32将从第2锁存电路群26的锁存电路28输入的显示数据的电压电平变换为适于后级的解码器电路36等的动作的更高的电压电平， 将电平变换后的显示数据输出到解码器电路群34的各个解码器电路36。在解码器电路群34中设置有产生彼此不同的电压电平的多种灰度电压的灰度电压产生部38，将由灰度电压产生部38产生的多种灰度电压分别提供给各个解码器电路36。 各解码器电路36从由灰度电压产生部38提供的多种灰度电压中，选择对应于从前级电平移动器32输入的1个像素大小的显示数据的灰度电压，使输出信号线的电压电平(电位) 变化到所选择的灰度电压，由此，将选择到的灰度电压输出到后级的电路。另外，电位变更辅助电路群40的各个电位变更辅助电路42如后所述。放大电路群46的各个放大电路48省略图示，但具有在输入端连接了解码器电路 36的输出信号线的运算放大器。该运算放大器连接了外围电路以用作电压输出器(voltagefollower)，将输出端连接到数据线上。由此，输出信号线的电压(数据电压)由放大电路 48 (的运算放大器)对电流进行放大后提供给数据线而无需变更电压电平。由此，从放大电路群46的各放大电路48提供给数据线的数据电压被分别施加到显示装置10的各行中的、与利用栅极驱动器14提供了栅极信号的栅极线相对应的一行大小的像素上，施加了数据电压的各像素的位置上的液晶的光透射率随着所施加的数据电压的大小而变化，从而在显示装置10中显示一行大小的图像。之后，依次切换由栅极驱动器 14提供栅极信号的栅极线，并依次切换被输入了源极驱动器16的显示数据的行，由此，在显示装置10中显示图像。下面，参照图2，说明在电位变更辅助电路群40中设置与一行大小的像素数相同个数的电位变更辅助电路42。图2中示出了对应于单一像素(数据线)的单一的电位变更辅助电路42，在该电位变更辅助电路42中设置了 η个(例如η>1)电位检测变更电路50。 另外，在电位变更辅助电路群40中还设置了具有基准电位提供部62和选择信号提供部64 的切换控制部44。各个电位检测变更电路50具有检测用PMOS晶体管52及NMOS晶体管54、以及选择用NMOS晶体管56及PMOS晶体管58。检测用PMOS晶体管52的漏极连接到输出信号线 60上，源极连接到选择用NMOS晶体管56的源极上，栅极连接到基准电位提供部62上，背栅极(也称为衬底栅)连接到接地线上，从而维持在电位Vss。另外，检测用NMOS晶体管54 的漏极连接到输出信号线60上，源极连接到选择用PMOS晶体管58的源极上，栅极连接到基准电位提供部62上，背栅极连接到电源上，从而维持在电位VDD。选择用NMOS晶体管56的漏极及背栅极连接到电源上，从而维持在电位VDD，栅极连接到选择信号提供部64上。另外，选择用PMOS晶体管58的漏极及背栅极连接到接地线上，从而维持在电位Vss，栅极连接到选择信号提供部64上。另外，单一的电位变更辅助电路42中设置的电位检测变更电路50的数量η例如可根据针对驱动装置12所允许的电路规模以及针对驱动装置12的动作速度的高速化的程度等条件进行确定。另外，切换控制部44的基准电位提供部62对各个电位检测变更电路50的检测用 PMOS晶体管52及NMOS晶体管54，向栅极分别提供如下电压(电位)，作为基准电位Vref， 即在从解码器电路36输出的数据电压的最小值至最大值的范围内、且η种电压电平中对每个电位检测变更电路50互不相同的电压电平的电压。作为实例，图3㈧示出了在电位检测变更电路50的数量η=3的情况下，提供给各个电位检测变更电路50的检测用PMOS晶体管52及NMOS晶体管54的栅极的基准电位 Vrefl Vref3的一例。图3 (A)中，电位Vmin是被输入了显示数据的最小值Dmin时从解码器电路36输出的数据电压，电位Vmax是被输入了显示数据的最大值Dmax时从解码器电路36输出的数据电压。基准电位提供部62例如图3 (A)所示，能够构成为将如下电位作为基准电位Vref提供给各个电位检测变更电路50的检测用PMOS晶体管52及NMOS晶体管 54，该电位相当于将从解码器电路36输出的数据电压的范围(Vmin Vmax)均等分割成对应于电位检测变更电路50的数量η的数量(=η+1=4)的多个范围时的各个范围边界的电位。另外，电位检测变更电路50的选择信号提供部64被输入显示数据，该显示数据是输入到解码器电路36的电平变换后的显示数据(也可构成为输入电平变换前的显示数据来代替)，并根据输入的显示数据，在由解码器电路变更输出信号线60的电位之前识别出基于解码器电路36的输出信号线60的电位变更中的目标电位。另外，选择信号提供部64 保存在水平同步信号前一个周期所识别出的输出信号线60的目标电位，通过将识别的目标电位与前面的周期的目标电位进行比较，判断基于当前周期的解码器电路36的输出信号线60的电位变更方向是电位上升还是下降。另外，选择信号提供部64在判断为输出信号线60的电位变更方向是电位上升的情况下，针对如下的电位检测变更电路50，将使选择用NMOS晶体管56导通的选择信号提供给选择用NMOS晶体管56的栅极，在该电位检测变更电路50中，从作为基准电位Vref提供给η个电位检测变更电路50的η种电位中，选择出在识别到的目标电位以下且距所述目标电位最近的电位，并将选择到的电位作为基准电位Vref提供给检测用PMOS晶体管52及 NMOS晶体管54的栅极。另外，选择信号提供部64在判断为输出信号线60的电位变更方向是电位下降的情况下，针对如下的电位检测变更电路50，将使选择用PMOS晶体管58导通的选择信号提供给选择用PMOS晶体管58的栅极，在该电位检测变更电路50中，从作为基准电位Vref提供给η个电位检测变更电路50的η种电位中，选择出在识别到的目标电位以上且距所述目标电位最近的电位，并将选择到的电位作为基准电位Vref提供给检测用PMOS晶体管52及 NMOS晶体管54的栅极。在本第1实施方式中，检测用PMOS晶体管52是本发明的第1切换部件(具体为技术方案2、11中所述的第1切换部件)及技术方案8所述的PMOS晶体管的一例，检测用 NMOS晶体管54是本发明的第2切换部件(具体为技术方案4、11中所述的第2切换部件) 及技术方案8所述的NMOS晶体管的一例，选择用NMOS晶体管56是技术方案3所述的第3 切换部件的一例，选择用PMOS晶体管58是技术方案5所述的第4切换部件的一例，切换控制部44是本发明的控制部件(具体为技术方案2 5所述的控制部件)的一例，解码器电路36是技术方案1所述的电位切换部的一例，放大电路48是技术方案11所述的放大电路的一例。另外，提供给检测用PMOS晶体管52的栅极的电位是第1基准电位的一例，提供给检测用NMOS晶体管54的栅极的电位是第2基准电位的一例。下面，说明本实施方式的作用。如上所述，驱动装置12的源极驱动器16的解码器电路36从灰度电压产生部38所提供的多种灰度电压中，选择出对应于从前级的电平移动器32输入的1个像素大小的显示数据的灰度电压，并使输出信号线60的电压电平(电位) 变化到所选择的灰度电压，但解码器电路36使输出信号线60的电位的变化速度(解码器电路36的输出速度)比源极驱动器16的其他电路的输出速度低，成为阻碍提高源极驱动器16的动作速度的主要原因。因此，在本实施方式的驱动装置12的源极驱动器16中设置有电位变更辅助电路群40。设置在电位变更辅助电路群40的电位检测变更电路50的选择信号提供部64在判断为输出信号线60的电位变更方向为电位上升的情况下，针对如下的电位检测变更电路50，将使选择用NMOS晶体管56导通的选择信号提供给选择用NMOS晶体管56的栅极，在该电位检测变更电路50中，从作为基准电位Vref提供给η个电位检测变更电路50的η种电位中，选择出在识别到的目标电位以下且距所述目标电位最近的电位，并将选择到的电位作为基准电位Vref提供给检测用PMOS晶体管52及NMOS晶体管54的栅极。
若栅极被提供了选择信号的选择用NMOS晶体管56导通，则连接到该选择用NMOS 晶体管56上的检测用PMOS晶体管52在输出信号线60的电位达到提供给栅极的基准电位 Vref之前的期间导通，故在输出信号线60的电位达到基准电位Vref之前的期间，输出信号线60经检测用PMOS晶体管52及选择用NMOS晶体管56连接到电源上。作为实例，图3 (B)示出了由选择信号提供部64识别的输出信号线60的目标电位 VD比水平同步信号的前面的周期的目标电位VD-I高，且比基准电位Vref3高的情形下的输出信号线60的电位的变化。从图3(B)可知，在输出信号线60的电位达到基准电位Vref 之前的期间，输出信号线60连接到电源上，所以将该期间中的输出信号线60的电位变化的斜率与未设置在电位变更辅助电路群40的情形下的电位变化的斜率(图3(B)所示的点划线的斜率)相比较可知，在上述期间中输出信号线60的电位高速变化。另外，若输出信号线60的电位达到基准电位Vref3，则检测用PMOS晶体管52截止，解除了输出信号线60与电源的连接，输出信号线60的电位变化的斜率也与未设置在电位变更辅助电路群40的情形一样变小，但如图3(B)中表述为‘时间缩短’那样，因为使输出信号线60从电位VD-I变化到电位VD的所需时间整体被缩短，故能够实现源极驱动器16 的动作速度的提高。另外，当输出信号线60的电位达到基准电位Vref3时检测用PMOS晶体管52截止，所以与在预定的恒定时间使检测用PMOS晶体管52导通等情形相比，能够抑制多余的功耗。另外，电位检测变更电路50的选择信号提供部64在判断为输出信号线60的电位变更方向是电位下降的情况下，针对如下的电位检测变更电路50，将使选择用PMOS晶体管 58导通的选择信号提供给选择用PMOS晶体管58的栅极，在该电位检测变更电路50中，从作为基准电位Vref提供给η个电位检测变更电路50的η种电位中，选择出在识别到的目标电位以上且距所述目标电位最近的电位，并将选择到的电位作为基准电位Vref提供给检测用PMOS晶体管52及NMOS晶体管54的栅极。若栅极被提供了选择信号的选择用PMOS晶体管58导通，则连接到该选择用PMOS 晶体管58上的检测用NMOS晶体管54在输出信号线60的电位达到提供给栅极的基准电位 Vrefl之前的期间导通，故在输出信号线60的电位达到基准电位Vref之前的期间，输出信号线60经检测用NMOS晶体管54及选择用PMOS晶体管58连接到接地线上。作为实例，在图3(C)中，示出了由选择信号提供部64识别的输出信号线60的目标电位VD比水平同步信号的前面的周期的目标电位VD-I低，且比基准电位Vrefl低的情形下的输出信号线60的电位变化。从图3(C)可知，在输出信号线60的电位达到基准电位 Vrefl之前的期间，输出信号线60连接到接地线上，故将该期间中的输出信号线60的电位变化的斜率与未设置在电位变更辅助电路群40的情形下的电位变化的斜率(图3(C)所示的点划线的斜率)相比较可知，在上述期间，输出信号线60的电位高速变化。另外，若输出信号线60的电位达到基准电位Vref 1，则检测用NMOS晶体管54截止，解除输出信号线60与接地线的连接，输出信号线60的电位变化的斜率也与未设置在电位变更辅助电路群40的情形一样变小，但如图3(C)中表述为‘时间缩短’所示那样，因为使输出信号线60从电位VD-I变化到电位VD的所需时间整体被缩短，故能够实现源极驱动器 16的动作速度的提高。另外，当输出信号线60的电位达到基准电位Vrefl时检测用NMOS 晶体管54截止，故与在预定的恒定时间使检测用NMOS晶体管54导通等情形相比，能够抑制多余的功耗。[第2实施方式]
下面说明本发明的第2实施方式。向与第1实施方式相同的部分附加相同符号，省略说明。图4中示出本第2实施方式的电位变更辅助电路群40的电位变更辅助电路42及切换控制部44。如图4所示，在本第2实施方式中，在电位变更辅助电路42中设置了单一的电位检测变更电路68。电位检测变更电路68与第1实施方式中说明的电位检测变更电路50相比，省略了选择用NMOS晶体管56及PMOS晶体管58，检测用PMOS晶体管52的源极连接到电源上， 栅极连接到电位选择电路70上，检测用NMOS晶体管54的源极连接到接地线上，栅极连接到电位选择电路72上。从切换控制部44的基准电位提供部62向电位选择电路70、72分别提供η种电位 (基准电位Vrefl Vrefn)。电位选择电路70、72具有根据从切换控制部44的选择信号提供部64输入的选择信号而接通断开的η个切换元件，根据从选择信号提供部64输入的选择信号，将从基准电位提供部62提供的η种电位中的任意一种电位作为基准电位Vref， 提供给检测用PMOS晶体管52的栅极或检测用NMOS晶体管54的栅极。另外，在本第2实施方式中，检测用PMOS晶体管52是本发明的第1切换部件(具体为技术方案6中所述的第1切换部件)及技术方案8所述的PMOS晶体管的一例，检测用 NMOS晶体管54是本发明的第2切换部件(具体为技术方案7中所述的第2切换部件)及技术方案8所述的NMOS晶体管的一例，切换控制部44是本发明的控制部件(具体为技术方案6、7所述的控制部件)的一例，解码器电路36是技术方案1所述的电位切换部的一例，放大电路48是技术方案11所述的放大电路的一例。另外，提供给检测用PMOS晶体管 52的栅极的电位是第1基准电位、具体为技术方案6中所述‘η种电位中的任意一种电位’ 的一例，提供给检测用NMOS晶体管54的栅极的电位是第2基准电位、具体为技术方案7中所述的‘η种电位中的任意一种电位’的一例。下面，说明本第2实施方式的作用。电位检测变更电路50的选择信号提供部64 在判断为输出信号线60的电位变更方向为电位上升的情况下，从基准电位提供部62提供给电位选择电路70、72的η种电位中，选择出在识别到的目标电位以下且距所述目标电位最近的电位，并将用于从电位选择电路70输出所选择到的电位的选择信号提供给电位选择电路70。由此，将上述选择到的电位作为基准电位Vref提供给检测用PMOS晶体管52的栅极，在输出信号线60的电位达到提供给栅极的基准电位Vrefl之前的期间，检测用PMOS 晶体管52导通，由此，在输出信号线60的电位达到基准电位Vref之前的期间，输出信号线 60经检测用PMOS晶体管52连接到电源上。因此，与第1实施方式一样，输出信号线60从电位VD-I变化到更高电位VD前的所需时间被缩短(也参照图3(B))，能够实现源极驱动器16的动作速度的提高。另外，当输出信号线60的电位达到提供给栅极的基准电位Vref时检测用PMOS晶体管52截止，所以与在预定的恒定时间使检测用PMOS晶体管52导通等情形相比，能够抑制多余的功耗。另外，电位检测变更电路50的选择信号提供部64在判断为输出信号线60的电位变更方向是电位下降的情况下，从基准电位提供部62提供给电位选择电路70、72的η种电位中，选择出在识别到的目标电位以上且距所述目标电位最近的电位，并将用于从电位选择电路72输出所选择到的电位的选择信号提供给电位选择电路72。由此，将上述选择到的电位作为基准电位Vref提供给检测用NMOS晶体管54的栅极，在输出信号线60的电位达到提供给栅极的基准电位Vref之前的期间，检测用NMOS晶体管54导通，由此，在输出信号线60的电位达到基准电位Vref之前的期间，输出信号线60经检测用NMOS晶体管54连接到电源上。因此，与第1实施方式一样，输出信号线60从电位VD-I变化到更低电位VD前的所需时间也被缩短(也参照图3(C))，能够实现源极驱动器16的动作速度的提高。另外，当输出信号线60的电位达到提供给栅极的基准电位Vref时检测用NMOS晶体管54截止，所以与在预定的恒定时间使检测用NMOS晶体管54导通等情况相比，能够抑制多余的功耗。[第3实施方式]
下面说明本发明的第3实施方式。向与第1实施方式相同的部分附加相同符号，省略说明。图5中示出了本第3实施方式的电位变更辅助电路群40的电位变更辅助电路42及切换控制部44。如图5所示，本第3实施方式的电位检测变更电路76与第1实施方式中说明的电位检测变更电路50相比，不同之处仅在于将检测用PMOS晶体管52及NMOS晶体管 54的背栅极连接到输出信号线60上这点。另外，在本第1实施方式中，检测用PMOS晶体管52是技术方案9所述的PMOS晶体管的一例，检测用NMOS晶体管54是技术方案9所述的NMOS晶体管的一例。如第1实施方式中说明的电位检测变更电路50那样，在将检测用PMOS晶体管52 的背栅极连接到接地线，将检测用匪OS晶体管54的背栅极连接到电源的情况下，检测用 PMOS晶体管52及NMOS晶体管54的背栅极与输出信号线60中产生电位差(施加反向偏压)，所以在比输出信号线60的电位达到提供给栅极的基准电位Vref稍早的定时(输出信号线60的电位与基准电位Vref的差减小到晶体管的阈值电压Vt为止的定时)检测用 PMOS晶体管52及NMOS晶体管54中的导通的晶体管截止。相反，如本第3实施方式的电位检测变更电路76那样，在检测用PMOS晶体管52 及NMOS晶体管54的背栅极连接到输出信号线60的情况下，不向检测用PMOS晶体管52及 NMOS晶体管54施加反向偏压，所以检测用PMOS晶体管52及NMOS晶体管54中的导通的晶体管在输出信号线60的电位达到提供给栅极的基准电位Vref的定时导通。由此，检测用PMOS晶体管52及NMOS晶体管54导通的期间变长，故输出信号线60从电位VD-I变化到电位VD之前的所需时间被进一步缩短，能够使源极驱动器16的动作速度进一步提高。另外，在第3实施方式中，说明了在第1实施方式中说明的结构中，将检测用PMOS 晶体管52及NMOS晶体管54的背栅极连接到输出信号线60上的结构，但本发明并不限于此，也可以在第2实施方式说明的结构中，将检测用PMOS晶体管52及NMOS晶体管54的背栅极连接到输出信号线60上。另外，以上对如下情况进行了说明，即将使检测用PMOS晶体管52及NMOS晶体管54导通后使输出信号线60的电位发生变化时的目标电位，即基准电位Vref提供给检测用PMOS晶体管52及NMOS晶体管54的栅极。但本发明并不限于此，也可以将比基准电位高规定值(例如，晶体管的阈值电压Vt)的电位提供给检测用PMOS晶体管52及NMOS晶体管54的栅极。此时，与将检测用PMOS晶体管52及NMOS晶体管54的背栅极连接到输出信号线60的情形一样，能够进一步使检测用PMOS晶体管52及NMOS晶体管54导通的期间变长。上述方式是技术方案10所述的发明的一例。另外，电位变更辅助电路42并不限于图2、4、5所示的结构，也可以在将输出信号线60连接到电源的方面以及将输出信号线60连接到接地线的方面使结构不同。即，如图 2、5所示，例如，将输出信号线60连接到电源的方面构成为设置了将彼此不同的电位提供给栅极的多个检测用PMOS晶体管52，另一方面，如图4所示，将输出信号线60连接到接地线的方面可以构成为设置有单一的检测用NMOS晶体管M，其中该单一的检测用NMOS晶体管M利用电位选择电路从多个电位中对提供给栅极的电位进行切换，也可以将把输出信号线60连接到电源的方面的结构以及把输出信号线60连接到接地线的方面的结构作为上述结构的替换。另外，以上说明了在由检测用PMOS晶体管52构成第1切换部件，并由检测用NMOS 晶体管M构成第2切换部件的情形，但本发明并不限于此，也可以构成为使用MOS晶体管以外的切换元件。
权利要求
1.一种显示装置的驱动装置，其特征在于，包括第一切换部件，设置在将驱动信号线的电位切换到对应于显示数据的目标电位的电位切换部与被提供了所述驱动信号线的电位作为电压的显示装置之间，在所述驱动信号线的电位达到比该电位高的第一基准电位之前的期间，将所述驱动信号线连接到电源上；第二切换部件，设置在所述电位切换部与所述显示装置之间，在所述驱动信号线的电位达到比该电位低的第二基准电位之前的期间，将所述驱动信号线连接到接地线上；以及控制部件，在所述驱动信号线的电位比所述目标电位低的情况下，将预定的η种电位中的在所述目标电位以下且距所述目标电位最近的电位作为所述第一基准电位，使所述第一切换部件动作，在所述驱动信号线的电位比所述目标电位高的情况下，将所述η种电位中的在所述目标电位以上且距所述目标电位最近的电位作为所述第二基准电位，使所述第二切换部件动作，其中η 3 1。
2.根据权利要求1所述的显示装置的驱动装置，其特征在于，设置多个所述第一切换部件，向各个所述第一切换部件提供所述η种电位中的彼此不同的电位，作为所述第一基准电位；所述控制部件在所述驱动信号线的电位比所述目标电位低的情况下，使多个所述第一切换部件中的、被提供了在所述目标电位以下且距所述目标电位最近的电位作为所述第一基准电位的所述第一切换部件动作。
3.根据权利要求2所述的显示装置的驱动装置，其特征在于，在各个所述第一切换部件与所述电源之间分别设置了第三切换部件；所述控制部件通过使多个所述第三切换部件中的、设置在使之动作的特定所述第一切换部件与所述电源之间的所述第三切换部件导通，从而使特定的所述第一切换部件进行动作。
4.根据权利要求1 3之一所述的显示装置的驱动装置，其特征在于，设置多个所述第二切换部件，向各个所述第二切换部件提供所述η种电位中的彼此不同的电位，作为所述第二基准电位；所述控制部件在所述驱动信号线的电位比所述目标电位高的情况下，使多个所述第二切换部件中的、被提供了在所述目标电位以上且距所述目标电位最近的电位作为所述第二基准电位的所述第二切换部件进行动作。
5.根据权利要求4所述的显示装置的驱动装置，其特征在于，在各个所述第二切换部件与所述接地线之间分别设置有第4切换部件；所述控制部件通过使多个所述第4切换部件中的、设置在使之动作的特定的所述第二切换部件与所述接地线之间的所述第4切换部件导通，从而使特定的所述第二切换部件进行动作。
6.根据权利要求1、4、5之一所述的显示装置的驱动装置，其特征在于，向所述第一切换部件有选择地提供所述η种电位中的任意一种电位，作为所述第一基准电位；所述控制部件在所述驱动信号线的电位比所述目标电位低的情况下，将所述η种电位中的在所述目标电位以下且距所述目标电位最近的电位作为所述第一基准电位提供给所述第一切换部件，从而将在所述目标电位以下且距所述目标电位最近的电位作为所述第一基准电位，使所述第一切换部件进行动作。
7.根据权利要求1、4、5之一所述的显示装置的驱动装置，其特征在于，向所述第二选择部件有选择地提供所述η种电位中的任意一种电位，作为所述第二基准电位；所述控制部件在所述驱动信号线的电位比所述目标电位高的情况下，将所述η种电位中的在所述目标电位以上且距所述目标电位最近的电位作为所述第二基准电位提供给所述第二切换部件，从而将在所述目标电位以上且距所述目标电位最近的电位作为所述第二基准电位，使所述第二切换部件进行动作。
8.根据权利要求1 7之一所述的显示装置的驱动装置，其特征在于，所述第一切换部件包含将背栅极连接到所述接地线上的PMOS晶体管；所述第二切换部件包含将背栅极连接到所述电源上的NMOS晶体管。
9.根据权利要求1 7之一所述的显示装置的驱动装置，其特征在于，所述第一切换部件包含将背栅极连接到所述驱动信号线上的PMOS晶体管；所述第二切换部件包含将背栅极连接到所述驱动信号线上的NMOS晶体管。
10.根据权利要求8或9所述的显示装置的驱动装置，其特征在于，在所述第一切换部件的PMOS晶体管中，向栅极提供比所述第一基准电位高规定值的电位；在所述第二切换部件的NMOS晶体管中，向栅极提供比所述第二基准电位高规定值的电位。
11.根据权利要求1 10之一所述的显示装置的驱动装置，其特征在于，还具有设置在所述电位切换部与所述显示装置之间的放大电路；所述第一切换部件及所述第二切换部件将所述驱动信号线中的在所述电位切换部与所述放大电路之间的部位连接到所述电源或所述接地线上。
全文摘要
本发明涉及显示装置的驱动装置，在抑制多余的功耗的同时，实现显示装置的驱动装置的动作速度的高速化。在将输出信号线(60)的电位切换到对应于显示数据的目标电位的解码器电路(36)与将输出信号线(60)的电位作为数据电压提供的显示装置之间分别设置有多个PMOS晶体管(52)，在输出信号线(60)的电位达到栅极电位之前的期间，将输出信号线(60)连接到电源上；以及多个NMOS晶体管(54)，在输出信号线(60)的电位达到栅极电位之前的期间，将输出信号线(60)连接到接地线上，分别提供不同的栅极电位，在输出信号线(60)的电位比目标电位低的情况下，使n种电位中的在目标电位以下且距目标电位最近的电位被设为栅极电位的PMOS晶体管(52)进行动作，在输出信号线(60)的电位比目标电位高的情况下，使n种电位中的在目标电位以上且距目标电位最近的电位被设为栅极电位的NMOS晶体管(54)进行动作。
文档编号G09G3/20GK102446485SQ20111030781
公开日2012年5月9日 申请日期2011年10月12日 优先权日2010年10月12日
发明者一仓宏嘉, 长谷川秀明, 青山一秀 申请人:拉碧斯半导体株式会社
技术领域：
本发明涉及一种显示装置的驱动装置，尤其涉及一种将对应于显示数据的电压提供给显示装置后驱动显示装置的显示装置的驱动装置。
背景技术：
在分别沿X方向设置多条数据线、沿Y方向设置多条栅极线，并分别在各个数据线与各个栅极线的交叉位置上设置有显示单元(像素)的有源矩阵型显示装置(例如 TFT(Thin Film Transistor 薄膜晶体管)-LCD(Liquid Crystal Display。液晶显示器) 等)上，连接驱动装置，该驱动装置具有对数据线进行驱动的源极驱动器和驱动栅极线的栅极驱动器。在水平同步信号的各周期从图形处理器等数据源向这种驱动装置依次输入由对应于同一栅极线的像素构成的一行大小的显示数据。驱动装置的源极驱动器在水平同步信号的各周期利用移位寄存器传送从数据源依次输入的一行大小的显示数据后，使之保存在锁存电路中，并由电平移动器、解码器电路及放大电路生成对应于在前面的周期被输入的一行大小的显示数据的数据电压，将生成的数据电压提供给各个数据线后，写入到一行大小的各像素中。另外，驱动装置的栅极驱动器在将栅极信号提供给单一的栅极线，并在水平同步信号的各周期对提供栅极信号的栅极线进行切换。由此，驱动显示装置，将显示数据所表示的图像显示在显示装置中。与上述相关联，在专利文献1中公开了如下一种结构在漏极驱动器的解码器电路与输出放大电路之间设置有预充电电路，该预充电电路生成将对应于显示数据的灰度电压的电平进行移动后的电压，并将生成的电压在预充电期间内提供给漏极信号线。另外，在专利文献2中，公开了如下的一种技术，设置第2解码器，从多个预充电电压中选择对应于图像数据的预充电电压后输出，将从第2解码器输出的预充电电压提供给数据线。专利文献1 特开2001-166741号公报专利文献2 特开2009-139538号公报
但是，伴随着显示装置的动作速度的高速化，即便对驱动显示装置的驱动装置，也要求动作速度的高速化。在上述驱动装置的源极驱动器中，以往作为实例，如图6(A)所示，源极驱动器的各结构要素中由运算放大器等构成的放大电路的动作速度最低，放大电路的输出延迟成为阻碍源极驱动器的动作速度提高的主要原因。与之不同，利用近年来的放大电路外围的技术改良，作为实例，如图6(B)中表述为‘高速化后的放大电路单体的输出’所示那样，放大电路的输出延迟大幅度变小。但是，与之相伴，取代放大电路的输出延迟，位于放大电路前级的解码器电路的输出延迟变为阻碍源极驱动器的动作速度提高的主要原因，由于放大电路的输出依赖于解码器电路的输出，所以实际情况是源极驱动器的动作速度不会象放大电路的输出延迟大幅度变小那样充分提高。与之不同，专利文献1所述的技术由于利用预充电电路使解码器电路输出侧的漏极信号线(数据线)的电位发生变化，故认为对提高源极驱动器的动作速度很有效。但是，在专利文献1所述的技术中，无论数据线(漏极信号线)的电位是否达到预充电电位(PC 电位)，在预充电期间终止之前的期间，均继续向数据线提供电压，所以从专利文献1的图 11可知，尤其对于距源极驱动器近的近端的像素，在数据线的电位达到PC电位后的较长期间，都向数据线提供电压，存在产生多余的功耗的问题。另外，专利文献1所述的技术如专利文献1的图11所示，在使数据线的电位暂时上升到比最终电位高的PC电位之后降低到最终电位，并使数据线的电位暂时上升到PC电位也将导致多余的功耗增大。另外，在专利文献2所述的技术中，从专利文献2的图3或图6可知，无论数据线的电位是否达到预充电电位，在预充电期间终止之前的期间，都继续向数据线提供预充电电压，故与专利文献1所述的技术一样，存在产生多余的功耗的问题。
发明内容
本发明考虑了上述事实而做出，其目的在于获得一种显示装置的驱动装置，抑制多余的功耗，并能够实现动作速度的高速化。为了实现上述目的，技术方案1所述发明的显示装置的驱动装置构成为包括第1 切换部件，设置在将驱动信号线的电位切换到对应于显示数据的目标电位的电位切换部与被提供了所述驱动信号线的电位作为电压的显示装置之间，在所述驱动信号线的电位达到比该电位高的第1基准电位之前的期间，将所述驱动信号线连接到电源上；第2切换部件， 设置在所述电位切换部与所述显示装置之间，在所述驱动信号线的电位达到比该电位低的第2基准电位之前的期间，将所述驱动信号线连接到接地线上；以及控制部件，在所述驱动信号线的电位比所述目标电位低的情况下，将预定的η种(n ^ 1)电位中的在所述目标电位以下且距所述目标电位最近的电位作为所述第1基准电位，使所述第1切换部件进行动作，在所述驱动信号线的电位比所述目标电位高的情况下，将所述η种电位中的在所述目标电位以上且距所述目标电位最近的电位作为所述第2基准电位，使所述第2切换部件进行动作。在技术方案1所述的发明中，在将驱动信号线的电位切换到对应于显示数据的目标电位的电位切换部与将驱动信号线的电位作为电压提供的显示装置之间分别设置有第 1切换部件，在驱动信号线的电位达到比该电位高的第1基准电位之前的期间，将驱动信号线连接到电源上；以及第2切换部件，在驱动信号线的电位达到比该电位低的第2基准电位之前的期间，将驱动信号线连接到接地线上。另外，控制部件在驱动信号线的电位比目标电位低的情况下，将预定的η种(η 3 1)电位中的在目标电位以下且距目标电位最近的电位作为第1基准电位，使第1切换部件进行动作，在驱动信号线的电位比目标电位高的情况下，将η种电位中的在目标电位以上且距目标电位最近的电位作为第2基准电位，使第2切换部件进行动作。这样，在技术方案1所述的发明中，在驱动信号线的电位比目标电位低的情况下， 在驱动信号线的电位达到η种电位中的在目标电位以下且距目标电位最近的电位、即第1 基准电位之前的期间，利用第1切换部件将驱动信号线连接到电源上，由此，缩短驱动信号线的电位达到目标电位之前的时间。另外，在驱动信号线的电位比目标电位高的情况下， 在驱动信号线的电位下降到η种电位中的在目标电位以上且距目标电位最近的电位、即第 2基准电位前的期间，利用第2切换部件将驱动信号线连接到接地线上，由此缩短驱动信号线的电位达到目标电位之前的时间。由此，能够实现本发明的显示装置的驱动装置的动作速度的高速化。另外，第1切换部件构成为在驱动信号线的电位达到第1基准电位之前的期间将驱动信号线连接到电源上，若驱动信号线的电位达到第1基准电位，则断开驱动信号线与电源的连接。另外，第2切换部件也构成为在驱动信号线的电位达到第2基准电位之前的期间将驱动信号线连接到接地线上，若驱动信号线的电位达到第2基准电位，则断开驱动信号线与接地线的连接。因此，与无论驱动信号线的电位是否达到某个电位而在恒定期间向驱动信号线提供电压的结构相比，能够抑制多余的功耗。另外，在技术方案1所述的发明中，例如技术方案2所述，也可以构成为设置多个第1切换部件，向各个第1切换部件提供η种电位中彼此不同的电位，作为第1基准电位。 在该结构中，在驱动信号线的电位比目标电位低的情况下，将η种电位中的在目标电位以下且距目标电位最近的电位作为第1基准电位使第1切换部件进行动作具体可采用如下方式实现，即例如，将控制部件构成为在驱动信号线的电位比目标电位低的情况下，使多个第1切换部件中的、被提供了在目标电位以下且距目标电位最近的电位作为第1基准电位的第1切换部件动作。另外，在技术方案2所述的发明中，例如技术方案3所述，在各个第1切换部件与电源之间分别设置有第3切换部件的情况下，使多个第1切换部件中的、被提供了在目标电位以下且距目标电位最近的电位作为第1基准电位的第1切换部件进行动作具体可通过如下方式实现，即例如，将控制部件构成为通过使多个第3切换部件中的、设置在使之动作的特定的第1切换部件与电源之间的第3切换部件导通，从而使特定的第1切换部件动作。另外，在技术方案1 3之一所述的发明中，例如，如技术方案4所述，也可以构成为设置多个第2切换部件，向各个第2切换部件提供η种电位中彼此不同的电位，作为第2 基准电位。在该结构中，在驱动信号线的电位比目标电位高的情况下，将η种电位中的在目标电位以上且距目标电位最近的电位作为第2基准电位使第2切换部件进行动作具体可通过如下方式实现，即例如，将控制部件构成为在驱动信号线的电位比目标电位高的情况下，使多个第2切换部件中的、被提供了在目标电位以上且距目标电位最近的电位作为第2 基准电位的第2切换部件动作。另外，在技术方案4所述的发明中，例如技术方案5所述，在各个第2切换部件与接地线之间分别设置有第4切换部件的情况下，使多个第2切换部件中的、被提供了在目标电位以上且距目标电位最近的电位作为第2基准电位的第2切换部件进行动作具体可通过如下方式实现，即例如，将控制部件构成为通过使多个第4切换部件中的、设置在使之动作的特定的第2切换部件与接地线之间的第4切换部件导通，从而使特定的第2切换部件动作。另外，在技术方案1、4及5之一所述的发明中，例如技术方案6所述，也可构成为向第1切换部件有选择地提供η种电位中的任意一种电位，作为第1基准电位。在该结构中，在驱动信号线的电位比目标电位低的情况下，将η种电位中的在目标电位以下且距目标电位最近的电位作为第1基准电位使第1切换部件进行动作具体可采用如下方式实现， 即例如，将控制部件构成为在驱动信号线的电位比目标电位低的情况下，将η种电位中的在目标电位以下且距目标电位最近的电位作为第1基准电位提供给第1切换部件。
另外，在技术方案1、4及5之一所述的发明中，例如，如技术方案7所述那样，也可以构成为向第2切换部件有选择地提供η种电位中的任意一种电位，作为第2基准电位。在该结构中，在驱动信号线的电位比目标电位高的情况下，将η种电位中的在目标电位以上且距目标电位最近的电位作为第2基准电位使第2切换部件进行动作具体可通过如下方式实现，即例如，将控制部件构成为在驱动信号线的电位比目标电位高的情况下，使η种电位中的在目标电位以上且距目标电位最近的电位作为第2基准电位提供给第2切换部件。另外，在技术方案1 7之一所述的发明中，例如技术方案8所述那样，能够构成为第1切换部件包含将背栅极连接到接地线上的PMOS晶体管，第2切换部件包含将背栅极连接到电源上的NMOS晶体管。另外，在技术方案1 7之一所述的发明中，例如技术方案9所述那样，还可构成为第1切换部件包含将背栅极连接到驱动信号线上的PMOS晶体管，第2切换部件包含将背栅极连接到驱动信号线上的NMOS晶体管。如之前的技术方案8所述那样，PMOS晶体管的背栅极通常连接到接地线，NMOS晶体管的背栅极通常连接到电源。因此，如上所述，在将第1切换部件的PMOS晶体管及第2切换部件的NMOS晶体管的背栅极连接到驱动信号线的情况下，需要将这些晶体管与其他晶体管隔离，电路面积增大。但是，在将PMOS晶体管的背栅极连接到接地线，将NMOS晶体管的背栅极连接到电源的情况下，背栅极与驱动信号线中产生电位差(施加反向偏压)，有可能在比驱动信号线的电位达到基准电位稍早的定时截止。相反，如上所述，在将背栅极连接到驱动信号线的情况下，因为不施加反向偏压，故能够在驱动信号线的电位达到第1基准电位或第2基准电位的定时之前使上述各晶体管导通，并能够在驱动信号线的电位达到第1基准电位或第2基准电位的定时之前保持使驱动信号线连接到电源或接地线的状态。另外，在技术方案8或9所述的发明中，例如技术方案10所述那样，也可以构成为在第1切换部件的PMOS晶体管中，向栅极提供比第1基准电位高规定值的电位，在第2 切换部件的NMOS晶体管中，向栅极提供比第2基准电位高规定值的电位。此时，也与技术方案9所述的发明一样，能够在驱动信号线的电位达到第1基准电位或第2基准电位的定时之前使上述各晶体管导通，并能够在驱动信号线的电位达到第1基准电位或第2基准电位的定时之前保持使驱动信号线连接到电源或接地线的状态。另外，在技术方案1 10之一所述的发明中，在电位切换部与显示装置之间设置有放大电路的情况下，例如，如技术方案11所述那样，也可构成为第1切换部件及第2切换部件将驱动信号线中的在电位切换部与放大电路之间的部位连接到电源或接地线上。发明效果
如上所述，在将驱动信号线的电位切换到对应于显示数据的目标电位的电位切换部与将驱动信号线的电位作为电压提供的显示装置之间设置有第1切换部件，在驱动信号线的电位达到更高的第1基准电位之前的期间，将驱动信号线连接到电源上；以及第2切换部件，在驱动信号线的电位达到更低的第2基准电位之前的期间，将驱动信号线连接到接地线上，在驱动信号线的电位比目标电位低的情况下，将η种电位中的在目标电位以下且距目标电位最近的电位作为第1基准电位，使第1切换部件进行动作，在驱动信号线的电位比目标电位高的情况下，将η种电位中的在目标电位以上且距目标电位最近的电位作为第2 基准电位，使第2切换部件进行动作，故具有在抑制多余的功耗的同时、能够实现动作速度的高速化的优良效果。
图1是与显示装置一起表示实施方式中说明的显示装置的驱动装置的示意结构的框图。图2是表示第1实施方式的电位变更辅助电路的结构的电路图。图3㈧是表示分别提供给η个电位变更辅助电路的基准电位的一例的线图，⑶、 (C)分别是表示驱动信号线的电位变化的一例的线图。图4是表示第2实施方式的电位变更辅助电路的结构的电路图。图5是表示第3实施方式的电位变更辅助电路的结构的电路图。图6是用于说明显示装置的驱动装置(的源极驱动器)中动作速度提高的阻碍原因的线图。符号说明 10显示装置 12驱动装置 16源极驱动器 36解码器电路
38灰度电压产生部 42电位变更辅助电路 44切换控制部 48放大电路
50、68、76 电位检测变更电路 52检测用PMOS晶体管 54检测用NMOS晶体管 56选择用NMOS晶体管 58选择用PMOS晶体管 60输出信号线 62基准电位提供部 64选择信号提供部 70、72 电位选择电路。
具体实施例方式下面，参照附图来详细说明本发明实施方式的一例。[第1实施方式]
图1中示出了作为显示器件的显示装置10以及具有连接到该显示装置10上的栅极驱动器14及源极驱动器16的驱动装置12。另外，驱动装置12是本发明的显示装置的驱动装
置的一例。显示装置10若是有源矩阵型的显示器件，则也可以是公知的各种显示器件之一， 但是，例如在显示装置10是TFT-IXD的情况下，显示装置10省略图示，构成为在间隔规定间隔对置配置的一对透明基板间封入了液晶，在一个透明基板的对置面上的整个面中形成电极，在另一个透明基板的对置面上分别设置了沿图1的X方向以规定间隔配置并分别沿图1的Y方向延伸的多条数据线、以及沿图2的Y方向以规定间隔配置并分别沿图1的X 方向延伸的多条栅极线，在各个数据线与各个栅极线的交叉位置(像素位置)上分别配置了薄膜晶体管(TFT)及电极，各个TFT分别将源极连接到电极上，将栅极连接到栅极线上， 将漏极连接到数据线上。下面举例说明显示装置10是TFT-IXD的情形。具有栅极驱动器14与源极驱动器16。在栅极驱动器14上分别连接了显示装置 10的各个栅极线，在源极驱动器16上分别连接了显示装置10的各个数据线。栅极驱动器 14连接到定时控制器(省略图示)上，根据从定时控制器输入的栅极驱动器控制信号，以与水平同步信号同步的定时，一边依次切换提供栅极信号的栅极线，一边反复进行以规定时间向显示装置10的多条栅极线中的任意一条栅极线提供栅极信号，使连接到该栅极线上的一行大小的像素的TFT在规定时间导通。另一方面，源极驱动器16依次连接了如下部件而构成，即移位寄存器20、具有与一行大小的像素数相同个数的锁存电路24的第1锁存电路群22、具有与一行大小的像素数相同个数的锁存电路28的第2锁存电路群26、具有与一行大小的像素数相同个数的电平移动器32的电平移动器群30、具有与一行大小的像素数相同个数的解码器电路36的解码器电路群34、具有与一行大小的像素数相同个数的电位变更辅助电路42的电位变更辅助电路群40、以及具有与一行大小的像素数相同个数的放大电路48的放大电路群46。源极驱动器16中，在水平同步信号的各周期，从图形处理器等数据源向这种驱动装置以1个像素为单位依次输入由对应于显示装置10的相同栅极线的像素构成的一行大小的显示数据。移位寄存器20在依次传送了以1个像素为单位被依次输入的一行大小的显示数据之后，输出到第1锁存电路群22。由此，在第1锁存电路群22的各个锁存电路24 中分别保存一行大小的显示数据中的彼此不同的1个像素大小的显示数据。第2锁存电路群26与利用移位寄存器20传送显示数据及向第1锁存电路群22 保存显示数据并行地，利用电平移动器群30之后的电路对第2锁存电路群26中保存的显示数据进行信号处理，在第1锁存电路群22的各锁存电路24中保存的1个像素大小的显示数据被暂时传送、保存在第2锁存电路群26的各个锁存电路28后，输出到电平移动器群 30的各个电平移动器32。电平移动器群30的各个电平移动器32将从第2锁存电路群26的锁存电路28输入的显示数据的电压电平变换为适于后级的解码器电路36等的动作的更高的电压电平， 将电平变换后的显示数据输出到解码器电路群34的各个解码器电路36。在解码器电路群34中设置有产生彼此不同的电压电平的多种灰度电压的灰度电压产生部38，将由灰度电压产生部38产生的多种灰度电压分别提供给各个解码器电路36。 各解码器电路36从由灰度电压产生部38提供的多种灰度电压中，选择对应于从前级电平移动器32输入的1个像素大小的显示数据的灰度电压，使输出信号线的电压电平(电位) 变化到所选择的灰度电压，由此，将选择到的灰度电压输出到后级的电路。另外，电位变更辅助电路群40的各个电位变更辅助电路42如后所述。放大电路群46的各个放大电路48省略图示，但具有在输入端连接了解码器电路 36的输出信号线的运算放大器。该运算放大器连接了外围电路以用作电压输出器(voltagefollower)，将输出端连接到数据线上。由此，输出信号线的电压(数据电压)由放大电路 48 (的运算放大器)对电流进行放大后提供给数据线而无需变更电压电平。由此，从放大电路群46的各放大电路48提供给数据线的数据电压被分别施加到显示装置10的各行中的、与利用栅极驱动器14提供了栅极信号的栅极线相对应的一行大小的像素上，施加了数据电压的各像素的位置上的液晶的光透射率随着所施加的数据电压的大小而变化，从而在显示装置10中显示一行大小的图像。之后，依次切换由栅极驱动器 14提供栅极信号的栅极线，并依次切换被输入了源极驱动器16的显示数据的行，由此，在显示装置10中显示图像。下面，参照图2，说明在电位变更辅助电路群40中设置与一行大小的像素数相同个数的电位变更辅助电路42。图2中示出了对应于单一像素(数据线)的单一的电位变更辅助电路42，在该电位变更辅助电路42中设置了 η个(例如η>1)电位检测变更电路50。 另外，在电位变更辅助电路群40中还设置了具有基准电位提供部62和选择信号提供部64 的切换控制部44。各个电位检测变更电路50具有检测用PMOS晶体管52及NMOS晶体管54、以及选择用NMOS晶体管56及PMOS晶体管58。检测用PMOS晶体管52的漏极连接到输出信号线 60上，源极连接到选择用NMOS晶体管56的源极上，栅极连接到基准电位提供部62上，背栅极(也称为衬底栅)连接到接地线上，从而维持在电位Vss。另外，检测用NMOS晶体管54 的漏极连接到输出信号线60上，源极连接到选择用PMOS晶体管58的源极上，栅极连接到基准电位提供部62上，背栅极连接到电源上，从而维持在电位VDD。选择用NMOS晶体管56的漏极及背栅极连接到电源上，从而维持在电位VDD，栅极连接到选择信号提供部64上。另外，选择用PMOS晶体管58的漏极及背栅极连接到接地线上，从而维持在电位Vss，栅极连接到选择信号提供部64上。另外，单一的电位变更辅助电路42中设置的电位检测变更电路50的数量η例如可根据针对驱动装置12所允许的电路规模以及针对驱动装置12的动作速度的高速化的程度等条件进行确定。另外，切换控制部44的基准电位提供部62对各个电位检测变更电路50的检测用 PMOS晶体管52及NMOS晶体管54，向栅极分别提供如下电压(电位)，作为基准电位Vref， 即在从解码器电路36输出的数据电压的最小值至最大值的范围内、且η种电压电平中对每个电位检测变更电路50互不相同的电压电平的电压。作为实例，图3㈧示出了在电位检测变更电路50的数量η=3的情况下，提供给各个电位检测变更电路50的检测用PMOS晶体管52及NMOS晶体管54的栅极的基准电位 Vrefl Vref3的一例。图3 (A)中，电位Vmin是被输入了显示数据的最小值Dmin时从解码器电路36输出的数据电压，电位Vmax是被输入了显示数据的最大值Dmax时从解码器电路36输出的数据电压。基准电位提供部62例如图3 (A)所示，能够构成为将如下电位作为基准电位Vref提供给各个电位检测变更电路50的检测用PMOS晶体管52及NMOS晶体管 54，该电位相当于将从解码器电路36输出的数据电压的范围(Vmin Vmax)均等分割成对应于电位检测变更电路50的数量η的数量(=η+1=4)的多个范围时的各个范围边界的电位。另外，电位检测变更电路50的选择信号提供部64被输入显示数据，该显示数据是输入到解码器电路36的电平变换后的显示数据(也可构成为输入电平变换前的显示数据来代替)，并根据输入的显示数据，在由解码器电路变更输出信号线60的电位之前识别出基于解码器电路36的输出信号线60的电位变更中的目标电位。另外，选择信号提供部64 保存在水平同步信号前一个周期所识别出的输出信号线60的目标电位，通过将识别的目标电位与前面的周期的目标电位进行比较，判断基于当前周期的解码器电路36的输出信号线60的电位变更方向是电位上升还是下降。另外，选择信号提供部64在判断为输出信号线60的电位变更方向是电位上升的情况下，针对如下的电位检测变更电路50，将使选择用NMOS晶体管56导通的选择信号提供给选择用NMOS晶体管56的栅极，在该电位检测变更电路50中，从作为基准电位Vref提供给η个电位检测变更电路50的η种电位中，选择出在识别到的目标电位以下且距所述目标电位最近的电位，并将选择到的电位作为基准电位Vref提供给检测用PMOS晶体管52及 NMOS晶体管54的栅极。另外，选择信号提供部64在判断为输出信号线60的电位变更方向是电位下降的情况下，针对如下的电位检测变更电路50，将使选择用PMOS晶体管58导通的选择信号提供给选择用PMOS晶体管58的栅极，在该电位检测变更电路50中，从作为基准电位Vref提供给η个电位检测变更电路50的η种电位中，选择出在识别到的目标电位以上且距所述目标电位最近的电位，并将选择到的电位作为基准电位Vref提供给检测用PMOS晶体管52及 NMOS晶体管54的栅极。在本第1实施方式中，检测用PMOS晶体管52是本发明的第1切换部件(具体为技术方案2、11中所述的第1切换部件)及技术方案8所述的PMOS晶体管的一例，检测用 NMOS晶体管54是本发明的第2切换部件(具体为技术方案4、11中所述的第2切换部件) 及技术方案8所述的NMOS晶体管的一例，选择用NMOS晶体管56是技术方案3所述的第3 切换部件的一例，选择用PMOS晶体管58是技术方案5所述的第4切换部件的一例，切换控制部44是本发明的控制部件(具体为技术方案2 5所述的控制部件)的一例，解码器电路36是技术方案1所述的电位切换部的一例，放大电路48是技术方案11所述的放大电路的一例。另外，提供给检测用PMOS晶体管52的栅极的电位是第1基准电位的一例，提供给检测用NMOS晶体管54的栅极的电位是第2基准电位的一例。下面，说明本实施方式的作用。如上所述，驱动装置12的源极驱动器16的解码器电路36从灰度电压产生部38所提供的多种灰度电压中，选择出对应于从前级的电平移动器32输入的1个像素大小的显示数据的灰度电压，并使输出信号线60的电压电平(电位) 变化到所选择的灰度电压，但解码器电路36使输出信号线60的电位的变化速度(解码器电路36的输出速度)比源极驱动器16的其他电路的输出速度低，成为阻碍提高源极驱动器16的动作速度的主要原因。因此，在本实施方式的驱动装置12的源极驱动器16中设置有电位变更辅助电路群40。设置在电位变更辅助电路群40的电位检测变更电路50的选择信号提供部64在判断为输出信号线60的电位变更方向为电位上升的情况下，针对如下的电位检测变更电路50，将使选择用NMOS晶体管56导通的选择信号提供给选择用NMOS晶体管56的栅极，在该电位检测变更电路50中，从作为基准电位Vref提供给η个电位检测变更电路50的η种电位中，选择出在识别到的目标电位以下且距所述目标电位最近的电位，并将选择到的电位作为基准电位Vref提供给检测用PMOS晶体管52及NMOS晶体管54的栅极。
若栅极被提供了选择信号的选择用NMOS晶体管56导通，则连接到该选择用NMOS 晶体管56上的检测用PMOS晶体管52在输出信号线60的电位达到提供给栅极的基准电位 Vref之前的期间导通，故在输出信号线60的电位达到基准电位Vref之前的期间，输出信号线60经检测用PMOS晶体管52及选择用NMOS晶体管56连接到电源上。作为实例，图3 (B)示出了由选择信号提供部64识别的输出信号线60的目标电位 VD比水平同步信号的前面的周期的目标电位VD-I高，且比基准电位Vref3高的情形下的输出信号线60的电位的变化。从图3(B)可知，在输出信号线60的电位达到基准电位Vref 之前的期间，输出信号线60连接到电源上，所以将该期间中的输出信号线60的电位变化的斜率与未设置在电位变更辅助电路群40的情形下的电位变化的斜率(图3(B)所示的点划线的斜率)相比较可知，在上述期间中输出信号线60的电位高速变化。另外，若输出信号线60的电位达到基准电位Vref3，则检测用PMOS晶体管52截止，解除了输出信号线60与电源的连接，输出信号线60的电位变化的斜率也与未设置在电位变更辅助电路群40的情形一样变小，但如图3(B)中表述为‘时间缩短’那样，因为使输出信号线60从电位VD-I变化到电位VD的所需时间整体被缩短，故能够实现源极驱动器16 的动作速度的提高。另外，当输出信号线60的电位达到基准电位Vref3时检测用PMOS晶体管52截止，所以与在预定的恒定时间使检测用PMOS晶体管52导通等情形相比，能够抑制多余的功耗。另外，电位检测变更电路50的选择信号提供部64在判断为输出信号线60的电位变更方向是电位下降的情况下，针对如下的电位检测变更电路50，将使选择用PMOS晶体管 58导通的选择信号提供给选择用PMOS晶体管58的栅极，在该电位检测变更电路50中，从作为基准电位Vref提供给η个电位检测变更电路50的η种电位中，选择出在识别到的目标电位以上且距所述目标电位最近的电位，并将选择到的电位作为基准电位Vref提供给检测用PMOS晶体管52及NMOS晶体管54的栅极。若栅极被提供了选择信号的选择用PMOS晶体管58导通，则连接到该选择用PMOS 晶体管58上的检测用NMOS晶体管54在输出信号线60的电位达到提供给栅极的基准电位 Vrefl之前的期间导通，故在输出信号线60的电位达到基准电位Vref之前的期间，输出信号线60经检测用NMOS晶体管54及选择用PMOS晶体管58连接到接地线上。作为实例，在图3(C)中，示出了由选择信号提供部64识别的输出信号线60的目标电位VD比水平同步信号的前面的周期的目标电位VD-I低，且比基准电位Vrefl低的情形下的输出信号线60的电位变化。从图3(C)可知，在输出信号线60的电位达到基准电位 Vrefl之前的期间，输出信号线60连接到接地线上，故将该期间中的输出信号线60的电位变化的斜率与未设置在电位变更辅助电路群40的情形下的电位变化的斜率(图3(C)所示的点划线的斜率)相比较可知，在上述期间，输出信号线60的电位高速变化。另外，若输出信号线60的电位达到基准电位Vref 1，则检测用NMOS晶体管54截止，解除输出信号线60与接地线的连接，输出信号线60的电位变化的斜率也与未设置在电位变更辅助电路群40的情形一样变小，但如图3(C)中表述为‘时间缩短’所示那样，因为使输出信号线60从电位VD-I变化到电位VD的所需时间整体被缩短，故能够实现源极驱动器 16的动作速度的提高。另外，当输出信号线60的电位达到基准电位Vrefl时检测用NMOS 晶体管54截止，故与在预定的恒定时间使检测用NMOS晶体管54导通等情形相比，能够抑制多余的功耗。[第2实施方式]
下面说明本发明的第2实施方式。向与第1实施方式相同的部分附加相同符号，省略说明。图4中示出本第2实施方式的电位变更辅助电路群40的电位变更辅助电路42及切换控制部44。如图4所示，在本第2实施方式中，在电位变更辅助电路42中设置了单一的电位检测变更电路68。电位检测变更电路68与第1实施方式中说明的电位检测变更电路50相比，省略了选择用NMOS晶体管56及PMOS晶体管58，检测用PMOS晶体管52的源极连接到电源上， 栅极连接到电位选择电路70上，检测用NMOS晶体管54的源极连接到接地线上，栅极连接到电位选择电路72上。从切换控制部44的基准电位提供部62向电位选择电路70、72分别提供η种电位 (基准电位Vrefl Vrefn)。电位选择电路70、72具有根据从切换控制部44的选择信号提供部64输入的选择信号而接通断开的η个切换元件，根据从选择信号提供部64输入的选择信号，将从基准电位提供部62提供的η种电位中的任意一种电位作为基准电位Vref， 提供给检测用PMOS晶体管52的栅极或检测用NMOS晶体管54的栅极。另外，在本第2实施方式中，检测用PMOS晶体管52是本发明的第1切换部件(具体为技术方案6中所述的第1切换部件)及技术方案8所述的PMOS晶体管的一例，检测用 NMOS晶体管54是本发明的第2切换部件(具体为技术方案7中所述的第2切换部件)及技术方案8所述的NMOS晶体管的一例，切换控制部44是本发明的控制部件(具体为技术方案6、7所述的控制部件)的一例，解码器电路36是技术方案1所述的电位切换部的一例，放大电路48是技术方案11所述的放大电路的一例。另外，提供给检测用PMOS晶体管 52的栅极的电位是第1基准电位、具体为技术方案6中所述‘η种电位中的任意一种电位’ 的一例，提供给检测用NMOS晶体管54的栅极的电位是第2基准电位、具体为技术方案7中所述的‘η种电位中的任意一种电位’的一例。下面，说明本第2实施方式的作用。电位检测变更电路50的选择信号提供部64 在判断为输出信号线60的电位变更方向为电位上升的情况下，从基准电位提供部62提供给电位选择电路70、72的η种电位中，选择出在识别到的目标电位以下且距所述目标电位最近的电位，并将用于从电位选择电路70输出所选择到的电位的选择信号提供给电位选择电路70。由此，将上述选择到的电位作为基准电位Vref提供给检测用PMOS晶体管52的栅极，在输出信号线60的电位达到提供给栅极的基准电位Vrefl之前的期间，检测用PMOS 晶体管52导通，由此，在输出信号线60的电位达到基准电位Vref之前的期间，输出信号线 60经检测用PMOS晶体管52连接到电源上。因此，与第1实施方式一样，输出信号线60从电位VD-I变化到更高电位VD前的所需时间被缩短(也参照图3(B))，能够实现源极驱动器16的动作速度的提高。另外，当输出信号线60的电位达到提供给栅极的基准电位Vref时检测用PMOS晶体管52截止，所以与在预定的恒定时间使检测用PMOS晶体管52导通等情形相比，能够抑制多余的功耗。另外，电位检测变更电路50的选择信号提供部64在判断为输出信号线60的电位变更方向是电位下降的情况下，从基准电位提供部62提供给电位选择电路70、72的η种电位中，选择出在识别到的目标电位以上且距所述目标电位最近的电位，并将用于从电位选择电路72输出所选择到的电位的选择信号提供给电位选择电路72。由此，将上述选择到的电位作为基准电位Vref提供给检测用NMOS晶体管54的栅极，在输出信号线60的电位达到提供给栅极的基准电位Vref之前的期间，检测用NMOS晶体管54导通，由此，在输出信号线60的电位达到基准电位Vref之前的期间，输出信号线60经检测用NMOS晶体管54连接到电源上。因此，与第1实施方式一样，输出信号线60从电位VD-I变化到更低电位VD前的所需时间也被缩短(也参照图3(C))，能够实现源极驱动器16的动作速度的提高。另外，当输出信号线60的电位达到提供给栅极的基准电位Vref时检测用NMOS晶体管54截止，所以与在预定的恒定时间使检测用NMOS晶体管54导通等情况相比，能够抑制多余的功耗。[第3实施方式]
下面说明本发明的第3实施方式。向与第1实施方式相同的部分附加相同符号，省略说明。图5中示出了本第3实施方式的电位变更辅助电路群40的电位变更辅助电路42及切换控制部44。如图5所示，本第3实施方式的电位检测变更电路76与第1实施方式中说明的电位检测变更电路50相比，不同之处仅在于将检测用PMOS晶体管52及NMOS晶体管 54的背栅极连接到输出信号线60上这点。另外，在本第1实施方式中，检测用PMOS晶体管52是技术方案9所述的PMOS晶体管的一例，检测用NMOS晶体管54是技术方案9所述的NMOS晶体管的一例。如第1实施方式中说明的电位检测变更电路50那样，在将检测用PMOS晶体管52 的背栅极连接到接地线，将检测用匪OS晶体管54的背栅极连接到电源的情况下，检测用 PMOS晶体管52及NMOS晶体管54的背栅极与输出信号线60中产生电位差(施加反向偏压)，所以在比输出信号线60的电位达到提供给栅极的基准电位Vref稍早的定时(输出信号线60的电位与基准电位Vref的差减小到晶体管的阈值电压Vt为止的定时)检测用 PMOS晶体管52及NMOS晶体管54中的导通的晶体管截止。相反，如本第3实施方式的电位检测变更电路76那样，在检测用PMOS晶体管52 及NMOS晶体管54的背栅极连接到输出信号线60的情况下，不向检测用PMOS晶体管52及 NMOS晶体管54施加反向偏压，所以检测用PMOS晶体管52及NMOS晶体管54中的导通的晶体管在输出信号线60的电位达到提供给栅极的基准电位Vref的定时导通。由此，检测用PMOS晶体管52及NMOS晶体管54导通的期间变长，故输出信号线60从电位VD-I变化到电位VD之前的所需时间被进一步缩短，能够使源极驱动器16的动作速度进一步提高。另外，在第3实施方式中，说明了在第1实施方式中说明的结构中，将检测用PMOS 晶体管52及NMOS晶体管54的背栅极连接到输出信号线60上的结构，但本发明并不限于此，也可以在第2实施方式说明的结构中，将检测用PMOS晶体管52及NMOS晶体管54的背栅极连接到输出信号线60上。另外，以上对如下情况进行了说明，即将使检测用PMOS晶体管52及NMOS晶体管54导通后使输出信号线60的电位发生变化时的目标电位，即基准电位Vref提供给检测用PMOS晶体管52及NMOS晶体管54的栅极。但本发明并不限于此，也可以将比基准电位高规定值(例如，晶体管的阈值电压Vt)的电位提供给检测用PMOS晶体管52及NMOS晶体管54的栅极。此时，与将检测用PMOS晶体管52及NMOS晶体管54的背栅极连接到输出信号线60的情形一样，能够进一步使检测用PMOS晶体管52及NMOS晶体管54导通的期间变长。上述方式是技术方案10所述的发明的一例。另外，电位变更辅助电路42并不限于图2、4、5所示的结构，也可以在将输出信号线60连接到电源的方面以及将输出信号线60连接到接地线的方面使结构不同。即，如图 2、5所示，例如，将输出信号线60连接到电源的方面构成为设置了将彼此不同的电位提供给栅极的多个检测用PMOS晶体管52，另一方面，如图4所示，将输出信号线60连接到接地线的方面可以构成为设置有单一的检测用NMOS晶体管M，其中该单一的检测用NMOS晶体管M利用电位选择电路从多个电位中对提供给栅极的电位进行切换，也可以将把输出信号线60连接到电源的方面的结构以及把输出信号线60连接到接地线的方面的结构作为上述结构的替换。另外，以上说明了在由检测用PMOS晶体管52构成第1切换部件，并由检测用NMOS 晶体管M构成第2切换部件的情形，但本发明并不限于此，也可以构成为使用MOS晶体管以外的切换元件。
权利要求
1.一种显示装置的驱动装置，其特征在于，包括第一切换部件，设置在将驱动信号线的电位切换到对应于显示数据的目标电位的电位切换部与被提供了所述驱动信号线的电位作为电压的显示装置之间，在所述驱动信号线的电位达到比该电位高的第一基准电位之前的期间，将所述驱动信号线连接到电源上；第二切换部件，设置在所述电位切换部与所述显示装置之间，在所述驱动信号线的电位达到比该电位低的第二基准电位之前的期间，将所述驱动信号线连接到接地线上；以及控制部件，在所述驱动信号线的电位比所述目标电位低的情况下，将预定的η种电位中的在所述目标电位以下且距所述目标电位最近的电位作为所述第一基准电位，使所述第一切换部件动作，在所述驱动信号线的电位比所述目标电位高的情况下，将所述η种电位中的在所述目标电位以上且距所述目标电位最近的电位作为所述第二基准电位，使所述第二切换部件动作，其中η 3 1。
2.根据权利要求1所述的显示装置的驱动装置，其特征在于，设置多个所述第一切换部件，向各个所述第一切换部件提供所述η种电位中的彼此不同的电位，作为所述第一基准电位；所述控制部件在所述驱动信号线的电位比所述目标电位低的情况下，使多个所述第一切换部件中的、被提供了在所述目标电位以下且距所述目标电位最近的电位作为所述第一基准电位的所述第一切换部件动作。
3.根据权利要求2所述的显示装置的驱动装置，其特征在于，在各个所述第一切换部件与所述电源之间分别设置了第三切换部件；所述控制部件通过使多个所述第三切换部件中的、设置在使之动作的特定所述第一切换部件与所述电源之间的所述第三切换部件导通，从而使特定的所述第一切换部件进行动作。
4.根据权利要求1 3之一所述的显示装置的驱动装置，其特征在于，设置多个所述第二切换部件，向各个所述第二切换部件提供所述η种电位中的彼此不同的电位，作为所述第二基准电位；所述控制部件在所述驱动信号线的电位比所述目标电位高的情况下，使多个所述第二切换部件中的、被提供了在所述目标电位以上且距所述目标电位最近的电位作为所述第二基准电位的所述第二切换部件进行动作。
5.根据权利要求4所述的显示装置的驱动装置，其特征在于，在各个所述第二切换部件与所述接地线之间分别设置有第4切换部件；所述控制部件通过使多个所述第4切换部件中的、设置在使之动作的特定的所述第二切换部件与所述接地线之间的所述第4切换部件导通，从而使特定的所述第二切换部件进行动作。
6.根据权利要求1、4、5之一所述的显示装置的驱动装置，其特征在于，向所述第一切换部件有选择地提供所述η种电位中的任意一种电位，作为所述第一基准电位；所述控制部件在所述驱动信号线的电位比所述目标电位低的情况下，将所述η种电位中的在所述目标电位以下且距所述目标电位最近的电位作为所述第一基准电位提供给所述第一切换部件，从而将在所述目标电位以下且距所述目标电位最近的电位作为所述第一基准电位，使所述第一切换部件进行动作。
7.根据权利要求1、4、5之一所述的显示装置的驱动装置，其特征在于，向所述第二选择部件有选择地提供所述η种电位中的任意一种电位，作为所述第二基准电位；所述控制部件在所述驱动信号线的电位比所述目标电位高的情况下，将所述η种电位中的在所述目标电位以上且距所述目标电位最近的电位作为所述第二基准电位提供给所述第二切换部件，从而将在所述目标电位以上且距所述目标电位最近的电位作为所述第二基准电位，使所述第二切换部件进行动作。
8.根据权利要求1 7之一所述的显示装置的驱动装置，其特征在于，所述第一切换部件包含将背栅极连接到所述接地线上的PMOS晶体管；所述第二切换部件包含将背栅极连接到所述电源上的NMOS晶体管。
9.根据权利要求1 7之一所述的显示装置的驱动装置，其特征在于，所述第一切换部件包含将背栅极连接到所述驱动信号线上的PMOS晶体管；所述第二切换部件包含将背栅极连接到所述驱动信号线上的NMOS晶体管。
10.根据权利要求8或9所述的显示装置的驱动装置，其特征在于，在所述第一切换部件的PMOS晶体管中，向栅极提供比所述第一基准电位高规定值的电位；在所述第二切换部件的NMOS晶体管中，向栅极提供比所述第二基准电位高规定值的电位。
11.根据权利要求1 10之一所述的显示装置的驱动装置，其特征在于，还具有设置在所述电位切换部与所述显示装置之间的放大电路；所述第一切换部件及所述第二切换部件将所述驱动信号线中的在所述电位切换部与所述放大电路之间的部位连接到所述电源或所述接地线上。
全文摘要
本发明涉及显示装置的驱动装置，在抑制多余的功耗的同时，实现显示装置的驱动装置的动作速度的高速化。在将输出信号线(60)的电位切换到对应于显示数据的目标电位的解码器电路(36)与将输出信号线(60)的电位作为数据电压提供的显示装置之间分别设置有多个PMOS晶体管(52)，在输出信号线(60)的电位达到栅极电位之前的期间，将输出信号线(60)连接到电源上；以及多个NMOS晶体管(54)，在输出信号线(60)的电位达到栅极电位之前的期间，将输出信号线(60)连接到接地线上，分别提供不同的栅极电位，在输出信号线(60)的电位比目标电位低的情况下，使n种电位中的在目标电位以下且距目标电位最近的电位被设为栅极电位的PMOS晶体管(52)进行动作，在输出信号线(60)的电位比目标电位高的情况下，使n种电位中的在目标电位以上且距目标电位最近的电位被设为栅极电位的NMOS晶体管(54)进行动作。
文档编号G09G3/20GK102446485SQ20111030781
公开日2012年5月9日 申请日期2011年10月12日 优先权日2010年10月12日
发明者一仓宏嘉, 长谷川秀明, 青山一秀 申请人:拉碧斯半导体株式会社
最新回复(0)