发光二极管的驱动电路与其残影消除电路的制作方法
专利名称：发光二极管的驱动电路与其残影消除电路的制作方法
技术领域：
本发明是有关于一种发光二极管的驱动电路，且特别是有关于一种具有残影消除功能的发光二极管的驱动电路。
背景技术：
发光二极管(Light Emitting Diode, LED)的体积小、省电且耐用，而且随着制程的成熟，价格下降，近来以发光二极管做为光源的产品越来越普遍。发光二极管在各种终端设备中被广泛使用，从汽车前照灯、交通信号灯、文字显示器、广告牌及大屏幕视频显示器，到普通及建筑照明和IXD背光等领域。请参照图1，其绘示先前技术的发光二极管的驱动装置示意图。发光二极管的驱动装置主要由驱动线选择器Iio与驱动电路120组成，驱动线选择器110可以选择所导通的驱动线L1、L2。每一条驱动线L1、L2分别连接多个发光二极管Dl D4，如图1所示。驱动电路120则是用来控制发光二极管Dl D4的驱动电流，其具有多个电流驱动端OUTl、0UT2，分别对应于不同行的发光二极管Dl D4。详细来说，驱动电路120中具有电流源电路，可以用来控制流进电流驱动端0UT1、0UT2的电流，以分别控制发光二极管Dl D4的亮度。在多扫(mult1-scanning)的驱动架构下,例如二扫或四扫,驱动线选择器110必须在同一图框周期中扫描多组发光二极管。在扫描切换过程中会因为发光二极管寄生电容而产生残影问题，残影现象会随着切换次数的增加而趋于严重。
发明内容
本发明提供一种发光二极管的驱动电路与其残影消除电路，其驱动电路会在画面插黑时，将电流驱动端的电压拉高至高电位，以降低发光二极管的残影问题。本发明提出一种发光二极管的驱动电路，包括一电流驱动单元与一残影消除电路。电流驱动单元具有至少一电流驱动端，残影消除电路包括残影消除单元与计数器单元。残影消除单元耦接于电流驱动端，根据致能信号调整所述电流驱动端的电压位准。计数器单元耦接于残影消除单元，用以计数一灰阶脉波信号以决定一插黑期间，并在插黑期间中输出致能信号至残影消除单元。其中，残影消除单元根据致能信号提高电流驱动端的电压位准至一高电压位准。从另一个观点来看，本发明提出一种残影消除电路，适用于发光二极管的驱动电路，驱动电路中的电流驱动单元具有至少一电流驱动端，且所述电流驱动端的一输出时序是对应于一灰阶脉波信号。残影消除电路包括残影消除单元与计数器单元。残影消除单元耦接于所述电流驱动端，根据一致能信号调整所述电流驱动端的电压位准。计数器单元耦接于残影消除单元，用以计数一灰阶脉波信号以决定一插黑期间，并在该插黑期间中输出致能信号至残影消除单元。其中，残影消除单元根据致能信号提高所述电流驱动端的电压位准至一高电压位准。
综上所述，本发明利用计数灰阶脉波信号来决定插黑期间，并在插黑期间中拉高电流驱动端的电压，藉此加快关闭发光二极管以减少残影发生的问题。为让本发明的上述特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
图1为现有技术的发光二极管的驱动装置示意图。图2为本发明第一实施例的发光二极管驱动装置的示意图。图3为本发明第一实施例的电流驱动单元222的局部电路示意图。图4为本发明第一实施例的驱动电路示意图。图5为本发明第二实施例的发光二极管的驱动电路示意图。图6为本发明第三实施例的发光二极管的驱动电路示意图。其中，附图标记说明如下110:驱动线选择器120:驱动电路L1、L2:驱动线Dl D4 :发光二极管
OUTl、0UT2 电流驱动端200 :驱动装置210 :驱动线选择器220:驱动电路222 电流驱动单元223:残影消除电路224:残影消除单元226 :计数器单元231、232 :电压输出电路P1、P2 :PM0S 晶体管N1、N2 :NM0S 晶体管Dl D4 :发光二极管OUTl、0UT2 电流驱动端VDD:驱动电压VP:高电压GND :接地端DN :失能信号EN :致能信号GCK :灰阶频率信号DCK :数据频率信号D1、D0:数据信号LAT :栓锁信号
322 :信道电路331 :位移缓存单元332 :栓锁单元333 :数据选择单元334 :脉波密度调变单元335:定电流驱动单元336 :扫描切换控制器337 :计数器单元410、420:电流源Sffl、SW2、SW3、SW4 :开关522 电流驱动单元524 :残影消除单元P51、P52 :PM0S 晶体管N5UN52 :NM0S 晶体管610、620 : 二极管624 :残影消除单元
具体实施例方式在下文中，将结合
本发明的实施例来详细描述本发明，而附图中的相同参考数字可用以表示类似的组件。(第一实施例)请参照图2，其绘示本发明第一实施例的发光二极管驱动装置的示意图。驱动装置200包括驱动线选择器210与驱动电路220。驱动线选择器210用以扫描驱动线L1、L2，其分别连接有多个发光二极管Dl D4。驱动线选择器210可以透过PMOS晶体管Pl与NMOS晶体管NI连接至驱动线LI，其中PMOS晶体管Pl则连接于驱动电压VDD与驱动线LI之间，而NMOS晶体管NI连接于接地端GND与驱动线LI之间。驱动线选择器210可以藉由控制PMOS晶体管Pl与NMOS晶体管NI，来决定是否提供驱动电压VDD至驱动线LI以驱动对应的发光二极管D1、D2。驱动线选择器210可以透过PMOS晶体管P2与NMOS晶体管N2连接至驱动线L2，其电路结构相似，不再赘述。驱动线选择器210可以配合不同的扫描方式，例如二扫或四扫，调整其电路架构，在此不再赘述。上述所谓二扫或四扫表示利用一个电流驱动端OUTl在同一图框周期中去驱动两组(行)或四组(行)发光二极管。驱动电路220包括电流驱动单元222与残影消除电路223。残影消除电路223尚包括计数器单元226与残影消除单元224，其中残影消除单元224具有多个电压输出电路231、232，分别耦接于电流驱动单元222的多个电流驱动端0UT1、0UT2，用来调整电流驱动端0UT1、0UT2的电压位准。计数器单元226耦接于残影消除单元224与电流驱动单元222，用以根据灰阶频率信号GCK决定画面的插黑期间，并在该插黑期间中输出一致能信号EN至残影消除单元224。电压输出电路231、232会根据致能信号EN，在插黑期间中，将电流驱动端0UT1、0UT2的电压位准拉高至一高电压准位。灰阶频率信号GCK为发光二极管驱动电路中常用的频率信号，主要是用来决定图框周期以及计算调整电流的脉波密度调变信号(pulse density modulation signal),但本实施例不限制于此。通常，驱动电路220会根据灰阶频率信号GCK决定电流驱动端OUTl、0UT2的输出时序，藉由选择性调整电流驱动端0UT1、0UT2的输出电流时序以调整发光二极管Dl D4的平均亮度。在插黑期间中，驱动电路220会将电流驱动端OUTl、0UT2的电流降低至零，也就是将发光二极管Dl D4关闭以插入黑画面。插入黑画面可以降低画面残影。因此，在插黑期间中，电流驱动单元222会失能以停止驱动发光二极管Dl D4。电流驱动单元222可以根据计数器单元226所输出的失能信号DN失能，也可以由外部信号控制而失能，只要时序上与插黑期间同步即可，本实施例不限制驱动电路220的控制方式。此外，电流驱动单元222也可直接根据致能信号EN的电压准位变化，以在插黑期间中失能。值得注意的是，上述电流驱动单元222的失能仅表示关闭电流驱动端0UT1、0UT2的驱动电流，但不限制电流驱动单元222的电路是否停止运作。关闭电流驱动端0UT1、0UT2的驱动电流的方式例如是利用开关关闭其电流路径，但本实施例不限制于此。换句话说，当计数器单元226检测到画面插黑的讯号时，可以同时致能残影消除单元224与失能电流驱动单元222，使残影消除单元224将电流驱动端0UT1、0UT2的电压拉高至高电压准位，以及降低电流驱动端0UT1、0UT2所流通的电流。藉此，达到降低发光二极管Dl D4的残影现象。上述高电压准位可以依照设计需求而定，本实施例不限制。计数器单元226可以利用灰阶脉波信号GCK的脉波个数或者波形来决定插黑期间，例如每间隔1024或2048个脉冲产生一个插黑期间，或者利用特定的脉冲波形来产生插黑期间，本实施例不限制其检测方式。另外，插黑期间也可以依照设计需求而定，本实施例不限制于此。驱动电路220中的电流驱动单元222可以包括多个信道电路，或者是可以产生多个电流源的电路，其可用来决定发光二极管Dl D4导通时的电流量。请同时参照图2与3，图3绘示本发明第一实施例的电流驱动单元222的局部电路示意图。信道电路322适用于控制电流驱动端OUTl的驱动电流与驱动时序，其包括位移缓存单元331、栓锁单元332、数据选择单元333、脉波密度调变单元334、定电流驱动单元335、扫描切换控制器336与扫描计数器337。栓锁单元332耦接于位移缓存单元331与数据选择单元333 ;脉波密度调变单元334耦接于数据选择单元333与定电流驱动单元335，而残影消除单元334中的电压输出电路231则耦接于电流驱动端OUTl。扫描切换控制器336耦接于数据选择单元333，而扫描计数器337则耦接于脉波密度调变单元334，用以计数灰阶脉波信号，以输出一计数信号至脉波密度调变单元334。位移缓存单元331根据数据频率信号DCK与数据信号DI储存画素数据，以及传送数据信号DI至下一个信道电路。位移缓存单元331所输出的数据信号以DO表示。栓锁单元332根据栓锁信号LAT栓锁位移缓存单元331中所储存的数据。数据选择单元333会根据驱动时序，选择对应的灰阶数据至脉波密度调变单元334。举例来说，若发光二极管显示器为二扫的架构，表示其在一个图框周期中需要扫描两组发光二极管，其数据选择单元333中会具有两组灰阶数据。扫描切换控制器336根据灰阶频率信号GCK得知目前所扫描的对应画素(发光二极管)，然后控制数据选择单元333选择对应的灰阶数据。扫描计数器337用以计数灰阶频率信号GCK并将计数结果输出至脉波密度调变单元334。脉波密度调变单元334可以视为比较单元，其可以用来比较计数结果与灰阶数据，以产生脉波密度调变信号至定电流驱动单元335。据此，定电流驱动单元335会驱动定电流源电路，使其在一图框周期中导通对应的长度时间。驱动方式例如是脉波宽度调变信号，但是其有效周期(duty cycle)可以被分割为数个子周期，平均分布在整个图框周期中。这样的驱动方式可以降低画面残影的问题以及提高画面质量。值得注意是，上述计数器单元226、扫描计数器337与扫描切换控制器336都是根据灰阶频率信号GCK来产生输出，其可以整合在同一计数电路中或者以不同的计数电路实现，本实施例并不限制。计数器单元226是直接根据灰阶频率信号GCK来致能残影消除单元224与失能定电流驱动单元335。由于一般发光二极管驱动芯片都具有接收灰阶频率信号GCK的接脚，因此本发明的残影消除电路223可以直接整合于传统的发光二极管驱动芯片中，不需要额外增设接脚或控制信号来控制残影消除电路223。另外，电流驱动单元222可以利用不同的电路实现以达到不同的设计需求，其电路架构不限制于图3。上述电压输出电路231、232可由开关组件实现，而电流驱动单元222的失能功能也可由开关组件来实现。请参照图4，其为本发明第一实施例的驱动电路示意图。残影消除单元224中包括开关SW1、SW2，其用以实现图2中电压输出电路231、232的功能。开关SWl耦接于高电压VP与电流驱动端OUTl之间，并受控于致能信号EN。开关SW2耦接于高电压VP与电流驱动端0UT2之间，并受控于致能信号EN。电流驱动单元222包括开关SW3、SW4，其分别耦接于电流源410、420与电流驱动端0UT1、0UT2之间。其中电流驱动单元222中的电流驱动功能是以电流源410、420表示，但本实施例不限制其电路架构。当计数器单元226检测到一插黑期间时，会输出致能信号EN去导通开关SW1、SW2，以及输出失能信号DN去关闭开关SW3、SW4，以插入黑画面并减少残影产生。当计数器单元226未检测到插黑期间时，会关闭开关SW1、SW2，以及导通开关SW3、SW4，以正常驱动发光二极管Dl D4。在开关SW1、SW2导通时，高电压VP会输出至电流驱动端0UT1、0UT2，使得发光二极管Dl D4的阴极端的电压提高至高电压位准，藉此使发光二极管Dl D4处于关闭的状态，以降低残影产生。上述第一实施例中的电源驱动单元222可以具有多个电流驱动端，而残影消除单元224则具有对应电流驱动端的多个电压输出电路，本实施例不限制电流驱动端与电压输出电路的个数。经由上述实施例的说明，本技术领域技术人员应当可以轻易推知其实施方式，在此不加赘述。另夕卜，上述开关SWl SW2可由晶体管实现，例如POM晶体管、NMOS晶体管等，本实施例并不受限。NMOS晶体管为N通道金氧半场效晶体管(N channelmetal-oxi de-semi conductor field-effect transistor)的简称。PMOS 晶体管为 P 通道金氧半场效晶体管(P channel metal-oxi de-semi conductor field-effect transistor)的简称。(第二实施例)请参照图5，其绘示本发明第二实施例的发光二极管的驱动电路示意图。图5与图4主要差别在于残影消除单元524中PMOS晶体管P51、P52与电流驱动单元522中的NMOS晶体管N51、N52。PMOS晶体管P51耦接电源驱动端OUTl与高电压VP之间，PMOS晶体管P52耦接电源驱动端0UT2与高电压VP之间。PMOS晶体管P51、P52的闸极耦接于计数器单元226。NMOS晶体管N51耦接电源驱动端OUTl的电流路径上，NMOS晶体管N52耦接电源驱动端0UT2的电流路径上。NMOS晶体管N51、N52的闸极耦接于计数器单元226。在插黑期间中，计数器单元226所输出的致能信号EN为低电压，可以导通PMOS晶体管P51、P52以及关闭NMOS晶体管N51、N52。反之，在正常操作时，计数器单元226所输出的致能信号EN为高电压，可以关闭PMOS晶体管P51、P52以及导通NMOS晶体管N51、N52。在本发明另一实施例中，电压输出电路231、232可以利用NMOS晶体管实现，而电流驱动端0UT1、0UT2的电流输出控制则可以利用PMOS晶体管实现。此时，计数器单元226会在插黑期间中输出高电位的致能信号EN，在正常操作时，输出低电位的致能信号EN。在经由上述实施例的说明后，本技术领域技术人员应可推知其它实施方式，在此不加赘述。(第三实施例)请参照图6，其绘示本发明第三实施例的发光二极管的驱动电路示意图。图6与图4主要差别在于残影消除单元624包括开关SW1、SW2与二极管610、620，其用以实现图2中的电压输出电路231、232的功能。开关SWl耦接于二极管610的阳极与高电压VP之间，而二极管610的阴极则耦接于电流驱动端OUTl ;开关SW2耦接于二极管620的阳极与高电压VP之间，而二极管620的阴极则耦接于电流驱动端0UT2。开关SWl与二极管610是为电压输出电路231的其中一种实施方式；而开关SWl与二极管610是为电压输出电路232的其中一种实施方式，但值得注意是，电压输出电路231、232的实施方式不限制于图6。高电压VP可以经由外部电路或内部的电压产生电路产生，其开关SW1、SW2则分别耦接于接收高电压VP的电源走在线。二极管610、620分别耦接于开关SW1、SW2与电流驱动端0UT1、0UT2之间，其具有防止电流由电流驱动端0UT1、0UT2回流至接收高电压VP的电源走线的功效。当电流驱动端0UT1、0UT2上的电压大于高电压VP时，二极管610、620可以避免电流驱动端0UT1、0UT2上的电压被传递至产生高电压VP的电路，以避免影响或损坏产生高电压VP的电路。开关SW1、SW2的操作方式如上述图4的说明，在经由上述实施例的说明后，本技术领域技术人员应可推知其实施方式，在此不加赘述。此外，值得注意的是，上述组件之间的耦接关系包括直接或间接的电性连接，只要可以达到所需的电信号传递功能即可，本发明并不受限。上述实施例中的技术手段可以合并或单独使用，其组件可依照其功能与设计需求增加、去除、调整或替换，本发明并不受限。在经由上述实施例的说明后，本技术领域具有通常知识者应可推知其实施方式，在此不加赘述。综上所述，本发明的残影消除电路可以根据灰阶频率信号在插黑期间中产生高电压至电流驱动端，藉此达到消除残影的功效。虽然本发明的较佳实施例已披露如上，然本发明并不受限于上述实施例，任何所属技术领域中的技术人员，在不脱离本发明所披露的范围内，当可作些许的变动与调整，因此本发明的保护范围应当以后附的申请权利要求保护范围所界定者为准。
权利要求
1.一种发光二极管的驱动电路，其特征在于，该驱动电路包括 电流驱动单元，具有至少一电流驱动端；以及 残影消除电路，包括 残影消除单元，耦接于上述电流驱动端，根据一致能信号调整上述电流驱动端的电压位准；以及 计数器单元，耦接于该残影消除单元，用以计数一灰阶脉波信号以决定一插黑期间，并在该插黑期间中输出该致能信号至该残影消除单元； 其中，该残影消除单元根据该致能信号提高上述电流驱动端的电压位准至一高电压位准。
2.如权利要求1所述的发光二极管的驱动电路，其特征在于，该计数器单元更耦接于该电流驱动单元，用以输出该致能信号至该电流驱动单元，使该电流驱动单元在该插黑期间中失能。
3.如权利要求1所述的发光二极管的驱动电路，其特征在于，该电流驱动单元包括 位移缓存单元； 栓锁单元，耦接于该位移缓存单元； 数据选择单元，耦接于该栓锁单元； 脉波密度调变单元，耦接于该数据选择单元； 定电流驱动单元，耦接于该脉波密度调变单元； 扫描切换控制器，耦接于该数据选择单元，用以选择一扫描数据；以及扫描计数器，耦接于该脉波密度调变单元，用以计数该灰阶脉波信号，以输出一计数信号至该脉波密度调变单元。
4.如权利要求1所述的发光二极管的驱动电路，其特征在于，该残影消除单元包括至少一电压输出电路，分别耦接于上述电流驱动端，并受控于该致能信号，其中当上述电压输出电路接收到该致能信号时，分别输出一高电压至上述电流驱动端。
5.如权利要求4所述的发光二极管的驱动电路，其特征在于，各该电压输出电路包括 一开关，具有一第一端、一第二端与一控制端，该开关的该第一端稱接于该高电压，该开关该第二端耦接于对应的上述电流驱动端其中之一，该开关的该控制端耦接于该致能信号。
6.如权利要求5所述的发光二极管的驱动电路，其特征在于，该开关为NMOS晶体管或PMOS晶体管。
7.如权利要求4所述的发光二极管的驱动电路，其特征在于，各该电压输出电路包括 一开关，具有耦接于该高电压的一第一端，以及耦接于该致能信号的一控制端；以及 一二极管，其阳极耦接于该开关的一第二端，其阴极耦接于对应的上述驱动端其中之一
8.如权利要求1所述的发光二极管的驱动电路，其特征在于，该电流驱动单元具有至少一开关，分别耦接于各该电流驱动端的电流路径上，当该残影消除单元提高上述电流驱动端的电压位准至该高电压位准时，上述开关关闭。
9.一种残影消除电路，适用于一发光二极管的一驱动电路，该驱动电路中的一电流驱动单元具有至少一电流驱动端，且上述电流驱动端的一输出时序是对应于一灰阶脉波信号，其特征在于，该残影消除电路包括 残影消除单元，耦接于上述电流驱动端，根据一致能信号调整上述电流驱动端的电压位准；以及 计数器单元，耦接于该残影消除单元，用以计数该灰阶脉波信号以决定一插黑期间，并在该插黑期间中输出该致能信号至该残影消除单元；其中，该残影消除单元根据该致能信号提高上述电流驱动端的电压位准至一高电压位准。
10.如权利要求9所述的残影消除电路，其特征在于，该残影消除单元更耦接于该电流驱动单元，用以输出该致能信号至该电流驱动单元，使该电流驱动单元在该插黑期间中失倉泛。
11.如权利要求9所述的残影消除电路，其特征在于，该电流驱动单元包括 位移缓存单元； 栓锁单元，耦接于该位移缓存单元； 数据选择单元，耦接于该栓锁单元； 脉波密度调变单元，耦接于该数据选择单元； 定电流驱动单元，耦接于该脉波密度调变单元； 扫描切换控制器，耦接于该数据选择单元，用以选择一扫描数据；以及扫描计数器，耦接于该脉波密度调变单元，用以计数该灰阶脉波信号，以输出一计数信号至该脉波密度调变单元。
12.如权利要求9所述的残影消除电路，其特征在于，该残影消除单元包括至少一电压输出电路，分别耦接于上述电流驱动端，并受控于该致能信号，其中当所述电压输出电路接收到该致能信号时，分别输出一高电压至上述电流驱动端。
13.如权利要求9所述的残影消除电路，其特征在于，各该电压输出电路包括 一开关，具有稱接于该高电压的一第一端，稱接于对应的所述电流驱动端之一的一第二端，以及耦接于该致能信号的一控制端。
14.如权利要求13所述的残影消除电路，其特征在于，该开关为NMOS晶体管或PMOS晶体管。
15.如权利要求12所述的发光二极管的驱动电路，其特征在于，各该电压输出电路包括 一开关，具有耦接于该高电压的一第一端，以及耦接于该致能信号的一控制端；以及 一二极管，其阳极耦接于该开关的一第二端，其阴极耦接于对应的上述驱动端其中之
16.如权利要求9所述的残影消除电路，其特征在于，该电流驱动单元具有至少一开关，分别耦接于各该电流驱动端的电流路径上，当该残影消除单元提高上述电流驱动端的电压位准至该高电压位准时，上述开关关闭。
全文摘要
一种发光二极管的驱动电路与其残影消除电路，其残影消除电路包括残影消除单元与计数器单元，可根据灰阶脉波信号以决定一插黑期间，并在插黑期间中输出致能信号至残影消除单元。残影消除单元会在插黑期间拉高驱动电路的电流驱动端的电压以避免残影发生。
文档编号G09G3/36GK103050091SQ201110317079
公开日2013年4月17日 申请日期2011年10月12日 优先权日2011年10月12日
发明者林俊甫, 郭俊廷, 谢政翰 申请人:明阳半导体股份有限公司
技术领域：
本发明是有关于一种发光二极管的驱动电路，且特别是有关于一种具有残影消除功能的发光二极管的驱动电路。
背景技术：
发光二极管(Light Emitting Diode, LED)的体积小、省电且耐用，而且随着制程的成熟，价格下降，近来以发光二极管做为光源的产品越来越普遍。发光二极管在各种终端设备中被广泛使用，从汽车前照灯、交通信号灯、文字显示器、广告牌及大屏幕视频显示器，到普通及建筑照明和IXD背光等领域。请参照图1，其绘示先前技术的发光二极管的驱动装置示意图。发光二极管的驱动装置主要由驱动线选择器Iio与驱动电路120组成，驱动线选择器110可以选择所导通的驱动线L1、L2。每一条驱动线L1、L2分别连接多个发光二极管Dl D4，如图1所示。驱动电路120则是用来控制发光二极管Dl D4的驱动电流，其具有多个电流驱动端OUTl、0UT2，分别对应于不同行的发光二极管Dl D4。详细来说，驱动电路120中具有电流源电路，可以用来控制流进电流驱动端0UT1、0UT2的电流，以分别控制发光二极管Dl D4的亮度。在多扫(mult1-scanning)的驱动架构下,例如二扫或四扫,驱动线选择器110必须在同一图框周期中扫描多组发光二极管。在扫描切换过程中会因为发光二极管寄生电容而产生残影问题，残影现象会随着切换次数的增加而趋于严重。
发明内容
本发明提供一种发光二极管的驱动电路与其残影消除电路，其驱动电路会在画面插黑时，将电流驱动端的电压拉高至高电位，以降低发光二极管的残影问题。本发明提出一种发光二极管的驱动电路，包括一电流驱动单元与一残影消除电路。电流驱动单元具有至少一电流驱动端，残影消除电路包括残影消除单元与计数器单元。残影消除单元耦接于电流驱动端，根据致能信号调整所述电流驱动端的电压位准。计数器单元耦接于残影消除单元，用以计数一灰阶脉波信号以决定一插黑期间，并在插黑期间中输出致能信号至残影消除单元。其中，残影消除单元根据致能信号提高电流驱动端的电压位准至一高电压位准。从另一个观点来看，本发明提出一种残影消除电路，适用于发光二极管的驱动电路，驱动电路中的电流驱动单元具有至少一电流驱动端，且所述电流驱动端的一输出时序是对应于一灰阶脉波信号。残影消除电路包括残影消除单元与计数器单元。残影消除单元耦接于所述电流驱动端，根据一致能信号调整所述电流驱动端的电压位准。计数器单元耦接于残影消除单元，用以计数一灰阶脉波信号以决定一插黑期间，并在该插黑期间中输出致能信号至残影消除单元。其中，残影消除单元根据致能信号提高所述电流驱动端的电压位准至一高电压位准。
综上所述，本发明利用计数灰阶脉波信号来决定插黑期间，并在插黑期间中拉高电流驱动端的电压，藉此加快关闭发光二极管以减少残影发生的问题。为让本发明的上述特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
图1为现有技术的发光二极管的驱动装置示意图。图2为本发明第一实施例的发光二极管驱动装置的示意图。图3为本发明第一实施例的电流驱动单元222的局部电路示意图。图4为本发明第一实施例的驱动电路示意图。图5为本发明第二实施例的发光二极管的驱动电路示意图。图6为本发明第三实施例的发光二极管的驱动电路示意图。其中，附图标记说明如下110:驱动线选择器120:驱动电路L1、L2:驱动线Dl D4 :发光二极管
OUTl、0UT2 电流驱动端200 :驱动装置210 :驱动线选择器220:驱动电路222 电流驱动单元223:残影消除电路224:残影消除单元226 :计数器单元231、232 :电压输出电路P1、P2 :PM0S 晶体管N1、N2 :NM0S 晶体管Dl D4 :发光二极管OUTl、0UT2 电流驱动端VDD:驱动电压VP:高电压GND :接地端DN :失能信号EN :致能信号GCK :灰阶频率信号DCK :数据频率信号D1、D0:数据信号LAT :栓锁信号
322 :信道电路331 :位移缓存单元332 :栓锁单元333 :数据选择单元334 :脉波密度调变单元335:定电流驱动单元336 :扫描切换控制器337 :计数器单元410、420:电流源Sffl、SW2、SW3、SW4 :开关522 电流驱动单元524 :残影消除单元P51、P52 :PM0S 晶体管N5UN52 :NM0S 晶体管610、620 : 二极管624 :残影消除单元
具体实施例方式在下文中，将结合
本发明的实施例来详细描述本发明，而附图中的相同参考数字可用以表示类似的组件。(第一实施例)请参照图2，其绘示本发明第一实施例的发光二极管驱动装置的示意图。驱动装置200包括驱动线选择器210与驱动电路220。驱动线选择器210用以扫描驱动线L1、L2，其分别连接有多个发光二极管Dl D4。驱动线选择器210可以透过PMOS晶体管Pl与NMOS晶体管NI连接至驱动线LI，其中PMOS晶体管Pl则连接于驱动电压VDD与驱动线LI之间，而NMOS晶体管NI连接于接地端GND与驱动线LI之间。驱动线选择器210可以藉由控制PMOS晶体管Pl与NMOS晶体管NI，来决定是否提供驱动电压VDD至驱动线LI以驱动对应的发光二极管D1、D2。驱动线选择器210可以透过PMOS晶体管P2与NMOS晶体管N2连接至驱动线L2，其电路结构相似，不再赘述。驱动线选择器210可以配合不同的扫描方式，例如二扫或四扫，调整其电路架构，在此不再赘述。上述所谓二扫或四扫表示利用一个电流驱动端OUTl在同一图框周期中去驱动两组(行)或四组(行)发光二极管。驱动电路220包括电流驱动单元222与残影消除电路223。残影消除电路223尚包括计数器单元226与残影消除单元224，其中残影消除单元224具有多个电压输出电路231、232，分别耦接于电流驱动单元222的多个电流驱动端0UT1、0UT2，用来调整电流驱动端0UT1、0UT2的电压位准。计数器单元226耦接于残影消除单元224与电流驱动单元222，用以根据灰阶频率信号GCK决定画面的插黑期间，并在该插黑期间中输出一致能信号EN至残影消除单元224。电压输出电路231、232会根据致能信号EN，在插黑期间中，将电流驱动端0UT1、0UT2的电压位准拉高至一高电压准位。灰阶频率信号GCK为发光二极管驱动电路中常用的频率信号，主要是用来决定图框周期以及计算调整电流的脉波密度调变信号(pulse density modulation signal),但本实施例不限制于此。通常，驱动电路220会根据灰阶频率信号GCK决定电流驱动端OUTl、0UT2的输出时序，藉由选择性调整电流驱动端0UT1、0UT2的输出电流时序以调整发光二极管Dl D4的平均亮度。在插黑期间中，驱动电路220会将电流驱动端OUTl、0UT2的电流降低至零，也就是将发光二极管Dl D4关闭以插入黑画面。插入黑画面可以降低画面残影。因此，在插黑期间中，电流驱动单元222会失能以停止驱动发光二极管Dl D4。电流驱动单元222可以根据计数器单元226所输出的失能信号DN失能，也可以由外部信号控制而失能，只要时序上与插黑期间同步即可，本实施例不限制驱动电路220的控制方式。此外，电流驱动单元222也可直接根据致能信号EN的电压准位变化，以在插黑期间中失能。值得注意的是，上述电流驱动单元222的失能仅表示关闭电流驱动端0UT1、0UT2的驱动电流，但不限制电流驱动单元222的电路是否停止运作。关闭电流驱动端0UT1、0UT2的驱动电流的方式例如是利用开关关闭其电流路径，但本实施例不限制于此。换句话说，当计数器单元226检测到画面插黑的讯号时，可以同时致能残影消除单元224与失能电流驱动单元222，使残影消除单元224将电流驱动端0UT1、0UT2的电压拉高至高电压准位，以及降低电流驱动端0UT1、0UT2所流通的电流。藉此，达到降低发光二极管Dl D4的残影现象。上述高电压准位可以依照设计需求而定，本实施例不限制。计数器单元226可以利用灰阶脉波信号GCK的脉波个数或者波形来决定插黑期间，例如每间隔1024或2048个脉冲产生一个插黑期间，或者利用特定的脉冲波形来产生插黑期间，本实施例不限制其检测方式。另外，插黑期间也可以依照设计需求而定，本实施例不限制于此。驱动电路220中的电流驱动单元222可以包括多个信道电路，或者是可以产生多个电流源的电路，其可用来决定发光二极管Dl D4导通时的电流量。请同时参照图2与3，图3绘示本发明第一实施例的电流驱动单元222的局部电路示意图。信道电路322适用于控制电流驱动端OUTl的驱动电流与驱动时序，其包括位移缓存单元331、栓锁单元332、数据选择单元333、脉波密度调变单元334、定电流驱动单元335、扫描切换控制器336与扫描计数器337。栓锁单元332耦接于位移缓存单元331与数据选择单元333 ;脉波密度调变单元334耦接于数据选择单元333与定电流驱动单元335，而残影消除单元334中的电压输出电路231则耦接于电流驱动端OUTl。扫描切换控制器336耦接于数据选择单元333，而扫描计数器337则耦接于脉波密度调变单元334，用以计数灰阶脉波信号，以输出一计数信号至脉波密度调变单元334。位移缓存单元331根据数据频率信号DCK与数据信号DI储存画素数据，以及传送数据信号DI至下一个信道电路。位移缓存单元331所输出的数据信号以DO表示。栓锁单元332根据栓锁信号LAT栓锁位移缓存单元331中所储存的数据。数据选择单元333会根据驱动时序，选择对应的灰阶数据至脉波密度调变单元334。举例来说，若发光二极管显示器为二扫的架构，表示其在一个图框周期中需要扫描两组发光二极管，其数据选择单元333中会具有两组灰阶数据。扫描切换控制器336根据灰阶频率信号GCK得知目前所扫描的对应画素(发光二极管)，然后控制数据选择单元333选择对应的灰阶数据。扫描计数器337用以计数灰阶频率信号GCK并将计数结果输出至脉波密度调变单元334。脉波密度调变单元334可以视为比较单元，其可以用来比较计数结果与灰阶数据，以产生脉波密度调变信号至定电流驱动单元335。据此，定电流驱动单元335会驱动定电流源电路，使其在一图框周期中导通对应的长度时间。驱动方式例如是脉波宽度调变信号，但是其有效周期(duty cycle)可以被分割为数个子周期，平均分布在整个图框周期中。这样的驱动方式可以降低画面残影的问题以及提高画面质量。值得注意是，上述计数器单元226、扫描计数器337与扫描切换控制器336都是根据灰阶频率信号GCK来产生输出，其可以整合在同一计数电路中或者以不同的计数电路实现，本实施例并不限制。计数器单元226是直接根据灰阶频率信号GCK来致能残影消除单元224与失能定电流驱动单元335。由于一般发光二极管驱动芯片都具有接收灰阶频率信号GCK的接脚，因此本发明的残影消除电路223可以直接整合于传统的发光二极管驱动芯片中，不需要额外增设接脚或控制信号来控制残影消除电路223。另外，电流驱动单元222可以利用不同的电路实现以达到不同的设计需求，其电路架构不限制于图3。上述电压输出电路231、232可由开关组件实现，而电流驱动单元222的失能功能也可由开关组件来实现。请参照图4，其为本发明第一实施例的驱动电路示意图。残影消除单元224中包括开关SW1、SW2，其用以实现图2中电压输出电路231、232的功能。开关SWl耦接于高电压VP与电流驱动端OUTl之间，并受控于致能信号EN。开关SW2耦接于高电压VP与电流驱动端0UT2之间，并受控于致能信号EN。电流驱动单元222包括开关SW3、SW4，其分别耦接于电流源410、420与电流驱动端0UT1、0UT2之间。其中电流驱动单元222中的电流驱动功能是以电流源410、420表示，但本实施例不限制其电路架构。当计数器单元226检测到一插黑期间时，会输出致能信号EN去导通开关SW1、SW2，以及输出失能信号DN去关闭开关SW3、SW4，以插入黑画面并减少残影产生。当计数器单元226未检测到插黑期间时，会关闭开关SW1、SW2，以及导通开关SW3、SW4，以正常驱动发光二极管Dl D4。在开关SW1、SW2导通时，高电压VP会输出至电流驱动端0UT1、0UT2，使得发光二极管Dl D4的阴极端的电压提高至高电压位准，藉此使发光二极管Dl D4处于关闭的状态，以降低残影产生。上述第一实施例中的电源驱动单元222可以具有多个电流驱动端，而残影消除单元224则具有对应电流驱动端的多个电压输出电路，本实施例不限制电流驱动端与电压输出电路的个数。经由上述实施例的说明，本技术领域技术人员应当可以轻易推知其实施方式，在此不加赘述。另夕卜，上述开关SWl SW2可由晶体管实现，例如POM晶体管、NMOS晶体管等，本实施例并不受限。NMOS晶体管为N通道金氧半场效晶体管(N channelmetal-oxi de-semi conductor field-effect transistor)的简称。PMOS 晶体管为 P 通道金氧半场效晶体管(P channel metal-oxi de-semi conductor field-effect transistor)的简称。(第二实施例)请参照图5，其绘示本发明第二实施例的发光二极管的驱动电路示意图。图5与图4主要差别在于残影消除单元524中PMOS晶体管P51、P52与电流驱动单元522中的NMOS晶体管N51、N52。PMOS晶体管P51耦接电源驱动端OUTl与高电压VP之间，PMOS晶体管P52耦接电源驱动端0UT2与高电压VP之间。PMOS晶体管P51、P52的闸极耦接于计数器单元226。NMOS晶体管N51耦接电源驱动端OUTl的电流路径上，NMOS晶体管N52耦接电源驱动端0UT2的电流路径上。NMOS晶体管N51、N52的闸极耦接于计数器单元226。在插黑期间中，计数器单元226所输出的致能信号EN为低电压，可以导通PMOS晶体管P51、P52以及关闭NMOS晶体管N51、N52。反之，在正常操作时，计数器单元226所输出的致能信号EN为高电压，可以关闭PMOS晶体管P51、P52以及导通NMOS晶体管N51、N52。在本发明另一实施例中，电压输出电路231、232可以利用NMOS晶体管实现，而电流驱动端0UT1、0UT2的电流输出控制则可以利用PMOS晶体管实现。此时，计数器单元226会在插黑期间中输出高电位的致能信号EN，在正常操作时，输出低电位的致能信号EN。在经由上述实施例的说明后，本技术领域技术人员应可推知其它实施方式，在此不加赘述。(第三实施例)请参照图6，其绘示本发明第三实施例的发光二极管的驱动电路示意图。图6与图4主要差别在于残影消除单元624包括开关SW1、SW2与二极管610、620，其用以实现图2中的电压输出电路231、232的功能。开关SWl耦接于二极管610的阳极与高电压VP之间，而二极管610的阴极则耦接于电流驱动端OUTl ;开关SW2耦接于二极管620的阳极与高电压VP之间，而二极管620的阴极则耦接于电流驱动端0UT2。开关SWl与二极管610是为电压输出电路231的其中一种实施方式；而开关SWl与二极管610是为电压输出电路232的其中一种实施方式，但值得注意是，电压输出电路231、232的实施方式不限制于图6。高电压VP可以经由外部电路或内部的电压产生电路产生，其开关SW1、SW2则分别耦接于接收高电压VP的电源走在线。二极管610、620分别耦接于开关SW1、SW2与电流驱动端0UT1、0UT2之间，其具有防止电流由电流驱动端0UT1、0UT2回流至接收高电压VP的电源走线的功效。当电流驱动端0UT1、0UT2上的电压大于高电压VP时，二极管610、620可以避免电流驱动端0UT1、0UT2上的电压被传递至产生高电压VP的电路，以避免影响或损坏产生高电压VP的电路。开关SW1、SW2的操作方式如上述图4的说明，在经由上述实施例的说明后，本技术领域技术人员应可推知其实施方式，在此不加赘述。此外，值得注意的是，上述组件之间的耦接关系包括直接或间接的电性连接，只要可以达到所需的电信号传递功能即可，本发明并不受限。上述实施例中的技术手段可以合并或单独使用，其组件可依照其功能与设计需求增加、去除、调整或替换，本发明并不受限。在经由上述实施例的说明后，本技术领域具有通常知识者应可推知其实施方式，在此不加赘述。综上所述，本发明的残影消除电路可以根据灰阶频率信号在插黑期间中产生高电压至电流驱动端，藉此达到消除残影的功效。虽然本发明的较佳实施例已披露如上，然本发明并不受限于上述实施例，任何所属技术领域中的技术人员，在不脱离本发明所披露的范围内，当可作些许的变动与调整，因此本发明的保护范围应当以后附的申请权利要求保护范围所界定者为准。
权利要求
1.一种发光二极管的驱动电路，其特征在于，该驱动电路包括 电流驱动单元，具有至少一电流驱动端；以及 残影消除电路，包括 残影消除单元，耦接于上述电流驱动端，根据一致能信号调整上述电流驱动端的电压位准；以及 计数器单元，耦接于该残影消除单元，用以计数一灰阶脉波信号以决定一插黑期间，并在该插黑期间中输出该致能信号至该残影消除单元； 其中，该残影消除单元根据该致能信号提高上述电流驱动端的电压位准至一高电压位准。
2.如权利要求1所述的发光二极管的驱动电路，其特征在于，该计数器单元更耦接于该电流驱动单元，用以输出该致能信号至该电流驱动单元，使该电流驱动单元在该插黑期间中失能。
3.如权利要求1所述的发光二极管的驱动电路，其特征在于，该电流驱动单元包括 位移缓存单元； 栓锁单元，耦接于该位移缓存单元； 数据选择单元，耦接于该栓锁单元； 脉波密度调变单元，耦接于该数据选择单元； 定电流驱动单元，耦接于该脉波密度调变单元； 扫描切换控制器，耦接于该数据选择单元，用以选择一扫描数据；以及扫描计数器，耦接于该脉波密度调变单元，用以计数该灰阶脉波信号，以输出一计数信号至该脉波密度调变单元。
4.如权利要求1所述的发光二极管的驱动电路，其特征在于，该残影消除单元包括至少一电压输出电路，分别耦接于上述电流驱动端，并受控于该致能信号，其中当上述电压输出电路接收到该致能信号时，分别输出一高电压至上述电流驱动端。
5.如权利要求4所述的发光二极管的驱动电路，其特征在于，各该电压输出电路包括 一开关，具有一第一端、一第二端与一控制端，该开关的该第一端稱接于该高电压，该开关该第二端耦接于对应的上述电流驱动端其中之一，该开关的该控制端耦接于该致能信号。
6.如权利要求5所述的发光二极管的驱动电路，其特征在于，该开关为NMOS晶体管或PMOS晶体管。
7.如权利要求4所述的发光二极管的驱动电路，其特征在于，各该电压输出电路包括 一开关，具有耦接于该高电压的一第一端，以及耦接于该致能信号的一控制端；以及 一二极管，其阳极耦接于该开关的一第二端，其阴极耦接于对应的上述驱动端其中之一
8.如权利要求1所述的发光二极管的驱动电路，其特征在于，该电流驱动单元具有至少一开关，分别耦接于各该电流驱动端的电流路径上，当该残影消除单元提高上述电流驱动端的电压位准至该高电压位准时，上述开关关闭。
9.一种残影消除电路，适用于一发光二极管的一驱动电路，该驱动电路中的一电流驱动单元具有至少一电流驱动端，且上述电流驱动端的一输出时序是对应于一灰阶脉波信号，其特征在于，该残影消除电路包括 残影消除单元，耦接于上述电流驱动端，根据一致能信号调整上述电流驱动端的电压位准；以及 计数器单元，耦接于该残影消除单元，用以计数该灰阶脉波信号以决定一插黑期间，并在该插黑期间中输出该致能信号至该残影消除单元；其中，该残影消除单元根据该致能信号提高上述电流驱动端的电压位准至一高电压位准。
10.如权利要求9所述的残影消除电路，其特征在于，该残影消除单元更耦接于该电流驱动单元，用以输出该致能信号至该电流驱动单元，使该电流驱动单元在该插黑期间中失倉泛。
11.如权利要求9所述的残影消除电路，其特征在于，该电流驱动单元包括 位移缓存单元； 栓锁单元，耦接于该位移缓存单元； 数据选择单元，耦接于该栓锁单元； 脉波密度调变单元，耦接于该数据选择单元； 定电流驱动单元，耦接于该脉波密度调变单元； 扫描切换控制器，耦接于该数据选择单元，用以选择一扫描数据；以及扫描计数器，耦接于该脉波密度调变单元，用以计数该灰阶脉波信号，以输出一计数信号至该脉波密度调变单元。
12.如权利要求9所述的残影消除电路，其特征在于，该残影消除单元包括至少一电压输出电路，分别耦接于上述电流驱动端，并受控于该致能信号，其中当所述电压输出电路接收到该致能信号时，分别输出一高电压至上述电流驱动端。
13.如权利要求9所述的残影消除电路，其特征在于，各该电压输出电路包括 一开关，具有稱接于该高电压的一第一端，稱接于对应的所述电流驱动端之一的一第二端，以及耦接于该致能信号的一控制端。
14.如权利要求13所述的残影消除电路，其特征在于，该开关为NMOS晶体管或PMOS晶体管。
15.如权利要求12所述的发光二极管的驱动电路，其特征在于，各该电压输出电路包括 一开关，具有耦接于该高电压的一第一端，以及耦接于该致能信号的一控制端；以及 一二极管，其阳极耦接于该开关的一第二端，其阴极耦接于对应的上述驱动端其中之
16.如权利要求9所述的残影消除电路，其特征在于，该电流驱动单元具有至少一开关，分别耦接于各该电流驱动端的电流路径上，当该残影消除单元提高上述电流驱动端的电压位准至该高电压位准时，上述开关关闭。
全文摘要
一种发光二极管的驱动电路与其残影消除电路，其残影消除电路包括残影消除单元与计数器单元，可根据灰阶脉波信号以决定一插黑期间，并在插黑期间中输出致能信号至残影消除单元。残影消除单元会在插黑期间拉高驱动电路的电流驱动端的电压以避免残影发生。
文档编号G09G3/36GK103050091SQ201110317079
公开日2013年4月17日 申请日期2011年10月12日 优先权日2011年10月12日
发明者林俊甫, 郭俊廷, 谢政翰 申请人:明阳半导体股份有限公司
最新回复(0)