发射控制线驱动器以及使用该驱动器的有机发光显示器的制作方法
专利名称：发射控制线驱动器以及使用该驱动器的有机发光显示器的制作方法
技术领域：
根据本发明实施例的方面涉及一种发射控制线驱动器以及使用该驱动器的有机发光显示器。
背景技术：
近来，已经开发出与阴极射线管(CRT)显示器相比具有较小重量和体积的各种平板显示器(FPD) aFPD包括液晶显示器(IXD)、场发射显示器(FED)、等离子体显示面板(F1DP) 和有机发光显示器。在FPD中，有机发光显示器使用通过电子和空穴的重组产生光的有机发光二极管 (OLED)显示图像。有机发光显示器具有较快的响应速度并且以较低的功耗驱动。一个典型的有机发光显示器通过形成在像素中的晶体管向OLED提供对应于数据信号的电流，从而 OLED发射出光。典型的有机发光显示器包括向数据线提供数据信号的数据驱动器、依次向扫描线提供扫描信号的扫描驱动器、向发射控制线提供发射控制信号的发射控制线驱动器以及包括耦合到数据线、扫描线和发射控制线的多个像素的显示单元。在扫描信号被提供给扫描线时，包括在显示单元中的像素被选择，以接收来自数据线的数据信号。接收数据信号的像素产生具有对应于数据信号的亮度(例如预定亮度) 的光，并显示预定图像。在此，像素的发射时间由发射控制线提供的发射控制信号控制。通常，发射控制信号被提供以与提供给一条扫描线或两条扫描线的扫描信号重叠，从而将提供有数据信号的像素设置非发射状态下。因此，发射控制线驱动器包括耦合到发射控制线的级。这些级接收至少四个时钟信号并向输出线输出高电压或低电压。然而，由于典型发射控制线驱动器包含的级由至少四个时钟信号驱动，因此包含了大量的晶体管。因此，生产成本提高并且很难保证驱动可靠性。另外，当发射控制线驱动器由PMOS晶体管形成时，低电平输出不稳定。具体来说，当低信号被提供给发射控制线时，输出该低信号的晶体管的栅电极被保持在低于低信号的电压下。然而，该晶体管的栅电极的电压会因为漏电流而增加，并且低信号的输出不稳定。
发明内容
因此，本发明实施例致力于一种能够保证输出稳定性并能自由控制发射控制信号的宽度的发射控制线驱动器，以及使用所述发射控制线驱动器的有机发光显示器。
根据本发明的一个实施例，提供了一种包括多级的发射控制线驱动器。每级包括 耦合在第一输出端和第一电源之间的第一晶体管，所述第一晶体管被配置为对应于施加到与所述第一晶体管的栅电极耦合的第一节点的电压被导通或截止；耦合在所述第一输出端和输出低于所述第一电源的电压的第二电源之间的第二晶体管，所述第二晶体管被配置为对应于施加到与所述第二晶体管的栅电极耦合的第二节点的电压被导通或截止；耦合在第四输入端和所述第一节点之间的第三晶体管，所述第三晶体管具有耦合到第一输入端的栅电极；耦合在所述第一电源和所述第二节点之间的第四晶体管，所述第四晶体管具有耦合到所述第一节点的栅电极；耦合到所述第一输入端和第二输入端的第一控制器，以向第二输出端提供采样信号；耦合到所述第一输入端和第三输入端的第二控制器，以控制所述第二节点的电压；以及耦合在所述第二输入端和所述第二节点之间的第一电容器。所述发射控制线驱动器可以进一步包括耦合在所述第一节点和所述第一电源之间的第二电容器。所述第一输入端可以被配置为接收第一时钟信号。所述第二输入端可以被配置为接收第二时钟信号。所述第三输入端可以被配置为接收第三时钟信号。所述第四输入端可以被配置为接收起始信号或前一级的采样信号。所述第一时钟信号、所述第二时钟信号和所述第三时钟信号可以互不重叠。所述第一时钟信号和所述第二时钟信号的每一个可以被设置在i(i是自然数)水平周期的周期内。所述第三时钟信号可以被设置在i/2 水平周期的周期内。所述第三时钟信号可以在所述第一时钟信号或所述第二时钟信号在水平周期内被提供之后在该水平周期内被提供。所述第一控制器可以包括耦合在所述第四输入端和第三节点之间的第五晶体管，所述第五晶体管具有耦合到所述第一输入端的栅电极；耦合在第六节点和所述第二输入端之间的第六晶体管，所述第六晶体管具有耦合到所述第三节点的栅电极；耦合在所述第六节点和所述第一电源之间的第七晶体管，所述第七晶体管具有耦合到所述第一输出端的栅电极；耦合在所述第三节点和所述第六节点之间的第三电容器；以及耦合在所述第一输出端和所述第一电源之间的第四电容器。所述第二输出端可以被电耦合到所述第六节所述第二控制器可以包括耦合在所述第一输入端和第四节点之间的第八晶体管，所述第八晶体管具有耦合到所述第一节点的栅电极；耦合在所述第四节点和所述第二电源之间的第九晶体管，所述第九晶体管具有耦合到所述第一输入端的栅电极；耦合在所述第二节点和第五节点之间的第十晶体管，所述第十晶体管具有耦合到所述第三输入端的栅电极；耦合在所述第五节点和所述第三输入端的第十一晶体管，所述第十一晶体管具有耦合到所述第四节点的栅电极，以及耦合在所述第四节点和所述第五节点之间的第五电容器。所述发射控制线驱动器可以进一步包括耦合在所述第四输入端和所述第三晶体管之间的第十二晶体管，所述第十二晶体管被配置为当第一控制信号被提供给所述第十二晶体管的栅电极时被导通，以及耦合在第五输入端和所述第一控制器之间的第十三晶体管，所述第十三晶体管被配置为当第二控制信号被提供给所述第十三晶体管的栅电极时被导通。所述第一控制信号和所述第二控制信号可以互不重叠。所述发射控制线驱动器可以进一步包括耦合在所述第一节点和所述第二电源之间的第十四晶体管，所述第十四晶体管被配置为当复位信号被提供给所述第十四晶体管的栅电极时被导通。所述复位信号可以被共同提供给所有级。根据一个实施例，一种有机发光显不器包括用于依次向扫描线提供扫描信号的扫描驱动器，用于向数据线提供数据信号的数据驱动器，用于向发射控制线提供发射控制信号的发射控制线驱动器，以及被放置在所述扫描线、所述数据线和所述发射控制线的交叉区域的像素。所述发射控制线驱动器包括分别耦合到所述发射控制线的级。每级包括耦合在第一输出端和第一电源之间的第一晶体管，所述第一晶体管被配置为对应于施加到与所述第一晶体管的栅电极耦合的第一节点的电压被导通或截止；耦合在所述第一输出端和输出低于所述第一电源的电压的第二电源之间的第二晶体管，所述第二晶体管被配置为对应施加到与所述第二晶体管的栅电极耦合的第二节点的电压导通或截止；耦合在第四输入端和所述第一节点之间的第三晶体管，所述第三晶体管具有耦合到第一输入端的栅电极； 耦合在所述第一电源和所述第二节点之间的第四晶体管，所述第四晶体管具有耦合到所述第一节点的栅电极；f禹合到所述第一输入端和第二输入端的第一控制器，以向第二输出端提供采样信号；耦合到所述第一输入端和第三输入端的第二控制器，以控制所述第二节点的电压；以及耦合在所述第二输入端和所述第二节点之间的第一电容器。根据本发明实施例所描述的发射控制线驱动器和使用该发射控制线驱动器的有机发光显示器，输出低信号的晶体管的栅电极的电压使用时钟信号被周期性地降低，从而输出的稳定性可以得到保证。此外，根据本发明的实施例，可以对应起始信号的宽度控制发射控制信号的宽度。另外，根据本发明的实施例，由于级接收三个时钟信号，电路结构可以得以简化。
附图连同说明书一起示出本发明的示例实施例，并且连同描述一起用于解释本发明的原理。图I是示出根据本发明实施例的有机发光显示器的框图；图2是示意性地示出图I的发射控制线驱动器的级的框图；图3是示出图2的级之一的第一实施例的电路图；图4是示出图3的级的操作过程的波形图；图5是示出图2的级之一的第二实施例的电路图；和图6是示出图2的级之一的第三实施例的电路图。
具体实施例方式在下文中，将参考附图描述根据本发明的某些示例实施例。在此，当描述第一元件被耦合到第二元件时，第一元件可以直接耦合到第二元件或经由一个或多个第三元件间接耦合到第二元件。另外，为清楚起见，省略了对完整理解本发明不是必要的某些元件。并且相同的附图标记始终指代相同的元件。在下文中，将参考图I到图6详述本领域技术人员通过其可实现本发明的本发明示例实施例。图I是示出根据本发明实施例的有机发光显示器的框图。参考图1，根据本发明实施例的有机发光显示器包括包括放置在扫描线SI到Sn、数据线Dl到Dm和发射控制线El到En的交叉区域的像素50的显示单元40，用于驱动扫描线SI到Sn的扫描驱动器10，用于驱动数据线Dl到Dm的数据驱动器20，用于驱动发射控制线El到En的发射控制线驱动器30，以及用于控制驱动器10、20和30的时序控制器60。扫描驱动器10依次向扫描线SI到Sn提供扫描信号。当扫描信号被提供给扫描线SI到Sn时，以水平线为单位(例如逐行)选择像素50。数据驱动器20与扫描信号同步地向数据线Dl到Dm提供数据信号。提供给数据线Dl到Dm的数据信号被提供给由扫描信号选择的像素50。发射控制线驱动器30依次向发射控制线El到En提供发射控制信号。在此,发射控制线驱动器30在对应于数据信号的电压被充电的周期期间提供发射控制信号，从而像素50被设置在非发射状态。因此，提供给第i(i是自然数)条发射控制线Ei的发射控制信号与提供给第i条扫描线Si的扫描信号重叠。另一方面，发射控制信号的宽度可合适地设置为与像素50的结构和要实现的亮度对应。图2是示意性地示出图I的发射控制线驱动器的级的框图。参考图2，为了向η条发射控制线El到En提供发射控制信号，根据本发明实施例的发射控制线驱动器30包括η级321到32η。级321到32η分别耦合到发射控制线El到 En,并通过三个时钟信号CLK1、CLK2和CLK3驱动。级321到32η中的每一级都包括第一输入端33、第二输入端34、第三输入端35和第四输入端36。第k(k是奇数或偶数)级32k的第一输入端33接收第一时钟信号CLKl，并且第二输入端34接收第二时钟信号CLK2。第k+Ι级32k+l的第一输入端33接收第二时钟信号 CLK2，并且第二输入端34接收第一时钟信号CLKl。第三时钟信号CLK3被提供给级321到 32η中每级的第三输入端35，并且起始信号FLM或前一级的采样信号被提供给第四输入端 36。级321到32η可以由同样的电路组成，并产生具有改变为对应于起始信号FLM的宽度的发射控制信号。图3是示出图2的级之一的第一实施例的电路图。在图3中，为方便起见，将示出第一级321。参考图3，根据本发明的第一实施例，级321包括第一晶体管Ml、第二晶体管M2、第三晶体管M3、第四晶体管Μ4、第一电容器Cl、第二电容器C2、第一控制器100和第二控制器 102。第一晶体管Ml稱合在第一输出端37和第一电源VDD之间。第一晶体管Ml的栅电极耦合到第一节点NI。第一晶体管Ml对应于施加到第一节点NI的电压控制第一输出端37的电压。在此，当第一晶体管Ml导通时，第一电源VDD(例如高电压)被提供给第一输出端37。由于第一输出端37 I禹合到发射控制线El,因此提供给第一输出端37的高电压被用作发射控制信号。第二晶体管M2耦合在第一输出端37和第二电源VSS之间。第二晶体管M2的栅电极耦合到第二节点Ν2。第二晶体管M2对应于施加到第二节点Ν2的电压控制第一输出端37的电压。在此，当第二晶体管M2导通时，第二电源VSS(例如低电压)被提供给第一输出端37。
9
第三晶体管M3耦合在第四输入端36和第一节点NI之间。第三晶体管M3的栅电极耦合到第一输入端33。第三晶体管M3对应于提供给第一输入端33的第一时钟信号CLKl 导通或截止。当第三晶体管M3被导通时，第四输入端36和第一节点NI彼此电耦合。当起始信号FLM(或前一级米样信号)被提供给第四输入端36时,第一晶体管Ml导通。第四晶体管M4耦合在第一电源VDD和第二节点N2之间。第四晶体管M4的栅电极耦合到第一节点NI。为了控制第二节点N2的电压，第四晶体管M4对应于施加到第一节点NI的电压被导通或截止。也就是说，当低电压被施加到第一节点NI时第四晶体管M4导通，从而将第一电源VDD的电压提供给第二节点N2。当该低电压被施加到第一节点NI时， 第一电源VDD的高电压被提供给第二节点N2，从而第一晶体管Ml和第二晶体管M2在不同的时间导通或截止。第一电容器Cl f禹合在第二输入端34和第二节点N2之间。第一电容器Cl对应于提供给第二输入端34的第二时钟信号CLK2控制第二节点N2的电压。第一电容器Cl的操作过程将在稍后进行更加详细地描述。第二电容器C2耦合在第一节点NI和第一电源VDD之间。第二电容器C2以对应于第一晶体管Ml的导通或截止的电压被充电。第一控制器100对应于第一时钟信号CLKl和第二时钟信号CLK2向第二输出端38 提供采样信号。因此，第一控制器100包括第五晶体管M5、第六晶体管M6、第七晶体管M7、 第三电容器C3和第四电容器C4。第五晶体管M5耦合在第四输入端36和第三节点N3之间。第五晶体管M5的栅电极耦合到第一输入端33。为了控制第三节点N3的电压，第五晶体管M5对应于提供给第一输入端33的第一时钟信号CLKl被导通或截止。第六晶体管M6耦合在第六节点N6和第二输入端34之间。第六晶体管M6的栅电极耦合到第三节点N3。第六晶体管M6对应于施加到第三节点N3的电压控制第六节点N6 的电压。第七晶体管M7耦合在第一电源VDD和第六节点N6之间。第七晶体管M7的栅电极耦合到第一输出端37。为了控制第六节点N6的电压，第七晶体管M7对应于施加到第一输出端37的电压被导通或截止。第三电容器C3耦合在第三节点N3和第六节点N6之间。第三电容器C3以对应于第六晶体管Ml的导通或截止的电压被充电。第四电容器C4耦合在第一电源VDD和第一输出端37之间。第四电容器C4以对应于第七晶体管M7的导通或截止的电压被充电。在图3中，第二输出端38耦合到第六节点N6。第二输出端38将施加给第六节点 N6的电压作为采样信号提供给下一级322。第二控制器102对应于第一时钟信号CLKl和第三时钟信号CLK3控制第二节点N2 的电压。在此，在发射控制信号未被提供给第一输出端37的时段，第二控制器102将第二节点N2的电压保持为低电压。在图3中，第二控制器102包括第八晶体管M8、第九晶体管 M9、第十晶体管M10、第^ 晶体管Mll和第五电容器C5。第八晶体管M8耦合在第一输入端33和第四节点N4之间。第八晶体管M8的栅电极耦合到第一节点NI。为了控制第四节点N4的电压，第八晶体管M8对应于施加到第一节点NI的电压被导通或截止。第九晶体管M9耦合在第四节点N4和第二电源VSS之间。第九晶体管M9的栅电极耦合到第一输入端33。为了控制第四节点N4的电压，第九晶体管M9对应于提供给第一输入端33的第一时钟信号CLKl被导通或截止。第十晶体管MlO耦合在第二节点N2和第五节点N5之间。第十晶体管MlO的栅电极耦合到第三输入端35。为了控制第二节点N2的电压，第十晶体管MlO对应于提供给第三输入端35的第三时钟信号CLK3被导通或截止。第H 晶体管Mll稱合在第五节点N5和第三输入端35之间。第H 晶体管Mll 的栅电极耦合到第四节点N4。为了控制第五节点N5的电压，第十一晶体管Mll对应于施加到第四节点N4的电压被导通或截止。第五电容器C5耦合在第四节点N4和第五节点N5之间。第五电容器C5以对应于第十一晶体管Mll的导通或截止的电压被充电。图4是示出了图3的级的操作过程的波形图。参考图4，第一时钟信号CLKl和第二时钟信号CLK2在iH周期(i是自然数，例如水平周期)中被提供，第三时钟信号CLK3在i/2H周期中被提供。在图4中，方便起见，第一时钟信号CLKl和第二时钟信号CLK2被设置在在2H周期中，第三时钟信号CLK3被设置在IH周期中。在图4中，第一时钟信号CLKl和第二时钟信号CLK2在不同的水平周期H被提供， 第三时钟信号CLK3在每个水平周期H被提供，从而第一时钟信号CLKl与第三时钟信号 CLK3不重叠。然后，在水平周期H，第一时钟信号CLKl或第二时钟信号CLK2被提供后，第三时钟信号CLK3被提供。也就是，在一个示例水平周期，第三时钟信号CLK3在第一时钟信号CLKl被提供以后被提供。在下一个水平周期，第三时钟信号CLK3在第二时钟信号CLK2 被提供以后被提供。下面将对处理过程进行详述。首先，起始信号FLM(例如低信号)被提供给第四输入端36。起始信号FLM被提供给第四输入端36后，第一时钟信号CLKl被提供给第一输入端33。当第一时钟信号CLKl被提供时，第三晶体管M3、第五晶体管M5和第九晶体管M9被导通。当第三晶体管M3被导通时，起始信号FLM被提供给第一节点NI。当起始信号FLM 被提供给第一节点NI时，第一晶体管Ml、第四晶体管M4和第八晶体管M8被导通。当第一晶体管Ml被导通时，对应于第一晶体管Ml的导通的电压被充在第二电容器C2。当第一晶体管Ml被导通时,第一电源VDD的电压被提供给第一输出端37。在这种情况下，发射控制信号被提供给发射控制线El。当第四晶体管M4被导通时，第一电源VDD被提供给第二节点N2。当第一电源VDD 被提供给第二节点N2时，第二晶体管M2被截止。当第二晶体管M2被截止时，第一电源VDD 可以被稳定提供给第一输出端37。当第八晶体管M8被导通时，第四节点N4和第一输入端33互相电耦合。在此，由于第一时钟信号CLKl被提供给第一输入端33，第四节点N4接收低电压。当第五晶体管M5被导通时，起始信号被提供给第三节点N3。当起始信号被提供给第三节点N3时，第六晶体管M6被导通。当第六晶体管M6被导通时，第六节点N6和第二输入端34被互相电稱合。在此，由于第二时钟信号CLK2未被提供给第二输入端34,第六节点 N6保持高电压,从而米样信号不会被提供给第二输出端38。另一方面，由于第六晶体管M6 被导通，对应于第六晶体管M6的导通的电压被充在第三电容器C3。当第九晶体管M9被导通时，第二电源VSS的电压被提供给第四节点N4。当第二电源VSS被提供给第四节点N4时，第十一晶体管Mll被导通。当第十一晶体管Mll被导通时，第五节点N5和第三输入端35被互相电稱合。在此，由于第三时钟信号CLK3未被提供给第三输入端35,第五节点N5保持高电压。另一方面，由于第^ 晶体管Mll被导通,对应于第i 晶体管Mll的导通的电压被充在第五电容器C5。然后，停止将第一时钟信号CLKl提供给第一输入端33。当停止提供第一时钟信号 CLKl时，第三晶体管M3、第五晶体管M5和第九晶体管M9被截止。当第三晶体管M3被截止时，第四输入端36和第一节点NI被互相电隔离。在此， 第一节点NI通过第二电容器C2保持低电压。因此，第一晶体管Ml保持导通状态，从而第一电源VDD的电压被输出到第一输出端37。由于第四晶体管M4通过第二电容器C2的电压保持导通状态，第二晶体管M2稳定地保持截止状态。当第五晶体管M5被截止时，第四输入端36和第三节点N3被互相电隔离。在此， 第六晶体管M6对应第三电容器C3上被充电的电压保持导通状态，从而第二输出端38保持之前的电压。当第九晶体管M9被截止时，第四节点N4和第二电源VSS被互相电隔离。在此，由于第八晶体管M8对应于施加到第一节点NI的电压保持导通状态，第四节点N4和第一输入端33被互相电耦合。因此，第四节点N4的电压增加到提供给第一输入端33的电压(例如高信号的电压)。当第四节点N4接收高信号的电压时，第十一晶体管Mll被截止。在此，第五电容器C5以对应于第^ 晶体管Mll的截止的电压被充电。然后，第三时钟信号CLK3被提供给第三输入端35。当第三时钟信号CLK3被提供时，第十晶体管MlO被导通。当第十晶体管MlO被导通时，第二节点N2和第五节点N5被互相电耦合。这时，由于第四晶体管M4保持导通状态并且第十一晶体管Mll保持截止状态， 第二节点N2保持第一电源VDD的电压。在第三时钟信号CLK3被提供以后，第二时钟信号CLK2在下一个水平周期被提供给第二输入端34。在此，由于第六晶体管M6被设置为导通状态，第二时钟信号CLK2被提供给第六节点N6。作为采样信号提供给第六节点N6的第二时钟信号CLK2通过第二输出端38被提供给下一级。另一方面，当第二时钟信号CLK2被提供给第六节点N6时，第三节点N3的电压由于第三电容器C3的耦合降低。因此，第六晶体管M6稳定地保持导通状态。此外，提供给第二输入端34的第二时钟信号CLK2由于第一电容器Cl的稱合被传送给第二节点N2。在此，由于第二节点N2接收第一电源VDD，第一电源VDD的电压被保持， 而没有电压变化。然后，第三时钟信号CLK3被提供给第三输入端35。当第三时钟信号CLK3被提供时，第十晶体管MlO被导通。当第十晶体管MlO被导通时，第二节点N2和第五节点N5被互相电耦合。在此，由于第四晶体管M4保持导通状态并且第十一晶体管Mll保持截止状态， 第二节点N2保持第一电源VDD的电压。在第三时钟信号CLK3被提供后，在下一个水平周期停止提供起始信号FLM(例如高电压)，且第一时钟信号CLKl被提供给第一输入端33。当第一时钟信号CLKl被提供时，第三晶体管M3、第五晶体管M5和第九晶体管M9 被导通。当第三晶体管M3被导通时，第一节点NI和第四输入端36被互相电耦合。在此， 由于高电压被提供给第一节点NI，第一晶体管Ml、第四晶体管M4和第八晶体管M8被截止。 当第一晶体管Ml被截止时,第一输出端37被设置为浮接状态(floating state)。在这种情况下，第一输出端37保持是前一周期输出信号的高电压。由于提供给发射控制线El的发射控制信号被提供给像素50，像素的电容器实施充电。因此，虽然第一输出端37被设置在浮接状态，前一周期的输出电压通过像素50的寄生电容器和发射控制线被保持。当第五晶体管M5被导通时，高电压被提供给第三节点N3，从而第六晶体管M6被截止。当第六晶体管M6被截止时，第六节点N6和第二输入端34被互相电隔离。在此，第三电容器C3以对应于第六晶体管M6的截止的电压被充电。当第九晶体管M9被导通时，第四节点N4和第二电源VSS被互相电耦合。在此，第四节点N4接收第二电压VSS的电压，从而第十一晶体管Mll被导通。当第十一晶体管Mll 被导通时，第五节点N5和第三输入端35被互相电稱合。另一方面，对应于导通第^ 晶体管Ml I的电压被储存在第五电容器C5。然后，第三时钟信号CLK3被提供给第三输入端35。当第三时钟信号CLK3被提供时，第十晶体管MlO被导通。当第十晶体管MlO被导通时，第二节点N2和第三输入端35经由第五节点N5被互相电耦合。在此，第三时钟信号CLK3(例如低电压)被提供给第二节点 N2。当该低电压被提供给第二节点N2时，第二晶体管M2被导通，从而第二电源VSS的电压被输出到第一输出端37。在这种情况下，停止向发射控制线El提供发射控制信号。当第二电源VSS被提供给第一输出端37时，第七晶体管M7被导通。当第七晶体管M7被导通时， 第一电源VDD的电压被提供给第六节点N6。根据本发明的实施例，第三时钟信号CLK3可以被设置为低于第二电源VSS的电压，从而第二晶体管M2可以被稳定地导通。然后，级321输出第一电源VDD的电压给第一输出端37，直到下一个起始信号FLM被提供。此外，根据本发明的实施例，无论何时第二时钟信号CLK2被提供，第二节点N2的电压由于第一电容器Cl的耦合被降低。因此，第二节点N2的电压稳定地保持在低电压，从而第二电源VSS的电压可以被稳定输出给第一输出端37。另一方面，米样信号与第二时钟信号CLK2同步地被提供给下一级(在下一级,第二时钟信号CLK2被提供给第一输入端)。在这种情况下，下一级使用该采样信号稳定地输出发射控制信号。此外，在图4中，示出了一个采样信号对应于起始信号FLM产生。然而，本发明并不限于此。例如，当起始信号FLM与两个第一时钟信号CLKl重叠时，两个采样信号被提供给下一级。所以，根据本发明实施例，起始信号FLM的宽度被控制，从而发射控制信号的宽度可以被自由控制。图5是示出了图2的级之一的第二实施例的电路图。在图5中，与图3相同的元件由相同的附图标记指代，并且将省略其详细描述。
参考图5，根据本发明第二实施例，级321进一步包括用于双向驱动的第十二晶体管M12和第十三晶体管M13。第十二晶体管M12耦合在第四输入端36和第三晶体管M3之间。第十二晶体管 M12的栅电极接收第一控制信号CSl。当第一控制信号CSl被提供时，第十二晶体管M12被导通。第十三晶体管M13稱合在第五输入端39和第五晶体管M5 (或第一控制器100)之间。然后，第十三晶体管M13的栅电极接收第二控制信号CS2。当第二控制信号CS2被提供时，第十三晶体管M13被导通。第五输入端39接收起始信号或下一级的采样信号。在此，第一控制信号CSl和第二控制信号CS2在不同的时间被提供(例如相互不重叠)。例如，当发射控制信号在第一方向(从面板的顶部到底部)被提供时，第一控制信号CSl被提供，从而第十二晶体管M12被导通并且第十三晶体管M13保持截止状态。当发射控制信号在第二方向(从面板的底部到顶部)被提供时，第二控制信号CS2被提供，从而第十三晶体管M13被导通，并且第十二晶体管M12保持截止状态。根据本发明第二实施例，级321进一步包括用于双向驱动的第十二晶体管M12和第十三晶体管M13，并且操作过程实质上和图3所示的第一实施例相同。图6是示出了图2的级之一的第三实施例的电路图。在图6中，与图3相同的元件由相同的附图标记指代，并且将省略其详细描述。参考图6，根据本发明第三实施例，级321进一步包括耦合在第一节点NI和第二电源VSS之间的第十四晶体管M14。当复位信号(Reset)被提供给第十四晶体管M14的栅电极时，第十四晶体管M14被导通，从而向第一节点NI提供第二电源VSS的电压。当第二电源VSS被提供给第一节点NI时，第一晶体管Ml被导通，从而第一电源VDD的电压被提供给第一输出端37。在此，当电源被接通和/或关断时，复位信号(Reset)被共同提供给所有级321到 32η。如上所述，当复位信号(Reset)被提供且电源被接通和/或关断时，发射控制信号被提供给发射控制线El到En，从而像素50被设置在非发射状态下。也就是说，根据本发明第三实施例，可以使用复位信号防止在接通和/或关断电源时过电流流动或产生不必要的光。此外，在图2中，第三时钟信号CLK3被提供给所有级321到32η。然而，本发明并不限于上述。例如，第三时钟信号CLK3可以经由不同的传输线被提供给奇数和偶数级。然后，第三时钟信号CLK3的负荷被最小化或降低，从而可以改善驱动级的稳定性。尽管参考某些示例实施例对本发明进行了描述，应当理解本发明并不限于公开的实施例，而是相反，本发明欲覆盖包含在所附权利要求的精神和范围及其等同物内的各种修改和等同布置。
权利要求
1.一种发射控制线驱动器，包括多级，其中每级包括率禹合在第一输出端和第一电源之间的第一晶体管，所述第一晶体管被配置为对应于施加到与所述第一晶体管的栅电极耦合的第一节点的电压被导通或截止；率禹合在所述第一输出端和输出低于所述第一电源的电压的第二电源之间的第二晶体管，所述第二晶体管被配置为对应于施加到与所述第二晶体管的栅电极耦合的第二节点的电压被导通或截止；耦合在第四输入端和所述第一节点之间的第三晶体管，所述第三晶体管具有耦合到第一输入端的栅电极；耦合在所述第一电源和所述第二节点之间的第四晶体管，所述第四晶体管具有耦合到所述第一节点的栅电极；耦合到所述第一输入端和第二输入端的第一控制器，以向第二输出端提供采样信号； 耦合到所述第一输入端和第三输入端的第二控制器，以控制所述第二节点的电压；和耦合在所述第二输入端和所述第二节点之间的第一电容器。
2.根据权利要求I的发射控制线驱动器，进一步包括耦合在所述第一节点和所述第一电源之间的第二电容器。
3.根据权利要求I的发射控制线驱动器，其中所述第一输入端被配置为接收第一时钟信号，其中所述第二输入端被配置为接收第二时钟信号，其中所述第三输入端被配置为接收第三时钟信号，和其中所述第四输入端被配置为接收起始信号或前一级的采样信号。
4.根据权利要求3的发射控制线驱动器，其中所述第一时钟信号、所述第二时钟信号和所述第三时钟信号互不重叠。
5.根据权利要求3的发射控制线驱动器，其中所述第一时钟信号和所述第二时钟信号的每一个被设置在i水平周期的周期内，和其中所述第三时钟信号被设置在i/2水平周期的周期内，其中i为自然数。
6.根据权利要求5的发射控制线驱动器，其中所述第三时钟信号在所述第一时钟信号或所述第二时钟信号在水平周期内被提供之后在该水平周期内被提供。
7.根据权利要求I的发射控制线驱动器，其中所述第一控制器包括耦合在所述第四输入端和第三节点之间的第五晶体管，所述第五晶体管具有耦合到所述第一输入端的栅电极；耦合在第六节点和所述第二输入端之间的第六晶体管，所述第六晶体管具有耦合到所述第三节点的栅电极；耦合在所述第六节点和所述第一电源之间的第七晶体管，所述第七晶体管具有耦合到所述第一输出端的栅电极；耦合在所述第三节点和所述第六节点之间的第三电容器；和耦合在所述第一输出端和所述第一电源之间的第四电容器。
8.根据权利要求7的发射控制线驱动器，其中所述第二输出端被电耦合到所述第六节
9.根据权利要求I的发射控制线驱动器，其中所述第二控制器包括耦合在所述第一输入端和第四节点之间的第八晶体管，所述第八晶体管具有耦合到所述第一节点的栅电极；耦合在所述第四节点和所述第二电源之间的第九晶体管，所述第九晶体管具有耦合到所述第一输入端的栅电极；耦合在所述第二节点和第五节点之间的第十晶体管，所述第十晶体管具有耦合到所述第三输入端的栅电极；耦合在所述第五节点和所述第三输入端的第十一晶体管，所述第十一晶体管具有耦合到所述第四节点的栅电极；和耦合在所述第四节点和所述第五节点之间的第五电容器。
10.根据权利要求I的发射控制线驱动器，进一步包括耦合在所述第四输入端和所述第三晶体管之间的第十二晶体管，所述第十二晶体管被配置为当第一控制信号被提供给所述第十二晶体管的栅电极时被导通；和耦合在第五输入端和所述第一控制器之间的第十三晶体管，所述第十三晶体管被配置为当第二控制信号被提供给所述第十三晶体管的栅电极时被导通。
11.根据权利要求10的发射控制线驱动器，其中所述第一控制信号和所述第二控制信号互不重叠。
12.根据权利要求10的发射控制线驱动器，其中所述第五输入端被配置为接收起始信号或下一级的米样信号。
13.根据权利要求I的发射控制线驱动器，进一步包括耦合在所述第一节点和所述第二电源之间的第十四晶体管，所述第十四晶体管被配置为当复位信号被提供给所述第十四晶体管的栅电极时被导通。
14.根据权利要求13的发射控制线驱动器，其中所述复位信号被共同提供给所有级。
15.—种有机发光显不器,包括用于依次向扫描线提供扫描信号的扫描驱动器；用于向数据线提供数据信号的数据驱动器；用于向发射控制线提供发射控制信号的发射控制线驱动器；和被放置在所述扫描线、所述数据线和所述发射控制线的交叉区域的像素，其中所述发射控制线驱动器包括分别耦合到所述发射控制线的级，并且其中每级包括率禹合在第一输出端和第一电源之间的第一晶体管，所述第一晶体管被配置为对应于施加到与所述第一晶体管的栅电极耦合的第一节点的电压被导通或截止；率禹合在所述第一输出端和输出低于所述第一电源的电压的第二电源之间的第二晶体管，所述第二晶体管被配置为对应于施加到与所述第二晶体管的栅电极耦合的第二节点的电压被导通或截止；耦合在第四输入端和所述第一节点之间的第三晶体管，所述第三晶体管具有耦合到第一输入端的栅电极；耦合在所述第一电源和所述第二节点之间的第四晶体管，所述第四晶体管具有耦合到所述第一节点的栅电极；耦合到所述第一输入端和第二输入端的第一控制器，以向第二输出端提供采样信号； 耦合到所述第一输入端和第三输入端的第二控制器，以控制所述第二节点的电压；和耦合在所述第二输入端和所述第二节点之间的第一电容器。
16.根据权利要求15的有机发光显示器，进一步包括耦合在所述第一节点和所述第一电源之间的第二电容器。
17.根据权利要求15的有机发光显示器，其中所述级中第i级的所述第一输入端被配置为接收第一时钟信号，其中所述第i级的所述第二输入端被配置为接收第二时钟信号，其中所述第i级的所述第三输入端被配置为接收第三时钟信号，并且其中所述第i级的所述第四输入端被配置为接收起始信号或前一级的采样信号，其中i为自然数。
18.根据权利要求17的有机发光显示器，其中所述级中第i+Ι级的所述第一输入端被配置为接收所述第二时钟信号，其中所述第i+Ι级的所述第二输入端被配置为接收所述第一时钟信号，其中所述第i+Ι级的所述第三输入端被配置为接收所述第三时钟信号，和其中所述第i+Ι级的所述第四输入端被配置为接收所述起始信号或前一级的所述采样信号。
19.根据权利要求18的有机发光显示器，其中所述第一时钟信号和所述第二时钟信号的每一个被设置在i水平周期的周期内，和其中所述第三时钟信号被设置在i/2水平周期的周期内。
20.根据权利要求19的有机发光显不器,其中所述第三时钟信号在所述第一时钟信号或所述第二时钟信号在水平周期内被提供之后在该水平周期内被提供。
21.根据权利要求18的有机发光显示器，其中提供给所述第i级和所述第i+Ι级的所述第三时钟信号经由不同的传输线被提供。
22.根据权利要求15的有机发光显示器，其中所述第一控制器包括耦合在所述第四输入端和第三节点之间的第五晶体管，所述第五晶体管具有耦合到所述第一输入端的栅电极；耦合在第六节点和所述第二输入端之间的第六晶体管，所述第六晶体管具有耦合到所述第三节点的栅电极；耦合在所述第六节点和所述第一电源之间的第七晶体管，所述第七晶体管具有耦合到所述第一输出端的栅电极；耦合在所述第三节点和所述第六节点之间的第三电容器；和耦合在所述第一输出端和所述第一电源之间的第四电容器。
23.根据权利要求22的有机发光显示器，其中所述第二输出端被电耦合到所述第六节
24.根据权利要求15的有机发光显示器，其中所述第二控制器包括耦合在所述第一输入端和第四节点之间的第八晶体管，所述第八晶体管具有耦合到所述第一节点的栅电极；耦合在所述第四节点和所述第二电源之间的第九晶体管，所述第九晶体管具有耦合到所述第一输入端的栅电极；耦合在所述第二节点和第五节点之间的第十晶体管，所述第十晶体管具有耦合到所述第三输入端的栅电极；耦合在所述第五节点和所述第三输入端的第十一晶体管，所述第十一晶体管具有耦合到所述第四节点的栅电极；和耦合在所述第四节点和所述第五节点之间的第五电容器。
25.根据权利要求15的有机发光显示器，进一步包括耦合在所述第四输入端和所述第三晶体管之间的第十二晶体管，所述第十二晶体管被配置为当第一控制信号被提供给所述第十二晶体管的栅电极时被导通；和耦合在第五输入端和所述第一控制器之间的第十三晶体管，所述第十三晶体管被配置为当第二控制信号被提供给所述第十三晶体管的栅电极时被导通，其中所述第十二晶体管和所述第十三晶体管被配置为在不同的时间被导通。
26.根据权利要求15的有机发光显示器，进一步包括耦合在所述第一节点和所述第二电源之间的第十四晶体管，所述第十四晶体管被配置为当复位信号被提供给所述第十四晶体管的栅电极时被导通。
全文摘要
本发明公开了发射控制线驱动器及使用该驱动器的有机发光显示器。发射控制线驱动器能够保证输出稳定性，并能自由控制发射控制信号的宽度。发射控制线驱动器包括分别耦合到发射控制线的多级。每级包括被配置为输出发射控制信号的多个晶体管。可对应起始信号的宽度控制发射控制信号的宽度。另外，级的电路结构得以简化。
文档编号G09G3/32GK102592539SQ20111034435
公开日2012年7月18日 申请日期2011年11月3日 优先权日2011年1月6日
发明者卞昌洙, 张桓寿 申请人:三星移动显示器株式会社
技术领域：
根据本发明实施例的方面涉及一种发射控制线驱动器以及使用该驱动器的有机发光显示器。
背景技术：
近来，已经开发出与阴极射线管(CRT)显示器相比具有较小重量和体积的各种平板显示器(FPD) aFPD包括液晶显示器(IXD)、场发射显示器(FED)、等离子体显示面板(F1DP) 和有机发光显示器。在FPD中，有机发光显示器使用通过电子和空穴的重组产生光的有机发光二极管 (OLED)显示图像。有机发光显示器具有较快的响应速度并且以较低的功耗驱动。一个典型的有机发光显示器通过形成在像素中的晶体管向OLED提供对应于数据信号的电流，从而 OLED发射出光。典型的有机发光显示器包括向数据线提供数据信号的数据驱动器、依次向扫描线提供扫描信号的扫描驱动器、向发射控制线提供发射控制信号的发射控制线驱动器以及包括耦合到数据线、扫描线和发射控制线的多个像素的显示单元。在扫描信号被提供给扫描线时，包括在显示单元中的像素被选择，以接收来自数据线的数据信号。接收数据信号的像素产生具有对应于数据信号的亮度(例如预定亮度) 的光，并显示预定图像。在此，像素的发射时间由发射控制线提供的发射控制信号控制。通常，发射控制信号被提供以与提供给一条扫描线或两条扫描线的扫描信号重叠，从而将提供有数据信号的像素设置非发射状态下。因此，发射控制线驱动器包括耦合到发射控制线的级。这些级接收至少四个时钟信号并向输出线输出高电压或低电压。然而，由于典型发射控制线驱动器包含的级由至少四个时钟信号驱动，因此包含了大量的晶体管。因此，生产成本提高并且很难保证驱动可靠性。另外，当发射控制线驱动器由PMOS晶体管形成时，低电平输出不稳定。具体来说，当低信号被提供给发射控制线时，输出该低信号的晶体管的栅电极被保持在低于低信号的电压下。然而，该晶体管的栅电极的电压会因为漏电流而增加，并且低信号的输出不稳定。
发明内容
因此，本发明实施例致力于一种能够保证输出稳定性并能自由控制发射控制信号的宽度的发射控制线驱动器，以及使用所述发射控制线驱动器的有机发光显示器。
根据本发明的一个实施例，提供了一种包括多级的发射控制线驱动器。每级包括 耦合在第一输出端和第一电源之间的第一晶体管，所述第一晶体管被配置为对应于施加到与所述第一晶体管的栅电极耦合的第一节点的电压被导通或截止；耦合在所述第一输出端和输出低于所述第一电源的电压的第二电源之间的第二晶体管，所述第二晶体管被配置为对应于施加到与所述第二晶体管的栅电极耦合的第二节点的电压被导通或截止；耦合在第四输入端和所述第一节点之间的第三晶体管，所述第三晶体管具有耦合到第一输入端的栅电极；耦合在所述第一电源和所述第二节点之间的第四晶体管，所述第四晶体管具有耦合到所述第一节点的栅电极；耦合到所述第一输入端和第二输入端的第一控制器，以向第二输出端提供采样信号；耦合到所述第一输入端和第三输入端的第二控制器，以控制所述第二节点的电压；以及耦合在所述第二输入端和所述第二节点之间的第一电容器。所述发射控制线驱动器可以进一步包括耦合在所述第一节点和所述第一电源之间的第二电容器。所述第一输入端可以被配置为接收第一时钟信号。所述第二输入端可以被配置为接收第二时钟信号。所述第三输入端可以被配置为接收第三时钟信号。所述第四输入端可以被配置为接收起始信号或前一级的采样信号。所述第一时钟信号、所述第二时钟信号和所述第三时钟信号可以互不重叠。所述第一时钟信号和所述第二时钟信号的每一个可以被设置在i(i是自然数)水平周期的周期内。所述第三时钟信号可以被设置在i/2 水平周期的周期内。所述第三时钟信号可以在所述第一时钟信号或所述第二时钟信号在水平周期内被提供之后在该水平周期内被提供。所述第一控制器可以包括耦合在所述第四输入端和第三节点之间的第五晶体管，所述第五晶体管具有耦合到所述第一输入端的栅电极；耦合在第六节点和所述第二输入端之间的第六晶体管，所述第六晶体管具有耦合到所述第三节点的栅电极；耦合在所述第六节点和所述第一电源之间的第七晶体管，所述第七晶体管具有耦合到所述第一输出端的栅电极；耦合在所述第三节点和所述第六节点之间的第三电容器；以及耦合在所述第一输出端和所述第一电源之间的第四电容器。所述第二输出端可以被电耦合到所述第六节所述第二控制器可以包括耦合在所述第一输入端和第四节点之间的第八晶体管，所述第八晶体管具有耦合到所述第一节点的栅电极；耦合在所述第四节点和所述第二电源之间的第九晶体管，所述第九晶体管具有耦合到所述第一输入端的栅电极；耦合在所述第二节点和第五节点之间的第十晶体管，所述第十晶体管具有耦合到所述第三输入端的栅电极；耦合在所述第五节点和所述第三输入端的第十一晶体管，所述第十一晶体管具有耦合到所述第四节点的栅电极，以及耦合在所述第四节点和所述第五节点之间的第五电容器。所述发射控制线驱动器可以进一步包括耦合在所述第四输入端和所述第三晶体管之间的第十二晶体管，所述第十二晶体管被配置为当第一控制信号被提供给所述第十二晶体管的栅电极时被导通，以及耦合在第五输入端和所述第一控制器之间的第十三晶体管，所述第十三晶体管被配置为当第二控制信号被提供给所述第十三晶体管的栅电极时被导通。所述第一控制信号和所述第二控制信号可以互不重叠。所述发射控制线驱动器可以进一步包括耦合在所述第一节点和所述第二电源之间的第十四晶体管，所述第十四晶体管被配置为当复位信号被提供给所述第十四晶体管的栅电极时被导通。所述复位信号可以被共同提供给所有级。根据一个实施例，一种有机发光显不器包括用于依次向扫描线提供扫描信号的扫描驱动器，用于向数据线提供数据信号的数据驱动器，用于向发射控制线提供发射控制信号的发射控制线驱动器，以及被放置在所述扫描线、所述数据线和所述发射控制线的交叉区域的像素。所述发射控制线驱动器包括分别耦合到所述发射控制线的级。每级包括耦合在第一输出端和第一电源之间的第一晶体管，所述第一晶体管被配置为对应于施加到与所述第一晶体管的栅电极耦合的第一节点的电压被导通或截止；耦合在所述第一输出端和输出低于所述第一电源的电压的第二电源之间的第二晶体管，所述第二晶体管被配置为对应施加到与所述第二晶体管的栅电极耦合的第二节点的电压导通或截止；耦合在第四输入端和所述第一节点之间的第三晶体管，所述第三晶体管具有耦合到第一输入端的栅电极； 耦合在所述第一电源和所述第二节点之间的第四晶体管，所述第四晶体管具有耦合到所述第一节点的栅电极；f禹合到所述第一输入端和第二输入端的第一控制器，以向第二输出端提供采样信号；耦合到所述第一输入端和第三输入端的第二控制器，以控制所述第二节点的电压；以及耦合在所述第二输入端和所述第二节点之间的第一电容器。根据本发明实施例所描述的发射控制线驱动器和使用该发射控制线驱动器的有机发光显示器，输出低信号的晶体管的栅电极的电压使用时钟信号被周期性地降低，从而输出的稳定性可以得到保证。此外，根据本发明的实施例，可以对应起始信号的宽度控制发射控制信号的宽度。另外，根据本发明的实施例，由于级接收三个时钟信号，电路结构可以得以简化。
附图连同说明书一起示出本发明的示例实施例，并且连同描述一起用于解释本发明的原理。图I是示出根据本发明实施例的有机发光显示器的框图；图2是示意性地示出图I的发射控制线驱动器的级的框图；图3是示出图2的级之一的第一实施例的电路图；图4是示出图3的级的操作过程的波形图；图5是示出图2的级之一的第二实施例的电路图；和图6是示出图2的级之一的第三实施例的电路图。
具体实施例方式在下文中，将参考附图描述根据本发明的某些示例实施例。在此，当描述第一元件被耦合到第二元件时，第一元件可以直接耦合到第二元件或经由一个或多个第三元件间接耦合到第二元件。另外，为清楚起见，省略了对完整理解本发明不是必要的某些元件。并且相同的附图标记始终指代相同的元件。在下文中，将参考图I到图6详述本领域技术人员通过其可实现本发明的本发明示例实施例。图I是示出根据本发明实施例的有机发光显示器的框图。参考图1，根据本发明实施例的有机发光显示器包括包括放置在扫描线SI到Sn、数据线Dl到Dm和发射控制线El到En的交叉区域的像素50的显示单元40，用于驱动扫描线SI到Sn的扫描驱动器10，用于驱动数据线Dl到Dm的数据驱动器20，用于驱动发射控制线El到En的发射控制线驱动器30，以及用于控制驱动器10、20和30的时序控制器60。扫描驱动器10依次向扫描线SI到Sn提供扫描信号。当扫描信号被提供给扫描线SI到Sn时，以水平线为单位(例如逐行)选择像素50。数据驱动器20与扫描信号同步地向数据线Dl到Dm提供数据信号。提供给数据线Dl到Dm的数据信号被提供给由扫描信号选择的像素50。发射控制线驱动器30依次向发射控制线El到En提供发射控制信号。在此,发射控制线驱动器30在对应于数据信号的电压被充电的周期期间提供发射控制信号，从而像素50被设置在非发射状态。因此，提供给第i(i是自然数)条发射控制线Ei的发射控制信号与提供给第i条扫描线Si的扫描信号重叠。另一方面，发射控制信号的宽度可合适地设置为与像素50的结构和要实现的亮度对应。图2是示意性地示出图I的发射控制线驱动器的级的框图。参考图2，为了向η条发射控制线El到En提供发射控制信号，根据本发明实施例的发射控制线驱动器30包括η级321到32η。级321到32η分别耦合到发射控制线El到 En,并通过三个时钟信号CLK1、CLK2和CLK3驱动。级321到32η中的每一级都包括第一输入端33、第二输入端34、第三输入端35和第四输入端36。第k(k是奇数或偶数)级32k的第一输入端33接收第一时钟信号CLKl，并且第二输入端34接收第二时钟信号CLK2。第k+Ι级32k+l的第一输入端33接收第二时钟信号 CLK2，并且第二输入端34接收第一时钟信号CLKl。第三时钟信号CLK3被提供给级321到 32η中每级的第三输入端35，并且起始信号FLM或前一级的采样信号被提供给第四输入端 36。级321到32η可以由同样的电路组成，并产生具有改变为对应于起始信号FLM的宽度的发射控制信号。图3是示出图2的级之一的第一实施例的电路图。在图3中，为方便起见，将示出第一级321。参考图3，根据本发明的第一实施例，级321包括第一晶体管Ml、第二晶体管M2、第三晶体管M3、第四晶体管Μ4、第一电容器Cl、第二电容器C2、第一控制器100和第二控制器 102。第一晶体管Ml稱合在第一输出端37和第一电源VDD之间。第一晶体管Ml的栅电极耦合到第一节点NI。第一晶体管Ml对应于施加到第一节点NI的电压控制第一输出端37的电压。在此，当第一晶体管Ml导通时，第一电源VDD(例如高电压)被提供给第一输出端37。由于第一输出端37 I禹合到发射控制线El,因此提供给第一输出端37的高电压被用作发射控制信号。第二晶体管M2耦合在第一输出端37和第二电源VSS之间。第二晶体管M2的栅电极耦合到第二节点Ν2。第二晶体管M2对应于施加到第二节点Ν2的电压控制第一输出端37的电压。在此，当第二晶体管M2导通时，第二电源VSS(例如低电压)被提供给第一输出端37。
9
第三晶体管M3耦合在第四输入端36和第一节点NI之间。第三晶体管M3的栅电极耦合到第一输入端33。第三晶体管M3对应于提供给第一输入端33的第一时钟信号CLKl 导通或截止。当第三晶体管M3被导通时，第四输入端36和第一节点NI彼此电耦合。当起始信号FLM(或前一级米样信号)被提供给第四输入端36时,第一晶体管Ml导通。第四晶体管M4耦合在第一电源VDD和第二节点N2之间。第四晶体管M4的栅电极耦合到第一节点NI。为了控制第二节点N2的电压，第四晶体管M4对应于施加到第一节点NI的电压被导通或截止。也就是说，当低电压被施加到第一节点NI时第四晶体管M4导通，从而将第一电源VDD的电压提供给第二节点N2。当该低电压被施加到第一节点NI时， 第一电源VDD的高电压被提供给第二节点N2，从而第一晶体管Ml和第二晶体管M2在不同的时间导通或截止。第一电容器Cl f禹合在第二输入端34和第二节点N2之间。第一电容器Cl对应于提供给第二输入端34的第二时钟信号CLK2控制第二节点N2的电压。第一电容器Cl的操作过程将在稍后进行更加详细地描述。第二电容器C2耦合在第一节点NI和第一电源VDD之间。第二电容器C2以对应于第一晶体管Ml的导通或截止的电压被充电。第一控制器100对应于第一时钟信号CLKl和第二时钟信号CLK2向第二输出端38 提供采样信号。因此，第一控制器100包括第五晶体管M5、第六晶体管M6、第七晶体管M7、 第三电容器C3和第四电容器C4。第五晶体管M5耦合在第四输入端36和第三节点N3之间。第五晶体管M5的栅电极耦合到第一输入端33。为了控制第三节点N3的电压，第五晶体管M5对应于提供给第一输入端33的第一时钟信号CLKl被导通或截止。第六晶体管M6耦合在第六节点N6和第二输入端34之间。第六晶体管M6的栅电极耦合到第三节点N3。第六晶体管M6对应于施加到第三节点N3的电压控制第六节点N6 的电压。第七晶体管M7耦合在第一电源VDD和第六节点N6之间。第七晶体管M7的栅电极耦合到第一输出端37。为了控制第六节点N6的电压，第七晶体管M7对应于施加到第一输出端37的电压被导通或截止。第三电容器C3耦合在第三节点N3和第六节点N6之间。第三电容器C3以对应于第六晶体管Ml的导通或截止的电压被充电。第四电容器C4耦合在第一电源VDD和第一输出端37之间。第四电容器C4以对应于第七晶体管M7的导通或截止的电压被充电。在图3中，第二输出端38耦合到第六节点N6。第二输出端38将施加给第六节点 N6的电压作为采样信号提供给下一级322。第二控制器102对应于第一时钟信号CLKl和第三时钟信号CLK3控制第二节点N2 的电压。在此，在发射控制信号未被提供给第一输出端37的时段，第二控制器102将第二节点N2的电压保持为低电压。在图3中，第二控制器102包括第八晶体管M8、第九晶体管 M9、第十晶体管M10、第^ 晶体管Mll和第五电容器C5。第八晶体管M8耦合在第一输入端33和第四节点N4之间。第八晶体管M8的栅电极耦合到第一节点NI。为了控制第四节点N4的电压，第八晶体管M8对应于施加到第一节点NI的电压被导通或截止。第九晶体管M9耦合在第四节点N4和第二电源VSS之间。第九晶体管M9的栅电极耦合到第一输入端33。为了控制第四节点N4的电压，第九晶体管M9对应于提供给第一输入端33的第一时钟信号CLKl被导通或截止。第十晶体管MlO耦合在第二节点N2和第五节点N5之间。第十晶体管MlO的栅电极耦合到第三输入端35。为了控制第二节点N2的电压，第十晶体管MlO对应于提供给第三输入端35的第三时钟信号CLK3被导通或截止。第H 晶体管Mll稱合在第五节点N5和第三输入端35之间。第H 晶体管Mll 的栅电极耦合到第四节点N4。为了控制第五节点N5的电压，第十一晶体管Mll对应于施加到第四节点N4的电压被导通或截止。第五电容器C5耦合在第四节点N4和第五节点N5之间。第五电容器C5以对应于第十一晶体管Mll的导通或截止的电压被充电。图4是示出了图3的级的操作过程的波形图。参考图4，第一时钟信号CLKl和第二时钟信号CLK2在iH周期(i是自然数，例如水平周期)中被提供，第三时钟信号CLK3在i/2H周期中被提供。在图4中，方便起见，第一时钟信号CLKl和第二时钟信号CLK2被设置在在2H周期中，第三时钟信号CLK3被设置在IH周期中。在图4中，第一时钟信号CLKl和第二时钟信号CLK2在不同的水平周期H被提供， 第三时钟信号CLK3在每个水平周期H被提供，从而第一时钟信号CLKl与第三时钟信号 CLK3不重叠。然后，在水平周期H，第一时钟信号CLKl或第二时钟信号CLK2被提供后，第三时钟信号CLK3被提供。也就是，在一个示例水平周期，第三时钟信号CLK3在第一时钟信号CLKl被提供以后被提供。在下一个水平周期，第三时钟信号CLK3在第二时钟信号CLK2 被提供以后被提供。下面将对处理过程进行详述。首先，起始信号FLM(例如低信号)被提供给第四输入端36。起始信号FLM被提供给第四输入端36后，第一时钟信号CLKl被提供给第一输入端33。当第一时钟信号CLKl被提供时，第三晶体管M3、第五晶体管M5和第九晶体管M9被导通。当第三晶体管M3被导通时，起始信号FLM被提供给第一节点NI。当起始信号FLM 被提供给第一节点NI时，第一晶体管Ml、第四晶体管M4和第八晶体管M8被导通。当第一晶体管Ml被导通时，对应于第一晶体管Ml的导通的电压被充在第二电容器C2。当第一晶体管Ml被导通时,第一电源VDD的电压被提供给第一输出端37。在这种情况下，发射控制信号被提供给发射控制线El。当第四晶体管M4被导通时，第一电源VDD被提供给第二节点N2。当第一电源VDD 被提供给第二节点N2时，第二晶体管M2被截止。当第二晶体管M2被截止时，第一电源VDD 可以被稳定提供给第一输出端37。当第八晶体管M8被导通时，第四节点N4和第一输入端33互相电耦合。在此，由于第一时钟信号CLKl被提供给第一输入端33，第四节点N4接收低电压。当第五晶体管M5被导通时，起始信号被提供给第三节点N3。当起始信号被提供给第三节点N3时，第六晶体管M6被导通。当第六晶体管M6被导通时，第六节点N6和第二输入端34被互相电稱合。在此，由于第二时钟信号CLK2未被提供给第二输入端34,第六节点 N6保持高电压,从而米样信号不会被提供给第二输出端38。另一方面，由于第六晶体管M6 被导通，对应于第六晶体管M6的导通的电压被充在第三电容器C3。当第九晶体管M9被导通时，第二电源VSS的电压被提供给第四节点N4。当第二电源VSS被提供给第四节点N4时，第十一晶体管Mll被导通。当第十一晶体管Mll被导通时，第五节点N5和第三输入端35被互相电稱合。在此，由于第三时钟信号CLK3未被提供给第三输入端35,第五节点N5保持高电压。另一方面，由于第^ 晶体管Mll被导通,对应于第i 晶体管Mll的导通的电压被充在第五电容器C5。然后，停止将第一时钟信号CLKl提供给第一输入端33。当停止提供第一时钟信号 CLKl时，第三晶体管M3、第五晶体管M5和第九晶体管M9被截止。当第三晶体管M3被截止时，第四输入端36和第一节点NI被互相电隔离。在此， 第一节点NI通过第二电容器C2保持低电压。因此，第一晶体管Ml保持导通状态，从而第一电源VDD的电压被输出到第一输出端37。由于第四晶体管M4通过第二电容器C2的电压保持导通状态，第二晶体管M2稳定地保持截止状态。当第五晶体管M5被截止时，第四输入端36和第三节点N3被互相电隔离。在此， 第六晶体管M6对应第三电容器C3上被充电的电压保持导通状态，从而第二输出端38保持之前的电压。当第九晶体管M9被截止时，第四节点N4和第二电源VSS被互相电隔离。在此，由于第八晶体管M8对应于施加到第一节点NI的电压保持导通状态，第四节点N4和第一输入端33被互相电耦合。因此，第四节点N4的电压增加到提供给第一输入端33的电压(例如高信号的电压)。当第四节点N4接收高信号的电压时，第十一晶体管Mll被截止。在此，第五电容器C5以对应于第^ 晶体管Mll的截止的电压被充电。然后，第三时钟信号CLK3被提供给第三输入端35。当第三时钟信号CLK3被提供时，第十晶体管MlO被导通。当第十晶体管MlO被导通时，第二节点N2和第五节点N5被互相电耦合。这时，由于第四晶体管M4保持导通状态并且第十一晶体管Mll保持截止状态， 第二节点N2保持第一电源VDD的电压。在第三时钟信号CLK3被提供以后，第二时钟信号CLK2在下一个水平周期被提供给第二输入端34。在此，由于第六晶体管M6被设置为导通状态，第二时钟信号CLK2被提供给第六节点N6。作为采样信号提供给第六节点N6的第二时钟信号CLK2通过第二输出端38被提供给下一级。另一方面，当第二时钟信号CLK2被提供给第六节点N6时，第三节点N3的电压由于第三电容器C3的耦合降低。因此，第六晶体管M6稳定地保持导通状态。此外，提供给第二输入端34的第二时钟信号CLK2由于第一电容器Cl的稱合被传送给第二节点N2。在此，由于第二节点N2接收第一电源VDD，第一电源VDD的电压被保持， 而没有电压变化。然后，第三时钟信号CLK3被提供给第三输入端35。当第三时钟信号CLK3被提供时，第十晶体管MlO被导通。当第十晶体管MlO被导通时，第二节点N2和第五节点N5被互相电耦合。在此，由于第四晶体管M4保持导通状态并且第十一晶体管Mll保持截止状态， 第二节点N2保持第一电源VDD的电压。在第三时钟信号CLK3被提供后，在下一个水平周期停止提供起始信号FLM(例如高电压)，且第一时钟信号CLKl被提供给第一输入端33。当第一时钟信号CLKl被提供时，第三晶体管M3、第五晶体管M5和第九晶体管M9 被导通。当第三晶体管M3被导通时，第一节点NI和第四输入端36被互相电耦合。在此， 由于高电压被提供给第一节点NI，第一晶体管Ml、第四晶体管M4和第八晶体管M8被截止。 当第一晶体管Ml被截止时,第一输出端37被设置为浮接状态(floating state)。在这种情况下，第一输出端37保持是前一周期输出信号的高电压。由于提供给发射控制线El的发射控制信号被提供给像素50，像素的电容器实施充电。因此，虽然第一输出端37被设置在浮接状态，前一周期的输出电压通过像素50的寄生电容器和发射控制线被保持。当第五晶体管M5被导通时，高电压被提供给第三节点N3，从而第六晶体管M6被截止。当第六晶体管M6被截止时，第六节点N6和第二输入端34被互相电隔离。在此，第三电容器C3以对应于第六晶体管M6的截止的电压被充电。当第九晶体管M9被导通时，第四节点N4和第二电源VSS被互相电耦合。在此，第四节点N4接收第二电压VSS的电压，从而第十一晶体管Mll被导通。当第十一晶体管Mll 被导通时，第五节点N5和第三输入端35被互相电稱合。另一方面，对应于导通第^ 晶体管Ml I的电压被储存在第五电容器C5。然后，第三时钟信号CLK3被提供给第三输入端35。当第三时钟信号CLK3被提供时，第十晶体管MlO被导通。当第十晶体管MlO被导通时，第二节点N2和第三输入端35经由第五节点N5被互相电耦合。在此，第三时钟信号CLK3(例如低电压)被提供给第二节点 N2。当该低电压被提供给第二节点N2时，第二晶体管M2被导通，从而第二电源VSS的电压被输出到第一输出端37。在这种情况下，停止向发射控制线El提供发射控制信号。当第二电源VSS被提供给第一输出端37时，第七晶体管M7被导通。当第七晶体管M7被导通时， 第一电源VDD的电压被提供给第六节点N6。根据本发明的实施例，第三时钟信号CLK3可以被设置为低于第二电源VSS的电压，从而第二晶体管M2可以被稳定地导通。然后，级321输出第一电源VDD的电压给第一输出端37，直到下一个起始信号FLM被提供。此外，根据本发明的实施例，无论何时第二时钟信号CLK2被提供，第二节点N2的电压由于第一电容器Cl的耦合被降低。因此，第二节点N2的电压稳定地保持在低电压，从而第二电源VSS的电压可以被稳定输出给第一输出端37。另一方面，米样信号与第二时钟信号CLK2同步地被提供给下一级(在下一级,第二时钟信号CLK2被提供给第一输入端)。在这种情况下，下一级使用该采样信号稳定地输出发射控制信号。此外，在图4中，示出了一个采样信号对应于起始信号FLM产生。然而，本发明并不限于此。例如，当起始信号FLM与两个第一时钟信号CLKl重叠时，两个采样信号被提供给下一级。所以，根据本发明实施例，起始信号FLM的宽度被控制，从而发射控制信号的宽度可以被自由控制。图5是示出了图2的级之一的第二实施例的电路图。在图5中，与图3相同的元件由相同的附图标记指代，并且将省略其详细描述。
参考图5，根据本发明第二实施例，级321进一步包括用于双向驱动的第十二晶体管M12和第十三晶体管M13。第十二晶体管M12耦合在第四输入端36和第三晶体管M3之间。第十二晶体管 M12的栅电极接收第一控制信号CSl。当第一控制信号CSl被提供时，第十二晶体管M12被导通。第十三晶体管M13稱合在第五输入端39和第五晶体管M5 (或第一控制器100)之间。然后，第十三晶体管M13的栅电极接收第二控制信号CS2。当第二控制信号CS2被提供时，第十三晶体管M13被导通。第五输入端39接收起始信号或下一级的采样信号。在此，第一控制信号CSl和第二控制信号CS2在不同的时间被提供(例如相互不重叠)。例如，当发射控制信号在第一方向(从面板的顶部到底部)被提供时，第一控制信号CSl被提供，从而第十二晶体管M12被导通并且第十三晶体管M13保持截止状态。当发射控制信号在第二方向(从面板的底部到顶部)被提供时，第二控制信号CS2被提供，从而第十三晶体管M13被导通，并且第十二晶体管M12保持截止状态。根据本发明第二实施例，级321进一步包括用于双向驱动的第十二晶体管M12和第十三晶体管M13，并且操作过程实质上和图3所示的第一实施例相同。图6是示出了图2的级之一的第三实施例的电路图。在图6中，与图3相同的元件由相同的附图标记指代，并且将省略其详细描述。参考图6，根据本发明第三实施例，级321进一步包括耦合在第一节点NI和第二电源VSS之间的第十四晶体管M14。当复位信号(Reset)被提供给第十四晶体管M14的栅电极时，第十四晶体管M14被导通，从而向第一节点NI提供第二电源VSS的电压。当第二电源VSS被提供给第一节点NI时，第一晶体管Ml被导通，从而第一电源VDD的电压被提供给第一输出端37。在此，当电源被接通和/或关断时，复位信号(Reset)被共同提供给所有级321到 32η。如上所述，当复位信号(Reset)被提供且电源被接通和/或关断时，发射控制信号被提供给发射控制线El到En，从而像素50被设置在非发射状态下。也就是说，根据本发明第三实施例，可以使用复位信号防止在接通和/或关断电源时过电流流动或产生不必要的光。此外，在图2中，第三时钟信号CLK3被提供给所有级321到32η。然而，本发明并不限于上述。例如，第三时钟信号CLK3可以经由不同的传输线被提供给奇数和偶数级。然后，第三时钟信号CLK3的负荷被最小化或降低，从而可以改善驱动级的稳定性。尽管参考某些示例实施例对本发明进行了描述，应当理解本发明并不限于公开的实施例，而是相反，本发明欲覆盖包含在所附权利要求的精神和范围及其等同物内的各种修改和等同布置。
权利要求
1.一种发射控制线驱动器，包括多级，其中每级包括率禹合在第一输出端和第一电源之间的第一晶体管，所述第一晶体管被配置为对应于施加到与所述第一晶体管的栅电极耦合的第一节点的电压被导通或截止；率禹合在所述第一输出端和输出低于所述第一电源的电压的第二电源之间的第二晶体管，所述第二晶体管被配置为对应于施加到与所述第二晶体管的栅电极耦合的第二节点的电压被导通或截止；耦合在第四输入端和所述第一节点之间的第三晶体管，所述第三晶体管具有耦合到第一输入端的栅电极；耦合在所述第一电源和所述第二节点之间的第四晶体管，所述第四晶体管具有耦合到所述第一节点的栅电极；耦合到所述第一输入端和第二输入端的第一控制器，以向第二输出端提供采样信号； 耦合到所述第一输入端和第三输入端的第二控制器，以控制所述第二节点的电压；和耦合在所述第二输入端和所述第二节点之间的第一电容器。
2.根据权利要求I的发射控制线驱动器，进一步包括耦合在所述第一节点和所述第一电源之间的第二电容器。
3.根据权利要求I的发射控制线驱动器，其中所述第一输入端被配置为接收第一时钟信号，其中所述第二输入端被配置为接收第二时钟信号，其中所述第三输入端被配置为接收第三时钟信号，和其中所述第四输入端被配置为接收起始信号或前一级的采样信号。
4.根据权利要求3的发射控制线驱动器，其中所述第一时钟信号、所述第二时钟信号和所述第三时钟信号互不重叠。
5.根据权利要求3的发射控制线驱动器，其中所述第一时钟信号和所述第二时钟信号的每一个被设置在i水平周期的周期内，和其中所述第三时钟信号被设置在i/2水平周期的周期内，其中i为自然数。
6.根据权利要求5的发射控制线驱动器，其中所述第三时钟信号在所述第一时钟信号或所述第二时钟信号在水平周期内被提供之后在该水平周期内被提供。
7.根据权利要求I的发射控制线驱动器，其中所述第一控制器包括耦合在所述第四输入端和第三节点之间的第五晶体管，所述第五晶体管具有耦合到所述第一输入端的栅电极；耦合在第六节点和所述第二输入端之间的第六晶体管，所述第六晶体管具有耦合到所述第三节点的栅电极；耦合在所述第六节点和所述第一电源之间的第七晶体管，所述第七晶体管具有耦合到所述第一输出端的栅电极；耦合在所述第三节点和所述第六节点之间的第三电容器；和耦合在所述第一输出端和所述第一电源之间的第四电容器。
8.根据权利要求7的发射控制线驱动器，其中所述第二输出端被电耦合到所述第六节
9.根据权利要求I的发射控制线驱动器，其中所述第二控制器包括耦合在所述第一输入端和第四节点之间的第八晶体管，所述第八晶体管具有耦合到所述第一节点的栅电极；耦合在所述第四节点和所述第二电源之间的第九晶体管，所述第九晶体管具有耦合到所述第一输入端的栅电极；耦合在所述第二节点和第五节点之间的第十晶体管，所述第十晶体管具有耦合到所述第三输入端的栅电极；耦合在所述第五节点和所述第三输入端的第十一晶体管，所述第十一晶体管具有耦合到所述第四节点的栅电极；和耦合在所述第四节点和所述第五节点之间的第五电容器。
10.根据权利要求I的发射控制线驱动器，进一步包括耦合在所述第四输入端和所述第三晶体管之间的第十二晶体管，所述第十二晶体管被配置为当第一控制信号被提供给所述第十二晶体管的栅电极时被导通；和耦合在第五输入端和所述第一控制器之间的第十三晶体管，所述第十三晶体管被配置为当第二控制信号被提供给所述第十三晶体管的栅电极时被导通。
11.根据权利要求10的发射控制线驱动器，其中所述第一控制信号和所述第二控制信号互不重叠。
12.根据权利要求10的发射控制线驱动器，其中所述第五输入端被配置为接收起始信号或下一级的米样信号。
13.根据权利要求I的发射控制线驱动器，进一步包括耦合在所述第一节点和所述第二电源之间的第十四晶体管，所述第十四晶体管被配置为当复位信号被提供给所述第十四晶体管的栅电极时被导通。
14.根据权利要求13的发射控制线驱动器，其中所述复位信号被共同提供给所有级。
15.—种有机发光显不器,包括用于依次向扫描线提供扫描信号的扫描驱动器；用于向数据线提供数据信号的数据驱动器；用于向发射控制线提供发射控制信号的发射控制线驱动器；和被放置在所述扫描线、所述数据线和所述发射控制线的交叉区域的像素，其中所述发射控制线驱动器包括分别耦合到所述发射控制线的级，并且其中每级包括率禹合在第一输出端和第一电源之间的第一晶体管，所述第一晶体管被配置为对应于施加到与所述第一晶体管的栅电极耦合的第一节点的电压被导通或截止；率禹合在所述第一输出端和输出低于所述第一电源的电压的第二电源之间的第二晶体管，所述第二晶体管被配置为对应于施加到与所述第二晶体管的栅电极耦合的第二节点的电压被导通或截止；耦合在第四输入端和所述第一节点之间的第三晶体管，所述第三晶体管具有耦合到第一输入端的栅电极；耦合在所述第一电源和所述第二节点之间的第四晶体管，所述第四晶体管具有耦合到所述第一节点的栅电极；耦合到所述第一输入端和第二输入端的第一控制器，以向第二输出端提供采样信号； 耦合到所述第一输入端和第三输入端的第二控制器，以控制所述第二节点的电压；和耦合在所述第二输入端和所述第二节点之间的第一电容器。
16.根据权利要求15的有机发光显示器，进一步包括耦合在所述第一节点和所述第一电源之间的第二电容器。
17.根据权利要求15的有机发光显示器，其中所述级中第i级的所述第一输入端被配置为接收第一时钟信号，其中所述第i级的所述第二输入端被配置为接收第二时钟信号，其中所述第i级的所述第三输入端被配置为接收第三时钟信号，并且其中所述第i级的所述第四输入端被配置为接收起始信号或前一级的采样信号，其中i为自然数。
18.根据权利要求17的有机发光显示器，其中所述级中第i+Ι级的所述第一输入端被配置为接收所述第二时钟信号，其中所述第i+Ι级的所述第二输入端被配置为接收所述第一时钟信号，其中所述第i+Ι级的所述第三输入端被配置为接收所述第三时钟信号，和其中所述第i+Ι级的所述第四输入端被配置为接收所述起始信号或前一级的所述采样信号。
19.根据权利要求18的有机发光显示器，其中所述第一时钟信号和所述第二时钟信号的每一个被设置在i水平周期的周期内，和其中所述第三时钟信号被设置在i/2水平周期的周期内。
20.根据权利要求19的有机发光显不器,其中所述第三时钟信号在所述第一时钟信号或所述第二时钟信号在水平周期内被提供之后在该水平周期内被提供。
21.根据权利要求18的有机发光显示器，其中提供给所述第i级和所述第i+Ι级的所述第三时钟信号经由不同的传输线被提供。
22.根据权利要求15的有机发光显示器，其中所述第一控制器包括耦合在所述第四输入端和第三节点之间的第五晶体管，所述第五晶体管具有耦合到所述第一输入端的栅电极；耦合在第六节点和所述第二输入端之间的第六晶体管，所述第六晶体管具有耦合到所述第三节点的栅电极；耦合在所述第六节点和所述第一电源之间的第七晶体管，所述第七晶体管具有耦合到所述第一输出端的栅电极；耦合在所述第三节点和所述第六节点之间的第三电容器；和耦合在所述第一输出端和所述第一电源之间的第四电容器。
23.根据权利要求22的有机发光显示器，其中所述第二输出端被电耦合到所述第六节
24.根据权利要求15的有机发光显示器，其中所述第二控制器包括耦合在所述第一输入端和第四节点之间的第八晶体管，所述第八晶体管具有耦合到所述第一节点的栅电极；耦合在所述第四节点和所述第二电源之间的第九晶体管，所述第九晶体管具有耦合到所述第一输入端的栅电极；耦合在所述第二节点和第五节点之间的第十晶体管，所述第十晶体管具有耦合到所述第三输入端的栅电极；耦合在所述第五节点和所述第三输入端的第十一晶体管，所述第十一晶体管具有耦合到所述第四节点的栅电极；和耦合在所述第四节点和所述第五节点之间的第五电容器。
25.根据权利要求15的有机发光显示器，进一步包括耦合在所述第四输入端和所述第三晶体管之间的第十二晶体管，所述第十二晶体管被配置为当第一控制信号被提供给所述第十二晶体管的栅电极时被导通；和耦合在第五输入端和所述第一控制器之间的第十三晶体管，所述第十三晶体管被配置为当第二控制信号被提供给所述第十三晶体管的栅电极时被导通，其中所述第十二晶体管和所述第十三晶体管被配置为在不同的时间被导通。
26.根据权利要求15的有机发光显示器，进一步包括耦合在所述第一节点和所述第二电源之间的第十四晶体管，所述第十四晶体管被配置为当复位信号被提供给所述第十四晶体管的栅电极时被导通。
全文摘要
本发明公开了发射控制线驱动器及使用该驱动器的有机发光显示器。发射控制线驱动器能够保证输出稳定性，并能自由控制发射控制信号的宽度。发射控制线驱动器包括分别耦合到发射控制线的多级。每级包括被配置为输出发射控制信号的多个晶体管。可对应起始信号的宽度控制发射控制信号的宽度。另外，级的电路结构得以简化。
文档编号G09G3/32GK102592539SQ20111034435
公开日2012年7月18日 申请日期2011年11月3日 优先权日2011年1月6日
发明者卞昌洙, 张桓寿 申请人:三星移动显示器株式会社
最新回复(0)