基于cpld的t-con实现方法
专利名称：基于cpld的t-con实现方法
技术领域：
本发明属于图像视频领域，具体涉及基于CPLD的T-CON的实现方法。
背景技术：
随着科技的进步，人机交互已成为人与机器之间沟通的一个重要桥梁，而显示正是这一桥梁的核心部件。随着液晶显示技术的不断提高，各种各样的LCD显示器已经应用于各个领域，从小尺寸的手机、摄像机、数码相机，中尺寸的笔记本电脑、台式机，大尺寸的家用电视到大型投影电视，到处可以见到IXD的身影。而TFT IXD(薄膜晶体管液晶显示器)在轻、薄优势的基础上，加上完美的画面及快速的响应特性，确保其在显示器市场上独占鳌头。而对于一般用户来说，IXD在出厂时会带有一块驱动板进行显示的时序产生以及相关的控制工作，该驱动板为了兼顾各种条件下的使用，功能会做的很全面，但对于用户来说，大多数情况下，只用到了该驱动板的部分功能。在成本压力和设备性能的要求下，白行研发LCD的驱动板成为各显示设备制造商的一种新的技术方向。于是，专门为LCD提供驱动的专用芯片便出现了，该芯片为了兼顾市面上的LCD，在设计上预留了很多的接口，同时也考虑了成本和性能的要求，同样和驱动板一样，会存在资源过剩的情况，同时对两款差异性比较大的LCD，不能很好的兼容。在这种情况下，利用CPLD实现T-CON的功能便有了用武之地。CPLD利用自身的逻辑单元，能很好的兼容各种尺寸和分辨率的LCD，并可以进行多次的重新配置以满足不同规格的LCD。该技术具有以下方面的功能1.T-C0N 功能该技术的主要功能，为IXD提供显示驱动，并作为视频数据的输入接口。2.可扩展总线功能可根据IXD的驱动需要，扩展IXD的控制总线，比如I2C(内部串行总线)、SPI (串行外设接口)、UART(通用异步收发装置)等。3.可扩展数据加密功能可利用CPLD良好的保密性能对传输的数据进行加密，增加对系统知识产权的保护。名词解释1. CPLDComplex Programmable Logic Device 的简称，复杂可编程逻辑器件。2. T-CONTiming Controller的简称，时序控制器。3. LCDLiquid Crystal Display 的简称，液晶显示器。4. Verilog HDLVerilog Hardware Description Language 的简称，一禾中硬件描述语言。
发明内容
本发明的目的为了解决视频产生设备与LCD直接的交流方式，并实现驱动LCD显示正常图像数据，而提供一种新的灵活的基于CPLD的T-CON实现方法。CPLD是一种低成本高性能的可编程逻辑模块，能根据不同的IXD实现专有的T-CON时序以驱动IXD正常显示。 CPLD在此发明中，主要完成视频产生设备与LCD之间的接口转换，以及根据视频信号实现 IXD的T-CON时序，实现IXD的正常显示。上述的基于CPLD的T-CON实现方法，包括用于发出视频信号的MCU设备，用于进行实现IXD控制时序的CPLD，以及用于图像显示的IXD，上述MCU设备包括视频信号产生模块，用来产生视频信号；上述CPLD用来实现T-CON实现模块，根据视频信号产生模块发出的视频信号以及 IXD的控制逻辑，进行IXD时序控制的实现。优选的，上述视频信号产生模块产生的信号为视频的点时钟信号(LCD_CLK)、视频行同步信号(LCD_HS)、视频场同步信号(LCD_VS)、视频红色分量信号(LCD_Red)、视频绿色分量信号(LCD_Green)、视频蓝色分量信号(LCD_Blue)。优选的，上述的T-CON实现模块主要实现行开始脉冲信号输入/输出(DIOl)、时钟沿选择(EDGSL)、左右显示控制(LR)、锁存并转换数据到输出(LD)、控制数据是否反转 (REV)、极性选择(POL)、源通道号选择(CHNSL)、行开始脉冲信号输入/输出(DI02)、输出使能(OEV)、上下显示控制(UD)、场时钟(CKV)、场开始脉冲信号输入/输出(STVU)、场开始脉冲信号输入/输出(STVD)。优选的，上述CPLD包括有内部模块，由视频采集端口、T-CON输出端口和T-CON时序生成逻辑模块组成。优选的，上述视频采集端口主要负责获取视频信号，T-CON输出端口用于连接 IXD，T-CON时序生成逻辑模块用于生成IXD正常显示需要的实际时序逻辑。优选的，上述基于CPLD的T-CON实现方法，按以下步骤进行1)时序控制信号分类根据LCD的数据手册，将时序控制信号分成两类——电平类信号和周期类信号；2)周期信号时序生成根据数据手册实现各周期信号的逻辑。优选的，上述步骤1)中电平类信号包括时钟沿选择(EDGSL)、左右显示控制(LR)、 源通道号选择(CHNSL)和上下显示控制(UD)，其他的时序控制信号为周期类信号，根据IXD 的控制逻辑进行时序的生成。优选的，上述方法中，在正常显示模式下，在点时钟LCD_CLK的下降沿捕获数据， 同时，显示的图像正常的情况为从上到下显示、从左到右显示，上述四个信号固定为EDGSL =“0”，LR = “ 1 ”，CHNSL = “ 1 ”，UD = “0”。本发明的优点是1)灵活性高，通过更改参数可以适应于不同规格IXD ；幻扩展性强，可以针对具体应用进行功能扩展；幻具有数据加密功能。
图1为系统整体框图 2 为 CPLD 的 T-C0N 框图；图3为IXD的时钟上升沿模式时序图；图4为IXD的行扫描时序图；图5为IXD的场移位时钟时序图；图6为IXD的场扫描时序图。
具体实施例方式为了便于本领域普通技术人员理解和实施本发明，下面结合附图及具体实施方式
对本发明作进一步的详细描述。系统总体设计，如图1所示，T-CON实现主要由CPLD的Verilog HDL语言实现，由 Verilog HDL语言生成的模块框图可以清晰的看到该模块的输入输出接口，也可以看到哪些接口为周期信号，哪些为电平信号。由图1可以看到，T-CON模块主要完成如下几个信号的时序生成，要求在点时钟信号的作用下完成时序逻辑，从实现效率及成本的角度考虑，而CPLD则是最好的选择DDIOl时序的生成该系统的IXD为800*480分辨率，根据该分辨率的时序可知，第0 79个LCD_CLK 脉冲为行同步脉冲，第80 139个LCD_CLK脉冲为后沿脉冲，第140 939个LCD_CLK脉冲为行脉冲信号，第940 999个LCD_CLK脉冲为前沿脉冲。从图1可以得出，在行脉冲信号开始的前一信号为DIOl的有效信号，故DIOl信号在第138个脉冲时跳转为高电平，发出行脉冲开始信号。并且由图6可知，DIOl信号的宽度为(Tsu+Thd)彡6ns，由时序表可以算出等同LCD_CLK的脉冲个数为> 1/4，故确定为DIOl的等同脉冲个数为1。2) LD时序的生成由图3可以看出，LD信号在DIOl信号之前Tlds触发，同时，LD脉冲的持续时间为Twld，并且LD信号在行周期信号开始的Tld时间后触发，根据图6中的时序条件图得出 Tlds 彡 30ns = 5LCD_CLK, Twld 彡 12ns = 2LCD_CLK, Tld 彡 6ns = 1LCD_CLK，考虑到行脉冲信号的长度为800LCD_CLK，由此，可以选择LD在第60 990个LCD_CLK脉冲时跳转为高电平，保证行脉冲信号的正常输出。3) REV时序的生成该信号控制输出数据的翻转。当REV =“1”时，输出数据进行翻转，比如“00”_ > “3F”，“07”->“38”。根据该IXD的数据手册可以知道，无需进行数据的翻转，故将REV置为“0”即可。4) POL时序的生成由图3可以看出，POL信号在LD的上升沿时进行跳转，执行Gamma电压极性翻转。同时，奇行与偶行的POL信号刚好完全相反。从图3可以得到，POL信号的脉冲宽度为 (Tpsu+Tphd)彡12ns = 2LCD_CLK,由此便可以得出POL信号的时序。此时，还需要考虑奇行与偶行POL信号极性相反的情况。5) OEV时序的生成该信号为输出使能信号，将OEV信号设置为“0”，持续使能信号的输出。6) CKV时序的生成
CKV信号为场时钟信号，由视频产生设备发出的LCD_VS信号可以得到该信号，即每次LCD_VS跳转一次即触发CKV信号的跳转。从图4可以看到，CKV信号的高电平脉冲宽度为Tckv彡168ns = ^LCD_CLK。而整个场脉冲信号由场同步脉冲信号(3LCD_CLK)、后沿信号(14LCD_CLK)、场脉冲信号G80LCD_CLK)和前沿信号Q8LCD_CLK)组成，故CKV的高电平脉冲宽度应该为彡525LCD_CLK。7) STVU时序的生成从图4可以看出，STVU信号的跳转沿在CKV的跳转沿之前iTsuv彡400ns = 67LCD_ CLK，信号的整个脉冲宽度为(Tsuv+Thdv)彡800ns = 133LCD_CLK,由此便可以得出STVU的时序来。完成以上时序信号，并配置好电平类的信号，即可以实现IXD的T-C0N，进行IXD 的驱动。同时视频信号LCD_Red、LCD_Green、LCD_Blue信号保持不变输入给LCD，在点时钟 LCD_CLK的驱动下，上述各信号同步发出，便可实现IXD的图像显示。本发明提供的基于CPLD的T-CON实现方法，主要完成CPLD的T-C0N驱动实现，包括以下实现内容DDIOl时序行开始脉冲信号，用于控制行脉冲信号的产生时机；2)LD时序数据锁存和输出控制，用于锁存行脉冲信号并控制输出；3)REV时序控制数据反转，控制数据的正常输出；4)POL时序选择Gamma电压的极性，通过控制极性反转，起到消隐的作用；5) OEV时序使能信号输出；6)CKV时序场时钟信号，由该信号驱动LCD的场脉冲信号；7) STVU时序场开始脉冲信号，用于控制场脉冲信号的产生时机。以上所述，仅是用以说明本发明的具体实施案例而已，并非用以限定本发明的可实施范围，举凡本领域熟练技术人员在未脱离本发明所指示的精神与原理下所完成的一切等效改变或修饰，仍应由本发明权利要求的范围所覆盖。
权利要求
1.一种基于CPLD的T-CON实现方法，包括用于发出视频信号的MCU设备，用于进行实现IXD控制时序的CPLD，以及用于图像显示的IXD，其特征在于所述MCU设备包括视频信号产生模块，用来产生视频信号；所述CPLD用来实现T-CON实现模块，根据视频信号产生模块发出的视频信号以及LCD 的控制逻辑，进行LCD时序控制的实现。
2.根据权利要求1所述的基于CPLD的T-CON实现方法，其特征在于所述视频信号产生模块产生的信号为视频的点时钟信号(LCD_CLK)、视频行同步信号(LCD_HS)、视频场同步信号(LCD_VS)、视频红色分量信号(LCD_Red)、视频绿色分量信号(LCD_Green)、视频蓝色分量信号(LCD_Blue)。
3.根据权利要求1或2所述的基于CPLD的T-CON实现方法，其特征在于所述的T-CON 实现模块主要实现行开始脉冲信号输入/输出(DIOl)、时钟沿选择(EDGSL)、左右显示控制 (LR)、锁存并转换数据到输出(LD)、控制数据是否反转(REV)、极性选择(POL)、源通道号选择(CHNSL)、行开始脉冲信号输入/输出(DI02)、输出使能(OEV)、上下显示控制(UD)、场时钟(CKV)、场开始脉冲信号输入/输出(STVU)、场开始脉冲信号输入/输出(STVD)。
4.根据权利要求1或2所述的基于CPLD的T-CON实现方法，其特征在于所述CPLD包括有内部模块，由视频采集端口、T-CON输出端口和T-CON时序生成逻辑模块组成。
5.根据权利要求4所述的基于CPLD的T-CON实现方法，其特征在于所述视频采集端口主要负责获取视频信号，T-CON输出端口用于连接IXD，T-CON时序生成逻辑模块用于生成IXD正常显示需要的实际时序逻辑。
6.根据权利要求3所述的基于CPLD的T-CON实现方法，其特征在于按以下步骤进行1)时序控制信号分类根据LCD的数据手册，将时序控制信号分成两类——电平类信号和周期类信号；2)周期信号时序生成根据数据手册实现各周期信号的逻辑。
7.根据权利要求6所述的基于CPLD的T-CON实现方法，其特征在于所述步骤1)中电平类信号包括时钟沿选择(EDGSL)、左右显示控制(LR)、源通道号选择(CHNSL)和上下显示控制(UD)，其他的时序控制信号为周期类信号，根据LCD的控制逻辑进行时序的生成。
8.根据权利要求7所述的基于CPLD的T-CON实现方法，其特征在于在正常显示模式下，在点时钟LCD_CLK的下降沿捕获数据，同时，显示的图像正常的情况为从上到下显示、 从左到右显示，所述四个信号固定为=EDGSL = “0”，LR = “1”，CHNSL = “1”，UD = “0”。
全文摘要
本发明提供一种基于CPLD的T-CON实现方法，其实现LCD的时序控制，控制液晶分子的偏转，从而改变背光的穿透性能，实现LCD的图像显示功能。该系统的所有功能均由CPLD实现，其特征在于采用CPLD实现LCD的时序控制功能，对于不同规格的LCD，只需要改变CPLD中的Verilog HDL程序即可；能适应不同分辨率的LCD，CPLD为数字逻辑结构，在外部时钟的驱动下，能实现各种不同的分辨率；LCD的时序驱动只由CPLD一个器件完成，结构简单，电路简单。本发明采用了高度灵活并可重新编程设计的CPLD器件，通过内部的Verilog HDL程序实现LCD的时序控制，达到驱动LCD显示的功能。
文档编号G09G3/36GK102509538SQ20111036419
公开日2012年6月20日 申请日期2011年11月17日 优先权日2011年11月17日
发明者朱敦尧 申请人:朱敦尧
技术领域：
本发明属于图像视频领域，具体涉及基于CPLD的T-CON的实现方法。
背景技术：
随着科技的进步，人机交互已成为人与机器之间沟通的一个重要桥梁，而显示正是这一桥梁的核心部件。随着液晶显示技术的不断提高，各种各样的LCD显示器已经应用于各个领域，从小尺寸的手机、摄像机、数码相机，中尺寸的笔记本电脑、台式机，大尺寸的家用电视到大型投影电视，到处可以见到IXD的身影。而TFT IXD(薄膜晶体管液晶显示器)在轻、薄优势的基础上，加上完美的画面及快速的响应特性，确保其在显示器市场上独占鳌头。而对于一般用户来说，IXD在出厂时会带有一块驱动板进行显示的时序产生以及相关的控制工作，该驱动板为了兼顾各种条件下的使用，功能会做的很全面，但对于用户来说，大多数情况下，只用到了该驱动板的部分功能。在成本压力和设备性能的要求下，白行研发LCD的驱动板成为各显示设备制造商的一种新的技术方向。于是，专门为LCD提供驱动的专用芯片便出现了，该芯片为了兼顾市面上的LCD，在设计上预留了很多的接口，同时也考虑了成本和性能的要求，同样和驱动板一样，会存在资源过剩的情况，同时对两款差异性比较大的LCD，不能很好的兼容。在这种情况下，利用CPLD实现T-CON的功能便有了用武之地。CPLD利用自身的逻辑单元，能很好的兼容各种尺寸和分辨率的LCD，并可以进行多次的重新配置以满足不同规格的LCD。该技术具有以下方面的功能1.T-C0N 功能该技术的主要功能，为IXD提供显示驱动，并作为视频数据的输入接口。2.可扩展总线功能可根据IXD的驱动需要，扩展IXD的控制总线，比如I2C(内部串行总线)、SPI (串行外设接口)、UART(通用异步收发装置)等。3.可扩展数据加密功能可利用CPLD良好的保密性能对传输的数据进行加密，增加对系统知识产权的保护。名词解释1. CPLDComplex Programmable Logic Device 的简称，复杂可编程逻辑器件。2. T-CONTiming Controller的简称，时序控制器。3. LCDLiquid Crystal Display 的简称，液晶显示器。4. Verilog HDLVerilog Hardware Description Language 的简称，一禾中硬件描述语言。
发明内容
本发明的目的为了解决视频产生设备与LCD直接的交流方式，并实现驱动LCD显示正常图像数据，而提供一种新的灵活的基于CPLD的T-CON实现方法。CPLD是一种低成本高性能的可编程逻辑模块，能根据不同的IXD实现专有的T-CON时序以驱动IXD正常显示。 CPLD在此发明中，主要完成视频产生设备与LCD之间的接口转换，以及根据视频信号实现 IXD的T-CON时序，实现IXD的正常显示。上述的基于CPLD的T-CON实现方法，包括用于发出视频信号的MCU设备，用于进行实现IXD控制时序的CPLD，以及用于图像显示的IXD，上述MCU设备包括视频信号产生模块，用来产生视频信号；上述CPLD用来实现T-CON实现模块，根据视频信号产生模块发出的视频信号以及 IXD的控制逻辑，进行IXD时序控制的实现。优选的，上述视频信号产生模块产生的信号为视频的点时钟信号(LCD_CLK)、视频行同步信号(LCD_HS)、视频场同步信号(LCD_VS)、视频红色分量信号(LCD_Red)、视频绿色分量信号(LCD_Green)、视频蓝色分量信号(LCD_Blue)。优选的，上述的T-CON实现模块主要实现行开始脉冲信号输入/输出(DIOl)、时钟沿选择(EDGSL)、左右显示控制(LR)、锁存并转换数据到输出(LD)、控制数据是否反转 (REV)、极性选择(POL)、源通道号选择(CHNSL)、行开始脉冲信号输入/输出(DI02)、输出使能(OEV)、上下显示控制(UD)、场时钟(CKV)、场开始脉冲信号输入/输出(STVU)、场开始脉冲信号输入/输出(STVD)。优选的，上述CPLD包括有内部模块，由视频采集端口、T-CON输出端口和T-CON时序生成逻辑模块组成。优选的，上述视频采集端口主要负责获取视频信号，T-CON输出端口用于连接 IXD，T-CON时序生成逻辑模块用于生成IXD正常显示需要的实际时序逻辑。优选的，上述基于CPLD的T-CON实现方法，按以下步骤进行1)时序控制信号分类根据LCD的数据手册，将时序控制信号分成两类——电平类信号和周期类信号；2)周期信号时序生成根据数据手册实现各周期信号的逻辑。优选的，上述步骤1)中电平类信号包括时钟沿选择(EDGSL)、左右显示控制(LR)、 源通道号选择(CHNSL)和上下显示控制(UD)，其他的时序控制信号为周期类信号，根据IXD 的控制逻辑进行时序的生成。优选的，上述方法中，在正常显示模式下，在点时钟LCD_CLK的下降沿捕获数据， 同时，显示的图像正常的情况为从上到下显示、从左到右显示，上述四个信号固定为EDGSL =“0”，LR = “ 1 ”，CHNSL = “ 1 ”，UD = “0”。本发明的优点是1)灵活性高，通过更改参数可以适应于不同规格IXD ；幻扩展性强，可以针对具体应用进行功能扩展；幻具有数据加密功能。
图1为系统整体框图 2 为 CPLD 的 T-C0N 框图；图3为IXD的时钟上升沿模式时序图；图4为IXD的行扫描时序图；图5为IXD的场移位时钟时序图；图6为IXD的场扫描时序图。
具体实施例方式为了便于本领域普通技术人员理解和实施本发明，下面结合附图及具体实施方式
对本发明作进一步的详细描述。系统总体设计，如图1所示，T-CON实现主要由CPLD的Verilog HDL语言实现，由 Verilog HDL语言生成的模块框图可以清晰的看到该模块的输入输出接口，也可以看到哪些接口为周期信号，哪些为电平信号。由图1可以看到，T-CON模块主要完成如下几个信号的时序生成，要求在点时钟信号的作用下完成时序逻辑，从实现效率及成本的角度考虑，而CPLD则是最好的选择DDIOl时序的生成该系统的IXD为800*480分辨率，根据该分辨率的时序可知，第0 79个LCD_CLK 脉冲为行同步脉冲，第80 139个LCD_CLK脉冲为后沿脉冲，第140 939个LCD_CLK脉冲为行脉冲信号，第940 999个LCD_CLK脉冲为前沿脉冲。从图1可以得出，在行脉冲信号开始的前一信号为DIOl的有效信号，故DIOl信号在第138个脉冲时跳转为高电平，发出行脉冲开始信号。并且由图6可知，DIOl信号的宽度为(Tsu+Thd)彡6ns，由时序表可以算出等同LCD_CLK的脉冲个数为> 1/4，故确定为DIOl的等同脉冲个数为1。2) LD时序的生成由图3可以看出，LD信号在DIOl信号之前Tlds触发，同时，LD脉冲的持续时间为Twld，并且LD信号在行周期信号开始的Tld时间后触发，根据图6中的时序条件图得出 Tlds 彡 30ns = 5LCD_CLK, Twld 彡 12ns = 2LCD_CLK, Tld 彡 6ns = 1LCD_CLK，考虑到行脉冲信号的长度为800LCD_CLK，由此，可以选择LD在第60 990个LCD_CLK脉冲时跳转为高电平，保证行脉冲信号的正常输出。3) REV时序的生成该信号控制输出数据的翻转。当REV =“1”时，输出数据进行翻转，比如“00”_ > “3F”，“07”->“38”。根据该IXD的数据手册可以知道，无需进行数据的翻转，故将REV置为“0”即可。4) POL时序的生成由图3可以看出，POL信号在LD的上升沿时进行跳转，执行Gamma电压极性翻转。同时，奇行与偶行的POL信号刚好完全相反。从图3可以得到，POL信号的脉冲宽度为 (Tpsu+Tphd)彡12ns = 2LCD_CLK,由此便可以得出POL信号的时序。此时，还需要考虑奇行与偶行POL信号极性相反的情况。5) OEV时序的生成该信号为输出使能信号，将OEV信号设置为“0”，持续使能信号的输出。6) CKV时序的生成
CKV信号为场时钟信号，由视频产生设备发出的LCD_VS信号可以得到该信号，即每次LCD_VS跳转一次即触发CKV信号的跳转。从图4可以看到，CKV信号的高电平脉冲宽度为Tckv彡168ns = ^LCD_CLK。而整个场脉冲信号由场同步脉冲信号(3LCD_CLK)、后沿信号(14LCD_CLK)、场脉冲信号G80LCD_CLK)和前沿信号Q8LCD_CLK)组成，故CKV的高电平脉冲宽度应该为彡525LCD_CLK。7) STVU时序的生成从图4可以看出，STVU信号的跳转沿在CKV的跳转沿之前iTsuv彡400ns = 67LCD_ CLK，信号的整个脉冲宽度为(Tsuv+Thdv)彡800ns = 133LCD_CLK,由此便可以得出STVU的时序来。完成以上时序信号，并配置好电平类的信号，即可以实现IXD的T-C0N，进行IXD 的驱动。同时视频信号LCD_Red、LCD_Green、LCD_Blue信号保持不变输入给LCD，在点时钟 LCD_CLK的驱动下，上述各信号同步发出，便可实现IXD的图像显示。本发明提供的基于CPLD的T-CON实现方法，主要完成CPLD的T-C0N驱动实现，包括以下实现内容DDIOl时序行开始脉冲信号，用于控制行脉冲信号的产生时机；2)LD时序数据锁存和输出控制，用于锁存行脉冲信号并控制输出；3)REV时序控制数据反转，控制数据的正常输出；4)POL时序选择Gamma电压的极性，通过控制极性反转，起到消隐的作用；5) OEV时序使能信号输出；6)CKV时序场时钟信号，由该信号驱动LCD的场脉冲信号；7) STVU时序场开始脉冲信号，用于控制场脉冲信号的产生时机。以上所述，仅是用以说明本发明的具体实施案例而已，并非用以限定本发明的可实施范围，举凡本领域熟练技术人员在未脱离本发明所指示的精神与原理下所完成的一切等效改变或修饰，仍应由本发明权利要求的范围所覆盖。
权利要求
1.一种基于CPLD的T-CON实现方法，包括用于发出视频信号的MCU设备，用于进行实现IXD控制时序的CPLD，以及用于图像显示的IXD，其特征在于所述MCU设备包括视频信号产生模块，用来产生视频信号；所述CPLD用来实现T-CON实现模块，根据视频信号产生模块发出的视频信号以及LCD 的控制逻辑，进行LCD时序控制的实现。
2.根据权利要求1所述的基于CPLD的T-CON实现方法，其特征在于所述视频信号产生模块产生的信号为视频的点时钟信号(LCD_CLK)、视频行同步信号(LCD_HS)、视频场同步信号(LCD_VS)、视频红色分量信号(LCD_Red)、视频绿色分量信号(LCD_Green)、视频蓝色分量信号(LCD_Blue)。
3.根据权利要求1或2所述的基于CPLD的T-CON实现方法，其特征在于所述的T-CON 实现模块主要实现行开始脉冲信号输入/输出(DIOl)、时钟沿选择(EDGSL)、左右显示控制 (LR)、锁存并转换数据到输出(LD)、控制数据是否反转(REV)、极性选择(POL)、源通道号选择(CHNSL)、行开始脉冲信号输入/输出(DI02)、输出使能(OEV)、上下显示控制(UD)、场时钟(CKV)、场开始脉冲信号输入/输出(STVU)、场开始脉冲信号输入/输出(STVD)。
4.根据权利要求1或2所述的基于CPLD的T-CON实现方法，其特征在于所述CPLD包括有内部模块，由视频采集端口、T-CON输出端口和T-CON时序生成逻辑模块组成。
5.根据权利要求4所述的基于CPLD的T-CON实现方法，其特征在于所述视频采集端口主要负责获取视频信号，T-CON输出端口用于连接IXD，T-CON时序生成逻辑模块用于生成IXD正常显示需要的实际时序逻辑。
6.根据权利要求3所述的基于CPLD的T-CON实现方法，其特征在于按以下步骤进行1)时序控制信号分类根据LCD的数据手册，将时序控制信号分成两类——电平类信号和周期类信号；2)周期信号时序生成根据数据手册实现各周期信号的逻辑。
7.根据权利要求6所述的基于CPLD的T-CON实现方法，其特征在于所述步骤1)中电平类信号包括时钟沿选择(EDGSL)、左右显示控制(LR)、源通道号选择(CHNSL)和上下显示控制(UD)，其他的时序控制信号为周期类信号，根据LCD的控制逻辑进行时序的生成。
8.根据权利要求7所述的基于CPLD的T-CON实现方法，其特征在于在正常显示模式下，在点时钟LCD_CLK的下降沿捕获数据，同时，显示的图像正常的情况为从上到下显示、 从左到右显示，所述四个信号固定为=EDGSL = “0”，LR = “1”，CHNSL = “1”，UD = “0”。
全文摘要
本发明提供一种基于CPLD的T-CON实现方法，其实现LCD的时序控制，控制液晶分子的偏转，从而改变背光的穿透性能，实现LCD的图像显示功能。该系统的所有功能均由CPLD实现，其特征在于采用CPLD实现LCD的时序控制功能，对于不同规格的LCD，只需要改变CPLD中的Verilog HDL程序即可；能适应不同分辨率的LCD，CPLD为数字逻辑结构，在外部时钟的驱动下，能实现各种不同的分辨率；LCD的时序驱动只由CPLD一个器件完成，结构简单，电路简单。本发明采用了高度灵活并可重新编程设计的CPLD器件，通过内部的Verilog HDL程序实现LCD的时序控制，达到驱动LCD显示的功能。
文档编号G09G3/36GK102509538SQ20111036419
公开日2012年6月20日 申请日期2011年11月17日 优先权日2011年11月17日
发明者朱敦尧 申请人:朱敦尧
最新回复(0)