平面显示器及其信号控制电路的控制方法
专利名称：平面显示器及其信号控制电路的控制方法
技术领域：
本发明是有关于一种平面显示器，且特别是有关于一种不会受到RC延迟影响 的平面显示器。
背景技术：
传统的显示面板包含多个以阵列方式排列的像素单元。然而，若将每一像素 单元的寄生电阻和寄生电容简化为一等效电阻和一等效电容的一阶低通滤波器电 路，则在一个耦接多条像素单元的扫描线，可以视为一连串的低通滤波器。因此， 当使能一扫描信号经过这些低通滤波器时，高频信号会不断地递减，使得传至最后 一个低通滤波器的扫描信号波型与第一个低通滤波器的扫描信号波型不同。
图l绘示为传统的扫描信号的波型图。当扫描信号V,和V2输入显示面板时， 其扫描信号V,和V2的波型例如是图l(a)，而当扫描信号V、和V'2由显示面板输 出时，其扫描信号V'i和V'2的波型例如是图l(b)。在图l(a)中，扫描信号V!和 V2不受RC延迟(RC delay)的影响，其扫描信号V,和V2的上升边缘(rising edge)和 下降边缘(falling edge)都非常地短暂。
在图l(b)中，可以明显地看出扫描信号V、和V，2皆有RC延迟，特别是扫描 信号V'i和V'2的下降边缘有显著地延长。此外，在t2的时间内，因为扫描信号 和V'2受到RC延迟的影响，所以会同时被使能。
图2绘示为传统的以控制信号区隔扫描信号的波型图。请参照图2，为解决上 述问题，再增加一控制信号OE，通过控制信号OE来间隔上下两列的上升边缘和 下降边缘。当控制信号OE被使能时，则每一扫描信号均处于低电压电平的状态， 因此，控制信号OE的使能时间就显得非常重要。当控制信号OE的使能时间过短， 则扫描信号会受到RC延迟的影响，而使得上下两列的扫描信号同时被使能，造成 像素单元有数据重复写入的问题。当控制信号OE的使能时间过长，虽然可以确保 像素单元没有重复写入的问题，但是却浪费扫描线的充电时间，严重时会造成像素充电不足。
发明内容
因此，本发明的目的就是在提供一种平面显示器及其信号控制电路，使得像 素单元没有重复写入的问题，且每一扫描信号皆有足够的充电时间。
从另一观点来看，本发明的目的就是在提供一种平面显示器的控制方法，使得 上下两列的扫描信号不会在同一时间内被使能。
本发明提出一种信号控制电路，适于控制显示面板，在显示面板上依序配置 多条扫描线，用以分别对应接收扫描信号。本发明的信号控制电路包括第一比较反 馈单元、第二比较反馈单元以及运算单元。第一比较反馈单元，耦接多条扫描线的 其中两个，用以接收对应的扫描信号，并输出第一运算信号。而第二比较反馈单元 耦接第一比较反馈单元所耦接扫描线之外的多条扫描线其中之一，用以接收对应的 扫描信号，并输出第二运算信号。此外，运算单元用以接收第一运算信号和第二运 算信号，以每隔一预设时间而决定是否使能一控制信号，其中当控制信号被使能时， 则多数扫描信号其中之一被使能。
从另一观点来看，本发明提出一种平面显示器，包括显示面板、扫描驱动电 路以及控制单元。其中，液晶显示面板具有多条扫描线，而扫描驱动电路耦接液晶 显示面板，用以产生第一扫描信号和第二扫描信号，其中第一扫描信号使能多条扫 描线其中两个，而第二扫描信号使能第一扫描信号所使能扫描线之外的多条扫描线 其中之一。此外，控制单元用以接收多条扫描信号，并依据这些扫描信号以每隔一 预设时间而决定是否使能一控制信号，其中当控制信号被使能时，则这些扫描信号 其中之一被使能。
从另一观点来看，本发明提出一种平面显示器的控制方法，而平面显示器依
序配置N条扫描线，其中N为正整数。本发明的平面显示器的控制方法包括循环产 生第一扫描信号和第二扫描信号，其中第一扫描信号用以使能N条扫描线中的第M 条及第M+1条扫描线上的扫描信号，而第二扫描信号用以使能其余的扫描线，且M 为小于N的正整数。接着，撷取一设定时间，本实施例的设定时间为第M条扫描线 的扫描信号的电平大于临限电压开始，到第M+l条扫描线的扫描信号的电平大于临 限电压所经过的时间，而临限电压为使能每一扫描线所需的最低电压。除此之外，本实施例在产生第二扫描信号的期间，每隔一设定时间即使能第二扫描信号，以依 序使能对应的扫描线。
本发明的平面显示器包括显示面板、扫描驱动电路以及控制单元。其中，通 过此控制单元所产生的控制信号来调整第二扫描信号的周期，使得上下两列的扫描 信号不会在同一时间内被使能。因此，本发明的显示面板的像素单元不会有数据重 复写入的问题。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施 例，并配合附图，作详细说明如下。
图1绘示为传统的扫描信号的波型图。
图2绘示为传统的以控制信号区隔扫描信号的波型图。
图3绘示为依照本发明的一较佳实施例的一种平面显器的电路图。
图4绘示为依照本发明的一较佳实施例的一种比较反馈单元的电路图。
图5绘示为图4的缓冲放大模块的节点电压的时序图。
图6绘示为依照本发明的一较佳实施例的一种比较反馈单元的电路图。
图7A绘示为扫描信号的波型图。
图7B绘示为图6的缓冲放大模块的节点电压变化的时序图。 图8绘示为依照本发明的一较佳实施例的一种运算单元的电路图。 图9绘示为依照本发明的一较佳实施例的一种平面显示器的控制方法的步骤 流程图。
具体实施例方式
图3绘示为依照本发明的一较佳实施例的一种平面显器的电路图。请参照图 3，本发明的平面显示器300包括显示面板303、扫描驱动电路301和控制单元305。 其中，扫描驱动电路301通过多条扫描线321 323耦接至显示面板303的一端，而 控制单元305则耦接至显示面板303的另一端。
其中，显示面板303可以是液晶显示面板。众所皆知的，在平面显示面板上， 除了本实施例所揭示的扫描线之外，还包括有与扫描线垂直排列的数据线，以及配置在每一扫描线与数据线交会处的像素单元。而为了避免本发明的精神被混淆，因
此本实施例并未将其揭示，然而在此领域具有通常知识者应该知道在显示面板303 中还有其他的元件，本发明则不多加赘述。
较特别的是，本实施例中的扫描驱动电路301可以分别产生第一扫描信号和 第二扫描信号。其中，第一扫描信号是用来驱动扫描驱动电路301所耦接的扫描线 的其中两条，例如使能扫描线322和323上的像素单元，而第二扫描信号则是用来 驱动扫描线321其中之一。在本实施例中，扫描线322和323可以是显示面板303 的最后两列扫描线。
请继续参照图3，控制单元305包括比较反馈单元310和313以及运算单元 317。其中，比较反馈单元3I3用以接收在扫描线322和323上经过显示面板303 的扫描信号V,和V2，并产生运算信号V3。而比较反馈单元310则接收在其中一 条扫描线321上经过显示面板303的扫描信号V4，并产生运算信号V5。而运算单 元317则依据运算信号V3和V5，在每隔一预设时间使能一控制信号0E。而当控 制信号OE被使能时，则扫描驱动电路301会送出一第一扫描信号至扫描线321其 中之一，以使能其上的像素单元。
图4绘示为依照本发明的一较佳实施例的一种比较反馈单元400的电路图， 可以适用于图3的比较反馈单元313。在本实施例中，比较反馈单元400包括逻辑 电路401和缓冲放大模块403。其中，逻辑电路401包含比较器410和412、反向 器414和与门416。
在比较反馈单元400中，比较器410的正输入端可以接收扫描信号Vp负输 入端则可以接收一临限电压Vth。此外，比较器412的正输入端则接收扫描信号V2， 而负输入端则同样接收临限电压Vth。藉此，比较器410和412就可以依据正输入 端和负输入端的电位，而分别输出一第一比较信号和一第二比较信号。
另外，比较器412的输出还可以耦接至反向器414，以产生反向的第二比较信 号，并且反向器414的输出耦接至与门416的一端，以将反向的第二比较信号送至 与门416。而与门416的另一端耦接比较器410的输出，以接收第一比较信号。藉 此，与门416可以依据第一比较信号和反向的第二比较信号，而输出逻辑信号至缓 冲放大模块403。
缓冲放大模块403包含晶体管420、 422、 424、电容426、缓冲放大电路428以及运算放大器430。在本实施例中，晶体管422的栅极端耦接至与门416的输出 端，以接收逻辑信号。此外，晶体管422的第一源/漏极端接收电压源Vdd，而第二 源/漏极端则透过电容426接地，并且耦接至缓冲放大电路428。另一方面，晶体管 420和424的第一源/漏极端共同接收电压信号VB3，并且二者的栅极端共同耦接至 晶体管422的栅极端。而晶体管420和424的第二源/漏极端，则分别耦接至晶体 管422第一源/漏极端和第二源/漏极端。
在本实施例中，运算放大器430可以是低増益放大器，其正输入端可以耦接 至缓冲放大电路428，而负输入端则接收电压信号VB3。藉此，运算放大器430就
可以输出运算信号V3。
请继续参照图4，缓冲放大电路428包括缓冲放大器432和438、晶体管434 和440、以及电容436和442。其中，缓冲放大器432的负输入端和输出端彼此耦 接，而正输入端则耦接至晶体管422的第二源/漏极端。另外，晶体管434的第一 源/漏极端则耦接至缓冲放大器432的输出端，第二源/漏极端透过电容436接地， 而栅极端则可以耦接至晶体管422的栅极端。
类似地，缓冲放大器438的负输入端与输出端同样也是耦接在一起，而其正 输入端则可以耦接至晶体管434的第二源/漏极端。另外，晶体管440的第一源/漏 极端可以耦接至缓冲放大器438的输出端，第二源/漏极端则透过电容442接地， 并且可以耦接至运算放大器430的正输入端。此外，晶体管440的栅极端则同样耦 接至晶体管434的栅极端。在本实施例中，晶体管422和434都可以是NMOS晶 体管，而晶体管420、 424以及440则可以利用PMOS晶体管来实现。
图5绘示为图4的缓冲放大模块403的节点电压的时序图。请合并参照图1、 图4和图5，在时间区间T1中，当扫描信号V,和V2都低于临限电压时，比较器
410和412所产生的第一比较信号和第二比较信号都是低电压电平。此时，与门416 的其中一输入端接收到低电压电平的第一比较信号，而另一输入端则可以接收到反
向的第二比较信号(为高电压电平)。此时，与门416可以输出低电压电平的逻辑信 号，使得节点N1的节点为低电压电平。此时，晶体管422和434会被截止，而晶 体管420、 424和440则会被导通，使得电压信号VB3会导通至晶体管422的第一 源/漏极端和第二源/漏极端此时，节点N2的电压电平为VB3。
在时间区间T2中，扫描信号V!转态而高于临限电压Vth时，比较器410可以产生高电平的第一比较信号给与门416，使得与门416输出高电压电平的逻辑信号。 此时，晶体管420、 424和440都会被截止，而晶体管422和434则转而导通，并 且晶体管422还可以产生工作电流Im，以对电容426充电。因此，N2节点的电压 电平会从VB3慢慢上升。另一方面，当晶体管434导通的瞬间，电容436也会被充 电，并且使得节点N3的电压电平上拉至VB3，并且随着节点N2的电压电平上升 而上升。此时，节点N2的节点电压V^和节点N3的节点电压V^为 VN2=VN3=VB3+IDIXt3/Cl 其中，t3为扫描信号大于临限电压Vth的时间，而C1则可以是电容426的电 容值。
接着，在时间区间T3中，扫描信号V,的电平会下拉至低于临限电压Vth，因 此比较器410所输出的第一比较信号为低电压电平。另一方面，扫描信号V2的电 平可以转态而高于临限电压，使得比较器412可以输出高电压电平的第一比较信 号，导致反向器414的输出为低电压电平。因此，与门416会输出低电压电平的逻 辑信号。此时，晶体管422和434会被截止，而晶体管420、 424和440则转而导 通。因此，节点N2的电压电平又会回到VB3，然而节点N3的电压电平则会维持。 另外，由于晶体管440导通，因此节点N4的节点电压VN4会瞬间提升，其可以用 下列公式来表示
VN4=VN3=VB3+ID1Xt3/Cl
在本实施例中，运算放大器430可以为一低增益放大器，其具有增益值A1， 并且其正输入端耦接节点N4，而负输入端接收电压信号VB3。藉此，运算放大器 430就可以依据节点N4的电压电平和电压信号VB3而产生运算信号V3。其中，运 算信号V3可以用下列数学式来表示
V3 =A1 X [( VB3+ID1Xt3/Cl)- VB3]= (Al XID1/Cl)Xt3 (1)
图6绘示为依照本发明的一较佳实施例的一种比较反馈单元600的电路图， 可以适用于图3的比较反馈单元310。请参照图6，比较反馈单元600包括比较器 601和缓冲放大模块603。其中，比较器601的正输入端接收扫描信号V4，负输入 端接收临限电压Vth，输出端则耦接至缓冲放大模块603。
与图4的缓冲放大模块403雷同，缓冲放大模块603也包括晶体管620、 622 和624、电容626、缓冲放大电路628和运算放大器630。其耦接方式可以参照缓冲放大模块403内的晶体管420、 422和424、电容426、缓冲放大电路428和运算 放大器430。
另外，缓冲放大电路628也包括缓冲放大器632和638、晶体管634和640、 以及电容636和642。而以上元件的耦接关系，也可以参照图4的缓冲放大电路428 中缓冲放大器432和438、晶体管434和440、以及电容436和442。
图7A绘示为扫描信号V4的波型图。当扫描信号输入显示面板时，其扫描信 号的波型例如是图7A(a)，而当扫描信号由显示面板输出时，其扫描信号的波型例 如是图7A(b)。在控制信号OE的上升缘，第R列的扫描信号会从高电平转态到低 电平。相对地，在控制信号OE的下降缘，则第R+l列的扫描信号会从低电平转 态为高电平，而为正整数。藉此，就不会使相邻两列的扫描线上的扫描信号同时为 高电平，而导致误动作的情形发生。
图7B绘示为图6的缓冲放大模块的节点电压变化的时序图。请合并参照图6 和图7，在时间区间T4中，扫描信号V4的电平会小于临限电压Vth，因此比较器 601输出具有低电压电平的第三比较信号给缓冲放大模块603的节点N5。此时， 晶体管622和634会被截止，而晶体管620、 624和640则会被导通，使得电压信 号Vu3会被导通至晶体管622的第一源/漏极端和第二源及极端，并且导致节点N6 的电压电平为VB3。
在时间区间T2内，扫描信号V4转态而高于临限电压Vth，因此比较器601会 输出高电平的第三比较信号至缓冲放大模块603的节点N5。此时，晶体管620、 624和640会被截止，而晶体管622和634则转而导通，并且晶体管622会产生工 作电流id2而对电容626充电。因此，N2的电压电平就会从Vb3幵始慢慢上升。另 夕卜，由于晶体管634导通，因此在导通的瞬间，节点N7的电压电平会上拉到vb3， 并且随着节点N6的电压电平的上升而上升，而得节点N6的节点电压VN6和节点 N7的节点电压V^可以表示为
VN6=VN7=VB3+ID2Xt4/C2
其中t4为第R列扫描信号，也就是扫描信号V4大于临限电压Vth的时间，而 C2为电容626的电容值。
在时间区间T6中，扫描信号V4又会回到低电平而低于临限电压Vth，因此比 较器601会输出低电平的第三比较信号到缓冲放大模块603的节点N5。此时，晶体管622和634会被截止，而晶体管620、 624和640则转而被导通。因此，节点 N6的电压电平又会回到VB3，而节点N7的电压电平则会维持。另外，由于晶体管 640会导通，因此节点N8的电压电平会瞬间提升，而节点N8之节点电压V^可 以用以下数学式来表示
VN8 = VN7=VB3+ID2Xt4/C2
同样地，运算放大器630也可以一低增益放大器，其具有增益值A2。另外， 运算放大器630的正输入端耦接节点N4，而负输入端则接收电压信号VB3。藉此， 运算放大器630就可以依据节点N4的电压电平和电压信号VB3而输出运算信号 V5，其可以表示为
V5 =A2 X [( VB3+ID2 X t4/C2)- VB3]= (A2 XID2/C2) X t4 (2)
图8绘示为依照本发明的一较佳实施例的一种运算单元的电路图，可以适用 于图3的运算单元317。运算单元800包括运算放大器803和比较器805，其中， 运算放大器803的正输入端可以接收运算信号V5，负输入端则可以接收运算信号 V3。藉此，运算放大器803就可以输出运算信号V6。
在本实施例中，由于运算放大器803为高增益放大器(high gain amplifier),因 此，会产生虚短路的效应，使得正输入端和负输入端的电位大致上相等，即式(l) 和式(2)会相等，因此可以得到以下的数学式
V3= V5= (Al XID1/C1) *t3= (A2XID2/C2) *t4 (3)
由式(3)，可推得t4二t3，其中周期t3为不包含控制信号OE的使能时间，而 周期t4则包含控制信号0E的使能时间。当周期t4等于周期t3时，则表示扫描线 上的等效电容和等效电阻有足够的时间放电，因此相邻二列的扫描信号不会重复被 使能。
此外，本实施例的比较器805为脉宽调制比较器。其正输入端耦接比较器803 的输出端，用以接收运算信号V6，而比较器805的负输入端则可以接收三角波信 号Va。因此，在一时间内，当运算信号V6的电压电平大于三角波信号的电压电平 时，则比较器805可以输出高电压电平的控制信号OE。相对地，当运算信号V6 的电压电平小于三角波信号的电压电平时，则比较器805就会输出低电压电平的控 制信号OE。
图9绘示为依照本发明的一较佳实施例的一种平面显示器的控制方法的步骤流程图。请参照图9，在此对于上述的说明再作一整理，本发明的平面显示器具有
N条扫描线，其中N为正整数，而平面显示器的控制步骤包括循环产生第一扫描 信号和第二扫描信号(步骤S901)。
第一扫描信号为使能N条扫描线中的第M条及第M+l条扫描线上的扫描信 号，而第二扫描信号则使能除了第M条及第M+1条扫描线之外的任一扫描线上的 扫描信号。在本实施例中，第M条及第M+1条扫描线可以是显示面板的最后两条 扫描线，且M为小于N的正整数。
接着，撷取一设定时间(步骤S903)，并以每隔一设定时间来使能第二扫描信 号(步骤S905)，且当第二扫描信号被使能时，仅有一条扫描线会被使能。而设定时 间的选取方式为当第M条扫描线的扫描信号的电平大于临限电压时，就开始计时， 直到第M+1条扫描线的扫描信号的电平大于临限电压所经过的时间，此段时间为 本实施例的设定时间。此外，临限电压为使能每一条扫描线所需的最低电压。
综上所述，通过缓冲放大模块和运算单元产生一控制信号，而依据控制信号来 调整第二扫描信号的使能周期，使得在一设定时间内，第二扫描信号仅使能一扫描 信号。因此，本发明的显示器解决了扫描线上的RC延迟所造成的影响。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何熟习此 技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明 的保护范围当以权利要求所界定的为准。
权利要求
1. 一种信号控制电路，适于控制一显示面板，在该显示面板上依序配置多条扫描线，用以分别对应接收一扫描信号，而该信号控制电路包括一第一比较反馈单元，耦接该些扫描线其中两个，用以接收对应的扫描信号，并输出一第一运算信号；一第二比较反馈单元，耦接该第一比较反馈单元所耦接扫描线之外的该些扫描线其中之一，用以接收对应的扫描信号，并输出一第二运算信号；以及一运算单元，接收该第一运算信号和该第二运算信号，以每隔一预设时间而决定是否使能一控制信号，其中当该控制信号被使能时，则该些扫描信号其中之一被使能。
2. 如权利要求1所述的信号控制电路，其特征在于，该第一比较反馈单元耦 接该些扫描线的最后两列。
3. 如权利要求1所述的信号控制电路，其特征在于，该控制信号使能该第二 比较反馈单元所耦接的该扫描线上的扫描信号。
4.如权利要求1所述的信号控制电路，其特征在于，该第一比较反馈单元包括一逻辑电路，用以接收该些扫描信号其中两个，并输出一逻辑信号；以及一缓冲放大模块，耦接该逻辑电路，用以接收该逻辑信号，并产生该第一运 算信号。
5.如权利要求4所述的信号控制电路，其特征在于，该逻辑电路包括一第一比较器，其正输入端接收该些扫描信号其中之一，而其负输入端则接收一临限电压，并输出一第一比较信号；一第二比较器，其正输入端相对于该第一比较器而接收该些扫描信号的另一， 而其负输入端则接收该临限电压，并输出一第二比较信号；一反向器，耦接该第二比较器的输出端，以输出反向的第二比较信号；以及 一与门，依据该第一比较信号和该反向的第二比较信号，而输出该逻辑信号 至该缓冲放大模块。
6.如权利要求4所述的信号控制电路，其特征在于，该缓冲放大模块包括 一第一晶体管，其第一源/漏极端接收一电压源，而其栅极端则接收该逻辑信号；一第二晶体管，其第一源/漏极端和第二源/漏极端分别接收一电压信号和该电压源，而其栅极端则耦接该第一晶体管的栅极端；一第三晶体管，其第一源/漏极端用以接收该电压信号，而其栅极端和第二源/漏极端则分别耦接该第一晶体管的栅极端和第二源/漏极端；一第一电容，其一端耦接该第一晶体管的第二源/漏极端，而该第一电容的另一端则接地；一第一运算放大器，其正输入端耦接该第一晶体管的第二源/漏极端，而其负 输入端则接收该电压信号；以及一缓冲放大电路，配置于该第一晶体管和该第一运算放大器之间，用以延迟信 号传递时间。
7. 如权利要求6所述的信号控制电路，其特征在于，该第一运算放大器为低增 益放大器。
8. 如权利要求6所述的信号控制电路，其特征在于，该第一晶体管为NMOS 晶体管，而该第二晶体管和该第三晶体管为PMOS晶体管。
9. 如权利要求6所述的信号控制电路，其特征在于，该缓冲放大电路包括一第一缓冲放大器，其负输入端和输出端彼此耦接，而其正输入端则耦接该 第一晶体管的第二源/漏极端；一第四晶体管，其栅极端和第一源/漏极端分别耦接至该第一晶体管之栅极端和该第一缓冲放大器的输出端；一第二电容，其一端耦接该第四晶体管的第二源/漏极端，而另一端则接地；一第二缓冲放大器，其负输入端和输出端彼此耦接，而其正输出端耦接该第 四晶体管的第二源/漏极端。一第五晶体管，其栅极端耦接至该第一晶体管的栅极端，而该第五晶体管的 第一源/漏极端则耦接该第二缓冲放大器的输出端；以及一第三电容，其一端耦接该第五晶体管的第二源/漏极端，另一端则接地。
10. 如权利要求9所述的信号控制电路，其特征在于，该第四晶体管为NMOS 晶体管，而该第五晶体管为PMOS晶体管。
11. 如权利要求l所述的信号控制电路，其特征在于，该第二比较反馈单元包括一第三比较器，其正输入端用以接收该第一比较反馈单元所耦接扫描信号之 外的该些扫描信号其中之一，而其负输入端用以接收一临限电压，并输出一第三比 较信号；一缓冲放大模块，耦接该第三比较器，用以接收该第三比较信号，并产生该 第二运算信号。
12. 如权利要求1所述的信号控制电路，其特征在于，该运算单元包括 一第二运算放大器，其正输入端和负输入端分别接收该第二运算信号和该第一运算信号，并输出一第三运算信号；以及一比较器，其正输入端用以接收该第三运算信号，而其负输入端则接收一三 角波信号，并输出该控制信号。
13. 如权利要求12所述的信号控制电路，其特征在于，该第二运算放大器为 高增益放大器。
14. 如权利要求12所述的信号控制电路，其特征在于，该比较器为脉宽调制 比较器。
全文摘要
本发明公开了一种平面显示器，包括显示面板、扫描驱动电路以及控制单元。其中，显示面板具有多条扫描线，而扫描驱动电路产生第一扫描信号和第二扫描信号，用以使能部分的扫描线。此外，控制单元会依据这些扫描信号，在每隔一设定时间使能一控制信号。
文档编号G09G3/20GK101430850SQ20071016696
公开日2009年5月13日 申请日期2007年11月8日 优先权日2007年11月8日
发明者方毓杰, 杜长庆 申请人:中华映管股份有限公司
技术领域：
本发明是有关于一种平面显示器，且特别是有关于一种不会受到RC延迟影响 的平面显示器。
背景技术：
传统的显示面板包含多个以阵列方式排列的像素单元。然而，若将每一像素 单元的寄生电阻和寄生电容简化为一等效电阻和一等效电容的一阶低通滤波器电 路，则在一个耦接多条像素单元的扫描线，可以视为一连串的低通滤波器。因此， 当使能一扫描信号经过这些低通滤波器时，高频信号会不断地递减，使得传至最后 一个低通滤波器的扫描信号波型与第一个低通滤波器的扫描信号波型不同。
图l绘示为传统的扫描信号的波型图。当扫描信号V,和V2输入显示面板时， 其扫描信号V,和V2的波型例如是图l(a)，而当扫描信号V、和V'2由显示面板输 出时，其扫描信号V'i和V'2的波型例如是图l(b)。在图l(a)中，扫描信号V!和 V2不受RC延迟(RC delay)的影响，其扫描信号V,和V2的上升边缘(rising edge)和 下降边缘(falling edge)都非常地短暂。
在图l(b)中，可以明显地看出扫描信号V、和V，2皆有RC延迟，特别是扫描 信号V'i和V'2的下降边缘有显著地延长。此外，在t2的时间内，因为扫描信号 和V'2受到RC延迟的影响，所以会同时被使能。
图2绘示为传统的以控制信号区隔扫描信号的波型图。请参照图2，为解决上 述问题，再增加一控制信号OE，通过控制信号OE来间隔上下两列的上升边缘和 下降边缘。当控制信号OE被使能时，则每一扫描信号均处于低电压电平的状态， 因此，控制信号OE的使能时间就显得非常重要。当控制信号OE的使能时间过短， 则扫描信号会受到RC延迟的影响，而使得上下两列的扫描信号同时被使能，造成 像素单元有数据重复写入的问题。当控制信号OE的使能时间过长，虽然可以确保 像素单元没有重复写入的问题，但是却浪费扫描线的充电时间，严重时会造成像素充电不足。
发明内容
因此，本发明的目的就是在提供一种平面显示器及其信号控制电路，使得像 素单元没有重复写入的问题，且每一扫描信号皆有足够的充电时间。
从另一观点来看，本发明的目的就是在提供一种平面显示器的控制方法，使得 上下两列的扫描信号不会在同一时间内被使能。
本发明提出一种信号控制电路，适于控制显示面板，在显示面板上依序配置 多条扫描线，用以分别对应接收扫描信号。本发明的信号控制电路包括第一比较反 馈单元、第二比较反馈单元以及运算单元。第一比较反馈单元，耦接多条扫描线的 其中两个，用以接收对应的扫描信号，并输出第一运算信号。而第二比较反馈单元 耦接第一比较反馈单元所耦接扫描线之外的多条扫描线其中之一，用以接收对应的 扫描信号，并输出第二运算信号。此外，运算单元用以接收第一运算信号和第二运 算信号，以每隔一预设时间而决定是否使能一控制信号，其中当控制信号被使能时， 则多数扫描信号其中之一被使能。
从另一观点来看，本发明提出一种平面显示器，包括显示面板、扫描驱动电 路以及控制单元。其中，液晶显示面板具有多条扫描线，而扫描驱动电路耦接液晶 显示面板，用以产生第一扫描信号和第二扫描信号，其中第一扫描信号使能多条扫 描线其中两个，而第二扫描信号使能第一扫描信号所使能扫描线之外的多条扫描线 其中之一。此外，控制单元用以接收多条扫描信号，并依据这些扫描信号以每隔一 预设时间而决定是否使能一控制信号，其中当控制信号被使能时，则这些扫描信号 其中之一被使能。
从另一观点来看，本发明提出一种平面显示器的控制方法，而平面显示器依
序配置N条扫描线，其中N为正整数。本发明的平面显示器的控制方法包括循环产 生第一扫描信号和第二扫描信号，其中第一扫描信号用以使能N条扫描线中的第M 条及第M+1条扫描线上的扫描信号，而第二扫描信号用以使能其余的扫描线，且M 为小于N的正整数。接着，撷取一设定时间，本实施例的设定时间为第M条扫描线 的扫描信号的电平大于临限电压开始，到第M+l条扫描线的扫描信号的电平大于临 限电压所经过的时间，而临限电压为使能每一扫描线所需的最低电压。除此之外，本实施例在产生第二扫描信号的期间，每隔一设定时间即使能第二扫描信号，以依 序使能对应的扫描线。
本发明的平面显示器包括显示面板、扫描驱动电路以及控制单元。其中，通 过此控制单元所产生的控制信号来调整第二扫描信号的周期，使得上下两列的扫描 信号不会在同一时间内被使能。因此，本发明的显示面板的像素单元不会有数据重 复写入的问题。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施 例，并配合附图，作详细说明如下。
图1绘示为传统的扫描信号的波型图。
图2绘示为传统的以控制信号区隔扫描信号的波型图。
图3绘示为依照本发明的一较佳实施例的一种平面显器的电路图。
图4绘示为依照本发明的一较佳实施例的一种比较反馈单元的电路图。
图5绘示为图4的缓冲放大模块的节点电压的时序图。
图6绘示为依照本发明的一较佳实施例的一种比较反馈单元的电路图。
图7A绘示为扫描信号的波型图。
图7B绘示为图6的缓冲放大模块的节点电压变化的时序图。 图8绘示为依照本发明的一较佳实施例的一种运算单元的电路图。 图9绘示为依照本发明的一较佳实施例的一种平面显示器的控制方法的步骤 流程图。
具体实施例方式
图3绘示为依照本发明的一较佳实施例的一种平面显器的电路图。请参照图 3，本发明的平面显示器300包括显示面板303、扫描驱动电路301和控制单元305。 其中，扫描驱动电路301通过多条扫描线321 323耦接至显示面板303的一端，而 控制单元305则耦接至显示面板303的另一端。
其中，显示面板303可以是液晶显示面板。众所皆知的，在平面显示面板上， 除了本实施例所揭示的扫描线之外，还包括有与扫描线垂直排列的数据线，以及配置在每一扫描线与数据线交会处的像素单元。而为了避免本发明的精神被混淆，因
此本实施例并未将其揭示，然而在此领域具有通常知识者应该知道在显示面板303 中还有其他的元件，本发明则不多加赘述。
较特别的是，本实施例中的扫描驱动电路301可以分别产生第一扫描信号和 第二扫描信号。其中，第一扫描信号是用来驱动扫描驱动电路301所耦接的扫描线 的其中两条，例如使能扫描线322和323上的像素单元，而第二扫描信号则是用来 驱动扫描线321其中之一。在本实施例中，扫描线322和323可以是显示面板303 的最后两列扫描线。
请继续参照图3，控制单元305包括比较反馈单元310和313以及运算单元 317。其中，比较反馈单元3I3用以接收在扫描线322和323上经过显示面板303 的扫描信号V,和V2，并产生运算信号V3。而比较反馈单元310则接收在其中一 条扫描线321上经过显示面板303的扫描信号V4，并产生运算信号V5。而运算单 元317则依据运算信号V3和V5，在每隔一预设时间使能一控制信号0E。而当控 制信号OE被使能时，则扫描驱动电路301会送出一第一扫描信号至扫描线321其 中之一，以使能其上的像素单元。
图4绘示为依照本发明的一较佳实施例的一种比较反馈单元400的电路图， 可以适用于图3的比较反馈单元313。在本实施例中，比较反馈单元400包括逻辑 电路401和缓冲放大模块403。其中，逻辑电路401包含比较器410和412、反向 器414和与门416。
在比较反馈单元400中，比较器410的正输入端可以接收扫描信号Vp负输 入端则可以接收一临限电压Vth。此外，比较器412的正输入端则接收扫描信号V2， 而负输入端则同样接收临限电压Vth。藉此，比较器410和412就可以依据正输入 端和负输入端的电位，而分别输出一第一比较信号和一第二比较信号。
另外，比较器412的输出还可以耦接至反向器414，以产生反向的第二比较信 号，并且反向器414的输出耦接至与门416的一端，以将反向的第二比较信号送至 与门416。而与门416的另一端耦接比较器410的输出，以接收第一比较信号。藉 此，与门416可以依据第一比较信号和反向的第二比较信号，而输出逻辑信号至缓 冲放大模块403。
缓冲放大模块403包含晶体管420、 422、 424、电容426、缓冲放大电路428以及运算放大器430。在本实施例中，晶体管422的栅极端耦接至与门416的输出 端，以接收逻辑信号。此外，晶体管422的第一源/漏极端接收电压源Vdd，而第二 源/漏极端则透过电容426接地，并且耦接至缓冲放大电路428。另一方面，晶体管 420和424的第一源/漏极端共同接收电压信号VB3，并且二者的栅极端共同耦接至 晶体管422的栅极端。而晶体管420和424的第二源/漏极端，则分别耦接至晶体 管422第一源/漏极端和第二源/漏极端。
在本实施例中，运算放大器430可以是低増益放大器，其正输入端可以耦接 至缓冲放大电路428，而负输入端则接收电压信号VB3。藉此，运算放大器430就
可以输出运算信号V3。
请继续参照图4，缓冲放大电路428包括缓冲放大器432和438、晶体管434 和440、以及电容436和442。其中，缓冲放大器432的负输入端和输出端彼此耦 接，而正输入端则耦接至晶体管422的第二源/漏极端。另外，晶体管434的第一 源/漏极端则耦接至缓冲放大器432的输出端，第二源/漏极端透过电容436接地， 而栅极端则可以耦接至晶体管422的栅极端。
类似地，缓冲放大器438的负输入端与输出端同样也是耦接在一起，而其正 输入端则可以耦接至晶体管434的第二源/漏极端。另外，晶体管440的第一源/漏 极端可以耦接至缓冲放大器438的输出端，第二源/漏极端则透过电容442接地， 并且可以耦接至运算放大器430的正输入端。此外，晶体管440的栅极端则同样耦 接至晶体管434的栅极端。在本实施例中，晶体管422和434都可以是NMOS晶 体管，而晶体管420、 424以及440则可以利用PMOS晶体管来实现。
图5绘示为图4的缓冲放大模块403的节点电压的时序图。请合并参照图1、 图4和图5，在时间区间T1中，当扫描信号V,和V2都低于临限电压时，比较器
410和412所产生的第一比较信号和第二比较信号都是低电压电平。此时，与门416 的其中一输入端接收到低电压电平的第一比较信号，而另一输入端则可以接收到反
向的第二比较信号(为高电压电平)。此时，与门416可以输出低电压电平的逻辑信 号，使得节点N1的节点为低电压电平。此时，晶体管422和434会被截止，而晶 体管420、 424和440则会被导通，使得电压信号VB3会导通至晶体管422的第一 源/漏极端和第二源/漏极端此时，节点N2的电压电平为VB3。
在时间区间T2中，扫描信号V!转态而高于临限电压Vth时，比较器410可以产生高电平的第一比较信号给与门416，使得与门416输出高电压电平的逻辑信号。 此时，晶体管420、 424和440都会被截止，而晶体管422和434则转而导通，并 且晶体管422还可以产生工作电流Im，以对电容426充电。因此，N2节点的电压 电平会从VB3慢慢上升。另一方面，当晶体管434导通的瞬间，电容436也会被充 电，并且使得节点N3的电压电平上拉至VB3，并且随着节点N2的电压电平上升 而上升。此时，节点N2的节点电压V^和节点N3的节点电压V^为 VN2=VN3=VB3+IDIXt3/Cl 其中，t3为扫描信号大于临限电压Vth的时间，而C1则可以是电容426的电 容值。
接着，在时间区间T3中，扫描信号V,的电平会下拉至低于临限电压Vth，因 此比较器410所输出的第一比较信号为低电压电平。另一方面，扫描信号V2的电 平可以转态而高于临限电压，使得比较器412可以输出高电压电平的第一比较信 号，导致反向器414的输出为低电压电平。因此，与门416会输出低电压电平的逻 辑信号。此时，晶体管422和434会被截止，而晶体管420、 424和440则转而导 通。因此，节点N2的电压电平又会回到VB3，然而节点N3的电压电平则会维持。 另外，由于晶体管440导通，因此节点N4的节点电压VN4会瞬间提升，其可以用 下列公式来表示
VN4=VN3=VB3+ID1Xt3/Cl
在本实施例中，运算放大器430可以为一低增益放大器，其具有增益值A1， 并且其正输入端耦接节点N4，而负输入端接收电压信号VB3。藉此，运算放大器 430就可以依据节点N4的电压电平和电压信号VB3而产生运算信号V3。其中，运 算信号V3可以用下列数学式来表示
V3 =A1 X [( VB3+ID1Xt3/Cl)- VB3]= (Al XID1/Cl)Xt3 (1)
图6绘示为依照本发明的一较佳实施例的一种比较反馈单元600的电路图， 可以适用于图3的比较反馈单元310。请参照图6，比较反馈单元600包括比较器 601和缓冲放大模块603。其中，比较器601的正输入端接收扫描信号V4，负输入 端接收临限电压Vth，输出端则耦接至缓冲放大模块603。
与图4的缓冲放大模块403雷同，缓冲放大模块603也包括晶体管620、 622 和624、电容626、缓冲放大电路628和运算放大器630。其耦接方式可以参照缓冲放大模块403内的晶体管420、 422和424、电容426、缓冲放大电路428和运算 放大器430。
另外，缓冲放大电路628也包括缓冲放大器632和638、晶体管634和640、 以及电容636和642。而以上元件的耦接关系，也可以参照图4的缓冲放大电路428 中缓冲放大器432和438、晶体管434和440、以及电容436和442。
图7A绘示为扫描信号V4的波型图。当扫描信号输入显示面板时，其扫描信 号的波型例如是图7A(a)，而当扫描信号由显示面板输出时，其扫描信号的波型例 如是图7A(b)。在控制信号OE的上升缘，第R列的扫描信号会从高电平转态到低 电平。相对地，在控制信号OE的下降缘，则第R+l列的扫描信号会从低电平转 态为高电平，而为正整数。藉此，就不会使相邻两列的扫描线上的扫描信号同时为 高电平，而导致误动作的情形发生。
图7B绘示为图6的缓冲放大模块的节点电压变化的时序图。请合并参照图6 和图7，在时间区间T4中，扫描信号V4的电平会小于临限电压Vth，因此比较器 601输出具有低电压电平的第三比较信号给缓冲放大模块603的节点N5。此时， 晶体管622和634会被截止，而晶体管620、 624和640则会被导通，使得电压信 号Vu3会被导通至晶体管622的第一源/漏极端和第二源及极端，并且导致节点N6 的电压电平为VB3。
在时间区间T2内，扫描信号V4转态而高于临限电压Vth，因此比较器601会 输出高电平的第三比较信号至缓冲放大模块603的节点N5。此时，晶体管620、 624和640会被截止，而晶体管622和634则转而导通，并且晶体管622会产生工 作电流id2而对电容626充电。因此，N2的电压电平就会从Vb3幵始慢慢上升。另 夕卜，由于晶体管634导通，因此在导通的瞬间，节点N7的电压电平会上拉到vb3， 并且随着节点N6的电压电平的上升而上升，而得节点N6的节点电压VN6和节点 N7的节点电压V^可以表示为
VN6=VN7=VB3+ID2Xt4/C2
其中t4为第R列扫描信号，也就是扫描信号V4大于临限电压Vth的时间，而 C2为电容626的电容值。
在时间区间T6中，扫描信号V4又会回到低电平而低于临限电压Vth，因此比 较器601会输出低电平的第三比较信号到缓冲放大模块603的节点N5。此时，晶体管622和634会被截止，而晶体管620、 624和640则转而被导通。因此，节点 N6的电压电平又会回到VB3，而节点N7的电压电平则会维持。另外，由于晶体管 640会导通，因此节点N8的电压电平会瞬间提升，而节点N8之节点电压V^可 以用以下数学式来表示
VN8 = VN7=VB3+ID2Xt4/C2
同样地，运算放大器630也可以一低增益放大器，其具有增益值A2。另外， 运算放大器630的正输入端耦接节点N4，而负输入端则接收电压信号VB3。藉此， 运算放大器630就可以依据节点N4的电压电平和电压信号VB3而输出运算信号 V5，其可以表示为
V5 =A2 X [( VB3+ID2 X t4/C2)- VB3]= (A2 XID2/C2) X t4 (2)
图8绘示为依照本发明的一较佳实施例的一种运算单元的电路图，可以适用 于图3的运算单元317。运算单元800包括运算放大器803和比较器805，其中， 运算放大器803的正输入端可以接收运算信号V5，负输入端则可以接收运算信号 V3。藉此，运算放大器803就可以输出运算信号V6。
在本实施例中，由于运算放大器803为高增益放大器(high gain amplifier),因 此，会产生虚短路的效应，使得正输入端和负输入端的电位大致上相等，即式(l) 和式(2)会相等，因此可以得到以下的数学式
V3= V5= (Al XID1/C1) *t3= (A2XID2/C2) *t4 (3)
由式(3)，可推得t4二t3，其中周期t3为不包含控制信号OE的使能时间，而 周期t4则包含控制信号0E的使能时间。当周期t4等于周期t3时，则表示扫描线 上的等效电容和等效电阻有足够的时间放电，因此相邻二列的扫描信号不会重复被 使能。
此外，本实施例的比较器805为脉宽调制比较器。其正输入端耦接比较器803 的输出端，用以接收运算信号V6，而比较器805的负输入端则可以接收三角波信 号Va。因此，在一时间内，当运算信号V6的电压电平大于三角波信号的电压电平 时，则比较器805可以输出高电压电平的控制信号OE。相对地，当运算信号V6 的电压电平小于三角波信号的电压电平时，则比较器805就会输出低电压电平的控 制信号OE。
图9绘示为依照本发明的一较佳实施例的一种平面显示器的控制方法的步骤流程图。请参照图9，在此对于上述的说明再作一整理，本发明的平面显示器具有
N条扫描线，其中N为正整数，而平面显示器的控制步骤包括循环产生第一扫描 信号和第二扫描信号(步骤S901)。
第一扫描信号为使能N条扫描线中的第M条及第M+l条扫描线上的扫描信 号，而第二扫描信号则使能除了第M条及第M+1条扫描线之外的任一扫描线上的 扫描信号。在本实施例中，第M条及第M+1条扫描线可以是显示面板的最后两条 扫描线，且M为小于N的正整数。
接着，撷取一设定时间(步骤S903)，并以每隔一设定时间来使能第二扫描信 号(步骤S905)，且当第二扫描信号被使能时，仅有一条扫描线会被使能。而设定时 间的选取方式为当第M条扫描线的扫描信号的电平大于临限电压时，就开始计时， 直到第M+1条扫描线的扫描信号的电平大于临限电压所经过的时间，此段时间为 本实施例的设定时间。此外，临限电压为使能每一条扫描线所需的最低电压。
综上所述，通过缓冲放大模块和运算单元产生一控制信号，而依据控制信号来 调整第二扫描信号的使能周期，使得在一设定时间内，第二扫描信号仅使能一扫描 信号。因此，本发明的显示器解决了扫描线上的RC延迟所造成的影响。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何熟习此 技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明 的保护范围当以权利要求所界定的为准。
权利要求
1. 一种信号控制电路，适于控制一显示面板，在该显示面板上依序配置多条扫描线，用以分别对应接收一扫描信号，而该信号控制电路包括一第一比较反馈单元，耦接该些扫描线其中两个，用以接收对应的扫描信号，并输出一第一运算信号；一第二比较反馈单元，耦接该第一比较反馈单元所耦接扫描线之外的该些扫描线其中之一，用以接收对应的扫描信号，并输出一第二运算信号；以及一运算单元，接收该第一运算信号和该第二运算信号，以每隔一预设时间而决定是否使能一控制信号，其中当该控制信号被使能时，则该些扫描信号其中之一被使能。
2. 如权利要求1所述的信号控制电路，其特征在于，该第一比较反馈单元耦 接该些扫描线的最后两列。
3. 如权利要求1所述的信号控制电路，其特征在于，该控制信号使能该第二 比较反馈单元所耦接的该扫描线上的扫描信号。
4.如权利要求1所述的信号控制电路，其特征在于，该第一比较反馈单元包括一逻辑电路，用以接收该些扫描信号其中两个，并输出一逻辑信号；以及一缓冲放大模块，耦接该逻辑电路，用以接收该逻辑信号，并产生该第一运 算信号。
5.如权利要求4所述的信号控制电路，其特征在于，该逻辑电路包括一第一比较器，其正输入端接收该些扫描信号其中之一，而其负输入端则接收一临限电压，并输出一第一比较信号；一第二比较器，其正输入端相对于该第一比较器而接收该些扫描信号的另一， 而其负输入端则接收该临限电压，并输出一第二比较信号；一反向器，耦接该第二比较器的输出端，以输出反向的第二比较信号；以及 一与门，依据该第一比较信号和该反向的第二比较信号，而输出该逻辑信号 至该缓冲放大模块。
6.如权利要求4所述的信号控制电路，其特征在于，该缓冲放大模块包括 一第一晶体管，其第一源/漏极端接收一电压源，而其栅极端则接收该逻辑信号；一第二晶体管，其第一源/漏极端和第二源/漏极端分别接收一电压信号和该电压源，而其栅极端则耦接该第一晶体管的栅极端；一第三晶体管，其第一源/漏极端用以接收该电压信号，而其栅极端和第二源/漏极端则分别耦接该第一晶体管的栅极端和第二源/漏极端；一第一电容，其一端耦接该第一晶体管的第二源/漏极端，而该第一电容的另一端则接地；一第一运算放大器，其正输入端耦接该第一晶体管的第二源/漏极端，而其负 输入端则接收该电压信号；以及一缓冲放大电路，配置于该第一晶体管和该第一运算放大器之间，用以延迟信 号传递时间。
7. 如权利要求6所述的信号控制电路，其特征在于，该第一运算放大器为低增 益放大器。
8. 如权利要求6所述的信号控制电路，其特征在于，该第一晶体管为NMOS 晶体管，而该第二晶体管和该第三晶体管为PMOS晶体管。
9. 如权利要求6所述的信号控制电路，其特征在于，该缓冲放大电路包括一第一缓冲放大器，其负输入端和输出端彼此耦接，而其正输入端则耦接该 第一晶体管的第二源/漏极端；一第四晶体管，其栅极端和第一源/漏极端分别耦接至该第一晶体管之栅极端和该第一缓冲放大器的输出端；一第二电容，其一端耦接该第四晶体管的第二源/漏极端，而另一端则接地；一第二缓冲放大器，其负输入端和输出端彼此耦接，而其正输出端耦接该第 四晶体管的第二源/漏极端。一第五晶体管，其栅极端耦接至该第一晶体管的栅极端，而该第五晶体管的 第一源/漏极端则耦接该第二缓冲放大器的输出端；以及一第三电容，其一端耦接该第五晶体管的第二源/漏极端，另一端则接地。
10. 如权利要求9所述的信号控制电路，其特征在于，该第四晶体管为NMOS 晶体管，而该第五晶体管为PMOS晶体管。
11. 如权利要求l所述的信号控制电路，其特征在于，该第二比较反馈单元包括一第三比较器，其正输入端用以接收该第一比较反馈单元所耦接扫描信号之 外的该些扫描信号其中之一，而其负输入端用以接收一临限电压，并输出一第三比 较信号；一缓冲放大模块，耦接该第三比较器，用以接收该第三比较信号，并产生该 第二运算信号。
12. 如权利要求1所述的信号控制电路，其特征在于，该运算单元包括 一第二运算放大器，其正输入端和负输入端分别接收该第二运算信号和该第一运算信号，并输出一第三运算信号；以及一比较器，其正输入端用以接收该第三运算信号，而其负输入端则接收一三 角波信号，并输出该控制信号。
13. 如权利要求12所述的信号控制电路，其特征在于，该第二运算放大器为 高增益放大器。
14. 如权利要求12所述的信号控制电路，其特征在于，该比较器为脉宽调制 比较器。
全文摘要
本发明公开了一种平面显示器，包括显示面板、扫描驱动电路以及控制单元。其中，显示面板具有多条扫描线，而扫描驱动电路产生第一扫描信号和第二扫描信号，用以使能部分的扫描线。此外，控制单元会依据这些扫描信号，在每隔一设定时间使能一控制信号。
文档编号G09G3/20GK101430850SQ20071016696
公开日2009年5月13日 申请日期2007年11月8日 优先权日2007年11月8日
发明者方毓杰, 杜长庆 申请人:中华映管股份有限公司
最新回复(0)