像素电路及其驱动方法
专利名称：像素电路及其驱动方法
技术领域：
本发明涉及一种像素电路的电路及其所应用的驱动方法，尤其涉及一种具有五个晶体管及二个电容的像素电路及驱动像素电路方法的描述。
背景技术：
有机发光二极管(Organic Light Emitting Diode, OLED)依驱动方式可分为无源式矩阵驱动(Passive Matrix 0LED，PM0LED)与有源式矩阵驱动(Active Matrix OLED, AM0LED)两种。PMOLED是当数据未写入时并不发光，只在数据写入期间发光。这种驱动方式结构简单、成本较低、较容易设计，早期的技术人员均朝此技术发展。但是因为驱动方式的原因，当发展大尺寸显示器时耗电量大、寿命短的问题相当严重。主要应用于中小尺寸的显不器。AMOLED与PMOLED最大的差异在于每一像素均有一电容储存数据，让每一像素均维持在发光状态。由于AMOLED耗电量明显小于PM0LED，加上其驱动方式适合发展大尺寸与高解析度的显示器，使得AMOLED成为未来发展的主要方向。虽然AMOLED具有省电、适合大尺寸与全彩化的应用，但是却也延伸出许多设计上的问题。例如OLED或作为开关或驱动元件之用的薄膜晶体管(Thin Film Transistor, TFT)的材料特性的变异与材料老化程度不同而造成面板显示的不均勻就是一个相当严重的问题。过去也已经有许多相关的文献提出不同的补偿电路来改善这方面的问题，主要分为电压式与电流式两种方法。承上所述，以现有的技术可知，以电压式方式作为补偿电路虽能使TFT的临界电压(threshold voltage, Vth)作补偿，但仍存有过于复杂、控制波形制作不易、使用元件偏多的问题。相较之下，电流式方式作为补偿电路虽然可以让流过OLED的电流与元件特性无关，但以电流作为数据输入的格式精准度不如电压源，而且在低灰阶时会有电容充放电时间过长的问题。况且，不佳地，当面板内的像素电路使用时间分割(Temporal Division)的3D显示时，会需要以高速切换画面，此时过高的帧率(Frame rate)可能反而限制了上述二种电路的补偿效果进而压缩能用于写入数据电压的时间，见于图1所示。其中，IH表示的是一个像素电路每次被使能的时间(也可视为是一条横向扫描线每次被打开的时间)。依照现有的补偿技术，在IH的时间内必须做到重置数据、补偿临界电压(Vth)以及写入数据等三种操作，一旦帧率过高，那么能用在写入数据的时间就会极其有限。然而，一个显示面板需要维持某个限度的数据写入时间才能正常写入数据并进行显示，所以上述写入数据时间受限的问题将导致面板的最高帧率受到很大地限制。因此，如何在AMOLED内提出一种像素电路来改善上述所提及的缺点应是重要的。 发明内容
本发明的目的就是在提供一种对提出五个晶体管及二个电容(简称5T2C)的像素电路，除了可补偿驱动OLED的驱动晶体管的临界电压Vth变异以外，同时也适用于高速操作的驱动方法。本发明的又一目的是提供一种驱动方法，适用于具五个晶体管及二个电容的像素电路，驱动方法为提供多个控制信号及栅极信号至像素电路以对前述晶体管分别地进行导通或关闭的动作，使得前述晶体管的驱动晶体管的控制端于数据写入期间的全部时段均接收数据电压。本发明的再一目的是提供一种驱动方法，在此驱动方法中，提供多个控制信号及栅极信号至像素电路，以使像素电路在栅极信号使能之前进行数据重置与电压补偿等非数据写入的操作。本发明提出一种像素电路，包含第一开关、第二开关、第三开关、第四开关、驱动晶体管、第一电容以及第二电容，其中，每一开关及驱动晶体管均具有第一端、第二端及决定第一端及第二端是否导通的控制端，且第一开关的第一端接收一数据电压，第一开关的第二端、第三开关的第二端及第一电容的一端与驱动晶体管的控制端电性连接于一第一节点，第二开关的第一端接收第一电源电压，第四开关的第一端与第二电容的一端共同地接收第二电源电压、第四开关的第二端与驱动晶体管的第一端电性连接，第二开关的第二端、 第一电容的另一端及驱动晶体管的第二端与第二电容的另一端电性连接。本发明提出一种驱动方法，适用于上述像素电路。此驱动方法包含于像素电路处于数据写入期间时，提供第一控制信号至第一开关的控制端借以导通第一开关，以及将第二、第三及第四控制信号分别地提供至第二、第三及第四开关的控制端借以关闭第二、第三及第四开关，使得驱动晶体管的控制端于数据写入期间的全部时段均接收数据电压。本发明提出一种驱动像素电路的方法，适用于驱动发光元件的像素电路中，此方法包含将多个控制信号及栅极信号分别地提供至像素电路，调整控制信号的使能状态并保持栅极信号为不使能，使得像素电路的数据重置并得到电压补偿效果，以及使能栅极信号以使像素电路处于数据写入期间，并在数据写入期间将数据电压提供至像素电路以改变用于驱动发光元件的驱动晶体管的端点电压。本发明因采用一种具有五个晶体管及二个电容的像素电路及驱动像素电路方法。 借由将前述像素电路及驱动方法应用于AMOLED时，本发明的像素电路在数据写入期间的全部时段均接收数据电压，能提高实现高速的帧率(high frame rate driving)技术的可行性。为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举优选实施例， 并配合所附附图，作详细说明如下。
图1示出公知像素电路于数据写入期间，像素电路接收数据电压的所需时间的波形图。图2A示出为本发明的像素电路的电路结构。图2B示出为本发明的像素电路驱动OLED的电路结构。图3示出本发明的像素电路于重置期间(Reset)的电路状态。
图4示出本发明的像素电路的控制信号进入重置期间的时序图。图5示出本发明的像素电路于补偿期间的电路状态。图6示出本发明的像素电路的控制信号进入补偿期间(Compensation)的时序图。图7示出本发明的像素电路于数据写入的电路状态。图8示出本发明的像素电路的控制信号进入数据写入时序图。图9示出本发明的像素电路于OLED发光的电路状态。图10示出本发明的像素电路的控制信号进入OLED发光时序图。图11示出本发明的像素电路于数据写入期间，像素电路接收数据电压的所需的时间的波形图。
其中，附图标记说明如下 1 像素电路
11:第— 112 第:
12第二 122 第:
13第三 132 第:
端
-开关111:第一端二端113 控制端 开关121 第一端二端123 控制端 开关131 第一端二端133 控制端 14:第四开关141 第一端 142 第二端143 控制端 15 驱动晶体管151 第 152 第二端153 控制端 电容161 —端一端
.电容171 —端
一端
DmD^D^D^ 时序期间
E 有机发光二极管
nl :第一节点n2 :第二节点
V1 V3 第一电源电压至第J
Vdata 数据电压
Vref 参考电压
Gl [n]第一控制信号G2[n]
G3[n]第三控制信号G4[n]
16第— 162 另-
17第二 172 另-电源电压第二控制信号 第四控制信号
具体实施例方式
有机发光二极管(Organic Light Emitting Diode，0LED)所表现出的亮度是由流过的电流大小所决定的。而对有源式矩阵驱动(Active Matrix OLED, AM0LED)来说，流过 OLED的电流是由驱动的薄膜晶体管(Thin Film Transistor,TFT)所决定。因此只要是与 TFT或OLED相关的因素，都可能会影响到AMOLED的显示品质。
因而，本发明提供一种像素电路及其驱动方法以解决上述所提及的缺点。如图2A，为本发明的像素电路的内部电路，其中像素电路1包含第一开关11、第二开关12、第三开关13、第四开关14、驱动晶体管15、第一电容16及第二电容17，其中，每一开关11 14及驱动晶体管15均具有第一端、第二端及决定第一端及第二端是否导通的控制端。对于上述像素电路1较详细的端点连接描述为第一开关11的第一端111接收数据电压Vdata。第一开关11的第二端112、第三开关13的第二端132及第一电容16的一端161与驱动晶体管15的控制端153电性连接于第一节点nl。第二开关12的第一端121接收第一电源电压义。第四开关14的第一端141 与第二电容17的一端171共同地接收第二电源电压V2。第四开关14的第二端142与驱动晶体管15的第一端151电性连接。第二开关12的第二端122、第一电容16的另一端162 及驱动晶体管15的第二端152与第二电容17的另一端172电性连接第三电源电压V3。如图2B，为本发明中像素电路1如驱动OLED (其中OLED的元件编号为Ε)此类型的发光元件的电路结构，其连接方式为OLED E的阳极(anode)与第一电容16的另一端162、 第二电容17的另一端172及驱动晶体管15的第二端152共同地连接在一起及OLED E的阴极(cathode)连接第三电源电压V3。而本发明的像素电路1对于上述第一开关至第四开关11 14与驱动晶体管15较佳的选择为第一开关至第四开关11 14均是P型薄膜晶体管，或是第一开关至第四开关 11 14及驱动晶体管15均是N型薄膜晶体管。且第一电源电压V1、第二电源电压V2及第三电源电压V3的电压值均不相同。承上所述，作为每一开关11 14的用的P型薄膜晶体管或是N型薄膜晶体管，以及驱动晶体管15所采用的N型薄膜晶体管被导通(turn on)或被关闭(turn off)的条件已为本领域普通技术人员均知，故在此不再提及。基于本发明的像素电路1的电路架构，本发明提出一种驱动方法描述像素电路1 内的第一开关至第四开关11 14及驱动晶体管15被导通或被关闭的过程。以下为本发明的驱动方法的描述，并请一并同时参阅图3及图4，其中，图3为本发明的像素电路1于重置期间(Reset)的电路状态，图4则为本发明的像素电路1的控制信号进入重置期间的时序图。于图4中在〔Dn_3〕时序期间，提供逻辑为低状态的第一控制信号Gl [η]至第一开关 11的控制端113，并提供逻辑为低状态的第四控制信号G4 [η]至第四开关14的控制端143， 借以分别地关闭第一开关11及第四开关14 ；及提供逻辑为高状态的第二控制信号G2[n] 至第二开关12的控制端123，并提供逻辑为高状态的第三控制信号G3 [η]至第三开关13的控制端133，借以分别地导通第二开关12及第三开关13。此时，施加参考电压Vref至第三开关13的第一端131之后，以N型薄膜晶体管为例的驱动晶体管15的控制端(栅极)153 电压被设为Vref，及驱动晶体管15的第二端(源极)152电压设被为V3时，使得像素电路1 处于重置期间而让像素电路1在做下一阶段的补偿动作时不会受到上一画面的影响。在像素电路1处于重置期间之后，请一并同时参阅图5及图6，其中，图5为本发明的像素电路1于补偿期间(Compensation)的电路状态及图6为本发明的像素电路1的控制信号进入补偿期间的时序图。于图6中在〔Dn_2〕至⑷㈣〕时序期间，将提供逻辑为低状态的第一控制信号Gl[n]至第一开关11的控制端113及将提供逻辑为低状态的第二控制信号G2[n]提供至第二开关12的控制端123，借以分别地关闭第一开关11及第二开关12 ；且，将逻辑为高状态的第三控制信号G3[n]提供至第三开关13的控制端133及将逻辑为高状态的第四控制信号 G4[n]至第四开关14的控制端143，借以分别地导通第三开关13及第四开关14。之后，第四开关14的第一端141与第二电容17的一端171共同地接收第二电源电压V2以对驱动晶体管15的第二端(源极)152(此时，源极电压原为V3)进行充电，直至驱动晶体管15的控制端153(此时，栅极电压仍为V,ef)电压与驱动晶体管15的第二端(源极)152电压二者电压值相差为驱动晶体管15的临界电压(threshold voltage, VTH)而导致驱动晶体管15 处于截止(cut-off)状态。此时，第一电容16用于储存驱动晶体管15的临界电压Vth，使得像素电路1处于补偿期间。在像素电路1处于补偿期间之后，请一并同时参阅图7及图8，其中，图7为本发明的像素电路1于数据写入的电路状态及图8为本发明的像素电路1的控制信号进入数据写入时序图。于图8中在〔DJ时序期间，将提供逻辑为高状态的第一控制信号Gl[n]至第一开关11的控制端113借以导通第一开关11，并将逻辑为低状态的第二控制信号G2[n]、第三控制信号G3[n]及第四控制信号G4[n]分别地提供至第二开关12的控制端123、第三开关 13的控制端133及第四开关14的控制端143，借以关闭第二开关12、第三开关13及第四开关14。此时，当第二开关12至第四开关14处于关闭状态及第一开关11处于导通状态， 数据电压Vdata被输入至驱动晶体管15的控制端(栅极)153，使得驱动晶体管15的控制端 (栅极)153电压自原先的VMf改变为Vdata。换言之，于像素电路1于数据写入期间的全部时段，驱动晶体管15的控制端153均接收数据电压Vdata。需注意地，由第一电容16的另一端162、第二电容17的另一端172及驱动晶
体管15的第二端152共同地连接的第二节点n2的电压为Vref_VTH+dV，其中前述dV为 Cl
—(Vdata-Vref)，也就是驱动晶体管15的第二端152(源极)电压为V,ef_VTH+dV，其中Cl C1+C2
代表第一电容16的电容值，C2则代表第二电容17的电容值。最后，在像素电路1处于数据写入之后，请一并同时参阅图9及图10，其中，图9为本发明的像素电路1于使OLED发光的电路状态及图10为本发明的像素电路1的控制信号进入OLED发光时序图。于图10中在〔0 +1〕至〔Dn+4〕时序期间，提供逻辑为低状态的第一控制信号Gl[n]至第一开关11的控制端113、提供逻辑为低状态的第二控制信号G2[n]至第二开关12的控制端123及提供逻辑为低状态的第三控制信号G3[n]至第三开关13的控制端133，借以关闭第一开关11、第二开关12及第三开关13。及提供逻辑为高状态的第四控制信号G4[n]至第四开关14的控制端143借以导通第一开关11。此时，当第一开关11至第三开关13处于关闭状态及第四开关1处于导通状态，驱动晶体管15的控制端(栅极)153呈浮接(floating) 状态。此时，驱动晶体管15的控制端(栅极)153的电压为Ve = Vdata+V3+V0LED-Vref+VTH-dV, 其中为OLED元件的两端点的跨压。及驱动晶体管15的第二端(源极)152电压为Vs =V3+VMD，所以可以推论此时流过OLED的电流值Imd，如式1所示Ioled = K(Vgs-Vth)2 = K (Vdata+V3+V0LED-Vref+VTH-dV-V3-Voled-Vth) 2 =K(Vdata-Vref-dV)2...式 1由式1可知，流过OLED的电流值Imd已与驱动晶体管15的Vth无关，且当OLED因长时间操作而发生跨压上升、发光效率下降的情形时，像素电路1会产生较大的电流Imd来补偿发光效率下降的缺点。基于前述像素电路1的驱动方法的描述，本发明提出一种驱动像素电路的方法， 适用于驱动如OLED此类型的发光元件。首先，此驱动像素电路的方法为描述本发明的图4 对于像素电路1的控制信号进入重置期间的时序图。及，描述本发明的图6对于像素电路1 的控制信号进入补偿期间的时序图。最后，描述本发明的图8对于像素电路1的控制信号进入数据写入时序图。于图4中在〔Dn_3〕时序期间，将多个控制信号及栅极信号Gl[n]分别地提供至像素电路1，其中多个控制信号至少包含第一控制信号G2[n]、第二控制信号G3[n]及第三控制信号G4[n]。承上，调整第一控制信号G2[n]、第二控制信号G3[n]及第三控制信号G4[n]的使能状态并保持栅极信号Gl [η]为不使能，使得像素电路1进入重置期间，其中调整前述控制信号的使能状态及保持栅极信号Gl [η]为不使能。也是，设定第一控制信号G2 [η]及第二控制信号G3[n]在逻辑高状态为被使能，且第三控制信号G4[n]及栅极信号Gl [η]在逻辑低状态为不使能。于图6中在〔Dn_2〕至〔Dn_J时序期间，设定第一控制信号G2[n]在逻辑低状态不使能及并保持栅极信号Gl [η]在逻辑低状态为不使能，且第二控制信号G3[n]及第三控制信号G4[n]在逻辑高状态为被使能，以使得像素电路1处于补偿期间。于图8中在〔1\〕时序期间，设定第一控制信号G2[n]、第二控制信号G3[n]及第三控制信号G4[n]在逻辑低状态不使能，且栅极信号Gl [η]在逻辑高状态被使能，以使像素电路1处于数据写入期间，并在数据写入期间将数据电压Vdata提供至像素电路1以改变用于驱动发光元件的驱动晶体管15的端点电压。综上所述，在本发明提供一种具有五个晶体管及二个电容的像素电路及驱动像素电路方法的描述。借由前述像素电路及驱动方法应用于AMOLED时，从图11可知，本发明的像素电路在数据写入期间的全部时段均接收数据电压，能提高实现高速的帧率(high frame rate driving)技术的可行性。虽然本发明已以优选实施例披露如上，然其并非用以限定本发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视所附的权利要求所界定的范围为准。
权利要求
1.一种像素电路，包含一第一开关； 一第二开关； 一第三开关； 一第四开关； 一驱动晶体管； 一第一电容；以及一第二电容，其中，每一所述开关及该驱动晶体管均具有一第一端、一第二端及一决定该第一端及该第二端是否导通的控制端，且该第一开关的第一端接收一数据电压，该第一开关的第二端、该第三开关的第二端及该第一电容的一端与该驱动晶体管的控制端电性连接于一第一节点，该第二开关的第一端接收一第一电源电压，该第四开关的第一端与该第二电容的一端共同地接收一第二电源电压、该第四开关的第二端与该驱动晶体管的第一端电性连接， 该第二开关的第二端、该第一电容的另一端及该驱动晶体管的第二端与该第二电容的另一端电性。
2.如权利要求1所述的像素电路，其中该第一、该第二、该第三及该第四开关均是P型薄膜晶体管。
3.如权利要求1所述的像素电路，其中该第一、该第二、该第三、该第四开关及该驱动晶体管均是N型薄膜晶体管。
4.如权利要求1所述的像素电路，其中该第一、该第二及该第三电源电压均不相同。
5.一种驱动方法，适用如权利要求1的像素电路，该驱动方法包含 于该像素电路处于一数据写入期间时，提供一第一控制信号至该第一开关的控制端借以导通该第一开关；以及将一第二、一第三及一第四控制信号分别地提供至该第二、该第三及该第四开关的控制端借以关闭该第二、该第三及该第四开关，使得该驱动晶体管的控制端于该数据写入期间的全部时段均接收该数据电压。
6.如权利要求5所述的驱动方法，其中于该像素电路处于一数据写入期间之前，该驱动方法进一步包含将该第一及该第四控制信号分别地提供至该第一及该第四开关的控制端，借以关闭该第一及该第四开关；以及将该第二及该第三控制信号分别地提供至该第二及该第三开关的控制端，借以导通该第二及该第三开关，使得该像素电路处于一重置期间。
7.如权利要求6所述的驱动方法，其中于该像素电路处于该重置期间之后，且处于该数据写入期间之前，该驱动方法进一步包含将该第一及该第二控制信号分别地提供至该第一及该第二开关的控制端，借以关闭该第一及该第二开关；以及将逻辑为低状态的该第三及该第四控制信号分别地提供至该第三及该第四开关的控制端，借以导通该第三及该第四开关，使得该像素电路处于一补偿期间。
8.—种驱动像素电路的方法，适用于驱动一发光元件的一像素电路中，该方法包含将多个控制信号及一栅极信号分别地提供至该像素电路；调整所述多个控制信号的使能状态并保持该栅极信号为不使能，使得该像素电路的数据重置并得到电压补偿效果；以及使能该栅极信号以使该像素电路处于一数据写入期间，并在该数据写入期间将一数据电压提供至该像素电路以改变用于驱动该发光元件的一驱动晶体管的端点电压。
9.如权利要求8所述的方法，其中所述多个控制信号至少包含一第一、一第二及一第三控制信号，且该第一、该第二及该第三控制信号在逻辑低状态时为使能，而该栅极信号则在逻辑高状态时为使能。
10.如权利要求8所述的方法，其中调整所述多个控制信号的使能状态并保持该栅极信号为不使能，使得该像素电路的数据重置并得到电压补偿效果时，包含将一第一、一第二、一第三控制信号及该栅极信号分别地提供至该像素电路后，设定该第一及该第二控制信号为被使能，且该第三控制信号及该栅极信号为不使能，以使得该像素电路处于一重置期间。
11.如权利要求10所述的方法，其中调整所述多个控制信号的使能状态并保持该栅极信号为不使能，使得该像素电路的数据重置并得到电压补偿效果时，包含在该重置期间与该数据写入期间之间，设定该第一控制信号及该栅极信号为不使能， 且该第二及该第三控制信号为被使能，以使得该像素电路处于一补偿期间。
全文摘要
一种像素电路及其驱动方法，此像素电路包含五个晶体管及二个电容。其驱动方法为将三个控制信号及栅极信号分别地提供至像素电路，并调整前述控制信号的使能状态并保持栅极信号为不使能，使得像素电路的数据重置并得到电压补偿效果，以及使能栅极信号以使像素电路处于数据写入期间，并在数据写入期间将数据电压提供至像素电路以改变用于驱动发光元件的驱动晶体管的端点电压。本发明的像素电路在数据写入期间的全部时段均接收数据电压，能提高实现高速的帧率技术的可行性。
文档编号G09G3/32GK102436793SQ20111039659
公开日2012年5月2日 申请日期2011年11月29日 优先权日2011年11月18日
发明者李允翔, 蔡宗廷 申请人:友达光电股份有限公司
技术领域：
本发明涉及一种像素电路的电路及其所应用的驱动方法，尤其涉及一种具有五个晶体管及二个电容的像素电路及驱动像素电路方法的描述。
背景技术：
有机发光二极管(Organic Light Emitting Diode, OLED)依驱动方式可分为无源式矩阵驱动(Passive Matrix 0LED，PM0LED)与有源式矩阵驱动(Active Matrix OLED, AM0LED)两种。PMOLED是当数据未写入时并不发光，只在数据写入期间发光。这种驱动方式结构简单、成本较低、较容易设计，早期的技术人员均朝此技术发展。但是因为驱动方式的原因，当发展大尺寸显示器时耗电量大、寿命短的问题相当严重。主要应用于中小尺寸的显不器。AMOLED与PMOLED最大的差异在于每一像素均有一电容储存数据，让每一像素均维持在发光状态。由于AMOLED耗电量明显小于PM0LED，加上其驱动方式适合发展大尺寸与高解析度的显示器，使得AMOLED成为未来发展的主要方向。虽然AMOLED具有省电、适合大尺寸与全彩化的应用，但是却也延伸出许多设计上的问题。例如OLED或作为开关或驱动元件之用的薄膜晶体管(Thin Film Transistor, TFT)的材料特性的变异与材料老化程度不同而造成面板显示的不均勻就是一个相当严重的问题。过去也已经有许多相关的文献提出不同的补偿电路来改善这方面的问题，主要分为电压式与电流式两种方法。承上所述，以现有的技术可知，以电压式方式作为补偿电路虽能使TFT的临界电压(threshold voltage, Vth)作补偿，但仍存有过于复杂、控制波形制作不易、使用元件偏多的问题。相较之下，电流式方式作为补偿电路虽然可以让流过OLED的电流与元件特性无关，但以电流作为数据输入的格式精准度不如电压源，而且在低灰阶时会有电容充放电时间过长的问题。况且，不佳地，当面板内的像素电路使用时间分割(Temporal Division)的3D显示时，会需要以高速切换画面，此时过高的帧率(Frame rate)可能反而限制了上述二种电路的补偿效果进而压缩能用于写入数据电压的时间，见于图1所示。其中，IH表示的是一个像素电路每次被使能的时间(也可视为是一条横向扫描线每次被打开的时间)。依照现有的补偿技术，在IH的时间内必须做到重置数据、补偿临界电压(Vth)以及写入数据等三种操作，一旦帧率过高，那么能用在写入数据的时间就会极其有限。然而，一个显示面板需要维持某个限度的数据写入时间才能正常写入数据并进行显示，所以上述写入数据时间受限的问题将导致面板的最高帧率受到很大地限制。因此，如何在AMOLED内提出一种像素电路来改善上述所提及的缺点应是重要的。 发明内容
本发明的目的就是在提供一种对提出五个晶体管及二个电容(简称5T2C)的像素电路，除了可补偿驱动OLED的驱动晶体管的临界电压Vth变异以外，同时也适用于高速操作的驱动方法。本发明的又一目的是提供一种驱动方法，适用于具五个晶体管及二个电容的像素电路，驱动方法为提供多个控制信号及栅极信号至像素电路以对前述晶体管分别地进行导通或关闭的动作，使得前述晶体管的驱动晶体管的控制端于数据写入期间的全部时段均接收数据电压。本发明的再一目的是提供一种驱动方法，在此驱动方法中，提供多个控制信号及栅极信号至像素电路，以使像素电路在栅极信号使能之前进行数据重置与电压补偿等非数据写入的操作。本发明提出一种像素电路，包含第一开关、第二开关、第三开关、第四开关、驱动晶体管、第一电容以及第二电容，其中，每一开关及驱动晶体管均具有第一端、第二端及决定第一端及第二端是否导通的控制端，且第一开关的第一端接收一数据电压，第一开关的第二端、第三开关的第二端及第一电容的一端与驱动晶体管的控制端电性连接于一第一节点，第二开关的第一端接收第一电源电压，第四开关的第一端与第二电容的一端共同地接收第二电源电压、第四开关的第二端与驱动晶体管的第一端电性连接，第二开关的第二端、 第一电容的另一端及驱动晶体管的第二端与第二电容的另一端电性连接。本发明提出一种驱动方法，适用于上述像素电路。此驱动方法包含于像素电路处于数据写入期间时，提供第一控制信号至第一开关的控制端借以导通第一开关，以及将第二、第三及第四控制信号分别地提供至第二、第三及第四开关的控制端借以关闭第二、第三及第四开关，使得驱动晶体管的控制端于数据写入期间的全部时段均接收数据电压。本发明提出一种驱动像素电路的方法，适用于驱动发光元件的像素电路中，此方法包含将多个控制信号及栅极信号分别地提供至像素电路，调整控制信号的使能状态并保持栅极信号为不使能，使得像素电路的数据重置并得到电压补偿效果，以及使能栅极信号以使像素电路处于数据写入期间，并在数据写入期间将数据电压提供至像素电路以改变用于驱动发光元件的驱动晶体管的端点电压。本发明因采用一种具有五个晶体管及二个电容的像素电路及驱动像素电路方法。 借由将前述像素电路及驱动方法应用于AMOLED时，本发明的像素电路在数据写入期间的全部时段均接收数据电压，能提高实现高速的帧率(high frame rate driving)技术的可行性。为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举优选实施例， 并配合所附附图，作详细说明如下。
图1示出公知像素电路于数据写入期间，像素电路接收数据电压的所需时间的波形图。图2A示出为本发明的像素电路的电路结构。图2B示出为本发明的像素电路驱动OLED的电路结构。图3示出本发明的像素电路于重置期间(Reset)的电路状态。
图4示出本发明的像素电路的控制信号进入重置期间的时序图。图5示出本发明的像素电路于补偿期间的电路状态。图6示出本发明的像素电路的控制信号进入补偿期间(Compensation)的时序图。图7示出本发明的像素电路于数据写入的电路状态。图8示出本发明的像素电路的控制信号进入数据写入时序图。图9示出本发明的像素电路于OLED发光的电路状态。图10示出本发明的像素电路的控制信号进入OLED发光时序图。图11示出本发明的像素电路于数据写入期间，像素电路接收数据电压的所需的时间的波形图。
其中，附图标记说明如下 1 像素电路
11:第— 112 第:
12第二 122 第:
13第三 132 第:
端
-开关111:第一端二端113 控制端 开关121 第一端二端123 控制端 开关131 第一端二端133 控制端 14:第四开关141 第一端 142 第二端143 控制端 15 驱动晶体管151 第 152 第二端153 控制端 电容161 —端一端
.电容171 —端
一端
DmD^D^D^ 时序期间
E 有机发光二极管
nl :第一节点n2 :第二节点
V1 V3 第一电源电压至第J
Vdata 数据电压
Vref 参考电压
Gl [n]第一控制信号G2[n]
G3[n]第三控制信号G4[n]
16第— 162 另-
17第二 172 另-电源电压第二控制信号 第四控制信号
具体实施例方式
有机发光二极管(Organic Light Emitting Diode，0LED)所表现出的亮度是由流过的电流大小所决定的。而对有源式矩阵驱动(Active Matrix OLED, AM0LED)来说，流过 OLED的电流是由驱动的薄膜晶体管(Thin Film Transistor,TFT)所决定。因此只要是与 TFT或OLED相关的因素，都可能会影响到AMOLED的显示品质。
因而，本发明提供一种像素电路及其驱动方法以解决上述所提及的缺点。如图2A，为本发明的像素电路的内部电路，其中像素电路1包含第一开关11、第二开关12、第三开关13、第四开关14、驱动晶体管15、第一电容16及第二电容17，其中，每一开关11 14及驱动晶体管15均具有第一端、第二端及决定第一端及第二端是否导通的控制端。对于上述像素电路1较详细的端点连接描述为第一开关11的第一端111接收数据电压Vdata。第一开关11的第二端112、第三开关13的第二端132及第一电容16的一端161与驱动晶体管15的控制端153电性连接于第一节点nl。第二开关12的第一端121接收第一电源电压义。第四开关14的第一端141 与第二电容17的一端171共同地接收第二电源电压V2。第四开关14的第二端142与驱动晶体管15的第一端151电性连接。第二开关12的第二端122、第一电容16的另一端162 及驱动晶体管15的第二端152与第二电容17的另一端172电性连接第三电源电压V3。如图2B，为本发明中像素电路1如驱动OLED (其中OLED的元件编号为Ε)此类型的发光元件的电路结构，其连接方式为OLED E的阳极(anode)与第一电容16的另一端162、 第二电容17的另一端172及驱动晶体管15的第二端152共同地连接在一起及OLED E的阴极(cathode)连接第三电源电压V3。而本发明的像素电路1对于上述第一开关至第四开关11 14与驱动晶体管15较佳的选择为第一开关至第四开关11 14均是P型薄膜晶体管，或是第一开关至第四开关 11 14及驱动晶体管15均是N型薄膜晶体管。且第一电源电压V1、第二电源电压V2及第三电源电压V3的电压值均不相同。承上所述，作为每一开关11 14的用的P型薄膜晶体管或是N型薄膜晶体管，以及驱动晶体管15所采用的N型薄膜晶体管被导通(turn on)或被关闭(turn off)的条件已为本领域普通技术人员均知，故在此不再提及。基于本发明的像素电路1的电路架构，本发明提出一种驱动方法描述像素电路1 内的第一开关至第四开关11 14及驱动晶体管15被导通或被关闭的过程。以下为本发明的驱动方法的描述，并请一并同时参阅图3及图4，其中，图3为本发明的像素电路1于重置期间(Reset)的电路状态，图4则为本发明的像素电路1的控制信号进入重置期间的时序图。于图4中在〔Dn_3〕时序期间，提供逻辑为低状态的第一控制信号Gl [η]至第一开关 11的控制端113，并提供逻辑为低状态的第四控制信号G4 [η]至第四开关14的控制端143， 借以分别地关闭第一开关11及第四开关14 ；及提供逻辑为高状态的第二控制信号G2[n] 至第二开关12的控制端123，并提供逻辑为高状态的第三控制信号G3 [η]至第三开关13的控制端133，借以分别地导通第二开关12及第三开关13。此时，施加参考电压Vref至第三开关13的第一端131之后，以N型薄膜晶体管为例的驱动晶体管15的控制端(栅极)153 电压被设为Vref，及驱动晶体管15的第二端(源极)152电压设被为V3时，使得像素电路1 处于重置期间而让像素电路1在做下一阶段的补偿动作时不会受到上一画面的影响。在像素电路1处于重置期间之后，请一并同时参阅图5及图6，其中，图5为本发明的像素电路1于补偿期间(Compensation)的电路状态及图6为本发明的像素电路1的控制信号进入补偿期间的时序图。于图6中在〔Dn_2〕至⑷㈣〕时序期间，将提供逻辑为低状态的第一控制信号Gl[n]至第一开关11的控制端113及将提供逻辑为低状态的第二控制信号G2[n]提供至第二开关12的控制端123，借以分别地关闭第一开关11及第二开关12 ；且，将逻辑为高状态的第三控制信号G3[n]提供至第三开关13的控制端133及将逻辑为高状态的第四控制信号 G4[n]至第四开关14的控制端143，借以分别地导通第三开关13及第四开关14。之后，第四开关14的第一端141与第二电容17的一端171共同地接收第二电源电压V2以对驱动晶体管15的第二端(源极)152(此时，源极电压原为V3)进行充电，直至驱动晶体管15的控制端153(此时，栅极电压仍为V,ef)电压与驱动晶体管15的第二端(源极)152电压二者电压值相差为驱动晶体管15的临界电压(threshold voltage, VTH)而导致驱动晶体管15 处于截止(cut-off)状态。此时，第一电容16用于储存驱动晶体管15的临界电压Vth，使得像素电路1处于补偿期间。在像素电路1处于补偿期间之后，请一并同时参阅图7及图8，其中，图7为本发明的像素电路1于数据写入的电路状态及图8为本发明的像素电路1的控制信号进入数据写入时序图。于图8中在〔DJ时序期间，将提供逻辑为高状态的第一控制信号Gl[n]至第一开关11的控制端113借以导通第一开关11，并将逻辑为低状态的第二控制信号G2[n]、第三控制信号G3[n]及第四控制信号G4[n]分别地提供至第二开关12的控制端123、第三开关 13的控制端133及第四开关14的控制端143，借以关闭第二开关12、第三开关13及第四开关14。此时，当第二开关12至第四开关14处于关闭状态及第一开关11处于导通状态， 数据电压Vdata被输入至驱动晶体管15的控制端(栅极)153，使得驱动晶体管15的控制端 (栅极)153电压自原先的VMf改变为Vdata。换言之，于像素电路1于数据写入期间的全部时段，驱动晶体管15的控制端153均接收数据电压Vdata。需注意地，由第一电容16的另一端162、第二电容17的另一端172及驱动晶
体管15的第二端152共同地连接的第二节点n2的电压为Vref_VTH+dV，其中前述dV为 Cl
—(Vdata-Vref)，也就是驱动晶体管15的第二端152(源极)电压为V,ef_VTH+dV，其中Cl C1+C2
代表第一电容16的电容值，C2则代表第二电容17的电容值。最后，在像素电路1处于数据写入之后，请一并同时参阅图9及图10，其中，图9为本发明的像素电路1于使OLED发光的电路状态及图10为本发明的像素电路1的控制信号进入OLED发光时序图。于图10中在〔0 +1〕至〔Dn+4〕时序期间，提供逻辑为低状态的第一控制信号Gl[n]至第一开关11的控制端113、提供逻辑为低状态的第二控制信号G2[n]至第二开关12的控制端123及提供逻辑为低状态的第三控制信号G3[n]至第三开关13的控制端133，借以关闭第一开关11、第二开关12及第三开关13。及提供逻辑为高状态的第四控制信号G4[n]至第四开关14的控制端143借以导通第一开关11。此时，当第一开关11至第三开关13处于关闭状态及第四开关1处于导通状态，驱动晶体管15的控制端(栅极)153呈浮接(floating) 状态。此时，驱动晶体管15的控制端(栅极)153的电压为Ve = Vdata+V3+V0LED-Vref+VTH-dV, 其中为OLED元件的两端点的跨压。及驱动晶体管15的第二端(源极)152电压为Vs =V3+VMD，所以可以推论此时流过OLED的电流值Imd，如式1所示Ioled = K(Vgs-Vth)2 = K (Vdata+V3+V0LED-Vref+VTH-dV-V3-Voled-Vth) 2 =K(Vdata-Vref-dV)2...式 1由式1可知，流过OLED的电流值Imd已与驱动晶体管15的Vth无关，且当OLED因长时间操作而发生跨压上升、发光效率下降的情形时，像素电路1会产生较大的电流Imd来补偿发光效率下降的缺点。基于前述像素电路1的驱动方法的描述，本发明提出一种驱动像素电路的方法， 适用于驱动如OLED此类型的发光元件。首先，此驱动像素电路的方法为描述本发明的图4 对于像素电路1的控制信号进入重置期间的时序图。及，描述本发明的图6对于像素电路1 的控制信号进入补偿期间的时序图。最后，描述本发明的图8对于像素电路1的控制信号进入数据写入时序图。于图4中在〔Dn_3〕时序期间，将多个控制信号及栅极信号Gl[n]分别地提供至像素电路1，其中多个控制信号至少包含第一控制信号G2[n]、第二控制信号G3[n]及第三控制信号G4[n]。承上，调整第一控制信号G2[n]、第二控制信号G3[n]及第三控制信号G4[n]的使能状态并保持栅极信号Gl [η]为不使能，使得像素电路1进入重置期间，其中调整前述控制信号的使能状态及保持栅极信号Gl [η]为不使能。也是，设定第一控制信号G2 [η]及第二控制信号G3[n]在逻辑高状态为被使能，且第三控制信号G4[n]及栅极信号Gl [η]在逻辑低状态为不使能。于图6中在〔Dn_2〕至〔Dn_J时序期间，设定第一控制信号G2[n]在逻辑低状态不使能及并保持栅极信号Gl [η]在逻辑低状态为不使能，且第二控制信号G3[n]及第三控制信号G4[n]在逻辑高状态为被使能，以使得像素电路1处于补偿期间。于图8中在〔1\〕时序期间，设定第一控制信号G2[n]、第二控制信号G3[n]及第三控制信号G4[n]在逻辑低状态不使能，且栅极信号Gl [η]在逻辑高状态被使能，以使像素电路1处于数据写入期间，并在数据写入期间将数据电压Vdata提供至像素电路1以改变用于驱动发光元件的驱动晶体管15的端点电压。综上所述，在本发明提供一种具有五个晶体管及二个电容的像素电路及驱动像素电路方法的描述。借由前述像素电路及驱动方法应用于AMOLED时，从图11可知，本发明的像素电路在数据写入期间的全部时段均接收数据电压，能提高实现高速的帧率(high frame rate driving)技术的可行性。虽然本发明已以优选实施例披露如上，然其并非用以限定本发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视所附的权利要求所界定的范围为准。
权利要求
1.一种像素电路，包含一第一开关； 一第二开关； 一第三开关； 一第四开关； 一驱动晶体管； 一第一电容；以及一第二电容，其中，每一所述开关及该驱动晶体管均具有一第一端、一第二端及一决定该第一端及该第二端是否导通的控制端，且该第一开关的第一端接收一数据电压，该第一开关的第二端、该第三开关的第二端及该第一电容的一端与该驱动晶体管的控制端电性连接于一第一节点，该第二开关的第一端接收一第一电源电压，该第四开关的第一端与该第二电容的一端共同地接收一第二电源电压、该第四开关的第二端与该驱动晶体管的第一端电性连接， 该第二开关的第二端、该第一电容的另一端及该驱动晶体管的第二端与该第二电容的另一端电性。
2.如权利要求1所述的像素电路，其中该第一、该第二、该第三及该第四开关均是P型薄膜晶体管。
3.如权利要求1所述的像素电路，其中该第一、该第二、该第三、该第四开关及该驱动晶体管均是N型薄膜晶体管。
4.如权利要求1所述的像素电路，其中该第一、该第二及该第三电源电压均不相同。
5.一种驱动方法，适用如权利要求1的像素电路，该驱动方法包含 于该像素电路处于一数据写入期间时，提供一第一控制信号至该第一开关的控制端借以导通该第一开关；以及将一第二、一第三及一第四控制信号分别地提供至该第二、该第三及该第四开关的控制端借以关闭该第二、该第三及该第四开关，使得该驱动晶体管的控制端于该数据写入期间的全部时段均接收该数据电压。
6.如权利要求5所述的驱动方法，其中于该像素电路处于一数据写入期间之前，该驱动方法进一步包含将该第一及该第四控制信号分别地提供至该第一及该第四开关的控制端，借以关闭该第一及该第四开关；以及将该第二及该第三控制信号分别地提供至该第二及该第三开关的控制端，借以导通该第二及该第三开关，使得该像素电路处于一重置期间。
7.如权利要求6所述的驱动方法，其中于该像素电路处于该重置期间之后，且处于该数据写入期间之前，该驱动方法进一步包含将该第一及该第二控制信号分别地提供至该第一及该第二开关的控制端，借以关闭该第一及该第二开关；以及将逻辑为低状态的该第三及该第四控制信号分别地提供至该第三及该第四开关的控制端，借以导通该第三及该第四开关，使得该像素电路处于一补偿期间。
8.—种驱动像素电路的方法，适用于驱动一发光元件的一像素电路中，该方法包含将多个控制信号及一栅极信号分别地提供至该像素电路；调整所述多个控制信号的使能状态并保持该栅极信号为不使能，使得该像素电路的数据重置并得到电压补偿效果；以及使能该栅极信号以使该像素电路处于一数据写入期间，并在该数据写入期间将一数据电压提供至该像素电路以改变用于驱动该发光元件的一驱动晶体管的端点电压。
9.如权利要求8所述的方法，其中所述多个控制信号至少包含一第一、一第二及一第三控制信号，且该第一、该第二及该第三控制信号在逻辑低状态时为使能，而该栅极信号则在逻辑高状态时为使能。
10.如权利要求8所述的方法，其中调整所述多个控制信号的使能状态并保持该栅极信号为不使能，使得该像素电路的数据重置并得到电压补偿效果时，包含将一第一、一第二、一第三控制信号及该栅极信号分别地提供至该像素电路后，设定该第一及该第二控制信号为被使能，且该第三控制信号及该栅极信号为不使能，以使得该像素电路处于一重置期间。
11.如权利要求10所述的方法，其中调整所述多个控制信号的使能状态并保持该栅极信号为不使能，使得该像素电路的数据重置并得到电压补偿效果时，包含在该重置期间与该数据写入期间之间，设定该第一控制信号及该栅极信号为不使能， 且该第二及该第三控制信号为被使能，以使得该像素电路处于一补偿期间。
全文摘要
一种像素电路及其驱动方法，此像素电路包含五个晶体管及二个电容。其驱动方法为将三个控制信号及栅极信号分别地提供至像素电路，并调整前述控制信号的使能状态并保持栅极信号为不使能，使得像素电路的数据重置并得到电压补偿效果，以及使能栅极信号以使像素电路处于数据写入期间，并在数据写入期间将数据电压提供至像素电路以改变用于驱动发光元件的驱动晶体管的端点电压。本发明的像素电路在数据写入期间的全部时段均接收数据电压，能提高实现高速的帧率技术的可行性。
文档编号G09G3/32GK102436793SQ20111039659
公开日2012年5月2日 申请日期2011年11月29日 优先权日2011年11月18日
发明者李允翔, 蔡宗廷 申请人:友达光电股份有限公司
最新回复(0)