栅极驱动电路及其栅极驱动方法
专利名称：栅极驱动电路及其栅极驱动方法
技术领域：
本发明有关于一种栅极驱动电路，尤指一种具信号稳压与准位加速切换机制的栅极驱动电路及其栅极驱动方法。
背景技术：
平面显示器具有体积小的优点，举例来说，液晶显示装置(Liquid Crystal Display ；LCD)是目前广泛使用的一种平面显示器，其具有外型轻薄、省电以及无辐射等优点。液晶显示装置的工作原理系利用改变液晶层两端的电压差来改变液晶层内的液晶分子的排列状态，用以改变液晶层的透光性，再配合背光模块所提供的光源以显示影像。一般而言，液晶显示装置包含具多个像素单元的像素阵列、源极驱动电路以及栅极驱动电路。源极驱动电路用来提供多个数据信号至多个像素单元。栅极驱动电路包含多级移位缓存器以产生多个栅极信号馈入多个像素单元，据以控制多个数据信号的写入运作。因此，栅极驱动电路即为控制数据信号写入操作的关键性元件。然而，当栅极驱动电路将多个栅极信号馈入像素阵列后，每一栅极信号的脉波会因栅极线寄生电阻与电容的影响而失真，而且脉波传输距离越远则脉波失真度越严重，如此就会缩减像素充电时间，从而降低影像显示品质。若设置两源极驱动电路于像素阵列的两侧边，据以将每一栅极信号从像素阵列两侧边输入以降低脉波失真度，则显示面板的两侧边框区域均要具足够大面积以设置两源极驱动电路， 如此不但会显著增加生产成本，亦会降低设计弹性。此外，在现有栅极驱动电路的运作中， 每一级移位缓存器的下拉晶体管于每一画面时间内系长时间处于导通状态，故容易发生晶体管特性曲线偏移而降低操作稳定度。
发明内容
依据本发明的实施例，公开一种液晶显示装置，用以提供多个栅极信号至像素阵列的多个栅极线。此种液晶显示装置包含移位缓存器电路与辅助电路。设置于像素阵列的第一侧边的移位缓存器电路将多个栅极信号从像素阵列的第一侧边馈入至多个栅极线，而辅助电路设置于像素阵列的相异于第一侧边的第二侧边。移位缓存器电路包含第(N-I)级移位缓存器、第N级移位缓存器及第(N+1)级移位缓存器。第(N-I)级移位缓存器用来根据第一时钟脉冲产生第(N-I)栅极信号馈入至第(N-I)栅极线。第N级移位缓存器用来根据第二时钟脉冲产生第N栅极信号馈入至第N栅极线。第(N+1)级移位缓存器用来根据第三时钟脉冲产生第(N+1)栅极信号馈入至第(N+1)栅极线。辅助电路包含第一晶体管。第一晶体管具有用来接收第二时钟脉冲的第一端、电连接于第(N-I)栅极线的栅极端、及电连接于第N栅极线的第二端。第一晶体管用来根据第二时钟脉冲与第(N-I)栅极信号对第 N栅极信号执行信号稳压及准位加速切换运作。依据本发明的实施例，另公开一种液晶显示装置，用以提供多个栅极信号至像素阵列的多个栅极线。此种液晶显示装置包含移位缓存器电路与辅助电路。设置于像素阵列的第一侧边的移位缓存器电路将多个栅极信号从像素阵列的第一侧边馈入至多个栅极线，而辅助电路设置于像素阵列的相异于第一侧边的第二侧边。移位缓存器电路包含第(N-I) 级移位缓存器、第N级移位缓存器及第(N+1)级移位缓存器。第(N-I)级移位缓存器用来根据第一时钟脉冲产生第(N-I)栅极信号馈入至第(N-I)栅极线。第N级移位缓存器用来根据第二时钟脉冲产生第N栅极信号馈入至第N栅极线。第(N+1)级移位缓存器用来根据第三时钟脉冲产生第(N+1)栅极信号馈入至第(N+1)栅极线。辅助电路包含第一晶体管。第一晶体管具有用来接收第一时钟脉冲的第一端、电连接于第N栅极线的栅极端、及电连接于第(N-I)栅极线的第二端。第一晶体管用来根据第一时钟脉冲与第N栅极信号对第 (N-I)栅极信号执行信号稳压及准位加速切换运作。依据本发明的实施例，另公开一种液晶显示装置，用以提供多个栅极信号至像素阵列的多个栅极线。此种液晶显示装置包含移位缓存器电路与辅助电路。设置于像素阵列的第一侧边的移位缓存器电路系将多个栅极信号从像素阵列的第一侧边馈入至多个栅极线，而辅助电路设置于像素阵列的相异于第一侧边的第二侧边。移位缓存器电路包含多个级移位缓存器，其中多个级移位缓存器中的第M级移位缓存器，电连接于该些栅极线的第M 栅极线，第M级移位缓存器系用来根据第一时钟脉冲产生该些栅极信号的第M栅极信号；该多个级移位缓存器中的第N级移位缓存器，电连接于该些栅极线的第N栅极线，该第N级移位缓存器用来根据第二时钟脉冲产生该些栅极信号的一第N栅极信号。辅助电路包含第一晶体管，具有用来接收第一时钟脉冲的第一端、一电连接于该第N栅极线的栅极端、及一电连接于第M栅极线的第二端。依据本发明的实施例，上述第M级移位缓存器为第(N-I)级移位缓存器，第M栅极线为第(N-I)栅极线，第M栅极信号系为第(N-I)栅极线；或者第M级移位缓存器为第 (N+1)级移位缓存器，第M栅极线为第(N+1)栅极线，第M栅极信号系为第(N+1)栅极信号。依据本发明的实施例，上述多个级移位缓存器中的第(N+1)级移位缓存器，电连接于该些栅极线的第(N+1)栅极线，第(N+1)级移位缓存器系用来根据第三时钟脉冲产生该些栅极信号的第(N+1)栅极信号。并且辅助电路另包含第二晶体管，具有用来接收该第三时钟脉冲的第一端、电连接于该第N栅极线的栅极端、及电连接于该第(N+1)栅极线的第
~■丄山一牺。本发明另公开一种显示驱动方法，适用于驱动具移位缓存器电路与辅助电路的栅极驱动电路。移位缓存器电路用来提供多个栅极信号至像素阵列，而移位缓存器电路与辅助电路即分别设置于像素阵列的两相异侧边。于辅助电路的第一实施例的运作中，此种显示驱动方法包含于第一时段内，移位缓存器电路输出第一准位的第(N-I)栅极信号与具第二准位的第N栅极信号至像素阵列及辅助电路，其中第二准位异于第一准位；于第一时段内，辅助电路根据具第一准位的第(N-I)栅极信号与第二准位的第一时钟脉冲将第N栅极信号稳压于第二准位；于第一时段后的第二时段内，移位缓存器电路输出具第一准位的第(N-I)栅极信号与具第一准位的第N栅极信号至像素阵列及辅助电路；于第二时段内， 辅助电路根据具第一准位的第(N-I)栅极信号与具第一准位的第一时钟脉冲将第N栅极信号从第二准位加速切换至第一准位；于第二时段后的第三时段内，移位缓存器电路输出具第一准位的第(N-I)栅极信号与具第一准位的第N栅极信号至像素阵列及辅助电路；以及于第三时段内，辅助电路根据具第一准位的第(N-I)栅极信号与具第一准位的第一时钟脉冲将第N栅极信号稳压于第一准位。于辅助电路的第二实施例的运作中，此种显示驱动方法包含于第一时段内，移位缓存器电路输出具第一准位的第(N+1)栅极信号与具第一准位的第N栅极信号至像素阵列及辅助电路；于第一时段内，辅助电路根据具第一准位的第 (N+1)栅极信号与具第一准位的第一时钟脉冲将第N栅极信号稳压于第一准位；于第一时段后的第二时段内，移位缓存器电路输出具第一准位的第(N+1)栅极信号与具第二准位的第N栅极信号至像素阵列及辅助电路，其中第二准位系异于第一准位；于第二时段内，辅助电路根据具第一准位的第(N+1)栅极信号与具第二准位的第一时钟脉冲将第N栅极信号从第一准位加速切换至第二准位；于第二时段后的第三时段内，移位缓存器电路输出具第一准位的第(N+1)栅极信号与具第二准位的第N栅极信号至像素阵列及辅助电路；以及于第三时段内，辅助电路根据具第一准位的第(N+1)栅极信号与具第二准位的第一时钟脉冲将第N栅极信号稳压于第二准位。
图1为本发明第一实施例的栅极驱动电路的电路示意图2为图1的栅极驱动电路的工作相关信号的波形示意图，其中横轴为时间轴
图3为本发明第二实施例的栅极驱动电路的电路示意图4为本发明第三实施例的栅极驱动电路的电路示意图5为图1、3及4所示的第N级移位缓存器的一实施例示意图6为本发明基于图1所示的栅极驱动电路的栅极驱动方法的流程图7为本发明基于图3所示的栅极驱动电路的栅极驱动方法的流程图8为本发明基于图4所示的栅极驱动电路的栅极驱动方法的流程图。
其中，附图标记:
100、200、300栅极驱动电路
110,210,310移位缓存器电路
120移位缓存器
150,250,350辅助电路
160,260第一辅助晶体管
170,370第二辅助晶体管
190像素阵列
195栅极线
510输入单元
520拉单元
530储能单元
540控制单元
550第一下拉单元
560第二下拉单元
570第三下拉单元
700、800、900流程
Al、A2、Am-2、Am-1、An-I An+1第--辅助晶体管
B2、B3、Bm-l、Bm、Bn-I Bn+1第二二辅助晶体管
CKl CK6.XCK3
GLl GL3、GLm-2 ‘
P1、P2、Pm-I、Pn-I
PX
Q2、Qm--1、Qm > Qn-I
S710 --S790、S810
SCn
SGl SG3、SGm-2 ‘
Tl T5
VLl
VL2
VQn
说明书
4/13 页
GLm、GLn-2Pn+1 象素 Qn+1 S855、S910
SGm、SGn-2 时段
驱动控制电压
时钟脉冲 GLn+3栅极线
第一辅助晶体管
第二辅助晶体管 -S955 步骤
控制信号 SGn+3、SGn-6、SGn+6 栅极信号
具体实施例方式下文依本发明的栅极驱动电路及其栅极驱动方法，特举实施例配合附图作详细说明，但所提供的实施例并非用以限制本发明所涵盖的范围，而方法流程步骤编号更非用以限制其执行先后次序，任何由方法步骤重新组合的执行流程，所产生具有均等功效的方法， 皆为本发明所涵盖的范围。图1为本发明第一实施例的栅极驱动电路的电路示意图。如图1所示，栅极驱动电路100包含移位缓存器电路110与辅助电路150。栅极驱动电路100用来提供多个栅极信号SGl SGm至像素阵列190的多个栅极线195。设置于像素阵列190的第一侧边的移位缓存器电路110系用来将多个栅极信号SGl SGm从像素阵列190的第一侧边馈入至多个像素PX，并且再通过像素阵列190并经由第二侧边传输至辅助电路150。辅助电路150 设置于像素阵列190的相异于第一侧边的第二侧边，用来对多个栅极信号SGl SGm进行信号稳压及准位加速切换运作。移位缓存器电路110包含多级移位缓存器120，每一级移位缓存器120系用来根据对应时钟脉冲产生对应栅极信号馈入至对应栅极线195。为方便说明，图1显示第一至第三级移位缓存器、第(N-幻至第(N+； )级移位缓存器、及第(M-2)至第M级移位缓存器，其中N大于5，且M大于(N+5)。辅助电路150包含多个第一辅助晶体管160与多个第二辅助晶体管170，每一第一辅助晶体管160用来根据对应栅极信号及对应时钟脉冲执行后一栅极信号的信号稳压及准位加速切换运作，每一第二辅助晶体管170用来根据对应栅极信号及对应时钟脉冲执行前一栅极信号的信号稳压及准位加速切换运作。 此外，第一侧边的第二侧边可以例如是两对向的侧边或是两相邻的侧边，并且栅极驱动电路100设置于具该像素阵列190的面板内。举例而言，电连接于栅极线GLl的第一级移位缓存器120系用来根据时钟脉冲CKl 产生栅极信号SGl馈入至栅极线GLl，而电连接于栅极线GLl与栅极线GL2的第一辅助晶体管Pl即根据栅极信号SGl与时钟脉冲CK2对栅极信号SG2执行信号稳压及准位加速切换运作。电连接于栅极线GL2的第二级移位缓存器120系用来根据时钟脉冲CK2产生栅极信号SG2馈入至栅极线GL2，而电连接于栅极线GL2与栅极线GL3的第一辅助晶体管P2即根据栅极信号SG2与时钟脉冲CK3对栅极信号SG3执行信号稳压及准位加速切换运作，且
9电连接于栅极线GL2与栅极线GLl的第二辅助晶体管Q2即根据栅极信号SG2与时钟脉冲 CKl对栅极信号SGl执行信号稳压及准位加速切换运作。电连接于栅极线GLn-I的第(N-I)级移位缓存器120用来根据时钟脉冲CK2产生栅极信号S&i-l馈入至栅极线GLn-I，而电连接于栅极线GLn-I与栅极线GLn的第一辅助晶体管Pn-I即根据栅极信号S&i-l与时钟脉冲CK3对栅极信号S&i执行信号稳压及准位加速切换运作，且电连接于栅极线GLn-I与栅极线GLn-2的第二辅助晶体管Qn-I即根据栅极信号S&i-l与时钟脉冲CKl对栅极信号S&1-2执行信号稳压及准位加速切换运作。电连接于栅极线GLn的第N级移位缓存器120系用来根据时钟脉冲CK3产生栅极信号S&i馈入至栅极线GLn，而电连接于栅极线GLn与栅极线GLn+Ι的第一辅助晶体管Pn即根据栅极信号S&i与时钟脉冲CK4对栅极信号S&i+l执行信号稳压及准位加速切换运作，且电连接于栅极线GLn与栅极线GLn-I的第二辅助晶体管Qn即根据栅极信号S&i与时钟脉冲CK2对栅极信号S&i-l执行信号稳压及准位加速切换运作。电连接于栅极线GLn+Ι的第(N+1)级移位缓存器120用来根据时钟脉冲CK4产生栅极信号S&i+l馈入至栅极线GLn+Ι，而电连接于栅极线GLn+Ι与栅极线GLn+2的第一辅助晶体管Pn+1即根据栅极信号S&i+l与时钟脉冲CK5对栅极信号S&1+2执行信号稳压及准位加速切换运作，且电连接于栅极线GLn+Ι与栅极线GLn的第二辅助晶体管Qn+Ι即根据栅极信号S&i+l与时钟脉冲CK3对栅极信号S&i 执行信号稳压及准位加速切换运作。电连接于栅极线GLm-I的第(M_l)级移位缓存器120用来根据时钟脉冲CK5产生栅极信号SGm-I馈入至栅极线GLm-I，而电连接于栅极线GLm-I与栅极线GLm的第一辅助晶体管Pm-I即根据栅极信号SGm-I与时钟脉冲CK6对栅极信号SGm执行信号稳压及准位加速切换运作，且电连接于栅极线GLm-I与栅极线GLm-2的第二辅助晶体管Qm-I即根据栅极信号SGm-I与时钟脉冲CK4对栅极信号SGm-2执行信号稳压及准位加速切换运作。电连接于栅极线GLm的第M级移位缓存器120用来根据时钟脉冲CK6产生栅极信号SGm馈入至栅极线GLm，而电连接于栅极线GLm与栅极线GLm-I的第二辅助晶体管Qm即根据栅极信号 SGm与时钟脉冲CK5对栅极信号SGm-I执行信号稳压及准位加速切换运作。请注意，第M级移位缓存器120是移位缓存器电路110的最后一级移位缓存器。在图1所示的辅助电路150的实施例中，第一辅助晶体管Pl具有用来接收时钟脉冲CK2的第一端、电连接于栅极线GLl的栅极端、及电连接于栅极线GL2的第二端，第一辅助晶体管P2具有用来接收时钟脉冲CK3的第一端、电连接于栅极线GL2的栅极端、及电连接于栅极线GL3的第二端，第二辅助晶体管Q2具有用来接收时钟脉冲CKl的第一端、电连接于栅极线GL2的栅极端、及电连接于栅极线GLl的第二端，第一辅助晶体管Pn-I具有用来接收时钟脉冲CK3的第一端、电连接于栅极线GLn-I的栅极端、及电连接于栅极线GLn的第二端，第二辅助晶体管Qn-I具有用来接收时钟脉冲CKl的第一端、电连接于栅极线GLn-I 的栅极端、及电连接于栅极线GLn-2的第二端，第一辅助晶体管Pn具有用来接收时钟脉冲 CK4的第一端、电连接于栅极线GLn的栅极端、及电连接于栅极线GLn+Ι的第二端，第二辅助晶体管Qn具有用来接收时钟脉冲CK2的第一端、电连接于栅极线GLn的栅极端、及电连接于栅极线GLn-I的第二端，第一辅助晶体管Pn+1具有用来接收时钟脉冲CK5的第一端、电连接于栅极线GLn+Ι的栅极端、及电连接于栅极线GLn+2的第二端，第二辅助晶体管Qn+1 具有用来接收时钟脉冲CK3的第一端、电连接于栅极线GLn+Ι的栅极端、及电连接于栅极线GLn的第二端，第一辅助晶体管Pm-I具有用来接收时钟脉冲CK6的第一端、电连接于栅极线 GLm-I的栅极端、及电连接于栅极线GLm的第二端，第二辅助晶体管Qm-I具有用来接收时钟脉冲CK4的第一端、电连接于栅极线GLm-I的栅极端、及电连接于栅极线GLm_2的第二端， 第二辅助晶体管Qm具有用来接收时钟脉冲CK5的第一端、电连接于栅极线GLm的栅极端、 及电连接于栅极线GLm-I的第二端。其余第一辅助晶体管160及第二辅助晶体管170的耦接关系可同理类推。图2为图1的栅极驱动电路的工作相关信号的波形示意图，其中横轴为时间轴。在图2中，由上往下的信号分别为时钟脉冲CK1、时钟脉冲CK2、时钟脉冲CK3、时钟脉冲CK4、 时钟脉冲CK5、时钟脉冲CK6、栅极信号S&1-2、栅极信号S&i-l、栅极信号S&u栅极信号 S&i+l、以及栅极信号S&1+2。如图2所示，时钟脉冲CKl CK6的波形以30度相位差依序错开，且每一时钟脉冲CKl CK6在相异的第一准位VLl与第二准位VL2间作周期性准位切换。参阅图2与图1，于时段Tl内，第(N-I)级移位缓存器120输出具第一准位VLl的栅极信号S&i-l，第N级移位缓存器120输出具第二准位VL2的栅极信号S&i，且第(N+1)级移位缓存器120输出具第二准位VL2的栅极信号S&i+l，此时第一辅助晶体管Pn-I根据具第一准位VLl的栅极信号S&i-l与具第二准位VL2的时钟脉冲CK3将栅极信号S&i稳压于第二准位VL2，且第二辅助晶体管Qn-I根据具第一准位VLl的栅极信号S&i-l与具第一准位VLl的时钟脉冲CKl将栅极信号S&1-2稳压于第一准位VLl。于时段T2内，第(N-I)级移位缓存器120输出具第一准位VLl的栅极信号S&i-l，第N级移位缓存器120输出具第一准位VLl的栅极信号S&i，且第(N+1)级移位缓存器120输出具第二准位VL2的栅极信号S&i+l，此时第一辅助晶体管Pn-I根据具第一准位VLl的栅极信号S&i-l与具第一准位 VLl的时钟脉冲CK3将栅极信号S&i从第二准位VL2加速切换至第一准位VLl，第一辅助晶体管Pn根据具第一准位VLl的栅极信号S&i与具第二准位VL2的时钟脉冲CK4将栅极信号S&i+l稳压于第二准位VL2，第二辅助晶体管Qn根据具第一准位VLl的栅极信号S&i与具第一准位VLl的时钟脉冲CK2将栅极信号S&i-l稳压于第一准位VL1，且第二辅助晶体管Qn-I根据具第一准位VLl的栅极信号S&i-l与具第一准位VLl的时钟脉冲CKl将栅极信号S&1-2稳压于第一准位VLl。于时段T3内，第(N-I)级移位缓存器120输出具第一准位VLl的栅极信号S&i_l， 第N级移位缓存器120输出具第一准位VLl的栅极信号S&i，且第(N+1)级移位缓存器120 输出具第一准位VLl的栅极信号S&i+l，此时第一辅助晶体管Pn-I根据具第一准位VLl的栅极信号S&i-l与具第一准位VLl的时钟脉冲CK3将栅极信号S&i稳压于第一准位VLl，第一辅助晶体管Pn根据具第一准位VLl的栅极信号S&i与具第一准位VLl的时钟脉冲CK4 将栅极信号S&i+l从第二准位VL2加速切换至第一准位VLl，第二辅助晶体管Qn根据具第一准位VLl的栅极信号S&i与具第一准位VLl的时钟脉冲CK2将栅极信号S&i-l稳压于第一准位VL1，且第二辅助晶体管Qn+Ι根据具第一准位VLl的栅极信号S&i+l与具第一准位 VLl的时钟脉冲CK3将栅极信号S&i稳压于第一准位VLl。于时段T4内，第(N-I)级移位缓存器120输出具第二准位VL2的栅极信号S&i-l， 第N级移位缓存器120输出具第一准位VLl的栅极信号S&i，且第(N+1)级移位缓存器120 输出具第一准位VLl的栅极信号S&i+l，此时第二辅助晶体管Qn+Ι根据具第一准位VLl的栅极信号S&i+l与具第一准位VLl的时钟脉冲CK3将栅极信号S&i稳压于第一准位VLl，第
11二辅助晶体管Qn根据具第一准位VLl的栅极信号S&i与具第二准位VL2的时钟脉冲CK2 将栅极信号S&i-l从第一准位VLl加速切换至第二准位VL2，第一辅助晶体管Pn根据具第一准位VLl的栅极信号S&i与具第一准位VLl的时钟脉冲CK4将栅极信号S&i+l稳压于第一准位VL1，且第一辅助晶体管Pn+1根据具第一准位VLl的栅极信号S&i+l与具第一准位 VLl的时钟脉冲CK5将栅极信号S&1+2稳压于第一准位VL1。于时段T5内，第(N-I)级移位缓存器120输出具第二准位VL2的栅极信号S&i-l，第N级移位缓存器120输出具第二准位VL2的栅极信号S&i，且第(N+1)级移位缓存器120输出具第一准位VLl的栅极信号 S&i+l，此时第二辅助晶体管Qn+Ι根据具第一准位VLl的栅极信号S&i+l与具第二准位VL2 的时钟脉冲CK3将栅极信号S&i从第一准位VLl加速切换至第二准位VL2，且第一辅助晶体管Pn+1根据具第一准位VLl的栅极信号S&i+l与具第一准位VLl的时钟脉冲CK5将栅极信号SGn+2稳压于第一准位VLl。由上述可知，在栅极驱动电路100的运作中，藉由辅助电路150的信号稳压及准位加速切换运作可降低每一栅极信号的脉波失真度，据以增加像素充电时间，从而提高影像显示品质。此外，于每一画面时间中，辅助电路150的每一辅助晶体管160/170仅在相对应栅极信号的脉波时间内处于导通状态，故可避免发生晶体管特性曲线偏移以提高操作稳定度。图3为本发明第二实施例的栅极驱动电路的电路示意图。如图3所示，栅极驱动电路200包含移位缓存器电路210与辅助电路250。移位缓存器电路210与辅助电路250分别设置于像素阵列190的两相异侧边。移位缓存器电路210的内部结构与相关功能运作系同于图1所示的移位缓存器电路110，不再赘述。辅助电路250用来对多个栅极信号SGl SGm进行信号稳压及准位加速切换运作。辅助电路250包含多个第一辅助晶体管沈0，每一第一辅助晶体管260用来根据对应栅极信号及对应时钟脉冲执行后一栅极信号的信号稳压及准位加速切换运作。举例而言，电连接于栅极线GLl与栅极线GL2的第一辅助晶体管 Al系根据栅极信号SGl与时钟脉冲CK2对栅极信号SG2执行信号稳压及准位加速切换运作，电连接于栅极线GL2与栅极线GL3的第一辅助晶体管A2根据栅极信号SG2与时钟脉冲 CK3对栅极信号SG3执行信号稳压及准位加速切换运作，电连接于栅极线GLn-I与栅极线 GLn的第一辅助晶体管An-I根据栅极信号S&i-l与时钟脉冲CK3对栅极信号S&i执行信号稳压及准位加速切换运作，电连接于栅极线GLn与栅极线GLn+Ι的第一辅助晶体管An根据栅极信号S&i与时钟脉冲CK4对栅极信号S&i+l执行信号稳压及准位加速切换运作，电连接于栅极线GLn+Ι与栅极线GLn+2的第一辅助晶体管An+1根据栅极信号S&i+l与时钟脉冲CK5对栅极信号S&1+2执行信号稳压及准位加速切换运作，电连接于栅极线GLm-2与栅极线GLm-I的第一辅助晶体管Am-2根据栅极信号SGm_2与时钟脉冲CK5对栅极信号SGm-I 执行信号稳压及准位加速切换运作，电连接于栅极线GLm-I与栅极线GLm的第一辅助晶体管Am-I系根据栅极信号SGm-I与时钟脉冲CK6对栅极信号SGm执行信号稳压及准位加速切换运作。在图3所示的辅助电路250的实施例中，第一辅助晶体管Al具有用来接收时钟脉冲CK2的第一端、电连接于栅极线GLl的栅极端、及电连接于栅极线GL2的第二端，第一辅助晶体管A2具有用来接收时钟脉冲CK3的第一端、电连接于栅极线GL2的栅极端、及电连接于栅极线GL3的第二端，第一辅助晶体管An-I具有用来接收时钟脉冲CK3的第一端、电连接于栅极线GLn-I的栅极端、及电连接于栅极线GLn的第二端，第一辅助晶体管An具有用来接收时钟脉冲CK4的第一端、电连接于栅极线GLn的栅极端、及电连接于栅极线GLn+1 的第二端，第一辅助晶体管An+1具有用来接收时钟脉冲CK5的第一端、电连接于栅极线 GLn+Ι的栅极端、及电连接于栅极线GLn+2的第二端，第一辅助晶体管Am_2具有用来接收时钟脉冲CK5的第一端、电连接于栅极线GLm-2的栅极端、及电连接于栅极线GLm-I的第二端，第一辅助晶体管Am-I具有用来接收时钟脉冲CK6的第一端、电连接于栅极线GLm-I的栅极端、及电连接于栅极线GLm的第二端，其余第一辅助晶体管沈0的耦接关系可同理类推。栅极驱动电路200的工作相关信号的波形基本上同于图2所示的信号波形。参阅图2与图3，于时段Tl内，第一辅助晶体管An-I根据具第一准位VLl的栅极信号S&i-l与具第二准位VL2的时钟脉冲CK3将栅极信号S&i稳压于第二准位VL2。于时段T2内，第一辅助晶体管An-I根据具第一准位VLl的栅极信号S&i-l与具第一准位VLl的时钟脉冲CK3 将栅极信号S&i从第二准位VL2加速切换至第一准位VLl，且第一辅助晶体管An根据具第一准位VLl的栅极信号S&i与具第二准位VL2的时钟脉冲CK4将栅极信号S&i+l稳压于第二准位VL2。于时段T3内，第一辅助晶体管An-I根据具第一准位VLl的栅极信号S&i-l 与具第一准位VLl的时钟脉冲CK3将栅极信号S&i稳压于第一准位VL1，且第一辅助晶体管An根据具第一准位VLl的栅极信号S&i与具第一准位VLl的时钟脉冲CK4将栅极信号 SGn+Ι从第二准位VL2加速切换至第一准位VLl。于时段T4内，第一辅助晶体管An根据具第一准位VLl的栅极信号S&i与具第一准位VLl的时钟脉冲CK4将栅极信号S&i+l稳压于第一准位VLl，且第一辅助晶体管An+1根据具第一准位VLl的栅极信号S&i+l与具第一准位VLl的时钟脉冲CK5将栅极信号S&1+2稳压于第一准位VL1。于时段T5内，第一辅助晶体管An+1根据具第一准位VLl的栅极信号S&i+l与具第一准位VLl的时钟脉冲CK5将栅极信号S&1+2稳压于第一准位VLl。由上述可知，在栅极驱动电路200的运作中，藉由辅助电路250的信号稳压及准位加速切换运作可降低每一栅极信号的脉波失真度，据以增加像素充电时间，从而提高影像显示品质。此外，于每一画面时间中，辅助电路250的每一第一辅助晶体管260仅在相对应栅极信号的脉波时间内处于导通状态，故可避免发生晶体管特性曲线偏移以提高操作稳定度。图4为本发明第三实施例的栅极驱动电路的电路示意图。如图4所示，栅极驱动电路300包含移位缓存器电路310与辅助电路350。移位缓存器电路310与辅助电路350 系分别设置于像素阵列190的两相异侧边。移位缓存器电路310的内部结构与相关功能运作系同于图1所示的移位缓存器电路110，不再赘述。辅助电路350系用来对多个栅极信号SGl SGm进行信号稳压及准位加速切换运作。辅助电路350包含多个第二辅助晶体管370，每一第二辅助晶体管370系用来根据对应栅极信号及对应时钟脉冲执行前一栅极信号的信号稳压及准位加速切换运作。举例而言，电连接于栅极线GL2与栅极线GLl的第二辅助晶体管B2系根据栅极信号SG2与时钟脉冲CKl对栅极信号SGl执行信号稳压及准位加速切换运作，电连接于栅极线GL3与栅极线GL2的第二辅助晶体管B3系根据栅极信号 SG3与时钟脉冲CK2对栅极信号SG2执行信号稳压及准位加速切换运作，电连接于栅极线 GLn-I与栅极线GLn-2的第二辅助晶体管&ι_1系根据栅极信号S&i-l与时钟脉冲CKl对栅极信号S&1-2执行信号稳压及准位加速切换运作，电连接于栅极线GLn与栅极线GLn-I的第二辅助晶体管系根据栅极信号S&i与时钟脉冲CK2对栅极信号S&i-l执行信号稳压及准位加速切换运作，电连接于栅极线GLn+Ι与栅极线GLn的第二辅助晶体管&1+1系根据栅极信号S&i+l与时钟脉冲CK3对栅极信号S&i执行信号稳压及准位加速切换运作，电连接于栅极线GLm-I与栅极线GLm-2的第二辅助晶体管Bm-I系根据栅极信号SGm-I与时钟脉冲CK4对栅极信号SGm-2执行信号稳压及准位加速切换运作，电连接于栅极线GLm与栅极线GLm-I的第二辅助晶体管to系根据栅极信号SGm与时钟脉冲CK5对栅极信号SGm-I 执行信号稳压及准位加速切换运作。在图4所示的辅助电路350的实施例中，第二辅助晶体管B2具有用来接收时钟脉冲CKl的第一端、电连接于栅极线GL2的栅极端、及电连接于栅极线GLl的第二端，第二辅助晶体管B3具有用来接收时钟脉冲CK2的第一端、电连接于栅极线GL3的栅极端、及电连接于栅极线GL2的第二端，第二辅助晶体管&1-1具有用来接收时钟脉冲CKl的第一端、 电连接于栅极线GLn-I的栅极端、及电连接于栅极线GLn-2的第二端，第二辅助晶体管&ι 具有用来接收时钟脉冲CK2的第一端、电连接于栅极线GLn的栅极端、及电连接于栅极线 GLn-I的第二端，第二辅助晶体管&1+1具有用来接收时钟脉冲CK3的第一端、电连接于栅极线GLn+Ι的栅极端、及电连接于栅极线GLn的第二端，第二辅助晶体管Bm-I具有用来接收时钟脉冲CK4的第一端、电连接于栅极线GLm-I的栅极端、及电连接于栅极线GLm_2的第二端，第二辅助晶体管to具有用来接收时钟脉冲CK5的第一端、电连接于栅极线GLm的栅极端、及电连接于栅极线GLm-I的第二端，其余第二辅助晶体管370的耦接关系可同理类推。栅极驱动电路300的工作相关信号的波形基本上同于图2所示的信号波形。参阅图2与图4，于时段Tl内，第二辅助晶体管&1-1根据具第一准位VLl的栅极信号S&i-l与具第一准位VLl的时钟脉冲CKl将栅极信号S&1-2稳压于第一准位VLl。于时段T2内，第二辅助晶体管&1-1根据具第一准位VLl的栅极信号S&i-l与具第一准位VLl的时钟脉冲 CKl将栅极信号S&1-2稳压于第一准位VLl，且第二辅助晶体管根据具第一准位VLl的栅极信号S&i与具第一准位VLl的时钟脉冲CK2将栅极信号S&i-l稳压于第一准位VLl。于时段T3内，第二辅助晶体管根据具第一准位VLl的栅极信号S&i与具第一准位VLl的时钟脉冲CK2将栅极信号S&i-l稳压于第一准位VLl，且第二辅助晶体管&1+1根据具第一准位VLl的栅极信号S&i+l与具第一准位VLl的时钟脉冲CK3将栅极信号S&i稳压于第一准位VL1。于时段T4内，第二辅助晶体管根据具第一准位VLl的栅极信号S&i与具第二准位VLl的时钟脉冲CK2将栅极信号S&i-l从第一准位VLl加速切换至第二准位VL2，且第二辅助晶体管&1+1根据具第一准位VLl的栅极信号S&i+l与具第一准位VLl的时钟脉冲 CK3将栅极信号S&i稳压于第一准位VL1。于时段T5内，第二辅助晶体管&1+1根据具第一准位VLl的栅极信号S&i+l与具第二准位VLl的时钟脉冲CK3将栅极信号S&i从第一准位 VLl加速切换至第二准位VL2。由上述可知，在栅极驱动电路300的运作中，藉由辅助电路350的信号稳压及准位加速切换运作可降低每一栅极信号的脉波失真度，据以增加像素充电时间，从而提高影像显示品质。此外，于每一画面时间中，辅助电路350的每一第二辅助晶体管370仅在相对应栅极信号的脉波时间内处于导通状态，故可避免发生晶体管特性曲线偏移以提高操作稳定度。
图5为图1、3及4所示的第N级移位缓存器的一实施例示意图。如图5所示，第 N级移位缓存器120包含输入单元510、上拉单元520、储能单元530、控制单元M0、第一下拉单元550、第二下拉单元560、以及第三下拉单元570。输入单元510系用来根据栅极信号S&1-6以输出驱动控制电压VQn。上拉单元520系用来根据驱动控制电压VQn与时钟脉冲CK3以上拉栅极线GLn的栅极信号S&i。储能单元530系用来根据驱动控制电压VQn执行充电/放电程序。控制单元540系用来根据驱动控制电压VQn与时钟脉冲CK3以产生控制信号SCn。第一下拉单元550系用来根据控制信号SCn以下拉栅极信号S&i。第一下拉单元550亦可根据反相于时钟脉冲CK3的时钟脉冲XCK3以下拉栅极信号S&i。第二下拉单元560系用来根据控制信号SCn以下拉驱动控制电压VQn。第三下拉单元570系用来根据栅极信号S&1+6以下拉驱动控制电压VQn。图1、3及4所示的其余级移位缓存器120的内部功能结构可根据图5所示的第N级移位缓存器120而同理类推。请注意，第N级移位缓存器120的内部功能结构并不限于图5所示的实施例，只要功能电路可根据具脉波重迭的多个时钟脉冲产生具脉波重迭的多个栅极信号均能作为本发明栅极驱动电路的移位缓存器电路实施例。此外，本发明栅极驱动电路并不限于以上述时钟脉冲CKl CK6及其反相时钟脉冲进行栅极信号扫描运作，譬如亦可基于四系统时钟脉冲机制进行栅极信号扫描运作，只要相续时钟脉冲具脉波重迭即可。图6为本发明基于图1所示的栅极驱动电路的栅极驱动方法的流程图。如图6所示，用于栅极驱动电路100的栅极驱动方法的流程700包含下列步骤步骤S710 于第一时段内，移位缓存器电路110输出具第一准位的栅极信号 S&i-l、具第二准位的栅极信号S&i与具第二准位的栅极信号S&i+l至像素阵列190及辅助电路150，其中第二准位系异于第一准位；步骤S715 于第一时段内，辅助电路150根据具第一准位的栅极信号S&i_l与具第二准位的时钟脉冲CK3将栅极信号S&i稳压于第二准位；步骤S720 于第一时段后的第二时段内，移位缓存器电路110输出具第一准位的栅极信号S&i-l、具第一准位的栅极信号S&i与具第二准位的栅极信号S&i+l至像素阵列 190及辅助电路150 ；步骤S725 于第二时段内，辅助电路150根据具第一准位的栅极信号S&i_l与具第一准位的时钟脉冲CK3将栅极信号S&i从第二准位加速切换至第一准位；步骤S730 于第二时段内，辅助电路150根据具第一准位的栅极信号S&i与具第二准位的时钟脉冲CK4将栅极信号S&i+l稳压于第二准位；步骤S735 于第二时段内，辅助电路150根据具第一准位的栅极信号S&i与具第一准位的时钟脉冲CK2将栅极信号S&i-l稳压于第一准位；步骤S740 于第二时段后的第三时段内，移位缓存器电路110输出具第一准位的栅极信号S&i-l、具第一准位的栅极信号S&i与具第一准位的栅极信号S&i+l至像素阵列 190及辅助电路150 ；步骤S745 于第三时段内，辅助电路150根据具第一准位的栅极信号S&i_l与具第一准位的时钟脉冲CK3将栅极信号S&i稳压于第一准位；步骤S750 于第三时段内，辅助电路150根据具第一准位的栅极信号S&i与具第一准位的时钟脉冲CK4将栅极信号S&i+l从第二准位加速切换至第一准位；
步骤S755 于第三时段内，辅助电路150根据具第一准位的栅极信号S&i与具第一准位的时钟脉冲CK2将栅极信号S&i-l稳压于第一准位；步骤S760 于第三时段内，辅助电路150根据具第一准位的栅极信号S&i+l与具第一准位的时钟脉冲CK3将栅极信号S&i稳压于第一准位；步骤S765 于第三时段后的第四时段内，移位缓存器电路110输出具第二准位的栅极信号S&i-l、具第一准位的栅极信号S&i与具第一准位的栅极信号S&i+l至像素阵列 190及辅助电路150 ；步骤S770 于第四时段内，辅助电路150根据具第一准位的栅极信号S&i+l与具第一准位的时钟脉冲CK3将栅极信号S&i稳压于第一准位；步骤S775 于第四时段内，辅助电路150根据具第一准位的栅极信号S&i与具第二准位的时钟脉冲CK2将栅极信号S&i-l从第一准位加速切换至第二准位，进而将栅极信号S&i-l稳压于第二准位；步骤S780 于第四时段内，辅助电路150根据具第一准位的栅极信号S&i与具第一准位的时钟脉冲CK4将栅极信号S&i+l稳压于第一准位；步骤S785 于第四时段后的第五时段内，移位缓存器电路110输出具第二准位的栅极信号S&i-l、具第二准位的栅极信号S&i与具第一准位的栅极信号S&i+l至像素阵列 190及辅助电路150 ；以及步骤S790 于第五时段内，辅助电路根150据具第一准位的栅极信号S&i+l与具第二准位的时钟脉冲CK3将栅极信号S&i从第一准位加速切换至第二准位，进而将栅极信号S&i稳压于第二准位。图7为本发明基于图3所示的栅极驱动电路的栅极驱动方法的流程图。如图7所示，用于栅极驱动电路200的栅极驱动方法的流程800包含下列步骤步骤S810 于第一时段内，移位缓存器电路210输出具第一准位的栅极信号 S&i-l、具第二准位的栅极信号S&i与具第二准位的栅极信号S&i+l至像素阵列190及辅助电路250，其中第二准位系异于第一准位；步骤S815 于第一时段内，辅助电路250根据具第一准位的栅极信号S&i_l与具第二准位的时钟脉冲CK3将栅极信号S&i稳压于第二准位；步骤S820 于第一时段后的第二时段内，移位缓存器电路210输出具第一准位的栅极信号S&i-l、具第一准位的栅极信号S&i与具第二准位的栅极信号S&i+l至像素阵列 190及辅助电路250 ；步骤S825 于第二时段内，辅助电路250根据具第一准位的栅极信号S&i_l与具第一准位的时钟脉冲CK3将栅极信号S&i从第二准位加速切换至第一准位；步骤S830 于第二时段内，辅助电路250根据具第一准位的栅极信号S&i与具第二准位的时钟脉冲CK4将栅极信号S&i+l稳压于第二准位；步骤S835 于第二时段后的第三时段内，移位缓存器电路210输出具第一准位的栅极信号S&i-l、具第一准位的栅极信号S&i与具第一准位的栅极信号S&i+l至像素阵列 190及辅助电路250 ；步骤S840 于第三时段内，辅助电路250根据具第一准位的栅极信号S&i_l与具第一准位的时钟脉冲CK3将栅极信号S&i稳压于第一准位；
步骤S845 于第三时段内，辅助电路250根据具第一准位的栅极信号S&i与具第一准位的时钟脉冲CK4将栅极信号S&i+l从第二准位加速切换至第一准位；步骤S850 于第三时段后的第四时段内，移位缓存器电路210输出具第二准位的栅极信号S&i-l、具第一准位的栅极信号S&i与具第一准位的栅极信号S&i+l至像素阵列 190及辅助电路250 ；以及步骤S855 于第四时段内，辅助电路250根据具第一准位的栅极信号S&i与具第一准位的时钟脉冲CK4将栅极信号S&i+l稳压于第一准位。图8为本发明基于图4所示的栅极驱动电路的栅极驱动方法的流程图。如图8所示，用于栅极驱动电路300的栅极驱动方法的流程900包含下列步骤步骤S910 于第一时段内，移位缓存器电路310输出具第一准位的栅极信号 S&i+l、具第一准位的栅极信号S&i与具第一准位的栅极信号S&i-l至像素阵列190及辅助电路350 ；步骤S915 于第一时段内，辅助电路350根据具第一准位的栅极信号S&i+l与具第一准位的时钟脉冲CK3将栅极信号S&i稳压于第一准位；步骤S920 于第一时段内，辅助电路350根据具第一准位的栅极信号S&i与具第一准位的时钟脉冲CK2将栅极信号S&i-l稳压于第一准位；步骤S925 于第一时段后的第二时段内，移位缓存器电路310输出具第一准位的栅极信号S&i+l、具第一准位的栅极信号S&i与具第二准位的栅极信号S&i-l至像素阵列 190及辅助电路350，其中第二准位系异于第一准位；步骤S930 于第二时段内，辅助电路350根据具第一准位的栅极信号S&i+l与具第一准位的时钟脉冲CK3将栅极信号S&i稳压于第一准位；步骤S935 于第二时段内，辅助电路350根据具第一准位的栅极信号S&i与具第二准位的时钟脉冲CK2将栅极信号S&i-l从第一准位加速切换至第二准位，进而将栅极信号S&i-l稳压于第二准位；步骤S940 于第二时段后的第三时段内，移位缓存器电路310输出具第一准位的栅极信号S&i+l、具第二准位的栅极信号S&i与具第二准位的栅极信号S&i-l至像素阵列 190及辅助电路350 ；步骤S945 于第三时段内，辅助电路350根据具第一准位的栅极信号S&i+l与具第二准位的时钟脉冲CK3将栅极信号S&i从第一准位加速切换至第二准位；步骤S950 于第三时段后的第四时段内，移位缓存器电路310输出具第一准位的栅极信号S&i+l、具第二准位的栅极信号S&i与具第二准位的栅极信号S&i-l至像素阵列 190及辅助电路350 ；以及步骤S955 于第四时段内，辅助电路350根据具第一准位的栅极信号S&i+l与具第二准位的时钟脉冲CK3将栅极信号S&i稳压于第二准位。综上所述，本发明栅极驱动电路在像素阵列的两侧边分别设置移位缓存器电路及辅助电路，进而藉由本发明栅极驱动方法的信号稳压及准位加速切换运作降低每一栅极信号的脉波失真度，据以增加像素充电时间，从而提高影像显示品质。此外，于每一画面时间中，辅助电路的每一辅助晶体管仅在相对应栅极信号的脉波时间内处于导通状态，故可避免发生晶体管特性曲线偏移以提高操作稳定度。
17
虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何具有本发明所属技术领域的技术人员，在不脱离本发明的精神和范围内，当可作各种更动与修改，因此本发明的保护范围当视后附的权利要求保护范围所界定者为准。
权利要求
1.一种栅极驱动电路，用以提供多个栅极信号至一像素阵列的多个栅极线，其特征在于，该栅极驱动电路包含一移位缓存器电路，设置于该像素阵列的一第一侧边，该移位缓存器电路将该些栅极信号从该第一侧边馈入至该像素阵列，该移位缓存器电路包含一第(N-I)级移位缓存器，电连接于该些栅极线的一第(N-I)栅极线，该第(N-I)级移位缓存器用来根据一第一时钟脉冲产生该些栅极信号的一第(N-I)栅极信号；一第N级移位缓存器，电连接于该些栅极线的一第N栅极线，该第N级移位缓存器用来根据一第二时钟脉冲产生该些栅极信号的一第N栅极信号；一第(N+1)级移位缓存器，电连接于该些栅极线的一第(N+1)栅极线，该第(N+1)级移位缓存器用来根据一第三时钟脉冲产生该些栅极信号的一第(N+1)栅极信号；以及一辅助电路，设置于该像素阵列的一相异于该第一侧边的第二侧边，该辅助电路包含一第一晶体管，具有一用来接收该第二时钟脉冲的第一端、一电连接于该第(N-I)栅极线的栅极端、及一电连接于该第N栅极线的第二端。
2.如权利要求1所述的栅极驱动电路，其特征在于，该辅助电路还包含一第二晶体管，具有一用来接收该第三时钟脉冲的第一端、一电连接于该第N栅极线的栅极端、及一电连接于该第(N+1)栅极线的第二端。
3.如权利要求1所述的栅极驱动电路，其特征在于，该第一时钟脉冲与该第二时钟脉冲具有非零相位差，该第一时钟脉冲与该第三时钟脉冲具有非零相位差，且该第二时钟脉冲与该第三时钟脉冲具有非零相位差。
4.如权利要求1所述的栅极驱动电路，其特征在于，该辅助电路还包含一第三晶体管，具有一用来接收该第二时钟脉冲的第一端、一电连接于该第(N+1)栅极线的栅极端、及一电连接于该第N栅极线的第二端。
5.如权利要求4所述的栅极驱动电路，其特征在于，该辅助电路还包含一第四晶体管，具有一用来接收该第一时钟脉冲的第一端、一电连接于该第N栅极线的栅极端、及一电连接于该第(N-I)栅极线的第二端。
6.如权利要求1、2、3、4或5所述的栅极驱动电路，其特征在于，该栅极驱动电路设置于具该像素阵列的面板内；以及，该第(N-I)栅极线从该第一侧边馈入至该像素阵列，再通过该像素阵列并经由该第二侧边传输至该辅助电路。
7.一种栅极驱动电路，用以提供多个栅极信号至一像素阵列的多个栅极线，其特征在于，该栅极驱动电路包含一移位缓存器电路，设置于该像素阵列的一第一侧边，该移位缓存器电路将该些栅极信号从该第一侧边馈入至该像素阵列，该移位缓存器电路包含一第(N-I)级移位缓存器，电连接于该些栅极线的一第(N-I)栅极线，该第(N-I)级移位缓存器用来根据一第一时钟脉冲产生该些栅极信号的一第(N-I)栅极信号；一第N级移位缓存器，电连接于该些栅极线的一第N栅极线，该第N级移位缓存器用来根据一第二时钟脉冲产生该些栅极信号的一第N栅极信号；一第(N+1)级移位缓存器，电连接于该些栅极线的一第(N+1)栅极线，该第(N+1)级移位缓存器用来根据一第三时钟脉冲产生该些栅极信号的一第(N+1)栅极信号；以及一辅助电路，设置于该像素阵列的一相异于该第一侧边的第二侧边，该辅助电路包含一第一晶体管，具有一用来接收该第一时钟脉冲的第一端、一电连接于该第N栅极线的栅极端、及一电连接于该第(N-I)栅极线的第二端。
8.如权利要求7所述的栅极驱动电路，其特征在于，该第一时钟脉冲与该第二时钟脉冲具有非零相位差，该第一时钟脉冲与该第三时钟脉冲具有非零相位差，且该第二时钟脉冲与该第三时钟脉冲具有非零相位差。
9.如权利要求7所述的栅极驱动电路，其特征在于，该辅助电路还包含一第二晶体管，具有一用来接收该第二时钟脉冲的第一端、一电连接于该第(N+1)栅极线的栅极端、及一电连接于该第N栅极线的第二端。
10.一种栅极驱动方法，适用于驱动具一移位缓存器电路与一辅助电路的一栅极驱动电路，该移位缓存器电路用来提供多个栅极信号至一像素阵列，该移位缓存器电路与该辅助电路分别设置于该像素阵列的两相异侧边，其特征在于，该栅极驱动方法包含于一第一时段内，该移位缓存器电路输出该些栅极信号的具一第一准位的一第(N-I) 栅极信号与具一第二准位的一第N栅极信号至该像素阵列及该辅助电路，其中该第二准位异于该第一准位；于该第一时段内，该辅助电路根据具该第一准位的该第(N-I)栅极信号与具该第二准位的一第一时钟脉冲将该第N栅极信号稳压于该第二准位；于该第一时段后的一第二时段内，该移位缓存器电路输出具该第一准位的该第(N-I) 栅极信号与具该第一准位的该第N栅极信号至该像素阵列及该辅助电路；于该第二时段内，该辅助电路根据具该第一准位的该第(N-I)栅极信号与具该第一准位的该第一时钟脉冲将该第N栅极信号从该第二准位加速切换至该第一准位；于该第二时段后的一第三时段内，该移位缓存器电路输出具该第一准位的该第(N-I) 栅极信号与具该第一准位的该第N栅极信号至该像素阵列及该辅助电路；以及于该第三时段内，该辅助电路根据具该第一准位的该第(N-I)栅极信号与具该第一准位的该第一时钟脉冲将该第N栅极信号稳压于该第一准位。
11.如权利要求10所述的栅极驱动方法，其特征在于，还包含于该第二时段内，该移位缓存器电路还输出该些栅极信号的具该第二准位的一第 (N+1)栅极信号至该像素阵列及该辅助电路；于该第二时段内，该辅助电路根据具该第一准位的该第N栅极信号与具该第二准位的一第二时钟脉冲将该第(N+1)栅极信号稳压于该第二准位；于该第三时段内，该移位缓存器电路还输出具该第一准位的一第(N+1)栅极信号至该像素阵列及该辅助电路；于该第三时段内，该辅助电路根据具该第一准位的该第N栅极信号与具该第一准位的该第二时钟脉冲将该第(N+1)栅极信号从该第二准位加速切换至该第一准位；于该第三时段后的一第四时段内，该移位缓存器电路输出具该第二准位的该第(N-I) 栅极信号、具该第一准位的该第N栅极信号与具该第一准位的该第(N+1)栅极信号至该像素阵列及该辅助电路；以及于该第四时段内，该辅助电路根据具该第一准位的该第N栅极信号与具该第一准位的该第二时钟脉冲将该第(N+1)栅极信号稳压于该第一准位。
12.如权利要求11所述的栅极驱动方法，其特征在于，还包含于该第二时段内，该辅助电路根据具该第一准位的该第N栅极信号与具该第一准位的一第三时钟脉冲将该第(N-I)栅极信号稳压于该第一准位；于该第三时段内，该辅助电路根据具该第一准位的该第N栅极信号与具该第一准位的该第三时钟脉冲将该第(N-I)栅极信号稳压于该第一准位；于该第三时段内，该辅助电路根据具该第一准位的该第(N+1)栅极信号与具该第一准位的该第一时钟脉冲将该第N栅极信号稳压于该第一准位；于该第四时段内，该辅助电路根据具该第一准位的该第N栅极信号与具该第二准位的该第三时钟脉冲将该第(N-I)栅极信号从该第一准位加速切换至该第二准位，进而将该第 (N-I)栅极信号稳压于该第二准位；以及于该第四时段内，该辅助电路根据具该第一准位的该第(N+1)栅极信号与具该第一准位的该第一时钟脉冲将该第N栅极信号稳压于该第一准位。
13.如权利要求12所述的栅极驱动方法，其特征在于，还包含于该第四时段后的一第五时段内，该移位缓存器电路输出具该第二准位的该第(N-I) 栅极信号、具该第二准位的该第N栅极信号与具该第一准位的该第(N+1)栅极信号至该像素阵列及该辅助电路；以及于该第五时段内，该辅助电路根据具该第一准位的该第(N+1)栅极信号与具该第一准位的该第一时钟脉冲将该第N栅极信号从该第一准位加速切换至该第二准位，进而将该第 N栅极信号稳压于该第二准位。
14.一种栅极驱动方法，适用于驱动具一移位缓存器电路与一辅助电路的一栅极驱动电路，该移位缓存器电路用来提供多个栅极信号至一像素阵列，该移位缓存器电路与该辅助电路分别设置于该像素阵列的两相异侧边，其特征在于，该栅极驱动方法包含于一第一时段内，该移位缓存器电路输出该些栅极信号的具一第一准位的一第(N+1) 栅极信号与具该第一准位的一第N栅极信号至该像素阵列及该辅助电路；于该第一时段内，该辅助电路根据具该第一准位的该第(N+1)栅极信号与具该第一准位的一第一时钟脉冲将该第N栅极信号稳压于该第一准位；于该第一时段后的一第二时段内，该移位缓存器电路输出具该第一准位的该第(N+1) 栅极信号与具一第二准位的该第N栅极信号至该像素阵列及该辅助电路，其中该第二准位异于该第一准位；于该第二时段内，该辅助电路根据具该第一准位的该第(N+1)栅极信号与具该第二准位的该第一时钟脉冲将该第N栅极信号从该第一准位加速切换至该第二准位；于该第二时段后的一第三时段内，该移位缓存器电路输出具该第一准位的该第(N+1) 栅极信号与具该第二准位的该第N栅极信号至该像素阵列及该辅助电路；以及于该第三时段内，该辅助电路根据具该第一准位的该第(N+1)栅极信号与具该第二准位的该第一时钟脉冲将该第N栅极信号稳压于该第二准位。
15.如权利要求14所述的栅极驱动方法，其特征在于，还包含于该第一时段前的一第四时段内，该移位缓存器电路输出具该第一准位的该第N栅极信号、具该第一准位的该第(N+1)栅极信号与该些栅极信号的具该第一准位的一第(N-I)栅极信号至该像素阵列及该辅助电路；于该第四时段内，该辅助电路根据具该第一准位的该第N栅极信号与具该第一准位的一第二时钟脉冲将该第(N-I)栅极信号稳压于该第一准位；于该第四时段内，该辅助电路根据具该第一准位的该第(N+1)栅极信号与具该第一准位的该第一时钟脉冲将该第N栅极信号稳压于该第一准位；于该第一时段内，该移位缓存器电路还输出具该第二准位的该第(N-I)栅极信号至该像素阵列及该辅助电路；以及于该第一时段内，该辅助电路根据具该第一准位的该第N栅极信号与具该第二准位的该第二时钟脉冲将该第(N-I)栅极信号从该第一准位加速切换至该第二准位，进而将该第 (N-I)栅极信号稳压于该第二准位。
全文摘要
本发明公开了一种栅极驱动电路及其栅极驱动方法，该栅极驱动电路包含设置于像素阵列的两相异侧边的移位缓存器电路及辅助电路。移位缓存器电路包含用来根据第一时钟脉冲产生第(N-1)栅极信号的第(N-1)级移位缓存器、用来根据第二时钟脉冲产生第N栅极信号的第N级移位缓存器、及用来根据第三时钟脉冲产生第(N+1)栅极信号的第(N+1)级移位缓存器。辅助电路包含第一晶体管。第一晶体管用来根据第(N-1)栅极信号与第二时钟脉冲对第N栅极信号执行信号稳压及准位加速切换运作。
文档编号G09G3/36GK102411916SQ20111040263
公开日2012年4月11日 申请日期2011年11月30日 优先权日2011年11月18日
发明者刘匡祥, 曾建彰, 杨雅婷 申请人:友达光电股份有限公司
技术领域：
本发明有关于一种栅极驱动电路，尤指一种具信号稳压与准位加速切换机制的栅极驱动电路及其栅极驱动方法。
背景技术：
平面显示器具有体积小的优点，举例来说，液晶显示装置(Liquid Crystal Display ；LCD)是目前广泛使用的一种平面显示器，其具有外型轻薄、省电以及无辐射等优点。液晶显示装置的工作原理系利用改变液晶层两端的电压差来改变液晶层内的液晶分子的排列状态，用以改变液晶层的透光性，再配合背光模块所提供的光源以显示影像。一般而言，液晶显示装置包含具多个像素单元的像素阵列、源极驱动电路以及栅极驱动电路。源极驱动电路用来提供多个数据信号至多个像素单元。栅极驱动电路包含多级移位缓存器以产生多个栅极信号馈入多个像素单元，据以控制多个数据信号的写入运作。因此，栅极驱动电路即为控制数据信号写入操作的关键性元件。然而，当栅极驱动电路将多个栅极信号馈入像素阵列后，每一栅极信号的脉波会因栅极线寄生电阻与电容的影响而失真，而且脉波传输距离越远则脉波失真度越严重，如此就会缩减像素充电时间，从而降低影像显示品质。若设置两源极驱动电路于像素阵列的两侧边，据以将每一栅极信号从像素阵列两侧边输入以降低脉波失真度，则显示面板的两侧边框区域均要具足够大面积以设置两源极驱动电路， 如此不但会显著增加生产成本，亦会降低设计弹性。此外，在现有栅极驱动电路的运作中， 每一级移位缓存器的下拉晶体管于每一画面时间内系长时间处于导通状态，故容易发生晶体管特性曲线偏移而降低操作稳定度。
发明内容
依据本发明的实施例，公开一种液晶显示装置，用以提供多个栅极信号至像素阵列的多个栅极线。此种液晶显示装置包含移位缓存器电路与辅助电路。设置于像素阵列的第一侧边的移位缓存器电路将多个栅极信号从像素阵列的第一侧边馈入至多个栅极线，而辅助电路设置于像素阵列的相异于第一侧边的第二侧边。移位缓存器电路包含第(N-I)级移位缓存器、第N级移位缓存器及第(N+1)级移位缓存器。第(N-I)级移位缓存器用来根据第一时钟脉冲产生第(N-I)栅极信号馈入至第(N-I)栅极线。第N级移位缓存器用来根据第二时钟脉冲产生第N栅极信号馈入至第N栅极线。第(N+1)级移位缓存器用来根据第三时钟脉冲产生第(N+1)栅极信号馈入至第(N+1)栅极线。辅助电路包含第一晶体管。第一晶体管具有用来接收第二时钟脉冲的第一端、电连接于第(N-I)栅极线的栅极端、及电连接于第N栅极线的第二端。第一晶体管用来根据第二时钟脉冲与第(N-I)栅极信号对第 N栅极信号执行信号稳压及准位加速切换运作。依据本发明的实施例，另公开一种液晶显示装置，用以提供多个栅极信号至像素阵列的多个栅极线。此种液晶显示装置包含移位缓存器电路与辅助电路。设置于像素阵列的第一侧边的移位缓存器电路将多个栅极信号从像素阵列的第一侧边馈入至多个栅极线，而辅助电路设置于像素阵列的相异于第一侧边的第二侧边。移位缓存器电路包含第(N-I) 级移位缓存器、第N级移位缓存器及第(N+1)级移位缓存器。第(N-I)级移位缓存器用来根据第一时钟脉冲产生第(N-I)栅极信号馈入至第(N-I)栅极线。第N级移位缓存器用来根据第二时钟脉冲产生第N栅极信号馈入至第N栅极线。第(N+1)级移位缓存器用来根据第三时钟脉冲产生第(N+1)栅极信号馈入至第(N+1)栅极线。辅助电路包含第一晶体管。第一晶体管具有用来接收第一时钟脉冲的第一端、电连接于第N栅极线的栅极端、及电连接于第(N-I)栅极线的第二端。第一晶体管用来根据第一时钟脉冲与第N栅极信号对第 (N-I)栅极信号执行信号稳压及准位加速切换运作。依据本发明的实施例，另公开一种液晶显示装置，用以提供多个栅极信号至像素阵列的多个栅极线。此种液晶显示装置包含移位缓存器电路与辅助电路。设置于像素阵列的第一侧边的移位缓存器电路系将多个栅极信号从像素阵列的第一侧边馈入至多个栅极线，而辅助电路设置于像素阵列的相异于第一侧边的第二侧边。移位缓存器电路包含多个级移位缓存器，其中多个级移位缓存器中的第M级移位缓存器，电连接于该些栅极线的第M 栅极线，第M级移位缓存器系用来根据第一时钟脉冲产生该些栅极信号的第M栅极信号；该多个级移位缓存器中的第N级移位缓存器，电连接于该些栅极线的第N栅极线，该第N级移位缓存器用来根据第二时钟脉冲产生该些栅极信号的一第N栅极信号。辅助电路包含第一晶体管，具有用来接收第一时钟脉冲的第一端、一电连接于该第N栅极线的栅极端、及一电连接于第M栅极线的第二端。依据本发明的实施例，上述第M级移位缓存器为第(N-I)级移位缓存器，第M栅极线为第(N-I)栅极线，第M栅极信号系为第(N-I)栅极线；或者第M级移位缓存器为第 (N+1)级移位缓存器，第M栅极线为第(N+1)栅极线，第M栅极信号系为第(N+1)栅极信号。依据本发明的实施例，上述多个级移位缓存器中的第(N+1)级移位缓存器，电连接于该些栅极线的第(N+1)栅极线，第(N+1)级移位缓存器系用来根据第三时钟脉冲产生该些栅极信号的第(N+1)栅极信号。并且辅助电路另包含第二晶体管，具有用来接收该第三时钟脉冲的第一端、电连接于该第N栅极线的栅极端、及电连接于该第(N+1)栅极线的第
~■丄山一牺。本发明另公开一种显示驱动方法，适用于驱动具移位缓存器电路与辅助电路的栅极驱动电路。移位缓存器电路用来提供多个栅极信号至像素阵列，而移位缓存器电路与辅助电路即分别设置于像素阵列的两相异侧边。于辅助电路的第一实施例的运作中，此种显示驱动方法包含于第一时段内，移位缓存器电路输出第一准位的第(N-I)栅极信号与具第二准位的第N栅极信号至像素阵列及辅助电路，其中第二准位异于第一准位；于第一时段内，辅助电路根据具第一准位的第(N-I)栅极信号与第二准位的第一时钟脉冲将第N栅极信号稳压于第二准位；于第一时段后的第二时段内，移位缓存器电路输出具第一准位的第(N-I)栅极信号与具第一准位的第N栅极信号至像素阵列及辅助电路；于第二时段内， 辅助电路根据具第一准位的第(N-I)栅极信号与具第一准位的第一时钟脉冲将第N栅极信号从第二准位加速切换至第一准位；于第二时段后的第三时段内，移位缓存器电路输出具第一准位的第(N-I)栅极信号与具第一准位的第N栅极信号至像素阵列及辅助电路；以及于第三时段内，辅助电路根据具第一准位的第(N-I)栅极信号与具第一准位的第一时钟脉冲将第N栅极信号稳压于第一准位。于辅助电路的第二实施例的运作中，此种显示驱动方法包含于第一时段内，移位缓存器电路输出具第一准位的第(N+1)栅极信号与具第一准位的第N栅极信号至像素阵列及辅助电路；于第一时段内，辅助电路根据具第一准位的第 (N+1)栅极信号与具第一准位的第一时钟脉冲将第N栅极信号稳压于第一准位；于第一时段后的第二时段内，移位缓存器电路输出具第一准位的第(N+1)栅极信号与具第二准位的第N栅极信号至像素阵列及辅助电路，其中第二准位系异于第一准位；于第二时段内，辅助电路根据具第一准位的第(N+1)栅极信号与具第二准位的第一时钟脉冲将第N栅极信号从第一准位加速切换至第二准位；于第二时段后的第三时段内，移位缓存器电路输出具第一准位的第(N+1)栅极信号与具第二准位的第N栅极信号至像素阵列及辅助电路；以及于第三时段内，辅助电路根据具第一准位的第(N+1)栅极信号与具第二准位的第一时钟脉冲将第N栅极信号稳压于第二准位。
图1为本发明第一实施例的栅极驱动电路的电路示意图2为图1的栅极驱动电路的工作相关信号的波形示意图，其中横轴为时间轴
图3为本发明第二实施例的栅极驱动电路的电路示意图4为本发明第三实施例的栅极驱动电路的电路示意图5为图1、3及4所示的第N级移位缓存器的一实施例示意图6为本发明基于图1所示的栅极驱动电路的栅极驱动方法的流程图7为本发明基于图3所示的栅极驱动电路的栅极驱动方法的流程图8为本发明基于图4所示的栅极驱动电路的栅极驱动方法的流程图。
其中，附图标记:
100、200、300栅极驱动电路
110,210,310移位缓存器电路
120移位缓存器
150,250,350辅助电路
160,260第一辅助晶体管
170,370第二辅助晶体管
190像素阵列
195栅极线
510输入单元
520拉单元
530储能单元
540控制单元
550第一下拉单元
560第二下拉单元
570第三下拉单元
700、800、900流程
Al、A2、Am-2、Am-1、An-I An+1第--辅助晶体管
B2、B3、Bm-l、Bm、Bn-I Bn+1第二二辅助晶体管
CKl CK6.XCK3
GLl GL3、GLm-2 ‘
P1、P2、Pm-I、Pn-I
PX
Q2、Qm--1、Qm > Qn-I
S710 --S790、S810
SCn
SGl SG3、SGm-2 ‘
Tl T5
VLl
VL2
VQn
说明书
4/13 页
GLm、GLn-2Pn+1 象素 Qn+1 S855、S910
SGm、SGn-2 时段
驱动控制电压
时钟脉冲 GLn+3栅极线
第一辅助晶体管
第二辅助晶体管 -S955 步骤
控制信号 SGn+3、SGn-6、SGn+6 栅极信号
具体实施例方式下文依本发明的栅极驱动电路及其栅极驱动方法，特举实施例配合附图作详细说明，但所提供的实施例并非用以限制本发明所涵盖的范围，而方法流程步骤编号更非用以限制其执行先后次序，任何由方法步骤重新组合的执行流程，所产生具有均等功效的方法， 皆为本发明所涵盖的范围。图1为本发明第一实施例的栅极驱动电路的电路示意图。如图1所示，栅极驱动电路100包含移位缓存器电路110与辅助电路150。栅极驱动电路100用来提供多个栅极信号SGl SGm至像素阵列190的多个栅极线195。设置于像素阵列190的第一侧边的移位缓存器电路110系用来将多个栅极信号SGl SGm从像素阵列190的第一侧边馈入至多个像素PX，并且再通过像素阵列190并经由第二侧边传输至辅助电路150。辅助电路150 设置于像素阵列190的相异于第一侧边的第二侧边，用来对多个栅极信号SGl SGm进行信号稳压及准位加速切换运作。移位缓存器电路110包含多级移位缓存器120，每一级移位缓存器120系用来根据对应时钟脉冲产生对应栅极信号馈入至对应栅极线195。为方便说明，图1显示第一至第三级移位缓存器、第(N-幻至第(N+； )级移位缓存器、及第(M-2)至第M级移位缓存器，其中N大于5，且M大于(N+5)。辅助电路150包含多个第一辅助晶体管160与多个第二辅助晶体管170，每一第一辅助晶体管160用来根据对应栅极信号及对应时钟脉冲执行后一栅极信号的信号稳压及准位加速切换运作，每一第二辅助晶体管170用来根据对应栅极信号及对应时钟脉冲执行前一栅极信号的信号稳压及准位加速切换运作。 此外，第一侧边的第二侧边可以例如是两对向的侧边或是两相邻的侧边，并且栅极驱动电路100设置于具该像素阵列190的面板内。举例而言，电连接于栅极线GLl的第一级移位缓存器120系用来根据时钟脉冲CKl 产生栅极信号SGl馈入至栅极线GLl，而电连接于栅极线GLl与栅极线GL2的第一辅助晶体管Pl即根据栅极信号SGl与时钟脉冲CK2对栅极信号SG2执行信号稳压及准位加速切换运作。电连接于栅极线GL2的第二级移位缓存器120系用来根据时钟脉冲CK2产生栅极信号SG2馈入至栅极线GL2，而电连接于栅极线GL2与栅极线GL3的第一辅助晶体管P2即根据栅极信号SG2与时钟脉冲CK3对栅极信号SG3执行信号稳压及准位加速切换运作，且
9电连接于栅极线GL2与栅极线GLl的第二辅助晶体管Q2即根据栅极信号SG2与时钟脉冲 CKl对栅极信号SGl执行信号稳压及准位加速切换运作。电连接于栅极线GLn-I的第(N-I)级移位缓存器120用来根据时钟脉冲CK2产生栅极信号S&i-l馈入至栅极线GLn-I，而电连接于栅极线GLn-I与栅极线GLn的第一辅助晶体管Pn-I即根据栅极信号S&i-l与时钟脉冲CK3对栅极信号S&i执行信号稳压及准位加速切换运作，且电连接于栅极线GLn-I与栅极线GLn-2的第二辅助晶体管Qn-I即根据栅极信号S&i-l与时钟脉冲CKl对栅极信号S&1-2执行信号稳压及准位加速切换运作。电连接于栅极线GLn的第N级移位缓存器120系用来根据时钟脉冲CK3产生栅极信号S&i馈入至栅极线GLn，而电连接于栅极线GLn与栅极线GLn+Ι的第一辅助晶体管Pn即根据栅极信号S&i与时钟脉冲CK4对栅极信号S&i+l执行信号稳压及准位加速切换运作，且电连接于栅极线GLn与栅极线GLn-I的第二辅助晶体管Qn即根据栅极信号S&i与时钟脉冲CK2对栅极信号S&i-l执行信号稳压及准位加速切换运作。电连接于栅极线GLn+Ι的第(N+1)级移位缓存器120用来根据时钟脉冲CK4产生栅极信号S&i+l馈入至栅极线GLn+Ι，而电连接于栅极线GLn+Ι与栅极线GLn+2的第一辅助晶体管Pn+1即根据栅极信号S&i+l与时钟脉冲CK5对栅极信号S&1+2执行信号稳压及准位加速切换运作，且电连接于栅极线GLn+Ι与栅极线GLn的第二辅助晶体管Qn+Ι即根据栅极信号S&i+l与时钟脉冲CK3对栅极信号S&i 执行信号稳压及准位加速切换运作。电连接于栅极线GLm-I的第(M_l)级移位缓存器120用来根据时钟脉冲CK5产生栅极信号SGm-I馈入至栅极线GLm-I，而电连接于栅极线GLm-I与栅极线GLm的第一辅助晶体管Pm-I即根据栅极信号SGm-I与时钟脉冲CK6对栅极信号SGm执行信号稳压及准位加速切换运作，且电连接于栅极线GLm-I与栅极线GLm-2的第二辅助晶体管Qm-I即根据栅极信号SGm-I与时钟脉冲CK4对栅极信号SGm-2执行信号稳压及准位加速切换运作。电连接于栅极线GLm的第M级移位缓存器120用来根据时钟脉冲CK6产生栅极信号SGm馈入至栅极线GLm，而电连接于栅极线GLm与栅极线GLm-I的第二辅助晶体管Qm即根据栅极信号 SGm与时钟脉冲CK5对栅极信号SGm-I执行信号稳压及准位加速切换运作。请注意，第M级移位缓存器120是移位缓存器电路110的最后一级移位缓存器。在图1所示的辅助电路150的实施例中，第一辅助晶体管Pl具有用来接收时钟脉冲CK2的第一端、电连接于栅极线GLl的栅极端、及电连接于栅极线GL2的第二端，第一辅助晶体管P2具有用来接收时钟脉冲CK3的第一端、电连接于栅极线GL2的栅极端、及电连接于栅极线GL3的第二端，第二辅助晶体管Q2具有用来接收时钟脉冲CKl的第一端、电连接于栅极线GL2的栅极端、及电连接于栅极线GLl的第二端，第一辅助晶体管Pn-I具有用来接收时钟脉冲CK3的第一端、电连接于栅极线GLn-I的栅极端、及电连接于栅极线GLn的第二端，第二辅助晶体管Qn-I具有用来接收时钟脉冲CKl的第一端、电连接于栅极线GLn-I 的栅极端、及电连接于栅极线GLn-2的第二端，第一辅助晶体管Pn具有用来接收时钟脉冲 CK4的第一端、电连接于栅极线GLn的栅极端、及电连接于栅极线GLn+Ι的第二端，第二辅助晶体管Qn具有用来接收时钟脉冲CK2的第一端、电连接于栅极线GLn的栅极端、及电连接于栅极线GLn-I的第二端，第一辅助晶体管Pn+1具有用来接收时钟脉冲CK5的第一端、电连接于栅极线GLn+Ι的栅极端、及电连接于栅极线GLn+2的第二端，第二辅助晶体管Qn+1 具有用来接收时钟脉冲CK3的第一端、电连接于栅极线GLn+Ι的栅极端、及电连接于栅极线GLn的第二端，第一辅助晶体管Pm-I具有用来接收时钟脉冲CK6的第一端、电连接于栅极线 GLm-I的栅极端、及电连接于栅极线GLm的第二端，第二辅助晶体管Qm-I具有用来接收时钟脉冲CK4的第一端、电连接于栅极线GLm-I的栅极端、及电连接于栅极线GLm_2的第二端， 第二辅助晶体管Qm具有用来接收时钟脉冲CK5的第一端、电连接于栅极线GLm的栅极端、 及电连接于栅极线GLm-I的第二端。其余第一辅助晶体管160及第二辅助晶体管170的耦接关系可同理类推。图2为图1的栅极驱动电路的工作相关信号的波形示意图，其中横轴为时间轴。在图2中，由上往下的信号分别为时钟脉冲CK1、时钟脉冲CK2、时钟脉冲CK3、时钟脉冲CK4、 时钟脉冲CK5、时钟脉冲CK6、栅极信号S&1-2、栅极信号S&i-l、栅极信号S&u栅极信号 S&i+l、以及栅极信号S&1+2。如图2所示，时钟脉冲CKl CK6的波形以30度相位差依序错开，且每一时钟脉冲CKl CK6在相异的第一准位VLl与第二准位VL2间作周期性准位切换。参阅图2与图1，于时段Tl内，第(N-I)级移位缓存器120输出具第一准位VLl的栅极信号S&i-l，第N级移位缓存器120输出具第二准位VL2的栅极信号S&i，且第(N+1)级移位缓存器120输出具第二准位VL2的栅极信号S&i+l，此时第一辅助晶体管Pn-I根据具第一准位VLl的栅极信号S&i-l与具第二准位VL2的时钟脉冲CK3将栅极信号S&i稳压于第二准位VL2，且第二辅助晶体管Qn-I根据具第一准位VLl的栅极信号S&i-l与具第一准位VLl的时钟脉冲CKl将栅极信号S&1-2稳压于第一准位VLl。于时段T2内，第(N-I)级移位缓存器120输出具第一准位VLl的栅极信号S&i-l，第N级移位缓存器120输出具第一准位VLl的栅极信号S&i，且第(N+1)级移位缓存器120输出具第二准位VL2的栅极信号S&i+l，此时第一辅助晶体管Pn-I根据具第一准位VLl的栅极信号S&i-l与具第一准位 VLl的时钟脉冲CK3将栅极信号S&i从第二准位VL2加速切换至第一准位VLl，第一辅助晶体管Pn根据具第一准位VLl的栅极信号S&i与具第二准位VL2的时钟脉冲CK4将栅极信号S&i+l稳压于第二准位VL2，第二辅助晶体管Qn根据具第一准位VLl的栅极信号S&i与具第一准位VLl的时钟脉冲CK2将栅极信号S&i-l稳压于第一准位VL1，且第二辅助晶体管Qn-I根据具第一准位VLl的栅极信号S&i-l与具第一准位VLl的时钟脉冲CKl将栅极信号S&1-2稳压于第一准位VLl。于时段T3内，第(N-I)级移位缓存器120输出具第一准位VLl的栅极信号S&i_l， 第N级移位缓存器120输出具第一准位VLl的栅极信号S&i，且第(N+1)级移位缓存器120 输出具第一准位VLl的栅极信号S&i+l，此时第一辅助晶体管Pn-I根据具第一准位VLl的栅极信号S&i-l与具第一准位VLl的时钟脉冲CK3将栅极信号S&i稳压于第一准位VLl，第一辅助晶体管Pn根据具第一准位VLl的栅极信号S&i与具第一准位VLl的时钟脉冲CK4 将栅极信号S&i+l从第二准位VL2加速切换至第一准位VLl，第二辅助晶体管Qn根据具第一准位VLl的栅极信号S&i与具第一准位VLl的时钟脉冲CK2将栅极信号S&i-l稳压于第一准位VL1，且第二辅助晶体管Qn+Ι根据具第一准位VLl的栅极信号S&i+l与具第一准位 VLl的时钟脉冲CK3将栅极信号S&i稳压于第一准位VLl。于时段T4内，第(N-I)级移位缓存器120输出具第二准位VL2的栅极信号S&i-l， 第N级移位缓存器120输出具第一准位VLl的栅极信号S&i，且第(N+1)级移位缓存器120 输出具第一准位VLl的栅极信号S&i+l，此时第二辅助晶体管Qn+Ι根据具第一准位VLl的栅极信号S&i+l与具第一准位VLl的时钟脉冲CK3将栅极信号S&i稳压于第一准位VLl，第
11二辅助晶体管Qn根据具第一准位VLl的栅极信号S&i与具第二准位VL2的时钟脉冲CK2 将栅极信号S&i-l从第一准位VLl加速切换至第二准位VL2，第一辅助晶体管Pn根据具第一准位VLl的栅极信号S&i与具第一准位VLl的时钟脉冲CK4将栅极信号S&i+l稳压于第一准位VL1，且第一辅助晶体管Pn+1根据具第一准位VLl的栅极信号S&i+l与具第一准位 VLl的时钟脉冲CK5将栅极信号S&1+2稳压于第一准位VL1。于时段T5内，第(N-I)级移位缓存器120输出具第二准位VL2的栅极信号S&i-l，第N级移位缓存器120输出具第二准位VL2的栅极信号S&i，且第(N+1)级移位缓存器120输出具第一准位VLl的栅极信号 S&i+l，此时第二辅助晶体管Qn+Ι根据具第一准位VLl的栅极信号S&i+l与具第二准位VL2 的时钟脉冲CK3将栅极信号S&i从第一准位VLl加速切换至第二准位VL2，且第一辅助晶体管Pn+1根据具第一准位VLl的栅极信号S&i+l与具第一准位VLl的时钟脉冲CK5将栅极信号SGn+2稳压于第一准位VLl。由上述可知，在栅极驱动电路100的运作中，藉由辅助电路150的信号稳压及准位加速切换运作可降低每一栅极信号的脉波失真度，据以增加像素充电时间，从而提高影像显示品质。此外，于每一画面时间中，辅助电路150的每一辅助晶体管160/170仅在相对应栅极信号的脉波时间内处于导通状态，故可避免发生晶体管特性曲线偏移以提高操作稳定度。图3为本发明第二实施例的栅极驱动电路的电路示意图。如图3所示，栅极驱动电路200包含移位缓存器电路210与辅助电路250。移位缓存器电路210与辅助电路250分别设置于像素阵列190的两相异侧边。移位缓存器电路210的内部结构与相关功能运作系同于图1所示的移位缓存器电路110，不再赘述。辅助电路250用来对多个栅极信号SGl SGm进行信号稳压及准位加速切换运作。辅助电路250包含多个第一辅助晶体管沈0，每一第一辅助晶体管260用来根据对应栅极信号及对应时钟脉冲执行后一栅极信号的信号稳压及准位加速切换运作。举例而言，电连接于栅极线GLl与栅极线GL2的第一辅助晶体管 Al系根据栅极信号SGl与时钟脉冲CK2对栅极信号SG2执行信号稳压及准位加速切换运作，电连接于栅极线GL2与栅极线GL3的第一辅助晶体管A2根据栅极信号SG2与时钟脉冲 CK3对栅极信号SG3执行信号稳压及准位加速切换运作，电连接于栅极线GLn-I与栅极线 GLn的第一辅助晶体管An-I根据栅极信号S&i-l与时钟脉冲CK3对栅极信号S&i执行信号稳压及准位加速切换运作，电连接于栅极线GLn与栅极线GLn+Ι的第一辅助晶体管An根据栅极信号S&i与时钟脉冲CK4对栅极信号S&i+l执行信号稳压及准位加速切换运作，电连接于栅极线GLn+Ι与栅极线GLn+2的第一辅助晶体管An+1根据栅极信号S&i+l与时钟脉冲CK5对栅极信号S&1+2执行信号稳压及准位加速切换运作，电连接于栅极线GLm-2与栅极线GLm-I的第一辅助晶体管Am-2根据栅极信号SGm_2与时钟脉冲CK5对栅极信号SGm-I 执行信号稳压及准位加速切换运作，电连接于栅极线GLm-I与栅极线GLm的第一辅助晶体管Am-I系根据栅极信号SGm-I与时钟脉冲CK6对栅极信号SGm执行信号稳压及准位加速切换运作。在图3所示的辅助电路250的实施例中，第一辅助晶体管Al具有用来接收时钟脉冲CK2的第一端、电连接于栅极线GLl的栅极端、及电连接于栅极线GL2的第二端，第一辅助晶体管A2具有用来接收时钟脉冲CK3的第一端、电连接于栅极线GL2的栅极端、及电连接于栅极线GL3的第二端，第一辅助晶体管An-I具有用来接收时钟脉冲CK3的第一端、电连接于栅极线GLn-I的栅极端、及电连接于栅极线GLn的第二端，第一辅助晶体管An具有用来接收时钟脉冲CK4的第一端、电连接于栅极线GLn的栅极端、及电连接于栅极线GLn+1 的第二端，第一辅助晶体管An+1具有用来接收时钟脉冲CK5的第一端、电连接于栅极线 GLn+Ι的栅极端、及电连接于栅极线GLn+2的第二端，第一辅助晶体管Am_2具有用来接收时钟脉冲CK5的第一端、电连接于栅极线GLm-2的栅极端、及电连接于栅极线GLm-I的第二端，第一辅助晶体管Am-I具有用来接收时钟脉冲CK6的第一端、电连接于栅极线GLm-I的栅极端、及电连接于栅极线GLm的第二端，其余第一辅助晶体管沈0的耦接关系可同理类推。栅极驱动电路200的工作相关信号的波形基本上同于图2所示的信号波形。参阅图2与图3，于时段Tl内，第一辅助晶体管An-I根据具第一准位VLl的栅极信号S&i-l与具第二准位VL2的时钟脉冲CK3将栅极信号S&i稳压于第二准位VL2。于时段T2内，第一辅助晶体管An-I根据具第一准位VLl的栅极信号S&i-l与具第一准位VLl的时钟脉冲CK3 将栅极信号S&i从第二准位VL2加速切换至第一准位VLl，且第一辅助晶体管An根据具第一准位VLl的栅极信号S&i与具第二准位VL2的时钟脉冲CK4将栅极信号S&i+l稳压于第二准位VL2。于时段T3内，第一辅助晶体管An-I根据具第一准位VLl的栅极信号S&i-l 与具第一准位VLl的时钟脉冲CK3将栅极信号S&i稳压于第一准位VL1，且第一辅助晶体管An根据具第一准位VLl的栅极信号S&i与具第一准位VLl的时钟脉冲CK4将栅极信号 SGn+Ι从第二准位VL2加速切换至第一准位VLl。于时段T4内，第一辅助晶体管An根据具第一准位VLl的栅极信号S&i与具第一准位VLl的时钟脉冲CK4将栅极信号S&i+l稳压于第一准位VLl，且第一辅助晶体管An+1根据具第一准位VLl的栅极信号S&i+l与具第一准位VLl的时钟脉冲CK5将栅极信号S&1+2稳压于第一准位VL1。于时段T5内，第一辅助晶体管An+1根据具第一准位VLl的栅极信号S&i+l与具第一准位VLl的时钟脉冲CK5将栅极信号S&1+2稳压于第一准位VLl。由上述可知，在栅极驱动电路200的运作中，藉由辅助电路250的信号稳压及准位加速切换运作可降低每一栅极信号的脉波失真度，据以增加像素充电时间，从而提高影像显示品质。此外，于每一画面时间中，辅助电路250的每一第一辅助晶体管260仅在相对应栅极信号的脉波时间内处于导通状态，故可避免发生晶体管特性曲线偏移以提高操作稳定度。图4为本发明第三实施例的栅极驱动电路的电路示意图。如图4所示，栅极驱动电路300包含移位缓存器电路310与辅助电路350。移位缓存器电路310与辅助电路350 系分别设置于像素阵列190的两相异侧边。移位缓存器电路310的内部结构与相关功能运作系同于图1所示的移位缓存器电路110，不再赘述。辅助电路350系用来对多个栅极信号SGl SGm进行信号稳压及准位加速切换运作。辅助电路350包含多个第二辅助晶体管370，每一第二辅助晶体管370系用来根据对应栅极信号及对应时钟脉冲执行前一栅极信号的信号稳压及准位加速切换运作。举例而言，电连接于栅极线GL2与栅极线GLl的第二辅助晶体管B2系根据栅极信号SG2与时钟脉冲CKl对栅极信号SGl执行信号稳压及准位加速切换运作，电连接于栅极线GL3与栅极线GL2的第二辅助晶体管B3系根据栅极信号 SG3与时钟脉冲CK2对栅极信号SG2执行信号稳压及准位加速切换运作，电连接于栅极线 GLn-I与栅极线GLn-2的第二辅助晶体管&ι_1系根据栅极信号S&i-l与时钟脉冲CKl对栅极信号S&1-2执行信号稳压及准位加速切换运作，电连接于栅极线GLn与栅极线GLn-I的第二辅助晶体管系根据栅极信号S&i与时钟脉冲CK2对栅极信号S&i-l执行信号稳压及准位加速切换运作，电连接于栅极线GLn+Ι与栅极线GLn的第二辅助晶体管&1+1系根据栅极信号S&i+l与时钟脉冲CK3对栅极信号S&i执行信号稳压及准位加速切换运作，电连接于栅极线GLm-I与栅极线GLm-2的第二辅助晶体管Bm-I系根据栅极信号SGm-I与时钟脉冲CK4对栅极信号SGm-2执行信号稳压及准位加速切换运作，电连接于栅极线GLm与栅极线GLm-I的第二辅助晶体管to系根据栅极信号SGm与时钟脉冲CK5对栅极信号SGm-I 执行信号稳压及准位加速切换运作。在图4所示的辅助电路350的实施例中，第二辅助晶体管B2具有用来接收时钟脉冲CKl的第一端、电连接于栅极线GL2的栅极端、及电连接于栅极线GLl的第二端，第二辅助晶体管B3具有用来接收时钟脉冲CK2的第一端、电连接于栅极线GL3的栅极端、及电连接于栅极线GL2的第二端，第二辅助晶体管&1-1具有用来接收时钟脉冲CKl的第一端、 电连接于栅极线GLn-I的栅极端、及电连接于栅极线GLn-2的第二端，第二辅助晶体管&ι 具有用来接收时钟脉冲CK2的第一端、电连接于栅极线GLn的栅极端、及电连接于栅极线 GLn-I的第二端，第二辅助晶体管&1+1具有用来接收时钟脉冲CK3的第一端、电连接于栅极线GLn+Ι的栅极端、及电连接于栅极线GLn的第二端，第二辅助晶体管Bm-I具有用来接收时钟脉冲CK4的第一端、电连接于栅极线GLm-I的栅极端、及电连接于栅极线GLm_2的第二端，第二辅助晶体管to具有用来接收时钟脉冲CK5的第一端、电连接于栅极线GLm的栅极端、及电连接于栅极线GLm-I的第二端，其余第二辅助晶体管370的耦接关系可同理类推。栅极驱动电路300的工作相关信号的波形基本上同于图2所示的信号波形。参阅图2与图4，于时段Tl内，第二辅助晶体管&1-1根据具第一准位VLl的栅极信号S&i-l与具第一准位VLl的时钟脉冲CKl将栅极信号S&1-2稳压于第一准位VLl。于时段T2内，第二辅助晶体管&1-1根据具第一准位VLl的栅极信号S&i-l与具第一准位VLl的时钟脉冲 CKl将栅极信号S&1-2稳压于第一准位VLl，且第二辅助晶体管根据具第一准位VLl的栅极信号S&i与具第一准位VLl的时钟脉冲CK2将栅极信号S&i-l稳压于第一准位VLl。于时段T3内，第二辅助晶体管根据具第一准位VLl的栅极信号S&i与具第一准位VLl的时钟脉冲CK2将栅极信号S&i-l稳压于第一准位VLl，且第二辅助晶体管&1+1根据具第一准位VLl的栅极信号S&i+l与具第一准位VLl的时钟脉冲CK3将栅极信号S&i稳压于第一准位VL1。于时段T4内，第二辅助晶体管根据具第一准位VLl的栅极信号S&i与具第二准位VLl的时钟脉冲CK2将栅极信号S&i-l从第一准位VLl加速切换至第二准位VL2，且第二辅助晶体管&1+1根据具第一准位VLl的栅极信号S&i+l与具第一准位VLl的时钟脉冲 CK3将栅极信号S&i稳压于第一准位VL1。于时段T5内，第二辅助晶体管&1+1根据具第一准位VLl的栅极信号S&i+l与具第二准位VLl的时钟脉冲CK3将栅极信号S&i从第一准位 VLl加速切换至第二准位VL2。由上述可知，在栅极驱动电路300的运作中，藉由辅助电路350的信号稳压及准位加速切换运作可降低每一栅极信号的脉波失真度，据以增加像素充电时间，从而提高影像显示品质。此外，于每一画面时间中，辅助电路350的每一第二辅助晶体管370仅在相对应栅极信号的脉波时间内处于导通状态，故可避免发生晶体管特性曲线偏移以提高操作稳定度。
图5为图1、3及4所示的第N级移位缓存器的一实施例示意图。如图5所示，第 N级移位缓存器120包含输入单元510、上拉单元520、储能单元530、控制单元M0、第一下拉单元550、第二下拉单元560、以及第三下拉单元570。输入单元510系用来根据栅极信号S&1-6以输出驱动控制电压VQn。上拉单元520系用来根据驱动控制电压VQn与时钟脉冲CK3以上拉栅极线GLn的栅极信号S&i。储能单元530系用来根据驱动控制电压VQn执行充电/放电程序。控制单元540系用来根据驱动控制电压VQn与时钟脉冲CK3以产生控制信号SCn。第一下拉单元550系用来根据控制信号SCn以下拉栅极信号S&i。第一下拉单元550亦可根据反相于时钟脉冲CK3的时钟脉冲XCK3以下拉栅极信号S&i。第二下拉单元560系用来根据控制信号SCn以下拉驱动控制电压VQn。第三下拉单元570系用来根据栅极信号S&1+6以下拉驱动控制电压VQn。图1、3及4所示的其余级移位缓存器120的内部功能结构可根据图5所示的第N级移位缓存器120而同理类推。请注意，第N级移位缓存器120的内部功能结构并不限于图5所示的实施例，只要功能电路可根据具脉波重迭的多个时钟脉冲产生具脉波重迭的多个栅极信号均能作为本发明栅极驱动电路的移位缓存器电路实施例。此外，本发明栅极驱动电路并不限于以上述时钟脉冲CKl CK6及其反相时钟脉冲进行栅极信号扫描运作，譬如亦可基于四系统时钟脉冲机制进行栅极信号扫描运作，只要相续时钟脉冲具脉波重迭即可。图6为本发明基于图1所示的栅极驱动电路的栅极驱动方法的流程图。如图6所示，用于栅极驱动电路100的栅极驱动方法的流程700包含下列步骤步骤S710 于第一时段内，移位缓存器电路110输出具第一准位的栅极信号 S&i-l、具第二准位的栅极信号S&i与具第二准位的栅极信号S&i+l至像素阵列190及辅助电路150，其中第二准位系异于第一准位；步骤S715 于第一时段内，辅助电路150根据具第一准位的栅极信号S&i_l与具第二准位的时钟脉冲CK3将栅极信号S&i稳压于第二准位；步骤S720 于第一时段后的第二时段内，移位缓存器电路110输出具第一准位的栅极信号S&i-l、具第一准位的栅极信号S&i与具第二准位的栅极信号S&i+l至像素阵列 190及辅助电路150 ；步骤S725 于第二时段内，辅助电路150根据具第一准位的栅极信号S&i_l与具第一准位的时钟脉冲CK3将栅极信号S&i从第二准位加速切换至第一准位；步骤S730 于第二时段内，辅助电路150根据具第一准位的栅极信号S&i与具第二准位的时钟脉冲CK4将栅极信号S&i+l稳压于第二准位；步骤S735 于第二时段内，辅助电路150根据具第一准位的栅极信号S&i与具第一准位的时钟脉冲CK2将栅极信号S&i-l稳压于第一准位；步骤S740 于第二时段后的第三时段内，移位缓存器电路110输出具第一准位的栅极信号S&i-l、具第一准位的栅极信号S&i与具第一准位的栅极信号S&i+l至像素阵列 190及辅助电路150 ；步骤S745 于第三时段内，辅助电路150根据具第一准位的栅极信号S&i_l与具第一准位的时钟脉冲CK3将栅极信号S&i稳压于第一准位；步骤S750 于第三时段内，辅助电路150根据具第一准位的栅极信号S&i与具第一准位的时钟脉冲CK4将栅极信号S&i+l从第二准位加速切换至第一准位；
步骤S755 于第三时段内，辅助电路150根据具第一准位的栅极信号S&i与具第一准位的时钟脉冲CK2将栅极信号S&i-l稳压于第一准位；步骤S760 于第三时段内，辅助电路150根据具第一准位的栅极信号S&i+l与具第一准位的时钟脉冲CK3将栅极信号S&i稳压于第一准位；步骤S765 于第三时段后的第四时段内，移位缓存器电路110输出具第二准位的栅极信号S&i-l、具第一准位的栅极信号S&i与具第一准位的栅极信号S&i+l至像素阵列 190及辅助电路150 ；步骤S770 于第四时段内，辅助电路150根据具第一准位的栅极信号S&i+l与具第一准位的时钟脉冲CK3将栅极信号S&i稳压于第一准位；步骤S775 于第四时段内，辅助电路150根据具第一准位的栅极信号S&i与具第二准位的时钟脉冲CK2将栅极信号S&i-l从第一准位加速切换至第二准位，进而将栅极信号S&i-l稳压于第二准位；步骤S780 于第四时段内，辅助电路150根据具第一准位的栅极信号S&i与具第一准位的时钟脉冲CK4将栅极信号S&i+l稳压于第一准位；步骤S785 于第四时段后的第五时段内，移位缓存器电路110输出具第二准位的栅极信号S&i-l、具第二准位的栅极信号S&i与具第一准位的栅极信号S&i+l至像素阵列 190及辅助电路150 ；以及步骤S790 于第五时段内，辅助电路根150据具第一准位的栅极信号S&i+l与具第二准位的时钟脉冲CK3将栅极信号S&i从第一准位加速切换至第二准位，进而将栅极信号S&i稳压于第二准位。图7为本发明基于图3所示的栅极驱动电路的栅极驱动方法的流程图。如图7所示，用于栅极驱动电路200的栅极驱动方法的流程800包含下列步骤步骤S810 于第一时段内，移位缓存器电路210输出具第一准位的栅极信号 S&i-l、具第二准位的栅极信号S&i与具第二准位的栅极信号S&i+l至像素阵列190及辅助电路250，其中第二准位系异于第一准位；步骤S815 于第一时段内，辅助电路250根据具第一准位的栅极信号S&i_l与具第二准位的时钟脉冲CK3将栅极信号S&i稳压于第二准位；步骤S820 于第一时段后的第二时段内，移位缓存器电路210输出具第一准位的栅极信号S&i-l、具第一准位的栅极信号S&i与具第二准位的栅极信号S&i+l至像素阵列 190及辅助电路250 ；步骤S825 于第二时段内，辅助电路250根据具第一准位的栅极信号S&i_l与具第一准位的时钟脉冲CK3将栅极信号S&i从第二准位加速切换至第一准位；步骤S830 于第二时段内，辅助电路250根据具第一准位的栅极信号S&i与具第二准位的时钟脉冲CK4将栅极信号S&i+l稳压于第二准位；步骤S835 于第二时段后的第三时段内，移位缓存器电路210输出具第一准位的栅极信号S&i-l、具第一准位的栅极信号S&i与具第一准位的栅极信号S&i+l至像素阵列 190及辅助电路250 ；步骤S840 于第三时段内，辅助电路250根据具第一准位的栅极信号S&i_l与具第一准位的时钟脉冲CK3将栅极信号S&i稳压于第一准位；
步骤S845 于第三时段内，辅助电路250根据具第一准位的栅极信号S&i与具第一准位的时钟脉冲CK4将栅极信号S&i+l从第二准位加速切换至第一准位；步骤S850 于第三时段后的第四时段内，移位缓存器电路210输出具第二准位的栅极信号S&i-l、具第一准位的栅极信号S&i与具第一准位的栅极信号S&i+l至像素阵列 190及辅助电路250 ；以及步骤S855 于第四时段内，辅助电路250根据具第一准位的栅极信号S&i与具第一准位的时钟脉冲CK4将栅极信号S&i+l稳压于第一准位。图8为本发明基于图4所示的栅极驱动电路的栅极驱动方法的流程图。如图8所示，用于栅极驱动电路300的栅极驱动方法的流程900包含下列步骤步骤S910 于第一时段内，移位缓存器电路310输出具第一准位的栅极信号 S&i+l、具第一准位的栅极信号S&i与具第一准位的栅极信号S&i-l至像素阵列190及辅助电路350 ；步骤S915 于第一时段内，辅助电路350根据具第一准位的栅极信号S&i+l与具第一准位的时钟脉冲CK3将栅极信号S&i稳压于第一准位；步骤S920 于第一时段内，辅助电路350根据具第一准位的栅极信号S&i与具第一准位的时钟脉冲CK2将栅极信号S&i-l稳压于第一准位；步骤S925 于第一时段后的第二时段内，移位缓存器电路310输出具第一准位的栅极信号S&i+l、具第一准位的栅极信号S&i与具第二准位的栅极信号S&i-l至像素阵列 190及辅助电路350，其中第二准位系异于第一准位；步骤S930 于第二时段内，辅助电路350根据具第一准位的栅极信号S&i+l与具第一准位的时钟脉冲CK3将栅极信号S&i稳压于第一准位；步骤S935 于第二时段内，辅助电路350根据具第一准位的栅极信号S&i与具第二准位的时钟脉冲CK2将栅极信号S&i-l从第一准位加速切换至第二准位，进而将栅极信号S&i-l稳压于第二准位；步骤S940 于第二时段后的第三时段内，移位缓存器电路310输出具第一准位的栅极信号S&i+l、具第二准位的栅极信号S&i与具第二准位的栅极信号S&i-l至像素阵列 190及辅助电路350 ；步骤S945 于第三时段内，辅助电路350根据具第一准位的栅极信号S&i+l与具第二准位的时钟脉冲CK3将栅极信号S&i从第一准位加速切换至第二准位；步骤S950 于第三时段后的第四时段内，移位缓存器电路310输出具第一准位的栅极信号S&i+l、具第二准位的栅极信号S&i与具第二准位的栅极信号S&i-l至像素阵列 190及辅助电路350 ；以及步骤S955 于第四时段内，辅助电路350根据具第一准位的栅极信号S&i+l与具第二准位的时钟脉冲CK3将栅极信号S&i稳压于第二准位。综上所述，本发明栅极驱动电路在像素阵列的两侧边分别设置移位缓存器电路及辅助电路，进而藉由本发明栅极驱动方法的信号稳压及准位加速切换运作降低每一栅极信号的脉波失真度，据以增加像素充电时间，从而提高影像显示品质。此外，于每一画面时间中，辅助电路的每一辅助晶体管仅在相对应栅极信号的脉波时间内处于导通状态，故可避免发生晶体管特性曲线偏移以提高操作稳定度。
17
虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何具有本发明所属技术领域的技术人员，在不脱离本发明的精神和范围内，当可作各种更动与修改，因此本发明的保护范围当视后附的权利要求保护范围所界定者为准。
权利要求
1.一种栅极驱动电路，用以提供多个栅极信号至一像素阵列的多个栅极线，其特征在于，该栅极驱动电路包含一移位缓存器电路，设置于该像素阵列的一第一侧边，该移位缓存器电路将该些栅极信号从该第一侧边馈入至该像素阵列，该移位缓存器电路包含一第(N-I)级移位缓存器，电连接于该些栅极线的一第(N-I)栅极线，该第(N-I)级移位缓存器用来根据一第一时钟脉冲产生该些栅极信号的一第(N-I)栅极信号；一第N级移位缓存器，电连接于该些栅极线的一第N栅极线，该第N级移位缓存器用来根据一第二时钟脉冲产生该些栅极信号的一第N栅极信号；一第(N+1)级移位缓存器，电连接于该些栅极线的一第(N+1)栅极线，该第(N+1)级移位缓存器用来根据一第三时钟脉冲产生该些栅极信号的一第(N+1)栅极信号；以及一辅助电路，设置于该像素阵列的一相异于该第一侧边的第二侧边，该辅助电路包含一第一晶体管，具有一用来接收该第二时钟脉冲的第一端、一电连接于该第(N-I)栅极线的栅极端、及一电连接于该第N栅极线的第二端。
2.如权利要求1所述的栅极驱动电路，其特征在于，该辅助电路还包含一第二晶体管，具有一用来接收该第三时钟脉冲的第一端、一电连接于该第N栅极线的栅极端、及一电连接于该第(N+1)栅极线的第二端。
3.如权利要求1所述的栅极驱动电路，其特征在于，该第一时钟脉冲与该第二时钟脉冲具有非零相位差，该第一时钟脉冲与该第三时钟脉冲具有非零相位差，且该第二时钟脉冲与该第三时钟脉冲具有非零相位差。
4.如权利要求1所述的栅极驱动电路，其特征在于，该辅助电路还包含一第三晶体管，具有一用来接收该第二时钟脉冲的第一端、一电连接于该第(N+1)栅极线的栅极端、及一电连接于该第N栅极线的第二端。
5.如权利要求4所述的栅极驱动电路，其特征在于，该辅助电路还包含一第四晶体管，具有一用来接收该第一时钟脉冲的第一端、一电连接于该第N栅极线的栅极端、及一电连接于该第(N-I)栅极线的第二端。
6.如权利要求1、2、3、4或5所述的栅极驱动电路，其特征在于，该栅极驱动电路设置于具该像素阵列的面板内；以及，该第(N-I)栅极线从该第一侧边馈入至该像素阵列，再通过该像素阵列并经由该第二侧边传输至该辅助电路。
7.一种栅极驱动电路，用以提供多个栅极信号至一像素阵列的多个栅极线，其特征在于，该栅极驱动电路包含一移位缓存器电路，设置于该像素阵列的一第一侧边，该移位缓存器电路将该些栅极信号从该第一侧边馈入至该像素阵列，该移位缓存器电路包含一第(N-I)级移位缓存器，电连接于该些栅极线的一第(N-I)栅极线，该第(N-I)级移位缓存器用来根据一第一时钟脉冲产生该些栅极信号的一第(N-I)栅极信号；一第N级移位缓存器，电连接于该些栅极线的一第N栅极线，该第N级移位缓存器用来根据一第二时钟脉冲产生该些栅极信号的一第N栅极信号；一第(N+1)级移位缓存器，电连接于该些栅极线的一第(N+1)栅极线，该第(N+1)级移位缓存器用来根据一第三时钟脉冲产生该些栅极信号的一第(N+1)栅极信号；以及一辅助电路，设置于该像素阵列的一相异于该第一侧边的第二侧边，该辅助电路包含一第一晶体管，具有一用来接收该第一时钟脉冲的第一端、一电连接于该第N栅极线的栅极端、及一电连接于该第(N-I)栅极线的第二端。
8.如权利要求7所述的栅极驱动电路，其特征在于，该第一时钟脉冲与该第二时钟脉冲具有非零相位差，该第一时钟脉冲与该第三时钟脉冲具有非零相位差，且该第二时钟脉冲与该第三时钟脉冲具有非零相位差。
9.如权利要求7所述的栅极驱动电路，其特征在于，该辅助电路还包含一第二晶体管，具有一用来接收该第二时钟脉冲的第一端、一电连接于该第(N+1)栅极线的栅极端、及一电连接于该第N栅极线的第二端。
10.一种栅极驱动方法，适用于驱动具一移位缓存器电路与一辅助电路的一栅极驱动电路，该移位缓存器电路用来提供多个栅极信号至一像素阵列，该移位缓存器电路与该辅助电路分别设置于该像素阵列的两相异侧边，其特征在于，该栅极驱动方法包含于一第一时段内，该移位缓存器电路输出该些栅极信号的具一第一准位的一第(N-I) 栅极信号与具一第二准位的一第N栅极信号至该像素阵列及该辅助电路，其中该第二准位异于该第一准位；于该第一时段内，该辅助电路根据具该第一准位的该第(N-I)栅极信号与具该第二准位的一第一时钟脉冲将该第N栅极信号稳压于该第二准位；于该第一时段后的一第二时段内，该移位缓存器电路输出具该第一准位的该第(N-I) 栅极信号与具该第一准位的该第N栅极信号至该像素阵列及该辅助电路；于该第二时段内，该辅助电路根据具该第一准位的该第(N-I)栅极信号与具该第一准位的该第一时钟脉冲将该第N栅极信号从该第二准位加速切换至该第一准位；于该第二时段后的一第三时段内，该移位缓存器电路输出具该第一准位的该第(N-I) 栅极信号与具该第一准位的该第N栅极信号至该像素阵列及该辅助电路；以及于该第三时段内，该辅助电路根据具该第一准位的该第(N-I)栅极信号与具该第一准位的该第一时钟脉冲将该第N栅极信号稳压于该第一准位。
11.如权利要求10所述的栅极驱动方法，其特征在于，还包含于该第二时段内，该移位缓存器电路还输出该些栅极信号的具该第二准位的一第 (N+1)栅极信号至该像素阵列及该辅助电路；于该第二时段内，该辅助电路根据具该第一准位的该第N栅极信号与具该第二准位的一第二时钟脉冲将该第(N+1)栅极信号稳压于该第二准位；于该第三时段内，该移位缓存器电路还输出具该第一准位的一第(N+1)栅极信号至该像素阵列及该辅助电路；于该第三时段内，该辅助电路根据具该第一准位的该第N栅极信号与具该第一准位的该第二时钟脉冲将该第(N+1)栅极信号从该第二准位加速切换至该第一准位；于该第三时段后的一第四时段内，该移位缓存器电路输出具该第二准位的该第(N-I) 栅极信号、具该第一准位的该第N栅极信号与具该第一准位的该第(N+1)栅极信号至该像素阵列及该辅助电路；以及于该第四时段内，该辅助电路根据具该第一准位的该第N栅极信号与具该第一准位的该第二时钟脉冲将该第(N+1)栅极信号稳压于该第一准位。
12.如权利要求11所述的栅极驱动方法，其特征在于，还包含于该第二时段内，该辅助电路根据具该第一准位的该第N栅极信号与具该第一准位的一第三时钟脉冲将该第(N-I)栅极信号稳压于该第一准位；于该第三时段内，该辅助电路根据具该第一准位的该第N栅极信号与具该第一准位的该第三时钟脉冲将该第(N-I)栅极信号稳压于该第一准位；于该第三时段内，该辅助电路根据具该第一准位的该第(N+1)栅极信号与具该第一准位的该第一时钟脉冲将该第N栅极信号稳压于该第一准位；于该第四时段内，该辅助电路根据具该第一准位的该第N栅极信号与具该第二准位的该第三时钟脉冲将该第(N-I)栅极信号从该第一准位加速切换至该第二准位，进而将该第 (N-I)栅极信号稳压于该第二准位；以及于该第四时段内，该辅助电路根据具该第一准位的该第(N+1)栅极信号与具该第一准位的该第一时钟脉冲将该第N栅极信号稳压于该第一准位。
13.如权利要求12所述的栅极驱动方法，其特征在于，还包含于该第四时段后的一第五时段内，该移位缓存器电路输出具该第二准位的该第(N-I) 栅极信号、具该第二准位的该第N栅极信号与具该第一准位的该第(N+1)栅极信号至该像素阵列及该辅助电路；以及于该第五时段内，该辅助电路根据具该第一准位的该第(N+1)栅极信号与具该第一准位的该第一时钟脉冲将该第N栅极信号从该第一准位加速切换至该第二准位，进而将该第 N栅极信号稳压于该第二准位。
14.一种栅极驱动方法，适用于驱动具一移位缓存器电路与一辅助电路的一栅极驱动电路，该移位缓存器电路用来提供多个栅极信号至一像素阵列，该移位缓存器电路与该辅助电路分别设置于该像素阵列的两相异侧边，其特征在于，该栅极驱动方法包含于一第一时段内，该移位缓存器电路输出该些栅极信号的具一第一准位的一第(N+1) 栅极信号与具该第一准位的一第N栅极信号至该像素阵列及该辅助电路；于该第一时段内，该辅助电路根据具该第一准位的该第(N+1)栅极信号与具该第一准位的一第一时钟脉冲将该第N栅极信号稳压于该第一准位；于该第一时段后的一第二时段内，该移位缓存器电路输出具该第一准位的该第(N+1) 栅极信号与具一第二准位的该第N栅极信号至该像素阵列及该辅助电路，其中该第二准位异于该第一准位；于该第二时段内，该辅助电路根据具该第一准位的该第(N+1)栅极信号与具该第二准位的该第一时钟脉冲将该第N栅极信号从该第一准位加速切换至该第二准位；于该第二时段后的一第三时段内，该移位缓存器电路输出具该第一准位的该第(N+1) 栅极信号与具该第二准位的该第N栅极信号至该像素阵列及该辅助电路；以及于该第三时段内，该辅助电路根据具该第一准位的该第(N+1)栅极信号与具该第二准位的该第一时钟脉冲将该第N栅极信号稳压于该第二准位。
15.如权利要求14所述的栅极驱动方法，其特征在于，还包含于该第一时段前的一第四时段内，该移位缓存器电路输出具该第一准位的该第N栅极信号、具该第一准位的该第(N+1)栅极信号与该些栅极信号的具该第一准位的一第(N-I)栅极信号至该像素阵列及该辅助电路；于该第四时段内，该辅助电路根据具该第一准位的该第N栅极信号与具该第一准位的一第二时钟脉冲将该第(N-I)栅极信号稳压于该第一准位；于该第四时段内，该辅助电路根据具该第一准位的该第(N+1)栅极信号与具该第一准位的该第一时钟脉冲将该第N栅极信号稳压于该第一准位；于该第一时段内，该移位缓存器电路还输出具该第二准位的该第(N-I)栅极信号至该像素阵列及该辅助电路；以及于该第一时段内，该辅助电路根据具该第一准位的该第N栅极信号与具该第二准位的该第二时钟脉冲将该第(N-I)栅极信号从该第一准位加速切换至该第二准位，进而将该第 (N-I)栅极信号稳压于该第二准位。
全文摘要
本发明公开了一种栅极驱动电路及其栅极驱动方法，该栅极驱动电路包含设置于像素阵列的两相异侧边的移位缓存器电路及辅助电路。移位缓存器电路包含用来根据第一时钟脉冲产生第(N-1)栅极信号的第(N-1)级移位缓存器、用来根据第二时钟脉冲产生第N栅极信号的第N级移位缓存器、及用来根据第三时钟脉冲产生第(N+1)栅极信号的第(N+1)级移位缓存器。辅助电路包含第一晶体管。第一晶体管用来根据第(N-1)栅极信号与第二时钟脉冲对第N栅极信号执行信号稳压及准位加速切换运作。
文档编号G09G3/36GK102411916SQ20111040263
公开日2012年4月11日 申请日期2011年11月30日 优先权日2011年11月18日
发明者刘匡祥, 曾建彰, 杨雅婷 申请人:友达光电股份有限公司
最新回复(0)