半导体装置和具有其的电子设备的制作方法

专利名称：半导体装置和具有其的电子设备的制作方法
技术领域：
本发明涉及一种半导体装置和半导体装置的驱动方法。此外，本发明涉及一种具有半导体装置的显示装置，具体而言，涉及一种具有半导体装置的液晶显示装置和具有该液晶显示装置的电子设备。
背景技术：
近年来，顺应诸如液晶电视的大型显示装置的发展，已经积极开发了诸如液晶显示装置和发光装置的显示装置。具体而言，已经积极开发出这样的技术，其中，利用在绝缘体上由单晶半导体形成的晶体管在同一基板上形成像素电路和包括移位寄存器电路等的驱动电路(以下称为内电路)，这对降低功耗和成本有很大贡献。通过FPC等将形成于绝缘体上的内电路连接到设置于绝缘体之外的控制器IC等(以下称为外电路)并控制内电路的运行。作为形成于绝缘体上的内电路，已经发明了多种电平移动器(参见参考文献1 日本公开专利申请No. 2001-257581和参考文献2 日本公开专利申请No. 2002-118458)。

发明内容
参考文献1和2中所述的每种电平移动器都不能同时移动正和负电源侧上的输入信号的电平。亦即，在移动负和正电源侧上的输入信号的电平的情况下，需要用于移动负电源侧上的输入信号的电平的电平移动器和用于移动正电源侧上的输入信号的电平的电平移动器。有鉴于该问题，本发明的目的在于提供一种能够同时移动负电源侧和正电源侧上的输入信号的电平的电平移动器，均具有这种电平移动器的半导体装置和诸如液晶显示装置的显示装置以及具有这种显示装置的电子设备。根据本发明的一个特征，包括第一电容器、第二电容器、第一晶体管、第二晶体管、 第三晶体管和第四晶体管，且所述第一电容器的第一电极电连接到第三线路，所述第二电容器的第一电极电连接到第四线路，所述第一晶体管的栅极电连接到所述第一电容器的第二电极，所述第一晶体管的第一端子电连接到第二线路，所述第一晶体管的第二端子电连接到所述第二电容器的第二电极，所述第二晶体管的栅极电连接到所述第二电容器的第二电极，所述第二晶体管的第一端子电连接到所述第二线路，所述第二晶体管的第二端子电连接到所述第一电容器的所述第二电极，所述第三晶体管的栅极电连接到所述第二电容器的所述第二电极，所述第三晶体管的第一端子电连接到所述第二线路，所述第三晶体管的第二端子电连接到第五线路，所述第四晶体管的栅极和第一端子电连接到第一线路，且所述第四晶体管的第二端子电连接到所述第五线路。
注意，所述第一到第四晶体管可以为相同导电类型的晶体管。在所述第一到第四晶体管为P沟道晶体管的情况下，所述第一线路的电势可以高于所述第二线路的电势。在所述第一到第四晶体管为N沟道晶体管的情况下，所述第一线路的电势可以低于所述第二线路的电势。根据本发明的一个特征，包括第一电容器、第二电容器、第一晶体管、第二晶体管、 第三晶体管、第四晶体管、第五晶体管和第六晶体管，且所述第一电容器的第一电极电连接到第三线路，所述第二电容器的第一电极电连接到第四线路，所述第一晶体管的栅极电连接到所述第一电容器的第二电极，所述第一晶体管的第一端子电连接到第二线路，所述第一晶体管的第二端子电连接到所述第二电容器的第二电极，第二晶体管的栅极电连接到所述第二电容器的第二电极，所述第二晶体管的第一端子电连接到所述第二线路，所述第二晶体管的第二端子电连接到所述第一电容器的第二电极，所述第三晶体管的栅极电连接到所述第二电容器的第二电极，所述第三晶体管的第一端子电连接到所述第二线路，所述第三晶体管的第二端子电连接到第五线路，所述第四晶体管的栅极和第一端子电连接到第一线路，所述第四晶体管的第二端子电连接到所述第五线路，所述第五晶体管的栅极电连接到所述第一电容器的第二电极，所述第五晶体管的第一端子电连接到所述第二线路，所述第五晶体管的第二端子电连接到第六线路，所述第六晶体管的栅极和第一端子电连接到所述第一线路，且所述第六晶体管的第二端子电连接到所述第六线路。注意，所述第一到第六晶体管可以为相同导电类型的晶体管。在所述第一到第六晶体管为P沟道晶体管的情况下，所述第一线路的电势可以高于所述第二线路的电势。在所述第一到第六晶体管为N沟道晶体管的情况下，所述第一线路的电势可以低于所述第二线路的电势。根据本发明的一个特征，包括第一电容器、第二电容器、第一晶体管、第二晶体管、 第三晶体管、第四晶体管、第五晶体管和第六晶体管，且所述第一电容器的第一电极电连接到第三线路，所述第二电容器的第一电极电连接到第四线路，所述第一晶体管的栅极电连接到所述第一电容器的第二电极，所述第一晶体管的第一端子电连接到第二线路，所述第一晶体管的第二端子电连接到所述第二电容器的第二电极，所述第二晶体管的栅极电连接到所述第二电容器的第二电极，所述第二晶体管的第一端子电连接到所述第二线路，所述第二晶体管的第二端子电连接到所述第一电容器的所述第二电极，所述第三晶体管的栅极电连接到所述第二电容器的第二电极，所述第三晶体管的第一端子电连接到所属第二线路，所述第四晶体管的栅极和第一端子电连接到第一线路，所述第四晶体管的第二端子电连接到所述第三晶体管的第二端子，所述第五晶体管的栅极电连接到所述第二电容器的第二电极，所述第五晶体管的第一端子电连接到所述第二线路，所述第五晶体管的第二端子电连接到第五线路，所述第六晶体管的栅极电连接到所述第三晶体管的第二端子和所述第四晶体管的第二端子，所述第六晶体管的第一端子电连接到所述第一线路，且所述第六晶体管的第二端子电连接到所述第五线路。注意，所述第一到第六晶体管可以为相同导电类型的晶体管。在所述第一到第六晶体管为P沟道晶体管的情况下，所述第一线路的电势可以高于所述第二线路的电势。在所述第一到第六晶体管为N沟道晶体管的情况下，所述第一线路的电势可以低于所述第二线路的电势。
根据本发明的液晶显示装置的一个特征，包括像素，该像素包括液晶元件和驱动电路，驱动电路包括第一电容器、第二电容器、第一晶体管、第二晶体管、第三晶体管和第四晶体管，且所述第一电容器的第一电极电连接到第三线路，所述第二电容器的第一电极电连接到第四线路，所述第一晶体管的栅极电连接到所述第一电容器的第二电极，所述第一晶体管的第一端子电连接到第二线路，所述第一晶体管的第二端子电连接到所述第二电容器的第二电极，所述第二晶体管的栅极电连接到所述第二电容器的第二电极，所述第二晶体管的第一端子电连接到所述第二线路，所述第二晶体管的第二端子电连接到所述第一电容器的第二电极，所述第三晶体管的栅极电连接到所述第二电容器的第二电极，所述第三晶体管的第一端子电连接到所述第二线路，所述第三晶体管的第二端子电连接到第五线路，所述第四晶体管的栅极和第一端子电连接到第一线路，且所述第四晶体管的第二端子电连接到所述第五线路。注意，所述第一到第四晶体管可以为相同导电类型的晶体管。在所述第一到第四晶体管为P沟道晶体管的情况下，所述第一线路的电势可以高于所述第二线路的电势。在所述第一到第四晶体管为N沟道晶体管的情况下，所述第一线路的电势可以低于所述第二线路的电势。根据本发明的液晶显示装置的一个特征，包括像素，该像素包括液晶元件和驱动电路，驱动电路包括第一电容器、第二电容器、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管，且所述第一电容器的第一电极电连接到第三线路，所述第二电容器的第一电极电连接到第四线路，所述第一晶体管的栅极电连接到所述第一电容器的第二电极，所述第一晶体管的第一端子电连接到第二线路，所述第一晶体管的第二端子电连接到所述第二电容器的第二电极，所述第二晶体管的栅极电连接到所述第二电容器的第二电极，所述第二晶体管的第一端子电连接到所述第二线路，所述第二晶体管的第二端子电连接到所述第一电容器的第二电极，所述第三晶体管的栅极电连接到所述第二电容器的所述第二电极，所述第三晶体管的第一端子电连接到所述第二线路，所述第三晶体管的第二端子电连接到第五线路，所述第四晶体管的栅极和第一端子电连接到第一线路，所述第四晶体管的第二端子电连接到所述第五线路，所述第五晶体管的栅极电连接到所述第一电容器的所述第二电极，所述第五晶体管的第一端子电连接到所述第二线路，所述第五晶体管的第二端子电连接到第六线路，所述第六晶体管的栅极和第一端子电连接到所述第一线路，且所述第六晶体管的第二端子电连接到所述第六线路。注意，所述第一到第六晶体管可以为相同导电类型的晶体管。在所述第一到第六晶体管为P沟道晶体管的情况下，所述第一线路的电势可以高于所述第二线路的电势。在所述第一到第六晶体管为N沟道晶体管的情况下，所述第一线路的电势可以低于所述第二线路的电势。根据本发明的液晶显示装置的一个特征，包括像素，该像素包括液晶元件和驱动电路，驱动电路包括第一电容器、第二电容器、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管，且所述第一电容器的第一电极电连接到第三线路，所述第二电容器的第一电极电连接到第四线路，所述第一晶体管的栅极电连接到所述第一电容器的第二电极，所述第一晶体管的第一端子电连接到第二线路，所述第一晶体管的第二端子电连接到所述第二电容器的第二电极，所述第二晶体管的栅极电连接到所述第二电容器的所述第二电极，所述第二晶体管的第一端子电连接到所述第二线路，所述第二晶体管的第二端子电连接到所述第一电容器的所述第二电极，所述第三晶体管的栅极电连接到所述第二电容器的所述第二电极，所述第三晶体管的第一端子电连接到所述第二线路，所述第四晶体管的栅极和第一端子电连接到第一线路，所述第四晶体管的第二端子电连接到所述第三晶体管的第二端子，所述第五晶体管的栅极电连接到所述第二电容器的所述第二电极，所述第五晶体管的第一端子电连接到所述第二线路，所述第五晶体管的第二端子电连接到第五线路，所述第六晶体管的栅极电连接到所述第三晶体管的第二端子和所述第四晶体管的第二端子，所述第六晶体管的第一端子电连接到所述第一线路，且所述第六晶体管的第二端子电连接到第五线路。注意，所述第一到第六晶体管可以为相同导电类型的晶体管。在所述第一到第六晶体管为P沟道晶体管的情况下，所述第一线路的电势可以高于所述第二线路的电势。在所述第一到第六晶体管为N沟道晶体管的情况下，所述第一线路的电势可以低于所述第二线路的电势。还要注意，本发明的开关可以是诸如电子开关或机械开关的任何开关。亦即，只要其可以控制电流，它可以是任何开关。例如，可以使用晶体管、二极管(例如PN 二极管、PIN 二极管、肖特基二极管或以二极管方式连接的晶体管)、晶间管或配置了这些元件的逻辑电路。因此，在将晶体管用作开关的情况下，开关的极性(导电类型)(恰象开关一样工作) 不受特定限制。不过，在优选截止电流较小的时候，优选使用具有较小截止电流的极性的晶体管。可以给出配有LDD区域的晶体管、具有多栅极结构的晶体管等作为具有小截止电流的晶体管的例子。此外，当被作为开关工作的晶体管的源极端子的电势更接近低电势侧电源(例如Vss、GND或0V)时，优选使用N沟道晶体管，而当作为开关工作的晶体管的源极端子的电势更接近高电势侧电源(例如Vdd)时，使用P沟道晶体管。这是因为可以提高晶体管的栅极-源极电压的绝对值，从而能够容易地将晶体管作为开关操作。注意，还可以同时使用N沟道和P沟道开关来使用CMOS开关。CMOS开关可以容易地作为开关而工作，因为当导通P沟道和N沟道中的任一个时电流都可以流过。例如，可以适当地输出电压，而不论开关的输入信号的电压是高还是低。此外，由于可以使用于导通或截止开关的信号的电压幅值变小，因此能够降低功率消耗。注意，在将晶体管用作开关的情况下，有输入端子(源极端子和漏极端子之一)、 输出端子(源极端子和漏极端子中的另一个)以及用于控制导电性的端子(栅极端子)。 另一方面，在将二极管用作开关的情况下，未必会有控制导电性的端子；因此，可以减少用于控制端子的线路数量。注意，在本发明中，被“连接”包括电连接、功能连接和直接连接。因此，在本发明中公开的每个结构可以包括除预定连接之外的对象。例如，也可以在某一部分和另一部分之间设置至少一个允许电连接的元件(例如开关、晶体管、电容器、电感器、电阻器或二极管)。此外，也可以在其间设置至少一个允许功能连接的电路(例如，诸如反相器、与非电路或或非电路的逻辑电路；诸如数模转换电路、模数转换电路或伽玛校正电路的信号转换电路；诸如电源电路的电势电平转换电路(例如升压电路或降压电路或改变高信号或低信号的电势电平的电平移动器电路)；电压源；电流源；开关电路；诸如能够增大信号振幅、电流量等的放大器电路，诸如运算放大器、差分放大器电路、源极跟随器电路或缓冲电路；信号发生电路；存储电路；或控制电路)。或者，不在其间插入另一元件或电路，可以直接进行连接。将仅包括不插入任何其他元件或电路而进行连接的情形描述为“直接连接”。此外，被描述为“电连接”的情形包括电连接的情形(即，利用插入到其间的另一元件连接的情形)，功能连接的情形(即，禾_插入到其间的另一电路连接的情形)以及直接连接的情形(即不在其间插入另一元件或电路而连接的情形)。注意，显示元件、显示装置、发光元件或发光装置可以是多种模式或可以包括多种元件。例如，作为显示元件，可以使用显示装置、发光元件或发光装置，可以施加电磁功能改变对比度的显示媒体，诸如电致发光元件(例如有机电致发光元件、无机电致发光元件或含有有机和无机材料二者的电致发光元件)、电子发射元件、液晶、电子墨水、光栅光阀 (GLV)、等离子体显示板(PDP)、数字微镜装置(DMD)、压电陶瓷显示器或碳纳米管。注意，使用电致发光元件的显示装置包括电致发光显示器；利用电子发射元件的显示装置包括场致发射显示器(FED)、表面导电电子发射器显示器(SED)等；利用液晶元件的显示装置包括液晶显示器，透射型液晶显示器，半透射型液晶显示器和反射型液晶显示器等；且利用电子墨水的显示装置包括电子纸张。注意，在本发明中，作为晶体管，可以使用任何模式的晶体管。因此，可用种类的晶体管不受特定限制。于是，例如，可以使用包括由非晶硅或多晶硅代表的非单晶半导体膜的薄膜晶体管(TFT)等。结果，例如，可以在低制造温度下，以低成本，在大基板上或在透明基板上进行制造，且晶体管可以透光。此外，也可以使用用半导体基板或SOI基板形成的晶体管，MOS晶体管，结型晶体管，双极晶体管等。结果，例如，可以制造具有较小变化的晶体管， 可以制造具有高电流供应能力的晶体管，可以制造具有小尺寸的晶体管，或者可以形成具有较小功耗的电路。此外，也可以使用包括诸如&10、B-InGaZnO, SiGe或GaAs的化合物半导体的晶体管，通过形成晶体管薄膜形成的薄膜晶体管等。结果，例如，可以在低制造温度下进行制造，可以在室温下进行制造，且可以在耐热性低的基板，例如塑料基板或膜基板上直接形成晶体管。此外，也可以使用利用喷墨法或印刷法等形成的晶体管。结果，例如，可以在室温下进行制造，可以以低真空度进行制造，或可以利用大基板进行制造。此外，也可以不用掩模(中间掩模)进行制造，从而可以容易地改变晶体管的布局。此外，也可以使用包括有机半导体或碳纳米管的晶体管或另一种晶体管。结果，可以在能够弯曲的基板上形成晶体管。注意，非单晶半导体膜可以含有氢或卤素。此外，在其上布置晶体管的基板种类不受特别限制，可以使用各种基板。因此，例如，可以为单晶基板、SOI基板、玻璃基板、石英基板、塑料基板、纸基板、玻璃纸基板、石基板、不锈钢基板、具有不锈钢箔的基板等提供晶体管。此外，可以在基板上形成晶体管，然后可以将晶体管转移到另一基板上，由此在另一基板上设置晶体管。利用这些基板，例如，可以形成具有良好特性的晶体管，可以形成具有较小功耗的晶体管，可以形成不那么容易破损的装置，或可以提供耐热性。晶体管的结构可以采用各种模式，不限于某一结构。例如，可以采用包括两个或更多栅电极的多栅极结构。对于多栅极结构而言，由于沟道区域是串联的，看起来像多个晶体管串联的结构。对于多栅极结构而言，例如，可以减小截止电流，可以通过提高晶体管的耐压提高可靠性，即使在饱和区中工作时漏极-源极电压变化时，漏极-源极电流也不会改变过多，从而可以实现平坦的特性。此外，也可以采用在沟道上下提供有栅电极的结构。通过采用在沟道上下提供有栅电极的结构，增大了沟道区，从而例如可以增大电流值且可以减小S值，因为容易形成耗尽层。在沟道上方和下方提供有栅电极的结构看起来像多个晶体并联的结构。此外，也可以采用以下任何结构在沟道上方设置栅电极的结构；在沟道下方设置栅电极的结构；交错构造；以及反交错结构。可以将沟道区分成多个区域，被分割的沟道区可以是并联或串联的。此外，源电极或漏电极可以与沟道(或其一部分)重叠。通过采用源电极或漏电极与沟道(或其一部分)重叠的结构，可以防止由于沟道一部分中的电荷积聚导致的运行不稳定。此外，也可以提供LDD区域。通过提供LDD区域，例如，可以减小截止电流，可以通过提高晶体管的耐压提高可靠性，即使在饱和区中工作时漏极-源极电压变化时，漏极-源极电流也不会改变过多，从而可以实现平坦的特性。注意，在本发明中可以将各种晶体管用作晶体管，且可以在各种基板上形成晶体管。因此，可以为诸如玻璃基板、塑料基板、单晶基板或SOI基板的任何基板提供所有电路。 通过在相同基板上形成所有电路，例如，可以减少零件数量以降低成本，且可以减少到电路元件的连接数量以提高可靠率。或者，可以在一基板上形成电路的部分，可以在另一基板上形成电路的其他部分。亦即，不要求在同一基板形成所有电路。例如，可以在玻璃基板上用晶体管形成电路的部分，可以使用单晶基板形成电路的另一部分，且其IC芯片可以通过 COG(玻璃上芯片)连接，以便被设置在玻璃基板上。或者，可以通过TAB (带式自动接合) 或印制电路板将IC芯片连接至玻璃基板。通过这种方式，通过在相同基板上形成电路的部分，例如，可以减少零件数量以降低成本，且可以减少到电路元件的连接数量以提高可靠率。此外，通过在不同基板上形成消耗大功率的高驱动电压部分或高驱动频率部分，可以防止功耗的增大。还要注意，在本发明中一个像素对应于能够控制亮度的一个元件。例如，一个像素对应于一种彩色要素且以这一种色彩要素表达亮度。因此，在这种情况下，对于具有R(红色)、G(绿色)和B (蓝色)彩色要素的彩色显示装置而言，图像的最小单元由R像素、G像素和B像素三种像素构成。注意，彩色要素不限于三种颜色，可以使用超过三种颜色的彩色要素。例如，也可以采用RGBW(W表示白色)或RGB加黄色、青色、品红、翡翠绿和朱红色中的至少一种。此外，也可以增加与RGB中的至少一种类似的颜色；例如可以采用R，G，B1和 B2。虽然Bl和B2都是蓝色，但它们频率稍有不同。通过采用这些彩色要素，例如，可以进行更逼真的显示，且可以降低功耗。或者，作为另一个例子，在利用多个区域控制一个彩色要素的亮度的情况下，一个区域对应于一个像素。因此，在这种情况下，一个彩色要素由多个像素构成。此外，在这种情况下，对显示有贡献的区域面积可能根据每个像素而不同。此外，通过稍微改变提供给用于控制每个彩色要素所提供的亮度的多个区域中的每个(也就是说，形成一个彩色要素的多个像素中的每个)的每个信号，也可以拓宽视角。注意，描述 “(用于三种颜色的)一个像素”表说将R、G和B三个像素看作一个像素的情形。同时，描述“(用于一种颜色的)一个像素”表示为一个彩色要素提供的多个像素被总地看作一个像素的情形。注意，在本发明中，可以将像素设置(布置)成矩阵。这里，将像素设置(布置) 成矩阵的情形包括沿纵向或横向将像素设置成直线或锯齿状线。因此，在利用三种颜色 (例如RGB)的彩色要素执行全色显示的情况下，包括三种彩色要素点的条布置和三角形布置。注意，彩色要素不限于三种颜色，可以采用超过三种颜色的彩色要素。例如，也可以采用RGBW(W表示白色)或RGB加黄色、青色、品红等中的至少一种。此外，显示区面积可以根据彩色要素的点而不同。由此，例如，可以降低功耗且可以延长显示装置的寿命。注意，晶体管是一种包括栅极、漏极和源极的三端子元件，其中在漏极区和源极区之间形成沟道区。可以通过漏极区、沟道区和源极区提供电流。由于源极和漏极随晶体管的结构、工作条件等而变，因此难以指定源极和漏极。因此，在本发明中，不一定将充当源极和漏极的区域称为源极和漏极；例如，分别将它们称为第一端子和第二端子。注意，晶体管也可以是至少具有包括基极、发射极和集电极三个端子的元件。在这种情况下类似地，可以将发射极和集电极称为第一端子和第二端子。注意，栅极表示栅电极和栅极线路(也称为栅极线、栅极信号线等)的整体或其部分。栅电极表示与形成沟道区、LDD(轻掺杂漏极)区等重叠的导电层的部分，在其间插置有栅极绝缘膜。栅极线路表示用于连接像素的栅电极或用于将栅电极连接到另一线路的线路。要指出的是，也有既充当栅电极又充当栅极线路的部分。可以将这种部分称为栅电极或栅极线路。亦即，也存在不能清晰区分栅电极和栅极线路的区域。例如，在提供沟道区以与延长的线路重叠的情况下，重叠区域充当栅电极同时也充当栅极线路。因此，可以将这种区域称为栅电极或栅极线路。此外，也可以将与栅电极由相同材料形成且连接到栅电极的区域称为栅电极。类似地，也可以将与栅极线路由相同材料形成且连接到栅极线路的区域称为栅极线路。准确地讲，在一些情况下，这种区域不与沟道区重叠或不具有连接到另一栅电极的功能。不过， 由于制造工艺的原因，存在着与栅电极或栅极线路由相同材料形成且连接到栅电极或栅极线路的区域。因此，也可以将这种区域称为栅电极或栅极线路。此外，例如在多栅极晶体管中，在很多情况下通过由和每个栅电极相同的材料形成的导电膜连接一个晶体管的栅电极和另一个晶体管的栅电极。可以将这种将栅电极彼此连接的区域称为栅极线路；不过，也可以将其称为栅电极，因为多栅极晶体管也可以被视为一个晶体管。亦即，也可以将由和栅电极或栅极线路相同的材料形成且连接到栅电极或栅极线路的区域称为栅电极或栅极线路。此外，例如，也可以将用于把栅电极连接到栅极线路的部分的导电膜称为栅电极或栅极线路。注意，栅极端子表示栅电极区域或电连接到栅电极的区域的一部分。源极表示源极区、源电极和源极线路(也称为源极线、源极信号线等)的整体或其部分。源极区表示含有高浓度P型杂质(例如硼或镓)或N型杂质(例如磷或砷)的半导体区域。因此，含有低浓度P型杂质或N型杂质的区域，即LDD (轻掺杂漏极)区不包括在源极区中。源电极表示由和源极区不同的材料形成且电连接到源极区的导电层的一部分。 不过，源电极可以包括源极区。源极线路表示用于连接像素的源电极或用于将源电极连接到另一线路的线路。要指出的是，也存在着既充当源电极又充当源极线路的部分。可以将这种部分称为源电极或源极线路。亦即，也存在着不能清晰地区分源电极和源极线路的区域。例如，在提供源极区以与延长的源极线路重叠的情况下，重叠区充当着源电极也充当着源极线路。 因此，可以将这种区域称为源电极或源极线路。此外，也可以将与源电极由相同材料形成且连接到源电极或用于连接源电机的部分的区域称为源电极。此外，也可以将与源极区重叠的部分称为源电极。类似地，也可以将与源极线路由相同材料形成且连接到源极线路的区域称为源极线路。准确地讲，在一些情况下这种区域具有连接到另一源电极的功能。不过，由于制造工艺的原因，存在着与源电极或源极线路由相同材料形成且连接到源电极或源极线路的区域。因此，也可以将这种区域称为源电极或源极线路。此外，例如，也可以将连接源电极和源极线路的导电膜的一部分称为源电极或源极线路。注意，源极端子表示源极区区域、源电极或电连接到源电极的区域的一部分。漏极类似于源极。注意，在本发明中，半导体装置表示包括一电路的装置，该电路包括半导体元件 (例如晶体管或二极管)。此外，半导体装置可以对应于利用半导体特性工作的任何装置。显示装置对应于包括显示元件(例如液晶元件或发光元件)的装置。注意，显示装置可以对应于显示屏自身，其中，在一块基板上形成多个像素和用于驱动像素的周边驱动电路，所述像素包括诸如液晶元件或电致发光元件的显示元件。此外，显示装置可以包括通过丝焊或凸点，所谓的玻璃上芯片(COG)提供于基板上的周边驱动电路。此外，显示装置可以包括利用柔性印刷电路(FPC)或印刷线路板(PWB)(例如IC、电阻器、电容器、电感器或晶体管)提供的装置。此外，显示装置可以包括诸如偏振板或相位差板的光学片。此外，显示装置可以包括背光单元(其可以包括导光板、棱镜片、漫射片、反射片或诸如LED或冷阴极管的光源)。此外，发光装置具体对应于包括诸如电致发光元件或用于FED的元件的自发光显示元件的显示装置。液晶显示装置对应于包括液晶元件的显示装置。在本发明中，描述一个对象形成于其他对象上或上方不一定表示该一个对象与其他对象直接接触。该描述可以包括两个对象不直接彼此接触的情形，即，其间插入了另一对象的情形。因此，例如，在描述层B形成于层A上(或上方)时，表示层B形成于层A上且直接接触层A的情形或另一层(例如层C或层D)形成于层A上且直接接触层A而层B形成于层C或D上且直接接触层C或D的情形。类似地，在描述一个对象形成于其他对象上方时，不一定表示这一个对象在其他对象上且直接接触其他对象，之间可以插入另一对象。 因此，例如，在描述层B形成于层A上方时，表示层B形成于层A上且直接接触层A的情形或另一层(例如层C或层D)形成于层A上且直接接触层A而层B形成于层C或D上且直接接触层C或D的情形。类似地，在描述一个对象形成于其他对象下或下方时，表示它们彼此直接接触的情形或彼此不接触的情形。根据本发明，可以提供一种包括电平移动器的显示装置，该电平移动器能够同时移动负电源侧和正电源侧上的输入信号的电平。此外，可以使用相同导电类型的晶体管形成本发明的显示装置，由此能够提供低成本的显示装置。


图IA到IC为均示出本发明的电平移动器结构的示意图。图2A和2B为均示出本发明的电平移动器的时间图的示意图。图3A到3C为均示出本发明的电平移动器的偏移电路的结构的示意图。
图4A和4B为均示出本发明的电平移动器的偏移电路的结构的示意图。图5A到5C为均示出本发明的电平移动器的偏移电路的结构的示意图。图6A和6B为均示出本发明的电平移动器的偏移电路的结构的示意图。图7A到7C为均示出本发明的电平移动器的偏移电路的结构的示意图。图8A和8B为均示出本发明的电平移动器的偏移电路的结构的示意图。图9A到9C为均示出本发明的电平移动器的偏移电路的结构的示意图。图IOA和IOB为均示出本发明的电平移动器的偏移电路的结构的示意图。图11为示出本发明的电平移动器的偏移电路的结构的示意图。图12为示出本发明的电平移动器的偏移电路的结构的示意图。图13为示出本发明的电平移动器的偏移电路的结构的示意图。图14为示出本发明的电平移动器的偏移电路的结构的示意图。图15为示出本发明的电平移动器的结构的示意图。图16A到16C为均示出本发明的电平移动器的时间图的示意图。图17为示出本发明的电平移动器的结构的示意图。图18为示出本发明的电平移动器的结构的示意图。图19为示出本发明的电平移动器的结构的示意图。图20A到20C为均示出本发明的电平移动器的时间图的示意图。图21为示出本发明的电平移动器的结构的示意图。图22A到22D为均示出本发明的电平移动器的时间图的示意图。图23为示出本发明的电平移动器的结构的示意图。图M为示出本发明的电平移动器的结构的示意图。图25为示出本发明的电平移动器的结构的示意图。图沈为示出本发明的电平移动器的结构的示意图。图27为示出本发明的电平移动器的结构的示意图。图观为示出本发明的电平移动器的结构的示意图。图四为示出本发明的电平移动器的结构的示意图。图30A到30C为均示出本发明的电平移动器的时间图的示意图。图31为示出本发明的电平移动器的结构的示意图。图32为示出本发明的电平移动器的结构的示意图。图33为示出本发明的电平移动器的结构的示意图。图34A到34C为均示出本发明的电平移动器的时间图的示意图。图35为示出本发明的电平移动器的结构的示意图。图36A到36D为均示出本发明的电平移动器的时间图的示意图。图37为示出本发明的电平移动器的结构的示意图。图38为示出本发明的电平移动器的结构的示意图。图39为示出本发明的电平移动器的结构的示意图。图40为示出本发明的电平移动器的结构的示意图。图41为示出本发明的电平移动器的结构的示意图。图42为示出本发明的电平移动器的结构的示意图。
图43为本发明的电平移动器的布局图。图44为本发明的电平移动器的布局图。图45为本发明的电平移动器的布局图。图46为本发明的电平移动器的布局图。图47A和47B均为本发明的电平移动器的布局图。图48A和48B均为示出本发明的像素的截面图的示意图。图49为本发明的像素的截面示意图。图50A和50B均为示出本发明的像素的截面图的示意图。图51A到51C均为示出本发明的像素的截面图的示意图。图52A和52B均为示出本发明的像素的截面图的示意图。图53A到53C均为示出本发明的显示模块的示意图。图M为示出本发明的显示模块的示意图。图55A到55D为示出本发明的电子设备的应用的示意图。图56A和56B为示出本发明的电子设备的应用的示意图。图57为示出本发明的电子设备的应用的示意图。图58A和58B为示出本发明的电子设备的应用的示意图。图59为示出本发明的电子设备的应用的示意图。图60为示出本发明的电子设备的应用的示意图。图61为示出本发明的电子设备的应用的示意图。图62A和62B均为示出本发明的显示屏的结构的示意图。图63A和63B为分别示出本发明的显示屏的结构和电致发光像素的构造的示意图。图64A为示出显示屏的结构的示意图，图64B和64C均为示出本发明的电致发光像素的构造的示意图。图65A和65B为分别示出本发明的显示屏的结构和液晶像素的构造的示意图。
具体实施例方式在下文中参考附图描述本发明的实施模式。不过，本发明能够以许多不同模式来执行，且本领域的技术人员容易理解，在不背离本发明的目的和范围的情况下可以以多种方式修改模式和细节。因此，不应将本发明视为受限于实施模式的描述。注意，在下文中描述的本发明的结构中，附图标记是通用的，不对相同部分或具有类似功能部分的详细说明
进行重复。(实施模式1)本实施模式参考图IA描述本发明的电平移动器的基本结构。图IA中所示的电平移动器包括电路101和102。如图IA中的电平移动器所示，电路101连接到线路103、104、105、106、107和108。 电路102连接到线路103、104、107、108和109。注意，将正电源VDD和负电源VSS提供给线路103和线路104。电源电势VDD高于电源电势VSS。
将信号(在下文中也称为输入信号)提供给线路105和106。电路101由提供给线路105和106的信号控制。向线路107和108提供来自电路101的信号(在下文中也称为偏移信号)。电路 102由提供给线路107和108的信号控制。向线路109提供来自电路102的信号(在下文中也称为输出信号)。提供给线路105和106的每种信号都是二元数字信号。对H信号(在下文中也称为H电平)而言，数字信号的电势为VH，对L信号(在下文中也称为L电平)而言，数字信号的电势为VL。电势VH低于电源电势VDD且高于电势VL。电势VL高于电源电势VSS且低于电势VH。亦即，电源电势和信号之间的关系如下电源电势VDD >电势VH >电势VL > 电源电势VSS。接着，参考图2A中的时间图描述图IA中所示的电平移动器的运行。在图2A的时间图中，示出了线路105、107和108的信号。虽然在附图中未示出，其H和L电平与线路 105的信号相反的信号对应于线路106的信号。这里，电路101具有偏移工作的功能。具体而言，电路101偏移提供给线路105和 106的输入信号并将偏移后的信号提供给线路107和108。每个偏移后的信号具有与提供给线路105的信号相同的定时(或与之相反的定时)，且具有与提供给线路105的信号几乎相当的幅值电压。相对于输入信号，提供给线路107的偏移后的信号的电势向着H侧移动。 相对于输入信号，提供给线路108的偏移后的信号的电势向着L侧移动。注意，电路101也被称为偏移电路。因此，如图2A中的时间图所示，线路107的信号的定时和幅值电压几乎与线路105 的信号相同，其电势向着H侧移动。具体而言，对于线路107的信号而言，L信号的电势为 VDD, H信号的电势为(VDD+(VH-VL))。亦即，线路107的信号的幅值电压为(VH-VL)，这几乎与线路105的信号的幅值电压相同。类似于线路107的信号，线路108的信号的定时和幅值电压几乎与线路105的信号相同，其电势向着L侧移动。具体而言，对于线路108的信号而言，L信号的电势为VSS， H信号的电势为(VSS+(VH-VL))。亦即，线路108的信号的幅值电压为(VH-VL)，这几乎与线路105的信号的幅值电压相同。注意，如上所述，线路107的信号和线路108的信号可以是其H和L信号与线路 105的信号相反的信号。或者，如图2B所示，对于线路107的信号而言，L信号的电势可以是 (VDD- (VH-VL))，H信号的电势可以是VDD。此外，对于线路108的信号而言，L信号的电势可以是(VSS-(VH-VL))。即使在图2B所示的情形中，线路107的信号的幅值电压或线路108 的信号的幅值电压为(VH-VL)，这几乎与线路105的信号的幅值电压相同。还要注意，图2B中所示的线路107的信号和线路108的信号也可以是其H和L信号与线路105的信号相反的信号。这里，电路102为诸如反相器、与非电路或或非电路的逻辑电路。具体而言，电路 102由偏移后的信号控制且向线路109提供输出信号。对于H信号而言，输出信号的电势等于电源电势VDD，对于L信号而言等于电源电势VSS。注意，由于线路107和线路108的信号的幅值电压小，降低了电路102的直通电流，以获得低电耗。此外，由于电路102的输入信号的幅值电压小，从而能够减小噪声。如上所述，本发明的电平移动器通过以偏移后的信号驱动逻辑电路实现了电平移动器的功能。此外，在本发明的电平移动器中，能够实现低能耗和低噪声。此外，根据本发明的电平移动器，能够利用一个电平移动器同时移动输入信号的H电平和L电平。注意，如图IB所示，电路102也可以仅由线路105和106的每个信号的电势向H 侧移动的信号(线路107的信号)控制。在电路102仅由线路107的信号控制的情形中， 不必要把电源电势VSS提供给电路101。类似地，如图IC所示，电路102也可以仅由线路105和106的每个信号的电势向L 侧移动的信号(线路108的信号)控制。在电路102仅由线路108的信号控制的情形中， 不必要把电源电势VDD提供给电路101。通过仅由线路107的信号或线路108的信号控制电路102，图IB和IC领进每个电
平移动器能够采用简单结构。注意，可以结合本说明书的其他实施模式中的任何描述自由实施本实施模式。此外，可以将本实施模式中的描述自由组合加以实施。(实施模式2)本实施模式描述在实施模式1中所述的电平移动器中包括的电路101(偏移电路) 的结构示例。注意，在本实施模式中，描述了以下情形在将电势向着H侧移动而不改变定时(或反转)且幅值电压不改变太大之后，将提供给线路105和106的每个信号提供给线路 107。注意，在本实施模式和实施模式1中，附图标记是通用的，对于相同部分或具有类似功能的部分的详细说明不进行重复。首先，参考图3A描述偏移电路的结构示例。图3A中所示的偏移电路包括电容器301、电容器302、晶体管303和晶体管304。如图3A中的偏移电路所示，电容器301的第一电极连接到线路105。电容器302 的第一电极连接到线路106。晶体管303的栅极连接到电容器301的第二电极，晶体管303 的第一端子连接到线路103，晶体管303的第二端子连接到电容器301的第二电极。晶体管 304的栅极连接到电容器302的第二电极，晶体管304的第一端子连接到线路103，晶体管 304的第二端子连接到电容器302的第二电极。注意，电容器301的第二电极、晶体管303 的栅极和晶体管304的第二端子的连接点由节点N31表示。电容器302的第二电极、晶体管303的第二端子和晶体管304的栅极的连接点由节点N32表示。节点N31或节点N32的任一个连接到图IA中所示的线路107。接着，参考图:3B和3C描述图3A中所示的偏移电路的运行。图;3B示出了在线路105的信号从H信号变为L信号且线路106的信号从L信号变为H信号时图3A中所示的偏移电路的运行。图3C示出了在线路105的信号从L信号变为H信号且线路106的信号从H信号变为L信号时图3A中所示的偏移电路的运行。亦即，图3A中所示的偏移电路以一定时间重复图3B所示的操作和图3C所示的操作。这里注意，用第一操作表示图:3B所示的操作， 用第二操作表示图3C所示的操作。注意，值(VH-VL)等于或大于晶体管303和304的每个阈值电压。
首先，参考图:3B描述图3A所示的偏移电路的第一操作。这里注意，节点N32的初始电势为VDD。在初始状态中，电容器302保持线路106的电势VL(L信号)和节点N32的电势 VDD之间的电势差(VDD-VL)。然后，当线路106的电势从VL变为VH时，节点N32的电势通过电容器302的电容耦合变成(VDD+(VH-VL))。因此，晶体管304导通。通过导通晶体管304，将电源电势VDD提供给节点N31，使得节点N31的电势变成 VDD0因此，电容器301保持线路105的电势VL(L信号)和节点N31的电势VDD之间的电势差(VDD-VL)。此外，晶体管303截止。通过截止晶体管303，节点N32变成浮置状态，以保持电势(VDD+(VH-VL))。接着，参考图3C描述图3A所示的偏移电路的第二操作。如上所述，通过第一操作在电容器301中保持(VDD-VL)。然后，当线路105的电势从VL变为VH时，节点N31的电势通过电容器301的电容耦合变成(VDD+ (VH-VL))。因此， 晶体管303导通。通过导通晶体管303，将电源电势VDD提供给节点N32，使得节点N32的电势变成 VDD0因此，电容器302保持线路106的电势VL(L信号)和节点N32的电势VDD之间的电势差(VDD-VL)。此外，晶体管304截止。通过截止晶体管304，节点N31变成浮置状态，以保持电势(VDD+(VH-VL))。这里，分别描述电容器301和302以及晶体管303和304的功能。首先，在第一操作中，电容器301保持线路105的电势VL和节点N31的电势VDD 之间的电势差。然后，在第二操作中，电容器301通过电容耦合根据线路105的电势的增加提高节点N31的电势。在第二操作中，电容器302保持线路106的电势VL和节点N32的电势VDD之间的电势差。然后，在第一操作中，电容器302通过电容耦合根据线路106的电势的增加提高节点N32的电势。晶体管303起到开关的功能，其根据节点N31的电势选择是否连接线路103和节点N32。此外，在第一操作中，晶体管303截止，使得节点N32变成浮置状态。在第二操作中，晶体管303导通，从而将电源电势VDD提供给节点N32。晶体管304起到开关的功能，其根据节点N32的电势选择是否连接线路103和节点N31。此外，在第一操作中，晶体管304导通，从而将电源电势VDD提供给节点N31。在第二操作中，晶体管304截止，使得节点N31变成浮置状态。通过上面描述的第一和第二操作，图3A中所示的偏移电路如下运行在第一操作中，将电源电势VDD提供给节点N31，并使节点N32进入浮置状态，以保持电势 (VDD+(VH-VL))；在第二操作中，使节点N31进入浮置状态，以保持电势(VDD+(VH-VL))，并将电源电势VDD提供给节点N32。因此，至于从图3A中所示的偏移电路生成的信号，H信号为(VDD+(VH-VL))，L信号为VDD。亦即，图3A中所示的偏移电路可以基于电源电势VDD生成信号。注意，作为在第一操作中的节点N32的电势和在第二操作中节点N31的电势中的每一个，保持(VDD+(VH-VL))。不过在实践中，由于布线电容、寄生电容等的原因，在第一操作中节点N32的电势和在第二操作中节点N31的电势中的每一个变得低于(VDD+ (VH-VL))。因此，为了减小布线电容或寄生电容的这种效应，可以将电容器301和302的每个电容设定为充分大于布线电容或寄生电容。当节点N31连接到图IA中所示的线路107时，可以向线路107提供其H和L电平与提供给线路105的信号相同的信号。类似地，当节点N32连接到图IA中所示的线路107 时，可以向线路107提供其H和L电平与提供给线路105的信号相反的信号。在节点N31连接到线路107的情形下，优选电容器302的电容小于电容器301的电容。这是因为，如上所述，由于前面描述过可以将电容器301的电容设定为充分大于布线电容或寄生电容，只要晶体管304能够被导通，节点N32的电势不一定要是(VDD+ (VH-VL))。 于是，电容器302的电容可以小于电容器301的电容，由此可以减小电容器302的元件区域。由于和节点N31连接到线路107的情形相似的原因，在节点N32连接到线路107 的情形下，优选电容器301的电容小于电容器302的电容。注意，电容器301和302中的每个可以采用在两个电极层之间插入绝缘层的结构。 通过为电容器301和302的每个采用在两个电极层之间插入绝缘层的结构，不论外加电压是多少，电容器301和302都能保持电容，从而能够稳定地操作本发明的电平转移电路。此外，优选电容器301和302的每个的绝缘层为栅极绝缘膜。这是因为电容器301 和302能够有效地获得电容，因为栅极绝缘膜通常比其他绝缘膜(例如层间膜或平坦化膜) 薄。还要注意，可以将MOS电容器用作电容器301和302中的每个。图4A示出了将MOS 电容器用作电容器301和302的情况下的结构。在图4A中所示的偏移电路中，用N沟道晶体管401代替电容器301，用N沟道晶体管402代替电容器302。这里注意，晶体管401的栅极连接到节点N31，晶体管401的第一和第二端子连接到线路105。这是因为晶体管401 能够像电容器一样工作，因为节点N31的电势高于线路105的电势，从而导通晶体管401，以便在晶体管401的沟道区域中形成沟道。类似地，晶体管402的栅极连接到节点N32，晶体管402的第一和第二端子连接到线路106。这是因为晶体管402能够像电容器一样工作，因为节点N32的电势高于线路106的电势，从而导通晶体管402，以便在晶体管402的沟道区域中形成沟道。此外，如图4B所示，也可以将P沟道晶体管用作每个电容器。在图4B中所示的偏移电路中，用P沟道晶体管403代替电容器301，用P沟道晶体管404代替电容器302。这里注意，晶体管403的栅极连接到线路105，晶体管403的第一和第二端子连接到节点N31。 这是因为晶体管403能够像电容器一样工作，因为节点N31的电势高于线路105的电势，从而导通晶体管403，以便在晶体管403的沟道区域中形成沟道。类似地，晶体管404的栅极连接到线路106，晶体管404的第一和第二端子连接到节点N32。这是因为晶体管404能够像电容器一样工作，因为节点N32的电势高于线路106的电势，从而导通晶体管404，以便在晶体管404的沟道区域中形成沟道。注意，如上所述，在图4A中，在节点N31连接到线路107的情况下，优选晶体管402 的沟道区(LXW =L为沟道长度，W为沟道宽度)小于晶体管401的沟道区。在节点N32连接到线路107的情况下，优选晶体管402的沟道区大于晶体管401的沟道区。类似地，在图4B中，在节点N31连接到线路107的情况下，优选晶体管404的沟道区(LXW =L为沟道长度，W为沟道宽度)小于晶体管403的沟道区。在节点N32连接到线路107的情况下，优选晶体管404的沟道区大于晶体管403的沟道区。这里，虽然图3A所示的偏移电路包括N沟道晶体管和电容器，其也可以包括P沟道晶体管和电容器。图5A示出了包括P沟道晶体管和电容器的偏移电路。图5A中所示的偏移电路包括电容器301、电容器302、晶体管501和晶体管502。注意，晶体管501和502对应于图3A中的晶体管303和304且具有和它们类似的功能。节点N51和N52对应于图3A中的节点N31和N32。如图5A中的偏移电路所示，电容器301的第一电极连接到线路105。电容器302 的第一电极连接到线路106。晶体管501的栅极连接到电容器301的第二电极，晶体管501 的第一端子连接到线路103，晶体管501的第二端子连接到电容器302的第二电极。晶体管 502的栅极连接到电容器302的第二电极，晶体管502的第一端子连接到线路103，晶体管 502的第二端子连接到电容器301的第二电极。注意，电容器301的第二电极、晶体管501 的栅极和晶体管502的第二端子的连接点由节点N51表示。电容器302的第二电极、晶体管501的栅极和晶体管502的第二端子的连接点由节点N52表示。节点N51或节点N52的任一个连接到图IA中所示的线路107。接着，参考图5B和5C描述图5A中所示的偏移电路的运行。图5B示出了在线路105的信号从H信号变为L信号且线路106的信号从L信号变为H信号时图5A中所示的偏移电路的运行。图5C示出了在线路105的信号从L信号变为H信号且线路106的信号从H信号变为L信号时图5A中所示的偏移电路的运行。亦即，图5A中所示的偏移电路以一定时间重复图5B所示的操作和图5C所示的操作。这里注意，图5B中所示的操作由第一操作表示， 图5C中所示的操作由第二操作表示。首先，参考图5B描述图5A所示的偏移电路的第一操作。这里注意，节点N51的初始电势为VDD。I在初始状态中，电容器301保持线路105的电势VH(H信号)和节点N51的电势 VDD之间的电势差(VDD-VH)。然后，当线路105的电势从VH变为VL时，节点N51的电势通过电容器301的电容耦合变成(VDD-(VH-VL))。因此，晶体管501导通。通过导通晶体管501，将电源电势VDD提供给节点N52，使得节点N52的电势变成 VDD0因此，电容器302保持线路106的电势VH(H信号)和节点N52的电势VDD之间的电势差(VDD-VH)。此外，晶体管502截止。通过截止晶体管502，节点N51变成浮置状态，以保持电势(VDD_(VH-VL))。接着，参考图5C描述图5A所示的偏移电路的第二操作。如上所述，通过第一操作在电容器302中保持(VDD-VH)。然后，当线路106的电势从VH变为VL时，节点N52的电势通过电容器302的电容耦合变成(VDD- (VH-VL))。因此， 晶体管502导通。通过导通晶体管502，将电源电势VDD提供给节点N51，使得节点N51的电势变成 VDD0因此，电容器301保持线路105的电势VH(H信号)和节点N51的电势VDD之间的电势差(VDD-VH)。此外，晶体管501截止。通过截止晶体管501，节点N52变成浮置状态，以保持电势(VDD_ (VH-VL))。
通过上面描述的第一和第二操作，图5A中所示的偏移电路如下运行在第一操作中，使节点N51进入浮置状态，以保持电势(VDD-(VH-VL))，并将电源电势VDD提供给节点 N52 ；在第二操作中，将电源电势VDD提供给节点N51，并使节点N52进入浮置状态，以保持电势(VDD- (VH-VL))。因此，至于从图5A中所示的偏移电路生成的信号，H信号为VDD，L信号为 (VDD-(VH-VL))0亦即，图5A中所示的电路101可以基于电源电势VDD生成信号。注意，与图3A中所示的偏移电路类似，虽然从图5A中所示的偏移电路生成的信号的L信号的电势为(VDD-(VH-VL))，在实践中它比(VDD-(VH-VL))稍高。此外，类似于图3A中所示的偏移电路，当节点N51连接到图IA中所示的线路107 时，可以向线路107提供其H和L电平与提供给线路105的信号相同的信号。类似地，当节点N52连接到图IA中所示的线路107时，可以向线路107提供其H和L电平与提供给线路 105的信号相反的信号。此外，类似于图3A中所示的偏移电路，在节点N51连接到线路107时，优选电容器 302的电容小于电容器301的电容。此外，类似于图3A中所示的偏移电路，在节点N52连接到线路107时，优选电容器 301的电容小于电容器302的电容。此外，类似于图4A和4B中所示的每个偏移电路，可以将MOS电容器用作电容器 301和302的每一个。如图6A所示，可以用P沟道晶体管601代替电容器301，可以用P沟道晶体管602代替电容器302。这里注意，晶体管601的栅极连接到线路105，晶体管601 的第一和第二端子连接到节点N51。类似地，晶体管602的栅极连接到线路106，晶体管602 的第一和第二端子连接到节点N52。此外，类似于图4A和4B中所示的每个偏移电路，如图6B所示，也可以将N沟道晶体管603和604用作电容器301和302。这里注意，晶体管603的栅极连接到节点N51，晶体管603的第一和第二端子连接到线路105。类似地，晶体管604的栅极连接到节点N52， 晶体管604的第一和第二端子连接到线路106。此外，类似于图4A和4B中所示的每个偏移电路，在图6A中，在节点N51连接到线路107的情况下，优选晶体管602的沟道区小于晶体管601的沟道区。在节点N52连接到线路107的情况下，优选晶体管602的沟道区大于晶体管601的沟道区。类似地，在图6B中，在节点N51连接到线路107的情况下，优选晶体管604的沟道区小于晶体管603的沟道区。在节点N52连接到线路107的情况下，优选晶体管604的沟道区大于晶体管603的沟道区。注意，可以结合本说明书的其他实施模式中的任何描述自由实施本实施模式。此外，可以将本实施模式中的描述自由组合加以实施。(实施模式3)本实施模式描述在实施模式1中所述的电平移动器中包括的电路101(偏移电路) 的结构示例。注意，在本实施模式中，描述了以下情形在将电势向着H侧移动而不改变定时(或反转)且幅值电压不改变太大之后，将提供给线路105和106的每个信号提供给线路 108。注意，在本实施模式和实施模式1和2中，附图标记是通用的，对于相同部分或具有类似功能的部分的详细说明不进行重复。首先，参考图7A描述偏移电路的结构示例。图7A中所示的偏移电路包括电容器701、电容器702、晶体管703和晶体管704。如图7A中的偏移电路所示，电容器701的第一电极连接到线路105。电容器702 的第一电极连接到线路106。晶体管703的栅极连接到电容器701的第二电极，晶体管703 的第一端子连接到线路104，晶体管703的第二端子连接到电容器702的第二电极。晶体管 704的栅极连接到电容器702的第二电极，晶体管704的第一端子连接到线路104，晶体管 704的第二端子连接到电容器701的第二电极。注意，电容器701的第二电极、晶体管703 的栅极和晶体管704的第二端子的连接点由节点N71表示。电容器702的第二电极、晶体管703的第二端子和晶体管704的栅极的连接点由节点N72表示。节点N71或节点N72的任一个连接到图IA中所示的线路108。接着，参考图7B和7C描述图7A中所示的偏移电路的运行。图7B示出了在线路105的信号从H信号变为L信号且线路106的信号从L信号变为H信号时图7A中所示的偏移电路的运行。图7C示出了在线路105的信号从L信号变为H信号且线路106的信号从H信号变为L信号时图7A中所示的偏移电路的运行。亦即，图7A中所示的偏移电路以一定时间重复图7B所示的操作和图7C所示的操作。这里注意，图7B中所示的操作由第一操作表示， 图7C中所示的操作由第二操作表示。注意，值(VH-VL)等于或大于晶体管703和704的每个阈值电压。首先，参考图7B描述图7A所示的偏移电路的第一操作。这里注意，节点N72的初始电势为VSS。在初始状态下，电容器702保持线路106的电势VL (L信号)和节点N72的电势 VSS之间的电势差(VL-VSS)。然后，当线路106的电势从VL变为VH时，节点N72的电势通过电容器702的电容耦合变成(VSS+(VH-VL))。因此，晶体管704导通。通过导通晶体管704，将电源电势VSS提供给节点N71，使得节点N71的电势变成 VSS0因此，电容器701保持线路105的电势VL (L信号)和节点N71的电势VSS之间的电势差(VL-VSS)。此外，晶体管703截止。通过截止晶体管703，节点N72变成浮置状态，以保持电势(VSS+(VH-VL))。接着，参考图7C描述图7A所示的偏移电路的第二操作。如上所述，通过第一操作在电容器701中保持(VL-VSS)。然后，当线路105的电势从VL变为VH时，节点N71的电势通过电容器701的电容耦合变成(VSS+ (VH-VL))。因此， 晶体管703导通。通过导通晶体管703，将电源电势VSS提供给节点N72，使得节点N72的电势变成 VSS0因此，电容器702保持线路106的电势VL(L信号)和节点N72的电势VSS之间的电势差(VL-VSS)。此外，晶体管704截止。通过截止晶体管704，节点N71变成浮置状态，以保持电势(VSS+(VH-VL))。这里，分别描述电容器701和702以及晶体管703和704的功能。首先，在第一操作中，电容器701保持线路105的电势VL和节点N71的电势VSS 之间的电势差。然后，在第二操作中，电容器701通过电容耦合根据线路105的电势的增加提高节点N71的电势。在第二操作中，电容器702保持线路106的电势VL和节点N72的电势VSS之间的电势差。然后，在第一操作中，电容器702通过电容耦合根据线路106的电势的增加提高节点N72的电势。晶体管703起到开关的功能，其根据节点N71的电势选择是否连接线路104和节点N72。此外，在第二操作中，晶体管703截止，使得节点N72变成浮置状态。在第二操作中，晶体管703导通，从而将电源电势VSS提供给节点N72。晶体管704起到开关的功能，其根据节点N72的电势选择是否连接线路104和节点N71。此外，在第二操作中，晶体管704导通，从而将电源电势VSS提供给节点N71。在第二操作中，晶体管704截止，使得节点N71变成浮置状态。通过上面描述的第一和第二操作，图7A中所示的偏移电路如下运行在第一操作中，将电源电势VSS提供给节点N71，并使节点N72进入浮置状态，以保持电势 (VSS+(VH-VL))；在第二操作中，使节点N71进入浮置状态，以保持电势(VSS+(VH-VL))，并将电源电势VSS提供给节点N72。因此，至于从图7A中所示的偏移电路生成的信号，H信号为(VSS+(VH-VL))，L信号为VSS。亦即，图7A中所示的偏移电路可以基于电源电势VSS生成信号。注意，作为在第一操作中的节点N72的电势和在第二操作中节点N71的电势中的每一个，保持(VSS+(VH-VL))。不过在实践中，由于布线电容、寄生电容等的原因，在第一操作中节点N72的电势和在第二操作中节点N71的电势中的每一个变得低于(VSS+ (VH-VL))。 因此，为了减小布线电容或寄生电容的这种效应，可以将电容器701和702的每个电容设定为充分大于布线电容或寄生电容。当节点N71连接到图IA中所示的线路108时，可以向线路108提供其H和L电平与提供给线路105的信号相同的信号。类似地，当节点N72连接到图IA中所示的线路108 时，可以向线路108提供其H和L电平与提供给线路105的信号相反的信号。在节点N71连接到线路108的情形下，优选电容器702的电容小于电容器701的电容。这是因为，如上所述，由于前面描述过可以将电容器701的电容设定为充分大于布线电容或寄生电容，只要晶体管704能够被导通，节点N72的电势不一定要是(VSS+ (VH-VL))。 于是，电容器702的电容可以小于电容器701的电容，由此可以减小电容器702的元件区域。由于和节点N71连接到线路108的情形相似的原因，在节点N72连接到线路108 的情形下，优选电容器701的电容小于电容器702的电容。注意，电容器701和702中的每个可以采用在两个电极层之间插入绝缘层的结构。 通过为电容器701和702的每个采用在两个电极层之间插入绝缘层的结构，不论外加电压是多少，电容器701和702都能保持电容，从而能够稳定地操作本发明的电平转移电路。此外，优选电容器701和702的每个的绝缘层为栅极绝缘膜。这是因为电容器701 和702能够有效地获得电容，因为栅极绝缘膜通常比其他绝缘膜(例如层间膜或平坦化膜) 薄。还要注意，可以将MOS电容器用作电容器701和702的每个。图8A示出了 MOS电容器被用作电容器701和702的情形中的结构。在图8A中所示的偏移电路中，用N沟道晶体管801代替电容器701，用N沟道晶体管802代替电容器702。这里注意，晶体管801的栅极连接到线路105，晶体管801的第一和第二端子连接到节点N71。这是因为晶体管801 能够像电容器一样工作，因为线路105的电势高于节点N71的电势，从而导通晶体管801，以便在晶体管901的沟道区域中形成沟道。类似地，晶体管802的栅极连接到线路106，晶体管802的第一和第二端子连接到节点N72。这是因为晶体管802能够像电容器一样工作，因为线路106的电势高于节点N72的电势，从而导通晶体管802，以便在晶体管802的沟道区域中形成沟道。此外，如图6B所示，也可以将P沟道晶体管用作每个电容器。在图6B所示的偏移电路中，用P沟道晶体管803代替电容器701，用P沟道晶体管804代替电容器702。这里注意，晶体管803的栅极连接到节点N71，晶体管803的第一和第二端子连接到线路105。这是因为晶体管803能够像电容器一样工作，因为节点N71的电势低于线路105的电势，从而导通晶体管803，以便在晶体管803的沟道区域中形成沟道。类似地，晶体管804的栅极连接到节点N72，晶体管804的第一和第二端子连接到线路106。这是因为晶体管804能够像电容器一样工作，因为节点N72的电势低于线路106的电势，从而导通晶体管804，以便在晶体管804的沟道区域中形成沟道。注意，如上所述，在图8A中，在节点N71连接到线路108的情况下，优选晶体管802 的沟道区(LXW =L为沟道长度，W为沟道宽度)小于晶体管801的沟道区。在节点N72连接到线路108的情况下，优选晶体管802的沟道区大于晶体管801的沟道区。类似地，在图8B中，在节点N71连接到线路108的情况下，优选晶体管804的沟道区(LXW :L为沟道长度，W为沟道宽度)小于晶体管803的沟道区。在节点N72连接到线路108的情况下，优选晶体管804的沟道区大于晶体管803的沟道区。这里，虽然图7A所示的偏移电路包括N沟道晶体管和电容器，其也可以包括P沟道晶体管和电容器。图9A示出了包括P沟道晶体管和电容器的偏移电路。图9A中所示的偏移电路包括电容器701、电容器702、晶体管901和晶体管902。注意，晶体管901和902对应于图7A中的晶体管703和704并具有类似于它们的功能。节点N91和N92对应于图7A中的节点N71和N72。如图9A中的偏移电路所示，电容器701的第一电极连接到线路105。电容器702 的第一电极连接到线路106。晶体管901的栅极连接到电容器701的第二电极，晶体管901 的第一端子连接到线路104，晶体管901的第二端子连接到电容器702的第二电极。晶体管 902的栅极连接到电容器702的第二电极，晶体管902的第一端子连接到线路104，晶体管 902的第二端子连接到电容器701的第二电极。注意，电容器701的第二电极、晶体管901 的栅极和晶体管902的第二端子的连接点由节点N91表示。电容器702的第二电极、晶体管901的第二端子和晶体管902的栅极的连接点由节点N92表示。节点N91或节点N92的任一个连接到图IA中所示的线路108。接着，参考图9B和9C描述图9A中所示的偏移电路的运行。图9B示出了在线路105的信号从H信号变为L信号且线路106的信号从L信号变为H信号时图9A中所示的偏移电路的运行。图9C示出了在线路105的信号从L信号变为H信号且线路106的信号从H信号变为L信号时图9A中所示的偏移电路的运行。亦即，图9A中所示的偏移电路以一定时间重复图9B所示的操作和图9C所示的操作。这里注意，图9B中所示的操作由第一操作表示， 图9C中所示的操作由第二操作表示。首先，参考图9B描述图9A所示的偏移电路的第一操作。这里注意，节点N91的初始电势为VSS。在初始状态下，电容器701保持线路105的电势VH(H信号)和节点N91的电势 VSS之间的电势差(VH-VSS)。然后，当线路105的电势从VH变为VL时，节点N91的电势通过电容器701的电容耦合变成(VSS-(VH-VL))。因此，晶体管901导通。通过导通晶体管901，将电源电势VSS提供给节点N92，使得节点N92的电势变成 VSS0因此，电容器702保持线路106的电势VH(H信号)和节点N92的电势VSS之间的电势差(VH-VSS)。此外，晶体管902截止。通过截止晶体管902，节点N91变成浮置状态，以保持电势(VSS_(VH-VL))。接着，参考图9C描述图9A所示的偏移电路的第二操作。如上所述，通过第一操作在电容器702中保持(VH-VSS)。然后，当线路106的电势从VH变为VL时，节点N92的电势通过电容器702的电容耦合变成(VSS- (VH-VL))。因此， 晶体管902导通。通过导通晶体管902，将电源电势VSS提供给节点N91，使得节点N91的电势变成 VSS0因此，电容器701保持线路105的电势VH(H信号)和节点N91的电势VSS之间的电势差(VH-VSS)。此外，晶体管901截止。通过截止晶体管901，节点N92变成浮置状态，以保持电势(VSS_(VH-VL))。通过上面描述的第一和第二操作，图9A中所示的偏移电路如下运行在第一操作中，使节点N91进入浮置状态，以保持电势(VSS-(VH-VL))，并将电源电势VSS提供给节点 N92 ；在第二操作中，将电源电势VSS提供给节点N91，并使节点N92进入浮置状态，以保持电势(VSS-(VH-VL))因此，至于从图9A中所示的偏移电路生成的信号，H信号为VSS，L信号为 (VSS-(VH-VL))。亦即，图9A中所示的偏移电路可以基于电源电势VSS生成信号。注意，与图7A中所示的偏移电路类似，虽然从图9A中所示的偏移电路生成的信号的L信号的电势为(VSS-(VH-VL))，在实践中它比(VSS-(VH-VL))稍高。此外，类似于图7A中所示的偏移电路，当节点N91连接到图IA中所示的线路108 时，可以向线路108提供其H和L电平与提供给线路105的信号相同的信号。类似地，当节点N92连接到图IA中所示的线路108时，可以向线路108提供其H和L电平与提供给线路 105的信号相反的信号。此外，类似于图7A中所示的偏移电路，在节点N91连接到线路108时，优选电容器 702的电容小于电容器701的电容。此外，类似于图7A中所示的偏移电路，在节点N92连接到线路108时，优选电容器 701的电容小于电容器702的电容。此外，类似于图8A和8B中所示的每个偏移电路，可以将MOS电容器用作电容器 701和702的每一个。如图IOA所示，可以用P沟道晶体管1091代替电容器701，可以用P 沟道晶体管1092代替电容器702。这里注意，晶体管1091的栅极连接到节点N91，晶体管 1091的第一和第二端子连接到线路105。类似地，晶体管1092的栅极连接到节点N92，晶体管1092的第一和第二端子连接到线路106。此外，类似于图8A和8B中所示的每个偏移电路，如图IOB所示，也可以将N沟道晶体管1093和1094用作电容器701和702。这里注意，晶体管1093的栅极连接到线路105， 晶体管1093的第一和第二端子连接到节点N91。类似地，晶体管1094的栅极连接到线路 106，晶体管1094的第一和第二端子连接到节点N92。此外，类似于图8A和8B中所示的每个偏移电路，在图IOA中，在节点N91连接到线路108的情况下，优选晶体管1092的沟道区小于晶体管1091的沟道区。在节点N92连接到线路108的情况下，优选晶体管1092的沟道区大于晶体管1091的沟道区。类似地，在图IOB中，在节点N91连接到线路108的情况下，优选晶体管1094的沟道区小于晶体管1093的沟道区。在节点N92连接到线路108的情况下，优选晶体管1094 的沟道区大于晶体管1093的沟道区。注意，可以结合本说明书的其他实施模式中的任何描述自由实施本实施模式。此外，可以将本实施模式中的描述自由组合加以实施。(实施模式4)本实施模式描述在实施模式1中所述的电平移动器中包括的电路101 (偏移电路) 的结构示例。注意，在本实施模式中，描述了以下情形在将电势向着H侧和L侧移动而不改变定时(或反转)且幅值电压不改变太大之后，将提供给线路105和106的每个信号提供给线路107和108。注意，在本实施模式和实施模式1到3中，附图标记是通用的，对于相同部分或具有类似功能的部分的详细说明不进行重复。首先，参考图11描述偏移电路的结构示例。图11中所示的偏移电路包括电容器301、电容器302、晶体管303、晶体管304、电容器701、电容器702、晶体管703和晶体管704。如图11中的偏移电路所示，电容器301的第一电极连接到线路105。电容器302 的第一电极连接到线路106。晶体管303的栅极连接到电容器301的第二电极，晶体管303 的第一端子连接到线路103，晶体管303的第二端子连接到电容器302的第二电极。晶体管 304的栅极连接到电容器302的第二电极，晶体管304的第一端子连接到线路103，晶体管 304的第二端子连接到电容器301的第二电极。电容器702的第一电极连接到线路106。晶体管703的栅极连接到电容器701的第二电极，晶体管703的第一端子连接到线路104，晶体管703的第二端子连接到电容器702的第二电极。晶体管704的栅极连接到电容器702 的第二电极，晶体管704的第一端子连接到线路104，晶体管704的第二端子连接到电容器 701的第二电极。注意，电容器301的第二电极、晶体管303的栅极和晶体管304的第二端子的连接点由节点N31表示。电容器302的第二电极、晶体管303的第二端子和晶体管304的栅极的连接点由节点N32表示。电容器701的第二电极、晶体管703的栅极和晶体管704的第二端子的连接点由节点N71表示。电容器702的第二电极、晶体管703的第二端子和晶体管704的栅极的连接点由节点N72表示。节点N31或节点N32的任一个连接到图IA中所示的线路107。节点N71或节点 N72的任一个连接到图IA中所示的线路108。
图3A中所示的偏移电路包括电容器301、电容器302、晶体管303和晶体管304。 图7A中所示的偏移电路包括电容器701、电容器702、晶体管703和晶体管704。如上所述，将电源电势VDD和电源电势VSS提供给线路103和104。对于线路105 的信号而言，H和L电平与线路106的信号相反。图11中所示的偏移电路的运行类似于图3A和7A中的，于是省略其描述。还要注意，如上所述，可以将MOS电容器用作电容器301、302、701和702中的每个。图12示出了将MOS电容器用作电容器301、302、701和702的情形中的结构。如在图12中的偏移电路所示，可以用晶体管401、402、801和802分别代替电容器 301、302、701和702。注意，晶体管401、402、801和802为N沟道晶体管。这里注意，晶体管401的栅极连接到节点N31，晶体管401的第一和第二端子连接到线路105。晶体管402的栅极连接到节点N32，晶体管402的第一和第二端子连接到线路 106。晶体管801的栅极连接到线路105，晶体管801的第一和第二端子连接到节点N71。晶体管802的栅极连接到线路106，晶体管802的第一和第二端子连接到节点N72。这里，虽然图11所示的偏移电路包括N沟道晶体管和电容器，其也可以包括P沟道晶体管和电容器。图13示出了包括P沟道晶体管和电容器的偏移电路。图13中所示的偏移电路包括电容器301、电容器302、晶体管501、晶体管502、电容器701、电容器702、晶体管901和晶体管902。如图13中的偏移电路所示，电容器301的第一电极连接到线路105。电容器302 的第一电极连接到线路106。晶体管501的栅极连接到电容器301的第二电极，晶体管501 的第一端子连接到线路103，晶体管501的第二端子连接到电容器302的第二电极。晶体管 502的栅极连接到电容器302的第二电极，晶体管502的第一端子连接到线路103，晶体管 502的第二端子连接到电容器301的第二电极。电容器702的第一电极连接到线路106。晶体管901的栅极连接到电容器701的第二电极，晶体管901的第一端子连接到线路104，晶体管901的第二端子连接到电容器702的第二电极。晶体管902的栅极连接到电容器702 的第二电极，晶体管902的第一端子连接到线路104，晶体管902的第二端子连接到电容器 701的第二电极。注意，电容器301的第二电极、晶体管501的栅极和晶体管502的第二端子的连接点由节点N51表示。电容器302的第二电极、晶体管501的第二端子和晶体管502的栅极的连接点由节点N52表示。电容器701的第二电极、晶体管901的栅极和晶体管902的第二端子的连接点由节点N91表示。电容器702的第二电极、晶体管901的第二端子和晶体管902的栅极的连接点由节点N92表示。节点N51或节点N52的任一个连接到图IA中所示的线路107。节点N91或节点 N92的任一个连接到图IA中所示的线路108。图5A中所示的偏移电路包括电容器301、电容器302、晶体管503和晶体管504。 图9A中所示的偏移电路包括电容器701、电容器702、晶体管903和晶体管904。如上所述，将电源电势VDD和电源电势VSS提供给线路103和104。对于线路105 的信号而言，H和L电平与线路106的信号相反。图13中所示的偏移电路的运行类似于图5A和9A中的，于是省略其描述。还要注意，如上所述，可以将MOS电容器用作电容器301、302、701和702中的每个。图14示出了将MOS电容器用作电容器301、302、701和702的情形中的结构。如在图14中的偏移电路所示，可以用晶体管601、602、1091和1092分别代替电容器301,302,701和702。注意，晶体管601,602,1091和1092为P沟道晶体管。这里注意，晶体管601的栅极连接到线路105，晶体管601的第一和第二端子连接到节点N51。晶体管602的栅极连接到线路106，晶体管602的第一和第二端子连接到节点 N52。晶体管1091的栅极连接到节点N91，晶体管1091的第一和第二端子连接到线路105。 晶体管1092的栅极连接到节点N92，晶体管1092的第一和第二端子连接到线路106。注意，可以结合本说明书的其他实施模式中的任何描述自由实施本实施模式。此外，可以将本实施模式中的描述自由组合加以实施。(实施模式5)本实施模式描述实施模式1中所述的电平移动器的具体结构。注意，在本实施模式和实施模式1到4中，附图标记是通用的，对于相同部分或具有类似功能的部分的详细说明不进行重复。首先，参考图15描述本发明的电平移动器的具体结构示例。图15中所示的电平移动器包括电容器701、电容器702、晶体管703、晶体管704、 晶体管1501和晶体管1502。如图15中的电平移动器所示，电容器701的第一电极连接到线路105。电容器702 的第一电极连接到线路106。晶体管703的栅极连接到电容器701的第二电极，晶体管703 的第一端子连接到线路104，晶体管703的第二端子连接到电容器702的第二电极。晶体管 704的栅极连接到电容器702的第二电极，晶体管704的第一端子连接到线路104，晶体管 704的第二端子连接到电容器701的第二电极。注意，电容器701的第二电极、晶体管703 的栅极和晶体管704的第二端子的连接点由节点N71表示。电容器702的第二电极、晶体管703的第二端子和晶体管704的栅极的连接点由节点N72表示。晶体管1502的栅极连接到节点N72，晶体管1502的第一端子连接到线路104，晶体管1502的第二端子连接到线路109。晶体管1501的栅极连接到线路103，晶体管1501的第一端子连接到线路103，晶体管1502的第二端子连接到线路109。偏移电路1503包括电容器701、电容器702、晶体管703和晶体管704。偏移电路 1503类似于图7A中所示的偏移电路。逻辑电路1500包括晶体管1501和晶体管1502。逻辑电路1500对应于图IA到 IC中所示的电路102。注意，晶体管1501和1502是N沟道晶体管。因此，由于可以仅用N沟道型晶体管形成图15中所示的电平移动器，因此可以将非晶硅用于图15中所示的电平移动器中的半导体层，从而能够简化制造工艺。因此，可以降低制造成本，且可以提高成品率。此外，还可以制造大型半导体装置。此外，在图15中所示的电平移动器中，即使将多晶硅或单晶硅用于半导体层，也能够简化制造工艺。接着，参考图16A到16C的时间图描述图15中所示的电平移动器的运行。不过， 可以酌情确定图16A到16C中所示的时间图中的电势变化时间，该时间不限于图16A到16C 中的时间图。
在图16A中所示的时间图中，示出了提供给线路105的信号(电势)和节点N71的电势。在图16B中所示的时间图中，示出了提供给线路106的信号(电势)和节点N72的电势。在图16C中所示的时间图中，示出了提供给线路109的信号(电势)。图17示出了当将L信号提供给线路105且将H信号提供给线路106时图15中所示的电平移动器的运行。图18示出了当将H信号提供给线路105且将L信号提供给线路 106时图15中所示的电平移动器的运行。这里注意，图17中所示的操作由第一操作表示， 图18中所示的操作由第二操作表示。由于偏移电路1503的运行类似于图7A中的偏移电路，于是省略其具体描述。首先，参考图16A到16C和图17中所示的时间图描述图15中所示的电平移动器
的第一操作。当线路105变成L电平时，节点N71的电势变成VSS。另一方面，当线路106变成H 电平时，节点N72的电势变成(VSS+(VH-VL))。因此，晶体管1502导通，将电源电势VSS提供给线路109，从而从线路109输出L信号。注意，线路109的电势由晶体管1501和1502 的工作点决定，于是其比电源电势VSS稍高。接着，参考图16A到16C和图18中所示的时间图描述图15中所示的电平移动器
的第二操作。当线路105变成H电平时，节点N71的电势变成(VSS+(VH-VL))。另一方面，当线路106变成L电平时，节点N72的电势变成VSS。因此，晶体管1502截止，将电源电势VDD提供给线路109，使得线路109的电势提高。线路109的这种电势增加一直持续到线路109的电势变成电源电势VDD减去晶体管1501的阈值电压Vthl501获得的电势(VDD_Vthl501)， 晶体管1501截止。因此，线路109的电势变成(VDD-Vthl501)，从线路109输出H信号。这里，描述逻辑电路1500和偏移电路1503的功能。首先，偏移电路1503具有类似于图7A中所示的偏移电路的功能。此外，偏移电路1503从H信号和L信号电势为VH和VL的控制信号生成H信号和L信号电势为 (VSS+(VH-VL))和VSS的偏移后的信号，并将偏移后的信号提供给逻辑电路1500。逻辑电路1500从H信号和L信号电势分别为(VSS+(VH-VL))和VSS的偏移后的信号生成H信号和L信号电势分别为(VDD-Vthl501)和大约VSS的输出信号，并将输出信号提供给线路109。这里，描述晶体管1501和1502的功能。首先，晶体管1501具有二极管的功能。其输入端子为栅极和第一端子，其输出端子为第二端子。晶体管1501为任何具有电阻成分的元件。通过用电阻器代替晶体管1501， 可以在逻辑电路1500的第二操作中使线路109的电势等于电源电势VDD。晶体管1502具有开关的功能，根据节点N72的电势选择是否使线路104和线路 109彼此连接。在第一操作中晶体管1502导通并将电源电势VSS提供给线路109。通过上述第一和第二操作，图15中所示的电平移动器可以移动提供给线路105和 106的每个控制信号，从而将H信号电势从VH移动到VDD并将L信号电势从VL移动到VSS， 然后通过线路109输出。由于晶体管1502的栅极电压在第一操作中为(VSS+(VH_VL))而在第二操作中为 VSS,因此减小了逻辑电路1500的直通电流。这是因为晶体管1502的栅极的幅值电压为小的(VH-VL)。因此，包括图15中所示的电平移动器的半导体装置的功率消耗被减小，因为逻辑电路1500的直通电流小了。此外，由于晶体管1502的栅极的幅值电压小，减小了逻辑电路1500中产生的噪声。这是因为通过晶体管1502的栅极和第二端子(线路109)之间的寄生电容产生的噪声变小了。还要注意，如上所述，可以将MOS电容器用作电容器701和702中的每个。此外， 对于图15中所示的电平移动器来说，与图8A中所示的偏移电路类似，优选为每个电容器使用N沟道晶体管。这是因为通过用N沟道晶体管形成每个电容器，可以将非晶硅用于图15 中所示的电平移动器中的半导体层，从而可以简化制造工艺。因此，可以降低制造成本，且可以提高成品率。此外，还可以制造大型半导体装置。此外，在图15中所示的电平移动器中，即使将多晶硅或单晶硅用于半导体层，也能够简化制造工艺。注意，如图19所示，晶体管1502的栅极也可以连接到图15中所示的电平移动器中的节点N71。如图20A到20C中的时间图所示，在晶体管1502的栅极连接到节点N71的情况下(图19)，线路109的信号(电势)的H和L电平与晶体管1502的栅极连接到节点 N72的情况下(图15)相反。图19中所示的电平移动器的运行与图15中所示的电平移动器类似。因此，可以酌情决定将晶体管1502的栅极连接到节点N71还是节点N72。这里，虽然图15所示的电平移动器包括N沟道晶体管和电容器，其也可以包括P 沟道晶体管和电容器。图四示出了包括P沟道晶体管和电容器的电平移动器。图四中所示的电平移动器包括电容器301、电容器302、晶体管501、晶体管502、 晶体管2901和晶体管2902。注意，电容器301、电容器302、晶体管501、晶体管502、晶体管四01和晶体管四02 分别对应于图15中的电容器701、电容器702、晶体管703、晶体管704、晶体管1501和晶体管1502并具有类似功能。逻辑电路四00和偏移电路四03分别对应于图15中的逻辑电路 1500和偏移电路1503并具有类似功能。节点N51和N52分别对应于图15中的节点N71和 N72。如图四中的电平移动器所示，电容器301的第一电极连接到线路105。电容器302 的第一电极连接到线路106。晶体管501的栅极连接到电容器301的第二电极，晶体管501 的第一端子连接到线路103，晶体管501的第二端子连接到电容器302的第二电极。晶体管 502的栅极连接到电容器302的第二电极，晶体管502的第一端子连接到线路103，晶体管 502的第二端子连接到电容器301的第二电极。注意，电容器301的第二电极、晶体管501 的栅极和晶体管502的第二端子的连接点由节点N51表示。电容器302的第二电极、晶体管501的第二端子和晶体管502的栅极的连接点由节点N52表示。晶体管四02的栅极连接到节点N52，晶体管四02的第一端子连接到线路103，晶体管四02的第二端子连接到线路109。晶体管四01的栅极连接到线路104，晶体管四01的第一端子连接到线路104，晶体管四01的第二端子连接到线路109。接着，参考图30A到30C的时间图描述图四中所示的电平移动器的运行。不过， 可以酌情确定图30A到30C中所示的时间图中的电势变化时间，该时间不限于图30A到30C 中的时间图。
在图30A中所示的时间图中，示出了提供给线路105的信号(电势)和节点N51的电势。在图30B中所示的时间图中，示出了提供给线路106的信号(电势)和节点N52的电势。在图30C中所示的时间图中，示出了提供给线路109的信号(电势)。图31示出了当将L信号提供给线路105且将H信号提供给线路106时图四中所示的电平移动器的运行。图32示出了当将H信号提供给线路105且将L信号提供给线路 106时图四中所示的电平移动器的运行。这里注意，图31中所示的操作由第一操作表示， 图32中所示的操作由第二操作表示。由于偏移电路四03的运行类似于图5A中的偏移电路，于是省略其具体描述。首先，参考图30A到30C和图31中所示的时间图描述图四中所示的电平移动器
的第一操作。当线路105变成L电平时，节点N51的电势变成(VDD_(VH-VL))。另一方面，当线路106变成H电平时，节点N52的电势变成VDD。因此，晶体管四02截止，将电源电势 VSS提供给线路109，使得线路109的电势降低。线路109的这种电势降低一直持续到线路 109的电势变成电源电势VSS加上晶体管四01的阈值电压Vth2901的绝对值获得的电势 (VSS+1 Vth29011)，然后晶体管2901截止。因此，线路109的电势变成(VSS+1 Vth29011)，且从线路109输出L信号。接着，参考图30A到30C和图32中所示的时间图描述图四中所示的电平移动器
的第二操作。当线路105变成H电平时，节点N51的电势变成VDD。另一方面，当线路106变成L 电平时，节点N52的电势变成(VDD-(VH-VL))。因此，晶体管四02导通，将电源电势VDD提供给线路109，从而从线路109输出H信号。注意，线路109的电势由晶体管四01和四02 的工作点决定，于是其比电源电势VDD稍低。通过上述第一和第二操作，图四中所示的电平移动器可以移动提供给线路105和 106的每个控制信号，从而将H信号电势从VH移动到VDD并将L信号电势从VL移动到VSS， 然后通过线路109输出。由于晶体管四02的栅极电压在第一操作中为VDD而在第二操作中为 (VDD-(VH-VL))，因此减小了逻辑电路四00的直通电流。这是因为晶体管四02的栅极的幅值电压为小的(VH-VL)。因此，包括图四中所示的电平移动器的半导体装置的功率消耗被减小，因为逻辑电路四00的直通电流小了。此外，由于晶体管四02的栅极的幅值电压小，减小了逻辑电路四00中产生的噪声。这是因为通过晶体管四02的栅极和第二端子(线路109)之间的寄生电容产生的噪声变小了。还要注意，如上所述，可以将MOS电容器用作电容器301和302中的每个。此外， 对于图四中所示的电平移动器来说，与图6A中所示的偏移电路类似，优选为每个电容器使用P沟道晶体管。注意，如图33所示，晶体管四02的栅极也可以连接到图四中所示的电平移动器中的节点N51。在图34A到34C中示出了晶体管四02的栅极连接到节点N51的情形下的时间图。注意，可以结合本说明书的其他实施模式中的任何描述自由实施本实施模式。此外，可以将本实施模式中的描述自由组合加以实施。(实施模式6)本实施模式描述与实施模式5不同的实施模式1中所述的电平移动器的具体结构。注意，在本实施模式和实施模式1到5中，附图标记是通用的，对于相同部分或具有类似功能的部分的详细说明不进行重复。首先，参考图21描述本发明的电平移动器的具体结构示例。图21中所示的电平移动器包括电容器701、电容器702、晶体管703、晶体管704、 晶体管2101、晶体管2102、晶体管2103和晶体管2104。如图21中的电平移动器所示，晶体管2101的栅极连接到线路103，晶体管2101的第一端子连接到线路103，晶体管2101的第二端子连接到线路109-2。晶体管2102的栅极连接到节点N72，晶体管2102的第一端子连接到线路104，晶体管2102的第二端子连接到线路109-2。晶体管2103的栅极连接到线路103，晶体管2103的第一端子连接到线路103， 晶体管2103的第二端子连接到线路109-1。晶体管2104的栅极连接到节点N71，晶体管 2104的第一端子连接到线路104，晶体管2104的第二端子连接到线路109-1。图15中所示的逻辑电路1500包括晶体管2101和晶体管2102。类似地，图15中所示的逻辑电路1500包括晶体管2103和晶体管2104。逻辑电路2100包括晶体管2101、 2102,2103 和 2104。注意，晶体管2101、2102、2103和2104为N沟道晶体管。因此，由于可以仅用N沟道型晶体管形成图21中所示的电平移动器，因此可以将非晶硅用于图21中所示的电平移动器中的半导体层，从而能够简化制造工艺。因此，可以降低制造成本，且可以提高成品率。 此外，还可以制造大型半导体装置。此外，在图21中所示的电平移动器中，即使将多晶硅或单晶硅用于半导体层，也能够简化制造工艺。接着，参考图22A到22D的时间图描述图21中所示的电平移动器的运行。不过， 可以酌情确定图22A到22D中所示的时间图中的电势变化时间，该时间不限于图22A到22D 中的时间图。图23示出了当将L信号提供给线路105且将H信号提供给线路106时图21中所示的电平移动器的运行。图M示出了当将H信号提供给线路105且将L信号提供给线路 106时图21中所示的电平移动器的运行。这里注意，图23中所示的操作由第一操作表示， 图M中所示的操作由第二操作表示。由于偏移电路1503的运行类似于图7A中的偏移电路，于是省略其具体描述。此外，由于包括晶体管2101和2102的电路以及包括晶体管2103和2104的电路的运行类似于图15中所示的逻辑电路1500，因此省略其具体描述。首先，参考图22A到22D和图23中所示的时间图描述图21中所示的电平移动器
的第一操作。在第一操作中，如图23所示，从线路109-1输出H信号，从线路109_2输出L信号。 注意，类似于图15中所示的逻辑电路1500，线路109-1的电势为电源电势VDD减去晶体管 2103的阈值电压Vth2103获得的电势(VDD-Vth2103)。此外，类似于图15中所示的逻辑电路1500，线路109-2的电势由晶体管2101和2102的工作点决定，因此其比电源电势VSS稍
尚ο接着，参考图22k到22D和图M中所示的时间图描述图21中所示的电平移动器
的第二操作。在第二操作中，如图M所示，从线路109-1输出L信号，从线路109_2输出H信号。注意，类似于图15中所示的逻辑电路1500，线路109-1的电势由晶体管2103和2104 的工作点决定，因此其比电源电势VSS稍高。此外，类似于图15中所示的逻辑电路1500， 线路109-2的电势为电源电势VDD减去晶体管2101的阈值电压Vth2101获得的电势 (VDD-Vth2101)。这里，描述逻辑电路2100的功能。逻辑电路2100包括两个图15中所示的逻辑电路1500，并分别通过线路109_1和 109-2输出两个相反的信号。这里，描述晶体管2101和2104的功能。首先，晶体管2101具有二极管的功能。其输入端子为栅极和第一端子，其输出端子为第二端子。晶体管2101为任何具有电阻成分的元件。通过用电阻器代替晶体管2101， 可以在逻辑电路2100的第二操作中使线路109-2的电势等于电源电势VDD。晶体管2102具有开关的功能，根据节点N72的电势选择是否使线路104和线路 109-2彼此连接。在第一操作中晶体管2102导通并将电源电势VSS提供给线路109-2。晶体管2103具有二极管的功能。其输入端子为栅极和第一端子，其输出端子为第二端子。晶体管2103为任何具有电阻成分的元件。通过用电阻器代替晶体管2103，可以在逻辑电路2100的第一操作中使线路109-1的电势等于电源电势VDD。晶体管2104具有开关的功能，根据节点N71的电势选择是否使线路104和线路 109-1彼此连接。在第一操作中晶体管2104导通并将电源电势VSS提供给线路109-1。通过上述第一和第二操作，图21中所示的电平移动器可以移动提供给线路105和 106的每个控制信号，从而将H信号电势从VH移动到VDD并将L信号电势从VL移动到VSS， 然后通过线路109-1和109-2输出。图21中所示的电平移动器可以分别通过线路109-1和109_2输出两个信号，每个信号的H和L电平是相反的。由于晶体管2102的栅极电压在第一操作中为(VSS+(VH_VL))而在第二操作中为 VSS，因此减小了逻辑电路2100的直通电流。这是因为晶体管2102的栅极的幅值电压为小的(VH-VL)。因此，包括图21中所示的电平移动器的半导体装置的功率消耗被减小，因为逻辑电路2100的直通电流小了。类似于晶体管2102，由于晶体管2104的栅极电压在第一操作中为VSS而在第二操作中为(VSS+(VH-VL))，因此减小了逻辑电路2100的直通电流。这是因为晶体管2104的栅极的幅值电压为小的(VH-VL)。因此，包括图21中所示的电平移动器的半导体装置的功率消耗被减小，因为逻辑电路2100的直通电流小了。此外，由于晶体管2102的栅极的幅值电压小，减小了逻辑电路2100中产生的噪声。这是因为通过晶体管2102的栅极和第二端子(线路109-2)之间的寄生电容产生的噪
声变小了。
类似于晶体管2102，由于晶体管2104的栅极的幅值电压小，减小了逻辑电路2100 中产生的噪声。这是因为通过晶体管2104的栅极和第二端子(线路109-1)之间的寄生电容产生的噪声变小了。此外，优选电容器701和702的电容几乎彼此相等。这是因为如果电容器701和 702的电容彼此相等，线路109-1和109-2的时间差异，例如输出信号延迟可以彼此相等。还要注意，如上所述，可以将MOS电容器用作电容器701和702中的每个。此外， 对于图21中所示的电平移动器来说，与图8A中所示的偏移电路类似，优选为每个电容器使用N沟道晶体管。这是因为通过用N沟道晶体管形成每个电容器，可以将非晶硅用于图21 中所示的电平移动器中的半导体层，从而可以简化制造工艺。因此，可以降低制造成本，且可以提高成品率。此外，还可以制造大型半导体装置。此外，在图21中所示的电平移动器中，即使将多晶硅或单晶硅用于半导体层，也能够简化制造工艺。这里，虽然图21所示的电平移动器包括N沟道晶体管和电容器，其也可以包括P 沟道晶体管和电容器。图35示出了包括P沟道晶体管和电容器的电平移动器。图35中所示的电平移动器包括电容器701、电容器702、晶体管501、晶体管502、 晶体管3501、晶体管3502、晶体管3503和晶体管3504。注意，电容器301、电容器302、晶体管501、晶体管502、晶体管3501、晶体管3502、 晶体管3503和晶体管3504分别对应于图21中的电容器701、电容器702、晶体管703、晶体管704、晶体管2101、晶体管2102、晶体管2103和晶体管2104并具有类似功能。偏移电路四03和逻辑电路3500分别对应于图21中的偏移电路1503和逻辑电路2100并具有类似功能。节点N51和N52分别对应于图21中的节点N71和N72。如图35中的电平移动器所示，晶体管3501的栅极连接到线路104，晶体管3501的第一端子连接到线路104，晶体管3501的第二端子连接到线路109-2。晶体管3502的栅极连接到节点N52，晶体管3502的第一端子连接到线路103，晶体管3502的第二端子连接到线路109-2。晶体管3503的栅极连接到线路104，晶体管3503的第一端子连接到线路104， 晶体管3503的第二端子连接到线路109-1。晶体管3504的栅极连接到节点N51，晶体管 3504的第一端子连接到线路103，晶体管3504的第二端子连接到线路109-1。接着，参考图36A到36D的时间图描述图35中所示的电平移动器的运行。不过， 可以酌情确定图36A到36D中所示的时间图中的电势变化时间，该时间不限于图36A到36D 中的时间图。图37示出了当将L信号提供给线路105且将H信号提供给线路106时图35中所示的电平移动器的运行。图38示出了当将H信号提供给线路105且将L信号提供给线路 106时图35中所示的电平移动器的运行。这里注意，图37中所示的操作由第一操作表示， 图38中所示的操作由第二操作表示。由于偏移电路四03的运行类似于图5A中的偏移电路，于是省略其具体描述。此外，由于包括晶体管3501和3502的电路以及包括晶体管3503和3504的电路的运行类似于图四中所示的逻辑电路四00的运行，因此省略其具体描述。首先，参考图36A到36D和图37中所示的时间图描述图35中所示的电平移动器
的第一操作。
在第一操作中，如图37所示，从线路109-1输出H信号，从线路109_2输出L信号。注意，类似于图四中所示的逻辑电路四00，线路109-1的电势由晶体管3503和3504 的工作点决定，因此其比电源电势VDD稍低。此外，类似于图四中所示的逻辑电路四00，线路109-2的电势为电源电势VSS加上晶体管3501的阈值电压Vth3501的绝对值获得的电势(VSS+|Vth3501I)ο接着，参考图36A到36D和图38中所示的时间图描述图35中所示的电平移动器
的第二操作。在第二操作中，如图38所示，从线路109-1输出L信号，从线路109_2输出H信号。 注意，类似于图四中所示的逻辑电路四00，线路109-1的电势为电源电势VSS加上晶体管 3503的阈值电压Vth3503的绝对值获得的电势(VSS+1 Vth3503 |)。此外，类似于图四中所示的逻辑电路四00，线路109-2的电势由晶体管3501和3502的工作点决定，因止此其比电源电势VDD稍低。通过上述第一和第二操作，图35中所示的电平移动器可以移动提供给线路105和 106的每个控制信号，从而将H信号电势从VH移动到VDD并将L信号电势从VL移动到VSS， 然后通过线路109-1和109-2输出。图35中所示的电平移动器可以分别通过线路109-1和109_2输出两个信号，每个信号的H和L电平是相反的。由于晶体管3502的栅极电压在第一操作中为VDD而在第二操作中为 (VDD-(VH-VL))，因此减小了逻辑电路3500的直通电流。这是因为晶体管3502的栅极的幅值电压为小的(VH-VL)。因此，包括图35中所示的电平移动器的半导体装置的功率消耗被减小，因为逻辑电路3500的直通电流小了。类似于晶体管3502，于晶体管3504的栅极电压在第一操作中为(VDD-(VH-VL))而在第二操作中为VDD，因此减小了逻辑电路3500的直通电流。这是因为晶体管3504的栅极的幅值电压为小的(VH-VL)。因此，包括图35中所示的电平移动器的半导体装置的功率消耗被减小，因为逻辑电路3500的直通电流小了。此外，由于晶体管3502的栅极的幅值电压小，减小了逻辑电路3500中产生的噪声。这是因为通过晶体管3502的栅极和第二端子(线路109-2)之间的寄生电容产生的噪
声变小了。类似于晶体管3502，于晶体管3504的栅极的幅值电压小，减小了逻辑电路3500中产生的噪声。这是因为通过晶体管3504的栅极和第二端子(线路109-1)之间的寄生电容产生的噪声变小了。此外，优选电容器301和302的电容几乎彼此相等。这是因为如果电容器301和 302的电容彼此相等，线路109-1和109-2的时间差异，例如输出信号延迟可以彼此相等。还要注意，如上所述，可以将MOS电容器用作电容器301和302中的每个。此夕卜， 对于图35中所示的电平移动器来说，与图6A中所示的偏移电路类似，优选为每个电容器使用P沟道晶体管。注意，可以结合本说明书的其他实施模式中的任何描述自由实施本实施模式。此外，可以将本实施模式中的描述自由组合加以实施。(实施模式7)
本实施模式描述了与实施模式5和6不同的实施模式1中所述的电平移动器的具体结构。注意，在本实施模式和实施模式1到6中，附图标记是通用的，对于相同部分或具有类似功能的部分的详细说明不进行重复。首先，参考图25描述本发明的电平移动器的具体结构示例。图25中所示的电平移动器包括电容器701、电容器702、晶体管703、晶体管704、 晶体管2501、晶体管2502、晶体管2503和晶体管2504。如图35中的电平移动器所示，晶体管2501的第一端子连接到线路103，晶体管 2501的第二端子连接到线路109。晶体管2502的栅极连接到节点N72，晶体管2502的第一端子连接到线路104，晶体管2502的第二端子连接到线路109。晶体管2503的栅极连接到线路103，晶体管2503的第一端子连接到线路103，晶体管2503的第二端子连接到晶体管2501的栅极。晶体管2504的栅极连接到节点N72，晶体管2504的第一端子连接到线路 104，晶体管2504的第二端子连接到晶体管2501的栅极。注意，晶体管2501的栅极、晶体管2503的第二端子和晶体管2504的第二端子的连接点由节点N251表示。逻辑电路2500包括晶体管2501到2504。逻辑电路2500对应于图IA到IC中所示的电路102。注意，晶体管2501到2504为N沟道晶体管。因此，由于可以仅用N沟道型晶体管形成图25中所示的电平移动器，因此可以将非晶硅用于图25中所示的电平移动器中的半导体层，从而能够简化制造工艺。因此，可以降低制造成本，且可以提高成品率。此外，还可以制造大型半导体装置。此外，在图25中所示的电平移动器中，即使将多晶硅或单晶硅用于半导体层，也能够简化制造工艺。接着，类似于图15中所示的电平移动器，参考图16A到16C的时间图描述图25中所示的电平移动器的运行。不过，可以酌情确定图16A到16C中所示的时间图中的电势变化时间，该时间变化不限于图16A到16C中的时间图。图沈示出了当将L信号提供给线路105且将H信号提供给线路106时图25中所示的电平移动器的运行。图27示出了当将H信号提供给线路105且将L信号提供给线路 106时图25中所示的电平移动器的运行。这里注意，图沈中所示的操作由第一操作表示， 图27中所示的操作由第二操作表示。由于偏移电路1503的运行类似于图7A中的偏移电路，于是省略其具体描述。首先，参考图16A到16C和图沈中所示的时间图描述图25中所示的电平移动器
的第一操作。当线路105变成L电平时，节点N71的电势变成VSS。另一方面，当线路106变成 H电平时，节点N72的电势变成(VSS+(VH-VL))。因此，晶体管2502和2504导通。由于晶体管2504导通，将电源电势VSS提供给节点N251，使得节点N251的电势降低。注意，节点 N251的电势由晶体管2503和2504的工作点决定，因此它比电源电势VSS稍高。由于节点 N251变成L电平，所以晶体管2501截止。此外，由于晶体管2502导通，将电源电势VSS提供给线路109，使得线路109的电势降低。线路109的电势降低到电源电势VSS，并从线路 109输出L信号。
接着，参考图16A到16C和图27中所示的时间图描述图25中所示的电平移动器
的第二操作。当线路105变成H电平时，节点N71的电势变成(VSS+(VH-VL))。另一方面，当线路106变成L电平时，节点N72的电势变成VSS。因此，晶体管2502和2504截止。由于晶体管2504截止，将电源电势VDD提供给节点N251，使得节点N251的电势升高。与节点N251 的电势升高同时，晶体管2501导通，将电源电势VDD提供给线路109，使得线路109的电势也升高。当节点N251的电势变成电源电势VDD减去晶体管2503的阈值电压Vth2503获得的值(VDD-Vth2503)时，晶体管2503截止，且节点N251变成浮置状态。不过，即使在节点N251的电势变成(VDD-Vth250;3)之后，线路109的电势仍继续升高。因此，通过晶体管 2501的栅极(节点N251)和第二端子(线路109)之间的寄生电容的电容耦合，节点N251 的电势继续升高。节点N251的电势升高一直持续到线路109的电势升高停止为止，使得节点N251的电势变成等于或高于晶体管2501的阈值电压Vth2501加上电源电势VDD所获得的值(VDD+Vth2501)的值。注意，当线路109的电势变成等于电源电势VDD时，线路109的电势升高停止。这就是所谓的引导。因此，线路109的电势变成等于电源电势VDD并从线路109输出H信号。这里，描述逻辑电路2500的功能。逻辑电路2500具有选择将电源电势VDD和电源电势VSS中的哪一个提供给线路 109的功能。在将电源电势VDD提供给线路109的情况下，使得晶体管2501的栅极电势等于或高于(VDD+Vth2501)，由此线路109的电势通过引导变成等于电源电势VDD。这里，描述晶体管2501到2504的功能。首先，晶体管2501具有开关的功能，根据节点N251的电势选择是否使线路103和线路109彼此连接。在第二操作中晶体管2501导通并将电源电势VDD提供给线路109。晶体管2502具有开关的功能，根据节点N72的电势选择是否使线路104和线路 109彼此连接。在第一操作中晶体管2502将电源电势VSS提供给线路109。晶体管2503具有二极管的功能。其输入端子为栅极和第一端子，其输出端子为第二端子。晶体管2504具有开关的功能，根据节点N72的电势选择是否使线路104和节点 N251彼此连接。在第一操作中晶体管2504将电源电势VSS提供给节点N251。通过上述第一和第二操作，图25中所示的电平移动器可以在第一操作中使线路 109的电势等于电源电势VSS，可以在第二操作使线路109的电势等于电源电势VDD。此外，类似于图15中所示的逻辑电路1500，由于晶体管2502和2504的栅极的每个幅值电压都小，因此可以降低逻辑电路2500的直通电流。此外，类似于图15中所示的逻辑电路1500，由于晶体管2502和2504的栅极的每个幅值电压都小，因此可以降低逻辑电路2500中产生的噪声。还要注意，如上所述，可以将MOS电容器用作电容器701和702中的每个。此外， 对于图25中所示的电平移动器来说，与图8A中所示的偏移电路类似，优选为每个电容器使用N沟道晶体管。这是因为通过用N沟道晶体管形成每个电容器，可以将非晶硅用于图25 中所示的电平移动器中的半导体层，从而可以简化制造工艺。因此，可以降低制造成本，且可以提高成品率。此外，还可以制造大型半导体装置。
此外，在图25中所示的电平移动器中，即使将多晶硅或单晶硅用于半导体层，也能够简化制造工艺。注意，如图28所示，晶体管2502和2504的栅极也可以连接到图25中所示的电平移动器中的节点N71。如图20A到20C中的时间图所示，在晶体管2502和2504的栅极连接到节点N71的情况下(图观)，线路109的信号(电势)的H和L电平与晶体管2502和 2504的栅极连接到节点N72的情况下(图2 相反。图观中所示的电平移动器的运行与图25中所示的电平移动器类似。因此，可以酌情决定将晶体管2502和2504的栅极连接到节点N71还是节点N72。此外，虽然未示出，但也可以将两个逻辑电路连接到节点N71和N72中的每个。利用两个逻辑电路2500，可以输出两个信号，每个信号的H和L电平是相反的。在两个逻辑电路连接到节点N71和N72中的每个的情形下，类似于图21中所示的电平移动器，优选电容器701和702的电容几乎彼此相等。这里，虽然图25所示的电平移动器包括N沟道晶体管和电容器，其也可以包括P 沟道晶体管和电容器。图39示出了包括P沟道晶体管和电容器的电平移动器。图39中所示的电平移动器包括电容器301、电容器302、晶体管501、晶体管502、 晶体管3901、晶体管3902、晶体管3903和晶体管3904。注意，电容器301、电容器302、晶体管501、晶体管502、晶体管3901、晶体管3902、 晶体管3903和晶体管3904分别对应于图25中的电容器701、电容器702、晶体管703、晶体管704、晶体管2501、晶体管2502、晶体管2503和晶体管2504并具有类似功能。逻辑电路3900和偏移电路四03分别对应于图25中的逻辑电路2500和偏移电路1503并具有类似功能。节点N51和N52分别对应于图25中的节点N71和N72。晶体管3902的栅极连接到节点N52，晶体管3902的第一端子连接到线路103，晶体管3902的第二端子连接到线路109。晶体管3901的第一端子连接到线路104，晶体管 3901的第二端子连接到线路109。晶体管3903的栅极连接到线路104，晶体管3903的第一端子连接到线路104，晶体管3903的第二端子连接到晶体管3901的栅极。晶体管3904 的栅极连接到节点N52，晶体管3904的第一端子连接到线路103，晶体管3904的第二端子连接到晶体管3901的栅极。注意，晶体管3901的栅极、晶体管3903的第二端子和晶体管 3904的第二端子的连接点由节点N391表示。接着，类似于图四中所示的电平移动器，参考图30A到30C的时间图描述图39中所示的电平移动器的运行。不过，可以酌情确定图30A到30C中所示的时间图中的电势变化时间，该时间不限于图30A到30C中的时间图。图40示出了当将L信号提供给线路105且将H信号提供给线路106时图39中所示的电平移动器的运行。图41示出了当将H信号提供给线路105且将L信号提供给线路 106时图39中所示的电平移动器的运行。这里注意，图40中所示的操作由第一操作表示， 图41中所示的操作由第二操作表示。由于偏移电路四03的运行类似于图5A中的偏移电路，于是省略其具体描述。首先，参考图30A到30C和图40中所示的时间图描述图39中所示的电平移动器
的第一操作。当线路105变成L电平时，节点N51的电势变成(VDD_(VH-VL))。另一方面，当线路106变成H电平时，节点N52的电势变成VDD。因此，晶体管3902和3904截止。由于晶体管3904截止，将电源电势VSS提供给节点N391，使得节点N391的电势降低。与节点N391 的电势降低同时，晶体管3901导通，将电源电势VSS提供给线路109，使得线路109的电势也降低。当节点N391的电势变成电源电势VSS加上晶体管3903的阈值电压Vth3903的绝对值所获得的值(VSS+|Vth3903|)时，晶体管3903截止，节点N391变成浮置状态。不过， 即使在节点N391的电势变成(VSS+|Vth3903|)之后，线路109的电势仍继续降低。因此， 通过晶体管3901的栅极(节点N391)和第二端子(线路109)之间的寄生电容的电容耦合，节点N391的电势继续降低。节点N391的电势降低一直持续到线路109的电势降低停止为止，使得节点N391的电势变成等于或小于电源电势VSS加上晶体管3901的阈值电压 Vth3901的绝对值所获得的值(VSS+|Vth39011)的值。注意，当线路109的电势变成等于电源电势VSS时，线路109的电势降低停止。这就是所谓的引导。因此，线路109的电势变成等于电源电势VSS并从线路109输出L信号。接着，参考图30A到30C和图41中所示的时间图描述图39中所示的电平移动器
的第二操作。当线路105变成H电平时，节点N51的电势变成VDD。另一方面，当线路106变成L 电平时，节点N52的电势变成(VDD-(VH-VL))。因此，晶体管3902和3904导通。由于晶体管3902导通，将电源电势VDD提供给节点N391，使得节点N391的电势升高。注意，由于节点N391的电势由晶体管3903和3904的工作点决定，因此它比电源电势VDD稍低。由于节点N391变成L电平，所以晶体管3901截止。此外，由于晶体管3902导通，将电源电势VDD 提供给线路109，使得线路109的电势升高。线路109的电势升高到电源电势VDD并从线路 109输出H信号。通过上述第一和第二操作，图39中所示的电平移动器可以在第一操作中使线路 109的电势等于电源电势VSS，可以在第二操作使线路109的电势等于电源电势VDD。此外，类似于图39中所示的逻辑电路3900，由于晶体管3902和3904的栅极的每个幅值电压都小，因此可以降低逻辑电路3900的直通电流。此外，类似于图39中所示的逻辑电路3900，由于晶体管3902和3904的栅极的每个幅值电压都小，因此可以降低逻辑电路3900中产生的噪声。还要注意，如上所述，可以将MOS电容器用作电容器301和302中的每个。此夕卜， 对于图39中所示的电平移动器来说，与图6A中所示的偏移电路类似，优选为每个电容器使用P沟道晶体管。此外，如图42所示，晶体管3902和3904的栅极也可以连接到图39中所示的电平移动器的节点N51。图36A到36D中示出了在晶体管3902和3904的栅极连接到节点N51 的情况下的时间图。注意，可以结合本说明书的其他实施模式中的任何描述自由实施本实施模式。此外，可以将本实施模式中的描述自由组合加以实施。(实施模式8)本实施模式描述本发明的电平移动器的布局图。首先，参考图43描述图15中所示的电平移动器的布局图。在形成了半导体层4301、第一导电层4302和第二导电层4303的情形下示出了图43中的布局图。注意，第一导电层4302起到栅电极的功能，第二导电层4303起到线路层的功能。在图43中所示的布局图中，将多晶半导体(多晶硅)用于每个晶体管的半导体层 4301。在图43中所示的布局图中，提供了电容器701、电容器702、晶体管703、晶体管 704、晶体管1501和晶体管1502。线路103、104、105、106和109类似于图15中所述的线路。晶体管703、704、1501和1502为N沟道晶体管。电容器702由半导体层4301和第一导电层4302(栅电极)形成。亦即，电容器 702起到MOS电容器的功能。如上所述，由于电容器702的第一导电层4302的电势高于其半导体层4301的电势，因此在半导体层4301的沟道区中形成了沟道。于是电容器702可以获得大的电容。类似于电容器702，电容器701由半导体层4301和第一导电层4302 (栅电极)形成。亦即，电容器701也起到MOS电容器的功能。如上所述，由于电容器701的第一导电层 4302的电势高于其半导体层4301的电势，因此在半导体层4301的沟道区中形成了沟道。 于是电容器701可以获得大的电容。接着，参考图44描述图四中所示的电平移动器的布局图。在形成了半导体层4401、第一导电层4402和第二导电层4403的情形下示出了图 44中的布局图。注意，第一导电层4402起到栅电极的功能，第二导电层4403起到线路层的功能。在图44中所示的布局图中，将多晶半导体(多晶硅)用于每个晶体管的半导体层 4401。在图44中所示的布局图中，提供了电容器301、电容器302、晶体管501、晶体管 502、晶体管四01和晶体管四02。线路103、104、105、106和109类似于图四中所述的线路。晶体管501、502、四01和四02为P沟道晶体管。电容器301由半导体层4401和第一导电层4402(栅电极)形成。亦即，电容器 301起到MOS电容器的功能。如上所述，由于电容器301的第一导电层4402的电势低于其半导体层4401的电势，因此在半导体层4401的沟道区中形成了沟道。于是电容器301可以获得大的电容。类似于电容器301，电容器302由半导体层4401和第一导电层4402(栅电极)形成。亦即，电容器302也起到MOS电容器的功能。如上所述，由于电容器302的第一导电层 4402的电势低于其半导体层4401的电势，因此在半导体层4401的沟道区中形成了沟道。 于是电容器302可以获得大的电容。接着，参考图45描述图15中所示的电平移动器的布局图，其是与图43不同的示例。在形成了半导体层4301、第一导电层4302和第二导电层4303的情形下示出了图 45中的布局图。注意，第一导电层4302起到栅电极的功能，第二导电层4303起到线路层的功能。
在图45中所示的布局图中，将多晶半导体(多晶硅)用于每个晶体管的半导体层 4301。在图45中所示的布局图中，提供了电容器701、电容器702、晶体管703、晶体管 704、晶体管1501和晶体管1502。线路103、104、105、106和109类似于图15中所述的线路。晶体管703、704、1501和1502为N沟道晶体管。电容器702由第一导电层4302和第二导电层4303形成。这是因为由于第一导电层4302和第二导电层4303是由导电材料形成的，所以电容器702的电容不随所加的电压而变化。因此，可以稳定地操作图45中所示的电平移动器。电容器701由第一导电层4302和第二导电层4303形成。这是因为由于第一导电层4302和第二导电层4303是由导电材料形成的，所以电容器701的电容不随所加的电压而变化。因此，可以稳定地操作图45中所示的电平移动器。此外，电容器701的第一电极和电容器702的第二电极由第二导电层4303形成， 电容器701的第二电极和电容器702的第一电极由第一导电层4302形成。这是因为可以减小图45中所示的电平移动器的布局面积。具体而言，在电容器701的第二电极由第一导电层4302形成的情况下，可以使图45中所示的电平移动器的布局面积小于电容器701的第二电极由第二导电层4303形成的情况，因为电容器701的第二电极连接到晶体管703的栅极。类似地，在电容器702的第二电极由第二导电层4303形成的情况下，可以使图45中所示的电平移动器的布局面积小于电容器702的第二电极由第一导电层4302形成的情况， 因为电容器702的第二电极连接到晶体管703的第二端子。接着，参考图46描述图四中所示的电平移动器的布局图，其是与图44不同的示例。在形成了半导体层4401、第一导电层4402和第二导电层4403的情形下示出了图46中的布局图。注意，第一导电层4402起到栅电极的功能，第二导电层4403起到线路层的功能。在图46中所示的布局图中，将多晶半导体(多晶硅)用于每个晶体管的半导体层 4401。在图46中所示的布局图中，提供了电容器301、电容器302、晶体管501、晶体管 502、晶体管四01和晶体管四02。线路103、104、105、106和109类似于图四中所述的线路。晶体管501、502、四01和四02为P沟道晶体管。电容器302由第一导电层4402和第二导电层4403形成。这是因为由于第一导电层4402和第二导电层4403是由导电材料形成的，所以电容器302的电容不随所加的电压而变化。因此，可以稳定地操作图46中所示的电平移动器。电容器301由第一导电层4402和第二导电层4403形成。这是因为由于第一导电层4402和第二导电层4403是由导电材料形成的，所以电容器301的电容不随所加的电压而变化。因此，可以稳定地操作图46中所示的电平移动器。此外，电容器301的第一电极和电容器302的第二电极由第二导电层4403形成， 电容器301的第二电极和电容器302的第一电极由第一导电层4402形成。这是因为可以减小图46中所示的电平移动器的布局面积。具体而言，在电容器301的第二电极由第一导电层4402形成的情况下，可以使图46中所示的电平移动器的布局面积小于电容器301的第二电极由第二导电层4403形成的情况，因为电容器301的第二电极连接到晶体管501的栅极。类似地，在电容器302的第二电极由第二导电层4403形成的情况下，可以使图46中所示的电平移动器的布局面积小于电容器302的第二电极由第一导电层4402形成的情况， 因为电容器302的第二电极连接到晶体管501的第二端子。接着，参考图47A描述图15中所示的电平移动器的布局图。在形成了半导体层4701、第一导电层4702、第二导电层4703和第三导电层4704 的情形下示出了图47A中的布局图。注意，第一导电层4702起到栅电极的功能，第二导电层4703起到线路层的功能，第三导电层4704起到高电阻线路层的功能。在图47A中所示的布局图中，将非晶半导体(非晶硅)用于每个晶体管的半导体层 4701。在图47A中所示的布局图中，提供了电容器701、电容器702、晶体管703、晶体管 704、晶体管1501和晶体管1502。线路103、104、105、106和109类似于图15中所述的线路。电容器702由半导体层4701和第一导电层4702(栅电极)形成。亦即，电容器 702起到MOS电容器的功能。如上所述，由于电容器702的第一导电层4702的电势高于其半导体层4701的电势，因此在半导体层4701的沟道区中形成了沟道。于是电容器702可以获得大的电容。类似于电容器702，电容器701由半导体层4701和第一导电层4702 (栅电极)形成。亦即，电容器701也起到MOS电容器的功能。如上所述，由于电容器701的第一导电层 4702的电势高于其半导体层4701的电势，因此在半导体层4701的沟道区中形成了沟道。 于是电容器701可以获得大的电容。接着，参考图47B描述图15中所示的电平移动器的布局图，其是与图47A不同的示例。在形成了半导体层4701、第一导电层4702、第二导电层4703和第三导电层4704 的情形下示出了图47B中的布局图。注意，第一导电层4702起到栅电极的功能，第二导电层4703起到线路层的功能，第三导电层4704起到高电阻线路层的功能。在图47B中所示的布局图中，将非晶半导体(非晶硅)用于每个晶体管的半导体层 4701。在图47B中所示的布局图中，提供了电容器701、电容器702、晶体管703、晶体管 704、晶体管1501和晶体管1502。线路103、104、105、106和109类似于图15中所述的线路。电容器702由第一导电层4702和第二导电层4703形成。这是因为由于第一导电层4702和第二导电层4703是由导电材料形成的，所以电容器702的电容不随所加的电压而变化。因此，可以稳定地操作图47B中所示的电平移动器。电容器701由第一导电层4702和第二导电层4703形成。这是因为由于第一导电层4702和第二导电层4703是由导电材料形成的，所以电容器701的电容不随所加的电压而变化。因此，可以稳定地操作图47B中所示的电平移动器。此外，电容器701的第一电极和电容器702的第二电极由第二导电层4703形成， 电容器701的第二电极和电容器702的第一电极由第一导电层4702形成。这是因为可以减小图47B中所示的电平移动器的布局面积。具体而言，在电容器701的第二电极由第一导电层4702形成的情况下，可以使图47B中所示的电平移动器的布局面积小于电容器701 的第二电极由第二导电层4703形成的情况，因为电容器701的第二电极连接到晶体管703 的栅极。类似地，在电容器702的第二电极由第二导电层4703形成的情况下，可以使图47B 中所示的电平移动器的布局面积小于电容器702的第二电极由第一导电层4702形成的情况，因为电容器702的第二电极连接到晶体管703的第二端子。注意，可以结合本说明书的其他实施模式中的任何描述自由实施本实施模式。此外，可以将本实施模式中的描述自由组合加以实施。(实施模式9)实施模式9参考图62A和62B描述其中形成了多个像素的屏板示例。在图62A中， 屏板191包括像素部分591，其包括以矩阵形式设置的多个像素590。像素部分591可以采用有源矩阵结构，在该结构中为每个像素590提供诸如薄膜晶体管的开关元件。作为每个像素590的显示介质，可以提供诸如电致发光元件的发光元件或液晶元件。 此外，如图62B所示，还可以在与像素部分591相同的基板上方提供用于驱动像素部分591的驱动电路。在图62B中，与图62A相同的部分用相同的附图标记表示，并省略其描述。在图62B中，源极驱动器593和栅极驱动器594被示为驱动电路。本发明不限于此，除了源极驱动器593和栅极驱动器594之外，可以提供驱动电路。可以在基板上形成这种驱动电路并可以将其安装在其上形成了像素部分591的另一基板上。例如，可以利用薄膜晶体管在玻璃基板上形成像素部分591，可以在单晶基板上形成这种驱动电路，可以通过 COG (玻璃上芯片)在玻璃基板上连接驱动电路的IC芯片，或者，可以通过TAB (带式自动接合)在玻璃基板上连接IC芯片或利用印刷电路板将其连接到玻璃基板。此外，也可以利用薄膜晶体管在与像素部分591相同的基板上且在与每个像素 590中包括的薄膜晶体管相同的过程中形成这种驱动电路。可以利用多晶半导体或非晶半导体形成每个薄膜晶体管的沟道形成区。注意，可以结合本说明书的其他实施模式中的任何描述自由实施本实施模式。此外，可以将本实施模式中的描述自由组合加以实施。(实施模式10)图63A示出了图62A或62B中所示的像素部分591的结构示例(以下称为第一像素结构)。像素部分591包括多个源极信号线Sl到Sp (ρ为自然数)、多个与所述多个源极信号线Sl到Sp相交的扫描线Gl到Gq (q为自然数)，以及为源极信号线Sl到Sp和扫描线 Gl到Gq的每个交点提供的像素690。在图63B中示出了图63A中所示的像素690的构造。图6 示出了形成于多个源极信号线Sl到Sp中的一个&c(x为小于等于P的自然数)和多个扫描线Gl到Gq中的一个Gy(y为小于等于q的自然数)的交点处的像素690。像素690包括第一晶体管691、第二晶体管692、电容器693和发光元件694。在本实施模式中，作为发光元件694，使用了包括一对电极且当在一对电极之间流过电流时发光的元件。此外，作为电容器693，也可以积极地利用第二晶体管692等的寄生电容。第一晶体管691和第二晶体管692中的每个可以是N沟道晶体管或P沟道晶体管。作为用于形成像素690的每个晶体管，可以使用薄膜晶体管。
第一晶体管691的栅极连接到扫描线Gy，其源极和漏极之一连接到源极信号线 &c，其源极和漏极的另一个连接到第二晶体管692的栅极和电容器693的电极之一。电容器693的另一个电极连接到被供以电势V3的节点695。第二晶体管692的源极和漏极之一连接到发光元件694的一个电极，其源极和漏极的另一个连接到被供以电势V2的节点696。 发光元件694的另一个电极连接到被供以电势Vl的节点697。描述图63A和63B中所示的像素部分591的显示方法。选择多个扫描线Gl到Gq之一，在选择扫描线的时间期间，将图像信号输入到多个源极信号线Sl到Sp的所有中。通过这种方式，将图像信号输入到像素部分591中的一行的像素中。依次选择多个扫描线Gl到Gq，且每次执行类似的操作，从而将图像信号输入到像素部分591中的所有像素690中。描述的是像素690的操作，其中，选择多个扫描线Gl到Gq中的一个Gy，并从多个源极信号线Sl到Sp的一个输入图像信号。当选择了扫描线Gy后，第一晶体管691导通。晶体管的ON状态表示源极和漏极是电连接的，晶体管的OFF状态表示源极和漏极不是电连接的。当第一晶体管691变成ON状态时，将输入到源极信号线中的图像信号通过第一晶体管691输入到第二晶体管692的栅极中。根据输入的图像信号选择第二晶体管692 是变成ON状态还是OFF状态。在选择了第二晶体管692的ON状态时，第二晶体管692的漏极电流流到发光元件694，发光元件694发光。保持电势V2和电势V3，使得当第二晶体管692变成ON状态时，它们之间的电势差始终恒定。电势V2和电势V3可以是相同的电势。在电势V2和电势V3是相同电势的情况下，节点695和节点696可以连接至相同的线路。在选择发光元件694发光时，将电势Vl 和电势V2设定为具有预定电势差。于是电流流到发光元件694，发光元件694发光。每个线路和电极是利用以下材料形成的从铝(Al)、钽(Ta)、钛(Ti)、钼(Mo)、钨 (W)、钕(Nd)、铬(Cr)、镍(Ni)、钼(Pt)、金(Au)、银(Ag)、铜(Cu)、镁(Mg)、钪(Sc)、钴(Co)、 锌(Si)、铌(Nb)、硅(Si)、磷(P)Jf (B)、砷(As)、镓(Ga)JB ( )、锡(Sn)、和氧(0)中选择的一种元素或多种元素；含有从以上元素中选择的一种元素或多种元素的化合物或合金材料(例如氧化铟锡(ITO)、氧化铟锌(IZO)、含氧化硅的ITO(ITSO)、氧化锌(ZnO)、铝钕 (Al-Nd)或镁银(Mg-Ag))；通过组合任何上述化合物获得的材料；等等。此外，也可以使用硅和任何上述材料的化合物(硅化物)(例如铝-硅、钼-硅或镍硅化物)，或氮和任何上述材料化物的化合物(例如氮化钛、氮化钽或氮化钼等)。注意，硅(Si)可以含有高浓度的N型杂质(例如磷)或P型杂质(例如硼)；通过含有这种杂质，提高了导电率或者执行了对任何导体的类似动作，由此更容易地将硅用作线路或电极。注意，可以将单晶硅、多晶硅(polysilicon)和非晶硅中的任何一种用作硅。可以利用单晶硅或多晶硅降低电阻，且可以通过利用非晶硅的简易制造工艺进行制造。注意，对于铝或银而言，因为其高导电性， 可以降低信号延迟，且可以容易执行构图以进行微制作，因为其容易被蚀刻。此外，同样，对于使用铜的情形而言，由于其高导电性可以降低信号延迟。对于使用钼的情形而言，即使钼与诸如ITO或IZO的氧化物半导体或硅接触，在制造工艺中也不会发生诸如材料缺陷的问题，可以容易地进行构图或蚀刻，且耐热性高。同样，对于使用钛的情形而言，即使钛与诸如 ITO或IZO的氧化物半导体或硅接触，也不会在制造工艺中发生诸如材料缺陷的问题，且耐热性高。此外，钨或钕也是优选的，因为其耐热性高。具体而言，钕和铝的合金是优选的，因为其耐热性得到提高，且可以抑制铝的小丘。此外，硅是优选的，因为它可以与晶体管中包括的半导体层同时被形成且耐热性高。此外，当用于通过其透光的部分时，优选具有透光特性的氧化铟锡(ITO)、氧化铟锌(IZO)、含氧化硅的ITO(ITSO)、氧化锌(ZnO)或硅(Si)；例如可以将它们用于像素电极或公共电极。注意，每个线路或电极可以利用使用任何上述材料的单层结构或多层结构。通过利用单层结构，可以简化制造工艺，可以减少加工天数，可以降低成本。或者，利用多层结构，可以利用材料的优点而减少其缺点，由此可以形成高性能线路或电极。例如，通过在多层结构中含有低电阻材料(例如铝)，可以降低线路的电阻。此外，通过在多层结构中含有高耐热材料(例如，利用高耐热材料夹住具有优点的低耐热材料的叠层结构)，可以改善线路或电极整体的耐热性。例如，优选使用通过含钼或钛的层夹入含铝层的叠层结构。注意， 当线路或电极具有直接与另一种材料形成的线路或电极接触的部分时，它们可以彼此具有不良影响。例如，将一种材料混入另一种材料中以改变两种材料的特性，由此，例如，不能实现最初目的且在制造时发生问题，使得不能进行正常的制造。在这种情况下，可以通过用另一层夹住或覆盖一层来解决这种问题。例如，当氧化铟锡(ITO)和铝彼此接触时，优选在其间夹入钛或钼。类似地，在使硅和铝彼此接触时，优选在其间夹入钛或钼。注意，可以结合本说明书的其他实施模式中的任何描述自由实施本实施模式。此外，可以将本实施模式中的描述自由组合加以实施。(实施模式11)图64A示出了与实施模式10中所述的第一像素结构不同的图62A或62B中所示的像素部分591的结构示例(以下称为第二像素结构。)。像素部分591包括多个源极信号线Sl到Sp (ρ为自然数)、与所述多个源极信号线Sl到Sp相交的多个扫描线Gl到Gq (q 为自然数)和多个扫描线Rl到Rq，以及为源极信号线Sl到Sp和扫描线Gl到Gq的每个交点提供的像素790。在图64B中示出了图64A中所示的像素790的构造。图64B示出了形成于多个源极信号线Sl到Sp中的一个&c(x为小于等于P的自然数)，多个扫描线Gl到Gq中的一个 Gy (y为小于等于q的自然数)和多个扫描线Rl到Rq中的一个Ry的交点处的像素790。 注意，与图6 相同的部分以与图64B中所示的像素结构中相同的附图标记表示，省略其描述。图64B中的像素790与图6 中的像素690不同之处在于额外提供了第三晶体管791。 第三晶体管791可以是N沟道晶体管或P沟道晶体管。作为用于形成像素790的每个晶体管，可以使用薄膜晶体管。第三晶体管791的栅极连接到扫描线Ry，其源极和漏极之一连接到第二晶体管 692的栅极和电容器693的一个电极，其源极和漏极的另一个连接到被供以电势V4的节点 792。描述图64A和64B中所示的像素部分591的显示方法。发光元件694发光的方法与实施模式10中所述的相同。根据图64A和64B中所示的像素结构，由于提供了扫描线Ry和第三晶体管791，即使从源极线输入了图像信号， 也能够获得发光元件694的不发光状态。利用输入到扫描线Ry中的信号，设定了像素790 中发光元件694发光的时间。通过这种方式，可以设定比依次选择所有扫描线Gl到Gq期间更短的发光时段。通过这种方式，可以在利用时分灰度级方法进行显示的情况下设定短的子帧周期，由此可以执行高灰度级水平的显示。可以这样设定电势V4，使得当第三晶体管791变成ON状态时，第二晶体管692变成OFF状态。例如，可以这样设定电势V4，使得当第三晶体管791变成ON状态时，它变成等于电势V3。通过将电势V3和V4设定为相同电势，释放了电容器693中保持的电荷，第二晶体管692的栅极-源极电压变成零，由此截止第二晶体管692。在电势V3和电势V4是相同电势的情况下，节点695和节点792可以连接至相同的线路。注意，第三晶体管791的设置不限于图64B所示。例如，也可以将第三晶体管791 提供为与第二晶体管692串联。在这种构造，通过利用输入到扫描线Ry中的信号使第三晶体管791为OFF状态，使流入发光元件694的电流截止，并可以获得发光元件694的不发光状态。也可以使用二极管代替图64B中所示的第三晶体管791。图64C示出了用二极管代替第三晶体管791的像素的构造。注意，与图64B相同的部分以与图64C中所示的像素结构中相同的附图标记表示，省略其描述。二极管781的一个电极连接到扫描线Ry，其另一个电极连接到第二晶体管692的栅极和电容器693的一个电极。在二极管781中，电流从一个电极流到另一个电极。第二晶体管692为P沟道晶体管。通过升高二极管781的一个电极的电势，升高了第二晶体管692的栅极的电势，从而第二晶体管692可以变成OFF状态。虽然电流从二极管781的连接至扫描线Ry的一个电极流到其连接至第二晶体管 692的栅极的另一个电极且第二晶体管692为P沟道晶体管，但本发明不限于此。也可以使用这样的构造，其中电流从二极管781的连接至第二晶体管692的栅极的另一个电极流到其连接至扫描线Ry的一个电极且第二晶体管692为N沟道晶体管。在第二晶体管692为 N沟道晶体管的情况下，通过降低二极管781的一个电极的电势，降低了第二晶体管692的栅极的电势，使得第二晶体管692可以变成OFF状态。作为二极管781，也可以使用以二极管方式连接的晶体管。以二极管方式连接的晶体管表示其栅极和漏极彼此连接的晶体管。作为以二极管方式连接的晶体管，可以使用 P沟道晶体管或N沟道晶体管。注意，可以结合本说明书的其他实施模式中的任何描述自由实施本实施模式。此外，可以将本实施模式中的描述自由组合加以实施。(实施模式12)图65A示出了图62A或62B中所示的像素部分591的结构示例(以下称为第三像素结构)。像素部分591包括多个源极信号线Sl到Sp (ρ为自然数)、多个与所示多个源极信号线Sl到Sp相交的扫描线Gl到Gq (q为自然数)，以及为源极信号线Sl到Sp和扫描线 Gl到Gq的每个交点提供的像素690。图65B示出了图65A中所示的像素690的构造。图65B示出了形成于多个源极信号线Sl到Sp中的一个&c(x为小于等于P的自然数)和多个扫描线Gl到Gq中的一个 Gy (y为小于等于q的自然数)的交点处的像素690。此外，为每一行提供电容线CO。像素 690包括晶体管4691、液晶元件4692和电容器4693。晶体管4691可以是N沟道晶体管或 P沟道晶体管。作为用于形成像素690的每个晶体管，可以使用薄膜晶体管。 晶体管4691的栅极连接到扫描线Gy，其源极和漏极之一连接到源极信号线&c，其源极和漏极的另一个连接到液晶元件4692的一个电极和电容器4693的一个电极。液晶元件4692的另一个电极连接到被供以电势VO的节点4694。电容器4693的另一个电极连接到电容线CO。向电容线CO提供与提供给节点4694的电势VO相同的电势。描述图65A和65B中所示的像素部分591的显示方法。选择多个扫描线Gl到Gq之一，在选择扫描线的时间期间，将图像信号输入到多个源极信号线Sl到Sp的所有中。通过这种方式，将图像信号输入到像素部分591中一行的像素中。依次选择多个扫描线Gl到Gq，且每次执行类似的操作，从而将图像信号输入到像素部分591中的所有像素690中。描述的是像素690的操作，其中，选择多个扫描线Gl到Gq中的一个Gy，并从多个源极信号线Sl到Sp的一个输入图像信号。在选择了扫描线Gy时，晶体管4691变成ON 状态。晶体管的ON状态表示源极和漏极是电连接的，晶体管的OFF状态表示源极和漏极不是电连接的。当晶体管4691变成ON状态时，将输入到源极信号线的图像信号通过晶体管4691输入到液晶元件4692的一个电极和电容器4693的一个电极。通过这种方式，在液晶元件4692的一对电极之间施加电压(该电压对应于所输入的图像信号的电势和节点 4694处的电势VO之间的电势差)，由此改变液晶元件4692的透射率。注意，可以结合本说明书的其他实施模式中的任何描述自由实施本实施模式。此外，可以将本实施模式中的描述自由组合加以实施。(实施模式13)本实施模式描述实际制造的像素示例。图48A和48B的每个都是在实施模式11 和12的每个中描述的屏板的像素的截面图。所示出的发光装置的例子中，TFT被用作设置于像素中的开关元件，发光元件被用作设置于像素中的显示介质。在图48A和48B中，1000表示基板，1001表示基膜，1002表示半导体层，1102表示半导体层，1003表示第一绝缘膜，1004表示栅电极，1104表示电极，1005表示第二绝缘膜， 1006表示电极，1007表示第一电极，1008表示第三绝缘膜，1009表示发光层，1010表示第二电极。附图标记1100表示TFT，1011表示发光元件，1101表示电容器。在图48A和48B 中，将TFT 1100和电容器1101典型地示为用于形成每一像素的元件。描述图48A中所示的结构。作为基板1000，可以使用钡硼硅玻璃、铝硼硅玻璃等制成的玻璃基板；石英基板； 陶瓷基板等。此外，也可以使用含有不锈钢的金属基板或其上形成有绝缘膜的半导体基板。 也可以使用由诸如塑料的柔性合成树脂形成的基板。可以通过诸如CMP的抛光平坦化基板 1000的表面。作为基膜1001，可以使用由氧化硅、氮化硅、氧氮化硅等制成的绝缘膜。基膜1001 可以防止基板1000中所含的诸如Na的碱金属或碱土金属扩散到半导体层1002中，否则这可能不利地影响TFT 1100的特性。虽然基膜1001采用了图48A和48B中的单层结构，它也可以采用两层或多层的多层结构。注意，在杂质的扩散无关紧要时，例如在使用石英基板的情况下，不必提供基膜1001。作为半导体层1002和半导体层1102，可以使用已构图的晶态半导体膜或非晶半导体膜。可以通过晶化非晶半导体膜获得晶态半导体膜。作为结晶方法，可以使用激光结晶、利用RTA或退火炉的热结晶、利用促进结晶的金属元素的热结晶等。半导体层1002包括沟道形成区和一对掺有杂质元素的杂质区，杂质元素赋予导电类型。注意，还可以在沟道形成区和一对杂质区之间提供以低浓度掺有前述杂质元素的杂质区(LDD区)。半导体层 1102可以整体掺有赋予导电类型的杂质元素。第一绝缘膜1003可以由氧化硅、氮化硅、氧氮化硅等形成，可以采用单层结构或
叠层结构。注意，第一绝缘膜1003可以由含氢膜形成，从而氢化半导体层1002。栅电极1004和电极1104可以由从Ta、W、Ti、Mo、Al、Cu、Cr和Nd中选择的一种元素或含有这种元素的合金或化合物形成。此外，可以采用其单层结构或叠层结构。TFT 1100包括半导体层1002、栅电极1004和夹在半导体层1002和栅电极1004之间的第一绝缘膜1003。虽然在图48A和48B中仅仅连接至发光元件1011的第一电极1007 的TFT 1100被示为用于形成每个像素的TFT，也可以提供多个TFT。此外，虽然在本实施模式中将TFT 1100描述为顶栅极晶体管，TFT 1100也可以是栅电极在半导体层下方的底栅极晶体管或具有半导体层上方和下方的栅电极的双栅极晶体管。形成电容器1101，使其具有作为电介质的第一绝缘膜1003和一对电极，所述一对电极为彼此面对的半导体层1102和电极1104，其间插置有第一绝缘膜1003。虽然将与TFT 1100的半导体层1002同时形成的半导体层1102用作图48A和48B中所示的每一像素中包括的电容器的一对电极之一且将与TFT 1100的栅电极1004同时形成的电极1104用作电容器的另一电极，但本发明不限于此结构。作为第二绝缘膜1005，可以使用采用无机绝缘膜或有机绝缘膜的单层或叠层。作为无机绝缘膜，可以使用由CVD形成的氧化硅膜、由SOG (玻璃上旋涂)形成的氧化硅膜等。 作为有机绝缘膜，可以使用由聚酰亚胺、聚酰胺、BCB(苯并环丁烯)、丙烯酸、正性光敏有机树脂、负性光敏有机树脂等制成的膜。此外，第二绝缘膜1005也可以由具有硅(Si)和氧(0)键的骨架结构的材料形成。 作为这种材料的替代物，使用至少含有氢(例如烷基或芳香烃)的有机基。或者，可以将氟代基用作取代基，或者可以将至少含有氢的氟代基和有机基二者用作取代基。注意，可以通过高密度等离子体处理氮化第二绝缘膜1005的表面。使用高频微波，例如2. 45GHz的微波生成高浓度等离子体。注意，作为高浓度等离子体，使用电子密度为1 X IO11CnT3或更高，电子温度等于或高于0. 2eV且等于或小于2. OeV (优选等于或高于 0.5eV且等于或小于IAeV)的等离子体。由于如上所述的电子温度低的高浓度等离子体具有低的活性中心动能，与通过常规等离子体处理形成的比较，可以形成几乎没有等离子体损伤的低缺陷膜。在执行高密度等离子体处理中，将基板1000设定在350到450°C的温度。此外，将用于产生高浓度等离子体的设备中产生微波的天线和基板1000之间的距离设定为20到80mm (优选为20到60mm)。在含有氮(N)和稀有气体(包括He、Ne、Ar、Kr和Xe的至少一种)的气氛；含有氮、氢(H)和稀有气体的气氛，或含有NH3和稀有气体的气氛下通过执行上述高密度等离子体处理氮化第二绝缘膜1005的表面。在通过这种利用高浓度等离子体的氮化处理形成的第二绝缘膜1005的表面中，混合了诸如H、He、Ne、Ar、Kr或Xe的元素。例如，通过使用氧化硅膜或氮氧化硅膜作为第二绝缘膜1005并利用高浓度等离子体处理膜的表面，形成了氮化硅膜。可以将通过这种方式形成的氮化硅膜中所含的氢用于氢化TFT 1100的半导体层1002。注意，可以将该氢化处理与上述使用第一绝缘膜1003中所含的氢的氢化处理结合。注意，可以在通过高密度等离子体处理形成的氮化物膜上形成进一步形成绝缘膜，用于形成第二绝缘膜1005。可以使用从Al、W、Mo、Ti、Pt、Cu、Ta、Au和Mn中选择的一种元素，或者含有从Al、 Ni、C、W、Mo、Ti、Pt、Cu、Ta、Au和Mn中选择的两种或多种元素的合金形成电极1006。此外，
可以采用单层结构或叠层结构。可以将第一电极1007和第二电极1010之一或两者形成为透光电极。透光电极可以由含有氧化钨的氧化铟(IWO)、含有氧化钨和氧化锌的氧化铟(IWZO)、含有氧化钛的氧化铟(ITiO)、含有氧化钛的氧化铟锡(ITTiO)等形成。不用说，也可以使用氧化铟锡(ITO)、 氧化铟锌(IZO)、掺有氧化硅的氧化铟锡(ITSO)等。将发光元件分为向其施加直流电压以发光的发光元件(以下称为直流驱动发光元件)和向其施加交流电压以发光的发光元件(以下称为交流驱动发光元件)。在直流驱动发光元件中，发光层优选由具有不同功能的多个层形成，诸如空穴注入/传输层、发光层和电子注入/传输层。优选用具有空穴传输特性的有机化合物材料和相对于有机化合物材料表现出电子接受特性的无机化合物材料的复合材料形成空穴注入/传输层。通过采用这种结构，在本具有很少载流子的有机化合物中生成大量空穴载流子，由此可以获得极优异的空穴注入 /传输特性。由于这种效应，可以比常规结构减小驱动电压。此外，由于可以不升高驱动电压而将空穴注入/传输层形成得厚，也可以抑制由灰尘等引起的发光元件的短路。作为具有空穴传输特性的有机化合物材料，有以下几种但本发明不限于此4， 4'，4〃 -三[N-(3-甲基苯基)-N-苯基胺基]三苯胺(缩写为MTDATA) ;1，3，5-三[N， N- 二(m-甲苯基)氨基]苯(缩写为m-MTDAB) ；N, N' - 二苯基-N，N'-双(3-甲基苯基)-1，1' - 二苯基_4，4' -二胺(缩写为TPD) ;4，4'-双[N-(1-萘基)-N-苯基胺基] 二苯基(缩写为NPB)；等。作为表现出电子接受特性的无机化合物材料，有以下氧化钛、氧化锆、氧化钒、氧化钼、氧化钨、氧化铼、氧化钌、氧化锌等。具体而言，优选为氧化钒、氧化钼、氧化钨和氧化铼，因为它们可以在真空中淀积，且容易处理。电子注入/传输层由具有电子传输特性的有机化合物材料形成。具体而言，有以下几种，但本发明不限于此三(8-羟基喹啉)铝(缩写为=Alq3) ’三甲基-8-羟基喹啉)铝(缩写为=Almq3)等。在直流驱动发光元件中，可以使用如下材料形成发光层9，10_ 二(2-萘基)蒽 (缩写DNA)、9，10-二 O-萘基)-2-特-丁基蒽(缩写t-BuDNA)、4，4'-双 0，2_ 二苯基乙烯基)二苯基(缩写DPVBi)、香豆素30、香豆素6、香豆素M5、香豆素M5T、二萘嵌苯、红荧烯、periflanthene、2，5，8，ll-四(特-丁基)二萘嵌苯(缩写:TBP)、9，10-二苯蒽(缩写DPA)、5，12-二苯并四苯、4-(氰基亚甲基)-2-甲基_[p_(二甲基胺基)苯乙烯基]-4H-吡喃(缩写DCMl)、4-(氰基亚甲基)-2-甲基_6_[2_(久洛尼定-9-基) 乙烯基]-4H-吡喃(缩写DCM2)、4-(氰基亚甲基)-2，6_双[ρ-(二甲基胺基)苯乙烯基]-4Η-吡喃(缩写=BisDCM)等。或者，可以使用以下能够发出荧光的化合物双[2-(4'，6' -二氟苯基)pyridinato-N，C2']铱(吡啶盐)(缩写FIrpic)、双{2-[3'，5'-双 (三氟甲基)苯基]pyridinato-N，C2' }铱(吡啶盐)(缩写Ir (CF3ppy)2(pic))、三(2-苯基 pyridinato-N，C2')铱(缩写Ir(ppy)3)、双(2_ 苯基 pyridinato-N，C2')铱(乙酰丙酮化物)(缩写Ir(ppy)2(acac))、双[2-(2'-噻吩基)pyridinato-N，C3')铱(乙酰丙酮化物)(缩写Ir(thp)2(acac))、双(2-苯基羟基喹啉-N，C2')铱(乙酰丙酮化物)(缩写Ir(pq)2(aCaC))、双[2-(2'-苯噻吩基)pyridinato-N，C3')铱(乙酰丙酮化物)(缩写:Ir(btp)2(acac))等。再或者，发光层可以由诸如基于聚对苯撑亚乙烯基的材料、基于聚对苯撑的材料、 基于聚噻吩的材料或基于聚芴的材料的电致发光聚合物材料形成。第一电极1007和第二电极中的另一个可以由不透光的材料形成。例如，其可以由诸如Li或Cs的碱金属，诸如Mg、Ca或Sr的碱土金属，含有任何这些元素的合金(例如 MgAg, AlLi或Mgh)，任何这些元素的化合物(例如CaF2和氮化钙)或诸如％或Er的稀土金属形成。可以使用类似于第二绝缘膜1005的材料形成第三绝缘膜1008。在第一电极1007 周边形成第三绝缘膜1008，以便覆盖第一电极1007的端部，第三绝缘膜1008具有分隔每个像素的发光层1009的功能。发光层1009由单层或多层形成。在发光层1009由多层形成时，可以根据载流子输运特性将这些层分为空穴注入层、空穴输运层、发光层、电子输运层、电子注入层等。注意，相邻层之间的每个边界不必是清楚的，可能有这种情形，即形成相邻层的材料彼此部分混合，这使得相邻层之间的界面不清楚。可以用有机材料或无机材料形成每一层。作为有机材料，可以使用高分子材料或低分子材料。发光元件1011由发光层1009以及彼此重叠的第一电极1007和第二电极1010形成，发光层1009插置于第一电极1007和第二电极之间。第一电极1007和第二电极1010 之一对应于阳极，其另一个对应于阴极。当在阳极和阴极之间施加高于阈值电压的正向偏置电压且电流从阳极流到阴极时，发光元件1011发光。另一方面，对于交流驱动发光元件而言，采用双绝缘结构，其中在一对电极之间提供夹置在两个绝缘膜之间的发光层，可以通过在一对电极之间施加交流电压获得光发射。 在交流驱动发光元件中，发光层可以由aiS、SrS, BaAl2S4等形成。用于夹置发光层的每个绝缘膜可以由Τει205、SiO2 J203、BaTi03、SrTiO3、氮化硅等形成。接着描述图48B的结构。注意，用相同的附图标记表示与图48A相同的部分，且省略其描述。图48B示出了在图48A中的第二绝缘膜1005和第三绝缘膜1008之间提供绝缘膜 1108的结构。通过形成于绝缘膜1108中的接触孔中的电极1106将电极1006和第一电极 1007连接。注意，不必一定要提供电极1106。亦即，也可以不提供电极1106而直接将第一电极1007连接至电极1006。可以省去形成电极1106的过程，由此可以降低成本。不过，在不提供电极1106而直接将第一电极1007连接到电极1006的情况下，根据第一电极1007的材料或制造方法，可能劣化第一电极1007的覆盖而使其被破坏。在这种情况下，有利的是如图48B所示那样，通过形成于绝缘膜1108中的接触孔中的电极1106连接电极1006和第一电极1007。绝缘膜1108可以采用与第二绝缘膜1005类似的结构。电极1106可以采用与电极1006类似的结构。注意，可以结合本说明书的其他实施模式中的任何描述自由实施本实施模式。此外，可以将本实施模式中的描述自由组合加以实施。(实施模式14)本实施模式描述实际制造的像素示例。图49为在实施模式9到11中的每个中描述的屏板的像素的截面图。所示出的发光装置的例子中，TFT被用作设置于像素中的开关元件，发光元件被用作设置于像素中的显示介质。注意，用相同的附图标记表示与实施模式 13中描述的图48A和48B中相同的部分且省略其描述。图49中所示的像素与实施模式13中的图48中所示的结构不同之处在于TFT 1100和电容器1101的每个结构。在示例中，将底栅极TFT用作TFT 1100。TFT 1100包括栅电极2703 ；包括沟道形成区2706、LDD区2707和杂质区2708的半导体层；以及栅电极 2703和半导体层之间的第一绝缘膜2705。第一绝缘膜2705起到TFT 1100的栅极绝缘膜的功能。杂质区2708变成TFT 1100的源极区和漏极区。形成电容器1101，使其具有作为电介质的第一绝缘膜2705和一对电极，所述一对电极为彼此面对的半导体层1102和电极2704，其间插置有第一绝缘膜2705。半导体层包括沟道形成区2709、LDD区2710和杂质区2711。虽然将与TFT 1100的变成有源层的半导体层同时形成的半导体层用作图49中所示的每一像素中包括的电容器的一对电极之一且将与TFT 1100的栅电极2703同时形成的电极2704用作电容器的另一电极，但本发明不限于此结构。包括沟道形成区2706、LDD区2707和杂质区2708的半导体层以及包括沟道形成区2709、LDD区2710和杂质区2711的半导体层中的每个都由与图48A和48B中的半导体层1002或半导体层1102相同的材料形成。第一绝缘膜2705可以由与图48A和48B中的第一绝缘膜1003相同的材料形成。栅电极2703和电极2704的每个可以由与图48A和48B 中的栅电极1004相同的材料形成。沟道形成区2706和2709的每个也可以掺有赋予导电类型的杂质元素。注意，可以结合本说明书的其他实施模式中的任何描述自由实施本实施模式。此外，可以将本实施模式中的描述自由组合加以实施。(实施模式I5)本实施模式描述实际制造的像素示例。图50为实施模式11中描述的屏板的像素的截面图。所示出的发光装置的例子中，TFT被用作设置于像素中的开关元件，发光元件被用作设置于像素中的显示介质。注意，用相同的附图标记表示与实施模式13中描述的图 48A和48B中相同的部分且省略其描述。图50A和50B中所示的每个像素与实施模式13中的图48A中所示的结构不同之处在于TFT 1100和电容器1101的每个结构。在图50A中所示的示例中，将沟道蚀刻型底栅极TFT用作TFT 1100。在图50B中所示的示例中，将沟道保护型底栅极TFT用作TFT 1100。 图50B中所示的沟道保护型TFT 1100与图50A中所示的沟道蚀刻型TFT 1100的不同之处在于在用于在半导体膜四06中形成沟道的区域上方提供将作为蚀刻掩模的绝缘体3001。
在图50A和50B中，TFT 1100包括栅电极四93、栅电极四93上方的第一绝缘膜四05、第一绝缘膜四05上方的半导体层四06和半导体层四06上方的N型半导体层四08和四09。第一绝缘膜四05起到TFT 1100的栅极绝缘膜的功能。N型半导体层四08和四09 变成TFT 1100的源极和漏极。在N型半导体层四08和四09上方形成电极四11和四12。 电极四11的一端延伸到没有半导体层四06的区域，在没有半导体层四06的区域中，将电极1006形成为与电极四11的顶部接触。将电容器1101形成为具有作为电介质的第一绝缘膜四05 ；作为一个电极的电极 2904 ；以及作为另一个电极的与电极四04相对的半导体层四07 (其间插置有第一绝缘膜 2905)、半导体层四07上方的N型半导体层四10和N型半导体层四10上方的电极四13。 可以与栅电极四93同时形成电极四04。可以与半导体层四06同时形成半导体层2907。可以与η型半导体层四08和四09同时形成N型半导体层四10。可以与电极四11和四12同时形成电极四13。栅电极四93和电极四04的每个可以由与图48Α和48Β中的栅电极1004相同的材料形成。作为半导体层四06和四07的每个，可以使用非晶半导体膜。第一绝缘膜四05可以由与图48Α和48Β中的第一绝缘膜1003相同的材料形成。每一电极四11、2912和四13 可以由与电极1006相同的材料形成。作为每一 N型半导体层四10、2908和四09，可以使用含有N型杂质的半导体膜。注意，可以结合本说明书的其他实施模式中的任何描述自由实施本实施模式。此外，可以将本实施模式中的描述自由组合加以实施。(实施模式16)本实施模式描述实际制造的像素示例。图51Α到51C为实施模式11中所述的屏板的像素的截面图。所示出的例子中，TFT被用作设置于像素中的开关元件，液晶元件被用作设置于像素中的显示介质。在图51Α到51C中所示的每一像素中，提供液晶元件代替在实施模式13中所述的图48Α和48Β中所示的结构和实施模式14中所述的图49中所示的结构中的每个中的发光元件1011。注意，用相同的附图标记表示与图48Α、48Β和49中相同的部分且省略其描述。液晶元件由第一电极4000，形成于第一电极4000上方的配向膜4001，液晶4002， 配向膜4003和第二电极4004形成。通过在第一电极4000和第二电极4004之间施加电压， 改变液晶的排列，从而改变液晶元件的透射率。为相对基板4005形成第二电极4004和配向膜4003。可以将第一电极4000和第二电极4004之一或两者形成为透光电极。透光电极可以由含有氧化钨的氧化铟(IWO)、含有氧化钨和氧化锌的氧化铟(IWZO)、含有氧化钛的氧化铟(ITiO)、含有氧化钛的氧化铟锡(ITTiO)等形成。不用说，也可以使用氧化铟锡(ITO)、 氧化铟锌(IZO)、掺有氧化硅的氧化铟锡(ITSO)等。第一电极4000和第二电极4004中的另一个也可以由不透光的材料形成。例如，其可以由诸如Li或Cs的碱金属，诸如Mg、Ca或 Sr的碱土金属，含有任何这些元素的合金(例如MgAg、AlLi或MgIn)，任何这些元素的化合物(例如CaF2和氮化钙)或诸如％或Er的稀土金属形成。对于液晶4002而言，可以酌情使用已知的液晶。例如，可以将铁电液晶或反铁电液晶用作液晶4002。此外，作为液晶的驱动模式，可以酌情使用TN(扭转向列)模式、MVA(多域垂直配向)模式、ASM(轴向对称排列微单元)模式、OCB(光学补偿弯曲)模式等。虽然用于向液晶4002施加电压的一对电极(第一电极4000和第二电极4004)是形成于不同基板上的，但本发明不限于此。第二电极4004可以形成于基板1000上，那么可以将IPS (平面内切换)模式用作液晶的驱动模式。此外，根据液晶4002，不必一定提供配向层4001和4003中的一个或两者。注意，可以结合本说明书的其他实施模式中的任何描述自由实施本实施模式。此外，可以将本实施模式中的描述自由组合加以实施。(实施模式17)本实施模式描述实际制造的像素示例。图52A和52B为实施模式13中所述的屏板的像素的截面图。所示出的例子中，TFT被用作设置于像素中的开关元件，液晶元件被用作设置于像素中的显示介质。在图52A和52B中所示的每一像素中，提供液晶元件代替实施模式15中的图50A 和50B中所示的每一结构中的发光元件1011。注意，用相同的附图标记表示与图50A和50B 相同的部分，且省略其描述。此外，液晶元件的结构等类似于在实施模式16中所述的图51A 到50C中所示的每一结构中的那些，于是省略其描述。注意，可以结合本说明书的其他实施模式中的任何描述自由实施本实施模式。此外，可以将本实施模式中的描述自由组合加以实施。(实施模式18)本实施模式参考图53A到53C描述包括像素的基板的密封结构。图53A为通过密封包括像素的基板形成的屏板的顶部视图，图5 和53C为取自图53A中的线A-A'的截面图。图5 和53C中的密封方法不同。在图53A到53C中，在基板1301上提供具有多个像素的像素部分1302，并提供密封材料1306以围绕像素部分1302，而密封材料1307附着于其上。对于每一像素的结构而言，可以采用实施模式14、15或16中所述的结构。在图53B中的显示屏中，图53A中的密封材料1307对应于相对基板1321。利用作为粘结层的密封材料1306贴附透明的相对基板1321，由此通过基板1301、相对基板1321 和密封材料1306形成气密密封空间1322。相对基板1321设有滤色器1320和用于保护滤色器的保护膜1323。通过滤色器1320将设置在像素部分1302中的发光元件所发的光释放到外部。用惰性树脂、液体等填充气密密封空间1322。注意，作为用于填充气密密封空间1322的树脂，可以使用其中分散了吸湿剂的透光树脂。此外，可以将相同的材料用于密封剂1306和填充气密密封空间1322的材料，从而能够同时进行相对基板1321的粘附和像素部分1302的密封。在图53C中所示的显示屏中，图53A中的密封材料1307对应于密封材料1324。利用作为粘结层的密封材料1306贴附密封材料1324，由此通过基板1301、密封材料1306和密封材料13M形成气密密封空间1308。预先在密封材料13M的凹陷部分中提供吸湿剂 1309，在气密密封空间1308内部，吸湿剂1309通过吸收湿气、氧气等保持清洁的气氛并抑制发光元件的劣化。凹陷部分被细目覆盖材料1310覆盖。覆盖材料1310透过空气和湿气， 吸湿剂1309不透过它们。注意，气密密封的空间1308可以用诸如氮气或氩气的稀有气体填充，也可以用惰性树脂或液体填充。
在基板1301上提供用于将信号传输到像素部分1302等的输入端子部分1311。通过FPC(柔性印制电路)1312将诸如视频信号的信号传输到输入端子部分1311。在输入端子部分1311处，利用其中散布有导体的树脂(各向异性导电树脂ACF)将形成于基板1301 上的线路电连接到提供于FPC 1312中的线路。可以在与像素部分1302相同的基板1301上形成用于将信号输入到像素部分1302 的驱动电路。或者，用于将信号输入到像素部分1302中的驱动电路可以形成于将要通过 COG(玻璃上芯片)连接到基板1301的IC芯片中，或者，可以通过TAB(带式自动接合)或印制电路板将IC芯片设置于基板1301上。注意，可以结合本说明书的其他实施模式中的任何描述自由实施本实施模式。此外，可以将本实施模式中的描述自由组合加以实施。(实施模式19)可以将本发明应用于将用于向屏板输入信号的电路安装在屏板上的显示模块。图M示出了屏板1900与电路板1904组合的显示模块。虽然控制器1905、信号分割电路1906等形成于图M中的电路板1904上，但形成于电路板1904上的电路不限于此。 可以形成任何能够生成用于控制屏板的信号的电路。通过连接线路1907将形成于电路板1904上的这些电路所输出的信号输入到屏板 1900。屏板1900包括像素部分1901、源极驱动器1902和栅极驱动器1903。屏板1900 的结构可以类似于在实施模式9到12中的任何一个中所述的结构。虽然源极驱动器1902 和栅极驱动器1903形成于与图M中的像素部分1901相同的基板上，但本发明的显示模件不限于此。也可以采用这样的结构，即仅栅极驱动器1903形成于与像素部分1901相同的基板上，而源极驱动器形成于电路板上。或者，源极驱动器和栅极驱动器都可以形成于电路板上。可以通过引入这种显示模块形成多种电子设备的显示部分。注意，可以结合本说明书的其他实施模式中的任何描述自由实施本实施模式。此外，可以将本实施模式中的描述自由组合加以实施。(实施模式20)可以将本发明用于各种电子设备。电子设备包括相机(例如摄像机或数字照相机)、投影仪、头戴式显示器(眼镜显示器)、导航系统、汽车用立体声收音机、个人计算机、 游戏机、便携式信息终端(例如便携式电脑、移动电话、或电子图书)、具有记录介质的图像复现装置等。作为设有记录介质的图像复现装置的例子，可以举出的是复现诸如数字多用盘(DVD)的记录介质的内容且具有显示所复现的图像的显示部分的装置。图55A到55D示出了电子设备的示例。图55A示出了一种膝上型个人计算机，其包括主体911、外壳912、显示部分913、键盘914、外部连接端口 915、定点设备916等。将本发明应用于显示部分913。利用本发明， 能够降低显示部分的功率消耗。图55B示出了设有记录介质(具体而言为DVD复现装置)的图像复现装置，其包括主体921、外壳922、第一显示部分923、第二显示部分924、记录介质(例如DVD)读取部分925、操作键926、扬声器部分927等。第一显示部分923主要显示图像数据，而第二显示部分拟4主要显示文本数据。将本发明应用于第一显示部分923和第二显示部分924。利用本发明，能够降低显示部分的功率消耗。图55C示出了一种移动电话，其包括主体931、音频输出部分932、音频输入部分 933、显示部分934、操作开关935、天线936等。将本发明应用于显示部分934。利用本发明，能够降低显示部分的功率消耗。图55D示出了一架相机，其包括主体941、显示部分942、外壳943、外部连接端口 944、遥控部分945、图像接收部分946、电池947、音频输入部分948、操作键949等。将本发明应用于显示部分942。利用本发明，能够降低显示部分的功率消耗。注意，可以结合本说明书的其他实施模式中的任何描述自由实施本实施模式。此外，可以将本实施模式中的描述自由组合加以实施。(实施模式21)本实施模式参考应用模式附图描述使用显示屏的应用实例，在所述显示屏中将采用本发明的像素结构的显示装置用在显示部分中。也可以将在显示部分中使用采用本发明的像素结构的显示装置的显示屏板引入活动物体、建筑产品等中。作为在显示部分中使用采用本发明的像素结构的显示装置的显示屏的例子，图 56A和56B中示出了引入了显示装置的活动物体。图56A示出了引入了显示装置的活动物体的例子，其中显示屏9702被用于列车主体9701上的玻璃门中。图56A中所示的在显示部分中使用采用本发明的像素结构的显示装置的显示屏9702可以容易地通过外部信号切换显示于显示部分上的图像。因此，通过在乘客种类变化时切换显示屏上的图像，可以期望获得更好的广告效果。不仅可以如图56A所示，将在显示部分中使用采用本发明的像素结构的显示装置的显示屏应用于列车主体上的玻璃门上，而且可以通过改变性状将其应用于任何位置。在图56B中示出了其一个示例。图56B示出了列车车厢的内部。在图56B中，除了在图56A中所示出的玻璃门中的显示屏9702之外，还示出了提供于玻璃窗上的显示屏9703和悬于天花板上的显示屏9704。 由于具有本发明的像素结构的显示屏9703包括自照明显示元件，通过在交通高峰时间之外的时间不进行显示也可以从车内看到外界景象，而在交通高峰时间显示广告图像。此外， 通过在膜基板上提供诸如有机晶体管的开关元件并驱动自照明显示元件，具有本发明的像素结构的显示屏9704可以在弯折显示屏自身的时候显示图像。此外，作为引入了显示装置的活动物体的应用实例，参考图57描述另一应用模式，所述显示装置使用了在显示部分中使用采用本发明的像素结构的显示装置的显示屏。作为其中在显示部分中使用采用本发明的像素结构的显示装置的显示屏的一个例子，图57中示出了引入了显示装置的活动物体。图57示出了一例，其中贴附了将被引入汽车车体9901中的显示屏9902，作为引入了显示装置的活动物体的示例。在显示部分中使用采用本发明的像素结构的显示装置的显示屏9902被贴附以被引入汽车车体内，并具有根据需要显示汽车车体的操作或从汽车车体内外输入的信息的功能，此外还具有到目的地的导航功能。注意，不仅可以如图57所示，将在显示部分中使用采用本发明的像素结构的显示装置的显示屏应用于汽车车体的前部，而且可以通过改变形状将其应用于任何位置，例如玻璃窗或门。此外，作为引入了显示装置的活动物体的应用实例，参考图58A和58B描述另一应用模式，所述显示装置使用了在显示部分中使用采用本发明的像素结构的显示装置的显示屏。作为其中在显示部分中使用采用本发明的像素结构的显示装置的显示屏的一个例子，图58A和58B中示出了引入了显示装置的活动物体。图58A示出了一例，其中贴附了将被引入飞机主体10101内机舱中天花板部分中的显示屏10102，作为引入了显示装置的活动物体的示例。贴附其中显示装置采用在显示部分中使用本发明的像素结构的显示屏 10102以通过铰链10103将其引入飞机主体10101。铰链10103伸展或折叠，由此乘客可以看到显示屏10102。显示屏10102可以显示信息且在其被乘客操作时可以用作广告发布或娱乐装置。此外，通过如图58B所示折叠铰链将显示屏10102存储在飞机主体10101中，可以提高起飞和着陆期间的安全。此外，通过在紧急时刻照明显示屏的显示元件，也可以将显示屏10102用作飞机主体10101的信号灯。注意，不仅可以如图58A和58B所示，将在显示部分中使用采用本发明的像素结构的显示装置的显示屏应用于飞机主体10101的天花板部分，而且可以通过改变形状将其应用于任何位置，例如座位或门上。例如，通过在您前方座位的后侧提供显示屏，可以操作并观看显示屏。虽然在本实施模式中将列车车身、汽车车体和飞机主体描述为例子，但本发明不限于此，本发明可以得到广泛应用到例如两轮机动车、四轮机动车(包括汽车、公共汽车等)、列车(包括单轨列车、列车等)或船只。通过利用在其显示部分中使用本发明的像素结构的显示屏，可以实现显示屏尺寸的减小和功率消耗的降低，且可以提供具有能够良好地运行的显示介质的活动物体。此外，具体而言，可以通过外部信号容易地一次全部切换活动物体内部的显示屏上的显示，由此作为针对未指定大多数顾客的广告显示屏或灾难中的信息显示板，该显示屏是非常有用的。作为使用其中在显示部分中使用采用本发明的像素结构的显示装置的显示屏的应用实例，参考图59描述建筑产品的应用模式。在图59中，作为在显示部分中使用采用本发明的像素结构的显示装置的显示屏， 使用了这样的显示屏，通过在膜基板上为其提供诸如有机晶体管的开关元件并驱动自照明显示元件该显示屏可以在弯曲其自身的时候显示图像，且描述了其应用例。在图59中，显示屏提供于作为建筑产品的户外圆柱物体，例如电线杆的弯曲表面上，这里描述的是这样的结构，其中显示屏9802提供于作为建筑产品的电线杆9801上。图59中所示的显示屏9802设置于这样的位置，该位置接近电线杆的中间高度且高于人的视点。于是，通过从活动物体9803观看显示屏，可以识别显示屏9802上的图像。 利用户外成排的电线杆等，通过在提供于它们上的显示屏9802上显示相同的图像，可以使人看到信息和/或广告显示。图59中提供于电线杆9801上的显示屏9802可以使用外部信号容易地显示相同的图像，由此可以期望获得非常高效的信息显示和广告效果。此外，通过提供自照明显示元件作为显示元件，本发明的显示屏作为即使在夜间也高度可见的显示媒体是有用的。此外，作为使用其中在显示部分中使用采用本发明的像素结构的显示装置的显示
56屏的应用实例，参考图60描述建筑产品的另一应用模式。图60示出了其中在显示部分中使用采用本发明的像素结构的显示装置的显示屏的应用例。作为引入了显示装置的物体的一个例子，图60示出的例子中，贴附显示屏10002 以将其引入单位浴缸10001内部侧壁上。贴附其中在显示部分中使用采用本发明的像素结构的显示装置的显示屏10002以将其引入单位浴缸10001中。洗澡的人可以看到显示屏 10002。显示屏10002可以显示信息且在其被洗澡者操作时可以用作广告发布或娱乐装置。注意，不仅可以如图60所示，将在显示部分中使用采用本发明的像素结构的显示装置的显示屏应用于单位浴缸10001的侧壁，而且可以通过改变形状将其应用于任何位置，例如镜子或浴缸起身的一部分上。图61示出了在建筑产品内部提供包括大型显示部分的电视机的例子。图61包括外壳8010、显示部分8011、作为操作部分的遥控单元8012、扬声器部分8013等。将在显示部分中使用采用本发明的像素结构的显示装置的显示屏用于显示部分8011。将图61中所示的电视机结合到建筑物中作为壁挂式电视机，能够不需要大的空间设置电视机。虽然在本实施模式中将作为圆柱物体的电线杆、单位浴缸等描述为建筑产品的例子，但本发明不限于此，只要它是能够包容显示屏的建筑产品即可。通过利用在其显示部分中使用本发明的像素结构的显示屏，可以实现显示屏尺寸的减小和功率消耗的降低，且可以提供具有能够良好地运行的显示介质的建筑产品。注意，可以结合本说明书的其他实施模式中的任何描述自由实施本实施模式。此外，可以将本实施模式中的描述自由组合加以实施。本申请以于2006年6月2日向日本特许厅提交的日本专利申请No. 2006-15M60 为基础，在此引入其全部内容作为参考。
权利要求
1.一种半导体装置，包括第一电容器、第二电容器、第一晶体管、第二晶体管、第三晶体管和第四晶体管，其中 所述第一电容器的第一电极电连接到第三线路并且所述第二电容器的第一电极电连接到第四线路；所述第一晶体管的栅极电连接到所述第一电容器的第二电极； 所述第一晶体管的第一端子电连接到第二线路并且所述第一晶体管的第二端子电连接到所述第二电容器的第二电极；所述第二晶体管的栅极电连接到所述第二电容器的第二电极； 所述第二晶体管的第一端子电连接到所述第二线路并且所述第二晶体管的第二端子电连接到所述第一电容器的第二电极；所述第三晶体管的栅极电连接到所述第二电容器的第二电极； 所述第三晶体管的第一端子电连接到所述第二线路并且所述第三晶体管的第二端子电连接到第五线路；以及所述第四晶体管的栅极和第一端子电连接到第一线路并且所述第四晶体管的第二端子电连接到所述第五线路，其中所述第二电容器的电容值大于所述第一电容器的电容。
2.如权利要求1所述的半导体装置，其中所述第一晶体管、第二晶体管、第三晶体管和第四晶体管的导电类型是相同的。
3.如权利要求1所述的半导体装置，其中所述第一到第四晶体管为P沟道晶体管，并且所述第一线路的电势高于所述第二线路的电势。
4.如权利要求1所述的半导体装置，其中所述第一晶体管、第二晶体管、第三晶体管和第四晶体管为N沟道晶体管，并且所述第一线路的电势低于所述第二线路的电势。
5.一种半导体装置，包括 第一线路，被配置成提供第一电势；第二线路，被配置成提供比所述第一电势低的第二电势； 第三线路，被配置成提供比所述第二电势高但是比所述第一电势低的第三电势； 第四线路，被配置成提供比所述第二电势高但是比所述第三电势低的第四电势； 偏移电路，所述偏移电路包括第一电容器，所述第一电容器的第一电极电连接到所述第三线路； 第二电容器，所述第二电容器的第一电极电连接到所述第四线路，其中所述第二电容器的电容小于所述第一电容器的电容；第一晶体管，所述第一晶体管包括栅极、第一端子和第二端子，其中所述栅极电连接到所述第一电容器的第二电极，所述第一晶体管的第一端子电连接到所述第二线路并且所述第一晶体管的第二端子电连接到所述第二电容器的第二电极；第二晶体管，所述第二晶体管包括栅极、第一端子和第二端子，其中所述第二晶体管的栅极电连接到所述第二电容器的第二电极和所述第一晶体管的第二端子，所述第二晶体管的第一端子电连接到所述第二线路并且所述第二晶体管的第二端子电连接到所述第一电容器的第二电极和所述第一晶体管的栅极；输出端子，所述输出端子电连接到所述第二电容器的第二电极、所述第一晶体管的第二端子和所述第二晶体管的栅极，其中所述输出端子被配置成通过移动所述第三线路和第四线路的电平来输出偏移信号；以及逻辑电路，所述逻辑电路电连接到所述输出端子，其中所述逻辑电路被配置成通过所述偏移信号来驱动并且输出信号。
6.如权利要求5所述的半导体装置，其中所述第一晶体管和第二晶体管的导电类型是相同的。
7.如权利要求5所述的半导体装置，其中所述第一晶体管和第二晶体管为P沟道晶体管。
8.如权利要求5所述的半导体装置，其中所述第一晶体管和第二晶体管包括h、Ga、ai 和0。
9.一种半导体装置，包括 第一线路，被配置成提供第一电势；第二线路，被配置成提供比所述第一电势高的第二电势； 第三线路，被配置成提供比所述第二电势低但是比所述第一电势高的第三电势； 第四线路，被配置成提供比所述第二电势低但是比所述第三电势高的第四电势； 偏移电路，所述偏移电路包括第一电容器，所述第一电容器的第一电极电连接到所述第三线路； 第二电容器，所述第二电容器的第一电极电连接到所述第四线路，其中所述第二电容器的电容小于所述第一电容器的电容；第一晶体管，所述第一晶体管包括栅极、第一端子和第二端子，其中所述栅极电连接到所述第一电容器的第二电极，所述第一晶体管的第一端子电连接到所述第二线路并且所述第一晶体管的第二端子电连接到所述第二电容器的第二电极；第二晶体管，所述第二晶体管包括栅极、第一端子和第二端子，其中所述第二晶体管的栅极电连接到所述第二电容器的第二电极和所述第一晶体管的第二端子，所述第二晶体管的第一端子电连接到所述第二线路并且所述第二晶体管的第二端子电连接到所述第一电容器的第二电极和所述第一晶体管的栅极；输出端子，所述输出端子电连接到所述第二电容器的第二电极、所述第一晶体管的第二端子和所述第二晶体管的栅极，其中所述输出端子被配置成通过移动所述第三线路和第四线路的电平来输出偏移信号；以及逻辑电路，所述逻辑电路电连接到所述输出端子，其中所述逻辑电路被配置成通过所述偏移信号来驱动并且输出信号。
10.如权利要求9所述的半导体装置，其中所述第一晶体管和第二晶体管的导电类型是相同的。
11.如权利要求9所述的半导体装置，其中所述第一晶体管和第二晶体管为N沟道晶体管。
12.如权利要求9所述的半导体装置，其中所述第一晶体管和第二晶体管包括In、Ga、 Zn 禾口 0。
13.一种半导体装置，包括 第一线路；第二线路； 第三线路；第一电容器，所述第一电容器具有电连接到所述第一线路的第一端子； 第二电容器，所述第二电容器具有电连接到所述第二线路的第一端子； 第一晶体管，所述第一晶体管包括栅极端子、第一端子和第二端子，所述第一晶体管的栅极端子电连接到所述第一电容器的第二端子，所述第一晶体管的第一端子电连接到所述第二电容器的第二端子并且所述第一晶体管的第二端子电连接到所述第三线路；以及第二晶体管，所述第二晶体管包括栅极端子、第一端子和第二端子，所述第二晶体管的栅极端子电连接到所述第二电容器的第二端子，所述第二晶体管的第一端子电连接到所述第一电容器的第二端子并且所述第二晶体管的第二端子电连接到所述第三线路。
14.如权利要求13所述的半导体装置，其中所述第一晶体管和第二晶体管具有相同的导电类型。
15.如权利要求13所述的半导体装置，其中所述第一晶体管和第二晶体管包括铟、镓、 锌和氧当中的至少一种。
16.如权利要求13所述的半导体装置，其中所述半导体装置是计算机、游戏机、图像重现装置、移动电话、相机、投影仪、头戴式显示器和显示板当中的一种。
17.一种半导体装置，包括 第一线路；第二线路； 第三线路； 第四线路；第一电容器，所述第一电容器电连接到所述第一线路； 第二电容器，所述第二电容器电连接到所述第二线路；第一晶体管，所述第一晶体管包括栅极端子、第一端子和第二端子，所述第一晶体管的栅极端子电连接到所述第一电容器，所述第一晶体管的第一端子电连接到所述第二电容器并且所述第一晶体管的第二端子电连接到所述第三线路；第二晶体管，所述第二晶体管包括栅极端子、第一端子和第二端子，所述第二晶体管的栅极端子电连接到所述第二电容器，所述第二晶体管的第一端子电连接到所述第一电容器并且所述第二晶体管的第二端子电连接到所述第三线路；第三晶体管，所述第三晶体管包括栅极端子、第一端子和第二端子，所述第三晶体管的栅极端子电连接到所述第二电容器，所述第三晶体管的第一端子电连接到所述第四线路并且所述第三晶体管的第二端子电连接到所述第三线路。
18.如权利要求17所述的半导体装置，其中所述第一晶体管的栅极端子通过所述第一电容器电连接到所述第一线路。
19.如权利要求17所述的半导体装置，其中所述第二晶体管的栅极端子通过所述第二电容器电连接到所述第二线路。
20.如权利要求17所述的半导体装置，其中所述第一晶体管的第一端子和所述第二晶体管的栅极端子连接到相同的节点。
21.如权利要求17所述的半导体装置，其中所述第一晶体管的第一端子通过所述第二电容器电连接到所述第二线路。
22.如权利要求17所述的半导体装置，其中所述第二晶体管的栅极端子通过所述第二电容器电连接到所述第二线路。
23.如权利要求17所述的半导体装置，其中所述第一晶体管和第二晶体管具有相同的导电类型。
24.如权利要求17所述的半导体装置，其中所述第一晶体管和第二晶体管包括铟、镓、 锌和氧当中的至少一种。
25.如权利要求17所述的半导体装置，其中所述半导体装置是计算机、游戏机、图像重现装置、移动电话、相机、投影仪、头戴式显示器和显示板当中的一种。
全文摘要
本发明涉及半导体装置和具有其的电子设备。利用包括同样导电类型的晶体管的偏移电路执行输入信号的偏移。然后，将偏移之后的输入信号提供给包括与偏移电路的晶体管相同导电类型的晶体管的逻辑电路，由此可以同时偏移输入信号的H和L电平。此外，由于使用相同导电类型的晶体管形成偏移电路和逻辑电路，因此可以以低成本制造显示装置。
文档编号G09G3/36GK102568415SQ201110421010
公开日2012年7月11日 申请日期2007年6月1日 优先权日2006年6月2日
发明者木村肇, 梅崎敦司 申请人:株式会社半导体能源研究所