像素结构、显示器件和电子装置的制作方法
专利名称：像素结构、显示器件和电子装置的制作方法
技术领域：
本公开涉及像素结构、显示器件和电子装置，尤其是涉及采用了面积比灰度级(area ratio gray scale)方法的像素结构、通过面积比灰度级方法表示灰度等级 (gradation)的显示器件以及具有该显示器件的电子装置。
背景技术：
作为显示器件(尤其是有源矩阵型显示器件)的像素结构，已知采用面积比灰度级方法以矫正由于TFTCThin Film Transistor，薄膜晶体管)的特性变化所引起的画质的不均勻性的像素结构(例如，参见日本专利特开No. 2005-300579)。该面积比灰度级方法将一个像素(单位像素)的作为显示区域的像素电极分割为在面积方面加权的多个电极(下文称为子像素电极)，并且通过这些子像素电极的组合进行灰度等级显示。
发明内容
在采用面积比灰度级方法的像素结构中，例如可以将两个子像素电极彼此电连接以使得各自灰度等级的重心相同(彼此一致)。当将两个子像素电极彼此电连接时，期望不会妨碍显示器件的更高清晰度的实现的像素结构。据此，期望提供在两个子像素电极彼此电连接时不会妨碍更高清晰度的实现的像素结构、使用该像素结构的显示器件和使用该显示器件的电子装置。根据本技术的实施例，提供了一种像素结构，包含第一平坦化膜和第二平坦化膜，其依次层压在形成电路部分的衬底上；以及金属布线，其用于将所述第二平坦化膜上布置为彼此分离的两个电极彼此电连接，所述金属布线形成在所述第一平坦化膜和所述第二平坦化膜之间。在上述配置的像素结构中，为了形成了电路部分的衬底上的平坦化的目的所形成的平坦化膜具有通过依次层压第一平坦化膜和第二平坦化膜所形成的双层结构。从而，相比于单层结构的平坦化膜的膜厚度的情况，可以降低第一和第二平坦化膜中每一个的膜厚度。第二平坦化膜上提供为彼此分离的两个电极经由第二平坦化膜通过第一和第二平坦化膜之间的金属布线而彼此电连接。此时，由于第二平坦化膜具有小的膜厚度，因此相比于在单层结构的平坦化膜中形成接触部分的情况，可以使得在第二平坦化膜中形成用于电连接的接触部分的接触基底更小。从而，即使采用在双层结构的平坦化膜之间形成金属布线并且两个电极经由第二平坦化膜通过金属布线彼此电连接的结构的时候，相比于在单层结构的平坦化膜中形成接触部分的情况，也可以减小像素的尺寸。因此，所讨论的像素结构不会变为妨碍显示器件的更高清晰度的实现的因素。根据本技术的另一实施例，提供了一种通过安排具有像素结构的像素所形成的显示器件，所述像素结构包含第一平坦化膜和第二平坦化膜，其依次层压在形成电路部分的衬底上；以及金属布线，其用于将所述第二平坦化膜上布置为彼此分离的两个电极彼此电连接，所述金属布线形成在所述第一平坦化膜和所述第二平坦化膜之间。根据本技术的又一实施例，提供了一种具有显示器件的电子装置，所述显示器件通过安排具有像素结构的像素而形成，所述像素结构包含第一平坦化膜和第二平坦化膜， 其依次层压在形成电路部分的衬底上；以及金属布线，其用于将所述第二平坦化膜上布置为彼此分离的两个电极彼此电连接，所述金属布线形成在所述第一平坦化膜和所述第二平坦化膜之间。根据本技术，通过采用在把第二平坦化膜上的两个电极彼此电连接的双层结构的第一和第二平坦化膜之间形成金属布线并且两个电极通过金属布线彼此电连接的结构，可以提供不会妨碍更高清晰度的实现的像素结构、使用该像素结构的显示器件和具有该显示器件的电子装置。
图1是示出根据本技术实施例的显示器件的系统配置的示例的框图；图2是示出TFT电路部分的具体配置的示例的框图；图3是示出MIP像素的电路配置的示例的框图；图4是辅助说明MIP像素的操作的时序图；图5是示出MIP像素的具体电路配置的示例的电路图；图6是驱动器IC中局部重写像素数据的具体处理过程的流程图；图7A、7B和7C是辅助说明面积比灰度级方法中的像素分割的图；图8是示出三部分分割像素结构中的三个子像素电极和两组驱动电子线路之间的对应关系的电路图；图9A、9B和9C是辅助说明根据采用面积比灰度级方法的三部分分割像素的第一示例的像素结构的图，图9A或9C是三个子像素电极的平面视图，图9B是从箭头的方向沿着图9A的线X-X’取得的剖面视图；图10AU0B和IOC是辅助说明根据采用面积比灰度级方法的三个部分分割像素的第二示例的像素结构的图，图IOA或IOC是三个子像素电极的平面视图，图IOC是从箭头的方向沿着图IOA或IOC的线Y-Y’取得的剖面视图；图11是辅助说明用于选择性地将电源供给像素电极的开关元件的图；图12是表示根据实施例的像素阵列衬底结构的具体示例的原理部分的剖面视图；图13A和1 是在具有包括存储器的像素结构的TFT衬底上形成平坦化膜并且在平坦化膜上形成像素电极之后，双层结构的平坦化膜的情况(图13A)和单层结构的平坦化膜的情况(图13B)之间关于衬底表面粗糙度的比较的图；图14是用于制造根据本实施例的像素阵列衬底结构的方法的处理流程的流程图；图15A和15B是辅助说明形成第一层中的平坦化膜的状态下的像素电路的图，图 15A是示意性地示出平面图案的平面图案视图，图15B是沿着图15A的线A-A’取得的剖面结构视图16A和16B是辅助说明形成像素电极之后的像素电路的图，图16A是示意性地示出平面图案的平面图案视图，图16B是沿着图16A的线B-B’取得的剖面结构视图；图17A、17B和17C是辅助说明第二层中平坦化膜的熔流特性的图；图18A和18B是辅助说明第二层中平坦化膜的材料是具有低熔流特性的材料的情况的图；图19A和19B是辅助说明第二层中平坦化膜的材料是具有高熔流特性的材料的情况的图；图20A和20B是应用了本技术的数码相机的外观的透视图，图20A是从前侧观看时的数码相机的透视图，图20B是从后侧观看时的数码相机的透视图；图21是是应用了本技术的摄像机的外观的透视图；以及图22A、22B、22C、22D、22E、22F和22G是应用了本技术的便携式电话的外部视图， 图22A是处于打开状态的便携式电话的前视图，图22B是处于打开状态的便携式电话的侧视图，图22C是处于闭合状态的便携式电话的前视图，图22D是处于闭合状态的便携式电话的左侧视图，图22E是处于闭合状态的便携式电话的右侧视图，图22F是处于闭合状态的便携式电话的俯视图，图22G是处于闭合状态的便携式电话的仰视图。
具体实施例方式下文参照附图详细描述用于实施本技术的方式(下文称为实施例)。顺便提及，将以下列顺序进行描述。1.根据实施例的显示器件1-1.系统配置1-2. MIP的像素配置1-3.重写像素数据1-4.面积比灰度级方法1-5.根据实施例的像素结构1-6.镜面反射1-7.根据实施例的像素阵列衬底结构2.变型的示例3.电子装置<1.根据实施例的显示器件〉图1是示出根据本技术实施例的显示器件的系统配置的示例的框图。将以每个像素中具有可以存储数据的存储器的所谓MIP(像素中存储器，Memory In Pixel)系统的反射型液晶显示(LCD)器件为示例进行下面的描述。通过在像素内具有用于存储数据的存储器，MIP系统的反射型液晶显示器件可以实现模拟显示模式的显示和存储器显示模式的显示。在这种情况下，模拟显示模式是用于以模拟形式显示像素的灰度等级的显示方式。存储器显示模式是用于基于像素内存储器中存储的二进制信息(逻辑“1”/逻辑“0”)，以数字形式显示像素的灰度等级的显示方式。在存储器显示模式的情况下，使用存储器中保持的信息，因此无需进行按帧周期写入反映灰度等级的信号电位的操作。由此，相比于需要按帧周期进行写入反映灰度等级的信号电位的操作的模拟显示模式，存储器显示模式消耗了更少功率，即，存储器显示模式使得液晶显示器件的更低的功耗是可能的。MIP系统的反射型液晶显示器件可以在一个像素中用一个比特仅表示两个灰度等级。因此，根据本实施例的MIP系统的反射型液晶显示器件采用面积比灰度级方法作为灰度等级表示方式。面积比灰度级方法是通过例如将21权重分配给像素面积(像素电极的面积)来用两个比特表示四个灰度等级的灰度等级表示方式。面积比灰度级方法的细节将在稍后描述。[1-1.系统配置]首先参照图1描述根据本实施例的MIP系统的反射型液晶显示器件的系统配置。如图1中所示，根据本实施例的MIP系统的反射型液晶显示器件10具有包括在透明衬底(例如，玻璃衬底)1上形成的TFT电路部分2并且包括通过COG (玻璃上芯片，Chip On Glass)方法在同一衬底1上安装的驱动器IC 3的模块化配置。此模块化配置的反射型液晶显示器件(LCD模块)10经由CPU接口(I/F)提供有来自外部控制器(或CPU等)的各种指令和数据。(TFT电路部分)在IXD模块10中，TFT电路部分2包括像素阵列部分21、垂直驱动部分22k和22B 和水平驱动部分23。顺便提及，在此情况下，对于TFT电路部分2，在框图中仅示出了 TFT 电路部分2的最小必要功能。TFT电路部分2不限于此配置。图2示出TFT电路部分2的配置的具体示例。如图2中所示，在像素阵列部分21 中，通过以矩阵的形式(阵列的形式)二维地安置包括能够存储数据的存储器的像素4，形成显示部分。包括存储器的像素(MIP像素)4的电路配置的细节将在稍后加以描述。在像素阵列部分21中，对于m行和η列的像素布局中的每个像素行，扫描线24工 24m沿着行方向(像素行中像素布局的方向)安置。扫描线对工 ？乂在其两端连接至垂直驱动部分2 和2 的对应行中的相应输出端。在像素阵列部分21中，对于m行和η列的像素布局中的每个像素列，信号线ZS1-^n也沿着列方向(像素列中像素布局的方向)安置。信号线25i 2 在其一端连接至水平驱动部分23的对应列中的各个输出端。垂直驱动部分2 和2 包括垂直驱动器22 Ia和22 IjPV地址锁存器22 和22 。 垂直驱动器221A*221B可以以像素行为单位任意地选择像素阵列部分21中的每个像素4。 V地址锁存器22 和22 存储关于行地址(即，垂直(V)方向上的地址，该地址从驱动器 IC 3提供)的信息。垂直驱动器22^和221B例如由译码器形成。译码器形成的垂直驱动器22、和 221B基于地址信息，将扫描信号输出至所讨论的像素行，所述扫描信号用于将V地址锁存器 222a和22 中存储的地址信息所指定的像素行中的每个像素4设置到工作状态中。具有译码器配置的垂直驱动器221a和221B可以任意地选择像素行(即，执行寻址)。从而，在重写像素阵列部分21中每个像素4的数据时，不仅可以以一个屏幕为单位重写数据，而且可以通过以像素行为单位进行寻址而重写特定区域(窗口)的数据。顺便提及，在此情况下，采用在像素阵列部分21的左侧和右侧两者安放垂直驱动部分2 和2 的配置。然而，这仅是示例。即，可以采用仅在像素阵列部分21的左侧和右侧之一布置垂直驱动部分22/2 的配置。然而，根据使得从垂直驱动部分22/2 输出的扫描信号的传播延迟最小化的观点，相比于仅在像素阵列部分21的左侧和右侧之一布置垂直驱动部分22A/22B，在像素阵列部分21的左侧和右侧两者安放垂直驱动部分2 和22b 是更加令人期望的。如图2中所示，水平驱动部分23包括水平驱动器231和缓冲器电路232。水平驱动部分23将像素数据写入至像素被垂直驱动部分Tlk和2 选择了的像素列中的每个像素 4。通过水平驱动部分23写入像素数据的系统包括各种系统，包含线序列系统，其将像素数据同步地写入至所选行中的每个像素4;点序列系统，其以像素为单位依次将像素数据写入至所选行中的每个像素4 ；以及诸如此类。(驱动 IC)在图1中，驱动器IC 3具有译码器31、缓冲存储器(存储器部分)32、重写确定电路33、面积存储器34、寄存器35、控制部分36和输出电路37。如上所述，在与TFT电路部分2相同的透明衬底1上以COG方式安装驱动器IC 3。顺便提及，在此情况下，关于驱动器 IC 3，框图中仅示出了驱动器IC 3的最小必要功能。驱动器IC 3不限于此配置。在驱动器IC 3中，译码器31例如经由柔性印刷布线板50提供有来自外部控制器 40的数据和指令(参见图2)。供给译码器31的数据是用于重写像素阵列部分21中每个像素4的存储器中保持的数据的数据(图像数据/像素数据)。供给译码器31的指令是用以重写像素阵列部分21中每个像素4的数据的指令。 此指令包括关于开始数据重写的时刻和区域的信息。确切地，该指令例如包括关于要将数据重写到的区域的区域信息(即，关于XY开始地址和XY结束地址的信息)以及用以重写数据的重写指令。假设这种情况以数据然后指令的次序，按时间顺序将用于重写的数据和指示重写的指令(例如，屏幕刷新命令)从外部控制器40发送至译码器31。译码器31将从外部控制器40提供的数据和指令分离。译码器31将数据供给缓冲存储器32，将指令供给重写确定电路33。缓冲存储器32暂时地存储和保持经由柔性印刷布线板50和译码器31从外部控制器40提供的数据，以重写像素阵列部分21中每个像素4的数据。作为缓冲存储器32，例如可以使用能够存储将要由像素阵列部分21中每个像素4 显示的一个屏幕的数据的帧存储器。然而，缓冲存储器32不限于帧存储器。当由帧存储器形成缓冲存储器32时，缓冲存储器32例如可以以与像素阵列部分21中每个像素4的XY 地址的一一对应关系，存储对于要把数据重写到的区域的每一条像素数据。重写确定电路33确定(解释)从译码器31提供的指令。重写确定电路33向面积存储器34提供关于重写区域的XY开始地址和XY结束地址的信息(该信息包括在指令中)。重写确定电路33向寄存器35提供指示开始数据重写的时刻的屏幕刷新命令(该命令包括在指令中)。面积存储器34存储关于要把数据重写到的区域的XY开始地址和XY结束地址的各条信息(该信息从重写确定电路33提供)。寄存器35存储从重写确定电路33 提供的屏幕刷新命令。控制部分36包括时序发生器(TG)。处于控制部分36控制下的时序发生器生成各种时序信号，用于确定将数据写入至缓冲存储器32的时序和从缓冲存储器32读取数据的时序以及垂直驱动部分2 和2 和水平驱动部分23的驱动时序。
在重写像素阵列部分21中每个像素4的数据时，例如，控制部分36基于寄存器35 中存储的屏幕刷新命令开始用于重写数据的操作。然后，控制部分36基于要把数据重写到的区域的XY开始地址和XY结束地址的各条信息(该信息存储在面积存储器34中)，控制时序发生器生成的各种时序信号的时序。基于从控制部分36提供的各种时序信号，输出电路37读取缓冲存储器32中存储的数据，并且将数据输出至TFT电路部分2 (或确切地，TFT电路部分2内的水平驱动部分 23)。进一步，基于从控制部分36提供的各种时序信号，输出电路37将用于驱动垂直驱动部分2 和2 和水平驱动部分23的驱动信号输出至TFT电路部分2。[1-2. MIP的像素配置]接下来针对包括存储器的像素(MIP像素)4的电路配置的细节进行描述。图3是示出MIP像素4的电路配置的示例的框图。如图3中所示，像素4具有配备有SRAM功能的像素配置，其像素配置包括三个开关元件41 43、锁存器部分44和液晶单元45。这种情况下的液晶单元45代表像素电极和布置为与像素电极相对的对向电极之间出现的液晶电容。图4是辅助说明MIP像素4的操作的时序图。开关元件41的一端连接至信号线25 (25! 25n)。开关元件41通过供有来自垂直驱动部分2 和2 的扫描信号CDV(OV1NC^Vm)而被设置在导通(截止)状态下，并且取得经由信号线ZSQS1 25n)提供的信号SIG。锁存器部分44由处于彼此相反方位的彼此并联连接的反相器441和442形成。锁存器部分44保持(锁存)与开关元件41取得的数据SIG对应的电位。开关元件42和43之一根据锁存器部分44保持的电位的极性而被设置在导通状态下。开关元件42和43将与施加给液晶单元45的对向电极的公共电位Vot同相位的控制脉冲FRP或者与公共电位Vot相反相位的控制脉冲XFRP提供至液晶单元45的像素电极。与开关元件42的一端以及开关元件43的一端公共连接的节点是本像素电路的输出节
占N
丄、OUT0如从图4中清晰地，当锁存器部分44保持的电位具有负侧极性时，液晶单元45的像素电位与公共电位Vot同相位，由此进行了黑显示。当锁存器部分44保持的电位具有正侧极性时，液晶单元45的像素电位与公共电位Vcqm反相位，由此进行了白显示。图5是示出像素4的具体电路配置的示例的电路图。在图5中，用相同的附图标记标识与图3的那些部分对应的部分。在图5中，开关元件41例如由Nch MOS晶体管Gjnltl形成。Nch MOS晶体管Gjnltl具有连接至信号线25 (25! 25η)的源极/漏极，并且具有连接至扫描线M (24! 24m)的栅极。开关元件42和43均由传输开关形成，所述传输开关例如通过将NchMOS晶体管和 Pch MOS晶体管彼此并联连接而形成。确切地，开关元件42具有Nch MOS晶体管Gjnll和Pch MOS晶体管Gjpll彼此并联连接的配置。开关元件43具有Nch MOS晶体管Gjnl2和Pch MOS晶体管彼此并联连接的配置。开关元件42和43不一定需要是通过将Nch MOS晶体管和Pch MOS晶体管彼此并联连接而形成的传输开关。开关元件42和43也可以通过使用单个导电型的MOS晶体管(即，Nch MOS晶体管或Pch MOS晶体管)而形成。开关元件42和43的公共连接节点是本像素电路的输出节点Nott。反相器441和442例如均由CMOS反相器形成。确切地，反相器441具有Nch MOS 晶体管ζ)η13和Pch MOS晶体管ζ ρ13的栅极彼此公共连接并且NchMOS晶体管ζ η13和Pch MOS 晶体管ζ)ρ13的漏极彼此公共连接的配置。反相器442具有Nch MOS晶体管ζ η14和Pch MOS 晶体管Glpl4的栅极彼此公共连接并且Nch MOS晶体管Qnl4和Pch MOS晶体管Gjpl4的漏极彼此公共连接的配置。具有作为基本电路配置的上述电路配置的像素4在水平方向和垂直方向上延伸， 并且安置成矩阵的形式。除了对于每个行的扫描线^01-24^和对于每个列的信号线 25(25! 25n)之外，还以矩阵的形式对于像素4的布局的每个列安置用于发送控制脉冲 FRP和XFRP的控制线沈和27以及用于正侧电源电压Vdd和负侧电源电压Vss的电源线28 和㈨。如上所述，根据本实施例的有源矩阵型液晶显示器件10具有将配备有SRAM功能的像素(MIP)4安置成矩阵形式的配置，所述像素具有用于保持与显示数据对应的电位的锁存器部分44。顺便提及，尽管在本实施例中以将SRAM用作像素中包括的存储器的情况作为示例，然而SRAM仅是示例，也可以使用另一配置的存储器(例如，DRAM)。MIP系统的有源矩阵型液晶显示器件10在每个像素中具有存储器，并且可以从而如上所述那样实现模拟显示模式下的显示和存储器显示模式下的显示。在存储器显示模式的情况下，通过使用存储器中保持的像素数据进行显示，因此无需进行按帧周期写入反映灰度等级的信号电位的操作。由此，存储器显示模式具有可以降低液晶显示器件的功耗的优点。另外，需要局部地重写显示屏幕，S卩，只重写显示屏幕的一部分。在此情况下，局部地重写像素数据就足以。当局部地重叠显示屏幕(即，局部地重写像素数据)时，无需将数据传输至不进行重写的像素。因此，可以降低数据传输量。由此存在的另一优点是可以实现液晶显示器件的节能。[1-3.重写像素数据]在包括MIP系统的有源矩阵型液晶显示器件10的电子装置中，需要局部地重写显示屏幕，即，仅重写显示屏幕的一部分。为了这种需要，过去的系统被配置为以与诸如垂直同步信号Vsyn。之类的同步信号(下文简称为“垂直同步信号Vsyn。”)同步的方式定期(例如，以60Hz的每个周期)从驱动器IC 3重写像素4的数据。S卩，过去的系统以与垂直同步信号Vsyn。同步的方式重写像素数据。由此，当要重写的显示数据从外部控制器40输入至驱动器IC 3时，与外部控制器40侧产生的垂直同步信号Vsyn。同时地输入一个屏幕的显示数据。可替代地，垂直同步信号Vsyn。在驱动器IC 3侧产生并被发送至外部控制器40侧，并且在下一垂直同步信号Vsyn。到达之前的时段期间，夕卜部控制器40侧输入一个屏幕的显示数据。对此的原因是重写像素数据的时序与将来自外部控制器40的显示数据写入至缓冲存储器32的时序之间的时序关系。即，当仅将显示数据以驱动器IC 3侧的时序写入至像素4时，前一时序和后一时序可能彼此重叠，或者可能出现后一时序在前一时序的前面的状态。
后一时序在前一时序的前面的状态由于下列原因而出现。如根据外部控制器40 和驱动器IC 3之间的数据传输与垂直同步信号Vsyne同步的事实所理解的，外部控制器40 和驱动器IC 3之间的通信速度快于TFT电路部分2和驱动器IC 3之间的通信速度。当后一时序在前一时序的前面时，显示切换平移一帧，从而可能出现诸如长条之类的显示缺陷。由此，过去的系统需要从外部输入的显示数据与垂直同步信号Vsyn。同步。因此需要预先在外面生成从现在起新近显示的一个屏幕的显示数据，并且将显示数据传输至驱动器IC 3。然而在实践中，例如当频繁地存在重写部分显示屏幕的期望时，与垂直同步信号 Vsync同步地传输一个屏幕的显示数据是低效的。据此，根据本公开的MIP系统的液晶显示器件10配置为响应于重写像素数据的请求(该请求从客户侧(即，外部控制器40侧)接收到)以任意时序进行重写处理，而不是
与垂直同步信号Vsyn。同步地重写像素数据。确切地，首先，从客户(外部控制器40)侧接收到的显示数据是属于要进行重写的区域的像素4的数据，而不是一个屏幕的数据。局部显示数据临时地存储在缓冲存储器32 中。由于缓冲存储器32中保持的显示数据不是一个屏幕的显示数据，因此缓冲存储器32 不一定需要是帧存储器(即，能够存储一个屏幕的显示数据的存储器)。与指示重写的指令一起按时间顺序将要进行重写的区域的局部显示数据从外部控制器40发送至驱动器IC 3。例如，首先将显示数据从外部控制器40发送至驱动器IC 3， 并且在经过某个时间后发送指示重写的指令(屏幕刷新命令)。从外部控制器40接收屏幕刷新命令，驱动器IC 3基于缓冲存储器32中存储的显示数据进行重写像素数据的处理，而不干涉驱动器IC 3和外部控制器40之间数据传输中的垂直同步信号Vsyn。。下面参照图6的流程图描述驱动器IC 3中局部重写像素数据的处理的具体处理过程。此重写处理基本上是驱动器IC 3的处理。将数据和指令按时间顺序从外部控制器 40输入至驱动器IC 3。首先接收要重写的显示数据(步骤Sll)，驱动器IC 3将显示数据写入缓冲存储器32以将显示数据临时保持在缓冲存储器32中(步骤Si》。接下来，当接收指示重写的指令时(步骤Si； )驱动器IC 3将指令供给重写确定电路33。重写确定电路33确定(解释)该指令(步骤S14)。然后，将关于重写区域的XY开始地址和XY结束地址的信息(该信息包括在该指令中)存储在面积存储器34中(步骤SK)。另外，将该指令中包括的作为数据重写命令的屏幕刷新命令存储在寄存器35中(步骤S16)。接下来，当将屏幕刷新命令存储在寄存器35中时，控制部分36接收屏幕刷新命令并且开始重写数据的时序控制(步骤S17)。确切地，控制部分36基于面积存储器34中存储的关于XY开始地址和XY结束地址的相应各条信息，对时序发生器(Tg)进行时序控制。顺便提及，在缓冲存储器32是帧存储器的情况下，当将数据临时存储在缓冲存储器32中时，基于关于XY开始地址和XY结束地址的相应各条信息在控制部分36的控制下控制数据存储区域就足够了。接下来，在控制部分36的控制下，缓冲存储器32中存储的数据被读取并输出至 TFT电路部分2，并且驱动信号被输出至垂直驱动部分2 和2 和水平驱动部分23 (步骤 S18)。然后，在垂直驱动部分2 和2 和水平驱动部分23的驱动下，以像素行为单位重写像素数据。确切地，垂直驱动部分22k和2 例如依次选择属于由关于XY开始地址和XY结束地址的相应各条信息指定的区域(窗口)的像素行(线)。同时，与垂直驱动部分2 和 22b对于像素行的选择同步地，水平驱动部分23将经由输出电路37从缓冲存储器32提供的显示数据写入至所选行中的每个像素4。上述一系列处理使得能够在从客户侧接收到重写请求时以重写请求的时序进行重写处理，而不是与垂直同步信号vsyn。同步地重写像素数据的处理。从而可以在不与垂直同步信号Vsyne同步的情况下将外部输入的显示数据局部地输入至驱动器IC 3，而不是一个屏幕的显示数据，并且可以以任意时序进行重写像素数据的处理。当不需要与垂直同步信号Vsyne同步时，无需生成要在外部生成数据时通过高速处理在垂直同步信号vsyn。的时段内重写的显示数据，或者无需通过使用一个屏幕的帧存储器作为缓冲存储器32来传输数据。可以产生要重写的显示数据并以任意时序将显示数据传输至驱动器IC 3，并且在屏幕刷新指令后立即重写像素数据。结果，例如，当一个显示屏幕中重写的各区域彼此重叠时，或者当重写多个窗口时，可以避免例如片刻看到每个区域的重写以及显示闪烁(闪动)的现象。从根据上面的像素数据重写处理中的操作的描述清楚的，通过一部分显示屏幕作为窗口(矩形区域)以像素行为单位(而不是以屏幕为单位)重写显示屏幕。由于垂直驱动器221a和221b是译码器配置，因此显示屏幕可以局部地被重写，并且由此能够任意地选择像素阵列部分21的每个像素行(线)。水平驱动器231也可以是译码器配置，从而以像素为单位局部地重写显示屏幕。顺便提及，在像素数据重写处理的以上示例中，确定输入指令，将指令中包括的写入命令(例如，屏幕刷新命令)存储在寄存器35中，并且控制部分36接收写入命令并且进行重写像素数据的处理。然而，这仅是示例。在另一配置的示例中，例如，控制部分36可以配置为在不干涉重写确定电路33和寄存器35的情况下，从外部控制器40直接接收写入命令。这种配置的采用消除了对于重写确定电路33和寄存器35的需要，因此可以简化驱动器IC 3的电路配置。即，重写确定电路33和寄存器35不是驱动器IC 3的必不可少的组成需要。另外，在以上示例中，通过假设反射型液晶显示器件描述了像素数据重写处理。然而，重写处理也可与反射型液晶显示器件的情况下相同的方式应用于透射型液晶显示器件和半透射(transflective)型液晶显示器件。[1-4.面积比灰度级方法]根据本实施例的液晶显示器件10采用面积比灰度级方法实现像素存储器多比特色彩化处理。确切地，根据本实施例的液晶显示器件10使用将作为像素4的显示区域的像素电极分割为在面积方面加权的多个子像素电极的面积比灰度级方法。然后，将根据锁存器M保持的电位所选择的像素电位施加至在面积方面加权的子像素电极，并且通过加权面积的组合进行灰度等级显示。在此情况下，由于液晶显示器件10是反射型液晶显示器件，因此在面积方面加权的子像素电极对应于反射器。顺便提及，透射型液晶显示器件、在面积方面加权的子像素电极对应于透射窗口。下面具体描述面积比灰度级方法。面积比灰度级方法是通过以2^21,^ . . . ,2^1 的面积比加权的N个子像素电极表示2N个灰度等级的灰度等级表示方式。例如为了矫正由于TFT特性的变化所引起的画质的不均勻性的目的，采用面积比灰度级方法。假设根据本实施例的液晶显示器件10采用通过将2 1权重分配给作为像素电极的反射电极的面积(像素面积)而用2个比特表示四个灰度等级的面积比灰度级方法。将2 1权重分配给像素面积的典型结构是这样的结构在该结构中，将像素4的像素电极划分到具有面积1的子像素电极41和具有子像素电极41的面积两倍的面积(面积2)的子像素电极42，如图7A中所示。然而，图7A的结构在灰度等级表示方面不是期望的，这是由于每个灰度等级的重心与一个像素的重心不相同(不一致)。作为使得每个灰度等级的重心与一个像素的重心相同的结构，存在这样的结构 具有面积2的子像素电极44的中心部分以矩阵的形状被切掉，并且具有面积1的子像素电极43被布置在切掉的矩阵区域的中心部分，如图7B中所示。然而，在图7B的结构的情况下，子像素电极44的耦合部分44a和44b (该耦合部分位于子像素电极43的两侧)具有窄的宽度，从而整体上的子像素电极44具有减小的反射区域，并且耦合部分44a和44B周围的液晶对准是困难的。如上所述，当要以面积比灰度级设置其中液晶分子在没有电场时基本上与衬底正交的VA(Vertical Aligned，垂直对准)模式时，将电压施加给液晶分子的方式依据电极的形状、尺寸等改变，由此难以以非常好的方式对准液晶。另外，由于反射电极之间的面积比不一定是反射率比，因此灰度等级设计是困难的。反射由反射电极的面积、液晶对准等确定。在图7A的结构的情况下，即使当电极之间的面积比是1 2时，电极的周长之间的长度比也不是1 2。由此，反射电极之间的面积比不一定是反射率比。根据这种观点，当在面积比灰度级方法中考虑反射面积的有效使用和灰度等级表示量时，期望像素电极是被分割为具有相同面积(尺寸)的三个子像素电极46、46a*46b 的三部分分割像素，如图7C中所示。在此三部分分割像素的情况下，将在中间夹着子像素电极45的两个上下子像素电极46a和4 形成为一组，并且同步地驱动形成组的两个子像素电极46a和46b。从而向中间的子像素电极45和子像素电极46a和4 之间的像素面积分配2 1权重。另外，可以使得每个灰度等级的重心与一个像素的重心相同。然而，当要使得三个子像素电极46、464和4 中的每一个与驱动电路电接触时，相比于图7A和7B的结构，金属布线的接触数目增大，由此增大了像素的尺寸并且变为妨碍实现更高清晰度的因素。尤其是，如从图5中清楚地，在每个像素4中具有存储器的MIP像素配置的情况下，诸如晶体管之类的许多电路组成元件和接触部分出现在一个像素4内，并且在布局面积方面没有许多空间。由此，一个接触部分极大地影响像素的尺寸。为了减小接触的数目，形成通过夹着一个子像素电极45而使得彼此远离的两个子像素电极464和4 彼此电耦合(连接)的像素结构就足够了。然后，如图8中所示，驱动电路47a的这个组驱动一个子像素电极45，而驱动电路47b的这另一个组同步地驱动两个其它的子像素电极46a*46b。在此情况下，驱动电路47A和47B对应于图5中所示的像素电路。由此，为了在使用面积比灰度级方法使得每个灰度等级的重心与一个像素的重心相同的像素结构的情况下减小接触数目，采用将彼此远离的两个子像素电极46a和4 彼此电耦合的像素结构。将两个子像素电极46a和4 彼此电耦合的方法包括下列两种方法。
一种方法经由在平坦化膜中形成的接触部分，通过在平坦化膜下形成的布线将平坦化膜上的两个子像素电极46a和4 彼此连接。另一种方法在同一平面上将平坦化膜上的两个子像素电极46a和4 彼此电连接。
为了更加可靠地通过平坦化膜获得平坦化的作用和效果，平坦化膜的膜厚度需要增大至某种程度。由此，为了在平坦化膜中形成包括接触孔的接触部分，需要形成某种尺寸的接触基底。因此，当采用前一方法时，需要形成某一尺寸的接触基底，由此增大了像素的尺寸并且变为妨碍实现更高清晰度的因素。
另一方面，当采用后一方法时，两个子像素电极46a和4 需要通过ITOandium Tin Oxide，氧化铟锡)或者另一导体而彼此连接，从而减小了有效的显示面积(反射型液晶显示器件中的反射面积)。进一步，在VA模式的情况下，对准控制是困难的，并且由于反射电极之间的面积比不一定是反射率比，因此灰度等级设计是困难的。
[1-5.根据实施例的像素结构]
据此，在本实施例中，在将采用面积比灰度级方法的像素14形成为三部分分割像素结构时，例如，采用以下的像素结构。
通常，在形成电路部分(即，图2中所示的TFT电路部分2)的衬底上形成用于平坦化的平坦化膜。本实施例中的平坦化膜具有通过依次层压第一平坦化膜和第二平坦化膜所形成的双层结构。进一步，在双层结构的各平坦化膜(即，第一和第二平坦化膜)之间形成金属布线。然后，将第二平坦化膜上提供的彼此分离的两个电极(子像素电极464和46b) 通过金属布线彼此电连接。
在上述构成的像素结构中，平坦化膜具有双层结构，从而相比于单层结构的平坦化膜的膜厚度，第一和第二平坦化膜中每一个的膜厚度能够得到降低。第二平坦化膜上提供的彼此分离的两个电极(子像素电极46a*46b)经由第二平坦化膜通过第一和第二平坦化膜之间的金属布线而彼此电连接。
此时，由于第二平坦化膜具有小的膜厚度，因此相比于在单层结构的平坦化膜中形成接触部分的情况，可以使得在第二平坦化膜中形成用于电连接的接触部分的接触基底更小。从而，即使当采用在双层结构的各平坦化膜之间形成金属布线并且经由第二平坦化膜通过金属布线将两个电极彼此电连接的结构的时候，相比于在单层结构的平坦化膜中形成接触部分的情况，也可以减小像素的尺寸。
由此，所讨论的像素结构可以提供不会妨碍实现显示器件的更高清晰度的像素结构。另外，在双层结构的两个平坦化膜之间提供用于将两个电极(子像素电极46a*46b) 彼此电连接的金属布线，因此不同于在与两个电极相同的平面上提供金属布线的情况，不会减小反射型液晶显示器件中的有效显示面积(反射面积)。
将针对不会妨碍显示器件的更高清晰度的实现的、采用了面积比灰度级方法的根据实施例(即，例如三部分分割像素的像素结构的具体示例)的像素结构进行下面的描述。
(第一示例)
图9A和9B是辅助说明采用面积比灰度级方法的三部分分割像素的根据第一示例的像素结构的图。图9A是三个子像素电极的平面视图。图9B是从箭头的方向沿着图9A的线X-X，取得的剖面视图。在图9A和9B中，用相同的附图标记标识与图7A 7C和图8 的那些部分等同的部分。TFT电路部分2的衬底和衬底上形成的TFT电路未示出在图9A和 9B中。
在图9A和9B中，通过将整体上用于衬底(未示出)的平坦化的第一平坦化膜51 和第二平坦化膜52层压在形成了 TFT电路的衬底上，将平坦化膜形成至双层结构。由此平坦化膜具有双层结构，因此相比于单层结构的平坦化膜的膜厚度，第一和第二平坦化膜51 和52的每一个的膜厚度可以得到降低。
在双层结构的各平坦化膜(即，第一和第二平坦化膜51和52)之间通过 ITOdndium Tin Oxide)或另一导电材料形成金属布线53。可以将铝(Al)、银(Ag)、· (Mo) 等用作另一导电材料。
在此情况下，对于可用于金属布线53的各种布线材料，可使用可以与具有高反射率的银处于欧姆接触的ΙΤ0。然而，根据用作像素电极等的各种金属，可以选择ITO以外的^^ I^l O
然后，在第二平坦化膜52上，通过诸如银(Ag)、铝(Al)之类的电极材料形成三个子像素电极46、464和4 作为反射电极。在此情况下，三个子像素电极46、464和4 每一个均具有相同的尺寸(反射面积)。将在中间夹着子像素电极45的两个上下子像素电极 46a和4 形成为一组，并且同步地驱动形成组的两个子像素电极46a和46b。从而通过中间的子像素电极45和子像素电极46a和4 向像素面积分配2 1权重。
第一平坦化膜51具有在第一平坦化膜51中形成的包括接触孔5 的接触部分55。 接触部分55形成在相对于子像素电极46a的中心位置偏移的位置上。
金属布线53的布线材料在接触孔5 中形成导电层，从而连同接触孔5 —起形成接触部分55。金属布线53经由接触部分55电连接至TFT电路部分2 (或者确切地，图8 中所示的驱动电路47b)。
第二平坦化膜52具有接触部分56和57，所述接触部分56和57分别包括在第二平坦化膜52上例如与子像素电极46a和4 的中心位置对应的部分中形成的接触孔56a和 57a。在此情况下，由于将接触部分56和57布置为相对于第一平坦化膜51的接触部分55 偏移并且第二平坦化膜52的膜厚度小于单层结构的平坦化膜的膜厚度，因此，相比于单层结构的平坦化膜中形成的接触孔的直径，可以使得接触孔564和57a的直径更小。
子像素电极46a和4 的电极材料在接触孔56a和57A中形成导电层，从而连同接触孔56a和57a —起形成接触部分56和57。子像素电极46A和4 经由接触部分56和57 电连接至金属布线53。
在双层结构的第一和第二平坦化膜51和52中，在对应于子像素电极46a的中心位置的部分中形成子像素电极46A侧的中心部分56，而在相对于子像素电极46A的中心位置偏移的位置形成第一平坦化膜51侧的接触部分55。即，将作为下层的第一平坦化膜51中的接触部分阳和作为上层的第二平坦化膜52中的接触部分56布置在以平面图观看时的不同位置上。
这意味着插入在接触部分55和接触部分56之间的金属布线53允许与第二平坦化膜52侧的接触部分56的位置无关地布置第一平坦化膜51侧的接触部分55。从而，关于子像素电极46a和4 的连接至接触部分55的电路部分(或者确切地，图8中所示的驱动电路47b)的布局的自由度增大。这对于子像素电极45侧的接触部分59和接触部分60之间的关系也是如此。
在根据上述构成的第一示例的像素结构中，子像素电极464和4 经由接触部分56 和57通过金属布线53彼此电连接，并且这些子像素电极46a和4 经由接触部分55电连接至驱动电路47b。
已经针对子像素电极464和4 进行了以上的描述。子像素电极45侧如下。如图 9A中所示，图8中所示的子像素电极45和驱动电路47a经由在第一和第二平坦化膜51和 52中形成的接触部分59和60，通过双层结构的平坦化膜51和52之间形成的金属布线而彼此电连接。
如上所述，根据基于第一实施例的像素结构，平坦化膜具有双层结构，藉此相比于单层结构的平坦化膜膜厚度，第一和第二平坦化膜51和52中每一个的膜厚度可以得到降低。第二平坦化膜52上的两个子像素电极46a和4 可以通过平坦化膜51和52之间的金属布线53而彼此电连接。
子像素电极464和4 也可以如图9C中所示那样与多于两条布线连接。在这种布局中，两个子像素电极46a和4 以两种方式电连接，其被布置在接触部分59和60的两侧。 这种布局可以减小由于金属布线53的断裂(其可能例如由在平坦化膜51或52的处理或应变(strain)期间混合的不纯灰尘所导致)所引起的像素的缺陷。这意味着即使布线的一侧断裂，子像素电极46a和4 也仍然可以通过布线53的另一侧而彼此处于电接触。
在此情况下，由于接触部分56和57布置为相对于第一平坦化膜51中的接触部分 55偏移，因此接触部分的膜厚度可以得到降低。由此，在通过金属布线53建立电连接时，在第二平坦化膜52中形成接触部分56和57时的接触孔56a和57A的直径可以得到降低。从而，接触部分56和57的接触基底可以在尺寸上得到降低，因此像素的尺寸未增大。
在根据第一示例的像素结构中，将一个像素4的像素电极分割为相同尺寸的三个子像素电极46、4~和46B，按组同步地驱动两个上下子像素电极46A*46B，并且将2 1权重分配给像素面积，藉此用两个比特表示四个灰度等级。在采用面积比灰度级方法的三个部分分割像素的像素结构中，各个高阶和低阶比特的重心的位置(即，通过子像素电极46a 和4 的显示的重心的位置和通过子像素电极45的显示的重心的位置)是相同的(彼此一致)。
当各个比特的重心的位置由此在采用面积比灰度级方法的像素结构中相同时，相比于各个比特的重心的位置不相同的像素结构的情况，可以实现极好的灰度等级显示。尽管在这种情况下以三个部分分割像素的像素结构作为示例进行了描述，然而这不限于三个部分分割像素的像素结构。即，即使在被分割为四个或更多个部分的像素的结构中，当各个比特的重心的位置相同时，也可以实现更好的灰度等级显示。
(第二实施例)
如上面同样描述的，当要以面积比灰度级设置VA (Vertical Aligned，垂直对准) 模式时，将电压施加给液晶分子的方式依据电极的形状、尺寸等改变，由此难以以非常好的方式对准液晶。另外，由于子像素电极(反射电极)之间的面积比不一定是反射率比，因此灰度等级设计是困难的。鉴于这些要点进行要在下面描述的根据第二实施例的像素结构。
图IOA和IOB是辅助说明采用面积比灰度级方法的三个部分分割像素的根据第二示例的像素结构的图。在图IOA和IOB中，用相同的附图标记标识与图9A和9B的那些部分对应的部分。图IOA是三个子像素电极的平面视图。图IOB是从箭头的方向沿着图IOA 的线Y-Y’取得的剖面视图。
在用于将两个子像素电极46a和4 彼此电连接的构成的方面，根据第二示例的像素结构与根据第一示例的像素结构基本上相同。即，根据第二示例的像素结构具有这样的构成在该构成中，平坦化膜具有双层结构，在双层结构的第一和第二平坦化膜51和52之间形成金属布线53，并且第二平坦化膜52上的两个子像素电极4 和4 通过金属布线53 彼此电连接。
除了这种构成之外，根据第二示例的像素结构还具有用于控制垂直对准的对准因子 61、62 和 63。对准因子 61、62 和 63 是被称为 VAP(Vertical Alignment Protrusion) 的一种对准控制部分。对准因子61、62和63用于限定在施加电场时液晶分子下降的方向 (即，触发某一个方向上液晶分子的下降)。
将对准因子61,62和63 (即，VAP 61,62和63)提供在中间的子像素电极45和两个子像素电极46a和4 的各自中心部分中。第二平坦化膜52在与中间的子像素电极45 的中心位置对应的部分中具有接触部分60，并且在与两个子像素电极46a和4 的各自中心位置对应的部分中具有接触部分56和57。
BP, VAP 61、62和63的各自安置位置与接触部分60、56和57的各自安置位置一致。换言之，在根据第二实施例的像素结构中，将第二平坦化膜52中提供的接触部分60、56 和57用作(兼任)VAP 61,62和63。
如上所述，在通过面积比灰度级采用VA模式时，在中间的子像素电极45和夹着中间的子像素电极45的两个子像素电极46a和4 的各自中心部分中，根据第二实施例的像素结构具有VAP 61、62和63。这种构成的采用除了提供根据第一实施例的像素结构的作用和效果之外，还提供了下列作用和效果。
由于三个分割的子像素电极46、464和4 具有相同的电极形状并且子像素电极 46、464和4 中的每一个具有统一的电场分布，因此VAP 61、62和63可以在没有施加电场时用于触发某个方向上液晶分子的下降。结果，可以实现极好的液晶分子对准。另外，由于接触部分60、56和57兼任VAP 61、62和63，因此不需要单独地提供VAP 61、62和63。
然而，VAP 61、62和63不限于将接触部分60、56和57兼任VAP 61、62和63的构成。VAP 61、62和63可以具有另一构成，诸如在金属布线53和金属布线58中形成孔并且将孔用作VAP 61、62和63的构成。进一步，可以提供凸起部分以形成VAP 61、62和63。在任一情况下，VAP 61、62和63期望地位于三个子像素电极46、46A和4 的各自中心部分。
在第二实施例中，如第一实施例中所述那样，子像素电极464和4 也可以如图IOC 中所示那样与多于两条布线连接。
通过以将其像素包括存储器(MIP像素)的像素结构应用于液晶显示器件的情况作为示例，已经描述了根据以上实施例的像素结构。然而，像素结构不限于应用的此示例。 即，像素可以或可以不具有MIP像素结构。然而，在MIP像素结构的情况下，诸如晶体管之类的许多电路组成元件和接触部分出现在一个像素内，并且电路密度是大的，从而在布局面积方面没有许多空间。由此，根据实现更高清晰度的观点，根据该实施例的像素结构不会增加接触的数目和布线的条数，由此通过应用于MIP像素结构的显示器件能够完美地发挥像素结构的作用和效果。
另外，关于使得平坦化膜具有双层结构、在双层结构的两个平坦化膜之间形成金属布线、以及通过金属布线将作为上层的平坦化膜上布置的两个电极彼此电连接的技术事项，本技术应用于的液晶显示器件可以或者可以不具有采用面积比灰度级方法的像素结构。即，本技术一般可应用于采用将平坦化膜上布置的两个电极彼此电连接的构成的液晶显示器件。
[1-6.镜面反射]
在反射型液晶显示器件(或优选地，使用前方散射膜(调光膜)的反射型液晶显示器件)中，对于作为反射器(反射电极)的子像素电极46、46A和46B，镜面反射是理想的。然而，在普通的液晶显示器件中，在作为驱动电路形成的布线(即，尤其是图2中的TFT 电路部分2的像素阵列部分21的布线)的凸起和凹入上形成平坦化膜，并且在平坦化膜上形成反射电极。
由此，反射率比和对比度由于诸如以下之类的散射因素而恶化
·由于电路布线的凸起和凹入所引起的残余表面粗糙，
·直接在反射电极下面布线所引起的凸起和凹入，以及
·与像素电极以及像素电极周围的锥形区域的部分接触。
另外，在应用面积比灰度级时，为了没有限制地安置子像素，所有的像素都需要用于将电源选择性地供给像素电极的开关元件SW，如图11中所示。可以将晶体管(例如，薄膜晶体管(TFT))用作开关元件SW。对于每个像素4，像素阵列部分21的电路密度增大了与开关元件SW的数目的增大对应的量。
[1-7.根据实施例的像素阵列衬底结构]
据此，在本实施例中，在反射型液晶显示器件中应用面积比灰度级时，像素阵列衬底(TFT阵列衬底)结构如下。
首先，为了像素阵列衬底结构的平坦化目的而在形成了电路部分(S卩，TFT电路部分2)的衬底上形成的平坦化膜具有通过依次层压第一平坦化膜51和第二平坦化膜52 (对应于图9中的平坦化膜51和52)所形成的双层结构。另外，在双层结构的第一和第二平坦化膜之间形成中继布线。这种中继布线将第一平坦化膜中形成的并且连接至TFT电路部分 2的第一接触部分电连接至第二平坦化膜中的第二接触部分，所述第二接触部分形成在以平面图观看时与所述第一接触部分的布置不同的位置上。
在上述构成的像素阵列衬底结构中，衬底上形成的平坦化膜具有双层结构，从而相比于单层结构的平坦化膜的情况，能够更加可靠地将电路的布线的凸起和凹入所引起的表面粗糙平坦化。另外，即使在第一接触部分连接至的TFT电路部分2的电路密度增大的时候，第一接触部分和第二接触部分之间中继布线的插入也防止了第二接触部分的安置位置由于TFT电路部分2的电路图案而受到限制。换言之，可以自由地布置第二平坦化膜中形成的第二接触部分。
由此，由于可以更加可靠地将电路的布线的凸起和凹入所引起的表面粗糙平坦化，并且可以自由地布置第二平坦化膜中形成的第二接触部分以使得不影响画质，因此可以提供高显示质量的反射型液晶显示器件。下面参照附图具体描述根据实施例的像素阵列衬底结构的示例。
(衬底结构)
图12是表示根据实施例的像素阵列衬底结构的具体示例的原理部分的剖面视图。
在图12中，将包括晶体管72的电路部分形成在透明衬底(基底材料)71的表面上。例如将玻璃衬底用作透明衬底71。例如将TFTCThin Film Transistor，薄膜晶体管) 用作晶体管72。即，包括晶体管72的电路部分对应于图1和图2中的TFT电路部分2。以阵列形式在透明衬底71上提供大量的像素区域，并且晶体管72形成为对应于各个像素4。
这种情况下图示的晶体管72用作开关元件，用于控制将电源供给针对每个像素4 提供的像素电极。即，晶体管72对应于图11中的开关元件SW。尽管未在图12中示出，然而在透明衬底71上形成的TFT电路部分2中，也包括构成具有图5中所示存储器功能的像素电路(驱动电路)的晶体管等。
晶体管(TFT)72具有这样的配置，该配置具有形成在透明衬底71上的栅极电极 721并且具有构成形成在栅极电极721上的有源层的半导体层722的配置。半导体层722 的中心部分形成沟道区，并且半导体层722的两端形成源极/漏极区。半导体层722两端的源极/漏极区经由绝缘膜73电连接至由导电材料(如，Al(铝)、Ti(钛)等)形成的源极/漏极电极723和724。
由于包括源极/漏极电极723和724的金属布线的存在，形成了包括晶体管72的 TFT电路部分2的透明衬底71的上面具有凸起和凹入。为了将凸起和凹入平坦化，将第一平坦化膜74形成为覆盖包括晶体管72的TFT电路部分2。第一平坦化膜74对应于图9中的第一平坦化膜51。接触孔7 形成在第一平坦化膜74中。
通过形成诸如ITO之类的薄导电膜并且利用光刻等将薄导电膜制成期望的电路图案，在第一平坦化膜74上形成中继布线76。形成中继布线76的ITO也被形成在第一平坦化膜74中形成的接触孔75a的内壁上，从而形成用于将中继布线76和晶体管72彼此电连接的第一接触部分75。
第二平坦化膜77在第一平坦化膜74上形成为覆盖中继布线76作为电路图案。第二平坦化膜77对应于图9中的第二平坦化膜52。接触孔7 形成在第二平坦化膜77中。 该接触孔7 布置在以平面图观看时与第一平坦化膜74中形成的接触孔7 的位置不同的位置上。
通过形成具有高反射率(如Ag(银)、A1 (铝)等)的薄导电膜并且利用光刻等将薄导电膜制成期望的像素电极图案，将像素电极79作为反射电极形成在第二平坦化膜77 上。像素电极79对应于图9中的子像素电极45和子像素电极46a和46B。
例如形成像素电极79的Ag也被形成在第二平坦化膜77中形成的接触孔7 的内壁上，从而形成用于将中继布线76和像素电极79彼此电连接的第二接触部分78。由于将接触孔7 布置在以平面图观看时与接触孔7 的位置不同的位置上，因此当然，也将第二接触部分78布置在以平面图观看时与第一接触部分75的位置不同的位置上。
第二平坦化膜77中形成的第二接触部分78是散射反射区域(即，光学无效区域)，由此影响画质。因此在改善液晶显示器件的显示质量时，第二接触部分78的尺寸和布局位置是重要的。
如上所述，在根据本实施例的像素阵列衬底结构中，为了平坦化衬底表面的目的而在透明衬底71上形成的平坦化膜具有通过依次层压第一平坦化膜74和第二平坦化膜77 所形成的双层结构。相比于单层结构的平坦化膜的情况下，双层结构可以更加可靠地将由于布线的凸起和凹入所引起的电路粗糙(即，表面粗糙)平坦化，并且可以通过第二平坦化膜77将中继布线76的水平差异平坦化。
这种情况下更加能够平坦化衬底表面意味着可以将具有高度平坦的像素电极79 形成为反射电极。由于可以形成具有高度平坦的像素电极79，因此相比于使用单层结构的平坦化膜的过去的结构，反射型液晶显示器件可以提供高反射率和高对比度。
图13A和1 是在具有包括存储器的像素结构的TFT衬底上形成平坦化膜并且在平坦化膜上形成像素电极之后，双层结构的平坦化膜的情况(图13A)和单层结构的平坦化膜的情况(图13B)之间关于衬底表面粗糙的比较的图。在此情况下，没有形成接触孔用于平坦化效果的比较的目的，而是示出了通过以原子力显微镜(AFM，atomic force microscope)测量表面粗糙所获得的测量结果。
在图13A和13B中，Ra表示变化(各表面的表面粗糙)，I^pv表示最大的高度差异 (峰到谷的高度差)。如图13A中所示，当平坦化膜将具有双层结构时，衬底表面看上去是镜像面。另一方面，如图13B中所示，当平坦化膜具有单层结构时，衬底的表面是粗糙的表面。
另外，由于第一接触部分75和第二接触部分78布置在不同的位置，并且第一接触部分75和第二接触部分78之间的连接通过中继布线76而建立，因此依据接触部分75和78 的布局位置使中继布线76按路线行进不会带来TFT电路部分2的复杂化。另一方面，在平坦化膜使用单层结构的过去结构的情况下，由于相关的布线是TFT电路部分2的布线，因此依据与像素电极连接的接触部分的布局位置使布线在平坦化膜下行进带来TFT电路部分2 的复杂化。
另外，即使在TFT电路部分2的电路密度增大时，将第一接触部分75和第二接触部分78彼此电连接的中继布线76也防止了第二接触部分78的布局位置由于TFT电路部分2的电路图案而受到限制。换言之，在第二平坦化膜77中形成的并且对画质产生影响的第二接触部分78可以自由地加以布置而使得减小了对于画质的影响。即，可以任意地相对于第一接触部分75的安置位置来设置第二接触部分78的安置位置。
进一步，由于平坦化膜具有双层结构，因此相比于单层结构的平坦化膜的膜厚度， 第一和第二平坦化膜74和77中每一个的膜厚度可以降低。从而，第一和第二平坦化膜74 和77中形成的接触孔7 和7 的直径可以得到降低。由于尤其是第二平坦化膜77中形成的接触孔7 的直径可以降低，因此可以使对于画质的影响最小化，并且与中继布线76 的作用和效果耦合，一个或多个小尺寸的接触部分可被自由地布置在第二平坦化膜77中。
由此，根据基于本实施例的像素阵列衬底结构，可以更加可靠地将电路的布线的凸起和凹入所引起的表面粗糙平坦化，并且可以以小尺寸并且以使得不影响画质的这种形式自由地布置第二平坦化膜77中形成的第二接触部分78。结果，根据基于本实施例的像素阵列衬底结构，可以提供高显示质量的反射型液晶显示器件。
(制造方法)
接下来参照图14的流程图描述用于制造根据本实施例的像素阵列衬底结构的方法。
首先，将包括晶体管(TFT) 72的TFT电路部分2形成在透明衬底(基底材料)71 上(步骤S21)。接下来，通过涂覆、曝光、显影和烘烤第一平坦化膜74的材料来形成第一平坦化膜74(步骤S22)。
图15A是示意性地示出形成第一层平坦化膜(第一平坦化膜)74的状态下的像素电路的平面图案的平面图案视图。图15B是沿着该平面图案视图(图15A)的线A-A’取得的剖面结构视图。
图15A的平面图案视图对应于这样的电路配置其将如图5中所示那样包括存储器的两个和47b)像素电路(驱动电路)用于三个子像素电极45、464和46B，如图8中所示。关于图5的电路配置，通过晶体管(或确切地，TFT)形成包括存储器的像素4的开关元件41 43和锁存器部分44。在此情况下，示出了通过单个导电型的MOS晶体管形成开关元件42和43的配置。
在第一层平坦化膜(第一平坦化膜)74中，在与图5的输出节点Nott对应的部分中形成接触部分。该接触部分对应于图9A和9B中的接触部分55和59。S卩，如从图15A的平面图案视图清楚的，具体地，在形成第一层平坦化膜(第一平坦化膜)74的状态下出现两个接触部分(55和59)。
作为下一处理，诸如ITO之类的薄导电膜形成在第一平坦化膜74上(步骤S23)， 然后通过光刻等被图案化为期望的电路图案，藉此形成中继布线76 (步骤S24)。接下来，通过涂覆、曝光、显影和烘烤第二平坦化膜77的材料，在第一平坦化膜74上形成第二平坦化膜77以使得覆盖中继布线76 (步骤S25)。
接下来，具有高反射率(如Ag/Al等)的薄导电膜被形成在第二平坦化膜77上 (步骤S26)，然后通过光刻等被图案化为期望的像素电极图案，藉此形成作为反射电极的像素电极79 (步骤S27)。通过上面一系列处理形成根据本实施例的像素阵列衬底结构。然后处理前进至单元(cell)处理。
图16A是示意性地示出形成像素电极79的状态下的像素电路的平面图案的平面图案视图。图16B是沿着该平面图案视图(图16A)的线B-B’取得的剖面结构视图。
如从图16A中清楚的，在形成像素电极79的状态下，出现共计三个接触部分(60、 56和57)，即处于子像素电极45的中心部分的一个接触部分、以及处于子像素电极46a和 46b的每个中心部分的一个接触部分。
(用于平坦化膜的材料)
接下来描述适用于双层结构的第一和第二平坦化膜74(51)和77 (52)的材料(或确切地，平坦化膜74和77的材料)。
已知具有高熔流(melt flow)特性的材料在通过单层结构的平坦化膜获得高度平坦时是非常有效的。然而，当使用具有高熔流特性的材料时，由于高温烘烤时的熔流，加宽了平坦化膜中形成的接触孔。接触孔的加宽区域是散射反射区域(即，光学无效区域)。熔流是指示处于溶液状态下的聚合体的流动性或可加工性的一种措施。
据此，第一平坦化膜74由对于第一层具有高熔流特性的材料形成，中继布线76形成在平坦化膜74上，然后第二平坦化膜77由与第一层对比对于第二层具有低熔流特性的材料形成。此时，在第二层中平坦化膜77的显影之后的烘烤工艺中，使得第二层中平坦化膜77的玻璃转变温度Tg高于烘烤温度T。
在此情况下，将玻璃转变温度Tg高于烘烤温度T (Tg > T)的材料看作具有低熔流特性的材料，而将玻璃转变温度Tg等于或低于烘烤温度T(Tg ^ T)的材料看作具有高熔流特性的材料。玻璃转变温度Tg是当温度改变时，热力学的微分量呈现出从晶体状值到液晶状值的或多或少的突然变化的温度。
在早先描述的制造工艺中的步骤S25的工艺(即，涂覆、曝光、显影和烘烤第二层中平坦化膜77的材料的工艺)中，该熔流特性成为问题。确切地，如图17A中所示，在第一层中平坦化膜74上施加的第二层中的平坦化膜77被曝光和显影，然后以烘烤温度T被烘烤。依据材料的熔流特性，在作为散射反射区域的光学无效区域的方面，出现很大差异。
确切地，当第二层中平坦化膜77的材料是具有低熔流特性的材料(即，其玻璃转变温度Tg高于烘烤温度T的材料(图17B))时，可以抑制由于高温烘烤所引起的平坦化膜 77中形成的接触孔(该接触孔对应于图12中的接触孔7 )的加宽。另一方面，当第二层中平坦化膜77的材料是具有高熔流特性的材料(即，其玻璃转变温度Tg等于或低于烘烤温度T的材料(图17C))时，由于高温烘烤时的熔流而加宽了接触孔。
图18A和18B示出当第二层中平坦化膜77的材料是具有低熔流特性的材料时的接触孔的状态。图18A示出由样品反射的光被放大和观察的落射照明(印i-illumination) 中的接触孔的表面显微镜图像。图18B示出接触孔的剖面。其示出使用具有低熔流特性的材料作为第二层中平坦化膜77的材料可以抑制由于高温烘烤所引起的接触孔的加宽，由此导致小的作为散射反射区域的光学无效区域。
图19A和19B示出当第二层中平坦化膜77的材料是具有高熔流特性的材料时的接触孔的状态。图19A示出落射照明中的接触孔的表面显微镜图像。图19B示出接触孔的剖面。其示出由于高温烘烤时的熔流，使用具有高熔流特性的材料作为第二层中平坦化膜 77的材料加宽了接触孔，由此相比于使用具有低熔流特性的材料的情况导致了更大的光学无效区域。
由此，使用玻璃转变温度Tg高于烘烤温度T的具有低熔流特性的材料作为第二层中平坦化膜77可以抑制由于高温烘烤而在平坦化膜77中形成的接触孔的加宽，因此可以减小接触孔的加宽区域。这减小了对于画质具有影响的作为散射反射区域的光学无效区域，由此极大地有助于显示器件的显示质量的改善。
已经通过以将像素阵列衬底结构应用于像素具有MIP像素结构的液晶显示器件的情况作为示例而描述了根据上述实施例的像素阵列衬底结构。然而，像素阵列衬底结构不限于此应用示例。即，像素可以或者可以不具有MIP像素结构。然而，将根据本实施例的像素阵列衬底结构应用于MIP像素结构的液晶显示器件可以提供下列独特的作用和效果。
在一个像素内，MIP像素结构具有诸如晶体管之类的许多电路组成元件和接触部分。由此，MIP像素结构具有高的电路密度，并且TFT阵列衬底上的布局结构是复杂的。当将根据本实施例的像素阵列衬底结构用于在这种TFT阵列衬底上形成作为反射电极的像素电极时，通过在第一层平坦化膜74上形成的中继布线76，可以在设计上自由地确定对画质具有影响的接触孔的布局。从而可以降低电路密度，并且可以使得设计专用于像素开关 (其对应于图11中的开关元件SW)和像素存储器的一侧。
<2.变型的示例〉
在前述实施例中，已经通过以将本技术应用于液晶显示器件的情况作为示例而进CN 102542982 A行了描述。然而，关于除了在子像素电极的每个中心部分提供VAPblignment factor，对准因子)的技术事项以外的技术事项，本技术不限于对于VA方式的液晶显示器件的应用，并且进一步不限于对于一般液晶显示器件的应用。即，本技术不仅可应用于一般的液晶显示器件，而且可应用于使用有机EL(电致发光)元件、无机EL元件、LED(发光二极管)元件、 半导体激光元件等作为像素的电光元件(发光元件)的一般显示器件。
此时，像素可以是或可以不是包括存储器的像素(MIP像素)。然而，在MIP像素结构的情况下，诸如晶体管之类的许多电路组成元件和接触部分出现在一个像素4内，并且在布局面积方面没有许多空间。由此，根据实现更高清晰度的观点，本技术不会增加接触的数目和布线的条数，由此通过应用于MIP像素结构的显示器件能够完美地发挥本技术的作用和效果。另外，在此情况下，本技术当然也可应用于将MIP与有机EL元件、无机EL元件、 LED元件和半导体激光元件等组合的显示器件。
另外，关于使得平坦化膜具有双层结构、在双层结构的两个平坦化膜之间形成金属布线、并且将作为上层的平坦化膜上布置的两个电极通过金属布线彼此电连接的技术事项，应用了本技术的显示器件可以或者可以不具有采用了面积比灰度级方法的像素结构。 即，本技术可应用于这样的一般显示器件其采用了将平坦化膜上布置的两个电极彼此电连接的组成。
进一步，在前述实施例中，已经通过以将本技术应用于反射型液晶显示器件的情况作为示例而进行了描述。然而，本技术不限于对于反射型液晶显示器件的应用。即，关于重写像素数据、像素结构和像素阵列衬底结构的各个技术事项，如反射型液晶显示器件的情况下那样，本技术类似地可应用于透射型液晶显示器件和半透射型液晶显示器件。然而， 关于像素阵列衬底结构的技术事项，由于本技术可以实现作为反射电极的子像素电极的更多镜面反射，因此当应用于反射型液晶显示器件时，本技术可以更加完美地发挥其作用和效果。
<3.电子装置〉
根据上述本技术实施例的显示器件可用作将向其输入的视频信号和在其之中产生的视频信号显示为图像或视频的所有领域中的电子装置的显示器件。例如，根据本技术实施例的显示器件可用作图20 22G中所示的各种电子装置的显示器件，如数码相机和摄像机的显示器件以及便携式终端设备(如，便携式电话、PDA (Personal Digital Assistant，个人数字助理)、电子书等)的显示器件。
根据本技术实施例的显示器件包括密封模块形式的显示器件。例如，通过将诸如透明玻璃之类的对向部分附于像素阵列部分所形成的显示模块对应于密封模块形式的显示器件。该透明对向部分可以配备有滤色器、保护膜等。顺便提及，显示模块可以配备有用于将信号等外部地输入或输出至像素阵列部分的电路部分、FPC(Flexible Printed Circuit，柔性印刷电路)等。
下面描述应用了本技术的电子装置的具体示例。
图20A和20B是应用了本技术的数码相机的外观的透视图。图20A是从前侧观看时的数码相机的透视图。图20B是从后侧观看时的数码相机的透视图。根据本应用示例的数码相机包括用于闪光的发光部分111、显示部分112、菜单开关113、快门按钮114等。使用根据本技术实施例的显示器件作为显示部分112来制造该数码相机
图21是是应用了本技术的摄像机的外观的透视图。根据本应用示例的摄像机包括主单元131、处于面向前面的一侧表面的用于拍摄被摄体的镜头132、画面拍摄时的开始 /停止开关133、显示部分134等。使用根据本技术实施例的显示器件作为显示部分134来制造该摄像机。
图22A、22B、22C、22D、22E、22F和22G是应用了本技术的便携式终端设备(例如， 便携式电话)的外部视图。图22A是处于打开状态的便携式电话的前视图。图22B是处于打开状态的便携式电话的侧视图。图22C是处于闭合状态的便携式电话的前视图。图22D 是处于闭合状态的便携式电话的左侧视图。图22E是处于闭合状态的便携式电话的右侧视图。图22F是处于闭合状态的便携式电话的俯视图。图22G是处于闭合状态的便携式电话的仰视图。根据本应用示例的摄像机包括上侧外壳141、下侧外壳142、耦接部分(在此情况下为折页部分)143、显示器144、子显示器145、画面灯146、摄像头147等。使用根据本技术实施例的显示器件作为显示器144和子显示器145来制造根据本应用示例的便携式电话。
上面以便携式电话作为便携式终端设备的示例。然而，如上所述，本技术可应用于诸如PDA、电子书之类的各种便携式终端设备的显示器件。当根据本技术实施例的显示器件是反射型液晶显示器件时，尤其是反射型液晶显示器件在内部不需要电源用于发光，因此当用作户外频繁使用的便携式终端设备的显示器件时，反射型液晶显示器件提供了能够极大地降低便携式终端设备的功耗的优点。这对于户外频繁使用的数码相机和摄像机也是如此。
本技术包含与2010年12月M日向日本专利局提交的日本优先权专利申请 JP 2010-287668以及2010年12月20日向日本专利局提交的日本优先权专利申请JP 2010-283487中公开的主题有关的主题，其全部内容通过引用的方式合并在此。
本领域的技术人员应当理解，依据设计要求和其它因素可出现各种修改、组合、部分组合和变更，只要其落在所附权利要求或其等同体的范围内即可。
权利要求
1.一种像素结构，包含第一平坦化膜和第二平坦化膜，其依次层压在形成电路部分的衬底上；以及金属布线，其用于将所述第二平坦化膜上布置为彼此分离的两个电极彼此电连接，所述金属布线形成在所述第一平坦化膜和所述第二平坦化膜之间。
2.如权利要求1所述的像素结构，其中，所述两个电极通过与另一个电极的面积组合，进行显示灰度等级的面积比灰度级。
3.如权利要求2所述的像素结构，其中，在面积比灰度级上，各个比特的重心的位置相同。
4.如权利要求2所述的像素结构，其中，所述两个电极通过与另一个电极的面积组合，进行2 1的面积比灰度级。
5.如权利要求4所述的像素结构，其中，所述两个电极和所述另一个电极的各自尺寸彼此相等。
6.如权利要求5所述的像素结构，其中，以所述另一个电极插入在所述两个电极之间的方式布置所述两个电极。
7.如权利要求5所述的像素结构，其中，所述像素结构采用在没有电场时使得液晶分子实质上与衬底正交的垂直对准模式，并且所述两个电极和所述另一个电极的各自中心部分具有用于控制垂直对准的对准因子。
8.如权利要求7所述的像素结构，其中，在与所述两个电极的中心位置对应的每个部分和与所述另一个电极的中心位置对应的部分中，所述第二平坦化膜具有接触部分。
9.如权利要求8所述的像素结构其中，所述接触部分用作所述对准因子。
10.如权利要求4所述的像素结构，其中，所述电路部分在每个像素中具有用于同时驱动所述两个电极的一个驱动电路和用于驱动所述另一个电极的另一个驱动电路。
11.如权利要求10所述的像素结构，其中，所述第一平坦化膜包括第一接触部分，其用于将所述一个驱动电路电连接至所述金属布线，并且所述第二平坦化膜包括第二接触部分，其用于将所述两个电极电连接至所述金属布线。
12.如权利要求11所述的像素结构，其中，所述第二接触部分布置在以平面图观看时与所述第一接触部分不同的位置上。
13.如权利要求12所述的像素结构，其中，所述第二接触部分布置在所述第二平坦化膜中对应于所述两个电极的中心位置的部分中。
14.如权利要求1所述的像素结构，其中，所述电路部分在每个像素中具有用于保持数据的存储器。
15.如权利要求1所述的像素结构，其中，金属布线包括在第一接触部分和第二接触部分之间连接的至少两条布线。
16.一种通过安排具有像素结构的像素所形成的显示器件，所述像素结构包含 第一平坦化膜和第二平坦化膜，其依次层压在形成电路部分的衬底上；以及金属布线，其用于将所述第二平坦化膜上布置为彼此分离的两个电极彼此电连接，所述金属布线形成在所述第一平坦化膜和所述第二平坦化膜之间。
17.一种具有显示器件的电子装置，所述显示器件通过安排具有像素结构的像素而形成，所述像素结构包含第一平坦化膜和第二平坦化膜，其依次层压在形成电路部分的衬底上；以及金属布线，其用于将所述第二平坦化膜上布置为彼此分离的两个电极彼此电连接，所述金属布线形成在所述第一平坦化膜和所述第二平坦化膜之间。
全文摘要
在此公开像素结构、显示器件和电子装置。所述像素结构包含第一平坦化膜和第二平坦化膜，其依次层压在形成电路部分的衬底上；以及金属布线，其用于将所述第二平坦化膜上布置为彼此分离的两个电极彼此电连接，所述金属布线形成在所述第一平坦化膜和所述第二平坦化膜之间。
文档编号G09G3/32GK102542982SQ201110424978
公开日2012年7月4日 申请日期2011年12月16日 优先权日2010年12月20日
发明者加边正章, 林宗治, 永泽耕一, 玉置昌哉, 福永容子 申请人:索尼公司
技术领域：
本公开涉及像素结构、显示器件和电子装置，尤其是涉及采用了面积比灰度级(area ratio gray scale)方法的像素结构、通过面积比灰度级方法表示灰度等级 (gradation)的显示器件以及具有该显示器件的电子装置。
背景技术：
作为显示器件(尤其是有源矩阵型显示器件)的像素结构，已知采用面积比灰度级方法以矫正由于TFTCThin Film Transistor，薄膜晶体管)的特性变化所引起的画质的不均勻性的像素结构(例如，参见日本专利特开No. 2005-300579)。该面积比灰度级方法将一个像素(单位像素)的作为显示区域的像素电极分割为在面积方面加权的多个电极(下文称为子像素电极)，并且通过这些子像素电极的组合进行灰度等级显示。
发明内容
在采用面积比灰度级方法的像素结构中，例如可以将两个子像素电极彼此电连接以使得各自灰度等级的重心相同(彼此一致)。当将两个子像素电极彼此电连接时，期望不会妨碍显示器件的更高清晰度的实现的像素结构。据此，期望提供在两个子像素电极彼此电连接时不会妨碍更高清晰度的实现的像素结构、使用该像素结构的显示器件和使用该显示器件的电子装置。根据本技术的实施例，提供了一种像素结构，包含第一平坦化膜和第二平坦化膜，其依次层压在形成电路部分的衬底上；以及金属布线，其用于将所述第二平坦化膜上布置为彼此分离的两个电极彼此电连接，所述金属布线形成在所述第一平坦化膜和所述第二平坦化膜之间。在上述配置的像素结构中，为了形成了电路部分的衬底上的平坦化的目的所形成的平坦化膜具有通过依次层压第一平坦化膜和第二平坦化膜所形成的双层结构。从而，相比于单层结构的平坦化膜的膜厚度的情况，可以降低第一和第二平坦化膜中每一个的膜厚度。第二平坦化膜上提供为彼此分离的两个电极经由第二平坦化膜通过第一和第二平坦化膜之间的金属布线而彼此电连接。此时，由于第二平坦化膜具有小的膜厚度，因此相比于在单层结构的平坦化膜中形成接触部分的情况，可以使得在第二平坦化膜中形成用于电连接的接触部分的接触基底更小。从而，即使采用在双层结构的平坦化膜之间形成金属布线并且两个电极经由第二平坦化膜通过金属布线彼此电连接的结构的时候，相比于在单层结构的平坦化膜中形成接触部分的情况，也可以减小像素的尺寸。因此，所讨论的像素结构不会变为妨碍显示器件的更高清晰度的实现的因素。根据本技术的另一实施例，提供了一种通过安排具有像素结构的像素所形成的显示器件，所述像素结构包含第一平坦化膜和第二平坦化膜，其依次层压在形成电路部分的衬底上；以及金属布线，其用于将所述第二平坦化膜上布置为彼此分离的两个电极彼此电连接，所述金属布线形成在所述第一平坦化膜和所述第二平坦化膜之间。根据本技术的又一实施例，提供了一种具有显示器件的电子装置，所述显示器件通过安排具有像素结构的像素而形成，所述像素结构包含第一平坦化膜和第二平坦化膜， 其依次层压在形成电路部分的衬底上；以及金属布线，其用于将所述第二平坦化膜上布置为彼此分离的两个电极彼此电连接，所述金属布线形成在所述第一平坦化膜和所述第二平坦化膜之间。根据本技术，通过采用在把第二平坦化膜上的两个电极彼此电连接的双层结构的第一和第二平坦化膜之间形成金属布线并且两个电极通过金属布线彼此电连接的结构，可以提供不会妨碍更高清晰度的实现的像素结构、使用该像素结构的显示器件和具有该显示器件的电子装置。
图1是示出根据本技术实施例的显示器件的系统配置的示例的框图；图2是示出TFT电路部分的具体配置的示例的框图；图3是示出MIP像素的电路配置的示例的框图；图4是辅助说明MIP像素的操作的时序图；图5是示出MIP像素的具体电路配置的示例的电路图；图6是驱动器IC中局部重写像素数据的具体处理过程的流程图；图7A、7B和7C是辅助说明面积比灰度级方法中的像素分割的图；图8是示出三部分分割像素结构中的三个子像素电极和两组驱动电子线路之间的对应关系的电路图；图9A、9B和9C是辅助说明根据采用面积比灰度级方法的三部分分割像素的第一示例的像素结构的图，图9A或9C是三个子像素电极的平面视图，图9B是从箭头的方向沿着图9A的线X-X’取得的剖面视图；图10AU0B和IOC是辅助说明根据采用面积比灰度级方法的三个部分分割像素的第二示例的像素结构的图，图IOA或IOC是三个子像素电极的平面视图，图IOC是从箭头的方向沿着图IOA或IOC的线Y-Y’取得的剖面视图；图11是辅助说明用于选择性地将电源供给像素电极的开关元件的图；图12是表示根据实施例的像素阵列衬底结构的具体示例的原理部分的剖面视图；图13A和1 是在具有包括存储器的像素结构的TFT衬底上形成平坦化膜并且在平坦化膜上形成像素电极之后，双层结构的平坦化膜的情况(图13A)和单层结构的平坦化膜的情况(图13B)之间关于衬底表面粗糙度的比较的图；图14是用于制造根据本实施例的像素阵列衬底结构的方法的处理流程的流程图；图15A和15B是辅助说明形成第一层中的平坦化膜的状态下的像素电路的图，图 15A是示意性地示出平面图案的平面图案视图，图15B是沿着图15A的线A-A’取得的剖面结构视图16A和16B是辅助说明形成像素电极之后的像素电路的图，图16A是示意性地示出平面图案的平面图案视图，图16B是沿着图16A的线B-B’取得的剖面结构视图；图17A、17B和17C是辅助说明第二层中平坦化膜的熔流特性的图；图18A和18B是辅助说明第二层中平坦化膜的材料是具有低熔流特性的材料的情况的图；图19A和19B是辅助说明第二层中平坦化膜的材料是具有高熔流特性的材料的情况的图；图20A和20B是应用了本技术的数码相机的外观的透视图，图20A是从前侧观看时的数码相机的透视图，图20B是从后侧观看时的数码相机的透视图；图21是是应用了本技术的摄像机的外观的透视图；以及图22A、22B、22C、22D、22E、22F和22G是应用了本技术的便携式电话的外部视图， 图22A是处于打开状态的便携式电话的前视图，图22B是处于打开状态的便携式电话的侧视图，图22C是处于闭合状态的便携式电话的前视图，图22D是处于闭合状态的便携式电话的左侧视图，图22E是处于闭合状态的便携式电话的右侧视图，图22F是处于闭合状态的便携式电话的俯视图，图22G是处于闭合状态的便携式电话的仰视图。
具体实施例方式下文参照附图详细描述用于实施本技术的方式(下文称为实施例)。顺便提及，将以下列顺序进行描述。1.根据实施例的显示器件1-1.系统配置1-2. MIP的像素配置1-3.重写像素数据1-4.面积比灰度级方法1-5.根据实施例的像素结构1-6.镜面反射1-7.根据实施例的像素阵列衬底结构2.变型的示例3.电子装置<1.根据实施例的显示器件〉图1是示出根据本技术实施例的显示器件的系统配置的示例的框图。将以每个像素中具有可以存储数据的存储器的所谓MIP(像素中存储器，Memory In Pixel)系统的反射型液晶显示(LCD)器件为示例进行下面的描述。通过在像素内具有用于存储数据的存储器，MIP系统的反射型液晶显示器件可以实现模拟显示模式的显示和存储器显示模式的显示。在这种情况下，模拟显示模式是用于以模拟形式显示像素的灰度等级的显示方式。存储器显示模式是用于基于像素内存储器中存储的二进制信息(逻辑“1”/逻辑“0”)，以数字形式显示像素的灰度等级的显示方式。在存储器显示模式的情况下，使用存储器中保持的信息，因此无需进行按帧周期写入反映灰度等级的信号电位的操作。由此，相比于需要按帧周期进行写入反映灰度等级的信号电位的操作的模拟显示模式，存储器显示模式消耗了更少功率，即，存储器显示模式使得液晶显示器件的更低的功耗是可能的。MIP系统的反射型液晶显示器件可以在一个像素中用一个比特仅表示两个灰度等级。因此，根据本实施例的MIP系统的反射型液晶显示器件采用面积比灰度级方法作为灰度等级表示方式。面积比灰度级方法是通过例如将21权重分配给像素面积(像素电极的面积)来用两个比特表示四个灰度等级的灰度等级表示方式。面积比灰度级方法的细节将在稍后描述。[1-1.系统配置]首先参照图1描述根据本实施例的MIP系统的反射型液晶显示器件的系统配置。如图1中所示，根据本实施例的MIP系统的反射型液晶显示器件10具有包括在透明衬底(例如，玻璃衬底)1上形成的TFT电路部分2并且包括通过COG (玻璃上芯片，Chip On Glass)方法在同一衬底1上安装的驱动器IC 3的模块化配置。此模块化配置的反射型液晶显示器件(LCD模块)10经由CPU接口(I/F)提供有来自外部控制器(或CPU等)的各种指令和数据。(TFT电路部分)在IXD模块10中，TFT电路部分2包括像素阵列部分21、垂直驱动部分22k和22B 和水平驱动部分23。顺便提及，在此情况下，对于TFT电路部分2，在框图中仅示出了 TFT 电路部分2的最小必要功能。TFT电路部分2不限于此配置。图2示出TFT电路部分2的配置的具体示例。如图2中所示，在像素阵列部分21 中，通过以矩阵的形式(阵列的形式)二维地安置包括能够存储数据的存储器的像素4，形成显示部分。包括存储器的像素(MIP像素)4的电路配置的细节将在稍后加以描述。在像素阵列部分21中，对于m行和η列的像素布局中的每个像素行，扫描线24工 24m沿着行方向(像素行中像素布局的方向)安置。扫描线对工 ？乂在其两端连接至垂直驱动部分2 和2 的对应行中的相应输出端。在像素阵列部分21中，对于m行和η列的像素布局中的每个像素列，信号线ZS1-^n也沿着列方向(像素列中像素布局的方向)安置。信号线25i 2 在其一端连接至水平驱动部分23的对应列中的各个输出端。垂直驱动部分2 和2 包括垂直驱动器22 Ia和22 IjPV地址锁存器22 和22 。 垂直驱动器221A*221B可以以像素行为单位任意地选择像素阵列部分21中的每个像素4。 V地址锁存器22 和22 存储关于行地址(即，垂直(V)方向上的地址，该地址从驱动器 IC 3提供)的信息。垂直驱动器22^和221B例如由译码器形成。译码器形成的垂直驱动器22、和 221B基于地址信息，将扫描信号输出至所讨论的像素行，所述扫描信号用于将V地址锁存器 222a和22 中存储的地址信息所指定的像素行中的每个像素4设置到工作状态中。具有译码器配置的垂直驱动器221a和221B可以任意地选择像素行(即，执行寻址)。从而，在重写像素阵列部分21中每个像素4的数据时，不仅可以以一个屏幕为单位重写数据，而且可以通过以像素行为单位进行寻址而重写特定区域(窗口)的数据。顺便提及，在此情况下，采用在像素阵列部分21的左侧和右侧两者安放垂直驱动部分2 和2 的配置。然而，这仅是示例。即，可以采用仅在像素阵列部分21的左侧和右侧之一布置垂直驱动部分22/2 的配置。然而，根据使得从垂直驱动部分22/2 输出的扫描信号的传播延迟最小化的观点，相比于仅在像素阵列部分21的左侧和右侧之一布置垂直驱动部分22A/22B，在像素阵列部分21的左侧和右侧两者安放垂直驱动部分2 和22b 是更加令人期望的。如图2中所示，水平驱动部分23包括水平驱动器231和缓冲器电路232。水平驱动部分23将像素数据写入至像素被垂直驱动部分Tlk和2 选择了的像素列中的每个像素 4。通过水平驱动部分23写入像素数据的系统包括各种系统，包含线序列系统，其将像素数据同步地写入至所选行中的每个像素4;点序列系统，其以像素为单位依次将像素数据写入至所选行中的每个像素4 ；以及诸如此类。(驱动 IC)在图1中，驱动器IC 3具有译码器31、缓冲存储器(存储器部分)32、重写确定电路33、面积存储器34、寄存器35、控制部分36和输出电路37。如上所述，在与TFT电路部分2相同的透明衬底1上以COG方式安装驱动器IC 3。顺便提及，在此情况下，关于驱动器 IC 3，框图中仅示出了驱动器IC 3的最小必要功能。驱动器IC 3不限于此配置。在驱动器IC 3中，译码器31例如经由柔性印刷布线板50提供有来自外部控制器 40的数据和指令(参见图2)。供给译码器31的数据是用于重写像素阵列部分21中每个像素4的存储器中保持的数据的数据(图像数据/像素数据)。供给译码器31的指令是用以重写像素阵列部分21中每个像素4的数据的指令。 此指令包括关于开始数据重写的时刻和区域的信息。确切地，该指令例如包括关于要将数据重写到的区域的区域信息(即，关于XY开始地址和XY结束地址的信息)以及用以重写数据的重写指令。假设这种情况以数据然后指令的次序，按时间顺序将用于重写的数据和指示重写的指令(例如，屏幕刷新命令)从外部控制器40发送至译码器31。译码器31将从外部控制器40提供的数据和指令分离。译码器31将数据供给缓冲存储器32，将指令供给重写确定电路33。缓冲存储器32暂时地存储和保持经由柔性印刷布线板50和译码器31从外部控制器40提供的数据，以重写像素阵列部分21中每个像素4的数据。作为缓冲存储器32，例如可以使用能够存储将要由像素阵列部分21中每个像素4 显示的一个屏幕的数据的帧存储器。然而，缓冲存储器32不限于帧存储器。当由帧存储器形成缓冲存储器32时，缓冲存储器32例如可以以与像素阵列部分21中每个像素4的XY 地址的一一对应关系，存储对于要把数据重写到的区域的每一条像素数据。重写确定电路33确定(解释)从译码器31提供的指令。重写确定电路33向面积存储器34提供关于重写区域的XY开始地址和XY结束地址的信息(该信息包括在指令中)。重写确定电路33向寄存器35提供指示开始数据重写的时刻的屏幕刷新命令(该命令包括在指令中)。面积存储器34存储关于要把数据重写到的区域的XY开始地址和XY结束地址的各条信息(该信息从重写确定电路33提供)。寄存器35存储从重写确定电路33 提供的屏幕刷新命令。控制部分36包括时序发生器(TG)。处于控制部分36控制下的时序发生器生成各种时序信号，用于确定将数据写入至缓冲存储器32的时序和从缓冲存储器32读取数据的时序以及垂直驱动部分2 和2 和水平驱动部分23的驱动时序。
在重写像素阵列部分21中每个像素4的数据时，例如，控制部分36基于寄存器35 中存储的屏幕刷新命令开始用于重写数据的操作。然后，控制部分36基于要把数据重写到的区域的XY开始地址和XY结束地址的各条信息(该信息存储在面积存储器34中)，控制时序发生器生成的各种时序信号的时序。基于从控制部分36提供的各种时序信号，输出电路37读取缓冲存储器32中存储的数据，并且将数据输出至TFT电路部分2 (或确切地，TFT电路部分2内的水平驱动部分 23)。进一步，基于从控制部分36提供的各种时序信号，输出电路37将用于驱动垂直驱动部分2 和2 和水平驱动部分23的驱动信号输出至TFT电路部分2。[1-2. MIP的像素配置]接下来针对包括存储器的像素(MIP像素)4的电路配置的细节进行描述。图3是示出MIP像素4的电路配置的示例的框图。如图3中所示，像素4具有配备有SRAM功能的像素配置，其像素配置包括三个开关元件41 43、锁存器部分44和液晶单元45。这种情况下的液晶单元45代表像素电极和布置为与像素电极相对的对向电极之间出现的液晶电容。图4是辅助说明MIP像素4的操作的时序图。开关元件41的一端连接至信号线25 (25! 25n)。开关元件41通过供有来自垂直驱动部分2 和2 的扫描信号CDV(OV1NC^Vm)而被设置在导通(截止)状态下，并且取得经由信号线ZSQS1 25n)提供的信号SIG。锁存器部分44由处于彼此相反方位的彼此并联连接的反相器441和442形成。锁存器部分44保持(锁存)与开关元件41取得的数据SIG对应的电位。开关元件42和43之一根据锁存器部分44保持的电位的极性而被设置在导通状态下。开关元件42和43将与施加给液晶单元45的对向电极的公共电位Vot同相位的控制脉冲FRP或者与公共电位Vot相反相位的控制脉冲XFRP提供至液晶单元45的像素电极。与开关元件42的一端以及开关元件43的一端公共连接的节点是本像素电路的输出节
占N
丄、OUT0如从图4中清晰地，当锁存器部分44保持的电位具有负侧极性时，液晶单元45的像素电位与公共电位Vot同相位，由此进行了黑显示。当锁存器部分44保持的电位具有正侧极性时，液晶单元45的像素电位与公共电位Vcqm反相位，由此进行了白显示。图5是示出像素4的具体电路配置的示例的电路图。在图5中，用相同的附图标记标识与图3的那些部分对应的部分。在图5中，开关元件41例如由Nch MOS晶体管Gjnltl形成。Nch MOS晶体管Gjnltl具有连接至信号线25 (25! 25η)的源极/漏极，并且具有连接至扫描线M (24! 24m)的栅极。开关元件42和43均由传输开关形成，所述传输开关例如通过将NchMOS晶体管和 Pch MOS晶体管彼此并联连接而形成。确切地，开关元件42具有Nch MOS晶体管Gjnll和Pch MOS晶体管Gjpll彼此并联连接的配置。开关元件43具有Nch MOS晶体管Gjnl2和Pch MOS晶体管彼此并联连接的配置。开关元件42和43不一定需要是通过将Nch MOS晶体管和Pch MOS晶体管彼此并联连接而形成的传输开关。开关元件42和43也可以通过使用单个导电型的MOS晶体管(即，Nch MOS晶体管或Pch MOS晶体管)而形成。开关元件42和43的公共连接节点是本像素电路的输出节点Nott。反相器441和442例如均由CMOS反相器形成。确切地，反相器441具有Nch MOS 晶体管ζ)η13和Pch MOS晶体管ζ ρ13的栅极彼此公共连接并且NchMOS晶体管ζ η13和Pch MOS 晶体管ζ)ρ13的漏极彼此公共连接的配置。反相器442具有Nch MOS晶体管ζ η14和Pch MOS 晶体管Glpl4的栅极彼此公共连接并且Nch MOS晶体管Qnl4和Pch MOS晶体管Gjpl4的漏极彼此公共连接的配置。具有作为基本电路配置的上述电路配置的像素4在水平方向和垂直方向上延伸， 并且安置成矩阵的形式。除了对于每个行的扫描线^01-24^和对于每个列的信号线 25(25! 25n)之外，还以矩阵的形式对于像素4的布局的每个列安置用于发送控制脉冲 FRP和XFRP的控制线沈和27以及用于正侧电源电压Vdd和负侧电源电压Vss的电源线28 和㈨。如上所述，根据本实施例的有源矩阵型液晶显示器件10具有将配备有SRAM功能的像素(MIP)4安置成矩阵形式的配置，所述像素具有用于保持与显示数据对应的电位的锁存器部分44。顺便提及，尽管在本实施例中以将SRAM用作像素中包括的存储器的情况作为示例，然而SRAM仅是示例，也可以使用另一配置的存储器(例如，DRAM)。MIP系统的有源矩阵型液晶显示器件10在每个像素中具有存储器，并且可以从而如上所述那样实现模拟显示模式下的显示和存储器显示模式下的显示。在存储器显示模式的情况下，通过使用存储器中保持的像素数据进行显示，因此无需进行按帧周期写入反映灰度等级的信号电位的操作。由此，存储器显示模式具有可以降低液晶显示器件的功耗的优点。另外，需要局部地重写显示屏幕，S卩，只重写显示屏幕的一部分。在此情况下，局部地重写像素数据就足以。当局部地重叠显示屏幕(即，局部地重写像素数据)时，无需将数据传输至不进行重写的像素。因此，可以降低数据传输量。由此存在的另一优点是可以实现液晶显示器件的节能。[1-3.重写像素数据]在包括MIP系统的有源矩阵型液晶显示器件10的电子装置中，需要局部地重写显示屏幕，即，仅重写显示屏幕的一部分。为了这种需要，过去的系统被配置为以与诸如垂直同步信号Vsyn。之类的同步信号(下文简称为“垂直同步信号Vsyn。”)同步的方式定期(例如，以60Hz的每个周期)从驱动器IC 3重写像素4的数据。S卩，过去的系统以与垂直同步信号Vsyn。同步的方式重写像素数据。由此，当要重写的显示数据从外部控制器40输入至驱动器IC 3时，与外部控制器40侧产生的垂直同步信号Vsyn。同时地输入一个屏幕的显示数据。可替代地，垂直同步信号Vsyn。在驱动器IC 3侧产生并被发送至外部控制器40侧，并且在下一垂直同步信号Vsyn。到达之前的时段期间，夕卜部控制器40侧输入一个屏幕的显示数据。对此的原因是重写像素数据的时序与将来自外部控制器40的显示数据写入至缓冲存储器32的时序之间的时序关系。即，当仅将显示数据以驱动器IC 3侧的时序写入至像素4时，前一时序和后一时序可能彼此重叠，或者可能出现后一时序在前一时序的前面的状态。
后一时序在前一时序的前面的状态由于下列原因而出现。如根据外部控制器40 和驱动器IC 3之间的数据传输与垂直同步信号Vsyne同步的事实所理解的，外部控制器40 和驱动器IC 3之间的通信速度快于TFT电路部分2和驱动器IC 3之间的通信速度。当后一时序在前一时序的前面时，显示切换平移一帧，从而可能出现诸如长条之类的显示缺陷。由此，过去的系统需要从外部输入的显示数据与垂直同步信号Vsyn。同步。因此需要预先在外面生成从现在起新近显示的一个屏幕的显示数据，并且将显示数据传输至驱动器IC 3。然而在实践中，例如当频繁地存在重写部分显示屏幕的期望时，与垂直同步信号 Vsync同步地传输一个屏幕的显示数据是低效的。据此，根据本公开的MIP系统的液晶显示器件10配置为响应于重写像素数据的请求(该请求从客户侧(即，外部控制器40侧)接收到)以任意时序进行重写处理，而不是
与垂直同步信号Vsyn。同步地重写像素数据。确切地，首先，从客户(外部控制器40)侧接收到的显示数据是属于要进行重写的区域的像素4的数据，而不是一个屏幕的数据。局部显示数据临时地存储在缓冲存储器32 中。由于缓冲存储器32中保持的显示数据不是一个屏幕的显示数据，因此缓冲存储器32 不一定需要是帧存储器(即，能够存储一个屏幕的显示数据的存储器)。与指示重写的指令一起按时间顺序将要进行重写的区域的局部显示数据从外部控制器40发送至驱动器IC 3。例如，首先将显示数据从外部控制器40发送至驱动器IC 3， 并且在经过某个时间后发送指示重写的指令(屏幕刷新命令)。从外部控制器40接收屏幕刷新命令，驱动器IC 3基于缓冲存储器32中存储的显示数据进行重写像素数据的处理，而不干涉驱动器IC 3和外部控制器40之间数据传输中的垂直同步信号Vsyn。。下面参照图6的流程图描述驱动器IC 3中局部重写像素数据的处理的具体处理过程。此重写处理基本上是驱动器IC 3的处理。将数据和指令按时间顺序从外部控制器 40输入至驱动器IC 3。首先接收要重写的显示数据(步骤Sll)，驱动器IC 3将显示数据写入缓冲存储器32以将显示数据临时保持在缓冲存储器32中(步骤Si》。接下来，当接收指示重写的指令时(步骤Si； )驱动器IC 3将指令供给重写确定电路33。重写确定电路33确定(解释)该指令(步骤S14)。然后，将关于重写区域的XY开始地址和XY结束地址的信息(该信息包括在该指令中)存储在面积存储器34中(步骤SK)。另外，将该指令中包括的作为数据重写命令的屏幕刷新命令存储在寄存器35中(步骤S16)。接下来，当将屏幕刷新命令存储在寄存器35中时，控制部分36接收屏幕刷新命令并且开始重写数据的时序控制(步骤S17)。确切地，控制部分36基于面积存储器34中存储的关于XY开始地址和XY结束地址的相应各条信息，对时序发生器(Tg)进行时序控制。顺便提及，在缓冲存储器32是帧存储器的情况下，当将数据临时存储在缓冲存储器32中时，基于关于XY开始地址和XY结束地址的相应各条信息在控制部分36的控制下控制数据存储区域就足够了。接下来，在控制部分36的控制下，缓冲存储器32中存储的数据被读取并输出至 TFT电路部分2，并且驱动信号被输出至垂直驱动部分2 和2 和水平驱动部分23 (步骤 S18)。然后，在垂直驱动部分2 和2 和水平驱动部分23的驱动下，以像素行为单位重写像素数据。确切地，垂直驱动部分22k和2 例如依次选择属于由关于XY开始地址和XY结束地址的相应各条信息指定的区域(窗口)的像素行(线)。同时，与垂直驱动部分2 和 22b对于像素行的选择同步地，水平驱动部分23将经由输出电路37从缓冲存储器32提供的显示数据写入至所选行中的每个像素4。上述一系列处理使得能够在从客户侧接收到重写请求时以重写请求的时序进行重写处理，而不是与垂直同步信号vsyn。同步地重写像素数据的处理。从而可以在不与垂直同步信号Vsyne同步的情况下将外部输入的显示数据局部地输入至驱动器IC 3，而不是一个屏幕的显示数据，并且可以以任意时序进行重写像素数据的处理。当不需要与垂直同步信号Vsyne同步时，无需生成要在外部生成数据时通过高速处理在垂直同步信号vsyn。的时段内重写的显示数据，或者无需通过使用一个屏幕的帧存储器作为缓冲存储器32来传输数据。可以产生要重写的显示数据并以任意时序将显示数据传输至驱动器IC 3，并且在屏幕刷新指令后立即重写像素数据。结果，例如，当一个显示屏幕中重写的各区域彼此重叠时，或者当重写多个窗口时，可以避免例如片刻看到每个区域的重写以及显示闪烁(闪动)的现象。从根据上面的像素数据重写处理中的操作的描述清楚的，通过一部分显示屏幕作为窗口(矩形区域)以像素行为单位(而不是以屏幕为单位)重写显示屏幕。由于垂直驱动器221a和221b是译码器配置，因此显示屏幕可以局部地被重写，并且由此能够任意地选择像素阵列部分21的每个像素行(线)。水平驱动器231也可以是译码器配置，从而以像素为单位局部地重写显示屏幕。顺便提及，在像素数据重写处理的以上示例中，确定输入指令，将指令中包括的写入命令(例如，屏幕刷新命令)存储在寄存器35中，并且控制部分36接收写入命令并且进行重写像素数据的处理。然而，这仅是示例。在另一配置的示例中，例如，控制部分36可以配置为在不干涉重写确定电路33和寄存器35的情况下，从外部控制器40直接接收写入命令。这种配置的采用消除了对于重写确定电路33和寄存器35的需要，因此可以简化驱动器IC 3的电路配置。即，重写确定电路33和寄存器35不是驱动器IC 3的必不可少的组成需要。另外，在以上示例中，通过假设反射型液晶显示器件描述了像素数据重写处理。然而，重写处理也可与反射型液晶显示器件的情况下相同的方式应用于透射型液晶显示器件和半透射(transflective)型液晶显示器件。[1-4.面积比灰度级方法]根据本实施例的液晶显示器件10采用面积比灰度级方法实现像素存储器多比特色彩化处理。确切地，根据本实施例的液晶显示器件10使用将作为像素4的显示区域的像素电极分割为在面积方面加权的多个子像素电极的面积比灰度级方法。然后，将根据锁存器M保持的电位所选择的像素电位施加至在面积方面加权的子像素电极，并且通过加权面积的组合进行灰度等级显示。在此情况下，由于液晶显示器件10是反射型液晶显示器件，因此在面积方面加权的子像素电极对应于反射器。顺便提及，透射型液晶显示器件、在面积方面加权的子像素电极对应于透射窗口。下面具体描述面积比灰度级方法。面积比灰度级方法是通过以2^21,^ . . . ,2^1 的面积比加权的N个子像素电极表示2N个灰度等级的灰度等级表示方式。例如为了矫正由于TFT特性的变化所引起的画质的不均勻性的目的，采用面积比灰度级方法。假设根据本实施例的液晶显示器件10采用通过将2 1权重分配给作为像素电极的反射电极的面积(像素面积)而用2个比特表示四个灰度等级的面积比灰度级方法。将2 1权重分配给像素面积的典型结构是这样的结构在该结构中，将像素4的像素电极划分到具有面积1的子像素电极41和具有子像素电极41的面积两倍的面积(面积2)的子像素电极42，如图7A中所示。然而，图7A的结构在灰度等级表示方面不是期望的，这是由于每个灰度等级的重心与一个像素的重心不相同(不一致)。作为使得每个灰度等级的重心与一个像素的重心相同的结构，存在这样的结构 具有面积2的子像素电极44的中心部分以矩阵的形状被切掉，并且具有面积1的子像素电极43被布置在切掉的矩阵区域的中心部分，如图7B中所示。然而，在图7B的结构的情况下，子像素电极44的耦合部分44a和44b (该耦合部分位于子像素电极43的两侧)具有窄的宽度，从而整体上的子像素电极44具有减小的反射区域，并且耦合部分44a和44B周围的液晶对准是困难的。如上所述，当要以面积比灰度级设置其中液晶分子在没有电场时基本上与衬底正交的VA(Vertical Aligned，垂直对准)模式时，将电压施加给液晶分子的方式依据电极的形状、尺寸等改变，由此难以以非常好的方式对准液晶。另外，由于反射电极之间的面积比不一定是反射率比，因此灰度等级设计是困难的。反射由反射电极的面积、液晶对准等确定。在图7A的结构的情况下，即使当电极之间的面积比是1 2时，电极的周长之间的长度比也不是1 2。由此，反射电极之间的面积比不一定是反射率比。根据这种观点，当在面积比灰度级方法中考虑反射面积的有效使用和灰度等级表示量时，期望像素电极是被分割为具有相同面积(尺寸)的三个子像素电极46、46a*46b 的三部分分割像素，如图7C中所示。在此三部分分割像素的情况下，将在中间夹着子像素电极45的两个上下子像素电极46a和4 形成为一组，并且同步地驱动形成组的两个子像素电极46a和46b。从而向中间的子像素电极45和子像素电极46a和4 之间的像素面积分配2 1权重。另外，可以使得每个灰度等级的重心与一个像素的重心相同。然而，当要使得三个子像素电极46、464和4 中的每一个与驱动电路电接触时，相比于图7A和7B的结构，金属布线的接触数目增大，由此增大了像素的尺寸并且变为妨碍实现更高清晰度的因素。尤其是，如从图5中清楚地，在每个像素4中具有存储器的MIP像素配置的情况下，诸如晶体管之类的许多电路组成元件和接触部分出现在一个像素4内，并且在布局面积方面没有许多空间。由此，一个接触部分极大地影响像素的尺寸。为了减小接触的数目，形成通过夹着一个子像素电极45而使得彼此远离的两个子像素电极464和4 彼此电耦合(连接)的像素结构就足够了。然后，如图8中所示，驱动电路47a的这个组驱动一个子像素电极45，而驱动电路47b的这另一个组同步地驱动两个其它的子像素电极46a*46b。在此情况下，驱动电路47A和47B对应于图5中所示的像素电路。由此，为了在使用面积比灰度级方法使得每个灰度等级的重心与一个像素的重心相同的像素结构的情况下减小接触数目，采用将彼此远离的两个子像素电极46a和4 彼此电耦合的像素结构。将两个子像素电极46a和4 彼此电耦合的方法包括下列两种方法。
一种方法经由在平坦化膜中形成的接触部分，通过在平坦化膜下形成的布线将平坦化膜上的两个子像素电极46a和4 彼此连接。另一种方法在同一平面上将平坦化膜上的两个子像素电极46a和4 彼此电连接。
为了更加可靠地通过平坦化膜获得平坦化的作用和效果，平坦化膜的膜厚度需要增大至某种程度。由此，为了在平坦化膜中形成包括接触孔的接触部分，需要形成某种尺寸的接触基底。因此，当采用前一方法时，需要形成某一尺寸的接触基底，由此增大了像素的尺寸并且变为妨碍实现更高清晰度的因素。
另一方面，当采用后一方法时，两个子像素电极46a和4 需要通过ITOandium Tin Oxide，氧化铟锡)或者另一导体而彼此连接，从而减小了有效的显示面积(反射型液晶显示器件中的反射面积)。进一步，在VA模式的情况下，对准控制是困难的，并且由于反射电极之间的面积比不一定是反射率比，因此灰度等级设计是困难的。
[1-5.根据实施例的像素结构]
据此，在本实施例中，在将采用面积比灰度级方法的像素14形成为三部分分割像素结构时，例如，采用以下的像素结构。
通常，在形成电路部分(即，图2中所示的TFT电路部分2)的衬底上形成用于平坦化的平坦化膜。本实施例中的平坦化膜具有通过依次层压第一平坦化膜和第二平坦化膜所形成的双层结构。进一步，在双层结构的各平坦化膜(即，第一和第二平坦化膜)之间形成金属布线。然后，将第二平坦化膜上提供的彼此分离的两个电极(子像素电极464和46b) 通过金属布线彼此电连接。
在上述构成的像素结构中，平坦化膜具有双层结构，从而相比于单层结构的平坦化膜的膜厚度，第一和第二平坦化膜中每一个的膜厚度能够得到降低。第二平坦化膜上提供的彼此分离的两个电极(子像素电极46a*46b)经由第二平坦化膜通过第一和第二平坦化膜之间的金属布线而彼此电连接。
此时，由于第二平坦化膜具有小的膜厚度，因此相比于在单层结构的平坦化膜中形成接触部分的情况，可以使得在第二平坦化膜中形成用于电连接的接触部分的接触基底更小。从而，即使当采用在双层结构的各平坦化膜之间形成金属布线并且经由第二平坦化膜通过金属布线将两个电极彼此电连接的结构的时候，相比于在单层结构的平坦化膜中形成接触部分的情况，也可以减小像素的尺寸。
由此，所讨论的像素结构可以提供不会妨碍实现显示器件的更高清晰度的像素结构。另外，在双层结构的两个平坦化膜之间提供用于将两个电极(子像素电极46a*46b) 彼此电连接的金属布线，因此不同于在与两个电极相同的平面上提供金属布线的情况，不会减小反射型液晶显示器件中的有效显示面积(反射面积)。
将针对不会妨碍显示器件的更高清晰度的实现的、采用了面积比灰度级方法的根据实施例(即，例如三部分分割像素的像素结构的具体示例)的像素结构进行下面的描述。
(第一示例)
图9A和9B是辅助说明采用面积比灰度级方法的三部分分割像素的根据第一示例的像素结构的图。图9A是三个子像素电极的平面视图。图9B是从箭头的方向沿着图9A的线X-X，取得的剖面视图。在图9A和9B中，用相同的附图标记标识与图7A 7C和图8 的那些部分等同的部分。TFT电路部分2的衬底和衬底上形成的TFT电路未示出在图9A和 9B中。
在图9A和9B中，通过将整体上用于衬底(未示出)的平坦化的第一平坦化膜51 和第二平坦化膜52层压在形成了 TFT电路的衬底上，将平坦化膜形成至双层结构。由此平坦化膜具有双层结构，因此相比于单层结构的平坦化膜的膜厚度，第一和第二平坦化膜51 和52的每一个的膜厚度可以得到降低。
在双层结构的各平坦化膜(即，第一和第二平坦化膜51和52)之间通过 ITOdndium Tin Oxide)或另一导电材料形成金属布线53。可以将铝(Al)、银(Ag)、· (Mo) 等用作另一导电材料。
在此情况下，对于可用于金属布线53的各种布线材料，可使用可以与具有高反射率的银处于欧姆接触的ΙΤ0。然而，根据用作像素电极等的各种金属，可以选择ITO以外的^^ I^l O
然后，在第二平坦化膜52上，通过诸如银(Ag)、铝(Al)之类的电极材料形成三个子像素电极46、464和4 作为反射电极。在此情况下，三个子像素电极46、464和4 每一个均具有相同的尺寸(反射面积)。将在中间夹着子像素电极45的两个上下子像素电极 46a和4 形成为一组，并且同步地驱动形成组的两个子像素电极46a和46b。从而通过中间的子像素电极45和子像素电极46a和4 向像素面积分配2 1权重。
第一平坦化膜51具有在第一平坦化膜51中形成的包括接触孔5 的接触部分55。 接触部分55形成在相对于子像素电极46a的中心位置偏移的位置上。
金属布线53的布线材料在接触孔5 中形成导电层，从而连同接触孔5 —起形成接触部分55。金属布线53经由接触部分55电连接至TFT电路部分2 (或者确切地，图8 中所示的驱动电路47b)。
第二平坦化膜52具有接触部分56和57，所述接触部分56和57分别包括在第二平坦化膜52上例如与子像素电极46a和4 的中心位置对应的部分中形成的接触孔56a和 57a。在此情况下，由于将接触部分56和57布置为相对于第一平坦化膜51的接触部分55 偏移并且第二平坦化膜52的膜厚度小于单层结构的平坦化膜的膜厚度，因此，相比于单层结构的平坦化膜中形成的接触孔的直径，可以使得接触孔564和57a的直径更小。
子像素电极46a和4 的电极材料在接触孔56a和57A中形成导电层，从而连同接触孔56a和57a —起形成接触部分56和57。子像素电极46A和4 经由接触部分56和57 电连接至金属布线53。
在双层结构的第一和第二平坦化膜51和52中，在对应于子像素电极46a的中心位置的部分中形成子像素电极46A侧的中心部分56，而在相对于子像素电极46A的中心位置偏移的位置形成第一平坦化膜51侧的接触部分55。即，将作为下层的第一平坦化膜51中的接触部分阳和作为上层的第二平坦化膜52中的接触部分56布置在以平面图观看时的不同位置上。
这意味着插入在接触部分55和接触部分56之间的金属布线53允许与第二平坦化膜52侧的接触部分56的位置无关地布置第一平坦化膜51侧的接触部分55。从而，关于子像素电极46a和4 的连接至接触部分55的电路部分(或者确切地，图8中所示的驱动电路47b)的布局的自由度增大。这对于子像素电极45侧的接触部分59和接触部分60之间的关系也是如此。
在根据上述构成的第一示例的像素结构中，子像素电极464和4 经由接触部分56 和57通过金属布线53彼此电连接，并且这些子像素电极46a和4 经由接触部分55电连接至驱动电路47b。
已经针对子像素电极464和4 进行了以上的描述。子像素电极45侧如下。如图 9A中所示，图8中所示的子像素电极45和驱动电路47a经由在第一和第二平坦化膜51和 52中形成的接触部分59和60，通过双层结构的平坦化膜51和52之间形成的金属布线而彼此电连接。
如上所述，根据基于第一实施例的像素结构，平坦化膜具有双层结构，藉此相比于单层结构的平坦化膜膜厚度，第一和第二平坦化膜51和52中每一个的膜厚度可以得到降低。第二平坦化膜52上的两个子像素电极46a和4 可以通过平坦化膜51和52之间的金属布线53而彼此电连接。
子像素电极464和4 也可以如图9C中所示那样与多于两条布线连接。在这种布局中，两个子像素电极46a和4 以两种方式电连接，其被布置在接触部分59和60的两侧。 这种布局可以减小由于金属布线53的断裂(其可能例如由在平坦化膜51或52的处理或应变(strain)期间混合的不纯灰尘所导致)所引起的像素的缺陷。这意味着即使布线的一侧断裂，子像素电极46a和4 也仍然可以通过布线53的另一侧而彼此处于电接触。
在此情况下，由于接触部分56和57布置为相对于第一平坦化膜51中的接触部分 55偏移，因此接触部分的膜厚度可以得到降低。由此，在通过金属布线53建立电连接时，在第二平坦化膜52中形成接触部分56和57时的接触孔56a和57A的直径可以得到降低。从而，接触部分56和57的接触基底可以在尺寸上得到降低，因此像素的尺寸未增大。
在根据第一示例的像素结构中，将一个像素4的像素电极分割为相同尺寸的三个子像素电极46、4~和46B，按组同步地驱动两个上下子像素电极46A*46B，并且将2 1权重分配给像素面积，藉此用两个比特表示四个灰度等级。在采用面积比灰度级方法的三个部分分割像素的像素结构中，各个高阶和低阶比特的重心的位置(即，通过子像素电极46a 和4 的显示的重心的位置和通过子像素电极45的显示的重心的位置)是相同的(彼此一致)。
当各个比特的重心的位置由此在采用面积比灰度级方法的像素结构中相同时，相比于各个比特的重心的位置不相同的像素结构的情况，可以实现极好的灰度等级显示。尽管在这种情况下以三个部分分割像素的像素结构作为示例进行了描述，然而这不限于三个部分分割像素的像素结构。即，即使在被分割为四个或更多个部分的像素的结构中，当各个比特的重心的位置相同时，也可以实现更好的灰度等级显示。
(第二实施例)
如上面同样描述的，当要以面积比灰度级设置VA (Vertical Aligned，垂直对准) 模式时，将电压施加给液晶分子的方式依据电极的形状、尺寸等改变，由此难以以非常好的方式对准液晶。另外，由于子像素电极(反射电极)之间的面积比不一定是反射率比，因此灰度等级设计是困难的。鉴于这些要点进行要在下面描述的根据第二实施例的像素结构。
图IOA和IOB是辅助说明采用面积比灰度级方法的三个部分分割像素的根据第二示例的像素结构的图。在图IOA和IOB中，用相同的附图标记标识与图9A和9B的那些部分对应的部分。图IOA是三个子像素电极的平面视图。图IOB是从箭头的方向沿着图IOA 的线Y-Y’取得的剖面视图。
在用于将两个子像素电极46a和4 彼此电连接的构成的方面，根据第二示例的像素结构与根据第一示例的像素结构基本上相同。即，根据第二示例的像素结构具有这样的构成在该构成中，平坦化膜具有双层结构，在双层结构的第一和第二平坦化膜51和52之间形成金属布线53，并且第二平坦化膜52上的两个子像素电极4 和4 通过金属布线53 彼此电连接。
除了这种构成之外，根据第二示例的像素结构还具有用于控制垂直对准的对准因子 61、62 和 63。对准因子 61、62 和 63 是被称为 VAP(Vertical Alignment Protrusion) 的一种对准控制部分。对准因子61、62和63用于限定在施加电场时液晶分子下降的方向 (即，触发某一个方向上液晶分子的下降)。
将对准因子61,62和63 (即，VAP 61,62和63)提供在中间的子像素电极45和两个子像素电极46a和4 的各自中心部分中。第二平坦化膜52在与中间的子像素电极45 的中心位置对应的部分中具有接触部分60，并且在与两个子像素电极46a和4 的各自中心位置对应的部分中具有接触部分56和57。
BP, VAP 61、62和63的各自安置位置与接触部分60、56和57的各自安置位置一致。换言之，在根据第二实施例的像素结构中，将第二平坦化膜52中提供的接触部分60、56 和57用作(兼任)VAP 61,62和63。
如上所述，在通过面积比灰度级采用VA模式时，在中间的子像素电极45和夹着中间的子像素电极45的两个子像素电极46a和4 的各自中心部分中，根据第二实施例的像素结构具有VAP 61、62和63。这种构成的采用除了提供根据第一实施例的像素结构的作用和效果之外，还提供了下列作用和效果。
由于三个分割的子像素电极46、464和4 具有相同的电极形状并且子像素电极 46、464和4 中的每一个具有统一的电场分布，因此VAP 61、62和63可以在没有施加电场时用于触发某个方向上液晶分子的下降。结果，可以实现极好的液晶分子对准。另外，由于接触部分60、56和57兼任VAP 61、62和63，因此不需要单独地提供VAP 61、62和63。
然而，VAP 61、62和63不限于将接触部分60、56和57兼任VAP 61、62和63的构成。VAP 61、62和63可以具有另一构成，诸如在金属布线53和金属布线58中形成孔并且将孔用作VAP 61、62和63的构成。进一步，可以提供凸起部分以形成VAP 61、62和63。在任一情况下，VAP 61、62和63期望地位于三个子像素电极46、46A和4 的各自中心部分。
在第二实施例中，如第一实施例中所述那样，子像素电极464和4 也可以如图IOC 中所示那样与多于两条布线连接。
通过以将其像素包括存储器(MIP像素)的像素结构应用于液晶显示器件的情况作为示例，已经描述了根据以上实施例的像素结构。然而，像素结构不限于应用的此示例。 即，像素可以或可以不具有MIP像素结构。然而，在MIP像素结构的情况下，诸如晶体管之类的许多电路组成元件和接触部分出现在一个像素内，并且电路密度是大的，从而在布局面积方面没有许多空间。由此，根据实现更高清晰度的观点，根据该实施例的像素结构不会增加接触的数目和布线的条数，由此通过应用于MIP像素结构的显示器件能够完美地发挥像素结构的作用和效果。
另外，关于使得平坦化膜具有双层结构、在双层结构的两个平坦化膜之间形成金属布线、以及通过金属布线将作为上层的平坦化膜上布置的两个电极彼此电连接的技术事项，本技术应用于的液晶显示器件可以或者可以不具有采用面积比灰度级方法的像素结构。即，本技术一般可应用于采用将平坦化膜上布置的两个电极彼此电连接的构成的液晶显示器件。
[1-6.镜面反射]
在反射型液晶显示器件(或优选地，使用前方散射膜(调光膜)的反射型液晶显示器件)中，对于作为反射器(反射电极)的子像素电极46、46A和46B，镜面反射是理想的。然而，在普通的液晶显示器件中，在作为驱动电路形成的布线(即，尤其是图2中的TFT 电路部分2的像素阵列部分21的布线)的凸起和凹入上形成平坦化膜，并且在平坦化膜上形成反射电极。
由此，反射率比和对比度由于诸如以下之类的散射因素而恶化
·由于电路布线的凸起和凹入所引起的残余表面粗糙，
·直接在反射电极下面布线所引起的凸起和凹入，以及
·与像素电极以及像素电极周围的锥形区域的部分接触。
另外，在应用面积比灰度级时，为了没有限制地安置子像素，所有的像素都需要用于将电源选择性地供给像素电极的开关元件SW，如图11中所示。可以将晶体管(例如，薄膜晶体管(TFT))用作开关元件SW。对于每个像素4，像素阵列部分21的电路密度增大了与开关元件SW的数目的增大对应的量。
[1-7.根据实施例的像素阵列衬底结构]
据此，在本实施例中，在反射型液晶显示器件中应用面积比灰度级时，像素阵列衬底(TFT阵列衬底)结构如下。
首先，为了像素阵列衬底结构的平坦化目的而在形成了电路部分(S卩，TFT电路部分2)的衬底上形成的平坦化膜具有通过依次层压第一平坦化膜51和第二平坦化膜52 (对应于图9中的平坦化膜51和52)所形成的双层结构。另外，在双层结构的第一和第二平坦化膜之间形成中继布线。这种中继布线将第一平坦化膜中形成的并且连接至TFT电路部分 2的第一接触部分电连接至第二平坦化膜中的第二接触部分，所述第二接触部分形成在以平面图观看时与所述第一接触部分的布置不同的位置上。
在上述构成的像素阵列衬底结构中，衬底上形成的平坦化膜具有双层结构，从而相比于单层结构的平坦化膜的情况，能够更加可靠地将电路的布线的凸起和凹入所引起的表面粗糙平坦化。另外，即使在第一接触部分连接至的TFT电路部分2的电路密度增大的时候，第一接触部分和第二接触部分之间中继布线的插入也防止了第二接触部分的安置位置由于TFT电路部分2的电路图案而受到限制。换言之，可以自由地布置第二平坦化膜中形成的第二接触部分。
由此，由于可以更加可靠地将电路的布线的凸起和凹入所引起的表面粗糙平坦化，并且可以自由地布置第二平坦化膜中形成的第二接触部分以使得不影响画质，因此可以提供高显示质量的反射型液晶显示器件。下面参照附图具体描述根据实施例的像素阵列衬底结构的示例。
(衬底结构)
图12是表示根据实施例的像素阵列衬底结构的具体示例的原理部分的剖面视图。
在图12中，将包括晶体管72的电路部分形成在透明衬底(基底材料)71的表面上。例如将玻璃衬底用作透明衬底71。例如将TFTCThin Film Transistor，薄膜晶体管) 用作晶体管72。即，包括晶体管72的电路部分对应于图1和图2中的TFT电路部分2。以阵列形式在透明衬底71上提供大量的像素区域，并且晶体管72形成为对应于各个像素4。
这种情况下图示的晶体管72用作开关元件，用于控制将电源供给针对每个像素4 提供的像素电极。即，晶体管72对应于图11中的开关元件SW。尽管未在图12中示出，然而在透明衬底71上形成的TFT电路部分2中，也包括构成具有图5中所示存储器功能的像素电路(驱动电路)的晶体管等。
晶体管(TFT)72具有这样的配置，该配置具有形成在透明衬底71上的栅极电极 721并且具有构成形成在栅极电极721上的有源层的半导体层722的配置。半导体层722 的中心部分形成沟道区，并且半导体层722的两端形成源极/漏极区。半导体层722两端的源极/漏极区经由绝缘膜73电连接至由导电材料(如，Al(铝)、Ti(钛)等)形成的源极/漏极电极723和724。
由于包括源极/漏极电极723和724的金属布线的存在，形成了包括晶体管72的 TFT电路部分2的透明衬底71的上面具有凸起和凹入。为了将凸起和凹入平坦化，将第一平坦化膜74形成为覆盖包括晶体管72的TFT电路部分2。第一平坦化膜74对应于图9中的第一平坦化膜51。接触孔7 形成在第一平坦化膜74中。
通过形成诸如ITO之类的薄导电膜并且利用光刻等将薄导电膜制成期望的电路图案，在第一平坦化膜74上形成中继布线76。形成中继布线76的ITO也被形成在第一平坦化膜74中形成的接触孔75a的内壁上，从而形成用于将中继布线76和晶体管72彼此电连接的第一接触部分75。
第二平坦化膜77在第一平坦化膜74上形成为覆盖中继布线76作为电路图案。第二平坦化膜77对应于图9中的第二平坦化膜52。接触孔7 形成在第二平坦化膜77中。 该接触孔7 布置在以平面图观看时与第一平坦化膜74中形成的接触孔7 的位置不同的位置上。
通过形成具有高反射率(如Ag(银)、A1 (铝)等)的薄导电膜并且利用光刻等将薄导电膜制成期望的像素电极图案，将像素电极79作为反射电极形成在第二平坦化膜77 上。像素电极79对应于图9中的子像素电极45和子像素电极46a和46B。
例如形成像素电极79的Ag也被形成在第二平坦化膜77中形成的接触孔7 的内壁上，从而形成用于将中继布线76和像素电极79彼此电连接的第二接触部分78。由于将接触孔7 布置在以平面图观看时与接触孔7 的位置不同的位置上，因此当然，也将第二接触部分78布置在以平面图观看时与第一接触部分75的位置不同的位置上。
第二平坦化膜77中形成的第二接触部分78是散射反射区域(即，光学无效区域)，由此影响画质。因此在改善液晶显示器件的显示质量时，第二接触部分78的尺寸和布局位置是重要的。
如上所述，在根据本实施例的像素阵列衬底结构中，为了平坦化衬底表面的目的而在透明衬底71上形成的平坦化膜具有通过依次层压第一平坦化膜74和第二平坦化膜77 所形成的双层结构。相比于单层结构的平坦化膜的情况下，双层结构可以更加可靠地将由于布线的凸起和凹入所引起的电路粗糙(即，表面粗糙)平坦化，并且可以通过第二平坦化膜77将中继布线76的水平差异平坦化。
这种情况下更加能够平坦化衬底表面意味着可以将具有高度平坦的像素电极79 形成为反射电极。由于可以形成具有高度平坦的像素电极79，因此相比于使用单层结构的平坦化膜的过去的结构，反射型液晶显示器件可以提供高反射率和高对比度。
图13A和1 是在具有包括存储器的像素结构的TFT衬底上形成平坦化膜并且在平坦化膜上形成像素电极之后，双层结构的平坦化膜的情况(图13A)和单层结构的平坦化膜的情况(图13B)之间关于衬底表面粗糙的比较的图。在此情况下，没有形成接触孔用于平坦化效果的比较的目的，而是示出了通过以原子力显微镜(AFM，atomic force microscope)测量表面粗糙所获得的测量结果。
在图13A和13B中，Ra表示变化(各表面的表面粗糙)，I^pv表示最大的高度差异 (峰到谷的高度差)。如图13A中所示，当平坦化膜将具有双层结构时，衬底表面看上去是镜像面。另一方面，如图13B中所示，当平坦化膜具有单层结构时，衬底的表面是粗糙的表面。
另外，由于第一接触部分75和第二接触部分78布置在不同的位置，并且第一接触部分75和第二接触部分78之间的连接通过中继布线76而建立，因此依据接触部分75和78 的布局位置使中继布线76按路线行进不会带来TFT电路部分2的复杂化。另一方面，在平坦化膜使用单层结构的过去结构的情况下，由于相关的布线是TFT电路部分2的布线，因此依据与像素电极连接的接触部分的布局位置使布线在平坦化膜下行进带来TFT电路部分2 的复杂化。
另外，即使在TFT电路部分2的电路密度增大时，将第一接触部分75和第二接触部分78彼此电连接的中继布线76也防止了第二接触部分78的布局位置由于TFT电路部分2的电路图案而受到限制。换言之，在第二平坦化膜77中形成的并且对画质产生影响的第二接触部分78可以自由地加以布置而使得减小了对于画质的影响。即，可以任意地相对于第一接触部分75的安置位置来设置第二接触部分78的安置位置。
进一步，由于平坦化膜具有双层结构，因此相比于单层结构的平坦化膜的膜厚度， 第一和第二平坦化膜74和77中每一个的膜厚度可以降低。从而，第一和第二平坦化膜74 和77中形成的接触孔7 和7 的直径可以得到降低。由于尤其是第二平坦化膜77中形成的接触孔7 的直径可以降低，因此可以使对于画质的影响最小化，并且与中继布线76 的作用和效果耦合，一个或多个小尺寸的接触部分可被自由地布置在第二平坦化膜77中。
由此，根据基于本实施例的像素阵列衬底结构，可以更加可靠地将电路的布线的凸起和凹入所引起的表面粗糙平坦化，并且可以以小尺寸并且以使得不影响画质的这种形式自由地布置第二平坦化膜77中形成的第二接触部分78。结果，根据基于本实施例的像素阵列衬底结构，可以提供高显示质量的反射型液晶显示器件。
(制造方法)
接下来参照图14的流程图描述用于制造根据本实施例的像素阵列衬底结构的方法。
首先，将包括晶体管(TFT) 72的TFT电路部分2形成在透明衬底(基底材料)71 上(步骤S21)。接下来，通过涂覆、曝光、显影和烘烤第一平坦化膜74的材料来形成第一平坦化膜74(步骤S22)。
图15A是示意性地示出形成第一层平坦化膜(第一平坦化膜)74的状态下的像素电路的平面图案的平面图案视图。图15B是沿着该平面图案视图(图15A)的线A-A’取得的剖面结构视图。
图15A的平面图案视图对应于这样的电路配置其将如图5中所示那样包括存储器的两个和47b)像素电路(驱动电路)用于三个子像素电极45、464和46B，如图8中所示。关于图5的电路配置，通过晶体管(或确切地，TFT)形成包括存储器的像素4的开关元件41 43和锁存器部分44。在此情况下，示出了通过单个导电型的MOS晶体管形成开关元件42和43的配置。
在第一层平坦化膜(第一平坦化膜)74中，在与图5的输出节点Nott对应的部分中形成接触部分。该接触部分对应于图9A和9B中的接触部分55和59。S卩，如从图15A的平面图案视图清楚的，具体地，在形成第一层平坦化膜(第一平坦化膜)74的状态下出现两个接触部分(55和59)。
作为下一处理，诸如ITO之类的薄导电膜形成在第一平坦化膜74上(步骤S23)， 然后通过光刻等被图案化为期望的电路图案，藉此形成中继布线76 (步骤S24)。接下来，通过涂覆、曝光、显影和烘烤第二平坦化膜77的材料，在第一平坦化膜74上形成第二平坦化膜77以使得覆盖中继布线76 (步骤S25)。
接下来，具有高反射率(如Ag/Al等)的薄导电膜被形成在第二平坦化膜77上 (步骤S26)，然后通过光刻等被图案化为期望的像素电极图案，藉此形成作为反射电极的像素电极79 (步骤S27)。通过上面一系列处理形成根据本实施例的像素阵列衬底结构。然后处理前进至单元(cell)处理。
图16A是示意性地示出形成像素电极79的状态下的像素电路的平面图案的平面图案视图。图16B是沿着该平面图案视图(图16A)的线B-B’取得的剖面结构视图。
如从图16A中清楚的，在形成像素电极79的状态下，出现共计三个接触部分(60、 56和57)，即处于子像素电极45的中心部分的一个接触部分、以及处于子像素电极46a和 46b的每个中心部分的一个接触部分。
(用于平坦化膜的材料)
接下来描述适用于双层结构的第一和第二平坦化膜74(51)和77 (52)的材料(或确切地，平坦化膜74和77的材料)。
已知具有高熔流(melt flow)特性的材料在通过单层结构的平坦化膜获得高度平坦时是非常有效的。然而，当使用具有高熔流特性的材料时，由于高温烘烤时的熔流，加宽了平坦化膜中形成的接触孔。接触孔的加宽区域是散射反射区域(即，光学无效区域)。熔流是指示处于溶液状态下的聚合体的流动性或可加工性的一种措施。
据此，第一平坦化膜74由对于第一层具有高熔流特性的材料形成，中继布线76形成在平坦化膜74上，然后第二平坦化膜77由与第一层对比对于第二层具有低熔流特性的材料形成。此时，在第二层中平坦化膜77的显影之后的烘烤工艺中，使得第二层中平坦化膜77的玻璃转变温度Tg高于烘烤温度T。
在此情况下，将玻璃转变温度Tg高于烘烤温度T (Tg > T)的材料看作具有低熔流特性的材料，而将玻璃转变温度Tg等于或低于烘烤温度T(Tg ^ T)的材料看作具有高熔流特性的材料。玻璃转变温度Tg是当温度改变时，热力学的微分量呈现出从晶体状值到液晶状值的或多或少的突然变化的温度。
在早先描述的制造工艺中的步骤S25的工艺(即，涂覆、曝光、显影和烘烤第二层中平坦化膜77的材料的工艺)中，该熔流特性成为问题。确切地，如图17A中所示，在第一层中平坦化膜74上施加的第二层中的平坦化膜77被曝光和显影，然后以烘烤温度T被烘烤。依据材料的熔流特性，在作为散射反射区域的光学无效区域的方面，出现很大差异。
确切地，当第二层中平坦化膜77的材料是具有低熔流特性的材料(即，其玻璃转变温度Tg高于烘烤温度T的材料(图17B))时，可以抑制由于高温烘烤所引起的平坦化膜 77中形成的接触孔(该接触孔对应于图12中的接触孔7 )的加宽。另一方面，当第二层中平坦化膜77的材料是具有高熔流特性的材料(即，其玻璃转变温度Tg等于或低于烘烤温度T的材料(图17C))时，由于高温烘烤时的熔流而加宽了接触孔。
图18A和18B示出当第二层中平坦化膜77的材料是具有低熔流特性的材料时的接触孔的状态。图18A示出由样品反射的光被放大和观察的落射照明(印i-illumination) 中的接触孔的表面显微镜图像。图18B示出接触孔的剖面。其示出使用具有低熔流特性的材料作为第二层中平坦化膜77的材料可以抑制由于高温烘烤所引起的接触孔的加宽，由此导致小的作为散射反射区域的光学无效区域。
图19A和19B示出当第二层中平坦化膜77的材料是具有高熔流特性的材料时的接触孔的状态。图19A示出落射照明中的接触孔的表面显微镜图像。图19B示出接触孔的剖面。其示出由于高温烘烤时的熔流，使用具有高熔流特性的材料作为第二层中平坦化膜 77的材料加宽了接触孔，由此相比于使用具有低熔流特性的材料的情况导致了更大的光学无效区域。
由此，使用玻璃转变温度Tg高于烘烤温度T的具有低熔流特性的材料作为第二层中平坦化膜77可以抑制由于高温烘烤而在平坦化膜77中形成的接触孔的加宽，因此可以减小接触孔的加宽区域。这减小了对于画质具有影响的作为散射反射区域的光学无效区域，由此极大地有助于显示器件的显示质量的改善。
已经通过以将像素阵列衬底结构应用于像素具有MIP像素结构的液晶显示器件的情况作为示例而描述了根据上述实施例的像素阵列衬底结构。然而，像素阵列衬底结构不限于此应用示例。即，像素可以或者可以不具有MIP像素结构。然而，将根据本实施例的像素阵列衬底结构应用于MIP像素结构的液晶显示器件可以提供下列独特的作用和效果。
在一个像素内，MIP像素结构具有诸如晶体管之类的许多电路组成元件和接触部分。由此，MIP像素结构具有高的电路密度，并且TFT阵列衬底上的布局结构是复杂的。当将根据本实施例的像素阵列衬底结构用于在这种TFT阵列衬底上形成作为反射电极的像素电极时，通过在第一层平坦化膜74上形成的中继布线76，可以在设计上自由地确定对画质具有影响的接触孔的布局。从而可以降低电路密度，并且可以使得设计专用于像素开关 (其对应于图11中的开关元件SW)和像素存储器的一侧。
<2.变型的示例〉
在前述实施例中，已经通过以将本技术应用于液晶显示器件的情况作为示例而进CN 102542982 A行了描述。然而，关于除了在子像素电极的每个中心部分提供VAPblignment factor，对准因子)的技术事项以外的技术事项，本技术不限于对于VA方式的液晶显示器件的应用，并且进一步不限于对于一般液晶显示器件的应用。即，本技术不仅可应用于一般的液晶显示器件，而且可应用于使用有机EL(电致发光)元件、无机EL元件、LED(发光二极管)元件、 半导体激光元件等作为像素的电光元件(发光元件)的一般显示器件。
此时，像素可以是或可以不是包括存储器的像素(MIP像素)。然而，在MIP像素结构的情况下，诸如晶体管之类的许多电路组成元件和接触部分出现在一个像素4内，并且在布局面积方面没有许多空间。由此，根据实现更高清晰度的观点，本技术不会增加接触的数目和布线的条数，由此通过应用于MIP像素结构的显示器件能够完美地发挥本技术的作用和效果。另外，在此情况下，本技术当然也可应用于将MIP与有机EL元件、无机EL元件、 LED元件和半导体激光元件等组合的显示器件。
另外，关于使得平坦化膜具有双层结构、在双层结构的两个平坦化膜之间形成金属布线、并且将作为上层的平坦化膜上布置的两个电极通过金属布线彼此电连接的技术事项，应用了本技术的显示器件可以或者可以不具有采用了面积比灰度级方法的像素结构。 即，本技术可应用于这样的一般显示器件其采用了将平坦化膜上布置的两个电极彼此电连接的组成。
进一步，在前述实施例中，已经通过以将本技术应用于反射型液晶显示器件的情况作为示例而进行了描述。然而，本技术不限于对于反射型液晶显示器件的应用。即，关于重写像素数据、像素结构和像素阵列衬底结构的各个技术事项，如反射型液晶显示器件的情况下那样，本技术类似地可应用于透射型液晶显示器件和半透射型液晶显示器件。然而， 关于像素阵列衬底结构的技术事项，由于本技术可以实现作为反射电极的子像素电极的更多镜面反射，因此当应用于反射型液晶显示器件时，本技术可以更加完美地发挥其作用和效果。
<3.电子装置〉
根据上述本技术实施例的显示器件可用作将向其输入的视频信号和在其之中产生的视频信号显示为图像或视频的所有领域中的电子装置的显示器件。例如，根据本技术实施例的显示器件可用作图20 22G中所示的各种电子装置的显示器件，如数码相机和摄像机的显示器件以及便携式终端设备(如，便携式电话、PDA (Personal Digital Assistant，个人数字助理)、电子书等)的显示器件。
根据本技术实施例的显示器件包括密封模块形式的显示器件。例如，通过将诸如透明玻璃之类的对向部分附于像素阵列部分所形成的显示模块对应于密封模块形式的显示器件。该透明对向部分可以配备有滤色器、保护膜等。顺便提及，显示模块可以配备有用于将信号等外部地输入或输出至像素阵列部分的电路部分、FPC(Flexible Printed Circuit，柔性印刷电路)等。
下面描述应用了本技术的电子装置的具体示例。
图20A和20B是应用了本技术的数码相机的外观的透视图。图20A是从前侧观看时的数码相机的透视图。图20B是从后侧观看时的数码相机的透视图。根据本应用示例的数码相机包括用于闪光的发光部分111、显示部分112、菜单开关113、快门按钮114等。使用根据本技术实施例的显示器件作为显示部分112来制造该数码相机
图21是是应用了本技术的摄像机的外观的透视图。根据本应用示例的摄像机包括主单元131、处于面向前面的一侧表面的用于拍摄被摄体的镜头132、画面拍摄时的开始 /停止开关133、显示部分134等。使用根据本技术实施例的显示器件作为显示部分134来制造该摄像机。
图22A、22B、22C、22D、22E、22F和22G是应用了本技术的便携式终端设备(例如， 便携式电话)的外部视图。图22A是处于打开状态的便携式电话的前视图。图22B是处于打开状态的便携式电话的侧视图。图22C是处于闭合状态的便携式电话的前视图。图22D 是处于闭合状态的便携式电话的左侧视图。图22E是处于闭合状态的便携式电话的右侧视图。图22F是处于闭合状态的便携式电话的俯视图。图22G是处于闭合状态的便携式电话的仰视图。根据本应用示例的摄像机包括上侧外壳141、下侧外壳142、耦接部分(在此情况下为折页部分)143、显示器144、子显示器145、画面灯146、摄像头147等。使用根据本技术实施例的显示器件作为显示器144和子显示器145来制造根据本应用示例的便携式电话。
上面以便携式电话作为便携式终端设备的示例。然而，如上所述，本技术可应用于诸如PDA、电子书之类的各种便携式终端设备的显示器件。当根据本技术实施例的显示器件是反射型液晶显示器件时，尤其是反射型液晶显示器件在内部不需要电源用于发光，因此当用作户外频繁使用的便携式终端设备的显示器件时，反射型液晶显示器件提供了能够极大地降低便携式终端设备的功耗的优点。这对于户外频繁使用的数码相机和摄像机也是如此。
本技术包含与2010年12月M日向日本专利局提交的日本优先权专利申请 JP 2010-287668以及2010年12月20日向日本专利局提交的日本优先权专利申请JP 2010-283487中公开的主题有关的主题，其全部内容通过引用的方式合并在此。
本领域的技术人员应当理解，依据设计要求和其它因素可出现各种修改、组合、部分组合和变更，只要其落在所附权利要求或其等同体的范围内即可。
权利要求
1.一种像素结构，包含第一平坦化膜和第二平坦化膜，其依次层压在形成电路部分的衬底上；以及金属布线，其用于将所述第二平坦化膜上布置为彼此分离的两个电极彼此电连接，所述金属布线形成在所述第一平坦化膜和所述第二平坦化膜之间。
2.如权利要求1所述的像素结构，其中，所述两个电极通过与另一个电极的面积组合，进行显示灰度等级的面积比灰度级。
3.如权利要求2所述的像素结构，其中，在面积比灰度级上，各个比特的重心的位置相同。
4.如权利要求2所述的像素结构，其中，所述两个电极通过与另一个电极的面积组合，进行2 1的面积比灰度级。
5.如权利要求4所述的像素结构，其中，所述两个电极和所述另一个电极的各自尺寸彼此相等。
6.如权利要求5所述的像素结构，其中，以所述另一个电极插入在所述两个电极之间的方式布置所述两个电极。
7.如权利要求5所述的像素结构，其中，所述像素结构采用在没有电场时使得液晶分子实质上与衬底正交的垂直对准模式，并且所述两个电极和所述另一个电极的各自中心部分具有用于控制垂直对准的对准因子。
8.如权利要求7所述的像素结构，其中，在与所述两个电极的中心位置对应的每个部分和与所述另一个电极的中心位置对应的部分中，所述第二平坦化膜具有接触部分。
9.如权利要求8所述的像素结构其中，所述接触部分用作所述对准因子。
10.如权利要求4所述的像素结构，其中，所述电路部分在每个像素中具有用于同时驱动所述两个电极的一个驱动电路和用于驱动所述另一个电极的另一个驱动电路。
11.如权利要求10所述的像素结构，其中，所述第一平坦化膜包括第一接触部分，其用于将所述一个驱动电路电连接至所述金属布线，并且所述第二平坦化膜包括第二接触部分，其用于将所述两个电极电连接至所述金属布线。
12.如权利要求11所述的像素结构，其中，所述第二接触部分布置在以平面图观看时与所述第一接触部分不同的位置上。
13.如权利要求12所述的像素结构，其中，所述第二接触部分布置在所述第二平坦化膜中对应于所述两个电极的中心位置的部分中。
14.如权利要求1所述的像素结构，其中，所述电路部分在每个像素中具有用于保持数据的存储器。
15.如权利要求1所述的像素结构，其中，金属布线包括在第一接触部分和第二接触部分之间连接的至少两条布线。
16.一种通过安排具有像素结构的像素所形成的显示器件，所述像素结构包含 第一平坦化膜和第二平坦化膜，其依次层压在形成电路部分的衬底上；以及金属布线，其用于将所述第二平坦化膜上布置为彼此分离的两个电极彼此电连接，所述金属布线形成在所述第一平坦化膜和所述第二平坦化膜之间。
17.一种具有显示器件的电子装置，所述显示器件通过安排具有像素结构的像素而形成，所述像素结构包含第一平坦化膜和第二平坦化膜，其依次层压在形成电路部分的衬底上；以及金属布线，其用于将所述第二平坦化膜上布置为彼此分离的两个电极彼此电连接，所述金属布线形成在所述第一平坦化膜和所述第二平坦化膜之间。
全文摘要
在此公开像素结构、显示器件和电子装置。所述像素结构包含第一平坦化膜和第二平坦化膜，其依次层压在形成电路部分的衬底上；以及金属布线，其用于将所述第二平坦化膜上布置为彼此分离的两个电极彼此电连接，所述金属布线形成在所述第一平坦化膜和所述第二平坦化膜之间。
文档编号G09G3/32GK102542982SQ201110424978
公开日2012年7月4日 申请日期2011年12月16日 优先权日2010年12月20日
发明者加边正章, 林宗治, 永泽耕一, 玉置昌哉, 福永容子 申请人:索尼公司
最新回复(0)