一种移位寄存器、栅极驱动电路及显示装置的制作方法
专利名称：一种移位寄存器、栅极驱动电路及显示装置的制作方法
技术领域：
本发明涉及显示领域，特别是一种移位寄存器、包括多级移位寄存器的栅极驱动电路及包括该栅极驱动电路的显示装置。
背景技术：
近年来显示技术发展很快，平板显示装置具有完全平面化、质量轻、厚度薄以及省电等特点，符合未来图像显示装置发展的趋势。目前主要的平板显示装置包括等离子显示板(Plasma Display Panel, PDP)、液晶显不器(Liquid Crystal Display, LCD)、场发射显不器(Field Emission Display,FED)、有机发光二极管(Organic Light-Emitting Diode,OELD)显示装置以及投影显示装置等，其中，IXD是发展最快、技术最成熟、应用面最广泛的平板显示装置。目前，多数IXD在面板外设置栅极驱动器与源极驱动器，用以产生栅极脉冲信号与数据信号，然而，这种方式的成本比较高，因而产生了其他替代方式，例如，在玻璃基 板上制作由移位寄存器所组成的栅极驱动电路。图I为现有技术中采用的移位寄存器级联的栅极驱动电路的示意图。参见图I所示，现有的栅极驱动电路包括多级移位寄存器，其中，中间级移位寄存器12包括第一开关单元121，与上级移位寄存器10进位信号输出端相连；一电容122，在所述第一开关单元121接收进位信号导通时，进行充电以提供一驱动控制电压至第二开关单元123 ；第二开关单元123，在所述驱动控制电压的控制下进行开关操作，从而控制时钟信号11向输出端进行输出，所述输出端用于给栅极线13提供栅极信号、给上级移位寄存器10提供反馈信号以及给下级移位寄存器14提供进位信号；第一下拉单元124，在下级移位寄存器14反馈信号的控制下进行开关操作，从而控制所述电容122接地进行放电；第二下拉单元125，在下级移位寄存器14反馈信号的控制下进行开关操作，从而控制所述输出端接地。这种栅极驱动电路中，每级移位寄存器只有一个输出端，不仅给栅极线以提供栅极信号，而且要给上级移位寄存器提供反馈信号，同时还要向下级移位寄存器发送进位信号。现有技术中所采用的移位寄存器级联方式会使输出端连接的负载比较大，因此，在输入端时接近方波的信号在输出端会出现一定的延迟和衰减，此外，控制输出端所用的晶体管的宽长比较大，处于几百至几千数量级别，工艺控制较难，会出现个别的晶体管特性容易变差，也会影响到输出信号的质量。这些不利因素的积累，会导致后续的移位寄存器不能够被正常触发，降低了栅极驱动电路稳定性和可靠性。
发明内容
本发明实施例提供一种移位寄存器、包括多级移位寄存器的栅极驱动电路及包括该栅极驱动电路的显示装置，用以使每级移位寄存器都能被正常触发，保证栅极驱动电路的稳定性和可靠性，从而保证显示装置的稳定性和可靠性。本发明实施例提供的一种移位寄存器包括一电容，与触发信号输出端相连，在触发信号控制下进行充电以提供一驱动控制电压至第二开关单元和第三开关单元；第二开关单元，在所述驱动控制电压的控制下进行开关操作，从而控制时钟信号从信号输出端输出；
第三开关单元，在所述驱动控制电压的控制下进行开关操作，从而控制时钟信号输出到下级移位寄存器，用以触发下级移位寄存器；下拉单元，在反馈信号的控制下进行开关操作，从而控制所述电容接地进行放电以及控制所述第二开关单元和所述第三开关单元的输出端接地。所述移位寄存器还包括第一开关单兀，与触发信号输出端相连，贝1J所述电容，在所述第一开关单元接收触发信号导通时进行充电。所述第一开关单元包括场效应晶体管和三极管中任意一个或组合；所述第二开关单元包括场效应晶体管和三极管中任意一个或组合；所述第三开关单元包括场效应晶体管和三极管中任意一个或组合。当所述第一开关单元包括第一薄膜晶体管，且所述第二开关单元包括第二薄膜晶体管，且所述第三开关单元包括第三薄膜晶体管时，则所述第一薄膜晶体管的漏极与触发信号输出端相连，栅极与触发信号输出端相连，源极与所述电容相连；所述第二薄膜晶体管的漏极与时钟信号输出端相连，栅极与所述电容相连以接收所述驱动控制电压，源极与信号输出端相连；所述第三薄膜晶体管的漏极与时钟信号输出端相连，栅极与所述电容相连以接收所述驱动控制电压；源极与下级移位寄存器相连用以触发下级移位寄存器。所述下拉单元包括下拉开关和接地端；所述下拉开关一端与所述电容相连，且与所述第二开关单元的输出端相连，且与所述第三开关单元的输出端相连，另一端与所述接地端相连。所述下拉开关包括场效应晶体管和三极管中任意一个或组合。当所述下拉开关包括下拉薄膜晶体管时，则所述下拉薄膜晶体管的漏极与所述电容相连，且与所述第二开关单元的输出端相连，且与所述第三开关单元的输出端相连，栅极与反馈信号输出端相连用以接收反馈信号，源极与所述接地端相连。本发明实施例提供的一种栅极驱动电路包括第一级移位寄存器、至少一个中间级移位寄存器、最后一级移位寄存器，第一级移位寄存器和中间级移位寄存器为上述任意一项实施例中的移位寄存器，其中，第一级移位寄存器，用于在该栅极驱动电路开启信号和时钟信号的控制下给下级移位寄存器提供进位信号以及给一栅极线提供栅极信号，并在下级移位寄存器提供的反馈信号的控制下终止信号输出；中间级移位寄存器，包括电容、第二开关单元、第三开关单元以及下拉单元，其中，所述电容与上级移位寄存器进位信号的输出端相连，所述第二开关单元和所述第三开关单元与时钟信号输出端相连，所述第二开关单元的输出端与上级移位寄存器相连用以给上级移位寄存器提供反馈信号，所述第三开关单元的输出端与下级移位寄存器相连用以触发下级移位寄存器，所述下拉单元与下级移位寄存器相连用以接收下级移位寄存器提供的反馈信号，且所述第二开关单元的输出端与栅极线相连，用以提供栅极信号；最后一级移位寄存器，用于在上级移位寄存器的进位信号和时钟信号的控制下给一栅极线提供栅极信号以及给上级移位寄存器提供反馈信号，并在该栅极驱动电路终止信号的控制下终止信号输出。所述最后一级移位寄存器为上述任意一项实施例中的移位寄存器。本发明实施例提供的一种显示装置包括上述实施例中栅极驱动电路。通过以上技术方案可知，本发明实施例提供的移位寄存器包括一电容、第二开关单元、第三开关单元以及下拉单元，其中，所述第二开关单元控制时钟信号从信号输出端输出，所述第三开关单元控制时钟信号输出到下级移位寄存器，用以触发下级移位寄存器。当栅极驱动电路包括上述的移位寄存器时，则移位寄存器的信号输出端连接栅极线，用以提供栅极信号。此时，该级移位寄存器提供的栅极信号和触发下级移位寄存器的进位信号各自进行传输，互不影响，保证了每级的移位寄存器都能被正常触发，进而保证了包括多级移位寄存器的栅极驱动电路的稳定性和可靠性，保证了包括该栅极驱动电路的显示装置的稳定性和可靠性。
图I为现有技术中采用的移位寄存器级联的栅极驱动电路的示意图；图2为本发明提供的移位寄存器的一具体实施例的示意图；图3为本发明提供的移位寄存器的又一具体实施例的示意图；图4为本发明提供的栅极驱动电路的一具体实施例的示意图；图5为本发明提供的移位寄存器的另一具体实施例的示意图；图6为本发明提供的栅极驱动电路的另一具体实施例的示意图；图7为图6所示的栅极驱动电路的信号波形图。
具体实施例方式本发明实施例提供一种移位移位寄存器包括一电容、第二开关单元、第三开关单元以及下拉单元。下面结合附图对本发明提供的移位寄存器进行详细描述。图2为本发明提供的移位寄存器的一具体实施例的示意图，参见图2所示，本发明实施例提供一种移位寄存器12包括—电容122,与触发信号15输出端相连,在触发信号15控制下进行充电以提供一驱动控制电压至第二开关单元123和第三开关单元126。这里，如果所述移位寄存器12为中间级移位寄存器，则所述触发信号为上级移位寄存器输出的进位信号。第二开关单元123，在所述驱动控制电压的控制下进行开关操作，从而控制时钟信号11从信号输出端120输出。这里，所述第二开关单元123的输出端为该级移位寄存器12的信号输出端120。所述第二开关单元123包括场效应晶体管和三极管中任意一个或组合。第三开关单元126，在所述驱动控制电压的控制下进行开关操作，从而控制时钟信号11输出到下级移位寄存器14，用以给下级移位寄存器14提供进位信号。这里，给下级移位寄存器14提供的进位信号用以触发下级移位寄存器14工作，所述第三开关单元126包括场效应晶体管和三极管中任意一个或组合。下拉单元128，在下级移位寄存器14反馈信号的控制下进行开关操作，从而控制所述电容122接地进行放电以及控制所述第二开关单元123和所述第三开关单元126的输出端接地。 这里，所述下拉单元128包括下拉开关和接地端，所述下拉开关一端与所述电容122相连，且与所述第二开关单元123的输出端相连，且与所述第三开关单元126的输出端相连，另一端与所述接地端相连。所述下拉开关包括场效应晶体管和三极管中任意一个或组合，当所述下拉开关包括下拉薄膜晶体管时，则所述下拉薄膜晶体管的漏极与所述电容122相连，且与所述第二开关单元123的输出端相连，且与所述第三开关单元126的输出端相连，栅极与下级移位寄存器14反馈信号输出端相连，源极与所述接地端相连，所述下拉薄膜晶体管在反馈信号的控制导通，使所述电容122放电，所述第二开关单元123和所述第三开关单元126的输出端接地。图3为本发明提供的移位寄存器的又一具体实施例的示意图，参见图3所示，本发明实施例提供一种移位寄存器12包括第一开关单元121，与上级移位寄存器10进位信号输出端相连，用以接收上级移位寄存器10所发送的进位信号。这里，所述第一开关单元121包括场效应晶体管和三极管中任意一个或组合。一电容122，在所述第一开关单元121接收进位信号导通时，进行充电以提供一驱动控制电压至第二开关单元123和第三开关单元126。第二开关单元123，在所述驱动控制电压的控制下进行开关操作，从而控制时钟信号11输出到上级移位寄存器10，用以给上级移位寄存器10提供反馈信号。这里，所述第二开关单元123的输出端为该级移位寄存器12的信号输出端。所述第二开关单元123包括场效应晶体管和三极管中任意一个或组合。第三开关单元126，在所述驱动控制电压的控制下进行开关操作，从而控制时钟信号11输出到下级移位寄存器14，用以给下级移位寄存器14提供进位信号。这里，所述第三开关单元126包括场效应晶体管和三极管中任意一个或组合。第一下拉单元124，在下级移位寄存器14反馈信号的控制下进行开关操作，从而控制所述电容122接地进行放电。这里，所述第一下拉单元124包括第四开关和第一接地端；所述第四开关一端与电容122相连，另一端与所述第一接地端相连，也可以与一低压电源或一负电源相连。所述第四开关包括场效应晶体管和三极管中任意一个或组合。第二下拉单元125，在下级移位寄存器14反馈信号的控制下进行开关操作，从而控制所述第二开关单元123的输出端接地。
这里，所述第二下拉单元125包括第五开关和第二接地端；所述第五开关一端与所述第二开关单元123的输出端相连，另一端与所述第二接地端相连，也可以与一低压电源或一负电源相连。所述第五开关包括场效应晶体管和三极管中任意一个或组合。第三下拉单元127，在下级移位寄存器14反馈信号的控制下进行开关操作，从而控制所述第三开关单元126的输出端接地。这里，所述第三下拉单元127包括第六开关和第三接地端；所述第六开关一端与所述第三开关单元126的输出端相连，另一端与所述第三接地端相连，也可以与一低压电源或一负电源相连。所述第六开关包括场效应晶体管和三极管中任意一个或组合。本发明各实施例中所述的移位寄存器可以作为第一级、中间级或最后一级移位寄存器使用，本领域技术人员可以根据需要进行相应设置，例如当所述移位寄存器为第一级 移位寄存器时，所述第二开关单元不需要进行信号反馈，当所述移位寄存器为最后一级移位寄存器时，所述第三开关单元可以不进行信号输出。图4为本发明提供的栅极驱动电路的一具体实施例的示意图，参见图4所示，本发明实施例提供的栅极驱动电路包括图2中所示的移位寄存器，所述栅极驱动电路包括第一级移位寄存器、至少一个中间级移位寄存器、最后一级移位寄存器，第一级移位寄存器和中间级移位寄存器为上述实施例中所述的移位寄存器，最后一级移位寄存器可以为上述实施例中所述的移位寄存器，也可以为现有技术中其它移位寄存器，本领域技术人员可以根据需要进行相应设置。其中第一级移位寄存器，用于在该栅极驱动电路开启信号和时钟信号的控制下给下级移位寄存器提供进位信号以及给一栅极线提供栅极信号，并在下级移位寄存器提供的反馈信号的控制下终止信号输出；中间级移位寄存器，这里，以图4中的移位寄存器12为例进行说明，参见图4所示，所述移位寄存器12包括电容122、第二开关单元123、第三开关单元126以及下拉单元128，其中，所述电容122与上级移位寄存器10进位信号的输出端相连，所述第二开关单元123和所述第三开关单元126与时钟信号11输出端相连，所述第二开关单元123的输出端与上级移位寄存器10相连用以给上级移位寄存器10提供反馈信号，所述第三开关单元126的输出端与下级移位寄存器14相连用以给下级移位寄存器14提供进位信号，所述下拉单元128与下级移位寄存器14相连用以接收下级移位寄存器14提供的反馈信号，且所述第二开关单元123的输出端与栅极线13相连，用以提供栅极信号；最后一级移位寄存器，用于在上级移位寄存器的进位信号和时钟信号的控制下给一栅极线提供栅极信号以及给上级移位寄存器提供反馈信号，并在该栅极驱动电路终止信号的控制下终止信号输出。此时，移位寄存器提供的栅极信号和触发下级移位寄存器的进位信号各自进行传输，互不影响，保证了每级的移位寄存器都能被正常触发，进而保证了包括多级移位寄存器的栅极驱动电路的稳定性和可靠性。图5为本发明提供的移位寄存器的另一具体实施例的示意图，参见图5所示，本发明实施例提供的一种移位寄存器12包括第一开关单元121，包括一薄膜晶体管Ml，该薄膜晶体管Ml包括—漏极，与上级移位寄存器10进位信号输出端相连，用以接收上级移位寄存器10所发送的进位信号；一栅极，与上级移位寄存器10进位信号输出端相连；—源极,与一电容122相连。电容122，在所述第一开关单元121接收进位信号导通时，进行充电以提供一驱动控制电压至第二开关单元123和第三开关单元126。第二开关单元123，包括一薄膜晶体管M2，在所述驱动控制电压的控制下进行开关操作，从而控制时钟信号11输出到上级移位寄存器10，用以给上级移位寄存器10提供反馈信号，该薄膜晶体管M2包括一漏极，与所述时钟信号11输出端相连；一栅极，与所述电容122相连，接收所述驱动控制电压；一源极，与上级移位寄存器10相连。这里，所述第二开关单元123的输出端为该级移位寄存器12的信号输出端。第三开关单元126，包括一薄膜晶体管M3，在所述驱动控制电压的控制下进行开关操作，从而控制时钟信号11输出到下级移位寄存器14，用以给下级移位寄存器14提供进位信号，该薄膜晶体管M3包括—漏极，与所述时钟信号11输出端相连；一栅极，与所述电容122相连，接收所述驱动控制电压；一源极，与下级移位寄存器14相连。第一下拉单元124，包括一薄膜晶体管M4和第一接地端，在下级移位寄存器14反馈信号的控制下，该薄膜晶体管M4进行开关操作，从而控制所述电容122接地进行放电，该薄膜晶体管M4包括—漏极,与所述电容122相连；一栅极，与下级移位寄存器14相连，用以接收下级移位寄存器14提供的反馈信号;一源极，与所述第一接地端相连。第二下拉单元125，包括一薄膜晶体管M5和第二接地端，在下级移位寄存器14反馈信号的控制下，该薄膜晶体管M5进行开关操作，从而控制所述第二开关单元123的输出端接地，该薄膜晶体管M5包括一漏极，与所述第二开关单元123的输出端相连；一栅极，与下级移位寄存器14相连，用以接收下级移位寄存器14提供的反馈信号;一源极，与所述第二接地端相连。第三下拉单元127，包括一薄膜晶体管M6和第三接地端，在下级移位寄存器14反馈信号的控制下，该薄膜晶体管M6进行开关操作，从而控制所述第三开关单元126的输出端接地，该薄膜晶体管M6包括—漏极，与所述第三开关单元126的输出端相连；一栅极，与下级移位寄存器14相连，用以接收下级移位寄存器14提供的反馈信号; 一源极，与所述第三接地端相连。
图6为本发明提供的栅极驱动电路的另一具体实施例的示意图，参见图6所示，本发明实施例提供的栅极驱动电路包括图5中所示的移位寄存器，所述栅极驱动电路包括第一级移位寄存器、至少一个中间级移位寄存器、最后一级移位寄存器，第一级移位寄存器和中间级移位寄存器为上述实施例中所述的移位寄存器，最后一级移位寄存器可以为上述实施例中所述的移位寄存器，也可以为现有技术中其它移位寄存器，本领域技术人员可以根据需要进行相应设置。其中第一级移位寄存器，用于在该栅极驱动电路开启信号和时钟信号的控制下给下级移位寄存器提供进位信号以及给一栅极线提供栅极信号，并在下级移位寄存器提供的反馈信号的控制下终止信号输出；中间级移位寄存器，这里，以图6中的移位寄存器12为例进行说明，参见图6所 示，所述移位寄存器12包括第一开关单元121、一电容122、第二开关单元123、第三开关单元126、第一下拉单元124、第二下拉单元125以及第三下拉单元127，其中，所述第一开关单元121与上级移位寄存器10进位信号的输出端相连，所述第二开关单元123和所述第三开关单元126与时钟信号11输出端相连，所述第二开关单元123的输出端与上级移位寄存器10相连用以给上级移位寄存器10提供反馈信号，所述第三开关单元126的输出端与下级移位寄存器14相连用以给下级移位寄存器14提供进位信号，所述第一下拉单元124、所述第二下拉单元125和所述第三下拉单元127与下级移位寄存器14相连用以接收下级移位寄存器14提供的反馈信号，且所述第二开关单元123的输出端与栅极线13相连，用以提供栅极信号；最后一级移位寄存器，用于在上级移位寄存器的进位信号和时钟信号的控制下给一栅极线提供栅极信号以及给上级移位寄存器提供反馈信号，并在该栅极驱动电路终止信号的控制下终止信号输出。此时，移位寄存器提供的栅极信号和触发下级移位寄存器的进位信号各自进行传输，互不影响，保证了每级的移位寄存器都能被正常触发，进而保证了包括多级移位寄存器的栅极驱动电路的稳定性和可靠性。图7为图6所示的栅极驱动电路的信号波形图，参见图7所示，该栅极驱动电路的具体工作过程如下当薄膜晶体管Ml接收的上级移位寄存器10所发送的进位信号开始变为高电平时，则该薄膜晶体管Ml的栅极的信号变为高电平，薄膜晶体管Ml导通，即薄膜晶体管Ml的漏极和源极导通，该源极与电容122相连，此时为电容122进行充电，由于此时的时钟信号11为低电平，所以第二开关单元123和第三开关单元126的输出端信号均为低电平。当时钟信号11也变为高电平时，此时，时钟信号11和上级移位寄存器10所发送的进位信号都为高电平，电容122已经被充电，薄膜晶体管M2和薄膜晶体管M3的栅极的信号都由低电平变为高电平。薄膜晶体管M2导通，将高电平信号输入栅极线13，则高电平的栅极信号将驱动像素薄膜晶体管导通，进行数据传输；该高电平信号输入上级移位寄存器10，则上级移位寄存器10反馈信号变为高电平。薄膜晶体管M3也导通，则该级发送给下级移位寄存器14的进位信号变为高电平，用以触发下级移位寄存器14进行工作。当上级移位寄存器10所发送的进位信号变为低电平时，则薄膜晶体管Ml的栅极为低电平，使薄膜晶体管Ml断开，但由于此时电容122的电压仍保持作用，薄膜晶体管M2和薄膜晶体管M3的栅极都仍为高电平，即薄膜晶体管M2和薄膜晶体管M3仍然都是处于导通状态的。当下级移位寄存器14工作输出的反馈信号为高电平时，使薄膜晶体管M4、薄膜晶体管M5和薄膜晶体管M6的栅极均变为高电平，则薄膜晶体管M4、薄膜晶体管M5和薄膜晶体管M6均导通，将电容122接地进行放电，并将该级移位寄存器12的第二开关单元123的输出端和第三开关单元126的输出端都接地，使得该级提供给栅极线13的栅极信号变为低电平，通过该阶段可以关闭像素薄膜晶体管。一种显示装置，包括上述图4或图6所示的栅极驱动电路，该栅极驱动电路用以控制该显示装置中像素薄膜晶体管通断，进而控制数据传输。这里，所述显示装置包括液晶面板、液晶显示器、液晶电视、PDP、FED、OELD面板、OLED显示器以及OLED电视等。通过以上技术方案可知，本发明实施例提供的移位寄存器包括一电容、第二开关 单元、第三开关单元以及下拉单元。其中，所述第二开关单元控制时钟信号从信号输出端输出，所述第三开关单元控制时钟信号输出到下级移位寄存器，用以触发下级移位寄存器。当栅极驱动电路包括上述的移位寄存器时，则移位寄存器的信号输出端连接栅极线，用以提供栅极信号。此时，该级移位寄存器提供的栅极信号和触发下级移位寄存器的进位信号各自进行传输，互不影响，保证了每级的移位寄存器都能被正常触发，进而保证了包括多级移位寄存器的栅极驱动电路的稳定性和可靠性，保证了包括该栅极驱动电路的显示装置的稳定性和可靠性。显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若对本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
权利要求
1.ー种移位寄存器，其特征在于，所述移位寄存器包括 ー电容，与触发信号输出端相连，在触发信号控制下进行充电以提供一驱动控制电压至第二开关单元和第三开关单元； 第二开关单元，在所述驱动控制电压的控制下进行开关操作，从而控制时钟信号从信号输出端输出； 第三开关单元，在所述驱动控制电压的控制下进行开关操作，从而控制时钟信号输出到下级移位寄存器，用以触发下级移位寄存器； 下拉单元，在反馈信号的控制下进行开关操作，从而控制所述电容接地进行放电以及控制所述第二开关单元和所述第三开关单元的输出端接地。
2.如权利要求I所述的移位寄存器，其特征在于，所述移位寄存器还包括 第一开关单元，与触发信号输出端相连，则 所述电容，在所述第一开关单元接收触发信号导通时进行充电。
3.如权利要求2所述的移位寄存器，其特征在于，所述第一开关单元包括场效应晶体管和三极管中任意一个或组合； 所述第二开关单元包括场效应晶体管和三极管中任意一个或组合； 所述第三开关单元包括场效应晶体管和三极管中任意一个或组合。
4.如权利要求2所述的移位寄存器，其特征在干，当所述第一开关单元包括第一薄膜晶体管，且所述第二开关单元包括第二薄膜晶体管，且所述第三开关单元包括第三薄膜晶体管时，则 所述第一薄膜晶体管的漏极与触发信号输出端相连，栅极与触发信号输出端相连，源极与所述电容相连； 所述第二薄膜晶体管的漏极与时钟信号输出端相连，栅极与所述电容相连以接收所述驱动控制电压，源极与信号输出端相连； 所述第三薄膜晶体管的漏极与时钟信号输出端相连，栅极与所述电容相连以接收所述驱动控制电压；源极与下级移位寄存器相连。
5.如权利要求I所述的移位寄存器，其特征在于，所述下拉単元包括下拉开关和接地端; 所述下拉开关一端与所述电容相连，且与所述第二开关单元的输出端相连，且与所述第三开关单元的输出端相连，另一端与所述接地端相连。
6.如权利要求5所述的移位寄存器，其特征在于，所述下拉开关包括场效应晶体管和三极管中任意一个或组合。
7.如权利要求5所述的移位寄存器，其特征在干，当所述下拉开关包括下拉薄膜晶体管时，则 所述下拉薄膜晶体管的漏极与所述电容相连，且与所述第二开关单元的输出端相连，且与所述第三开关单元的输出端相连，栅极与反馈信号输出端相连，源极与所述接地端相连。
8.ー种栅极驱动电路，包括第一级移位寄存器、至少ー个中间级移位寄存器、最后ー级移位寄存器，其特征在于，第一级移位寄存器和中间级移位寄存器为权利要求I 7中任意一项所述的移位寄存器，其中，第一级移位寄存器，用于在该栅极驱动电路开启信号和时钟信号的控制下给下级移位寄存器提供进位信号以及给一栅极线提供栅极信号，并在下级移位寄存器提供的反馈信号的控制下終止信号输出； 中间级移位寄存器，包括电容、第二开关单元、第三开关单元以及下拉单元，其中，所述电容与上级移位寄存器进位信号输出端相连，所述第二开关单元和所述第三开关单元与时钟信号输出端相连，所述第二开关单元的输出端与上级移位寄存器相连用以触发下级移位寄存器，所述第三开关单元 的输出端与下级移位寄存器相连用以触发下级移位寄存器，所述下拉単元与下级移位寄存器相连用以接收下级移位寄存器提供的反馈信号，且所述第二开关单元的输出端与栅极线相连，用以提供栅极信号； 最后ー级移位寄存器，用于在上级移位寄存器的进位信号和时钟信号的控制下给ー栅极线提供栅极信号以及给上级移位寄存器提供反馈信号，并在该栅极驱动电路終止信号的控制下終止信号输出。
9.如权利要求8所述的栅极驱动电路，其特征在干，最后ー级移位寄存器为权利要求I 7中任意一项所述的移位寄存器。
10.一种显示装置，其特征在于，包括权利要求8或9所述的栅极驱动电路。
全文摘要
本发明公开了一种移位寄存器、包括多级移位寄存器的栅极驱动电路及包括该栅极驱动电路的显示装置，所述移位寄存器包括一电容、第二开关单元、第三开关单元以及下拉单元，其中，所述第二开关单元控制时钟信号从信号输出端输出，所述第三开关单元控制时钟信号输出到下级移位寄存器，用以触发下级移位寄存器。应用本发明，可以保证每级移位寄存器都能被正常触发，进而保证包括多级移位寄存器的栅极驱动电路的稳定性和可靠性。
文档编号G09G3/20GK102651188SQ20111043080
公开日2012年8月29日 申请日期2011年12月20日 优先权日2011年12月20日
发明者徐帅, 时凌云, 朱红 申请人:北京京东方光电科技有限公司
技术领域：
本发明涉及显示领域，特别是一种移位寄存器、包括多级移位寄存器的栅极驱动电路及包括该栅极驱动电路的显示装置。
背景技术：
近年来显示技术发展很快，平板显示装置具有完全平面化、质量轻、厚度薄以及省电等特点，符合未来图像显示装置发展的趋势。目前主要的平板显示装置包括等离子显示板(Plasma Display Panel, PDP)、液晶显不器(Liquid Crystal Display, LCD)、场发射显不器(Field Emission Display,FED)、有机发光二极管(Organic Light-Emitting Diode,OELD)显示装置以及投影显示装置等，其中，IXD是发展最快、技术最成熟、应用面最广泛的平板显示装置。目前，多数IXD在面板外设置栅极驱动器与源极驱动器，用以产生栅极脉冲信号与数据信号，然而，这种方式的成本比较高，因而产生了其他替代方式，例如，在玻璃基 板上制作由移位寄存器所组成的栅极驱动电路。图I为现有技术中采用的移位寄存器级联的栅极驱动电路的示意图。参见图I所示，现有的栅极驱动电路包括多级移位寄存器，其中，中间级移位寄存器12包括第一开关单元121，与上级移位寄存器10进位信号输出端相连；一电容122，在所述第一开关单元121接收进位信号导通时，进行充电以提供一驱动控制电压至第二开关单元123 ；第二开关单元123，在所述驱动控制电压的控制下进行开关操作，从而控制时钟信号11向输出端进行输出，所述输出端用于给栅极线13提供栅极信号、给上级移位寄存器10提供反馈信号以及给下级移位寄存器14提供进位信号；第一下拉单元124，在下级移位寄存器14反馈信号的控制下进行开关操作，从而控制所述电容122接地进行放电；第二下拉单元125，在下级移位寄存器14反馈信号的控制下进行开关操作，从而控制所述输出端接地。这种栅极驱动电路中，每级移位寄存器只有一个输出端，不仅给栅极线以提供栅极信号，而且要给上级移位寄存器提供反馈信号，同时还要向下级移位寄存器发送进位信号。现有技术中所采用的移位寄存器级联方式会使输出端连接的负载比较大，因此，在输入端时接近方波的信号在输出端会出现一定的延迟和衰减，此外，控制输出端所用的晶体管的宽长比较大，处于几百至几千数量级别，工艺控制较难，会出现个别的晶体管特性容易变差，也会影响到输出信号的质量。这些不利因素的积累，会导致后续的移位寄存器不能够被正常触发，降低了栅极驱动电路稳定性和可靠性。
发明内容
本发明实施例提供一种移位寄存器、包括多级移位寄存器的栅极驱动电路及包括该栅极驱动电路的显示装置，用以使每级移位寄存器都能被正常触发，保证栅极驱动电路的稳定性和可靠性，从而保证显示装置的稳定性和可靠性。本发明实施例提供的一种移位寄存器包括一电容，与触发信号输出端相连，在触发信号控制下进行充电以提供一驱动控制电压至第二开关单元和第三开关单元；第二开关单元，在所述驱动控制电压的控制下进行开关操作，从而控制时钟信号从信号输出端输出；
第三开关单元，在所述驱动控制电压的控制下进行开关操作，从而控制时钟信号输出到下级移位寄存器，用以触发下级移位寄存器；下拉单元，在反馈信号的控制下进行开关操作，从而控制所述电容接地进行放电以及控制所述第二开关单元和所述第三开关单元的输出端接地。所述移位寄存器还包括第一开关单兀，与触发信号输出端相连，贝1J所述电容，在所述第一开关单元接收触发信号导通时进行充电。所述第一开关单元包括场效应晶体管和三极管中任意一个或组合；所述第二开关单元包括场效应晶体管和三极管中任意一个或组合；所述第三开关单元包括场效应晶体管和三极管中任意一个或组合。当所述第一开关单元包括第一薄膜晶体管，且所述第二开关单元包括第二薄膜晶体管，且所述第三开关单元包括第三薄膜晶体管时，则所述第一薄膜晶体管的漏极与触发信号输出端相连，栅极与触发信号输出端相连，源极与所述电容相连；所述第二薄膜晶体管的漏极与时钟信号输出端相连，栅极与所述电容相连以接收所述驱动控制电压，源极与信号输出端相连；所述第三薄膜晶体管的漏极与时钟信号输出端相连，栅极与所述电容相连以接收所述驱动控制电压；源极与下级移位寄存器相连用以触发下级移位寄存器。所述下拉单元包括下拉开关和接地端；所述下拉开关一端与所述电容相连，且与所述第二开关单元的输出端相连，且与所述第三开关单元的输出端相连，另一端与所述接地端相连。所述下拉开关包括场效应晶体管和三极管中任意一个或组合。当所述下拉开关包括下拉薄膜晶体管时，则所述下拉薄膜晶体管的漏极与所述电容相连，且与所述第二开关单元的输出端相连，且与所述第三开关单元的输出端相连，栅极与反馈信号输出端相连用以接收反馈信号，源极与所述接地端相连。本发明实施例提供的一种栅极驱动电路包括第一级移位寄存器、至少一个中间级移位寄存器、最后一级移位寄存器，第一级移位寄存器和中间级移位寄存器为上述任意一项实施例中的移位寄存器，其中，第一级移位寄存器，用于在该栅极驱动电路开启信号和时钟信号的控制下给下级移位寄存器提供进位信号以及给一栅极线提供栅极信号，并在下级移位寄存器提供的反馈信号的控制下终止信号输出；中间级移位寄存器，包括电容、第二开关单元、第三开关单元以及下拉单元，其中，所述电容与上级移位寄存器进位信号的输出端相连，所述第二开关单元和所述第三开关单元与时钟信号输出端相连，所述第二开关单元的输出端与上级移位寄存器相连用以给上级移位寄存器提供反馈信号，所述第三开关单元的输出端与下级移位寄存器相连用以触发下级移位寄存器，所述下拉单元与下级移位寄存器相连用以接收下级移位寄存器提供的反馈信号，且所述第二开关单元的输出端与栅极线相连，用以提供栅极信号；最后一级移位寄存器，用于在上级移位寄存器的进位信号和时钟信号的控制下给一栅极线提供栅极信号以及给上级移位寄存器提供反馈信号，并在该栅极驱动电路终止信号的控制下终止信号输出。所述最后一级移位寄存器为上述任意一项实施例中的移位寄存器。本发明实施例提供的一种显示装置包括上述实施例中栅极驱动电路。通过以上技术方案可知，本发明实施例提供的移位寄存器包括一电容、第二开关单元、第三开关单元以及下拉单元，其中，所述第二开关单元控制时钟信号从信号输出端输出，所述第三开关单元控制时钟信号输出到下级移位寄存器，用以触发下级移位寄存器。当栅极驱动电路包括上述的移位寄存器时，则移位寄存器的信号输出端连接栅极线，用以提供栅极信号。此时，该级移位寄存器提供的栅极信号和触发下级移位寄存器的进位信号各自进行传输，互不影响，保证了每级的移位寄存器都能被正常触发，进而保证了包括多级移位寄存器的栅极驱动电路的稳定性和可靠性，保证了包括该栅极驱动电路的显示装置的稳定性和可靠性。
图I为现有技术中采用的移位寄存器级联的栅极驱动电路的示意图；图2为本发明提供的移位寄存器的一具体实施例的示意图；图3为本发明提供的移位寄存器的又一具体实施例的示意图；图4为本发明提供的栅极驱动电路的一具体实施例的示意图；图5为本发明提供的移位寄存器的另一具体实施例的示意图；图6为本发明提供的栅极驱动电路的另一具体实施例的示意图；图7为图6所示的栅极驱动电路的信号波形图。
具体实施例方式本发明实施例提供一种移位移位寄存器包括一电容、第二开关单元、第三开关单元以及下拉单元。下面结合附图对本发明提供的移位寄存器进行详细描述。图2为本发明提供的移位寄存器的一具体实施例的示意图，参见图2所示，本发明实施例提供一种移位寄存器12包括—电容122,与触发信号15输出端相连,在触发信号15控制下进行充电以提供一驱动控制电压至第二开关单元123和第三开关单元126。这里，如果所述移位寄存器12为中间级移位寄存器，则所述触发信号为上级移位寄存器输出的进位信号。第二开关单元123，在所述驱动控制电压的控制下进行开关操作，从而控制时钟信号11从信号输出端120输出。这里，所述第二开关单元123的输出端为该级移位寄存器12的信号输出端120。所述第二开关单元123包括场效应晶体管和三极管中任意一个或组合。第三开关单元126，在所述驱动控制电压的控制下进行开关操作，从而控制时钟信号11输出到下级移位寄存器14，用以给下级移位寄存器14提供进位信号。这里，给下级移位寄存器14提供的进位信号用以触发下级移位寄存器14工作，所述第三开关单元126包括场效应晶体管和三极管中任意一个或组合。下拉单元128，在下级移位寄存器14反馈信号的控制下进行开关操作，从而控制所述电容122接地进行放电以及控制所述第二开关单元123和所述第三开关单元126的输出端接地。 这里，所述下拉单元128包括下拉开关和接地端，所述下拉开关一端与所述电容122相连，且与所述第二开关单元123的输出端相连，且与所述第三开关单元126的输出端相连，另一端与所述接地端相连。所述下拉开关包括场效应晶体管和三极管中任意一个或组合，当所述下拉开关包括下拉薄膜晶体管时，则所述下拉薄膜晶体管的漏极与所述电容122相连，且与所述第二开关单元123的输出端相连，且与所述第三开关单元126的输出端相连，栅极与下级移位寄存器14反馈信号输出端相连，源极与所述接地端相连，所述下拉薄膜晶体管在反馈信号的控制导通，使所述电容122放电，所述第二开关单元123和所述第三开关单元126的输出端接地。图3为本发明提供的移位寄存器的又一具体实施例的示意图，参见图3所示，本发明实施例提供一种移位寄存器12包括第一开关单元121，与上级移位寄存器10进位信号输出端相连，用以接收上级移位寄存器10所发送的进位信号。这里，所述第一开关单元121包括场效应晶体管和三极管中任意一个或组合。一电容122，在所述第一开关单元121接收进位信号导通时，进行充电以提供一驱动控制电压至第二开关单元123和第三开关单元126。第二开关单元123，在所述驱动控制电压的控制下进行开关操作，从而控制时钟信号11输出到上级移位寄存器10，用以给上级移位寄存器10提供反馈信号。这里，所述第二开关单元123的输出端为该级移位寄存器12的信号输出端。所述第二开关单元123包括场效应晶体管和三极管中任意一个或组合。第三开关单元126，在所述驱动控制电压的控制下进行开关操作，从而控制时钟信号11输出到下级移位寄存器14，用以给下级移位寄存器14提供进位信号。这里，所述第三开关单元126包括场效应晶体管和三极管中任意一个或组合。第一下拉单元124，在下级移位寄存器14反馈信号的控制下进行开关操作，从而控制所述电容122接地进行放电。这里，所述第一下拉单元124包括第四开关和第一接地端；所述第四开关一端与电容122相连，另一端与所述第一接地端相连，也可以与一低压电源或一负电源相连。所述第四开关包括场效应晶体管和三极管中任意一个或组合。第二下拉单元125，在下级移位寄存器14反馈信号的控制下进行开关操作，从而控制所述第二开关单元123的输出端接地。
这里，所述第二下拉单元125包括第五开关和第二接地端；所述第五开关一端与所述第二开关单元123的输出端相连，另一端与所述第二接地端相连，也可以与一低压电源或一负电源相连。所述第五开关包括场效应晶体管和三极管中任意一个或组合。第三下拉单元127，在下级移位寄存器14反馈信号的控制下进行开关操作，从而控制所述第三开关单元126的输出端接地。这里，所述第三下拉单元127包括第六开关和第三接地端；所述第六开关一端与所述第三开关单元126的输出端相连，另一端与所述第三接地端相连，也可以与一低压电源或一负电源相连。所述第六开关包括场效应晶体管和三极管中任意一个或组合。本发明各实施例中所述的移位寄存器可以作为第一级、中间级或最后一级移位寄存器使用，本领域技术人员可以根据需要进行相应设置，例如当所述移位寄存器为第一级 移位寄存器时，所述第二开关单元不需要进行信号反馈，当所述移位寄存器为最后一级移位寄存器时，所述第三开关单元可以不进行信号输出。图4为本发明提供的栅极驱动电路的一具体实施例的示意图，参见图4所示，本发明实施例提供的栅极驱动电路包括图2中所示的移位寄存器，所述栅极驱动电路包括第一级移位寄存器、至少一个中间级移位寄存器、最后一级移位寄存器，第一级移位寄存器和中间级移位寄存器为上述实施例中所述的移位寄存器，最后一级移位寄存器可以为上述实施例中所述的移位寄存器，也可以为现有技术中其它移位寄存器，本领域技术人员可以根据需要进行相应设置。其中第一级移位寄存器，用于在该栅极驱动电路开启信号和时钟信号的控制下给下级移位寄存器提供进位信号以及给一栅极线提供栅极信号，并在下级移位寄存器提供的反馈信号的控制下终止信号输出；中间级移位寄存器，这里，以图4中的移位寄存器12为例进行说明，参见图4所示，所述移位寄存器12包括电容122、第二开关单元123、第三开关单元126以及下拉单元128，其中，所述电容122与上级移位寄存器10进位信号的输出端相连，所述第二开关单元123和所述第三开关单元126与时钟信号11输出端相连，所述第二开关单元123的输出端与上级移位寄存器10相连用以给上级移位寄存器10提供反馈信号，所述第三开关单元126的输出端与下级移位寄存器14相连用以给下级移位寄存器14提供进位信号，所述下拉单元128与下级移位寄存器14相连用以接收下级移位寄存器14提供的反馈信号，且所述第二开关单元123的输出端与栅极线13相连，用以提供栅极信号；最后一级移位寄存器，用于在上级移位寄存器的进位信号和时钟信号的控制下给一栅极线提供栅极信号以及给上级移位寄存器提供反馈信号，并在该栅极驱动电路终止信号的控制下终止信号输出。此时，移位寄存器提供的栅极信号和触发下级移位寄存器的进位信号各自进行传输，互不影响，保证了每级的移位寄存器都能被正常触发，进而保证了包括多级移位寄存器的栅极驱动电路的稳定性和可靠性。图5为本发明提供的移位寄存器的另一具体实施例的示意图，参见图5所示，本发明实施例提供的一种移位寄存器12包括第一开关单元121，包括一薄膜晶体管Ml，该薄膜晶体管Ml包括—漏极，与上级移位寄存器10进位信号输出端相连，用以接收上级移位寄存器10所发送的进位信号；一栅极，与上级移位寄存器10进位信号输出端相连；—源极,与一电容122相连。电容122，在所述第一开关单元121接收进位信号导通时，进行充电以提供一驱动控制电压至第二开关单元123和第三开关单元126。第二开关单元123，包括一薄膜晶体管M2，在所述驱动控制电压的控制下进行开关操作，从而控制时钟信号11输出到上级移位寄存器10，用以给上级移位寄存器10提供反馈信号，该薄膜晶体管M2包括一漏极，与所述时钟信号11输出端相连；一栅极，与所述电容122相连，接收所述驱动控制电压；一源极，与上级移位寄存器10相连。这里，所述第二开关单元123的输出端为该级移位寄存器12的信号输出端。第三开关单元126，包括一薄膜晶体管M3，在所述驱动控制电压的控制下进行开关操作，从而控制时钟信号11输出到下级移位寄存器14，用以给下级移位寄存器14提供进位信号，该薄膜晶体管M3包括—漏极，与所述时钟信号11输出端相连；一栅极，与所述电容122相连，接收所述驱动控制电压；一源极，与下级移位寄存器14相连。第一下拉单元124，包括一薄膜晶体管M4和第一接地端，在下级移位寄存器14反馈信号的控制下，该薄膜晶体管M4进行开关操作，从而控制所述电容122接地进行放电，该薄膜晶体管M4包括—漏极,与所述电容122相连；一栅极，与下级移位寄存器14相连，用以接收下级移位寄存器14提供的反馈信号;一源极，与所述第一接地端相连。第二下拉单元125，包括一薄膜晶体管M5和第二接地端，在下级移位寄存器14反馈信号的控制下，该薄膜晶体管M5进行开关操作，从而控制所述第二开关单元123的输出端接地，该薄膜晶体管M5包括一漏极，与所述第二开关单元123的输出端相连；一栅极，与下级移位寄存器14相连，用以接收下级移位寄存器14提供的反馈信号;一源极，与所述第二接地端相连。第三下拉单元127，包括一薄膜晶体管M6和第三接地端，在下级移位寄存器14反馈信号的控制下，该薄膜晶体管M6进行开关操作，从而控制所述第三开关单元126的输出端接地，该薄膜晶体管M6包括—漏极，与所述第三开关单元126的输出端相连；一栅极，与下级移位寄存器14相连，用以接收下级移位寄存器14提供的反馈信号; 一源极，与所述第三接地端相连。
图6为本发明提供的栅极驱动电路的另一具体实施例的示意图，参见图6所示，本发明实施例提供的栅极驱动电路包括图5中所示的移位寄存器，所述栅极驱动电路包括第一级移位寄存器、至少一个中间级移位寄存器、最后一级移位寄存器，第一级移位寄存器和中间级移位寄存器为上述实施例中所述的移位寄存器，最后一级移位寄存器可以为上述实施例中所述的移位寄存器，也可以为现有技术中其它移位寄存器，本领域技术人员可以根据需要进行相应设置。其中第一级移位寄存器，用于在该栅极驱动电路开启信号和时钟信号的控制下给下级移位寄存器提供进位信号以及给一栅极线提供栅极信号，并在下级移位寄存器提供的反馈信号的控制下终止信号输出；中间级移位寄存器，这里，以图6中的移位寄存器12为例进行说明，参见图6所 示，所述移位寄存器12包括第一开关单元121、一电容122、第二开关单元123、第三开关单元126、第一下拉单元124、第二下拉单元125以及第三下拉单元127，其中，所述第一开关单元121与上级移位寄存器10进位信号的输出端相连，所述第二开关单元123和所述第三开关单元126与时钟信号11输出端相连，所述第二开关单元123的输出端与上级移位寄存器10相连用以给上级移位寄存器10提供反馈信号，所述第三开关单元126的输出端与下级移位寄存器14相连用以给下级移位寄存器14提供进位信号，所述第一下拉单元124、所述第二下拉单元125和所述第三下拉单元127与下级移位寄存器14相连用以接收下级移位寄存器14提供的反馈信号，且所述第二开关单元123的输出端与栅极线13相连，用以提供栅极信号；最后一级移位寄存器，用于在上级移位寄存器的进位信号和时钟信号的控制下给一栅极线提供栅极信号以及给上级移位寄存器提供反馈信号，并在该栅极驱动电路终止信号的控制下终止信号输出。此时，移位寄存器提供的栅极信号和触发下级移位寄存器的进位信号各自进行传输，互不影响，保证了每级的移位寄存器都能被正常触发，进而保证了包括多级移位寄存器的栅极驱动电路的稳定性和可靠性。图7为图6所示的栅极驱动电路的信号波形图，参见图7所示，该栅极驱动电路的具体工作过程如下当薄膜晶体管Ml接收的上级移位寄存器10所发送的进位信号开始变为高电平时，则该薄膜晶体管Ml的栅极的信号变为高电平，薄膜晶体管Ml导通，即薄膜晶体管Ml的漏极和源极导通，该源极与电容122相连，此时为电容122进行充电，由于此时的时钟信号11为低电平，所以第二开关单元123和第三开关单元126的输出端信号均为低电平。当时钟信号11也变为高电平时，此时，时钟信号11和上级移位寄存器10所发送的进位信号都为高电平，电容122已经被充电，薄膜晶体管M2和薄膜晶体管M3的栅极的信号都由低电平变为高电平。薄膜晶体管M2导通，将高电平信号输入栅极线13，则高电平的栅极信号将驱动像素薄膜晶体管导通，进行数据传输；该高电平信号输入上级移位寄存器10，则上级移位寄存器10反馈信号变为高电平。薄膜晶体管M3也导通，则该级发送给下级移位寄存器14的进位信号变为高电平，用以触发下级移位寄存器14进行工作。当上级移位寄存器10所发送的进位信号变为低电平时，则薄膜晶体管Ml的栅极为低电平，使薄膜晶体管Ml断开，但由于此时电容122的电压仍保持作用，薄膜晶体管M2和薄膜晶体管M3的栅极都仍为高电平，即薄膜晶体管M2和薄膜晶体管M3仍然都是处于导通状态的。当下级移位寄存器14工作输出的反馈信号为高电平时，使薄膜晶体管M4、薄膜晶体管M5和薄膜晶体管M6的栅极均变为高电平，则薄膜晶体管M4、薄膜晶体管M5和薄膜晶体管M6均导通，将电容122接地进行放电，并将该级移位寄存器12的第二开关单元123的输出端和第三开关单元126的输出端都接地，使得该级提供给栅极线13的栅极信号变为低电平，通过该阶段可以关闭像素薄膜晶体管。一种显示装置，包括上述图4或图6所示的栅极驱动电路，该栅极驱动电路用以控制该显示装置中像素薄膜晶体管通断，进而控制数据传输。这里，所述显示装置包括液晶面板、液晶显示器、液晶电视、PDP、FED、OELD面板、OLED显示器以及OLED电视等。通过以上技术方案可知，本发明实施例提供的移位寄存器包括一电容、第二开关 单元、第三开关单元以及下拉单元。其中，所述第二开关单元控制时钟信号从信号输出端输出，所述第三开关单元控制时钟信号输出到下级移位寄存器，用以触发下级移位寄存器。当栅极驱动电路包括上述的移位寄存器时，则移位寄存器的信号输出端连接栅极线，用以提供栅极信号。此时，该级移位寄存器提供的栅极信号和触发下级移位寄存器的进位信号各自进行传输，互不影响，保证了每级的移位寄存器都能被正常触发，进而保证了包括多级移位寄存器的栅极驱动电路的稳定性和可靠性，保证了包括该栅极驱动电路的显示装置的稳定性和可靠性。显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若对本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
权利要求
1.ー种移位寄存器，其特征在于，所述移位寄存器包括 ー电容，与触发信号输出端相连，在触发信号控制下进行充电以提供一驱动控制电压至第二开关单元和第三开关单元； 第二开关单元，在所述驱动控制电压的控制下进行开关操作，从而控制时钟信号从信号输出端输出； 第三开关单元，在所述驱动控制电压的控制下进行开关操作，从而控制时钟信号输出到下级移位寄存器，用以触发下级移位寄存器； 下拉单元，在反馈信号的控制下进行开关操作，从而控制所述电容接地进行放电以及控制所述第二开关单元和所述第三开关单元的输出端接地。
2.如权利要求I所述的移位寄存器，其特征在于，所述移位寄存器还包括 第一开关单元，与触发信号输出端相连，则 所述电容，在所述第一开关单元接收触发信号导通时进行充电。
3.如权利要求2所述的移位寄存器，其特征在于，所述第一开关单元包括场效应晶体管和三极管中任意一个或组合； 所述第二开关单元包括场效应晶体管和三极管中任意一个或组合； 所述第三开关单元包括场效应晶体管和三极管中任意一个或组合。
4.如权利要求2所述的移位寄存器，其特征在干，当所述第一开关单元包括第一薄膜晶体管，且所述第二开关单元包括第二薄膜晶体管，且所述第三开关单元包括第三薄膜晶体管时，则 所述第一薄膜晶体管的漏极与触发信号输出端相连，栅极与触发信号输出端相连，源极与所述电容相连； 所述第二薄膜晶体管的漏极与时钟信号输出端相连，栅极与所述电容相连以接收所述驱动控制电压，源极与信号输出端相连； 所述第三薄膜晶体管的漏极与时钟信号输出端相连，栅极与所述电容相连以接收所述驱动控制电压；源极与下级移位寄存器相连。
5.如权利要求I所述的移位寄存器，其特征在于，所述下拉単元包括下拉开关和接地端; 所述下拉开关一端与所述电容相连，且与所述第二开关单元的输出端相连，且与所述第三开关单元的输出端相连，另一端与所述接地端相连。
6.如权利要求5所述的移位寄存器，其特征在于，所述下拉开关包括场效应晶体管和三极管中任意一个或组合。
7.如权利要求5所述的移位寄存器，其特征在干，当所述下拉开关包括下拉薄膜晶体管时，则 所述下拉薄膜晶体管的漏极与所述电容相连，且与所述第二开关单元的输出端相连，且与所述第三开关单元的输出端相连，栅极与反馈信号输出端相连，源极与所述接地端相连。
8.ー种栅极驱动电路，包括第一级移位寄存器、至少ー个中间级移位寄存器、最后ー级移位寄存器，其特征在于，第一级移位寄存器和中间级移位寄存器为权利要求I 7中任意一项所述的移位寄存器，其中，第一级移位寄存器，用于在该栅极驱动电路开启信号和时钟信号的控制下给下级移位寄存器提供进位信号以及给一栅极线提供栅极信号，并在下级移位寄存器提供的反馈信号的控制下終止信号输出； 中间级移位寄存器，包括电容、第二开关单元、第三开关单元以及下拉单元，其中，所述电容与上级移位寄存器进位信号输出端相连，所述第二开关单元和所述第三开关单元与时钟信号输出端相连，所述第二开关单元的输出端与上级移位寄存器相连用以触发下级移位寄存器，所述第三开关单元 的输出端与下级移位寄存器相连用以触发下级移位寄存器，所述下拉単元与下级移位寄存器相连用以接收下级移位寄存器提供的反馈信号，且所述第二开关单元的输出端与栅极线相连，用以提供栅极信号； 最后ー级移位寄存器，用于在上级移位寄存器的进位信号和时钟信号的控制下给ー栅极线提供栅极信号以及给上级移位寄存器提供反馈信号，并在该栅极驱动电路終止信号的控制下終止信号输出。
9.如权利要求8所述的栅极驱动电路，其特征在干，最后ー级移位寄存器为权利要求I 7中任意一项所述的移位寄存器。
10.一种显示装置，其特征在于，包括权利要求8或9所述的栅极驱动电路。
全文摘要
本发明公开了一种移位寄存器、包括多级移位寄存器的栅极驱动电路及包括该栅极驱动电路的显示装置，所述移位寄存器包括一电容、第二开关单元、第三开关单元以及下拉单元，其中，所述第二开关单元控制时钟信号从信号输出端输出，所述第三开关单元控制时钟信号输出到下级移位寄存器，用以触发下级移位寄存器。应用本发明，可以保证每级移位寄存器都能被正常触发，进而保证包括多级移位寄存器的栅极驱动电路的稳定性和可靠性。
文档编号G09G3/20GK102651188SQ20111043080
公开日2012年8月29日 申请日期2011年12月20日 优先权日2011年12月20日
发明者徐帅, 时凌云, 朱红 申请人:北京京东方光电科技有限公司
最新回复(0)