液晶面板的驱动电路及液晶显示器的制作方法
专利名称：液晶面板的驱动电路及液晶显示器的制作方法
液晶面板的驱动电路及液晶显示器
技术领域：
本发明涉及液晶显示技术领域，特别是涉及一种液晶面板的驱动电路及液晶显示
O
背景技术：
随着液晶技术的不断发展，对液晶面板内各部件的要求越来越高。在主动式矩阵液晶显示器中，每个像素具有一个薄膜场效应晶体管(Thin Film Transistor，TFT)，其栅极(Gate)连接至水平方向扫描线，漏极(Drain)或者源极(Source) 连接至垂直方向的数据线。当在扫描线(栅极)上施以高电压时，TF T元件打开，灰阶电压就能从数据线(源极/漏极)进入像素电极(漏极/源极)，并经由透明像素电极施加于液晶层上，改变液晶的站立角度从而显示预定灰阶若在水平方向的某一条扫描线施加足够的正电压，会使得该条扫描线所有的TFT 打开，此时该条扫描线对应的像素电极与垂直方向的数据线连接，进而将数据线的信号电压写入像素中，并经由像素电极施加于对应的液晶层上，改变液晶的站立角度从而达到控制色彩的效果。目前在扫描线施加电压的驱动电路主要是由液晶面板外接驱动芯片来完成，但是外接驱动芯片的方式不仅成本高，而且需要对驱动芯片进行连接，增加了制程时间。为了解决上述问题，现有技术一般采用阵列基板行驱动(Gate Driver on Array, GOA)电路替代驱动芯片，直接将栅极驱动电路(Gate driver ICs)制作在阵列基板上。请参阅图1，图1为现有技术中GOA电路的结构框图，包括时钟信号输入端11，还包括第一薄膜晶体管12、第二薄膜晶体管13、第三薄膜晶体管14、第四薄膜晶体管15以及控制端子16，还包括第一下拉电路17以及第二下拉电路18。由于需要满足电阻-电容拉升的要求，第一薄膜晶体管12的尺寸通常比较大，其内部寄生电容(图未标示)也相对较大。当时钟信号端11输入的时钟信号由低电位切换到高电位时(或者由高电位切换到低电位)，由于第一薄膜晶体管13内部寄生电容耦合的作用，使得控制端子16 (即节点)的电位被拉高(或者被拉低)，一旦控制端子16的电位被拉高到一定的程度，将会使得第一薄膜晶体管12的栅极打开，从而使得第一薄膜晶体管12 漏电，造成第一薄膜晶体管12的栅极输出高电位，造成输出到扫描线的电压异常，进而导致画面显示异常。为了避免上述问题，现有技术一般是通过第一下拉电路17以及第二下拉电路18 交替运行来拉低控制端子16的电位，避免第一薄膜晶体管12的栅极输出异常，其中，第一下拉电路17以及第二下拉电路18采用多个薄膜晶体管组成。但是由于该方式需要使用多个薄膜晶体管组成上述两个下拉电路，增加了边框区的面积，使得电路架构比较复杂；而且由于薄膜晶体管的特性容易发生变化，会导致上述两个下拉电路漏电，影响液晶显示器的画面显示效果。
发明内容本发明的一个目的在于提供一种液晶面板的驱动电路，以解决现有技术中由于需要使用多个薄膜晶体管组成下拉电路来抑制控制端子的电位的变化，增加了边框区的面积，使得电路架构比较复杂；而且由于薄膜晶体管的特性容易发生变化，会导致上述下拉电路漏电，影响液晶显示器画面显示效果的技术问题。为解决上述问题，本发明构造了一种液晶面板的驱动电路，包括用于输入第一时钟信号的第一时钟信号端，还包括第一薄膜晶体管和控制端子；所述控制端子连接所述第一薄膜晶体管的栅极，所述第一薄膜晶体管设置于所述控制端子和所述第一时钟信号端之间；所述液晶面板的驱动电路还包括用于输入第二时钟信号的第二时钟信号端，所述控制端子设置于所述第一薄膜晶体管和所述第二时钟信号端之间，所述第二时钟信号端和所述控制端子之间还设置一抑制电容；所述抑制电容，用于在所述第一时钟信号的电位发生变化，所述第二时钟信号发生与所述第一时钟信号的电位变化相反的变化时，抑制所述控制端子的电位的变化。在本发明的液晶面板的驱动电路中，所述第一时钟信号端连接所述第一薄膜晶体管的源极或者漏极。在本发明的液晶面板的驱动电路中，所述第一时钟信号具有第一高电位和第一低电位；所述第二时钟信号具有第二高电位和第二低电位；所述第一时钟信号和所述第二时钟信号具有相同的信号周期。在本发明的液晶面板的驱动电路中，在同一个信号周期内，在所述第一时钟信号由第一高电位转换到第一低电位时，所述第二时钟信号由第二低电位转换到第二高电位； 在所述第一时钟信号由第一低电位转换到第一高电位时，所述第二时钟信号由第二高电位转换到第二低电位。在本发明的液晶面板的驱动电路中，所述液晶面板的驱动电路还包括第二薄膜晶体管、第三薄膜晶体管以及第四薄膜晶体管，所述第二薄膜晶体管、第三薄膜晶体管以及第四薄膜晶体管均连接所述控制端子。本发明的另一个目的在于提供一种液晶显示器，以解决现有技术中由于需要使用多个薄膜晶体管组成下拉电路来抑制控制端子的电位的变化，增加了边框区的面积，使得电路架构比较复杂；而且由于薄膜晶体管的特性容易发生变化，会导致上述下拉电路漏电， 影响液晶显示器画面显示效果的技术问题。为解决上述问题，本发明构造了一种液晶显示器，所述液晶面板包括一液晶面板的驱动电路，所述液晶面板的驱动电路包括用于输入第一时钟信号的第一时钟信号端，还包括第一薄膜晶体管和控制端子；所述控制端子连接所述第一薄膜晶体管的栅极，所述第一薄膜晶体管设置于所述控制端子和所述第一时钟信号端之间；所述液晶面板的驱动电路还包括用于输入第二时钟信号的第二时钟信号端，所述控制端子设置于所述第一薄膜晶体管和所述第二时钟信号端之间，所述第二时钟信号端和所述控制端子之间还设置一抑制电容；所述抑制电容，用于在所述第一时钟信号的电位发生变化，所述第二时钟信号发生与所述第一时钟信号的电位变化相反的变化时，抑制所述控制端子的电位的变化。
在本发明的液晶显示器中，所述第一时钟信号端连接所述第一薄膜晶体管的源极或者漏极。在本发明的液晶显示器中，所述第一时钟信号具有第一高电位和第一低电位；所述第二时钟信号具有第二高电位和第二低电位；所述第一时钟信号和所述第二时钟信号具有相同的信号周期。在本发明的液晶显示器中，在同一个信号周期内，在所述第一时钟信号由第一高电位转换到第一低电位时，所述第二时钟信号由第二低电位转换到第二高电位；在所述第一时钟信号由第一低电位转换到第一高电位时，所述第二时钟信号由第二高电位转换到第二低电位。在本发明的液晶显示器中，所述液晶面板的驱动电路还包括第二薄膜晶体管、第三薄膜晶体管以及第四薄膜晶体管，所述第二薄膜晶体管、第三薄膜晶体管以及第四薄膜晶体管均连接所述控制端子。本发明相对于现有技术，通过设置第二时钟信号端，并在第二时钟信号端和控制端子之间设置一抑制电容，在第一时钟信号从低电位切换到高电位(或者从高电位切换到低电位)，第二时钟信号从高电位切换到低电位(或者从低电位切换到高电位)时，拉低 (或者拉高)所述控制端子的电位，无须通过多个薄膜晶体管组成下拉电路来抑制控制端子的电位的变化，节省了边框区的面积，简化了电路架构，避免了由于薄膜晶体管的特性发生变化造成的下拉电路漏电的问题，提高了液晶显示器的画面显示效果。为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下
图1为现有技术中阵列基板行驱动电路的结构示意图；图2为本发明中液晶面板的驱动电路的第一较佳实施例结构示意图；图3为本发明中液晶面板的驱动电路的第二较佳实施例结构示意图；图4为图2和图3所示的液晶面板的驱动电路的部分模拟图；图5为本发明中第一时钟信号和第二时钟信号的信号周期示意图。
具体实施方式
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。请参阅图2，图2为本发明中液晶面板的驱动电路的第一较佳实施例的结构框图。所述液晶面板的驱动电路包括第一时钟信号输入端21，第二时钟信号输入端22， 第一薄膜晶体管23，第二薄膜晶体管M，第三薄膜晶体管25，第四薄膜晶体管沈、控制端子 27以及抑制电容观。第一时钟信号端21连接所述第一薄膜晶体管23的源极或者漏极(图未标示)；第二时钟信号端22连接控制端子27 ；抑制电容观设置于第二时钟信号端22和控制端子27 之间。控制端子27连接所述第一薄膜晶体管23的栅极(图未标示)。当然，控制端子27还连接所述第二薄膜晶体管M、第三薄膜晶体管25以及第四薄膜晶体管沈，鉴于为成熟技术，此处不再详述。请参阅图4，图4为图2所示的液晶面板的驱动电路的部分模拟图。在具体实施过程中，第一薄膜晶体管23内形成有寄生电容231，寄生电容231位于第一时钟信号输入端21和控制端子27之间；从上述描述及附图不难看出，控制端子27位于寄生电容231和抑制电容观之间。在具体实施过程中，第一时钟信号输入端21用于输入第一时钟信号，第一时钟信号具有第一高电位和第一低电位；第二时钟信号输入端22用于输入第二时钟信号，第二时钟信号具有第二高电位和第二低电位。其中，第一时钟信号输入端21和第二时钟信号输入端22在相同信号周期内产生第一时钟信号和第二时钟信号。在同一信号周期内，第一时钟信号端21和第二时钟信号端 22交替输入高电位和低电位的时钟信号。请参阅图5，图5为本发明中第一时钟信号和第二时钟信号的信号周期较佳实施例示意图。在同一信号周期T内，第一时钟信号输入端21产生第一高电位Hl的第一时钟信号CK时，第二时钟信号端22产生所述第二低电位L2的第二时钟信号XCK ；第一时钟信号输入端21产生第一低电位Ll的第一时钟信号CK时，第二时钟信号端22产生第二高电位 H2的第二时钟信号XCK。本发明提供的液晶面板的驱动电路的第一较佳实施例的工作原理为在第一时钟信号端21输入的第一时钟信号CK由第一高电位Hl转换到第一低电位Ll时，第二时钟信号端22输入的第二时钟信号XCK由第二低电位L2转换为第二高电位 H2。第一时钟信号CK由第一高电位Hl转换到第一低电位Li，使得所述第一薄膜晶体管23内寄生电容231产生耦合效应，而且寄生电容231的尺寸较大，使得控制端子27的电位拉升。此时，第二时钟信号XCK由第二低电位L2转换为第二高电位H2，使得抑制电容观产生耦合效应，进而使得控制端子27的电位拉低。在第一时钟信号CK由第一低电位Ll转换到第一高电位Hl时，第二时钟信号XCK 由第二高电位H2转换为第二低电位L2。由于第一时钟信号CK的电位转换，寄生电容231 内部耦合，进而使得控制端子27的电位拉低，此时，由于第二时钟信号XCK进行一相反的电位转换，抑制电容观内部耦合，进而使得控制端子27的电位拉高。显然，抑制电容观可以有效地抑制控制端子27的电位的变化，抵消了由于寄生电容231的耦合对控制端子27的电位造成的影响，保持了控制端子27电位的稳定，进而保证了输出到扫描线的电压保持正常。而且，本发明还节省了边框区的面积，简化了电路架构，避免了由于薄膜晶体管的特性发生变化造成的下拉电路漏电的问题，提高了液晶显示器的画面显示效果。其中，图5所示的为一较佳实施例，在该较佳实施例的一信号周期T内，第一高电位Hl和第一低电位Ll各自为一信号周期T的50%，第二低电位L2和第二高电位H2同样各自为一信号周期T的50%，这样在第一时钟信号变化时，第二时钟信号同时产生一相反变化。当然，在一个周期T内，第一时钟信号和第二时钟信号还可以按照其它的时间比例分布，譬如，第一低电位Ll和第二低电位L2还可以各自占所在周期T的60%，则第一高电位 Hl和第二高电位H2各自占所在周期T的40%，此时，虽然第一时钟信号的变化和第二时钟信号的变化不同时进行，但仍能达到抑制控制端子27的电位变化的效果。请参阅图3，图3为本发明中液晶面板的驱动电路的第二较佳实施例的结构框图， 与图2所示的第一较佳实施例不同之处在于，在图3所示的第二较佳实施例中，还包括下拉电路31。在具体实施过程中，第一时钟信号CK由第一高电位H 1转换到第一低电位Ll时， 使得控制端子27的电位拉升，此时，所述下拉电路31与所述抑制电容观共同作用，将控制端子27的电位拉低。该第二较佳实施例相对图1所示的第一下拉电路17以及第二下拉电路18相比， 仅仅设置一个下拉电路31，并通过该下拉电路31与所述抑制电容观的共同作用，在第一时钟信号CK由第一高电位Hl转换到第一低电位Ll时，拉低所述控制端子27的电位。显然， 该第二较佳实施例不仅电路架构简化，而且同样节省了边框区的面积。鉴于图3所示的第二较佳实施例的原理与图2所示的第一较佳实施例的原理类似，此处不再赘述。本发明还提供一种液晶显示器，所述液晶显示器包括本发明提供的液晶面板的驱动电路，鉴于该电路在上文已有详细的描述，此处不再赘述。综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。
权利要求
1.一种液晶面板的驱动电路，包括用于输入第一时钟信号的第一时钟信号端，还包括第一薄膜晶体管和控制端子；所述控制端子连接所述第一薄膜晶体管的栅极，所述第一薄膜晶体管设置于所述控制端子和所述第一时钟信号端之间，其特征在于所述液晶面板的驱动电路还包括用于输入第二时钟信号的第二时钟信号端，所述控制端子设置于所述第一薄膜晶体管和所述第二时钟信号端之间，所述第二时钟信号端和所述控制端子之间还设置一抑制电容；所述抑制电容，用于在所述第一时钟信号的电位发生变化，所述第二时钟信号发生与所述第一时钟信号的电位变化相反的变化时，抑制所述控制端子的电位的变化。
2.根据权利要求1所述的液晶面板的驱动电路，其特征在于，所述第一时钟信号端连接所述第一薄膜晶体管的源极或者漏极。
3.根据权利要求1所述的液晶面板的驱动电路，其特征在于，所述第一时钟信号具有第一高电位和第一低电位；所述第二时钟信号具有第二高电位和第二低电位；所述第一时钟信号和所述第二时钟信号具有相同的信号周期。
4.根据权利要求3所述的液晶面板的驱动电路，其特征在于，在同一个信号周期内，在所述第一时钟信号由第一高电位转换到第一低电位时，所述第二时钟信号由第二低电位转换到第二高电位；在所述第一时钟信号由第一低电位转换到第一高电位时，所述第二时钟信号由第二高电位转换到第二低电位。
5.根据权利要求1所述的液晶面板的驱动电路，其特征在于，所述液晶面板的驱动电路还包括第二薄膜晶体管、第三薄膜晶体管以及第四薄膜晶体管，所述第二薄膜晶体管、第三薄膜晶体管以及第四薄膜晶体管均连接所述控制端子。
6.一种液晶显示器，其特征在于，所述液晶显示器包括一液晶面板的驱动电路，所述液晶面板的驱动电路包括用于输入第一时钟信号的第一时钟信号端，还包括第一薄膜晶体管和控制端子；所述控制端子连接所述第一薄膜晶体管的栅极，所述第一薄膜晶体管设置于所述控制端子和所述第一时钟信号端之间；所述液晶面板的驱动电路还包括用于输入第二时钟信号的第二时钟信号端，所述控制端子设置于所述第一薄膜晶体管和所述第二时钟信号端之间，所述第二时钟信号端和所述控制端子之间还设置一抑制电容；所述抑制电容，用于在所述第一时钟信号的电位发生变化，所述第二时钟信号发生与所述第一时钟信号的电位变化相反的变化时，抑制所述控制端子的电位的变化。
7.根据权利要求6所述的液晶显示器，其特征在于，所述第一时钟信号端连接所述第一薄膜晶体管的源极或者漏极。
8.根据权利要求6所述的液晶显示器，其特征在于，所述第一时钟信号具有第一高电位和第一低电位；所述第二时钟信号具有第二高电位和第二低电位；所述第一时钟信号和所述第二时钟信号具有相同的信号周期。
9.根据权利要求8所述的液晶显示器，其特征在于，在同一个信号周期内，在所述第一时钟信号由第一高电位转换到第一低电位时，所述第二时钟信号由第二低电位转换到第二高电位；在所述第一时钟信号由第一低电位转换到第一高电位时，所述第二时钟信号由第二高电位转换到第二低电位。
10.根据权利要求6所述的液晶显示器，其特征在于，所述液晶面板的驱动电路还包括第二薄膜晶体管、第三薄膜晶体管以及第四薄膜晶体管，所述第二薄膜晶体管、第三薄膜晶体管以及第四薄膜晶体管均连接所述控制端子。
全文摘要
本发明公开了一种液晶面板的驱动电路及液晶显示器，液晶面板的驱动电路包括用于输入第一时钟信号的第一时钟信号端，用于输入第二时钟信号的第二时钟信号端，还包括第一薄膜晶体管和控制端子；控制端子设置于第一薄膜晶体管和第二时钟信号端之间，第二时钟信号端和控制端子之间还设置一抑制电容；抑制电容用于在第一时钟信号的电位发生变化，第二时钟信号发生与第一时钟信号的电位变化相反的变化时，抑制控制端子的电位的变化。本发明节省了边框区的面积，简化了电路架构，提高了液晶显示器的画面显示效果。
文档编号G09G3/36GK102411917SQ20111043317
公开日2012年4月11日 申请日期2011年12月21日 优先权日2011年12月21日
发明者李仕琦, 林师勤 申请人:深圳市华星光电技术有限公司
液晶面板的驱动电路及液晶显示器
技术领域：
本发明涉及液晶显示技术领域，特别是涉及一种液晶面板的驱动电路及液晶显示
O
背景技术：
随着液晶技术的不断发展，对液晶面板内各部件的要求越来越高。在主动式矩阵液晶显示器中，每个像素具有一个薄膜场效应晶体管(Thin Film Transistor，TFT)，其栅极(Gate)连接至水平方向扫描线，漏极(Drain)或者源极(Source) 连接至垂直方向的数据线。当在扫描线(栅极)上施以高电压时，TF T元件打开，灰阶电压就能从数据线(源极/漏极)进入像素电极(漏极/源极)，并经由透明像素电极施加于液晶层上，改变液晶的站立角度从而显示预定灰阶若在水平方向的某一条扫描线施加足够的正电压，会使得该条扫描线所有的TFT 打开，此时该条扫描线对应的像素电极与垂直方向的数据线连接，进而将数据线的信号电压写入像素中，并经由像素电极施加于对应的液晶层上，改变液晶的站立角度从而达到控制色彩的效果。目前在扫描线施加电压的驱动电路主要是由液晶面板外接驱动芯片来完成，但是外接驱动芯片的方式不仅成本高，而且需要对驱动芯片进行连接，增加了制程时间。为了解决上述问题，现有技术一般采用阵列基板行驱动(Gate Driver on Array, GOA)电路替代驱动芯片，直接将栅极驱动电路(Gate driver ICs)制作在阵列基板上。请参阅图1，图1为现有技术中GOA电路的结构框图，包括时钟信号输入端11，还包括第一薄膜晶体管12、第二薄膜晶体管13、第三薄膜晶体管14、第四薄膜晶体管15以及控制端子16，还包括第一下拉电路17以及第二下拉电路18。由于需要满足电阻-电容拉升的要求，第一薄膜晶体管12的尺寸通常比较大，其内部寄生电容(图未标示)也相对较大。当时钟信号端11输入的时钟信号由低电位切换到高电位时(或者由高电位切换到低电位)，由于第一薄膜晶体管13内部寄生电容耦合的作用，使得控制端子16 (即节点)的电位被拉高(或者被拉低)，一旦控制端子16的电位被拉高到一定的程度，将会使得第一薄膜晶体管12的栅极打开，从而使得第一薄膜晶体管12 漏电，造成第一薄膜晶体管12的栅极输出高电位，造成输出到扫描线的电压异常，进而导致画面显示异常。为了避免上述问题，现有技术一般是通过第一下拉电路17以及第二下拉电路18 交替运行来拉低控制端子16的电位，避免第一薄膜晶体管12的栅极输出异常，其中，第一下拉电路17以及第二下拉电路18采用多个薄膜晶体管组成。但是由于该方式需要使用多个薄膜晶体管组成上述两个下拉电路，增加了边框区的面积，使得电路架构比较复杂；而且由于薄膜晶体管的特性容易发生变化，会导致上述两个下拉电路漏电，影响液晶显示器的画面显示效果。
发明内容本发明的一个目的在于提供一种液晶面板的驱动电路，以解决现有技术中由于需要使用多个薄膜晶体管组成下拉电路来抑制控制端子的电位的变化，增加了边框区的面积，使得电路架构比较复杂；而且由于薄膜晶体管的特性容易发生变化，会导致上述下拉电路漏电，影响液晶显示器画面显示效果的技术问题。为解决上述问题，本发明构造了一种液晶面板的驱动电路，包括用于输入第一时钟信号的第一时钟信号端，还包括第一薄膜晶体管和控制端子；所述控制端子连接所述第一薄膜晶体管的栅极，所述第一薄膜晶体管设置于所述控制端子和所述第一时钟信号端之间；所述液晶面板的驱动电路还包括用于输入第二时钟信号的第二时钟信号端，所述控制端子设置于所述第一薄膜晶体管和所述第二时钟信号端之间，所述第二时钟信号端和所述控制端子之间还设置一抑制电容；所述抑制电容，用于在所述第一时钟信号的电位发生变化，所述第二时钟信号发生与所述第一时钟信号的电位变化相反的变化时，抑制所述控制端子的电位的变化。在本发明的液晶面板的驱动电路中，所述第一时钟信号端连接所述第一薄膜晶体管的源极或者漏极。在本发明的液晶面板的驱动电路中，所述第一时钟信号具有第一高电位和第一低电位；所述第二时钟信号具有第二高电位和第二低电位；所述第一时钟信号和所述第二时钟信号具有相同的信号周期。在本发明的液晶面板的驱动电路中，在同一个信号周期内，在所述第一时钟信号由第一高电位转换到第一低电位时，所述第二时钟信号由第二低电位转换到第二高电位； 在所述第一时钟信号由第一低电位转换到第一高电位时，所述第二时钟信号由第二高电位转换到第二低电位。在本发明的液晶面板的驱动电路中，所述液晶面板的驱动电路还包括第二薄膜晶体管、第三薄膜晶体管以及第四薄膜晶体管，所述第二薄膜晶体管、第三薄膜晶体管以及第四薄膜晶体管均连接所述控制端子。本发明的另一个目的在于提供一种液晶显示器，以解决现有技术中由于需要使用多个薄膜晶体管组成下拉电路来抑制控制端子的电位的变化，增加了边框区的面积，使得电路架构比较复杂；而且由于薄膜晶体管的特性容易发生变化，会导致上述下拉电路漏电， 影响液晶显示器画面显示效果的技术问题。为解决上述问题，本发明构造了一种液晶显示器，所述液晶面板包括一液晶面板的驱动电路，所述液晶面板的驱动电路包括用于输入第一时钟信号的第一时钟信号端，还包括第一薄膜晶体管和控制端子；所述控制端子连接所述第一薄膜晶体管的栅极，所述第一薄膜晶体管设置于所述控制端子和所述第一时钟信号端之间；所述液晶面板的驱动电路还包括用于输入第二时钟信号的第二时钟信号端，所述控制端子设置于所述第一薄膜晶体管和所述第二时钟信号端之间，所述第二时钟信号端和所述控制端子之间还设置一抑制电容；所述抑制电容，用于在所述第一时钟信号的电位发生变化，所述第二时钟信号发生与所述第一时钟信号的电位变化相反的变化时，抑制所述控制端子的电位的变化。
在本发明的液晶显示器中，所述第一时钟信号端连接所述第一薄膜晶体管的源极或者漏极。在本发明的液晶显示器中，所述第一时钟信号具有第一高电位和第一低电位；所述第二时钟信号具有第二高电位和第二低电位；所述第一时钟信号和所述第二时钟信号具有相同的信号周期。在本发明的液晶显示器中，在同一个信号周期内，在所述第一时钟信号由第一高电位转换到第一低电位时，所述第二时钟信号由第二低电位转换到第二高电位；在所述第一时钟信号由第一低电位转换到第一高电位时，所述第二时钟信号由第二高电位转换到第二低电位。在本发明的液晶显示器中，所述液晶面板的驱动电路还包括第二薄膜晶体管、第三薄膜晶体管以及第四薄膜晶体管，所述第二薄膜晶体管、第三薄膜晶体管以及第四薄膜晶体管均连接所述控制端子。本发明相对于现有技术，通过设置第二时钟信号端，并在第二时钟信号端和控制端子之间设置一抑制电容，在第一时钟信号从低电位切换到高电位(或者从高电位切换到低电位)，第二时钟信号从高电位切换到低电位(或者从低电位切换到高电位)时，拉低 (或者拉高)所述控制端子的电位，无须通过多个薄膜晶体管组成下拉电路来抑制控制端子的电位的变化，节省了边框区的面积，简化了电路架构，避免了由于薄膜晶体管的特性发生变化造成的下拉电路漏电的问题，提高了液晶显示器的画面显示效果。为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下
图1为现有技术中阵列基板行驱动电路的结构示意图；图2为本发明中液晶面板的驱动电路的第一较佳实施例结构示意图；图3为本发明中液晶面板的驱动电路的第二较佳实施例结构示意图；图4为图2和图3所示的液晶面板的驱动电路的部分模拟图；图5为本发明中第一时钟信号和第二时钟信号的信号周期示意图。
具体实施方式
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。请参阅图2，图2为本发明中液晶面板的驱动电路的第一较佳实施例的结构框图。所述液晶面板的驱动电路包括第一时钟信号输入端21，第二时钟信号输入端22， 第一薄膜晶体管23，第二薄膜晶体管M，第三薄膜晶体管25，第四薄膜晶体管沈、控制端子 27以及抑制电容观。第一时钟信号端21连接所述第一薄膜晶体管23的源极或者漏极(图未标示)；第二时钟信号端22连接控制端子27 ；抑制电容观设置于第二时钟信号端22和控制端子27 之间。控制端子27连接所述第一薄膜晶体管23的栅极(图未标示)。当然，控制端子27还连接所述第二薄膜晶体管M、第三薄膜晶体管25以及第四薄膜晶体管沈，鉴于为成熟技术，此处不再详述。请参阅图4，图4为图2所示的液晶面板的驱动电路的部分模拟图。在具体实施过程中，第一薄膜晶体管23内形成有寄生电容231，寄生电容231位于第一时钟信号输入端21和控制端子27之间；从上述描述及附图不难看出，控制端子27位于寄生电容231和抑制电容观之间。在具体实施过程中，第一时钟信号输入端21用于输入第一时钟信号，第一时钟信号具有第一高电位和第一低电位；第二时钟信号输入端22用于输入第二时钟信号，第二时钟信号具有第二高电位和第二低电位。其中，第一时钟信号输入端21和第二时钟信号输入端22在相同信号周期内产生第一时钟信号和第二时钟信号。在同一信号周期内，第一时钟信号端21和第二时钟信号端 22交替输入高电位和低电位的时钟信号。请参阅图5，图5为本发明中第一时钟信号和第二时钟信号的信号周期较佳实施例示意图。在同一信号周期T内，第一时钟信号输入端21产生第一高电位Hl的第一时钟信号CK时，第二时钟信号端22产生所述第二低电位L2的第二时钟信号XCK ；第一时钟信号输入端21产生第一低电位Ll的第一时钟信号CK时，第二时钟信号端22产生第二高电位 H2的第二时钟信号XCK。本发明提供的液晶面板的驱动电路的第一较佳实施例的工作原理为在第一时钟信号端21输入的第一时钟信号CK由第一高电位Hl转换到第一低电位Ll时，第二时钟信号端22输入的第二时钟信号XCK由第二低电位L2转换为第二高电位 H2。第一时钟信号CK由第一高电位Hl转换到第一低电位Li，使得所述第一薄膜晶体管23内寄生电容231产生耦合效应，而且寄生电容231的尺寸较大，使得控制端子27的电位拉升。此时，第二时钟信号XCK由第二低电位L2转换为第二高电位H2，使得抑制电容观产生耦合效应，进而使得控制端子27的电位拉低。在第一时钟信号CK由第一低电位Ll转换到第一高电位Hl时，第二时钟信号XCK 由第二高电位H2转换为第二低电位L2。由于第一时钟信号CK的电位转换，寄生电容231 内部耦合，进而使得控制端子27的电位拉低，此时，由于第二时钟信号XCK进行一相反的电位转换，抑制电容观内部耦合，进而使得控制端子27的电位拉高。显然，抑制电容观可以有效地抑制控制端子27的电位的变化，抵消了由于寄生电容231的耦合对控制端子27的电位造成的影响，保持了控制端子27电位的稳定，进而保证了输出到扫描线的电压保持正常。而且，本发明还节省了边框区的面积，简化了电路架构，避免了由于薄膜晶体管的特性发生变化造成的下拉电路漏电的问题，提高了液晶显示器的画面显示效果。其中，图5所示的为一较佳实施例，在该较佳实施例的一信号周期T内，第一高电位Hl和第一低电位Ll各自为一信号周期T的50%，第二低电位L2和第二高电位H2同样各自为一信号周期T的50%，这样在第一时钟信号变化时，第二时钟信号同时产生一相反变化。当然，在一个周期T内，第一时钟信号和第二时钟信号还可以按照其它的时间比例分布，譬如，第一低电位Ll和第二低电位L2还可以各自占所在周期T的60%，则第一高电位 Hl和第二高电位H2各自占所在周期T的40%，此时，虽然第一时钟信号的变化和第二时钟信号的变化不同时进行，但仍能达到抑制控制端子27的电位变化的效果。请参阅图3，图3为本发明中液晶面板的驱动电路的第二较佳实施例的结构框图， 与图2所示的第一较佳实施例不同之处在于，在图3所示的第二较佳实施例中，还包括下拉电路31。在具体实施过程中，第一时钟信号CK由第一高电位H 1转换到第一低电位Ll时， 使得控制端子27的电位拉升，此时，所述下拉电路31与所述抑制电容观共同作用，将控制端子27的电位拉低。该第二较佳实施例相对图1所示的第一下拉电路17以及第二下拉电路18相比， 仅仅设置一个下拉电路31，并通过该下拉电路31与所述抑制电容观的共同作用，在第一时钟信号CK由第一高电位Hl转换到第一低电位Ll时，拉低所述控制端子27的电位。显然， 该第二较佳实施例不仅电路架构简化，而且同样节省了边框区的面积。鉴于图3所示的第二较佳实施例的原理与图2所示的第一较佳实施例的原理类似，此处不再赘述。本发明还提供一种液晶显示器，所述液晶显示器包括本发明提供的液晶面板的驱动电路，鉴于该电路在上文已有详细的描述，此处不再赘述。综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。
权利要求
1.一种液晶面板的驱动电路，包括用于输入第一时钟信号的第一时钟信号端，还包括第一薄膜晶体管和控制端子；所述控制端子连接所述第一薄膜晶体管的栅极，所述第一薄膜晶体管设置于所述控制端子和所述第一时钟信号端之间，其特征在于所述液晶面板的驱动电路还包括用于输入第二时钟信号的第二时钟信号端，所述控制端子设置于所述第一薄膜晶体管和所述第二时钟信号端之间，所述第二时钟信号端和所述控制端子之间还设置一抑制电容；所述抑制电容，用于在所述第一时钟信号的电位发生变化，所述第二时钟信号发生与所述第一时钟信号的电位变化相反的变化时，抑制所述控制端子的电位的变化。
2.根据权利要求1所述的液晶面板的驱动电路，其特征在于，所述第一时钟信号端连接所述第一薄膜晶体管的源极或者漏极。
3.根据权利要求1所述的液晶面板的驱动电路，其特征在于，所述第一时钟信号具有第一高电位和第一低电位；所述第二时钟信号具有第二高电位和第二低电位；所述第一时钟信号和所述第二时钟信号具有相同的信号周期。
4.根据权利要求3所述的液晶面板的驱动电路，其特征在于，在同一个信号周期内，在所述第一时钟信号由第一高电位转换到第一低电位时，所述第二时钟信号由第二低电位转换到第二高电位；在所述第一时钟信号由第一低电位转换到第一高电位时，所述第二时钟信号由第二高电位转换到第二低电位。
5.根据权利要求1所述的液晶面板的驱动电路，其特征在于，所述液晶面板的驱动电路还包括第二薄膜晶体管、第三薄膜晶体管以及第四薄膜晶体管，所述第二薄膜晶体管、第三薄膜晶体管以及第四薄膜晶体管均连接所述控制端子。
6.一种液晶显示器，其特征在于，所述液晶显示器包括一液晶面板的驱动电路，所述液晶面板的驱动电路包括用于输入第一时钟信号的第一时钟信号端，还包括第一薄膜晶体管和控制端子；所述控制端子连接所述第一薄膜晶体管的栅极，所述第一薄膜晶体管设置于所述控制端子和所述第一时钟信号端之间；所述液晶面板的驱动电路还包括用于输入第二时钟信号的第二时钟信号端，所述控制端子设置于所述第一薄膜晶体管和所述第二时钟信号端之间，所述第二时钟信号端和所述控制端子之间还设置一抑制电容；所述抑制电容，用于在所述第一时钟信号的电位发生变化，所述第二时钟信号发生与所述第一时钟信号的电位变化相反的变化时，抑制所述控制端子的电位的变化。
7.根据权利要求6所述的液晶显示器，其特征在于，所述第一时钟信号端连接所述第一薄膜晶体管的源极或者漏极。
8.根据权利要求6所述的液晶显示器，其特征在于，所述第一时钟信号具有第一高电位和第一低电位；所述第二时钟信号具有第二高电位和第二低电位；所述第一时钟信号和所述第二时钟信号具有相同的信号周期。
9.根据权利要求8所述的液晶显示器，其特征在于，在同一个信号周期内，在所述第一时钟信号由第一高电位转换到第一低电位时，所述第二时钟信号由第二低电位转换到第二高电位；在所述第一时钟信号由第一低电位转换到第一高电位时，所述第二时钟信号由第二高电位转换到第二低电位。
10.根据权利要求6所述的液晶显示器，其特征在于，所述液晶面板的驱动电路还包括第二薄膜晶体管、第三薄膜晶体管以及第四薄膜晶体管，所述第二薄膜晶体管、第三薄膜晶体管以及第四薄膜晶体管均连接所述控制端子。
全文摘要
本发明公开了一种液晶面板的驱动电路及液晶显示器，液晶面板的驱动电路包括用于输入第一时钟信号的第一时钟信号端，用于输入第二时钟信号的第二时钟信号端，还包括第一薄膜晶体管和控制端子；控制端子设置于第一薄膜晶体管和第二时钟信号端之间，第二时钟信号端和控制端子之间还设置一抑制电容；抑制电容用于在第一时钟信号的电位发生变化，第二时钟信号发生与第一时钟信号的电位变化相反的变化时，抑制控制端子的电位的变化。本发明节省了边框区的面积，简化了电路架构，提高了液晶显示器的画面显示效果。
文档编号G09G3/36GK102411917SQ20111043317
公开日2012年4月11日 申请日期2011年12月21日 优先权日2011年12月21日
发明者李仕琦, 林师勤 申请人:深圳市华星光电技术有限公司
最新回复(0)