移位寄存器、goa面板及栅极驱动方法
专利名称：移位寄存器、goa面板及栅极驱动方法
技术领域：
本发明涉及电学及液晶显示领域，特别涉及移位寄存器、集成栅极驱动TFT-LCD面板及栅极驱动方法。
背景技术：
非晶娃薄膜晶体管集成栅极驱动(GOAJflGate driver On Array)技术已经逐渐在TFT-IXD (薄膜晶体管-液晶显示装置)制造领域得到应用，但目前的GOA驱动单元的输出波形存在较大的失真，可能会导致驱动效果不良。且由于非晶硅薄膜晶体管的开关特性不及单晶硅MOS (金属-氧化物-半导体)晶体管而导致驱动功耗较大。 为了能达到对栅极的有效驱动，且减小非晶硅薄膜晶体管集成栅极驱动的整体功耗，新型GOA驱动单元的结构设计以及GOA驱动单元系列的工作方式成为了非晶硅薄膜晶体管集成栅极驱动(GOA)技术的重要环节。
发明内容
本发明实施例提供移位寄存器、集成栅极驱动TFT-LCD面板(简称GOA面板)及栅极驱动方法，用于减小栅极驱动功耗。一种移位寄存器，应用于集成栅极驱动TFT-IXD面板，包括用于确保输出电路的输出信号为第一电平信号的保护电路，用于对所述保护电路进行控制的保持电路，用于输出信号的输出电路，用于对所述输出电路进行驱动的第一驱动电路，用于对所述保持电路进行驱动的第二驱动电路，用于对所述移位寄存器进行复位的复位电路，用于为所述集成栅极驱动TFT-LCD面板提供第一数值个时序控制信号的时序控制端子，用于为所述保护电路提供电源信号的第一电源端子，用于为所述保持电路及所述保护电路提供电源信号的第二电源端子，用于为所述保持电路提供电源信号的第三电源端子及用于为所述第一驱动电路及所述第二驱动电路提供电源信号的第四电源端子；所述时序控制端子与所述输出电路的输入端相连；所述第一驱动电路的控制端与第一外部信号端相连，输入端与所述第四电源端子相连；所述第二驱动电路的控制端与所述第一外部信号端相连，输入端与所述第四电源端子相连，输出端与所述保护电路相连；所述保持电路的第一输入端与所述第三电源端子相连，第二输入端与所述第二电源端子相连，输出端与所述保护电路相连；所述保护电路的第一输入端与所述第二电源端子及所述保持电路的第二输入端相连，第二输入端与所述第一电源端子相连；所述输出电路的控制端分别与所述第一驱动电路的输出端、所述保护电路的第一输出端、所述保护电路的第一控制端、所述复位电路的输出端及所述保持电路的控制端相连，输出端与所述保护电路的第二控制端相连；
所述复位电路的输入端与所述第一电源端子相连，控制端与第二外部信号端相连。一种集成栅极驱动TFT-IXD面板，包括至少一个所述的移位寄存器。一种栅极驱动方法，应用于所述的集成栅极驱动TFT-IXD面板，包括以下步骤第一外部信号端输出第一电平信号，使所述第一驱动电路及所述输出电路截止，所述保护电路输出所述第一电平信号；所述第一外部信号端输出所述第二电平信号，使所述第一驱动电 路及所述输出电路导通，时序控制端子输出所述第一电平信号，使所述输出电路输出所述第一电平信号；所述第一外部信号端输入所述第二电平信号，使所述第一驱动电路截止，所述输出电路导通，所述时序控制端子输出所述第二电平信号，使所述输出电路输出所述第二电平f目号;所述第一外部信号端输入所述第一电平信号，使所述第一驱动电路截止，第二外部信号端输入所述第二电平信号，使复位电路导通；所述复位电路输出所述第一电平信号，使所述输出电路截止，所述保护电路输出所述第一电平信号。本发明实施例中的移位寄存器包括用于确保输出电路的输出信号为第一电平信号的保护电路，用于对所述保护电路进行控制的保持电路，用于输出信号的输出电路，用于对所述输出电路进行驱动的第一驱动电路，用于对所述保持电路进行驱动的第二驱动电路，用于对所述移位寄存器进行复位的复位电路，用于为所述集成栅极驱动TFT-LCD面板提供第一数值个时序控制信号的时序控制端子，用于为所述保护电路提供电源信号的第一电源端子，用于为所述保持电路及所述保护电路提供电源信号的第二电源端子，用于为所述保持电路提供电源信号的第三电源端子及用于为所述第一驱动电路及所述第二驱动电路提供电源信号的第四电源端子；所述时序控制端子与所述输出电路的输入端相连；所述第一驱动电路的控制端与第一外部信号端相连，输入端与所述第四电源端子相连；所述第二驱动电路的控制端与所述第一外部信号端相连，输入端与所述第四电源端子相连，输出端与所述保护电路相连；所述保持电路的第一输入端与所述第三电源端子相连，第二输入端与所述第二电源端子相连，输出端与所述保护电路相连；所述保护电路的第一输入端与所述第二电源端子及所述保持电路的第二输入端相连，第二输入端与所述第一电源端子相连；所述输出电路的控制端分别与所述第一驱动电路的输出端、所述保护电路的第一输出端、所述保护电路的第一控制端、所述复位电路的输出端及所述保持电路的控制端相连，输出端与所述保护电路的第二控制端相连；所述复位电路的输入端与所述第一电源端子相连，控制端与第二外部信号端相连。通过所述保护电路及所述保持电路控制所述输出电路输出正确信号，避免可能存在的干扰，实现有效驱动，同时，因在集成栅极驱动TFT-LCD面板(简称GOA面板)中采用了多路时序控制信号，可以有效降低功耗。且复位电路能在工作状态结束后及时进行复位，以待下一次工作状态的到来，避免误操作。
图I为本发明实施例中移位寄存器的主要结构图；图2为本发明实施例中移位寄存器的详细电路图3为本发明实施例中时序控制信号的时序图；图4为本发明实施例中集成栅极驱动TFT-IXD面板示意图；图5为本发明实施例中栅极驱动方法的主要流程图。
具体实施例方式本发明实施例中的移位寄存器包括用于确保输出电路的输出信号为第一电平信号的保护电路，用于对所述保护电路进行控制的保持电路，用于输出信号的输出电路，用于对所述输出电路进行驱动的第一驱动电路，用于对所述保持电路进行驱动的第二驱动电路，用于对所述移位寄存器进行复位的复位电路，用于为所述GOA面板提供第一数值个时序控制信号的时序控制端子，用于为所述保护电路提供电源信号的第一电源端子，用于为所述保持电路及所述保护电路提供电源信号的第二电源端子，用于为所述保持电路提供电源信号的第三电源端子及用于为所述第一驱动电路及所述第二驱动电路提供电源信号的第四电源端子；所述时序控制端子与所述输出电路的输入端相连；所述第一驱动电路的控 制端与第一外部信号端相连，输入端与所述第四电源端子相连；所述第二驱动电路的控制端与所述第一外部信号端相连，输入端与所述第四电源端子相连，输出端与所述保护电路相连；所述保持电路的第一输入端与所述第三电源端子相连，第二输入端与所述第二电源端子相连，输出端与所述保护电路相连；所述保护电路的第一输入端与所述第二电源端子及所述保持电路的第二输入端相连，第二输入端与所述第一电源端子相连；所述输出电路的控制端分别与所述第一驱动电路的输出端、所述保护电路的第一输出端、所述保护电路的第一控制端、所述复位电路的输出端及所述保持电路的控制端相连，输出端与所述保护电路的第二控制端相连；所述复位电路的输入端与所述第一电源端子相连，控制端与第二外部信号端相连。通过所述保护电路及所述保持电路控制所述输出电路输出正确信号，避免可能存在的干扰，实现有效驱动，同时，因在GOA面板中采用了多路时序控制信号，可以有效降低功耗。且复位电路能在工作状态结束后及时进行复位，以待下一次工作状态的到来，避免误操作。当然，所述移位寄存器可以用于包括非晶硅薄膜晶体管液晶面板在内的各种液晶面板，并不以非晶硅薄膜晶体管液晶面板为限。参见图1，本发明实施例中移位寄存器包括保护电路101、保持电路102、第一驱动电路103、第二驱动电路104、输出电路105、复位电路106、时序控制端子107、第一电源端子108、第二电源端子109、第三电源端子110及第四电源端子111。本发明实施例中所述移位寄存器可以应用于GOA面板中。保护电路101的第一输入端与所述第二电源端子109及所述保持电路的第二输入端相连，第二输入端与所述第一电源端子108相连,第一输出端与输出电路105的控制端相连，第二输出端与所述输出电路105的输出端相连,用于确保输出电路105的输出信号为第
一电平信号。参见图2，本发明实施例中的保护电路101可以包括第一晶体管(以下简称Tl)、第二晶体管(以下简称T2)、第三晶体管(以下简称T3)、第四晶体管(以下简称T4)、第五晶体管(以下简称T5)及第六晶体管(以下简称T6)。较佳的，本发明实施例中的晶体管均可以是TFT。或者，也可以不用TFT，也可以用三极管来代替TFT，不过场效应管是压控器件，而三极管是流控器件，因此一般选择场效应管效果较好。
Tl的栅极端为保护电路101的第一输出端，Tl的漏极与T4的漏极相连，且连接到T2的漏极、T3的漏极和输出电路105的输出端，该相连端为保护电路101的第二输入端，与第一电源端子108(图2中记为Voffl)相连。Tl的源极与T4的源极相连，且连接到T3的栅极、T2的栅极、T6的栅极及保持电路102的输出端，该相连端在图2中记为Q。T2的源极端为保护电路101的第一输出端，其与Tl的栅极、输出电路105的控制端、第一驱动电路104的输出端、复位电路106的输出端及保持电路102的控制端相连，该相连端在图2中记为PU。T3的源极端为保护电路101的第二输出端，其与输出电路105的输出端及T5的栅极相连，T4的栅极与T5的源极、T6的源极及第二驱动电路104的输出端相连，该相连端在图2中记为K。T5的漏极与T6的漏极相连，该相连端称为保护电路101的第一输入端，该相连端与保持电路102的第二输入端及第二电源端子109(图2中记为Voff2)相连。其中，Tl和T4的主要作用是控制T2和T3，T5和T6起到的作用主要是为了控制T4。保持电路102第一输入端与所述第三电源端子110(图2中记为VDD1，2)相连，第二输入端与所述第二电源端子109相连，输出端与所述保护电路101相连，用于对所述保护电路101进行控制。 参见图2，本发明实施例中的保持电路102可以包括第七晶体管(以下简称T7)、第八晶体管(以下简称T8)及第九晶体管(以下简称T9)。T7的栅极与源极相连，且连接到T9的漏极及第三电源端子110，17的漏极与T8的源极及T9的栅极相连，该相连端在图2中记为H)。T8的栅极端为保持电路102的控制端，其与T2的源极、Tl的栅极、输出电路105的控制端、第一驱动电路104的输出端及复位电路106的输出端相连，T8的漏极端为保持电路102的第二输入端，其与第二电源端子109、T5的漏极及T6的漏极相连。T9的源极端为保持电路102的输出端，其与Tl的源极、T4的源极、T6的栅极、T2的栅极及T3的栅极相连。第一驱动电路103的控制端与第一外部信号端相连，输入端与所述第四电源端子相连，用于对输出电路105进行驱动。图I中第一驱动电路103的抽头端连接的是所述第
一外部信号端。参见图2，本发明实施例中的第一驱动电路103可以包括第十晶体管(以下简称T10)。TlO的栅极端称为第一驱动电路103的控制端，其可以与第一外部信号端相连，本发明实施例中，一个GOA面板中可以包括多个所述移位寄存器，例如所述移位寄存器为一个GOA面板中的第n个移位寄存器，则所述第一外部信号端可以是第n-2个所述移位寄存器的输出端，即第n-2个所述移位寄存器中输出电路105的输出端。TlO的漏极端为第一驱动电路103的输入端，其可以与第四电源端子111(图2中记为VDD)相连，TlO的源极端为第一驱动电路103的输出端，其可以与T2的源极、Tl的栅极、输出电路105的控制端、复位电路106的输出端及T8的栅极相连。第二驱动电路104的控制端与所述第一外部信号端相连，输入端与所述第四电源端子111相连，输出端与所述保护电路101相连，用于对所述保持电路102进行驱动。图I中第二驱动电路104的抽头端连接的是所述第一外部信号端。参见图2，本发明实施例中的第二驱动电路104可以包括第i^一晶体管(以下简称Tll)。Tll的栅极端可以称为第二驱动电路104的控制端，其可以与所述第一外部信号端相连，Tll的漏极端可以称为第二驱动电路104的输入端，其可以与第四电源端子111相连，Tll的源极端可以称为第二驱动电路104的输出端，其可以与T4的栅极、T5的源极及T6的源极相连。输出电路105的控制端分别与所述第一驱动电路103的输出端、所述保护电路101的第一输出端、所述保护电路101的第一控制端、所述复位电路106的输出端及所述保持电路102的控制端相连，输出端与所述保护电路101的第二输出端相连，用于输出信号。参见图2，本发明实施例中的输出电路105可以包括第十二晶体管(以下简称T12)和第一电容(以下简称C)。T12的栅极端可以称为输出电路105的控制端，其可以与T2的源极、Tl的栅极、T8的栅极及复位电路106的输出端相连。T12的漏极端可以称为输出电路105的输入端，其可以与时序控制端子107相连，T12的源极端可以称为输出电路105的输出端，其可以与T3的源极及T5的栅极相连。T1 2的源极可以连接到GOA面板中每个TFT的栅极，为GOA面板提供栅极扫描信号，且还可以作为所述第一外部信号端。在图2中，将C单独画出，C连接在T12的栅极和源极之间。在实际应用中，C可以直接制作在T12中，即C和T12是一体的，C中也包括了 T12自身的电容。因此本发明实施例中只在图2中画出了 C，而在描述中不对C进行说明。图2中输出电路105的输出端，即所述移位寄存器的输出端记为output。复位电路106的输入端与所述第一电源端子相连，控制端与第二外部信号端相连，用于对所述移位寄存器进行复位。图I中复位电路106的抽头端连接的是所述第二外部信号端。参见图2，本发明实施例中复位电路106可以包括第十三晶体管(以下简称T13)。T13的栅极端可以称为复位电路106的控制端，其可以与第二外部信号端相连，本发明实施例中，例如所述移位寄存器为一个GOA面板中的第n个移位寄存器，则所述第二外部信号端可以是第n+2个所述移位寄存器的输出端，即第n+2个所述移位寄存器中输出电路105的输出端。T13的漏极端可以称为复位电路106的输入端，其可以与第一电源端子108相连，T13的源极端可以称为复位电路106的输出端，其可以与T8的栅极、Tl的栅极、T2的源极及T12的栅极相连。所述第二外部信号端在图2中用S表示。时序控制端子107用于为所述GOA面板提供第一数值个时序控制信号。图2中的时序控制端子107记为CLK。时序控制端子107可以与相应的时序控制电路相连，分奇偶行为所述移位寄存器提供时序控制信号。本发明实施例中，所述第一数值可以是6，即时序控制端子107可以为GOA面板提供六路时序控制信号CLK1-CLK6，该六路时序控制信号可以如图3所示，每一路时序控制信号连接一个所述移位寄存器，其可以分时为第二电平信号，其中本发明实施例中的第一电平信号可以是低电平信号，第二电平信号可以是高电平信号。例如,如图4所示为本发明实施例中的一种GOA面板，图4中的每个shifter表示一个所述移位寄存器，在图4中将每两个移位寄存器设置在一个虚线框中，作为一个整体单元，其中一个移位寄存器的行数为奇数行另一个移位寄存器的行数为偶数行，outputl-output6表示画出的六个移位寄存器的输出端。本发明实施例中，一个GOA面板中有多个所述移位寄存器，图4中的一个shifter即为一个移位寄存器。其中一个移位寄存器为第n个移位寄存器，则时序控制端子107可以为其提供时序控制信号CLKl，为第n+1个移位寄存器提供时序控制信号CLK2，以此类推，为第n+5个移位寄存器提供时序控制信号CLK6，为第n+6个移位寄存器提供时序控制信号CLK1，如此循环提供。其中一个GOA面板中的所有移位寄存器是顺序工作的，即第n个移位寄存器工作完毕后第n+1个移位寄存器再开始工作。时序控制信号较多，在第n个移位寄存器工作完毕到第n+6个移位寄存器工作完毕之前，这之间的时间都可以用来使第n个移位寄存器完成复位工作，以便于移位寄存器完全复位，避免有残余信号存在造成干扰。且增加时序控制信号也可以降低功耗。第一电源端子108用于为所述保护电路101提供电源信号。本发明实施例中，第一电源端子108可以为保护电路101提供第一电平信号。第二电源端子109用于为所述保持电路102及所述保护电路101提供电源信号。本发明实施例中，第二电源端子109可以为保持电路102及保护电路101提供第一电平信号。第一电源端子108及第二电源端子109都为电路提供第一电平信号，但第一电源端子108要保证能在所述移位寄存器处于非工作状态时使输出电路105的输出信号为第一电平信号，而第二电源端子109只是为相应晶体管提供输入信号，因此第一电源端子108所连接的第一电源的功率可以大于第二电源端子109所连接的第二电源的功率。第三电源端子110用于为所述保持电路101提供电源信号。本发明实施例中，第三电源端子110可以为保持电路101提供第二电平信号。其中，图2中的第三电源端子110记为VDD1，2，表示相邻的两个移位寄存器可以连接不同的第三电源端子110，本发明实施例中可以提供两个第三电源端子110，分别为VDDl和VDD2，两个第三电源端子110所连接的电源的功率等各类属性可以相同，之所以要将相邻的两个移位寄存器连接到不同的电源端子上，是为了避免相互之间可能产生的干扰。第四电源端子111用于为所述第一驱动电路103及所述第二驱动电路104提供电源信号。本发明实施例中，第四电源端子111可以为第一驱动电路103及第二驱动电路104
提供第二电平信号。本发明实施例中，栅极驱动的过程可以分为四个步骤，即四种状态，以下分别进行说明。第一状态空闲状态。空闲状态是复位结束后还没开始下一次工作时的状态。以第n个移位寄存器为例进行说明，假设时序控制端子107为该第n个移位寄存器提供时序控制信号CLKl。此时第n-2个移位寄存器没有工作，所述第一外部信号端(图2中记为STV，行开启信号)为TlO和Tll提供第一电平信号，TlO和Tll截止，图2中PU点为第一电平信号，T12、T1和T8均截止。此时第n+2个移位寄存器没有工作，则所述第二外部信号端为T13的栅极提供第一电平信号，T13截止。第三电源端子110为保持电路102提供第二电平信号，T7导通，PD点为第二电平信号，T9导通，Q点为第二电平信号，T6、T2和T3导通。第二电源端子109为保护电路101提供第一电平信号，K点为第一电平信号，T4截止。第一电源端子108为保护电路101提供第一电平信号，以保证输出信号为第一电平信号，T5截止。第二状态充电状态。充电状态可以是等待工作的状态。当第n-2个移位寄存器开始工作时，该第n个移位寄存器开始充电过程。所述第一外部信号端向该第n个移位寄存器TlO的栅极和Tll的栅极输出第二电平信号，使TlO和Tll导通。此时I3U点为第二电平信号，T12、Tl和T8均导通。此时是第n-2个移位寄存器在工作，因此第n+2个移位寄存器没有开始工作，则所述第二外部信号端为T13的栅极提供第一电平信号，T13截止。第三电源端子110为保持电路102提供第二电平信号，T7导通，、T7和T8均导通，T8会使H)点为第一电平信号，而17会使H)点为第二电平信号，因一般情况下T8比较大而T7较小，因此ro点的电平信号可以由T8来决定，即ro点为第一电平信号，T9截止。因第一电源端子108为保护电路101提供第一电平信号，Tl导通，则Q点为第一电平信号，T6、T2和T3截止。因Tll导通，则K点为第二电平信号，T4导通。此时可以保证T12的输出信号为第一电平信号，T5截止。第三状态输出状态，即工作状态。此时本移位寄存器开始工作，则第n-2个移位寄存器停止工作，所述第一外部信号端为第n个移位寄存器TlO的栅极和Tll的栅极提供第一电平信号，使TlO和Tll截止。此时I3U点为第二电平信号，T12、Tl和T8均导通。此时是第n个移位寄存器在工作，因此第n+2个移位寄存器没有开始工作，则所述第二外部信号端为T13的栅极提供第一电平信号，T13截止。第三电源端子110为保持电路102提供第二电平信号，T7导通，T7和T8均导通，T8会使ro点为第一电平信号，而17会使ro点为第二电平信号，因一般情况下T8比较大而T7较小，因此ro点的电平信号可以由T8来决定，即ro点为第一电平信号，T9截止。因第一电源端子108为保护电路101提供第一电平信号，Tl导通，则Q点为第一电平信号，T6、T2和T3截止。因Tll截止，则K点为第一电平信号，T4截止。此时可以保证T12的输出信号为第二电平信号，T5导通。在工作状态时使T2和T3截止，防止T2和T3可能产生漏电流，会形成对正常输出信号的干扰，也会增加输出负载。第四状态复位状态。工作完毕后，移位寄存器可以进入复位状态。此时本移位寄存器停止工作，则第n-2个移位寄存器也停止工作，所述第一外部信号端为第n个移位寄存器TlO的栅极和Tll的栅极提供第一电平信号，使TlO和Tll截止。此时PU点为第一电平信号，T12、T1和T8均截止。此时是第n+2个移位寄存器在工作，则所述第二外部信号端为T13的栅极提供第二电平信号，T13导通。第三电源端子110为保持电路102提供第二电平信号，T7导通，PD点为第二电平信号，T9导通，Q点为第二电平信号，T6、T2和T3导通。因Tll截止，则K点为第一电平信号，T4截止。此时可以保证移位寄存器的输出信号为第一电平信号，T5截止。如图4所示，本发明实施例还提供一种GOA面板，其包括至少一个所述的移位寄存器。以下通过具体实施例介绍本发明实施例中栅极驱动的方法。如图5所示，本发明实施例中栅极驱动的主要方法流程如下，该方法可以应用于所述的GOA面板步骤501 :第一外部信号端输出第一电平信号，使所述第一驱动电路103及所述输出电路105截止，所述保护电路101输出所述第一电平信号。步骤502 :所述第一外部信号端输出所述第二电平信号，使所述第一驱动电路103及所述输出电路105导通，时序控制端子107输出所述第一电平信号，使所述输出电路105输出所述第一电平信号。步骤503 :所述第一外部信号端输入所述第二电平信号，使所述第一驱动电路103截止，所述输出电路105导通，所述时序控制端子107输出所述第二电平信号，使所述输出电路105输出所述第二电平信号。 步骤504 :所述第一外部信号端输入所述第一电平信号，使所述第一驱动电路103截止，第二外部信号端输入所述第二电平信号，使复位电路106导通。步骤505 :所述复位电路106输出所述第一电平信号,使所述输出电路105截止，所述保护电路101输出所述第一电平信号。其中，步骤501为空闲状态，步骤502为充电状态，步骤503为输出状态，步骤504和步骤505为复位状态。本发明实施例中的移位寄存器包括用于确保输出电路的输出信号为第一电平信号的保护电路，用于对所述保护电路进行控制的保持电路，用于输出信号的输出电路，用于对所述输出电路进行驱动的第一驱动电路，用于对所述保持电路进行驱动的第二驱动电路，用于对所述移位寄存器进行复位的复位电路，用于为所述GOA面板提供第一数值个时序控制信号的时序控制端子，用于为所述保护电路提供电源信号的第一电源端子，用于为 所述保持电路及所述保护电路提供电源信号的第二电源端子，用于为所述保持电路提供电源信号的第三电源端子及用于为所述第一驱动电路及所述第二驱动电路提供电源信号的第四电源端子；所述时序控制端子与所述输出电路的输入端相连；所述第一驱动电路的控制端与第一外部信号端相连，输入端与所述第四电源端子相连；所述第二驱动电路的控制端与所述第一外部信号端相连，输入端与所述第四电源端子相连，输出端与所述保护电路相连；所述保持电路的第一输入端与所述第三电源端子相连，第二输入端与所述第二电源端子相连，输出端与所述保护电路相连；所述保护电路的第一输入端与所述第二电源端子及所述保持电路的第二输入端相连，第二输入端与所述第一电源端子相连；所述输出电路的控制端分别与所述第一驱动电路的输出端、所述保护电路的第一输出端、所述保护电路的第一控制端、所述复位电路的输出端及所述保持电路的控制端相连，输出端与所述保护电路的第二控制端相连；所述复位电路的输入端与所述第一电源端子相连，控制端与第二外部信号端相连。通过所述保护电路及所述保持电路控制所述输出电路输出正确信号，避免可能存在的干扰，实现有效驱动，同时，因在GOA面板中采用了多路时序控制信号，可以有效降低功耗。且复位电路能在工作状态结束后及时进行复位，以待下一次工作状态的到来，避免误操作。增加了保护电路，在非工作状态时输出第一电平信号，保证所述移位寄存器的输出为第一电平信号，在工作状态时不输出信号，以避免对正常输出信号产生干扰。显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
权利要求
1.一种移位寄存器，应用于集成栅极驱动TFT-LCD面板，其特征在于，包括用于确保输出电路的输出信号为第一电平信号的保护电路，用于对所述保护电路进行控制的保持电路，用于输出信号的输出电路，用于对所述输出电路进行驱动的第一驱动电路，用于对所述保持电路进行驱动的第二驱动电路，用于对所述移位寄存器进行复位的复位电路，用于为所述集成栅极驱动TFT-LCD面板提供第一数值个时序控制信号的时序控制端子，用于为所述保护电路提供电源信号的第一电源端子，用于为所述保持电路及所述保护电路提供电源信号的第二电源端子，用于为所述保持电路提供电源信号的第三电源端子及用于为所述第一驱动电路及所述第二驱动电路提供电源信号的第四电源端子； 所述时序控制端子与所述输出电路的输入端相连； 所述第一驱动电路的控制端与第一外部信号端相连，输入端与所述第四电源端子相连； 所述第二驱动电路的控制端与所述第一外部信号端相连，输入端与所述第四电源端子相连，输出端与所述保护电路相连； 所述保持电路的第一输入端与所述第三电源端子相连，第二输入端与所述第二电源端子相连，输出端与所述保护电路相连； 所述保护电路的第一输入端与所述第二电源端子及所述保持电路的第二输入端相连，第二输入端与所述第一电源端子相连； 所述输出电路的控制端分别与所述第一驱动电路的输出端、所述保护电路的第一输出端、所述保护电路的第一控制端、所述复位电路的输出端及所述保持电路的控制端相连，输出端与所述保护电路的第二控制端相连； 所述复位电路的输入端与所述第一电源端子相连，控制端与第二外部信号端相连。
2.如权利要求I所述的移位寄存器，其特征在于，所述第一驱动电路包括第十晶体管，所述保护电路包括第一晶体管及第二晶体管，所述保持电路包括第八晶体管，所述输出电路包括第十二晶体管，所述复位电路包括第十三晶体管； 所述第十晶体管的栅极端为所述第一驱动电路的控制端，其与所述第一外部信号端相连； 所述第十晶体管的漏极端为所述第一驱动电路的输入端，其与所述第四电源端子相连； 所述第十晶体管的源极端为所述第一驱动电路的输出端，其与所述第八晶体管的栅极、所述第一晶体管的栅极、所述第二晶体管的源极、所述第十晶体管的源极及所述第十二晶体管的栅极相连。
3.如权利要求I所述的移位寄存器，其特征在于，所述第二驱动电路包括第十一晶体管，所述保护电路包括第四晶体管、第五晶体管及第六晶体管； 所述第十一晶体管的栅极端为所述第二驱动电路的控制端，其与所述第一外部信号端相连； 所述第十一晶体管的漏极端为所述第二驱动电路的输入端，其与所述第四电源端子相连； 所述第十一晶体管的源极端为所述第二驱动电路的输出端，其与所述第四晶体管的栅极、所述第五晶体管的源极及所述第六晶体管的源极相连。
4.如权利要求I所述的移位寄存器，其特征在于，所述保持电路包括第七晶体管、第八晶体管及第九晶体管，所述保护电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管及第六晶体管，所述复位电路包括第十三晶体管，所述第一驱动电路包括第十晶体管，所述输出电路包括第十二晶体管； 所述第七晶体管的源极与栅极相连，该相连端为所述保持电路的第一输入端，该相连端还与所述第九晶体管的漏极相连； 所述第七晶体管的漏极与所述第八晶体管的源极及所述第九晶体管的栅极相连； 所述第八晶体管的漏极与所述第二电源端子、所述第五晶体管的漏极及所述第六晶体管的漏极相连； 所述第八晶体管的栅极端为所述保持电路的控制端，其与所述第十三晶体管的源极、所述第一晶体管的栅极、所述第二晶体管的源极、所述第十晶体管的源极及所述第十二晶体管的栅极相连； 所述第九晶体管的源极与所述第一晶体管的源极、所述第四晶体管的源极、所述第二晶体管的栅极、所述第三晶体管的栅极及所述第六晶体管的栅极相连。
5.如权利要求I所述的移位寄存器，其特征在于，所述保护电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管及第六晶体管；所述第一驱动电路包括第十晶体管；所述第二驱动电路包括第十一晶体管；所述复位电路包括第十三晶体管；所述输出电路包括第十二晶体管；所述保持电路包括第八晶体管及第九晶体管； 所述第一晶体管的栅极端为所述保护电路的第一输出端，其与所述第二晶体管的源极、所述第八晶体管的栅极、所述第十晶体管的源极、所述第十二晶体管的栅极及所述第十三晶体管的源极相连； 所述第一晶体管的源极与所述第四晶体管的源极、所述第二晶体管的栅极、所述第三晶体管的栅极、所述第五晶体管的源极、所述第六晶体管的源极及所述第九晶体管的源极相连； 所述第一晶体管的漏极端为所述保护电路的第二输入端，其与所述第一电源端子、所述第二晶体管的漏极、所述第三晶体管的漏极及所述第十二晶体管的源极相连； 所述第四晶体管的栅极与所述第五晶体管的源极、所述第六晶体管的源极及所述第十一晶体管的源极相连； 所述第五晶体管的栅极端为所述保护电路的第二输出端，其与所述第三晶体管的源极及所述第十二晶体管的源极相连； 所述第五晶体管的漏极端为所述保护电路的第一输入端，其与所述第六晶体管的漏极、所述第八晶体管的漏极及所述第二电源端子相连。
6.如权利要求I所述的移位寄存器，其特征在于，所述输出电路包括第十二晶体管；所述第一驱动电路包括第十晶体管；所述第二驱动电路包括第十一晶体管；所述保护电路包括第一晶体管、第二晶体管及第五晶体管；所述保持电路包括第八晶体管；所述复位电路包括第十三晶体管； 所述第十二晶体管的栅极端为所述输出电路的控制端，其与所述第一晶体管的栅极、所述第二晶体管的源极、所述第八晶体管的栅极、所述第十晶体管的源极及所述第十三晶体管的源极相连；所述第十二晶体管的漏极端为所述输出电路的输入端，与所述时序控制端子相连； 所述第十二晶体管的源极端为所述输出电路的输出端，其与所述第三晶体管的源极及所述第五晶体管的栅极相连。
7.如权利要求I所述的移位寄存器，其特征在于，所述复位电路包括第十三晶体管；所述保护电路包括第一晶体管及第二晶体管；所述保持电路包括第八晶体管；所述第一驱动电路包括第十晶体管；所述输出电路包括第十二晶体管； 所述第十三晶体管的栅极端为所述复位电路的控制端，其与第二外部信号端相连； 所述第十三晶体管的漏极端为所述复位电路的输入端，其与所述第一电源端子相连； 所述第十三晶体管的源极端为所述复位电路的输出端，其与所述第一晶体管的栅极、所述第二晶体管的源极、所述第八晶体管的栅极、所述第十晶体管的源极及所述第十二晶体管的栅极相连。
8.如权利要求I所述的移位寄存器，其特征在于，所述时序控制端子为所述移位寄存器提供六路时序控制信号，所述六路时序控制信号分时为第二电平信号。
9.一种集成栅极驱动TFT-IXD面板，其特征在于，包括至少一个如权利要求1-8任一项所述的移位寄存器。
10.一种栅极驱动方法，应用于如权利要求9所述的集成栅极驱动TFT-LCD面板，其特征在于，包括以下步骤 第一外部信号端输出第一电平信号，使所述第一驱动电路及所述输出电路截止，所述保护电路输出所述第一电平信号； 所述第一外部信号端输出所述第二电平信号，使所述第一驱动电路及所述输出电路导通，时序控制端子输出所述第一电平信号，使所述输出电路输出所述第一电平信号； 所述第一外部信号端输入所述第二电平信号，使所述第一驱动电路截止，所述输出电路导通，所述时序控制端子输出所述第二电平信号，使所述输出电路输出所述第二电平信号; 所述第一外部信号端输入所述第一电平信号，使所述第一驱动电路截止，第二外部信号端输入所述第二电平信号，使复位电路导通； 所述复位电路输出所述第一电平信号，使所述输出电路截止，所述保护电路输出所述第一电平信号。
全文摘要
本发明公开了一种移位寄存器，用于减小驱动功耗。包括用于确保输出电路的输出信号为第一电平信号的保护电路，用于对保护电路进行控制的保持电路，用于输出信号的输出电路，用于对输出电路进行驱动的第一驱动电路，用于对保持电路进行驱动的第二驱动电路，用于对移位寄存器进行复位的复位电路，用于为面板提供第一数值个时序控制信号的时序控制端子，用于为保护电路提供电源信号的第一电源端子，用于为保持电路及保护电路提供电源信号的第二电源端子，用于为保持电路提供电源信号的第三电源端子及用于为第一驱动电路及第二驱动电路提供电源信号的第四电源端子。本发明还公开了一种GOA面板和栅极驱动方法。
文档编号G09G3/36GK102646401SQ201110457609
公开日2012年8月22日 申请日期2011年12月30日 优先权日2011年12月30日
发明者曹昆 申请人:北京京东方光电科技有限公司
技术领域：
本发明涉及电学及液晶显示领域，特别涉及移位寄存器、集成栅极驱动TFT-LCD面板及栅极驱动方法。
背景技术：
非晶娃薄膜晶体管集成栅极驱动(GOAJflGate driver On Array)技术已经逐渐在TFT-IXD (薄膜晶体管-液晶显示装置)制造领域得到应用，但目前的GOA驱动单元的输出波形存在较大的失真，可能会导致驱动效果不良。且由于非晶硅薄膜晶体管的开关特性不及单晶硅MOS (金属-氧化物-半导体)晶体管而导致驱动功耗较大。 为了能达到对栅极的有效驱动，且减小非晶硅薄膜晶体管集成栅极驱动的整体功耗，新型GOA驱动单元的结构设计以及GOA驱动单元系列的工作方式成为了非晶硅薄膜晶体管集成栅极驱动(GOA)技术的重要环节。
发明内容
本发明实施例提供移位寄存器、集成栅极驱动TFT-LCD面板(简称GOA面板)及栅极驱动方法，用于减小栅极驱动功耗。一种移位寄存器，应用于集成栅极驱动TFT-IXD面板，包括用于确保输出电路的输出信号为第一电平信号的保护电路，用于对所述保护电路进行控制的保持电路，用于输出信号的输出电路，用于对所述输出电路进行驱动的第一驱动电路，用于对所述保持电路进行驱动的第二驱动电路，用于对所述移位寄存器进行复位的复位电路，用于为所述集成栅极驱动TFT-LCD面板提供第一数值个时序控制信号的时序控制端子，用于为所述保护电路提供电源信号的第一电源端子，用于为所述保持电路及所述保护电路提供电源信号的第二电源端子，用于为所述保持电路提供电源信号的第三电源端子及用于为所述第一驱动电路及所述第二驱动电路提供电源信号的第四电源端子；所述时序控制端子与所述输出电路的输入端相连；所述第一驱动电路的控制端与第一外部信号端相连，输入端与所述第四电源端子相连；所述第二驱动电路的控制端与所述第一外部信号端相连，输入端与所述第四电源端子相连，输出端与所述保护电路相连；所述保持电路的第一输入端与所述第三电源端子相连，第二输入端与所述第二电源端子相连，输出端与所述保护电路相连；所述保护电路的第一输入端与所述第二电源端子及所述保持电路的第二输入端相连，第二输入端与所述第一电源端子相连；所述输出电路的控制端分别与所述第一驱动电路的输出端、所述保护电路的第一输出端、所述保护电路的第一控制端、所述复位电路的输出端及所述保持电路的控制端相连，输出端与所述保护电路的第二控制端相连；
所述复位电路的输入端与所述第一电源端子相连，控制端与第二外部信号端相连。一种集成栅极驱动TFT-IXD面板，包括至少一个所述的移位寄存器。一种栅极驱动方法，应用于所述的集成栅极驱动TFT-IXD面板，包括以下步骤第一外部信号端输出第一电平信号，使所述第一驱动电路及所述输出电路截止，所述保护电路输出所述第一电平信号；所述第一外部信号端输出所述第二电平信号，使所述第一驱动电 路及所述输出电路导通，时序控制端子输出所述第一电平信号，使所述输出电路输出所述第一电平信号；所述第一外部信号端输入所述第二电平信号，使所述第一驱动电路截止，所述输出电路导通，所述时序控制端子输出所述第二电平信号，使所述输出电路输出所述第二电平f目号;所述第一外部信号端输入所述第一电平信号，使所述第一驱动电路截止，第二外部信号端输入所述第二电平信号，使复位电路导通；所述复位电路输出所述第一电平信号，使所述输出电路截止，所述保护电路输出所述第一电平信号。本发明实施例中的移位寄存器包括用于确保输出电路的输出信号为第一电平信号的保护电路，用于对所述保护电路进行控制的保持电路，用于输出信号的输出电路，用于对所述输出电路进行驱动的第一驱动电路，用于对所述保持电路进行驱动的第二驱动电路，用于对所述移位寄存器进行复位的复位电路，用于为所述集成栅极驱动TFT-LCD面板提供第一数值个时序控制信号的时序控制端子，用于为所述保护电路提供电源信号的第一电源端子，用于为所述保持电路及所述保护电路提供电源信号的第二电源端子，用于为所述保持电路提供电源信号的第三电源端子及用于为所述第一驱动电路及所述第二驱动电路提供电源信号的第四电源端子；所述时序控制端子与所述输出电路的输入端相连；所述第一驱动电路的控制端与第一外部信号端相连，输入端与所述第四电源端子相连；所述第二驱动电路的控制端与所述第一外部信号端相连，输入端与所述第四电源端子相连，输出端与所述保护电路相连；所述保持电路的第一输入端与所述第三电源端子相连，第二输入端与所述第二电源端子相连，输出端与所述保护电路相连；所述保护电路的第一输入端与所述第二电源端子及所述保持电路的第二输入端相连，第二输入端与所述第一电源端子相连；所述输出电路的控制端分别与所述第一驱动电路的输出端、所述保护电路的第一输出端、所述保护电路的第一控制端、所述复位电路的输出端及所述保持电路的控制端相连，输出端与所述保护电路的第二控制端相连；所述复位电路的输入端与所述第一电源端子相连，控制端与第二外部信号端相连。通过所述保护电路及所述保持电路控制所述输出电路输出正确信号，避免可能存在的干扰，实现有效驱动，同时，因在集成栅极驱动TFT-LCD面板(简称GOA面板)中采用了多路时序控制信号，可以有效降低功耗。且复位电路能在工作状态结束后及时进行复位，以待下一次工作状态的到来，避免误操作。
图I为本发明实施例中移位寄存器的主要结构图；图2为本发明实施例中移位寄存器的详细电路图3为本发明实施例中时序控制信号的时序图；图4为本发明实施例中集成栅极驱动TFT-IXD面板示意图；图5为本发明实施例中栅极驱动方法的主要流程图。
具体实施例方式本发明实施例中的移位寄存器包括用于确保输出电路的输出信号为第一电平信号的保护电路，用于对所述保护电路进行控制的保持电路，用于输出信号的输出电路，用于对所述输出电路进行驱动的第一驱动电路，用于对所述保持电路进行驱动的第二驱动电路，用于对所述移位寄存器进行复位的复位电路，用于为所述GOA面板提供第一数值个时序控制信号的时序控制端子，用于为所述保护电路提供电源信号的第一电源端子，用于为所述保持电路及所述保护电路提供电源信号的第二电源端子，用于为所述保持电路提供电源信号的第三电源端子及用于为所述第一驱动电路及所述第二驱动电路提供电源信号的第四电源端子；所述时序控制端子与所述输出电路的输入端相连；所述第一驱动电路的控 制端与第一外部信号端相连，输入端与所述第四电源端子相连；所述第二驱动电路的控制端与所述第一外部信号端相连，输入端与所述第四电源端子相连，输出端与所述保护电路相连；所述保持电路的第一输入端与所述第三电源端子相连，第二输入端与所述第二电源端子相连，输出端与所述保护电路相连；所述保护电路的第一输入端与所述第二电源端子及所述保持电路的第二输入端相连，第二输入端与所述第一电源端子相连；所述输出电路的控制端分别与所述第一驱动电路的输出端、所述保护电路的第一输出端、所述保护电路的第一控制端、所述复位电路的输出端及所述保持电路的控制端相连，输出端与所述保护电路的第二控制端相连；所述复位电路的输入端与所述第一电源端子相连，控制端与第二外部信号端相连。通过所述保护电路及所述保持电路控制所述输出电路输出正确信号，避免可能存在的干扰，实现有效驱动，同时，因在GOA面板中采用了多路时序控制信号，可以有效降低功耗。且复位电路能在工作状态结束后及时进行复位，以待下一次工作状态的到来，避免误操作。当然，所述移位寄存器可以用于包括非晶硅薄膜晶体管液晶面板在内的各种液晶面板，并不以非晶硅薄膜晶体管液晶面板为限。参见图1，本发明实施例中移位寄存器包括保护电路101、保持电路102、第一驱动电路103、第二驱动电路104、输出电路105、复位电路106、时序控制端子107、第一电源端子108、第二电源端子109、第三电源端子110及第四电源端子111。本发明实施例中所述移位寄存器可以应用于GOA面板中。保护电路101的第一输入端与所述第二电源端子109及所述保持电路的第二输入端相连，第二输入端与所述第一电源端子108相连,第一输出端与输出电路105的控制端相连，第二输出端与所述输出电路105的输出端相连,用于确保输出电路105的输出信号为第
一电平信号。参见图2，本发明实施例中的保护电路101可以包括第一晶体管(以下简称Tl)、第二晶体管(以下简称T2)、第三晶体管(以下简称T3)、第四晶体管(以下简称T4)、第五晶体管(以下简称T5)及第六晶体管(以下简称T6)。较佳的，本发明实施例中的晶体管均可以是TFT。或者，也可以不用TFT，也可以用三极管来代替TFT，不过场效应管是压控器件，而三极管是流控器件，因此一般选择场效应管效果较好。
Tl的栅极端为保护电路101的第一输出端，Tl的漏极与T4的漏极相连，且连接到T2的漏极、T3的漏极和输出电路105的输出端，该相连端为保护电路101的第二输入端，与第一电源端子108(图2中记为Voffl)相连。Tl的源极与T4的源极相连，且连接到T3的栅极、T2的栅极、T6的栅极及保持电路102的输出端，该相连端在图2中记为Q。T2的源极端为保护电路101的第一输出端，其与Tl的栅极、输出电路105的控制端、第一驱动电路104的输出端、复位电路106的输出端及保持电路102的控制端相连，该相连端在图2中记为PU。T3的源极端为保护电路101的第二输出端，其与输出电路105的输出端及T5的栅极相连，T4的栅极与T5的源极、T6的源极及第二驱动电路104的输出端相连，该相连端在图2中记为K。T5的漏极与T6的漏极相连，该相连端称为保护电路101的第一输入端，该相连端与保持电路102的第二输入端及第二电源端子109(图2中记为Voff2)相连。其中，Tl和T4的主要作用是控制T2和T3，T5和T6起到的作用主要是为了控制T4。保持电路102第一输入端与所述第三电源端子110(图2中记为VDD1，2)相连，第二输入端与所述第二电源端子109相连，输出端与所述保护电路101相连，用于对所述保护电路101进行控制。 参见图2，本发明实施例中的保持电路102可以包括第七晶体管(以下简称T7)、第八晶体管(以下简称T8)及第九晶体管(以下简称T9)。T7的栅极与源极相连，且连接到T9的漏极及第三电源端子110，17的漏极与T8的源极及T9的栅极相连，该相连端在图2中记为H)。T8的栅极端为保持电路102的控制端，其与T2的源极、Tl的栅极、输出电路105的控制端、第一驱动电路104的输出端及复位电路106的输出端相连，T8的漏极端为保持电路102的第二输入端，其与第二电源端子109、T5的漏极及T6的漏极相连。T9的源极端为保持电路102的输出端，其与Tl的源极、T4的源极、T6的栅极、T2的栅极及T3的栅极相连。第一驱动电路103的控制端与第一外部信号端相连，输入端与所述第四电源端子相连，用于对输出电路105进行驱动。图I中第一驱动电路103的抽头端连接的是所述第
一外部信号端。参见图2，本发明实施例中的第一驱动电路103可以包括第十晶体管(以下简称T10)。TlO的栅极端称为第一驱动电路103的控制端，其可以与第一外部信号端相连，本发明实施例中，一个GOA面板中可以包括多个所述移位寄存器，例如所述移位寄存器为一个GOA面板中的第n个移位寄存器，则所述第一外部信号端可以是第n-2个所述移位寄存器的输出端，即第n-2个所述移位寄存器中输出电路105的输出端。TlO的漏极端为第一驱动电路103的输入端，其可以与第四电源端子111(图2中记为VDD)相连，TlO的源极端为第一驱动电路103的输出端，其可以与T2的源极、Tl的栅极、输出电路105的控制端、复位电路106的输出端及T8的栅极相连。第二驱动电路104的控制端与所述第一外部信号端相连，输入端与所述第四电源端子111相连，输出端与所述保护电路101相连，用于对所述保持电路102进行驱动。图I中第二驱动电路104的抽头端连接的是所述第一外部信号端。参见图2，本发明实施例中的第二驱动电路104可以包括第i^一晶体管(以下简称Tll)。Tll的栅极端可以称为第二驱动电路104的控制端，其可以与所述第一外部信号端相连，Tll的漏极端可以称为第二驱动电路104的输入端，其可以与第四电源端子111相连，Tll的源极端可以称为第二驱动电路104的输出端，其可以与T4的栅极、T5的源极及T6的源极相连。输出电路105的控制端分别与所述第一驱动电路103的输出端、所述保护电路101的第一输出端、所述保护电路101的第一控制端、所述复位电路106的输出端及所述保持电路102的控制端相连，输出端与所述保护电路101的第二输出端相连，用于输出信号。参见图2，本发明实施例中的输出电路105可以包括第十二晶体管(以下简称T12)和第一电容(以下简称C)。T12的栅极端可以称为输出电路105的控制端，其可以与T2的源极、Tl的栅极、T8的栅极及复位电路106的输出端相连。T12的漏极端可以称为输出电路105的输入端，其可以与时序控制端子107相连，T12的源极端可以称为输出电路105的输出端，其可以与T3的源极及T5的栅极相连。T1 2的源极可以连接到GOA面板中每个TFT的栅极，为GOA面板提供栅极扫描信号，且还可以作为所述第一外部信号端。在图2中，将C单独画出，C连接在T12的栅极和源极之间。在实际应用中，C可以直接制作在T12中，即C和T12是一体的，C中也包括了 T12自身的电容。因此本发明实施例中只在图2中画出了 C，而在描述中不对C进行说明。图2中输出电路105的输出端，即所述移位寄存器的输出端记为output。复位电路106的输入端与所述第一电源端子相连，控制端与第二外部信号端相连，用于对所述移位寄存器进行复位。图I中复位电路106的抽头端连接的是所述第二外部信号端。参见图2，本发明实施例中复位电路106可以包括第十三晶体管(以下简称T13)。T13的栅极端可以称为复位电路106的控制端，其可以与第二外部信号端相连，本发明实施例中，例如所述移位寄存器为一个GOA面板中的第n个移位寄存器，则所述第二外部信号端可以是第n+2个所述移位寄存器的输出端，即第n+2个所述移位寄存器中输出电路105的输出端。T13的漏极端可以称为复位电路106的输入端，其可以与第一电源端子108相连，T13的源极端可以称为复位电路106的输出端，其可以与T8的栅极、Tl的栅极、T2的源极及T12的栅极相连。所述第二外部信号端在图2中用S表示。时序控制端子107用于为所述GOA面板提供第一数值个时序控制信号。图2中的时序控制端子107记为CLK。时序控制端子107可以与相应的时序控制电路相连，分奇偶行为所述移位寄存器提供时序控制信号。本发明实施例中，所述第一数值可以是6，即时序控制端子107可以为GOA面板提供六路时序控制信号CLK1-CLK6，该六路时序控制信号可以如图3所示，每一路时序控制信号连接一个所述移位寄存器，其可以分时为第二电平信号，其中本发明实施例中的第一电平信号可以是低电平信号，第二电平信号可以是高电平信号。例如,如图4所示为本发明实施例中的一种GOA面板，图4中的每个shifter表示一个所述移位寄存器，在图4中将每两个移位寄存器设置在一个虚线框中，作为一个整体单元，其中一个移位寄存器的行数为奇数行另一个移位寄存器的行数为偶数行，outputl-output6表示画出的六个移位寄存器的输出端。本发明实施例中，一个GOA面板中有多个所述移位寄存器，图4中的一个shifter即为一个移位寄存器。其中一个移位寄存器为第n个移位寄存器，则时序控制端子107可以为其提供时序控制信号CLKl，为第n+1个移位寄存器提供时序控制信号CLK2，以此类推，为第n+5个移位寄存器提供时序控制信号CLK6，为第n+6个移位寄存器提供时序控制信号CLK1，如此循环提供。其中一个GOA面板中的所有移位寄存器是顺序工作的，即第n个移位寄存器工作完毕后第n+1个移位寄存器再开始工作。时序控制信号较多，在第n个移位寄存器工作完毕到第n+6个移位寄存器工作完毕之前，这之间的时间都可以用来使第n个移位寄存器完成复位工作，以便于移位寄存器完全复位，避免有残余信号存在造成干扰。且增加时序控制信号也可以降低功耗。第一电源端子108用于为所述保护电路101提供电源信号。本发明实施例中，第一电源端子108可以为保护电路101提供第一电平信号。第二电源端子109用于为所述保持电路102及所述保护电路101提供电源信号。本发明实施例中，第二电源端子109可以为保持电路102及保护电路101提供第一电平信号。第一电源端子108及第二电源端子109都为电路提供第一电平信号，但第一电源端子108要保证能在所述移位寄存器处于非工作状态时使输出电路105的输出信号为第一电平信号，而第二电源端子109只是为相应晶体管提供输入信号，因此第一电源端子108所连接的第一电源的功率可以大于第二电源端子109所连接的第二电源的功率。第三电源端子110用于为所述保持电路101提供电源信号。本发明实施例中，第三电源端子110可以为保持电路101提供第二电平信号。其中，图2中的第三电源端子110记为VDD1，2，表示相邻的两个移位寄存器可以连接不同的第三电源端子110，本发明实施例中可以提供两个第三电源端子110，分别为VDDl和VDD2，两个第三电源端子110所连接的电源的功率等各类属性可以相同，之所以要将相邻的两个移位寄存器连接到不同的电源端子上，是为了避免相互之间可能产生的干扰。第四电源端子111用于为所述第一驱动电路103及所述第二驱动电路104提供电源信号。本发明实施例中，第四电源端子111可以为第一驱动电路103及第二驱动电路104
提供第二电平信号。本发明实施例中，栅极驱动的过程可以分为四个步骤，即四种状态，以下分别进行说明。第一状态空闲状态。空闲状态是复位结束后还没开始下一次工作时的状态。以第n个移位寄存器为例进行说明，假设时序控制端子107为该第n个移位寄存器提供时序控制信号CLKl。此时第n-2个移位寄存器没有工作，所述第一外部信号端(图2中记为STV，行开启信号)为TlO和Tll提供第一电平信号，TlO和Tll截止，图2中PU点为第一电平信号，T12、T1和T8均截止。此时第n+2个移位寄存器没有工作，则所述第二外部信号端为T13的栅极提供第一电平信号，T13截止。第三电源端子110为保持电路102提供第二电平信号，T7导通，PD点为第二电平信号，T9导通，Q点为第二电平信号，T6、T2和T3导通。第二电源端子109为保护电路101提供第一电平信号，K点为第一电平信号，T4截止。第一电源端子108为保护电路101提供第一电平信号，以保证输出信号为第一电平信号，T5截止。第二状态充电状态。充电状态可以是等待工作的状态。当第n-2个移位寄存器开始工作时，该第n个移位寄存器开始充电过程。所述第一外部信号端向该第n个移位寄存器TlO的栅极和Tll的栅极输出第二电平信号，使TlO和Tll导通。此时I3U点为第二电平信号，T12、Tl和T8均导通。此时是第n-2个移位寄存器在工作，因此第n+2个移位寄存器没有开始工作，则所述第二外部信号端为T13的栅极提供第一电平信号，T13截止。第三电源端子110为保持电路102提供第二电平信号，T7导通，、T7和T8均导通，T8会使H)点为第一电平信号，而17会使H)点为第二电平信号，因一般情况下T8比较大而T7较小，因此ro点的电平信号可以由T8来决定，即ro点为第一电平信号，T9截止。因第一电源端子108为保护电路101提供第一电平信号，Tl导通，则Q点为第一电平信号，T6、T2和T3截止。因Tll导通，则K点为第二电平信号，T4导通。此时可以保证T12的输出信号为第一电平信号，T5截止。第三状态输出状态，即工作状态。此时本移位寄存器开始工作，则第n-2个移位寄存器停止工作，所述第一外部信号端为第n个移位寄存器TlO的栅极和Tll的栅极提供第一电平信号，使TlO和Tll截止。此时I3U点为第二电平信号，T12、Tl和T8均导通。此时是第n个移位寄存器在工作，因此第n+2个移位寄存器没有开始工作，则所述第二外部信号端为T13的栅极提供第一电平信号，T13截止。第三电源端子110为保持电路102提供第二电平信号，T7导通，T7和T8均导通，T8会使ro点为第一电平信号，而17会使ro点为第二电平信号，因一般情况下T8比较大而T7较小，因此ro点的电平信号可以由T8来决定，即ro点为第一电平信号，T9截止。因第一电源端子108为保护电路101提供第一电平信号，Tl导通，则Q点为第一电平信号，T6、T2和T3截止。因Tll截止，则K点为第一电平信号，T4截止。此时可以保证T12的输出信号为第二电平信号，T5导通。在工作状态时使T2和T3截止，防止T2和T3可能产生漏电流，会形成对正常输出信号的干扰，也会增加输出负载。第四状态复位状态。工作完毕后，移位寄存器可以进入复位状态。此时本移位寄存器停止工作，则第n-2个移位寄存器也停止工作，所述第一外部信号端为第n个移位寄存器TlO的栅极和Tll的栅极提供第一电平信号，使TlO和Tll截止。此时PU点为第一电平信号，T12、T1和T8均截止。此时是第n+2个移位寄存器在工作，则所述第二外部信号端为T13的栅极提供第二电平信号，T13导通。第三电源端子110为保持电路102提供第二电平信号，T7导通，PD点为第二电平信号，T9导通，Q点为第二电平信号，T6、T2和T3导通。因Tll截止，则K点为第一电平信号，T4截止。此时可以保证移位寄存器的输出信号为第一电平信号，T5截止。如图4所示，本发明实施例还提供一种GOA面板，其包括至少一个所述的移位寄存器。以下通过具体实施例介绍本发明实施例中栅极驱动的方法。如图5所示，本发明实施例中栅极驱动的主要方法流程如下，该方法可以应用于所述的GOA面板步骤501 :第一外部信号端输出第一电平信号，使所述第一驱动电路103及所述输出电路105截止，所述保护电路101输出所述第一电平信号。步骤502 :所述第一外部信号端输出所述第二电平信号，使所述第一驱动电路103及所述输出电路105导通，时序控制端子107输出所述第一电平信号，使所述输出电路105输出所述第一电平信号。步骤503 :所述第一外部信号端输入所述第二电平信号，使所述第一驱动电路103截止，所述输出电路105导通，所述时序控制端子107输出所述第二电平信号，使所述输出电路105输出所述第二电平信号。 步骤504 :所述第一外部信号端输入所述第一电平信号，使所述第一驱动电路103截止，第二外部信号端输入所述第二电平信号，使复位电路106导通。步骤505 :所述复位电路106输出所述第一电平信号,使所述输出电路105截止，所述保护电路101输出所述第一电平信号。其中，步骤501为空闲状态，步骤502为充电状态，步骤503为输出状态，步骤504和步骤505为复位状态。本发明实施例中的移位寄存器包括用于确保输出电路的输出信号为第一电平信号的保护电路，用于对所述保护电路进行控制的保持电路，用于输出信号的输出电路，用于对所述输出电路进行驱动的第一驱动电路，用于对所述保持电路进行驱动的第二驱动电路，用于对所述移位寄存器进行复位的复位电路，用于为所述GOA面板提供第一数值个时序控制信号的时序控制端子，用于为所述保护电路提供电源信号的第一电源端子，用于为 所述保持电路及所述保护电路提供电源信号的第二电源端子，用于为所述保持电路提供电源信号的第三电源端子及用于为所述第一驱动电路及所述第二驱动电路提供电源信号的第四电源端子；所述时序控制端子与所述输出电路的输入端相连；所述第一驱动电路的控制端与第一外部信号端相连，输入端与所述第四电源端子相连；所述第二驱动电路的控制端与所述第一外部信号端相连，输入端与所述第四电源端子相连，输出端与所述保护电路相连；所述保持电路的第一输入端与所述第三电源端子相连，第二输入端与所述第二电源端子相连，输出端与所述保护电路相连；所述保护电路的第一输入端与所述第二电源端子及所述保持电路的第二输入端相连，第二输入端与所述第一电源端子相连；所述输出电路的控制端分别与所述第一驱动电路的输出端、所述保护电路的第一输出端、所述保护电路的第一控制端、所述复位电路的输出端及所述保持电路的控制端相连，输出端与所述保护电路的第二控制端相连；所述复位电路的输入端与所述第一电源端子相连，控制端与第二外部信号端相连。通过所述保护电路及所述保持电路控制所述输出电路输出正确信号，避免可能存在的干扰，实现有效驱动，同时，因在GOA面板中采用了多路时序控制信号，可以有效降低功耗。且复位电路能在工作状态结束后及时进行复位，以待下一次工作状态的到来，避免误操作。增加了保护电路，在非工作状态时输出第一电平信号，保证所述移位寄存器的输出为第一电平信号，在工作状态时不输出信号，以避免对正常输出信号产生干扰。显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
权利要求
1.一种移位寄存器，应用于集成栅极驱动TFT-LCD面板，其特征在于，包括用于确保输出电路的输出信号为第一电平信号的保护电路，用于对所述保护电路进行控制的保持电路，用于输出信号的输出电路，用于对所述输出电路进行驱动的第一驱动电路，用于对所述保持电路进行驱动的第二驱动电路，用于对所述移位寄存器进行复位的复位电路，用于为所述集成栅极驱动TFT-LCD面板提供第一数值个时序控制信号的时序控制端子，用于为所述保护电路提供电源信号的第一电源端子，用于为所述保持电路及所述保护电路提供电源信号的第二电源端子，用于为所述保持电路提供电源信号的第三电源端子及用于为所述第一驱动电路及所述第二驱动电路提供电源信号的第四电源端子； 所述时序控制端子与所述输出电路的输入端相连； 所述第一驱动电路的控制端与第一外部信号端相连，输入端与所述第四电源端子相连； 所述第二驱动电路的控制端与所述第一外部信号端相连，输入端与所述第四电源端子相连，输出端与所述保护电路相连； 所述保持电路的第一输入端与所述第三电源端子相连，第二输入端与所述第二电源端子相连，输出端与所述保护电路相连； 所述保护电路的第一输入端与所述第二电源端子及所述保持电路的第二输入端相连，第二输入端与所述第一电源端子相连； 所述输出电路的控制端分别与所述第一驱动电路的输出端、所述保护电路的第一输出端、所述保护电路的第一控制端、所述复位电路的输出端及所述保持电路的控制端相连，输出端与所述保护电路的第二控制端相连； 所述复位电路的输入端与所述第一电源端子相连，控制端与第二外部信号端相连。
2.如权利要求I所述的移位寄存器，其特征在于，所述第一驱动电路包括第十晶体管，所述保护电路包括第一晶体管及第二晶体管，所述保持电路包括第八晶体管，所述输出电路包括第十二晶体管，所述复位电路包括第十三晶体管； 所述第十晶体管的栅极端为所述第一驱动电路的控制端，其与所述第一外部信号端相连； 所述第十晶体管的漏极端为所述第一驱动电路的输入端，其与所述第四电源端子相连； 所述第十晶体管的源极端为所述第一驱动电路的输出端，其与所述第八晶体管的栅极、所述第一晶体管的栅极、所述第二晶体管的源极、所述第十晶体管的源极及所述第十二晶体管的栅极相连。
3.如权利要求I所述的移位寄存器，其特征在于，所述第二驱动电路包括第十一晶体管，所述保护电路包括第四晶体管、第五晶体管及第六晶体管； 所述第十一晶体管的栅极端为所述第二驱动电路的控制端，其与所述第一外部信号端相连； 所述第十一晶体管的漏极端为所述第二驱动电路的输入端，其与所述第四电源端子相连； 所述第十一晶体管的源极端为所述第二驱动电路的输出端，其与所述第四晶体管的栅极、所述第五晶体管的源极及所述第六晶体管的源极相连。
4.如权利要求I所述的移位寄存器，其特征在于，所述保持电路包括第七晶体管、第八晶体管及第九晶体管，所述保护电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管及第六晶体管，所述复位电路包括第十三晶体管，所述第一驱动电路包括第十晶体管，所述输出电路包括第十二晶体管； 所述第七晶体管的源极与栅极相连，该相连端为所述保持电路的第一输入端，该相连端还与所述第九晶体管的漏极相连； 所述第七晶体管的漏极与所述第八晶体管的源极及所述第九晶体管的栅极相连； 所述第八晶体管的漏极与所述第二电源端子、所述第五晶体管的漏极及所述第六晶体管的漏极相连； 所述第八晶体管的栅极端为所述保持电路的控制端，其与所述第十三晶体管的源极、所述第一晶体管的栅极、所述第二晶体管的源极、所述第十晶体管的源极及所述第十二晶体管的栅极相连； 所述第九晶体管的源极与所述第一晶体管的源极、所述第四晶体管的源极、所述第二晶体管的栅极、所述第三晶体管的栅极及所述第六晶体管的栅极相连。
5.如权利要求I所述的移位寄存器，其特征在于，所述保护电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管及第六晶体管；所述第一驱动电路包括第十晶体管；所述第二驱动电路包括第十一晶体管；所述复位电路包括第十三晶体管；所述输出电路包括第十二晶体管；所述保持电路包括第八晶体管及第九晶体管； 所述第一晶体管的栅极端为所述保护电路的第一输出端，其与所述第二晶体管的源极、所述第八晶体管的栅极、所述第十晶体管的源极、所述第十二晶体管的栅极及所述第十三晶体管的源极相连； 所述第一晶体管的源极与所述第四晶体管的源极、所述第二晶体管的栅极、所述第三晶体管的栅极、所述第五晶体管的源极、所述第六晶体管的源极及所述第九晶体管的源极相连； 所述第一晶体管的漏极端为所述保护电路的第二输入端，其与所述第一电源端子、所述第二晶体管的漏极、所述第三晶体管的漏极及所述第十二晶体管的源极相连； 所述第四晶体管的栅极与所述第五晶体管的源极、所述第六晶体管的源极及所述第十一晶体管的源极相连； 所述第五晶体管的栅极端为所述保护电路的第二输出端，其与所述第三晶体管的源极及所述第十二晶体管的源极相连； 所述第五晶体管的漏极端为所述保护电路的第一输入端，其与所述第六晶体管的漏极、所述第八晶体管的漏极及所述第二电源端子相连。
6.如权利要求I所述的移位寄存器，其特征在于，所述输出电路包括第十二晶体管；所述第一驱动电路包括第十晶体管；所述第二驱动电路包括第十一晶体管；所述保护电路包括第一晶体管、第二晶体管及第五晶体管；所述保持电路包括第八晶体管；所述复位电路包括第十三晶体管； 所述第十二晶体管的栅极端为所述输出电路的控制端，其与所述第一晶体管的栅极、所述第二晶体管的源极、所述第八晶体管的栅极、所述第十晶体管的源极及所述第十三晶体管的源极相连；所述第十二晶体管的漏极端为所述输出电路的输入端，与所述时序控制端子相连； 所述第十二晶体管的源极端为所述输出电路的输出端，其与所述第三晶体管的源极及所述第五晶体管的栅极相连。
7.如权利要求I所述的移位寄存器，其特征在于，所述复位电路包括第十三晶体管；所述保护电路包括第一晶体管及第二晶体管；所述保持电路包括第八晶体管；所述第一驱动电路包括第十晶体管；所述输出电路包括第十二晶体管； 所述第十三晶体管的栅极端为所述复位电路的控制端，其与第二外部信号端相连； 所述第十三晶体管的漏极端为所述复位电路的输入端，其与所述第一电源端子相连； 所述第十三晶体管的源极端为所述复位电路的输出端，其与所述第一晶体管的栅极、所述第二晶体管的源极、所述第八晶体管的栅极、所述第十晶体管的源极及所述第十二晶体管的栅极相连。
8.如权利要求I所述的移位寄存器，其特征在于，所述时序控制端子为所述移位寄存器提供六路时序控制信号，所述六路时序控制信号分时为第二电平信号。
9.一种集成栅极驱动TFT-IXD面板，其特征在于，包括至少一个如权利要求1-8任一项所述的移位寄存器。
10.一种栅极驱动方法，应用于如权利要求9所述的集成栅极驱动TFT-LCD面板，其特征在于，包括以下步骤 第一外部信号端输出第一电平信号，使所述第一驱动电路及所述输出电路截止，所述保护电路输出所述第一电平信号； 所述第一外部信号端输出所述第二电平信号，使所述第一驱动电路及所述输出电路导通，时序控制端子输出所述第一电平信号，使所述输出电路输出所述第一电平信号； 所述第一外部信号端输入所述第二电平信号，使所述第一驱动电路截止，所述输出电路导通，所述时序控制端子输出所述第二电平信号，使所述输出电路输出所述第二电平信号; 所述第一外部信号端输入所述第一电平信号，使所述第一驱动电路截止，第二外部信号端输入所述第二电平信号，使复位电路导通； 所述复位电路输出所述第一电平信号，使所述输出电路截止，所述保护电路输出所述第一电平信号。
全文摘要
本发明公开了一种移位寄存器，用于减小驱动功耗。包括用于确保输出电路的输出信号为第一电平信号的保护电路，用于对保护电路进行控制的保持电路，用于输出信号的输出电路，用于对输出电路进行驱动的第一驱动电路，用于对保持电路进行驱动的第二驱动电路，用于对移位寄存器进行复位的复位电路，用于为面板提供第一数值个时序控制信号的时序控制端子，用于为保护电路提供电源信号的第一电源端子，用于为保持电路及保护电路提供电源信号的第二电源端子，用于为保持电路提供电源信号的第三电源端子及用于为第一驱动电路及第二驱动电路提供电源信号的第四电源端子。本发明还公开了一种GOA面板和栅极驱动方法。
文档编号G09G3/36GK102646401SQ201110457609
公开日2012年8月22日 申请日期2011年12月30日 优先权日2011年12月30日
发明者曹昆 申请人:北京京东方光电科技有限公司
最新回复(0)