显示装置的制作方法
专利名称：显示装置的制作方法
技术领域：
本发明涉及显示装置，并且更特別地涉及ー种减少数据传输频率，从而最小化电磁干扰(EMI)和噪声的产生并实现高分辨率的显示装置。
背景技术：
一般地，液晶显示器是使用液晶显示图像的平板显示装置中的ー种。液晶显示器的优点在于液晶显示器比其他显示装置更薄更轻，并且具有更低的驱动电压和功耗。为此， 液晶显示器已广泛应用于整个行业的范围。液晶显示器要求高速传输大量的数据并显示高分辨率的图像以满足用户对高质量图像的要求。为此，液晶显示器使用高速时钟传输显示数据，导致液晶显示器的频率增加，因此产生由于EMI引起的噪声。特別地，在使用移动行业处理器接ロ(MIPI)来高速传输数据的移动液晶显示器中，过度产生噪声。而且，传输数据以在移动显示器上以60Hz实现高分辨率WVGA(宽视频图形阵列) 所需的基准时钟信号必须具有25MHz ( = 480 (水平分辨率)X 864 (垂直分辨率)X 60Hz (帧频))的频率。然而，将数据传输到移动行业处理器接ロ所需的时钟额定范围是12. 3MHz至 20MHz。为此，使用移动行业处理器接ロ的移动液晶显示器具有不能够实现高分辨率WVGA 的问题。
发明内容
因此，本发明致カ于提供一种显示装置，该显示装置基本上避免了由现有技术的局限和缺陷导致的ー个或多个问题。本发明的目的在于提供一种显示装置，该显示装置减少了数据传输频率，从而最小化EMI噪声的产生并实现高分辨率。在随后的描述中将会部分地阐述本发明的额外的优点、目的和特征，并且部分优点、目的和特征对于已经研究过下面所述内容的本领域技术人员来说将是显而易见的，或者部分优点、目的和特征将通过本发明的实践来知晓。通过在给出的描述及其权利要求以及附图中特別地指出的结构可以实现并且获得本发明的目的和其它的优点。为了实现这些和其它优点并且根据本发明的目的，如在此具体化并且广泛描述的，一种显示装置包括显示图像的显示面板；驱动显示面板的选通线的选通驱动器；驱动显示面板的数据线的数据驱动器；时序控制器，其控制选通驱动器和数据驱动器并安排显示数据且将安排后的显示数据提供给数据驱动器；和N(N是大于1的自然数)个数据端ロ， 其在与N个低速时钟信号同步的同时传输显示数据，其中所述低速时钟信号具有比时序控制器中传输显示数据所需的时钟信号低的频率。具体地，时序控制器可以包括生成第一低速时钟信号和第二低速时钟信号的时钟转换単元，其中第一低速时钟信号和第二低速时钟信号具有等于传输显示数据所需的时钟信号的频率的一半的频率；将显示数据分为第一显示数据和第二显示数据的数据划分单元；基于颜色管理数据转换第一显示数据和第二显示数据的颜色管理単元；以及平均图像电平/像素处理算法単元，其调整第一显示数据和第二显示数据的亮度分量，并且安排第 ー显示数据和第二显示数据且将安排后的第一显示数据和第二显示数据传输到数据驱动
-Htr ο另外，第一数据端口和第二数据端ロ可以分别形成在数据划分単元和颜色管理单元之间以及颜色管理単元和平均图像电平/像素处理算法単元之间，第一数据端ロ可以在与第一低速时钟信号同步的同时传输第一显示数据，并且第二数据端ロ可以在与第二低速时钟信号同步的同时传输第二显示数据。第一低速时钟信号可以具有与第二低速时钟信号相同的或相反的相位。另外，数据划分単元可以将显示数据分为包括第一至第m/2显示数据的第一显示数据和包括第(πιΛ)+1至第m显示数据的第二显示数据。替代地，数据划分単元可以将显示数据分为包括奇数显示数据的第一显示数据和包括偶数显示数据的第二显示数据。将理解的是，本发明的前述一般性描述和下面的详细描述是示例性和说明性的， 并且意在提供对要求保护的本发明的进ー步说明。
附图被包括进来以提供本发明的进ー步理解，并且被并入本申请且构成本申请的一部分，示出了本发明的实施方式，并且与说明书一起用于说明本发明的原理。在附图中图1是示出根据本发明的液晶显示装置的框图；图2是详细示出图1中所示的时序控制器的框图；图3A和加是示出通过图2中所示的第一数据端口和第二数据端ロ提供的第一显示数据和第二显示数据的实施例的图；图4A和4B是示出通过图2中所示的第一数据端口和第二数据端ロ提供的第一显示数据和第二显示数据的另ー实施例的图；以及图5是详细示出图2中所示的平均图像电平(APL)/像素处理算法(PPA)単元的图。
具体实施例方式现在详细參考本发明的优选实施方式，在附图中示出其示例。尽可能地，在附图中将使用相同的附图标记表示相同或类似的部分。图1是示出根据本发明的使用移动行业处理器接ロ(MIPI)的移动液晶显示装置的框图。图1中所示的液晶显示装置包括显示图像的液晶面板102、驱动液晶面板102的选通驱动器108和数据驱动器106以及控制选通驱动器108和数据驱动器106的时序控制器 104。液晶面板102包括液晶盒Clc和连接到选通线GLl至GLn和数据线DLl至DLm以驱动各液晶盒Clc的薄膜晶体管TFT。液晶面板102的薄膜晶体管TFT通过来自选通线GL 的选通导通电压来导通。結果，数据线DL的数据信号被提供给液晶盒Clc，并且相当于公共电压Vcom与数据信号之间的差的电压被施加到液晶盒Clc。而且，薄膜晶体管TFT通过选通截止电压来截止。結果，保持施加到液晶盒Clc的电压。液晶盒Clc基于施加的电压驱动液晶以调整光透射率，从而在液晶面板102上显示图像。选通驱动器108响应于来自时序控制器104的选通控制信号GCS将选通导通电压順序地提供到选通线GL。另外，在没有提供选通导通电压的时段，选通驱动器108将选通截止电压提供到选通线GL。数据驱动器106使用来自时序控制器104的数据控制信号DCS以及伽马电压将数字数据信号转换成模拟电压，并将转换后的模拟电压提供到数据线DL。时序控制器104使用通过主机(未示出)输入的多个同步信号生成选通控制信号GCS和数据控制信号DCS，并将生成的信号提供给选通驱动器108和数据驱动器106。而且，时序控制器104安排从主机输入的显示数据并将安排后的显示数据提供给数据驱动器 106。如图2中所示，时序控制器104包括第一至第三接ロ単元112、114和126、第一和第二数据处理単元120和130、控制信号生成単元118以及时钟转换単元116。时钟转换单元116使用时钟信号CLK生成具有比传输数据所需的基准时钟信号 CLK低的速度的第一和第二低速时钟信号LCLKl和LCLK2。例如，由于传输数据所需的基准时钟信号CLK具有25MHz的频率以在移动显示器上以60Hz实现高分辨率WVGA(宽视频图形阵列)，因此第一和第二低速时钟信号LCLKl和LCLK2具有12. 5MHz的频率。时钟转换单元116包括生成第一和第二低速时钟信号LCLKl和LCLK2的锁相环 (PLL)电路。锁相环电路锁定输入信号的相位以生成固定时钟频率。锁相环电路包括相位检测器、低通滤波器、误差放大器和电压控制振荡器。锁相环电路检测输入信号和输出信号之间的相位差，对检测到的相位差信号的高频分量进行滤波以计算等于相位差的直流电压，并将该直流电压施加到电压控制振荡器的输入端，从而自动地调整电压控制振荡器的输出频率以补偿偏移相位。如上所述，锁相环电路用于正确地改变时钟的频率。因此，包括锁相环电路的时钟转换单元116生成具有等于基准时钟信号CLK的频率的一半的频率的第一和第二低速时钟信号 LCLKl 禾ロ LCLK2。第一接ロ単元112是用于从主机接收命令数据的显示像素接ロ DPI，所述命令数据包括用于显示这样的显示数据的时序同步信号，例如并行数据位DB、数据使能DE、垂直同步信号VSYNC、水平同步信号HSYNC和点时钟信号DCLK。在与高速时钟信号HCLK同步的同吋，提供到第一接ロ単元112的命令数据通过端 ロ提供到颜色管理単元122，其中所述高速时钟信号HCLK具有低于传输数据所需的基准时钟信号CLK的频率并高于第一和第二低速时钟信号LCLKl和LCLK2的频率的频率。例如， 高速时钟信号HCLK具有17MHz的频率以在低功耗模式中实现时序控制器104。第二接ロ単元114是用于从主机接收命令数据的显示总线接ロ，所述命令数据包括与显示这样的显示数据的模式相关的同步信号，例如并行数据位DB、芯片选择信号、寄存器选择信号、读取信号RD和写入信号WR。而且，第二接ロ単元114将命令数据传输到帧存储器132，并从帧存储器132接收传输状态或命令数据信息。在与高速时钟信号HCLK同步的同吋，提供到第二接ロ単元114的命令数据通过端ロ被提供到第一数据处理単元130中的帧存储器132。
第三接ロ単元1 是显示串行接ロ，其以串行模式从主机接收显示数据并将接收的显示数据发送到帧存储器132。而且，第三接ロ単元1 从帧存储器132接收传输状态或显示数据信息。第一数据处理単元130存储来自第三接ロ単元126的显示数据，将显示数据分为第一和第二显示数据，并将第一和第二显示数据提供到第二数据处理単元120。第一数据处理单元130包括帧存储器132和数据划分単元134。帧存储器132缓冲每帧的来自第三接ロ単元1 的显示数据并将缓冲后的显示数据提供到数据划分単元134。如图3A或;3B中所示，数据划分単元134将来自帧存储器132的显示数据分为第一和第二显示数据，并将第一和第二显示数据提供到第二数据处理単元120。具体地，数据划分単元134将m个显示数据分为包括第一至第m/2显示数据的第 ー显示数据和包括第(πιΛ)+1到第m显示数据的第二显示数据。如图3A或;3B中所示，在与来自时钟转换单元116的第一低速时钟信号LCLKl的上升沿同步的同吋，第一显示数据通过第一数据端ロ DPTl传输到第二数据处理単元120。在与第二低速时钟信号LCLK2的上升沿同步的同吋，第二显示数据通过第二数据端ロ DPT2传输到第二数据处理単元120。此吋，第二低速时钟信号LCLK2如图3A中所示地具有与第一低速时钟信号LCLKl的相位相同的相位，或者如图3B中所示地具有与第一低速时钟信号LCLKl的相位相反的相位。如上所述，数据划分単元134将显示数据分为包括第一到第m/2显示数据的第一显示数据和包括第(πιΛ)+1到第m显示数据的第二显示数据。替代地，如图4A和4B中所示，数据划分単元134可以将显示数据分为包括奇数显示数据的第一显示数据和包括偶数显示数据的第二显示数据。第二数据处理単元120接收来自第一接ロ単元112的命令数据。而且，第二数据处理单元120通过第一和第二数据总线DPTl和DPT2接收来自数据划分単元134的第一和第二显示数据，安排显示数据以适合于数据驱动器106并将安排后的显示数据提供到数据驱动器106。第二显示数据处理単元120包括颜色管理単元122和平均图像电平(APL)/像素处理算法(PPA)単元124。颜色管理単元122通过颜色区域的映射移除通过液晶面板102实现的第一和第二显示数据的颜色和通过诸如扫描器或打印机的输出设备实现的颜色之间的不一致，从而实现颜色匹配。也就是说，颜色管理単元122基于包括在命令数据中的颜色管理数据转换通过第一和第二数据总线DPTl和DPT2输入的第一和第二显示数据。转换后的第一和第二显示数据通过第一和第二数据总线DPTl和DPT2传输到APL/PPA単元124。具体地，如图3A和加中所示，在与第一低速时钟信号LCLKl的上升沿同步的同吋，第一显示数据通过第一数据端ロ DPTl传输到APL/PPA単元124。在与第二低速时钟信号LCLK2的上升沿同步的同吋，第二显示数据通过第二数据端ロ DPT2传输到APL/PPA単元 124。此时，第二低速时钟信号LCLK2如图3A中所示地具有与第一低速时钟信号LCLKl的相位相同的相位，或者如图3B中所示地具有与第一低速时钟信号LCLKl的相位相反的相位。如图5中所示，APL/PPA単元IM提取包括红、绿和蓝颜色数据R1、G1和Bl的第一显示数据和包括红、绿和蓝颜色数据R2、G2和B2的第二显示数据中的红和蓝颜色数据R1、 R2、Bl和B2的平均亮度值以计算APL。基于计算的APL来调制红和蓝颜色数据Rl、R2、Bl和B2。调制后的红和蓝颜色数据R’和B’以及第一和第二显示数据的绿色数据Gl和G2被混合，重安排，并传输到数据驱动器106。控制信号生成単元118使用来自命令数据的同步信号DE、HSYNC、VSYNC和DCLK生成数据控制信号DCS和选通控制信号GCS，并将生成的数据和选通控制信号分別提供到数据驱动器106和选通驱动器108。在本发明中，如上所述，分別在数据划分単元134和颜色管理単元122之间以及在颜色管理単元122和APL/PPA単元IM之间，在与第一低速时钟信号LCLKl同步的同时通过第一数据端ロ DPTl传输第一显示数据，并且在与第二低速时钟信号LCLK2同步的同时通过第二数据端ロ DPT2传输第二显示数据。因此，减小了显示数据和低速时钟信号的传输频率，因此，能够减少EMI和噪声。另外，能够以高速传输数据，从而实现高分辨率。另外，在本发明中，时序控制器104和数据驱动器106可以被实现为ー个芯片。虽然在上面的描述中描述了液晶显示装置作为示例，但是本发明可应用于有机电致发光显示装置、等离子体显示装置或电泳显示装置。如从上述描述显而易见的，在根据本发明的显示装置中，显示数据被分为N个数据，并且时钟信号被响应于所划分的显示数据分为N个低速时钟信号并被提供。也就是说， 在与第一低速时钟信号同步的同时通过第一数据端ロ传输第一显示数据，在与第二低速时钟信号同步的同时通过第二数据端ロ传输第二显示数据。因此，能够减小低速时钟信号和显示数据的传输频率，从而减少EMI和噪声。而且，能够以高速传输数据，从而实现高分辨卓。对于本领域技术人员来说显而易见的是，在不偏离本发明的精神或范围的情况下能够在本发明中进行各种修改和变化。因此，本发明意在涵盖本发明的修改和变化，只要它们落入所附权利要求及其等同物的范围内即可。本申请要求2010年12月观日提交的韩国专利申请No. 2010-00136609的优先权，
通过引用将其并入这里，如在此完全阐述一祥。
权利要求
1.一种显示装置，该显示装置包括 显示面板，用于显示图像；选通驱动器，用于驱动所述显示面板的选通线； 数据驱动器，用于驱动所述显示面板的数据线；时序控制器，用于控制所述选通驱动器和所述数据驱动器，并安排显示数据且将安排后的显示数据提供到所述数据驱动器；以及N个数据端ロ，用于在与N个低速时钟信号同步的同时传输所述显示数据，其中，N是大于1的自然数，所述N个低速时钟信号具有比所述时序控制器中传输所述显示数据所需的时钟信号低的频率。
2.根据权利要求1的显示装置，其中，所述时序控制器包括时钟转换单元，用于生成具有等于传输所述显示数据所需的时钟信号的频率的一半的频率的第一低速时钟信号和第二低速时钟信号；数据划分単元，用于将所述显示数据分为第一显示数据和第二显示数据；颜色管理単元，用于基于颜色管理数据转换所述第一显示数据和所述第二显示数据；以及平均图像电平/像素处理算法単元，用于调整所述第一显示数据和所述第二显示数据的亮度分量，并且安排所述第一显示数据和所述第二显示数据且将安排后的所述第一显示数据和所述第二显示数据传输到所述数据驱动器。
3.根据权利要求2的显示装置，其中，第一数据端口和第二数据端ロ分別形成在所述数据划分単元和所述颜色管理単元之间以及所述颜色管理単元和平均图像电平/像素处理算法単元之间，所述第一数据端ロ在与所述第一低速时钟信号同步的同时传输所述第一显示数据，并且所述第二数据端ロ在与所述第二低速时钟信号同步的同时传输所述第二显示数据。
4.根据权利要求3的显示装置，其中，所述第一低速时钟信号具有与所述第二低速时钟信号的相位相同的相位。
5.根据权利要求4的显示装置，其中，所述数据划分单元将所述显示数据分为包括第一到第m/2显示数据的所述第一显示数据和包括第(πιΛ)+1到第m显示数据的所述第二显示数据。
6.根据权利要求4的显示装置，其中，所述数据划分单元将所述显示数据分为包括奇数显示数据的所述第一显示数据和包括偶数显示数据的所述第二显示数据。
7.根据权利要求3的显示装置，其中，所述第一低速时钟信号具有与所述第二低速时钟信号的相位相反的相位。
8.根据权利要求7的显示装置，其中，所述数据划分单元将所述显示数据分为包括第一到第m/2显示数据的所述第一显示数据和包括第(πιΛ)+1到第m显示数据的所述第二显示数据。
9.根据权利要求8的显示装置，其中，所述数据划分单元将所述显示数据分为包括奇数显示数据的所述第一显示数据和包括偶数显示数据的所述第二显示数据。
全文摘要
本发明公开了一种减少数据传输频率，从而最小化EMI噪声的生成并实现高分辨率的显示装置。该显示装置包括显示图像的显示面板、驱动显示面板的选通线的选通驱动器、驱动显示面板的数据线的数据驱动器、控制选通驱动器和数据驱动器并安排显示数据且将安排后的显示数据提供到数据驱动器的时序控制器以及N个数据端口，这些数据端口用于在与N个低速时钟信号同步的同时传输显示数据，其中，N为大于1的自然数，N个低速时钟信号具有比时序控制器中传输显示数据所需的时钟信号低的频率。
文档编号G09G3/36GK102568420SQ201110459928
公开日2012年7月11日 申请日期2011年11月30日 优先权日2010年12月28日
发明者片明真 申请人:乐金显示有限公司
技术领域：
本发明涉及显示装置，并且更特別地涉及ー种减少数据传输频率，从而最小化电磁干扰(EMI)和噪声的产生并实现高分辨率的显示装置。
背景技术：
一般地，液晶显示器是使用液晶显示图像的平板显示装置中的ー种。液晶显示器的优点在于液晶显示器比其他显示装置更薄更轻，并且具有更低的驱动电压和功耗。为此， 液晶显示器已广泛应用于整个行业的范围。液晶显示器要求高速传输大量的数据并显示高分辨率的图像以满足用户对高质量图像的要求。为此，液晶显示器使用高速时钟传输显示数据，导致液晶显示器的频率增加，因此产生由于EMI引起的噪声。特別地，在使用移动行业处理器接ロ(MIPI)来高速传输数据的移动液晶显示器中，过度产生噪声。而且，传输数据以在移动显示器上以60Hz实现高分辨率WVGA(宽视频图形阵列) 所需的基准时钟信号必须具有25MHz ( = 480 (水平分辨率)X 864 (垂直分辨率)X 60Hz (帧频))的频率。然而，将数据传输到移动行业处理器接ロ所需的时钟额定范围是12. 3MHz至 20MHz。为此，使用移动行业处理器接ロ的移动液晶显示器具有不能够实现高分辨率WVGA 的问题。
发明内容
因此，本发明致カ于提供一种显示装置，该显示装置基本上避免了由现有技术的局限和缺陷导致的ー个或多个问题。本发明的目的在于提供一种显示装置，该显示装置减少了数据传输频率，从而最小化EMI噪声的产生并实现高分辨率。在随后的描述中将会部分地阐述本发明的额外的优点、目的和特征，并且部分优点、目的和特征对于已经研究过下面所述内容的本领域技术人员来说将是显而易见的，或者部分优点、目的和特征将通过本发明的实践来知晓。通过在给出的描述及其权利要求以及附图中特別地指出的结构可以实现并且获得本发明的目的和其它的优点。为了实现这些和其它优点并且根据本发明的目的，如在此具体化并且广泛描述的，一种显示装置包括显示图像的显示面板；驱动显示面板的选通线的选通驱动器；驱动显示面板的数据线的数据驱动器；时序控制器，其控制选通驱动器和数据驱动器并安排显示数据且将安排后的显示数据提供给数据驱动器；和N(N是大于1的自然数)个数据端ロ， 其在与N个低速时钟信号同步的同时传输显示数据，其中所述低速时钟信号具有比时序控制器中传输显示数据所需的时钟信号低的频率。具体地，时序控制器可以包括生成第一低速时钟信号和第二低速时钟信号的时钟转换単元，其中第一低速时钟信号和第二低速时钟信号具有等于传输显示数据所需的时钟信号的频率的一半的频率；将显示数据分为第一显示数据和第二显示数据的数据划分单元；基于颜色管理数据转换第一显示数据和第二显示数据的颜色管理単元；以及平均图像电平/像素处理算法単元，其调整第一显示数据和第二显示数据的亮度分量，并且安排第 ー显示数据和第二显示数据且将安排后的第一显示数据和第二显示数据传输到数据驱动
-Htr ο另外，第一数据端口和第二数据端ロ可以分别形成在数据划分単元和颜色管理单元之间以及颜色管理単元和平均图像电平/像素处理算法単元之间，第一数据端ロ可以在与第一低速时钟信号同步的同时传输第一显示数据，并且第二数据端ロ可以在与第二低速时钟信号同步的同时传输第二显示数据。第一低速时钟信号可以具有与第二低速时钟信号相同的或相反的相位。另外，数据划分単元可以将显示数据分为包括第一至第m/2显示数据的第一显示数据和包括第(πιΛ)+1至第m显示数据的第二显示数据。替代地，数据划分単元可以将显示数据分为包括奇数显示数据的第一显示数据和包括偶数显示数据的第二显示数据。将理解的是，本发明的前述一般性描述和下面的详细描述是示例性和说明性的， 并且意在提供对要求保护的本发明的进ー步说明。
附图被包括进来以提供本发明的进ー步理解，并且被并入本申请且构成本申请的一部分，示出了本发明的实施方式，并且与说明书一起用于说明本发明的原理。在附图中图1是示出根据本发明的液晶显示装置的框图；图2是详细示出图1中所示的时序控制器的框图；图3A和加是示出通过图2中所示的第一数据端口和第二数据端ロ提供的第一显示数据和第二显示数据的实施例的图；图4A和4B是示出通过图2中所示的第一数据端口和第二数据端ロ提供的第一显示数据和第二显示数据的另ー实施例的图；以及图5是详细示出图2中所示的平均图像电平(APL)/像素处理算法(PPA)単元的图。
具体实施例方式现在详细參考本发明的优选实施方式，在附图中示出其示例。尽可能地，在附图中将使用相同的附图标记表示相同或类似的部分。图1是示出根据本发明的使用移动行业处理器接ロ(MIPI)的移动液晶显示装置的框图。图1中所示的液晶显示装置包括显示图像的液晶面板102、驱动液晶面板102的选通驱动器108和数据驱动器106以及控制选通驱动器108和数据驱动器106的时序控制器 104。液晶面板102包括液晶盒Clc和连接到选通线GLl至GLn和数据线DLl至DLm以驱动各液晶盒Clc的薄膜晶体管TFT。液晶面板102的薄膜晶体管TFT通过来自选通线GL 的选通导通电压来导通。結果，数据线DL的数据信号被提供给液晶盒Clc，并且相当于公共电压Vcom与数据信号之间的差的电压被施加到液晶盒Clc。而且，薄膜晶体管TFT通过选通截止电压来截止。結果，保持施加到液晶盒Clc的电压。液晶盒Clc基于施加的电压驱动液晶以调整光透射率，从而在液晶面板102上显示图像。选通驱动器108响应于来自时序控制器104的选通控制信号GCS将选通导通电压順序地提供到选通线GL。另外，在没有提供选通导通电压的时段，选通驱动器108将选通截止电压提供到选通线GL。数据驱动器106使用来自时序控制器104的数据控制信号DCS以及伽马电压将数字数据信号转换成模拟电压，并将转换后的模拟电压提供到数据线DL。时序控制器104使用通过主机(未示出)输入的多个同步信号生成选通控制信号GCS和数据控制信号DCS，并将生成的信号提供给选通驱动器108和数据驱动器106。而且，时序控制器104安排从主机输入的显示数据并将安排后的显示数据提供给数据驱动器 106。如图2中所示，时序控制器104包括第一至第三接ロ単元112、114和126、第一和第二数据处理単元120和130、控制信号生成単元118以及时钟转换単元116。时钟转换单元116使用时钟信号CLK生成具有比传输数据所需的基准时钟信号 CLK低的速度的第一和第二低速时钟信号LCLKl和LCLK2。例如，由于传输数据所需的基准时钟信号CLK具有25MHz的频率以在移动显示器上以60Hz实现高分辨率WVGA(宽视频图形阵列)，因此第一和第二低速时钟信号LCLKl和LCLK2具有12. 5MHz的频率。时钟转换单元116包括生成第一和第二低速时钟信号LCLKl和LCLK2的锁相环 (PLL)电路。锁相环电路锁定输入信号的相位以生成固定时钟频率。锁相环电路包括相位检测器、低通滤波器、误差放大器和电压控制振荡器。锁相环电路检测输入信号和输出信号之间的相位差，对检测到的相位差信号的高频分量进行滤波以计算等于相位差的直流电压，并将该直流电压施加到电压控制振荡器的输入端，从而自动地调整电压控制振荡器的输出频率以补偿偏移相位。如上所述，锁相环电路用于正确地改变时钟的频率。因此，包括锁相环电路的时钟转换单元116生成具有等于基准时钟信号CLK的频率的一半的频率的第一和第二低速时钟信号 LCLKl 禾ロ LCLK2。第一接ロ単元112是用于从主机接收命令数据的显示像素接ロ DPI，所述命令数据包括用于显示这样的显示数据的时序同步信号，例如并行数据位DB、数据使能DE、垂直同步信号VSYNC、水平同步信号HSYNC和点时钟信号DCLK。在与高速时钟信号HCLK同步的同吋，提供到第一接ロ単元112的命令数据通过端 ロ提供到颜色管理単元122，其中所述高速时钟信号HCLK具有低于传输数据所需的基准时钟信号CLK的频率并高于第一和第二低速时钟信号LCLKl和LCLK2的频率的频率。例如， 高速时钟信号HCLK具有17MHz的频率以在低功耗模式中实现时序控制器104。第二接ロ単元114是用于从主机接收命令数据的显示总线接ロ，所述命令数据包括与显示这样的显示数据的模式相关的同步信号，例如并行数据位DB、芯片选择信号、寄存器选择信号、读取信号RD和写入信号WR。而且，第二接ロ単元114将命令数据传输到帧存储器132，并从帧存储器132接收传输状态或命令数据信息。在与高速时钟信号HCLK同步的同吋，提供到第二接ロ単元114的命令数据通过端ロ被提供到第一数据处理単元130中的帧存储器132。
第三接ロ単元1 是显示串行接ロ，其以串行模式从主机接收显示数据并将接收的显示数据发送到帧存储器132。而且，第三接ロ単元1 从帧存储器132接收传输状态或显示数据信息。第一数据处理単元130存储来自第三接ロ単元126的显示数据，将显示数据分为第一和第二显示数据，并将第一和第二显示数据提供到第二数据处理単元120。第一数据处理单元130包括帧存储器132和数据划分単元134。帧存储器132缓冲每帧的来自第三接ロ単元1 的显示数据并将缓冲后的显示数据提供到数据划分単元134。如图3A或;3B中所示，数据划分単元134将来自帧存储器132的显示数据分为第一和第二显示数据，并将第一和第二显示数据提供到第二数据处理単元120。具体地，数据划分単元134将m个显示数据分为包括第一至第m/2显示数据的第 ー显示数据和包括第(πιΛ)+1到第m显示数据的第二显示数据。如图3A或;3B中所示，在与来自时钟转换单元116的第一低速时钟信号LCLKl的上升沿同步的同吋，第一显示数据通过第一数据端ロ DPTl传输到第二数据处理単元120。在与第二低速时钟信号LCLK2的上升沿同步的同吋，第二显示数据通过第二数据端ロ DPT2传输到第二数据处理単元120。此吋，第二低速时钟信号LCLK2如图3A中所示地具有与第一低速时钟信号LCLKl的相位相同的相位，或者如图3B中所示地具有与第一低速时钟信号LCLKl的相位相反的相位。如上所述，数据划分単元134将显示数据分为包括第一到第m/2显示数据的第一显示数据和包括第(πιΛ)+1到第m显示数据的第二显示数据。替代地，如图4A和4B中所示，数据划分単元134可以将显示数据分为包括奇数显示数据的第一显示数据和包括偶数显示数据的第二显示数据。第二数据处理単元120接收来自第一接ロ単元112的命令数据。而且，第二数据处理单元120通过第一和第二数据总线DPTl和DPT2接收来自数据划分単元134的第一和第二显示数据，安排显示数据以适合于数据驱动器106并将安排后的显示数据提供到数据驱动器106。第二显示数据处理単元120包括颜色管理単元122和平均图像电平(APL)/像素处理算法(PPA)単元124。颜色管理単元122通过颜色区域的映射移除通过液晶面板102实现的第一和第二显示数据的颜色和通过诸如扫描器或打印机的输出设备实现的颜色之间的不一致，从而实现颜色匹配。也就是说，颜色管理単元122基于包括在命令数据中的颜色管理数据转换通过第一和第二数据总线DPTl和DPT2输入的第一和第二显示数据。转换后的第一和第二显示数据通过第一和第二数据总线DPTl和DPT2传输到APL/PPA単元124。具体地，如图3A和加中所示，在与第一低速时钟信号LCLKl的上升沿同步的同吋，第一显示数据通过第一数据端ロ DPTl传输到APL/PPA単元124。在与第二低速时钟信号LCLK2的上升沿同步的同吋，第二显示数据通过第二数据端ロ DPT2传输到APL/PPA単元 124。此时，第二低速时钟信号LCLK2如图3A中所示地具有与第一低速时钟信号LCLKl的相位相同的相位，或者如图3B中所示地具有与第一低速时钟信号LCLKl的相位相反的相位。如图5中所示，APL/PPA単元IM提取包括红、绿和蓝颜色数据R1、G1和Bl的第一显示数据和包括红、绿和蓝颜色数据R2、G2和B2的第二显示数据中的红和蓝颜色数据R1、 R2、Bl和B2的平均亮度值以计算APL。基于计算的APL来调制红和蓝颜色数据Rl、R2、Bl和B2。调制后的红和蓝颜色数据R’和B’以及第一和第二显示数据的绿色数据Gl和G2被混合，重安排，并传输到数据驱动器106。控制信号生成単元118使用来自命令数据的同步信号DE、HSYNC、VSYNC和DCLK生成数据控制信号DCS和选通控制信号GCS，并将生成的数据和选通控制信号分別提供到数据驱动器106和选通驱动器108。在本发明中，如上所述，分別在数据划分単元134和颜色管理単元122之间以及在颜色管理単元122和APL/PPA単元IM之间，在与第一低速时钟信号LCLKl同步的同时通过第一数据端ロ DPTl传输第一显示数据，并且在与第二低速时钟信号LCLK2同步的同时通过第二数据端ロ DPT2传输第二显示数据。因此，减小了显示数据和低速时钟信号的传输频率，因此，能够减少EMI和噪声。另外，能够以高速传输数据，从而实现高分辨率。另外，在本发明中，时序控制器104和数据驱动器106可以被实现为ー个芯片。虽然在上面的描述中描述了液晶显示装置作为示例，但是本发明可应用于有机电致发光显示装置、等离子体显示装置或电泳显示装置。如从上述描述显而易见的，在根据本发明的显示装置中，显示数据被分为N个数据，并且时钟信号被响应于所划分的显示数据分为N个低速时钟信号并被提供。也就是说， 在与第一低速时钟信号同步的同时通过第一数据端ロ传输第一显示数据，在与第二低速时钟信号同步的同时通过第二数据端ロ传输第二显示数据。因此，能够减小低速时钟信号和显示数据的传输频率，从而减少EMI和噪声。而且，能够以高速传输数据，从而实现高分辨卓。对于本领域技术人员来说显而易见的是，在不偏离本发明的精神或范围的情况下能够在本发明中进行各种修改和变化。因此，本发明意在涵盖本发明的修改和变化，只要它们落入所附权利要求及其等同物的范围内即可。本申请要求2010年12月观日提交的韩国专利申请No. 2010-00136609的优先权，
通过引用将其并入这里，如在此完全阐述一祥。
权利要求
1.一种显示装置，该显示装置包括 显示面板，用于显示图像；选通驱动器，用于驱动所述显示面板的选通线； 数据驱动器，用于驱动所述显示面板的数据线；时序控制器，用于控制所述选通驱动器和所述数据驱动器，并安排显示数据且将安排后的显示数据提供到所述数据驱动器；以及N个数据端ロ，用于在与N个低速时钟信号同步的同时传输所述显示数据，其中，N是大于1的自然数，所述N个低速时钟信号具有比所述时序控制器中传输所述显示数据所需的时钟信号低的频率。
2.根据权利要求1的显示装置，其中，所述时序控制器包括时钟转换单元，用于生成具有等于传输所述显示数据所需的时钟信号的频率的一半的频率的第一低速时钟信号和第二低速时钟信号；数据划分単元，用于将所述显示数据分为第一显示数据和第二显示数据；颜色管理単元，用于基于颜色管理数据转换所述第一显示数据和所述第二显示数据；以及平均图像电平/像素处理算法単元，用于调整所述第一显示数据和所述第二显示数据的亮度分量，并且安排所述第一显示数据和所述第二显示数据且将安排后的所述第一显示数据和所述第二显示数据传输到所述数据驱动器。
3.根据权利要求2的显示装置，其中，第一数据端口和第二数据端ロ分別形成在所述数据划分単元和所述颜色管理単元之间以及所述颜色管理単元和平均图像电平/像素处理算法単元之间，所述第一数据端ロ在与所述第一低速时钟信号同步的同时传输所述第一显示数据，并且所述第二数据端ロ在与所述第二低速时钟信号同步的同时传输所述第二显示数据。
4.根据权利要求3的显示装置，其中，所述第一低速时钟信号具有与所述第二低速时钟信号的相位相同的相位。
5.根据权利要求4的显示装置，其中，所述数据划分单元将所述显示数据分为包括第一到第m/2显示数据的所述第一显示数据和包括第(πιΛ)+1到第m显示数据的所述第二显示数据。
6.根据权利要求4的显示装置，其中，所述数据划分单元将所述显示数据分为包括奇数显示数据的所述第一显示数据和包括偶数显示数据的所述第二显示数据。
7.根据权利要求3的显示装置，其中，所述第一低速时钟信号具有与所述第二低速时钟信号的相位相反的相位。
8.根据权利要求7的显示装置，其中，所述数据划分单元将所述显示数据分为包括第一到第m/2显示数据的所述第一显示数据和包括第(πιΛ)+1到第m显示数据的所述第二显示数据。
9.根据权利要求8的显示装置，其中，所述数据划分单元将所述显示数据分为包括奇数显示数据的所述第一显示数据和包括偶数显示数据的所述第二显示数据。
全文摘要
本发明公开了一种减少数据传输频率，从而最小化EMI噪声的生成并实现高分辨率的显示装置。该显示装置包括显示图像的显示面板、驱动显示面板的选通线的选通驱动器、驱动显示面板的数据线的数据驱动器、控制选通驱动器和数据驱动器并安排显示数据且将安排后的显示数据提供到数据驱动器的时序控制器以及N个数据端口，这些数据端口用于在与N个低速时钟信号同步的同时传输显示数据，其中，N为大于1的自然数，N个低速时钟信号具有比时序控制器中传输显示数据所需的时钟信号低的频率。
文档编号G09G3/36GK102568420SQ201110459928
公开日2012年7月11日 申请日期2011年11月30日 优先权日2010年12月28日
发明者片明真 申请人:乐金显示有限公司
最新回复(0)