电子设备、显示装置、以及半导体装置和其驱动方法
专利名称：电子设备、显示装置、以及半导体装置和其驱动方法
技术领域：
本发明涉及一种半导体装置以及显示装置，所述半导体装置具有使用晶体管控制向负载供应的电流的功能，所述显示装置包括由其亮度根据信号而改变的显示元件形成的像素、以及驱动该像素的信号线驱动电路和扫描线驱动电路。另外，本发明还涉及其驱动方法。而且，本发明还涉及在其显示部具有所述显示装置的电子设备。
背景技术：
近年来，将电致发光(EL=Electro Luminescence)等的发光元件用于像素的自发光显示装置，即所谓的发光器件引人注目。作为用于这种自发光显示装置的发光元件，有机发光二极管0)LED Organic Light Emitting Diode)和EL元件引人注目，并且已经应用于 EL显示器等。由于这些发光元件自身发光，所以它们的像素的可见度比液晶显示器好，因而不需要背光灯。此外，它们具有响应速度快等优点。注意，在很多情况下，发光元件的亮度由流过发光元件的电流值控制。另外，正在展开对在每个像素中提供有控制发光元件的发光的晶体管的有源矩阵型显示装置的开发。有源矩阵型显示装置被期望着能实用化，因为不仅它实现了无源矩阵型显示装置难以实现的高清晰度和大屏幕的显示，而且它以比无源矩阵型显示装置更低的耗电量工作。图62中示出了现有的有源矩阵型显示装置的像素结构(参见专利文献1)。图62 中所示的像素具有薄膜晶体管(Thin Film Transistor TFT) 11、TFT 12、电容元件13、以及发光元件14，并且连接到信号线15及扫描线16。注意，电源电位Vdd供应给TFT 12的源电极或漏电极、以及电容元件13的一个电极，并且接地电位供应给发光元件14的相对电极。此时，当将非晶硅用于控制供应给发光元件14的电流值的TFT 12的半导体层，即驱动TFT的半导体层时，由于退化等造成阈值电压(Vth)的变动。在此情况下，尽管通过信号线15向不同的像素施加相同的电位，在每个像素中流过发光元件14的电流却不同，并且显示亮度根据像素变得不均勻。注意，在将多晶硅用于驱动TFT的半导体层的情况下，晶体管的特性也会退化或发生不均勻性。专利文献2中提出了使用图63的像素的工作方法，以便改善上述问题。图63中所示的像素包括晶体管21、控制向发光元件对供应的电流值的驱动晶体管22、电容元件23 和发光元件24，并且所述像素连接到信号线25和扫描线26。注意，驱动晶体管22是NMOS 晶体管，接地电位供应给驱动晶体管22的源电极或漏电极，并且Vca供应给发光元件M的相对电极。图64中示出了上述像素工作的时序图。在图64中，将一个帧期间分成初始化期间31、阈值电压(Vth)写入期间32、数据写入期间33、以及发光期间34。注意，一个帧期间相当于显示一个画面的图像的期间，并且将初始化期间、阈值电压(Vth)写入期间及数据写入期间统称为寻址期间。
首先，在阈值电压写入期间32中，驱动晶体管22的阈值电压写入到电容元件23 中。之后，在数据写入期间33中，表示像素亮度的数据电压(Vdata)写入到电容元件23中， 以在电容元件23中存储Vdata+Vth。然后，在发光期间34中，通过使驱动晶体管22接通 (ON)并使Vca改变，从而发光元件M以由数据电压指定的亮度发光。这种工作降低由于驱动晶体管22的阈值电压的变动而导致的亮度的不均勻性。专利文献3也公开了 对驱动TFT的阈值电压加上数据电位后的电压相当于栅-源电压，并且即使在TFT的阈值电压变动时，流过的电流也不会改变。如上所述，在显示装置中，要求抑制由于驱动TFT的阈值电压的不均勻性而导致的电流值的不均勻性。[专利文献1]日本专利申请特开平8-234683号公报[专利文献2]日本专利申请特开2004-295131号公报[专利文献3]日本专利申请特开2004-280059号公报在专利文献2及3所记载的工作方法中，都通过在每个帧期间中多次改变Vca的电位来进行上述的初始化、阈值电压的写入和发光。在专利文献2及3所记载的像素中，由于供应有Vca的发光元件的一个电极，即相对电极形成在整个像素区域中，所以，如果即使除了初始化及阈值电压的写入以外，只有一个像素还进行数据写入工作，发光元件就不能发光。因此，如图65所示，发光期间在一个帧期间中所占的比例(即占空比)降低。由于若占空比低则需要增加流向发光元件或驱动晶体管的电流值，所以施加到发光元件的电压增大而耗电量增大。另外，发光元件和驱动晶体管变得容易退化，因此产生屏幕的图像烧伤，并且为了获得与退化前相等的亮度而需要更大的功率。此外，因为相对电极连接到所有像素，所以发光元件用作大电容的元件。因此，当改变相对电极的电位时，需要高耗电量。
发明内容
鉴于上述问题，本发明的目的在于提供一种耗电量低且亮度高的显示装置。此外， 本发明的目的还在于制作出与数据电位所指定的亮度之间的偏差小的像素结构、半导体装置、以及显示装置。注意，本发明的范围不局限于具有发光元件的显示装置，并且本发明的目的在于抑制由于晶体管的阈值电压的不均勻性而导致的电流值的不均勻性。本发明的技术方案之一包括像素，该像素包括控制供应给负载的电流值的晶体管、第一保持电容、第二保持电容、以及第一开关至第四开关，其中，在使所述第二保持电容保持所述晶体管的阈值电压之后，对所述像素输入对应于视频信号的电位。以这种方式，使所述第二保持电容保持对所述阈值电压加上对应于所述视频信号的电位中的与所述第一保持电容电容分割而获得的电压，来抑制由于晶体管的阈值电压的不均勻性而导致的电流值的不均勻性。因此，可以向发光元件等负载供应所需电流。此外，可以提供与视频信号所指定的亮度之间的偏差小的显示装置。本发明的技术方案之一是一种半导体装置，其包括晶体管、保持电容器、第一开关、第二开关、第三开关和第四开关，其中，所述晶体管的源电极及漏电极的一方与像素电极电连接，所述晶体管的源电极及漏电极的另一方通过所述第二开关与第一布线电连接， 所述晶体管的源电极及漏电极的另一方通过所述第三开关与所述晶体管的栅电极电连接，所述晶体管的栅电极通过所述保持电容及所述第四开关与第二布线电连接，并且所述晶体管的栅电极通过所述保持电容及所述第一开关与第三布线电连接。本发明的技术方案之一是一种半导体装置，其包括晶体管、第一保持电容、第二保持电容、第一开关、第二开关、第三开关和第四开关，其中，所述晶体管的源电极及漏电极的一方与像素电极电连接，所述晶体管的源电极及漏电极的一方通过所述第二保持电容与所述晶体管的栅电极电连接，所述晶体管的源电极及漏电极的另一方通过所述第二开关与第一布线电连接，所述晶体管的源电极及漏电极的另一方通过所述第三开关与所述晶体管的栅电极电连接，所述晶体管的栅电极通过所述第一保持电容及所述第四开关与第二布线电连接，并且所述晶体管的栅电极通过所述第一保持电容及所述第一开关与第三布线电连接。本发明的技术方案之一是一种半导体装置，其包括晶体管、第一保持电容、第二保持电容、第一开关、第二开关、第三开关、第四开关和第五开关，其中，所述晶体管的源电极及漏电极的一方与像素电极电连接，所述晶体管的源电极及漏电极的一方通过所述第二保持电容与所述晶体管的栅电极电连接，所述晶体管的源电极及漏电极的一方通过所述第五开关与第四布线电连接，所述晶体管的源电极及漏电极的另一方通过所述第二开关与第一布线电连接，所述晶体管的源电极及漏电极的另一方通过所述第三开关与所述晶体管的栅电极电连接，所述晶体管的栅电极通过所述第一保持电容及所述第四开关与第二布线电连接，并且所述晶体管的栅电极通过所述第一保持电容及所述第一开关与第三布线电连接。在上述结构中，所述第二布线也可以与控制第一开关的布线相同。另外，所述第二布线还可以是控制上一行或下一行的第一至第四开关中的一个的任一扫描线。本发明的技术方案之一是一种半导体装置，其包括晶体管、第一保持电容、第二保持电容、第一开关、第二开关、第三开关和第四开关，其中，所述晶体管的源电极及漏电极的一方与像素电极电连接，所述晶体管的源电极及漏电极的一方通过所述第二保持电容与所述晶体管的栅电极电连接，所述晶体管的源电极及漏电极的另一方通过所述第二开关与第一布线电连接，所述晶体管的源电极及漏电极的另一方通过所述第三开关与所述晶体管的栅电极电连接，所述晶体管的栅电极通过所述第一保持电容及所述第四开关与所述第一布线电连接，并且所述晶体管的栅电极通过所述第一保持电容及所述第一开关与第三布线电连接。本发明的技术方案之一是一种半导体装置，其包括晶体管、第一保持电容、第二保持电容、第一开关、第二开关、第三开关和整流元件，其中，所述晶体管的源电极及漏电极的一方与像素电极电连接，所述晶体管的源电极及漏电极的一方通过所述第二保持电容与所述晶体管的栅电极电连接，所述晶体管的源电极及漏电极的另一方通过所述第二开关与第一布线电连接，所述晶体管的源电极及漏电极的另一方通过所述第三开关与所述晶体管的栅电极电连接，所述晶体管的栅电极通过所述第一保持电容及所述整流元件与第二布线电连接，并且所述晶体管的栅电极通过所述第一保持电容及所述第一开关与第三布线电连接。本发明的技术方案之一是一种半导体装置，其包括晶体管、第一保持电容、第二保持电容、第一开关、第二开关、第三开关和第四开关，其中，所述晶体管的源电极及漏电极的一方与像素电极电连接，所述晶体管的源电极及漏电极的一方通过所述第二保持电容与所述晶体管的栅电极电连接，所述晶体管的源电极及漏电极的另一方通过所述第二开关与第一布线电连接，所述晶体管的源电极及漏电极的另一方通过所述第三开关与所述晶体管的栅电极电连接，所述晶体管的栅电极通过所述第一保持电容及所述第一开关与第三布线电连接，并且所述第四开关与所述第一保持电容并联电连接且通过所述第一开关与所述第三布线电连接。所述晶体管还可以是N沟道型晶体管。另外，所述晶体管的半导体层还可以由非晶半导体膜构成。另外，所述晶体管的半导体层还可以由非晶硅构成。此外，所述晶体管的半导体层还可以由晶体半导体膜构成。在上述发明中，所述第一布线的电位也可以高于所述像素电极的电位加上所述晶体管的阈值电压的值。另外，所述晶体管还可以是P沟道型晶体管。在此情况下，在上述发明中，所述第一布线的电位也可以低于所述像素电极的电位减所述晶体管的阈值的值。本发明的技术方案之一是一种半导体装置，包括第一保持电容；晶体管，其源电极及漏电极的一方电连接到负载，其源电极及漏电极的另一方电连接到第一布线，并且其栅电极通过所述第一保持电容与第二布线电连接；保持所述晶体管的栅-源电压的第二保持电容；使所述第一保持电容保持第一电压且使所述第二保持电容保持第二电压的单元； 将所述第二保持电容的第二电压放电至所述晶体管的阈值电压的单元；以及通过将对应于视频信号的电位从所述第二布线输入到所述第一保持电容来向所述负载供应由所述晶体管设定的电流的单元。所述晶体管还可以是N沟道型晶体管。另外，所述晶体管的半导体层还可以由非晶半导体膜构成。而且，所述晶体管的半导体层还可以由非晶硅构成。此外，所述晶体管的半导体层还可以由晶体半导体膜构成。此外，所述晶体管还可以是P沟道型晶体管。此外，本发明的技术方案之一是一种具有上述半导体装置的显示装置。另外，本发明还提供具有所述显示装置的电子设备。注意，本说明书中所示的开关可以使用各种方式的开关。例如，有电开关和机械开关等。换句话说，只要它可以控制电流的流动就可以，而不局限于特定开关。例如，作为开关，可以使用晶体管(例如，双极晶体管或MOS晶体管等)、二极管(例如，PN 二极管、PIN 二极管、肖特基二极管、MIM(金属-绝缘体-金属)二极管、MIS(金属-绝缘体-半导体) 二极管、二极管连接的晶体管等)、或可控硅整流器等。另外，也可以使用组合了它们的逻辑电路作为开关。在使用晶体管作为开关的情况下，该晶体管作为简单的开关工作，所以晶体管的极性(导电类型)没有特别限制。但是，最好使用具有截止电流小的极性的晶体管。作为截止电流小的晶体管，存在着具有LDD区的晶体管或具有多栅极结构的晶体管等。另外，当用作开关的晶体管在处于其源电极的电位接近低电位侧电源(Vss、GND或OV等)的状态下工作时，最好使用N沟道型晶体管，而当晶体管在处于其源电极的电位接近高电位侧电源 (Vdd等)的状态下工作时，最好使用P沟道型晶体管。通过像这样工作，可以增加栅-源电压的绝对值，因此晶体管容易作为开关工作。另外，由于很少进行源随工作，从而可以防止减少输出电压。
注意，开关可以是使用N沟道型晶体管和P沟道型晶体管双方的CMOS开关。当使用CMOS开关时，对各种输入电压容易控制输出电压，所以可以进行适当的工作。而且，由于可以减少使开关接通或关断的信号的电压振幅值，所以也可以降低耗电量。注意，在使用晶体管作为开关的情况下，源电极及漏电极的一方用作开关的输入端子，源电极及漏电极的另一方用作输出端子，并且栅电极用作控制开关的导通的端子。另一方面，在使用二极管作为开关的情况下，开关有时不具有控制导通的端子。因此，使用二极管作为开关与使用晶体管作为开关相比，由于使用二极管时不需要具有控制端子的布线，从而可以减少布线数。注意，本发明中的“连接”和“电连接”是同义的。因此，在本发明提出的结构中， 不仅具有预定的连接关系，例如在图或文章中所示的连接关系，而且也可以具有在它们之间设置能够实现电连接的其他元件(例如，开关、晶体管、电容元件、电感器、电阻元件或二极管等)的连接关系。当然，也可以设置为在中间没夹有其他元件，“电连接”包括直接连接的情况。注意，负载不局限于以电致发光(EL)元件为代表的发光元件，可以使用通过流过电流而改变其亮度、色调、偏振等的显示介质。只要可以对负载供应所希望的电流即可，所以作为负载，例如可以使用电子发射元件、液晶元件、电子墨水、电泳元件、光栅光阀(GLV)、 等离子体显示器(PDP)或数字微镜器件(DMD)等通过磁作用而改变其对比度的显示介质等。此外，还可以将碳纳米管用于电子发射元件。注意，可以举出EL显示器作为使用EL元件的显示装置，并且可以举出场致发射显示器(FED)或SED平板显示器(SED 表面传导电子发射显示器)等作为使用电子发射元件的显示装置。另外，可以举出液晶显示器、透过型液晶显示器、半透过型液晶显示器或反射型液晶显示器作为使用液晶元件的显示装置，并且可以给出电子纸作为使用电子墨水的显示装置。注意，晶体管是具有包括栅电极、漏区和源区的至少三个端子的元件，并且在漏区和源区之间具有沟道形成区。这里，由于源区和漏区根据晶体管的结构和工作条件等改变， 所以不容易正确限定源区或漏区的范围。于是，当说明晶体管的连接关系时，对于漏区和源区的两个端子而言，将连接到这些区域的电极的一方称作第一电极且将另一方称作第二电极来说明。晶体管也可以是具有包括基极、发射极和集电极的至少三个端子的元件，并且发射极和集电极中的任一方相当于第一电极且另一方相当于第二电极。在本发明中，对晶体管可以使用各种方式的晶体管，其种类没有特别限制。例如， 可以使用具有以非晶硅、多晶硅、微晶(也称为微结晶、半非晶)硅等为代表的非单晶半导体膜的薄膜晶体管(TFT)等。使用TFT具有各种优点。例如，由于可以以低于单晶硅时的温度来制造，所以可以实现制造成本的降低和制造装置的大型化。通过可以实现制造装置的大型化，可以在大型衬底上制造，从而同时制造多个显示装置。因此，可以以进一步低成本来制造。另外，由于制造温度很低，所以也可以使用耐热性低的衬底，例如，可以在玻璃衬底等的具有透光性的衬底上制造晶体管。另外，当制造多晶硅时，通过使用催化剂(镍等)，能够进一步提高结晶性来制造电特性良好的晶体管。其结果，可以在衬底上一体地形成栅极驱动电路(扫描线驱动电路)、源极驱动电路(信号线驱动电路)、以及信号处理电路(信号产生电路、灰度校正电路、DA转换电路等)。注意，不必需要使用催化剂。另外，当使用微晶硅时，也可以在衬底上一体地形成栅极驱动电路(扫描线驱动电路)和源极驱动电路的一部分(模拟开关等)。另外，可以使用半导体衬底和SOI衬底等来形成晶体管。在此情况下，可以使用 MOS晶体管、结型晶体管、双极晶体管等作为晶体管。通过使用它们，可以制造特性、尺寸和形状等的不均勻性少且电流供应能力高的晶体管。因此，可以实现电路的低耗电量化、电路的高集成化等。另外，可以使用具有aiO、a-hfeiaiO、SiGe、GaAs、IZO、ITO、SnO等的化合物半导体或氧化物半导体的晶体管；或使上述化合物半导体或氧化物半导体薄膜化了的薄膜晶体管等。借助于它们，可以降低制造温度，例如能够在室温下制造晶体管。其结果，可以在耐热性低的衬底如塑料衬底或薄膜衬底上直接形成晶体管。另外，这些化合物半导体或氧化物半导体除了用于晶体管的沟道部以外，还可以具有其他用途。例如，这些化合物半导体或氧化物半导体可以用作电阻元件、像素电极或具有透光性的电极。而且，由于它们可以与晶体管同时形成，所以可以降低成本。或者，可以使用通过使用喷墨法或印刷法来形成的晶体管等。以该方式，可以在室温下、以低真空度、或在大型衬底上制造。另外，由于可以不使用掩模(中间掩模)来制造， 所以可以容易改变晶体管的布局。而且，由于不必使用抗蚀剂，所以减少工序的数目而可以降低制造成本。另外，由于只在需要的部分形成膜，所以与在整个表面上形成膜之后进行蚀刻的制造方法相比，不白费材料而能够以低成本制造。另外，可以使用具有有机半导体或碳纳米管的晶体管等。由于这种晶体管还可以提供在柔性衬底，从而其冲击耐性优良。不局限于这些，可以使用其他各种各样的晶体管。注意，对于形成有晶体管的衬底的种类没有限定于特定种类，而可以使用各种各样的衬底。作为衬底，例如可以使用单晶衬底、SOI衬底、玻璃衬底、石英衬底、塑料衬底、纸衬底、玻璃纸衬底、石材衬底、木材衬底、布衬底(包括天然纤维(丝、棉、麻)、合成纤维(尼龙、聚氨乙酯、聚脂)或再生纤维(醋酯纤维、铜氨纤维、人造丝、再生聚酯)等)、皮革衬底、 橡皮衬底、不锈钢衬底、具有不锈钢箔的衬底等。另外，也可以在某个衬底上形成晶体管，之后将晶体管转置到其他衬底上来在其他衬底上布置晶体管。作为晶体管被转置的衬底，可以使用单晶衬底、SOI衬底、玻璃衬底、石英衬底、塑料衬底、纸衬底、玻璃纸衬底、石材衬底、 木材衬底、布衬底(包括天然纤维(丝、棉、麻)、合成纤维(尼龙、聚氨乙酯、聚脂)或再生纤维(醋酯纤维、铜氨纤维、人造丝、再生聚酯)等)、皮革衬底、橡皮衬底、不锈钢衬底、具有不锈钢箔的衬底等。可以通过使用这些衬底，可以形成具有更好特性的晶体管，提高耐热性，并且实现轻量化。注意，晶体管的结构可以采用各种各样的形态，而不局限于特定的结构。例如，也可以采用有两个以上的栅电极的多栅极结构。在采用多栅极结构时，由于沟道区串联连接， 所以成为多个晶体管串联连接的结构。借助于多栅极结构，可以降低截止电流且实现晶体管的耐压性的提高，以提高晶体管的可靠性。另外，借助于多栅极结构，当在饱和区工作时， 即使漏-源电压改变，漏-源电流也几乎没有改变，而可以获得倾斜度平整的电压-电流特性。通过利用倾斜度平整的电压-电流特性，可以实现理想的电流源电路、以及具有极高电阻值的主动负载。其结果，可以实现特性好的差动电路或电流镜电路。另外，也可以具有在沟道区的上下布置栅电极的结构。通过采用在沟道区的上下布置有栅电极的结构，有效的沟道区增加，从而可以实现起因于电流量的增加或容易产生耗尽层的S值的降低。另外，若在沟道区的上下布置栅电极，则成为多个晶体管并联连接的结构。另外，也可以采用在沟道区上布置有栅电极的结构或在沟道区下布置有栅电极的结构。或者，也可以是正交错结构或反交错结构。另外，也可以沟道区分成多个区域，或者沟道区并联连接或串联连接。而且，也可以源电极或漏电极重叠于沟道区(或其一部分)。 通过采用像这样源电极或漏电极重叠于沟道区(或其一部分)的结构，可以防止在沟道区的一部分积累电荷而工作不稳定。另外，也可以提供LDD区。通过提供LDD区，可以实现截止电流的降低及晶体管的耐压性的提高以进一步提高晶体管的可靠性。或者，通过提供LDD 区，当在饱和区工作时，即使漏-源电压改变，漏-源电流也几乎没有改变，而可以获得倾斜度平整的电压-电流特性。注意，如上所述，本发明中的晶体管可以使用各种类型的晶体管，并且可以形成在各种各样的衬底上。因此，也可以在相同的衬底上形成有为了实现预定功能所需的所有电路。例如，在玻璃衬底、塑料衬底、单晶衬底或SOI衬底上形成有为了实现预定功能所需的所有电路。通过像这样在相同的衬底上形成为了实现预定功能所需的所有电路，可以减少构件个数来降低成本且减少与电路构件的连接个数来提高可靠性。另一方面，也可以在某个衬底上形成为了实现预定功能所需的电路的一部分，并且在其他衬底上形成为了实现预定功能所需的电路的另一部分。换句话说，不一定要在相同的衬底上形成为了实现预定功能所需的所有电路。例如，在玻璃衬底上形成为了实现预定功能所需的电路的一部分且在单晶衬底上形成为了实现预定功能所需的电路的其他一部分，并且以COG(玻璃覆晶)方式将在单晶衬底上的由晶体管构成的IC芯片连接到玻璃衬底，来在玻璃衬底上布置其IC芯片。或者，也可以以TAB(载带自动键合Tape Automated Bonding)方式或使用印刷衬底将其IC芯片与玻璃衬底连接。像这样，通过在相同的衬底上形成有电路的一部分，可以减少构件个数来降低成本且减少与电路构件的连接个数来提高可靠性。另外，由于在驱动电压高的部分或驱动频率高的部分的电路的耗电量大，所以该部分的电路不形成在与其他的电路相同的衬底上，例如通过使用在单晶衬底上形成的IC芯片，而可以防止耗电量的增加。此外，在本说明书中，一个像素表示一个可控制亮度的成分。作为其一例，一个像素表示一个色彩单元，并且该一个色彩单元呈现亮度。因此，在由R (红)、G (绿)和B (蓝) 的色彩单元构成的彩色显示装置中，图像的最小单位由R的像素、G的像素和B的像素三个像素构成。此外，色彩单元不局限于三种颜色，既可使用三种以上的颜色，又可使用RGB以外的颜色。例如，有RGBW(W是白色)、对RGB加上例如黄色、蓝绿色、紫红色、翡翠绿色、朱红色等一种以上的颜色的色彩单元。此外，也可以加上与RGB中的至少一种颜色类似的颜色。 例如，也可以为R、G、B1、B2。Bl和B2虽然都是蓝色，但是其频率有些不同。同样地，也可以使用R1、R2、G、B或R、G1、G2、B的色彩单元。通过使用这种色彩单元，可以进行更接近于实体的显示。另外，通过使用这种色彩单元，可以减少耗电量。此外，作为其他实例，在使用多个区域来控制一个色彩单元的亮度的情况下，可以将一个色彩单元作为一个像素。作为其一例，可以举出进行区域灰度的情况或具有子像素的情况。在这种情况下，在每一个色彩单元中具有多个控制亮度的区域，并且其整体表现灰度，但是，也可以将一个控制亮度的区域作为一个像素。此时，一个色彩单元由多个像素构成。另外，即使在一个色彩单元中有多个控制亮度的区域，也可以将它汇总并作为一个像素考虑。注意，在此情况下，一个像素由一个色彩单元构成。另外，在使用多个区域控制一个色彩单元的亮度的情况下，有助于显示的区域的大小有时根据像素而不同。另外，也可以通过将稍微不同的信号供应给每一个色彩单元所具有的多个控制亮度的区域，来扩大视角。换句话说，可以通过使在一个色彩单元中的多个区域所具有的像素电极的电位彼此不同，来使施加到液晶分子的电压成为不同， 以提高视角。注意，在本说明书中，半导体装置是指具有包括半导体元件(晶体管或二极管等) 的电路的装置。此外，也可以是通过利用半导体特性而能够工作的所有装置。另外，显示装置不仅包括在衬底上形成有包括负载的多个像素以及用于驱动这些像素的外围驱动电路的显示面板的主体，而且包括安装有柔性印刷电路(FPC)或印刷线路板(PWB)的显示面板。注意，在本发明中，“在某个物体之上形成”或“在......上形成”，即“......之
上”或“......上”不局限于在某个物体上直接接触的情况。它们还包括没有直接接触的
情况，即中间夹有别的物体的情况。因此，例如当“在层A之上(或在层A上)形成有层B” 时，包括在层A之上直接接触地形成有层B的情况；和在层A之上形成有别的层(例如层C
或层D等)，并且在其上形成有层B的情况。此外，“在......的上方”也是同样的，其不局
限于在某个物体上直接接触的情况，还包括中间夹有别的物体的情况。因此，例如当“在层 A的上方形成有层B”时，包括在层A上直接接触地形成有层B的情况；和在层A上形成有
别的层(例如层C或层D等)，并且在其上形成有层B的情况。注意，“在......之下”或
“在......的下方”也同样地包括直接接触的情况和没有接触的情况。借助于本发明，可以抑制由于晶体管的阈值电压的不均勻性而导致的电流值的不均勻性。因此，可以向如发光元件的负载供应所需电流。特别是当使用发光元件作为负载时，可以提供亮度的不均勻性小并且发光期间在一个帧期间中所占的比例高的显示装置。
图1是说明实施方式1所示的像素结构的图； 图2是说明图1所示的像素的工作的时序图； 图3A至3D是说明图1所示的像素的工作的图； 图4是由于沟道长度调制导致的电压-电流特性的示范图； 图5是说明实施方式1所示的像素结构的图； 图6是说明实施方式1所示的像素结构的图； 图7是说明实施方式1所示的显示装置的图； 图8是说明实施方式1所示的显示装置的写入工作的图； 图9A至9F是说明实施方式2所示的像素结构的图； 图IOA和IOB是说明实施方式3所示的像素结构的图； 图11是说明实施方式3所示的像素结构的图； 图12是说明实施方式3所示的像素结构的图； 图13是说明实施方式4所示的像素结构的图； 图14是说明实施方式4所示的像素结构的图15是说明实施方式4所示的像素结构的图；图16是说明实施方式4所示的像素结构的图；图17是实施方式9所示的像素的部分截面图；图18A和18B是说明实施方式9所示的发光元件的图；图19A至19C是说明实施方式9所示的光取出方向的图；图20A和20B是实施方式9所示的像素的部分截面图；图21A和21B是实施方式9所示的像素的部分截面图；图22k和22B是实施方式9所示的像素的部分截面图；图23是实施方式9所示的像素的部分截面图；图M是实施方式9所示的像素的部分截面图；图25A和25B是说明实施方式11所示的显示装置的图；图26A和26B是说明实施方式11所示的显示装置的图；图27A和27B是说明实施方式11所示的显示装置的图；图28是实施方式11所示的像素的部分截面图；图四是说明实施方式5所示的像素结构的图；图30是说明实施方式5所示的像素结构的图；图31是说明实施方式6所示的像素结构的图；图32是说明图31所示的像素的工作的时序图；图33A至33H是说明能够应用本发明的电子设备的图；图34是示出了移动电话机的结构例子的图；图35是示出了 EL模块的实例的图；图36是示出了 EL电视接收机的主要结构的框图；图37是说明实施方式6所示的像素结构的图；图38是说明实施方式7所示的像素结构的图；图39是说明组合了数据灰度方式和时间灰度方式的驱动方式的图；图40是说明实施方式7所示的像素结构的图；图41是说明实施方式7所示的像素结构的图；图42是说明实施方式7所示的像素结构的图；图43是说明实施方式1所示的像素结构的图；图44是说明图6所示的像素的布局的俯视图；图45是说明图6所示的像素的布局的俯视图；图46是说明实施方式8所示的像素结构的图；图47是说明图46所示的像素的工作的时序图；图48A至48D是说明图46所示的像素的工作的图；图49是说明实施方式8所示的像素结构的图；图50是说明实施方式8所示的像素结构的图；图51A至51C是说明实施方式10所示的发光元件的图；图52A至52C是说明实施方式10所示的发光元件的图；图53A至53D是说明实施方式1所示的像素的工作的图M是说明实施方式1所示的像素结构的图；图55是说明实施方式1所示的像素结构的图；图56是说明根据本发明的显示装置的应用例子的图；图57是说明根据本发明的显示装置的应用例子的图；图58是说明根据本发明的显示装置的应用例子的图；图59是说明根据本发明的显示装置的应用例子的图；图60A和60B是说明根据本发明的显示装置的应用例子的图；图61A和61B是说明根据本发明的显示装置的应用例子的图；图62是说明现有技术的像素结构的图；图63是说明现有技术的像素结构的图；图64是使现有技术所示的像素工作的时序图；图65是说明当使用现有技术时的一个帧期间中的发光期间的比例的图。
具体实施例方式下面，将说明本发明的实施方式。但是，本发明可以通过多种不同的方式来实施， 所属技术领域的普通人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本发明的宗旨及其范围下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在实施方式所记载的内容中。注意，在以下说明的本发明的结构中使用相同的附图标记来表示不同附图中的相同部分。实施方式1将参照图1说明本发明的像素的基本结构。图1中所示的像素具有晶体管110、 第一开关111、第二开关112、第三开关113、第四开关114、第一电容元件115、第二电容元件116和发光元件117。注意，像素连接到信号线118、第一扫描线119、第二扫描线120、第三扫描线121、电源线122、以及电位供应线123。在本实施方式中，晶体管110是N沟道型晶体管，并且当其栅-源电压(Vgs)超过阈值电压(Vth)时处于导通状态。另外，发光元件117的像素电极用作阳极且其相对电极IM用作阴极。注意，将晶体管的栅-源电压示为Vgsj^I -源电压示为Vds、将阈值电压示为Vth、将累积在第一电容元件115及第二电容元件116中的电压分别示为Vcl及Vc2，并且将电源线122、电位供应线123、以及信号线 118也分别称为第一布线、第二布线、以及第三布线。此外，也可以将第一扫描线119、第二扫描线120、以及第三扫描线121分别称为第四布线、第五布线、以及第六布线。晶体管110的第一电极(源电极及漏电极的一方)连接到发光元件117的像素电极，其第二电极(源电极及漏电极的另一方)通过第二开关112连接到电源线122，并且其栅电极通过第三开关113及第二开关112与电源线122连接。注意，第三开关113连接在晶体管110的栅电极和第二开关112之间。另外，若以晶体管110的栅电极和第三开关113的连接点作为节点130，节点130 通过第一电容元件115及第一开关111与信号线118连接。换句话说，第一电容元件115 的第一电极通过第一开关111连接到信号线118，并且其第二电极连接到晶体管110的栅电极。另外，第一电容元件115的第一电极也通过第四开关114与电位供应线123连接。节点130也通过第二电容元件116与晶体管110的第一电极连接。换句话说，第二电容元件116的第一电极连接到晶体管110的栅电极，并且其第二电极连接到晶体管110的第一电极。这些电容元件可以通过由布线、半导体层或电极夹绝缘膜来形成，或者根据情况，也可以如图阳所示那样使用晶体管110的栅极电容而省略第二电容元件116。将这些保持电压的单元称为保持电容。此外，将节点130与连接有第一电容元件115的第二电极和第二电容元件116的第一电极的布线的连接点作为节点131，将晶体管110的第一电极与连接有第二电容元件116的第二电极和发光元件117的像素电极的布线的连接点作为节点132，以及将晶体管110的第二电极与连接有第二开关112和第三开关113的布线的连接点作为节点 133。另外，通过向第一扫描线119、第二扫描线120和第三扫描线121输入信号来分别控制第一开关111、第二开关112、第三开关113、以及第四开关114的接通和关断。向信号线118输入相当于视频信号的根据像素灰度的信号，即对应于亮度数据的电位。接着，将参照图2的时序图及图3A至3D说明图1所示的像素的工作。注意，在图 2中将相当于显示一个画面图像的期间的一个帧期间分成初始化期间、阈值电压写入期间、 数据写入期间及发光期间。另外，将初始化期间、阈值电压写入期间和数据写入期间统称为寻址期间。对一个帧期间的长度没有特别限制，但是优选为1/60秒以下，以图像观察者不感觉到闪烁(flicker)。注意，向发光元件117的相对电极IM输入Vl的电位(VI 任意数)。另外，若将为了发光元件117发光而至少需要的电位差设定为V^向电源线122输入Vl+Va+Vth+α (α 任意的正数)的电位。换句话说，电源线122的电位是Vl+Vm+Vth+α以上即可。电位供应线123的电位没有特别的限定，但优选在输入到形成有像素的面板中的电位范围内。这样做，就不需要另行制造电源。注意，在这里，将电位供应线123的电位设定为V2。首先，在图2的期间(A)及图3A所示的初始化期间中使第一开关111关断，并且使第二开关112、第三开关113、以及第四开关114接通。此时，晶体管110处于导通状态， 在第一电容元件115中保持￥1+￥%+￥让+0-￥2，在第二电容元件116中保持￥让+0。注意， 在初始化期间中，在第一电容元件115中保持预定电压，并且在第二电容元件116中保持至少高于Vth的电压即可。在图2的期间(B)及图:3B所示的阈值电压写入期间中，使第二开关112关断。因此，晶体管110的第一电极，即源电极的电位逐渐上升，当晶体管110的栅-源电压Vgs达到阈值电压(Vth)时，晶体管110处于非导通状态。因此，保持在第二电容元件116中的电压Vc2大约是Vth。在后续的图2的期间(C)及图3C所示的数据写入期间中，在使第三开关113及第四开关114关断之后，使第一开关111接通，并且从信号线118输入对应于亮度数据的电位 (V2+Vdata)。此时，当将第一电容元件115、第二电容元件116、以及发光元件117的静电容量分别设定为C1、C2、以及C3时，C3 >> Cl、C2，从而可以将保持在第二电容元件116中的电压Vc2表示为公式1。[公式1]
权利要求
1.一种半导体装置，包括 第一晶体管；第二晶体管； 第三晶体管； 第一电容器； 第二电容器； 整流器；以及发光元件，其中所述第一晶体管的源极和漏极中的一个电连接到所述发光元件，其中所述第一晶体管的源极和漏极中的所述一个电连接到所述第一电容器的第一电极，其中所述第一晶体管的栅极电连接到所述第一电容器的第二电极， 其中所述第一晶体管的栅极电连接到所述第二晶体管的源极和漏极中的一个， 其中所述第一晶体管的源极和漏极中的另一个电连接到所述第二晶体管的源极和漏极中的另一个，其中所述第一晶体管的栅极电连接到所述第二电容器的第一电极， 其中所述第二电容器的第二电极电连接到所述第三晶体管的源极和漏极中的一个， 其中所述第二电容器的第二电极电连接到所述整流器的第一端子， 其中所述第三晶体管的源极和漏极中的另一个电连接到第一线路，以及其中所述整流器的第二端子电连接到第二线路。
2.根据权利要求1所述的半导体装置，还包括第四晶体管，其中所述第四晶体管的源极和漏极中的一个电连接到所述第一晶体管的源极和漏极中的另一个，以及其中所述第四晶体管的源极和漏极中的另一个电连接到第三线路。
3.一种半导体装置，包括 第一晶体管；第二晶体管； 第三晶体管； 第四晶体管； 第一电容器； 第二电容器；以及发光元件，其中所述第一晶体管的源极和漏极中的一个电连接到所述发光元件，其中所述第一晶体管的源极和漏极中的所述一个电连接到所述第一电容器的第一电极，其中所述第一晶体管的栅极电连接到所述第一电容器的第二电极， 其中所述第一晶体管的栅极电连接到所述第二晶体管的源极和漏极中的一个， 其中所述第一晶体管的源极和漏极中的另一个电连接到所述第二晶体管的源极和漏极中的另一个，其中所述第一晶体管的栅极电连接到所述第二电容器的第一电极， 其中所述第二电容器的第二电极电连接到所述第三晶体管的源极和漏极中的一个， 其中所述第二电容器的第二电极电连接到所述第四晶体管的源极和漏极中的一个， 其中所述第三晶体管的源极和漏极中的另一个电连接到第一线路， 其中所述第一晶体管的源极和漏极中的另一个电连接到第二线路，以及其中所述第四晶体管的源极和漏极中的另一个电连接到所述第二线路。
4.根据权利要求3所述的半导体装置，还包括第五晶体管，其中所述第一晶体管的源极和漏极中的另一个经由所述第五晶体管而电连接到所述第二线路，其中所述第五晶体管的源极和漏极中的一个电连接到所述第一晶体管的源极和漏极中的另一个，以及其中所述第五晶体管的源极和漏极中的另一个电连接到所述第二线路。
5.一种半导体装置，包括 第一晶体管；第二晶体管； 第三晶体管； 第四晶体管； 第一电容器； 第二电容器；以及发光元件，其中所述第一晶体管的源极和漏极中的一个电连接到所述发光元件，其中所述第一晶体管的源极和漏极中的所述一个电连接到所述第一电容器的第一电极，其中所述第一晶体管的栅极电连接到所述第一电容器的第二电极， 其中所述第一晶体管的栅极电连接到所述第二晶体管的源极和漏极中的一个， 其中所述第一晶体管的源极和漏极中的另一个电连接到所述第二晶体管的源极和漏极中的另一个，其中所述第一晶体管的栅极电连接到所述第二电容器的第一电极， 其中所述第二电容器的第二电极电连接到所述第三晶体管的源极和漏极中的一个， 其中所述第二电容器的第二电极电连接到所述第四晶体管的源极和漏极中的一个， 其中所述第三晶体管的源极和漏极中的另一个电连接到第一线路，以及其中所述第四晶体管的源极和漏极中的另一个电连接到所述第二电容器的第一电极。
6.根据权利要求5所述的半导体装置，还包括第五晶体管，其中所述第五晶体管的源极和漏极中的一个电连接到所述第一晶体管的源极和漏极中的另一个，以及其中所述第五晶体管的源极和漏极中的另一个电连接到第二线路。
7.一种半导体装置，包括第一晶体管； 第二晶体管；第三晶体管； 第四晶体管； 第一电容器； 第二电容器；以及发光元件，其中所述第一晶体管的源极和漏极中的一个电连接到所述发光元件的第一电极， 其中所述第一晶体管的源极和漏极中的所述一个电连接到所述第一电容器的第一电极，其中所述第一晶体管的栅极电连接到所述第一电容器的第二电极， 其中所述第一晶体管的栅极电连接到所述第二晶体管的源极和漏极中的一个， 其中所述第一晶体管的源极和漏极中的另一个电连接到所述第二晶体管的源极和漏极中的另一个，其中所述第一晶体管的栅极电连接到所述第二电容器的第一电极， 其中所述第二电容器的第二电极电连接到所述第三晶体管的源极和漏极中的一个， 其中所述第二电容器的第二电极电连接到所述第四晶体管的源极和漏极中的一个， 其中所述第三晶体管的源极和漏极中的另一个电连接到第一线路，以及其中所述第四晶体管的源极和漏极中的另一个电连接到所述发光元件的第二电极。
8.根据权利要求7所述的半导体装置，还包括第五晶体管，其中所述第五晶体管的源极和漏极的一个电连接到所述第一晶体管的源极和漏极的另一个，以及其中所述第五晶体管的源极和漏极的另一个电连接到第二线路。
9.一种半导体装置，包括 第一晶体管；第二晶体管； 第三晶体管； 第四晶体管； 第一电容器； 第二电容器；以及发光元件，其中所述第一晶体管的源极和漏极中的一个电连接到所述发光元件，其中所述第一晶体管的源极和漏极中的所述一个电连接到所述第一电容器的第一电极，其中所述第一晶体管的栅极电连接到所述第一电容器的第二电极， 其中所述第一晶体管的栅极电连接到所述第二晶体管的源极和漏极中的一个， 其中所述第一晶体管的源极和漏极中的另一个电连接到所述第二晶体管的源极和漏极中的另一个，其中所述第一晶体管的栅极电连接到所述第二电容器的第一电极，其中所述第二电容器的第二电极电连接到所述第三晶体管的源极和漏极中的一个，其中所述第二电容器的第二电极电连接到所述第四晶体管的源极和漏极中的一个，其中所述第三晶体管的源极和漏极中的另一个电连接到第一线路， 其中所述第三晶体管的栅极电连接到第三线路，以及其中所述第四晶体管的源极和漏极中的另一个电连接到所述第三线路。
10.根据权利要求9所述的半导体装置，还包括第五晶体管，其中所述第五晶体管的源极和漏极中的一个电连接到所述第一晶体管的源极和漏极的另一个，以及其中所述第五晶体管的源极和漏极中的另一个电连接到第二线路。
11. 一种半导体装置，包括第一晶体管第二晶体管第三晶体管第四晶体管第五晶体管第一电容器第二电容器以及发光元件，其中所述第五晶体管的源极和漏极中的一个电连接到所述发光元件，其中所述第五晶体管的源极和漏极中的所述一个电连接到所述第一电容器的第一电极，其中所述第一晶体管的源极和漏极中的一个电连接到所述第五晶体管的源极和漏极中的另一个，其中所述第一晶体管的栅极电连接到所述第一电容器的第二电极， 其中所述第一晶体管的栅极电连接到所述第二晶体管的源极和漏极中的一个， 其中所述第一晶体管的源极和漏极中的另一个电连接到所述第二晶体管的源极和漏极中的另一个，其中所述第一晶体管的栅极电连接到所述第二电容器的第一电极， 其中所述第二电容器的第二电极电连接到所述第三晶体管的源极和漏极中的一个， 其中所述第二电容器的第二电极电连接到所述第四晶体管的源极和漏极中的一个， 其中所述第三晶体管的源极和漏极中的另一个电连接到第一线路，以及其中所述第四晶体管的源极和漏极中的另一个电连接到第二线路。
12.根据权利要求11所述的半导体装置，还包括第六晶体管，其中所述第六晶体管的源极和漏极中的一个电连接到所述第一晶体管的源极和漏极的另一个，以及其中所述第六晶体管的源极和漏极中的另一个电连接到第三线路。
13.根据权利要求11所述的半导体装置，其中所述第一晶体管的栅极电连接到所述第五晶体管的栅极。
14.一种半导体装置，包括第一晶体管； 第二晶体管；第三晶体管； 第四晶体管； 第五晶体管； 第一电容器； 第二电容器；以及发光元件，其中所述第一晶体管的源极和漏极中的一个电连接到所述发光元件， 其中所述第五晶体管的源极和漏极中的一个电连接到所述发光元件， 其中所述第一晶体管的源极和漏极中的所述一个电连接到所述第一电容器的第一电极，其中所述第一晶体管的栅极电连接到所述第五晶体管的栅极， 其中所述第一晶体管的栅极电连接到所述第一电容器的第二电极， 其中所述第一晶体管的栅极电连接到所述第二晶体管的源极和漏极中的一个， 其中所述第一晶体管的源极和漏极中的另一个电连接到所述第二晶体管的源极和漏极中的另一个，其中所述第五晶体管的源极和漏极中的另一个电连接到所述第二晶体管的源极和漏极中的另一个，其中所述第一晶体管的栅极电连接到所述第二电容器的第一电极， 其中所述第二电容器的第二电极电连接所述第三晶体管的源极和漏极中的一个其中所述第二电容器的第二电极电连接到所述第四晶体管的源极和漏极中的一个， 其中所述第三晶体管的源极和漏极中的另一个电连接到第一线路，以及其中所述第四晶体管的源极和漏极中的另一个电连接到第二线路。
15.根据权利要求14所述的半导体装置，还包括第六晶体管，其中所述第六晶体管的源极和漏极中的一个电连接到所述第一晶体管的源极和漏极的另一个，以及其中所述第六晶体管的源极和漏极中的另一个电连接到第三线路。
16.根据权利要求14所述的半导体装置，还包括第七晶体管和第八晶体管，其中所述第一晶体管的源极和漏极中的所述一个经由所述第七晶体管电连接到所述发光元件，其中所述第五晶体管的源极和漏极中的所述一个经由所述第八晶体管电连接到所述发光元件，其中所述第七晶体管的源极和漏极中的一个电连接到所述发光元件， 其中所述第八晶体管的源极和漏极中的一个电连接到所述发光元件， 其中所述第七晶体管的源极和漏极中的另一个电连接到所述第一晶体管的源极和漏极中的所述一个，以及其中所述第八晶体管的源极和漏极中的另一个电连接到所述第五晶体管的源极和漏极中的所述一个。
17.根据权利要求14所述的半导体装置，还包括第七晶体管和第八晶体管，其中所述第一晶体管的源极和漏极中的另一个经由所述第七晶体管电连接到所述第二晶体管的源极和漏极中的另一个，其中所述第五晶体管的源极和漏极中的另一个经由所述第八晶体管电连接到所述第二晶体管的源极和漏极中的另一个，其中所述第七晶体管的源极和漏极中的一个电连接到所述第一晶体管的源极和漏极中的另一个，其中所述第八晶体管的源极和漏极中的一个电连接到所述第五晶体管的源极和漏极中的另一个，其中所述第七晶体管的源极和漏极中的另一个电连接到所述第二晶体管的源极和漏极中的另一个，以及其中所述第八晶体管的源极和漏极中的另一个电连接到所述第二晶体管的源极和漏极中的另一个。
18. 一种半导体装置，包括第一晶体管第二晶体管第三晶体管第四晶体管第五晶体管第一电容器第二电容器以及发光元件，其中所述第一晶体管的源极和漏极中的一个电连接到所述发光元件，其中所述第一晶体管的源极和漏极中的所述一个电连接到所述第一晶体管的第一电极，其中所述第一晶体管的栅极电连接到所述第一电容器的第二电极， 其中所述第一晶体管的栅极电连接到所述第二晶体管的源极和漏极中的一个， 其中所述第一晶体管的源极和漏极中的另一个电连接到所述第二晶体管的源极和漏极中的另一个，其中所述第一晶体管的栅极电连接到所述第二电容器的第一电极，其中所述第二电容器的第二电极电连接到所述第三晶体管的源极和漏极中的一个，其中所述第二电容器的第二电极电连接到所述第四晶体管的源极和漏极中的一个，其中所述第三晶体管的源极和漏极中的另一个电连接到第一线路，其中所述第四晶体管的源极和漏极中的另一个电连接到第二线路，其中所述第五晶体管的源极和漏极中的一个电连接到所述第一电容器的第一电极，以及其中所述第五晶体管的源极和漏极中的另一个电连接到所述第一电容器的第二电极。
19.根据权利要求18所述的半导体装置，还包括第六晶体管， 其中所述第六晶体管的源极和漏极中的一个电连接到所述第一晶体管的源极和漏极的另一个，以及其中所述第六晶体管的源极和漏极中的另一个电连接到第三线路。
20. 一种半导体装置，包括第一晶体管第二晶体管第三晶体管第四晶体管第五晶体管第一电容器第二电容器以及发光元件，其中所述第五晶体管的源极和漏极中的一个电连接到所述发光元件， 其中所述第五晶体管的源极和漏极中的另一个电连接到所述第一晶体管的源极和漏极中的一个，其中所述第一晶体管的源极和漏极中的所述一个电连接到所述第一电容器的第一电极，其中所述第一晶体管的栅极电连接到所述第一电容器的第二电极， 其中所述第一晶体管的栅极电连接到所述第二晶体管的源极和漏极中的一个， 其中所述第一晶体管的源极和漏极中的另一个电连接到所述第二晶体管的源极和漏极中的另一个，其中所述第一晶体管的栅极电连接到所述第二电容器的第一电极，其中所述第二电容器的第二电极电连接到所述第三晶体管的源极和漏极中的一个，其中所述第二电容器的第二电极电连接到所述第四晶体管的源极和漏极中的一个，其中所述第三晶体管的源极和漏极中的另一个电连接到第一线路，其中所述第四晶体管的源极和漏极中的另一个电连接到第二线路，其中所述第五晶体管的源极和漏极中的一个电连接到所述第一电容器的第一电极，以及其中所述第五晶体管的源极和漏极中的另一个电连接到所述第一电容器的第二电极。
21.根据权利要求20所述的半导体装置，还包括第六晶体管，其中所述第六晶体管的源极和漏极中的一个电连接到所述第一晶体管的源极和漏极的另一个，以及其中所述第六晶体管的源极和漏极中的另一个电连接到第三线路。
22.—种半导体装置，包括 第一晶体管；第二晶体管； 第三晶体管； 第四晶体管； 第一电容器； 第二电容器； 整流器；以及发光元件，其中所述第一晶体管的源极和漏极中的一个电连接到所述发光元件，其中所述第一晶体管的源极和漏极中的所述一个电连接到所述第一电容器的第一电极，其中所述第一晶体管的栅极电连接到所述第一电容器的第二电极， 其中所述第一晶体管的栅极电连接到所述第二晶体管的源极和漏极中的一个， 其中所述第一晶体管的源极和漏极中的另一个电连接到所述第二晶体管的源极和漏极中的另一个，其中所述第一晶体管的栅极电连接到所述第二电容器的第一电极，其中所述第二电容器的第二电极电连接到所述第三晶体管的源极和漏极中的一个，其中所述第二电容器的第二电极电连接到所述第四晶体管的源极和漏极中的一个，其中所述第三晶体管的源极和漏极中的另一个电连接到第一线路，其中所述第四晶体管的源极和漏极中的另一个电连接到第二线路，其中所述整流器的第一端子电连接到所述第一晶体管的栅极，以及其中所述整流器的第二端子电连接到第三线路。
23.根据权利要求22所述的半导体装置，还包括第五晶体管，其中所述第五晶体管的源极和漏极中的一个电连接到所述第一晶体管的源极和漏极的另一个，以及其中所述第五晶体管的源极和漏极中的另一个电连接到第四线路。
24.根据权利要求1、3、5、7、9、11、14、18、20和22的任一项所述的半导体装置， 其中所述第一晶体管包括包含氧化物半导体的沟道形成区。
25.一种电子装置，包括显示部和扬声器部，所述显示部包括根据权利要求1、3、5、7、 9、11、14、18、20和22的任一项所述的半导体装置。
全文摘要
本发明的显示装置的技术方案之一包括抑制供应给负载的电流值的晶体管、第一保持电容、第二保持电容、以及包括第一开关至第四开关的像素，其中在所述第二保持电容中保持所述晶体管的阈值电压，然后将对应于视频信号的电位输入到所述像素中。像这样，通过在所述第二保持电容中保持所述阈值电压加对应于所述视频信号的电位中的与所述第一保持电容容量分割的电位的电压，来抑制由于晶体管的阈值电压的不均匀性而导致的电流值的不均匀性。因此，可以将所希望的电流供应给发光元件等的负载。另外，可以提供从由视频信号制定的亮度的偏差少的显示装置。
文档编号G09G3/20GK102592534SQ20111046302
公开日2012年7月18日 申请日期2007年10月26日 优先权日2006年10月26日
发明者山田智子, 木村肇 申请人:株式会社半导体能源研究所
技术领域：
本发明涉及一种半导体装置以及显示装置，所述半导体装置具有使用晶体管控制向负载供应的电流的功能，所述显示装置包括由其亮度根据信号而改变的显示元件形成的像素、以及驱动该像素的信号线驱动电路和扫描线驱动电路。另外，本发明还涉及其驱动方法。而且，本发明还涉及在其显示部具有所述显示装置的电子设备。
背景技术：
近年来，将电致发光(EL=Electro Luminescence)等的发光元件用于像素的自发光显示装置，即所谓的发光器件引人注目。作为用于这种自发光显示装置的发光元件，有机发光二极管0)LED Organic Light Emitting Diode)和EL元件引人注目，并且已经应用于 EL显示器等。由于这些发光元件自身发光，所以它们的像素的可见度比液晶显示器好，因而不需要背光灯。此外，它们具有响应速度快等优点。注意，在很多情况下，发光元件的亮度由流过发光元件的电流值控制。另外，正在展开对在每个像素中提供有控制发光元件的发光的晶体管的有源矩阵型显示装置的开发。有源矩阵型显示装置被期望着能实用化，因为不仅它实现了无源矩阵型显示装置难以实现的高清晰度和大屏幕的显示，而且它以比无源矩阵型显示装置更低的耗电量工作。图62中示出了现有的有源矩阵型显示装置的像素结构(参见专利文献1)。图62 中所示的像素具有薄膜晶体管(Thin Film Transistor TFT) 11、TFT 12、电容元件13、以及发光元件14，并且连接到信号线15及扫描线16。注意，电源电位Vdd供应给TFT 12的源电极或漏电极、以及电容元件13的一个电极，并且接地电位供应给发光元件14的相对电极。此时，当将非晶硅用于控制供应给发光元件14的电流值的TFT 12的半导体层，即驱动TFT的半导体层时，由于退化等造成阈值电压(Vth)的变动。在此情况下，尽管通过信号线15向不同的像素施加相同的电位，在每个像素中流过发光元件14的电流却不同，并且显示亮度根据像素变得不均勻。注意，在将多晶硅用于驱动TFT的半导体层的情况下，晶体管的特性也会退化或发生不均勻性。专利文献2中提出了使用图63的像素的工作方法，以便改善上述问题。图63中所示的像素包括晶体管21、控制向发光元件对供应的电流值的驱动晶体管22、电容元件23 和发光元件24，并且所述像素连接到信号线25和扫描线26。注意，驱动晶体管22是NMOS 晶体管，接地电位供应给驱动晶体管22的源电极或漏电极，并且Vca供应给发光元件M的相对电极。图64中示出了上述像素工作的时序图。在图64中，将一个帧期间分成初始化期间31、阈值电压(Vth)写入期间32、数据写入期间33、以及发光期间34。注意，一个帧期间相当于显示一个画面的图像的期间，并且将初始化期间、阈值电压(Vth)写入期间及数据写入期间统称为寻址期间。
首先，在阈值电压写入期间32中，驱动晶体管22的阈值电压写入到电容元件23 中。之后，在数据写入期间33中，表示像素亮度的数据电压(Vdata)写入到电容元件23中， 以在电容元件23中存储Vdata+Vth。然后，在发光期间34中，通过使驱动晶体管22接通 (ON)并使Vca改变，从而发光元件M以由数据电压指定的亮度发光。这种工作降低由于驱动晶体管22的阈值电压的变动而导致的亮度的不均勻性。专利文献3也公开了 对驱动TFT的阈值电压加上数据电位后的电压相当于栅-源电压，并且即使在TFT的阈值电压变动时，流过的电流也不会改变。如上所述，在显示装置中，要求抑制由于驱动TFT的阈值电压的不均勻性而导致的电流值的不均勻性。[专利文献1]日本专利申请特开平8-234683号公报[专利文献2]日本专利申请特开2004-295131号公报[专利文献3]日本专利申请特开2004-280059号公报在专利文献2及3所记载的工作方法中，都通过在每个帧期间中多次改变Vca的电位来进行上述的初始化、阈值电压的写入和发光。在专利文献2及3所记载的像素中，由于供应有Vca的发光元件的一个电极，即相对电极形成在整个像素区域中，所以，如果即使除了初始化及阈值电压的写入以外，只有一个像素还进行数据写入工作，发光元件就不能发光。因此，如图65所示，发光期间在一个帧期间中所占的比例(即占空比)降低。由于若占空比低则需要增加流向发光元件或驱动晶体管的电流值，所以施加到发光元件的电压增大而耗电量增大。另外，发光元件和驱动晶体管变得容易退化，因此产生屏幕的图像烧伤，并且为了获得与退化前相等的亮度而需要更大的功率。此外，因为相对电极连接到所有像素，所以发光元件用作大电容的元件。因此，当改变相对电极的电位时，需要高耗电量。
发明内容
鉴于上述问题，本发明的目的在于提供一种耗电量低且亮度高的显示装置。此外， 本发明的目的还在于制作出与数据电位所指定的亮度之间的偏差小的像素结构、半导体装置、以及显示装置。注意，本发明的范围不局限于具有发光元件的显示装置，并且本发明的目的在于抑制由于晶体管的阈值电压的不均勻性而导致的电流值的不均勻性。本发明的技术方案之一包括像素，该像素包括控制供应给负载的电流值的晶体管、第一保持电容、第二保持电容、以及第一开关至第四开关，其中，在使所述第二保持电容保持所述晶体管的阈值电压之后，对所述像素输入对应于视频信号的电位。以这种方式，使所述第二保持电容保持对所述阈值电压加上对应于所述视频信号的电位中的与所述第一保持电容电容分割而获得的电压，来抑制由于晶体管的阈值电压的不均勻性而导致的电流值的不均勻性。因此，可以向发光元件等负载供应所需电流。此外，可以提供与视频信号所指定的亮度之间的偏差小的显示装置。本发明的技术方案之一是一种半导体装置，其包括晶体管、保持电容器、第一开关、第二开关、第三开关和第四开关，其中，所述晶体管的源电极及漏电极的一方与像素电极电连接，所述晶体管的源电极及漏电极的另一方通过所述第二开关与第一布线电连接， 所述晶体管的源电极及漏电极的另一方通过所述第三开关与所述晶体管的栅电极电连接，所述晶体管的栅电极通过所述保持电容及所述第四开关与第二布线电连接，并且所述晶体管的栅电极通过所述保持电容及所述第一开关与第三布线电连接。本发明的技术方案之一是一种半导体装置，其包括晶体管、第一保持电容、第二保持电容、第一开关、第二开关、第三开关和第四开关，其中，所述晶体管的源电极及漏电极的一方与像素电极电连接，所述晶体管的源电极及漏电极的一方通过所述第二保持电容与所述晶体管的栅电极电连接，所述晶体管的源电极及漏电极的另一方通过所述第二开关与第一布线电连接，所述晶体管的源电极及漏电极的另一方通过所述第三开关与所述晶体管的栅电极电连接，所述晶体管的栅电极通过所述第一保持电容及所述第四开关与第二布线电连接，并且所述晶体管的栅电极通过所述第一保持电容及所述第一开关与第三布线电连接。本发明的技术方案之一是一种半导体装置，其包括晶体管、第一保持电容、第二保持电容、第一开关、第二开关、第三开关、第四开关和第五开关，其中，所述晶体管的源电极及漏电极的一方与像素电极电连接，所述晶体管的源电极及漏电极的一方通过所述第二保持电容与所述晶体管的栅电极电连接，所述晶体管的源电极及漏电极的一方通过所述第五开关与第四布线电连接，所述晶体管的源电极及漏电极的另一方通过所述第二开关与第一布线电连接，所述晶体管的源电极及漏电极的另一方通过所述第三开关与所述晶体管的栅电极电连接，所述晶体管的栅电极通过所述第一保持电容及所述第四开关与第二布线电连接，并且所述晶体管的栅电极通过所述第一保持电容及所述第一开关与第三布线电连接。在上述结构中，所述第二布线也可以与控制第一开关的布线相同。另外，所述第二布线还可以是控制上一行或下一行的第一至第四开关中的一个的任一扫描线。本发明的技术方案之一是一种半导体装置，其包括晶体管、第一保持电容、第二保持电容、第一开关、第二开关、第三开关和第四开关，其中，所述晶体管的源电极及漏电极的一方与像素电极电连接，所述晶体管的源电极及漏电极的一方通过所述第二保持电容与所述晶体管的栅电极电连接，所述晶体管的源电极及漏电极的另一方通过所述第二开关与第一布线电连接，所述晶体管的源电极及漏电极的另一方通过所述第三开关与所述晶体管的栅电极电连接，所述晶体管的栅电极通过所述第一保持电容及所述第四开关与所述第一布线电连接，并且所述晶体管的栅电极通过所述第一保持电容及所述第一开关与第三布线电连接。本发明的技术方案之一是一种半导体装置，其包括晶体管、第一保持电容、第二保持电容、第一开关、第二开关、第三开关和整流元件，其中，所述晶体管的源电极及漏电极的一方与像素电极电连接，所述晶体管的源电极及漏电极的一方通过所述第二保持电容与所述晶体管的栅电极电连接，所述晶体管的源电极及漏电极的另一方通过所述第二开关与第一布线电连接，所述晶体管的源电极及漏电极的另一方通过所述第三开关与所述晶体管的栅电极电连接，所述晶体管的栅电极通过所述第一保持电容及所述整流元件与第二布线电连接，并且所述晶体管的栅电极通过所述第一保持电容及所述第一开关与第三布线电连接。本发明的技术方案之一是一种半导体装置，其包括晶体管、第一保持电容、第二保持电容、第一开关、第二开关、第三开关和第四开关，其中，所述晶体管的源电极及漏电极的一方与像素电极电连接，所述晶体管的源电极及漏电极的一方通过所述第二保持电容与所述晶体管的栅电极电连接，所述晶体管的源电极及漏电极的另一方通过所述第二开关与第一布线电连接，所述晶体管的源电极及漏电极的另一方通过所述第三开关与所述晶体管的栅电极电连接，所述晶体管的栅电极通过所述第一保持电容及所述第一开关与第三布线电连接，并且所述第四开关与所述第一保持电容并联电连接且通过所述第一开关与所述第三布线电连接。所述晶体管还可以是N沟道型晶体管。另外，所述晶体管的半导体层还可以由非晶半导体膜构成。另外，所述晶体管的半导体层还可以由非晶硅构成。此外，所述晶体管的半导体层还可以由晶体半导体膜构成。在上述发明中，所述第一布线的电位也可以高于所述像素电极的电位加上所述晶体管的阈值电压的值。另外，所述晶体管还可以是P沟道型晶体管。在此情况下，在上述发明中，所述第一布线的电位也可以低于所述像素电极的电位减所述晶体管的阈值的值。本发明的技术方案之一是一种半导体装置，包括第一保持电容；晶体管，其源电极及漏电极的一方电连接到负载，其源电极及漏电极的另一方电连接到第一布线，并且其栅电极通过所述第一保持电容与第二布线电连接；保持所述晶体管的栅-源电压的第二保持电容；使所述第一保持电容保持第一电压且使所述第二保持电容保持第二电压的单元； 将所述第二保持电容的第二电压放电至所述晶体管的阈值电压的单元；以及通过将对应于视频信号的电位从所述第二布线输入到所述第一保持电容来向所述负载供应由所述晶体管设定的电流的单元。所述晶体管还可以是N沟道型晶体管。另外，所述晶体管的半导体层还可以由非晶半导体膜构成。而且，所述晶体管的半导体层还可以由非晶硅构成。此外，所述晶体管的半导体层还可以由晶体半导体膜构成。此外，所述晶体管还可以是P沟道型晶体管。此外，本发明的技术方案之一是一种具有上述半导体装置的显示装置。另外，本发明还提供具有所述显示装置的电子设备。注意，本说明书中所示的开关可以使用各种方式的开关。例如，有电开关和机械开关等。换句话说，只要它可以控制电流的流动就可以，而不局限于特定开关。例如，作为开关，可以使用晶体管(例如，双极晶体管或MOS晶体管等)、二极管(例如，PN 二极管、PIN 二极管、肖特基二极管、MIM(金属-绝缘体-金属)二极管、MIS(金属-绝缘体-半导体) 二极管、二极管连接的晶体管等)、或可控硅整流器等。另外，也可以使用组合了它们的逻辑电路作为开关。在使用晶体管作为开关的情况下，该晶体管作为简单的开关工作，所以晶体管的极性(导电类型)没有特别限制。但是，最好使用具有截止电流小的极性的晶体管。作为截止电流小的晶体管，存在着具有LDD区的晶体管或具有多栅极结构的晶体管等。另外，当用作开关的晶体管在处于其源电极的电位接近低电位侧电源(Vss、GND或OV等)的状态下工作时，最好使用N沟道型晶体管，而当晶体管在处于其源电极的电位接近高电位侧电源 (Vdd等)的状态下工作时，最好使用P沟道型晶体管。通过像这样工作，可以增加栅-源电压的绝对值，因此晶体管容易作为开关工作。另外，由于很少进行源随工作，从而可以防止减少输出电压。
注意，开关可以是使用N沟道型晶体管和P沟道型晶体管双方的CMOS开关。当使用CMOS开关时，对各种输入电压容易控制输出电压，所以可以进行适当的工作。而且，由于可以减少使开关接通或关断的信号的电压振幅值，所以也可以降低耗电量。注意，在使用晶体管作为开关的情况下，源电极及漏电极的一方用作开关的输入端子，源电极及漏电极的另一方用作输出端子，并且栅电极用作控制开关的导通的端子。另一方面，在使用二极管作为开关的情况下，开关有时不具有控制导通的端子。因此，使用二极管作为开关与使用晶体管作为开关相比，由于使用二极管时不需要具有控制端子的布线，从而可以减少布线数。注意，本发明中的“连接”和“电连接”是同义的。因此，在本发明提出的结构中， 不仅具有预定的连接关系，例如在图或文章中所示的连接关系，而且也可以具有在它们之间设置能够实现电连接的其他元件(例如，开关、晶体管、电容元件、电感器、电阻元件或二极管等)的连接关系。当然，也可以设置为在中间没夹有其他元件，“电连接”包括直接连接的情况。注意，负载不局限于以电致发光(EL)元件为代表的发光元件，可以使用通过流过电流而改变其亮度、色调、偏振等的显示介质。只要可以对负载供应所希望的电流即可，所以作为负载，例如可以使用电子发射元件、液晶元件、电子墨水、电泳元件、光栅光阀(GLV)、 等离子体显示器(PDP)或数字微镜器件(DMD)等通过磁作用而改变其对比度的显示介质等。此外，还可以将碳纳米管用于电子发射元件。注意，可以举出EL显示器作为使用EL元件的显示装置，并且可以举出场致发射显示器(FED)或SED平板显示器(SED 表面传导电子发射显示器)等作为使用电子发射元件的显示装置。另外，可以举出液晶显示器、透过型液晶显示器、半透过型液晶显示器或反射型液晶显示器作为使用液晶元件的显示装置，并且可以给出电子纸作为使用电子墨水的显示装置。注意，晶体管是具有包括栅电极、漏区和源区的至少三个端子的元件，并且在漏区和源区之间具有沟道形成区。这里，由于源区和漏区根据晶体管的结构和工作条件等改变， 所以不容易正确限定源区或漏区的范围。于是，当说明晶体管的连接关系时，对于漏区和源区的两个端子而言，将连接到这些区域的电极的一方称作第一电极且将另一方称作第二电极来说明。晶体管也可以是具有包括基极、发射极和集电极的至少三个端子的元件，并且发射极和集电极中的任一方相当于第一电极且另一方相当于第二电极。在本发明中，对晶体管可以使用各种方式的晶体管，其种类没有特别限制。例如， 可以使用具有以非晶硅、多晶硅、微晶(也称为微结晶、半非晶)硅等为代表的非单晶半导体膜的薄膜晶体管(TFT)等。使用TFT具有各种优点。例如，由于可以以低于单晶硅时的温度来制造，所以可以实现制造成本的降低和制造装置的大型化。通过可以实现制造装置的大型化，可以在大型衬底上制造，从而同时制造多个显示装置。因此，可以以进一步低成本来制造。另外，由于制造温度很低，所以也可以使用耐热性低的衬底，例如，可以在玻璃衬底等的具有透光性的衬底上制造晶体管。另外，当制造多晶硅时，通过使用催化剂(镍等)，能够进一步提高结晶性来制造电特性良好的晶体管。其结果，可以在衬底上一体地形成栅极驱动电路(扫描线驱动电路)、源极驱动电路(信号线驱动电路)、以及信号处理电路(信号产生电路、灰度校正电路、DA转换电路等)。注意，不必需要使用催化剂。另外，当使用微晶硅时，也可以在衬底上一体地形成栅极驱动电路(扫描线驱动电路)和源极驱动电路的一部分(模拟开关等)。另外，可以使用半导体衬底和SOI衬底等来形成晶体管。在此情况下，可以使用 MOS晶体管、结型晶体管、双极晶体管等作为晶体管。通过使用它们，可以制造特性、尺寸和形状等的不均勻性少且电流供应能力高的晶体管。因此，可以实现电路的低耗电量化、电路的高集成化等。另外，可以使用具有aiO、a-hfeiaiO、SiGe、GaAs、IZO、ITO、SnO等的化合物半导体或氧化物半导体的晶体管；或使上述化合物半导体或氧化物半导体薄膜化了的薄膜晶体管等。借助于它们，可以降低制造温度，例如能够在室温下制造晶体管。其结果，可以在耐热性低的衬底如塑料衬底或薄膜衬底上直接形成晶体管。另外，这些化合物半导体或氧化物半导体除了用于晶体管的沟道部以外，还可以具有其他用途。例如，这些化合物半导体或氧化物半导体可以用作电阻元件、像素电极或具有透光性的电极。而且，由于它们可以与晶体管同时形成，所以可以降低成本。或者，可以使用通过使用喷墨法或印刷法来形成的晶体管等。以该方式，可以在室温下、以低真空度、或在大型衬底上制造。另外，由于可以不使用掩模(中间掩模)来制造， 所以可以容易改变晶体管的布局。而且，由于不必使用抗蚀剂，所以减少工序的数目而可以降低制造成本。另外，由于只在需要的部分形成膜，所以与在整个表面上形成膜之后进行蚀刻的制造方法相比，不白费材料而能够以低成本制造。另外，可以使用具有有机半导体或碳纳米管的晶体管等。由于这种晶体管还可以提供在柔性衬底，从而其冲击耐性优良。不局限于这些，可以使用其他各种各样的晶体管。注意，对于形成有晶体管的衬底的种类没有限定于特定种类，而可以使用各种各样的衬底。作为衬底，例如可以使用单晶衬底、SOI衬底、玻璃衬底、石英衬底、塑料衬底、纸衬底、玻璃纸衬底、石材衬底、木材衬底、布衬底(包括天然纤维(丝、棉、麻)、合成纤维(尼龙、聚氨乙酯、聚脂)或再生纤维(醋酯纤维、铜氨纤维、人造丝、再生聚酯)等)、皮革衬底、 橡皮衬底、不锈钢衬底、具有不锈钢箔的衬底等。另外，也可以在某个衬底上形成晶体管，之后将晶体管转置到其他衬底上来在其他衬底上布置晶体管。作为晶体管被转置的衬底，可以使用单晶衬底、SOI衬底、玻璃衬底、石英衬底、塑料衬底、纸衬底、玻璃纸衬底、石材衬底、 木材衬底、布衬底(包括天然纤维(丝、棉、麻)、合成纤维(尼龙、聚氨乙酯、聚脂)或再生纤维(醋酯纤维、铜氨纤维、人造丝、再生聚酯)等)、皮革衬底、橡皮衬底、不锈钢衬底、具有不锈钢箔的衬底等。可以通过使用这些衬底，可以形成具有更好特性的晶体管，提高耐热性，并且实现轻量化。注意，晶体管的结构可以采用各种各样的形态，而不局限于特定的结构。例如，也可以采用有两个以上的栅电极的多栅极结构。在采用多栅极结构时，由于沟道区串联连接， 所以成为多个晶体管串联连接的结构。借助于多栅极结构，可以降低截止电流且实现晶体管的耐压性的提高，以提高晶体管的可靠性。另外，借助于多栅极结构，当在饱和区工作时， 即使漏-源电压改变，漏-源电流也几乎没有改变，而可以获得倾斜度平整的电压-电流特性。通过利用倾斜度平整的电压-电流特性，可以实现理想的电流源电路、以及具有极高电阻值的主动负载。其结果，可以实现特性好的差动电路或电流镜电路。另外，也可以具有在沟道区的上下布置栅电极的结构。通过采用在沟道区的上下布置有栅电极的结构，有效的沟道区增加，从而可以实现起因于电流量的增加或容易产生耗尽层的S值的降低。另外，若在沟道区的上下布置栅电极，则成为多个晶体管并联连接的结构。另外，也可以采用在沟道区上布置有栅电极的结构或在沟道区下布置有栅电极的结构。或者，也可以是正交错结构或反交错结构。另外，也可以沟道区分成多个区域，或者沟道区并联连接或串联连接。而且，也可以源电极或漏电极重叠于沟道区(或其一部分)。 通过采用像这样源电极或漏电极重叠于沟道区(或其一部分)的结构，可以防止在沟道区的一部分积累电荷而工作不稳定。另外，也可以提供LDD区。通过提供LDD区，可以实现截止电流的降低及晶体管的耐压性的提高以进一步提高晶体管的可靠性。或者，通过提供LDD 区，当在饱和区工作时，即使漏-源电压改变，漏-源电流也几乎没有改变，而可以获得倾斜度平整的电压-电流特性。注意，如上所述，本发明中的晶体管可以使用各种类型的晶体管，并且可以形成在各种各样的衬底上。因此，也可以在相同的衬底上形成有为了实现预定功能所需的所有电路。例如，在玻璃衬底、塑料衬底、单晶衬底或SOI衬底上形成有为了实现预定功能所需的所有电路。通过像这样在相同的衬底上形成为了实现预定功能所需的所有电路，可以减少构件个数来降低成本且减少与电路构件的连接个数来提高可靠性。另一方面，也可以在某个衬底上形成为了实现预定功能所需的电路的一部分，并且在其他衬底上形成为了实现预定功能所需的电路的另一部分。换句话说，不一定要在相同的衬底上形成为了实现预定功能所需的所有电路。例如，在玻璃衬底上形成为了实现预定功能所需的电路的一部分且在单晶衬底上形成为了实现预定功能所需的电路的其他一部分，并且以COG(玻璃覆晶)方式将在单晶衬底上的由晶体管构成的IC芯片连接到玻璃衬底，来在玻璃衬底上布置其IC芯片。或者，也可以以TAB(载带自动键合Tape Automated Bonding)方式或使用印刷衬底将其IC芯片与玻璃衬底连接。像这样，通过在相同的衬底上形成有电路的一部分，可以减少构件个数来降低成本且减少与电路构件的连接个数来提高可靠性。另外，由于在驱动电压高的部分或驱动频率高的部分的电路的耗电量大，所以该部分的电路不形成在与其他的电路相同的衬底上，例如通过使用在单晶衬底上形成的IC芯片，而可以防止耗电量的增加。此外，在本说明书中，一个像素表示一个可控制亮度的成分。作为其一例，一个像素表示一个色彩单元，并且该一个色彩单元呈现亮度。因此，在由R (红)、G (绿)和B (蓝) 的色彩单元构成的彩色显示装置中，图像的最小单位由R的像素、G的像素和B的像素三个像素构成。此外，色彩单元不局限于三种颜色，既可使用三种以上的颜色，又可使用RGB以外的颜色。例如，有RGBW(W是白色)、对RGB加上例如黄色、蓝绿色、紫红色、翡翠绿色、朱红色等一种以上的颜色的色彩单元。此外，也可以加上与RGB中的至少一种颜色类似的颜色。 例如，也可以为R、G、B1、B2。Bl和B2虽然都是蓝色，但是其频率有些不同。同样地，也可以使用R1、R2、G、B或R、G1、G2、B的色彩单元。通过使用这种色彩单元，可以进行更接近于实体的显示。另外，通过使用这种色彩单元，可以减少耗电量。此外，作为其他实例，在使用多个区域来控制一个色彩单元的亮度的情况下，可以将一个色彩单元作为一个像素。作为其一例，可以举出进行区域灰度的情况或具有子像素的情况。在这种情况下，在每一个色彩单元中具有多个控制亮度的区域，并且其整体表现灰度，但是，也可以将一个控制亮度的区域作为一个像素。此时，一个色彩单元由多个像素构成。另外，即使在一个色彩单元中有多个控制亮度的区域，也可以将它汇总并作为一个像素考虑。注意，在此情况下，一个像素由一个色彩单元构成。另外，在使用多个区域控制一个色彩单元的亮度的情况下，有助于显示的区域的大小有时根据像素而不同。另外，也可以通过将稍微不同的信号供应给每一个色彩单元所具有的多个控制亮度的区域，来扩大视角。换句话说，可以通过使在一个色彩单元中的多个区域所具有的像素电极的电位彼此不同，来使施加到液晶分子的电压成为不同， 以提高视角。注意，在本说明书中，半导体装置是指具有包括半导体元件(晶体管或二极管等) 的电路的装置。此外，也可以是通过利用半导体特性而能够工作的所有装置。另外，显示装置不仅包括在衬底上形成有包括负载的多个像素以及用于驱动这些像素的外围驱动电路的显示面板的主体，而且包括安装有柔性印刷电路(FPC)或印刷线路板(PWB)的显示面板。注意，在本发明中，“在某个物体之上形成”或“在......上形成”，即“......之
上”或“......上”不局限于在某个物体上直接接触的情况。它们还包括没有直接接触的
情况，即中间夹有别的物体的情况。因此，例如当“在层A之上(或在层A上)形成有层B” 时，包括在层A之上直接接触地形成有层B的情况；和在层A之上形成有别的层(例如层C
或层D等)，并且在其上形成有层B的情况。此外，“在......的上方”也是同样的，其不局
限于在某个物体上直接接触的情况，还包括中间夹有别的物体的情况。因此，例如当“在层 A的上方形成有层B”时，包括在层A上直接接触地形成有层B的情况；和在层A上形成有
别的层(例如层C或层D等)，并且在其上形成有层B的情况。注意，“在......之下”或
“在......的下方”也同样地包括直接接触的情况和没有接触的情况。借助于本发明，可以抑制由于晶体管的阈值电压的不均勻性而导致的电流值的不均勻性。因此，可以向如发光元件的负载供应所需电流。特别是当使用发光元件作为负载时，可以提供亮度的不均勻性小并且发光期间在一个帧期间中所占的比例高的显示装置。
图1是说明实施方式1所示的像素结构的图； 图2是说明图1所示的像素的工作的时序图； 图3A至3D是说明图1所示的像素的工作的图； 图4是由于沟道长度调制导致的电压-电流特性的示范图； 图5是说明实施方式1所示的像素结构的图； 图6是说明实施方式1所示的像素结构的图； 图7是说明实施方式1所示的显示装置的图； 图8是说明实施方式1所示的显示装置的写入工作的图； 图9A至9F是说明实施方式2所示的像素结构的图； 图IOA和IOB是说明实施方式3所示的像素结构的图； 图11是说明实施方式3所示的像素结构的图； 图12是说明实施方式3所示的像素结构的图； 图13是说明实施方式4所示的像素结构的图； 图14是说明实施方式4所示的像素结构的图15是说明实施方式4所示的像素结构的图；图16是说明实施方式4所示的像素结构的图；图17是实施方式9所示的像素的部分截面图；图18A和18B是说明实施方式9所示的发光元件的图；图19A至19C是说明实施方式9所示的光取出方向的图；图20A和20B是实施方式9所示的像素的部分截面图；图21A和21B是实施方式9所示的像素的部分截面图；图22k和22B是实施方式9所示的像素的部分截面图；图23是实施方式9所示的像素的部分截面图；图M是实施方式9所示的像素的部分截面图；图25A和25B是说明实施方式11所示的显示装置的图；图26A和26B是说明实施方式11所示的显示装置的图；图27A和27B是说明实施方式11所示的显示装置的图；图28是实施方式11所示的像素的部分截面图；图四是说明实施方式5所示的像素结构的图；图30是说明实施方式5所示的像素结构的图；图31是说明实施方式6所示的像素结构的图；图32是说明图31所示的像素的工作的时序图；图33A至33H是说明能够应用本发明的电子设备的图；图34是示出了移动电话机的结构例子的图；图35是示出了 EL模块的实例的图；图36是示出了 EL电视接收机的主要结构的框图；图37是说明实施方式6所示的像素结构的图；图38是说明实施方式7所示的像素结构的图；图39是说明组合了数据灰度方式和时间灰度方式的驱动方式的图；图40是说明实施方式7所示的像素结构的图；图41是说明实施方式7所示的像素结构的图；图42是说明实施方式7所示的像素结构的图；图43是说明实施方式1所示的像素结构的图；图44是说明图6所示的像素的布局的俯视图；图45是说明图6所示的像素的布局的俯视图；图46是说明实施方式8所示的像素结构的图；图47是说明图46所示的像素的工作的时序图；图48A至48D是说明图46所示的像素的工作的图；图49是说明实施方式8所示的像素结构的图；图50是说明实施方式8所示的像素结构的图；图51A至51C是说明实施方式10所示的发光元件的图；图52A至52C是说明实施方式10所示的发光元件的图；图53A至53D是说明实施方式1所示的像素的工作的图M是说明实施方式1所示的像素结构的图；图55是说明实施方式1所示的像素结构的图；图56是说明根据本发明的显示装置的应用例子的图；图57是说明根据本发明的显示装置的应用例子的图；图58是说明根据本发明的显示装置的应用例子的图；图59是说明根据本发明的显示装置的应用例子的图；图60A和60B是说明根据本发明的显示装置的应用例子的图；图61A和61B是说明根据本发明的显示装置的应用例子的图；图62是说明现有技术的像素结构的图；图63是说明现有技术的像素结构的图；图64是使现有技术所示的像素工作的时序图；图65是说明当使用现有技术时的一个帧期间中的发光期间的比例的图。
具体实施例方式下面，将说明本发明的实施方式。但是，本发明可以通过多种不同的方式来实施， 所属技术领域的普通人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本发明的宗旨及其范围下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在实施方式所记载的内容中。注意，在以下说明的本发明的结构中使用相同的附图标记来表示不同附图中的相同部分。实施方式1将参照图1说明本发明的像素的基本结构。图1中所示的像素具有晶体管110、 第一开关111、第二开关112、第三开关113、第四开关114、第一电容元件115、第二电容元件116和发光元件117。注意，像素连接到信号线118、第一扫描线119、第二扫描线120、第三扫描线121、电源线122、以及电位供应线123。在本实施方式中，晶体管110是N沟道型晶体管，并且当其栅-源电压(Vgs)超过阈值电压(Vth)时处于导通状态。另外，发光元件117的像素电极用作阳极且其相对电极IM用作阴极。注意，将晶体管的栅-源电压示为Vgsj^I -源电压示为Vds、将阈值电压示为Vth、将累积在第一电容元件115及第二电容元件116中的电压分别示为Vcl及Vc2，并且将电源线122、电位供应线123、以及信号线 118也分别称为第一布线、第二布线、以及第三布线。此外，也可以将第一扫描线119、第二扫描线120、以及第三扫描线121分别称为第四布线、第五布线、以及第六布线。晶体管110的第一电极(源电极及漏电极的一方)连接到发光元件117的像素电极，其第二电极(源电极及漏电极的另一方)通过第二开关112连接到电源线122，并且其栅电极通过第三开关113及第二开关112与电源线122连接。注意，第三开关113连接在晶体管110的栅电极和第二开关112之间。另外，若以晶体管110的栅电极和第三开关113的连接点作为节点130，节点130 通过第一电容元件115及第一开关111与信号线118连接。换句话说，第一电容元件115 的第一电极通过第一开关111连接到信号线118，并且其第二电极连接到晶体管110的栅电极。另外，第一电容元件115的第一电极也通过第四开关114与电位供应线123连接。节点130也通过第二电容元件116与晶体管110的第一电极连接。换句话说，第二电容元件116的第一电极连接到晶体管110的栅电极，并且其第二电极连接到晶体管110的第一电极。这些电容元件可以通过由布线、半导体层或电极夹绝缘膜来形成，或者根据情况，也可以如图阳所示那样使用晶体管110的栅极电容而省略第二电容元件116。将这些保持电压的单元称为保持电容。此外，将节点130与连接有第一电容元件115的第二电极和第二电容元件116的第一电极的布线的连接点作为节点131，将晶体管110的第一电极与连接有第二电容元件116的第二电极和发光元件117的像素电极的布线的连接点作为节点132，以及将晶体管110的第二电极与连接有第二开关112和第三开关113的布线的连接点作为节点 133。另外，通过向第一扫描线119、第二扫描线120和第三扫描线121输入信号来分别控制第一开关111、第二开关112、第三开关113、以及第四开关114的接通和关断。向信号线118输入相当于视频信号的根据像素灰度的信号，即对应于亮度数据的电位。接着，将参照图2的时序图及图3A至3D说明图1所示的像素的工作。注意，在图 2中将相当于显示一个画面图像的期间的一个帧期间分成初始化期间、阈值电压写入期间、 数据写入期间及发光期间。另外，将初始化期间、阈值电压写入期间和数据写入期间统称为寻址期间。对一个帧期间的长度没有特别限制，但是优选为1/60秒以下，以图像观察者不感觉到闪烁(flicker)。注意，向发光元件117的相对电极IM输入Vl的电位(VI 任意数)。另外，若将为了发光元件117发光而至少需要的电位差设定为V^向电源线122输入Vl+Va+Vth+α (α 任意的正数)的电位。换句话说，电源线122的电位是Vl+Vm+Vth+α以上即可。电位供应线123的电位没有特别的限定，但优选在输入到形成有像素的面板中的电位范围内。这样做，就不需要另行制造电源。注意，在这里，将电位供应线123的电位设定为V2。首先，在图2的期间(A)及图3A所示的初始化期间中使第一开关111关断，并且使第二开关112、第三开关113、以及第四开关114接通。此时，晶体管110处于导通状态， 在第一电容元件115中保持￥1+￥%+￥让+0-￥2，在第二电容元件116中保持￥让+0。注意， 在初始化期间中，在第一电容元件115中保持预定电压，并且在第二电容元件116中保持至少高于Vth的电压即可。在图2的期间(B)及图:3B所示的阈值电压写入期间中，使第二开关112关断。因此，晶体管110的第一电极，即源电极的电位逐渐上升，当晶体管110的栅-源电压Vgs达到阈值电压(Vth)时，晶体管110处于非导通状态。因此，保持在第二电容元件116中的电压Vc2大约是Vth。在后续的图2的期间(C)及图3C所示的数据写入期间中，在使第三开关113及第四开关114关断之后，使第一开关111接通，并且从信号线118输入对应于亮度数据的电位 (V2+Vdata)。此时，当将第一电容元件115、第二电容元件116、以及发光元件117的静电容量分别设定为C1、C2、以及C3时，C3 >> Cl、C2，从而可以将保持在第二电容元件116中的电压Vc2表示为公式1。[公式1]
权利要求
1.一种半导体装置，包括 第一晶体管；第二晶体管； 第三晶体管； 第一电容器； 第二电容器； 整流器；以及发光元件，其中所述第一晶体管的源极和漏极中的一个电连接到所述发光元件，其中所述第一晶体管的源极和漏极中的所述一个电连接到所述第一电容器的第一电极，其中所述第一晶体管的栅极电连接到所述第一电容器的第二电极， 其中所述第一晶体管的栅极电连接到所述第二晶体管的源极和漏极中的一个， 其中所述第一晶体管的源极和漏极中的另一个电连接到所述第二晶体管的源极和漏极中的另一个，其中所述第一晶体管的栅极电连接到所述第二电容器的第一电极， 其中所述第二电容器的第二电极电连接到所述第三晶体管的源极和漏极中的一个， 其中所述第二电容器的第二电极电连接到所述整流器的第一端子， 其中所述第三晶体管的源极和漏极中的另一个电连接到第一线路，以及其中所述整流器的第二端子电连接到第二线路。
2.根据权利要求1所述的半导体装置，还包括第四晶体管，其中所述第四晶体管的源极和漏极中的一个电连接到所述第一晶体管的源极和漏极中的另一个，以及其中所述第四晶体管的源极和漏极中的另一个电连接到第三线路。
3.一种半导体装置，包括 第一晶体管；第二晶体管； 第三晶体管； 第四晶体管； 第一电容器； 第二电容器；以及发光元件，其中所述第一晶体管的源极和漏极中的一个电连接到所述发光元件，其中所述第一晶体管的源极和漏极中的所述一个电连接到所述第一电容器的第一电极，其中所述第一晶体管的栅极电连接到所述第一电容器的第二电极， 其中所述第一晶体管的栅极电连接到所述第二晶体管的源极和漏极中的一个， 其中所述第一晶体管的源极和漏极中的另一个电连接到所述第二晶体管的源极和漏极中的另一个，其中所述第一晶体管的栅极电连接到所述第二电容器的第一电极， 其中所述第二电容器的第二电极电连接到所述第三晶体管的源极和漏极中的一个， 其中所述第二电容器的第二电极电连接到所述第四晶体管的源极和漏极中的一个， 其中所述第三晶体管的源极和漏极中的另一个电连接到第一线路， 其中所述第一晶体管的源极和漏极中的另一个电连接到第二线路，以及其中所述第四晶体管的源极和漏极中的另一个电连接到所述第二线路。
4.根据权利要求3所述的半导体装置，还包括第五晶体管，其中所述第一晶体管的源极和漏极中的另一个经由所述第五晶体管而电连接到所述第二线路，其中所述第五晶体管的源极和漏极中的一个电连接到所述第一晶体管的源极和漏极中的另一个，以及其中所述第五晶体管的源极和漏极中的另一个电连接到所述第二线路。
5.一种半导体装置，包括 第一晶体管；第二晶体管； 第三晶体管； 第四晶体管； 第一电容器； 第二电容器；以及发光元件，其中所述第一晶体管的源极和漏极中的一个电连接到所述发光元件，其中所述第一晶体管的源极和漏极中的所述一个电连接到所述第一电容器的第一电极，其中所述第一晶体管的栅极电连接到所述第一电容器的第二电极， 其中所述第一晶体管的栅极电连接到所述第二晶体管的源极和漏极中的一个， 其中所述第一晶体管的源极和漏极中的另一个电连接到所述第二晶体管的源极和漏极中的另一个，其中所述第一晶体管的栅极电连接到所述第二电容器的第一电极， 其中所述第二电容器的第二电极电连接到所述第三晶体管的源极和漏极中的一个， 其中所述第二电容器的第二电极电连接到所述第四晶体管的源极和漏极中的一个， 其中所述第三晶体管的源极和漏极中的另一个电连接到第一线路，以及其中所述第四晶体管的源极和漏极中的另一个电连接到所述第二电容器的第一电极。
6.根据权利要求5所述的半导体装置，还包括第五晶体管，其中所述第五晶体管的源极和漏极中的一个电连接到所述第一晶体管的源极和漏极中的另一个，以及其中所述第五晶体管的源极和漏极中的另一个电连接到第二线路。
7.一种半导体装置，包括第一晶体管； 第二晶体管；第三晶体管； 第四晶体管； 第一电容器； 第二电容器；以及发光元件，其中所述第一晶体管的源极和漏极中的一个电连接到所述发光元件的第一电极， 其中所述第一晶体管的源极和漏极中的所述一个电连接到所述第一电容器的第一电极，其中所述第一晶体管的栅极电连接到所述第一电容器的第二电极， 其中所述第一晶体管的栅极电连接到所述第二晶体管的源极和漏极中的一个， 其中所述第一晶体管的源极和漏极中的另一个电连接到所述第二晶体管的源极和漏极中的另一个，其中所述第一晶体管的栅极电连接到所述第二电容器的第一电极， 其中所述第二电容器的第二电极电连接到所述第三晶体管的源极和漏极中的一个， 其中所述第二电容器的第二电极电连接到所述第四晶体管的源极和漏极中的一个， 其中所述第三晶体管的源极和漏极中的另一个电连接到第一线路，以及其中所述第四晶体管的源极和漏极中的另一个电连接到所述发光元件的第二电极。
8.根据权利要求7所述的半导体装置，还包括第五晶体管，其中所述第五晶体管的源极和漏极的一个电连接到所述第一晶体管的源极和漏极的另一个，以及其中所述第五晶体管的源极和漏极的另一个电连接到第二线路。
9.一种半导体装置，包括 第一晶体管；第二晶体管； 第三晶体管； 第四晶体管； 第一电容器； 第二电容器；以及发光元件，其中所述第一晶体管的源极和漏极中的一个电连接到所述发光元件，其中所述第一晶体管的源极和漏极中的所述一个电连接到所述第一电容器的第一电极，其中所述第一晶体管的栅极电连接到所述第一电容器的第二电极， 其中所述第一晶体管的栅极电连接到所述第二晶体管的源极和漏极中的一个， 其中所述第一晶体管的源极和漏极中的另一个电连接到所述第二晶体管的源极和漏极中的另一个，其中所述第一晶体管的栅极电连接到所述第二电容器的第一电极，其中所述第二电容器的第二电极电连接到所述第三晶体管的源极和漏极中的一个，其中所述第二电容器的第二电极电连接到所述第四晶体管的源极和漏极中的一个，其中所述第三晶体管的源极和漏极中的另一个电连接到第一线路， 其中所述第三晶体管的栅极电连接到第三线路，以及其中所述第四晶体管的源极和漏极中的另一个电连接到所述第三线路。
10.根据权利要求9所述的半导体装置，还包括第五晶体管，其中所述第五晶体管的源极和漏极中的一个电连接到所述第一晶体管的源极和漏极的另一个，以及其中所述第五晶体管的源极和漏极中的另一个电连接到第二线路。
11. 一种半导体装置，包括第一晶体管第二晶体管第三晶体管第四晶体管第五晶体管第一电容器第二电容器以及发光元件，其中所述第五晶体管的源极和漏极中的一个电连接到所述发光元件，其中所述第五晶体管的源极和漏极中的所述一个电连接到所述第一电容器的第一电极，其中所述第一晶体管的源极和漏极中的一个电连接到所述第五晶体管的源极和漏极中的另一个，其中所述第一晶体管的栅极电连接到所述第一电容器的第二电极， 其中所述第一晶体管的栅极电连接到所述第二晶体管的源极和漏极中的一个， 其中所述第一晶体管的源极和漏极中的另一个电连接到所述第二晶体管的源极和漏极中的另一个，其中所述第一晶体管的栅极电连接到所述第二电容器的第一电极， 其中所述第二电容器的第二电极电连接到所述第三晶体管的源极和漏极中的一个， 其中所述第二电容器的第二电极电连接到所述第四晶体管的源极和漏极中的一个， 其中所述第三晶体管的源极和漏极中的另一个电连接到第一线路，以及其中所述第四晶体管的源极和漏极中的另一个电连接到第二线路。
12.根据权利要求11所述的半导体装置，还包括第六晶体管，其中所述第六晶体管的源极和漏极中的一个电连接到所述第一晶体管的源极和漏极的另一个，以及其中所述第六晶体管的源极和漏极中的另一个电连接到第三线路。
13.根据权利要求11所述的半导体装置，其中所述第一晶体管的栅极电连接到所述第五晶体管的栅极。
14.一种半导体装置，包括第一晶体管； 第二晶体管；第三晶体管； 第四晶体管； 第五晶体管； 第一电容器； 第二电容器；以及发光元件，其中所述第一晶体管的源极和漏极中的一个电连接到所述发光元件， 其中所述第五晶体管的源极和漏极中的一个电连接到所述发光元件， 其中所述第一晶体管的源极和漏极中的所述一个电连接到所述第一电容器的第一电极，其中所述第一晶体管的栅极电连接到所述第五晶体管的栅极， 其中所述第一晶体管的栅极电连接到所述第一电容器的第二电极， 其中所述第一晶体管的栅极电连接到所述第二晶体管的源极和漏极中的一个， 其中所述第一晶体管的源极和漏极中的另一个电连接到所述第二晶体管的源极和漏极中的另一个，其中所述第五晶体管的源极和漏极中的另一个电连接到所述第二晶体管的源极和漏极中的另一个，其中所述第一晶体管的栅极电连接到所述第二电容器的第一电极， 其中所述第二电容器的第二电极电连接所述第三晶体管的源极和漏极中的一个其中所述第二电容器的第二电极电连接到所述第四晶体管的源极和漏极中的一个， 其中所述第三晶体管的源极和漏极中的另一个电连接到第一线路，以及其中所述第四晶体管的源极和漏极中的另一个电连接到第二线路。
15.根据权利要求14所述的半导体装置，还包括第六晶体管，其中所述第六晶体管的源极和漏极中的一个电连接到所述第一晶体管的源极和漏极的另一个，以及其中所述第六晶体管的源极和漏极中的另一个电连接到第三线路。
16.根据权利要求14所述的半导体装置，还包括第七晶体管和第八晶体管，其中所述第一晶体管的源极和漏极中的所述一个经由所述第七晶体管电连接到所述发光元件，其中所述第五晶体管的源极和漏极中的所述一个经由所述第八晶体管电连接到所述发光元件，其中所述第七晶体管的源极和漏极中的一个电连接到所述发光元件， 其中所述第八晶体管的源极和漏极中的一个电连接到所述发光元件， 其中所述第七晶体管的源极和漏极中的另一个电连接到所述第一晶体管的源极和漏极中的所述一个，以及其中所述第八晶体管的源极和漏极中的另一个电连接到所述第五晶体管的源极和漏极中的所述一个。
17.根据权利要求14所述的半导体装置，还包括第七晶体管和第八晶体管，其中所述第一晶体管的源极和漏极中的另一个经由所述第七晶体管电连接到所述第二晶体管的源极和漏极中的另一个，其中所述第五晶体管的源极和漏极中的另一个经由所述第八晶体管电连接到所述第二晶体管的源极和漏极中的另一个，其中所述第七晶体管的源极和漏极中的一个电连接到所述第一晶体管的源极和漏极中的另一个，其中所述第八晶体管的源极和漏极中的一个电连接到所述第五晶体管的源极和漏极中的另一个，其中所述第七晶体管的源极和漏极中的另一个电连接到所述第二晶体管的源极和漏极中的另一个，以及其中所述第八晶体管的源极和漏极中的另一个电连接到所述第二晶体管的源极和漏极中的另一个。
18. 一种半导体装置，包括第一晶体管第二晶体管第三晶体管第四晶体管第五晶体管第一电容器第二电容器以及发光元件，其中所述第一晶体管的源极和漏极中的一个电连接到所述发光元件，其中所述第一晶体管的源极和漏极中的所述一个电连接到所述第一晶体管的第一电极，其中所述第一晶体管的栅极电连接到所述第一电容器的第二电极， 其中所述第一晶体管的栅极电连接到所述第二晶体管的源极和漏极中的一个， 其中所述第一晶体管的源极和漏极中的另一个电连接到所述第二晶体管的源极和漏极中的另一个，其中所述第一晶体管的栅极电连接到所述第二电容器的第一电极，其中所述第二电容器的第二电极电连接到所述第三晶体管的源极和漏极中的一个，其中所述第二电容器的第二电极电连接到所述第四晶体管的源极和漏极中的一个，其中所述第三晶体管的源极和漏极中的另一个电连接到第一线路，其中所述第四晶体管的源极和漏极中的另一个电连接到第二线路，其中所述第五晶体管的源极和漏极中的一个电连接到所述第一电容器的第一电极，以及其中所述第五晶体管的源极和漏极中的另一个电连接到所述第一电容器的第二电极。
19.根据权利要求18所述的半导体装置，还包括第六晶体管， 其中所述第六晶体管的源极和漏极中的一个电连接到所述第一晶体管的源极和漏极的另一个，以及其中所述第六晶体管的源极和漏极中的另一个电连接到第三线路。
20. 一种半导体装置，包括第一晶体管第二晶体管第三晶体管第四晶体管第五晶体管第一电容器第二电容器以及发光元件，其中所述第五晶体管的源极和漏极中的一个电连接到所述发光元件， 其中所述第五晶体管的源极和漏极中的另一个电连接到所述第一晶体管的源极和漏极中的一个，其中所述第一晶体管的源极和漏极中的所述一个电连接到所述第一电容器的第一电极，其中所述第一晶体管的栅极电连接到所述第一电容器的第二电极， 其中所述第一晶体管的栅极电连接到所述第二晶体管的源极和漏极中的一个， 其中所述第一晶体管的源极和漏极中的另一个电连接到所述第二晶体管的源极和漏极中的另一个，其中所述第一晶体管的栅极电连接到所述第二电容器的第一电极，其中所述第二电容器的第二电极电连接到所述第三晶体管的源极和漏极中的一个，其中所述第二电容器的第二电极电连接到所述第四晶体管的源极和漏极中的一个，其中所述第三晶体管的源极和漏极中的另一个电连接到第一线路，其中所述第四晶体管的源极和漏极中的另一个电连接到第二线路，其中所述第五晶体管的源极和漏极中的一个电连接到所述第一电容器的第一电极，以及其中所述第五晶体管的源极和漏极中的另一个电连接到所述第一电容器的第二电极。
21.根据权利要求20所述的半导体装置，还包括第六晶体管，其中所述第六晶体管的源极和漏极中的一个电连接到所述第一晶体管的源极和漏极的另一个，以及其中所述第六晶体管的源极和漏极中的另一个电连接到第三线路。
22.—种半导体装置，包括 第一晶体管；第二晶体管； 第三晶体管； 第四晶体管； 第一电容器； 第二电容器； 整流器；以及发光元件，其中所述第一晶体管的源极和漏极中的一个电连接到所述发光元件，其中所述第一晶体管的源极和漏极中的所述一个电连接到所述第一电容器的第一电极，其中所述第一晶体管的栅极电连接到所述第一电容器的第二电极， 其中所述第一晶体管的栅极电连接到所述第二晶体管的源极和漏极中的一个， 其中所述第一晶体管的源极和漏极中的另一个电连接到所述第二晶体管的源极和漏极中的另一个，其中所述第一晶体管的栅极电连接到所述第二电容器的第一电极，其中所述第二电容器的第二电极电连接到所述第三晶体管的源极和漏极中的一个，其中所述第二电容器的第二电极电连接到所述第四晶体管的源极和漏极中的一个，其中所述第三晶体管的源极和漏极中的另一个电连接到第一线路，其中所述第四晶体管的源极和漏极中的另一个电连接到第二线路，其中所述整流器的第一端子电连接到所述第一晶体管的栅极，以及其中所述整流器的第二端子电连接到第三线路。
23.根据权利要求22所述的半导体装置，还包括第五晶体管，其中所述第五晶体管的源极和漏极中的一个电连接到所述第一晶体管的源极和漏极的另一个，以及其中所述第五晶体管的源极和漏极中的另一个电连接到第四线路。
24.根据权利要求1、3、5、7、9、11、14、18、20和22的任一项所述的半导体装置， 其中所述第一晶体管包括包含氧化物半导体的沟道形成区。
25.一种电子装置，包括显示部和扬声器部，所述显示部包括根据权利要求1、3、5、7、 9、11、14、18、20和22的任一项所述的半导体装置。
全文摘要
本发明的显示装置的技术方案之一包括抑制供应给负载的电流值的晶体管、第一保持电容、第二保持电容、以及包括第一开关至第四开关的像素，其中在所述第二保持电容中保持所述晶体管的阈值电压，然后将对应于视频信号的电位输入到所述像素中。像这样，通过在所述第二保持电容中保持所述阈值电压加对应于所述视频信号的电位中的与所述第一保持电容容量分割的电位的电压，来抑制由于晶体管的阈值电压的不均匀性而导致的电流值的不均匀性。因此，可以将所希望的电流供应给发光元件等的负载。另外，可以提供从由视频信号制定的亮度的偏差少的显示装置。
文档编号G09G3/20GK102592534SQ20111046302
公开日2012年7月18日 申请日期2007年10月26日 优先权日2006年10月26日
发明者山田智子, 木村肇 申请人:株式会社半导体能源研究所
最新回复(0)