用于改进的frc技术的显示设备和控制驱动器的制作方法
专利名称：用于改进的frc技术的显示设备和控制驱动器的制作方法
技术领域：
本发明涉及显示设备和控制驱动器，更具体地说，涉及用于通过使用RFC(帧速率控制)技术来显示图像的显示设备和控制驱动器。
背景技术：
近年来，由于在蜂窝电话和其他便携式设备内整合的显示设备中的增强分辩率和增加色深度的需求，集成在LCD控制驱动器内的显示存储器和DA转换器电路的电路尺寸倾向于增加。尽管控制驱动器LC，特别是用在蜂窝电话或其他便携式设备中的控制驱动器LC，被期望具有减少的功耗和电路尺寸，然而显示存储器和DA转换器的电路尺寸的增加不期望地导致控制驱动器的功耗和电路尺寸的增加。
另外，最近对显示设备的要求包括出色的图像质量。因此，期望的是降低显示设备中的图像闪烁，特别是在LCD(液晶显示器)设备中。
日本公开专利申请No.2003-162272(在下文中，称为’272申请)公开了一种提供如下图像处理的图像处理器，该图像处理以降低的存储器容量，来实现与通用的图像光栅技术一样高的图像质量。所公开的图像处理器还减小了在传输光栅图像数据时的所需传输容量，同时抑制图像质量恶化。详细来讲，该图像处理器生成位平面减少的图像，其中其位平面的数量被减小到小于原始光栅图像的位平面数量。此后，图像处理器生成位平面增加的图像，其中，其位平面的数量大于位平面减少图像的数量，并小于原始光栅图像的位平面数量。’272申请还公开了通过使用FRC技术，降低显示存储器和DA转换器的电路尺寸的技术。
图8表示在’272申请中作为第六实施例公开的图像处理器。由数字100表示的该图像处理器包括前图像处理级104、存储器102、FRC后图像处理级109以及图像显示单元103A。FRC后图像处理级109由阈值生成器111B、二位计数器119、进位生成器120和选择器113组成。前图像处理级104从计算机接收光栅图像101，该光栅图像101表示每一像素的灰度级，每一像素具有用于红(R)、绿(G)和蓝(B)的每一个的六位，该前图像处理级104还对所接收的光栅图像数据101执行减色处理以便生成表示具有用于红(R)、绿(G)和蓝(B)的每一个的四位的每一像素的灰度级。存储器102在其中存储从前图像处理级104接收的光栅图像数据。阈值生成器111B基于目标像素的XY坐标，生成阈值。二位计数器119输出计数器输出值。每当垂直同步信号Vsync被激活时，计数器输出值被循环地更新。详细来讲，响应于垂直同步信号Vsync，计数器输出值被顺序地设置至“00”、“11”、“01”和“10”，然后复位至“00”。此后重复该相同步骤。进位生成器120响应于从二位计数器119接收的计数器输出值，生成进位。详细地，当计数器输出值小于从阈值生成器111B接收的阈值时，进位生成器120将进位设置成“1”；否则，进位生成器120将进位设置成“0”。如此所述，以四帧为一周期，在其间基于阈值生成进位。选择器113对从进位生成器120接收的进位作出响应，以便有选择地将从通过将1添加到存储器102的输出值而获得的值、以及存储器102的输出值中选择出的值输出到图像显示单元103A。图像显示单元103A响应于来自选择器113的输出，显示具有用于每一颜色的四位的色深度的光栅图像数据101的图像。
当阈值生成器111B输出如图9所示的阈值时，进位生成器120设置如图10所示的进位。当进位生成器120的输出为“1”时，RFC后图像处理级109选择通过将1添加到存储器102的输出值而获得的值。在灰度级“0”表示最暗亮度的显示设备的情况下，随着进位被设置成值“1”的频率的增加，整个图像的亮度增加；换句话说，亮度是随着进位生成器120将进位设置成值“1”的概率的增加而增加的。因此，用于Vsync计数器值“3”的整个图像的亮度高于用于Vsync计数器值“0”的整个图像的亮度，这是因为对于Vsync计数器值“0”，进位被设置成“1”的概率是0/16，而对于Vsync计数器值“3”，进位被设置成“1”的概率是12/16，如图10所示。在操作中，进位被循环地更新，而这不期望地导致显示图像的闪烁。
另外，所公开的图像处理器不适合于显示黑白图像。当执行电子邮件应用或其他应用时，显示设备通常显示黑白图像。即使当目标像素的图像数据均是0或均是1时，所公开的图像处理器仍执行FRC处理。这在显示黑白图像时不期望地导致闪烁，结果导致在黑背景中显示白点，或在白背景中显示黑点。
发明内容
在本发明的一个方面中，显示设备具有提供多个像素的显示面板，以及响应于输入的图像数据，驱动显示面板的控制驱动器。控制驱动器包括前图像处理级，用于通过使用抖动矩阵，在输入图像数据上执行减色处理以便生成减色的图像数据；存储器，用于存储减色的图像数据；后图像处理级，用于在从存储器接收的减色图像数据上执行修正处理以便生成输出图像数据；以及驱动电路，响应于输出图像数据，驱动显示面板。后图像处理级具有计数器，生成计数器值，以便每一帧周期更新计数器值；二进制LUT，响应于计数器值和从多个像素选择的目标像素的坐标，输出LUT输出值；以及选择器部。响应于LUT输出值，由减色图像数据生成输出图像数据。输出图像数据的位宽度与减色图像数据相同。当LUT输出值为第一值时，输出图像数据的值与减色图像数据的相应值相同，而当LUT输出值为不同于第一值的第二值时，由减色图像数据的相应值修正输出图像数据的值。
从下述结合附图的某些优选实施例的描述，本发明的上述和其他目的、优点和特征将更显而易见，其中 图1是表示本发明的第一实施例中的显示设备的结构的框图； 图2表示用在减色处理中的抖动矩阵的示例性内容； 图3是表示集成在图1所示的显示设备中的后图像处理级的结构的框图； 图4表示用在图3所示的后图像处理级中的二进制LUT的示例性内容； 图5表示在本发明的第二实施例中，后图像处理级的结构的框图； 图6表示用在第三实施例中的减色处理的抖动矩阵的示例性内容； 图7是第三实施例中的二进制LUT的示例性内容； 图8表示传统的图像处理器的结构的框图； 图9是表示由集成在图8中所示的图像处理器内的阈值生成器生成的阈值的表；以及 图10是表示由集成在图8中所示的传统的图像处理器内的进位生成器生成的进位的值的表。
具体实施例方式 现在，将参考所示的实施例来描述本发明。本领域的技术人员将意识到使用本发明的教导，能实现许多替代的实施例，以及本发明不限于为说明目的而示例的实施例。
(第一实施例) 在本发明的第一实施例中，如图1所示，显示设备1具有显示面板2和控制驱动器3。在该实施例中，显示面板2为液晶面板，在其上包括按行和列排列的多个像素，以及多个栅极线和多个数据线。在控制驱动器3的操作中，用一对X和Y坐标标识每一像素。每一像素与栅极线的相应一个连接，以及还与数据线的相应一个连接。控制驱动器3驱动显示面板2，以便响应于从外部提供的输入图像数据20，来显示期望图像。
控制驱动器3包括指令处理电路5、前图像处理级6、存储器7、后图像处理级8、灰度级电压生成器11、数据线驱动器电路12和栅极线驱动器电路14。
指令处理电路5将输入图像数据20传送到前图像处理级6，以及还响应于从外部提供给控制驱动器3的控制信号，控制该控制驱动器3的操作。详细地，指令处理电路5响应于控制信号21，生成坐标数据23、定时控制信号24、灰度级设定信号25、定时控制信号26和定时控制信号27。
输入图像数据20对应于将在显示面板2上显示的图像，表示显示面板2上的各个像素的灰度级。在该实施例中，输入图像数据20的位宽度为8，输入图像数据20由一系列8位数据组成，么个8位数据分别表示相应像素的灰度级。
控制信号21用来将设定值提供给灰度级电压生成器11，表示将由灰度级电压生成器11生成的灰度级电压的期望电压电平。控制信号21还用来实现数据线驱动电路12和栅极线驱动电路14的定时控制，表示数据线驱动电路12和栅极线驱动电路14的操作定时。
坐标数据23用来识别目标像素，表示目标像素的X和Y坐标。与后图像处理级8的处理和数据驱动器电路12的驱动操作同步地，坐标数据23循环地改变。
定时控制信号24表示用于启动显示在显示面板2上显示的每一帧图像的定时。在一个实施例中，与垂直同步信号Vsync同步地生成定时控制信号24。
灰度级电平设置信号25响应于控制信号21，来表示与所容许的灰度级电平对应的灰度级电压的期望电压电平。
定时控制信号27表示扫描显示面板2的栅极线的定时，允许栅极线驱动电路14以适当的定时来驱动栅极线。定时控制信号26表示数据线驱动电路12驱动显示面板2的数据线的定时。
图像处理前级6对输入图像数据20执行2位减色处理，以便生成减色图像数据28。在该实施例中，所生成的减色图像数据28的位宽度为；减色图像数据28由6位数据组成，该6位数据分别表示相应像素的灰度级电平。图像处理前级6通过使用其中存储的抖动矩阵，来执行减色处理。稍后将描述本实施例中的减色处理的细节。
存储器7在其中临时存储从图像处理前级6接收的减色图像数据28，并与驱动数据线的定性同步地，将所接收的减色图像数据28传送到图像处理后级8。
优选的是，存储器7的容量等于减色图像数据28的位宽度与置于显示面板2上的像素的数量的乘积。由此确定的容量足以存储用于一帧图像的减色图像数据28。
后图像处理级8在减色图像数据28上执行修正处理，以便响应于坐标数据23和定时控制信号24，生成输出图像数据29。由后图像处理级8作出的修正处理目的是降低显示图像内的粒度不均匀性和假色，同时降低闪烁，从而提高图像质量。在本实施例中，所生成的输出图像数据29的位宽度为6，输出图像数据29由一系列的6位数据组成，每一个该6位数据表示相应像素的灰度级电平。应注意的是，所生成的输出图像数据29的位宽度等于减色图像数据28。由用于特定像素的输出图像数据29所表示的灰度级电平与由用于特定像素的减色图像数据所表示的灰度级电平相同，或与通过将1添加到由用于特定像素的减色图像数据28表示的灰度级电平而获得的灰度级电平相同。稍后描述由后图像处理级8的修正处理的细节。
与定时控制信号27同步地，栅极线驱动电路14将栅极线驱动信号33顺序地输出到显示面板2的各个栅极线上，由此顺序地激活栅极线。
数据线驱动电路12响应于定时控制26和输出图像数据29，将驱动电压输出到显示面板2的各个数据线上。驱动电压32的电压电平分别与由灰度级电压生成器11生成的灰度级电压31中的被选中的一个相同。即，在由定时控制信号26表示的定时处，数据线驱动电路12将与由输出图像数据29表示的灰度级电平对应的驱动电压32施加到相关的像素。
数据线驱动电路12适于帧反转驱动。在每一帧周期，施加到每一像素的驱动电压32的极性被反转。对于特定像素，例如，在偶数帧周期中，驱动电压32的极性为正，而在奇数帧周期中为负。
数据线驱动电路12和栅极线驱动电路14的上述操作允许显示面板12显示期望的图像。各个像素的亮度是由驱动电压32确定的，每一个都具有从那些灰度级电压31中选出的灰度级电平。
在下文中，将参考图2和3，描述前和后图像处理级6和8的细节。
图2表示用在前图像处理级6内的减色处理中的抖动矩阵的示例性内容。由图2中的数字51表示的抖动矩阵描述了目标像素的X和Y坐标与在减色处理中使用的阈值之间的关联性。在抖动矩阵51中描述的阈值是从0、1、2和3中选择的。在图2中，符号“X”后的值表示X坐标的后二位。更具体地说，“X0”表示这样一种X坐标，当该X坐标除以4时，余数为0；并且“X1”表示这样一种X坐标，当该X坐标除以4时，余数为1。相应地，“X2”表示这样一种X坐标，当该X坐标除以4时，余数为2；而“X3”表示这样一种X坐标，当像素的该X坐标除以4时，余数为3。
这同样适用于Y坐标。“Y0”表示这样一种Y坐标，当该Y坐标除以4时，余数为0；而“Y1”表示这样一种Y坐标，当该Y坐标除以4时，余数为1。相应地，“Y2”表示这样一种Y坐标，当该Y坐标除以4时，余数为2。“Y3”表示这样一种Y坐标，当像素的该Y坐标除以4时，余数为3 应注意的是，“0”、“1”、“2”和“3”的各个容许的阈值出现在抖动矩阵51中的频率相同，四个“0”、四个“1”、四个“2”和四个“3”出现在抖动矩阵51中。此外，抖动矩阵51被设计成与每一X坐标相关的阈值由一个“0”、一个“1”、一个“2”和一个“3”组成。相应地，抖动矩阵51被设计成与每一Y坐标相关的阈值由一个“0”、一个“1”、一个“2”和一个“3”组成。
前图像处理级6通过使用上文定义的抖动矩阵51，执行公知的减色处理。在一个实施例中，由下述等式表示前图像处理级6执行的减色处理 Dred＝(Din-Dth+2)＞＞2， 其中，Dred为用于目标像素的减色图像数据28的值，Din为用于目标像素的输入图像数据20的值，以及Dth为基于目标像素的X和Y坐标，从抖动矩阵5 1中选择的阈值。符号“＞＞2”表示丢弃最低二位的处理。
图3表示第一实施例中的后图像处理级8的示例性结构。在本实施例中，后图像处理级8具有计数器41、二进制LUT42、+1加法器44、选择器45和溢出处理单元53。
计数器41对定时控制信号24的激活进行计数，以便生成Vsync计数器值46。Vsync计数器值46被容许为0、1、2和3的任何一个。响应于定时控制信号24的激活，Vsync计数器值46在每一帧周期被更新；响应于定时控制信号24，在每八帧周期中，Vsync计数器值46被顺序地设置成0、1、2、3、1、2、3，然后设置成0。
在存储设备中准备二进制LUT42，并将其设计成响应于坐标数据23(即目标像素的X和Y坐标)和Vsync计数器值46，输出LUT输出值47。应注意的是，LUT输出值47是独立于减色图像数据28来确定的。在0和1之间选择LUT输出47。
通过使减色图像数据28的各个值加1，+1加法器44生成+1图像数据49。+1图像数据49表示从用于各个像素的减色图像数据28表示的灰度级增加1后的灰度级电平。
选择器45响应于LUT输出值47，选择减色图像数据28或+1图像数据49来作为被选图像数据54。当LUT输出值47为0时，被选图像数据54的值与减色图像数据28的相应值相同。另一方面，当LUT输出值47为1时，被选图像数据54的值与使减色图像数据28的相应值加1获得的值相同。
溢出处理单元53在被选图像数据54上执行溢出处理，以便基于图像数据54来生成输出图像数据29。当图像数据54未经历溢出时，输出图像数据29的值与被选图像数据54的相应值相同。另一方面，当图像数据54经历溢出时，输出图像数据29的值被设置成减色图像数据28的值。
图4表示二进制LUT42的示例性内容。二进制LUT42描述了LUT输出值47、与Vsync计数器值46和由坐标数据23表示的X和Y坐标之间的关联性。在图4中，与图2的情形相同，“X0”表示当X坐标除以4时余数为0的X坐标，“X1”表示当X坐标除以4时余数为1的X坐标。相应地，“X2”表示当X坐标除以4时余数为2的X坐标，“X3”表示当像素的X坐标除以4时余数为3的X坐标。这同样适用于Y坐标。“Y0”表示当Y坐标除以4时余数为0的Y坐标，“Y1”表示当Y坐标除以4时余数为1的Y坐标。相应地，“Y2”表示当Y坐标除以4时余数为2的Y坐标。“Y3”表示当像素的Y坐标除以4时余数为3的Y坐标。
在二进制LUT42中描述的二进制值是在0和1之间选择的。应注意的是，二进制LUT42被如此设计，使得在用于特定X和Y坐标对的二进制LUT42中描述的“1”的总数、与由在前图像处理级6内的抖动矩阵中的特定X和Y坐标对表示的阈值相同。例如对于“X0”和“Y0”，二进制LUT42中的“1”的总数为2，同时在抖动矩阵51中为“X0”和“Y0”，描述的阈值(见图2)为“2”。
而且，二进制LUT42还被如此设计，以使得在用于Vsync计数器值46的各个容许值的二进制LUT42中描述的“1”的总数相同；在二进制LUT42中为每一容许的Vsync计数器值(0，1，2和3)出现六个“1”。
后图像处理级8的二进制LUT42输出与Vsync计数器值46和由坐标数据23表示的X和Y坐标对应的LUT输出值47。因此，后图像处理级8执行由下述等式表示的处理 Dout＝Dred+DLUT， 其中，Dred是从存储器7接收的减色图像数据28，以及DLUT是从二进制LUT42获得的LUT输出值47。
因此，由前和后图像处理级6和8执行的整个处理由下述等式表示 Dout＝{(Din+Dth+2)＞＞2}+DLUT 应注意到，在Vsync计数器值46(0，1，2和3)的所有容许值上，在二进制LUT42中为特定X和Y坐标对描述的LUT输出值的总和，等于在为前图像处理级6中准备的抖动矩阵51中为特定X和Y坐标描述的阈值。
在下文中，给出前和后处理级6和8的操作的例子。当如表1所示，给出用于4×4目标像素的输入图像数据20时，则如表2所示，获得用于4×4目标像素的减色图像数据28 表1 表2 用于4×4目标像素的输出图像数据29的值由Vsync计数器值46而定。对于其中Vsync计数器值46被设置成0的帧周期，如表3所示，获得输出图像数据29 表3 相应地，对于其中Vsync计数器值46被设置成1、2和3的帧周期，分别如表4至6所示，获得输出图像数据29 表4 表5 表6 下述表7表示在这四个帧周期上，用于各个4×4目标像素的输出图像数据29的值的总和 表7 如从表7理解到的，本实施例中的在显示设备内执行的处理允许输出图像数据29精确地整体遵循输入图像数据20。这意味着在本实施例中执行的处理有效地降低粒度不均匀性和假色。
控制驱动器3的上述体系结构仅需要适用于六位处理的存储器7、后图像处理级8、灰度级电压生成器11和数据线驱动电路12，从而允许降低这些电路的电路尺寸。
在上下文中，详细地描述本实施例的显示设备1的示例性整体操作。
输入图像数据20和控制信号2 1被从外部提供给控制驱动器3。指令处理单元5将输入图像数据20传送到前图像处理级6，并且还响应于输入图像数据20和控制信号21，生成坐标数据23、定时控制信号24、粒度设定值25、定时控制26和定时控制27。前图像处理级6通过对输入图像数据20执行二位减色处理，生成减色图像数据28。存储器7临时存储减色的图像数据28，然后在驱动与该减色图像数据28相关的像素的定时处，将减色图像数据28传送到后图像处理级8。
计数器41将Vsync计数器值46馈送到二进制LUT42。在每八个帧周期中，在由定时控制信号24表示的各定时处，Vsync计数器值46被循环地设置成0、1、2、3、1、2、3，然后设置成0。如由坐标数据23和计数器值46所表示的，二进制LUT42输出LUT输出值47。+1加法器44通过使减色的图像数据28的各个值加1，生成+1图像数据49。当LUT输出值47为0时，选择器45选择减色图像数据28来作为被选图像数据54，而当LUT输出值47表示1时，选择+1图像数据49作为被选图像数据54。溢出处理单元53根据该被选图像数据54来生成输出图像数据29。当被选图像数据54不经历溢出时，输出图像数据29的值与被选图像数据54的相应值相同。另一方面，当被选图像数据54经历溢出时，输出图像数据29的值被设置成与减色图像数据28的相应值相同的值。
响应于灰度级设置信号25，灰度级电压生成器11将灰度级电压31馈送到数据线驱动电路12。栅极驱动电路14响应于定时控制27，激活显示面板2的被选栅极线，停用剩余栅极线。在由定时控制26表示的定时处，数据线驱动电路12响应于由输出图像数据29表示的灰度级电平，将从灰度级电压31选择的驱动电压32馈送到显示面板2的数据线。这导致驱动电压32被分别施加到与被选栅极线相关的像素线。上述操作允许显示面板2根据输入图像数据20来显示期望图像。
正如所述，第一实施例的显示设备1被设计成为与输入图像数据20对应的单一图像生成四个不同帧图像，同时在这四个帧周期序列期间，Vsync计数器值46被顺序地更新为所容许的四个值。应注意到，将所容许的4个计数器值分别与在显示面板2上显示的四个不同帧图像相关联。
上述操作允许通过使用仅适用于6位图像数据的存储器7、灰度级电压生成器11和数据线驱动器电路12，以提高的图像质量，在显示面板2上虚拟地显示8位图像。
将在上文提及的’272申请中公开的图像处理器100用作比较例子，在下文中，将描述本实施例的显示设备1的各种优点。
图10表示当阈值生成器111B生成如图9所示的阈值时，从进位生成器120输出的进位的值。在所容许的Vsync计数器值(0，1，2和3)间，在所生成的进位中出现“1”的频率是不同的。在其中将Vsync计数器值设置成0的帧周期中，对于4×4目标像素，永不将进位设置成值“1”，而在其中将Vsync计数器值设置成3的帧周期中，对于4×4目标像素，12次将进位设置成值“1”。另一方面，在其中将Vsync计数器值设置成1的帧周期中，对于4×4目标像素，4次将进位设置成值“1”，以及在其中将Vsync计数器值设置成2的帧周期中，对于4×4目标像素，8次将进位设置成值“1”。对于“0”灰度级电平表示最暗亮度的情形，随着在特定帧周期期间进位被设置成“1”的频率增加，在特定帧周期中的帧图像的平均亮度增加。因此，传统的图像处理器100响应于vsync计数器值的更新，以不同平均亮度来重复地显示帧图像，从而遭受闪烁。
在本实施例的显示设备1中，另一方面，对于每一帧周期(对于每一容许的Vsync计数器值)，LUT输出值47被设置成值“1”的频率被固定为恒定值；在输出图像数据29中被增加1的灰度级的频率是恒定的。因此，与传统的图像处理器100相比，显示设备1有效地降低从同一输入图像数据20生成的四个帧图像的平均亮度中的变化，由此降低在相继显示这四个帧图像时的闪烁。
而且，显示设备1的上述操作还有效地降低了向显示面板2的每一像素施加的驱动电压32的电压电平的平均值的偏差。这种优点是因下述事实得到的Vsync计数器值46被循环地更新，使得在用于同一Vsync计数器值46的每两个相邻帧周期中，用于相应像素的驱动电压32的极性相反；特别地，在第一个八帧周期中，Vsync计数器值46被顺序地设置成0、1、2、3、1、2、3，然后设置成0，并且这对于本实施例中的后续帧周期同样适用。
在一替换实施例中，计数器41可以被如此设计，使得在第一个四帧周期中，在由定时控制信号24表示的定时处，Vsync计数器值46被重复地设置成0、1、2、3，并且因此，这同样适用于后续帧周期。在这种情况下，与驱动显示面板2的极性反转相同步地，显示设备1利用具有在与同一Vsync计数器值46相关联的帧周期期间相同的极性的驱动电压32，来驱动各个像素。尽管未降低施加到每一像素的驱动电压32的电压电平的平均值中的偏差，但显示设备1的这种体系结构有效地降低了闪烁。
(第二实施例) 在第二实施例中，如图5所示，显示设备1的后图像处理级8用被替换为另一后图像处理级60，该后图像处理级60被设计得与第一实施例中的后图像处理级8不同。后图像处理级60被设计用于解决后图像处理级8的如下缺陷一个问题是后图像处理级8被设计成总是执行用于将1添加到减色图像数据28的值的修正处理，即使当减色图像数据28的值均为0或均为1的时候；应注意到，均为0表示纯黑，均为1表示纯白。这不期望地导致在纯黑背景中出现非黑点，以及在纯白背景中出现非白点。后图像处理级60的体系结构有效地解决了这一问题。在下文中，将详细地描述后图像处理级60。
后图像处理级60具有计数器61、二进制LUT62、最大/最小值处理单元63、+1计算设备64、选择器65和溢出处理单元73。
计数器61对定时控制信号24的激活进行计数，以便生成Vsync计数器值66。响应于定时控制信号24，在每八个帧周期中，Vsync计数器值66被顺序地设置成0、1、2、3、1、2、3，然后设置成0。
在存储器设备中准备二进制LUT62，以便输出LUT输出值67，如由坐标数据(即目标像素的X和Y坐标)和Vsync计数器值66表示的。二进制LUT62的内容与第一实施例中的二进制LUT42相同。
作为第二实施例中的一个主要特征的最大/最小值处理单元62基于LUT输出值67和由减色图像数据28表示的颜色，确定其输出值(由图5中的数字68表示)。详细来讲，当减色图像数据28的值均为0(例如纯黑)和均为1(例如纯白)时，最大/最小值处理单元63与LUT输出值67独立地将输出值68设置成0；否则，最大/最小值处理单元63将输出值68设置成与LUT输出值67相同的值。
+1加法器64通过使减色图像数据28的各个值加1，生成+1图像数据69。+1图像数据69是表示在表示各像素的减色图像数据28表示的灰度级电平上增加1后的灰度级电平。
选择器65响应于LUT输出值67，选择减色图像数据28或+1图像数据69作为被选图像数据74。当LUT输出值67为0时，被选图像数据74的值与减色图像数据28相同。另一方面，当LUT输出值67为1时，被选图像数据74的值与通过使减色图像数据28的值加1获得的值相同。
溢出处理单元73对被选图像数据74执行溢出处理，以便基于图像数据74来生成输出图像数据29。当图像数据74未经历溢出时，输出图像数据29的值与被选图像数据74的值相同。另一方面，当图像数据74经历溢出时，输出图像数据29的值被设置成减色图像数据28的值。
如在第一实施例中所述的控制驱动器3的情况下，上述变形仅需要适用于六位处理的存储器7、后图像处理级8、灰度级电压生成器11和数据线驱动器电路12，从而能够降低这些电路的电路尺寸。
除了使用最大/最小值处理单元63外，第二实施例中的控制驱动器3的操作与第一实施例中的类似。
输入图像数据20和控制信号21被从外部提供给控制驱动器3。指令处理电路5将输入图像数据20传送到前图像处理级6，并且还响应于输入图像数据20和控制信号21，生成坐标数据23、定时控制信号24、粒度设定值25、定时控制26、和定时控制27。前图像处理级6通过对输入图像数据20执行二位减色处理，生成减色图像数据28。存储器7临时存储减色图像数据28，然后在驱动与减色图像数据28相关的像素的定时处，将减色图像数据28传送到后图像处理级8。
计数器61将Vsync计数器值66馈送到二进制LUT62。在每八个帧周期中，在由定时控制信号24表示的定时处，Vsync计数器值66被循环地设置成0、1、2、3、1、2、3，然后设置成0。二进制LUT62输出如由坐标数据23和计数器值66表示的LUT输出值67。
最大/最小值处理单元63基于LUT输出值67和由减色图像数据28表示的颜色，确定输出值68。详细地，当减色图像数据28的值均为0(例如纯黑)或均为1(例如纯白)时，最大/最小值处理单元63与LUT输出值67独立地将输出值68设置成0；否则，最大/最小值处理单元63将输出值68设置成与LUT输出值67相同的值。
+1加法器64通过使减色图像数据28的各个值加1，生成+1图像数据69。当LUT输出值67为0时，选择器65将减色图像数据28选择为被选图像数据74，而当LUT输出值67表示1时，将+1图像数据69选择为被选图像数据74。溢出处理单元73从被选图像数据74来生成输出图像数据29。当被选图像数据74未经受溢出时，输出图像数据29的值与被选图像数据74的值相同。另一方面，当被选图像数据74经历溢出时，输出图像数据29的值被设置成与减色图像数据28的值相同的值。
灰度级电压生成器11响应于灰度级电平设定信号25，将灰度级电压31馈送到数据线驱动电路12。栅极驱动电路14响应于定时控制27，激活显示面板2的被选栅极线，停用剩余的栅极线。在由定时控制26表示的定时处，数据线驱动电路12响应于由输出图像数据29表示的灰度级电平，将从灰度级电压31选择的驱动电压32输送到显示面板2的数据线。这导致驱动电压32被分别施加到与被选栅极线相关联的像素线。根据输入图像数据20，上述操作允许显示面板2显示期望图像。
如第一实施例的显示设备1的情形，第二实施例的显示设备同样在降低向显示面板2的每一像素施加的驱动电压32的电压电平的平均值中的偏差的同时，降低闪烁。
而且，后图像处理级60的使用还有效地避免了后图像处理级8的上述缺陷。如上所述，后图像处理级8遭受如下缺陷在纯黑背景中出现非黑点，在纯白背景中出现非白点。另一方面，当减色图像数据28的相应值均为0时，后图像处理级60无条件地将输出图像数据29的值设置成均为0，以及当减色图像数据28的相应值均为1时，将输出图像数据29的值无条件地设置成均为1。这有效地避免在纯黑背景中出现非黑点，并且还避免在纯白背景中出现非白点。
在一替换实施例中，最大/最小值处理单元63可以被配置成当减色图像数据28的值均为0时，将输出值68设置成0，当减色图像数据28的值均为1时，将输出值68设置成1，以及将输出值68设置成等于LUT输出值67的值。这种结构同样避免在纯黑背景中出现非黑点，并且还避免在纯白背景中出现非白点。
(第三实施例) 在本发明的第三实施例中，灰度级电压生成器11的操作被修改地与第一实施例中的不同。第三实施例的灰度级电压生成器11生成一组灰度级电压31，使得由第三实施例的灰度级电压生成器11为特定灰度级电平生成的灰度级电压31的电压电平，与由第一实施例中的灰度级电压生成器11为由特定灰度级电平增加1后的灰度级电平而生成的灰度级电压31的电压电平相同。更具体地说，在第三实施例中，生成灰度级电压31以便下述等式成立 V0′＝V1， V1′＝V2 ... Vn-1′＝Vn和 Vn′＝Vn+1 其中，n为灰度级电压3 1的总数，Vi′是与在第三实施例中生成的i的灰度级电平对应的灰度级电压的电压电平，Vi是与在第一实施例中生成的灰度级电平I对应的灰度级电压的电压电平，以及Vn+1是比与在第一实施例中生成的灰度级电平n对应的灰度级电压的电压电平稍高的电压电平。在下文中，由此生成的灰度级电压31被称为+1灰度级电压31。
在本实施例中，在前图像处理级6中使用的抖动矩阵以及在后图像处理级8中使用的二进制LUT被如下改进 图6示出在本实施例中，在前图像处理级6中使用的抖动矩阵的示例性内容(在下文中，该矩阵被称为抖动矩阵71)。抖动矩阵71描述了目标像素的X和Y坐标与在减色处理中使用的阈值之间的关联性。在图6中，“X0”表示当X坐标除以4时余数为0的X坐标，“X1”表示当X坐标除以4时余数为1的X坐标。相应地，“X2”表示当X坐标除以4时余数为2的X坐标，“X3”表示当像素的X坐标除以4时余数为3的X坐标。这同样适用于Y坐标。“Y0”表示当Y坐标除以4时余数为0的Y坐标，“Y1”表示当Y坐标除以4时余数为1的Y坐标。相应地，“Y2”表示当Y坐标除以4时余数为2的Y坐标。“Y3”表示当像素的Y坐标除以4时余数为3的Y坐标。
应注意到，在第三实施例中，在抖动矩阵71中描述的阈值是在1和3之间选择，而在第一实施例中，在抖动矩阵51中描述的阈值是从0、1、2和3中选择的。
还应注意到，与第一实施例不同，在第三实施例中，所容许的阈值“0”、“1”、“2”和“3”出现在抖动矩阵71中的频率不是恒定的；八个“1”和八个“3”出现在抖动矩阵71中，而没有“0”和“2”出现在抖动矩阵71中。
图7表示在第三实施例中，在后图像处理级8内集成的二进制LUT42的示例性内容。
如上所述，二进制LUT42描述LUT输出值、与Vsync计数器值46和由坐标数据23表示的X和Y坐标之间的关联性。在图7中，正如在图6的情形中，“X0”表示当X坐标除以4时余数为0的X坐标，“X1”表示当X坐标除以4时余数为1的X坐标。相应地，“X2”表示当X坐标除以4时余数为2的X坐标，“X3”表示当像素的X坐标除以4时余数为3的X坐标。这同样适用于Y坐标。“Y0”表示当Y坐标除以4时余数为0的Y坐标，“Y1”表示当Y坐标除以4时余数为1的Y坐标。相应地，“Y2”表示当Y坐标除以4时余数为2的Y坐标。“Y3”表示当像素的Y坐标除以4时余数为3的Y坐标。
在第三实施例中，二进制LUT42被设计成在二进制LUT42中为特定X和Y坐标对描述的“1”的总数与被减1后的阈值相同，该阈值是通过在前图像处理级6内的抖动矩阵71中的该特定X和Y坐标对来标识的。对于“X1”和“Y0”，例如，二进制LUT42中的“1”的总数为2，而在抖动矩阵51中为“X0”和“Y0”描述的阈值(见图6)为“3”。
这一事实意味着，在来自初始对应于减色图像数据28的输出图像数据29的所需灰度级电平的平均值上，使由输出图像数据29表示的每一各个图像的灰度级电平减小1；然而，这没有导致问题，这是因为由第三实施例的灰度级电压生成器11为特定灰度级电平生成的灰度级电压31的电压电平，等于由第一实施例中的灰度级电压生成器11为由特定灰度级电平增加1后的灰度级电平而生成的灰度级电压31的电压电平。
而且，第三实施例的二进制LUT42还被如此设计，使得在二进制LUT42中为Vsync计数器值46的各个容许值描述的“1”的总数相同，在二进制LUT42中为每一容许的Vsync计数器值(0，1，2和3)出现四个“1”。
而且，第三实施例的二进制LUT42还被如此设计，使得与用于Vsync计数器值46为“0”的各X和Y坐标相关的LUT输出值47是用于的Vsync计数器值46为“2”的相应LUT输出值47，而与用于Vsync计数器值46为“1”的各X和Y坐标相关的LUT输出值47正是用于Vsync计数器值46为“3”的相应LUT输出值47。
如在第一实施例中所述的控制驱动器3的情形，上述变型仅需要适用于6位处理的存储器7、后图像处理级8、灰度级电压生成器11和数据线驱动电路12，从而容许减少这些电路的电路尺寸。
除所生成的灰度级电压31的电压电平和在前图像处理级6中使用的抖动矩阵的内容、以及在后图像处理级8中使用的二进制LUT外，第三实施例中的控制驱动器3的操作与第一实施例中的类似。
更具体地说，输入图像数据42和控制信号21被从外部提供给控制驱动器3。指令处理电路5，将该输入图像数据20传送到前图像处理级6，并且还响应于输入图像数据20和控制信号21生成坐标数据23、定时控制信号24、粒度设定值25、定时控制26和定时控制27。前图像处理级6通过对输入图像数据20执行二位减色处理，来生成减色图像数据28。应注意到，图6中所示的抖动矩阵71被用于二位减色处理中。存储器7临时存储减色图像数据28，然后在驱动与减色图像数据28关联的像素的定时处，将减色图像数据28传送到后图像处理级8。
计数器41将Vsync计数器值46馈送到二进制LUT42。在每八个帧周期中，在由定时控制信号24表示的定时处，Vsync计数器值46被循环地设置成0、1、2、3、1、2、3，然后设置成0。二进制LUT42输出LUT输出值47，如由坐标数据23和Vsync计数器值46所表示的。应注意到，在本实施例中，二进制LUT42的内容如图7所示。+1加法器44通过将1添加到减色图像数据28的各个值，生成+1图像数据49。当LUT输出值47为0时，选择器45将减色图像数据28选择为被选图像数据54，而当LUT输出值47表示1时，将+1图像数据49选择为被选图像数据54。溢出处理单元53由被选图像数据54生成输出图像数据29。当被选图像数据54不经历溢出时，输出图像数据29的值与被选图像数据54的值相同。另一方面，当被选图像数据54经历溢出时，输出图像数据29的值被设置成与减色图像数据28的值相同的值。
响应于灰度级电平设置信号25，灰度级电压生成器11将+1灰度级电压31输送到数据线驱动电路12。栅极驱动电路14响应于定时控制27，激活显示面板2的被选栅极线，停用剩余的栅极线。在由定时控制26表示的定时处，数据线驱动器电路12响应于由输出图像数据29表示的灰度级电平，将从+1灰度级电压31中选择的灰度级电压施加到显示面板2的数据线。根据输入图像数据20，上述操作允许显示面板2显示期望的图像。
上述操作允许通过使用仅仅使用于6位图像数据的存储器7、灰度级电压生成器11和数据线驱动器电路12，以提高的图像质量，在显示面板2上虚拟地显示8位图像。
在控制驱动器3的上述操作中，根据减色图像数据28，在来自将由输出图像数据29表示的所需灰度级电平的平均值上，使由输出图像数据29表示的灰度级电平减小1，同时通过灰度级电压生成器11来生成+1灰度级电压31。结果，驱动电压32被施加到由减色图像数据28表示的相应像素。这种操作的一个优点是减少闪烁。在本实施例中，抖动矩阵71、二进制LUT42和+1灰度级电压31的设定允许实现以二个帧周期为一循环的FRC技术，代替在第一实施例中实现的、以4帧周期为一循环的FRC技术。帧速率控制的循环的减小有效地降低了闪烁。
显然，本发明不限于上述实施例，而是可以在不背离本发明的范围的情况下对其作出改进和修改。
在一个实施例中，例如，输入图像数据20的格式是可以改变的。在这种情况下，指令处理电路5可以被设计成响应于输入图像数据20的格式，控制前和后图像处理级6和8的操作。更具体地说，当用于一帧图像的输入图像数据20的总位数大于存储器7的容量时，指令处理电路5允许前和后图像处理级6和8如上所述操作。另一方面，当用于一帧图像的输入图像数据20的总位数等于或小于存储器7的容量时，指令处理电路5禁止前和后图像处理级6和8执行减色处理和修正处理。在这种情况下，前图像处理级6将输入图像数据20传送到存储器7，而不是传送到减色图像数据28，并且存储器7在其中存储该输入图像数据20。后图像处理级8从存储器7接收输入图像数据20，以及将所接收的输入图像数据20传送到数据线驱动器电路12。
在另一实施例中，指令处理电路5可以被设计为响应于输入图像数据20的位宽度，来控制前和后图像处理级6和8的操作。更具体地说，当输入图像数据20的位宽度大于减色图像数据28(以及输出图像数据29)的位宽度时，指令处理电路5允许前和后图像处理级6和8如上所述操作。另一方面，当输入图像数据20的位的位宽度等于或小于减色图像数据28的位宽度时，指令处理电路5禁止前和后图像处理级6和8执行减色处理和修正处理。在这种情况下，前图像处理级6将输入图像数据20传送到存储器7，而不是传送到减色图像数据28，并且存储器7在其中存储输入图像数据20。后图像处理级8从存储器7接收输入图像数据20，以及将所接收的输入图像数据20传送到数据线驱动电路12。
权利要求
1.一种显示设备，包括
显示面板，在其上提供多个像素；
控制驱动器，其响应于输入图像数据，来驱动所述显示面板，所述控制驱动器包括
前图像处理级，用于通过使用抖动矩阵来对所述输入图像数据执行减色处理，以生成减色图像数据；
存储器，用于存储所述减色图像数据；
后图像处理级，用于对从所述存储器接收的所述减色图像数据执行修正处理，以生成输出图像数据；以及
驱动器电路，其响应于所述输出图像数据，驱动所述显示面板，
其中，所述后图像处理级包括
计数器，其生成计数器值，使得在每一帧周期来更新所述计数器值；
二进制LUT，其响应于所述计数器值和从所述多个像素的目标像素的坐标，来输出LUT输出值；以及
选择器部，其响应于所述LUT输出值，从所述减色图像数据生成所述输出图像数据，
其中，所述输出图像数据的位宽度与所述减色图像数据的位宽度相同，以及
其中，当所述LUT输出值为第一值时，所述输出图像数据的值与所述减色图像数据的相应值相同，而当所述LUT输出值是不同于所述第一值的第二值时，根据所述减色图像数据的所述相应值来修正所述输出图像数据的所述值。
2.如权利要求1所述的显示设备，其中，在所述二进制LUT中为所述计数器值的各个容许值描述的所述第一值的总数是相同的。
3.如权利要求1所述的显示设备，其中，所述存储器的容量等于所述减色图像数据的所述位宽度和在所述显示面板上提供的所述像素的数量的乘积。
4.如权利要求2所述的显示设备，其中，所述后图像处理级进一步最大/最小值处理单元，该最大/最小值处理单元响应于所述减色图像数据，输出从所述LUT输出值和所述第二值中选择出的输出值，
其中，所述选择器部响应于所述最大/最小值处理单元的所述输出值，输出所述输出图像数据，以及
其中，当所述减色图像数据的所述相应值均为0或均为1时，所述最大/最小值处理单元将其所述输出值设置成所述第二值，以及当所述减色图像数据的所述相应值既不均为0也不均为1时，将其所述输出值设置成所述LUT输出值。
5.如权利要求2或3所述的显示设备，其中，所述控制驱动器进一步包括驱动器电路，该驱动器电路响应于所述输出图像数据，将驱动电压分别施加到被选像素线，
其中，在每帧周期反转所述驱动电压的极性，以及
其中，所述计数器输出所述计数器值，使得在其中生成的所述计数器值相同的每两个相邻帧周期中，施加到所述被选像素线的所述驱动电压的所述极性是相反的。
6.如权利要求1至4的任何一个所述的显示设备，其中，所述控制驱动器被设计成当用于一帧图像的所述输入图像数据的总数大于所述存储器的容量时，所述前图像处理级执行所述减色处理，所述后图像处理级执行所述修正处理，以及当用于一帧图像的所述输入图像数据的所述总数等于或小于所述存储器的所述容量时，所述前图像处理级将所述输入图像数据传送到所述存储器，所述后图像处理级将所述输入图像数据从所述存储器传送到所述驱动器电路。
7.一种用于驱动在其上提供多个像素的显示面板的控制驱动器，包括
前图像处理级，用于通过使用抖动矩阵，对输入图像数据执行减色处理，以生成减色图像数据；
存储器，用于存储所述减色图像数据；
后图像处理级，用于对从所述存储器接收的所述减色图像数据执行修正处理，以生成输出图像数据；以及
驱动器电路，其响应于所述输出图像数据，驱动所述显示面板，
其中，所述后图像处理级包括
计数器，其生成计数器值，使得在每一帧周期更新所述计数器值；
二进制LUT，其响应于所述计数器值和从所述多个像素中选择的目标像素的坐标，来输出LUT输出值；以及
选择器部，其响应于所述LUT输出值，从所述减色图像数据生成所述输出图像数据，
其中，所述输出图像数据的位宽度与所述减色图像数据的位宽度相同，以及
其中，当所述LUT输出值为第一值时，所述输出图像数据的值与所述减色图像数据的相应值相同，而当所述LUT输出值是不同于所述第一值的第二值时，根据所述减色图像数据的所述相应值来修正所述输出图像数据的所述值。
8.如权利要求7所述的控制驱动器，其中，在所述二进制LUT中为所述计数器值的各个容许值描述的所述第一值的总数相同。
9.如权利要求8所述的控制驱动器，其中，所述后图像处理级进一步最大/最小值处理单元，该最大/最小值处理单元响应于所述减色图像数据，输出从所述LUT输出值和所述第二值中选择的输出值，
其中，所述选择器部响应于所述最大/最小值处理单元的所述输出值，输出所述输出图像数据，以及
其中，当所述减色图像数据的所述相应值均为0或均为1时，所述最大/最小值处理单元将其所述输出值设置成所述第二值，以及当所述减色图像数据的所述相应值既不均为0也不均为1时，将其所述输出值设置成所述LUT输出值。
10.如权利要求8或9所述的控制驱动器，进一步包括驱动器电路，所述驱动器电路响应于所述输出图像数据，将驱动电压分别施加到被选像素线，
其中，在每帧周期反转所述驱动电压的极性，以及
其中，所述计数器输出所述计数器值，使得在其中生成的所述计数器值相同的每两个相邻帧周期中，施加到所述被选像素线的所述驱动电压的所述极性是相反的。
11.如权利要求7至9的任何一个所述的控制驱动器，其中，当用于一帧图像的所述输入图像数据的总数大于所述存储器的容量时，所述前图像处理级执行所述减色处理，所述后图像处理级执行所述修正处理，以及
当用于一帧图像的所述输入图像数据的所述总数等于或小于所述存储器的所述容量时，所述前图像处理级将所述输入图像数据传送到所述存储器，所述后图像处理级将所述输入图像数据从所述存储器传送到所述驱动器电路。
12.一种显示设备，包括
二进制LUT，其响应于在每帧周期更新的目标像素的坐标数据和计数器值，输出LUT输出值；以及
选择器部，其响应于所述LUT输出值，对图像数据执行加法操作，以生成输出图像数据。
全文摘要
显示设备具有显示面板和控制驱动器。控制驱动器包括前图像处理级，在输入图像数据上执行减色处理，以便生成减色图像数据；存储器；后图像处理级，用于在从存储器接收的减色图像数据上执行修正处理，以便生成输出图像数据；以及驱动器电路，响应于输出图像数据，驱动显示面板。后图像处理级具有计数器，生成计数器值；二进制LUT，响应于计数器值和从多个像素的目标像素的坐标，输出LUT输出值；以及选择器部，响应于LUT输出值，由减色图像数据生成输出图像数据。输出图像数据的位宽度与减色图像数据的位宽度相同。当LUT输出值为第一值时，输出图像数据的值与减色图像数据的相应值相同，而当LUT输出值是不同于第一值的第二值时，由减色图像数据的相应值，修正输出图像数据的值。
文档编号G09G3/36GK101197118SQ20071016934
公开日2008年6月11日 申请日期2007年11月22日 优先权日2006年11月22日
发明者降旗弘史, 能势崇 申请人:恩益禧电子股份有限公司
技术领域：
本发明涉及显示设备和控制驱动器，更具体地说，涉及用于通过使用RFC(帧速率控制)技术来显示图像的显示设备和控制驱动器。
背景技术：
近年来，由于在蜂窝电话和其他便携式设备内整合的显示设备中的增强分辩率和增加色深度的需求，集成在LCD控制驱动器内的显示存储器和DA转换器电路的电路尺寸倾向于增加。尽管控制驱动器LC，特别是用在蜂窝电话或其他便携式设备中的控制驱动器LC，被期望具有减少的功耗和电路尺寸，然而显示存储器和DA转换器的电路尺寸的增加不期望地导致控制驱动器的功耗和电路尺寸的增加。
另外，最近对显示设备的要求包括出色的图像质量。因此，期望的是降低显示设备中的图像闪烁，特别是在LCD(液晶显示器)设备中。
日本公开专利申请No.2003-162272(在下文中，称为’272申请)公开了一种提供如下图像处理的图像处理器，该图像处理以降低的存储器容量，来实现与通用的图像光栅技术一样高的图像质量。所公开的图像处理器还减小了在传输光栅图像数据时的所需传输容量，同时抑制图像质量恶化。详细来讲，该图像处理器生成位平面减少的图像，其中其位平面的数量被减小到小于原始光栅图像的位平面数量。此后，图像处理器生成位平面增加的图像，其中，其位平面的数量大于位平面减少图像的数量，并小于原始光栅图像的位平面数量。’272申请还公开了通过使用FRC技术，降低显示存储器和DA转换器的电路尺寸的技术。
图8表示在’272申请中作为第六实施例公开的图像处理器。由数字100表示的该图像处理器包括前图像处理级104、存储器102、FRC后图像处理级109以及图像显示单元103A。FRC后图像处理级109由阈值生成器111B、二位计数器119、进位生成器120和选择器113组成。前图像处理级104从计算机接收光栅图像101，该光栅图像101表示每一像素的灰度级，每一像素具有用于红(R)、绿(G)和蓝(B)的每一个的六位，该前图像处理级104还对所接收的光栅图像数据101执行减色处理以便生成表示具有用于红(R)、绿(G)和蓝(B)的每一个的四位的每一像素的灰度级。存储器102在其中存储从前图像处理级104接收的光栅图像数据。阈值生成器111B基于目标像素的XY坐标，生成阈值。二位计数器119输出计数器输出值。每当垂直同步信号Vsync被激活时，计数器输出值被循环地更新。详细来讲，响应于垂直同步信号Vsync，计数器输出值被顺序地设置至“00”、“11”、“01”和“10”，然后复位至“00”。此后重复该相同步骤。进位生成器120响应于从二位计数器119接收的计数器输出值，生成进位。详细地，当计数器输出值小于从阈值生成器111B接收的阈值时，进位生成器120将进位设置成“1”；否则，进位生成器120将进位设置成“0”。如此所述，以四帧为一周期，在其间基于阈值生成进位。选择器113对从进位生成器120接收的进位作出响应，以便有选择地将从通过将1添加到存储器102的输出值而获得的值、以及存储器102的输出值中选择出的值输出到图像显示单元103A。图像显示单元103A响应于来自选择器113的输出，显示具有用于每一颜色的四位的色深度的光栅图像数据101的图像。
当阈值生成器111B输出如图9所示的阈值时，进位生成器120设置如图10所示的进位。当进位生成器120的输出为“1”时，RFC后图像处理级109选择通过将1添加到存储器102的输出值而获得的值。在灰度级“0”表示最暗亮度的显示设备的情况下，随着进位被设置成值“1”的频率的增加，整个图像的亮度增加；换句话说，亮度是随着进位生成器120将进位设置成值“1”的概率的增加而增加的。因此，用于Vsync计数器值“3”的整个图像的亮度高于用于Vsync计数器值“0”的整个图像的亮度，这是因为对于Vsync计数器值“0”，进位被设置成“1”的概率是0/16，而对于Vsync计数器值“3”，进位被设置成“1”的概率是12/16，如图10所示。在操作中，进位被循环地更新，而这不期望地导致显示图像的闪烁。
另外，所公开的图像处理器不适合于显示黑白图像。当执行电子邮件应用或其他应用时，显示设备通常显示黑白图像。即使当目标像素的图像数据均是0或均是1时，所公开的图像处理器仍执行FRC处理。这在显示黑白图像时不期望地导致闪烁，结果导致在黑背景中显示白点，或在白背景中显示黑点。
发明内容
在本发明的一个方面中，显示设备具有提供多个像素的显示面板，以及响应于输入的图像数据，驱动显示面板的控制驱动器。控制驱动器包括前图像处理级，用于通过使用抖动矩阵，在输入图像数据上执行减色处理以便生成减色的图像数据；存储器，用于存储减色的图像数据；后图像处理级，用于在从存储器接收的减色图像数据上执行修正处理以便生成输出图像数据；以及驱动电路，响应于输出图像数据，驱动显示面板。后图像处理级具有计数器，生成计数器值，以便每一帧周期更新计数器值；二进制LUT，响应于计数器值和从多个像素选择的目标像素的坐标，输出LUT输出值；以及选择器部。响应于LUT输出值，由减色图像数据生成输出图像数据。输出图像数据的位宽度与减色图像数据相同。当LUT输出值为第一值时，输出图像数据的值与减色图像数据的相应值相同，而当LUT输出值为不同于第一值的第二值时，由减色图像数据的相应值修正输出图像数据的值。
从下述结合附图的某些优选实施例的描述，本发明的上述和其他目的、优点和特征将更显而易见，其中 图1是表示本发明的第一实施例中的显示设备的结构的框图； 图2表示用在减色处理中的抖动矩阵的示例性内容； 图3是表示集成在图1所示的显示设备中的后图像处理级的结构的框图； 图4表示用在图3所示的后图像处理级中的二进制LUT的示例性内容； 图5表示在本发明的第二实施例中，后图像处理级的结构的框图； 图6表示用在第三实施例中的减色处理的抖动矩阵的示例性内容； 图7是第三实施例中的二进制LUT的示例性内容； 图8表示传统的图像处理器的结构的框图； 图9是表示由集成在图8中所示的图像处理器内的阈值生成器生成的阈值的表；以及 图10是表示由集成在图8中所示的传统的图像处理器内的进位生成器生成的进位的值的表。
具体实施例方式 现在，将参考所示的实施例来描述本发明。本领域的技术人员将意识到使用本发明的教导，能实现许多替代的实施例，以及本发明不限于为说明目的而示例的实施例。
(第一实施例) 在本发明的第一实施例中，如图1所示，显示设备1具有显示面板2和控制驱动器3。在该实施例中，显示面板2为液晶面板，在其上包括按行和列排列的多个像素，以及多个栅极线和多个数据线。在控制驱动器3的操作中，用一对X和Y坐标标识每一像素。每一像素与栅极线的相应一个连接，以及还与数据线的相应一个连接。控制驱动器3驱动显示面板2，以便响应于从外部提供的输入图像数据20，来显示期望图像。
控制驱动器3包括指令处理电路5、前图像处理级6、存储器7、后图像处理级8、灰度级电压生成器11、数据线驱动器电路12和栅极线驱动器电路14。
指令处理电路5将输入图像数据20传送到前图像处理级6，以及还响应于从外部提供给控制驱动器3的控制信号，控制该控制驱动器3的操作。详细地，指令处理电路5响应于控制信号21，生成坐标数据23、定时控制信号24、灰度级设定信号25、定时控制信号26和定时控制信号27。
输入图像数据20对应于将在显示面板2上显示的图像，表示显示面板2上的各个像素的灰度级。在该实施例中，输入图像数据20的位宽度为8，输入图像数据20由一系列8位数据组成，么个8位数据分别表示相应像素的灰度级。
控制信号21用来将设定值提供给灰度级电压生成器11，表示将由灰度级电压生成器11生成的灰度级电压的期望电压电平。控制信号21还用来实现数据线驱动电路12和栅极线驱动电路14的定时控制，表示数据线驱动电路12和栅极线驱动电路14的操作定时。
坐标数据23用来识别目标像素，表示目标像素的X和Y坐标。与后图像处理级8的处理和数据驱动器电路12的驱动操作同步地，坐标数据23循环地改变。
定时控制信号24表示用于启动显示在显示面板2上显示的每一帧图像的定时。在一个实施例中，与垂直同步信号Vsync同步地生成定时控制信号24。
灰度级电平设置信号25响应于控制信号21，来表示与所容许的灰度级电平对应的灰度级电压的期望电压电平。
定时控制信号27表示扫描显示面板2的栅极线的定时，允许栅极线驱动电路14以适当的定时来驱动栅极线。定时控制信号26表示数据线驱动电路12驱动显示面板2的数据线的定时。
图像处理前级6对输入图像数据20执行2位减色处理，以便生成减色图像数据28。在该实施例中，所生成的减色图像数据28的位宽度为；减色图像数据28由6位数据组成，该6位数据分别表示相应像素的灰度级电平。图像处理前级6通过使用其中存储的抖动矩阵，来执行减色处理。稍后将描述本实施例中的减色处理的细节。
存储器7在其中临时存储从图像处理前级6接收的减色图像数据28，并与驱动数据线的定性同步地，将所接收的减色图像数据28传送到图像处理后级8。
优选的是，存储器7的容量等于减色图像数据28的位宽度与置于显示面板2上的像素的数量的乘积。由此确定的容量足以存储用于一帧图像的减色图像数据28。
后图像处理级8在减色图像数据28上执行修正处理，以便响应于坐标数据23和定时控制信号24，生成输出图像数据29。由后图像处理级8作出的修正处理目的是降低显示图像内的粒度不均匀性和假色，同时降低闪烁，从而提高图像质量。在本实施例中，所生成的输出图像数据29的位宽度为6，输出图像数据29由一系列的6位数据组成，每一个该6位数据表示相应像素的灰度级电平。应注意的是，所生成的输出图像数据29的位宽度等于减色图像数据28。由用于特定像素的输出图像数据29所表示的灰度级电平与由用于特定像素的减色图像数据所表示的灰度级电平相同，或与通过将1添加到由用于特定像素的减色图像数据28表示的灰度级电平而获得的灰度级电平相同。稍后描述由后图像处理级8的修正处理的细节。
与定时控制信号27同步地，栅极线驱动电路14将栅极线驱动信号33顺序地输出到显示面板2的各个栅极线上，由此顺序地激活栅极线。
数据线驱动电路12响应于定时控制26和输出图像数据29，将驱动电压输出到显示面板2的各个数据线上。驱动电压32的电压电平分别与由灰度级电压生成器11生成的灰度级电压31中的被选中的一个相同。即，在由定时控制信号26表示的定时处，数据线驱动电路12将与由输出图像数据29表示的灰度级电平对应的驱动电压32施加到相关的像素。
数据线驱动电路12适于帧反转驱动。在每一帧周期，施加到每一像素的驱动电压32的极性被反转。对于特定像素，例如，在偶数帧周期中，驱动电压32的极性为正，而在奇数帧周期中为负。
数据线驱动电路12和栅极线驱动电路14的上述操作允许显示面板12显示期望的图像。各个像素的亮度是由驱动电压32确定的，每一个都具有从那些灰度级电压31中选出的灰度级电平。
在下文中，将参考图2和3，描述前和后图像处理级6和8的细节。
图2表示用在前图像处理级6内的减色处理中的抖动矩阵的示例性内容。由图2中的数字51表示的抖动矩阵描述了目标像素的X和Y坐标与在减色处理中使用的阈值之间的关联性。在抖动矩阵51中描述的阈值是从0、1、2和3中选择的。在图2中，符号“X”后的值表示X坐标的后二位。更具体地说，“X0”表示这样一种X坐标，当该X坐标除以4时，余数为0；并且“X1”表示这样一种X坐标，当该X坐标除以4时，余数为1。相应地，“X2”表示这样一种X坐标，当该X坐标除以4时，余数为2；而“X3”表示这样一种X坐标，当像素的该X坐标除以4时，余数为3。
这同样适用于Y坐标。“Y0”表示这样一种Y坐标，当该Y坐标除以4时，余数为0；而“Y1”表示这样一种Y坐标，当该Y坐标除以4时，余数为1。相应地，“Y2”表示这样一种Y坐标，当该Y坐标除以4时，余数为2。“Y3”表示这样一种Y坐标，当像素的该Y坐标除以4时，余数为3 应注意的是，“0”、“1”、“2”和“3”的各个容许的阈值出现在抖动矩阵51中的频率相同，四个“0”、四个“1”、四个“2”和四个“3”出现在抖动矩阵51中。此外，抖动矩阵51被设计成与每一X坐标相关的阈值由一个“0”、一个“1”、一个“2”和一个“3”组成。相应地，抖动矩阵51被设计成与每一Y坐标相关的阈值由一个“0”、一个“1”、一个“2”和一个“3”组成。
前图像处理级6通过使用上文定义的抖动矩阵51，执行公知的减色处理。在一个实施例中，由下述等式表示前图像处理级6执行的减色处理 Dred＝(Din-Dth+2)＞＞2， 其中，Dred为用于目标像素的减色图像数据28的值，Din为用于目标像素的输入图像数据20的值，以及Dth为基于目标像素的X和Y坐标，从抖动矩阵5 1中选择的阈值。符号“＞＞2”表示丢弃最低二位的处理。
图3表示第一实施例中的后图像处理级8的示例性结构。在本实施例中，后图像处理级8具有计数器41、二进制LUT42、+1加法器44、选择器45和溢出处理单元53。
计数器41对定时控制信号24的激活进行计数，以便生成Vsync计数器值46。Vsync计数器值46被容许为0、1、2和3的任何一个。响应于定时控制信号24的激活，Vsync计数器值46在每一帧周期被更新；响应于定时控制信号24，在每八帧周期中，Vsync计数器值46被顺序地设置成0、1、2、3、1、2、3，然后设置成0。
在存储设备中准备二进制LUT42，并将其设计成响应于坐标数据23(即目标像素的X和Y坐标)和Vsync计数器值46，输出LUT输出值47。应注意的是，LUT输出值47是独立于减色图像数据28来确定的。在0和1之间选择LUT输出47。
通过使减色图像数据28的各个值加1，+1加法器44生成+1图像数据49。+1图像数据49表示从用于各个像素的减色图像数据28表示的灰度级增加1后的灰度级电平。
选择器45响应于LUT输出值47，选择减色图像数据28或+1图像数据49来作为被选图像数据54。当LUT输出值47为0时，被选图像数据54的值与减色图像数据28的相应值相同。另一方面，当LUT输出值47为1时，被选图像数据54的值与使减色图像数据28的相应值加1获得的值相同。
溢出处理单元53在被选图像数据54上执行溢出处理，以便基于图像数据54来生成输出图像数据29。当图像数据54未经历溢出时，输出图像数据29的值与被选图像数据54的相应值相同。另一方面，当图像数据54经历溢出时，输出图像数据29的值被设置成减色图像数据28的值。
图4表示二进制LUT42的示例性内容。二进制LUT42描述了LUT输出值47、与Vsync计数器值46和由坐标数据23表示的X和Y坐标之间的关联性。在图4中，与图2的情形相同，“X0”表示当X坐标除以4时余数为0的X坐标，“X1”表示当X坐标除以4时余数为1的X坐标。相应地，“X2”表示当X坐标除以4时余数为2的X坐标，“X3”表示当像素的X坐标除以4时余数为3的X坐标。这同样适用于Y坐标。“Y0”表示当Y坐标除以4时余数为0的Y坐标，“Y1”表示当Y坐标除以4时余数为1的Y坐标。相应地，“Y2”表示当Y坐标除以4时余数为2的Y坐标。“Y3”表示当像素的Y坐标除以4时余数为3的Y坐标。
在二进制LUT42中描述的二进制值是在0和1之间选择的。应注意的是，二进制LUT42被如此设计，使得在用于特定X和Y坐标对的二进制LUT42中描述的“1”的总数、与由在前图像处理级6内的抖动矩阵中的特定X和Y坐标对表示的阈值相同。例如对于“X0”和“Y0”，二进制LUT42中的“1”的总数为2，同时在抖动矩阵51中为“X0”和“Y0”，描述的阈值(见图2)为“2”。
而且，二进制LUT42还被如此设计，以使得在用于Vsync计数器值46的各个容许值的二进制LUT42中描述的“1”的总数相同；在二进制LUT42中为每一容许的Vsync计数器值(0，1，2和3)出现六个“1”。
后图像处理级8的二进制LUT42输出与Vsync计数器值46和由坐标数据23表示的X和Y坐标对应的LUT输出值47。因此，后图像处理级8执行由下述等式表示的处理 Dout＝Dred+DLUT， 其中，Dred是从存储器7接收的减色图像数据28，以及DLUT是从二进制LUT42获得的LUT输出值47。
因此，由前和后图像处理级6和8执行的整个处理由下述等式表示 Dout＝{(Din+Dth+2)＞＞2}+DLUT 应注意到，在Vsync计数器值46(0，1，2和3)的所有容许值上，在二进制LUT42中为特定X和Y坐标对描述的LUT输出值的总和，等于在为前图像处理级6中准备的抖动矩阵51中为特定X和Y坐标描述的阈值。
在下文中，给出前和后处理级6和8的操作的例子。当如表1所示，给出用于4×4目标像素的输入图像数据20时，则如表2所示，获得用于4×4目标像素的减色图像数据28 表1 表2 用于4×4目标像素的输出图像数据29的值由Vsync计数器值46而定。对于其中Vsync计数器值46被设置成0的帧周期，如表3所示，获得输出图像数据29 表3 相应地，对于其中Vsync计数器值46被设置成1、2和3的帧周期，分别如表4至6所示，获得输出图像数据29 表4 表5 表6 下述表7表示在这四个帧周期上，用于各个4×4目标像素的输出图像数据29的值的总和 表7 如从表7理解到的，本实施例中的在显示设备内执行的处理允许输出图像数据29精确地整体遵循输入图像数据20。这意味着在本实施例中执行的处理有效地降低粒度不均匀性和假色。
控制驱动器3的上述体系结构仅需要适用于六位处理的存储器7、后图像处理级8、灰度级电压生成器11和数据线驱动电路12，从而允许降低这些电路的电路尺寸。
在上下文中，详细地描述本实施例的显示设备1的示例性整体操作。
输入图像数据20和控制信号2 1被从外部提供给控制驱动器3。指令处理单元5将输入图像数据20传送到前图像处理级6，并且还响应于输入图像数据20和控制信号21，生成坐标数据23、定时控制信号24、粒度设定值25、定时控制26和定时控制27。前图像处理级6通过对输入图像数据20执行二位减色处理，生成减色图像数据28。存储器7临时存储减色的图像数据28，然后在驱动与该减色图像数据28相关的像素的定时处，将减色图像数据28传送到后图像处理级8。
计数器41将Vsync计数器值46馈送到二进制LUT42。在每八个帧周期中，在由定时控制信号24表示的各定时处，Vsync计数器值46被循环地设置成0、1、2、3、1、2、3，然后设置成0。如由坐标数据23和计数器值46所表示的，二进制LUT42输出LUT输出值47。+1加法器44通过使减色的图像数据28的各个值加1，生成+1图像数据49。当LUT输出值47为0时，选择器45选择减色图像数据28来作为被选图像数据54，而当LUT输出值47表示1时，选择+1图像数据49作为被选图像数据54。溢出处理单元53根据该被选图像数据54来生成输出图像数据29。当被选图像数据54不经历溢出时，输出图像数据29的值与被选图像数据54的相应值相同。另一方面，当被选图像数据54经历溢出时，输出图像数据29的值被设置成与减色图像数据28的相应值相同的值。
响应于灰度级设置信号25，灰度级电压生成器11将灰度级电压31馈送到数据线驱动电路12。栅极驱动电路14响应于定时控制27，激活显示面板2的被选栅极线，停用剩余栅极线。在由定时控制26表示的定时处，数据线驱动电路12响应于由输出图像数据29表示的灰度级电平，将从灰度级电压31选择的驱动电压32馈送到显示面板2的数据线。这导致驱动电压32被分别施加到与被选栅极线相关的像素线。上述操作允许显示面板2根据输入图像数据20来显示期望图像。
正如所述，第一实施例的显示设备1被设计成为与输入图像数据20对应的单一图像生成四个不同帧图像，同时在这四个帧周期序列期间，Vsync计数器值46被顺序地更新为所容许的四个值。应注意到，将所容许的4个计数器值分别与在显示面板2上显示的四个不同帧图像相关联。
上述操作允许通过使用仅适用于6位图像数据的存储器7、灰度级电压生成器11和数据线驱动器电路12，以提高的图像质量，在显示面板2上虚拟地显示8位图像。
将在上文提及的’272申请中公开的图像处理器100用作比较例子，在下文中，将描述本实施例的显示设备1的各种优点。
图10表示当阈值生成器111B生成如图9所示的阈值时，从进位生成器120输出的进位的值。在所容许的Vsync计数器值(0，1，2和3)间，在所生成的进位中出现“1”的频率是不同的。在其中将Vsync计数器值设置成0的帧周期中，对于4×4目标像素，永不将进位设置成值“1”，而在其中将Vsync计数器值设置成3的帧周期中，对于4×4目标像素，12次将进位设置成值“1”。另一方面，在其中将Vsync计数器值设置成1的帧周期中，对于4×4目标像素，4次将进位设置成值“1”，以及在其中将Vsync计数器值设置成2的帧周期中，对于4×4目标像素，8次将进位设置成值“1”。对于“0”灰度级电平表示最暗亮度的情形，随着在特定帧周期期间进位被设置成“1”的频率增加，在特定帧周期中的帧图像的平均亮度增加。因此，传统的图像处理器100响应于vsync计数器值的更新，以不同平均亮度来重复地显示帧图像，从而遭受闪烁。
在本实施例的显示设备1中，另一方面，对于每一帧周期(对于每一容许的Vsync计数器值)，LUT输出值47被设置成值“1”的频率被固定为恒定值；在输出图像数据29中被增加1的灰度级的频率是恒定的。因此，与传统的图像处理器100相比，显示设备1有效地降低从同一输入图像数据20生成的四个帧图像的平均亮度中的变化，由此降低在相继显示这四个帧图像时的闪烁。
而且，显示设备1的上述操作还有效地降低了向显示面板2的每一像素施加的驱动电压32的电压电平的平均值的偏差。这种优点是因下述事实得到的Vsync计数器值46被循环地更新，使得在用于同一Vsync计数器值46的每两个相邻帧周期中，用于相应像素的驱动电压32的极性相反；特别地，在第一个八帧周期中，Vsync计数器值46被顺序地设置成0、1、2、3、1、2、3，然后设置成0，并且这对于本实施例中的后续帧周期同样适用。
在一替换实施例中，计数器41可以被如此设计，使得在第一个四帧周期中，在由定时控制信号24表示的定时处，Vsync计数器值46被重复地设置成0、1、2、3，并且因此，这同样适用于后续帧周期。在这种情况下，与驱动显示面板2的极性反转相同步地，显示设备1利用具有在与同一Vsync计数器值46相关联的帧周期期间相同的极性的驱动电压32，来驱动各个像素。尽管未降低施加到每一像素的驱动电压32的电压电平的平均值中的偏差，但显示设备1的这种体系结构有效地降低了闪烁。
(第二实施例) 在第二实施例中，如图5所示，显示设备1的后图像处理级8用被替换为另一后图像处理级60，该后图像处理级60被设计得与第一实施例中的后图像处理级8不同。后图像处理级60被设计用于解决后图像处理级8的如下缺陷一个问题是后图像处理级8被设计成总是执行用于将1添加到减色图像数据28的值的修正处理，即使当减色图像数据28的值均为0或均为1的时候；应注意到，均为0表示纯黑，均为1表示纯白。这不期望地导致在纯黑背景中出现非黑点，以及在纯白背景中出现非白点。后图像处理级60的体系结构有效地解决了这一问题。在下文中，将详细地描述后图像处理级60。
后图像处理级60具有计数器61、二进制LUT62、最大/最小值处理单元63、+1计算设备64、选择器65和溢出处理单元73。
计数器61对定时控制信号24的激活进行计数，以便生成Vsync计数器值66。响应于定时控制信号24，在每八个帧周期中，Vsync计数器值66被顺序地设置成0、1、2、3、1、2、3，然后设置成0。
在存储器设备中准备二进制LUT62，以便输出LUT输出值67，如由坐标数据(即目标像素的X和Y坐标)和Vsync计数器值66表示的。二进制LUT62的内容与第一实施例中的二进制LUT42相同。
作为第二实施例中的一个主要特征的最大/最小值处理单元62基于LUT输出值67和由减色图像数据28表示的颜色，确定其输出值(由图5中的数字68表示)。详细来讲，当减色图像数据28的值均为0(例如纯黑)和均为1(例如纯白)时，最大/最小值处理单元63与LUT输出值67独立地将输出值68设置成0；否则，最大/最小值处理单元63将输出值68设置成与LUT输出值67相同的值。
+1加法器64通过使减色图像数据28的各个值加1，生成+1图像数据69。+1图像数据69是表示在表示各像素的减色图像数据28表示的灰度级电平上增加1后的灰度级电平。
选择器65响应于LUT输出值67，选择减色图像数据28或+1图像数据69作为被选图像数据74。当LUT输出值67为0时，被选图像数据74的值与减色图像数据28相同。另一方面，当LUT输出值67为1时，被选图像数据74的值与通过使减色图像数据28的值加1获得的值相同。
溢出处理单元73对被选图像数据74执行溢出处理，以便基于图像数据74来生成输出图像数据29。当图像数据74未经历溢出时，输出图像数据29的值与被选图像数据74的值相同。另一方面，当图像数据74经历溢出时，输出图像数据29的值被设置成减色图像数据28的值。
如在第一实施例中所述的控制驱动器3的情况下，上述变形仅需要适用于六位处理的存储器7、后图像处理级8、灰度级电压生成器11和数据线驱动器电路12，从而能够降低这些电路的电路尺寸。
除了使用最大/最小值处理单元63外，第二实施例中的控制驱动器3的操作与第一实施例中的类似。
输入图像数据20和控制信号21被从外部提供给控制驱动器3。指令处理电路5将输入图像数据20传送到前图像处理级6，并且还响应于输入图像数据20和控制信号21，生成坐标数据23、定时控制信号24、粒度设定值25、定时控制26、和定时控制27。前图像处理级6通过对输入图像数据20执行二位减色处理，生成减色图像数据28。存储器7临时存储减色图像数据28，然后在驱动与减色图像数据28相关的像素的定时处，将减色图像数据28传送到后图像处理级8。
计数器61将Vsync计数器值66馈送到二进制LUT62。在每八个帧周期中，在由定时控制信号24表示的定时处，Vsync计数器值66被循环地设置成0、1、2、3、1、2、3，然后设置成0。二进制LUT62输出如由坐标数据23和计数器值66表示的LUT输出值67。
最大/最小值处理单元63基于LUT输出值67和由减色图像数据28表示的颜色，确定输出值68。详细地，当减色图像数据28的值均为0(例如纯黑)或均为1(例如纯白)时，最大/最小值处理单元63与LUT输出值67独立地将输出值68设置成0；否则，最大/最小值处理单元63将输出值68设置成与LUT输出值67相同的值。
+1加法器64通过使减色图像数据28的各个值加1，生成+1图像数据69。当LUT输出值67为0时，选择器65将减色图像数据28选择为被选图像数据74，而当LUT输出值67表示1时，将+1图像数据69选择为被选图像数据74。溢出处理单元73从被选图像数据74来生成输出图像数据29。当被选图像数据74未经受溢出时，输出图像数据29的值与被选图像数据74的值相同。另一方面，当被选图像数据74经历溢出时，输出图像数据29的值被设置成与减色图像数据28的值相同的值。
灰度级电压生成器11响应于灰度级电平设定信号25，将灰度级电压31馈送到数据线驱动电路12。栅极驱动电路14响应于定时控制27，激活显示面板2的被选栅极线，停用剩余的栅极线。在由定时控制26表示的定时处，数据线驱动电路12响应于由输出图像数据29表示的灰度级电平，将从灰度级电压31选择的驱动电压32输送到显示面板2的数据线。这导致驱动电压32被分别施加到与被选栅极线相关联的像素线。根据输入图像数据20，上述操作允许显示面板2显示期望图像。
如第一实施例的显示设备1的情形，第二实施例的显示设备同样在降低向显示面板2的每一像素施加的驱动电压32的电压电平的平均值中的偏差的同时，降低闪烁。
而且，后图像处理级60的使用还有效地避免了后图像处理级8的上述缺陷。如上所述，后图像处理级8遭受如下缺陷在纯黑背景中出现非黑点，在纯白背景中出现非白点。另一方面，当减色图像数据28的相应值均为0时，后图像处理级60无条件地将输出图像数据29的值设置成均为0，以及当减色图像数据28的相应值均为1时，将输出图像数据29的值无条件地设置成均为1。这有效地避免在纯黑背景中出现非黑点，并且还避免在纯白背景中出现非白点。
在一替换实施例中，最大/最小值处理单元63可以被配置成当减色图像数据28的值均为0时，将输出值68设置成0，当减色图像数据28的值均为1时，将输出值68设置成1，以及将输出值68设置成等于LUT输出值67的值。这种结构同样避免在纯黑背景中出现非黑点，并且还避免在纯白背景中出现非白点。
(第三实施例) 在本发明的第三实施例中，灰度级电压生成器11的操作被修改地与第一实施例中的不同。第三实施例的灰度级电压生成器11生成一组灰度级电压31，使得由第三实施例的灰度级电压生成器11为特定灰度级电平生成的灰度级电压31的电压电平，与由第一实施例中的灰度级电压生成器11为由特定灰度级电平增加1后的灰度级电平而生成的灰度级电压31的电压电平相同。更具体地说，在第三实施例中，生成灰度级电压31以便下述等式成立 V0′＝V1， V1′＝V2 ... Vn-1′＝Vn和 Vn′＝Vn+1 其中，n为灰度级电压3 1的总数，Vi′是与在第三实施例中生成的i的灰度级电平对应的灰度级电压的电压电平，Vi是与在第一实施例中生成的灰度级电平I对应的灰度级电压的电压电平，以及Vn+1是比与在第一实施例中生成的灰度级电平n对应的灰度级电压的电压电平稍高的电压电平。在下文中，由此生成的灰度级电压31被称为+1灰度级电压31。
在本实施例中，在前图像处理级6中使用的抖动矩阵以及在后图像处理级8中使用的二进制LUT被如下改进 图6示出在本实施例中，在前图像处理级6中使用的抖动矩阵的示例性内容(在下文中，该矩阵被称为抖动矩阵71)。抖动矩阵71描述了目标像素的X和Y坐标与在减色处理中使用的阈值之间的关联性。在图6中，“X0”表示当X坐标除以4时余数为0的X坐标，“X1”表示当X坐标除以4时余数为1的X坐标。相应地，“X2”表示当X坐标除以4时余数为2的X坐标，“X3”表示当像素的X坐标除以4时余数为3的X坐标。这同样适用于Y坐标。“Y0”表示当Y坐标除以4时余数为0的Y坐标，“Y1”表示当Y坐标除以4时余数为1的Y坐标。相应地，“Y2”表示当Y坐标除以4时余数为2的Y坐标。“Y3”表示当像素的Y坐标除以4时余数为3的Y坐标。
应注意到，在第三实施例中，在抖动矩阵71中描述的阈值是在1和3之间选择，而在第一实施例中，在抖动矩阵51中描述的阈值是从0、1、2和3中选择的。
还应注意到，与第一实施例不同，在第三实施例中，所容许的阈值“0”、“1”、“2”和“3”出现在抖动矩阵71中的频率不是恒定的；八个“1”和八个“3”出现在抖动矩阵71中，而没有“0”和“2”出现在抖动矩阵71中。
图7表示在第三实施例中，在后图像处理级8内集成的二进制LUT42的示例性内容。
如上所述，二进制LUT42描述LUT输出值、与Vsync计数器值46和由坐标数据23表示的X和Y坐标之间的关联性。在图7中，正如在图6的情形中，“X0”表示当X坐标除以4时余数为0的X坐标，“X1”表示当X坐标除以4时余数为1的X坐标。相应地，“X2”表示当X坐标除以4时余数为2的X坐标，“X3”表示当像素的X坐标除以4时余数为3的X坐标。这同样适用于Y坐标。“Y0”表示当Y坐标除以4时余数为0的Y坐标，“Y1”表示当Y坐标除以4时余数为1的Y坐标。相应地，“Y2”表示当Y坐标除以4时余数为2的Y坐标。“Y3”表示当像素的Y坐标除以4时余数为3的Y坐标。
在第三实施例中，二进制LUT42被设计成在二进制LUT42中为特定X和Y坐标对描述的“1”的总数与被减1后的阈值相同，该阈值是通过在前图像处理级6内的抖动矩阵71中的该特定X和Y坐标对来标识的。对于“X1”和“Y0”，例如，二进制LUT42中的“1”的总数为2，而在抖动矩阵51中为“X0”和“Y0”描述的阈值(见图6)为“3”。
这一事实意味着，在来自初始对应于减色图像数据28的输出图像数据29的所需灰度级电平的平均值上，使由输出图像数据29表示的每一各个图像的灰度级电平减小1；然而，这没有导致问题，这是因为由第三实施例的灰度级电压生成器11为特定灰度级电平生成的灰度级电压31的电压电平，等于由第一实施例中的灰度级电压生成器11为由特定灰度级电平增加1后的灰度级电平而生成的灰度级电压31的电压电平。
而且，第三实施例的二进制LUT42还被如此设计，使得在二进制LUT42中为Vsync计数器值46的各个容许值描述的“1”的总数相同，在二进制LUT42中为每一容许的Vsync计数器值(0，1，2和3)出现四个“1”。
而且，第三实施例的二进制LUT42还被如此设计，使得与用于Vsync计数器值46为“0”的各X和Y坐标相关的LUT输出值47是用于的Vsync计数器值46为“2”的相应LUT输出值47，而与用于Vsync计数器值46为“1”的各X和Y坐标相关的LUT输出值47正是用于Vsync计数器值46为“3”的相应LUT输出值47。
如在第一实施例中所述的控制驱动器3的情形，上述变型仅需要适用于6位处理的存储器7、后图像处理级8、灰度级电压生成器11和数据线驱动电路12，从而容许减少这些电路的电路尺寸。
除所生成的灰度级电压31的电压电平和在前图像处理级6中使用的抖动矩阵的内容、以及在后图像处理级8中使用的二进制LUT外，第三实施例中的控制驱动器3的操作与第一实施例中的类似。
更具体地说，输入图像数据42和控制信号21被从外部提供给控制驱动器3。指令处理电路5，将该输入图像数据20传送到前图像处理级6，并且还响应于输入图像数据20和控制信号21生成坐标数据23、定时控制信号24、粒度设定值25、定时控制26和定时控制27。前图像处理级6通过对输入图像数据20执行二位减色处理，来生成减色图像数据28。应注意到，图6中所示的抖动矩阵71被用于二位减色处理中。存储器7临时存储减色图像数据28，然后在驱动与减色图像数据28关联的像素的定时处，将减色图像数据28传送到后图像处理级8。
计数器41将Vsync计数器值46馈送到二进制LUT42。在每八个帧周期中，在由定时控制信号24表示的定时处，Vsync计数器值46被循环地设置成0、1、2、3、1、2、3，然后设置成0。二进制LUT42输出LUT输出值47，如由坐标数据23和Vsync计数器值46所表示的。应注意到，在本实施例中，二进制LUT42的内容如图7所示。+1加法器44通过将1添加到减色图像数据28的各个值，生成+1图像数据49。当LUT输出值47为0时，选择器45将减色图像数据28选择为被选图像数据54，而当LUT输出值47表示1时，将+1图像数据49选择为被选图像数据54。溢出处理单元53由被选图像数据54生成输出图像数据29。当被选图像数据54不经历溢出时，输出图像数据29的值与被选图像数据54的值相同。另一方面，当被选图像数据54经历溢出时，输出图像数据29的值被设置成与减色图像数据28的值相同的值。
响应于灰度级电平设置信号25，灰度级电压生成器11将+1灰度级电压31输送到数据线驱动电路12。栅极驱动电路14响应于定时控制27，激活显示面板2的被选栅极线，停用剩余的栅极线。在由定时控制26表示的定时处，数据线驱动器电路12响应于由输出图像数据29表示的灰度级电平，将从+1灰度级电压31中选择的灰度级电压施加到显示面板2的数据线。根据输入图像数据20，上述操作允许显示面板2显示期望的图像。
上述操作允许通过使用仅仅使用于6位图像数据的存储器7、灰度级电压生成器11和数据线驱动器电路12，以提高的图像质量，在显示面板2上虚拟地显示8位图像。
在控制驱动器3的上述操作中，根据减色图像数据28，在来自将由输出图像数据29表示的所需灰度级电平的平均值上，使由输出图像数据29表示的灰度级电平减小1，同时通过灰度级电压生成器11来生成+1灰度级电压31。结果，驱动电压32被施加到由减色图像数据28表示的相应像素。这种操作的一个优点是减少闪烁。在本实施例中，抖动矩阵71、二进制LUT42和+1灰度级电压31的设定允许实现以二个帧周期为一循环的FRC技术，代替在第一实施例中实现的、以4帧周期为一循环的FRC技术。帧速率控制的循环的减小有效地降低了闪烁。
显然，本发明不限于上述实施例，而是可以在不背离本发明的范围的情况下对其作出改进和修改。
在一个实施例中，例如，输入图像数据20的格式是可以改变的。在这种情况下，指令处理电路5可以被设计成响应于输入图像数据20的格式，控制前和后图像处理级6和8的操作。更具体地说，当用于一帧图像的输入图像数据20的总位数大于存储器7的容量时，指令处理电路5允许前和后图像处理级6和8如上所述操作。另一方面，当用于一帧图像的输入图像数据20的总位数等于或小于存储器7的容量时，指令处理电路5禁止前和后图像处理级6和8执行减色处理和修正处理。在这种情况下，前图像处理级6将输入图像数据20传送到存储器7，而不是传送到减色图像数据28，并且存储器7在其中存储该输入图像数据20。后图像处理级8从存储器7接收输入图像数据20，以及将所接收的输入图像数据20传送到数据线驱动器电路12。
在另一实施例中，指令处理电路5可以被设计为响应于输入图像数据20的位宽度，来控制前和后图像处理级6和8的操作。更具体地说，当输入图像数据20的位宽度大于减色图像数据28(以及输出图像数据29)的位宽度时，指令处理电路5允许前和后图像处理级6和8如上所述操作。另一方面，当输入图像数据20的位的位宽度等于或小于减色图像数据28的位宽度时，指令处理电路5禁止前和后图像处理级6和8执行减色处理和修正处理。在这种情况下，前图像处理级6将输入图像数据20传送到存储器7，而不是传送到减色图像数据28，并且存储器7在其中存储输入图像数据20。后图像处理级8从存储器7接收输入图像数据20，以及将所接收的输入图像数据20传送到数据线驱动电路12。
权利要求
1.一种显示设备，包括
显示面板，在其上提供多个像素；
控制驱动器，其响应于输入图像数据，来驱动所述显示面板，所述控制驱动器包括
前图像处理级，用于通过使用抖动矩阵来对所述输入图像数据执行减色处理，以生成减色图像数据；
存储器，用于存储所述减色图像数据；
后图像处理级，用于对从所述存储器接收的所述减色图像数据执行修正处理，以生成输出图像数据；以及
驱动器电路，其响应于所述输出图像数据，驱动所述显示面板，
其中，所述后图像处理级包括
计数器，其生成计数器值，使得在每一帧周期来更新所述计数器值；
二进制LUT，其响应于所述计数器值和从所述多个像素的目标像素的坐标，来输出LUT输出值；以及
选择器部，其响应于所述LUT输出值，从所述减色图像数据生成所述输出图像数据，
其中，所述输出图像数据的位宽度与所述减色图像数据的位宽度相同，以及
其中，当所述LUT输出值为第一值时，所述输出图像数据的值与所述减色图像数据的相应值相同，而当所述LUT输出值是不同于所述第一值的第二值时，根据所述减色图像数据的所述相应值来修正所述输出图像数据的所述值。
2.如权利要求1所述的显示设备，其中，在所述二进制LUT中为所述计数器值的各个容许值描述的所述第一值的总数是相同的。
3.如权利要求1所述的显示设备，其中，所述存储器的容量等于所述减色图像数据的所述位宽度和在所述显示面板上提供的所述像素的数量的乘积。
4.如权利要求2所述的显示设备，其中，所述后图像处理级进一步最大/最小值处理单元，该最大/最小值处理单元响应于所述减色图像数据，输出从所述LUT输出值和所述第二值中选择出的输出值，
其中，所述选择器部响应于所述最大/最小值处理单元的所述输出值，输出所述输出图像数据，以及
其中，当所述减色图像数据的所述相应值均为0或均为1时，所述最大/最小值处理单元将其所述输出值设置成所述第二值，以及当所述减色图像数据的所述相应值既不均为0也不均为1时，将其所述输出值设置成所述LUT输出值。
5.如权利要求2或3所述的显示设备，其中，所述控制驱动器进一步包括驱动器电路，该驱动器电路响应于所述输出图像数据，将驱动电压分别施加到被选像素线，
其中，在每帧周期反转所述驱动电压的极性，以及
其中，所述计数器输出所述计数器值，使得在其中生成的所述计数器值相同的每两个相邻帧周期中，施加到所述被选像素线的所述驱动电压的所述极性是相反的。
6.如权利要求1至4的任何一个所述的显示设备，其中，所述控制驱动器被设计成当用于一帧图像的所述输入图像数据的总数大于所述存储器的容量时，所述前图像处理级执行所述减色处理，所述后图像处理级执行所述修正处理，以及当用于一帧图像的所述输入图像数据的所述总数等于或小于所述存储器的所述容量时，所述前图像处理级将所述输入图像数据传送到所述存储器，所述后图像处理级将所述输入图像数据从所述存储器传送到所述驱动器电路。
7.一种用于驱动在其上提供多个像素的显示面板的控制驱动器，包括
前图像处理级，用于通过使用抖动矩阵，对输入图像数据执行减色处理，以生成减色图像数据；
存储器，用于存储所述减色图像数据；
后图像处理级，用于对从所述存储器接收的所述减色图像数据执行修正处理，以生成输出图像数据；以及
驱动器电路，其响应于所述输出图像数据，驱动所述显示面板，
其中，所述后图像处理级包括
计数器，其生成计数器值，使得在每一帧周期更新所述计数器值；
二进制LUT，其响应于所述计数器值和从所述多个像素中选择的目标像素的坐标，来输出LUT输出值；以及
选择器部，其响应于所述LUT输出值，从所述减色图像数据生成所述输出图像数据，
其中，所述输出图像数据的位宽度与所述减色图像数据的位宽度相同，以及
其中，当所述LUT输出值为第一值时，所述输出图像数据的值与所述减色图像数据的相应值相同，而当所述LUT输出值是不同于所述第一值的第二值时，根据所述减色图像数据的所述相应值来修正所述输出图像数据的所述值。
8.如权利要求7所述的控制驱动器，其中，在所述二进制LUT中为所述计数器值的各个容许值描述的所述第一值的总数相同。
9.如权利要求8所述的控制驱动器，其中，所述后图像处理级进一步最大/最小值处理单元，该最大/最小值处理单元响应于所述减色图像数据，输出从所述LUT输出值和所述第二值中选择的输出值，
其中，所述选择器部响应于所述最大/最小值处理单元的所述输出值，输出所述输出图像数据，以及
其中，当所述减色图像数据的所述相应值均为0或均为1时，所述最大/最小值处理单元将其所述输出值设置成所述第二值，以及当所述减色图像数据的所述相应值既不均为0也不均为1时，将其所述输出值设置成所述LUT输出值。
10.如权利要求8或9所述的控制驱动器，进一步包括驱动器电路，所述驱动器电路响应于所述输出图像数据，将驱动电压分别施加到被选像素线，
其中，在每帧周期反转所述驱动电压的极性，以及
其中，所述计数器输出所述计数器值，使得在其中生成的所述计数器值相同的每两个相邻帧周期中，施加到所述被选像素线的所述驱动电压的所述极性是相反的。
11.如权利要求7至9的任何一个所述的控制驱动器，其中，当用于一帧图像的所述输入图像数据的总数大于所述存储器的容量时，所述前图像处理级执行所述减色处理，所述后图像处理级执行所述修正处理，以及
当用于一帧图像的所述输入图像数据的所述总数等于或小于所述存储器的所述容量时，所述前图像处理级将所述输入图像数据传送到所述存储器，所述后图像处理级将所述输入图像数据从所述存储器传送到所述驱动器电路。
12.一种显示设备，包括
二进制LUT，其响应于在每帧周期更新的目标像素的坐标数据和计数器值，输出LUT输出值；以及
选择器部，其响应于所述LUT输出值，对图像数据执行加法操作，以生成输出图像数据。
全文摘要
显示设备具有显示面板和控制驱动器。控制驱动器包括前图像处理级，在输入图像数据上执行减色处理，以便生成减色图像数据；存储器；后图像处理级，用于在从存储器接收的减色图像数据上执行修正处理，以便生成输出图像数据；以及驱动器电路，响应于输出图像数据，驱动显示面板。后图像处理级具有计数器，生成计数器值；二进制LUT，响应于计数器值和从多个像素的目标像素的坐标，输出LUT输出值；以及选择器部，响应于LUT输出值，由减色图像数据生成输出图像数据。输出图像数据的位宽度与减色图像数据的位宽度相同。当LUT输出值为第一值时，输出图像数据的值与减色图像数据的相应值相同，而当LUT输出值是不同于第一值的第二值时，由减色图像数据的相应值，修正输出图像数据的值。
文档编号G09G3/36GK101197118SQ20071016934
公开日2008年6月11日 申请日期2007年11月22日 优先权日2006年11月22日
发明者降旗弘史, 能势崇 申请人:恩益禧电子股份有限公司
最新回复(0)