便携式通用数字逻辑设计和eda综合实验板的制作方法
专利名称：便携式通用数字逻辑设计和eda综合实验板的制作方法
技术领域：
便携式通用数字逻辑设计和EDA综合实验板
技术领 域本实用新型属于电子技术应用领域，涉及一种便携式通用数字逻辑设计和EDA综合设计的实验平台。
背景技术：
数字逻辑电路是计算机、电子、通信类专业在电子技术方面入门的基础课。该课程具有其自身的体系及很强的实践性。数字逻辑电路是研究数字信号存储、变换和运算的一门学科，所以该课程不单单要求学生掌握其基本内容并且要求学生有较强的实际操作和动手能力。数字逻辑电路课程的教学内容处于计算机层次结构中的最底层，属于计算机的内核，是构成计算机和其它数字系统的基础。而逻辑器件的发展对计算机的发展和更新换代起着决定性作用。随着EDA与FPGA技术的迅猛发展，现今的数字逻辑电路课程实验环节从原来的面包板、门电路和简单组合逻辑芯片发展到了以FPGA为主的实验平台。基于FPGA的实验平台的优点在于，编程可擦写、可重复使用，将逻辑设计编译后可直观实现在FPGA上， 减少了之前以面包板为实验平台的危险性，并且可以让学生了解到复杂电路设计的整体过程，这些都是之前以简单组合逻辑芯片为主的实验平台所无法替代的。近年来，越来越多的高校在数字逻辑设计的实验教学中选择基于FPGA的实验平台，但是目前的实验平台有很多不足(1)体积大，携带不方便，只能在固定的实验室进行实验；(2)与PC机通信不方便，需要外接通信转接卡；(3)成本高，需要购买配套的电源线、 下载线及通信转接卡，对于学生每人一台的要求代价太高。传统的EDA实验平台，往往只能用于程序下载验证，因为通信不方便而不能直接与其他通信微控器进行数据交互。例如设计一个滤波器用FPGA来验证时，若没有通信功能，则滤波器大量的输入数据与输出结果无法直接操作与验证。同时，高校为实现培养创新性人才这一目标，近年来不断推进教学模式的改革与创新，扩大大学生工程设计与创新训练规模，以形成“精讲多练_>做中学_>创新训练”有效强化学生动手能力、培养创新人才的链条式实践教学人才培养模式。然而，在传统的实验教学过程中，多个学生使用一台实验箱，再加上实践创新教学模式的推进、招生规模的不断扩大与实验平台价格较贵，实验设备相对来说已处于紧缺状态，根本没办法满足每个学生一台的需求。
实用新型内容本实用新型要解决的技术问题是，针对现有数字逻辑实验平台所存在的问题，这些问题包括需要购买专用下载线、专用电源线、需要依赖通信转接卡进行通信而带来的麻烦与额外成本、体积大携带不方便、成本高无法满足目前创新性实践教学改革中每个学生一台的需求，设计一种便携式通用数字逻辑设计和EDA综合实验板，其下载、通信与供电仅需一条UBS线、具有协处理器功能、小巧便携、性价比高、简单实用。本实用新型所采用的技术方案是所述便携式通用数字逻辑设计和EDA综合实验板包括通用串行总线接口(USB)、驱动电路模块、电可擦写模块、通信/下载模块、频率可调时钟模块、拨码开关模块、现场可编程逻辑阵列(FPGA)、脉冲开关模块、二极管显示模块和数码管显示模块；其结构特点是，连接通用串行总线接口的驱动电路模块分别同电可擦写模块及通信/下载模块双向连接，通信/下载模块同现场可编程逻辑阵列双向连接，同通信 /下载模块双向连接的频率可调时钟模块以及拨码开关模块、脉冲开关模块均接入现场可编程逻辑阵列，现场可编程逻辑阵列还接有二极管显示模块和数码管显示模块，拨码开关模块连接二极管显示模块。
以下对本实用新型做出进一步说明。本实用新型设有现场可编程逻辑阵列(FPGA) ；FPGA接有集成了通信协议和FPGA 下载逻辑的通信/下载模块，该具有通信功能的模块使其可用作协处理器与其他通用微控器进行数据交互；并将通用串行总线的驱动固化在与USB相接的驱动电路模块中，USB接口集FPGA网表文件下载、串口数据通信及单一电源供电于一体而不需要额外的专用下载线。本实用新型的特点有(1)体积小，携带方便(面积约12cm*8cm)，可在宿舍进行实验从而避免了去固定实验室做实验的麻烦，同时节省了实验室开销，特别适合本科教学中推广开放性实验；(2)成本低，不需要购买专用电源线、专用下载线及通信转接卡，成本低于150元， 完全可以满足学生人手一台的需求，有利于引导与促进学生参与实践训练的兴趣；(3) USB接口集FPGA网表文件下载、串口数据通信和单一电源供电于一体，无需外接专用电源线与下载线，使用方便，学生只需一根USB连接线即可使用该实用新型；(4)协处理器/单元特性，实用新型的USB接口直接可用于其与PC机间的通信，不需要连接通信转接卡，因此，该实用新型除了可用于实验设计的功能验证外还可以用作协处理器与其他通用微控器进行数据交互；(5)频率可调时钟模块与脉冲开关模块相结合，脉冲开关模块可手动生成时钟信号为调试运行程序提供了方便，而频率可调时钟信号为复杂数字系统的设计提供了方便；(6)逻辑资源丰富，特别适用于计算机、通信专业，FPGA的I/O接口与输入输出器件全部采用固定连接，在FPGA有限资源条件下，最大限度的连接上尽可能多的输入输出器件，使得该实验平台可完全满足从简单的数字电路到复杂数字系统的设计实验，并一直延伸扩展到综合电子设计等创新训练课题上。本实用新型的开发思路是，针对数字逻辑设计教学实验、工程设计、创新训练及科技竞赛对便携式低成本实验平台的迫切需求，设计的一款便携式EDA实验平台，完全可满足每个学生一台，可以很好地解决高校实验平台紧缺的问题。更重要的是，本实用新型设计的USB接口集通信、下载及单一电源供电于一体，不需要购买专用电源和专用下载线，同时该实用新型通过USB接口与PC机之间进行通信使其可用作协处理器，如算法验证协处理器PC机将实验数据送去FPGA中的算法进行运算后结果输出至PC机。因此其与传统的EDA实验平台相比，该实用新型的USB接口集通信、下载及供电于一体，使其成本大大降低、使用更加方便，并且体积小、携带方便而使得学生实验地点可延伸至宿舍，而不必到专门的实验室做实验，很大程度上节省了实验室的开销。由以上可知，本实用新型是一种便携式通用数字逻辑设计和EDA综合实验板，其下载、通信与供电仅需一条USB线、具有协处理器功能、小巧便携、性价比高、简单实用。
图1为本实用新型的电路结构图；图2为本实用新型的原理结构框图；图3为本实用新型的应用设计流程框图；图4为本实用新型应用1 与PC数据交互结构图；图5为本实用新型应用2 数字钟设计结构图。
具体实施方式
如图1所示本实用新型的便携式通用数字逻辑设计和EDA综合实验板包括通用串行总线接口(USB)、驱动电路模块、电可擦写模块、通信/下载模块、频率可调时钟模块、 拨码开关模块、现场可编程逻辑阵列(FPGA)、脉冲开关模块、二极管显示模块和数码管显示模块；其结构特点是，连接通用串行总线接口的驱动电路模块分别同电可擦写模块及通信 /下载模块双向连接，通信/下载模块同现场可编程逻辑阵列双向连接，同通信/下载模块双向连接的频率可调时钟模块以及拨码开关模块、脉冲开关模块均接入现场可编程逻辑阵列，现场可编程逻辑阵列还接有二极管显示模块和数码管显示模块，拨码开关模块连接二极管显示模块。其中，所述通用串行总线接口采用集通信、下载及单一电源供电于一体的USB接口 ；驱动电路模块采用FT245BL芯片；通信/下载模块采用CPLD芯片；电可擦写模块采用 93C46芯片；现场可编程逻辑阵列(FPGA)采用Altera公司的FPGA芯片；频率可调时钟模块包括4个频率可调时钟；拨码开关模块包括24个开关；脉冲开关模块包括8个开关；二极管显示模块包括48个LED ；数码管显示模块包括8个数码管。本实用新型以Altera公司的FPGA为核心芯片，将通用串行总线驱动固化在驱动电路(FT245BL)模块中，并将通信协议与FPGA下载逻辑集成在复杂可编程逻辑器件(CPLD) 中实现了通信与下载功能。通用串行总线的连接可为实用新型提供电源，同时通过连接实用新型的通用串行总线接口(USB)与PC机中的数据或文件进行交互，驱动电路模块固化了数据的发送/接收的通信功能，驱动电路模块与电可擦写模块用于共同控制通信与下载功能之间的切换， 当用户设定在下载状态时，本实用新型完成FPGA网表文件的下载；在用户设定在通信状态时，本实用新型完成或等待数据与PC的交互，数据通过通信/下载模块输入或输出现场可编程逻辑阵列，输入到现场可编程逻辑阵列的时钟信号可由频率可调时钟模块或者脉冲开关模块设定，用户可设置不同频率时钟信号输入或者脉冲时钟输入信号，设计的最终结果可实现在二极管显示模块或数码管显示模块上方便进行观察，同时用户可根据需求通过拨码开关模块设置输入信号，同时输入信号可显示在二极管显示模块或数码管显示模块上方便观察输入数据。实验时，通过下载/通信开关选择相应功能来将硬件设计下载到FPGA中或实现PC 机与实用新型之间的通信；图2为本实用新型设计原理框图，具体设计是将通用串行总线的驱动固化在驱动电路模块，并将通信协议和FPGA下载逻辑集成在通信/下载模块，频率可调的时钟逻辑与主芯片I/O资源相接为设计提供多个时钟源，实现了只需要一根通用串行总线与实用新型的USB接口连接就可进行FPGA网表文件下载、串口数据通信及单一电源供电的功能。利用该实用新型进行工程设计的流程，如图3所示硬件设计部分，利用EDA开发工具进行逻辑设计、编译后将逻辑设计网表下载至现场可编程逻辑阵列中；软件设计部分， 在PC上利用软件开发工具进行高级语言编程来实现交互操作界面；交互界面通过通用串行总路线接口与实用新型相连接，即可实现PC机与该实用新型之间的通信。图4为本实用新型应用1 与PC数据交互结构图，设计实现在现场可编程逻辑阵列(FPGA)中，其设计模块有内核电路中的可调时钟、扫描控制、计数器、时钟控制、LED显示、数码管显示、数据通信及PC机中的交互操作界面，将硬件设计成功下载至FPGA后，切换至通信功能，打开PC机中的通信终端即可与该实用新型之间进行通信，使用实用新型的协处理器功能。图5为本实用新型应用2 数字钟设计结构图，包括分频模块、校时模块、定时模块、计时模块、扫描模块及数码管显示模块，将硬件设计编译后下载到该实用新型，即可进行设计的功能性验证。本实用新型可进行的实验内容包括如下四大类(1)逻辑器件测试实验序列检测器，触发器等；(2)模块实验与设计存储器读写电路，LED数码管动态扫描译码电路，计数器，单片机总线接口实验等；(3)数字系统实验与设计数字钟，出租车计费器，自动售货机控制器，智力竞赛抢答器，简单CPU设计等；(4)电子设计竞赛及创新训练设计。
权利要求1.一种便携式通用数字逻辑设计和EDA综合实验板，包括通用串行总线接口、驱动电路模块、电可擦写模块、通信/下载模块、频率可调时钟模块、拨码开关模块、现场可编程逻辑阵列、脉冲开关模块、二极管显示模块和数码管显示模块；其特征是，连接通用串行总线接口的驱动电路模块分别同电可擦写模块及通信/下载模块双向连接，通信/下载模块同现场可编程逻辑阵列双向连接，同通信/下载模块双向连接的频率可调时钟模块以及拨码开关模块、脉冲开关模块均接入现场可编程逻辑阵列，现场可编程逻辑阵列还接有二极管显示模块和数码管显示模块，拨码开关模块连接二极管显示模块。
2.根据权利要求1所述便携式通用数字逻辑设计和EDA综合实验板，其特征是，所述通用串行总线接口采用USB接口，该USB接口集电源供电、程序下载及通信功能于一体。
3.根据权利要求1所述便携式通用数字逻辑设计和EDA综合实验板，其特征是，驱动电路模块采用FT245BL芯片；通信/下载模块采用复杂可编程逻辑器件CPLD芯片；电可擦写模块采用93C46芯片；现场可编程逻辑阵列FPGA采用Altera公司的FPGA芯片；频率可调时钟模块包括4个频率可调时钟；拨码开关模块包括24个开关；脉冲开关模块包括8个开关；二极管显示模块包括48个LED ；数码管显示模块包括 8个数码管。
专利摘要本实用新型是一种便携式通用数字逻辑设计和EDA综合实验板，包括通用串行总线接口、驱动电路模块、电可擦写模块、通信/下载模块、频率可调时钟模块、拨码开关模块、现场可编程逻辑阵列、脉冲开关模块、二极管显示模块和数码管显示模块；与通用串行总线接口相接的驱动电路模块分别同电可擦写模块及通信/下载模块双向连接，通信/下载模块同现场可编程逻辑阵列及频率可调时钟模块双向连接，频率可调时钟模块、拨码开关模块及脉冲开关模块均接入现场可编程逻辑阵列，现场可编程逻辑阵列还接有二极管显示模块和数码管显示模块。其通用串行总线接口集供电、下载及通信于一体，其通信功能模块使其可用作协处理器与其他通用微控器进行数据交互。
文档编号G09B23/18GK201984696SQ20112002036
公开日2011年9月21日 申请日期2011年1月21日 优先权日2011年1月21日
发明者刘彦, 徐成, 方凯晴, 曾娟丽, 杨志邦, 王奕, 田峥 申请人:湖南大学
技术领域：
便携式通用数字逻辑设计和EDA综合实验板
技术领 域本实用新型属于电子技术应用领域，涉及一种便携式通用数字逻辑设计和EDA综合设计的实验平台。
背景技术：
数字逻辑电路是计算机、电子、通信类专业在电子技术方面入门的基础课。该课程具有其自身的体系及很强的实践性。数字逻辑电路是研究数字信号存储、变换和运算的一门学科，所以该课程不单单要求学生掌握其基本内容并且要求学生有较强的实际操作和动手能力。数字逻辑电路课程的教学内容处于计算机层次结构中的最底层，属于计算机的内核，是构成计算机和其它数字系统的基础。而逻辑器件的发展对计算机的发展和更新换代起着决定性作用。随着EDA与FPGA技术的迅猛发展，现今的数字逻辑电路课程实验环节从原来的面包板、门电路和简单组合逻辑芯片发展到了以FPGA为主的实验平台。基于FPGA的实验平台的优点在于，编程可擦写、可重复使用，将逻辑设计编译后可直观实现在FPGA上， 减少了之前以面包板为实验平台的危险性，并且可以让学生了解到复杂电路设计的整体过程，这些都是之前以简单组合逻辑芯片为主的实验平台所无法替代的。近年来，越来越多的高校在数字逻辑设计的实验教学中选择基于FPGA的实验平台，但是目前的实验平台有很多不足(1)体积大，携带不方便，只能在固定的实验室进行实验；(2)与PC机通信不方便，需要外接通信转接卡；(3)成本高，需要购买配套的电源线、 下载线及通信转接卡，对于学生每人一台的要求代价太高。传统的EDA实验平台，往往只能用于程序下载验证，因为通信不方便而不能直接与其他通信微控器进行数据交互。例如设计一个滤波器用FPGA来验证时，若没有通信功能，则滤波器大量的输入数据与输出结果无法直接操作与验证。同时，高校为实现培养创新性人才这一目标，近年来不断推进教学模式的改革与创新，扩大大学生工程设计与创新训练规模，以形成“精讲多练_>做中学_>创新训练”有效强化学生动手能力、培养创新人才的链条式实践教学人才培养模式。然而，在传统的实验教学过程中，多个学生使用一台实验箱，再加上实践创新教学模式的推进、招生规模的不断扩大与实验平台价格较贵，实验设备相对来说已处于紧缺状态，根本没办法满足每个学生一台的需求。
实用新型内容本实用新型要解决的技术问题是，针对现有数字逻辑实验平台所存在的问题，这些问题包括需要购买专用下载线、专用电源线、需要依赖通信转接卡进行通信而带来的麻烦与额外成本、体积大携带不方便、成本高无法满足目前创新性实践教学改革中每个学生一台的需求，设计一种便携式通用数字逻辑设计和EDA综合实验板，其下载、通信与供电仅需一条UBS线、具有协处理器功能、小巧便携、性价比高、简单实用。本实用新型所采用的技术方案是所述便携式通用数字逻辑设计和EDA综合实验板包括通用串行总线接口(USB)、驱动电路模块、电可擦写模块、通信/下载模块、频率可调时钟模块、拨码开关模块、现场可编程逻辑阵列(FPGA)、脉冲开关模块、二极管显示模块和数码管显示模块；其结构特点是，连接通用串行总线接口的驱动电路模块分别同电可擦写模块及通信/下载模块双向连接，通信/下载模块同现场可编程逻辑阵列双向连接，同通信 /下载模块双向连接的频率可调时钟模块以及拨码开关模块、脉冲开关模块均接入现场可编程逻辑阵列，现场可编程逻辑阵列还接有二极管显示模块和数码管显示模块，拨码开关模块连接二极管显示模块。
以下对本实用新型做出进一步说明。本实用新型设有现场可编程逻辑阵列(FPGA) ；FPGA接有集成了通信协议和FPGA 下载逻辑的通信/下载模块，该具有通信功能的模块使其可用作协处理器与其他通用微控器进行数据交互；并将通用串行总线的驱动固化在与USB相接的驱动电路模块中，USB接口集FPGA网表文件下载、串口数据通信及单一电源供电于一体而不需要额外的专用下载线。本实用新型的特点有(1)体积小，携带方便(面积约12cm*8cm)，可在宿舍进行实验从而避免了去固定实验室做实验的麻烦，同时节省了实验室开销，特别适合本科教学中推广开放性实验；(2)成本低，不需要购买专用电源线、专用下载线及通信转接卡，成本低于150元， 完全可以满足学生人手一台的需求，有利于引导与促进学生参与实践训练的兴趣；(3) USB接口集FPGA网表文件下载、串口数据通信和单一电源供电于一体，无需外接专用电源线与下载线，使用方便，学生只需一根USB连接线即可使用该实用新型；(4)协处理器/单元特性，实用新型的USB接口直接可用于其与PC机间的通信，不需要连接通信转接卡，因此，该实用新型除了可用于实验设计的功能验证外还可以用作协处理器与其他通用微控器进行数据交互；(5)频率可调时钟模块与脉冲开关模块相结合，脉冲开关模块可手动生成时钟信号为调试运行程序提供了方便，而频率可调时钟信号为复杂数字系统的设计提供了方便；(6)逻辑资源丰富，特别适用于计算机、通信专业，FPGA的I/O接口与输入输出器件全部采用固定连接，在FPGA有限资源条件下，最大限度的连接上尽可能多的输入输出器件，使得该实验平台可完全满足从简单的数字电路到复杂数字系统的设计实验，并一直延伸扩展到综合电子设计等创新训练课题上。本实用新型的开发思路是，针对数字逻辑设计教学实验、工程设计、创新训练及科技竞赛对便携式低成本实验平台的迫切需求，设计的一款便携式EDA实验平台，完全可满足每个学生一台，可以很好地解决高校实验平台紧缺的问题。更重要的是，本实用新型设计的USB接口集通信、下载及单一电源供电于一体，不需要购买专用电源和专用下载线，同时该实用新型通过USB接口与PC机之间进行通信使其可用作协处理器，如算法验证协处理器PC机将实验数据送去FPGA中的算法进行运算后结果输出至PC机。因此其与传统的EDA实验平台相比，该实用新型的USB接口集通信、下载及供电于一体，使其成本大大降低、使用更加方便，并且体积小、携带方便而使得学生实验地点可延伸至宿舍，而不必到专门的实验室做实验，很大程度上节省了实验室的开销。由以上可知，本实用新型是一种便携式通用数字逻辑设计和EDA综合实验板，其下载、通信与供电仅需一条USB线、具有协处理器功能、小巧便携、性价比高、简单实用。
图1为本实用新型的电路结构图；图2为本实用新型的原理结构框图；图3为本实用新型的应用设计流程框图；图4为本实用新型应用1 与PC数据交互结构图；图5为本实用新型应用2 数字钟设计结构图。
具体实施方式
如图1所示本实用新型的便携式通用数字逻辑设计和EDA综合实验板包括通用串行总线接口(USB)、驱动电路模块、电可擦写模块、通信/下载模块、频率可调时钟模块、 拨码开关模块、现场可编程逻辑阵列(FPGA)、脉冲开关模块、二极管显示模块和数码管显示模块；其结构特点是，连接通用串行总线接口的驱动电路模块分别同电可擦写模块及通信 /下载模块双向连接，通信/下载模块同现场可编程逻辑阵列双向连接，同通信/下载模块双向连接的频率可调时钟模块以及拨码开关模块、脉冲开关模块均接入现场可编程逻辑阵列，现场可编程逻辑阵列还接有二极管显示模块和数码管显示模块，拨码开关模块连接二极管显示模块。其中，所述通用串行总线接口采用集通信、下载及单一电源供电于一体的USB接口 ；驱动电路模块采用FT245BL芯片；通信/下载模块采用CPLD芯片；电可擦写模块采用 93C46芯片；现场可编程逻辑阵列(FPGA)采用Altera公司的FPGA芯片；频率可调时钟模块包括4个频率可调时钟；拨码开关模块包括24个开关；脉冲开关模块包括8个开关；二极管显示模块包括48个LED ；数码管显示模块包括8个数码管。本实用新型以Altera公司的FPGA为核心芯片，将通用串行总线驱动固化在驱动电路(FT245BL)模块中，并将通信协议与FPGA下载逻辑集成在复杂可编程逻辑器件(CPLD) 中实现了通信与下载功能。通用串行总线的连接可为实用新型提供电源，同时通过连接实用新型的通用串行总线接口(USB)与PC机中的数据或文件进行交互，驱动电路模块固化了数据的发送/接收的通信功能，驱动电路模块与电可擦写模块用于共同控制通信与下载功能之间的切换， 当用户设定在下载状态时，本实用新型完成FPGA网表文件的下载；在用户设定在通信状态时，本实用新型完成或等待数据与PC的交互，数据通过通信/下载模块输入或输出现场可编程逻辑阵列，输入到现场可编程逻辑阵列的时钟信号可由频率可调时钟模块或者脉冲开关模块设定，用户可设置不同频率时钟信号输入或者脉冲时钟输入信号，设计的最终结果可实现在二极管显示模块或数码管显示模块上方便进行观察，同时用户可根据需求通过拨码开关模块设置输入信号，同时输入信号可显示在二极管显示模块或数码管显示模块上方便观察输入数据。实验时，通过下载/通信开关选择相应功能来将硬件设计下载到FPGA中或实现PC 机与实用新型之间的通信；图2为本实用新型设计原理框图，具体设计是将通用串行总线的驱动固化在驱动电路模块，并将通信协议和FPGA下载逻辑集成在通信/下载模块，频率可调的时钟逻辑与主芯片I/O资源相接为设计提供多个时钟源，实现了只需要一根通用串行总线与实用新型的USB接口连接就可进行FPGA网表文件下载、串口数据通信及单一电源供电的功能。利用该实用新型进行工程设计的流程，如图3所示硬件设计部分，利用EDA开发工具进行逻辑设计、编译后将逻辑设计网表下载至现场可编程逻辑阵列中；软件设计部分， 在PC上利用软件开发工具进行高级语言编程来实现交互操作界面；交互界面通过通用串行总路线接口与实用新型相连接，即可实现PC机与该实用新型之间的通信。图4为本实用新型应用1 与PC数据交互结构图，设计实现在现场可编程逻辑阵列(FPGA)中，其设计模块有内核电路中的可调时钟、扫描控制、计数器、时钟控制、LED显示、数码管显示、数据通信及PC机中的交互操作界面，将硬件设计成功下载至FPGA后，切换至通信功能，打开PC机中的通信终端即可与该实用新型之间进行通信，使用实用新型的协处理器功能。图5为本实用新型应用2 数字钟设计结构图，包括分频模块、校时模块、定时模块、计时模块、扫描模块及数码管显示模块，将硬件设计编译后下载到该实用新型，即可进行设计的功能性验证。本实用新型可进行的实验内容包括如下四大类(1)逻辑器件测试实验序列检测器，触发器等；(2)模块实验与设计存储器读写电路，LED数码管动态扫描译码电路，计数器，单片机总线接口实验等；(3)数字系统实验与设计数字钟，出租车计费器，自动售货机控制器，智力竞赛抢答器，简单CPU设计等；(4)电子设计竞赛及创新训练设计。
权利要求1.一种便携式通用数字逻辑设计和EDA综合实验板，包括通用串行总线接口、驱动电路模块、电可擦写模块、通信/下载模块、频率可调时钟模块、拨码开关模块、现场可编程逻辑阵列、脉冲开关模块、二极管显示模块和数码管显示模块；其特征是，连接通用串行总线接口的驱动电路模块分别同电可擦写模块及通信/下载模块双向连接，通信/下载模块同现场可编程逻辑阵列双向连接，同通信/下载模块双向连接的频率可调时钟模块以及拨码开关模块、脉冲开关模块均接入现场可编程逻辑阵列，现场可编程逻辑阵列还接有二极管显示模块和数码管显示模块，拨码开关模块连接二极管显示模块。
2.根据权利要求1所述便携式通用数字逻辑设计和EDA综合实验板，其特征是，所述通用串行总线接口采用USB接口，该USB接口集电源供电、程序下载及通信功能于一体。
3.根据权利要求1所述便携式通用数字逻辑设计和EDA综合实验板，其特征是，驱动电路模块采用FT245BL芯片；通信/下载模块采用复杂可编程逻辑器件CPLD芯片；电可擦写模块采用93C46芯片；现场可编程逻辑阵列FPGA采用Altera公司的FPGA芯片；频率可调时钟模块包括4个频率可调时钟；拨码开关模块包括24个开关；脉冲开关模块包括8个开关；二极管显示模块包括48个LED ；数码管显示模块包括 8个数码管。
专利摘要本实用新型是一种便携式通用数字逻辑设计和EDA综合实验板，包括通用串行总线接口、驱动电路模块、电可擦写模块、通信/下载模块、频率可调时钟模块、拨码开关模块、现场可编程逻辑阵列、脉冲开关模块、二极管显示模块和数码管显示模块；与通用串行总线接口相接的驱动电路模块分别同电可擦写模块及通信/下载模块双向连接，通信/下载模块同现场可编程逻辑阵列及频率可调时钟模块双向连接，频率可调时钟模块、拨码开关模块及脉冲开关模块均接入现场可编程逻辑阵列，现场可编程逻辑阵列还接有二极管显示模块和数码管显示模块。其通用串行总线接口集供电、下载及通信于一体，其通信功能模块使其可用作协处理器与其他通用微控器进行数据交互。
文档编号G09B23/18GK201984696SQ20112002036
公开日2011年9月21日 申请日期2011年1月21日 优先权日2011年1月21日
发明者刘彦, 徐成, 方凯晴, 曾娟丽, 杨志邦, 王奕, 田峥 申请人:湖南大学
最新回复(0)