一种具有预充功能的像素结构的制作方法
专利名称：一种具有预充功能的像素结构的制作方法
技术领域：
本实用新型关于一种显示器的像素阵列结构，特别是关于一种具有预充功能的像素结构。
背景技术：
薄膜晶体管液晶显示器(TFT-IXD)是现今普遍的显示器，如图1所示，现今大部分的TFT-IXD显示区域10是由许多相互交错的扫描线11与数据线12所组成，扫描线11与数据线12交错的区域为一像素单元P。每一个像素是由一晶体管作为像素的开关，如薄膜晶体管(TFT)、一扫描线以及一数据线所组成，而每一列像素均有一共电位线13与每单元像素的电极形成一储存电容Cs。显示驱动原理为每一条扫描线11循序送出开启信号给一列TFT的闸极，当TFT被导通时，数据线经由导通的TFT对像素的储存电容Cs充电而写入一灰阶电压。在TFT被关闭后，该灰阶电压仍被储存电容Cs维持着，直到下一次控制此像素的TFT被开启时才会再更新灰阶电压。扫描线11会循序不断的开启每一列上的TFT，然后由数据线更新像素的灰阶电压，TFT-IXD即以此方式不断地循环动作以更新画面。但是由于成本降低的要求，目前许多TFT-IXD采用数据线缩减(Data linereducing)的技术，如图 2 所示，Hitachi 于 1992 年公开的 Data line reducing 技术 (美国专利编号US5151689)，以及CASIO于2000年公开的横置像素技术(日本专利编号 2000-23135)。此类技术主要在于利用特殊的设计，可将数据线的数目减为原来的1/2甚至 1/3，如此可减少TFT-IXD数据线驱动IC的数量，以达降低成本的效果。但上述的现有技术，虽然对降低成本有相当不错的效果，但此类技术却会使扫描线分别增加为原来的两倍或三倍。因此，相对地扫描线的扫描速度必须提高至原来的两倍或三倍以维持原来的画面更新率，故每一条扫描线被启动的时间会缩减为原来的1/2或 1/3。在现今TFT-LCD产品分辨率日益增加的趋势下，此类数据线缩减技术会使每一条扫描线的扫描时间过短，因而造成像素充电不足的问题，在显示效果上产生对比不足与闪烁等问题。此外TFT-IXD像素的充电电流也会因温度下降而减小，这是因为控制像素的薄膜晶体管TFT其导电载子的移动速度随温度降底而变慢。在车载产品的应用上其温度规格要求最低约为-40°C左右，如此TFT的导通电流将会大幅下降，同样地也会造成面板充电不足而导致对比不足与闪烁等问题。针对上述因高分辨率、数据线缩减以及低温环境使用等造成TFT-IXD像素充电不足问题，一般改进做法是加大像素TFT的W/L值。但加大TFT的W/L值，会造成TFT的寄生电容变大，使像素的回踢电压Peed-through voltage)因而变大，如此将造成TFT-LCD可能会有残影(Image sticking)的问题。若加大储存电容Cs以降低像素的回踢电压，会造成像素开口率下降的而有亮度不足的问题
实用新型内容
[0007]本实用新型的目的在于提出一种具有预充功能的像素结构，在每一像素单元额外加入一个晶体管，作为有预充电功能的开关，在像素的储存电容更新其灰阶电压前，该有预充电功能的开关会先将储存电容充电至一共同电压，以缩短像素更新其灰阶电压时所需的充放电时间。本实用新型所揭露的具预充功能的像素结构，所述具有预充功能的像素结构包括有多条扫描线与多条数据线，形成一像素阵列，两相邻扫描线与两相邻数据线间形成一像素单元，所述像素单元包括一储存电容，包括一第一电极与一第二电极；一第一晶体管，包括一闸极，一源极与一汲极，所述第一晶体管的汲极电性连接至所述储存电容的第一电极；一第二晶体管，包括一间极，一源极与一汲极，所述第二晶体管的汲极电性连接至另一像素单元的储存电容的第一电极；一扫描线，电性连接到所述第一晶体管的闸极与所述第二晶体管的闸极；一数据线，与所述第一晶体管的源极电性连接；一共电位线，电性连接到所述第二晶体管的源极与所述储存电容的第二电极。所述储存电容的第二电极与所耦合的所述共电位线上的其它像素单元的储存电容的第二电极相互电性连接。所述第一晶体管的所述汲极与一上一列像素单元的一第二晶体管的一汲极电性连接。所述上一列像素单元的所述第二晶体管的一闸极由一上一列扫描线所控制，且所述上一列像素单元的所述第二晶体管的一源极与所述共电位线电性连接。所述第二晶体管的所述汲极与一下一列像素单元的一第一晶体管的一汲极电性连接。所述下一列像素单元的所述第一晶体管的一闸极由一下一列扫描线所控制，且所述下一列像素单元的所述第一晶体管的一源极电性连接至所述数据线。在本实用新型中，本实用新型应用于薄膜晶体管液晶显示器(Thin FilmTransistor Liquid Crystal Display，TFT-LCD)可减少像素的充放电时间，因此可快速更新像素的灰阶电压，减少像素充电不足所造成的对比下降与闪烁(Flicker)等问题。
图1为现有技术提供的显示器的驱动电路。图2为现有技术提供的的数据缩减技术(Data line reducing)。图3为本实用新型提供的具有预充功能的像素阵列。图4为本实用新型提供的点反转(Dot Inversion)的电压准位。图fe为本实用新型提供的无预充功能的像素的充电结果。图恥为本实用新型提供的有预充功能的像素的预充过程与充电结果。图6为本实用新型提供的数据缩减技术(Data line reducing)中双闸(dual gate)像素结构里另加入一晶体管使其有预充电功能。图7为本实用新型提供的数据缩减技术(Data line reducing)中三闸(triplegate)像素结构里加入一晶体管使其有预充电功能。
具体实施方式
为了使本实用新型的目的、技术方案及优点更加清楚明白，
以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。本实用新型揭露一种具有预充功能的像素，每一像素单元除有一像素晶体管作为像素的开关外，在每一像素单元里额外加入一个晶体管，作为预充电压开关，可预先对像素充电至一电压，故以下称之为预充晶体管，在像素的储存电容更新其灰阶电压前，该预充电晶体会先将储存电容充电至一共同电压，以缩短像素更新其灰阶电压时所需的充放电时间。在本实施例中，如图3所示，一个液晶显示器的显示驱动电路20是由多条扫描线、 多条数据线与多个单元像素所组成。一个单元像素110由一像素晶体管111、一预充晶体管112与一储存电容113所构成。像素晶体管111与预充晶体管112均有三个端点闸极 (gate)、源极(source)、汲极(drain)，其中闸极为控制此类开关开启或关闭的控制点。像素晶体管111的闸极由扫描线210所控制，源极与一数据线310电性连接，汲极与储存电容 113的第一电极(或称上电极)电性连接，而储存电容113的第二电极(或称下电极)与共电位线400及其它储存电容的第二电极(或称下电极)电性连接。预充晶体管112的闸极同样由扫描线210所控制，源极电性连接至一共电位线400，汲极则电性连接到下一列像素的储存电容123的第一电极。在另一实施例中，上述的像素晶体管111与预充晶体管112可为薄膜晶体管(Thin Film Transistor :TFT)，或其它具有三个端点的晶体管，如双载子晶体管(BJT)。该晶体管的主要特征为可由一端点(控制端点)控制其它两个端点彼此间的电性导通与否。继续说明图3的动作显示器会逐条循序启动显示驱动电路20的扫描线，当扫描线210被启动时，像素晶体管111与预充晶体管112都会导通，此时数据线310可经由像素晶体管111对储存电容113充电而写入一灰阶电压；同时由于预充晶体管112也导通，故下一列像素的储存电容123会被共电位线400经由预充晶体管112预先充电到一共同电压 Vcom。如此在下一条扫描线220驱动时，下一列像素的储存电容123会由该共同电压Vcom 开始充电。因为一般液晶显示器的显示原理是以像素的共同电压Vcom为基准做正与负的准位变化，若像素的储存电容已预先充电至共同电压Vcom，则在扫描线驱动像素晶体管 111时，可以较短的时间将像素充电至灰阶电位，因此可改善高分辨率与低温环境所造成的像素充电不足问题。以下以点反转(Dot Inversion)的驱动方式进一步说明本实用新型的原理，假设显示区里的驱动电路有三种电压准位，如图4所示的Vcom，VD (+)与VD (-)，其中Vcom为参考电压(reference voltage), VD (+)与VD(_)为以Vcom为中线而上下对称的电压。像素内的储存电容会在这三个电压准位内切换，假设在一开始状态，如图3所示，储存电容103、 113,123的电压分别为Vcom、VD(+)、VD(-)，显示驱动电路20的扫描线开始逐条循序扫描， 当扫描线200被驱动时，若此时数据线310的电压为VD(+)，则储存电容103会被充电至 VD(+)，储存电容113会被充电至Vcom，而储存电容123仍保持VD(-)的电压。而当扫描线210被驱动时，若此时数据线310的电压变为VD(-)，则储存电容113的电压从Vcom被充电至VD(-)，而储存电容123的电压会被预充晶体管112预先充电至Vcom。点反转(Dot Inversion)的驱动方式是指显示器里的每一个像素必须被相反的电位(如VD(+)，VD(-))交互驱动，若像素单元110的储存电容113在一开始时的电压为 VD(+)，则此储存电容113在下一次被驱动时必须被充电至VD (-)。显示驱动电路20中单元像素110的前一条扫描线200被驱动时，即可经由上一列像素的预充晶体管102预先将单元像素110的储存电容113预先充电至Vcom，待单元像素110再次被驱动时，其储存电容 113的电压只须由Vcom充电至VD㈠；若无本实用新型的预充晶体管102，则在点反转(Dot Inversion)的驱动模式下，单元像素110的储存电容113必须由起始状态的VD(+)直接充电至VD㈠，因此需要较长的充电时间。传统的像素如图fe所示(请同时参考图3)，当扫描线200被驱动的期间501，单元像素110的储存电容113仍保持在VD (+)，待扫描线210被驱动的期间502，储存电容113 由VD(+)被充电至与VD(_)相距AVa的电位。而本实用新型的像素，如图恥所示，当扫描线200被驱动的期间503，单元像素110的储存电容113会先被预充至Vcom，故待扫描线 210被驱动的期间504，储存电容113由Vcom被充电至与VD (-)相距AVb的电位，且AVb 小于Δ Va，甚至可达约1/2 Δ Va或更小；显然地，本实用新型的具有预充功能的像素结构能改善充电不足的问题。本实用新型的另一实施例为应用于数据线缩减(Data line reducing)技术的显示器，使之成为具有预充功能的双闸(Dual gate)型像素结构，如图6所示，左右相邻两像素共享一数据线，每一列像素有上、下两条扫描线。上扫描线610_0接到两个开关601、603 的控制端(或两个TFT的闸极)，此二个开关分别为晶体管601与晶体管603 ；下扫描线 610_1接到两个开关602、604的控制端(或两个TFT的闸极)，此二个开关分别为晶体管 602与晶体管604。其中上扫描线610_0上的晶体管601的两端分别电性连接至共享数据线710与像素储存电容607的上电极；而晶体管603的两端分别电性连接至像素的共电位线740与晶体管602的一端，须注意晶体管602是由下扫描线610_1所控制的。下扫描线 610_1的晶体管602的两端分别电性接至共享数据线710与像素储存电容608的上电极； 而下扫描线610_1的晶体管604两端分别电性接至共电位线740与下一列晶体管606的一端。当扫描线610_0被驱动时，晶体管601导通，像素储存电容607可被数据线710经由晶体管601充电至一灰阶电压，同时充电开关603导通，预先将下扫描线610_1所控制像素的储存电容608充电至共同电压Vcom。故各像素在更新其灰阶电压前，仍会先由上一条扫描线的晶体管605预先充电至共同电压，其功能与效果也会如同上述的实施例，在更新其灰阶电压时能较快被充电至目标电压。本实用新型的另一实施例为应用于数据线缩减(Data line reducing)技术的显示器，此为有预充功能的三闸(Triple gate)型像素结构，如图7所示。传统的TFT-IXD 一个像素分为三个子像素，此三个子像素分别由一条扫描线与三条数据线所组成；而三闸 (Triple gate)型像素结构的一个像素分为三个子像素，但分别由三条扫描线及一条数据线组成。可发现三闸(Triple gate)型像素结构同等于图3的实施例，故其动作原理与结果图3的实施例相同，不再重复叙述。[0041] 以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。
权利要求1.一种具有预充功能的像素结构，其特征在于，所述具有预充功能的像素结构包括有多条扫描线与多条数据线，形成一像素阵列，两相邻扫描线与两相邻数据线间形成一像素单元，所述像素单元包括一储存电容，包括一第一电极与一第二电极；一第一晶体管，包括一间极，一源极与一汲极，所述第一晶体管的汲极电性连接至所述储存电容的第一电极；一第二晶体管，包括一间极，一源极与一汲极，所述第二晶体管的汲极电性连接至另一像素单元的储存电容的第一电极；一扫描线，电性连接到所述第一晶体管的闸极与所述第二晶体管的闸极；一数据线，与所述第一晶体管的源极电性连接；一共电位线，电性连接到所述第二晶体管的源极与所述储存电容的第二电极。
2.如权利要求1所述具有预充功能的像素结构，其特征在于，所述储存电容的第二电极与所耦合的所述共电位线上的其它像素单元的储存电容的第二电极相互电性连接。
3.如权利要求1所述具有预充功能的像素结构，其特征在于，所述第一晶体管的所述汲极与一上一列像素单元的一第二晶体管的一汲极电性连接。
4.如权利要求3所述具有预充功能的像素结构，其特征在于，所述上一列像素单元的所述第二晶体管的一间极由一上一列扫描线所控制，且所述上一列像素单元的所述第二晶体管的一源极与所述共电位线电性连接。
5.如权利要求1所述具有预充功能的像素结构，其特征在于，所述第二晶体管的所述汲极与一下一列像素单元的一第一晶体管的一汲极电性连接。
6.如权利要求5所述具有预充功能的像素结构，其特征在于，所述下一列像素单元的所述第一晶体管的一间极由一下一列扫描线所控制，且所述下一列像素单元的所述第一晶体管的一源极电性连接至所述数据线。
专利摘要本实用新型揭露一种具有预充功能的像素结构，在薄膜晶体管液晶显示器(TFT-LCD)的像素阵列中的每个像素里另外增加一个可预充电压的开关，在像素尚未更新其灰阶电压前，预先对像素的储存电容充电至一个固定电压值，以降低像素更新其灰阶电压所需充放的电压差，因此缩短像素电容充放电的时间，解决因充放电时间不足所造成对比不够与闪烁等问题。
文档编号G09G3/36GK202003648SQ201120030188
公开日2011年10月5日 申请日期2011年1月28日 优先权日2011年1月28日
发明者汪广魁, 黄金海 申请人:中华映管股份有限公司, 深圳华映显示科技有限公司
技术领域：
本实用新型关于一种显示器的像素阵列结构，特别是关于一种具有预充功能的像素结构。
背景技术：
薄膜晶体管液晶显示器(TFT-IXD)是现今普遍的显示器，如图1所示，现今大部分的TFT-IXD显示区域10是由许多相互交错的扫描线11与数据线12所组成，扫描线11与数据线12交错的区域为一像素单元P。每一个像素是由一晶体管作为像素的开关，如薄膜晶体管(TFT)、一扫描线以及一数据线所组成，而每一列像素均有一共电位线13与每单元像素的电极形成一储存电容Cs。显示驱动原理为每一条扫描线11循序送出开启信号给一列TFT的闸极，当TFT被导通时，数据线经由导通的TFT对像素的储存电容Cs充电而写入一灰阶电压。在TFT被关闭后，该灰阶电压仍被储存电容Cs维持着，直到下一次控制此像素的TFT被开启时才会再更新灰阶电压。扫描线11会循序不断的开启每一列上的TFT，然后由数据线更新像素的灰阶电压，TFT-IXD即以此方式不断地循环动作以更新画面。但是由于成本降低的要求，目前许多TFT-IXD采用数据线缩减(Data linereducing)的技术，如图 2 所示，Hitachi 于 1992 年公开的 Data line reducing 技术 (美国专利编号US5151689)，以及CASIO于2000年公开的横置像素技术(日本专利编号 2000-23135)。此类技术主要在于利用特殊的设计，可将数据线的数目减为原来的1/2甚至 1/3，如此可减少TFT-IXD数据线驱动IC的数量，以达降低成本的效果。但上述的现有技术，虽然对降低成本有相当不错的效果，但此类技术却会使扫描线分别增加为原来的两倍或三倍。因此，相对地扫描线的扫描速度必须提高至原来的两倍或三倍以维持原来的画面更新率，故每一条扫描线被启动的时间会缩减为原来的1/2或 1/3。在现今TFT-LCD产品分辨率日益增加的趋势下，此类数据线缩减技术会使每一条扫描线的扫描时间过短，因而造成像素充电不足的问题，在显示效果上产生对比不足与闪烁等问题。此外TFT-IXD像素的充电电流也会因温度下降而减小，这是因为控制像素的薄膜晶体管TFT其导电载子的移动速度随温度降底而变慢。在车载产品的应用上其温度规格要求最低约为-40°C左右，如此TFT的导通电流将会大幅下降，同样地也会造成面板充电不足而导致对比不足与闪烁等问题。针对上述因高分辨率、数据线缩减以及低温环境使用等造成TFT-IXD像素充电不足问题，一般改进做法是加大像素TFT的W/L值。但加大TFT的W/L值，会造成TFT的寄生电容变大，使像素的回踢电压Peed-through voltage)因而变大，如此将造成TFT-LCD可能会有残影(Image sticking)的问题。若加大储存电容Cs以降低像素的回踢电压，会造成像素开口率下降的而有亮度不足的问题
实用新型内容
[0007]本实用新型的目的在于提出一种具有预充功能的像素结构，在每一像素单元额外加入一个晶体管，作为有预充电功能的开关，在像素的储存电容更新其灰阶电压前，该有预充电功能的开关会先将储存电容充电至一共同电压，以缩短像素更新其灰阶电压时所需的充放电时间。本实用新型所揭露的具预充功能的像素结构，所述具有预充功能的像素结构包括有多条扫描线与多条数据线，形成一像素阵列，两相邻扫描线与两相邻数据线间形成一像素单元，所述像素单元包括一储存电容，包括一第一电极与一第二电极；一第一晶体管，包括一闸极，一源极与一汲极，所述第一晶体管的汲极电性连接至所述储存电容的第一电极；一第二晶体管，包括一间极，一源极与一汲极，所述第二晶体管的汲极电性连接至另一像素单元的储存电容的第一电极；一扫描线，电性连接到所述第一晶体管的闸极与所述第二晶体管的闸极；一数据线，与所述第一晶体管的源极电性连接；一共电位线，电性连接到所述第二晶体管的源极与所述储存电容的第二电极。所述储存电容的第二电极与所耦合的所述共电位线上的其它像素单元的储存电容的第二电极相互电性连接。所述第一晶体管的所述汲极与一上一列像素单元的一第二晶体管的一汲极电性连接。所述上一列像素单元的所述第二晶体管的一闸极由一上一列扫描线所控制，且所述上一列像素单元的所述第二晶体管的一源极与所述共电位线电性连接。所述第二晶体管的所述汲极与一下一列像素单元的一第一晶体管的一汲极电性连接。所述下一列像素单元的所述第一晶体管的一闸极由一下一列扫描线所控制，且所述下一列像素单元的所述第一晶体管的一源极电性连接至所述数据线。在本实用新型中，本实用新型应用于薄膜晶体管液晶显示器(Thin FilmTransistor Liquid Crystal Display，TFT-LCD)可减少像素的充放电时间，因此可快速更新像素的灰阶电压，减少像素充电不足所造成的对比下降与闪烁(Flicker)等问题。
图1为现有技术提供的显示器的驱动电路。图2为现有技术提供的的数据缩减技术(Data line reducing)。图3为本实用新型提供的具有预充功能的像素阵列。图4为本实用新型提供的点反转(Dot Inversion)的电压准位。图fe为本实用新型提供的无预充功能的像素的充电结果。图恥为本实用新型提供的有预充功能的像素的预充过程与充电结果。图6为本实用新型提供的数据缩减技术(Data line reducing)中双闸(dual gate)像素结构里另加入一晶体管使其有预充电功能。图7为本实用新型提供的数据缩减技术(Data line reducing)中三闸(triplegate)像素结构里加入一晶体管使其有预充电功能。
具体实施方式
为了使本实用新型的目的、技术方案及优点更加清楚明白，
以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。本实用新型揭露一种具有预充功能的像素，每一像素单元除有一像素晶体管作为像素的开关外，在每一像素单元里额外加入一个晶体管，作为预充电压开关，可预先对像素充电至一电压，故以下称之为预充晶体管，在像素的储存电容更新其灰阶电压前，该预充电晶体会先将储存电容充电至一共同电压，以缩短像素更新其灰阶电压时所需的充放电时间。在本实施例中，如图3所示，一个液晶显示器的显示驱动电路20是由多条扫描线、 多条数据线与多个单元像素所组成。一个单元像素110由一像素晶体管111、一预充晶体管112与一储存电容113所构成。像素晶体管111与预充晶体管112均有三个端点闸极 (gate)、源极(source)、汲极(drain)，其中闸极为控制此类开关开启或关闭的控制点。像素晶体管111的闸极由扫描线210所控制，源极与一数据线310电性连接，汲极与储存电容 113的第一电极(或称上电极)电性连接，而储存电容113的第二电极(或称下电极)与共电位线400及其它储存电容的第二电极(或称下电极)电性连接。预充晶体管112的闸极同样由扫描线210所控制，源极电性连接至一共电位线400，汲极则电性连接到下一列像素的储存电容123的第一电极。在另一实施例中，上述的像素晶体管111与预充晶体管112可为薄膜晶体管(Thin Film Transistor :TFT)，或其它具有三个端点的晶体管，如双载子晶体管(BJT)。该晶体管的主要特征为可由一端点(控制端点)控制其它两个端点彼此间的电性导通与否。继续说明图3的动作显示器会逐条循序启动显示驱动电路20的扫描线，当扫描线210被启动时，像素晶体管111与预充晶体管112都会导通，此时数据线310可经由像素晶体管111对储存电容113充电而写入一灰阶电压；同时由于预充晶体管112也导通，故下一列像素的储存电容123会被共电位线400经由预充晶体管112预先充电到一共同电压 Vcom。如此在下一条扫描线220驱动时，下一列像素的储存电容123会由该共同电压Vcom 开始充电。因为一般液晶显示器的显示原理是以像素的共同电压Vcom为基准做正与负的准位变化，若像素的储存电容已预先充电至共同电压Vcom，则在扫描线驱动像素晶体管 111时，可以较短的时间将像素充电至灰阶电位，因此可改善高分辨率与低温环境所造成的像素充电不足问题。以下以点反转(Dot Inversion)的驱动方式进一步说明本实用新型的原理，假设显示区里的驱动电路有三种电压准位，如图4所示的Vcom，VD (+)与VD (-)，其中Vcom为参考电压(reference voltage), VD (+)与VD(_)为以Vcom为中线而上下对称的电压。像素内的储存电容会在这三个电压准位内切换，假设在一开始状态，如图3所示，储存电容103、 113,123的电压分别为Vcom、VD(+)、VD(-)，显示驱动电路20的扫描线开始逐条循序扫描， 当扫描线200被驱动时，若此时数据线310的电压为VD(+)，则储存电容103会被充电至 VD(+)，储存电容113会被充电至Vcom，而储存电容123仍保持VD(-)的电压。而当扫描线210被驱动时，若此时数据线310的电压变为VD(-)，则储存电容113的电压从Vcom被充电至VD(-)，而储存电容123的电压会被预充晶体管112预先充电至Vcom。点反转(Dot Inversion)的驱动方式是指显示器里的每一个像素必须被相反的电位(如VD(+)，VD(-))交互驱动，若像素单元110的储存电容113在一开始时的电压为 VD(+)，则此储存电容113在下一次被驱动时必须被充电至VD (-)。显示驱动电路20中单元像素110的前一条扫描线200被驱动时，即可经由上一列像素的预充晶体管102预先将单元像素110的储存电容113预先充电至Vcom，待单元像素110再次被驱动时，其储存电容 113的电压只须由Vcom充电至VD㈠；若无本实用新型的预充晶体管102，则在点反转(Dot Inversion)的驱动模式下，单元像素110的储存电容113必须由起始状态的VD(+)直接充电至VD㈠，因此需要较长的充电时间。传统的像素如图fe所示(请同时参考图3)，当扫描线200被驱动的期间501，单元像素110的储存电容113仍保持在VD (+)，待扫描线210被驱动的期间502，储存电容113 由VD(+)被充电至与VD(_)相距AVa的电位。而本实用新型的像素，如图恥所示，当扫描线200被驱动的期间503，单元像素110的储存电容113会先被预充至Vcom，故待扫描线 210被驱动的期间504，储存电容113由Vcom被充电至与VD (-)相距AVb的电位，且AVb 小于Δ Va，甚至可达约1/2 Δ Va或更小；显然地，本实用新型的具有预充功能的像素结构能改善充电不足的问题。本实用新型的另一实施例为应用于数据线缩减(Data line reducing)技术的显示器，使之成为具有预充功能的双闸(Dual gate)型像素结构，如图6所示，左右相邻两像素共享一数据线，每一列像素有上、下两条扫描线。上扫描线610_0接到两个开关601、603 的控制端(或两个TFT的闸极)，此二个开关分别为晶体管601与晶体管603 ；下扫描线 610_1接到两个开关602、604的控制端(或两个TFT的闸极)，此二个开关分别为晶体管 602与晶体管604。其中上扫描线610_0上的晶体管601的两端分别电性连接至共享数据线710与像素储存电容607的上电极；而晶体管603的两端分别电性连接至像素的共电位线740与晶体管602的一端，须注意晶体管602是由下扫描线610_1所控制的。下扫描线 610_1的晶体管602的两端分别电性接至共享数据线710与像素储存电容608的上电极； 而下扫描线610_1的晶体管604两端分别电性接至共电位线740与下一列晶体管606的一端。当扫描线610_0被驱动时，晶体管601导通，像素储存电容607可被数据线710经由晶体管601充电至一灰阶电压，同时充电开关603导通，预先将下扫描线610_1所控制像素的储存电容608充电至共同电压Vcom。故各像素在更新其灰阶电压前，仍会先由上一条扫描线的晶体管605预先充电至共同电压，其功能与效果也会如同上述的实施例，在更新其灰阶电压时能较快被充电至目标电压。本实用新型的另一实施例为应用于数据线缩减(Data line reducing)技术的显示器，此为有预充功能的三闸(Triple gate)型像素结构，如图7所示。传统的TFT-IXD 一个像素分为三个子像素，此三个子像素分别由一条扫描线与三条数据线所组成；而三闸 (Triple gate)型像素结构的一个像素分为三个子像素，但分别由三条扫描线及一条数据线组成。可发现三闸(Triple gate)型像素结构同等于图3的实施例，故其动作原理与结果图3的实施例相同，不再重复叙述。[0041] 以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。
权利要求1.一种具有预充功能的像素结构，其特征在于，所述具有预充功能的像素结构包括有多条扫描线与多条数据线，形成一像素阵列，两相邻扫描线与两相邻数据线间形成一像素单元，所述像素单元包括一储存电容，包括一第一电极与一第二电极；一第一晶体管，包括一间极，一源极与一汲极，所述第一晶体管的汲极电性连接至所述储存电容的第一电极；一第二晶体管，包括一间极，一源极与一汲极，所述第二晶体管的汲极电性连接至另一像素单元的储存电容的第一电极；一扫描线，电性连接到所述第一晶体管的闸极与所述第二晶体管的闸极；一数据线，与所述第一晶体管的源极电性连接；一共电位线，电性连接到所述第二晶体管的源极与所述储存电容的第二电极。
2.如权利要求1所述具有预充功能的像素结构，其特征在于，所述储存电容的第二电极与所耦合的所述共电位线上的其它像素单元的储存电容的第二电极相互电性连接。
3.如权利要求1所述具有预充功能的像素结构，其特征在于，所述第一晶体管的所述汲极与一上一列像素单元的一第二晶体管的一汲极电性连接。
4.如权利要求3所述具有预充功能的像素结构，其特征在于，所述上一列像素单元的所述第二晶体管的一间极由一上一列扫描线所控制，且所述上一列像素单元的所述第二晶体管的一源极与所述共电位线电性连接。
5.如权利要求1所述具有预充功能的像素结构，其特征在于，所述第二晶体管的所述汲极与一下一列像素单元的一第一晶体管的一汲极电性连接。
6.如权利要求5所述具有预充功能的像素结构，其特征在于，所述下一列像素单元的所述第一晶体管的一间极由一下一列扫描线所控制，且所述下一列像素单元的所述第一晶体管的一源极电性连接至所述数据线。
专利摘要本实用新型揭露一种具有预充功能的像素结构，在薄膜晶体管液晶显示器(TFT-LCD)的像素阵列中的每个像素里另外增加一个可预充电压的开关，在像素尚未更新其灰阶电压前，预先对像素的储存电容充电至一个固定电压值，以降低像素更新其灰阶电压所需充放的电压差，因此缩短像素电容充放电的时间，解决因充放电时间不足所造成对比不够与闪烁等问题。
文档编号G09G3/36GK202003648SQ201120030188
公开日2011年10月5日 申请日期2011年1月28日 优先权日2011年1月28日
发明者汪广魁, 黄金海 申请人:中华映管股份有限公司, 深圳华映显示科技有限公司
最新回复(0)