Da转换电路、使用此电路的显示器、以及具有此显示器的移动终端的制作方法
专利名称：Da转换电路、使用此电路的显示器、以及具有此显示器的移动终端的制作方法
技术领域：
本发明涉及数模转换器(以下称作D/A转换器)电路、使用这种D/A转换器电路的显示单元、以及具有这种显示单元的移动终端，特别涉及一种基准电压选择型D/A转换器电路、使用包括这种D/A转换器电路的驱动电路的显示单元、以及以这种显示单元作为输出显示器的移动终端。
背景技术：
近年来，移动终端如移动电话或个人数字助理(PDA)日益普及。这些移动终端快速普及的其中一个因素是包括在其中作为输出显示器的显示单元。这种显示单元包括用作输出显示器的液晶显示单元，它使用液晶分区(cell)作为像素光电器件。液晶显示单元在原理上不需要任何驱动电功率，并且是一种低功耗显示设备。另外，使用EL器件作为像素光电器件的电致发光(EL)显示单元也是这样。
在液晶显示单元等中，数字接口驱动电路可能以集成的方式与像素区域(显示区域)一起形成在同一基板上。这种驱动电路集成液晶显示单元具有如下结构水平驱动系统和垂直驱动系统布置在像素区域的周围，在像素区域中，使用多晶硅薄膜晶体管(TFT)作为开关器件的很多像素以矩阵的形式排列，并且这些驱动系统以集成的方式与采用多晶硅TFT的显示区域一起形成在同一基板(以下称作LCD面板)上。
数字接口驱动电路使用将输入数字数据转换为模拟信号的D/A转换器电路。这种D/A转换器电路包括基准电压选择型D/A转换器电路，从多个基准电压中选择对应于数字图像数据的基准电压，并且输出所选基准电压作为模拟图像信号。
当制造具有上述结构的驱动电路集成液晶显示单元时存在一个大问题是，以集成的方式形成在LCD面板上的数字接口驱动电路占据一个较大区域，也就是，围绕像素区域的一个区域(该区域以下称作框架)较大。特别是在具有基准电压选择型D/A转换器电路的驱动电路集成液晶显示单元中，D/A转换器电路占据一个较大区域，从而当试图减小LCD面板中的框架尺寸时产生严重问题。
换句话说，基准电压选择型D/A转换器电路构造为包括多个基准电压线路，用于传输与显示灰度数目一样多的的基准电压；以及灰度选择电路，包括分别连接在各个基准电压线路与像素区域的各个数据线路之间的一组单独晶体管开关。该灰度选择电路占据D/A转换器电路内的一个较大区域。由于所需基准电压线路的数量与显示灰度的数目一样多，因此这些基准电压线路所占区域，即在LCD面板内当将基准电压线路连至D/A转换器电路时布线所占区域变大。
因此，多灰度导致数字接口驱动电路的尺寸增大。驱动电路的面积增大导致LCD面板内框架的尺寸增大。在现有处理技术中，用一个比特代表灰度的比特数增加，例如从二比特增至三比特或者从三比特增至四比特导致框架的尺寸成倍增大或更多。
此外，由于包括在灰度选择电路中的晶体管数目因多灰度而显著增多，因此要将这些晶体管置于框架的有限区域内，它们的尺寸必须足够小。当晶体管的尺寸小时，不能通过大量电流。因此，多灰度降低了在D/A转换器电路中对数据线路的写入特性。由于这些原因，实际上，采用现有技术难以实现对多灰度的适应。
本发明的一个目的是提供一种允许通过减小电路尺寸适应多灰度的基准电压选择型D/A转换器电路、使用这种D/A转换器的显示单元、以及具有这种显示单元的移动终端，从而克服上述缺点。
发明内容
本发明的一种D/A转换器电路构造为包括基准电压产生装置，用于产生在时间序列上具有对应于多个信号电平的电压值的基准电压；选择信号产生装置，用于根据数字数据的比特信息产生用来选择基准电压中对应于多个信号电平的电压值之一的选择信号；以及选择装置，用于根据从选择信号产生装置输出的选择信号，以分时方式选择基准电压中对应于多个信号电平的电压值之一，并且输出所选电压值的模拟信号。该D/A转换器电路用作包括在显示单元的驱动电路中的基准电压选择型D/A转换器电路。使用具有基准电压选择型D/A转换器电路的驱动电路的显示单元包括在移动终端中作为输出显示器。
在具有上述结构的D/A转换器电路、使用这种D/A转换器电路的显示单元、以及具有这种显示单元的移动终端中，通过从基准电压产生装置输出在时间序列上具有对应于多个信号电平(显示单元的多个灰度电平)的电压值的基准电压，减少用于传输基准电压的基准电压线路的数目。选择电路根据从选择信号产生装置输出的选择信号，以分时方式选择从基准电压产生装置输出的基准电压中对应于多个信号电平的电压值之一，并且输出所选电压值的模拟信号。
附图简述
图1是示出根据本发明第一实施例的示例性D/A转换器电路的电路图；图2是示出根据第一实施例的D/A转换器电路的电路操作的时序图；图3是示出根据本发明第二实施例的示例性D/A转换器电路的电路图；图4是示出根据第二实施例的D/A转换器电路的电路操作的时序图；图5是示出根据本发明第三实施例的示例性D/A转换器电路的电路图；图6是示出根据第三实施例的D/A转换器电路的电路操作的时序图；图7是本发明的驱动电路集成液晶显示单元的结构示例方框图；图8是像素区域的结构示例电路图；图9是本发明的移动电话结构的外部示意图。
最佳实施方式现在将参照附图对本发明的实施例进行详细的描述。
图1是示出根据本发明第一实施例的示例性D/A转换器电路的电路图。基准电压选择型D/A转换器电路将4比特数字数据转换为在本实施例中使用的具有16个电压值的模拟信号。根据本实施例的基准电压选择型D/A转换器电路包括基准电压产生电路11、选择信号产生电路12和选择电路(解码器)13。
基准电压产生电路11生成四个适用于16个电压值V1到V16的基准电压Vref1到Vref4。具体地说，它生成具有电压值V1到V4的基准电压Vref1、具有电压值V5到V8的基准电压Vref2、具有电压值V9到V12的基准电压Vref3、以及具有电压值V13到V16的基准电压Vref4。换句话说，每个基准电压Vref1到Vref4均在时间序列上具有四个电压值。
例如，基准电压Vref1在时间序列上具有四个电压值V1到V4，如图2所示。基准电压Vref1以有规律周期重复，例如，当如下所述在显示单元中使用时它以每个水平周期(1H)重复，从基准电压产生电路11输出。当在时间t1选择基准电压Vref1时，可以选择电压值V1；当在时间t2选择它时，可以选择电压值V2；当在时间t3选择它时，可以选择电压值V3；并且当在时间t4选择它时，可以选择电压值V4。
虽然其他基准电压Vref2到Vref4均具有与基准电压Vref1不同的四个电压值，但是它们具有与基准电压Vref1相同的定时关系。因此，16个电压值V1到V16可以用四个基准电压Vref1到Vref4设置。这四个基准电压Vref1到Vref4通过基准电压线路14-1到14-4从基准电压产生电路11传输到选择电路13。
4比特数字数据分为例如高位2比特数据和低位2比特数据。高位2比特数据提供给选择电路13，并且如下所述用于确定应从四个基准电压Vref1到Vref4中选择哪个基准电压。低位2比特数据提供给选择信号产生电路12，另外，还向选择信号产生电路12输入2比特选择控制信号。
选择信号产生电路12由简单逻辑电路组成。它根据低位2比特数据和2比特选择控制信号，产生选择信号，用于确定应从各个基准电压Vref1到Vref4的四个电压值中选择哪个电压值。低位2比特数据具有对应于四个电压值的信息，而2比特选择控制信号具有对应于图2的时序图中的时间t1到t4的信息。
具体地说，选择信号产生电路12根据低位2比特数据和2比特选择控制信号在一个水平周期内产生这四个选择信号。也就是，它产生直到时间t1处于“高”电平的选择信号、直到时间t2处于“高”电平的选择信号、直到时间t3处于“高”电平的选择信号以及直到时间t4处于“高”电平的选择信号。这些选择信号与高位2比特数据一起提供给选择电路13。
选择电路13，包括P-通道MOS(以下称作PMOS)晶体管Q11和Q12及N-通道MOS(以下称作NMOS)晶体管Q13，串联在基准电压线路14-1与输出线路15之间；PMOS晶体管Q14及NMOS晶体管Q15和Q16，串联在基准电压线路14-2与输出线路15之间；NMOS晶体管Q17、PMOS晶体管Q18及NMOS晶体管Q19，串联在基准电压线路14-3与输出线路15之间；以及NMOS晶体管Q20、Q21和Q22，串联在基准电压线路14-4与输出线路15之间。
当数字数据的高位二比特的逻辑状态为(00)时，PMOS晶体管Q11和Q12导通并且选择基准电压Vref1。当数字数据的高位二比特的逻辑状态为(01)时，PMOS晶体管Q14和NMOS晶体管Q12导通并且选择基准电压Vref2。当数字数据的高位二比特的逻辑状态为(10)时，NMOS晶体管Q17和PMOS晶体管Q12导通并且选择基准电压Vref3。当数字数据的高位二比特的逻辑状态为(11)时，NMOS晶体管Q20和Q21导通并且选择基准电压Vref4。
参照图2的时序图，四个电压值V1到V4中的每一个电压值均是以分时方式在对应于基准电压Vref1的NMOS晶体管Q13导通时选择的。也就是，当从选择信号产生电路12输出的选择信号直到时间t1保持在“高”电平时，选择最小电压值V1；当该选择信号直到时间t2保持在“高”电平时，选择次小电压值V2；当该选择信号直到时间t3保持在“高”电平时，选择次大电压值V3；并且当该选择信号直到时间t4保持在“高”电平时，选择最大电压值V4。
参照图2的时序图，电压值V1、V2、V3和V4由当选择信号从“高”电平至“低”电平的时刻(时间t1、t2、t3和t4)确定。对于基准电压Vref2到Vref4，如同基准电压Vref1，从选择信号产生电路12输出选择信号。以分时方式在分别对应于各个基准电压的NMOS晶体管Q16、Q19或Q22导通时选择四个电压值之一。
如上所述，将4比特数字数据转换为具有16个电压值V1到V16的模拟信号的基准电压选择型D/A转换器电路根据数字数据的比特信息，产生各自在时间序列上具有四个电压值的四个基准电压Vref1到Vref4，并且还产生选择信号。D/A转换器电路根据这些选择信号以分时方式选择各个基准电压Vref1到Vref4的四个电压值之一。所选电压值的模拟信号输出到输出线路15。这种结构提供如下的操作效果。
当4比特数字数据转换为具有16个电压值V1到V16的模拟信号时，现有技术是采用产生16个基准电压的结构。在该结构中，需要16个基准电压线路。由于需要根据4比特数字数据选择16个基准电压之一，因此选择电路必须包括64(＝16×4)个晶体管。
相反，对于根据本发明实施例的基准电压选择型D/A转换器电路，产生四个基准电压Vref1到Vref4就足够。因此，只需要四个基准电压线路。此外，因为对于该电路根据高位2比特数据和1比特选择信号以分时方式选择16个电压值V1到V16之一就足够，所以选择电路13只需包括12(＝4×3)个晶体管，如图1所示。因此，包括基准电压线路14-1到14-4的布线空间的电路尺寸可以显著减小。
此外，由于可以显著减少包括在选择电路13中的晶体管数目，因此单个晶体管的尺寸可以因晶体管数目的减少产生的额外布置空间而增大，并且较大电流通过晶体管。从而，可以改善将模拟信号写入到输出线路15上的特性。此外，基准电压线路数目的减少允许由于不用驱动所减少的基准电压线路而降低功耗。
图3是示出根据本发明第二实施例的示例性D/A转换器电路的电路图。在本实施例中使用将6比特数字数据转换为具有64个电压值V1到V64的模拟信号的基准电压选择型D/A转换器电路。在该电路中，6比特数字数据分为高位3比特和低位3比特。
基准电压产生电路21生成适用于64个电压值V1到V64的对应于高位3比特的八个基准电压Vref1到Vref8。八个基准电压Vref1到Vref8各自在时间序列上具有对应于低位3比特的八个电压值。例如，作为最小电压的基准电压Vref1在时间序列上具有八个电压值V1到V8，如图4所示。基准电压Vref1以有规律周期重复，例如，当如下所述在显示单元中使用时它以每个水平周期(1H)重复，从基准电压产生电路21输出。
当在时间t1选择基准电压Vref1时，可以选择电压值V1；当在时间t2选择它时，可以选择电压值V2；当在时间t3选择它时，可以选择电压值V3；当在时间t4选择它时，可以选择电压值V4；当在时间t5选择它时，可以选择电压值V5；当在时间t6选择它时，可以选择电压值V6；当在时间t7选择它时，可以选择电压值V7；并且当在时间t8选择它时，可以选择电压值V8。
虽然其他基准电压Vref2到Vref8均具有与基准电压Vref1不同的八个电压值，但是它们具有与基准电压Vref1相同的定时关系。因此，64个电压值V1到V64可以用八个基准电压Vref1到Vref8设置。这八个基准电压Vref1到Vref8通过基准电压线路24-1到24-8从基准电压产生电路21传输到选择电路23。
在6比特数字数据中，高位3比特数据提供给选择电路23，并且如下所述用于确定应从八个基准电压Vref1到Vref8中选择哪个基准电压。低位3比特数据与3比特选择控制信号一起提供给选择信号产生电路22。低位3比特数据具有对应于八个电压值的信息，而3比特选择控制信号具有对应于图4的时序图中的时间t1到t8的信息。
选择信号产生电路22由简单逻辑电路组成。它根据低位3比特数据和3比特选择控制信号，产生选择信号，用于确定应从各个基准电压Vref1到Vref8的八个电压值中选择哪个电压值。
具体地说，选择信号产生电路22在一个水平周期内产生这八个选择信号。也就是，它产生直到时间t1处于“高”电平的选择信号、直到时间t2处于“高”电平的选择信号、直到时间t3处于“高”电平的选择信号、直到时间t4处于“高”电平的选择信号、直到时间t5处于“高”电平的选择信号、直到时间t6处于“高”电平的选择信号、直到时间t7处于“高”电平的选择信号以及直到时间t8处于“高”电平的选择信号。这些选择信号与高位3比特数据一起提供给选择电路23。
选择电路23包括串联在每个基准电压线路24-1到24-8与输出线路25之间的四个MOS晶体管。也就是，为每个基准电压线路24-1到24-8提供四个MOS晶体管。如同第一实施例，在这些MOS晶体管中，对应于高位3比特数据的三个MOS晶体管的传导类型(P-通道或N-通道)根据高位三比特的逻辑状态确定。根据高位三比特的逻辑状态，选择基准电压线路24-1到24-8之一，即八个基准电压Vref1到Vref8之一。
参照图4的时序图，八个电压值V1到V8中的每一个电压值均是以分时方式在对应于基准电压Vref1的NMOS晶体管导通时选择的。也就是，当从选择信号产生电路22输出的选择信号直到时间t1保持在“高”电平时，选择电压值V1；当该选择信号直到时间t2保持在“高”电平时，选择电压值V2；当该选择信号直到时间t3保持在“高”电平时，选择电压值V3；当该选择信号直到时间t4保持在“高”电平时，选择电压值V4；当该选择信号直到时间t5保持在“高”电平时，选择电压值V5；当该选择信号直到时间t6保持在“高”电平时，选择电压值V6；当该选择信号直到时间t7保持在“高”电平时，选择电压值V7；并且当该选择信号直到时间t8保持在“高”电平时，选择电压值V8。
参照图4的时序图，电压值V1到V8由选择信号从“高”电平变至“低”电平的时刻(时间t1到t8)确定。对于基准电压Vref2到Vref4，如同基准电压Vref1，从选择信号产生电路22输出选择信号。以分时方式在分别对应于各个基准电压的NMOS晶体管导通时选择八个电压值之一。
如上所述，将6比特数字数据转换为具有64个电压值V1到V64的模拟信号的基准电压选择型D/A转换器电路将6比特数字数据分为高位三比特和低位三比特，并且产生各自在时间序列上具有八个电压值的八个基准电压Vref1到Vref8。D/A转换器电路以分时方式选择各个基准电压Vref1到Vref8的八个电压值之一。这种结构提供下面操作效果。
当6比特数字数据转换为具有64个电压值V1到V64的模拟信号时，现有技术是采用产生64个基准电压的结构。在该结构中，需要64个基准电压线路。由于需要根据6比特数字数据选择64个基准电压之一，因此选择电路必须包括384(＝64×6)个晶体管。
相反，对于根据本发明实施例的基准电压选择型D/A转换器电路，产生八个基准电压Vref1到Vref8就足够。因此，只需要八个基准电压线路。此外，因为对于该电路根据高位3比特数据和1比特选择信号以分时方式选择64个电压值V1到V64之一就足够，所以选择电路23只需包括32(＝8×4)个晶体管，如图3所示。因此，包括基准电压线路24-1到24-8的布线空间的电路尺寸可以显著减小。
图5是示出根据本发明第三实施例的示例性D/A转换器电路的电路图。在本实施例中使用将6比特数字数据转换为具有64个电压值的模拟信号的基准电压选择型D/A转换器电路。在该电路中，6比特数字数据分为高位四比特和低位二比特。
基准电压产生电路31为64个电压值V1到V64生成对应于高位四比特的16个基准电压Vref1到Vref16。16个基准电压Vref1到Vref16各自在时间序列上具有对应于低位二比特的四个电压值。例如，作为最小电压的基准电压Vref1在时间序列上具有四个电压值V1到V4，如图6所示。基准电压Vref1以有规律周期重复，例如，当如下所述在显示单元中使用时它以每个水平周期(1H)重复，从基准电压产生电路31输出。
当在时间t1选择基准电压Vref1时，可以选择电压值V1；当在时间t2选择它时，可以选择电压值V2；当在时间t3选择它时，可以选择电压值V3；并且当在时间t4选择它时，可以选择电压值V4。虽然其他基准电压Vref2到Vref16均具有与基准电压Vref1不同的四个电压值，但是它们具有与基准电压Vref1相同的定时关系。因此，64个电压值V1到V64可以用16个基准电压Vref1到Vref16设置。这16个基准电压Vref1到Vref16通过基准电压线路34-1到34-16从基准电压产生电路31传输到选择电路33。
在6比特数字数据中，高位4比特数据提供给选择电路33，并且如下所述用于确定应从16个基准电压Vref1到Vref16中选择哪个基准电压。低位2比特数据与2比特选择控制信号一起提供给选择信号产生电路32。低位2比特数据具有对应于四个电压值的信息，而2比特选择控制信号具有对应于图6的时序图中的时间t1到t4的信息。
选择信号产生电路32由简单逻辑电路组成。它根据低位2比特数据和2比特选择控制信号，产生选择信号，用于确定应从各个基准电压Vref1到Vref16的四个电压值中选择哪个电压值。具体地说，选择信号产生电路32在一个水平周期内产生这四个选择信号。也就是，它产生直到时间t1处于“高”电平的选择信号、直到时间t2处于“高”电平的选择信号、直到时间t3处于“高”电平的选择信号以及直到时间t4处于“高”电平的选择信号。这些选择信号与高位4比特数据一起提供给选择电路33。
选择电路33包括串联在每个基准电压线路34-1到34-16与输出线路35之间的五个MOS晶体管。也就是，为每个基准电压线路34-1到34-16提供五个MOS晶体管。在这些MOS晶体管中，对应于高位4比特数据的四个MOS晶体管的传导类型根据高位四比特的逻辑状态确定。根据高位四比特的逻辑状态，选择基准电压线路34-1到34-16之一，即16个基准电压Vref1到Vref16之一。
参照图6的时序图，四个电压值V1到V4中的每一个电压值是以分时方式在对应于基准电压Vref1的NMOS晶体管导通时选择的。也就是，当从选择信号产生电路32输出的选择信号直到时间t1保持在“高”电平时，选择电压值V1；当该选择信号直到时间t2保持在“高”电平时，选择电压值V2；当该选择信号直到时间t3保持在“高”电平时，选择电压值V3；并且当该选择信号直到时间t4保持在“高”电平时，选择电压值V4。
参照图6的时序图，电压值V1到V4由选择信号从“高”电平变至“低”电平的时刻(时间t1到t4)确定。对于基准电压Vref2到Vref16，如同基准电压Vref1，从选择信号产生电路32输出选择信号。以分时方式在分别对应于各个基准电压的NMOS晶体管导通时选择四个电压值之一。
如上所述，将6比特数字数据转换为具有64个电压值V1到V64的模拟信号的基准电压选择型D/A转换器电路将6比特数字数据分为高位四比特和低位二比特，并且产生各自在时间序列上具有四个电压值的16个基准电压Vref1到Vref16。D/A转换器电路以分时方式选择各个基准电压Vref1到Vref16的四个电压值之一。这种结构提供下面操作效果。
换句话说，只需要16个基准电压线路。此外，因为对于该电路根据高位4比特数据和1比特选择信号以分时方式选择64个电压值V1到V64之一就足够，所以选择电路33只需包括80(＝16×5)个晶体管。因此，与需要在选择电路中包括64个基准电压线路和384个晶体管的现有技术相比，基准电压线路和MOS晶体管的数目显著减少。从而，包括基准电压线路的布线空间的电路尺寸可以显著减小。
在本发明的上述实施例中，将4比特数字数据转换为具有16个电压值V1到V16的模拟信号的基准电压选择型D/A转换器电路和将6比特数字数据转换为具有64个电压值V1到V64的模拟信号的基准电压选择型D/A转换器电路是作为示例来描述的。然而，数字数据的比特数目不限定于这些数目。高位比特和低位比特的数目可以任意设置。
根据上述各个实施例的基准电压选择型D/A转换器电路例如可以用作包括在驱动电路集成显示单元的驱动电路中的基准电压选择型D/A转换器电路。
图7是驱动电路集成液晶显示单元的结构示例方框图。参照图7，垂直(V)驱动系统42例如位于其中很多像素以矩阵的形式排列的像素区域41的左侧，水平(H)驱动系统43例如位于像素区域41的上侧。这些驱动系统42和43以集成的方式与采用例如多晶硅TFT的像素区域41一起形成在同一透明绝缘基板(例如，玻璃基板)上。该第一透明绝缘基板以预定间隙面对第二透明绝缘基板，并且它们之间为液晶层。第一和第二基板以及液晶层组成LCD面板44。
图8示出像素区域41的示例结构。参照图8，以矩阵形式排列的每个像素50包括TFT 51，用作像素晶体管；液晶分区52，其像素电极连接到TFT51的漏极；以及辅助电容器，其一个电极连接到TFT 51的漏极。TFT 51的栅极连接到栅线路...，54m-1，54m，54m+1，...，并且TFT 51的源极连接到数据线路(信号线路)...，55n-1，55n，55n+1，...。公共电压VCOM施加于液晶分区52的反(counter)电极和辅助电容器53的另一电极。
为了驱动该像素区域41，一般都采用施加于每个像素50的信号的极性以每个水平周期反转的1H-反转驱动方法。结合公共反转驱动方法与该1H反转驱动方法降低水平驱动系统43中的电压。在公共反转驱动方法中，公共施加于每个像素50中液晶分区52的反电极的公共电压VCOM以每个水平周期反转。
垂直驱动系统42包括垂直(V)驱动器421，它由例如移位寄存器组成。垂直驱动系统42通过响应垂直开始脉冲VST与垂直时钟脉冲VCK保持同步进行偏移，执行垂直扫描以逐行选择像素区域41中的每个像素。水平驱动系统43包括例如水平(H)扫描器431、采样和锁存电路432和D/A转换器电路433。H扫描器431由例如移位寄存器组成，并且它响应水平开始脉冲HST与水平时钟脉冲HCK保持同步连续输出采样脉冲。
采样和锁存电路432与从H扫描器431连续输出的采样脉冲保持同步，顺序对数字数据进行采样，并且锁存采样数据。D/A转换器电路433根据像素区域41的每个数据线路...，55n-1，55n，55n+1，...依次将在采样和锁存电路432中经过采样和锁存的数字数据转换为模拟信号，并且将它们写入在这些数据线路上。
根据上述各个实施例的基准电压选择型D/A转换器电路用作D/A转换器电路433。在根据上述各个实施例的基准电压选择型D/A转换器电路所包括的基准电压产生电路、选择信号产生电路和选择电路中，本例所示的驱动电路集成液晶显示单元包括作为外部电路的基准电压产生电路，以及在LCD面板44上形成的选择信号产生电路和选择电路。将外部提供的基准电压传输到选择电路的基准电压线路也布线在LCD面板44上。然而，基准电压产生电路可以以集成的方式与像素区域41一起形成在LCD面板44上。
现在将以图1所示的根据第一实施例的基准电压选择型D/A转换器电路，即将4比特数字数据转换为具有16个电压值的模拟信号的基准电压选择型D/A转换器电路的操作为例进行描述。在该电路中，16灰度显示通过4比特数字数据(16个电压值)来实现。图1的输出线路15对应于图8的每个数据线路(信号线路)...，55n-1，55n，55n+1，...。
现在将参照图2的时序图描述一个基准电压，例如最小基准电压Vref1。当信号以每个水平周期逐线路地顺序写入到像素上时，低位二比特的灰度电平(电压值V1)写入到所有数据线路...，55n-1，55n，55n+1，...上。在对所有数据线路充电的时间周期之后，灰度选择信号(图1的选择信号)在时间t1变成“低”电平。结果，确定对应于该灰度的信号线路电压。对于其他灰度，以相同的方式对数据线路...，55n-1，55n，55n+1，...充电。
当基准电压Vref1变成下一灰度电平(电压值V2)并且灰度选择信号在时间t2变成“低”电平时，电压值V2写入到对应于与第一写入灰度电平不同的电平的所有数据线路上。由于已经写入第一灰度电平(电压值V1)，因此该时间周期即从t1到t2的时间周期可以因只需短的写入时间而变短。换句话说，采用执行分时写入的电路结构允许改变每个灰度电平的写入时间。随后，电压值V3和V4顺序写入到数据线路上。以相同的方式重复低位二比特(四灰度)的操作。
如上所述，当根据上述第一实施例的基准电压选择型D/A转换器电路用作包括在驱动电路集成液晶显示单元的驱动电路中的D/A转换器电路时，该D/A转换器电路只需要四个基准电压线路，并且选择电路13可以包括数目少得多的晶体管。因此，可以显著减小电路尺寸，包括基准电压线路的布线空间。这就允许其中布置包括该D/A转换器电路的驱动电路的框架和LCD面板44减小尺寸。
另外，由于晶体管的数目显著减少，因此单个晶体管的尺寸可以因晶体管数目的减少产生的额外布置空间而增大，并且较大电流通过晶体管。因此可以改善对数据线路...，55n-1，55n，55n+1，...的写入特性。此外，基准电压线路数目的减少允许由于不用驱动所减少的基准电压线路而降低功耗，从而实现整体液晶显示单元的低功耗。
虽然在此是以使用根据第一实施例的基准电压选择型D/A转换器电路的情况为例来描述的，但是也可以使用根据上述第二和第三实施例的基准电压选择型D/A转换器电路。在这些情况下，可以获得相同的操作效果。
下一步将描述把数字数据分为高位比特和低位比特的原因。为了以分时方式提供灰度电平，可以实现一个基准电压在时间序列上具有所有灰度电平(电压值)并且根据数字数据以分时方式选择这些灰度电平的方法。然而，采用这种方法，顺序写入其灰度电平彼此大大不同的两个电压值要花费较长时间。
要在短时间内写入电压值，该方法要求大电流通过。然而，为了处理大电流，包括在灰度选择电路中的MOS晶体管必须大。这样，基准电压选择型D/A转换器电路的尺寸增大，从而难以在驱动电路集成液晶显示单元框架的有限空间内包括具有该D/A转换器电路的驱动电路，或者框架尺寸由于包括具有该D/A转换器电路的驱动电路而增大。
相反，当将数字数据分为高位比特和低位比特时，可以用数据的高位比特选择分为较大单元的一个基准电压，然后对于所选基准电压用数据的低位比特以分时方式选择分为较小单元且以时间序列安排的电压值。因此，当顺序写入电压值时，电势可以设为小值，从而在短时间内写入电压值。在这种情况下，由于电压值可以通过向包括在灰度选择电路中的晶体管提供小电流来写入，因此晶体管的尺寸可以减小。这样，基准电压选择型D/A转换器电路及其框架的尺寸也可以减小。
虽然本发明是在D/A转换器电路应用于液晶显示单元的情况下描述的，但是本申请不限定于该情况。D/A转换器电路可以应用于一般驱动电路集成显示单元如EL显示单元。根据上述各个实施例的基准电压选择型D/A转换器电路可以不受限制地应用于驱动电路集成显示单元。它还可以用作其中驱动电路装备在不同于LCD面板的部件中的显示单元的D/A转换器电路。
如上所述的驱动电路集成液晶显示单元包括在移动终端如移动电话或PDA中作为输出显示器。图9是本发明的移动终端例如移动电话的结构的外部示意图。
本例的移动电话具有如下结构扬声器62、显示器63、操作面板64和麦克风65排列在外壳61的前侧，这些部件从外壳的上侧以这种次序顺序排列。在具有这种结构的移动电话中，例如，液晶显示单元用作显示器63。使用如上所述的驱动电路集成液晶显示单元作为该液晶显示单元。
由于在如上所述的驱动电路集成液晶显示单元中可以减小LCD面板的尺寸，因此在移动电话中使用这种驱动电路集成液晶显示单元作为显示器63可以大大有助于使移动电话的机体更小巧并且可以降低功耗。因此，可以延长电池电源的连续使用允许时间。
虽然在此描述驱动电路集成显示单元包括在移动电话中的情况，但是其应用不限定于该情况。它可以包括在一般移动终端如分机电话的远程站或PDA中。
如上所述，根据本发明，在基准电压选择型D/A转换器电路、使用包括这种D/A转换器电路的驱动电路的显示单元或者具有这种显示单元作为显示器的移动终端中，D/A转换器电路构造为产生在时间序列上具有对应于多个信号电平(显示单元的多个灰度电平)的电压值的基准电压，并且根据数字数据的比特信息以分时方式选择基准电压中对应于信号电平的电压值之一。这种结构允许减少用于传输基准电压的基准电压线路的数目以及包括在选择电路中的晶体管的数目，从而实现电路尺寸的减小，并且随着该减小允许适应多灰度。
权利要求
1.一种D/A转换器电路，包括基准电压产生装置，用于产生在时间序列上具有对应于多个信号电平的电压值的基准电压；选择信号产生装置，用于根据数字数据的比特信息产生用来选择基准电压中对应于多个信号电平的电压值之一的选择信号；以及选择装置，用于根据从选择信号产生装置输出的选择信号，以分时方式选择基准电压中对应于多个信号电平的电压值之一，并且输出所选电压值的模拟信号。
2.如权利要求1所述的D/A转换器电路，其中，基准电压产生装置产生数目与数字数据的高位比特数相同的基准电压，并且对于每个基准电压设置数目与数字数据的低位比特数相同的电压值，并且其中，选择信号产生装置根据数字数据的低位比特信息，产生选择信号。
3.一种显示单元，包括像素区域，具有以矩阵形式排列的很多像素；以及D/A转换器电路，用于将数字数据转换为模拟信号，并且用模拟信号驱动像素区域中的各个像素，所述D/A转换器电路，包括基准电压产生装置，用于产生在时间序列上具有对应于多个灰度的电压值的基准电压；选择信号产生装置，用于根据数字数据的比特信息产生用来选择基准电压中对应于多个灰度的电压值之一的灰度选择信号；以及灰度选择装置，用于根据从选择信号产生装置输出的灰度选择信号，以分时方式选择基准电压中对应于多个灰度的电压值之一，并且将所选电压值的模拟信号输出到像素区域的各个数据线路。
4.如权利要求3所述的显示单元，其中，D/A转换器电路具有至少一个基准电压线路，用于将基准电压从选择信号产生装置、灰度选择装置以及基准电压产生装置传输到灰度选择装置，基准电压线路以集成的方式与像素区域一起形成在同一基板上。
5.如权利要求4所述的显示单元，其中，基准电压产生装置产生数目与数字数据的高位比特数相同的基准电压，且对于每个基准电压设置数目与数字数据的低位比特数相同的电压值，并且其中，选择信号产生装置根据数字数据的低位比特信息，产生灰度选择信号。
6.如权利要求3所述的显示单元，其中，D/A转换器电路以每个水平周期逐线路地将信号顺序写入到像素区域的像素上。
7.如权利要求3所述的显示单元，其中，像素光电器件为液晶分区。
8.如权利要求3所述的显示单元，其中，像素光电器件为电致发光器件。
9.一种移动终端，包括显示单元作为输出显示器，所述显示单元包括像素区域，具有以矩阵形式排列的很多像素；以及D/A转换器电路，用于将数字数据转换为模拟信号，并且用模拟信号驱动像素区域中的各个像素，其中，所述D/A转换器电路，包括基准电压产生装置，用于产生在时间序列上具有对应于多个灰度的电压值的基准电压；选择信号产生装置，用于根据数字数据的比特信息产生用来选择基准电压中对应于多个灰度的电压值之一的灰度选择信号；以及灰度选择装置，用于根据从选择信号产生装置输出的灰度选择信号，以分时方式选择并输出基准电压中对应于多个灰度的电压值之一。
10.如权利要求9所述的移动终端，其中，显示单元为液晶显示单元。
11.如权利要求9所述的移动终端，其中，显示单元为电致发光显示单元。
全文摘要
一种通过减小电路规模可适应多电平灰度的DA转换电路。基准电压选择DA转换电路，用于将4比特数字数据转换为具有16个电压值V1到V16的模拟信号。基准电压产生电路(11)产生各自具有四个时间序列电压值的四个基准电压Vref1到Vref4。选择信号产生电路(12)根据数字数据的低位二比特产生选择信号。选择电路(13)根据选择信号以分时方式选择基准电压Vref1到Vref4的四个电压之一，从而将所选电压值的模拟信号输出到输出线路(15)。
文档编号G09G3/20GK1471701SQ02802764
公开日2004年1月28日 申请日期2002年7月3日 优先权日2001年7月16日
发明者本田芳利, 仲岛义晴, 前川敏一, 一, 晴 申请人:索尼公司
技术领域：
本发明涉及数模转换器(以下称作D/A转换器)电路、使用这种D/A转换器电路的显示单元、以及具有这种显示单元的移动终端，特别涉及一种基准电压选择型D/A转换器电路、使用包括这种D/A转换器电路的驱动电路的显示单元、以及以这种显示单元作为输出显示器的移动终端。
背景技术：
近年来，移动终端如移动电话或个人数字助理(PDA)日益普及。这些移动终端快速普及的其中一个因素是包括在其中作为输出显示器的显示单元。这种显示单元包括用作输出显示器的液晶显示单元，它使用液晶分区(cell)作为像素光电器件。液晶显示单元在原理上不需要任何驱动电功率，并且是一种低功耗显示设备。另外，使用EL器件作为像素光电器件的电致发光(EL)显示单元也是这样。
在液晶显示单元等中，数字接口驱动电路可能以集成的方式与像素区域(显示区域)一起形成在同一基板上。这种驱动电路集成液晶显示单元具有如下结构水平驱动系统和垂直驱动系统布置在像素区域的周围，在像素区域中，使用多晶硅薄膜晶体管(TFT)作为开关器件的很多像素以矩阵的形式排列，并且这些驱动系统以集成的方式与采用多晶硅TFT的显示区域一起形成在同一基板(以下称作LCD面板)上。
数字接口驱动电路使用将输入数字数据转换为模拟信号的D/A转换器电路。这种D/A转换器电路包括基准电压选择型D/A转换器电路，从多个基准电压中选择对应于数字图像数据的基准电压，并且输出所选基准电压作为模拟图像信号。
当制造具有上述结构的驱动电路集成液晶显示单元时存在一个大问题是，以集成的方式形成在LCD面板上的数字接口驱动电路占据一个较大区域，也就是，围绕像素区域的一个区域(该区域以下称作框架)较大。特别是在具有基准电压选择型D/A转换器电路的驱动电路集成液晶显示单元中，D/A转换器电路占据一个较大区域，从而当试图减小LCD面板中的框架尺寸时产生严重问题。
换句话说，基准电压选择型D/A转换器电路构造为包括多个基准电压线路，用于传输与显示灰度数目一样多的的基准电压；以及灰度选择电路，包括分别连接在各个基准电压线路与像素区域的各个数据线路之间的一组单独晶体管开关。该灰度选择电路占据D/A转换器电路内的一个较大区域。由于所需基准电压线路的数量与显示灰度的数目一样多，因此这些基准电压线路所占区域，即在LCD面板内当将基准电压线路连至D/A转换器电路时布线所占区域变大。
因此，多灰度导致数字接口驱动电路的尺寸增大。驱动电路的面积增大导致LCD面板内框架的尺寸增大。在现有处理技术中，用一个比特代表灰度的比特数增加，例如从二比特增至三比特或者从三比特增至四比特导致框架的尺寸成倍增大或更多。
此外，由于包括在灰度选择电路中的晶体管数目因多灰度而显著增多，因此要将这些晶体管置于框架的有限区域内，它们的尺寸必须足够小。当晶体管的尺寸小时，不能通过大量电流。因此，多灰度降低了在D/A转换器电路中对数据线路的写入特性。由于这些原因，实际上，采用现有技术难以实现对多灰度的适应。
本发明的一个目的是提供一种允许通过减小电路尺寸适应多灰度的基准电压选择型D/A转换器电路、使用这种D/A转换器的显示单元、以及具有这种显示单元的移动终端，从而克服上述缺点。
发明内容
本发明的一种D/A转换器电路构造为包括基准电压产生装置，用于产生在时间序列上具有对应于多个信号电平的电压值的基准电压；选择信号产生装置，用于根据数字数据的比特信息产生用来选择基准电压中对应于多个信号电平的电压值之一的选择信号；以及选择装置，用于根据从选择信号产生装置输出的选择信号，以分时方式选择基准电压中对应于多个信号电平的电压值之一，并且输出所选电压值的模拟信号。该D/A转换器电路用作包括在显示单元的驱动电路中的基准电压选择型D/A转换器电路。使用具有基准电压选择型D/A转换器电路的驱动电路的显示单元包括在移动终端中作为输出显示器。
在具有上述结构的D/A转换器电路、使用这种D/A转换器电路的显示单元、以及具有这种显示单元的移动终端中，通过从基准电压产生装置输出在时间序列上具有对应于多个信号电平(显示单元的多个灰度电平)的电压值的基准电压，减少用于传输基准电压的基准电压线路的数目。选择电路根据从选择信号产生装置输出的选择信号，以分时方式选择从基准电压产生装置输出的基准电压中对应于多个信号电平的电压值之一，并且输出所选电压值的模拟信号。
附图简述
图1是示出根据本发明第一实施例的示例性D/A转换器电路的电路图；图2是示出根据第一实施例的D/A转换器电路的电路操作的时序图；图3是示出根据本发明第二实施例的示例性D/A转换器电路的电路图；图4是示出根据第二实施例的D/A转换器电路的电路操作的时序图；图5是示出根据本发明第三实施例的示例性D/A转换器电路的电路图；图6是示出根据第三实施例的D/A转换器电路的电路操作的时序图；图7是本发明的驱动电路集成液晶显示单元的结构示例方框图；图8是像素区域的结构示例电路图；图9是本发明的移动电话结构的外部示意图。
最佳实施方式现在将参照附图对本发明的实施例进行详细的描述。
图1是示出根据本发明第一实施例的示例性D/A转换器电路的电路图。基准电压选择型D/A转换器电路将4比特数字数据转换为在本实施例中使用的具有16个电压值的模拟信号。根据本实施例的基准电压选择型D/A转换器电路包括基准电压产生电路11、选择信号产生电路12和选择电路(解码器)13。
基准电压产生电路11生成四个适用于16个电压值V1到V16的基准电压Vref1到Vref4。具体地说，它生成具有电压值V1到V4的基准电压Vref1、具有电压值V5到V8的基准电压Vref2、具有电压值V9到V12的基准电压Vref3、以及具有电压值V13到V16的基准电压Vref4。换句话说，每个基准电压Vref1到Vref4均在时间序列上具有四个电压值。
例如，基准电压Vref1在时间序列上具有四个电压值V1到V4，如图2所示。基准电压Vref1以有规律周期重复，例如，当如下所述在显示单元中使用时它以每个水平周期(1H)重复，从基准电压产生电路11输出。当在时间t1选择基准电压Vref1时，可以选择电压值V1；当在时间t2选择它时，可以选择电压值V2；当在时间t3选择它时，可以选择电压值V3；并且当在时间t4选择它时，可以选择电压值V4。
虽然其他基准电压Vref2到Vref4均具有与基准电压Vref1不同的四个电压值，但是它们具有与基准电压Vref1相同的定时关系。因此，16个电压值V1到V16可以用四个基准电压Vref1到Vref4设置。这四个基准电压Vref1到Vref4通过基准电压线路14-1到14-4从基准电压产生电路11传输到选择电路13。
4比特数字数据分为例如高位2比特数据和低位2比特数据。高位2比特数据提供给选择电路13，并且如下所述用于确定应从四个基准电压Vref1到Vref4中选择哪个基准电压。低位2比特数据提供给选择信号产生电路12，另外，还向选择信号产生电路12输入2比特选择控制信号。
选择信号产生电路12由简单逻辑电路组成。它根据低位2比特数据和2比特选择控制信号，产生选择信号，用于确定应从各个基准电压Vref1到Vref4的四个电压值中选择哪个电压值。低位2比特数据具有对应于四个电压值的信息，而2比特选择控制信号具有对应于图2的时序图中的时间t1到t4的信息。
具体地说，选择信号产生电路12根据低位2比特数据和2比特选择控制信号在一个水平周期内产生这四个选择信号。也就是，它产生直到时间t1处于“高”电平的选择信号、直到时间t2处于“高”电平的选择信号、直到时间t3处于“高”电平的选择信号以及直到时间t4处于“高”电平的选择信号。这些选择信号与高位2比特数据一起提供给选择电路13。
选择电路13，包括P-通道MOS(以下称作PMOS)晶体管Q11和Q12及N-通道MOS(以下称作NMOS)晶体管Q13，串联在基准电压线路14-1与输出线路15之间；PMOS晶体管Q14及NMOS晶体管Q15和Q16，串联在基准电压线路14-2与输出线路15之间；NMOS晶体管Q17、PMOS晶体管Q18及NMOS晶体管Q19，串联在基准电压线路14-3与输出线路15之间；以及NMOS晶体管Q20、Q21和Q22，串联在基准电压线路14-4与输出线路15之间。
当数字数据的高位二比特的逻辑状态为(00)时，PMOS晶体管Q11和Q12导通并且选择基准电压Vref1。当数字数据的高位二比特的逻辑状态为(01)时，PMOS晶体管Q14和NMOS晶体管Q12导通并且选择基准电压Vref2。当数字数据的高位二比特的逻辑状态为(10)时，NMOS晶体管Q17和PMOS晶体管Q12导通并且选择基准电压Vref3。当数字数据的高位二比特的逻辑状态为(11)时，NMOS晶体管Q20和Q21导通并且选择基准电压Vref4。
参照图2的时序图，四个电压值V1到V4中的每一个电压值均是以分时方式在对应于基准电压Vref1的NMOS晶体管Q13导通时选择的。也就是，当从选择信号产生电路12输出的选择信号直到时间t1保持在“高”电平时，选择最小电压值V1；当该选择信号直到时间t2保持在“高”电平时，选择次小电压值V2；当该选择信号直到时间t3保持在“高”电平时，选择次大电压值V3；并且当该选择信号直到时间t4保持在“高”电平时，选择最大电压值V4。
参照图2的时序图，电压值V1、V2、V3和V4由当选择信号从“高”电平至“低”电平的时刻(时间t1、t2、t3和t4)确定。对于基准电压Vref2到Vref4，如同基准电压Vref1，从选择信号产生电路12输出选择信号。以分时方式在分别对应于各个基准电压的NMOS晶体管Q16、Q19或Q22导通时选择四个电压值之一。
如上所述，将4比特数字数据转换为具有16个电压值V1到V16的模拟信号的基准电压选择型D/A转换器电路根据数字数据的比特信息，产生各自在时间序列上具有四个电压值的四个基准电压Vref1到Vref4，并且还产生选择信号。D/A转换器电路根据这些选择信号以分时方式选择各个基准电压Vref1到Vref4的四个电压值之一。所选电压值的模拟信号输出到输出线路15。这种结构提供如下的操作效果。
当4比特数字数据转换为具有16个电压值V1到V16的模拟信号时，现有技术是采用产生16个基准电压的结构。在该结构中，需要16个基准电压线路。由于需要根据4比特数字数据选择16个基准电压之一，因此选择电路必须包括64(＝16×4)个晶体管。
相反，对于根据本发明实施例的基准电压选择型D/A转换器电路，产生四个基准电压Vref1到Vref4就足够。因此，只需要四个基准电压线路。此外，因为对于该电路根据高位2比特数据和1比特选择信号以分时方式选择16个电压值V1到V16之一就足够，所以选择电路13只需包括12(＝4×3)个晶体管，如图1所示。因此，包括基准电压线路14-1到14-4的布线空间的电路尺寸可以显著减小。
此外，由于可以显著减少包括在选择电路13中的晶体管数目，因此单个晶体管的尺寸可以因晶体管数目的减少产生的额外布置空间而增大，并且较大电流通过晶体管。从而，可以改善将模拟信号写入到输出线路15上的特性。此外，基准电压线路数目的减少允许由于不用驱动所减少的基准电压线路而降低功耗。
图3是示出根据本发明第二实施例的示例性D/A转换器电路的电路图。在本实施例中使用将6比特数字数据转换为具有64个电压值V1到V64的模拟信号的基准电压选择型D/A转换器电路。在该电路中，6比特数字数据分为高位3比特和低位3比特。
基准电压产生电路21生成适用于64个电压值V1到V64的对应于高位3比特的八个基准电压Vref1到Vref8。八个基准电压Vref1到Vref8各自在时间序列上具有对应于低位3比特的八个电压值。例如，作为最小电压的基准电压Vref1在时间序列上具有八个电压值V1到V8，如图4所示。基准电压Vref1以有规律周期重复，例如，当如下所述在显示单元中使用时它以每个水平周期(1H)重复，从基准电压产生电路21输出。
当在时间t1选择基准电压Vref1时，可以选择电压值V1；当在时间t2选择它时，可以选择电压值V2；当在时间t3选择它时，可以选择电压值V3；当在时间t4选择它时，可以选择电压值V4；当在时间t5选择它时，可以选择电压值V5；当在时间t6选择它时，可以选择电压值V6；当在时间t7选择它时，可以选择电压值V7；并且当在时间t8选择它时，可以选择电压值V8。
虽然其他基准电压Vref2到Vref8均具有与基准电压Vref1不同的八个电压值，但是它们具有与基准电压Vref1相同的定时关系。因此，64个电压值V1到V64可以用八个基准电压Vref1到Vref8设置。这八个基准电压Vref1到Vref8通过基准电压线路24-1到24-8从基准电压产生电路21传输到选择电路23。
在6比特数字数据中，高位3比特数据提供给选择电路23，并且如下所述用于确定应从八个基准电压Vref1到Vref8中选择哪个基准电压。低位3比特数据与3比特选择控制信号一起提供给选择信号产生电路22。低位3比特数据具有对应于八个电压值的信息，而3比特选择控制信号具有对应于图4的时序图中的时间t1到t8的信息。
选择信号产生电路22由简单逻辑电路组成。它根据低位3比特数据和3比特选择控制信号，产生选择信号，用于确定应从各个基准电压Vref1到Vref8的八个电压值中选择哪个电压值。
具体地说，选择信号产生电路22在一个水平周期内产生这八个选择信号。也就是，它产生直到时间t1处于“高”电平的选择信号、直到时间t2处于“高”电平的选择信号、直到时间t3处于“高”电平的选择信号、直到时间t4处于“高”电平的选择信号、直到时间t5处于“高”电平的选择信号、直到时间t6处于“高”电平的选择信号、直到时间t7处于“高”电平的选择信号以及直到时间t8处于“高”电平的选择信号。这些选择信号与高位3比特数据一起提供给选择电路23。
选择电路23包括串联在每个基准电压线路24-1到24-8与输出线路25之间的四个MOS晶体管。也就是，为每个基准电压线路24-1到24-8提供四个MOS晶体管。如同第一实施例，在这些MOS晶体管中，对应于高位3比特数据的三个MOS晶体管的传导类型(P-通道或N-通道)根据高位三比特的逻辑状态确定。根据高位三比特的逻辑状态，选择基准电压线路24-1到24-8之一，即八个基准电压Vref1到Vref8之一。
参照图4的时序图，八个电压值V1到V8中的每一个电压值均是以分时方式在对应于基准电压Vref1的NMOS晶体管导通时选择的。也就是，当从选择信号产生电路22输出的选择信号直到时间t1保持在“高”电平时，选择电压值V1；当该选择信号直到时间t2保持在“高”电平时，选择电压值V2；当该选择信号直到时间t3保持在“高”电平时，选择电压值V3；当该选择信号直到时间t4保持在“高”电平时，选择电压值V4；当该选择信号直到时间t5保持在“高”电平时，选择电压值V5；当该选择信号直到时间t6保持在“高”电平时，选择电压值V6；当该选择信号直到时间t7保持在“高”电平时，选择电压值V7；并且当该选择信号直到时间t8保持在“高”电平时，选择电压值V8。
参照图4的时序图，电压值V1到V8由选择信号从“高”电平变至“低”电平的时刻(时间t1到t8)确定。对于基准电压Vref2到Vref4，如同基准电压Vref1，从选择信号产生电路22输出选择信号。以分时方式在分别对应于各个基准电压的NMOS晶体管导通时选择八个电压值之一。
如上所述，将6比特数字数据转换为具有64个电压值V1到V64的模拟信号的基准电压选择型D/A转换器电路将6比特数字数据分为高位三比特和低位三比特，并且产生各自在时间序列上具有八个电压值的八个基准电压Vref1到Vref8。D/A转换器电路以分时方式选择各个基准电压Vref1到Vref8的八个电压值之一。这种结构提供下面操作效果。
当6比特数字数据转换为具有64个电压值V1到V64的模拟信号时，现有技术是采用产生64个基准电压的结构。在该结构中，需要64个基准电压线路。由于需要根据6比特数字数据选择64个基准电压之一，因此选择电路必须包括384(＝64×6)个晶体管。
相反，对于根据本发明实施例的基准电压选择型D/A转换器电路，产生八个基准电压Vref1到Vref8就足够。因此，只需要八个基准电压线路。此外，因为对于该电路根据高位3比特数据和1比特选择信号以分时方式选择64个电压值V1到V64之一就足够，所以选择电路23只需包括32(＝8×4)个晶体管，如图3所示。因此，包括基准电压线路24-1到24-8的布线空间的电路尺寸可以显著减小。
图5是示出根据本发明第三实施例的示例性D/A转换器电路的电路图。在本实施例中使用将6比特数字数据转换为具有64个电压值的模拟信号的基准电压选择型D/A转换器电路。在该电路中，6比特数字数据分为高位四比特和低位二比特。
基准电压产生电路31为64个电压值V1到V64生成对应于高位四比特的16个基准电压Vref1到Vref16。16个基准电压Vref1到Vref16各自在时间序列上具有对应于低位二比特的四个电压值。例如，作为最小电压的基准电压Vref1在时间序列上具有四个电压值V1到V4，如图6所示。基准电压Vref1以有规律周期重复，例如，当如下所述在显示单元中使用时它以每个水平周期(1H)重复，从基准电压产生电路31输出。
当在时间t1选择基准电压Vref1时，可以选择电压值V1；当在时间t2选择它时，可以选择电压值V2；当在时间t3选择它时，可以选择电压值V3；并且当在时间t4选择它时，可以选择电压值V4。虽然其他基准电压Vref2到Vref16均具有与基准电压Vref1不同的四个电压值，但是它们具有与基准电压Vref1相同的定时关系。因此，64个电压值V1到V64可以用16个基准电压Vref1到Vref16设置。这16个基准电压Vref1到Vref16通过基准电压线路34-1到34-16从基准电压产生电路31传输到选择电路33。
在6比特数字数据中，高位4比特数据提供给选择电路33，并且如下所述用于确定应从16个基准电压Vref1到Vref16中选择哪个基准电压。低位2比特数据与2比特选择控制信号一起提供给选择信号产生电路32。低位2比特数据具有对应于四个电压值的信息，而2比特选择控制信号具有对应于图6的时序图中的时间t1到t4的信息。
选择信号产生电路32由简单逻辑电路组成。它根据低位2比特数据和2比特选择控制信号，产生选择信号，用于确定应从各个基准电压Vref1到Vref16的四个电压值中选择哪个电压值。具体地说，选择信号产生电路32在一个水平周期内产生这四个选择信号。也就是，它产生直到时间t1处于“高”电平的选择信号、直到时间t2处于“高”电平的选择信号、直到时间t3处于“高”电平的选择信号以及直到时间t4处于“高”电平的选择信号。这些选择信号与高位4比特数据一起提供给选择电路33。
选择电路33包括串联在每个基准电压线路34-1到34-16与输出线路35之间的五个MOS晶体管。也就是，为每个基准电压线路34-1到34-16提供五个MOS晶体管。在这些MOS晶体管中，对应于高位4比特数据的四个MOS晶体管的传导类型根据高位四比特的逻辑状态确定。根据高位四比特的逻辑状态，选择基准电压线路34-1到34-16之一，即16个基准电压Vref1到Vref16之一。
参照图6的时序图，四个电压值V1到V4中的每一个电压值是以分时方式在对应于基准电压Vref1的NMOS晶体管导通时选择的。也就是，当从选择信号产生电路32输出的选择信号直到时间t1保持在“高”电平时，选择电压值V1；当该选择信号直到时间t2保持在“高”电平时，选择电压值V2；当该选择信号直到时间t3保持在“高”电平时，选择电压值V3；并且当该选择信号直到时间t4保持在“高”电平时，选择电压值V4。
参照图6的时序图，电压值V1到V4由选择信号从“高”电平变至“低”电平的时刻(时间t1到t4)确定。对于基准电压Vref2到Vref16，如同基准电压Vref1，从选择信号产生电路32输出选择信号。以分时方式在分别对应于各个基准电压的NMOS晶体管导通时选择四个电压值之一。
如上所述，将6比特数字数据转换为具有64个电压值V1到V64的模拟信号的基准电压选择型D/A转换器电路将6比特数字数据分为高位四比特和低位二比特，并且产生各自在时间序列上具有四个电压值的16个基准电压Vref1到Vref16。D/A转换器电路以分时方式选择各个基准电压Vref1到Vref16的四个电压值之一。这种结构提供下面操作效果。
换句话说，只需要16个基准电压线路。此外，因为对于该电路根据高位4比特数据和1比特选择信号以分时方式选择64个电压值V1到V64之一就足够，所以选择电路33只需包括80(＝16×5)个晶体管。因此，与需要在选择电路中包括64个基准电压线路和384个晶体管的现有技术相比，基准电压线路和MOS晶体管的数目显著减少。从而，包括基准电压线路的布线空间的电路尺寸可以显著减小。
在本发明的上述实施例中，将4比特数字数据转换为具有16个电压值V1到V16的模拟信号的基准电压选择型D/A转换器电路和将6比特数字数据转换为具有64个电压值V1到V64的模拟信号的基准电压选择型D/A转换器电路是作为示例来描述的。然而，数字数据的比特数目不限定于这些数目。高位比特和低位比特的数目可以任意设置。
根据上述各个实施例的基准电压选择型D/A转换器电路例如可以用作包括在驱动电路集成显示单元的驱动电路中的基准电压选择型D/A转换器电路。
图7是驱动电路集成液晶显示单元的结构示例方框图。参照图7，垂直(V)驱动系统42例如位于其中很多像素以矩阵的形式排列的像素区域41的左侧，水平(H)驱动系统43例如位于像素区域41的上侧。这些驱动系统42和43以集成的方式与采用例如多晶硅TFT的像素区域41一起形成在同一透明绝缘基板(例如，玻璃基板)上。该第一透明绝缘基板以预定间隙面对第二透明绝缘基板，并且它们之间为液晶层。第一和第二基板以及液晶层组成LCD面板44。
图8示出像素区域41的示例结构。参照图8，以矩阵形式排列的每个像素50包括TFT 51，用作像素晶体管；液晶分区52，其像素电极连接到TFT51的漏极；以及辅助电容器，其一个电极连接到TFT 51的漏极。TFT 51的栅极连接到栅线路...，54m-1，54m，54m+1，...，并且TFT 51的源极连接到数据线路(信号线路)...，55n-1，55n，55n+1，...。公共电压VCOM施加于液晶分区52的反(counter)电极和辅助电容器53的另一电极。
为了驱动该像素区域41，一般都采用施加于每个像素50的信号的极性以每个水平周期反转的1H-反转驱动方法。结合公共反转驱动方法与该1H反转驱动方法降低水平驱动系统43中的电压。在公共反转驱动方法中，公共施加于每个像素50中液晶分区52的反电极的公共电压VCOM以每个水平周期反转。
垂直驱动系统42包括垂直(V)驱动器421，它由例如移位寄存器组成。垂直驱动系统42通过响应垂直开始脉冲VST与垂直时钟脉冲VCK保持同步进行偏移，执行垂直扫描以逐行选择像素区域41中的每个像素。水平驱动系统43包括例如水平(H)扫描器431、采样和锁存电路432和D/A转换器电路433。H扫描器431由例如移位寄存器组成，并且它响应水平开始脉冲HST与水平时钟脉冲HCK保持同步连续输出采样脉冲。
采样和锁存电路432与从H扫描器431连续输出的采样脉冲保持同步，顺序对数字数据进行采样，并且锁存采样数据。D/A转换器电路433根据像素区域41的每个数据线路...，55n-1，55n，55n+1，...依次将在采样和锁存电路432中经过采样和锁存的数字数据转换为模拟信号，并且将它们写入在这些数据线路上。
根据上述各个实施例的基准电压选择型D/A转换器电路用作D/A转换器电路433。在根据上述各个实施例的基准电压选择型D/A转换器电路所包括的基准电压产生电路、选择信号产生电路和选择电路中，本例所示的驱动电路集成液晶显示单元包括作为外部电路的基准电压产生电路，以及在LCD面板44上形成的选择信号产生电路和选择电路。将外部提供的基准电压传输到选择电路的基准电压线路也布线在LCD面板44上。然而，基准电压产生电路可以以集成的方式与像素区域41一起形成在LCD面板44上。
现在将以图1所示的根据第一实施例的基准电压选择型D/A转换器电路，即将4比特数字数据转换为具有16个电压值的模拟信号的基准电压选择型D/A转换器电路的操作为例进行描述。在该电路中，16灰度显示通过4比特数字数据(16个电压值)来实现。图1的输出线路15对应于图8的每个数据线路(信号线路)...，55n-1，55n，55n+1，...。
现在将参照图2的时序图描述一个基准电压，例如最小基准电压Vref1。当信号以每个水平周期逐线路地顺序写入到像素上时，低位二比特的灰度电平(电压值V1)写入到所有数据线路...，55n-1，55n，55n+1，...上。在对所有数据线路充电的时间周期之后，灰度选择信号(图1的选择信号)在时间t1变成“低”电平。结果，确定对应于该灰度的信号线路电压。对于其他灰度，以相同的方式对数据线路...，55n-1，55n，55n+1，...充电。
当基准电压Vref1变成下一灰度电平(电压值V2)并且灰度选择信号在时间t2变成“低”电平时，电压值V2写入到对应于与第一写入灰度电平不同的电平的所有数据线路上。由于已经写入第一灰度电平(电压值V1)，因此该时间周期即从t1到t2的时间周期可以因只需短的写入时间而变短。换句话说，采用执行分时写入的电路结构允许改变每个灰度电平的写入时间。随后，电压值V3和V4顺序写入到数据线路上。以相同的方式重复低位二比特(四灰度)的操作。
如上所述，当根据上述第一实施例的基准电压选择型D/A转换器电路用作包括在驱动电路集成液晶显示单元的驱动电路中的D/A转换器电路时，该D/A转换器电路只需要四个基准电压线路，并且选择电路13可以包括数目少得多的晶体管。因此，可以显著减小电路尺寸，包括基准电压线路的布线空间。这就允许其中布置包括该D/A转换器电路的驱动电路的框架和LCD面板44减小尺寸。
另外，由于晶体管的数目显著减少，因此单个晶体管的尺寸可以因晶体管数目的减少产生的额外布置空间而增大，并且较大电流通过晶体管。因此可以改善对数据线路...，55n-1，55n，55n+1，...的写入特性。此外，基准电压线路数目的减少允许由于不用驱动所减少的基准电压线路而降低功耗，从而实现整体液晶显示单元的低功耗。
虽然在此是以使用根据第一实施例的基准电压选择型D/A转换器电路的情况为例来描述的，但是也可以使用根据上述第二和第三实施例的基准电压选择型D/A转换器电路。在这些情况下，可以获得相同的操作效果。
下一步将描述把数字数据分为高位比特和低位比特的原因。为了以分时方式提供灰度电平，可以实现一个基准电压在时间序列上具有所有灰度电平(电压值)并且根据数字数据以分时方式选择这些灰度电平的方法。然而，采用这种方法，顺序写入其灰度电平彼此大大不同的两个电压值要花费较长时间。
要在短时间内写入电压值，该方法要求大电流通过。然而，为了处理大电流，包括在灰度选择电路中的MOS晶体管必须大。这样，基准电压选择型D/A转换器电路的尺寸增大，从而难以在驱动电路集成液晶显示单元框架的有限空间内包括具有该D/A转换器电路的驱动电路，或者框架尺寸由于包括具有该D/A转换器电路的驱动电路而增大。
相反，当将数字数据分为高位比特和低位比特时，可以用数据的高位比特选择分为较大单元的一个基准电压，然后对于所选基准电压用数据的低位比特以分时方式选择分为较小单元且以时间序列安排的电压值。因此，当顺序写入电压值时，电势可以设为小值，从而在短时间内写入电压值。在这种情况下，由于电压值可以通过向包括在灰度选择电路中的晶体管提供小电流来写入，因此晶体管的尺寸可以减小。这样，基准电压选择型D/A转换器电路及其框架的尺寸也可以减小。
虽然本发明是在D/A转换器电路应用于液晶显示单元的情况下描述的，但是本申请不限定于该情况。D/A转换器电路可以应用于一般驱动电路集成显示单元如EL显示单元。根据上述各个实施例的基准电压选择型D/A转换器电路可以不受限制地应用于驱动电路集成显示单元。它还可以用作其中驱动电路装备在不同于LCD面板的部件中的显示单元的D/A转换器电路。
如上所述的驱动电路集成液晶显示单元包括在移动终端如移动电话或PDA中作为输出显示器。图9是本发明的移动终端例如移动电话的结构的外部示意图。
本例的移动电话具有如下结构扬声器62、显示器63、操作面板64和麦克风65排列在外壳61的前侧，这些部件从外壳的上侧以这种次序顺序排列。在具有这种结构的移动电话中，例如，液晶显示单元用作显示器63。使用如上所述的驱动电路集成液晶显示单元作为该液晶显示单元。
由于在如上所述的驱动电路集成液晶显示单元中可以减小LCD面板的尺寸，因此在移动电话中使用这种驱动电路集成液晶显示单元作为显示器63可以大大有助于使移动电话的机体更小巧并且可以降低功耗。因此，可以延长电池电源的连续使用允许时间。
虽然在此描述驱动电路集成显示单元包括在移动电话中的情况，但是其应用不限定于该情况。它可以包括在一般移动终端如分机电话的远程站或PDA中。
如上所述，根据本发明，在基准电压选择型D/A转换器电路、使用包括这种D/A转换器电路的驱动电路的显示单元或者具有这种显示单元作为显示器的移动终端中，D/A转换器电路构造为产生在时间序列上具有对应于多个信号电平(显示单元的多个灰度电平)的电压值的基准电压，并且根据数字数据的比特信息以分时方式选择基准电压中对应于信号电平的电压值之一。这种结构允许减少用于传输基准电压的基准电压线路的数目以及包括在选择电路中的晶体管的数目，从而实现电路尺寸的减小，并且随着该减小允许适应多灰度。
权利要求
1.一种D/A转换器电路，包括基准电压产生装置，用于产生在时间序列上具有对应于多个信号电平的电压值的基准电压；选择信号产生装置，用于根据数字数据的比特信息产生用来选择基准电压中对应于多个信号电平的电压值之一的选择信号；以及选择装置，用于根据从选择信号产生装置输出的选择信号，以分时方式选择基准电压中对应于多个信号电平的电压值之一，并且输出所选电压值的模拟信号。
2.如权利要求1所述的D/A转换器电路，其中，基准电压产生装置产生数目与数字数据的高位比特数相同的基准电压，并且对于每个基准电压设置数目与数字数据的低位比特数相同的电压值，并且其中，选择信号产生装置根据数字数据的低位比特信息，产生选择信号。
3.一种显示单元，包括像素区域，具有以矩阵形式排列的很多像素；以及D/A转换器电路，用于将数字数据转换为模拟信号，并且用模拟信号驱动像素区域中的各个像素，所述D/A转换器电路，包括基准电压产生装置，用于产生在时间序列上具有对应于多个灰度的电压值的基准电压；选择信号产生装置，用于根据数字数据的比特信息产生用来选择基准电压中对应于多个灰度的电压值之一的灰度选择信号；以及灰度选择装置，用于根据从选择信号产生装置输出的灰度选择信号，以分时方式选择基准电压中对应于多个灰度的电压值之一，并且将所选电压值的模拟信号输出到像素区域的各个数据线路。
4.如权利要求3所述的显示单元，其中，D/A转换器电路具有至少一个基准电压线路，用于将基准电压从选择信号产生装置、灰度选择装置以及基准电压产生装置传输到灰度选择装置，基准电压线路以集成的方式与像素区域一起形成在同一基板上。
5.如权利要求4所述的显示单元，其中，基准电压产生装置产生数目与数字数据的高位比特数相同的基准电压，且对于每个基准电压设置数目与数字数据的低位比特数相同的电压值，并且其中，选择信号产生装置根据数字数据的低位比特信息，产生灰度选择信号。
6.如权利要求3所述的显示单元，其中，D/A转换器电路以每个水平周期逐线路地将信号顺序写入到像素区域的像素上。
7.如权利要求3所述的显示单元，其中，像素光电器件为液晶分区。
8.如权利要求3所述的显示单元，其中，像素光电器件为电致发光器件。
9.一种移动终端，包括显示单元作为输出显示器，所述显示单元包括像素区域，具有以矩阵形式排列的很多像素；以及D/A转换器电路，用于将数字数据转换为模拟信号，并且用模拟信号驱动像素区域中的各个像素，其中，所述D/A转换器电路，包括基准电压产生装置，用于产生在时间序列上具有对应于多个灰度的电压值的基准电压；选择信号产生装置，用于根据数字数据的比特信息产生用来选择基准电压中对应于多个灰度的电压值之一的灰度选择信号；以及灰度选择装置，用于根据从选择信号产生装置输出的灰度选择信号，以分时方式选择并输出基准电压中对应于多个灰度的电压值之一。
10.如权利要求9所述的移动终端，其中，显示单元为液晶显示单元。
11.如权利要求9所述的移动终端，其中，显示单元为电致发光显示单元。
全文摘要
一种通过减小电路规模可适应多电平灰度的DA转换电路。基准电压选择DA转换电路，用于将4比特数字数据转换为具有16个电压值V1到V16的模拟信号。基准电压产生电路(11)产生各自具有四个时间序列电压值的四个基准电压Vref1到Vref4。选择信号产生电路(12)根据数字数据的低位二比特产生选择信号。选择电路(13)根据选择信号以分时方式选择基准电压Vref1到Vref4的四个电压之一，从而将所选电压值的模拟信号输出到输出线路(15)。
文档编号G09G3/20GK1471701SQ02802764
公开日2004年1月28日 申请日期2002年7月3日 优先权日2001年7月16日
发明者本田芳利, 仲岛义晴, 前川敏一, 一, 晴 申请人:索尼公司
最新回复(0)