等离子体显示板寻址的制作方法
专利名称：等离子体显示板寻址的制作方法
技术领域：
本发明涉及到等离子体显示板(PDP)的行选择方法。本发明还涉及到含PDP的显示装置。
等离子体显示板中的像素由单元的行和列形成。通过显示器顺序地进行行选择，即将扫描电压加到行上，一次一行地对单元寻址。在选择某一特定行的同时，将数据应用到列上可对该行中的各单独单元寻址。在现在的PDP显示器中，只在约三分之一的时间发光，因为寻址需要剩下的三分之二时间。
本发明的目的是提供一种要求时间少的寻址方法。本发明由独立权利要求限定。从属权利要求则限定了有利的实施方案。
根据本发明的一个特点，提供等离子体显示板的行选择方法，其包括在第一预定时段，对等离子体显示板中的第一行单元寻址，在第二预定时段，对等离子体显示板中的第二行单元寻址，其特征在于第二时段与第一时段部分地重叠，重叠部分为一预置的重叠时段。
最好重叠时段对应于形成的时间间隔，亦即，与电压加到单元上之后点燃等离子体单元所需的时段相等。通常形成的时间间隔约为0.1-5μs。更常见的约为0.5或2μs。
这样，如果重叠时段选成为形成时间间隔的全长，那么就能够在总寻址时间中有很大节省，而在保持时间有相应的增加。
作为一个实例，通常半帧段时间为16.6ms。如果半帧段分成为10个子半帧，而显示板有480行(VGA-分辨率)，脉冲持续时间为每行2.5μs的典型数值，那么总的寻址时间则是12ms，其在各发光半帧中仅留下4.6ms(约为总时间的28％)。假定形成的时间间隔为0.5μs，那么通过把行寻址脉冲持续时间从2.5μs减小到2μs就可以得到利用分本明的最大节省值。这就把总寻址时间减少到9.6ms。使用典型的半帧寻址时间16.6ms，那么就允许在各发光半帧中有7ms。相当于总时间的约42％。这就等于发光时间增加了50％，从而亮度增加了50％。
根据本发明的第二个特点，提供了包括等离子体显示板的显示装置。这种装置最好包括时钟移位寄存器以及至少一个第一和第二“或”门，其输入分别与移位寄存器输出各自的邻接对相连接，以便使第一“或”门产生第一行寻址信号，第二“或”门产生第二寻址信号，后者通过预置重叠时段与第一寻址信号相重叠。
本发明的这些特点和其他特点从附图以及参照附图的说明将会变得显而易见，附图中
图1说明在根据本发明的方法中，行寻址和列寻址中的脉冲持续时间。
图2是为实施本发明之方法的电路扫描部分实施方案的电路图。
图3是图2电路的定时图。
图4是为实施本发明之方法的电路数据部分实施方案的电路图。
在图1中，示出加在行Rn上的脉冲T1，其与加到行Rn+1上的脉冲T2相重叠的量为T3，T3对应于被驱动PDP单元形成的时间间隔。列脉冲T4加在列Ci上。而放电电流脉冲DCP示于第四行，其在列脉冲T4前沿后的滞后量对应于形成的时间间隔T3。
对在行Rn和列Ci交会处识别出的已寻址单元n予以置位，而在行Rn+1和列Ci交会处的邻接单元n+1未置位。不过即使已选定了该单元，仍可对其进行控制。
图2中示出了在电路扫描部分中实现这一时间间隔的实施方案。
时钟输入9的移位寄存器8接收由二进位数字“11”型式组成的移位输入7并对其移位。移位寄存器8的邻接输出成对地连接至相应的”或”门10-1，10-2，10-3直到10-M，并且各”或”门又通过各自的缓冲存储器11-1，11-2，11-3直到11-M连接到相应的Hvout1，Hvout2，Hvout3直到HvoutM，其中M为显示板的行数。
“或”门和缓冲存储器能集成在扫描IC中。输出Hvout1-HvoutM与显示板的行相连接以选择待寻址的行线。
对此的时钟图示于图3，而该时钟图对本领域的熟练技术人员将是不言自明的。可以很容易地看出，相邻输出Hvout重叠一预定量，在本实例中重叠一个时钟段T3。
图4中示出数据部分的实施方案。这里与奇数行线相关的数据D存入第一数据存储器18，而与偶数行线相关的数据D则存入第二数据存储器17。数据存储器包括与电路扫描部分所选行线同步的两个相邻行线的所有数据。两个存储器18，17中每个的同等输出对连接至相应的”或”门10-1，10-2，10-3，一直到10-N，其中N为一行内的像素数目。数据输出D1，D2，D3，直到DN与显示板的列相连接。
相邻行线的数据输出应当在由电路扫描部分实际选定两行的同一时间相重叠(如图1所示的时间T3期间)。这样，传送给等离子体显示器列上的数据输出D1---DN就与时移T3相同步。通过对如图3所示用信号BO和BE表示的存储器18，17的消隐信号BO，BE进行恰当的定时就可实现这点。每个新行线数据都将依次存入这两个行线存储器18，17的其中之一。在消隐信号BO，BE起作用时，新数据应存入存储器。在消隐信号不起作用时，存储器18，17中的数据应当稳定不变。
应当指出，上述实施方案是对本发明予以说明而不是施加限制，同时本领域的熟练技术人员将能够设计出许多其他实施方案而又不偏离所附权利要求的范围。在权利要求中，括号内的任何参考符号都不应看作是对权利要求的限制。词语“包括”并不排除除权利要求中所列元件或步骤以外的元件或步骤的存在。元件前面的词语“一种”并不排除存在多个这类元件。使用包括几个截然不同元件的硬件以及适当编程的计算机就可以实现本发明。在列举出几个装置的装置权利要求中，这几个装置可以用一个同一硬件体现。在彼此不同相互关联的权利要求中列举出一些办法这个单纯的事实并不表示使用这些办法的组合就不能获益。
权利要求
1.等离子体显示板的行选择方法，该方法包括在第一预定时段，对等离子体显示板中的第一行单元寻址，在第二预定时段，对等离子体显示板中的第二行单元寻址，其特征在于第二时段与第一时段部分地重叠，重叠部分为一预置的重叠时段。
2.根据权利要求1的方法，其中重叠时段对应于形成的时间间隔。
3.根据权利要求2的方法，其中重叠时段约在0.1-5μs。
4.根据权利要求3的方法，其中重叠时段约为0.5μs。
5.根据权利要求3的方法，其中重叠时段约为2μs。
6.显示装置，包括-等离子体显示板，其包括单元的行和列的矩阵；-在第一预定时段对第一行寻址和在第二预定时段对第二行寻址的装置；及-向列传递数据的装置，其特征在于第二时段与第一时段部分地重叠，重叠部分为一预置的重叠时段，而数据传递装置则适合于与第一和第二时段同步地将数据向列传递。
7.根据权利要求6的显示装置，其中寻址装置包括移位寄存器和“或”门，移位寄存器的输出对与“或”门相连接，而每一行与“或”门的一个输出相连接。
8.根据权利要求6的显示装置，其中有”或”门，数据传递装置包括第一和第二行线存储器，其等值输出以成对方式与“或”门的输入相连接，而“或”门的输出则与列相连接。
全文摘要
等离子体显示板的行选择方法包括在第一预定时段将电压加在等离子体显示板中的第一行单元上，在第二预定时段将电压加在等离子体显示板中的第二行单元上，其特征在于第二时段与第一时段部分地重叠，重叠部分为一预置的重叠时段。重叠时段可能与形成的时间间隔相等，可能约为0.5μs。
文档编号G09G3/294GK1494709SQ02802958
公开日2004年5月5日 申请日期2002年7月8日 优先权日2001年7月19日
发明者J·范维尔岑, J 范维尔岑 申请人:皇家菲利浦电子有限公司
技术领域：
本发明涉及到等离子体显示板(PDP)的行选择方法。本发明还涉及到含PDP的显示装置。
等离子体显示板中的像素由单元的行和列形成。通过显示器顺序地进行行选择，即将扫描电压加到行上，一次一行地对单元寻址。在选择某一特定行的同时，将数据应用到列上可对该行中的各单独单元寻址。在现在的PDP显示器中，只在约三分之一的时间发光，因为寻址需要剩下的三分之二时间。
本发明的目的是提供一种要求时间少的寻址方法。本发明由独立权利要求限定。从属权利要求则限定了有利的实施方案。
根据本发明的一个特点，提供等离子体显示板的行选择方法，其包括在第一预定时段，对等离子体显示板中的第一行单元寻址，在第二预定时段，对等离子体显示板中的第二行单元寻址，其特征在于第二时段与第一时段部分地重叠，重叠部分为一预置的重叠时段。
最好重叠时段对应于形成的时间间隔，亦即，与电压加到单元上之后点燃等离子体单元所需的时段相等。通常形成的时间间隔约为0.1-5μs。更常见的约为0.5或2μs。
这样，如果重叠时段选成为形成时间间隔的全长，那么就能够在总寻址时间中有很大节省，而在保持时间有相应的增加。
作为一个实例，通常半帧段时间为16.6ms。如果半帧段分成为10个子半帧，而显示板有480行(VGA-分辨率)，脉冲持续时间为每行2.5μs的典型数值，那么总的寻址时间则是12ms，其在各发光半帧中仅留下4.6ms(约为总时间的28％)。假定形成的时间间隔为0.5μs，那么通过把行寻址脉冲持续时间从2.5μs减小到2μs就可以得到利用分本明的最大节省值。这就把总寻址时间减少到9.6ms。使用典型的半帧寻址时间16.6ms，那么就允许在各发光半帧中有7ms。相当于总时间的约42％。这就等于发光时间增加了50％，从而亮度增加了50％。
根据本发明的第二个特点，提供了包括等离子体显示板的显示装置。这种装置最好包括时钟移位寄存器以及至少一个第一和第二“或”门，其输入分别与移位寄存器输出各自的邻接对相连接，以便使第一“或”门产生第一行寻址信号，第二“或”门产生第二寻址信号，后者通过预置重叠时段与第一寻址信号相重叠。
本发明的这些特点和其他特点从附图以及参照附图的说明将会变得显而易见，附图中
图1说明在根据本发明的方法中，行寻址和列寻址中的脉冲持续时间。
图2是为实施本发明之方法的电路扫描部分实施方案的电路图。
图3是图2电路的定时图。
图4是为实施本发明之方法的电路数据部分实施方案的电路图。
在图1中，示出加在行Rn上的脉冲T1，其与加到行Rn+1上的脉冲T2相重叠的量为T3，T3对应于被驱动PDP单元形成的时间间隔。列脉冲T4加在列Ci上。而放电电流脉冲DCP示于第四行，其在列脉冲T4前沿后的滞后量对应于形成的时间间隔T3。
对在行Rn和列Ci交会处识别出的已寻址单元n予以置位，而在行Rn+1和列Ci交会处的邻接单元n+1未置位。不过即使已选定了该单元，仍可对其进行控制。
图2中示出了在电路扫描部分中实现这一时间间隔的实施方案。
时钟输入9的移位寄存器8接收由二进位数字“11”型式组成的移位输入7并对其移位。移位寄存器8的邻接输出成对地连接至相应的”或”门10-1，10-2，10-3直到10-M，并且各”或”门又通过各自的缓冲存储器11-1，11-2，11-3直到11-M连接到相应的Hvout1，Hvout2，Hvout3直到HvoutM，其中M为显示板的行数。
“或”门和缓冲存储器能集成在扫描IC中。输出Hvout1-HvoutM与显示板的行相连接以选择待寻址的行线。
对此的时钟图示于图3，而该时钟图对本领域的熟练技术人员将是不言自明的。可以很容易地看出，相邻输出Hvout重叠一预定量，在本实例中重叠一个时钟段T3。
图4中示出数据部分的实施方案。这里与奇数行线相关的数据D存入第一数据存储器18，而与偶数行线相关的数据D则存入第二数据存储器17。数据存储器包括与电路扫描部分所选行线同步的两个相邻行线的所有数据。两个存储器18，17中每个的同等输出对连接至相应的”或”门10-1，10-2，10-3，一直到10-N，其中N为一行内的像素数目。数据输出D1，D2，D3，直到DN与显示板的列相连接。
相邻行线的数据输出应当在由电路扫描部分实际选定两行的同一时间相重叠(如图1所示的时间T3期间)。这样，传送给等离子体显示器列上的数据输出D1---DN就与时移T3相同步。通过对如图3所示用信号BO和BE表示的存储器18，17的消隐信号BO，BE进行恰当的定时就可实现这点。每个新行线数据都将依次存入这两个行线存储器18，17的其中之一。在消隐信号BO，BE起作用时，新数据应存入存储器。在消隐信号不起作用时，存储器18，17中的数据应当稳定不变。
应当指出，上述实施方案是对本发明予以说明而不是施加限制，同时本领域的熟练技术人员将能够设计出许多其他实施方案而又不偏离所附权利要求的范围。在权利要求中，括号内的任何参考符号都不应看作是对权利要求的限制。词语“包括”并不排除除权利要求中所列元件或步骤以外的元件或步骤的存在。元件前面的词语“一种”并不排除存在多个这类元件。使用包括几个截然不同元件的硬件以及适当编程的计算机就可以实现本发明。在列举出几个装置的装置权利要求中，这几个装置可以用一个同一硬件体现。在彼此不同相互关联的权利要求中列举出一些办法这个单纯的事实并不表示使用这些办法的组合就不能获益。
权利要求
1.等离子体显示板的行选择方法，该方法包括在第一预定时段，对等离子体显示板中的第一行单元寻址，在第二预定时段，对等离子体显示板中的第二行单元寻址，其特征在于第二时段与第一时段部分地重叠，重叠部分为一预置的重叠时段。
2.根据权利要求1的方法，其中重叠时段对应于形成的时间间隔。
3.根据权利要求2的方法，其中重叠时段约在0.1-5μs。
4.根据权利要求3的方法，其中重叠时段约为0.5μs。
5.根据权利要求3的方法，其中重叠时段约为2μs。
6.显示装置，包括-等离子体显示板，其包括单元的行和列的矩阵；-在第一预定时段对第一行寻址和在第二预定时段对第二行寻址的装置；及-向列传递数据的装置，其特征在于第二时段与第一时段部分地重叠，重叠部分为一预置的重叠时段，而数据传递装置则适合于与第一和第二时段同步地将数据向列传递。
7.根据权利要求6的显示装置，其中寻址装置包括移位寄存器和“或”门，移位寄存器的输出对与“或”门相连接，而每一行与“或”门的一个输出相连接。
8.根据权利要求6的显示装置，其中有”或”门，数据传递装置包括第一和第二行线存储器，其等值输出以成对方式与“或”门的输入相连接，而“或”门的输出则与列相连接。
全文摘要
等离子体显示板的行选择方法包括在第一预定时段将电压加在等离子体显示板中的第一行单元上，在第二预定时段将电压加在等离子体显示板中的第二行单元上，其特征在于第二时段与第一时段部分地重叠，重叠部分为一预置的重叠时段。重叠时段可能与形成的时间间隔相等，可能约为0.5μs。
文档编号G09G3/294GK1494709SQ02802958
公开日2004年5月5日 申请日期2002年7月8日 优先权日2001年7月19日
发明者J·范维尔岑, J 范维尔岑 申请人:皇家菲利浦电子有限公司
最新回复(0)