数据驱动器及显示装置的制作方法
专利名称：数据驱动器及显示装置的制作方法
技术领域：
本发明涉及到一种数据驱动器及使用该驱动器的显示装置。
背景技术：
近来，液晶显示装置除了移动电话(mobile-phone、 cellular-phone)、 笔记本电脑、监视器外，对大画面液晶电视机的需求也扩大了。这些 液晶显示装置使用可进行高精细显示的有源矩阵驱动方式的液晶显示 装置。首先，参照图6大致说明有源矩阵驱动方式的液晶显示装置的 典型构造。此外，在图6中，通过等价电路示意性地表示与液晶显示 部的l个象素连接的主要构造。
一般情况下，有源矩阵驱动方式的液晶显示装置的显示部960使 半导体基板和相对基板两块基板相对，在其间封入液晶而形成，上述 半导体基板(例如彩色SXGA面板时，1280X3象素列X 1024象素行) 中，透明的象素电极964及薄膜晶体管(TFT) 963配置成矩阵状，上 述相对基板在整个面上形成一个透明的电极967。
通过扫描信号控制具有开关功能的TFT963的导通/截止，当 TFT963导通时，与图像数据信号对应的灰度信号电压施加到象素电极 964，通过各象素电极964和相对基板电极967之间的电位差，液晶的 透过率变化，在TFT963截止后，也通过液晶电容965和辅助电容966 在一定时间内保持该电位差，从而显示图像。
半导体基板上，传送施加到各象素电极964的多个电平电压(灰 度信号电压)的数据线962、及传送扫描信号的扫描线961格子状地布 线(上述彩色SXGA面板的情况下，数据线为1280X3根，扫描线为 1024根)，扫描线961及数据线962通过彼此的交叉部产生的电容、 及与相对基板电极之间夹持的液晶电容等，变为较大的电容性负荷。
此外，扫描信号从栅极驱动器970提供到扫描线961，并且从数 据驱动器980通过数据线962向各象素电极964供给灰度信号电压。 并且，栅极驱动器970及数据驱动器980被显示控制器950控制，从 显示控制器950提供各自所需的时钟CLK、控制信号、电源电压等， 图像数据提供到数据驱动器980。当前，图像数据的主流是数字数据。
1个画面的数据重写在1帧期间(通常约0.017秒)进行，在各扫 描线按照每个象素行(每行)依次被选择，在选择期间内，从各数据 线提供灰度电压信号。
此外，栅极驱动器970至少提供2值的扫描信号即可，而数据驱 动器980需要以和灰度数对应的多值电平的灰度电压信号驱动数据线。 因此，数据驱动器980包括将图像数据变换为模拟电压的解码器； 和由输出放大器构成的数字模拟变换电路(DAC)，上述输出放大器 将上述模拟电压放大输出到数据线962。
液晶电视等大画面显示装置的驱动方法采用可实现高画质的点反 转驱动方式。点反转驱动方式是，在图6的显示面板960中，使相对 基板电极电压VCOM为恒定电压，相邻象素所保持的电压极性彼此相 反的驱动方式。因此，输出到相邻的数据线(962)的电压极性相对于 相对基板电极电压VCOM为正极及负极。点反转驱动方式中的数据驱 动器980必须输出正极和负极的灰度信号电压，因此数据驱动器的输 出放大器中，提供至少两个电压源，该两个电压源具有液晶施加电压 (灰度电压和相对基板电极电压的电位差)的最大值的约2倍的电位 差。
图7是表示进行点反转驱动的数据驱动器的两个输出的输出电路
(正极放大器、负极放大器、输出开关电路)的典型构成的一例的图。 在图7中，相邻的两根数据线连接到图6的驱动器输出端子P1、 P2。
图7的输出电路具有正极放大器91、负极放大器92及输出开关电路 30。正极放大器91被提供高位电压源VDD2及低位电压源VSS，根据 正极参照电压Vll，向放大器输出端子Nil放大输出正极灰度电压 Voutl。负极放大器92被提供高位电压源VDD2及低位电压源VSS， 根据负极参照电压V21，向放大器输出端子N12放大输出负极灰度电 压Vout2。相对基板电极电压VCOM是高位电压源电压VDD2和低位 电压源VSS的中间附近的电压。
正极放大器91具有电流源M15，第1端子连接到低位电压源 VSS; Nch差动对(Mll、 M12)，共同源极连接到电流源M15的第2 端子；电流镜(M13、 M14)，连接在Nch差动对(Mll、 M12)的输 出对和高位电压源VDD2之间；放大晶体管M16，连接在高位电源 VDD2和放大器输出端子Nll之间，其栅极连接到电流镜的输出端(Nch 晶体管M12的漏极和Pch晶体管M14的漏极的连接点)；以及电流源 M17，连接在低位电压源VSS和放大器输出端子Nll之间。正极放大 器91是如下的电压跟随器构造正极参照电压Vll输入到Nch差动对 (Mll、 M12)的非反转输入端(晶体管M12的栅极)，Nch差动对 (Mll、 M12)的反转输入端(晶体管Mil的栅极)连接到放大器输 出端子Nll。正极参照电压Vll是电压VCOM和高位电压源VDD2之 间的电压信号，因此图7的正极放大器91可通过单一极性的差动对的 简单构造节省面积地实现。
负极放大器92与正极放大器91极性相反地构成，具有电流源 M25,第1端子连接到高位电压源VDD2; Pch差动对(M21、 M22)， 共同源极连接到电流源M25的第2端子；电流镜(M23、 M24)，连 接在Pch差动对(M21、 M22)的输出对和低位电压源VSS之间；放 大晶体管M26，连接在低位电源VSS和放大器输出端子N12之间，其 栅极连接到电流镜的输出端(Pch晶体管M22的漏极和Nch晶体管M24
的漏极的连接点)；以及电流源M27，连接在高位电压源VDD2和放 大器输出端子N12之间。负极放大器92是如下的电压跟随器构造负 极参照电压V21输入到Pch差动对(M21、 M22)的非反转输入端(晶 体管M22的栅极)，Pch差动对(M22、 M22)的反转输入端(晶体管 M23的栅极)连接到放大器输出端子N12。负极参照电压V21是电压 VCOM和低位电压源VSS之间的电压信号，因此可通过单一极性的差 动对的简单构造节省面积地实现。
输出开关电路30具有由控制信号S1、 S2控制的开关，当由控制 信号Sl控制的开关SWll、 SW22接通时，放大器输出端子Nll、 N12 和驱动器输出端子P1、 P2分别连接，正极放大器91及负极放大器92 的输出电压Voutl、 Vout2分别输出到驱动器输出端子Pl、 P2。
并且，当由控制信号S2控制的开关SW12、 SW21接通时，放大 器输出端子Nll、 N12和驱动器输出端子P2、 Pl分别连接，正极放大 器91及负极放大器92的输出电压Voutl、 Vout2分别输出到驱动器输 出端子P2、 Pl。
并且，在近来的点反转驱动方式中，为了减少耗电，采用使数据 线方向的象素列的电压极性N个为同一极性的驱动方法(每N个水平 期间的点反转驱动)。这种情况下，相邻的数据线的电压极性彼此相 反，但输出到同一数据线的N个电压极性相同。
在每1个水平期间的点反转驱动中，由于正极参照信号和负极参 照信号交互输出到同一数据线，因此
正极参照信号输出时，总进行充电动作， 负极参照信号输出时，总进行放电动作。
在每N个水平期间的点反转驱动中，由于N个同极性的灰度信号 输出到同一数据线，因此
正极参照信号输出时，也需要放电动作， 负极参照信号输出时，也需要充电动作。
艮P，正极放大器91、负极放大器92分别需要具有充分的充电能
力和放电能力。
图7的正极放大器91、负极放大器92分别由电流源M17及电流 源M27进行放电作用、充电作用，因此各自的放电能力、充电能力通 常较弱。为了提高电流源M17、 M27各自的放电能力、充电能力，只 要提高电流源的电流值即可，但会产生放大器静耗电增大的问题。另 一方面，作为可抑制放大器静耗电，且正极放大器91、负极放大器92 各自的放电能力、充电能力高的放大器构造，例如可利用下述专利文 献1的AB级输出电路。
图8是表示下述专利文献1的AB级输出电路的构造的图。输出 级由连接在高位电压源VDD和输出端子Vout之间的Pch晶体管M85、 及连接在输出端子Vout和低位电压源VSS之间的Nch晶体管M86构 成，相对于输出端子Vmit具有较高的充电能力和放电能力。Pch晶体 管M85的栅极NP1连接到接受输入信号Vin的驱动器89的输出，进 行充电动作。通过中间级(M81、 M82)，输入信号Vin的变化传递到 Nch晶体管M86的栅极NN1，进行放电动作。中间级由Pch及Nch浮 动电流源M81、 M82和电流源M83、 M84构成，Pch及Nch浮动电流 源M81、 M82连接在晶体管M85、 M86的栅极(NP1、 NN1)之间， 偏压BP8、 BN8分别输入到栅极。电流源M83连接在高位电源VDD 和Pch晶体管M85的栅极NP1之间，电流源M84连接在低位电源VSS 和Nch晶体管M86的栅极NN1之间。浮动电流源M81、 M82的总电 流设定得与电流源M83及M84分别大致相等。
对图8的AB级输出电路的动作进行说明。根据输入电压Vin，端 子NP1向低电位一侧变化时，Pch晶体管M85进行充电动作。此时，
Nch浮动电流源M82的电流没有变化，但由于Pch浮动电流源M81的 电流减少，因此端子NN1向低电位一侧变化，Nch晶体管M86的放电 动作停止。因此，图8的AB级输出电路可进行高速充电动作。
另一方面，根据输入电压Vin，端子NP1向高电位一侧变化时， Pch晶体管M85的充电动作停止。此时，Nch浮动电流源M82的电流 不变化，但Pch浮动电流源M81的电流增加，因此端子NN1向高电位 一侧变化，Nch晶体管M86进行放电动作。因此，图8的AB级输出 电路可进行高速放电动作。
浮动电流源M81、 M82的总电流和电流源M83及M84的电流的 关系如果被保持，则可充分减小各自的电流值。
并且，根据引用对比文献l的下述专利文献2，驱动器89可通过 Nch差动对构成。这种情况下，图8可与图7的正极放大器91置换。
并且，在图8中，使驱动器89的输出端与端子NN1连接，并使 驱动器89由Pch差动对构成，则可与图7的负极放大器92置换。
专利文献l:日本专利公告平6-91379号公报(图l) 专利文献2:日本专利公开2005-124120号公报(图l)
液晶电视近些年来画面越来越大，较大的已经开发出接近50英寸 的液晶电视。画面越大，数据线的容量也增大，因此充放电功率增加。 数据线的驱动由数据驱动器的输出放大器进行，因此需要高驱动能力 的输出放大器，输出放大器的空载电流也增加，输出放大器自身的耗 电也增加。
并且，耗电的增加会提高驱动器LSI的温度，产生散热的问题。 特别是在每个的输出引脚数多的驱动器LSI中，散热问题较为严重。
发明内容
因此，本发明要解决的课题是，提供一种可降低驱动器LSI耗电 的数据驱动器。
并且，本发明要解决的其他课题是，提供一种节省面积(低成本) 的显示装置的数据驱动器。
进一步，本发明要解决的其他课题是，提供一种通过使用上述数 据驱动器可降低耗电、降低成本的显示装置。
本申请公开的发明为了解决上述课题主要具有以下构造。
本发明一个视点涉及的数据驱动器具有
正极放大器，其具有第1输入级，接受从多个正极参照电压中 选择的至少一个电压；和第1输出级，接受上述第1输入级的输出， 将电压放大输出到第1放大器输出端；
负极放大器，其具有第2输入级，接受从多个负极参照电压中 选择的至少一个电压；和第2输出级，接受上述第2输入级的输出，
将电压放大输出到第2放大器输出端；以及
输出开关电路，通过控制信号，对上述第1及第2放大器输出端 直线连接或交叉连接到第1及第2驱动器输出端子进行切换，
作为电压源，除了高位电压源及低位电压源外，提供上述高位电 压源和上述低位电压源之间的电位的中位电压源，在上述正极放大器 中，向上述第l输入级提供上述高位电压源及上述低位电压源；
向上述第1输出级提供上述高位电压源及上述中位电压源，
在上述负极放大器中，向上述第2输入级提供上述高位电压源及 上述低位电压源；向上述第2输出级提供上述中位电压源及上述低位 电压源。
本发明涉及的数据驱动器具有
正极参照电压生成电路，输出彼此不同电位的多个正极参照电压； 正极解码器，从上述多个正极参照电压中，至少选择一个和输入
的第1数字信号对应的参照电压并输出；
正极放大器，其具有第1差动部，接受上述正极解码器选择的
至少一个参照电压；和第}输出级，接受上述第1差动部的输出，将
电压放大输出到第1放大器输出端；
负极参照电压生成电路，输出彼此不同电位的多个负极参照电压； 负极解码器，从上述多个负极参照电压中，至少选择一个和输入
的第2数字信号对应的参照电压并输出；
负极放大器，其具有第2差动部，接受上述负极解码器选择的
至少一个参照电压；和第2输出级，接受上述第2差动部的输出，将
电压放大输出到第2放大器输出端；以及
输出开关电路，通过控制信号，对上述第l及第2放大器输出端 直线连接或交叉连接到第1及第2驱动器输出端子进行切换，
作为电压源，除了高位电压源及低位电压源外，提供上述高位电 压源和上述低位电压源之间的电位的中位电压源，
在上述正极放大器中，向上述第1差动部提供上述高位电压源及 上述低位电压源；向除了上述第1差动部以外的至少上述第1输出级， 提供上述高位电压源及上述中位电压源，
在上述负极放大器中，向上述第2差动部提供上述高位电压源及 上述低位电压源；向除了上述第2差动部以外的至少上述第2输出级， 提供上述中位电压源及上述低位电压源。
本发明涉及的数据驱动器中优选向上述正极放大器的上述第1 差动部输入上述正极解码器选择的、上述高位电压源和上述中位电压 源的范围的参照电压，向上述负极放大器的上述第2差动部输入上述 负极解码器选择的、上述低位电压源和上述中位电压源的范围的参照电压。
在本发明涉及的数据驱动器中，其构造也可以是上述正极解码 器由上述高位电压源及上述中位电压源驱动，上述负极解码器由上述 中位电压源及上述低位电压源驱动。
在本发明涉及的数据驱动器的上述正极放大器中，上述第1差动 部具有第1电流源，与上述低位电压源连接；第1导电型的第1差
动对，由上述第1电流源驱动，非反转输入端接受上述正极解码器选 择的参照电压；以及第1负荷电路，连接在上述第1差动对的输出对 和上述高位电压源之间。上述第1输出级具有第1充电用晶体管， 连接在上述高位电压源和第1放大器输出端之间，且控制端子连接到 上述第1差动对的输出对和第1负荷电路的连接节点之一；和第1放 电用晶体管，连接在上述第1放大器输出端和上述中位电压源之间， 上述第1差动对的反转输入端连接到上述第1放大器输出端。
在本发明涉及的数据驱动器的上述负极放大器中，上述第2差动 部具有第2电流源，与上述高位电压源连接；第2导电型的第2差 动对，由上述第2电流源驱动，非反转输入端接受上述负极解码器选 择的参照电压；以及第2负荷电路，连接在上述第2差动对的输出对 和上述低位电压源之间。上述第2输出级具有第2放电用晶体管， 连接在上述低位电压源和第2放大器输出端之间，且控制端子连接到 上述第2差动对的输出对和上述第2负荷电路的连接节点之一；和第2 充电用晶体管，连接在上述第2放大器输出端和上述中位电压源之间， 上述第2差动对的反转输入端连接到上述第2放大器输出端。
在本发明涉及的数据驱动器的上述正极放大器中， 上述第1差动部具有第1电流源群，由和上述低位电压源连接 的多个电流源构成；第1差动对群，由第1导电型的多个差动对构成， 其由上述第1电流源群分别驱动，非反转输入端分别接受上述正极解 码器选择的多个参照电压；以及第1负荷电路，连接在共同连接的上 述第1差动对群的输出对和上述高位电压源之间，上述第1输出级具
有第1充电用晶体管，连接在上述高位电压源和第1放大器输出端 之间，且控制端子连接到共同连接的上述第1差动对群的输出对和上 述第1负荷电路的连接节点之一；和第1放电用晶体管，连接在上述 第1放大器输出端和上述中位电压源之间，上述第1差动对群的反转 输入端共同连接到上述第1放大器输出端。
在本发明涉及的数据驱动器的上述负极放大器中， 上述第2差动部具有第2电流源群，由和上述高位电压源连接 的多个电流源构成；第2差动对群，由第2导电型的多个差动对构成， 其由上述第2电流源群分别驱动，非反转输入端分别接受上述负极解 码器选择的多个参照电压；以及第2负荷电路，连接在共同连接的上 述第2差动对群的输出对和低位电压源之间，上述第2输出级具有-第2放电用晶体管，连接在上述低位电压源和第2放大器输出端之间， 且控制端子连接到共同连接的上述第2差动对群的输出对和上述第2 负荷电路的连接节点之一；和第2充电用晶体管，连接在上述第2放 大器输出端和上述中位电压源之间，
上述第2差动对群的反转输入端共同连接到上述第2放大器输出
端0
在本发明涉及的数据驱动器的上述正极放大器中，
上述第1差动部具有第1电流源，与上述低位电压源连接；第
1导电型的第1差动对，由上述第1电流源驱动，非反转输入端接受上
述正极解码器选择的参照电压；以及第1负荷电路，连接在上述第1 差动对的输出对和上述高位电压源之间，
上述第l输出级具有第l充电用晶体管，连接在上述高位电压
源和第1放大器输出端之间，且控制端子连接到上述第1差动对的输
出对和第1负荷电路的连接节点之一；和第1放电用晶体管，连接在 上述第1放大器输出端和上述中位电压源之间，上述第1放大器输出 端与上述第1差动对的反转输入端连接。
上述正极放大器进一步具有第1中间级，该第1中间级包括第
3电流源，连接在上述第1充电用晶体管的控制端子和上述高位电压源 之间；第4电流源，连接在上述第1放电用晶体管的控制端子和上述 中位电压源之间；以及第l、第2导电型的第1、第2浮动电流源晶体 管，连接在上述第1充电用晶体管的控制端子和上述第1放电用晶体 管的控制端子之间，控制端子分别接受偏压。
在本发明涉及的数据驱动器的上述负极放大器中， 上述第2差动部具有第2电流源，与上述高位电压源连接；第 2导电型的第2差动对，由上述第2电流源驱动，非反转输入端接受上 述负极解码器选择的参照电压；以及第2负荷电路，连接在上述第2 差动对的输出对和上述低位电压源之间，上述第2输出级具有第2 放电用晶体管，连接在上述低位电压源和第2放大器输出端之间，且 控制端子连接到上述第2差动对的输出对和第2负荷电路的连接节点 之一；和第2充电用晶体管，连接在上述第2放大器输出端和上述中 位电压源之间，上述第2放大器输出端与上述第2差动对的反转输入 端连接。
上述负极放大器进一步具有第2中间级，该第2中间级包括第 5电流源，连接在上述第2放电用晶体管的控制端子和低位电压源之间； 第6电流源，连接在上述第2充电用晶体管的控制端子和上述中位电 压源之间；以及第l、第2导电型的第3、第4浮动电流源晶体管，连 接在上述第2放电用晶体管的控制端子和上述第2充电用晶体管的控 制端子之间，控制端子分别接受偏压。
在本发明涉及的数据驱动器中，也可具有第l辅助晶体管，连 接在上述第1充电用晶体管的控制端子和上述髙位电压源之间，通过 第1偏压被偏置；和第2辅助晶体管，连接在上述第2放电用晶体管 的控制端子和上述低位电压源之间，通过第2偏压被偏置。
在本发明涉及的数据驱动器中，上述输出开关电路具有预充电电 路，将上述第1及第2驱动器输出端子分别预充电为预定电压。
在本发明涉及的数据驱动器中，其构造也可以是上述预充电电 路在上述第1及第2放大器输出端直线连接到上述第1及第2驱动器 输出端子的情况下，在其之前分别将上述第1驱动器输出端子预充电 为上述中位电压源的电压以上、将上述第2驱动器输出端子预充电为 上述中位电压源的电压以下，
上述第1及第2放大器输出端交叉连接到上述第1及第2驱动器 输出端子的情况下，在其之前分别将上述第2驱动器输出端子预充电
为上述中位电压源的电压以上、将上述第1驱动器输出端子预充电为 上述中位电压源的电压以下。
在本发明涉及的数据驱动器中，上述输出开关电路具有第1、 第2开关，第1端子共同连接到上述第1放大器输出端，第2端子分 别连接到上述第1及第2驱动器输出端子；和第3、第4开关，第1端 子共同连接到上述第2放大器输出端，第2端子分别连接到上述第1 及第2驱动器输出端子。
上述预充电电路在上述第1、第4开关接通前，将上述第1驱动 器输出端子预充电为上述中位电压源的电压以上，将第2驱动器输出 端子预充电为上述中位电压源的电压以下，在上述第2、第3开关接通 前，将上述第2驱动器输出端子预充电为上述中位电压源的电压以上， 将上述第1驱动器输出端子的电压预充电为上述中位电压源的电压以下。
在本发明涉及的一种数字模拟变换电路中，具有第1及第2数字 模拟变换部，变换为和分别输入的第1及第2数字信号对应的第1及 第2模拟电压，并分别输出到第1端子和第2端子，上述第1数字模 拟变换部具有正极解码器，从来自正极参照电压生成电路的多个正 极参照电压中，选择和上述第1数字信号对应的至少一个正极参照电 压并输出；以及正极放大器，其具有第1差动部，接受上述正极解
码器选择的、上述至少一个正极参照电压；和第1输出级，接受上述 第l差动部的输出，将电压放大输出到上述第l端子。
上述第2数字模拟变换部具有负极解码器，从来自负极参照电 压生成电路的多个负极参照电压中，选择和上述第2数字信号对应的 至少一个负极参照电压并输出；以及负极放大器，其具有第2差动
部，接受上述负极解码器选择的、上述至少一个负极参照电压；和第2 输出级，接受上述第2差动部的输出，将电压放大输出到上述第2端 子。进一步包括输出开关电路，通过控制信号，对上述第1及第2数 字模拟变换部的上述第1及第2端子直线连接或交叉连接到第1、第2 输出端子进行切换。作为电压源，除了高位电压源及低位电压源外， 提供上述高位电压源和上述低位电压源之间的电位的中位电压源，在 上述正极放大器中，向上述第1差动部提供上述高位电压源及上述低 位电压源；
向除了上述第1差动部以外的至少上述第1输出级提供上述高位 电压源及上述中位电压源，在上述负极放大器中，向上述第2差动部 提供上述高位电压源及上述低位电压源；向除了上述第2差动部以外 的至少上述第2输出级提供上述中位电压源及上述低位电压源。
根据本发明，提供一种显示装置，该显示装置具有对与第l、第2 输出端子连接的第1、第2数据线进行驱动的上述数据驱动器。
根据本发明，上述中位电压源为显示面板的相对基板电极电压 VCOM附近的电压。
根据本发明，提供给差动部以外的正极放大器的负极放大器的电 源电压的电位差，是现有构造的1/2，可降低正极放大器、负极放大器 的耗电。
并且，根据本发明，可提供一种能实现节省面积、低成本的显示
装置的数据驱动器。
图1是表示本发明的第1实施方式的构造的图。 图2是表示本发明的第1实施例的构造的图。 图3是表示本发明的第2实施例的构造的图。
图4是表示本发明的第3实施例的构造的图。 图5是表示本发明的第4实施例的构造的图。 图6是示意性地表示液晶显示部的构造的图。 图7是表示进行点反转驱动的数据驱动器的两个输出的输出电路 的图。
图8是表示专利文献1的AB级输出电路的构造的图。
具体实施例方式
参照附图对本发明进行如下进一步的详细说明。图1是表示本发 明的第1实施方式的构造的图。图1表示进行点反转驱动的液晶驱动 用的数据驱动器的两个输出的DAC (数字模拟变换电路)的构造。参 照图1，本实施例的数据驱动器具有正极参照电压生成电路12、正极 解码器11、正极放大器10、负极参照电压生成电路22、负极解码器 21、负极放大器20、输出开关电路30。这些电路主要如下进行动作。
正极参照电压生成电路12中至少输入两个伽马电压VG1 ( + )、
VG2 ( + )，通过其分压等，输出所需数量的正极参照电压。正极参照
电压生成电路12也可相对多组正极解码器11、正极放大器10设置一 个。
正极解码器11从正极参照电压生成电路12输出的正极参照电压 中，选择输出与输入的第1图像数字数据对应的至少一个(也可以是 多个)参照电压。
正极放大器10根据正极解码器11选择的至少一个参照电压将正 极灰度电压Voutl放大输出到放大器输出端子Nll。
负极参照电压生成电路22中至少输入两个伽马电压VG1 (-)、 VG2 (-)，通过其分压等，输出所需数量的负极参照电压。负极参照 电压生成电路22也可相对多组负极解码器21、负极放大器20设置一 个。
负极解码器21从负极参照电压生成电路22输出的负极参照电压 中，选择输出与输入的第2图像数字数据对应的至少一个(也可以是 多个)参照电压。
负极放大器20根据负极解码器21选择的至少一个参照电压将负 极灰度电压Vout2放大输出到放大器输出端子N12。
输出开关电路30的构造和图7中说明的输出开关电路30相同， 通过控制信号Sl、 S2将正极放大器10及负极放大器20的输出电压 Voutl、 Vout2切换输出到驱动器输出端子Pl、 P2。
图1的DAC的特征在于，除了高位电压源VDD2及低位电压源 VSS外，还具有相对基板电压VCOM附近的中位电压源VDD1，将三 个电压源分别提供到正极放大器10、负极放大器20。
正极放大器10除了差动部10A外，提供高位电压源VDD2及中 位电压源VDD1,高位电压源VDD2及低位电压源VSS提供到差动部 IOA。
负极放大器20除了差动部20A外，提供中位电压源VDD1及低 位电压源VSS，高位电压源VDD2及低位电压源VSS提供到差动部 20A。
分别提供到差动部10A以外的正极放大器、及差动部20A以外的 负极放大器20的电压源的电位差为(VDD2-VDD1) 、 (VDD1-VSS)， 但VDD1"VC0M，这些电位差是现有的(液晶施加电压的最大值的2 倍)1/2，可减少正极放大器IO、负极放大器20的耗电。
另一方面，提供到正极放大器10、及负极放大器20的差动部IOA、 20A的电压源的电位差为(VDD2-VSS)，和现有的(液晶施加电压的 最大值的2倍)一样，从而可仅由Nch差动对构成正极放大器10的差 动部IOA，仅由Pch差动对构成负极放大器20的差动部20A。
对这一点进行进一步详细说明，在正极放大器10中，差动部10A 的Nch差动对在输入信号是低位电压源VSS到阈值电压为止的电压信 号时变为断开，因此不正常动作，但在图l的构造下，输入信号是VCOM 附近开始到高位电压源VDD2之间的电压信号(正极参照电压)，只 输入总是比Nch差动对的阈值电压高的电压信号。因此，即使仅由Nch 差动对构成正极放大器10的差动部10A，也可正常动作。
负极放大器20也一样，差动部20A的Pch差动对在输入信号是高 位电压源VDD2到阈值电压为止的电压信号时变为断开，因此不正常 动作，但在图l的构造下，输入信号是VCOM附近开始到低位电压源 VSS之间的电压信号(负极参照电压)，只输入总是比从高位电压源 VDD2减去Pch差动对的阈值电压的电位低的电压信号。因此，即使仅 由Pch差动对构成负极放大器20的差动部20A，也可正常动作。
因此，图1的正极放大器10及负极放大器20可分别由单一极性 的差动对构成，因此可节省面积。
此外，对差动部IOA、 20A的耗电进行说明，一般情况下，为了 使放大器稳定动作，需要空载电流(静消耗电流)，正极放大器10及
负极放大器20的各放大器内部的空载电流的比例一般设计为，输出级 的空载电流是差动部的空载电流的数倍。例如，在图7的正极放大器
91中，当差动部的电流源M15的电流值为1/zA时，将输出级的电流 源M17的电流值设计为5 7//A，则动作容易稳定。在图7的负极放 大器92中也一样。当然，差动部和输出级的最佳电流比因放大器构造、 元件大小、元件特性等不同而不同， 一般情况下，和差动部相比，输 出级的空载电流较大。
因此，正极放大器10及负极放大器20的各放大器整体的消耗电 流中，差动部IOA、 20A占据的比例小，如本发明所示，即使差动部 IOA、 20A的电压源的电位差大于提供到差动部以外的放大器构成要素 (输出级等)的电压源的电位差，耗电的增加也小。
并且， 一般情况下，正极放大器10提供高位电压源VDD2及中位 电压源VDD1，可由线对线(Rail to Rail)放大器构成，这种情况下， 差动部10-A需要Pch及Nch的双极性的差动对，构造也变得复杂，因 此容易造成面积增加、驱动差动对的电流增大。
特别是在以下说明的图3所示的具有多个同极性的差动对的构造 的输出放大器中，具有双极性的差动对会造成面积大幅增加。
因此，在本实施例中，差动部IOA是可由单一极性的差动对进行 动作的构造。负极放大器20也同样。
并且，在图1的DAC中，正极解码器11也可以是提供高位电压 源VDD2及中位电压源VDD1的构造。负极解码器21也可以是提供中 位电压源VDD1及低位电压源VSS的构造。
通过利用中位电压源VDD1，由低压晶体管构成正极解码器11、 负极解码器21，从而可节省面积。但这种情况下，当正极及负极的参
照电压具有中位电压源VDD1附近的电压时，正极解码器ll、负极解
码器21无法由单一极性的晶体管构成，需要至少一部分是Pch和Nch 的CMOS构造。
当正极解码器11及负极解码器21的提供电压源为高位电压源 VDD2及低位电压源VSS时，正极解码器11、负极解码器21分别可 由单一极性的晶体管构成。即，正极解码器ll可仅由高电压的Pch传 输晶体管(Pass Transistor)构成，负极解码器21可仅由高电压的Nch 传输晶体管构成。
接着说明本实施例中的电压源。
在图l所示的实施例中，作为数据驱动器的DAC电压源，说明了 提供高位电压源VDD2、中位电压源VDD1、低位电压源VSS的情况。 这三个电压源的大小关系相对保持即可，也可改变电压源的绝对值。
一般情况下，低位电压源VSS作为GND使用，但也可将中位电 压源VDD1作为GND使用、将低位电压源VSS作为负电压源使用。
但这种情况下，从图6的数据驱动器980提供的灰度信号相对于 GND为正电压(正极性)和负电压(负极性)，因此从栅极驱动器970 输出的扫描信号的电压电平(低电平、高电平)及相对基板电极电压 也由此向负的一侧改变。以下参照实施例来说明。
(实施例)
图2是表示图1的两个DAC的正极放大器10、负极放大器20及 输出开关电路30的一个实施例的构造的图。
参照图2，正极放大器10具有
差动部10A，其具有电流源M15，第l端子连接到低位电压源
VSS;和Nch差动对(Mll、 M12)，共同源极连接到电流源M15的
第2端子；
Pch电流镜(Current Mirror) (M13、 M14)，连接在Nch差动对 (Mll、 M12)的输出对和高位电压源VDD2之间；
充电作用的放大晶体管M16，连接在高位电压源VDD2和放大器 输出端子Nll之间，Pch电流镜(M13、 M14)的输出端(M12和M14 的连接点)连接到栅极；以及
放电作用的电流源M17，连接在放大器输出端子Nl 1和中位电压 源VDD1之间。
Nch差动对(Mll、 M12)的输入对的非反转输入端(M12的栅 极)中输入正极参照电压Vll，反转输入端(Mil的栅极)连接到放 大器输出端子Nll。并且，电流源M15、 M17可由偏压施加到栅极的 晶体管构成。
并且，在本实施例中，作为选项具有Nch晶体管M31,其漏极连 接到高位电压源VDD2,源极连接到放大晶体管M16的栅极(节点 N13)，偏压VBN施加到栅极。
负极放大器20具有
差动部20A，其具有电流源M25，第l端子连接到高位电压源 VDD2;和Pch差动对(M21、 M22)，共同源极连接到电流源M25的 第2端子；
Nch电流镜(M23、 M24)，连接在Pch差动对(M21、 M22)的 输出对和低位电压源VSS之间；
放电作用的放大晶体管M26，连接在放大器输出端子N12和低位 电压源VSS之间，Nch电流镜(M23、 M24)的输入端(M22和M24 的连接点)连接到栅极；以及
充电作用的电流源M27，连接在中位电压源VDD1和放大器输出 端子N12之间。
Pch差动对(M21、 M22)的输入对的非反转输入端(M22的栅极) 中输入负极参照电压V21，反转输入端(M21的栅极)连接到放大器 输出端子N12。并且，电流源M25、 M27可由偏压施加到栅极的晶体 管构成。
并且，作为选项具有Pch晶体管M41，其漏极连接到低位电压源 VSS，源极连接到晶体管M26的栅极(节点N14)，偏压VBP施加到 栅极。
输出开关电路30至少具有和图7说明的输出开关电路30相同的 功能，通过控制信号S1、 S2将正极放大器10及负极放大器20的输出 电压Voutl、 Vout2切换输出到驱动器输出端子Pl、 P2或P2、 Pl。
在图2中，正极放大器10、负极放大器20相对于差动部的电压 源的电位差(VDD2-VSS)，输出级的电压源的电位差(VDD2-VDD1、 VDD1-VSS)均为差动部的1/2。
放大器的消耗电流的大部分流入到输出级，因此通过使输出级的 电压源的电位差为1/2，可使放大器的耗电为现有的约1/2。
并且，在图2中，说明由低电压晶体管构成正极放大器IO及负极 放大器20的情况。为了便于说明，以高位电压源VDD2为8V、中位 电压源VDD1为0V、低位电压源VSS为-8V为例进行说明。
在图2中，在正极放大器10及负极放大器20的构成元件中，必 须由16V耐压晶体管构成的是正极放大器10的差动部IOA、及负极放 大器20的差动部20A。这之外的晶体管可由8V耐压晶体管构成。
输出开关电路30具有预充电电路31。预充电电路31在由低电压 元件(8V耐压)构成除了差动部的放大器构成元件时，作为防止在耐 压以上的电压施加到低电压元件上的电路而使用。预充电电路31通过 控制信号S3控制活性，在开关SWU、 SW22接通之前，将驱动器输 出端子P1的电压预充电为中位电压源VDD1以上，将驱动器输出端子 P2的电压预充电为中位电压源VDD1以下。
并且，预充电电路31在开关SW12、 SW21接通之前，将驱动器 输出端子P1的电压预充电为中位电压源VDD1以下，将驱动器输出端 子P2的电压预充电为中位电压源VDD1以上。并且，当放大器中不使 用低电压元件时，也可不设置预充电电路31。
并且，晶体管MM、 M41是对由低电压元件(8V耐压)构成的晶 体管M14、 M16、 M24、 M26用于防止因放大晶体管M16、 M26的栅 极N13、 N14的电位变动而超出耐压范围的辅助晶体管。
辅助晶体管M31当节点N13在中位电压源VDD1的电压以下时接 通，通过充电作用进行控制，以使节点N13的电位在中位电压源VDD1 的电压以上。并且，辅助晶体管M31在节点N13在高位电压源VDD2 和中位电压源VDD1之间变化时断开。
同样，辅助晶体管M41当节点NH在中位电压源电压VDD1的电 压以上时接通，通过放电作用进行控制，以使节点14的电位在中位电 压源VDD1的电压以下。
通过以上构造，可由低电压元件形成构成除去差动部IOA、 20A 的正极放大器10及负极放大器20的晶体管，可节省面积。
图3是表示图1的2输出DAC的正极放大器10、负极放大器20 及输出开关电路30的第2实施例的图。并且，在图3中，对于和图2相同的要素标以相同的元件标号。
参照图3，正极放大器IO仅差动部IOA与图2不同，除此以外与 图2具有相同的构造。以下仅说明差动部IOA。差动部10A具有由 一端与低位电压源VSS连接的电流源M15-1、 M15-2、…、M15-n分别 驱动的n个(n为l以上的整数)的Nch差动对(Mll-1、 M12-l)、 (Mll-2、 M12-2)、…、(Mll-n、 M12-n) 。 n个Nch差动对的输出 对中，第1输出之间、第2输出之间共同连接，与形成负荷电路的Pch 电流镜(M13、 M14)连接。
向形成各差动对的输入对的非反转输入端的第1端子群(M12-l、 M12-2、…、M12-n)的栅极分别输入n个正极参照电压Vll、 V12、…、 Vlii，形成各差动对的输入对的反转输入端的第2端子群(Mll-1、 Mll-2、 ...、 Mll-n)的栅极共同地连接到放大器输出端子Nll。
并且，负极放大器20也仅有差动部20A和图2不同，除此之外与 图2具有相同的构造。以下仅说明差动部20A。差动部20A具有由 一端与高位电压源VDD2连接的电流源M25-1、 M25-2、 ...、 M25-n分 别驱动的n个(n为1以上的整数)Pch差动对(M21-l、M22-l)、 (M21-2、
M22-2)..... (M21-n、 M22-n) 。 n个Pch差动对的输出对中，第l
输出之间、第2输出之间共同连接，与形成负荷电路的Nch电流镜 (M23、 M24)连接。
向形成各差动对的输入对的非反转输入端的第1端子群(M22-l、
M22-2.....M22-n)的栅极分别输入n个负极参照电压V21 、 V22、…、
V2n，形成各差动对的输入对的反转输入端的第2端子群(M21-l、 M21-2、 ...、 M21-n)的栅极共同地连接到放大器输出端子N12。
正极放大器10及负极放大器20的输出电压Voutl、 Vout2分别由 下式(1) 、 (2)表示。Voutl= (Vll+V12+…+Vln) /n …(1) Vout2= (V21+V22+…+V2n) /n …(2)
(l)式是n个电压Vll Vln的平均值，(2)式是n个电压V21 V2n的平均值。
此外，正极放大器10及负极放大器20为图3的构造时，图l的 正极解码器ii根据输入的第1图像数字数据，从正极参照电压中选择 包括重复的在内的n个电压，作为电压Vll Vln输出。并且，负极解 码器21根据输入的第2图像数字数据，从负极参照电压中选择包括重 复的在内的n个电压，作为电压V21 V2n输出。
并且，输出开关电路30和图2的构成相同，因此省略其说明。
在图3中，正极放大器10、负极放大器20相对于差动部IOA、 20A 的电压源的电位差，输出级的电压源的电位差均为1/2。
这样一来，正极放大器10、负极放大器20的各放大器中，放大 器的消耗电流和大部分流入到输出级，因此耗电也为约1/2。
以下对图3所示构造的节省面积的效果进行说明。
图3的正极放大器10及负极放大器20具有n个同一极性的差动 对，通过计算输入到各差动对的n个参照电压，能以较少的参照电压 数生成多个灰度信号电压，因此可减少图1的参照电压生成电路12、 22、及解码器ll、 21的电路规模，节省DAC的面积。
特别是当具有多个同一极性的差动对时，在具有Nch和Pch的双 极性的差动对的线对线(Rail to Rail)放大器中，由于具有多个Nch
和Pch的差动对，因此差动部的面积明显增大。
与之相对，在本实施例中，差动部可以仅以单一极性构成，因此 可抑制面积增加。
并且，在图3中，也和图2—样，在正极放大器IO及负极放大器 20的构成元件中，以低电压晶体管构成除了差动部10A及20A以外的 晶体管，可节省面积。
此外，含有低电压晶体管来构成正极放大器10及负极放大器20 时，和图2—样，输出开关电路30具有预充电电路31。
并且在本实施例中，为了防止超出晶体管M14、 M16、 M24、 M26 的耐压范围，也可具有辅助晶体管M31、 M41。
辅助晶体管M31、 M41的作用和图2相同，因此省略其说明。
图4是表示图1的2输出DAC的正极放大器10、负极放大器20 及输出开关电路30的第3实施例的图。在图4中，对和图2的要素相 同构造的要素标以相同的参照标号。
参照图4，正极放大器IO具有差动输入级、中间级、输出级。正 极放大器10的差动输入级具有
差动部IOA，其具有电流源M15，第l端子连接到低位电压源 VSS;和Nch差动对(Mll、 M12)，共同源极连接到电流源M15的 第2端子；以及
Pch电流镜(M13、 M14)，连接在Nch差动对(Mll、 M12)的 输出对和高位电源VDD2之间。
正极参照电压Vll输入到Nch差动对(Mll、 M12)的输入对的
非反转输入端(M12的栅极)，反转输入端(Mil的栅极)连接到放
大器输出端子Nll。
正极放大器10的放大段具有
充电作用的放大晶体管M16，连接在高位电压源VDD2和放大器 输出端子Nll之间，Pch电流镜(M13、 M14)的输出端(M12和M14 的连接点〉连接到栅极；和
放电作用的放大晶体管M18，连接在放大器输出端子Nll和中位 电压源VDD1之间。
正极放大器10的中间级具有浮动电流源M51、 M52，以及电流源 M53、 M54。浮动电流源M51由Pch晶体管M51构成，其中偏压BP1 输入到栅极，源极连接到放大晶体管M16的栅极N13，漏极连接到放 大晶体管M18的栅极端子N15。浮动电流源M52由Nch晶体管M52 构成，其中偏压BN1输入到栅极，漏极连接到放大晶体管M16的栅极 端子N13，源极连接到放大晶体管M18的栅极端子N15。
电流源M53连接在高位电压源VDD2和放大晶体管M16的栅极 端子N13之间。电流源M54连接在中位电压源VDD1和放大晶体管 M18的栅极端子N15之间。
浮动电流源M51、 M52的总电流设定得与电流源M53及M54分 别大致相等。
负极放大器20具有差动输入级、中间级、输出级。负极放大器 20的差动输入级具有
差动部20A，其具有电流源M25，第l端子连接在高位电压源 VDD2;和Pch差动对(M21、 M22)，共同源极连接到电流源M25的 第2端子；以及
Nch电流镜(M23、 M24)，连接在Pch差动对(M21、 M22)的
输出对和低位电压源VSS之间。
Pch差动对(M21、 M22)的输入对的非反转输入对(M22的栅极) 中输入负极参照电压V21,反转输入端(M21的栅极)连接到放大器 输出端子N12。
负极放大器20的放大段包括具有放电作用的放大晶体管M26， 连接在放大器输出端子N12和低位电压源VSS之间，其栅极连接到 Nch电流镜(M23、 M24)的输入端(M22和M24的连接点)；禾口
具有充电作用的放大晶体管M28，连接在中位电压源VDD1和放 大器输出端子N12之间。
负极放大器20的中间级具有浮动电流源M61、 M62，以及电流源 M63、 M64。浮动电流源M61由Pch晶体管M61构成，其中偏压BP2 输入到该Pch晶体管的栅极，其漏极连接到放大晶体管M26的栅极端 子N14，源极连接到放大晶体管M28的栅极端子N16。浮动电流源M62 由Nch晶体管M62构成，其中偏压BN2输入到该Nch晶体管M62的 栅极，其源极连接到放大晶体管M26的栅极端子N14，其漏极连接到 放大晶体管M28的栅极端子N16。
电流源M63连接在中位电压源VDD1和放大晶体管M28的栅极 N16之间。电流源M64连接在放大晶体管M26的栅极N14和低位电压 源VSS之间。
浮动电流源M61、 M62的总电流设定得与电流源M63及M64分 别大致相等。
图4的正极放大器10及负极放大器20应用了图8的AB级输出 电路，将图8的驱动器89置换为差动部和电流镜。 并且，正极放大器10及负极放大器20的中间级及输出级的电源
电压的电位差为差动部IOA、 20A的电源电压的电位差的1/2。
正极放大器10及负极放大器20的各放大器的消耗电流的大部分 流入到输出级，因此耗电也为现有的约1/2。
并且，图4的正极放大器10及负极放大器20也分别具有图8的 AB级输出电路具有的高速充电动作和高速放电动作的特征(参照说明 书第5页第29行至第6页第9行)。
并且，在图4中，也和图2—样，在正极放大器IO及负极放大器 20的构成元件中，由低电压晶体管构成除了差动部10A及20A以外的 晶体管，可节省面积。
此外，含有低电压晶体管构成正极放大器10及负极放大器20时， 和图2—样，输出开关电路30具有预充电电路31。
并且，为了防止超出晶体管M14、 M16、 M24、 M26的耐压范围， 也可具有辅助晶体管M31、 M41。辅助晶体管M31、 M41的作用和图 2—样，因此省略其说明。
以上参照图2至图4说明了适于图1的2输出DAC的正极放大器 10、负极放大器20及输出开关电路30的各实施例，当然也可适用于 将图2至图4各自的构成适当组合的放大器。例如，图3的正极放大 器10中也可具有图4的中间级(M51、 M52、 M53、 M54)，图3的 负极放大器20中也可具有图4的中间级(M61、 M62、 M63、 M64)。
图5是表示具有图1 图4的DAC或放大器的点反转驱动用数据 驱动器的构造的图。图5以模块表示数据驱动器的主要部位。
参照图5，该数据驱动器具有锁存地址选择器81、锁存器82、
电平转换器83、参照电压生成电路40、正极及负极解码器ll、 21、正 极及负极放大器IO、 20、和输出开关电路30。
锁存地址选择器81根据时钟信号CLK决定数据锁存的时序。锁 存器82根据由锁存地址选择器81决定的时序，将图像数字数据锁存， 并根据STB信号(选通信号)，通过电平转换器83将数据一起输出到 解码器(正极解码器11、负极解码器21)。锁存地址选择器81及锁 存器82是逻辑电路， 一般以低电压(0V 3.3V)构成。
参照电压生成电路40具有正极参照电压生成电路12及负极参照 电压生成电路22。正极解码器11被提供正极参照电压生成电路12的 参照电压，选择与输入的数据对应的、包括重复的n个(n为1以上的 整数)的参照电压，作为正极参照电压Vll Vln输出。负极解码器 21被提供负极参照电压生成电路22的参照电压，选择与输入的数据对 应的、包括重复的n个(n为1以上的整数)的参照电压，作为负极参 照电压V21 V2n输出。正极及负极放大器IO、 20输入从正极解码器 11及负极解码器21分别输出的n个参照电压，进行计算放大，并将输 出电压提供到输出开关电路30。输出开关电路30对偶数个的驱动器输
出端子P1、 P2.....Ps的每两个端子进行设置，将正极及负极放大器
10、 20的输出电压根据控制信号S1、 S2切换输出到上述两个端子。
图5的数据驱动器具有图1 图4说明的特征及效果，可降低耗 电、节省面积(低成本化)。图5的数据驱动器如果用于图6的液晶 显示装置的数据驱动器980，则可实现液晶显示装置的低耗电、低成本。
以上参照上述实施例说明了本发明，但本发明不限于上述实施例 的构造，在本发明的范围内，当然也包括本领域技术人员可获得的各 种变形、修正。
权利要求
1.一种数据驱动器，其特征在于，具有正极放大器，其具有第1输入级，接受从多个正极参照电压中选择的至少一个电压；和第1输出级，接受上述第1输入级的输出，将电压放大输出到第1放大器输出端；负极放大器，其具有第2输入级，接受从多个负极参照电压中选择的至少一个电压；和第2输出级，接受上述第2输入级的输出，将电压放大输出到第2放大器输出端；以及输出开关电路，通过控制信号，对上述第1及第2放大器输出端直线连接或交叉连接到第1及第2驱动器输出端子进行切换，作为电压源，除了高位电压源及低位电压源外，提供上述高位电压源和上述低位电压源之间的电位的中位电压源，在上述正极放大器中，向上述第1输入级提供上述高位电压源及上述低位电压源；向上述第1输出级提供上述高位电压源及上述中位电压源，在上述负极放大器中，向上述第2输入级提供上述高位电压源及上述低位电压源；向上述第2输出级提供上述中位电压源及上述低位电压源。
2. —种数据驱动器，其特征在于，具有正极参照电压生成电路，输出彼此不同电位的多个正极参照电压； 正极解码器，从上述多个正极参照电压中，至少选择一个和输入的第1数字信号对应的参照电压并输出；正极放大器，其具有第1差动部，接受上述正极解码器选择的至少一个参照电压；和第1输出级，接受上述第1差动部的输出，将电压放大输出到第1放大器输出端负极参照电压生成电路，输出彼此不同电位的多个负极参照电压； 负极解码器，从上述多个负极参照电压中，至少选择一个和输入的第2数字信号对应的参照电压并输出； 负极放大器，其具有第2差动部，接受上述负极解码器选择的 至少一个参照电压；和第2输出级，接受上述第2差动部的输出，将 电压放大输出到第2放大器输出端；以及输出开关电路，通过控制信号，对上述第1及第2放大器输出端直线连接或交叉连接到第1及第2驱动器输出端子进行切换，作为电压源，除了高位电压源及低位电压源外，提供上述高位电 压源和上述低位电压源之间的电位的中位电压源，在上述正极放大器中，向上述第1差动部提供上述高位电压源及上述低位电压源；向除了上述第1差动部以外的至少上述第1输出级， 提供上述高位电压源及上述中位电压源，在上述负极放大器中，向上述第2差动部提供上述高位电压源及 上述低位电压源；向除了上述第2差动部以外的至少上述第2输出级， 提供上述中位电压源及上述低位电压源。
3. 根据权利要求2所述的数据驱动器，其特征在于， 向上述正极放大器的上述第1差动部输入上述正极解码器选择的、上述高位电压源和上述中位电压源的范围的参照电压，向上述负极放大器的上述第2差动部输入上述负极解码器选择 的、上述低位电压源和上述中位电压源的范围的参照电压。
4. 根据权利要求2所述的数据驱动器，其特征在于， 上述正极解码器由上述高位电压源及上述中位电压源驱动， 上述负极解码器由上述中位电压源及上述低位电压源驱动。
5. 根据权利要求2所述的数据驱动器，其特征在于， 在上述正极放大器中， 上述第l差动部具有-第1电流源，与上述低位电压源连接；第1导电型的第1差动对，由上述第1电流源驱动，非反转输入 端接受上述正极解码器选择的参照电压；以及 第1负荷电路，连接在上述第1差动对的输出对和上述高位电压 源之间，上述第l输出级具有第1充电用晶体管，连接在上述高位电压源和第1放大器输出端 之间，且控制端子连接到上述第1差动对的输出对和第1负荷电路的 连接节点之一；和第1放电用晶体管，连接在上述第1放大器输出端和上述中位电 压源之间，上述第1差动对的反转输入端连接到上述第1放大器输出端，在上述负极放大器中，上述第2差动部具有第2电流源，与上述高位电压源连接；第2导电型的第2差动对，由上述第2电流源驱动，非反转输入 端接受上述负极解码器选择的参照电压；以及第2负荷电路，连接在上述第2差动对的输出对和上述低位电压 源之间，上述第2输出级具有第2放电用晶体管，连接在上述低位电压源和第2放大器输出端 之间，且控制端子连接到上述第2差动对的输出对和上述第2负荷电路的连接节点之一；和第2充电用晶体管，连接在上述第2放大器输出端和上述中位电压源之间，上述第2差动对的反转输入端连接到上述第2放大器输出端。
6.根据权利要求2所述的数据驱动器，其特征在于，在上述正极放大器中，上述第l差动部具有第1电流源群，由和上述低位电压源连接的多个电流源构成； 第1差动对群，由第1导电型的多个差动对构成，其由上述第1 电流源群分别驱动，非反转输入端分别接受上述正极解码器选择的多个参照电压；以及第1负荷电路，连接在共同连接的上述第1差动对群的输出对和 上述高位电压源之间，上述第l输出级具有第1充电用晶体管，连接在上述高位电压源和第1放大器输出端 之间，且控制端子连接到共同连接的上述第1差动对群的输出对和上 述第l负荷电路的连接节点之一；和第1放电用晶体管，连接在上述第1放大器输出端和上述中位电 压源之间，上述第1差动对群的反转输入端共同连接到上述第1放大器输出端，在上述负极放大器中， 上述第2差动部具有第2电流源群，由和上述高位电压源连接的多个电流源构成； 第2差动对群，由第2导电型的多个差动对构成，其由上述第2电流源群分别驱动，非反转输入端分别接受上述负极解码器选择的多个参照电压；以及第2负荷电路，连接在共同连接的上述第2差动对群的输出对和 低位电压源之间，上述第2输出级具有第2放电用晶体管，连接在上述低位电压源和第2放大器输出端 之间，且控制端子连接到共同连接的上述第2差动对群的输出对和上 述第2负荷电路的连接节点之一；和第2充电用晶体管，连接在上述第2放大器输出端和上述中位电 压源之间，上述第2差动对群的反转输入端共同连接到上述第2放大器输出端。
7.根据权利要求2所述的数据驱动器，其特征在于， 在上述正极放大器中，上述第l差动部具有第1电流源，与上述低位电压源连接；第1导电型的第1差动对，由上述第1电流源驱动，非反转输入 端接受上述正极解码器选择的参照电压；以及第1负荷电路，连接在上述第1差动对的输出对和上述高位电压 源之间，上述第l输出级具有第1充电用晶体管，连接在上述高位电压源和第1放大器输出端 之间，且控制端子连接到上述第1差动对的输出对和上述第1负荷电 路的连接节点之一；和第1放电用晶体管，连接在上述第1放大器输出端子和上述中位 电压源之间，上述第1放大器输出端与上述第1差动对的反转输入端连接， 上述正极放大器进一步具有第1中间级，该第l中间级包括 第3电流源，连接在上述第1充电用晶体管的控制端子和上述高 位电压源之间；第4电流源，连接在上述第1放电用晶体管的控制端子和上述中 位电压源之间；以及第1、第2导电型的第1、第2浮动电流源晶体管，连接在上述第 1充电用晶体管的控制端子和上述第1放电用晶体管的控制端子之间， 控制端子分别接受偏压，在上述负极放大器中，上述第2差动部具有第2电流源，与上述高位电压源连接；第2导电型的第2差动对，由上述第2电流源驱动，非反转输入 端接受上述负极解码器选择的参照电压；以及第2负荷电路，连接在上述第2差动对的输出对和上述低位电压 源之间，上述第2输出级具有第2放电用晶体管，连接在上述低位电压源和第2放大器输出端 之间，且控制端子连接到上述第2差动对的输出对和第2负荷电路的连接节点之一；和第2充电用晶体管，连接在上述第2放大器输出端和上述中位电 压源之间，上述第2放大器输出端与上述第2差动对的反转输入端连接， 上述负极放大器进一步具有第2中间级，该第2中间级包括 第5电流源，连接在上述第2放电用晶体管的控制端子和低位电 压源之间；第6电流源，连接在上述第2充电用晶体管的控制端子和上述中 位电压源之间；以及第l、第2导电型的第3、第4浮动电流源晶体管，连接在上述第 2放电用晶体管的控制端子和上述第2充电用晶体管的控制端子之间， 控制端子分别接受偏压。
8. 根据权利要求5所述的数据驱动器，其特征在于具有第1辅助晶体管，连接在上述第1充电用晶体管的控制端子和上 述高位电压源之间，通过第l偏压被偏置；和第2辅助晶体管，连接在上述第2放电用晶体管的控制端子和上 述低位电压源之间，通过第2偏压被偏置。
9. 根据权利要求6所述的数据驱动器，其特征在于， 上述正极放大器进一步具有第1中间级，该第1中间级包括第3电流源，连接在上述第1充电用晶体管的控制端子和上述高 位电压源之间；第4电流源，连接在上述第1放电用晶体管的控制端子和上述中 位电压源之间；以及第1、第2导电型的第1、第2浮动电流源晶体管，连接在上述第 1充电用晶体管的控制端子和上述第1放电用晶体管的控制端子之间， 控制端子分别接受偏压，上述负极放大器进一步具有第2中间级，该第2中间级包括 第5电流源，连接在上述第2放电用晶体管的控制端子和上述低 位电压源之间；第6电流源，连接在上述第2充电用晶体管的控制端子和上述中位电压源之间；以及第l、第2导电型的第3、第4浮动电流源晶体管，连接在上述第 2放电用晶体管的控制端子和上述第2充电用晶体管的控制端子之间， 控制端子分别接受偏压。
10. 根据权利要求l所述的数据驱动器，其特征在于， 上述输出开关电路具有预充电电路，将上述第1及第2驱动器输出端子分别预充电为预定电压。
11. 根据权利要求10所述的数据驱动器，其特征在于， 上述预充电电路在上述第1及第2放大器输出端直线连接到上述第1及第2驱动器输出端子的情况下，在其之前分别将上述第1驱动 器输出端子预充电为上述中位电压源的电压以上、将上述第2驱动器 输出端子预充电为上述中位电压源的电压以下，上述第1及第2放大器输出端交叉连接到上述第1及第2驱动器 输出端子的情况下，在其之前分别将上述第2驱动器输出端子预充电 为上述中位电压源的电压以上、将上述第1驱动器输出端子预充电为 上述中位电压源的电压以下。
12. 根据权利要求l所述的数据驱动器，其特征在于， 上述输出开关电路具有第1、第2开关，第1端子共同连接到上述第1放大器输出端， 第2端子分别连接到上述第1及第2驱动器输出端子；第3、第4开关，第1端子共同连接到上述第2放大器输出端， 第2端子分别连接到上述第1及第2驱动器输出端子；以及预充电电路，将上述第1及第2驱动器输出端子分别预充电为预 定电压， 上述预充电电路在上述第1、第4开关接通前，将上述第1驱动器输出端子预充电为上述中位电压源的电压以上，将第2驱动器输出 端子预充电为上述中位电压源的电压以下，在上述第2、第3开关接通前，将上述第2驱动器输出端子预充 电为上述中位电压源的电压以上，将上述第1驱动器输出端子的电压 预充电为上述中位电压源的电压以下。
13. —种数字模拟变换电路，其特征在于，具有第1及第2数字模拟变换部，变换为和分别输入的第1及第 2数字信号对应的第1及第2模拟电压，并分别输出到第1端子和第2 端子，上述第1数字模拟变换部具有正极解码器，从来自正极参照电压生成电路的多个正极参照电压 中，选择和上述第1数字信号对应的至少一个正极参照电压并输出；以及正极放大器，其具有第1差动部，接受上述正极解码器选择的、 上述至少一个正极参照电压；和第1输出级，接受上述第1差动部的输出，将电压放大输出到上述第1端子， 上述第2数字模拟变换部具有负极解码器，从来自负极参照电压生成电路的多个负极参照电压 中，选择和上述第2数字信号对应的至少一个负极参照电压并输出；以及负极放大器，其具有第2差动部，接受上述负极解码器选择的、上述至少一个负极参照电压；和第2输出级，接受上述第2差动部的输出，将电压放大输出到上述第2端子，进一步包括输出开关电路，通过控制信号，对上述第1及第2数 字模拟变换部的上述第1及第2端子直线连接或交叉连接到第1、第2 输出端子进行切换，作为电压源，除了高位电压源及低位电压源外，提供上述高位电 压源和上述低位电压源之间的电位的中位电压源，在上述正极放大器中，向上述第1差动部提供上述高位电压源及 上述低位电压源；向除了上述第1差动部以外的至少上述第1输出级 提供上述高位电压源及上述中位电压源，在上述负极放大器中，向上述第2差动部提供上述高位电压源及 上述低位电压源；向除了上述第2差动部以外的至少上述第2输出级 提供上述中位电压源及上述低位电压源。
14. 一种显示装置，具有权利要求l所述的数据驱动器。
15. 根据权利要求14所述的显示装置，其中，上述中位电源电压 是显示面板的共同电压VCOM附近的电压。
全文摘要
提供一种减少耗电、节省面积(低成本)的数据驱动器。该数据驱动器具有正极参照电压生成电路(12)，输出正极参照电压；正极解码器(11)，接受来自正极参照电压生成电路的正极参照电压，选择输出和第1数字数据对应的至少一个正极参照电压；正极放大器(10)，具有接受由正极解码器选择的参照电压的第1差动部，将电压放大输出到第1放大器输出端；负极参照电极生成电路(22)，输出负极参照电压；负极解码器(21)，接受来自负极参照电压生成电路的负极参照电压，选择输出和第2数字数据对应的至少一个负极参照电压；负极放大器(20)，具有接受由负极解码器选择的参照电压的第2差动部，将电压放大输出到第2放大器输出端；以及输出开关电路(30)，通过控制信号将上述第1及第2放大器输出端直线连接或者交叉连接到第1、第2驱动器输出端子，上述数据驱动器除了高位电压源(VDD2)及低位电压源(VSS)外，还具有中位电压源，正极放大器(10)除了差动部(10A)外被提供高位电压源(VDD2)及中位电压源(VDD1)，向差动部(10A)提供高位电压源(VDD2)及低位电压源(VSS)，负极放大器(20)除了差动部(20A)外被提供中位电压源(VDD1)及低位电压源(VSS)，向差动部提供高位电压源(VDD2)及低位电压源(VSS)。
文档编号G09G3/36GK101174397SQ20071018518
公开日2008年5月7日 申请日期2007年11月1日 优先权日2006年11月2日
发明者弘 土 申请人:恩益禧电子股份有限公司
技术领域：
本发明涉及到一种数据驱动器及使用该驱动器的显示装置。
背景技术：
近来，液晶显示装置除了移动电话(mobile-phone、 cellular-phone)、 笔记本电脑、监视器外，对大画面液晶电视机的需求也扩大了。这些 液晶显示装置使用可进行高精细显示的有源矩阵驱动方式的液晶显示 装置。首先，参照图6大致说明有源矩阵驱动方式的液晶显示装置的 典型构造。此外，在图6中，通过等价电路示意性地表示与液晶显示 部的l个象素连接的主要构造。
一般情况下，有源矩阵驱动方式的液晶显示装置的显示部960使 半导体基板和相对基板两块基板相对，在其间封入液晶而形成，上述 半导体基板(例如彩色SXGA面板时，1280X3象素列X 1024象素行) 中，透明的象素电极964及薄膜晶体管(TFT) 963配置成矩阵状，上 述相对基板在整个面上形成一个透明的电极967。
通过扫描信号控制具有开关功能的TFT963的导通/截止，当 TFT963导通时，与图像数据信号对应的灰度信号电压施加到象素电极 964，通过各象素电极964和相对基板电极967之间的电位差，液晶的 透过率变化，在TFT963截止后，也通过液晶电容965和辅助电容966 在一定时间内保持该电位差，从而显示图像。
半导体基板上，传送施加到各象素电极964的多个电平电压(灰 度信号电压)的数据线962、及传送扫描信号的扫描线961格子状地布 线(上述彩色SXGA面板的情况下，数据线为1280X3根，扫描线为 1024根)，扫描线961及数据线962通过彼此的交叉部产生的电容、 及与相对基板电极之间夹持的液晶电容等，变为较大的电容性负荷。
此外，扫描信号从栅极驱动器970提供到扫描线961，并且从数 据驱动器980通过数据线962向各象素电极964供给灰度信号电压。 并且，栅极驱动器970及数据驱动器980被显示控制器950控制，从 显示控制器950提供各自所需的时钟CLK、控制信号、电源电压等， 图像数据提供到数据驱动器980。当前，图像数据的主流是数字数据。
1个画面的数据重写在1帧期间(通常约0.017秒)进行，在各扫 描线按照每个象素行(每行)依次被选择，在选择期间内，从各数据 线提供灰度电压信号。
此外，栅极驱动器970至少提供2值的扫描信号即可，而数据驱 动器980需要以和灰度数对应的多值电平的灰度电压信号驱动数据线。 因此，数据驱动器980包括将图像数据变换为模拟电压的解码器； 和由输出放大器构成的数字模拟变换电路(DAC)，上述输出放大器 将上述模拟电压放大输出到数据线962。
液晶电视等大画面显示装置的驱动方法采用可实现高画质的点反 转驱动方式。点反转驱动方式是，在图6的显示面板960中，使相对 基板电极电压VCOM为恒定电压，相邻象素所保持的电压极性彼此相 反的驱动方式。因此，输出到相邻的数据线(962)的电压极性相对于 相对基板电极电压VCOM为正极及负极。点反转驱动方式中的数据驱 动器980必须输出正极和负极的灰度信号电压，因此数据驱动器的输 出放大器中，提供至少两个电压源，该两个电压源具有液晶施加电压 (灰度电压和相对基板电极电压的电位差)的最大值的约2倍的电位 差。
图7是表示进行点反转驱动的数据驱动器的两个输出的输出电路
(正极放大器、负极放大器、输出开关电路)的典型构成的一例的图。 在图7中，相邻的两根数据线连接到图6的驱动器输出端子P1、 P2。
图7的输出电路具有正极放大器91、负极放大器92及输出开关电路 30。正极放大器91被提供高位电压源VDD2及低位电压源VSS，根据 正极参照电压Vll，向放大器输出端子Nil放大输出正极灰度电压 Voutl。负极放大器92被提供高位电压源VDD2及低位电压源VSS， 根据负极参照电压V21，向放大器输出端子N12放大输出负极灰度电 压Vout2。相对基板电极电压VCOM是高位电压源电压VDD2和低位 电压源VSS的中间附近的电压。
正极放大器91具有电流源M15，第1端子连接到低位电压源 VSS; Nch差动对(Mll、 M12)，共同源极连接到电流源M15的第2 端子；电流镜(M13、 M14)，连接在Nch差动对(Mll、 M12)的输 出对和高位电压源VDD2之间；放大晶体管M16，连接在高位电源 VDD2和放大器输出端子Nll之间，其栅极连接到电流镜的输出端(Nch 晶体管M12的漏极和Pch晶体管M14的漏极的连接点)；以及电流源 M17，连接在低位电压源VSS和放大器输出端子Nll之间。正极放大 器91是如下的电压跟随器构造正极参照电压Vll输入到Nch差动对 (Mll、 M12)的非反转输入端(晶体管M12的栅极)，Nch差动对 (Mll、 M12)的反转输入端(晶体管Mil的栅极)连接到放大器输 出端子Nll。正极参照电压Vll是电压VCOM和高位电压源VDD2之 间的电压信号，因此图7的正极放大器91可通过单一极性的差动对的 简单构造节省面积地实现。
负极放大器92与正极放大器91极性相反地构成，具有电流源 M25,第1端子连接到高位电压源VDD2; Pch差动对(M21、 M22)， 共同源极连接到电流源M25的第2端子；电流镜(M23、 M24)，连 接在Pch差动对(M21、 M22)的输出对和低位电压源VSS之间；放 大晶体管M26，连接在低位电源VSS和放大器输出端子N12之间，其 栅极连接到电流镜的输出端(Pch晶体管M22的漏极和Nch晶体管M24
的漏极的连接点)；以及电流源M27，连接在高位电压源VDD2和放 大器输出端子N12之间。负极放大器92是如下的电压跟随器构造负 极参照电压V21输入到Pch差动对(M21、 M22)的非反转输入端(晶 体管M22的栅极)，Pch差动对(M22、 M22)的反转输入端(晶体管 M23的栅极)连接到放大器输出端子N12。负极参照电压V21是电压 VCOM和低位电压源VSS之间的电压信号，因此可通过单一极性的差 动对的简单构造节省面积地实现。
输出开关电路30具有由控制信号S1、 S2控制的开关，当由控制 信号Sl控制的开关SWll、 SW22接通时，放大器输出端子Nll、 N12 和驱动器输出端子P1、 P2分别连接，正极放大器91及负极放大器92 的输出电压Voutl、 Vout2分别输出到驱动器输出端子Pl、 P2。
并且，当由控制信号S2控制的开关SW12、 SW21接通时，放大 器输出端子Nll、 N12和驱动器输出端子P2、 Pl分别连接，正极放大 器91及负极放大器92的输出电压Voutl、 Vout2分别输出到驱动器输 出端子P2、 Pl。
并且，在近来的点反转驱动方式中，为了减少耗电，采用使数据 线方向的象素列的电压极性N个为同一极性的驱动方法(每N个水平 期间的点反转驱动)。这种情况下，相邻的数据线的电压极性彼此相 反，但输出到同一数据线的N个电压极性相同。
在每1个水平期间的点反转驱动中，由于正极参照信号和负极参 照信号交互输出到同一数据线，因此
正极参照信号输出时，总进行充电动作， 负极参照信号输出时，总进行放电动作。
在每N个水平期间的点反转驱动中，由于N个同极性的灰度信号 输出到同一数据线，因此
正极参照信号输出时，也需要放电动作， 负极参照信号输出时，也需要充电动作。
艮P，正极放大器91、负极放大器92分别需要具有充分的充电能
力和放电能力。
图7的正极放大器91、负极放大器92分别由电流源M17及电流 源M27进行放电作用、充电作用，因此各自的放电能力、充电能力通 常较弱。为了提高电流源M17、 M27各自的放电能力、充电能力，只 要提高电流源的电流值即可，但会产生放大器静耗电增大的问题。另 一方面，作为可抑制放大器静耗电，且正极放大器91、负极放大器92 各自的放电能力、充电能力高的放大器构造，例如可利用下述专利文 献1的AB级输出电路。
图8是表示下述专利文献1的AB级输出电路的构造的图。输出 级由连接在高位电压源VDD和输出端子Vout之间的Pch晶体管M85、 及连接在输出端子Vout和低位电压源VSS之间的Nch晶体管M86构 成，相对于输出端子Vmit具有较高的充电能力和放电能力。Pch晶体 管M85的栅极NP1连接到接受输入信号Vin的驱动器89的输出，进 行充电动作。通过中间级(M81、 M82)，输入信号Vin的变化传递到 Nch晶体管M86的栅极NN1，进行放电动作。中间级由Pch及Nch浮 动电流源M81、 M82和电流源M83、 M84构成，Pch及Nch浮动电流 源M81、 M82连接在晶体管M85、 M86的栅极(NP1、 NN1)之间， 偏压BP8、 BN8分别输入到栅极。电流源M83连接在高位电源VDD 和Pch晶体管M85的栅极NP1之间，电流源M84连接在低位电源VSS 和Nch晶体管M86的栅极NN1之间。浮动电流源M81、 M82的总电 流设定得与电流源M83及M84分别大致相等。
对图8的AB级输出电路的动作进行说明。根据输入电压Vin，端 子NP1向低电位一侧变化时，Pch晶体管M85进行充电动作。此时，
Nch浮动电流源M82的电流没有变化，但由于Pch浮动电流源M81的 电流减少，因此端子NN1向低电位一侧变化，Nch晶体管M86的放电 动作停止。因此，图8的AB级输出电路可进行高速充电动作。
另一方面，根据输入电压Vin，端子NP1向高电位一侧变化时， Pch晶体管M85的充电动作停止。此时，Nch浮动电流源M82的电流 不变化，但Pch浮动电流源M81的电流增加，因此端子NN1向高电位 一侧变化，Nch晶体管M86进行放电动作。因此，图8的AB级输出 电路可进行高速放电动作。
浮动电流源M81、 M82的总电流和电流源M83及M84的电流的 关系如果被保持，则可充分减小各自的电流值。
并且，根据引用对比文献l的下述专利文献2，驱动器89可通过 Nch差动对构成。这种情况下，图8可与图7的正极放大器91置换。
并且，在图8中，使驱动器89的输出端与端子NN1连接，并使 驱动器89由Pch差动对构成，则可与图7的负极放大器92置换。
专利文献l:日本专利公告平6-91379号公报(图l) 专利文献2:日本专利公开2005-124120号公报(图l)
液晶电视近些年来画面越来越大，较大的已经开发出接近50英寸 的液晶电视。画面越大，数据线的容量也增大，因此充放电功率增加。 数据线的驱动由数据驱动器的输出放大器进行，因此需要高驱动能力 的输出放大器，输出放大器的空载电流也增加，输出放大器自身的耗 电也增加。
并且，耗电的增加会提高驱动器LSI的温度，产生散热的问题。 特别是在每个的输出引脚数多的驱动器LSI中，散热问题较为严重。
发明内容
因此，本发明要解决的课题是，提供一种可降低驱动器LSI耗电 的数据驱动器。
并且，本发明要解决的其他课题是，提供一种节省面积(低成本) 的显示装置的数据驱动器。
进一步，本发明要解决的其他课题是，提供一种通过使用上述数 据驱动器可降低耗电、降低成本的显示装置。
本申请公开的发明为了解决上述课题主要具有以下构造。
本发明一个视点涉及的数据驱动器具有
正极放大器，其具有第1输入级，接受从多个正极参照电压中 选择的至少一个电压；和第1输出级，接受上述第1输入级的输出， 将电压放大输出到第1放大器输出端；
负极放大器，其具有第2输入级，接受从多个负极参照电压中 选择的至少一个电压；和第2输出级，接受上述第2输入级的输出，
将电压放大输出到第2放大器输出端；以及
输出开关电路，通过控制信号，对上述第1及第2放大器输出端 直线连接或交叉连接到第1及第2驱动器输出端子进行切换，
作为电压源，除了高位电压源及低位电压源外，提供上述高位电 压源和上述低位电压源之间的电位的中位电压源，在上述正极放大器 中，向上述第l输入级提供上述高位电压源及上述低位电压源；
向上述第1输出级提供上述高位电压源及上述中位电压源，
在上述负极放大器中，向上述第2输入级提供上述高位电压源及 上述低位电压源；向上述第2输出级提供上述中位电压源及上述低位 电压源。
本发明涉及的数据驱动器具有
正极参照电压生成电路，输出彼此不同电位的多个正极参照电压； 正极解码器，从上述多个正极参照电压中，至少选择一个和输入
的第1数字信号对应的参照电压并输出；
正极放大器，其具有第1差动部，接受上述正极解码器选择的
至少一个参照电压；和第}输出级，接受上述第1差动部的输出，将
电压放大输出到第1放大器输出端；
负极参照电压生成电路，输出彼此不同电位的多个负极参照电压； 负极解码器，从上述多个负极参照电压中，至少选择一个和输入
的第2数字信号对应的参照电压并输出；
负极放大器，其具有第2差动部，接受上述负极解码器选择的
至少一个参照电压；和第2输出级，接受上述第2差动部的输出，将
电压放大输出到第2放大器输出端；以及
输出开关电路，通过控制信号，对上述第l及第2放大器输出端 直线连接或交叉连接到第1及第2驱动器输出端子进行切换，
作为电压源，除了高位电压源及低位电压源外，提供上述高位电 压源和上述低位电压源之间的电位的中位电压源，
在上述正极放大器中，向上述第1差动部提供上述高位电压源及 上述低位电压源；向除了上述第1差动部以外的至少上述第1输出级， 提供上述高位电压源及上述中位电压源，
在上述负极放大器中，向上述第2差动部提供上述高位电压源及 上述低位电压源；向除了上述第2差动部以外的至少上述第2输出级， 提供上述中位电压源及上述低位电压源。
本发明涉及的数据驱动器中优选向上述正极放大器的上述第1 差动部输入上述正极解码器选择的、上述高位电压源和上述中位电压 源的范围的参照电压，向上述负极放大器的上述第2差动部输入上述 负极解码器选择的、上述低位电压源和上述中位电压源的范围的参照电压。
在本发明涉及的数据驱动器中，其构造也可以是上述正极解码 器由上述高位电压源及上述中位电压源驱动，上述负极解码器由上述 中位电压源及上述低位电压源驱动。
在本发明涉及的数据驱动器的上述正极放大器中，上述第1差动 部具有第1电流源，与上述低位电压源连接；第1导电型的第1差
动对，由上述第1电流源驱动，非反转输入端接受上述正极解码器选 择的参照电压；以及第1负荷电路，连接在上述第1差动对的输出对 和上述高位电压源之间。上述第1输出级具有第1充电用晶体管， 连接在上述高位电压源和第1放大器输出端之间，且控制端子连接到 上述第1差动对的输出对和第1负荷电路的连接节点之一；和第1放 电用晶体管，连接在上述第1放大器输出端和上述中位电压源之间， 上述第1差动对的反转输入端连接到上述第1放大器输出端。
在本发明涉及的数据驱动器的上述负极放大器中，上述第2差动 部具有第2电流源，与上述高位电压源连接；第2导电型的第2差 动对，由上述第2电流源驱动，非反转输入端接受上述负极解码器选 择的参照电压；以及第2负荷电路，连接在上述第2差动对的输出对 和上述低位电压源之间。上述第2输出级具有第2放电用晶体管， 连接在上述低位电压源和第2放大器输出端之间，且控制端子连接到 上述第2差动对的输出对和上述第2负荷电路的连接节点之一；和第2 充电用晶体管，连接在上述第2放大器输出端和上述中位电压源之间， 上述第2差动对的反转输入端连接到上述第2放大器输出端。
在本发明涉及的数据驱动器的上述正极放大器中， 上述第1差动部具有第1电流源群，由和上述低位电压源连接 的多个电流源构成；第1差动对群，由第1导电型的多个差动对构成， 其由上述第1电流源群分别驱动，非反转输入端分别接受上述正极解 码器选择的多个参照电压；以及第1负荷电路，连接在共同连接的上 述第1差动对群的输出对和上述高位电压源之间，上述第1输出级具
有第1充电用晶体管，连接在上述高位电压源和第1放大器输出端 之间，且控制端子连接到共同连接的上述第1差动对群的输出对和上 述第1负荷电路的连接节点之一；和第1放电用晶体管，连接在上述 第1放大器输出端和上述中位电压源之间，上述第1差动对群的反转 输入端共同连接到上述第1放大器输出端。
在本发明涉及的数据驱动器的上述负极放大器中， 上述第2差动部具有第2电流源群，由和上述高位电压源连接 的多个电流源构成；第2差动对群，由第2导电型的多个差动对构成， 其由上述第2电流源群分别驱动，非反转输入端分别接受上述负极解 码器选择的多个参照电压；以及第2负荷电路，连接在共同连接的上 述第2差动对群的输出对和低位电压源之间，上述第2输出级具有-第2放电用晶体管，连接在上述低位电压源和第2放大器输出端之间， 且控制端子连接到共同连接的上述第2差动对群的输出对和上述第2 负荷电路的连接节点之一；和第2充电用晶体管，连接在上述第2放 大器输出端和上述中位电压源之间，
上述第2差动对群的反转输入端共同连接到上述第2放大器输出
端0
在本发明涉及的数据驱动器的上述正极放大器中，
上述第1差动部具有第1电流源，与上述低位电压源连接；第
1导电型的第1差动对，由上述第1电流源驱动，非反转输入端接受上
述正极解码器选择的参照电压；以及第1负荷电路，连接在上述第1 差动对的输出对和上述高位电压源之间，
上述第l输出级具有第l充电用晶体管，连接在上述高位电压
源和第1放大器输出端之间，且控制端子连接到上述第1差动对的输
出对和第1负荷电路的连接节点之一；和第1放电用晶体管，连接在 上述第1放大器输出端和上述中位电压源之间，上述第1放大器输出 端与上述第1差动对的反转输入端连接。
上述正极放大器进一步具有第1中间级，该第1中间级包括第
3电流源，连接在上述第1充电用晶体管的控制端子和上述高位电压源 之间；第4电流源，连接在上述第1放电用晶体管的控制端子和上述 中位电压源之间；以及第l、第2导电型的第1、第2浮动电流源晶体 管，连接在上述第1充电用晶体管的控制端子和上述第1放电用晶体 管的控制端子之间，控制端子分别接受偏压。
在本发明涉及的数据驱动器的上述负极放大器中， 上述第2差动部具有第2电流源，与上述高位电压源连接；第 2导电型的第2差动对，由上述第2电流源驱动，非反转输入端接受上 述负极解码器选择的参照电压；以及第2负荷电路，连接在上述第2 差动对的输出对和上述低位电压源之间，上述第2输出级具有第2 放电用晶体管，连接在上述低位电压源和第2放大器输出端之间，且 控制端子连接到上述第2差动对的输出对和第2负荷电路的连接节点 之一；和第2充电用晶体管，连接在上述第2放大器输出端和上述中 位电压源之间，上述第2放大器输出端与上述第2差动对的反转输入 端连接。
上述负极放大器进一步具有第2中间级，该第2中间级包括第 5电流源，连接在上述第2放电用晶体管的控制端子和低位电压源之间； 第6电流源，连接在上述第2充电用晶体管的控制端子和上述中位电 压源之间；以及第l、第2导电型的第3、第4浮动电流源晶体管，连 接在上述第2放电用晶体管的控制端子和上述第2充电用晶体管的控 制端子之间，控制端子分别接受偏压。
在本发明涉及的数据驱动器中，也可具有第l辅助晶体管，连 接在上述第1充电用晶体管的控制端子和上述髙位电压源之间，通过 第1偏压被偏置；和第2辅助晶体管，连接在上述第2放电用晶体管 的控制端子和上述低位电压源之间，通过第2偏压被偏置。
在本发明涉及的数据驱动器中，上述输出开关电路具有预充电电 路，将上述第1及第2驱动器输出端子分别预充电为预定电压。
在本发明涉及的数据驱动器中，其构造也可以是上述预充电电 路在上述第1及第2放大器输出端直线连接到上述第1及第2驱动器 输出端子的情况下，在其之前分别将上述第1驱动器输出端子预充电 为上述中位电压源的电压以上、将上述第2驱动器输出端子预充电为 上述中位电压源的电压以下，
上述第1及第2放大器输出端交叉连接到上述第1及第2驱动器 输出端子的情况下，在其之前分别将上述第2驱动器输出端子预充电
为上述中位电压源的电压以上、将上述第1驱动器输出端子预充电为 上述中位电压源的电压以下。
在本发明涉及的数据驱动器中，上述输出开关电路具有第1、 第2开关，第1端子共同连接到上述第1放大器输出端，第2端子分 别连接到上述第1及第2驱动器输出端子；和第3、第4开关，第1端 子共同连接到上述第2放大器输出端，第2端子分别连接到上述第1 及第2驱动器输出端子。
上述预充电电路在上述第1、第4开关接通前，将上述第1驱动 器输出端子预充电为上述中位电压源的电压以上，将第2驱动器输出 端子预充电为上述中位电压源的电压以下，在上述第2、第3开关接通 前，将上述第2驱动器输出端子预充电为上述中位电压源的电压以上， 将上述第1驱动器输出端子的电压预充电为上述中位电压源的电压以下。
在本发明涉及的一种数字模拟变换电路中，具有第1及第2数字 模拟变换部，变换为和分别输入的第1及第2数字信号对应的第1及 第2模拟电压，并分别输出到第1端子和第2端子，上述第1数字模 拟变换部具有正极解码器，从来自正极参照电压生成电路的多个正 极参照电压中，选择和上述第1数字信号对应的至少一个正极参照电 压并输出；以及正极放大器，其具有第1差动部，接受上述正极解
码器选择的、上述至少一个正极参照电压；和第1输出级，接受上述 第l差动部的输出，将电压放大输出到上述第l端子。
上述第2数字模拟变换部具有负极解码器，从来自负极参照电 压生成电路的多个负极参照电压中，选择和上述第2数字信号对应的 至少一个负极参照电压并输出；以及负极放大器，其具有第2差动
部，接受上述负极解码器选择的、上述至少一个负极参照电压；和第2 输出级，接受上述第2差动部的输出，将电压放大输出到上述第2端 子。进一步包括输出开关电路，通过控制信号，对上述第1及第2数 字模拟变换部的上述第1及第2端子直线连接或交叉连接到第1、第2 输出端子进行切换。作为电压源，除了高位电压源及低位电压源外， 提供上述高位电压源和上述低位电压源之间的电位的中位电压源，在 上述正极放大器中，向上述第1差动部提供上述高位电压源及上述低 位电压源；
向除了上述第1差动部以外的至少上述第1输出级提供上述高位 电压源及上述中位电压源，在上述负极放大器中，向上述第2差动部 提供上述高位电压源及上述低位电压源；向除了上述第2差动部以外 的至少上述第2输出级提供上述中位电压源及上述低位电压源。
根据本发明，提供一种显示装置，该显示装置具有对与第l、第2 输出端子连接的第1、第2数据线进行驱动的上述数据驱动器。
根据本发明，上述中位电压源为显示面板的相对基板电极电压 VCOM附近的电压。
根据本发明，提供给差动部以外的正极放大器的负极放大器的电 源电压的电位差，是现有构造的1/2，可降低正极放大器、负极放大器 的耗电。
并且，根据本发明，可提供一种能实现节省面积、低成本的显示
装置的数据驱动器。
图1是表示本发明的第1实施方式的构造的图。 图2是表示本发明的第1实施例的构造的图。 图3是表示本发明的第2实施例的构造的图。
图4是表示本发明的第3实施例的构造的图。 图5是表示本发明的第4实施例的构造的图。 图6是示意性地表示液晶显示部的构造的图。 图7是表示进行点反转驱动的数据驱动器的两个输出的输出电路 的图。
图8是表示专利文献1的AB级输出电路的构造的图。
具体实施例方式
参照附图对本发明进行如下进一步的详细说明。图1是表示本发 明的第1实施方式的构造的图。图1表示进行点反转驱动的液晶驱动 用的数据驱动器的两个输出的DAC (数字模拟变换电路)的构造。参 照图1，本实施例的数据驱动器具有正极参照电压生成电路12、正极 解码器11、正极放大器10、负极参照电压生成电路22、负极解码器 21、负极放大器20、输出开关电路30。这些电路主要如下进行动作。
正极参照电压生成电路12中至少输入两个伽马电压VG1 ( + )、
VG2 ( + )，通过其分压等，输出所需数量的正极参照电压。正极参照
电压生成电路12也可相对多组正极解码器11、正极放大器10设置一 个。
正极解码器11从正极参照电压生成电路12输出的正极参照电压 中，选择输出与输入的第1图像数字数据对应的至少一个(也可以是 多个)参照电压。
正极放大器10根据正极解码器11选择的至少一个参照电压将正 极灰度电压Voutl放大输出到放大器输出端子Nll。
负极参照电压生成电路22中至少输入两个伽马电压VG1 (-)、 VG2 (-)，通过其分压等，输出所需数量的负极参照电压。负极参照 电压生成电路22也可相对多组负极解码器21、负极放大器20设置一 个。
负极解码器21从负极参照电压生成电路22输出的负极参照电压 中，选择输出与输入的第2图像数字数据对应的至少一个(也可以是 多个)参照电压。
负极放大器20根据负极解码器21选择的至少一个参照电压将负 极灰度电压Vout2放大输出到放大器输出端子N12。
输出开关电路30的构造和图7中说明的输出开关电路30相同， 通过控制信号Sl、 S2将正极放大器10及负极放大器20的输出电压 Voutl、 Vout2切换输出到驱动器输出端子Pl、 P2。
图1的DAC的特征在于，除了高位电压源VDD2及低位电压源 VSS外，还具有相对基板电压VCOM附近的中位电压源VDD1，将三 个电压源分别提供到正极放大器10、负极放大器20。
正极放大器10除了差动部10A外，提供高位电压源VDD2及中 位电压源VDD1,高位电压源VDD2及低位电压源VSS提供到差动部 IOA。
负极放大器20除了差动部20A外，提供中位电压源VDD1及低 位电压源VSS，高位电压源VDD2及低位电压源VSS提供到差动部 20A。
分别提供到差动部10A以外的正极放大器、及差动部20A以外的 负极放大器20的电压源的电位差为(VDD2-VDD1) 、 (VDD1-VSS)， 但VDD1"VC0M，这些电位差是现有的(液晶施加电压的最大值的2 倍)1/2，可减少正极放大器IO、负极放大器20的耗电。
另一方面，提供到正极放大器10、及负极放大器20的差动部IOA、 20A的电压源的电位差为(VDD2-VSS)，和现有的(液晶施加电压的 最大值的2倍)一样，从而可仅由Nch差动对构成正极放大器10的差 动部IOA，仅由Pch差动对构成负极放大器20的差动部20A。
对这一点进行进一步详细说明，在正极放大器10中，差动部10A 的Nch差动对在输入信号是低位电压源VSS到阈值电压为止的电压信 号时变为断开，因此不正常动作，但在图l的构造下，输入信号是VCOM 附近开始到高位电压源VDD2之间的电压信号(正极参照电压)，只 输入总是比Nch差动对的阈值电压高的电压信号。因此，即使仅由Nch 差动对构成正极放大器10的差动部10A，也可正常动作。
负极放大器20也一样，差动部20A的Pch差动对在输入信号是高 位电压源VDD2到阈值电压为止的电压信号时变为断开，因此不正常 动作，但在图l的构造下，输入信号是VCOM附近开始到低位电压源 VSS之间的电压信号(负极参照电压)，只输入总是比从高位电压源 VDD2减去Pch差动对的阈值电压的电位低的电压信号。因此，即使仅 由Pch差动对构成负极放大器20的差动部20A，也可正常动作。
因此，图1的正极放大器10及负极放大器20可分别由单一极性 的差动对构成，因此可节省面积。
此外，对差动部IOA、 20A的耗电进行说明，一般情况下，为了 使放大器稳定动作，需要空载电流(静消耗电流)，正极放大器10及
负极放大器20的各放大器内部的空载电流的比例一般设计为，输出级 的空载电流是差动部的空载电流的数倍。例如，在图7的正极放大器
91中，当差动部的电流源M15的电流值为1/zA时，将输出级的电流 源M17的电流值设计为5 7//A，则动作容易稳定。在图7的负极放 大器92中也一样。当然，差动部和输出级的最佳电流比因放大器构造、 元件大小、元件特性等不同而不同， 一般情况下，和差动部相比，输 出级的空载电流较大。
因此，正极放大器10及负极放大器20的各放大器整体的消耗电 流中，差动部IOA、 20A占据的比例小，如本发明所示，即使差动部 IOA、 20A的电压源的电位差大于提供到差动部以外的放大器构成要素 (输出级等)的电压源的电位差，耗电的增加也小。
并且， 一般情况下，正极放大器10提供高位电压源VDD2及中位 电压源VDD1，可由线对线(Rail to Rail)放大器构成，这种情况下， 差动部10-A需要Pch及Nch的双极性的差动对，构造也变得复杂，因 此容易造成面积增加、驱动差动对的电流增大。
特别是在以下说明的图3所示的具有多个同极性的差动对的构造 的输出放大器中，具有双极性的差动对会造成面积大幅增加。
因此，在本实施例中，差动部IOA是可由单一极性的差动对进行 动作的构造。负极放大器20也同样。
并且，在图1的DAC中，正极解码器11也可以是提供高位电压 源VDD2及中位电压源VDD1的构造。负极解码器21也可以是提供中 位电压源VDD1及低位电压源VSS的构造。
通过利用中位电压源VDD1，由低压晶体管构成正极解码器11、 负极解码器21，从而可节省面积。但这种情况下，当正极及负极的参
照电压具有中位电压源VDD1附近的电压时，正极解码器ll、负极解
码器21无法由单一极性的晶体管构成，需要至少一部分是Pch和Nch 的CMOS构造。
当正极解码器11及负极解码器21的提供电压源为高位电压源 VDD2及低位电压源VSS时，正极解码器11、负极解码器21分别可 由单一极性的晶体管构成。即，正极解码器ll可仅由高电压的Pch传 输晶体管(Pass Transistor)构成，负极解码器21可仅由高电压的Nch 传输晶体管构成。
接着说明本实施例中的电压源。
在图l所示的实施例中，作为数据驱动器的DAC电压源，说明了 提供高位电压源VDD2、中位电压源VDD1、低位电压源VSS的情况。 这三个电压源的大小关系相对保持即可，也可改变电压源的绝对值。
一般情况下，低位电压源VSS作为GND使用，但也可将中位电 压源VDD1作为GND使用、将低位电压源VSS作为负电压源使用。
但这种情况下，从图6的数据驱动器980提供的灰度信号相对于 GND为正电压(正极性)和负电压(负极性)，因此从栅极驱动器970 输出的扫描信号的电压电平(低电平、高电平)及相对基板电极电压 也由此向负的一侧改变。以下参照实施例来说明。
(实施例)
图2是表示图1的两个DAC的正极放大器10、负极放大器20及 输出开关电路30的一个实施例的构造的图。
参照图2，正极放大器10具有
差动部10A，其具有电流源M15，第l端子连接到低位电压源
VSS;和Nch差动对(Mll、 M12)，共同源极连接到电流源M15的
第2端子；
Pch电流镜(Current Mirror) (M13、 M14)，连接在Nch差动对 (Mll、 M12)的输出对和高位电压源VDD2之间；
充电作用的放大晶体管M16，连接在高位电压源VDD2和放大器 输出端子Nll之间，Pch电流镜(M13、 M14)的输出端(M12和M14 的连接点)连接到栅极；以及
放电作用的电流源M17，连接在放大器输出端子Nl 1和中位电压 源VDD1之间。
Nch差动对(Mll、 M12)的输入对的非反转输入端(M12的栅 极)中输入正极参照电压Vll，反转输入端(Mil的栅极)连接到放 大器输出端子Nll。并且，电流源M15、 M17可由偏压施加到栅极的 晶体管构成。
并且，在本实施例中，作为选项具有Nch晶体管M31,其漏极连 接到高位电压源VDD2,源极连接到放大晶体管M16的栅极(节点 N13)，偏压VBN施加到栅极。
负极放大器20具有
差动部20A，其具有电流源M25，第l端子连接到高位电压源 VDD2;和Pch差动对(M21、 M22)，共同源极连接到电流源M25的 第2端子；
Nch电流镜(M23、 M24)，连接在Pch差动对(M21、 M22)的 输出对和低位电压源VSS之间；
放电作用的放大晶体管M26，连接在放大器输出端子N12和低位 电压源VSS之间，Nch电流镜(M23、 M24)的输入端(M22和M24 的连接点)连接到栅极；以及
充电作用的电流源M27，连接在中位电压源VDD1和放大器输出 端子N12之间。
Pch差动对(M21、 M22)的输入对的非反转输入端(M22的栅极) 中输入负极参照电压V21，反转输入端(M21的栅极)连接到放大器 输出端子N12。并且，电流源M25、 M27可由偏压施加到栅极的晶体 管构成。
并且，作为选项具有Pch晶体管M41，其漏极连接到低位电压源 VSS，源极连接到晶体管M26的栅极(节点N14)，偏压VBP施加到 栅极。
输出开关电路30至少具有和图7说明的输出开关电路30相同的 功能，通过控制信号S1、 S2将正极放大器10及负极放大器20的输出 电压Voutl、 Vout2切换输出到驱动器输出端子Pl、 P2或P2、 Pl。
在图2中，正极放大器10、负极放大器20相对于差动部的电压 源的电位差(VDD2-VSS)，输出级的电压源的电位差(VDD2-VDD1、 VDD1-VSS)均为差动部的1/2。
放大器的消耗电流的大部分流入到输出级，因此通过使输出级的 电压源的电位差为1/2，可使放大器的耗电为现有的约1/2。
并且，在图2中，说明由低电压晶体管构成正极放大器IO及负极 放大器20的情况。为了便于说明，以高位电压源VDD2为8V、中位 电压源VDD1为0V、低位电压源VSS为-8V为例进行说明。
在图2中，在正极放大器10及负极放大器20的构成元件中，必 须由16V耐压晶体管构成的是正极放大器10的差动部IOA、及负极放 大器20的差动部20A。这之外的晶体管可由8V耐压晶体管构成。
输出开关电路30具有预充电电路31。预充电电路31在由低电压 元件(8V耐压)构成除了差动部的放大器构成元件时，作为防止在耐 压以上的电压施加到低电压元件上的电路而使用。预充电电路31通过 控制信号S3控制活性，在开关SWU、 SW22接通之前，将驱动器输 出端子P1的电压预充电为中位电压源VDD1以上，将驱动器输出端子 P2的电压预充电为中位电压源VDD1以下。
并且，预充电电路31在开关SW12、 SW21接通之前，将驱动器 输出端子P1的电压预充电为中位电压源VDD1以下，将驱动器输出端 子P2的电压预充电为中位电压源VDD1以上。并且，当放大器中不使 用低电压元件时，也可不设置预充电电路31。
并且，晶体管MM、 M41是对由低电压元件(8V耐压)构成的晶 体管M14、 M16、 M24、 M26用于防止因放大晶体管M16、 M26的栅 极N13、 N14的电位变动而超出耐压范围的辅助晶体管。
辅助晶体管M31当节点N13在中位电压源VDD1的电压以下时接 通，通过充电作用进行控制，以使节点N13的电位在中位电压源VDD1 的电压以上。并且，辅助晶体管M31在节点N13在高位电压源VDD2 和中位电压源VDD1之间变化时断开。
同样，辅助晶体管M41当节点NH在中位电压源电压VDD1的电 压以上时接通，通过放电作用进行控制，以使节点14的电位在中位电 压源VDD1的电压以下。
通过以上构造，可由低电压元件形成构成除去差动部IOA、 20A 的正极放大器10及负极放大器20的晶体管，可节省面积。
图3是表示图1的2输出DAC的正极放大器10、负极放大器20 及输出开关电路30的第2实施例的图。并且，在图3中，对于和图2相同的要素标以相同的元件标号。
参照图3，正极放大器IO仅差动部IOA与图2不同，除此以外与 图2具有相同的构造。以下仅说明差动部IOA。差动部10A具有由 一端与低位电压源VSS连接的电流源M15-1、 M15-2、…、M15-n分别 驱动的n个(n为l以上的整数)的Nch差动对(Mll-1、 M12-l)、 (Mll-2、 M12-2)、…、(Mll-n、 M12-n) 。 n个Nch差动对的输出 对中，第1输出之间、第2输出之间共同连接，与形成负荷电路的Pch 电流镜(M13、 M14)连接。
向形成各差动对的输入对的非反转输入端的第1端子群(M12-l、 M12-2、…、M12-n)的栅极分别输入n个正极参照电压Vll、 V12、…、 Vlii，形成各差动对的输入对的反转输入端的第2端子群(Mll-1、 Mll-2、 ...、 Mll-n)的栅极共同地连接到放大器输出端子Nll。
并且，负极放大器20也仅有差动部20A和图2不同，除此之外与 图2具有相同的构造。以下仅说明差动部20A。差动部20A具有由 一端与高位电压源VDD2连接的电流源M25-1、 M25-2、 ...、 M25-n分 别驱动的n个(n为1以上的整数)Pch差动对(M21-l、M22-l)、 (M21-2、
M22-2)..... (M21-n、 M22-n) 。 n个Pch差动对的输出对中，第l
输出之间、第2输出之间共同连接，与形成负荷电路的Nch电流镜 (M23、 M24)连接。
向形成各差动对的输入对的非反转输入端的第1端子群(M22-l、
M22-2.....M22-n)的栅极分别输入n个负极参照电压V21 、 V22、…、
V2n，形成各差动对的输入对的反转输入端的第2端子群(M21-l、 M21-2、 ...、 M21-n)的栅极共同地连接到放大器输出端子N12。
正极放大器10及负极放大器20的输出电压Voutl、 Vout2分别由 下式(1) 、 (2)表示。Voutl= (Vll+V12+…+Vln) /n …(1) Vout2= (V21+V22+…+V2n) /n …(2)
(l)式是n个电压Vll Vln的平均值，(2)式是n个电压V21 V2n的平均值。
此外，正极放大器10及负极放大器20为图3的构造时，图l的 正极解码器ii根据输入的第1图像数字数据，从正极参照电压中选择 包括重复的在内的n个电压，作为电压Vll Vln输出。并且，负极解 码器21根据输入的第2图像数字数据，从负极参照电压中选择包括重 复的在内的n个电压，作为电压V21 V2n输出。
并且，输出开关电路30和图2的构成相同，因此省略其说明。
在图3中，正极放大器10、负极放大器20相对于差动部IOA、 20A 的电压源的电位差，输出级的电压源的电位差均为1/2。
这样一来，正极放大器10、负极放大器20的各放大器中，放大 器的消耗电流和大部分流入到输出级，因此耗电也为约1/2。
以下对图3所示构造的节省面积的效果进行说明。
图3的正极放大器10及负极放大器20具有n个同一极性的差动 对，通过计算输入到各差动对的n个参照电压，能以较少的参照电压 数生成多个灰度信号电压，因此可减少图1的参照电压生成电路12、 22、及解码器ll、 21的电路规模，节省DAC的面积。
特别是当具有多个同一极性的差动对时，在具有Nch和Pch的双 极性的差动对的线对线(Rail to Rail)放大器中，由于具有多个Nch
和Pch的差动对，因此差动部的面积明显增大。
与之相对，在本实施例中，差动部可以仅以单一极性构成，因此 可抑制面积增加。
并且，在图3中，也和图2—样，在正极放大器IO及负极放大器 20的构成元件中，以低电压晶体管构成除了差动部10A及20A以外的 晶体管，可节省面积。
此外，含有低电压晶体管来构成正极放大器10及负极放大器20 时，和图2—样，输出开关电路30具有预充电电路31。
并且在本实施例中，为了防止超出晶体管M14、 M16、 M24、 M26 的耐压范围，也可具有辅助晶体管M31、 M41。
辅助晶体管M31、 M41的作用和图2相同，因此省略其说明。
图4是表示图1的2输出DAC的正极放大器10、负极放大器20 及输出开关电路30的第3实施例的图。在图4中，对和图2的要素相 同构造的要素标以相同的参照标号。
参照图4，正极放大器IO具有差动输入级、中间级、输出级。正 极放大器10的差动输入级具有
差动部IOA，其具有电流源M15，第l端子连接到低位电压源 VSS;和Nch差动对(Mll、 M12)，共同源极连接到电流源M15的 第2端子；以及
Pch电流镜(M13、 M14)，连接在Nch差动对(Mll、 M12)的 输出对和高位电源VDD2之间。
正极参照电压Vll输入到Nch差动对(Mll、 M12)的输入对的
非反转输入端(M12的栅极)，反转输入端(Mil的栅极)连接到放
大器输出端子Nll。
正极放大器10的放大段具有
充电作用的放大晶体管M16，连接在高位电压源VDD2和放大器 输出端子Nll之间，Pch电流镜(M13、 M14)的输出端(M12和M14 的连接点〉连接到栅极；和
放电作用的放大晶体管M18，连接在放大器输出端子Nll和中位 电压源VDD1之间。
正极放大器10的中间级具有浮动电流源M51、 M52，以及电流源 M53、 M54。浮动电流源M51由Pch晶体管M51构成，其中偏压BP1 输入到栅极，源极连接到放大晶体管M16的栅极N13，漏极连接到放 大晶体管M18的栅极端子N15。浮动电流源M52由Nch晶体管M52 构成，其中偏压BN1输入到栅极，漏极连接到放大晶体管M16的栅极 端子N13，源极连接到放大晶体管M18的栅极端子N15。
电流源M53连接在高位电压源VDD2和放大晶体管M16的栅极 端子N13之间。电流源M54连接在中位电压源VDD1和放大晶体管 M18的栅极端子N15之间。
浮动电流源M51、 M52的总电流设定得与电流源M53及M54分 别大致相等。
负极放大器20具有差动输入级、中间级、输出级。负极放大器 20的差动输入级具有
差动部20A，其具有电流源M25，第l端子连接在高位电压源 VDD2;和Pch差动对(M21、 M22)，共同源极连接到电流源M25的 第2端子；以及
Nch电流镜(M23、 M24)，连接在Pch差动对(M21、 M22)的
输出对和低位电压源VSS之间。
Pch差动对(M21、 M22)的输入对的非反转输入对(M22的栅极) 中输入负极参照电压V21,反转输入端(M21的栅极)连接到放大器 输出端子N12。
负极放大器20的放大段包括具有放电作用的放大晶体管M26， 连接在放大器输出端子N12和低位电压源VSS之间，其栅极连接到 Nch电流镜(M23、 M24)的输入端(M22和M24的连接点)；禾口
具有充电作用的放大晶体管M28，连接在中位电压源VDD1和放 大器输出端子N12之间。
负极放大器20的中间级具有浮动电流源M61、 M62，以及电流源 M63、 M64。浮动电流源M61由Pch晶体管M61构成，其中偏压BP2 输入到该Pch晶体管的栅极，其漏极连接到放大晶体管M26的栅极端 子N14，源极连接到放大晶体管M28的栅极端子N16。浮动电流源M62 由Nch晶体管M62构成，其中偏压BN2输入到该Nch晶体管M62的 栅极，其源极连接到放大晶体管M26的栅极端子N14，其漏极连接到 放大晶体管M28的栅极端子N16。
电流源M63连接在中位电压源VDD1和放大晶体管M28的栅极 N16之间。电流源M64连接在放大晶体管M26的栅极N14和低位电压 源VSS之间。
浮动电流源M61、 M62的总电流设定得与电流源M63及M64分 别大致相等。
图4的正极放大器10及负极放大器20应用了图8的AB级输出 电路，将图8的驱动器89置换为差动部和电流镜。 并且，正极放大器10及负极放大器20的中间级及输出级的电源
电压的电位差为差动部IOA、 20A的电源电压的电位差的1/2。
正极放大器10及负极放大器20的各放大器的消耗电流的大部分 流入到输出级，因此耗电也为现有的约1/2。
并且，图4的正极放大器10及负极放大器20也分别具有图8的 AB级输出电路具有的高速充电动作和高速放电动作的特征(参照说明 书第5页第29行至第6页第9行)。
并且，在图4中，也和图2—样，在正极放大器IO及负极放大器 20的构成元件中，由低电压晶体管构成除了差动部10A及20A以外的 晶体管，可节省面积。
此外，含有低电压晶体管构成正极放大器10及负极放大器20时， 和图2—样，输出开关电路30具有预充电电路31。
并且，为了防止超出晶体管M14、 M16、 M24、 M26的耐压范围， 也可具有辅助晶体管M31、 M41。辅助晶体管M31、 M41的作用和图 2—样，因此省略其说明。
以上参照图2至图4说明了适于图1的2输出DAC的正极放大器 10、负极放大器20及输出开关电路30的各实施例，当然也可适用于 将图2至图4各自的构成适当组合的放大器。例如，图3的正极放大 器10中也可具有图4的中间级(M51、 M52、 M53、 M54)，图3的 负极放大器20中也可具有图4的中间级(M61、 M62、 M63、 M64)。
图5是表示具有图1 图4的DAC或放大器的点反转驱动用数据 驱动器的构造的图。图5以模块表示数据驱动器的主要部位。
参照图5，该数据驱动器具有锁存地址选择器81、锁存器82、
电平转换器83、参照电压生成电路40、正极及负极解码器ll、 21、正 极及负极放大器IO、 20、和输出开关电路30。
锁存地址选择器81根据时钟信号CLK决定数据锁存的时序。锁 存器82根据由锁存地址选择器81决定的时序，将图像数字数据锁存， 并根据STB信号(选通信号)，通过电平转换器83将数据一起输出到 解码器(正极解码器11、负极解码器21)。锁存地址选择器81及锁 存器82是逻辑电路， 一般以低电压(0V 3.3V)构成。
参照电压生成电路40具有正极参照电压生成电路12及负极参照 电压生成电路22。正极解码器11被提供正极参照电压生成电路12的 参照电压，选择与输入的数据对应的、包括重复的n个(n为1以上的 整数)的参照电压，作为正极参照电压Vll Vln输出。负极解码器 21被提供负极参照电压生成电路22的参照电压，选择与输入的数据对 应的、包括重复的n个(n为1以上的整数)的参照电压，作为负极参 照电压V21 V2n输出。正极及负极放大器IO、 20输入从正极解码器 11及负极解码器21分别输出的n个参照电压，进行计算放大，并将输 出电压提供到输出开关电路30。输出开关电路30对偶数个的驱动器输
出端子P1、 P2.....Ps的每两个端子进行设置，将正极及负极放大器
10、 20的输出电压根据控制信号S1、 S2切换输出到上述两个端子。
图5的数据驱动器具有图1 图4说明的特征及效果，可降低耗 电、节省面积(低成本化)。图5的数据驱动器如果用于图6的液晶 显示装置的数据驱动器980，则可实现液晶显示装置的低耗电、低成本。
以上参照上述实施例说明了本发明，但本发明不限于上述实施例 的构造，在本发明的范围内，当然也包括本领域技术人员可获得的各 种变形、修正。
权利要求
1.一种数据驱动器，其特征在于，具有正极放大器，其具有第1输入级，接受从多个正极参照电压中选择的至少一个电压；和第1输出级，接受上述第1输入级的输出，将电压放大输出到第1放大器输出端；负极放大器，其具有第2输入级，接受从多个负极参照电压中选择的至少一个电压；和第2输出级，接受上述第2输入级的输出，将电压放大输出到第2放大器输出端；以及输出开关电路，通过控制信号，对上述第1及第2放大器输出端直线连接或交叉连接到第1及第2驱动器输出端子进行切换，作为电压源，除了高位电压源及低位电压源外，提供上述高位电压源和上述低位电压源之间的电位的中位电压源，在上述正极放大器中，向上述第1输入级提供上述高位电压源及上述低位电压源；向上述第1输出级提供上述高位电压源及上述中位电压源，在上述负极放大器中，向上述第2输入级提供上述高位电压源及上述低位电压源；向上述第2输出级提供上述中位电压源及上述低位电压源。
2. —种数据驱动器，其特征在于，具有正极参照电压生成电路，输出彼此不同电位的多个正极参照电压； 正极解码器，从上述多个正极参照电压中，至少选择一个和输入的第1数字信号对应的参照电压并输出；正极放大器，其具有第1差动部，接受上述正极解码器选择的至少一个参照电压；和第1输出级，接受上述第1差动部的输出，将电压放大输出到第1放大器输出端负极参照电压生成电路，输出彼此不同电位的多个负极参照电压； 负极解码器，从上述多个负极参照电压中，至少选择一个和输入的第2数字信号对应的参照电压并输出； 负极放大器，其具有第2差动部，接受上述负极解码器选择的 至少一个参照电压；和第2输出级，接受上述第2差动部的输出，将 电压放大输出到第2放大器输出端；以及输出开关电路，通过控制信号，对上述第1及第2放大器输出端直线连接或交叉连接到第1及第2驱动器输出端子进行切换，作为电压源，除了高位电压源及低位电压源外，提供上述高位电 压源和上述低位电压源之间的电位的中位电压源，在上述正极放大器中，向上述第1差动部提供上述高位电压源及上述低位电压源；向除了上述第1差动部以外的至少上述第1输出级， 提供上述高位电压源及上述中位电压源，在上述负极放大器中，向上述第2差动部提供上述高位电压源及 上述低位电压源；向除了上述第2差动部以外的至少上述第2输出级， 提供上述中位电压源及上述低位电压源。
3. 根据权利要求2所述的数据驱动器，其特征在于， 向上述正极放大器的上述第1差动部输入上述正极解码器选择的、上述高位电压源和上述中位电压源的范围的参照电压，向上述负极放大器的上述第2差动部输入上述负极解码器选择 的、上述低位电压源和上述中位电压源的范围的参照电压。
4. 根据权利要求2所述的数据驱动器，其特征在于， 上述正极解码器由上述高位电压源及上述中位电压源驱动， 上述负极解码器由上述中位电压源及上述低位电压源驱动。
5. 根据权利要求2所述的数据驱动器，其特征在于， 在上述正极放大器中， 上述第l差动部具有-第1电流源，与上述低位电压源连接；第1导电型的第1差动对，由上述第1电流源驱动，非反转输入 端接受上述正极解码器选择的参照电压；以及 第1负荷电路，连接在上述第1差动对的输出对和上述高位电压 源之间，上述第l输出级具有第1充电用晶体管，连接在上述高位电压源和第1放大器输出端 之间，且控制端子连接到上述第1差动对的输出对和第1负荷电路的 连接节点之一；和第1放电用晶体管，连接在上述第1放大器输出端和上述中位电 压源之间，上述第1差动对的反转输入端连接到上述第1放大器输出端，在上述负极放大器中，上述第2差动部具有第2电流源，与上述高位电压源连接；第2导电型的第2差动对，由上述第2电流源驱动，非反转输入 端接受上述负极解码器选择的参照电压；以及第2负荷电路，连接在上述第2差动对的输出对和上述低位电压 源之间，上述第2输出级具有第2放电用晶体管，连接在上述低位电压源和第2放大器输出端 之间，且控制端子连接到上述第2差动对的输出对和上述第2负荷电路的连接节点之一；和第2充电用晶体管，连接在上述第2放大器输出端和上述中位电压源之间，上述第2差动对的反转输入端连接到上述第2放大器输出端。
6.根据权利要求2所述的数据驱动器，其特征在于，在上述正极放大器中，上述第l差动部具有第1电流源群，由和上述低位电压源连接的多个电流源构成； 第1差动对群，由第1导电型的多个差动对构成，其由上述第1 电流源群分别驱动，非反转输入端分别接受上述正极解码器选择的多个参照电压；以及第1负荷电路，连接在共同连接的上述第1差动对群的输出对和 上述高位电压源之间，上述第l输出级具有第1充电用晶体管，连接在上述高位电压源和第1放大器输出端 之间，且控制端子连接到共同连接的上述第1差动对群的输出对和上 述第l负荷电路的连接节点之一；和第1放电用晶体管，连接在上述第1放大器输出端和上述中位电 压源之间，上述第1差动对群的反转输入端共同连接到上述第1放大器输出端，在上述负极放大器中， 上述第2差动部具有第2电流源群，由和上述高位电压源连接的多个电流源构成； 第2差动对群，由第2导电型的多个差动对构成，其由上述第2电流源群分别驱动，非反转输入端分别接受上述负极解码器选择的多个参照电压；以及第2负荷电路，连接在共同连接的上述第2差动对群的输出对和 低位电压源之间，上述第2输出级具有第2放电用晶体管，连接在上述低位电压源和第2放大器输出端 之间，且控制端子连接到共同连接的上述第2差动对群的输出对和上 述第2负荷电路的连接节点之一；和第2充电用晶体管，连接在上述第2放大器输出端和上述中位电 压源之间，上述第2差动对群的反转输入端共同连接到上述第2放大器输出端。
7.根据权利要求2所述的数据驱动器，其特征在于， 在上述正极放大器中，上述第l差动部具有第1电流源，与上述低位电压源连接；第1导电型的第1差动对，由上述第1电流源驱动，非反转输入 端接受上述正极解码器选择的参照电压；以及第1负荷电路，连接在上述第1差动对的输出对和上述高位电压 源之间，上述第l输出级具有第1充电用晶体管，连接在上述高位电压源和第1放大器输出端 之间，且控制端子连接到上述第1差动对的输出对和上述第1负荷电 路的连接节点之一；和第1放电用晶体管，连接在上述第1放大器输出端子和上述中位 电压源之间，上述第1放大器输出端与上述第1差动对的反转输入端连接， 上述正极放大器进一步具有第1中间级，该第l中间级包括 第3电流源，连接在上述第1充电用晶体管的控制端子和上述高 位电压源之间；第4电流源，连接在上述第1放电用晶体管的控制端子和上述中 位电压源之间；以及第1、第2导电型的第1、第2浮动电流源晶体管，连接在上述第 1充电用晶体管的控制端子和上述第1放电用晶体管的控制端子之间， 控制端子分别接受偏压，在上述负极放大器中，上述第2差动部具有第2电流源，与上述高位电压源连接；第2导电型的第2差动对，由上述第2电流源驱动，非反转输入 端接受上述负极解码器选择的参照电压；以及第2负荷电路，连接在上述第2差动对的输出对和上述低位电压 源之间，上述第2输出级具有第2放电用晶体管，连接在上述低位电压源和第2放大器输出端 之间，且控制端子连接到上述第2差动对的输出对和第2负荷电路的连接节点之一；和第2充电用晶体管，连接在上述第2放大器输出端和上述中位电 压源之间，上述第2放大器输出端与上述第2差动对的反转输入端连接， 上述负极放大器进一步具有第2中间级，该第2中间级包括 第5电流源，连接在上述第2放电用晶体管的控制端子和低位电 压源之间；第6电流源，连接在上述第2充电用晶体管的控制端子和上述中 位电压源之间；以及第l、第2导电型的第3、第4浮动电流源晶体管，连接在上述第 2放电用晶体管的控制端子和上述第2充电用晶体管的控制端子之间， 控制端子分别接受偏压。
8. 根据权利要求5所述的数据驱动器，其特征在于具有第1辅助晶体管，连接在上述第1充电用晶体管的控制端子和上 述高位电压源之间，通过第l偏压被偏置；和第2辅助晶体管，连接在上述第2放电用晶体管的控制端子和上 述低位电压源之间，通过第2偏压被偏置。
9. 根据权利要求6所述的数据驱动器，其特征在于， 上述正极放大器进一步具有第1中间级，该第1中间级包括第3电流源，连接在上述第1充电用晶体管的控制端子和上述高 位电压源之间；第4电流源，连接在上述第1放电用晶体管的控制端子和上述中 位电压源之间；以及第1、第2导电型的第1、第2浮动电流源晶体管，连接在上述第 1充电用晶体管的控制端子和上述第1放电用晶体管的控制端子之间， 控制端子分别接受偏压，上述负极放大器进一步具有第2中间级，该第2中间级包括 第5电流源，连接在上述第2放电用晶体管的控制端子和上述低 位电压源之间；第6电流源，连接在上述第2充电用晶体管的控制端子和上述中位电压源之间；以及第l、第2导电型的第3、第4浮动电流源晶体管，连接在上述第 2放电用晶体管的控制端子和上述第2充电用晶体管的控制端子之间， 控制端子分别接受偏压。
10. 根据权利要求l所述的数据驱动器，其特征在于， 上述输出开关电路具有预充电电路，将上述第1及第2驱动器输出端子分别预充电为预定电压。
11. 根据权利要求10所述的数据驱动器，其特征在于， 上述预充电电路在上述第1及第2放大器输出端直线连接到上述第1及第2驱动器输出端子的情况下，在其之前分别将上述第1驱动 器输出端子预充电为上述中位电压源的电压以上、将上述第2驱动器 输出端子预充电为上述中位电压源的电压以下，上述第1及第2放大器输出端交叉连接到上述第1及第2驱动器 输出端子的情况下，在其之前分别将上述第2驱动器输出端子预充电 为上述中位电压源的电压以上、将上述第1驱动器输出端子预充电为 上述中位电压源的电压以下。
12. 根据权利要求l所述的数据驱动器，其特征在于， 上述输出开关电路具有第1、第2开关，第1端子共同连接到上述第1放大器输出端， 第2端子分别连接到上述第1及第2驱动器输出端子；第3、第4开关，第1端子共同连接到上述第2放大器输出端， 第2端子分别连接到上述第1及第2驱动器输出端子；以及预充电电路，将上述第1及第2驱动器输出端子分别预充电为预 定电压， 上述预充电电路在上述第1、第4开关接通前，将上述第1驱动器输出端子预充电为上述中位电压源的电压以上，将第2驱动器输出 端子预充电为上述中位电压源的电压以下，在上述第2、第3开关接通前，将上述第2驱动器输出端子预充 电为上述中位电压源的电压以上，将上述第1驱动器输出端子的电压 预充电为上述中位电压源的电压以下。
13. —种数字模拟变换电路，其特征在于，具有第1及第2数字模拟变换部，变换为和分别输入的第1及第 2数字信号对应的第1及第2模拟电压，并分别输出到第1端子和第2 端子，上述第1数字模拟变换部具有正极解码器，从来自正极参照电压生成电路的多个正极参照电压 中，选择和上述第1数字信号对应的至少一个正极参照电压并输出；以及正极放大器，其具有第1差动部，接受上述正极解码器选择的、 上述至少一个正极参照电压；和第1输出级，接受上述第1差动部的输出，将电压放大输出到上述第1端子， 上述第2数字模拟变换部具有负极解码器，从来自负极参照电压生成电路的多个负极参照电压 中，选择和上述第2数字信号对应的至少一个负极参照电压并输出；以及负极放大器，其具有第2差动部，接受上述负极解码器选择的、上述至少一个负极参照电压；和第2输出级，接受上述第2差动部的输出，将电压放大输出到上述第2端子，进一步包括输出开关电路，通过控制信号，对上述第1及第2数 字模拟变换部的上述第1及第2端子直线连接或交叉连接到第1、第2 输出端子进行切换，作为电压源，除了高位电压源及低位电压源外，提供上述高位电 压源和上述低位电压源之间的电位的中位电压源，在上述正极放大器中，向上述第1差动部提供上述高位电压源及 上述低位电压源；向除了上述第1差动部以外的至少上述第1输出级 提供上述高位电压源及上述中位电压源，在上述负极放大器中，向上述第2差动部提供上述高位电压源及 上述低位电压源；向除了上述第2差动部以外的至少上述第2输出级 提供上述中位电压源及上述低位电压源。
14. 一种显示装置，具有权利要求l所述的数据驱动器。
15. 根据权利要求14所述的显示装置，其中，上述中位电源电压 是显示面板的共同电压VCOM附近的电压。
全文摘要
提供一种减少耗电、节省面积(低成本)的数据驱动器。该数据驱动器具有正极参照电压生成电路(12)，输出正极参照电压；正极解码器(11)，接受来自正极参照电压生成电路的正极参照电压，选择输出和第1数字数据对应的至少一个正极参照电压；正极放大器(10)，具有接受由正极解码器选择的参照电压的第1差动部，将电压放大输出到第1放大器输出端；负极参照电极生成电路(22)，输出负极参照电压；负极解码器(21)，接受来自负极参照电压生成电路的负极参照电压，选择输出和第2数字数据对应的至少一个负极参照电压；负极放大器(20)，具有接受由负极解码器选择的参照电压的第2差动部，将电压放大输出到第2放大器输出端；以及输出开关电路(30)，通过控制信号将上述第1及第2放大器输出端直线连接或者交叉连接到第1、第2驱动器输出端子，上述数据驱动器除了高位电压源(VDD2)及低位电压源(VSS)外，还具有中位电压源，正极放大器(10)除了差动部(10A)外被提供高位电压源(VDD2)及中位电压源(VDD1)，向差动部(10A)提供高位电压源(VDD2)及低位电压源(VSS)，负极放大器(20)除了差动部(20A)外被提供中位电压源(VDD1)及低位电压源(VSS)，向差动部提供高位电压源(VDD2)及低位电压源(VSS)。
文档编号G09G3/36GK101174397SQ20071018518
公开日2008年5月7日 申请日期2007年11月1日 优先权日2006年11月2日
发明者弘 土 申请人:恩益禧电子股份有限公司
最新回复(0)