移位寄存器电路的制作方法
专利名称：移位寄存器电路的制作方法
技术领域：
本发明涉及一种移位寄存器电路，尤其涉及一种通过触发器的循环共 享，节省触发器使用数量的移位寄存器电路。
背景技术：
在数字电路系统中，移位寄存器(Shift Register)是一广泛被使用的 数字逻辑电路， 一般由多个串接的触发器所组成，其可用来对输入的二进制 数据作数据的寄存、延迟以及串行和并行输出转换等操作。举例来说，移位 寄存器常被应用于液晶显示器的驱动电路中，用来根据一时钟信号，依序提 供一脉冲信号至多个信号输出端，使液晶显示器的驱动电路得以逐行地输出 数据信号或逐列地输出栅极信号，以驱动相对应的像素。
请参考图1及图2，图1和图2分别为已知液晶显示器的一源极驱动电 路10与一栅极驱动电路20的功能方块图。源极驱动电路10包含有一移位 寄存器电路110、 一取样控制电路120以及一输出緩冲电路130。栅极驱动 电路20则包含有一移位寄存器电路210及一输出緩冲电路UO。在源极驱动 电路10中，移位寄存器110用来根据一起始脉冲信号DIN1及一时钟信号 CLK1,依序输出脉冲信号Ll Ln至取样控制电路120,以致能(Enable)取 样控制电路120内部的锁存器〈未绘示于图1中〉，进而取样输入的视频数 据RGB-Data。输出緩冲电路130则根据所取样的电压，输出数据信号至数据 线Dl Dn。类似地，在栅极驱动电路20中，移位寄存器210也用来根据一 起始脉冲信号DIN2及一时钟信号CLK2,依序提供脉冲信号至一输出緩冲电 路230，以输出栅极信号至扫描线SI ~Sn。关于液晶显示器驱动电路的详细 操作为业界所熟知，在此不赘述。
请参考图3,图3为一已知移位寄存器电路30的示意图。移位寄存器 电路30可以是图1或图2中的移位寄存器IIO或210，其包含有串接的触发 器FF1 FFn及数据输出端0P1 ~OPn。其中，每一触发器包含有一输入端D、 一输出端Q及一时钟输入端C,其用来根据时钟输入端C所接收的一时钟信号CLK，将输入端D的信号电平传递至输出端Q。在一般的情形下，每一触 发器的输出端耦接于次一级触发器的输入端及一对应的数据输出端，因此， 当第一个触发器FF1的输入端接收到一输入信号DIN时，移位寄存器电路30 可根据时钟信号CLK将输入信号DIN的电平一级一级地往下传递，以依序输 出脉冲信号至对应的数据输出端0Pl 0Pn，相关信号时序如图4所示。
请继续参考图5,图5为另一已知移位寄存器40的示意图。在移位寄 存器40中，每一个触发器的输入端还耦接一输入选择单元SW。输入选择单 元SW包含有一第一开关SW1及一第二开关SW2，用来根据一传递方向控制信 号UD,控制第一开关SW1及第二开关SW2,以切换触发器的输入端耦接至一 前级触发器的输出端或一后级触发器的输出端，进而增加使用的弹性。举例 来说，输入选择单元SW可根据低电平的传递方向控制信号UD,导通第一开 关SW1，以将每一触发器的输入端耦接至一前级触发器的输出端；而根据高 电平的传递方向控制信号UD,导通第二开关SW2，将每一触发器的输入端耦 接至一后级触发器的输出端。如此一来，当每一触发器的输入端耦接至一后 级触发器的输出端时，移位寄存器40可根据时钟信号CLK,将触发器FFn 的输入端所接收的输入信号UIN —级一级地往前传递，以逆向输出脉冲信号 至对应的数据输出端OPn OPl，其相关信号时序如图6所示。
因此，通过输入选择单元SW,移位寄存器40可根据传递方向控制信号 UD，切换第一开关SW1及第二开关SW2,以选择顺向或逆向传递输入信号， 进而依序顺向或逆向输出脉沖信号至对应的数据输出端0P1 ~OPn。然而，不 论是顺向传递信号还是逆向传递信号，每一数据输出端均需一个触发器来产 生脉冲信号，也就是触发器的数量需相同于数据输出端的数量。在某些应用 上，如液晶显示器的栅级驱动电路或源级驱动电路，往往需要通过移位寄存 器来传递信号，以依序输出至数百个数据输出端。因此， 一般需要使用数百 个触发器来实现，但是实际上当输入信号在移位寄存器中传递时，同时仅有 一个或极少数的触发器在操作(即产生脉冲信号)，其余的触发器处于待命 的状态，在此情形下，相当浪费电路面积及生产成本。
发明内容
因此，本发明的主要目的即在于提供一种移位寄存器电路。 本发明披露一种移位寄存器电路，包含有多个位寄存单元，串接于一序列，用来根据一控制信号及一时钟信号，传递一输入信号于该多个位寄存单 元之间，以依序输出该输入信号至多个数据输出端，该多个数据输出端的数
量大于该多个位寄存单元的数量；以及一控制单元，用来产生该控制信号，
以控制该输入信号的传递。
图1和图2分别为已知液晶显示器的一源极驱动电路与一栅极驱动电路
的功能方块图。
图3为一已知移位寄存器电路的示意图。
图4为图3中移位寄存器电路的相关信号时序的示意图。
图5为另一已知移位寄存器的示意图。
图6为图5中移位寄存器电路的相关信号时序的示意图。
图7为本发明一移位寄存器的功能方块图。
图8为本发明实施例的一移位寄存器的示意图。
图9及图IO分别为输入信号在图8移位寄存器中顺向传递及逆向传递 时的路径示意图。
图11为图8中移位寄存器电路的相关信号时序的示意图。
图12为本发明另一实施例一移位寄存器的示意图。
图13及图14分别为输入信号在图12移位寄存器中顺向传递及逆向传 递时的路径示意图。
图15为图12中移位寄存器电路的相关信号时序的示意图。
图16为本发明另一实施例一移位寄存器的示意图。
图17为图16中移位寄存器电路的相关信号时序的示意图。
图18为本发明另一实施例一移位寄存器的示意图。
图19为图18中移位寄存器电路的相关信号时序的示意图。
附图符号说明
10 源极驱动电路 20 栅极驱动电路
110、 210、 30、 40、 50、 60、 70、 80、 90 移位寄存器电路 120 取样控制电路130、 230输出缓冲电路
DIN1、 DIN2起始脉沖信号
CLK1、 CLK2、 CLK时钟信号
L卜Ln脉沖信号
RGB一Data视频数据
Dl ~ Dn数据线
SI ~Sn扫描线
FF1~ FFn触发器
0P1~ 0pn、 0P1~ Opm信号输出端
Dl ~ Dn输入端
Ql ~ Qn输出端
CI ~Cn时钟输入端
DIN输入信号
SW输入选择单元
SW1、 SW2、 SW3、 SW4开关
UD传递方向控制信号
RGl~ RGn位寄存单元
51、 61、 71、 81、 91控制单元
52排线
IN-SW1~IN一SWn输入端切换单元
0UT-SW1 OUT一SWn输出端切换单元
RST重置信号
具体实施例方式
请参考图7,图7为本发明一移位寄存器50的功能方块图。移位寄存 器50包含有位寄存单元RG1 -RGn、信号输出端0P1 ~ OPm及一控制单元51。 位寄存单元RG1-RGn通过一排线52串接于一序列，用来才艮据排线52上的 一控制信号CTRL及一时钟信号CLK,传递一输入信号DIN于位寄存单元RGl ~ RGn之间，以依序输出脉沖信号至信号输出端0Pl 0Pm，其中信号输出端 0P1 - OPm的数量大于位寄存单元的数量RGl ~ RGn。控制单元51用来产生控 制信号CTRL并输出至排线52，以控制输入信号DIN于位寄存单元RGl ~ RGn之间的传递。较佳地，位寄存单元RG1 RGn的每一位寄存单元包含有一寄 存器FF、 一输入端切换单元IN—SW以及一输出端切换单元OUT—SW。寄存器 FF是一触发器，其包含有一输入端D、 一时钟输入端C以及一输出端Q。输 入端切换单元IISW耦接于寄存器FF的输入端，用来根据控制信号CTRL将 寄存器FF的输入端耦接至另一寄存器的输出端。输出端切换单元0UT-SW耦 接于寄存器FF的输出端，用来根据控制信号CTRL将寄存器FF的输出端耦 接至信号输出端0P1 ~OPm的一信号输出端。
因此，通过输入端切换单元IN-SW及输出端切换单元OUT-SW,本发明移 位寄存器50可将寄存器的输入端耦接至任一级寄存器的输出端，并将寄存 器的输出端耦接至任一信号输出端，在此情形下，本发明移位寄存器50可 控制输入信号重复传递于位寄存单元RG1 ~RGn之间，并将寄存器所产生的 脉冲信号依序输出至信号输出端0P1 ~OPm。如此一来，当利用本发明移位寄 存器来传递信号时，本发明可大幅减少寄存器的使用数目，进而节省电路面 积及生产成本。
举例来说，请参考图8，图8为本发明实施例的一移位寄存器60的示意 图。移位寄存器60是根据移位寄存器50所设计的一具有十个信号输出端的 移位寄存器，其包含有位寄存单元RG1 ~ RG6、信号输出端0P1 ~ OP10及一控 制单元61。在移位寄存器60中，每一输入端切换单元IISW包含有一第一 开关SW1及一第二开关SW2,用来根据控制信号CTRL的电平，将触发器的输 入端耦接至一前级触发器的输出端或一后级触发器的输出端。位寄存单元 RG1 ~RG4的每一输出端切换单元OUT_SW包含有一第三开关SW3及一第四开 关SW4，用来根据控制信号CTRL的电平，将第N个触发器的输出端QN耦接 至第N个信号输出端OPN或第(ll-N)个信号输出端OP(u.n)。较佳地，当控 制信号CTRL为低电平时，输入端切换单元IN —SW导通第一开关SW1,将每一 触发器的输入端耦接至一前级触发器的输出端；同时，输出端切换单元 OUT_SW导通第三开关SW3,将第N个触发器的输出端Qn插接至第N个信号 输出端0PN。另一方面，当控制信号CTRL为高电平时，输入端切换单元IN—SW 导通第二开关SW2，以将每一触发器的输入端耦接至一后级触发器的输出端， 同时，输出端切换单元OUT-SW导通第四开关SW4,将第N个触发器的输出端 耦接至第(11-N)个信号输出端0P(11.N)。此外，控制单元61在接收到移位 寄存器60的一最末端位寄存单元(即位寄存单元RG6 )所输出的一脉冲信号或接收到一重置信号RST时，转换控制信号CTRL的电平。
因此，当移位寄存器60接收到一输入信号DIN时，移位寄存器电路60 可根据时钟信号CLK及低电平的控制信号CTRL,通过触发器FF1 ~ FF6顺向 传递输入信号DIN，并依序输出脉沖信号至对应的信号输出端0P1 0P6。当 输入信号DIN传递至最末端位寄存单元时，也就是位寄存单元RG6时，控制 单元61根据触发器FF6所输出脉冲信号，转换控制信号CTRL至一高电平， 并同时将输入信号DIN回传至触发器FF4的输入端。此时，移位寄存器电路 60可根据时钟信号CLK及高电平的控制信号CTRL,通过触发器FF4 ~ FF1逆 向传递输入信号DIN，并依序输出脉冲信号至对应的信号输出端0P7 0P10。 请参考图9及图10,图9及图IO分别为输入信号DIN在移位寄存器60中顺 向传递及逆向传递时的路径示意图。此外，移位寄存器电路60的相关信号 时序，请参考图11。
换句话说，本发明实施例根据控制信号CTRL,适当地切换输入端切换 单元IN-SW及输出端切换单元OUT-SW内部的开关，以控制输入信号在位寄 存单元RG1 RG6之间来回传递，并依序输出脉沖信号至信号输出端0P1~ OPIO。如此一来，本发明可通过循环共享少数的触发器，实现输出脉沖信号 至大量信号输出端的能力，进而大幅地节省电路面积。例如，在本实施例中 以六个触发器来实现十个信号输出端的移位寄存器。
请注意，上述实施例仅用来说明本发明，而不为本发明的限制，本领域 技术人员可根据实际需求做适当的修改。请继续参考图12,图12为本发明 另一实施例一移位寄存器70的示意图。移位寄存器70与移位寄存器60类 似，其每一位寄存单元的输入端切换单元IN_SW及输出端切换单元OUT—SW 内部开关的配置如图12所示，相似之处不再赘述。相较于移位寄存器60, 在本实施例中，当控制信号CTRL为高电平时，输入端切换单元IN—SW导通 第一开关SWl,将每一触发器的输入端耦接至一前级触发器的输出端；同时， 输出端切换单元OUT-SW导通第四开关SW4，以将第N个触发器的输出端耦接 至第(ll-N)个信号输出端OP(u.N)。另一方面，当控制信号CTRL为低电平 时，输入端切换单元IISW导通第二开关SW2,以将每一触发器的输入端耦 接至一后级触发器的输出端，同时，输出端切换单元OUT-SW导通第三开关 SW3，以将第N个触发器的输出端耦接至第N个信号输出端0PN。
如此一来，当移位寄存器70接收到一输入信号DIN时，移位寄存器电路70可根据时钟信号CLK及高电平的控制信号CTRL,通过触发器FF1 ~FF4 顺向传递输入信号DIN，并依序逆向输出脉冲信号至对应的信号输出端 OP10 OP7。当输入信号DIN传递至位寄存单元RG4时，移位寄存器70通过 触发器FF6的输入端接收触发器FF4的输出端所输出的信号，并在下一时钟 周期输出脉沖信号至信号输出端0P6。此时，控制单元71根据触发器FF6 所输出脉冲信号，转换控制信号CTRL至一低电平，并将输入信号DIN回传 至触发器FF5的输入端。接着，移位寄存器电路70可根据低电平的控制信 号CTRL及时钟信号CLK,通过触发器FF5 ~ FF1逆向传递输入信号DIN,并 依序逆向输出至对应的信号输出端0P5 0P1。请参考图13及图14，图13 及图14分别为输入信号DIN在移位寄存器70中顺向传递及逆向传递时的路 径示意图。此外，移位寄存器电路70的相关信号时序，请参考图15。
因此，本发明除了可顺向提供脉冲信号至信号输出端OP1-OP10夕卜，通 过输入端切换单元IN—SW及输出端切换单元0UT_SW适当地切换开关，亦可 逆向输出脉冲信号至信号输出端OP10 OP1，以增加使用上的弹性。当然， 本领域技术人员也可适当地结合移位寄存器60及移位寄存器70,以同时具 备顺向输出及逆向输出的功能，其也属本发明的范畴。
请参考图16,图16为本发明另一实施例一移位寄存器80的示意图。 移位寄存器80根据移位寄存器5 0所设计的另 一具有十个信号输出端的移位 寄存器，其包含有位寄存单元RG1 ~ RG5 、信号输出端0P1 ~ 0P10及一控制单 元81。其中，每一位寄存单元的输入端切换单元IN—SW及输出端切换单元 0UT_SW内部开关的配置如图16所示，不再赘述。较佳地，在移位寄存器80 的顺向输出模式时，输入端切换单元IISW将触发器的输入端耦接至一前级 触发器的输出端，以顺向传递输入信号DIN;而输出端切换单元OUT—SW则根 据一低电平或高电平的控制信号CTRL，将第N个触发器的输出端QN耦接至 第N个信号输出端OPn或第〈N+T/2〉个信号输出端0Pn+t/2,其中T为总输 出个数。因此，当移位寄存器80接收到一输入信号DIN时，移位寄存器电 路80可根据时钟信号CLK及低电平的控制信号CTRL，通过触发器FF1 ~ FF5 顺向传递输入信号DIN，并依序输出脉冲信号至对应的信号输出端0P1 ~ OP5。 接着，控制单元81根据触发器FF5所输出的脉沖信号，转换控制信号CTRL 至一高电平，并将输入信号DIN重新传递至触发器FF1的输入端。如此一来， 移位寄存器电路80可根据高电平的控制信号CTRL及时钟信号CLK,重新通过触发器FF1 ~FF5顺向传递输入信号DIN,并依序输出至对应的信号输出端 0P6 0P10。移位寄存器电路80的相关信号时序，如图17所示。
同理可知，在逆向输出模式时，当移位寄存器电路80的位寄存单元RG5 接收到一输入信号UIN时，首先通过触发器FF5 ~ FF1逆向传递输入信号UIN, 并依序输出脉冲信号至对应的信号输出端OP10 OP6。接着，控制单元81 根据触发器FF1所输出脉冲信号，转换控制信号CTRL的电平，并将输入信 号UIN重新传递至触发器FF5。如此一来，移位寄存器电i 各80可重新通过触 发器FF5 FF1逆向传递输入信号UIN,并依序输出至对应的信号输出端 0P5 0P1。因此，相较于移位寄存器电路60及移位寄存器电路70反复传递 输入信号的方式，本实施例于输入信号传递至一末端位寄存单元时，重新由 一起始端位寄存单元传递输入信号，以达到共享触发器的效果。
此外，在某些特殊应用中，如液晶显示器的驱动电路，移位寄存器电路 有时需要传递两个连续输入信号。请参考图18,图18为本发明另一实施例 一移位寄存器90的示意图。移位寄存器90用来传递两个连续的输入信号， 其包含有位寄存单元RG1 RG7、信号输出端0P1 ~OP10及一控制单元91。 其中，每一位寄存单元的输入端切换单元IN_SW及输出端切换单元OUT—SW 内部开关的配置如图18所示，不再赘述。在此情形下，移位寄存器电路需 要七个触发器来实现，其操作方式类似于移位寄存器电路60。首先，移位寄 存器电路90可通过触发器FF1 ~ FF7顺向传递输入信号DIN,并依序输出连 续脉冲信号至对应的信号输出端0P1 0P7。接着，控制单元91根据触发器 FF7所输出脉沖信号，转换控制信号CTRL至一高电平，并将触发器FF7所输 出脉冲信号传送至触发器FF3的输入端。如此一来，移位寄存器电路90可 通过触发器FF3 FF1逆向传递输入信号DIN,并依序输出至对应的信号输出 端0P8 0P10。当信号传递完毕时，控制单元91可根据一重置信号RST,转 换控制信号CTRL的电平，以等待下一次的信号传递操作。移位寄存器电路 90的相关信号时序，请参考图19。
综上所述，本发明移位寄存器电路通过输入端切换单元及输出端切换单 元，控制输入信号在位寄存单元之间的传递，以依序顺向或逆向输出脉冲信 号至信号输出端。如此一来，本发明可通过循环共享触发器，在传递信号至 大量信号输出端时，大幅减少寄存器的使用数目，进而节省电路面积及生产 成本。以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变 化与修饰，皆应属本发明的涵盖范围。
权利要求
1. 一种移位寄存器电路，包含有多个位寄存单元，串接于一序列，用来根据一控制信号及一时钟信号，传递一输入信号于该多个位寄存单元之间，以依序输出该输入信号至多个信号输出端，该多个信号输出端的数量大于该多个位寄存单元的数量；以及一控制单元，用来产生该控制信号，以控制该输入信号的传递。
2. 如权利要求1所述的移位寄存器电路，其中该多个位寄存单元之中至 少有一位寄存单元包含有一寄存器，包含有一输入端、 一时钟输入端以及一输出端； 一输入端切换单元，耦接于该触发器的该输入端，用来根据该控制信号，将该触发器的该输入端耦接至另一位寄存单元；以及一输出端切换单元，耦接于该触发器的该输出端，用来根据该控制信号，将该触发器的该输出端耦接至该多个信号输出端的 一信号输出端。
3. 如权利要求2所述的移位寄存器电路，其中该寄存器是一触发器。
4. 如权利要求2所述的移位寄存器电路，其中该输入端切换单元根据该 控制信号的一第一电平，将该输入端耦接至一前级位寄存单元，以于该多个 位寄存单元之间顺向传递该输入信号。
5. 如权利要求2所述的移位寄存器电路，其中该输入端切换单元根据该 控制信号的一第二电平，将该输入端耦接至一后级位寄存单元，以在该多个 位寄存单元之间逆向传递该输入信号。
6. 如权利要求1所述的移位寄存器电路，其中该多个位寄存单元根据该 控制信号的电平，转换该输入信号于该多个位寄存单元之间传递时的传递方 向。
7. 如权利要求6所述的移位寄存器电路，其中该控制单元于该输入信号 传递至该多个位寄存单元的一最末端位寄存单元时，转换该控制信号的电 平。
8. 如权利要求7所述的移位寄存器电路，其中该最末端位寄存单元是该 多个位寄存单元中位于该序列的最后位置的一位寄存单元。
9. 如权利要求6所述的移位寄存器电路，其中该控制单元于接收到一重 置信号时，转换该控制信号的电平。
10. 如权利要求1所述的移位寄存器电路，其中该多个位寄存单元根据 该控制信号的电平，重新传递该输入信号于该多个位寄存单元之间。
11. 如权利要求10所述的移位寄存器电路，其中该控制单元于该输入信 号传递至该多个位寄存单元的一最末端位寄存单元时，转换该控制信号的电 平。
12. 如权利要求11所述的移位寄存器电路，其中该最末端位寄存单元是该多个位寄存单元中位于该序列的最后位置的一位寄存单元。
13. 如权利要求10所述的移位寄存器电路，其中该控制单元于接收到一 重置信号时，转换该控制信号的电平。
14. 如权利要求1所述的移位寄存器电路，其还根据一传递方向控制信 号，依序逆向输出该输入信号至该多个信号输出端。
15. 如权利要求1所述的移位寄存器电路，其用于一液晶显示器的驱动 电路。
全文摘要
一种移位寄存器电路包含有多个位寄存单元，串接于一序列，用来根据一控制信号及一时钟信号，传递一输入信号于该多个位寄存单元之间，以依序输出该输入信号至多个数据输出端，其中该多个数据输出端的数量大于该多个位寄存单元的数量；以及一控制单元，用来产生该控制信号，以控制该输入信号的传递。
文档编号G09G3/36GK101436433SQ200710186340
公开日2009年5月20日 申请日期2007年11月12日 优先权日2007年11月12日
发明者刘岳修, 郑东栓 申请人:联咏科技股份有限公司
技术领域：
本发明涉及一种移位寄存器电路，尤其涉及一种通过触发器的循环共 享，节省触发器使用数量的移位寄存器电路。
背景技术：
在数字电路系统中，移位寄存器(Shift Register)是一广泛被使用的 数字逻辑电路， 一般由多个串接的触发器所组成，其可用来对输入的二进制 数据作数据的寄存、延迟以及串行和并行输出转换等操作。举例来说，移位 寄存器常被应用于液晶显示器的驱动电路中，用来根据一时钟信号，依序提 供一脉冲信号至多个信号输出端，使液晶显示器的驱动电路得以逐行地输出 数据信号或逐列地输出栅极信号，以驱动相对应的像素。
请参考图1及图2，图1和图2分别为已知液晶显示器的一源极驱动电 路10与一栅极驱动电路20的功能方块图。源极驱动电路10包含有一移位 寄存器电路110、 一取样控制电路120以及一输出緩冲电路130。栅极驱动 电路20则包含有一移位寄存器电路210及一输出緩冲电路UO。在源极驱动 电路10中，移位寄存器110用来根据一起始脉冲信号DIN1及一时钟信号 CLK1,依序输出脉冲信号Ll Ln至取样控制电路120,以致能(Enable)取 样控制电路120内部的锁存器〈未绘示于图1中〉，进而取样输入的视频数 据RGB-Data。输出緩冲电路130则根据所取样的电压，输出数据信号至数据 线Dl Dn。类似地，在栅极驱动电路20中，移位寄存器210也用来根据一 起始脉冲信号DIN2及一时钟信号CLK2,依序提供脉冲信号至一输出緩冲电 路230，以输出栅极信号至扫描线SI ~Sn。关于液晶显示器驱动电路的详细 操作为业界所熟知，在此不赘述。
请参考图3,图3为一已知移位寄存器电路30的示意图。移位寄存器 电路30可以是图1或图2中的移位寄存器IIO或210，其包含有串接的触发 器FF1 FFn及数据输出端0P1 ~OPn。其中，每一触发器包含有一输入端D、 一输出端Q及一时钟输入端C,其用来根据时钟输入端C所接收的一时钟信号CLK，将输入端D的信号电平传递至输出端Q。在一般的情形下，每一触 发器的输出端耦接于次一级触发器的输入端及一对应的数据输出端，因此， 当第一个触发器FF1的输入端接收到一输入信号DIN时，移位寄存器电路30 可根据时钟信号CLK将输入信号DIN的电平一级一级地往下传递，以依序输 出脉冲信号至对应的数据输出端0Pl 0Pn，相关信号时序如图4所示。
请继续参考图5,图5为另一已知移位寄存器40的示意图。在移位寄 存器40中，每一个触发器的输入端还耦接一输入选择单元SW。输入选择单 元SW包含有一第一开关SW1及一第二开关SW2，用来根据一传递方向控制信 号UD,控制第一开关SW1及第二开关SW2,以切换触发器的输入端耦接至一 前级触发器的输出端或一后级触发器的输出端，进而增加使用的弹性。举例 来说，输入选择单元SW可根据低电平的传递方向控制信号UD,导通第一开 关SW1，以将每一触发器的输入端耦接至一前级触发器的输出端；而根据高 电平的传递方向控制信号UD,导通第二开关SW2，将每一触发器的输入端耦 接至一后级触发器的输出端。如此一来，当每一触发器的输入端耦接至一后 级触发器的输出端时，移位寄存器40可根据时钟信号CLK,将触发器FFn 的输入端所接收的输入信号UIN —级一级地往前传递，以逆向输出脉冲信号 至对应的数据输出端OPn OPl，其相关信号时序如图6所示。
因此，通过输入选择单元SW,移位寄存器40可根据传递方向控制信号 UD，切换第一开关SW1及第二开关SW2,以选择顺向或逆向传递输入信号， 进而依序顺向或逆向输出脉沖信号至对应的数据输出端0P1 ~OPn。然而，不 论是顺向传递信号还是逆向传递信号，每一数据输出端均需一个触发器来产 生脉冲信号，也就是触发器的数量需相同于数据输出端的数量。在某些应用 上，如液晶显示器的栅级驱动电路或源级驱动电路，往往需要通过移位寄存 器来传递信号，以依序输出至数百个数据输出端。因此， 一般需要使用数百 个触发器来实现，但是实际上当输入信号在移位寄存器中传递时，同时仅有 一个或极少数的触发器在操作(即产生脉冲信号)，其余的触发器处于待命 的状态，在此情形下，相当浪费电路面积及生产成本。
发明内容
因此，本发明的主要目的即在于提供一种移位寄存器电路。 本发明披露一种移位寄存器电路，包含有多个位寄存单元，串接于一序列，用来根据一控制信号及一时钟信号，传递一输入信号于该多个位寄存单 元之间，以依序输出该输入信号至多个数据输出端，该多个数据输出端的数
量大于该多个位寄存单元的数量；以及一控制单元，用来产生该控制信号，
以控制该输入信号的传递。
图1和图2分别为已知液晶显示器的一源极驱动电路与一栅极驱动电路
的功能方块图。
图3为一已知移位寄存器电路的示意图。
图4为图3中移位寄存器电路的相关信号时序的示意图。
图5为另一已知移位寄存器的示意图。
图6为图5中移位寄存器电路的相关信号时序的示意图。
图7为本发明一移位寄存器的功能方块图。
图8为本发明实施例的一移位寄存器的示意图。
图9及图IO分别为输入信号在图8移位寄存器中顺向传递及逆向传递 时的路径示意图。
图11为图8中移位寄存器电路的相关信号时序的示意图。
图12为本发明另一实施例一移位寄存器的示意图。
图13及图14分别为输入信号在图12移位寄存器中顺向传递及逆向传 递时的路径示意图。
图15为图12中移位寄存器电路的相关信号时序的示意图。
图16为本发明另一实施例一移位寄存器的示意图。
图17为图16中移位寄存器电路的相关信号时序的示意图。
图18为本发明另一实施例一移位寄存器的示意图。
图19为图18中移位寄存器电路的相关信号时序的示意图。
附图符号说明
10 源极驱动电路 20 栅极驱动电路
110、 210、 30、 40、 50、 60、 70、 80、 90 移位寄存器电路 120 取样控制电路130、 230输出缓冲电路
DIN1、 DIN2起始脉沖信号
CLK1、 CLK2、 CLK时钟信号
L卜Ln脉沖信号
RGB一Data视频数据
Dl ~ Dn数据线
SI ~Sn扫描线
FF1~ FFn触发器
0P1~ 0pn、 0P1~ Opm信号输出端
Dl ~ Dn输入端
Ql ~ Qn输出端
CI ~Cn时钟输入端
DIN输入信号
SW输入选择单元
SW1、 SW2、 SW3、 SW4开关
UD传递方向控制信号
RGl~ RGn位寄存单元
51、 61、 71、 81、 91控制单元
52排线
IN-SW1~IN一SWn输入端切换单元
0UT-SW1 OUT一SWn输出端切换单元
RST重置信号
具体实施例方式
请参考图7,图7为本发明一移位寄存器50的功能方块图。移位寄存 器50包含有位寄存单元RG1 -RGn、信号输出端0P1 ~ OPm及一控制单元51。 位寄存单元RG1-RGn通过一排线52串接于一序列，用来才艮据排线52上的 一控制信号CTRL及一时钟信号CLK,传递一输入信号DIN于位寄存单元RGl ~ RGn之间，以依序输出脉沖信号至信号输出端0Pl 0Pm，其中信号输出端 0P1 - OPm的数量大于位寄存单元的数量RGl ~ RGn。控制单元51用来产生控 制信号CTRL并输出至排线52，以控制输入信号DIN于位寄存单元RGl ~ RGn之间的传递。较佳地，位寄存单元RG1 RGn的每一位寄存单元包含有一寄 存器FF、 一输入端切换单元IN—SW以及一输出端切换单元OUT—SW。寄存器 FF是一触发器，其包含有一输入端D、 一时钟输入端C以及一输出端Q。输 入端切换单元IISW耦接于寄存器FF的输入端，用来根据控制信号CTRL将 寄存器FF的输入端耦接至另一寄存器的输出端。输出端切换单元0UT-SW耦 接于寄存器FF的输出端，用来根据控制信号CTRL将寄存器FF的输出端耦 接至信号输出端0P1 ~OPm的一信号输出端。
因此，通过输入端切换单元IN-SW及输出端切换单元OUT-SW,本发明移 位寄存器50可将寄存器的输入端耦接至任一级寄存器的输出端，并将寄存 器的输出端耦接至任一信号输出端，在此情形下，本发明移位寄存器50可 控制输入信号重复传递于位寄存单元RG1 ~RGn之间，并将寄存器所产生的 脉冲信号依序输出至信号输出端0P1 ~OPm。如此一来，当利用本发明移位寄 存器来传递信号时，本发明可大幅减少寄存器的使用数目，进而节省电路面 积及生产成本。
举例来说，请参考图8，图8为本发明实施例的一移位寄存器60的示意 图。移位寄存器60是根据移位寄存器50所设计的一具有十个信号输出端的 移位寄存器，其包含有位寄存单元RG1 ~ RG6、信号输出端0P1 ~ OP10及一控 制单元61。在移位寄存器60中，每一输入端切换单元IISW包含有一第一 开关SW1及一第二开关SW2,用来根据控制信号CTRL的电平，将触发器的输 入端耦接至一前级触发器的输出端或一后级触发器的输出端。位寄存单元 RG1 ~RG4的每一输出端切换单元OUT_SW包含有一第三开关SW3及一第四开 关SW4，用来根据控制信号CTRL的电平，将第N个触发器的输出端QN耦接 至第N个信号输出端OPN或第(ll-N)个信号输出端OP(u.n)。较佳地，当控 制信号CTRL为低电平时，输入端切换单元IN —SW导通第一开关SW1,将每一 触发器的输入端耦接至一前级触发器的输出端；同时，输出端切换单元 OUT_SW导通第三开关SW3,将第N个触发器的输出端Qn插接至第N个信号 输出端0PN。另一方面，当控制信号CTRL为高电平时，输入端切换单元IN—SW 导通第二开关SW2，以将每一触发器的输入端耦接至一后级触发器的输出端， 同时，输出端切换单元OUT-SW导通第四开关SW4,将第N个触发器的输出端 耦接至第(11-N)个信号输出端0P(11.N)。此外，控制单元61在接收到移位 寄存器60的一最末端位寄存单元(即位寄存单元RG6 )所输出的一脉冲信号或接收到一重置信号RST时，转换控制信号CTRL的电平。
因此，当移位寄存器60接收到一输入信号DIN时，移位寄存器电路60 可根据时钟信号CLK及低电平的控制信号CTRL,通过触发器FF1 ~ FF6顺向 传递输入信号DIN，并依序输出脉沖信号至对应的信号输出端0P1 0P6。当 输入信号DIN传递至最末端位寄存单元时，也就是位寄存单元RG6时，控制 单元61根据触发器FF6所输出脉冲信号，转换控制信号CTRL至一高电平， 并同时将输入信号DIN回传至触发器FF4的输入端。此时，移位寄存器电路 60可根据时钟信号CLK及高电平的控制信号CTRL,通过触发器FF4 ~ FF1逆 向传递输入信号DIN，并依序输出脉冲信号至对应的信号输出端0P7 0P10。 请参考图9及图10,图9及图IO分别为输入信号DIN在移位寄存器60中顺 向传递及逆向传递时的路径示意图。此外，移位寄存器电路60的相关信号 时序，请参考图11。
换句话说，本发明实施例根据控制信号CTRL,适当地切换输入端切换 单元IN-SW及输出端切换单元OUT-SW内部的开关，以控制输入信号在位寄 存单元RG1 RG6之间来回传递，并依序输出脉沖信号至信号输出端0P1~ OPIO。如此一来，本发明可通过循环共享少数的触发器，实现输出脉沖信号 至大量信号输出端的能力，进而大幅地节省电路面积。例如，在本实施例中 以六个触发器来实现十个信号输出端的移位寄存器。
请注意，上述实施例仅用来说明本发明，而不为本发明的限制，本领域 技术人员可根据实际需求做适当的修改。请继续参考图12,图12为本发明 另一实施例一移位寄存器70的示意图。移位寄存器70与移位寄存器60类 似，其每一位寄存单元的输入端切换单元IN_SW及输出端切换单元OUT—SW 内部开关的配置如图12所示，相似之处不再赘述。相较于移位寄存器60, 在本实施例中，当控制信号CTRL为高电平时，输入端切换单元IN—SW导通 第一开关SWl,将每一触发器的输入端耦接至一前级触发器的输出端；同时， 输出端切换单元OUT-SW导通第四开关SW4，以将第N个触发器的输出端耦接 至第(ll-N)个信号输出端OP(u.N)。另一方面，当控制信号CTRL为低电平 时，输入端切换单元IISW导通第二开关SW2,以将每一触发器的输入端耦 接至一后级触发器的输出端，同时，输出端切换单元OUT-SW导通第三开关 SW3，以将第N个触发器的输出端耦接至第N个信号输出端0PN。
如此一来，当移位寄存器70接收到一输入信号DIN时，移位寄存器电路70可根据时钟信号CLK及高电平的控制信号CTRL,通过触发器FF1 ~FF4 顺向传递输入信号DIN，并依序逆向输出脉冲信号至对应的信号输出端 OP10 OP7。当输入信号DIN传递至位寄存单元RG4时，移位寄存器70通过 触发器FF6的输入端接收触发器FF4的输出端所输出的信号，并在下一时钟 周期输出脉沖信号至信号输出端0P6。此时，控制单元71根据触发器FF6 所输出脉冲信号，转换控制信号CTRL至一低电平，并将输入信号DIN回传 至触发器FF5的输入端。接着，移位寄存器电路70可根据低电平的控制信 号CTRL及时钟信号CLK,通过触发器FF5 ~ FF1逆向传递输入信号DIN,并 依序逆向输出至对应的信号输出端0P5 0P1。请参考图13及图14，图13 及图14分别为输入信号DIN在移位寄存器70中顺向传递及逆向传递时的路 径示意图。此外，移位寄存器电路70的相关信号时序，请参考图15。
因此，本发明除了可顺向提供脉冲信号至信号输出端OP1-OP10夕卜，通 过输入端切换单元IN—SW及输出端切换单元0UT_SW适当地切换开关，亦可 逆向输出脉冲信号至信号输出端OP10 OP1，以增加使用上的弹性。当然， 本领域技术人员也可适当地结合移位寄存器60及移位寄存器70,以同时具 备顺向输出及逆向输出的功能，其也属本发明的范畴。
请参考图16,图16为本发明另一实施例一移位寄存器80的示意图。 移位寄存器80根据移位寄存器5 0所设计的另 一具有十个信号输出端的移位 寄存器，其包含有位寄存单元RG1 ~ RG5 、信号输出端0P1 ~ 0P10及一控制单 元81。其中，每一位寄存单元的输入端切换单元IN—SW及输出端切换单元 0UT_SW内部开关的配置如图16所示，不再赘述。较佳地，在移位寄存器80 的顺向输出模式时，输入端切换单元IISW将触发器的输入端耦接至一前级 触发器的输出端，以顺向传递输入信号DIN;而输出端切换单元OUT—SW则根 据一低电平或高电平的控制信号CTRL，将第N个触发器的输出端QN耦接至 第N个信号输出端OPn或第〈N+T/2〉个信号输出端0Pn+t/2,其中T为总输 出个数。因此，当移位寄存器80接收到一输入信号DIN时，移位寄存器电 路80可根据时钟信号CLK及低电平的控制信号CTRL，通过触发器FF1 ~ FF5 顺向传递输入信号DIN，并依序输出脉冲信号至对应的信号输出端0P1 ~ OP5。 接着，控制单元81根据触发器FF5所输出的脉沖信号，转换控制信号CTRL 至一高电平，并将输入信号DIN重新传递至触发器FF1的输入端。如此一来， 移位寄存器电路80可根据高电平的控制信号CTRL及时钟信号CLK,重新通过触发器FF1 ~FF5顺向传递输入信号DIN,并依序输出至对应的信号输出端 0P6 0P10。移位寄存器电路80的相关信号时序，如图17所示。
同理可知，在逆向输出模式时，当移位寄存器电路80的位寄存单元RG5 接收到一输入信号UIN时，首先通过触发器FF5 ~ FF1逆向传递输入信号UIN, 并依序输出脉冲信号至对应的信号输出端OP10 OP6。接着，控制单元81 根据触发器FF1所输出脉冲信号，转换控制信号CTRL的电平，并将输入信 号UIN重新传递至触发器FF5。如此一来，移位寄存器电i 各80可重新通过触 发器FF5 FF1逆向传递输入信号UIN,并依序输出至对应的信号输出端 0P5 0P1。因此，相较于移位寄存器电路60及移位寄存器电路70反复传递 输入信号的方式，本实施例于输入信号传递至一末端位寄存单元时，重新由 一起始端位寄存单元传递输入信号，以达到共享触发器的效果。
此外，在某些特殊应用中，如液晶显示器的驱动电路，移位寄存器电路 有时需要传递两个连续输入信号。请参考图18,图18为本发明另一实施例 一移位寄存器90的示意图。移位寄存器90用来传递两个连续的输入信号， 其包含有位寄存单元RG1 RG7、信号输出端0P1 ~OP10及一控制单元91。 其中，每一位寄存单元的输入端切换单元IN_SW及输出端切换单元OUT—SW 内部开关的配置如图18所示，不再赘述。在此情形下，移位寄存器电路需 要七个触发器来实现，其操作方式类似于移位寄存器电路60。首先，移位寄 存器电路90可通过触发器FF1 ~ FF7顺向传递输入信号DIN,并依序输出连 续脉冲信号至对应的信号输出端0P1 0P7。接着，控制单元91根据触发器 FF7所输出脉沖信号，转换控制信号CTRL至一高电平，并将触发器FF7所输 出脉冲信号传送至触发器FF3的输入端。如此一来，移位寄存器电路90可 通过触发器FF3 FF1逆向传递输入信号DIN,并依序输出至对应的信号输出 端0P8 0P10。当信号传递完毕时，控制单元91可根据一重置信号RST,转 换控制信号CTRL的电平，以等待下一次的信号传递操作。移位寄存器电路 90的相关信号时序，请参考图19。
综上所述，本发明移位寄存器电路通过输入端切换单元及输出端切换单 元，控制输入信号在位寄存单元之间的传递，以依序顺向或逆向输出脉冲信 号至信号输出端。如此一来，本发明可通过循环共享触发器，在传递信号至 大量信号输出端时，大幅减少寄存器的使用数目，进而节省电路面积及生产 成本。以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变 化与修饰，皆应属本发明的涵盖范围。
权利要求
1. 一种移位寄存器电路，包含有多个位寄存单元，串接于一序列，用来根据一控制信号及一时钟信号，传递一输入信号于该多个位寄存单元之间，以依序输出该输入信号至多个信号输出端，该多个信号输出端的数量大于该多个位寄存单元的数量；以及一控制单元，用来产生该控制信号，以控制该输入信号的传递。
2. 如权利要求1所述的移位寄存器电路，其中该多个位寄存单元之中至 少有一位寄存单元包含有一寄存器，包含有一输入端、 一时钟输入端以及一输出端； 一输入端切换单元，耦接于该触发器的该输入端，用来根据该控制信号，将该触发器的该输入端耦接至另一位寄存单元；以及一输出端切换单元，耦接于该触发器的该输出端，用来根据该控制信号，将该触发器的该输出端耦接至该多个信号输出端的 一信号输出端。
3. 如权利要求2所述的移位寄存器电路，其中该寄存器是一触发器。
4. 如权利要求2所述的移位寄存器电路，其中该输入端切换单元根据该 控制信号的一第一电平，将该输入端耦接至一前级位寄存单元，以于该多个 位寄存单元之间顺向传递该输入信号。
5. 如权利要求2所述的移位寄存器电路，其中该输入端切换单元根据该 控制信号的一第二电平，将该输入端耦接至一后级位寄存单元，以在该多个 位寄存单元之间逆向传递该输入信号。
6. 如权利要求1所述的移位寄存器电路，其中该多个位寄存单元根据该 控制信号的电平，转换该输入信号于该多个位寄存单元之间传递时的传递方 向。
7. 如权利要求6所述的移位寄存器电路，其中该控制单元于该输入信号 传递至该多个位寄存单元的一最末端位寄存单元时，转换该控制信号的电 平。
8. 如权利要求7所述的移位寄存器电路，其中该最末端位寄存单元是该 多个位寄存单元中位于该序列的最后位置的一位寄存单元。
9. 如权利要求6所述的移位寄存器电路，其中该控制单元于接收到一重 置信号时，转换该控制信号的电平。
10. 如权利要求1所述的移位寄存器电路，其中该多个位寄存单元根据 该控制信号的电平，重新传递该输入信号于该多个位寄存单元之间。
11. 如权利要求10所述的移位寄存器电路，其中该控制单元于该输入信 号传递至该多个位寄存单元的一最末端位寄存单元时，转换该控制信号的电 平。
12. 如权利要求11所述的移位寄存器电路，其中该最末端位寄存单元是该多个位寄存单元中位于该序列的最后位置的一位寄存单元。
13. 如权利要求10所述的移位寄存器电路，其中该控制单元于接收到一 重置信号时，转换该控制信号的电平。
14. 如权利要求1所述的移位寄存器电路，其还根据一传递方向控制信 号，依序逆向输出该输入信号至该多个信号输出端。
15. 如权利要求1所述的移位寄存器电路，其用于一液晶显示器的驱动 电路。
全文摘要
一种移位寄存器电路包含有多个位寄存单元，串接于一序列，用来根据一控制信号及一时钟信号，传递一输入信号于该多个位寄存单元之间，以依序输出该输入信号至多个数据输出端，其中该多个数据输出端的数量大于该多个位寄存单元的数量；以及一控制单元，用来产生该控制信号，以控制该输入信号的传递。
文档编号G09G3/36GK101436433SQ200710186340
公开日2009年5月20日 申请日期2007年11月12日 优先权日2007年11月12日
发明者刘岳修, 郑东栓 申请人:联咏科技股份有限公司
最新回复(0)