像素电路、显示装置以及制造像素电路的方法
专利名称：像素电路、显示装置以及制造像素电路的方法
技术领域：
本发明涉及一种像素电路、 一种有源矩阵型显示装置以及制造该像素电路的方法，该像素电路包括有机电致发光(EL, Electroluminescence)发光元件等。
背景技术：
在图像显示装置中，例如液晶显示器，大量的像素以矩阵形式布置，对 于每个像素按照要显示的图像的信息控制发光强度，由此显示图像。虽然对于有机EL显示器等也具有相同的情况，但有机EL显示器是所 谓的在每个像素电路具有发光元件的发光显示器，例如与液晶显示器相比具 有提供更高的图像可视性(viewability )、消除了对背光的需要且具有更高 的响应速度的优点。另外，有机EL显示器很大地区别于液晶显示器等之处在于每个发光元 件的亮度由通过该发光元件的电流值控制，并因此获得颜色灰度(color gradation),即在于发光元件是电流控制型的。如在液晶显示器中，也有简单矩阵系统和有源矩阵系统作为有机E L显 示器的可能的驱动系统。前者具有简单结构，但表现出问题，包括例如难于 实现大的高清晰度显示器。因此已经积极开发了有源矩阵系统，其由设置在 像素电路内的有源元件或典型的薄膜晶体管(TFT, Thin Film Transistor)控 制流过像素电路内的发光元件的电流。图1是示出普通的有机EL显示装置的配置的方框图。如图1所示，这个显示装置1包括像素阵列单元2，具有以mxn矩阵 方式布置的像素电路(PXLC )2a;水平选择器(HSEL )3;写入扫描器(WSCN) 4;信号线(数据线)SGL1至SGLn，由水平选择器3选择并提供有对应于 亮度信息的数据信号；以及扫描线WSL1至WSLm，由写入扫描器4选4奪和 驱动。顺便提及，水平选择器3和写入扫描器4可以形成在多晶硅上，或由MOSIC等形成在像素的周边上。图2是示出图1中的像素电路2a的配置的实例的电路图(例如见美国 专利No. 5,684,365和日本专利公开No.平8-234683 )。图2的像素电路具有在已经提出的大量的电路中的简单电路配置，并是 所谓的双晶体管驱动系统的电路。图2的像素电路2a包括p沟道薄膜场效应晶体管(下文称为TFT) 11 和TIT 12，电容器Cll以及作为发光元件的有机EL发光元件(OLED) 13。 在图2中，SGL指示信号线，而WSL指示扫描线。有机EL发光元件在很多情况下具有整流特性，并因此称为OLED (有 机发光二极管)。虽然二极管的符号用于图2和其它的图中的发光元件，但 是整流特性对于在下面描述中的OLED不是必须的。在图2中，TFT 11的源极连接至电源电位Vcc。发光元件13的阴极接 地电位GND。图2的像素电路2a的操作如下步骤ST1:当扫描线WSL设置为选择的状态(在这种情况是低电平)，且写入电 位Vdata施加到信号线SGL ， TFT 12将电容器C11的充电和放电，且TFT 11 的栅极电位变为写入电位Vdata 。步骤ST2:当扫描线WSL设置为非选择状态(在这种情况是高电平)，信号线SGL 和TFI， 11彼此电切断。然而，TFT 11的栅极电位由电容器Cll稳定地保持。 步骤ST3:流过TFT 11和发光元件13的电流具有对应于TFT 11的栅极-至-源极电 压Vgs的值，且发光元件13持续以对应于电流值的亮度发光。如上述步骤ST1中选择扫描线WSL和将提供至数据线的亮度信息传输至像素内部的操作将在下文称为"写入"。如上所述， 一旦写入电位Vdata写入图2的像素电路2a中，发光元件 13持续以恒定的亮度发光直到写入电位Vdata被下一次重写。如上所述，在像素电路2a中，流过发光元件13的电流值通过改变施加 到作为驱动晶体管的TFT 11的栅极的电压来控制。在此时，p沟道驱动晶体管的源极连接至电源电位Vcc，且TFT11在所 有时间在饱和区域中操作。因此TFT 11是具有由下面的公式1表达的值的恒:流源。(公式1 )Ids = l/2-|i(W/L)Cox(Vgs-|Vth|)2 …(1 ) 这里p指示载流子迁移率，Cox指示单位面积的栅极电容，W指示栅极宽度， L指示栅极长度，Vgs指示TFT 11的栅极-至-源极电压，以及Vth指示TFT 11的阈值电压。在简单矩阵型图像显示装置中的每个发光元件仅在当发光元件被选择 时发光。在另一方面，在有源矩阵系统中的发光元件即使在写入结束后还持 续发光，如上所述。因此有源矩阵系统尤其在大高清晰度显示器中具有优势， 因为与简单矩阵系统相比发光元件的峰值亮度和峰值电流能被降低。图3是示出在有机EL发光元件的电流-电压(I-V)特性中的长期变化 的图。在图3中，描绘为实线的曲线表示起始状态的时间的特性，而描绘为 虛线的曲线标示长期变化后的特性。一般地，如图3所示，有机EL发光元件的I-V特性随时间的流逝而衰减。然而，因为图2的双晶体管驱动是恒定电流驱动，所以如上述恒定电流流过有机EL发光元件，即使当有机EL发光元件的I-V特性衰减时，有机I':L发光元件的发光亮度也不随时间衰减。图2的像素电路2a形成有p沟道TFT。当图2的像素电路2a能形成有n沟道TFT时，现有的非晶硅(a-Si)工艺可以用于TFT的制作。因此，TFT基板的成本降低。下面将描述其中晶体管用n沟道TFT替换的基本像素电路。图4是示出其中图2中的p沟道TFT用n沟道TFT替换的像素电路。图4的像素电路2b包括n沟道TFT 21和22、电容器C21以及作为发光元件的有机EL发光元件(OLED )。在图4中，SGL指示数据线，而WSL指示扫描线。在这个像素电路2b中，作为驱动晶体管的TFT21的漏极侧连接至电源 电位Vcc ，而TFT 21的源极连接至EL发光元件23的阳极，因而形成源跟随器电路。图5是示出在起始状态的作为驱动晶体管的TFT21和EL发光元件23 的工作点的图。在图5中，横坐标轴指示TFT21的漏极-至-源极电压Vds， 而纵坐标轴指示TFT 21的漏极-至-源极电流Ids。如图5所示，源极电压由作为驱动晶体管的TFT21和发光元件23的工 作点决定，且该电压具有依赖于栅极电压的不同值。因为TFT 21在饱和区域驱动，TFT 21通过具有如上所述的涉及对应于 在工作点的源极电压的栅极-至-源极电压Vgs的公式1所示的公式的值的电 流Ids。发明内容上述像素电路是最简单的电路，其包括作为驱动晶体管的TFT21、作为 开关晶体管的TFT22和OLED23。然而，可以采用这样的配置，其中在作 为施加到光源线的电源信号的两个信号之间进行开关，并在作为提供到信号 线的视频信号的两个信号之间进行开关，因此校正阈值和迁移率。或者，可以采用这样的配置，其除了与OLED和开关晶体管串联的驱动 晶体管之外还具有独立地用于迁移率和阈值抵消(cancellation)的TFT等。对于作为开关晶体管的TFT或独立地为阈值或迁移率设置的TFT,布 置在有源矩阵型有机EL显示面板的两侧或一侧上的垂直扫描器比如写入扫 描器产生栅极脉沖。该脉冲信号经由配线施加到以矩阵布置的像素电路中的 期望的TFT的栅极。当这个脉沖信号施加到两个或多个TFT时，每个脉沖信号的施加的时间 变得重要。然而，由因为配线电阻和驱动配线和连接至像素电路的电源线的配线电 容的影响所导致的电源线中的脉冲延迟、瞬时变化和电压降引起阴影或条紋 不均一性。结果，阴影或条紋不均一性能表现为图像的不均一性或粒状。这些问题在面板的尺寸和清晰度增加时有更大的影响。因此期望提供一种像素电路、显示装置和制造能抑制阴影、条紋不均一 性等的像素电路的方法，且其能提供高质量的图像。按照本发明的第一实施例，提供一种像素电路包括驱动晶体管；发光 元件；和电源线；其中驱动晶体管连接在电源线和发光元件的预定的电极之 间，且电源线形成为多层配线。根据本发明的第二实施例，提供一种显示装置包括像素阵列单元，其中形成多个像素电路，像素电路包括发光元件、电源线、连接在电源线和发 光元件的预定电极之间的驱动晶体管和连接在信号线和驱动晶体管的栅电极之间的开关晶体管；第一扫描器，为电源线提供电位；以及第二扫描器， 输出驱动信号到开关晶体管；其中电源线形成为多层配线。根据本发明的实施例，通过形成电源线为多层配线获得电源线的低电 阻。因此抑制了用于电源的配线中的电压降。根据本发明的实施例，可以抑制阴影、条紋不均一性等的发生，并提供 高质量的图像。
图1是示出普通的有机EL显示装置的配置的方框图； 图2是示出图1中的像素电路的配置的实例的电路图； 图3是示出在有机EL发光元件的电流-电压(I-V)特性中的长期变化 的图；图4是示出其中图2的电路中的p沟道TFT用n沟道TFT替换的像素 电路的电路图；图5是示出在起始状态作为驱动晶体管的TFT和EL发光元件的工作点 的图；图6是示出根据本发明的实施例的采用像素电路的有机EL显示装置的 配置的方框图；图7是示出根据本实施例的像素电路的具体配置的电路图； 图8A、 8B和8C是示出图7的像素电路的基本操作的时序图； 图9是辅助解释改善图片质量等的措施的实例的剖面图； 图10是示出当光敏树脂用作层间膜时的多层配线结构的图； 图11是示出其中层间膜在上层配线蚀刻时减少的状态的图； 图12A至12J是辅助解释氧化物膜用作层间膜的情况的制造方法的多层 配线工艺的图；图13A至13I是辅助解释光敏树脂用作层间膜的情况的制造方法的多层 配线工艺的图；图14A、 14B、 14C、 14D和14E是示出图7的像素电路的具体操作的 时序图；图15是辅助解释图7的像素电路的操作的图，且是示出发光阶段的状态的图；图16是辅助解释图7的像素电路的操作的图，且是示出其中在非发光 阶段中设置电压Vss的状态的图；图17是辅助解释图7的像素电路的操作的图，且是示出其中输入偏置 信号的状态的图；图18是辅助解释图7的像素电路的操作的图，且是示出其中设置电压 Vcc的状态的图；图19是辅助解释图7的像素电路的操作的图，且是示出当设置电压Vcc 时驱动晶体管的源极电压的转变的图；图20是辅助解释图7的操作的图，且是示出当写入数据信号Vsig时的 状态的图；图21是辅助解释图7的操作的图，且是示出对应高迁移率和低迁移率 的驱动晶体管的源极电压的转变的图；以及图22是辅助解释图7的操作的图，且是示出发光状态的图。
具体实施方式
下文将参照附图描述本发明的优选实施例。图6是示出根据本发明的第一实施例的使用像素电路的有机EL显示装 置的配置的方框图。图7是示出根据本发第 一 实施例的像素电路的具体配置的电路图。如图6和图7所示，这个显示装置100包括像素阵列单元102，具有 以mxn的矩阵形式布置的像素电路101;水平选择器(HSEL) 103;写入 扫描器(WSCN) 104,作为第二扫描器；电源驱动扫描器(PDSCN) 105， 作为第一扫描器；信号线SGL101至SGL10n，由水平选^^器103选择并提 供有对应于亮度信息的数据信号Vsig的输入信号SIN和偏置信号Vofs;扫 描线WSL101至WSL10m,作为由写入扫描器104的栅极脉沖(扫描脉沖 GP)选择和驱动的驱动配线；以及电源驱动线PSL101至PSL10m,作为通 过提供由电源驱动扫描器105选择地设置为电压Vcc (例如电源电压)或电 压Vss (例如负侧电压)的电源信号PSG驱动的驱动配线。顺便提及，尽管像素电路101以m x n矩阵的形式布置在像素阵列单元 102中，为了图示的简单，图6示出其中像素电路101以2( =m) x 3 ( = n)矩阵的形式布置。另外，为了图示的简单，图7示出一个像素电路的具体配置。如图7所示，根据本实施例的像素电路101包括n沟道TFT 111,作 为驱动晶体管；n沟道TFT112，作为开关晶体管；电容器C111;发光元件 113，由有机EL发光元件(OLED:电光元件)形成；第一节点ND111;以 及第二节点ND112。在像素电路101中，作为驱动晶体管的TFT 111、节点ND111和发光元 件(()LED) 113彼此串联连接在电源驱动线(电源线)PSL ( 101至10m) 和预定的参考电位Vcat (例如地电位)之间。具体地，发光元件113的阴极连接至参考电位Vcat。发光元件113的阳 极连接至第一节点NDlll。 TFT111的源极(例如第二电极)连接至第一节 点NDlll。 TFT 111的漏极(例如第一电极)连接至电源驱动线PSL。TFT 111的栅极连接至第二节点ND112。电容器Clll的第一电极连接至第一节点NDlll。电容器Clll的第二电 极连接至第二节点ND112。TFT 112的源极和漏极分别连接于信号线SGL和第二节点ND112之间。 Tl-T 112的栅极连接至扫描线WSL。这样，根据本实施例的像素电路101具有电容器Clll,作为连接在作 为驱动晶体管的TFT 111的栅极和源极之间的像素电容。图8A至8C是示出图7的像素电路基本操作的时序图。图8A示出施加到扫描线WSL的栅极脉沖(扫描脉冲)GP。图8B示出 施加到电源驱动线PSL的电源信号PSG。图8C示出施加到信号线SGL的 输入信号SIN。为了像素电路101中发光元件113的发光，在非发光阶段，如图8A至 8C所示，电源信号Vss (例如负电压)施加到电源驱动线PSL，且偏置信号 Vofs通过信号线SGL传播，并然后经由TFT 112输入到第二节点ND112。 此后，电源信号Vcc (对应于电源电压)施加到电源驱动线PSL。这样TFT 〗的阈值被校正。此后，对应于亮度信息的数据信号Vsig施加到信号线SGL，因而信号 经由TFT 112写入第二节点ND112。此时，当电流通过TFT 111的同时进行 写入，以使得以同步和并行的方式进行迁移率校正。然后，TFT 112设置为非导电状态，且使发光元件113根据亮度信息发光。在根据本实施例的显示装置100中，采取下面的措施于像素电路101以弥补伴随电源线中的电压降等的比如阴影等的不均一性以改善图片的质量 等，其中不均一性表现为图像的不均一或粒状。图9是辅助解释改善图片的质量等的措施的实例的剖面图。在该措施的本实例中，作为电源的配线的电源线PSL由低电阻的金属例 如铝(Al)形成，且形成为多层配线，其中该配线在每个像素电路101中与 作为驱动晶体管的TFT 111的作为第一电极的漏极连接。与此平行地，连接至TFTlll的作为第二电极的源极的配线层形成为相 同材料的多层配线且在与电源驱动线PSL相同的层中。与多层配线连接的源 电极连接至发光元件113的阳极电极。顺便提及，在本实施例中的每个像素电路101中的TFT 111和TFT 112 是底栅极型，且TFT111和TFT112的栅电极(控制端)形成为在层叠的方 向的底层侧上的第一配线层。一般地，TFT的栅电极通过比如溅射等方法制作高电阻的配线的膜而形 成，该膜例如为金属，比如钼(Mo)，钽(Ta)等或其合金。下面将描述具体配置。例如，如图9所示，底栅极型结构的TFT 111具有在透明绝缘基板(例 如玻璃基板)121上由栅极绝缘膜122覆盖的作为第一配线层的栅电极123。 栅电极123连接至第二节点ND112。如上所述，栅电才及通过比如溅射等方法制作比如钼(Mo)、 4旦(Ta)等或 其合金的金属的膜而形成。TFT 111具有形成在栅极绝缘膜122上的半导体膜(沟道形成区域)124， 和成对的n +扩散层125和126，且半导体膜124夹置于n+扩散层125和126 之间。形成例如由Si02形成的氧化物膜制作的绝缘膜127以覆盖栅极绝缘膜 122、沟道形成区域124和n+扩散层125和126。顺便提及，尽管没有在这个图中示出，n-扩散层(LDD)形成在沟道形 成区域24和每个n+扩散层125和126之间。n+扩散层125形成TFT 111 的漏极扩散层(对应于第一电极)。n+扩散层126形成TFT 111的源极扩散层(对应于第二电极)。一个n +扩散层125经由绝缘膜127中形成的接触孔128a与作为第一电 极的第二配线层的漏电极129连接。另一个n+扩散层126经由在绝缘膜127 中形成的接触孔128b与作为第二电极的第二配线层的源电极130连接。 例如，漏电极129和源电极130通过构图低电阻的铝(Al)形成。 形成作为平坦化层的层间膜131以覆盖漏电极129、源电极130和绝缘 膜127。层间膜131例如由氧化物膜、聚酰亚胺、丙烯酸树脂或光敏树脂形成。漏电极129经由在层间膜131中形成的接触孔132a与作为电源驱动线 PSL的第三配线层133连接。源电极130经由在层间膜131中形成的接触孔 132b与第二电极的第三配线层134连接。第三配线层133和134能通过构图例如铝(Al)来形成，或可以由与如 作为更高层的阳极电极层的材料相同的材料形成，例如银(Ag)等。形成平坦化膜135以覆盖第三配线层133和134和层间膜131。第二电极的第三配线层134经由平坦化膜135中形成的接触孔136与发 光元件113的阳极电极层137连接。顺便提及，当平坦化膜用作上述配置中的第二配线层129和130与第三 配线层133和134之间的层间膜131时，存在对在形成第三配线层的膜(溅 射)时会产生腔的污染的担忧。因此，通过采用与阳极电极层137相同的材料例如Ag用于第三配线层 129和130,可以使用现有的工艺。当通过形成电源驱动线PSL和源电极为多层配线来获得低电阻时，制造 工艺步骤的数目可能增加。为了减少步骤的数目，例如多层配线能用作为层 间膜131的光敏树脂来进行。也就是，当通过使用光敏树脂作为第二配线层和第三配线层之间的层间 膜131,而使用光敏树脂进行多层配线时，步骤的数目可以减少，且多层配 线可以以短的循环时间和以低成本制作。当使用氧化物膜作为层间膜131时， 至少需要膜形成、光刻、蚀刻和抗蚀剂剥离四个步骤。光敏树脂仅需要光刻。当在像素电路中进行多层配线且光敏树脂用作层间膜131时，层间膜在 上层配线蚀刻时可能被损耗，并且因此平坦化膜135的覆盖性能可能形成受 到影响。因此，本实施例防止平坦化膜135的覆盖性能形成被影响，即使在如下 层间膜131由于设置第三配线层133和134的配线厚度而被磨损时。具体地，使tp为平坦化膜的膜厚，tl为第三配线层的膜厚，A为层间膜 的材料的常数，设置第三配线层133和134的厚度以满足下面的关系(公式2)<formula>formula see original document page 13</formula>(2)图10是示出当使用光敏树脂作为层间膜的多层配线结构的图。 图11示出在蚀刻上层配线时层间膜减少的状态。当膜减少发生时，在用平坦化膜135覆盖时的实际的水平差异大于配线 的膜厚，这样劣化了覆盖性能。或者，平坦化膜135的材料大量使用，这样 就成本而言就呈现问题。使tp为平坦化膜的厚度，tl为配线膜的厚度，tx为膜减少量，tp^tl+tx 满足用平坦化膜的正常的覆盖。膜减少量正比于配线膜的厚度，使得关系tx = Axtl (A为常数，且依赖 于层间膜的材料)保持。这样，通过设置tl二tp/(1+A)，即使膜减少发生， 覆盖层间膜131的性能也不受影响。下面将描述具有这种配置的像素电路的部分的制造方法。下面描述使用氧化物膜作为层间膜131和使用光敏树脂作为层间膜131 的两种方法。将首先参照图12A至12J描述使用氧化物膜作为层间膜131的制造方法。如图12A描述，作为第一配线层的栅电极123形成于透明绝缘基板(例 如玻璃基板)121上。如上所述，栅电极123通过比如賊射等方法制作高电阻配线的膜来形成， 该膜比如为钼(Mo)、钽(Ta)等或其合金的金属。下面，如图12B所示，在由Si02形成栅极绝缘膜122之后，形成非晶 硅膜并将其制成多晶硅以形成沟道形成区域124和n +扩散层125和126(漏 才及和源4及)。下面，如图12C所示，绝缘膜127由Si02形成。如图12D所示，在绝缘膜127种制作到达漏极125和源极126的接触孔 128a和128b。然后，如图12E所示，作为第一电极的第二配线层的漏电极129以经由 绝缘膜127中形成的接触孔128a连接至漏极125的方式形成，且作为第二 电极的第二配线层的源电极130以经由绝缘膜127中形成的接触孔128b连 接至源极126的方式形成。漏电极129和源电极130例如通过构图低电阻的铝(Al)形成。下面，如图12F所示，层间膜131由Si02形成。如图12G所示，在层间膜131中制作到达漏电极129和源电极130的接 触孔132a和132b。然后，如图12H所示，作为电源线PSL的第三配线层133以经由在层 间膜131中形成的接触孔132a连接至漏电极129的方式形成，且第二电极 的第三配线层134以经由层间膜131中形成的接触孔132b连接至源电极130 的方式形成。第三配线层133和134例如可以通过构图铝(Al)来形成，或由与作为 更高层的阳极电极层的材料相同的材料例如银(Ag)等形成。下面，如图121所示，形成平坦化膜135以覆盖第三配线层133和134 和层间膜131。然后在平坦化膜135中制作达到配线层134的接触孔136。然后，如图12J所示，发光元件113的阳极电极层137以经由平坦化膜 135中形成的接触孔136连接至第三配线层134的方式形成。下面将参照图13 A至131描述使用光敏树脂作为层间膜131的制造方法。如图13A所示，作为第一配线层的栅电极123形成在透明绝缘基板(例 如玻璃基板)121上。如上所述，栅电极123通过比如賊射等方法制作高电阻配线的膜来形成， 该膜比如为钼(Mo)、钽(Ta)等或其合金的金属。下面，如图13B所示，在栅极绝缘膜122由Si02形成后，形成非晶硅 膜并将其制作为多晶硅以形成沟道形成区域124和n+扩散层125和126 (漏 极和源才及)。下面，如图13C所示，绝缘膜127由Si02形成。如图13D所示，在绝缘膜127中制作到达漏极125和源极126的接触孔 128a和128b。然后，如图13E所示，作为第一电极的第二配线层的漏电极129以经由 绝缘膜127中形成的接触孔128a连接至漏极125的方式形成，且作为第二电极的第二配线层的源电极130以经由绝缘膜127中形成的接触孔128b连接至源极126的方式形成。漏电极129和源电极130例如通过构图低电阻的铝(Al)形成。下面，如图13F所示，层间膜131由光敏树脂形成，且在层间膜131中制作到达漏电极129和源电极130的接触孔132a和132b。当这样光敏树脂被用作层间膜131时，可以以包括形成接触孔的步骤的同步和并行的方式进行加工，并因此步骤的数目与上述使用氧化物膜作为层间膜的情况相比减少。也就是，图12F和12G的两个步骤仅在一个步骤中进行。然后，如图13G所示，作为电源线PSL的第三配线层133以经由在层 间膜131中形成的接触孔132a连接至漏电极129的方式形成，且第二电极 的第三配线层134以经由层间膜131中形成的接触孔132b连接至源电极130的方式形成。第三配线层133和134例如能通过构图铝(Al)来形成，或由与作为更 高层的阳极电极层的材料相同的材料例如银(Ag)等形成。下面，如图13H所示，形成平坦4匕月莫135以^t盖第三配线层133和134 和层间膜131。然后在平坦化膜135中制作达到配线层134的接触孔136。然后，如图13I所示，发光元件113的阳极电极层137以经由平坦化膜 135中形成的接触孔136连接至第三配线层134的方式形成。下面将参照图14A至14E和图15至22集中于像素电路的操作描述上 述配置的更具体的操作。图14A示出施加到扫描线WSL的栅极脉沖(扫描脉冲)GP。图14B示 出施加到电源驱动线PSL的电源信号PSG。图14C示出施加到信号线SGL 的输入信号SIN。图14D示出第二节点ND112的电位VND112。图14E示 出第 一节点ND111的电位VND111 。首先，在发光元件113的发光状态中，如图14A和图15所示，电源驱 动线PSL在电源电压Vcc,而TFT 112在关闭状态。此时，因为作为驱动晶体管的TFT111设置为在饱和区域操作，流过EL 发光元件113的电流Ids假设为根据TFT 111的栅极-至-源极电压Vgs由公 式1表达的值。下面，在非发光阶段，如图14B和图16所示，作为电源线的电源驱动线PSL设置为电压Vss。此时，当电压Vss低于发光元件113的阈值Vthel 和阴极电压Vcat的总和时，即，Vss < Vthel + Vcat时，发光元件113 ^^皮熄灭， 而作为电源线的电源驱动线PSL变为作为驱动晶体管的TFT 111的源极。此 时，如图14E所示，EL发光元件113的阳才及(节点NDlll)纟皮充电至电压 Vss。此外，如图14A、 14C、 14D和14E和图17所示，通过在偏置电压Vofs 的信号线SGL，栅极脉冲GP设置为高电位以开启TFT 112，由此TFT 111 的栅极电位设置在偏置电压Vofs。此时，TFT 111的栅极-至-源极电压假设为值(Vofs - Vss )。当TFT 111 的栅极-至-源极电压(Vofs-Vss)不高于(低于)TFT 111的阈值电压Vth 时不进行阈值校正操作。因此，TFT 111的栅极-至-源极电压(Vofs-Vss) 高于TFT 111的阈值电压Vth即Vofs - Vss > Vth是必要的。然后，在阈值校正操作中的施加到电源驱动线PSL的电源信号PSG再 次设置为电源电压Vcc。通过设置电源驱动线PSL在电源电压Vcc, EL发光元件113的阳极(节 点ND111 )作为TFT 111的源才及，且电流如图18所示流动。r:L发光元件113的等效电路由图18所示的二极管和电容代表。这样， 只要满足Vel^Vcat+Vthel ( EL发光元件113的漏电流比流过TFT 111的电 流小得多)，TFT 111的电流用于为电容器Clll和Cel充电。此时，电容Cel的两端电压Vel随时间上升，如图19所示。经过一定时 间之后，TFT 111的栅极-至-源极电压采取值Vth。此时，Vel = Vofs - Vth ^ Vcat +Vthel。阈值抵消(canceling)操作结束之后，如图14A和14C和图20所示， 信号线SGL在TFT 112在开态下设置为电位Vsig。数据信号Vsig是对应于 灰度层次(gradation level)的电压。此时，如图14D所示，TFT 111的栅极 电位是电位Vsig，因为TFT 112是导通的。源极电位随时间上升，因为电流 Ids从作为电源线的电源驱动线PSL流动。此时，当TFT 111的源极电压不超过EL发光元件113的阈值电压Vthel 和阴极电压Vcat的和时(当EL发光元件113的漏电流比流过TFT 111的电 流小得多时)，流过TFT 111的电流用于为电容器CI 11和Cel充电。此时，因为TFT 111的校正阈值的操作已经完成，流经TFT 111的电流反映了迁移率P。具体地，如图21所示，当迁移率)i高时，此时电流的量大，且源极电 压快速上升。相反地，当迁移率H低时，电流的量小，且源极电压上升慢。这样，反映迁移率ju的TFT 111的栅极-至-源极电压下降，且经过一段时间 之后变为彻底校正迁移率的栅极-至-源极电压。最后，如图14A至14C和图22所示，栅极脉冲GP变为低电位以关闭 T1'T12并因此结束写入，且使EL发光元件113发光。因为TFT 111的栅极-至-源极电压是恒定的，TFT 111向EL发光元件113 发出恒定电流Ids',电压Vel上升至电压Vx，在Vx电流Ids，流过EL发光 元件113,且F丄发光元件113发光。同样在像素电路101中，发光元件113的I-V特性随发光时间延长而变 化。因此，图22中的点B (节点ND111)的电位也改变。然而，TFT 111 的栅极-至-源极电压保持在恒定值，并这样流过EL发光元件113的电流不 改变。这样，即使当发光元件113的I-V特性衰减时，恒定电流Ids在所有 时间流过，并因此发光元件113的亮度不改变。在这样驱动的像素电路中，电源线被制成两阶段配线结构以获得低电 阻，且可以弥补伴随电压降的比如阴影等的不均一性，此不均一性表现为图 像的不均一或粒状。根据本实施例，包括有机EL (电致发光)元件的图像装置具有校正晶 体管阈值的变化的功能，校正迁移率的变化的功能，和校正有机EL发光元 件的长期变化的功能，从而可以获得高图片质量。此外，除了由于小数目的 元件而获得高清晰度的能力之外，通过使用现有工艺进行多层配线获得了低 电阻，从而可以获得提供优秀图片质量的图像装置。此外，除了由于小数目的元件而获得高清晰度的能力之外，通过使用光 敏树脂进行多层配线获得低电阻配线，从而可以获得提供优秀图片质量的显 示装置。此外，在使用光敏树脂的情况，使平坦化膜的膜厚为tp， tl为第三配线 层的膜厚，以及A为层间膜的材料的常数，使配置满足关系tl = tp/(l+A), 能够实现多层配线而不影响平坦化膜的覆盖特性，即使当层间膜减少时。在本实施例中，上面已经描述了对于改善具有图7中的电路即包括两个 晶体管和一个电容器的2Tr+ 1C像素电路的显示装置100的图片质量的有效措施的实例。然而，虽然该措施的实例对于具有2Tr+lC像素电路的显示装置100是 有效的，但该措施也可以应用于这样的显示装置，该显示装置具有除了与开 关晶体管和OLED串联连接的驱动晶体管之外为迁移率和阈值校正独立地 设置TFT等的配置的像素电路。对于本领域的技术人员应该了解的是各种修改、组合、子组合和变化可 以根据设计需要和其它因素而进行，只要它们在权利要求或其等同特征的范 围内。本发明包括与在2006年11月17在日本专利局递交的日本专利申请 JP2006-311494相关的主题，在此将其全部内容引用结合于此。
权利要求
1. 一种像素电路，包括驱动晶体管；发光元件；以及电源线；其中所述驱动晶体管连接在所述电源线和所述发光元件的预定电极之间，以及所述电源线形成为多层配线，且形成内插电容以使得形成为多层配线的该电源线和另一个导电层以一定距离彼此相对布置。
2. 根据权利要求1所述的像素电路，其中所述驱动晶体管包括由第一配线层形成的栅电极、沟道形成区域、 形成在所述栅电极和所述沟道形成区域之间的栅极绝缘膜、以及第一电极和 第二电极，形成该第一电极和第二电极以使得所述沟道形成区域夹置在该第一电极和该第二电极之间，所述电源线包括第二配线层和第三配线层，形成该第二配线层以经由形 成在绝缘膜中的接触孔连接至所述驱动晶体管的第一电极，形成该第三配线 层以经由形成在层间膜中的接触孔连接至所述第二配线层。
3. 根据权利要求2所述的像素电路， 其中所述电源线的电位采取多个值。
4. 根据权利要求2所述的像素电路， 其中所述层间膜由光敏树脂形成。
5. 根据权利要求2所述的像素电路， 其中所述层间膜由聚酰亚胺形成。
6. 根据权利要求2所述的像素电路，还包括形成在所述第三配线层上的平坦化膜，其中使tp为所述平坦化膜的膜厚，tl为所述第三配线层的膜厚，且A 使所述层间膜的材料的常数，满足下面的关系 tl二tp/(1 +A)
7. 根据权利要求2所述的像素电路，其中所述第二电极连接至所述发光元件的所述预定电极，且所述第三配线层由与所述预定电极相同的材料形成。
8. —种显示装置，包括像素阵列单元，其中形成多个像素电路，所述像素电路包括发光元件、 电源线、连接于所述电源线和所述发光元件的预定电极之间的驱动晶体管， 和连接于信号线和所述驱动晶体管的栅电极之间的开关晶体管；第一扫描器，为所述电源线提供电位；以及第二扫描器，为所述开关晶体管输出驱动信号；其中所述电源线形成为多层配线。
9. 根据权利要求8所述的显示装置，其中所述驱动晶体管包括由第一配线层形成的栅电极、沟道形成区域、 形成在所述栅电极和所述沟道形成区域之间的栅极绝缘膜、以及第一电极和 第二电极，形成该第一电极和第二电极以使得所述沟道形成区域夹置在该第 一电极和该第二电极之间，所述电源线包括第二配线层和第三配线层，形成该第二配线层以经由形 成在绝缘膜中的接触孔连接至所述驱动晶体管的第一电极，形成该第三配线 层以经由形成在层间膜中的接触孔连接至所述第二配线层。
10. 根据权利要求9所述的显示装置， 其中所述电源线的电位采取多个值。
11. 根据权利要求9所述的显示装置， 其中所述层间膜由光敏树脂形成。
12. 根据权利要求9所述的显示装置， 其中所述层间膜由聚酰亚胺形成。
13. 根据权利要求9所述的显示装置，还包括形成在所述第三配线层上 的平坦化膜，其中使tp为所述平坦化膜的膜厚，tl为所述第三配线层的膜厚，A使所 述层间膜的材料的常数，满足下面的关系 tl = tp/(l +A)
14. 根据权利要求9所述的显示装置，其中所述第二电极连接至所述发光元件的所述预定电极，且所述第三配 线层由与所述预定电极相同的材料形成。
全文摘要
一种像素电路包括驱动晶体管；发光元件；以及电源线；其中驱动晶体管连接于电源线和发光元件的预定电极之间，且电源线形成为多层配线，以及形成内插电容以使得形成为多层配线的电源线和另一个导电层以一定距离彼此相对布置。
文档编号G09F9/33GK101246667SQ20071018706
公开日2008年8月20日 申请日期2007年11月19日 优先权日2006年11月17日
发明者内野胜秀, 饭田幸人 申请人:索尼株式会社
技术领域：
本发明涉及一种像素电路、 一种有源矩阵型显示装置以及制造该像素电路的方法，该像素电路包括有机电致发光(EL, Electroluminescence)发光元件等。
背景技术：
在图像显示装置中，例如液晶显示器，大量的像素以矩阵形式布置，对 于每个像素按照要显示的图像的信息控制发光强度，由此显示图像。虽然对于有机EL显示器等也具有相同的情况，但有机EL显示器是所 谓的在每个像素电路具有发光元件的发光显示器，例如与液晶显示器相比具 有提供更高的图像可视性(viewability )、消除了对背光的需要且具有更高 的响应速度的优点。另外，有机EL显示器很大地区别于液晶显示器等之处在于每个发光元 件的亮度由通过该发光元件的电流值控制，并因此获得颜色灰度(color gradation),即在于发光元件是电流控制型的。如在液晶显示器中，也有简单矩阵系统和有源矩阵系统作为有机E L显 示器的可能的驱动系统。前者具有简单结构，但表现出问题，包括例如难于 实现大的高清晰度显示器。因此已经积极开发了有源矩阵系统，其由设置在 像素电路内的有源元件或典型的薄膜晶体管(TFT, Thin Film Transistor)控 制流过像素电路内的发光元件的电流。图1是示出普通的有机EL显示装置的配置的方框图。如图1所示，这个显示装置1包括像素阵列单元2，具有以mxn矩阵 方式布置的像素电路(PXLC )2a;水平选择器(HSEL )3;写入扫描器(WSCN) 4;信号线(数据线)SGL1至SGLn，由水平选择器3选择并提供有对应于 亮度信息的数据信号；以及扫描线WSL1至WSLm，由写入扫描器4选4奪和 驱动。顺便提及，水平选择器3和写入扫描器4可以形成在多晶硅上，或由MOSIC等形成在像素的周边上。图2是示出图1中的像素电路2a的配置的实例的电路图(例如见美国 专利No. 5,684,365和日本专利公开No.平8-234683 )。图2的像素电路具有在已经提出的大量的电路中的简单电路配置，并是 所谓的双晶体管驱动系统的电路。图2的像素电路2a包括p沟道薄膜场效应晶体管(下文称为TFT) 11 和TIT 12，电容器Cll以及作为发光元件的有机EL发光元件(OLED) 13。 在图2中，SGL指示信号线，而WSL指示扫描线。有机EL发光元件在很多情况下具有整流特性，并因此称为OLED (有 机发光二极管)。虽然二极管的符号用于图2和其它的图中的发光元件，但 是整流特性对于在下面描述中的OLED不是必须的。在图2中，TFT 11的源极连接至电源电位Vcc。发光元件13的阴极接 地电位GND。图2的像素电路2a的操作如下步骤ST1:当扫描线WSL设置为选择的状态(在这种情况是低电平)，且写入电 位Vdata施加到信号线SGL ， TFT 12将电容器C11的充电和放电，且TFT 11 的栅极电位变为写入电位Vdata 。步骤ST2:当扫描线WSL设置为非选择状态(在这种情况是高电平)，信号线SGL 和TFI， 11彼此电切断。然而，TFT 11的栅极电位由电容器Cll稳定地保持。 步骤ST3:流过TFT 11和发光元件13的电流具有对应于TFT 11的栅极-至-源极电 压Vgs的值，且发光元件13持续以对应于电流值的亮度发光。如上述步骤ST1中选择扫描线WSL和将提供至数据线的亮度信息传输至像素内部的操作将在下文称为"写入"。如上所述， 一旦写入电位Vdata写入图2的像素电路2a中，发光元件 13持续以恒定的亮度发光直到写入电位Vdata被下一次重写。如上所述，在像素电路2a中，流过发光元件13的电流值通过改变施加 到作为驱动晶体管的TFT 11的栅极的电压来控制。在此时，p沟道驱动晶体管的源极连接至电源电位Vcc，且TFT11在所 有时间在饱和区域中操作。因此TFT 11是具有由下面的公式1表达的值的恒:流源。(公式1 )Ids = l/2-|i(W/L)Cox(Vgs-|Vth|)2 …(1 ) 这里p指示载流子迁移率，Cox指示单位面积的栅极电容，W指示栅极宽度， L指示栅极长度，Vgs指示TFT 11的栅极-至-源极电压，以及Vth指示TFT 11的阈值电压。在简单矩阵型图像显示装置中的每个发光元件仅在当发光元件被选择 时发光。在另一方面，在有源矩阵系统中的发光元件即使在写入结束后还持 续发光，如上所述。因此有源矩阵系统尤其在大高清晰度显示器中具有优势， 因为与简单矩阵系统相比发光元件的峰值亮度和峰值电流能被降低。图3是示出在有机EL发光元件的电流-电压(I-V)特性中的长期变化 的图。在图3中，描绘为实线的曲线表示起始状态的时间的特性，而描绘为 虛线的曲线标示长期变化后的特性。一般地，如图3所示，有机EL发光元件的I-V特性随时间的流逝而衰减。然而，因为图2的双晶体管驱动是恒定电流驱动，所以如上述恒定电流流过有机EL发光元件，即使当有机EL发光元件的I-V特性衰减时，有机I':L发光元件的发光亮度也不随时间衰减。图2的像素电路2a形成有p沟道TFT。当图2的像素电路2a能形成有n沟道TFT时，现有的非晶硅(a-Si)工艺可以用于TFT的制作。因此，TFT基板的成本降低。下面将描述其中晶体管用n沟道TFT替换的基本像素电路。图4是示出其中图2中的p沟道TFT用n沟道TFT替换的像素电路。图4的像素电路2b包括n沟道TFT 21和22、电容器C21以及作为发光元件的有机EL发光元件(OLED )。在图4中，SGL指示数据线，而WSL指示扫描线。在这个像素电路2b中，作为驱动晶体管的TFT21的漏极侧连接至电源 电位Vcc ，而TFT 21的源极连接至EL发光元件23的阳极，因而形成源跟随器电路。图5是示出在起始状态的作为驱动晶体管的TFT21和EL发光元件23 的工作点的图。在图5中，横坐标轴指示TFT21的漏极-至-源极电压Vds， 而纵坐标轴指示TFT 21的漏极-至-源极电流Ids。如图5所示，源极电压由作为驱动晶体管的TFT21和发光元件23的工 作点决定，且该电压具有依赖于栅极电压的不同值。因为TFT 21在饱和区域驱动，TFT 21通过具有如上所述的涉及对应于 在工作点的源极电压的栅极-至-源极电压Vgs的公式1所示的公式的值的电 流Ids。发明内容上述像素电路是最简单的电路，其包括作为驱动晶体管的TFT21、作为 开关晶体管的TFT22和OLED23。然而，可以采用这样的配置，其中在作 为施加到光源线的电源信号的两个信号之间进行开关，并在作为提供到信号 线的视频信号的两个信号之间进行开关，因此校正阈值和迁移率。或者，可以采用这样的配置，其除了与OLED和开关晶体管串联的驱动 晶体管之外还具有独立地用于迁移率和阈值抵消(cancellation)的TFT等。对于作为开关晶体管的TFT或独立地为阈值或迁移率设置的TFT,布 置在有源矩阵型有机EL显示面板的两侧或一侧上的垂直扫描器比如写入扫 描器产生栅极脉沖。该脉冲信号经由配线施加到以矩阵布置的像素电路中的 期望的TFT的栅极。当这个脉沖信号施加到两个或多个TFT时，每个脉沖信号的施加的时间 变得重要。然而，由因为配线电阻和驱动配线和连接至像素电路的电源线的配线电 容的影响所导致的电源线中的脉冲延迟、瞬时变化和电压降引起阴影或条紋 不均一性。结果，阴影或条紋不均一性能表现为图像的不均一性或粒状。这些问题在面板的尺寸和清晰度增加时有更大的影响。因此期望提供一种像素电路、显示装置和制造能抑制阴影、条紋不均一 性等的像素电路的方法，且其能提供高质量的图像。按照本发明的第一实施例，提供一种像素电路包括驱动晶体管；发光 元件；和电源线；其中驱动晶体管连接在电源线和发光元件的预定的电极之 间，且电源线形成为多层配线。根据本发明的第二实施例，提供一种显示装置包括像素阵列单元，其中形成多个像素电路，像素电路包括发光元件、电源线、连接在电源线和发 光元件的预定电极之间的驱动晶体管和连接在信号线和驱动晶体管的栅电极之间的开关晶体管；第一扫描器，为电源线提供电位；以及第二扫描器， 输出驱动信号到开关晶体管；其中电源线形成为多层配线。根据本发明的实施例，通过形成电源线为多层配线获得电源线的低电 阻。因此抑制了用于电源的配线中的电压降。根据本发明的实施例，可以抑制阴影、条紋不均一性等的发生，并提供 高质量的图像。
图1是示出普通的有机EL显示装置的配置的方框图； 图2是示出图1中的像素电路的配置的实例的电路图； 图3是示出在有机EL发光元件的电流-电压(I-V)特性中的长期变化 的图；图4是示出其中图2的电路中的p沟道TFT用n沟道TFT替换的像素 电路的电路图；图5是示出在起始状态作为驱动晶体管的TFT和EL发光元件的工作点 的图；图6是示出根据本发明的实施例的采用像素电路的有机EL显示装置的 配置的方框图；图7是示出根据本实施例的像素电路的具体配置的电路图； 图8A、 8B和8C是示出图7的像素电路的基本操作的时序图； 图9是辅助解释改善图片质量等的措施的实例的剖面图； 图10是示出当光敏树脂用作层间膜时的多层配线结构的图； 图11是示出其中层间膜在上层配线蚀刻时减少的状态的图； 图12A至12J是辅助解释氧化物膜用作层间膜的情况的制造方法的多层 配线工艺的图；图13A至13I是辅助解释光敏树脂用作层间膜的情况的制造方法的多层 配线工艺的图；图14A、 14B、 14C、 14D和14E是示出图7的像素电路的具体操作的 时序图；图15是辅助解释图7的像素电路的操作的图，且是示出发光阶段的状态的图；图16是辅助解释图7的像素电路的操作的图，且是示出其中在非发光 阶段中设置电压Vss的状态的图；图17是辅助解释图7的像素电路的操作的图，且是示出其中输入偏置 信号的状态的图；图18是辅助解释图7的像素电路的操作的图，且是示出其中设置电压 Vcc的状态的图；图19是辅助解释图7的像素电路的操作的图，且是示出当设置电压Vcc 时驱动晶体管的源极电压的转变的图；图20是辅助解释图7的操作的图，且是示出当写入数据信号Vsig时的 状态的图；图21是辅助解释图7的操作的图，且是示出对应高迁移率和低迁移率 的驱动晶体管的源极电压的转变的图；以及图22是辅助解释图7的操作的图，且是示出发光状态的图。
具体实施方式
下文将参照附图描述本发明的优选实施例。图6是示出根据本发明的第一实施例的使用像素电路的有机EL显示装 置的配置的方框图。图7是示出根据本发第 一 实施例的像素电路的具体配置的电路图。如图6和图7所示，这个显示装置100包括像素阵列单元102，具有 以mxn的矩阵形式布置的像素电路101;水平选择器(HSEL) 103;写入 扫描器(WSCN) 104,作为第二扫描器；电源驱动扫描器(PDSCN) 105， 作为第一扫描器；信号线SGL101至SGL10n，由水平选^^器103选择并提 供有对应于亮度信息的数据信号Vsig的输入信号SIN和偏置信号Vofs;扫 描线WSL101至WSL10m,作为由写入扫描器104的栅极脉沖(扫描脉沖 GP)选择和驱动的驱动配线；以及电源驱动线PSL101至PSL10m,作为通 过提供由电源驱动扫描器105选择地设置为电压Vcc (例如电源电压)或电 压Vss (例如负侧电压)的电源信号PSG驱动的驱动配线。顺便提及，尽管像素电路101以m x n矩阵的形式布置在像素阵列单元 102中，为了图示的简单，图6示出其中像素电路101以2( =m) x 3 ( = n)矩阵的形式布置。另外，为了图示的简单，图7示出一个像素电路的具体配置。如图7所示，根据本实施例的像素电路101包括n沟道TFT 111,作 为驱动晶体管；n沟道TFT112，作为开关晶体管；电容器C111;发光元件 113，由有机EL发光元件(OLED:电光元件)形成；第一节点ND111;以 及第二节点ND112。在像素电路101中，作为驱动晶体管的TFT 111、节点ND111和发光元 件(()LED) 113彼此串联连接在电源驱动线(电源线)PSL ( 101至10m) 和预定的参考电位Vcat (例如地电位)之间。具体地，发光元件113的阴极连接至参考电位Vcat。发光元件113的阳 极连接至第一节点NDlll。 TFT111的源极(例如第二电极)连接至第一节 点NDlll。 TFT 111的漏极(例如第一电极)连接至电源驱动线PSL。TFT 111的栅极连接至第二节点ND112。电容器Clll的第一电极连接至第一节点NDlll。电容器Clll的第二电 极连接至第二节点ND112。TFT 112的源极和漏极分别连接于信号线SGL和第二节点ND112之间。 Tl-T 112的栅极连接至扫描线WSL。这样，根据本实施例的像素电路101具有电容器Clll,作为连接在作 为驱动晶体管的TFT 111的栅极和源极之间的像素电容。图8A至8C是示出图7的像素电路基本操作的时序图。图8A示出施加到扫描线WSL的栅极脉沖(扫描脉冲)GP。图8B示出 施加到电源驱动线PSL的电源信号PSG。图8C示出施加到信号线SGL的 输入信号SIN。为了像素电路101中发光元件113的发光，在非发光阶段，如图8A至 8C所示，电源信号Vss (例如负电压)施加到电源驱动线PSL，且偏置信号 Vofs通过信号线SGL传播，并然后经由TFT 112输入到第二节点ND112。 此后，电源信号Vcc (对应于电源电压)施加到电源驱动线PSL。这样TFT 〗的阈值被校正。此后，对应于亮度信息的数据信号Vsig施加到信号线SGL，因而信号 经由TFT 112写入第二节点ND112。此时，当电流通过TFT 111的同时进行 写入，以使得以同步和并行的方式进行迁移率校正。然后，TFT 112设置为非导电状态，且使发光元件113根据亮度信息发光。在根据本实施例的显示装置100中，采取下面的措施于像素电路101以弥补伴随电源线中的电压降等的比如阴影等的不均一性以改善图片的质量 等，其中不均一性表现为图像的不均一或粒状。图9是辅助解释改善图片的质量等的措施的实例的剖面图。在该措施的本实例中，作为电源的配线的电源线PSL由低电阻的金属例 如铝(Al)形成，且形成为多层配线，其中该配线在每个像素电路101中与 作为驱动晶体管的TFT 111的作为第一电极的漏极连接。与此平行地，连接至TFTlll的作为第二电极的源极的配线层形成为相 同材料的多层配线且在与电源驱动线PSL相同的层中。与多层配线连接的源 电极连接至发光元件113的阳极电极。顺便提及，在本实施例中的每个像素电路101中的TFT 111和TFT 112 是底栅极型，且TFT111和TFT112的栅电极(控制端)形成为在层叠的方 向的底层侧上的第一配线层。一般地，TFT的栅电极通过比如溅射等方法制作高电阻的配线的膜而形 成，该膜例如为金属，比如钼(Mo)，钽(Ta)等或其合金。下面将描述具体配置。例如，如图9所示，底栅极型结构的TFT 111具有在透明绝缘基板(例 如玻璃基板)121上由栅极绝缘膜122覆盖的作为第一配线层的栅电极123。 栅电极123连接至第二节点ND112。如上所述，栅电才及通过比如溅射等方法制作比如钼(Mo)、 4旦(Ta)等或 其合金的金属的膜而形成。TFT 111具有形成在栅极绝缘膜122上的半导体膜(沟道形成区域)124， 和成对的n +扩散层125和126，且半导体膜124夹置于n+扩散层125和126 之间。形成例如由Si02形成的氧化物膜制作的绝缘膜127以覆盖栅极绝缘膜 122、沟道形成区域124和n+扩散层125和126。顺便提及，尽管没有在这个图中示出，n-扩散层(LDD)形成在沟道形 成区域24和每个n+扩散层125和126之间。n+扩散层125形成TFT 111 的漏极扩散层(对应于第一电极)。n+扩散层126形成TFT 111的源极扩散层(对应于第二电极)。一个n +扩散层125经由绝缘膜127中形成的接触孔128a与作为第一电 极的第二配线层的漏电极129连接。另一个n+扩散层126经由在绝缘膜127 中形成的接触孔128b与作为第二电极的第二配线层的源电极130连接。 例如，漏电极129和源电极130通过构图低电阻的铝(Al)形成。 形成作为平坦化层的层间膜131以覆盖漏电极129、源电极130和绝缘 膜127。层间膜131例如由氧化物膜、聚酰亚胺、丙烯酸树脂或光敏树脂形成。漏电极129经由在层间膜131中形成的接触孔132a与作为电源驱动线 PSL的第三配线层133连接。源电极130经由在层间膜131中形成的接触孔 132b与第二电极的第三配线层134连接。第三配线层133和134能通过构图例如铝(Al)来形成，或可以由与如 作为更高层的阳极电极层的材料相同的材料形成，例如银(Ag)等。形成平坦化膜135以覆盖第三配线层133和134和层间膜131。第二电极的第三配线层134经由平坦化膜135中形成的接触孔136与发 光元件113的阳极电极层137连接。顺便提及，当平坦化膜用作上述配置中的第二配线层129和130与第三 配线层133和134之间的层间膜131时，存在对在形成第三配线层的膜(溅 射)时会产生腔的污染的担忧。因此，通过采用与阳极电极层137相同的材料例如Ag用于第三配线层 129和130,可以使用现有的工艺。当通过形成电源驱动线PSL和源电极为多层配线来获得低电阻时，制造 工艺步骤的数目可能增加。为了减少步骤的数目，例如多层配线能用作为层 间膜131的光敏树脂来进行。也就是，当通过使用光敏树脂作为第二配线层和第三配线层之间的层间 膜131,而使用光敏树脂进行多层配线时，步骤的数目可以减少，且多层配 线可以以短的循环时间和以低成本制作。当使用氧化物膜作为层间膜131时， 至少需要膜形成、光刻、蚀刻和抗蚀剂剥离四个步骤。光敏树脂仅需要光刻。当在像素电路中进行多层配线且光敏树脂用作层间膜131时，层间膜在 上层配线蚀刻时可能被损耗，并且因此平坦化膜135的覆盖性能可能形成受 到影响。因此，本实施例防止平坦化膜135的覆盖性能形成被影响，即使在如下 层间膜131由于设置第三配线层133和134的配线厚度而被磨损时。具体地，使tp为平坦化膜的膜厚，tl为第三配线层的膜厚，A为层间膜 的材料的常数，设置第三配线层133和134的厚度以满足下面的关系(公式2)<formula>formula see original document page 13</formula>(2)图10是示出当使用光敏树脂作为层间膜的多层配线结构的图。 图11示出在蚀刻上层配线时层间膜减少的状态。当膜减少发生时，在用平坦化膜135覆盖时的实际的水平差异大于配线 的膜厚，这样劣化了覆盖性能。或者，平坦化膜135的材料大量使用，这样 就成本而言就呈现问题。使tp为平坦化膜的厚度，tl为配线膜的厚度，tx为膜减少量，tp^tl+tx 满足用平坦化膜的正常的覆盖。膜减少量正比于配线膜的厚度，使得关系tx = Axtl (A为常数，且依赖 于层间膜的材料)保持。这样，通过设置tl二tp/(1+A)，即使膜减少发生， 覆盖层间膜131的性能也不受影响。下面将描述具有这种配置的像素电路的部分的制造方法。下面描述使用氧化物膜作为层间膜131和使用光敏树脂作为层间膜131 的两种方法。将首先参照图12A至12J描述使用氧化物膜作为层间膜131的制造方法。如图12A描述，作为第一配线层的栅电极123形成于透明绝缘基板(例 如玻璃基板)121上。如上所述，栅电极123通过比如賊射等方法制作高电阻配线的膜来形成， 该膜比如为钼(Mo)、钽(Ta)等或其合金的金属。下面，如图12B所示，在由Si02形成栅极绝缘膜122之后，形成非晶 硅膜并将其制成多晶硅以形成沟道形成区域124和n +扩散层125和126(漏 才及和源4及)。下面，如图12C所示，绝缘膜127由Si02形成。如图12D所示，在绝缘膜127种制作到达漏极125和源极126的接触孔 128a和128b。然后，如图12E所示，作为第一电极的第二配线层的漏电极129以经由 绝缘膜127中形成的接触孔128a连接至漏极125的方式形成，且作为第二 电极的第二配线层的源电极130以经由绝缘膜127中形成的接触孔128b连 接至源极126的方式形成。漏电极129和源电极130例如通过构图低电阻的铝(Al)形成。下面，如图12F所示，层间膜131由Si02形成。如图12G所示，在层间膜131中制作到达漏电极129和源电极130的接 触孔132a和132b。然后，如图12H所示，作为电源线PSL的第三配线层133以经由在层 间膜131中形成的接触孔132a连接至漏电极129的方式形成，且第二电极 的第三配线层134以经由层间膜131中形成的接触孔132b连接至源电极130 的方式形成。第三配线层133和134例如可以通过构图铝(Al)来形成，或由与作为 更高层的阳极电极层的材料相同的材料例如银(Ag)等形成。下面，如图121所示，形成平坦化膜135以覆盖第三配线层133和134 和层间膜131。然后在平坦化膜135中制作达到配线层134的接触孔136。然后，如图12J所示，发光元件113的阳极电极层137以经由平坦化膜 135中形成的接触孔136连接至第三配线层134的方式形成。下面将参照图13 A至131描述使用光敏树脂作为层间膜131的制造方法。如图13A所示，作为第一配线层的栅电极123形成在透明绝缘基板(例 如玻璃基板)121上。如上所述，栅电极123通过比如賊射等方法制作高电阻配线的膜来形成， 该膜比如为钼(Mo)、钽(Ta)等或其合金的金属。下面，如图13B所示，在栅极绝缘膜122由Si02形成后，形成非晶硅 膜并将其制作为多晶硅以形成沟道形成区域124和n+扩散层125和126 (漏 极和源才及)。下面，如图13C所示，绝缘膜127由Si02形成。如图13D所示，在绝缘膜127中制作到达漏极125和源极126的接触孔 128a和128b。然后，如图13E所示，作为第一电极的第二配线层的漏电极129以经由 绝缘膜127中形成的接触孔128a连接至漏极125的方式形成，且作为第二电极的第二配线层的源电极130以经由绝缘膜127中形成的接触孔128b连接至源极126的方式形成。漏电极129和源电极130例如通过构图低电阻的铝(Al)形成。下面，如图13F所示，层间膜131由光敏树脂形成，且在层间膜131中制作到达漏电极129和源电极130的接触孔132a和132b。当这样光敏树脂被用作层间膜131时，可以以包括形成接触孔的步骤的同步和并行的方式进行加工，并因此步骤的数目与上述使用氧化物膜作为层间膜的情况相比减少。也就是，图12F和12G的两个步骤仅在一个步骤中进行。然后，如图13G所示，作为电源线PSL的第三配线层133以经由在层 间膜131中形成的接触孔132a连接至漏电极129的方式形成，且第二电极 的第三配线层134以经由层间膜131中形成的接触孔132b连接至源电极130的方式形成。第三配线层133和134例如能通过构图铝(Al)来形成，或由与作为更 高层的阳极电极层的材料相同的材料例如银(Ag)等形成。下面，如图13H所示，形成平坦4匕月莫135以^t盖第三配线层133和134 和层间膜131。然后在平坦化膜135中制作达到配线层134的接触孔136。然后，如图13I所示，发光元件113的阳极电极层137以经由平坦化膜 135中形成的接触孔136连接至第三配线层134的方式形成。下面将参照图14A至14E和图15至22集中于像素电路的操作描述上 述配置的更具体的操作。图14A示出施加到扫描线WSL的栅极脉沖(扫描脉冲)GP。图14B示 出施加到电源驱动线PSL的电源信号PSG。图14C示出施加到信号线SGL 的输入信号SIN。图14D示出第二节点ND112的电位VND112。图14E示 出第 一节点ND111的电位VND111 。首先，在发光元件113的发光状态中，如图14A和图15所示，电源驱 动线PSL在电源电压Vcc,而TFT 112在关闭状态。此时，因为作为驱动晶体管的TFT111设置为在饱和区域操作，流过EL 发光元件113的电流Ids假设为根据TFT 111的栅极-至-源极电压Vgs由公 式1表达的值。下面，在非发光阶段，如图14B和图16所示，作为电源线的电源驱动线PSL设置为电压Vss。此时，当电压Vss低于发光元件113的阈值Vthel 和阴极电压Vcat的总和时，即，Vss < Vthel + Vcat时，发光元件113 ^^皮熄灭， 而作为电源线的电源驱动线PSL变为作为驱动晶体管的TFT 111的源极。此 时，如图14E所示，EL发光元件113的阳才及(节点NDlll)纟皮充电至电压 Vss。此外，如图14A、 14C、 14D和14E和图17所示，通过在偏置电压Vofs 的信号线SGL，栅极脉冲GP设置为高电位以开启TFT 112，由此TFT 111 的栅极电位设置在偏置电压Vofs。此时，TFT 111的栅极-至-源极电压假设为值(Vofs - Vss )。当TFT 111 的栅极-至-源极电压(Vofs-Vss)不高于(低于)TFT 111的阈值电压Vth 时不进行阈值校正操作。因此，TFT 111的栅极-至-源极电压(Vofs-Vss) 高于TFT 111的阈值电压Vth即Vofs - Vss > Vth是必要的。然后，在阈值校正操作中的施加到电源驱动线PSL的电源信号PSG再 次设置为电源电压Vcc。通过设置电源驱动线PSL在电源电压Vcc, EL发光元件113的阳极(节 点ND111 )作为TFT 111的源才及，且电流如图18所示流动。r:L发光元件113的等效电路由图18所示的二极管和电容代表。这样， 只要满足Vel^Vcat+Vthel ( EL发光元件113的漏电流比流过TFT 111的电 流小得多)，TFT 111的电流用于为电容器Clll和Cel充电。此时，电容Cel的两端电压Vel随时间上升，如图19所示。经过一定时 间之后，TFT 111的栅极-至-源极电压采取值Vth。此时，Vel = Vofs - Vth ^ Vcat +Vthel。阈值抵消(canceling)操作结束之后，如图14A和14C和图20所示， 信号线SGL在TFT 112在开态下设置为电位Vsig。数据信号Vsig是对应于 灰度层次(gradation level)的电压。此时，如图14D所示，TFT 111的栅极 电位是电位Vsig，因为TFT 112是导通的。源极电位随时间上升，因为电流 Ids从作为电源线的电源驱动线PSL流动。此时，当TFT 111的源极电压不超过EL发光元件113的阈值电压Vthel 和阴极电压Vcat的和时(当EL发光元件113的漏电流比流过TFT 111的电 流小得多时)，流过TFT 111的电流用于为电容器CI 11和Cel充电。此时，因为TFT 111的校正阈值的操作已经完成，流经TFT 111的电流反映了迁移率P。具体地，如图21所示，当迁移率)i高时，此时电流的量大，且源极电 压快速上升。相反地，当迁移率H低时，电流的量小，且源极电压上升慢。这样，反映迁移率ju的TFT 111的栅极-至-源极电压下降，且经过一段时间 之后变为彻底校正迁移率的栅极-至-源极电压。最后，如图14A至14C和图22所示，栅极脉冲GP变为低电位以关闭 T1'T12并因此结束写入，且使EL发光元件113发光。因为TFT 111的栅极-至-源极电压是恒定的，TFT 111向EL发光元件113 发出恒定电流Ids',电压Vel上升至电压Vx，在Vx电流Ids，流过EL发光 元件113,且F丄发光元件113发光。同样在像素电路101中，发光元件113的I-V特性随发光时间延长而变 化。因此，图22中的点B (节点ND111)的电位也改变。然而，TFT 111 的栅极-至-源极电压保持在恒定值，并这样流过EL发光元件113的电流不 改变。这样，即使当发光元件113的I-V特性衰减时，恒定电流Ids在所有 时间流过，并因此发光元件113的亮度不改变。在这样驱动的像素电路中，电源线被制成两阶段配线结构以获得低电 阻，且可以弥补伴随电压降的比如阴影等的不均一性，此不均一性表现为图 像的不均一或粒状。根据本实施例，包括有机EL (电致发光)元件的图像装置具有校正晶 体管阈值的变化的功能，校正迁移率的变化的功能，和校正有机EL发光元 件的长期变化的功能，从而可以获得高图片质量。此外，除了由于小数目的 元件而获得高清晰度的能力之外，通过使用现有工艺进行多层配线获得了低 电阻，从而可以获得提供优秀图片质量的图像装置。此外，除了由于小数目的元件而获得高清晰度的能力之外，通过使用光 敏树脂进行多层配线获得低电阻配线，从而可以获得提供优秀图片质量的显 示装置。此外，在使用光敏树脂的情况，使平坦化膜的膜厚为tp， tl为第三配线 层的膜厚，以及A为层间膜的材料的常数，使配置满足关系tl = tp/(l+A), 能够实现多层配线而不影响平坦化膜的覆盖特性，即使当层间膜减少时。在本实施例中，上面已经描述了对于改善具有图7中的电路即包括两个 晶体管和一个电容器的2Tr+ 1C像素电路的显示装置100的图片质量的有效措施的实例。然而，虽然该措施的实例对于具有2Tr+lC像素电路的显示装置100是 有效的，但该措施也可以应用于这样的显示装置，该显示装置具有除了与开 关晶体管和OLED串联连接的驱动晶体管之外为迁移率和阈值校正独立地 设置TFT等的配置的像素电路。对于本领域的技术人员应该了解的是各种修改、组合、子组合和变化可 以根据设计需要和其它因素而进行，只要它们在权利要求或其等同特征的范 围内。本发明包括与在2006年11月17在日本专利局递交的日本专利申请 JP2006-311494相关的主题，在此将其全部内容引用结合于此。
权利要求
1. 一种像素电路，包括驱动晶体管；发光元件；以及电源线；其中所述驱动晶体管连接在所述电源线和所述发光元件的预定电极之间，以及所述电源线形成为多层配线，且形成内插电容以使得形成为多层配线的该电源线和另一个导电层以一定距离彼此相对布置。
2. 根据权利要求1所述的像素电路，其中所述驱动晶体管包括由第一配线层形成的栅电极、沟道形成区域、 形成在所述栅电极和所述沟道形成区域之间的栅极绝缘膜、以及第一电极和 第二电极，形成该第一电极和第二电极以使得所述沟道形成区域夹置在该第一电极和该第二电极之间，所述电源线包括第二配线层和第三配线层，形成该第二配线层以经由形 成在绝缘膜中的接触孔连接至所述驱动晶体管的第一电极，形成该第三配线 层以经由形成在层间膜中的接触孔连接至所述第二配线层。
3. 根据权利要求2所述的像素电路， 其中所述电源线的电位采取多个值。
4. 根据权利要求2所述的像素电路， 其中所述层间膜由光敏树脂形成。
5. 根据权利要求2所述的像素电路， 其中所述层间膜由聚酰亚胺形成。
6. 根据权利要求2所述的像素电路，还包括形成在所述第三配线层上的平坦化膜，其中使tp为所述平坦化膜的膜厚，tl为所述第三配线层的膜厚，且A 使所述层间膜的材料的常数，满足下面的关系 tl二tp/(1 +A)
7. 根据权利要求2所述的像素电路，其中所述第二电极连接至所述发光元件的所述预定电极，且所述第三配线层由与所述预定电极相同的材料形成。
8. —种显示装置，包括像素阵列单元，其中形成多个像素电路，所述像素电路包括发光元件、 电源线、连接于所述电源线和所述发光元件的预定电极之间的驱动晶体管， 和连接于信号线和所述驱动晶体管的栅电极之间的开关晶体管；第一扫描器，为所述电源线提供电位；以及第二扫描器，为所述开关晶体管输出驱动信号；其中所述电源线形成为多层配线。
9. 根据权利要求8所述的显示装置，其中所述驱动晶体管包括由第一配线层形成的栅电极、沟道形成区域、 形成在所述栅电极和所述沟道形成区域之间的栅极绝缘膜、以及第一电极和 第二电极，形成该第一电极和第二电极以使得所述沟道形成区域夹置在该第 一电极和该第二电极之间，所述电源线包括第二配线层和第三配线层，形成该第二配线层以经由形 成在绝缘膜中的接触孔连接至所述驱动晶体管的第一电极，形成该第三配线 层以经由形成在层间膜中的接触孔连接至所述第二配线层。
10. 根据权利要求9所述的显示装置， 其中所述电源线的电位采取多个值。
11. 根据权利要求9所述的显示装置， 其中所述层间膜由光敏树脂形成。
12. 根据权利要求9所述的显示装置， 其中所述层间膜由聚酰亚胺形成。
13. 根据权利要求9所述的显示装置，还包括形成在所述第三配线层上 的平坦化膜，其中使tp为所述平坦化膜的膜厚，tl为所述第三配线层的膜厚，A使所 述层间膜的材料的常数，满足下面的关系 tl = tp/(l +A)
14. 根据权利要求9所述的显示装置，其中所述第二电极连接至所述发光元件的所述预定电极，且所述第三配 线层由与所述预定电极相同的材料形成。
全文摘要
一种像素电路包括驱动晶体管；发光元件；以及电源线；其中驱动晶体管连接于电源线和发光元件的预定电极之间，且电源线形成为多层配线，以及形成内插电容以使得形成为多层配线的电源线和另一个导电层以一定距离彼此相对布置。
文档编号G09F9/33GK101246667SQ20071018706
公开日2008年8月20日 申请日期2007年11月19日 优先权日2006年11月17日
发明者内野胜秀, 饭田幸人 申请人:索尼株式会社
最新回复(0)