一种液晶显示器的制作方法
专利名称：一种液晶显示器的制作方法
技术领域：
本实用新型有关于一种液晶显示器，尤指一种利用时序控制器减少闸极驱动电路内的闸极驱动IC的数目的液晶显示器。
背景技术：
双闸极(dual Gate)液晶显示器的技术已相当成熟，其为利用液晶面板内的两相邻子像素(sub-pixel)共享一条数据线(data line)的方式，以减少源极驱动电路内的源极驱动IC的数目。请参照图1A，图IA为现有技术说明双闸极液晶显示器100的示意图。 如图IA所示，双闸极液晶显示器100包含一液晶面板102及一源极驱动电路104。液晶面板102包含闸极驱动电路106及多个像素，其中每一列像素由相对应的二闸极线(gate line)驱动。另外，闸极驱动电路106用以驱动多条闸极线Gl_Gm，源极驱动电路104用以驱动多条数据线Dl-Dn，以及源极驱动电路104通过一软性电路板108和液晶面板102耦接。请参照图1B，图IB为说明每一列像素中的二相邻像素共享一条数据线的示意图。如图IB所示，当闸极线Gi致能时，数据线Dj、Dj+l、Dj+2分别对像素1020、1022、1024充电。 同理，当闸极线Gi+Ι致能时，数据线Dj、Dj+l、Dj+2分别对像素1026、1028、1030充电，其中 1彡i彡m-l，l彡j彡n-2，且i、j为正整数。虽然，相较于单闸极(normal gate)液晶显示器，双闸极液晶显示器100可减少源极驱动电路内的源极驱动IC的数目，但缺点是闸极驱动IC的数目会增加一倍。如此，每一像素的充电时间减半，可能造成每一像素的充电量不足，导致液晶面板102的亮度不均勻。
实用新型内容本实用新型的目的在于提供一种液晶显示器，旨在解决现有技术中存在的双闸极液晶显示器虽然可减少源极驱动电路内的源极驱动IC的数目，但缺点是闸极驱动IC的数目会增加一倍，如此，每一像素的充电时间减半，可能造成每一像素的充电量不足，导致液晶面板的亮度不均勻的问题。本实用新型是这样实现的，一种液晶显示器，所述液晶显示器包括一源极驱动电路，用以致能多条数据线以及将一显示数据转换成一数据电压，然后根据所述数据电压，通过所述多条数据线将相对应的像素充电到相对应灰阶的电压；一时序控制电路，用以致能一时序控制线；及一液晶面板，包括一闸极驱动电路，用以致能多条闸极线；及多个像素对，每一像素对包括一第一像素；一第一开关，具有一第一端，耦接于所述第一像素，一第二端，及一第三端，耦接于一对应于所述像素对的数据线；一第一逻辑闸，耦接于一对应于所述像素对的闸极线、所述时序控制线及所述第一开关的第二端，所述第一逻辑间根据对应于所述像素对的所述间极线的逻辑电位与所述时序控制线的逻辑电位，输出一第一开关信号至所述第一开关的第二端；一第二像素；一第二开关，具有一第一端，耦接于所述第二像素，一第二端，及一第三端，耦接于对应于所述像素对的所述数据线；及一第二逻辑闸，耦接于对应于所述像素对的所述闸极线、所述时序控制线及所述第二开关的第二端，所述第二逻辑间根据对应于所述像素对的所述间极线的逻辑电位与所述时序控制线的逻辑电位，输出一第二开关信号至所述第二开关的第二端。所述第一逻辑闸的第一端为一反相输入端，及一第二端为一正相输入端。 所述第一逻辑闸为一与门。所述第二逻辑闸为一与门。所述第一逻辑闸包括一第一或门，耦接于对应于所述像素对的所述闸极线和所述时序控制线；及一第一反相器，耦接于所述第一或门与所述第一开关的第二端之间。所述第一或门的第一端为一正相输入端，及一第二端为一反相输入端。所述第二逻辑闸包括一第二或门，耦接于对应于所述像素对的所述闸极线和所述时序控制线；及一第二反相器，耦接于所述第二或门与所述第二开关的第二端之间。所述第二或门的第一端为一反相输入端，及一第二端为一反相输入端。所述时序控制线为通过一软性电路板耦接于所述液晶面板。所述第一开关与所述第二开关为薄膜晶体管。在本实用新型中，本实用新型所提供的一种液晶显示器，其为利用像素对的第一逻辑闸与第二逻辑闸通过时序控制线的逻辑电位和闸极线的逻辑电位，以控制像素对中的第一像素与第二像素不会同时开启，也即对应于像素对的数据线不会同时对第一像素与第二像素充电。另外，因为本实用新型的闸极驱动电路内的闸极驱动IC的数目为现有技术的一半，所以每一闸极线的致能时间变成现有技术的两倍。也即每一闸极线的致能时间为像素对的第一像素与第二像素的充电的时间的总和，所以可通过改变时序控制线的工作周期，以调整第一像素与第二像素之间的充电时间。如此，本实用新型不仅可减少闸极驱动电路内的闸极驱动IC的数目，也可通过改变时序控制线的工作周期，以弹性调整第一像素与第二像素之间的充电时间。
图IA为现有技术说明双闸极液晶显示器的示意图。图IB为现有技术说明每一列像素中的二相邻像素共享一条数据线的示意图。图2A为本实用新型一实施例说明一种液晶显示器的示意图。图2B为本实用新型一实施例说明多个像素对中的一像素对的示意图。图2C为本实用新型一实施例说明时序控制线的逻辑电位、闸极线的逻辑电位及第一开关信号的关系示意图。图2D为本实用新型一实施例说明时序控制线的逻辑电位、闸极线的逻辑电位及第二开关信号的关系示意图。图2E为本实用新型一实施例说明闸极线的致能时间为现有技术的二倍的示意图。图3A为本实用新型的另一实施例说明多个像素对中的一像素对的示意图。图3B为本实用新型的另一实施例说明时序控制线的逻辑电位、闸极线的逻辑电位及第一开关信号的关系示意图。图3C为本实用新型的另一实施例说明时序控制线的逻辑电位、闸极线的逻辑电位及第二开关信号的关系示意图。
具体实施方式
为了使本实用新型的目的、技术方案及优点更加清楚明白，
以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。请参照图2A和图2B，图2A为本实用新型一实施例说明一种液晶显示器200的示意图，图2B为说明多个像素对中的一像素对PP的示意图。液晶显示器200包括一源极驱动电路202、一时序控制电路204及一液晶面板206，其中时序控制电路204位于一印刷电路板208之上。源极驱动电路202用以致能多条数据线Dl-Dn以及将一显示数据转换成一数据电压，然后根据数据电压，通过多条数据线Dl-Dn将相对应的像素充电到相对应灰阶的电压；时序控制电路204用以致能一时序控制线TCL ；液晶面板206包括一闸极驱动电路 2062及多个像素对。闸极驱动电路2062用以致能多条闸极线Gl_Gt。另外，源极驱动电路 202和时序控制线TCL通过一软性电路板210耦接于液晶面板206。如图2B所示，像素对PP包括一第一像素FP、一第一开关FSW、一第一逻辑闸FLG、 一第二像素SP、一第二开关SSW及一第二逻辑闸SLG，其中第一逻辑闸FLG与第二逻辑闸 SLG为与门。第一开关FSW具有一第一端，耦接于第一像素FP，一第二端，耦接于第一逻辑闸FLG，及一第三端，耦接于一对应于像素对PP的数据线Dk，其中1彡k彡n，且k为正整数；第一逻辑闸FLG为耦接于一对应于像素对PP的闸极线Gr、时序控制线TCL及第一开关 FSff的第二端，其中第一逻辑闸FLG为根据对应于像素对PP的闸极线Gr的逻辑电位VGr与时序控制线TCL的逻辑电位VTCL，由第三端输出一第一开关信号FSWS至第一开关FSW的第二端，以及1彡r彡t，且r为正整数。另外，第一逻辑闸FLG的第一端为一反相输入端，耦接于时序控制线TCL，第二端为一正相输入端，耦接于闸极线Gr。第二开关SSW具有一第一端，耦接于第二像素SP，一第二端，耦接于第二逻辑间SLG，及一第三端，耦接于对应于数据线Dk ；第二逻辑闸SLG耦接于闸极线Gr、时序控制线TCL及第二开关SSW的第二端，其中第二逻辑闸SLG为根据闸极线Gr的逻辑电位VGr与时序控制线TCL的逻辑电位VTCL，由第三端输出一第二开关信号SSWS至第二开关SSW的第二端。另外，第二逻辑闸SLG的第一端为一正相输入端，耦接于时序控制线TCL，第二端为一正相输入端，耦接于闸极线Gr。此外，第一开关FSW第二开关SSW为薄膜晶体管，且整合于液晶面板206内。另外，本实用新型并不受限于第一逻辑闸FLG的第一端为一反相输入端，也即第一逻辑闸FLG的第一端与第二端， 以及第二逻辑闸SLG的第一端与第二端，有一端是反相输入端即可。请参照图2C和图2D，图2C为说明时序控制线TCL的逻辑电位VTCL、闸极线Gr的逻辑电位VGr及第一开关信号FSWS的关系示意图，图2D为说明时序控制线TCL的逻辑电位VTCL、闸极线Gr的逻辑电位VGr及第二开关信号SSWS的关系示意图。如图2C所示，当逻辑电位VTCL为“O”且逻辑电位VGr为“1”时，第一开关信号FSWS被致能。因此，第一开关FSW根据致能的第一开关信号FSWS开启，数据线Dk根据对应于第一像素FP的数据电压通过第一开关FSW，将第一像素FP充电至一第一电压。另外，当逻辑电位VTCL为“O”且逻辑电位VGr为“O”时，第一开关信号FSWS被去能；当逻辑电位VTCL为“1”且逻辑电位VGr 为“O”时，第一开关信号FSWS被去能；当逻辑电位VTCL为“ 1 ”且逻辑电位VGr为“ 1 ”时， 第一开关信号FSWS被去能。因此，上述三种情况，第一开关FSW根据去能的第一开关信号 FSffS关闭。同理，如图2D所示，第二开关信号SSWS仅在逻辑电位VTCL为“ 1 ”且逻辑电位 VGr为“ 1 ”时，才被致能。此时第二开关SSW根据致能的第二开关信号SSWS开启，数据线Dk 根据对应于第二像素SP的数据电压通过第二开关SSW，将第二像素SP充电至一第二电压。 因此，通过时序控制线TCL的逻辑电位VTCL和闸极线Gr的逻辑电位VGr可控制像素对PP 中的第一像素FP与第二像素SP不会同时开启，也即数据线Dk不会同时对第一像素FP与第二像素SP充电。请参照图2E，图2E为说明闸极线Gr的致能时间为现有技术的二倍的示意图。因为液晶显示器200的闸极驱动IC的数目为现有技术的一半，所以闸极线Gr的致能时间变成现有技术的两倍。也即闸极线Gr的致能时间为像素对PP的第一像素FP与第二像素SP的充电的时间的总和，所以可通过改变时序控制线TCL的工作周期，以调整第一像素FP与第二像素SP之间的充电时间。 请参照图3A，图3A为本实用新型的另一实施例说明多个像素对中的一像素对PP’ 的示意图。像素对PP’包括一第一像素FP、一第一开关FSW、一第一逻辑闸FLG’、一第二像素SP、一第二开关SSW及一第二逻辑间SLG’。第一逻辑间FLG’包括一第一或门FOG及第一反相器FI，其中像素对PP’对应于数据线Dk。第一或门FOG的第一端耦接于对应于像素对PP’的闸极线Gr’，和一第二端耦接于时序控制线TCL，其中第一或门FOG的第一端为一正相输入端，及第二端为一反相输入端，1 Sr’ <仏且1·’为正整数。第一反相器FI为耦接于第一或门FOG的第三端与第一开关FSW的第二端之间。另外，第一逻辑闸FLG’为根据闸极线Gr’的逻辑电位VGr’与时序控制线TCL的逻辑电位VTCL，由第三端输出一第一开关信号FSWS’至第一开关FSW的第二端。第二逻辑闸SLG’包括一第二或门SOG及第二反相器Si。第二或门SOG的第一端为耦接于闸极线Gr’，和一第二端为耦接于时序控制线TCL， 其中第二或门SOG的第一端为一反相输入端，及第二端S0G2也为一反相输入端。第二反相器SI为耦接于第二或门SOG的第三端与第二开关SSW的第二端之间。另外，第二逻辑闸 SLG'根据闸极线Gr’的逻辑电位VGr’与时序控制线TCL的逻辑电位VTCL，由第三端输出一第二开关信号SSWS’至第二开关SSW的第二端。此外，本实用新型并不受限于第一或门 FOG的第一端为一正相输入端，也即第一或门FOG的第一端与第二端，以及第二或门SOG的第一端与第二端，有一端是正相输入端即可。请参照图3B和图3C，图3B为说明时序控制线TCL的逻辑电位VTCL、闸极线Gr， 的逻辑电位VGr’及第一开关信号FSWS’的关系示意图，图3C为说明时序控制线TCL的逻辑电位VTCL、闸极线Gr’的逻辑电位VGr’及第二开关信号SSWS’的关系示意图。如图3B 所示，当逻辑电位VTCL为“0”且逻辑电位VGr’为“ 1”时，第一开关信号FSWS’被致能。因此，第一开关FSW根据致能的第一开关信号FSWS’开启，数据线Dk根据对应于第一像素FP的数据电压通过第一开关FSW，将第一像素FP充电至第一电压。另外，当逻辑电位VTCL为 “O”且逻辑电位VGr’为“O”时，第一开关信号FSWS被去能；当逻辑电位VTCL为“ 1”且逻辑电位VGr’为“ 1”时，第一开关信号FSWS被去能；当逻辑电位VTCL为“ 1”且逻辑电位VGr’ 为“O”时，第一开关信号FSWS被去能。因此，上述三种情况，第一开关FSW根据去能的第一开关信号FSWS’关闭。同理，如图3C所示，第二开关信号SSWS仅在逻辑电位VTCL为“1” 且逻辑电位VGr’为“1”时，才被致能。此时第二开关SSW根据致能的第二开关信号SSWS’ 开启，数据线Dk根据对应于第二像素SP的数据电压通过第二开关SSW，将第二像素SP充电至第二电压。因此，通过时序控制线TCL的逻辑电位VTCL和闸极线Gr’的逻辑电位VGr’ 可控制像素对PP’中的第一像素FP与第二像素SP不会同时开启，也即数据线Dk不会同时对第一像素FP与第二像素SP充电。综上所述，本实用新型所提供的一种液晶显示器，其为利用像素对的第一逻辑闸与第二逻辑闸通过时序控制线的逻辑电位和闸极线的逻辑电位，以控制像素对中的第一像素与第二像素不会同时开启，也即对应于像素对的数据线不会同时对第一像素与第二像素充电。另外，因为本实用新型的闸极驱动电路内的闸极驱动IC的数目为现有技术的一半， 所以每一闸极线的致能时间变成现有技术的两倍。也即每一闸极线的致能时间为像素对的第一像素与第二像素的充电的时间的总和，所以可通过改变时序控制线的工作周期，以调整第一像素与第二像素之间的充电时间。如此，本实用新型不仅可减少闸极驱动电路内的闸极驱动IC的数目，也可通过改变时序控制线的工作周期，以弹性调整第 一像素与第二像素之间的充电时间。以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。
权利要求1.一种液晶显示器，其特征在于，所述液晶显示器包括一源极驱动电路，用以致能多条数据线以及将一显示数据转换成一数据电压，然后根据所述数据电压，通过所述多条数据线将相对应的像素充电到相对应灰阶的电压； 一时序控制电路，用以致能一时序控制线；及一液晶面板，包括一闸极驱动电路，用以致能多条闸极线；及多个像素对，每一像素对包括一第一像素；一第一开关，具有一第一端，耦接于所述第一像素，一第二端，及一第三端，耦接于一对应于所述像素对的数据线；一第一逻辑闸，耦接于一对应于所述像素对的闸极线、所述时序控制线及所述第一开关的第二端，所述第一逻辑间根据对应于所述像素对的所述间极线的逻辑电位与所述时序控制线的逻辑电位，输出一第一开关信号至所述第一开关的第二端；一第二像素；一第二开关，具有一第一端，耦接于所述第二像素，一第二端，及一第三端，耦接于对应于所述像素对的所述数据线；及一第二逻辑闸，耦接于对应于所述像素对的所述闸极线、所述时序控制线及所述第二开关的第二端，所述第二逻辑间根据对应于所述像素对的所述间极线的逻辑电位与所述时序控制线的逻辑电位，输出一第二开关信号至所述第二开关的第二端。
2.如权利要求1所述的液晶显示器，其特征在于，所述第一逻辑闸的第一端为一反相输入端，及一第二端为一正相输入端。
3.如权利要求1所述的液晶显示器，其特征在于，所述第一逻辑闸为一与门。
4.如权利要求1所述的液晶显示器，其特征在于，所述第二逻辑闸为一与门。
5.如权利要求1所述的液晶显示器，其特征在于，所述第一逻辑闸包括 一第一或门，耦接于对应于所述像素对的所述闸极线和所述时序控制线；及一第一反相器，耦接于所述第一或门与所述第一开关的第二端之间。
6.如权利要求5所述的液晶显示器，其特征在于，所述第一或门的第一端为一正相输入端，及一第二端为一反相输入端。
7.如权利要求1所述的液晶显示器，其特征在于，所述第二逻辑闸包括 一第二或门，耦接于对应于所述像素对的所述闸极线和所述时序控制线；及一第二反相器，耦接于所述第二或门与所述第二开关的第二端之间。
8.如权利要求7所述的液晶显示器，其特征在于，所述第二或门的第一端为一反相输入端，及一第二端为一反相输入端。
9.如权利要求1所述的液晶显示器，其特征在于，所述时序控制线为通过一软性电路板耦接于所述液晶面板。
10.如权利要求1所述的液晶显示器，其特征在于，所述第一开关与所述第二开关为薄膜晶体管。
专利摘要本实用新型提供一种液晶显示器包含一源极驱动电路、一时序控制电路及一液晶面板。该时序控制电路为用以致能一时序控制线；该液晶面板包含一闸极驱动电路及多个像素对。该多个像素对中的每一像素对包含一第一像素、一第一开关、一第一逻辑闸、一第二像素、一第二开关及一第二逻辑闸。该第一逻辑闸与该第二逻辑闸为根据对应于该像素对的一闸极线的逻辑电位与该时序控制线的逻辑电位，分别开启与关闭该第一开关以及开启与关闭该第二开关。该源极驱动电路即可根据一数据电压，通过对应于该像素对的一数据线将该像素对的一像素充电到相对应灰阶的电压。本实用新型不仅可减少闸极驱动电路内的闸极驱动IC的数目，也可通过改变时序控制线的工作周期，以弹性调整第一像素与第二像素之间的充电时间。
文档编号G09G3/36GK202110798SQ201120104250
公开日2012年1月11日 申请日期2011年4月7日 优先权日2011年4月7日
发明者王健佑 申请人:中华映管股份有限公司, 深圳华映显示科技有限公司
技术领域：
本实用新型有关于一种液晶显示器，尤指一种利用时序控制器减少闸极驱动电路内的闸极驱动IC的数目的液晶显示器。
背景技术：
双闸极(dual Gate)液晶显示器的技术已相当成熟，其为利用液晶面板内的两相邻子像素(sub-pixel)共享一条数据线(data line)的方式，以减少源极驱动电路内的源极驱动IC的数目。请参照图1A，图IA为现有技术说明双闸极液晶显示器100的示意图。 如图IA所示，双闸极液晶显示器100包含一液晶面板102及一源极驱动电路104。液晶面板102包含闸极驱动电路106及多个像素，其中每一列像素由相对应的二闸极线(gate line)驱动。另外，闸极驱动电路106用以驱动多条闸极线Gl_Gm，源极驱动电路104用以驱动多条数据线Dl-Dn，以及源极驱动电路104通过一软性电路板108和液晶面板102耦接。请参照图1B，图IB为说明每一列像素中的二相邻像素共享一条数据线的示意图。如图IB所示，当闸极线Gi致能时，数据线Dj、Dj+l、Dj+2分别对像素1020、1022、1024充电。 同理，当闸极线Gi+Ι致能时，数据线Dj、Dj+l、Dj+2分别对像素1026、1028、1030充电，其中 1彡i彡m-l，l彡j彡n-2，且i、j为正整数。虽然，相较于单闸极(normal gate)液晶显示器，双闸极液晶显示器100可减少源极驱动电路内的源极驱动IC的数目，但缺点是闸极驱动IC的数目会增加一倍。如此，每一像素的充电时间减半，可能造成每一像素的充电量不足，导致液晶面板102的亮度不均勻。
实用新型内容本实用新型的目的在于提供一种液晶显示器，旨在解决现有技术中存在的双闸极液晶显示器虽然可减少源极驱动电路内的源极驱动IC的数目，但缺点是闸极驱动IC的数目会增加一倍，如此，每一像素的充电时间减半，可能造成每一像素的充电量不足，导致液晶面板的亮度不均勻的问题。本实用新型是这样实现的，一种液晶显示器，所述液晶显示器包括一源极驱动电路，用以致能多条数据线以及将一显示数据转换成一数据电压，然后根据所述数据电压，通过所述多条数据线将相对应的像素充电到相对应灰阶的电压；一时序控制电路，用以致能一时序控制线；及一液晶面板，包括一闸极驱动电路，用以致能多条闸极线；及多个像素对，每一像素对包括一第一像素；一第一开关，具有一第一端，耦接于所述第一像素，一第二端，及一第三端，耦接于一对应于所述像素对的数据线；一第一逻辑闸，耦接于一对应于所述像素对的闸极线、所述时序控制线及所述第一开关的第二端，所述第一逻辑间根据对应于所述像素对的所述间极线的逻辑电位与所述时序控制线的逻辑电位，输出一第一开关信号至所述第一开关的第二端；一第二像素；一第二开关，具有一第一端，耦接于所述第二像素，一第二端，及一第三端，耦接于对应于所述像素对的所述数据线；及一第二逻辑闸，耦接于对应于所述像素对的所述闸极线、所述时序控制线及所述第二开关的第二端，所述第二逻辑间根据对应于所述像素对的所述间极线的逻辑电位与所述时序控制线的逻辑电位，输出一第二开关信号至所述第二开关的第二端。所述第一逻辑闸的第一端为一反相输入端，及一第二端为一正相输入端。 所述第一逻辑闸为一与门。所述第二逻辑闸为一与门。所述第一逻辑闸包括一第一或门，耦接于对应于所述像素对的所述闸极线和所述时序控制线；及一第一反相器，耦接于所述第一或门与所述第一开关的第二端之间。所述第一或门的第一端为一正相输入端，及一第二端为一反相输入端。所述第二逻辑闸包括一第二或门，耦接于对应于所述像素对的所述闸极线和所述时序控制线；及一第二反相器，耦接于所述第二或门与所述第二开关的第二端之间。所述第二或门的第一端为一反相输入端，及一第二端为一反相输入端。所述时序控制线为通过一软性电路板耦接于所述液晶面板。所述第一开关与所述第二开关为薄膜晶体管。在本实用新型中，本实用新型所提供的一种液晶显示器，其为利用像素对的第一逻辑闸与第二逻辑闸通过时序控制线的逻辑电位和闸极线的逻辑电位，以控制像素对中的第一像素与第二像素不会同时开启，也即对应于像素对的数据线不会同时对第一像素与第二像素充电。另外，因为本实用新型的闸极驱动电路内的闸极驱动IC的数目为现有技术的一半，所以每一闸极线的致能时间变成现有技术的两倍。也即每一闸极线的致能时间为像素对的第一像素与第二像素的充电的时间的总和，所以可通过改变时序控制线的工作周期，以调整第一像素与第二像素之间的充电时间。如此，本实用新型不仅可减少闸极驱动电路内的闸极驱动IC的数目，也可通过改变时序控制线的工作周期，以弹性调整第一像素与第二像素之间的充电时间。
图IA为现有技术说明双闸极液晶显示器的示意图。图IB为现有技术说明每一列像素中的二相邻像素共享一条数据线的示意图。图2A为本实用新型一实施例说明一种液晶显示器的示意图。图2B为本实用新型一实施例说明多个像素对中的一像素对的示意图。图2C为本实用新型一实施例说明时序控制线的逻辑电位、闸极线的逻辑电位及第一开关信号的关系示意图。图2D为本实用新型一实施例说明时序控制线的逻辑电位、闸极线的逻辑电位及第二开关信号的关系示意图。图2E为本实用新型一实施例说明闸极线的致能时间为现有技术的二倍的示意图。图3A为本实用新型的另一实施例说明多个像素对中的一像素对的示意图。图3B为本实用新型的另一实施例说明时序控制线的逻辑电位、闸极线的逻辑电位及第一开关信号的关系示意图。图3C为本实用新型的另一实施例说明时序控制线的逻辑电位、闸极线的逻辑电位及第二开关信号的关系示意图。
具体实施方式
为了使本实用新型的目的、技术方案及优点更加清楚明白，
以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。请参照图2A和图2B，图2A为本实用新型一实施例说明一种液晶显示器200的示意图，图2B为说明多个像素对中的一像素对PP的示意图。液晶显示器200包括一源极驱动电路202、一时序控制电路204及一液晶面板206，其中时序控制电路204位于一印刷电路板208之上。源极驱动电路202用以致能多条数据线Dl-Dn以及将一显示数据转换成一数据电压，然后根据数据电压，通过多条数据线Dl-Dn将相对应的像素充电到相对应灰阶的电压；时序控制电路204用以致能一时序控制线TCL ；液晶面板206包括一闸极驱动电路 2062及多个像素对。闸极驱动电路2062用以致能多条闸极线Gl_Gt。另外，源极驱动电路 202和时序控制线TCL通过一软性电路板210耦接于液晶面板206。如图2B所示，像素对PP包括一第一像素FP、一第一开关FSW、一第一逻辑闸FLG、 一第二像素SP、一第二开关SSW及一第二逻辑闸SLG，其中第一逻辑闸FLG与第二逻辑闸 SLG为与门。第一开关FSW具有一第一端，耦接于第一像素FP，一第二端，耦接于第一逻辑闸FLG，及一第三端，耦接于一对应于像素对PP的数据线Dk，其中1彡k彡n，且k为正整数；第一逻辑闸FLG为耦接于一对应于像素对PP的闸极线Gr、时序控制线TCL及第一开关 FSff的第二端，其中第一逻辑闸FLG为根据对应于像素对PP的闸极线Gr的逻辑电位VGr与时序控制线TCL的逻辑电位VTCL，由第三端输出一第一开关信号FSWS至第一开关FSW的第二端，以及1彡r彡t，且r为正整数。另外，第一逻辑闸FLG的第一端为一反相输入端，耦接于时序控制线TCL，第二端为一正相输入端，耦接于闸极线Gr。第二开关SSW具有一第一端，耦接于第二像素SP，一第二端，耦接于第二逻辑间SLG，及一第三端，耦接于对应于数据线Dk ；第二逻辑闸SLG耦接于闸极线Gr、时序控制线TCL及第二开关SSW的第二端，其中第二逻辑闸SLG为根据闸极线Gr的逻辑电位VGr与时序控制线TCL的逻辑电位VTCL，由第三端输出一第二开关信号SSWS至第二开关SSW的第二端。另外，第二逻辑闸SLG的第一端为一正相输入端，耦接于时序控制线TCL，第二端为一正相输入端，耦接于闸极线Gr。此外，第一开关FSW第二开关SSW为薄膜晶体管，且整合于液晶面板206内。另外，本实用新型并不受限于第一逻辑闸FLG的第一端为一反相输入端，也即第一逻辑闸FLG的第一端与第二端， 以及第二逻辑闸SLG的第一端与第二端，有一端是反相输入端即可。请参照图2C和图2D，图2C为说明时序控制线TCL的逻辑电位VTCL、闸极线Gr的逻辑电位VGr及第一开关信号FSWS的关系示意图，图2D为说明时序控制线TCL的逻辑电位VTCL、闸极线Gr的逻辑电位VGr及第二开关信号SSWS的关系示意图。如图2C所示，当逻辑电位VTCL为“O”且逻辑电位VGr为“1”时，第一开关信号FSWS被致能。因此，第一开关FSW根据致能的第一开关信号FSWS开启，数据线Dk根据对应于第一像素FP的数据电压通过第一开关FSW，将第一像素FP充电至一第一电压。另外，当逻辑电位VTCL为“O”且逻辑电位VGr为“O”时，第一开关信号FSWS被去能；当逻辑电位VTCL为“1”且逻辑电位VGr 为“O”时，第一开关信号FSWS被去能；当逻辑电位VTCL为“ 1 ”且逻辑电位VGr为“ 1 ”时， 第一开关信号FSWS被去能。因此，上述三种情况，第一开关FSW根据去能的第一开关信号 FSffS关闭。同理，如图2D所示，第二开关信号SSWS仅在逻辑电位VTCL为“ 1 ”且逻辑电位 VGr为“ 1 ”时，才被致能。此时第二开关SSW根据致能的第二开关信号SSWS开启，数据线Dk 根据对应于第二像素SP的数据电压通过第二开关SSW，将第二像素SP充电至一第二电压。 因此，通过时序控制线TCL的逻辑电位VTCL和闸极线Gr的逻辑电位VGr可控制像素对PP 中的第一像素FP与第二像素SP不会同时开启，也即数据线Dk不会同时对第一像素FP与第二像素SP充电。请参照图2E，图2E为说明闸极线Gr的致能时间为现有技术的二倍的示意图。因为液晶显示器200的闸极驱动IC的数目为现有技术的一半，所以闸极线Gr的致能时间变成现有技术的两倍。也即闸极线Gr的致能时间为像素对PP的第一像素FP与第二像素SP的充电的时间的总和，所以可通过改变时序控制线TCL的工作周期，以调整第一像素FP与第二像素SP之间的充电时间。 请参照图3A，图3A为本实用新型的另一实施例说明多个像素对中的一像素对PP’ 的示意图。像素对PP’包括一第一像素FP、一第一开关FSW、一第一逻辑闸FLG’、一第二像素SP、一第二开关SSW及一第二逻辑间SLG’。第一逻辑间FLG’包括一第一或门FOG及第一反相器FI，其中像素对PP’对应于数据线Dk。第一或门FOG的第一端耦接于对应于像素对PP’的闸极线Gr’，和一第二端耦接于时序控制线TCL，其中第一或门FOG的第一端为一正相输入端，及第二端为一反相输入端，1 Sr’ <仏且1·’为正整数。第一反相器FI为耦接于第一或门FOG的第三端与第一开关FSW的第二端之间。另外，第一逻辑闸FLG’为根据闸极线Gr’的逻辑电位VGr’与时序控制线TCL的逻辑电位VTCL，由第三端输出一第一开关信号FSWS’至第一开关FSW的第二端。第二逻辑闸SLG’包括一第二或门SOG及第二反相器Si。第二或门SOG的第一端为耦接于闸极线Gr’，和一第二端为耦接于时序控制线TCL， 其中第二或门SOG的第一端为一反相输入端，及第二端S0G2也为一反相输入端。第二反相器SI为耦接于第二或门SOG的第三端与第二开关SSW的第二端之间。另外，第二逻辑闸 SLG'根据闸极线Gr’的逻辑电位VGr’与时序控制线TCL的逻辑电位VTCL，由第三端输出一第二开关信号SSWS’至第二开关SSW的第二端。此外，本实用新型并不受限于第一或门 FOG的第一端为一正相输入端，也即第一或门FOG的第一端与第二端，以及第二或门SOG的第一端与第二端，有一端是正相输入端即可。请参照图3B和图3C，图3B为说明时序控制线TCL的逻辑电位VTCL、闸极线Gr， 的逻辑电位VGr’及第一开关信号FSWS’的关系示意图，图3C为说明时序控制线TCL的逻辑电位VTCL、闸极线Gr’的逻辑电位VGr’及第二开关信号SSWS’的关系示意图。如图3B 所示，当逻辑电位VTCL为“0”且逻辑电位VGr’为“ 1”时，第一开关信号FSWS’被致能。因此，第一开关FSW根据致能的第一开关信号FSWS’开启，数据线Dk根据对应于第一像素FP的数据电压通过第一开关FSW，将第一像素FP充电至第一电压。另外，当逻辑电位VTCL为 “O”且逻辑电位VGr’为“O”时，第一开关信号FSWS被去能；当逻辑电位VTCL为“ 1”且逻辑电位VGr’为“ 1”时，第一开关信号FSWS被去能；当逻辑电位VTCL为“ 1”且逻辑电位VGr’ 为“O”时，第一开关信号FSWS被去能。因此，上述三种情况，第一开关FSW根据去能的第一开关信号FSWS’关闭。同理，如图3C所示，第二开关信号SSWS仅在逻辑电位VTCL为“1” 且逻辑电位VGr’为“1”时，才被致能。此时第二开关SSW根据致能的第二开关信号SSWS’ 开启，数据线Dk根据对应于第二像素SP的数据电压通过第二开关SSW，将第二像素SP充电至第二电压。因此，通过时序控制线TCL的逻辑电位VTCL和闸极线Gr’的逻辑电位VGr’ 可控制像素对PP’中的第一像素FP与第二像素SP不会同时开启，也即数据线Dk不会同时对第一像素FP与第二像素SP充电。综上所述，本实用新型所提供的一种液晶显示器，其为利用像素对的第一逻辑闸与第二逻辑闸通过时序控制线的逻辑电位和闸极线的逻辑电位，以控制像素对中的第一像素与第二像素不会同时开启，也即对应于像素对的数据线不会同时对第一像素与第二像素充电。另外，因为本实用新型的闸极驱动电路内的闸极驱动IC的数目为现有技术的一半， 所以每一闸极线的致能时间变成现有技术的两倍。也即每一闸极线的致能时间为像素对的第一像素与第二像素的充电的时间的总和，所以可通过改变时序控制线的工作周期，以调整第一像素与第二像素之间的充电时间。如此，本实用新型不仅可减少闸极驱动电路内的闸极驱动IC的数目，也可通过改变时序控制线的工作周期，以弹性调整第 一像素与第二像素之间的充电时间。以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。
权利要求1.一种液晶显示器，其特征在于，所述液晶显示器包括一源极驱动电路，用以致能多条数据线以及将一显示数据转换成一数据电压，然后根据所述数据电压，通过所述多条数据线将相对应的像素充电到相对应灰阶的电压； 一时序控制电路，用以致能一时序控制线；及一液晶面板，包括一闸极驱动电路，用以致能多条闸极线；及多个像素对，每一像素对包括一第一像素；一第一开关，具有一第一端，耦接于所述第一像素，一第二端，及一第三端，耦接于一对应于所述像素对的数据线；一第一逻辑闸，耦接于一对应于所述像素对的闸极线、所述时序控制线及所述第一开关的第二端，所述第一逻辑间根据对应于所述像素对的所述间极线的逻辑电位与所述时序控制线的逻辑电位，输出一第一开关信号至所述第一开关的第二端；一第二像素；一第二开关，具有一第一端，耦接于所述第二像素，一第二端，及一第三端，耦接于对应于所述像素对的所述数据线；及一第二逻辑闸，耦接于对应于所述像素对的所述闸极线、所述时序控制线及所述第二开关的第二端，所述第二逻辑间根据对应于所述像素对的所述间极线的逻辑电位与所述时序控制线的逻辑电位，输出一第二开关信号至所述第二开关的第二端。
2.如权利要求1所述的液晶显示器，其特征在于，所述第一逻辑闸的第一端为一反相输入端，及一第二端为一正相输入端。
3.如权利要求1所述的液晶显示器，其特征在于，所述第一逻辑闸为一与门。
4.如权利要求1所述的液晶显示器，其特征在于，所述第二逻辑闸为一与门。
5.如权利要求1所述的液晶显示器，其特征在于，所述第一逻辑闸包括 一第一或门，耦接于对应于所述像素对的所述闸极线和所述时序控制线；及一第一反相器，耦接于所述第一或门与所述第一开关的第二端之间。
6.如权利要求5所述的液晶显示器，其特征在于，所述第一或门的第一端为一正相输入端，及一第二端为一反相输入端。
7.如权利要求1所述的液晶显示器，其特征在于，所述第二逻辑闸包括 一第二或门，耦接于对应于所述像素对的所述闸极线和所述时序控制线；及一第二反相器，耦接于所述第二或门与所述第二开关的第二端之间。
8.如权利要求7所述的液晶显示器，其特征在于，所述第二或门的第一端为一反相输入端，及一第二端为一反相输入端。
9.如权利要求1所述的液晶显示器，其特征在于，所述时序控制线为通过一软性电路板耦接于所述液晶面板。
10.如权利要求1所述的液晶显示器，其特征在于，所述第一开关与所述第二开关为薄膜晶体管。
专利摘要本实用新型提供一种液晶显示器包含一源极驱动电路、一时序控制电路及一液晶面板。该时序控制电路为用以致能一时序控制线；该液晶面板包含一闸极驱动电路及多个像素对。该多个像素对中的每一像素对包含一第一像素、一第一开关、一第一逻辑闸、一第二像素、一第二开关及一第二逻辑闸。该第一逻辑闸与该第二逻辑闸为根据对应于该像素对的一闸极线的逻辑电位与该时序控制线的逻辑电位，分别开启与关闭该第一开关以及开启与关闭该第二开关。该源极驱动电路即可根据一数据电压，通过对应于该像素对的一数据线将该像素对的一像素充电到相对应灰阶的电压。本实用新型不仅可减少闸极驱动电路内的闸极驱动IC的数目，也可通过改变时序控制线的工作周期，以弹性调整第一像素与第二像素之间的充电时间。
文档编号G09G3/36GK202110798SQ201120104250
公开日2012年1月11日 申请日期2011年4月7日 优先权日2011年4月7日
发明者王健佑 申请人:中华映管股份有限公司, 深圳华映显示科技有限公司
最新回复(0)