图像显示装置的制作方法
专利名称：图像显示装置的制作方法
技术领域：
本发明涉及图像显示装置，尤其涉及根据图像信号显示图像的图像显示装置。
背景技术：
以前，在液晶显示装置中，采用使液晶单元的驱动电压变化而使液晶单元的透光率变化的电压调制法。例如，进行64个灰度等级的显示时，根据视频信号选择64个灰度等级电压中的任何一个电压，将所选电压施加在液晶单元上。
图37是在这种液晶显示装置中生成64个灰度等级电压V1d～V64d的灰度等级电位发生电路200的结构方框图。图37中，该灰度等级电位发生电路200包含电阻元件R1～R65和电流放大电路201.1～201.64。
电阻元件R1～R65串联连接在节点N201和N200之间，在对节点N201和N200之间的电压进行分压后，生成64个灰度等级电压V1d～V64d。为了防止液晶单元劣化，以规定周期交互切换施加在节点N200和N201上的电位。图37中，示出了节点N200和N201上分别施加高电位VH和低电位VL的状态。
电流放大电路201.1～201.64均包含上拉晶体管和下拉晶体管。上拉晶体管和下拉晶体管都具有较大的电流驱动能力。电流放大电路201.1～201.64分别输出和在电阻元件R1～R65中生成的灰度等级电压V1d～V64d相同电平的电位V1d～V64d。
但是，在这种灰度等级电位发生电路200中，电流放大电路201.1～201.64的晶体管阈值电压有偏差的情况下，有这样的问题上拉晶体管和下拉晶体管根据输入电位而双方同时导通，从而流过大的直通电流。当这种大的直通电流流过时，液晶显示装置的消耗功率增大。
图38是现有电流放大电路210的结构电路图。这种电流放大电路210例如公开于特开2002-123326号公报中。图38中，该电流放大电路210包含电阻元件211～213、拉式驱动电路214和推式驱动电路215。电阻元件211～213串联连接在节点N210和N213之间，对节点N210和N213之间的电压VH-VL分压后，生成上限电位V211和下限电位V212。拉式驱动电路214包含下拉用N型晶体管，在输出节点N215的电位VO比上限电位V211高时，使电流从输出节点N215流出。推式驱动电路215包含上拉用P型晶体管，在输出节点N215的电位VO比下限电位V212低时，使电流流入输出节点N215。因此，输出电位VO维持在上限电位V211和下限电位V212之间。
但是，在电流放大电路210中，当驱动电路214、215内的晶体管的阈值电压有偏差时，上拉用N型晶体管和下拉用P型晶体管有时也会同时导通，这时存在流过大的直通电流的问题。
发明内容
本发明的目的是提供一种低消耗功率的图像显示装置。
本发明的图像显示装置是根据图像信号显示图像的图像显示装置，包含多个像素显示元件，以多行多列配置，分别根据施加的灰度等级电位进行灰度等级显示；多个扫描线，与多行分别对应地设置；多个数据线，与多列分别对应地设置；垂直扫描电路，每隔规定时间顺次选择多个扫描线，激活与所选扫描线对应的各像素显示元件；水平扫描电路，根据图像信号，为通过垂直扫描电路激活的各像素显示元件提供灰度等级电位。这里，水平扫描电路包含预充电电路，使各数据线达到预定的预充电电位；电位发生电路，产生彼此不同的多个灰度等级电位；第一电流放大电路，对应于多个灰度等级电位中的比预充电电位高的各灰度等级电位设置，用于输出等于对应灰度等级电位的电位，其充电能力比放电能力高；第二电流放大电路，对应于多个灰度等级电位中的比预充电电位低的各灰度等级电位设置，用于输出等于对应灰度等级电位的电位，其放电能力比充电能力高；选择电路，根据图像信号，选择多个灰度等级电位中的任一个灰度等级电位，通过各数据线将对应于所选灰度等级电位的第一或第二电流放大电路的输出电位提供给被激活的各像素显示元件。因此，由于使用充电能力比放电能力高的第一电流放大电路和放电能力比充电能力高的第二电流放大电路，与使用充电能力和放电能力都高的电流放大电路的现有技术相比，可以减小各电流放大电路中的直通电流，降低消耗功率。
图1是根据本发明实施例1的彩色液晶显示装置的整体结构方框图；图2是与图1所示液晶元件对应设置的液晶驱动电路的结构电路图；图3是图1所示水平扫描电路的结构方框图；图4是图3所示灰度等级电位发生电路的结构电路图；图5是图4所示推式驱动电路的结构电路图；图6是图4所示拉式驱动电路的结构电路图；图7是图3所示均衡器+预充电电路的结构电路图；图8是表示图1～图7所示彩色液晶显示装置操作的电路图；图9是实施例1的变形例的电路图；图10是实施例1的另一个变形例的电路图；图11是根据本发明实施例2的推式驱动电路的结构电路图；图12A～12C分别是图11所示恒流电路的结构电路图；图13是实施例2的变形例的电路图；图14是实施例2的另一个变形例的电路图；图15是根据本发明实施例3的推式驱动电路的结构电路图；图16A～16C分别是图15所示恒流电路的结构电路图；
图17是实施例3的变形例的电路图；图18是实施例3的另一个变形例的电路图；图19是根据本发明实施例4的拉式驱动电路的结构电路图；图20是实施例4的变形例的电路图；图21是实施例4的另一个变形例的电路图；图22是根据本发明实施例5的推挽型驱动电路的结构电路图；图23是实施例5的变形例的电路图；图24是实施例5的另一个变形例的电路图；图25是实施例5的再一个变形例的电路图；图26是根据本发明实施例6的推挽型驱动电路的结构电路图；图27是根据本发明实施例7的推挽型驱动电路的结构电路图；图28是根据本发明实施例8的推挽型驱动电路的结构电路图；图29是根据本发明实施例9的推挽型驱动电路的结构电路图；图30是根据本发明实施例10的推挽型驱动电路的结构电路图；图31是实施例10的变形例的电路图；图32是根据本发明实施例11的带偏移补偿功能的推式驱动电路的结构电路图；图33是图32所示带偏移补偿功能的推式驱动电路的操作的时间图；图34是图32所示带偏移补偿功能的推式驱动电路的操作的另一个时间图；图35是根据本发明实施例13的带偏移补偿功能的推挽型驱动电路的结构电路图；图36是根据本发明实施例14的带偏移补偿功能的推挽型驱动电路的结构电路图；图37是现有液晶显示装置的灰度等级电位发生电路的结构电路图；图38是现有电流放大电路的结构电路图。
具体实施例方式
实施例1图1是根据本发明实施例1的彩色液晶显示装置的结构方框图。图1中，该彩色液晶显示装置具备液晶面板1、垂直扫描电路7和水平扫描电路8，例如被设置在便携电话中。
液晶面板1包含以多行多列排列的多个液晶单元2、与各行对应设置的扫描线4和公共电位线5以及与各列对应设置的数据线6。
各行中，预先对液晶单元2按三个一组地进行分组。在各组的三个液晶单元2中，分别设置R、G、B滤色器。各组的三个液晶单元2构成一个像素3。
在各液晶单元2中，如图2所示，设置液晶驱动电路10。液晶驱动电路10包含N型场效应晶体管(以下称为N型晶体管)11和电容器12。N型晶体管11连接在数据线6和液晶单元2的一个电极2a之间，其栅极连接扫描线4。电容器12连接在液晶单元2的一个电极2a和公共电位线5之间。向液晶单元2的另一个电极提供驱动电位VDDL，向公共电位线5提供公共电位VSS。
返回图1，垂直扫描电路7根据图像信号每隔规定时间顺次选择多个扫描线4之一，使所选扫描线4变成选择电平的“H”电平。当扫描线4变成选择电平的“H”电平时，图2的N型晶体管11导通，与该扫描线4对应的各液晶单元2的一个电极2a和与该液晶单元2对应的数据线6耦合。
水平扫描电路8根据图像信号在通过垂直扫描电路7选择1个扫描线4期间，顺次选择多个数据线6，例如12个，为所选的各数据线6提供灰度等级电位。液晶单元2的透光率随灰度等级电位的电平变化。
通过垂直扫描电路7和水平扫描电路8扫描液晶面板1的所有液晶单元2时，在液晶面板1中显示1个图像。
图3是图1所示水平扫描电路8的结构方框图。图3中，水平扫描电路8具有移位寄存器21、数据锁存电路22、23、灰度等级电位发生电路24、多路复用器25以及均衡器+预充电电路26。
移位寄存器21与时钟信号CLK同步地控制数据锁存电路22。视频信号包含与时钟信号CLK同步地串行输入的6位数据信号D0～D5。从而，在各像素3中可显示26万色。数据锁存电路22顺次取入由移位寄存器21控制的、视频信号中包含的6位数据信号D0～D5。数据锁存电路23响应锁存信号φLT，1次读入取入到数据锁存电路22中的1行的视频信号。
灰度等级电位发生电路24生成64(＝26)个灰度等级电压V1d～V64d。均衡器+预充电电路26响应均衡信号φEQ，连接在多个数据线6间，在均衡多个数据线6的电位的同时，响应预充电信号φPC，将各数据线6预充电到预充电电位VPC。多路复用器25与各数据线6对应地根据来自数据锁存电路23的6位数据信号D0～D5从来自灰度等级电位发生电路24的64个灰度等级电压V1d～V64d中选择任一个电位，将所选电位提供给数据线6。
图4是图3所示灰度等级电位发生电路24的结构电路方框图。图4中，灰度等级电位发生电路24具备电阻元件R1～R65和电流放大电路30.1～30.64。
电阻元件R1～R65串联连接在节点N31和N30之间，对在节点N31、N30间提供的电压分压后，生成64个灰度等级电压V1d～V64d。电阻元件R1～R65构成梯形电阻电路。因为液晶驱动电压和液晶单元2的透光率通常是非线性关系，所以，电阻元件R1～R65的电阻值是彼此不相等的值。
因为需要以规定周期(1行周期，1列周期等)交流驱动液晶单元2，所以以规定周期交互切换节点N30的电位和节点N31的电位。图2的驱动电位VDDL被置为和节点N31的电位相同的电位。图4中，示出了向节点N30提供高电位VH，向节点N31提供低电位VL的状态。
电流放大电路30.1～30.64输出分别和64个灰度等级电压V1d～V64d相同电平的电位V1d～V64d。电流放大电路30.1包含推式驱动电路31、拉式驱动电路32和开关S1、S2。如图5所示，推式驱动电路31包含差动放大电路40、开关S3、P型场效应晶体管(以下称为P型晶体管)46和恒流电路47。开关S3的一个端子接收电源电位VDD。与节点N30、N31的电位VH、VL同步地对开关S3进行开/关控制。
差动放大电路40包含P型晶体管41、42、N型晶体管43、44和恒流电路45。P型晶体管41、42分别连接在开关S3的另一个端子和节点N41、N42之间，它们的栅极都与节点N42连接。P型晶体管41、42构成电流反射镜电路。N型晶体管43、44分别连接在节点N41、N42和节点N43之间，它们的栅极分别接收输入节点N45的电位VI(V1d)和输出节点N46的电位VO。恒流电路45使规定值的恒定电流I1从节点N43流向接地电位GND线。P型晶体管46连接在开关S3的另一个端子和输出节点N46之间，其栅极接收节点N41的电位V41。恒流电路47使规定值的恒定电流I2从输出节点N46流向接地电位GND线。恒定电流I2的值被设定得非常小，从而，将驱动电路31中的直通电流抑制得非常小。
当开关S3为关状态时，不向推式驱动电路31提供电源电位VDD，在推式驱动电路31中不消耗功率。开关S3为开状态时，向推式驱动电路31提供电源电位VDD，激活推式驱动电路31。N型晶体管43、44中分别流过其值与输入电位VI和输出电位VO对应的电流。N型晶体管44和P型晶体管42串联连接，P型晶体管41和42构成电流反射镜电路，因此，在P型晶体管41中流过其值与输出电位VO对应的电流。
输出电位VO比输入电位VI高时，P型晶体管41中流过的电流比N型晶体管43中流过的电流大，节点N41的电位V41上升，P型晶体管46中流过的电流减少后，输出电位VO下降。输出电位VO比输入电位VI低时，P型晶体管41中流过的电流比N型晶体管43中流过的电流小，节点N41的电位V41下降，P型晶体管46中流过的电流增加后，输出电位VO上升。因此，VO＝VI。
如图6所示，拉式驱动电路32包含差动放大电路50、开关S4、恒流电路56和N型晶体管57。开关S4的一个端子接收电源电位VDD。与节点N30、N31的电位VH、VL同步地对开关S4进行开/关控制。
差动放大电路50包含恒流电路51、P型晶体管52、53以及N型晶体管54、55。恒流电路51使规定值的恒定电流I1从开关S4的另一个端子流入节点N51。P型晶体管52、53分别连接在节点N51和节点N52、N53之间，它们的栅极分别接收输入节点N55的电位VI(V1d)和输出节点N56的电位VO。N型晶体管54、55分别连接在节点N52、N53和接地电位GND线之间，它们的栅极都与节点N53连接。N型晶体管54、55构成电流反射镜电路。恒流电路56使规定值的恒定电流I2从开关S4的另一个端子流入输出节点N56。N型晶体管57连接在输出节点N56和接地电位GND线之间，其栅极接收节点N52的电位V52。恒定电流I2的值被设定得非常小，从而，将驱动电路32中的直通电流抑制得非常小。
当开关S4为关状态时，不向拉式驱动电路32提供电源电位VDD，在拉式驱动电路32中不消耗功率。开关S4为开状态时，向拉式驱动电路32提供电源电位VDD后，激活拉式驱动电路32。P型晶体管52、53中分别流过值与输入电位VI和输出电位VO对应的电流。P型晶体管53和N型晶体管55串联连接，N型晶体管54和55构成电流反射镜电路，因此，在N型晶体管54中流过值与输出电位VO对应的电流。
输出电位VO比输入电位VI高时，N型晶体管54中流过的电流比P型晶体管52中流过的电流小，从而节点N52的电位V52上升，而N型晶体管57中流过的电流增加，从而输出电位VO下降。输出电位VO比输入电位VI低时，N型晶体管54中流过的电流比P型晶体管52中流过的电流大，从而节点N52的电位V52下降，而N型晶体管57中流过的电流减少，从而输出电位VO上升。因此，VO＝VI。
返回图4，驱动电路31、32的输入节点N45、N55都接收灰度等级电位V1d，它们的输出节点N46、N56分别连接开关S1、S2的一个端子。开关S1、S2的另一个端子都与电流放大电路30.1的输出节点连接。开关S1、S2分别和开关S3、S4同时开/关。其他电流放大电路30.2～30.64的结构也和电流放大电路30.1相同。
后述的在数据线6上施加灰度等级电压V1d～V64d中任一个电位之前，数据线6被预充电到在高电位VH和低电位VL中间的电位VPC＝(VH+VL)/2。预充电电位VPC是V32d和V33d之间的电位。
在节点N30、N31上分别施加高电位VH和低电位VL的期间，电流放大电路30.1～30.32的开关S2、S4变成开状态，电流放大电路30.1～30.32的输出节点分别被下拉到灰度等级电压V1d～V32d，同时，电流放大电路30.33～30.64的开关S1、S3变为开状态，电流放大电路30.33～30.64的输出节点分别被上拉到灰度等级电压V33d～V53d。这时，V64d＞VPC＞V1d。
在节点N30、N31上分别施加低电位VL和高电位VH的期间，电流放大电路30.1～30.32的开关S1、S3变成开状态，电流放大电路30.1～30.32的输出节点分别被上拉到灰度等级电压V1d～V32d，同时，电流放大电路30.33～30.64的开关S2、S4变为开状态，电流放大电路30.33～30.64的输出节点分别被下拉到灰度等级电压V33d～V64d。这时，V64d＜VPC＜V1d。
图7是图3所示均衡器+预充电电路26的结构电路图。图7中，均衡器+预充电电路26包含为各数据线6设置的开关S5和与每2个邻接的数据线6对应地设置的开关S6。开关S5的一个端子接收预充电电位VPC＝(VH+VL)/2，另一个端子连接对应的数据线6。预充电电位VPC可以从外部导入，也可以在内部生成。开关S5响应预充电信号φPC变成激活电平的“H”电平而变成接通状态。当开关S5变成接通状态时，各数据线6变为预充电电位VPC。开关S6连接在2个数据线6之间，响应均衡信号φEQ变成激活电平的“H”电平而变成接通状态。当开关S6变为接通状态时，n条(其中，n是大于或等于2的整数)数据线6的电位VG1～VGn被平均。
图8是图1～图7所示彩色液晶显示装置的操作时间图。图8中，在初始状态下，均衡信号φEQ和预充电信号φPC为非激活电平的“L”电平，开关S1～S6变为断开状态。这时，n条数据线6的电位VG1～VGn均变为在前一个周期中写入的电位，变为V1d～V64d中的任一个电位。而且，扫描线4的电位VS变为“L”电平，N型晶体管11变为非导通状态。
首先，在时刻t0，均衡信号φEQ为激活电平的“H”电平时，各开关S6变为接通状态，n条数据线6彼此短路。从而，n条数据线6的电位VG1～VGn被平均。这时的各数据线6的电位由在时刻t0的n条数据线6的电位VG1～VGn决定，不是恒定值。在时刻t1，均衡信号φEQ为非激活电平的“L”电平时，各开关S6变为断开状态，n条数据线6彼此电气切断。
接着，在时刻t2，预充电信号φPC为激活电平的“H”电平时，各开关S5变为接通状态，各数据线6变为预充电电位VPC。在时刻t3，预充电信号φP1为激活电平的“L”电平时，各开关S5变为断开状态，n条数据线6彼此电气切断。
接着，在时刻t4，例如在节点N30、N31上分别施加高电位VH和低电位VL，电流放大电路30.33～30.64的开关S1、S3变为接通状态，同时，电流放大电路30.1～30.32的开关S2、S4变为接通状态，n条数据线6的电位VG1～VGn均向通过多路复用器25连接的驱动电路31或32的输出电位变化。
这时，与电流放大电路30.33～30.64中的任一个放大电路连接的数据线6经推式驱动电路31的P型晶体管46而被迅速充电，与电流放大电路30.1～30.32中的任一个放大电路连接的数据线6经拉式驱动电路32的N型晶体管57而被迅速充电。
接着，在时刻t5，1条扫描线4的电位VS上升为选择电平的“H”电平。从而，图7的各N型晶体管11导通，各数据线6的电位VG经N型晶体管11提供给液晶单元2。扫描线4的电位VG下降为“L”电平时，N型晶体管11变为不导通，通过电容器12保持液晶单元2的电极间电压。液晶单元2展示与其电极间电压对应的值的透光率。
在实施例1中，电流放大电路30.1～30.64中均设置推式驱动电路31、拉式驱动电路32和开关S1、S2，在输出比预充电电位VPC高的电位的电流放大电路(图4中30.33～30.64)中，使开关S1变为接通状态后仅使用推式驱动电路31，在输出比预充电电位VPC低的电位的电流放大电路(图4中30.1～30.32)中，使开关S2变为接通状态后仅使用拉式驱动电路32。在不与数据线6连接的驱动电路31、32中，开关S3、S4变为断开状态后，停止提供电源电位VDD。因此，可以将电流放大电路30.1～30.64中的直通电流抑制到最小限度，可以降低消耗功率。
此外，场效应晶体管11.41～44，46，52～55，57都可以是MOS晶体管，也可以是薄膜晶体管(TFT)。薄膜晶体管可以用多晶硅薄膜、非晶硅薄膜等半导体薄膜形成，也可以形成在树脂基板、玻璃基板等绝缘基板上。
图9是根据实施例1的变形例的彩色液晶显示装置的灰度等级电位发生电路的结构电路图，是和图4相对比的图。图9中，该灰度等级电位发生电路包含两组梯形电阻电路60、61和64个电流放大电路63.1～63.64。梯形电阻电路60包含串联连接在节点N61和N60之间的电阻元件R1～R65。在节点N60、N61上分别一直施加高电位VH和低电位VL。通过梯形电阻电路60生成64个灰度等级电压V1a～V64a(V64a＞V1a)。梯形电阻电路包含串联连接在节点N63和N62之间的电阻元件R1～R65。在节点N62、N63上分别一直施加低电位VL和高电位VH。通过梯形电阻电路61生成64个灰度等级电压V1b～V64b(V64b＜V1b)。
电流放大电路63.1～63.64均包含图4～图6所示的推式驱动电路31、拉式驱动电路32和开关S1、S2。电流放大电路63.33～63.64的推式驱动电路31的输入节点分别接收梯形电阻电路60的输出电位V33a～V64a，电流放大电路63.1～63.32的拉式驱动电路32的输入节点分别接收梯形电阻电路60的输出电位V1a～V32a，电流放大电路63.33～63.64的拉式驱动电路32的输入节点接收梯形电阻电路61的输出电位V33b～V64b，电流放大电路63.1～63.32的推式驱动电路31的输入节点分别接收梯形电阻电路61的输出电位V1b～V32b。各推式驱动电路31的输出节点通过开关S1连接到对应的电流放大电路的输出节点上，各拉式驱动电路32的输出节点通过开关S2连接到对应的电流放大电路的输出节点上。
开关S1～S4按在图4～图6中说明的定时进行动作。在某个周期中，如图9所示，电流放大电路63.33～63.64的开关S1、S3变为接通状态，同时，电流放大电路63.1～63.32的开关S2、S4变为接通状态，V64d＞VPC＞V1d。在下一个周期中，电流放大电路63.33～63.64的开关S2、S4变为接通状态，同时，电流放大电路63.1～63.32的开关S1、S3变为接通状态，V1d＞VPC＞V64d。在其变形例中，也能得到和实施例1相同的效果。
图10是根据实施例1的变形例的图像显示装置的主要部分的电路图，是和图2对比的图。图10中，该变形例用P型晶体管65和EL(电致发光)元件66来替换图2的液晶单元2。P型晶体管65和EL元件66串联连接在电源电位VDD线和公共电位线5之间，P型晶体管65的栅极连接在N型晶体管11和电容器11间的节点N11上。当向节点N11提供灰度等级电位时，在P型晶体管65中流过与其灰度等级电位对应的值的电流，EL元件66以与该电流值对应的光强度发光。在EL元件66中，不需要象液晶单元2那样切换施加电压的极性。因此，在图4的灰度等级电位发生电路24中，节点N30、N31分别被固定在高电位VH和低电位VL，电流放大电路30.1～30.32仅包含拉式驱动电路32，电流放大电路30.33～30.64仅包含推式驱动电路31。在该变形例中，也能得到和实施例1相同的效果。
实施例2在图5的推式驱动电路31中，输出电位VO被直接反馈给差动放大电路40，并且因为负载容量大，存在产生谐振现象的问题。在实施例2中，解决了这个问题。
图11是根据本发明实施例2的推式驱动电路70的结构电路图。
图11中，该推式驱动电路70用P型晶体管71、N型晶体管72、73和恒流电路74替换图5的推式驱动电路31的P型晶体管46。此外，为了简化图面和说明，以后，省略用于向驱动电路提供电源的开关S3、S4。
P型晶体管71、N型晶体管72和恒流电路74串联连接在电源电位VDD线和接地电位GND线之间。P型晶体管71的栅极接收差动放大电路40的输出节点N41的电位V41。N型晶体管72的栅极连接其漏极。N型晶体管72构成二极管元件。N型晶体管72的源极(节点N72)的电位VM被提供给N型晶体管44的栅极。恒流电路74使规定值的恒定电流I3从节点N72流入接地电位GND线。N型晶体管73连接在电源电位VDD线和输出节点N46之间，其栅极接收P型晶体管71和72之间的节点N71的电位VC。
下面，说明该驱动电路70的动作。在该驱动电路70中，由于差动放大电路40的操作，节点N72的电位VM等于输入节点N45的电位VI。即，N型晶体管44和P型晶体管42串联连接，P型晶体管41和42构成电流反射镜电路，因此，在P型晶体管41中流过与监视电位VM对应的值的电流。
监视电位VM比输入电位VI高时，在P型晶体管41中流过的电流比N型晶体管43中流过的电流大，节点N41的电位V41上升。从而，P型晶体管71中流过的电流减小，监视电位VM下降。监视电位VM比输入电位VI低时，P型晶体管41中流过的电流比N型晶体管43中流过的电流小，节点N41的电位V41下降。从而，P型晶体管71中流过的电流变大，监视电位VM上升。因此，VM＝VI。
因为恒流电路74的电流I3被设定为小值，所以节点N71的电位VC为VC＝VM+VTN。这里，VTN是N型晶体管的阈值电压。而且，当N型晶体管73的电流驱动能力充分大于恒流电路74的电流驱动能力时，N型晶体管73进行源极跟随器操作，输出节点N46的输出电位VO变为VO＝VC-VTN＝VM＝VI。因此，得到和输入电位VI相等的输出电位VO。
在实施例2中，因为通向差动放大电路40的反馈回路的电容为N型晶体管44、72、73的栅极电容，所以和负载电容直接连接到差动放大电路40上的图5的驱动电路31相比，通向差动放大电路40的反馈回路的电容非常小。因此，在驱动电路70中不会发生谐振现象。
图12A～12C都是图11所示恒流电路74的结构电路图。图12A中，恒流电路74包含电阻元件75和N型晶体管76、77。电阻元件75和N型晶体管76串联连接在电源电位VDD线和接地电位GND线之间，N型晶体管77连接在节点N72和接地电位GND线之间。N型晶体管76、77的栅极都与N型晶体管76的漏极连接。N型晶体管76和77构成电流反射镜电路。电阻元件75和N型晶体管76中流过与电阻元件75的电阻值对应的值的恒定电流。在N型晶体管77中流过与N型晶体管76中流过的电流对应的值的恒定电流I3。
图12B中，恒流电路74包含N型晶体管78。N型晶体管78连接在节点N72和接地电位GND线之间，其栅极接收恒定的偏置电位VBN。偏置电位VBN被设定为N型晶体管78在饱和区域中动作的规定电平。从而，在N型晶体管78中流过恒定的电流I3。
图12C中，恒流电路74包含抽空型(depression-type)N型晶体管79。N型晶体管79连接在节点N72和接地电位GND线之间，其栅极连接接地电位GND线。N型晶体管79形成为即使栅-源间电压为0V时也流过恒定电流I3。也可以用接在节点N72和接地电位GND线之间的电阻元件构成恒流电路74。恒流电路45、47的结构也可以和恒流电路74相同。
在图13的驱动电路80中，向P型晶体管41、42的源极和P型晶体管71的源极以及晶体管73的漏极分别提供互不相同的电源电位V1、V2、V3。恒流电路45、74、47的低电位侧端子分别与互不相同的电源电位V4、V5、V6连接。在此变形例中，也能得到和图11的驱动电路70相同的效果。
图14的驱动电路81中用差动放大电路82替换图11的驱动电路70的差动放大电路40。差动放大电路82分别用电阻元件83、84替换差动放大电路40的P型晶体管41、42。电阻元件83、84分别连接在电源电位VDD线和节点N41、N42之间。
N型晶体管43中流过的电流和N型晶体管44中流过的电流的和等于恒流电路45中流过的电流I1。监视电位VM等于输入电位VI时，N型晶体管43中流过的电流和N型晶体管44中流过的电流相等。监视电位VM高于输入电位VI时，N型晶体管44的电流增加，同时N型晶体管43的电流减少，节点N41的电位V41上升后，P型晶体管71的电流减少，监视电位VM下降。监视电位VM低于输入电位VI时，N型晶体管44的电流减少，同时N型晶体管43的电流增加，节点N41的电位V41下降后，P型晶体管71的电流增加，监视电位VM上升。因此，监视电位VM保持在和输入电位VI相同的电平，变为VI＝VO。在此变形例中，也能得到和图11的驱动电路70相同的效果。
实施例3图15是根据发明实施例3的推式驱动电路85的结构电路图。图15中，该驱动电路85用图6的差动放大电路50替换图11的驱动电路80的差动放大电路40，而且，分别用恒流电路86和N型晶体管87替换P型晶体管71和恒流电路74。恒流电路86连接在电源电位VDD线和节点N71之间，使规定值的恒定电流I3从电源电位VDD线流入节点N71。N型晶体管87连接在节点N72和接地电位GND线之间，其栅极接收差动放大电路50的输出节点N52的电位V52。
接着，说明驱动电路85的动作。在驱动电路85中，由于差动放大电路50的操作，监视电位VM等于输入电位VI。即，P型晶体管53和N型晶体管55串联连接，N型晶体管54和55构成电流反射镜电路，因此，N型晶体管54中流过与监视电位VM对应的值的电流。
监视电位VM比输入电位VI高时，N型晶体管54中流过的电流比P型晶体管52中流过的电流小，节点N52的电位V52上升。从而，N型晶体管87中流过的电流变大，监视电位VM下降。监视电位VM比输入电位VI低时，N型晶体管54中流过的电流比P型晶体管52中流过的电流大，节点N52的电位V52下降。从而，N型晶体管87中流过的电流变小，监视电位VM上升。因此，VM＝VI。
恒流电路86的电流I3被设定为足够小的值，因此，节点N71的电位VC变为VC＝VM+VTN。N型晶体管73的电流驱动能力比恒流电路47的电流驱动能力充分大时，N型晶体管73进行源极跟随器操作，输出节点N46的电位VO变为VO＝VC-VTN＝VM＝VI。因此，得到等于输入电位VI的电平的输出电位VO。
在实施例3中，通向差动放大电路50的反馈回路的电容作为晶体管53、72、73的栅极电容，因此，和负载电容直接连接到差动放大电路40的图5的驱动电路31相比，通向差动放大电路50的反馈回路的电容变得非常小。因此，驱动电路85中不产生谐振现象。
图16A～16C都是图15所示的恒流电路86的结构电路图。图16A中，恒流电路86包含P型晶体管88、89和电阻元件90。P型晶体管88和电阻元件90串联连接在电源电位VDD线和接地电位GND线之间，P型晶体管89连接在电源电位VDD线和节点N71之间。P型晶体管88、89的栅极都连接P型晶体管88的漏极。P型晶体管88、89构成电流反射镜电路。P型晶体管88和电阻元件89中流过与电阻元件90的电阻值对应的值的恒定电流。在P型晶体管89中流过和P型晶体管88中流过的电流对应的值的恒定电流I3。
图16B中，恒流电路86包含P型晶体管91。P型晶体管91连接在电源电位VDD线和节点N71之间，其栅极接收恒定的偏置电位VBP。偏置电位VBP被设定为P型晶体管91在饱和区域中动作的规定电平。从而，在P型晶体管91中流过恒定电流I3。
图16C中，恒流电路86包含抽空型P型晶体管92。P型晶体管92连接在电源电位VDD线和节点N71之间，其栅极连接电源电位VDD线。P型晶体管92被形成为即使栅-源间电压为0V时也流过恒定电流I3。也可以用连接在电源电位VDD线和节点N71之间的电阻元件构成恒流电路86。恒流电路51的结构也可以和恒流电路86相同。
图17的驱动电路95用差动放大电路96替换图15的驱动电路85的差动放大电路50。差动放大电路96用电阻元件97、98替换差动放大电路50的N型晶体管54、55。电阻元件97、98分别连接在节点N52、53和接地电位GND线之间。在P型晶体管52中流过的电流和P型晶体管53中流过的电流的总和等于恒流电路51中流过的电流I1。监视电位VM等于输入电位VI时，P型晶体管52的电流和P型晶体管53的电流相等。监视电位VM高于输入电位VI时，P型晶体管53的电流减少，同时P型晶体管52的电流增加，节点N52的电位V52上升后，N型晶体管87的电流增加，监视电位VM下降。监视电位VM低于输入电位VI时，P型晶体管53的电流增加，同时P型晶体管52的电流减少，节点N52的电位V52下降后，N型晶体管87的电流减少，监视电位VM上升。因此，监视电位VM保持为输入电位VI，变为VO＝VI。在此变形例中，也能得到和图15的驱动电路85相同的效果。
图18的驱动电路100用图5的差动放大电路40替换图15的驱动电路85的差动放大电路50。N型晶体管87的栅极接收节点N41的电位V41，N型晶体管44的栅极接收监视电位VM。监视电位VM高于输入电位VI时，P型晶体管41中流过的电流比N型晶体管43中流过的电流大，节点N41的电位V41上升，N型晶体管87的电流增加，监视电位VM下降。监视电位VM低于输入电位VI时，P型晶体管41中流过的电流比N型晶体管43中流过的电流小，节点N41的电位V41下降，N型晶体管87的电流减少，监视电位VM上升。因此，VM＝VI，VO＝VI。在此变形例中，也能得到和图15的驱动电路85相同的效果。
实施例4图19是根据本发明实施例4的拉式驱动电路105的结构电路图，是和图6相对比的图。图19中，该驱动电路105用P型晶体管106～108和恒流电路109代替图6的驱动电路32的N型晶体管57。此外，以下，为了简化图面和说明，省略供电用开关S4。
P型晶体管106、107和恒流电路109串联连接在电源电位VDD线和接地电位GND线之间。P型晶体管106的栅极接收节点N52的电位V52。P型晶体管53的栅极接收P型晶体管106和107之间的节点N106的电位VM。P型晶体管107的栅极连接其漏极(节点N107)。P型晶体管107构成二极管元件。恒流电路109使规定值的恒定电流I3从节点N107流入接地电位GND线。P型晶体管108连接在输出节点N56和接地电位GND线之间，其栅极接收节点N107的电位VC。
监视电位VM通过差动放大电路50的操作保持在输入电位VI。即，监视电位VM比输入电位VI高时，N型晶体管54的电流比P型晶体管52的电流小，节点N52的电位V52上升，流过P型晶体管106的电流减少后，监视电位VM下降。监视电位VM低于输入电位VI时，N型晶体管54的电流比P型晶体管52的电流大，节点N52的电位V52下降，流过P型晶体管106的电流增加后，监视电位VM上升。因此，VM＝VI。
P型晶体管107的电流驱动能力充分大于恒流电路109的恒定电流I3时，节点N107的电位VC变为VC＝VM-|VTP|。这里，VTP时P型晶体管的阈值电压。P型晶体管108的电流驱动能力充分大于恒流电路56的恒定电流I2时，输出电位VO变为VO＝VC+|VTP|＝VM-|VTM|+|VTP|＝VM＝VI。
在实施例4中，通向差动放大电路50的反馈回路的电容作为晶体管53、107、108的栅极电容，因此，和负载电容直接连接差动放大电路50的图6的驱动电路32相比，通向差动放大电路50的反馈回路的电容非常小。因此，在驱动电路105中不出现谐振现象。
图20的驱动电路110用恒流电路111和N型晶体管112分别替换图19的驱动电路105的P型晶体管106和恒流电路109。恒流电路111使规定值的恒定电流I3从电源电位VDD线流入节点N106。N型晶体管112连接在节点N107和接地电位GND线之间，其栅极接收节点N52的电位V52。监视电位VM高于输入电位VI时，节点N52的电位V52上升后，流入N型晶体管112的电流增加，监视电位VM下降。监视电位VM低于输入电位VI时，节点N52的电位V52下降后，流入N型晶体管112的电流减少，监视电位VM上升。因此，VM＝VI，VO＝VI。在此变形例中，也能得到和图10的驱动电路105相同的效果。
图21的驱动电路115用图5的差动放大电路40替换图19的驱动电路105的差动放大电路50。监视电位VM高于输入电位VI时，节点N41的电位V41上升，流入P型晶体管106的电流减少，监视电位VM下降。监视电位VM低于输入电位VI时，节点N41的电位V41下降，流入P型晶体管106的电流增加，监视电位VM上升。因此，VM＝VI，VO＝VI。在此变形例中，也能得到和图19的驱动电路105相同的效果。
实施例5图22是根据本发明实施例5的推挽型驱动电路120的结构电路图。图22中，该驱动电路120是将图11的推式驱动电路70和图20的拉式驱动电路110组合起来。推式驱动电路70的输入节点N45和拉式驱动电路110的输入节点相互连接，推式驱动电路70的输出节点N46和拉式驱动电路110的输出节点相互连接。
输出电位VO高于输入电位VI时，N型晶体管73的栅-源间电压小于N型晶体管73的阈值电压VTN，N型晶体管73变为非导通，同时，P型晶体管108的源-栅间电压大于P型晶体管108的阈值电压VTP的绝对值，P型晶体管108导通，输出电位VO下降。
输出电位VO低于输入电位VI时，P型晶体管108的源-栅间电压小于P型晶体管108的阈值电压VTP的绝对值，P型晶体管108变为非导通，同时，N型晶体管73的栅-源间电压大于N型晶体管73的阈值电压VTN，N型晶体管73导通，输出电位VO上升。因此，VO＝VI。
驱动电路120用作图4和图5的推式驱动电路31或拉式驱动电路32。驱动电路120用作推式驱动电路31时，放电用P型晶体管108的电流驱动能力被设定得比充电用N型晶体管73的电流驱动能力充分小。驱动电路120用作拉式驱动电路32时，充电用N型晶体管73的电流驱动能力被设定得比放电用P型晶体管108的电流驱动能力充分小。因此，驱动电路31、32中的直通电流可以减小，可以降低消耗功率。
实施例5中，除了和实施例2相同的效果以外，还可以减小消耗功率。
以下，对各种变形例进行说明。图23的推挽型驱动电路125将图15的推式驱动电路85和图21的拉式驱动电路115组合起来。推式驱动电路85的输入节点N45和拉式驱动电路115的输入节点相互连接，推式驱动电路85的输出节点N46和拉式驱动电路115的输出节点相互连接。在该变形例中，也能得到和图22的驱动电路120相同的效果。
图24的推挽型驱动电路130是图11的推式驱动电路70和图21的拉式驱动电路115的组合。图25的推挽型驱动电路131是图15的推式驱动电路85和图20的拉式驱动电路110的组合。在这些变形例中，也能得到和图22的驱动电路120相同的效果。此外，推挽型驱动电路120、125、130、131中的任一个都可以省略恒流电路47、56之一或两者。
实施例6图26是根据本发明实施例6的推挽型驱动电路135的结构电路图。参考图26，该驱动电路135在图11的推式驱动电路70中追加了P型晶体管136、137。P型晶体管136和恒流电路74串联连接在节点N72和接地电位GND线之间，P型晶体管136的栅极连接其漏极(节点N136)。P型晶体管136构成二极管元件。P型晶体管137连接在输出节点N46和接地电位GND线之间，其栅极接收节点N136的电位VC1。
通过差动放大电路40的操作，节点N72的电位VM变为VM＝VI。因此，节点N71的电位VC变为VC＝VI+VTN，节点N136的电位VC1变为VC1＝VI-|VTP|。输出电位VO高于输入电位VI时，N型晶体管73变为非导通，同时，P型晶体管137导通。输出电位VO低于输入电位VI时，P型晶体管137变为非导通，同时，P型晶体管73导通。因此，VO＝VI。
在实施例6中，除了得到和实施例5相同的效果之外，还因为只用一个差动放大电路，所以能减小设计面积。
实施例7图27是根据本发明实施例7的推挽型驱动电路140的结构电路图。参考图27，驱动电路140在图20的拉式驱动电路110中追加了N型晶体管141、142。恒流电路111和N型晶体管141串联连接在电源电位VDD线和节点N106之间，N型晶体管141的栅极连接其漏极(节点N111)。N型晶体管141构成二极管元件。N型晶体管142连接在电源电位VDD线和输出节点N56之间，其栅极接收节点N111的电位VC1。
通过差动放大电路50的操作，节点N106的电位VM变为VM＝VI。因此，节点N111的电位VC1变为VC1＝VI+VTN，节点N107的电位VC变为VC＝VI-|VTP|。输出电位VO高于输入电位VI时，N型晶体管142变为非导通，同时，P型晶体管108导通。输出电位VO低于输入电位VI时，P型晶体管108变为非导通，同时，N型晶体管142导通。因此，VO＝VI。
在实施例7中，也能得到和实施例6相同的效果。
此外，可以省略恒流电路56。
实施例8图28是根据本发明实施例8的推式驱动电路150的结构电路图。图28中，该驱动电路150包含电平移位电路151、上拉电路155和恒流电路158。
电平移位电路151包含串联连接在电源电位V11(15V)的节点和接地电位GND的节点之间的恒流电路152、N型晶体管153和P型晶体管154。N型晶体管153的栅极连接其漏极(节点N152)。N型晶体管153构成二极管元件。P型晶体管154的栅极接收输入节点N45的电位VI。恒流电路152的电流驱动能力被设定为充分小于晶体管153、154的电流驱动能力的水平。
P型晶体管154的源极(节点N153)的电位V153为V153＝VI+|VTP|，N型晶体管153的漏极(节点N152)的电位V152为V152＝VI+|VTP|+VTN。因此，电平移位电路151输出使输入电位VI电平仅移位|VTP|+VTN的电位V152。
上拉电路155包含串联连接在电源电位V12(15V)的节点和输出节点N46之间的N型晶体管156和P型晶体管157。恒流电路158连接在输出节点N46和接地电位GND线之间。N型晶体管156的栅极接收电平移位电路151的输出电位V152。P型晶体管157的栅极连接其漏极。P型晶体管157构成二极管元件。因为将电源电位V12设定为使得N型晶体管156在饱和区域内操作，所以N型晶体管156进行所谓的源极跟随器操作。恒流电路158的电流驱动能力被设定为比晶体管156、157的电流驱动能力充分小的水平。
N型晶体管156的源极(节点N156)的电位V156变为V156＝V152-VTN＝VI+|VTP|。输出节点N46的电位VO变为VO＝V156-|VTP|＝VI。
在实施例8中，因为不完全反馈输出电位VO，所以驱动电路150中不出现谐振现象。
实施例9图29是根据本发明实施例9的拉式驱动电路160的结构电路图。图29中，驱动电路160包含电平移位电路161、恒流电路165和下拉电路166。
电平移位电路161包含串联连接在电源电位V13(5V)的节点和电源电位V14(-10V)的节点之间的N型晶体管162、P型晶体管163和恒流电路164。N型晶体管162的栅极接收输入节点N55的电位。P型晶体管163的栅极连接其漏极(节点N163)。P型晶体管163构成二极管元件。恒流电路164的电流驱动能力被设定为比晶体管162、163的电流驱动能力充分小的水平。
N型晶体管162的源极(节点N162)的电位V162变为V162＝VI-VTN。P型晶体管163的漏极(节点N163)的电位V163变为V163＝VI-VTN-|VTP|。因此，电平移位电路161输出使输入电位VI仅电平移位-VTN-|VTP|的电位V163。
恒流电路165连接在电源电位V13的节点和输出节点N56之间。下拉电路166包含串联连接在电源电位V15(-10V)的节点和输出节点N166之间的P型晶体管168和N型晶体管167。P型晶体管168的栅极接收电平移位电路161的输出电位V163。N型晶体管167的栅极连接其漏极。N型晶体管167构成二极管元件。因为电源电位V15被设定为使得P型晶体管168在饱和区域中操作，所以P型晶体管168进行所谓的源极跟随器操作。恒流电路165的电流驱动能力被设定为比晶体管167、168的电流驱动能力充分小的水平。
P型晶体管168的源极(节点N167)的电位V167变为V167＝V163+|VTP|＝VI-VTN。输出节点N56的电位VO变为VO＝V167+VTN＝VI。
在实施例9中，得到和实施例8相同的效果。
实施例10图30是根据本发明实施例10的推挽型驱动电路170的结构电路图。图30中，驱动电路170是图28的推式驱动电路150和图29的拉式驱动电路160的组合。电平移位电路151的P型晶体管154的栅极和电平移位电路161的N型晶体管162的栅极接收输入节点N171的电位VI。上拉电路155的P型晶体管157的漏极和下拉电路166的N型晶体管167的漏极连接输出节点N172。
输出电位VO高于输入电位VI时，上拉电路155的晶体管156、157变为非导通，同时，下拉电路166的晶体管167、168导通，输出电位VO下降。输出电位VO低于输入电位VI时，下拉电路166的晶体管167、168变为非导通，同时，上拉电路155的晶体管156、157导通，输出电位VO上升。因此，VO＝VI。
驱动电路170用作图4和图5的推式驱动电路31或拉式驱动电路32。驱动电路170用作推式驱动电路31时，下拉电路166的晶体管167、168的电流驱动能力被设定为比上拉电路155的晶体管156、157的电流驱动能力充分小的水平。驱动电路170用作拉式驱动电路32时，上拉电路155的晶体管156、157的电流驱动能力被设定为比下拉电路166的晶体管167、168的电流驱动能力充分小的水平。因此，可以减小驱动电路31、32中的直通电流，可以减小消耗功率。
在实施例10中，除了得到和实施例8相同的效果之外，还能减小消耗功率。
图31是根据实施例10的变形例的推挽型驱动电路175的结构电路图。图31中，推挽型驱动电路175用电平移位电路176、178分别替换图30的推挽型驱动电路170的电平移位电路151、152。电平移位电路176用电阻元件177替换电平移位电路151的恒流电路152。电平移位电路178用电阻元件179替换电平移位电路161的恒流电路164。电阻元件177、179的电阻值被设定为电阻元件177、179中流过和恒流电路152、164相同程度的电流的值。在此变形例中，也能得到和图30的推挽型驱动电路170相同的效果。
此外，在推挽型驱动电路170、175中，可以省略恒流电路158、165之一或两者。
实施例11图32是根据本发明实施例11的带偏移补偿功能的推式驱动电路180的结构电路图。图32中，带偏移补偿功能的推式驱动电路180包含驱动电路70、电容器181和开关S11～S13。驱动电路70和图11所示的相同。电容器181和开关S11～S13由于驱动电路70的晶体管阈值电压的偏差等而在驱动电路70的输入电位VI和输出电位VO之间产生电位差即偏移电压VOF时，构成用于补偿该偏移电压VOF的偏移补偿电路。
即，开关S11连接在输入节点N45和N型晶体管43的栅极之间。电容器181和开关S12串联连接在N型晶体管43的栅极和输出节点N45之间，开关S13连接在输入节点N45和电容器181及开关S12间的节点之间。开关S11～S13可以都是P型晶体管，也可以是N型晶体管，也可以是P型晶体管和N型晶体管并联连接。开关S11～S13都由控制信号(未图示)进行开/关控制。
现在，仅对驱动电路1的输出电位VO比输入电位VI低偏移电压VOF的情况进行说明。参考图33，在初始状态下，所有开关S11～S13都处于断开状态。在某个时刻t1，开关S11、S12变为接通状态时，输出电位VO变为VO＝VI-VOF，电容器181被充电到偏移电压VOF。
接着，在时刻t2，当开关S11、S12变为断开状态时，在电容器181中保持偏移电压VOF。接着，在时刻t3，开关S13变为接通状态时，N型晶体管43的栅极电位V43变为VI+VOF。结果，驱动电路70的输出电位VO变为VO＝VI+VOF-VOF＝VI，驱动电路70的偏移电压VOF被抵消。
在实施例11中，能抵消驱动电路70的偏移电压VOF，能使输出电位VO和输入电位VI的更精确地一致。
此外，在实施例11中，对抵消驱动电路70的偏移电压VOF的情况进行了说明，但当然，也能用同样的方法抵消驱动电路31、32、80、81、85、95、100、105、110、115、135、140、150、160的偏移电压VOF。
如图34所示，补偿偏移电压VOF的操作可以在消隐期间进行，所述消隐期间是从第i(其中，i是大于或等于1的整数)个扫描线4的电位VSi从“H”电平下降为“L”电平开始到第i+1个扫描线4的电位VSi+1从“L”电平上升到“H”电平为止。或者，补偿偏移电压VOF的操作可以在两帧间的消隐期间进行。若在消隐期间进行补偿偏移电压VOF的操作，则图像显示频率不由于该操作而下降。
实施例12图35是根据本发明实施例12的带偏移补偿功能的推挽型驱动电路185的结构电路图。图35中，该驱动电路185具备图22的驱动电路120、电容器186a、186b和开关S11a～S14a、S11b～S14b。
开关S11a、S11b分别连接在输入节点N45和驱动电路70、115的N型晶体管43、52的栅极之间。电容器186a和开关S12a串联连接在驱动电路70的N型晶体管43的栅极和N型晶体管73的源极(节点N73)之间。电容器186b和开关S12b串联连接在驱动电路110的P型晶体管52的栅极和P型晶体管108的源极(节点N56)之间。开关S13a连接在输入节点N45和电容器186a与开关S12a间的节点之间。开关S13b连接在输入节点N45和电容器186b与开关S12b间的节点之间。开关S14a、S14b分别连接在节点N73、N56和输出节点N46之间。
接着，对驱动电路185的操作进行说明。在初始状态下，所有开关S11a～S14a、S11b～S14b都处于断开状态。在某个时刻，开关S11a、S12a、S11b、S12b变为接通状态时，节点N73、N56的电位V73、V56分别变为V73＝VI-VOFa，V56＝VI-VOFb，电容器186a、186b分别被充电到偏移电压VOFa、VOFb。
接着，当开关S11a、S12a、S11b、S12b变为断开状态时，在电容器186a、186b中分别保持偏移电压VOFa、VOFb。接着，当开关S13a、S13b变为接通状态时，驱动电路70、110的N型晶体管43、52的栅极电位分别变为VI+VOFa、VI+VOFb。结果，驱动电路70、110的输出电位V73、V56分别变为V73＝VI+VOFa-VOFa＝VI，V56＝VI+VOFb-VOFb＝VI，驱动电路70、110的偏移电压VOFa、VOFb被抵消。最后，开关S14a、S14b变为接通状态，VO＝VI。
驱动电路185用作图4和图5的推式驱动电路31或拉式驱动电路32。驱动电路185用作推式驱动电路31时，放电用P型晶体管108的电流驱动能力被设定为比充电用N型晶体管73的电流驱动能力充分小的水平。驱动电路185用作拉式驱动电路32时，充电用N型晶体管73的电流驱动能力被设定为比放电用P型晶体管108的电流驱动能力充分小的水平。因此，可以减小驱动电路31、32中的直通电流，降低消耗功率。
在实施例12中，得到没有偏移电压且消耗功率小的驱动电路185。
实施例13
图36是根据本发明实施例13的带偏移补偿功能的驱动电路190的结构电路方框图。图36中，带偏移补偿功能的驱动电路190在图30的驱动电路170中追加了电容器191a、191b和开关S11a～S14a、S11b～S14b。
开关S11a、S11b分别连接在输入节点N190和晶体管154、162的栅极(节点N171a、N171b)之间。开关S14a、S14b分别连接在输出节点N191和晶体管157、167的漏极(节点N172a、N172b)之间。电容器191a和开关S12a串联连接在节点N171a和N172a之间。电容器191b和开关S12b串联连接在节点N171b和N172b之间。开关S13a连接在输入节点N190和电容器191a以及开关S12a间的节点N191a之间。开关S13b连接在输入节点N190和电容器191b以及开关S12b间的节点N191b之间。
接着，说明驱动电路190的操作。在初始状态下，所有开关S11a～S14a、S11b～S14b都处于断开状态。在某个时刻，开关S11a、S12a、S11b、S12b变为接通状态时，节点N172a、N172b的电位V172a、V172b分别变为V172a＝VI-VOFa，V172b＝VI-VOFb，电容器191a、191b分别被充电到偏移电压VOFa、VOFb。
接着，当开关S11a、S12a、S11b、S12b变为断开状态时，在电容器191a、191b中分别保持偏移电压VOFa、VOFb。接着，当开关S13a、S13b变为接通状态时，晶体管154、162的栅极电位分别变为VI+VOFa、VI+VOFb。结果，节点N172a、N172b的电位V172a、V172b分别变为V172a＝VI+VOFa-VOFa＝VI，V172b＝VI+VOFb-VOFb＝VI，驱动电路170的偏移电压VOFa、VOFb被抵消。最后，开关S14a、S14b变为接通状态，VO＝VI。
驱动电路190用作图4和图5的推式驱动电路31或拉式驱动电路32。驱动电路190用作推式驱动电路31时，晶体管167、168的电流驱动能力被设定为比晶体管156、157的电流驱动能力充分小的水平。驱动电路190用作拉式驱动电路32时，晶体管156、157的电流驱动能力被设定为比晶体管167、168的电流驱动能力充分小的水平。因此，可以减小驱动电路31、32中的直通电流，降低消耗功率。
在实施例13中，得到没有偏移电压且消耗功率小的驱动电路190。
本此公开的所有实施例都是说明性而非限制性的。本发明的范围由上述未说明的权利要求的范围表示，包含在权利要求以及和等价于权利要求的范围内的所有变更。
权利要求
1.一种图像显示装置，根据图像信号(D0～D5)显示图像，包含多个像素显示元件(2，11，12)，以多行多列配置，分别根据施加的灰度等级电位进行灰度等级显示；多个扫描线(4)，与上述多行分别对应地设置；多个数据线(6)，与上述多列分别对应地设置；垂直扫描电路(7)，每隔规定时间顺次从上述多个扫描线(4)中进行选择，激活与所选扫描线(4)对应的各像素显示元件(2，11，12)；以及水平扫描电路(8)，根据上述图像信号(D0～D5)，向通过上述垂直扫描电路(7)激活的各像素显示元件(D0～D5)提供灰度等级电位，其中上述水平扫描电路(8)包含预充电电路(26)，使各数据线(6)达到预定的预充电电位(VPC)；电位发生电路(R1～R65)，产生彼此不同的多个灰度等级电位(V1d～V64d)；第一电流放大电路(31)，对应于上述多个灰度等级电位(V1d～V64d)中比上述预充电电位(VPC)高的各灰度等级电位设置，输出等于对应灰度等级电位的电位，充电能力比放电能力高；第二电流放大电路(32)，对应于上述多个灰度等级电位(V1d～V64d)中比上述预充电电位(VPC)低的各灰度等级电位设置，输出等于对应灰度等级电位的电位，放电能力比充电能力高；选择电路(25)，根据上述图像信号(D0～D5)，选择上述多个灰度等级电位(V1d～V64d)中的任一个灰度等级电位，通过各数据线(6)将对应于所选灰度等级电位的上述第一或第二电流放大电路(31或32)的输出电位提供给激活的各像素显示元件(2，11，12)。
2.根据权利要求1所述图像显示装置，其中上述第一电流放大电路(31)包含第一晶体管(46)，连接在第一电源电位(VDD)线和第一输出节点(N46)之间，使电流流入上述第一输出节点(N46)；第一限流元件(47)，连接在上述第一输出节点(N46)和第二电源电位(GND)线之间，具有比上述第一晶体管(46)的电流驱动能力小的电流驱动能力，使电流从上述第一输出节点(N46)流出；以及第一控制电路(40)，控制上述第一晶体管(46)的栅极电位，使得上述第一输出节点(N46)的电位(VO)和对应的灰度等级电位(VI)一致；上述第二电流放大电路(32)包含第二限流元件(56)，连接在第三电源电位(VDD)线和第二输出节点(N56)之间，使电流流入上述第二输出节点(N56)；第二晶体管(57)，连接在上述第二输出节点(N56)和第四电源电位(GND)线之间，具有比上述第二限流元件(56)的电流驱动能力大的电流驱动能力，使电流从上述第二输出节点(N56)流出；以及第二控制电路(50)，控制上述第二晶体管(57)的栅极电位，使得上述第二输出节点(N56)的电位(VO)和对应的灰度等级电压(VI)一致。
3.根据权利要求2所述的图像显示装置，其中上述第一控制电路(40，71，72，74)包含第三晶体管(71)，连接在第五电源电位(VDD)线和上述第一晶体管(73)的栅极电极之间；第四晶体管(72)，其栅极电极和第一电极与上述第一晶体管(73)的栅极电极连接，并具有和上述第一晶体管(73)相同的导电类型；第三限流元件(74)，连接在上述第四晶体管(72)的第二电极和第六电源电位(GND)线之间；以及差动放大电路(40)，控制上述第三晶体管(71)的栅极电位，使得上述第四晶体管(72)的第二电极的电位(VM)和对应的灰度等级电位(VI)一致。
4.根据权利要求2所述的图像显示装置，其中上述第一控制电路(50，86，72，87)包含第三限流元件(86)，连接在第五电源电位(VDD)线和上述第一晶体管(73)的栅极电极之间；第三晶体管(72)，其栅极电极和第一电极与上述第一晶体管(73)的栅极电极连接，并具有和上述第一晶体管(73)相同的导电类型；第四晶体管(87)，连接在上述第三晶体管(72)的第二电极和第六电源电位(GND)线之间；以及差动放大电路(50)，控制上述第四晶体管(87)的栅极电位，使得上述第三晶体管(72)的第二电极的电位(VM)和对应的灰度等级电位(VI)一致。
5.根据权利要求2所述的图像显示装置，其中上述第二控制电路(50，106，107，109)包含第三晶体管(106)，其第一电极连接第五电源电位(VDD)线；第四晶体管(107)，其第一电极连接上述第三晶体管(106)的第二电极，其栅极电极和第二电极与上述第二晶体管(108)的栅极电极连接，并具有和上述第二晶体管(108)相同的导电类型；第三限流元件(109)，连接在上述第四晶体管(107)的第二电极和第六电源电位(GND)线之间；以及差动放大电路(50)，控制上述第三晶体管(106)的栅极电位，使得上述第四晶体管(107)的第一电极的电位(VM)和对应的灰度等级电位(VI)一致。
6.根据权利要求2所述的图像显示装置，其中上述第二控制电路(50，111，107，112)包含第三限流元件(111)，其一个电极连接第五电源电位(VDD)线；第三晶体管(107)，其第一电极连接上述第三晶体管(111)的另一个电极，其第二电极和栅极电极与上述第二晶体管(108)的栅极电极连接，并具有和上述第二晶体管(108)相同的导电类型；第四晶体管(112)，连接在上述第三晶体管(107)的第二电极和第六电源电位(GND)线之间；以及差动放大电路(50)，控制上述第四晶体管(112)的栅极电位，使得上述第三晶体管(107)的第一电极的电位(VM)和对应的灰度等级电位(VI)一致。
7.根据权利要求1所述的图像显示装置，其中上述第一和第二电流放大电路(31，32)都包含第一晶体管(73)，连接在第一电源电位(VDD)线和输出节点(N46)之间，使电流流入上述输出节点(N46)；第二晶体管(108)，连接在上述输出节点(N46)和第二电源电位(GND)线之间，使电流从上述输出节点(N46)流出；控制电路(40，71，72，74，50，111，107，112)，控制上述第一和第二晶体管(73，108)的各自栅极电位，使得上述输出节点(N46)的电位(VO)和对应的灰度等级电位(VI)一致；其中在上述第一电流放大电路(31)中，上述第一晶体管(73)的电流驱动能力比上述第二晶体管(108)的电流驱动能力大，在上述第二电流放大电路(32)中，上述第二晶体管(108)的电流驱动能力比上述第一晶体管(73)的电流驱动能力大。
8.根据权利要求7所述的图像显示装置，其中上述第一和第二电流放大电路(31，32)都包含限流元件(47，56)，连接在输出节点(N46)和第三电源电位(GND，VDD)线之间。
9.根据权利要求7所述的图像显示装置，其中上述控制电路(40，71，72，74，50，111，107，112)包含第三晶体管(71)，连接在第三电源电位(VDD)线和上述第一晶体管(73)的栅极电极之间；第四晶体管(72)，其栅极电极和第一电极与上述第一晶体管(73)的栅极电极连接，并具有和上述第一晶体管(73)相同的导电类型；第一限流元件(74)，连接在上述第四晶体管(72)的第二电极和第四电源电位(GND)线之间；第一差动放大电路(40)，控制上述第三晶体管(71)的栅极电位，使得上述第四晶体管(72)的第二电极的电位(VM)和对应的灰度等级电位(VI)一致；第二限流元件(111)，其一个电极连接第五电源电位(VDD)线；第五晶体管(107)，其第一电极连接上述第二限流元件(111)的另一个电极，其第二电极和栅极电极与上述第二晶体管(108)的栅极电极连接，并具有和上述第二晶体管(108)相同的导电类型；第六晶体管(112)，连接在上述第五晶体管(107)的第二电极和第六电源电位(GND)线之间；以及第二差动放大电路(50)，控制上述第六晶体管(112)的栅极电位，使得上述第五晶体管(107)的第一电极的电位(VM)和对应的灰度等级电位(VI)一致。
10.根据权利要求7所述的图像显示装置，其中上述控制电路(50，86，72，87，40，106，107，109)包含第一限流元件(86)，连接在第三电源电位(VDD)线和上述第一晶体管(73)的栅极电极之间；第三晶体管(72)，其栅极电极和第一电极与上述第一晶体管(73)的栅极电极连接，并具有和上述第一晶体管(73)相同的导电类型；第四晶体管(87)，连接在上述第三晶体管(72)的第二电极和第四电源电位(GND)线之间；第一差动放大电路(50)，控制上述第四晶体管(87)的栅极电位，使得上述第三晶体管(72)的第二电极的电位(VM)和对应的灰度等级电位(VI)一致；第五晶体管(106)，其第一电极连接第五电源电位(VDD)线；第六晶体管(107)，其第一电极连接上述第五晶体管(106)的第二电极，其栅极电极和第二电极与上述第二晶体管(108)的栅极电极连接，并具有和上述第二晶体管(108)相同的导电类型；第二限流元件(109)，连接在上述第六晶体管(107)的第二电极和第六电源电位(GND)线之间；以及第二差动放大电路(40)，控制上述第五晶体管(106)的栅极电位，使得上述第六晶体管(107)的第一电极的电位(VM)和对应的灰度等级电位(VI)一致。
11.根据权利要求7所述的图像显示装置，其中上述控制电路(40，71，72，74，40，106，107，109)包含第三晶体管(71)，连接在第三电源电位(VDD)线和上述第一晶体管(73)的栅极电极之间；第四晶体管(72)，其栅极电极和第一电极与上述第一晶体管(73)的栅极电极连接，并具有和上述第一晶体管(73)相同的导电类型；第一限流元件(74)，连接在上述第四晶体管(72)的第二电极和第四电源电位(GND)线之间；第一差动放大电路(40)，控制上述第三晶体管(71)的栅极电位，使得上述第四晶体管(72)的第二电极的电位(VM)和对应的灰度等级电位(VI)一致；第五晶体管(106)，其第一电极连接第五电源电位(VDD)线；第六晶体管(107)，其第一电极连接上述第五晶体管(106)的第二电极，其栅极电极和第二电极与上述第二晶体管(108)的栅极电极连接，并具有和上述第二晶体管(108)相同的导电类型；第二限流元件(109)，连接在上述第六晶体管(107)的第二电极和第六电源电位(GND)线之间；以及第二差动放大电路(40)，控制上述第五晶体管(106)的栅极电位，使得上述第六晶体管(107)的第一电极的电位(VM)和对应的灰度等级电位(VI)一致。
12.根据权利要求7所述的图像显示装置，其中上述控制电路(50，86，72，87，50，111，107，112)包含第一限流元件(86)，连接在第三电源电位(VDD)线和上述第一晶体管(73)的栅极电极之间；第三晶体管(72)，其栅极电极和第一电极与上述第一晶体管(73)的栅极电极连接，并具有和上述第一晶体管(73)相同的导电类型；第四限流元件(87)，连接在上述第三晶体管(72)的第二电极和第二电源电位(GND)线之间；第一差动放大电路(50)，控制上述第四晶体管(87)的栅极电位，使得上述第三晶体管(72)的第二电极的电位(VM)和对应的灰度等级电位(VI)一致；第二限流元件(111)，其一个电极连接第五电源电位(VDD)线；第五晶体管(107)，其第一电极连接上述第二限流元件(111)的另一个电极，其第二电极和栅极电极与上述第二晶体管(108)的栅极电极连接，并具有和上述第二晶体管(108)相同的导电类型；第六晶体管(112)，连接在上述第五晶体管(107)的第二电极和第六电源电位(GND)线之间；以及第二差动放大电路(50)，控制上述第六晶体管(112)的栅极电位，使得上述第五晶体管(107)的第一电极的电位(VM)和对应的灰度等级电位(VI)一致。
13.根据权利要求7所述的图像显示装置，其中上述控制电路(40，71，72，74)包含第三晶体管(71)，连接在第三电源电位(VDD)线和上述第一晶体管(73)的栅极电极之间；第四晶体管(72)，其栅极电极和第一电极与上述第一晶体管(71)的栅极电极连接，并具有和上述第一晶体管(73)相同的导电类型；第五晶体管(136)，其第一电极连接上述第四晶体管(72)的第二电极，其栅极电极和第二电极与上述第二晶体管(137)的栅极电极连接，并具有和上述第二晶体管(137)相同的导电类型；限流元件(74)，连接在上述第五晶体管(136)的第二电极和第四电源电位(GND)线之间；以及差动放大电路(40)，控制上述第三晶体管(71)的栅极电位，使得上述第四晶体管(72)的第二电极的电位(VM)和对应的灰度等级电位(VI)一致。
14.根据权利要求7所述的图像显示装置，其中上述控制电路(50，111，141，107，112)包含限流元件(111)，连接在第三电源电位(VDD)线和上述第一晶体管(142)的栅极电极之间；第三晶体管(141)，其栅极电极和第一电极与上述第晶体管(142)的栅极电极连接，并具有和上述上述第晶体管(142)相同的导电类型；第四晶体管(107)，其第一电极连接上述第三晶体管(141)的第二电极，其栅极电极和第二电极与上述第二晶体管(108)的栅极电极连接，并具有和上述第二晶体管(108)相同的导电类型；第五晶体管(112)，连接在上述第四晶体管(107)的第二电极和第四电源电位(GND)线之间；以及差动放大电路(50)，控制上述第五晶体管(112)的栅极电位，使得上述第四晶体管(107)的第一电极的电位(VM)和第四灰度等级电位(VI)一致。
15.根据权利要求1所述的图像显示装置，其中上述第一电流放大电路(151，155，158)包含第一电平移位电路(151)，输出比对应的灰度等级电位(VI)高出规定电压的电位(V152)；上拉电路(155)，将第一输出节点(N46)充电到比上述第一电平移位电路(151)的输出电位(V152)仅低上述规定电压的电位(VI)；以及第一限流元件(158)，连接在上述第一输出节点和第一电源电位(GND)线之间，具有比上述上拉电路(155)的电流驱动能力小的电流驱动能力，使电流从上述第一输出节点(N46)流出，上述第二电流放大电路(161，166，165)包含第二电平移位电路(161)，输出比对应的灰度等级电位(VI)低上述规定电压的电位(V163)；下拉电路(166)，将上述第二输出节点(N56)放电到比上述第二电平移位电路(161)的输出电位(V163)仅高上述规定电压的电位(VI)；以及第二限流元件(165)，连接在第二电源电位(VDD)线和上述第二输出节点(N56)之间，具有比上述下拉电路(166)的电流驱动能力小的电流驱动能力，使电流流入上述第二输出节点(N56)。
16.根据权利要求1所述的图像显示装置，其中上述第一和第二电流放大电路(31，32)都包含第一电平移位电路(151)，输出比对应的灰度等级电位(VI)高出规定电压的电位(V152)；上拉电路(155)，将输出节点(N172)充电到比上述第一电平移位电路(151)的输出电位(V152)仅低上述规定电压的电位(VI)；第二电平移位电路(161)，输出比对应的灰度等级电位(VI)低规定电压的电位(V163)；下拉电路(166)，将上述输出节点放电到比上述第二电平移位电路(161)的输出电位(V163)仅高上述规定电压的电位(VI)；在上述第一电流放大电路(31)中，上述上拉电路(155)的电流驱动能力比上述下拉电路(166)的电流驱动能力大，在上述第二电流放大电路(32)中，上述下拉电路(166)的电流驱动能力比上述上拉电路(155)的电流驱动能力大。
17.根据权利要求16所述的图像显示装置，其中上述第一和第二电流放大电路(31，32)都包含限流元件(158，165)，连接在上述输出节点(N172)和电源电位(GND，VDD)线之间。
18.根据权利要求1所述的图像显示装置，其中上述水平扫描电路(8)还包含偏移补偿电路(181，S11～S13)，分别与上述第一和第二电流放大电路(31，32)对应地设置，检测对应的电流放大电路的偏移电压(VOF)，并根据检测结果，抵消对应的电流放大电路的偏移电压(VOF)。
19.根据权利要求1所述的图像显示装置，其中上述像素显示元件(2，11，12)包含透光率随上述灰度等级电位变化的液晶单元(2)，上述电位发生电路(R1～R65)在第一期间对正电源电压(VH-VL)分压后生成上述多个灰度等级电压(V1d～V64d)，第二期间对负电源电压(VL-VH)分压后生成上述多个灰度等级电压(V1d～B64d)，设置两组上述第一和第二电流放大电路(31，32)，一组第一和第二电流放大电路(31，32)在上述第一期间激活，另一组第一和第二电流放大电路(31，32)在上述第二期间激活，上述选择电路(25)通过各数据线(6)将第一期间所选的上述一组第一或第二电流放大电路(31或32)的输出电位提供给被激活的各像素显示元件(2，11，12)，通过各数据线(6)将第二期间所选的上述另一组第一或第二电流放大电路(31或32)的输出电位提供给被激活的各像素显示元件(2，11，12)。
20.根据权利要求1所述的图像显示装置，其中上述像素显示元件(2，11，12)包含透光率随上述灰度等级电位变化的液晶单元(2)，上述电位发生电路(60，61)包含第一分压电路(60)，对正电源电压(VH-VL)分压后生成上述多个灰度等级电压(V1a～V64a)第二分压电路(61)，对负电源电压(VL-VH)分压后生成上述多个灰度等级电压(V1b～B64b)设置两组上述第一和第二电流放大电路(31，32)，一组第一和第二电流放大电路(31，32)对应于上述第一分压电路(60)设置，在第一期间被激活，另一组第一和第二电流放大电路(31，32)对应于上述第二分压电路(61)设置，在第二期间被激活，上述选择电路(25)通过各数据线(6)将上述第一期间所选的上述一组第一或第二电流放大电路(31或32)的输出电位提供给被激活的各像素显示元件(2，11，12)，通过各数据线(6)将第二期间所选的上述另一组第一或第二电流放大电路(31或32)的输出电位提供给被激活的各像素显示元件(2，11，12)。
全文摘要
一种图像显示装置，其中彩色液晶显示装置的灰度等级电位发生电路(24)包含串联连接的65个电阻元件(R1～R65)，分压施加在第一和第二节点(N30、N31)间的电压(VH－VL)并生成64个灰度等级电压(V1d～V64d)；第一电流放大电路(31)，分别对应于比数据线(6)的预充电电位(VPC)高的灰度等级电位(V33d～V64d)设置，充电能力比放电能力高；第二电流放大电路(32)，分别对应于比的预充电电位(VPC)低的灰度等级电位(V1d～V32d)设置，放电能力比充电能力高。
文档编号G09G3/36GK1628334SQ0282339
公开日2005年6月15日 申请日期2002年11月20日 优先权日2002年11月20日
发明者飞田洋一 申请人:三菱电机株式会社
技术领域：
本发明涉及图像显示装置，尤其涉及根据图像信号显示图像的图像显示装置。
背景技术：
以前，在液晶显示装置中，采用使液晶单元的驱动电压变化而使液晶单元的透光率变化的电压调制法。例如，进行64个灰度等级的显示时，根据视频信号选择64个灰度等级电压中的任何一个电压，将所选电压施加在液晶单元上。
图37是在这种液晶显示装置中生成64个灰度等级电压V1d～V64d的灰度等级电位发生电路200的结构方框图。图37中，该灰度等级电位发生电路200包含电阻元件R1～R65和电流放大电路201.1～201.64。
电阻元件R1～R65串联连接在节点N201和N200之间，在对节点N201和N200之间的电压进行分压后，生成64个灰度等级电压V1d～V64d。为了防止液晶单元劣化，以规定周期交互切换施加在节点N200和N201上的电位。图37中，示出了节点N200和N201上分别施加高电位VH和低电位VL的状态。
电流放大电路201.1～201.64均包含上拉晶体管和下拉晶体管。上拉晶体管和下拉晶体管都具有较大的电流驱动能力。电流放大电路201.1～201.64分别输出和在电阻元件R1～R65中生成的灰度等级电压V1d～V64d相同电平的电位V1d～V64d。
但是，在这种灰度等级电位发生电路200中，电流放大电路201.1～201.64的晶体管阈值电压有偏差的情况下，有这样的问题上拉晶体管和下拉晶体管根据输入电位而双方同时导通，从而流过大的直通电流。当这种大的直通电流流过时，液晶显示装置的消耗功率增大。
图38是现有电流放大电路210的结构电路图。这种电流放大电路210例如公开于特开2002-123326号公报中。图38中，该电流放大电路210包含电阻元件211～213、拉式驱动电路214和推式驱动电路215。电阻元件211～213串联连接在节点N210和N213之间，对节点N210和N213之间的电压VH-VL分压后，生成上限电位V211和下限电位V212。拉式驱动电路214包含下拉用N型晶体管，在输出节点N215的电位VO比上限电位V211高时，使电流从输出节点N215流出。推式驱动电路215包含上拉用P型晶体管，在输出节点N215的电位VO比下限电位V212低时，使电流流入输出节点N215。因此，输出电位VO维持在上限电位V211和下限电位V212之间。
但是，在电流放大电路210中，当驱动电路214、215内的晶体管的阈值电压有偏差时，上拉用N型晶体管和下拉用P型晶体管有时也会同时导通，这时存在流过大的直通电流的问题。
发明内容
本发明的目的是提供一种低消耗功率的图像显示装置。
本发明的图像显示装置是根据图像信号显示图像的图像显示装置，包含多个像素显示元件，以多行多列配置，分别根据施加的灰度等级电位进行灰度等级显示；多个扫描线，与多行分别对应地设置；多个数据线，与多列分别对应地设置；垂直扫描电路，每隔规定时间顺次选择多个扫描线，激活与所选扫描线对应的各像素显示元件；水平扫描电路，根据图像信号，为通过垂直扫描电路激活的各像素显示元件提供灰度等级电位。这里，水平扫描电路包含预充电电路，使各数据线达到预定的预充电电位；电位发生电路，产生彼此不同的多个灰度等级电位；第一电流放大电路，对应于多个灰度等级电位中的比预充电电位高的各灰度等级电位设置，用于输出等于对应灰度等级电位的电位，其充电能力比放电能力高；第二电流放大电路，对应于多个灰度等级电位中的比预充电电位低的各灰度等级电位设置，用于输出等于对应灰度等级电位的电位，其放电能力比充电能力高；选择电路，根据图像信号，选择多个灰度等级电位中的任一个灰度等级电位，通过各数据线将对应于所选灰度等级电位的第一或第二电流放大电路的输出电位提供给被激活的各像素显示元件。因此，由于使用充电能力比放电能力高的第一电流放大电路和放电能力比充电能力高的第二电流放大电路，与使用充电能力和放电能力都高的电流放大电路的现有技术相比，可以减小各电流放大电路中的直通电流，降低消耗功率。
图1是根据本发明实施例1的彩色液晶显示装置的整体结构方框图；图2是与图1所示液晶元件对应设置的液晶驱动电路的结构电路图；图3是图1所示水平扫描电路的结构方框图；图4是图3所示灰度等级电位发生电路的结构电路图；图5是图4所示推式驱动电路的结构电路图；图6是图4所示拉式驱动电路的结构电路图；图7是图3所示均衡器+预充电电路的结构电路图；图8是表示图1～图7所示彩色液晶显示装置操作的电路图；图9是实施例1的变形例的电路图；图10是实施例1的另一个变形例的电路图；图11是根据本发明实施例2的推式驱动电路的结构电路图；图12A～12C分别是图11所示恒流电路的结构电路图；图13是实施例2的变形例的电路图；图14是实施例2的另一个变形例的电路图；图15是根据本发明实施例3的推式驱动电路的结构电路图；图16A～16C分别是图15所示恒流电路的结构电路图；
图17是实施例3的变形例的电路图；图18是实施例3的另一个变形例的电路图；图19是根据本发明实施例4的拉式驱动电路的结构电路图；图20是实施例4的变形例的电路图；图21是实施例4的另一个变形例的电路图；图22是根据本发明实施例5的推挽型驱动电路的结构电路图；图23是实施例5的变形例的电路图；图24是实施例5的另一个变形例的电路图；图25是实施例5的再一个变形例的电路图；图26是根据本发明实施例6的推挽型驱动电路的结构电路图；图27是根据本发明实施例7的推挽型驱动电路的结构电路图；图28是根据本发明实施例8的推挽型驱动电路的结构电路图；图29是根据本发明实施例9的推挽型驱动电路的结构电路图；图30是根据本发明实施例10的推挽型驱动电路的结构电路图；图31是实施例10的变形例的电路图；图32是根据本发明实施例11的带偏移补偿功能的推式驱动电路的结构电路图；图33是图32所示带偏移补偿功能的推式驱动电路的操作的时间图；图34是图32所示带偏移补偿功能的推式驱动电路的操作的另一个时间图；图35是根据本发明实施例13的带偏移补偿功能的推挽型驱动电路的结构电路图；图36是根据本发明实施例14的带偏移补偿功能的推挽型驱动电路的结构电路图；图37是现有液晶显示装置的灰度等级电位发生电路的结构电路图；图38是现有电流放大电路的结构电路图。
具体实施例方式
实施例1图1是根据本发明实施例1的彩色液晶显示装置的结构方框图。图1中，该彩色液晶显示装置具备液晶面板1、垂直扫描电路7和水平扫描电路8，例如被设置在便携电话中。
液晶面板1包含以多行多列排列的多个液晶单元2、与各行对应设置的扫描线4和公共电位线5以及与各列对应设置的数据线6。
各行中，预先对液晶单元2按三个一组地进行分组。在各组的三个液晶单元2中，分别设置R、G、B滤色器。各组的三个液晶单元2构成一个像素3。
在各液晶单元2中，如图2所示，设置液晶驱动电路10。液晶驱动电路10包含N型场效应晶体管(以下称为N型晶体管)11和电容器12。N型晶体管11连接在数据线6和液晶单元2的一个电极2a之间，其栅极连接扫描线4。电容器12连接在液晶单元2的一个电极2a和公共电位线5之间。向液晶单元2的另一个电极提供驱动电位VDDL，向公共电位线5提供公共电位VSS。
返回图1，垂直扫描电路7根据图像信号每隔规定时间顺次选择多个扫描线4之一，使所选扫描线4变成选择电平的“H”电平。当扫描线4变成选择电平的“H”电平时，图2的N型晶体管11导通，与该扫描线4对应的各液晶单元2的一个电极2a和与该液晶单元2对应的数据线6耦合。
水平扫描电路8根据图像信号在通过垂直扫描电路7选择1个扫描线4期间，顺次选择多个数据线6，例如12个，为所选的各数据线6提供灰度等级电位。液晶单元2的透光率随灰度等级电位的电平变化。
通过垂直扫描电路7和水平扫描电路8扫描液晶面板1的所有液晶单元2时，在液晶面板1中显示1个图像。
图3是图1所示水平扫描电路8的结构方框图。图3中，水平扫描电路8具有移位寄存器21、数据锁存电路22、23、灰度等级电位发生电路24、多路复用器25以及均衡器+预充电电路26。
移位寄存器21与时钟信号CLK同步地控制数据锁存电路22。视频信号包含与时钟信号CLK同步地串行输入的6位数据信号D0～D5。从而，在各像素3中可显示26万色。数据锁存电路22顺次取入由移位寄存器21控制的、视频信号中包含的6位数据信号D0～D5。数据锁存电路23响应锁存信号φLT，1次读入取入到数据锁存电路22中的1行的视频信号。
灰度等级电位发生电路24生成64(＝26)个灰度等级电压V1d～V64d。均衡器+预充电电路26响应均衡信号φEQ，连接在多个数据线6间，在均衡多个数据线6的电位的同时，响应预充电信号φPC，将各数据线6预充电到预充电电位VPC。多路复用器25与各数据线6对应地根据来自数据锁存电路23的6位数据信号D0～D5从来自灰度等级电位发生电路24的64个灰度等级电压V1d～V64d中选择任一个电位，将所选电位提供给数据线6。
图4是图3所示灰度等级电位发生电路24的结构电路方框图。图4中，灰度等级电位发生电路24具备电阻元件R1～R65和电流放大电路30.1～30.64。
电阻元件R1～R65串联连接在节点N31和N30之间，对在节点N31、N30间提供的电压分压后，生成64个灰度等级电压V1d～V64d。电阻元件R1～R65构成梯形电阻电路。因为液晶驱动电压和液晶单元2的透光率通常是非线性关系，所以，电阻元件R1～R65的电阻值是彼此不相等的值。
因为需要以规定周期(1行周期，1列周期等)交流驱动液晶单元2，所以以规定周期交互切换节点N30的电位和节点N31的电位。图2的驱动电位VDDL被置为和节点N31的电位相同的电位。图4中，示出了向节点N30提供高电位VH，向节点N31提供低电位VL的状态。
电流放大电路30.1～30.64输出分别和64个灰度等级电压V1d～V64d相同电平的电位V1d～V64d。电流放大电路30.1包含推式驱动电路31、拉式驱动电路32和开关S1、S2。如图5所示，推式驱动电路31包含差动放大电路40、开关S3、P型场效应晶体管(以下称为P型晶体管)46和恒流电路47。开关S3的一个端子接收电源电位VDD。与节点N30、N31的电位VH、VL同步地对开关S3进行开/关控制。
差动放大电路40包含P型晶体管41、42、N型晶体管43、44和恒流电路45。P型晶体管41、42分别连接在开关S3的另一个端子和节点N41、N42之间，它们的栅极都与节点N42连接。P型晶体管41、42构成电流反射镜电路。N型晶体管43、44分别连接在节点N41、N42和节点N43之间，它们的栅极分别接收输入节点N45的电位VI(V1d)和输出节点N46的电位VO。恒流电路45使规定值的恒定电流I1从节点N43流向接地电位GND线。P型晶体管46连接在开关S3的另一个端子和输出节点N46之间，其栅极接收节点N41的电位V41。恒流电路47使规定值的恒定电流I2从输出节点N46流向接地电位GND线。恒定电流I2的值被设定得非常小，从而，将驱动电路31中的直通电流抑制得非常小。
当开关S3为关状态时，不向推式驱动电路31提供电源电位VDD，在推式驱动电路31中不消耗功率。开关S3为开状态时，向推式驱动电路31提供电源电位VDD，激活推式驱动电路31。N型晶体管43、44中分别流过其值与输入电位VI和输出电位VO对应的电流。N型晶体管44和P型晶体管42串联连接，P型晶体管41和42构成电流反射镜电路，因此，在P型晶体管41中流过其值与输出电位VO对应的电流。
输出电位VO比输入电位VI高时，P型晶体管41中流过的电流比N型晶体管43中流过的电流大，节点N41的电位V41上升，P型晶体管46中流过的电流减少后，输出电位VO下降。输出电位VO比输入电位VI低时，P型晶体管41中流过的电流比N型晶体管43中流过的电流小，节点N41的电位V41下降，P型晶体管46中流过的电流增加后，输出电位VO上升。因此，VO＝VI。
如图6所示，拉式驱动电路32包含差动放大电路50、开关S4、恒流电路56和N型晶体管57。开关S4的一个端子接收电源电位VDD。与节点N30、N31的电位VH、VL同步地对开关S4进行开/关控制。
差动放大电路50包含恒流电路51、P型晶体管52、53以及N型晶体管54、55。恒流电路51使规定值的恒定电流I1从开关S4的另一个端子流入节点N51。P型晶体管52、53分别连接在节点N51和节点N52、N53之间，它们的栅极分别接收输入节点N55的电位VI(V1d)和输出节点N56的电位VO。N型晶体管54、55分别连接在节点N52、N53和接地电位GND线之间，它们的栅极都与节点N53连接。N型晶体管54、55构成电流反射镜电路。恒流电路56使规定值的恒定电流I2从开关S4的另一个端子流入输出节点N56。N型晶体管57连接在输出节点N56和接地电位GND线之间，其栅极接收节点N52的电位V52。恒定电流I2的值被设定得非常小，从而，将驱动电路32中的直通电流抑制得非常小。
当开关S4为关状态时，不向拉式驱动电路32提供电源电位VDD，在拉式驱动电路32中不消耗功率。开关S4为开状态时，向拉式驱动电路32提供电源电位VDD后，激活拉式驱动电路32。P型晶体管52、53中分别流过值与输入电位VI和输出电位VO对应的电流。P型晶体管53和N型晶体管55串联连接，N型晶体管54和55构成电流反射镜电路，因此，在N型晶体管54中流过值与输出电位VO对应的电流。
输出电位VO比输入电位VI高时，N型晶体管54中流过的电流比P型晶体管52中流过的电流小，从而节点N52的电位V52上升，而N型晶体管57中流过的电流增加，从而输出电位VO下降。输出电位VO比输入电位VI低时，N型晶体管54中流过的电流比P型晶体管52中流过的电流大，从而节点N52的电位V52下降，而N型晶体管57中流过的电流减少，从而输出电位VO上升。因此，VO＝VI。
返回图4，驱动电路31、32的输入节点N45、N55都接收灰度等级电位V1d，它们的输出节点N46、N56分别连接开关S1、S2的一个端子。开关S1、S2的另一个端子都与电流放大电路30.1的输出节点连接。开关S1、S2分别和开关S3、S4同时开/关。其他电流放大电路30.2～30.64的结构也和电流放大电路30.1相同。
后述的在数据线6上施加灰度等级电压V1d～V64d中任一个电位之前，数据线6被预充电到在高电位VH和低电位VL中间的电位VPC＝(VH+VL)/2。预充电电位VPC是V32d和V33d之间的电位。
在节点N30、N31上分别施加高电位VH和低电位VL的期间，电流放大电路30.1～30.32的开关S2、S4变成开状态，电流放大电路30.1～30.32的输出节点分别被下拉到灰度等级电压V1d～V32d，同时，电流放大电路30.33～30.64的开关S1、S3变为开状态，电流放大电路30.33～30.64的输出节点分别被上拉到灰度等级电压V33d～V53d。这时，V64d＞VPC＞V1d。
在节点N30、N31上分别施加低电位VL和高电位VH的期间，电流放大电路30.1～30.32的开关S1、S3变成开状态，电流放大电路30.1～30.32的输出节点分别被上拉到灰度等级电压V1d～V32d，同时，电流放大电路30.33～30.64的开关S2、S4变为开状态，电流放大电路30.33～30.64的输出节点分别被下拉到灰度等级电压V33d～V64d。这时，V64d＜VPC＜V1d。
图7是图3所示均衡器+预充电电路26的结构电路图。图7中，均衡器+预充电电路26包含为各数据线6设置的开关S5和与每2个邻接的数据线6对应地设置的开关S6。开关S5的一个端子接收预充电电位VPC＝(VH+VL)/2，另一个端子连接对应的数据线6。预充电电位VPC可以从外部导入，也可以在内部生成。开关S5响应预充电信号φPC变成激活电平的“H”电平而变成接通状态。当开关S5变成接通状态时，各数据线6变为预充电电位VPC。开关S6连接在2个数据线6之间，响应均衡信号φEQ变成激活电平的“H”电平而变成接通状态。当开关S6变为接通状态时，n条(其中，n是大于或等于2的整数)数据线6的电位VG1～VGn被平均。
图8是图1～图7所示彩色液晶显示装置的操作时间图。图8中，在初始状态下，均衡信号φEQ和预充电信号φPC为非激活电平的“L”电平，开关S1～S6变为断开状态。这时，n条数据线6的电位VG1～VGn均变为在前一个周期中写入的电位，变为V1d～V64d中的任一个电位。而且，扫描线4的电位VS变为“L”电平，N型晶体管11变为非导通状态。
首先，在时刻t0，均衡信号φEQ为激活电平的“H”电平时，各开关S6变为接通状态，n条数据线6彼此短路。从而，n条数据线6的电位VG1～VGn被平均。这时的各数据线6的电位由在时刻t0的n条数据线6的电位VG1～VGn决定，不是恒定值。在时刻t1，均衡信号φEQ为非激活电平的“L”电平时，各开关S6变为断开状态，n条数据线6彼此电气切断。
接着，在时刻t2，预充电信号φPC为激活电平的“H”电平时，各开关S5变为接通状态，各数据线6变为预充电电位VPC。在时刻t3，预充电信号φP1为激活电平的“L”电平时，各开关S5变为断开状态，n条数据线6彼此电气切断。
接着，在时刻t4，例如在节点N30、N31上分别施加高电位VH和低电位VL，电流放大电路30.33～30.64的开关S1、S3变为接通状态，同时，电流放大电路30.1～30.32的开关S2、S4变为接通状态，n条数据线6的电位VG1～VGn均向通过多路复用器25连接的驱动电路31或32的输出电位变化。
这时，与电流放大电路30.33～30.64中的任一个放大电路连接的数据线6经推式驱动电路31的P型晶体管46而被迅速充电，与电流放大电路30.1～30.32中的任一个放大电路连接的数据线6经拉式驱动电路32的N型晶体管57而被迅速充电。
接着，在时刻t5，1条扫描线4的电位VS上升为选择电平的“H”电平。从而，图7的各N型晶体管11导通，各数据线6的电位VG经N型晶体管11提供给液晶单元2。扫描线4的电位VG下降为“L”电平时，N型晶体管11变为不导通，通过电容器12保持液晶单元2的电极间电压。液晶单元2展示与其电极间电压对应的值的透光率。
在实施例1中，电流放大电路30.1～30.64中均设置推式驱动电路31、拉式驱动电路32和开关S1、S2，在输出比预充电电位VPC高的电位的电流放大电路(图4中30.33～30.64)中，使开关S1变为接通状态后仅使用推式驱动电路31，在输出比预充电电位VPC低的电位的电流放大电路(图4中30.1～30.32)中，使开关S2变为接通状态后仅使用拉式驱动电路32。在不与数据线6连接的驱动电路31、32中，开关S3、S4变为断开状态后，停止提供电源电位VDD。因此，可以将电流放大电路30.1～30.64中的直通电流抑制到最小限度，可以降低消耗功率。
此外，场效应晶体管11.41～44，46，52～55，57都可以是MOS晶体管，也可以是薄膜晶体管(TFT)。薄膜晶体管可以用多晶硅薄膜、非晶硅薄膜等半导体薄膜形成，也可以形成在树脂基板、玻璃基板等绝缘基板上。
图9是根据实施例1的变形例的彩色液晶显示装置的灰度等级电位发生电路的结构电路图，是和图4相对比的图。图9中，该灰度等级电位发生电路包含两组梯形电阻电路60、61和64个电流放大电路63.1～63.64。梯形电阻电路60包含串联连接在节点N61和N60之间的电阻元件R1～R65。在节点N60、N61上分别一直施加高电位VH和低电位VL。通过梯形电阻电路60生成64个灰度等级电压V1a～V64a(V64a＞V1a)。梯形电阻电路包含串联连接在节点N63和N62之间的电阻元件R1～R65。在节点N62、N63上分别一直施加低电位VL和高电位VH。通过梯形电阻电路61生成64个灰度等级电压V1b～V64b(V64b＜V1b)。
电流放大电路63.1～63.64均包含图4～图6所示的推式驱动电路31、拉式驱动电路32和开关S1、S2。电流放大电路63.33～63.64的推式驱动电路31的输入节点分别接收梯形电阻电路60的输出电位V33a～V64a，电流放大电路63.1～63.32的拉式驱动电路32的输入节点分别接收梯形电阻电路60的输出电位V1a～V32a，电流放大电路63.33～63.64的拉式驱动电路32的输入节点接收梯形电阻电路61的输出电位V33b～V64b，电流放大电路63.1～63.32的推式驱动电路31的输入节点分别接收梯形电阻电路61的输出电位V1b～V32b。各推式驱动电路31的输出节点通过开关S1连接到对应的电流放大电路的输出节点上，各拉式驱动电路32的输出节点通过开关S2连接到对应的电流放大电路的输出节点上。
开关S1～S4按在图4～图6中说明的定时进行动作。在某个周期中，如图9所示，电流放大电路63.33～63.64的开关S1、S3变为接通状态，同时，电流放大电路63.1～63.32的开关S2、S4变为接通状态，V64d＞VPC＞V1d。在下一个周期中，电流放大电路63.33～63.64的开关S2、S4变为接通状态，同时，电流放大电路63.1～63.32的开关S1、S3变为接通状态，V1d＞VPC＞V64d。在其变形例中，也能得到和实施例1相同的效果。
图10是根据实施例1的变形例的图像显示装置的主要部分的电路图，是和图2对比的图。图10中，该变形例用P型晶体管65和EL(电致发光)元件66来替换图2的液晶单元2。P型晶体管65和EL元件66串联连接在电源电位VDD线和公共电位线5之间，P型晶体管65的栅极连接在N型晶体管11和电容器11间的节点N11上。当向节点N11提供灰度等级电位时，在P型晶体管65中流过与其灰度等级电位对应的值的电流，EL元件66以与该电流值对应的光强度发光。在EL元件66中，不需要象液晶单元2那样切换施加电压的极性。因此，在图4的灰度等级电位发生电路24中，节点N30、N31分别被固定在高电位VH和低电位VL，电流放大电路30.1～30.32仅包含拉式驱动电路32，电流放大电路30.33～30.64仅包含推式驱动电路31。在该变形例中，也能得到和实施例1相同的效果。
实施例2在图5的推式驱动电路31中，输出电位VO被直接反馈给差动放大电路40，并且因为负载容量大，存在产生谐振现象的问题。在实施例2中，解决了这个问题。
图11是根据本发明实施例2的推式驱动电路70的结构电路图。
图11中，该推式驱动电路70用P型晶体管71、N型晶体管72、73和恒流电路74替换图5的推式驱动电路31的P型晶体管46。此外，为了简化图面和说明，以后，省略用于向驱动电路提供电源的开关S3、S4。
P型晶体管71、N型晶体管72和恒流电路74串联连接在电源电位VDD线和接地电位GND线之间。P型晶体管71的栅极接收差动放大电路40的输出节点N41的电位V41。N型晶体管72的栅极连接其漏极。N型晶体管72构成二极管元件。N型晶体管72的源极(节点N72)的电位VM被提供给N型晶体管44的栅极。恒流电路74使规定值的恒定电流I3从节点N72流入接地电位GND线。N型晶体管73连接在电源电位VDD线和输出节点N46之间，其栅极接收P型晶体管71和72之间的节点N71的电位VC。
下面，说明该驱动电路70的动作。在该驱动电路70中，由于差动放大电路40的操作，节点N72的电位VM等于输入节点N45的电位VI。即，N型晶体管44和P型晶体管42串联连接，P型晶体管41和42构成电流反射镜电路，因此，在P型晶体管41中流过与监视电位VM对应的值的电流。
监视电位VM比输入电位VI高时，在P型晶体管41中流过的电流比N型晶体管43中流过的电流大，节点N41的电位V41上升。从而，P型晶体管71中流过的电流减小，监视电位VM下降。监视电位VM比输入电位VI低时，P型晶体管41中流过的电流比N型晶体管43中流过的电流小，节点N41的电位V41下降。从而，P型晶体管71中流过的电流变大，监视电位VM上升。因此，VM＝VI。
因为恒流电路74的电流I3被设定为小值，所以节点N71的电位VC为VC＝VM+VTN。这里，VTN是N型晶体管的阈值电压。而且，当N型晶体管73的电流驱动能力充分大于恒流电路74的电流驱动能力时，N型晶体管73进行源极跟随器操作，输出节点N46的输出电位VO变为VO＝VC-VTN＝VM＝VI。因此，得到和输入电位VI相等的输出电位VO。
在实施例2中，因为通向差动放大电路40的反馈回路的电容为N型晶体管44、72、73的栅极电容，所以和负载电容直接连接到差动放大电路40上的图5的驱动电路31相比，通向差动放大电路40的反馈回路的电容非常小。因此，在驱动电路70中不会发生谐振现象。
图12A～12C都是图11所示恒流电路74的结构电路图。图12A中，恒流电路74包含电阻元件75和N型晶体管76、77。电阻元件75和N型晶体管76串联连接在电源电位VDD线和接地电位GND线之间，N型晶体管77连接在节点N72和接地电位GND线之间。N型晶体管76、77的栅极都与N型晶体管76的漏极连接。N型晶体管76和77构成电流反射镜电路。电阻元件75和N型晶体管76中流过与电阻元件75的电阻值对应的值的恒定电流。在N型晶体管77中流过与N型晶体管76中流过的电流对应的值的恒定电流I3。
图12B中，恒流电路74包含N型晶体管78。N型晶体管78连接在节点N72和接地电位GND线之间，其栅极接收恒定的偏置电位VBN。偏置电位VBN被设定为N型晶体管78在饱和区域中动作的规定电平。从而，在N型晶体管78中流过恒定的电流I3。
图12C中，恒流电路74包含抽空型(depression-type)N型晶体管79。N型晶体管79连接在节点N72和接地电位GND线之间，其栅极连接接地电位GND线。N型晶体管79形成为即使栅-源间电压为0V时也流过恒定电流I3。也可以用接在节点N72和接地电位GND线之间的电阻元件构成恒流电路74。恒流电路45、47的结构也可以和恒流电路74相同。
在图13的驱动电路80中，向P型晶体管41、42的源极和P型晶体管71的源极以及晶体管73的漏极分别提供互不相同的电源电位V1、V2、V3。恒流电路45、74、47的低电位侧端子分别与互不相同的电源电位V4、V5、V6连接。在此变形例中，也能得到和图11的驱动电路70相同的效果。
图14的驱动电路81中用差动放大电路82替换图11的驱动电路70的差动放大电路40。差动放大电路82分别用电阻元件83、84替换差动放大电路40的P型晶体管41、42。电阻元件83、84分别连接在电源电位VDD线和节点N41、N42之间。
N型晶体管43中流过的电流和N型晶体管44中流过的电流的和等于恒流电路45中流过的电流I1。监视电位VM等于输入电位VI时，N型晶体管43中流过的电流和N型晶体管44中流过的电流相等。监视电位VM高于输入电位VI时，N型晶体管44的电流增加，同时N型晶体管43的电流减少，节点N41的电位V41上升后，P型晶体管71的电流减少，监视电位VM下降。监视电位VM低于输入电位VI时，N型晶体管44的电流减少，同时N型晶体管43的电流增加，节点N41的电位V41下降后，P型晶体管71的电流增加，监视电位VM上升。因此，监视电位VM保持在和输入电位VI相同的电平，变为VI＝VO。在此变形例中，也能得到和图11的驱动电路70相同的效果。
实施例3图15是根据发明实施例3的推式驱动电路85的结构电路图。图15中，该驱动电路85用图6的差动放大电路50替换图11的驱动电路80的差动放大电路40，而且，分别用恒流电路86和N型晶体管87替换P型晶体管71和恒流电路74。恒流电路86连接在电源电位VDD线和节点N71之间，使规定值的恒定电流I3从电源电位VDD线流入节点N71。N型晶体管87连接在节点N72和接地电位GND线之间，其栅极接收差动放大电路50的输出节点N52的电位V52。
接着，说明驱动电路85的动作。在驱动电路85中，由于差动放大电路50的操作，监视电位VM等于输入电位VI。即，P型晶体管53和N型晶体管55串联连接，N型晶体管54和55构成电流反射镜电路，因此，N型晶体管54中流过与监视电位VM对应的值的电流。
监视电位VM比输入电位VI高时，N型晶体管54中流过的电流比P型晶体管52中流过的电流小，节点N52的电位V52上升。从而，N型晶体管87中流过的电流变大，监视电位VM下降。监视电位VM比输入电位VI低时，N型晶体管54中流过的电流比P型晶体管52中流过的电流大，节点N52的电位V52下降。从而，N型晶体管87中流过的电流变小，监视电位VM上升。因此，VM＝VI。
恒流电路86的电流I3被设定为足够小的值，因此，节点N71的电位VC变为VC＝VM+VTN。N型晶体管73的电流驱动能力比恒流电路47的电流驱动能力充分大时，N型晶体管73进行源极跟随器操作，输出节点N46的电位VO变为VO＝VC-VTN＝VM＝VI。因此，得到等于输入电位VI的电平的输出电位VO。
在实施例3中，通向差动放大电路50的反馈回路的电容作为晶体管53、72、73的栅极电容，因此，和负载电容直接连接到差动放大电路40的图5的驱动电路31相比，通向差动放大电路50的反馈回路的电容变得非常小。因此，驱动电路85中不产生谐振现象。
图16A～16C都是图15所示的恒流电路86的结构电路图。图16A中，恒流电路86包含P型晶体管88、89和电阻元件90。P型晶体管88和电阻元件90串联连接在电源电位VDD线和接地电位GND线之间，P型晶体管89连接在电源电位VDD线和节点N71之间。P型晶体管88、89的栅极都连接P型晶体管88的漏极。P型晶体管88、89构成电流反射镜电路。P型晶体管88和电阻元件89中流过与电阻元件90的电阻值对应的值的恒定电流。在P型晶体管89中流过和P型晶体管88中流过的电流对应的值的恒定电流I3。
图16B中，恒流电路86包含P型晶体管91。P型晶体管91连接在电源电位VDD线和节点N71之间，其栅极接收恒定的偏置电位VBP。偏置电位VBP被设定为P型晶体管91在饱和区域中动作的规定电平。从而，在P型晶体管91中流过恒定电流I3。
图16C中，恒流电路86包含抽空型P型晶体管92。P型晶体管92连接在电源电位VDD线和节点N71之间，其栅极连接电源电位VDD线。P型晶体管92被形成为即使栅-源间电压为0V时也流过恒定电流I3。也可以用连接在电源电位VDD线和节点N71之间的电阻元件构成恒流电路86。恒流电路51的结构也可以和恒流电路86相同。
图17的驱动电路95用差动放大电路96替换图15的驱动电路85的差动放大电路50。差动放大电路96用电阻元件97、98替换差动放大电路50的N型晶体管54、55。电阻元件97、98分别连接在节点N52、53和接地电位GND线之间。在P型晶体管52中流过的电流和P型晶体管53中流过的电流的总和等于恒流电路51中流过的电流I1。监视电位VM等于输入电位VI时，P型晶体管52的电流和P型晶体管53的电流相等。监视电位VM高于输入电位VI时，P型晶体管53的电流减少，同时P型晶体管52的电流增加，节点N52的电位V52上升后，N型晶体管87的电流增加，监视电位VM下降。监视电位VM低于输入电位VI时，P型晶体管53的电流增加，同时P型晶体管52的电流减少，节点N52的电位V52下降后，N型晶体管87的电流减少，监视电位VM上升。因此，监视电位VM保持为输入电位VI，变为VO＝VI。在此变形例中，也能得到和图15的驱动电路85相同的效果。
图18的驱动电路100用图5的差动放大电路40替换图15的驱动电路85的差动放大电路50。N型晶体管87的栅极接收节点N41的电位V41，N型晶体管44的栅极接收监视电位VM。监视电位VM高于输入电位VI时，P型晶体管41中流过的电流比N型晶体管43中流过的电流大，节点N41的电位V41上升，N型晶体管87的电流增加，监视电位VM下降。监视电位VM低于输入电位VI时，P型晶体管41中流过的电流比N型晶体管43中流过的电流小，节点N41的电位V41下降，N型晶体管87的电流减少，监视电位VM上升。因此，VM＝VI，VO＝VI。在此变形例中，也能得到和图15的驱动电路85相同的效果。
实施例4图19是根据本发明实施例4的拉式驱动电路105的结构电路图，是和图6相对比的图。图19中，该驱动电路105用P型晶体管106～108和恒流电路109代替图6的驱动电路32的N型晶体管57。此外，以下，为了简化图面和说明，省略供电用开关S4。
P型晶体管106、107和恒流电路109串联连接在电源电位VDD线和接地电位GND线之间。P型晶体管106的栅极接收节点N52的电位V52。P型晶体管53的栅极接收P型晶体管106和107之间的节点N106的电位VM。P型晶体管107的栅极连接其漏极(节点N107)。P型晶体管107构成二极管元件。恒流电路109使规定值的恒定电流I3从节点N107流入接地电位GND线。P型晶体管108连接在输出节点N56和接地电位GND线之间，其栅极接收节点N107的电位VC。
监视电位VM通过差动放大电路50的操作保持在输入电位VI。即，监视电位VM比输入电位VI高时，N型晶体管54的电流比P型晶体管52的电流小，节点N52的电位V52上升，流过P型晶体管106的电流减少后，监视电位VM下降。监视电位VM低于输入电位VI时，N型晶体管54的电流比P型晶体管52的电流大，节点N52的电位V52下降，流过P型晶体管106的电流增加后，监视电位VM上升。因此，VM＝VI。
P型晶体管107的电流驱动能力充分大于恒流电路109的恒定电流I3时，节点N107的电位VC变为VC＝VM-|VTP|。这里，VTP时P型晶体管的阈值电压。P型晶体管108的电流驱动能力充分大于恒流电路56的恒定电流I2时，输出电位VO变为VO＝VC+|VTP|＝VM-|VTM|+|VTP|＝VM＝VI。
在实施例4中，通向差动放大电路50的反馈回路的电容作为晶体管53、107、108的栅极电容，因此，和负载电容直接连接差动放大电路50的图6的驱动电路32相比，通向差动放大电路50的反馈回路的电容非常小。因此，在驱动电路105中不出现谐振现象。
图20的驱动电路110用恒流电路111和N型晶体管112分别替换图19的驱动电路105的P型晶体管106和恒流电路109。恒流电路111使规定值的恒定电流I3从电源电位VDD线流入节点N106。N型晶体管112连接在节点N107和接地电位GND线之间，其栅极接收节点N52的电位V52。监视电位VM高于输入电位VI时，节点N52的电位V52上升后，流入N型晶体管112的电流增加，监视电位VM下降。监视电位VM低于输入电位VI时，节点N52的电位V52下降后，流入N型晶体管112的电流减少，监视电位VM上升。因此，VM＝VI，VO＝VI。在此变形例中，也能得到和图10的驱动电路105相同的效果。
图21的驱动电路115用图5的差动放大电路40替换图19的驱动电路105的差动放大电路50。监视电位VM高于输入电位VI时，节点N41的电位V41上升，流入P型晶体管106的电流减少，监视电位VM下降。监视电位VM低于输入电位VI时，节点N41的电位V41下降，流入P型晶体管106的电流增加，监视电位VM上升。因此，VM＝VI，VO＝VI。在此变形例中，也能得到和图19的驱动电路105相同的效果。
实施例5图22是根据本发明实施例5的推挽型驱动电路120的结构电路图。图22中，该驱动电路120是将图11的推式驱动电路70和图20的拉式驱动电路110组合起来。推式驱动电路70的输入节点N45和拉式驱动电路110的输入节点相互连接，推式驱动电路70的输出节点N46和拉式驱动电路110的输出节点相互连接。
输出电位VO高于输入电位VI时，N型晶体管73的栅-源间电压小于N型晶体管73的阈值电压VTN，N型晶体管73变为非导通，同时，P型晶体管108的源-栅间电压大于P型晶体管108的阈值电压VTP的绝对值，P型晶体管108导通，输出电位VO下降。
输出电位VO低于输入电位VI时，P型晶体管108的源-栅间电压小于P型晶体管108的阈值电压VTP的绝对值，P型晶体管108变为非导通，同时，N型晶体管73的栅-源间电压大于N型晶体管73的阈值电压VTN，N型晶体管73导通，输出电位VO上升。因此，VO＝VI。
驱动电路120用作图4和图5的推式驱动电路31或拉式驱动电路32。驱动电路120用作推式驱动电路31时，放电用P型晶体管108的电流驱动能力被设定得比充电用N型晶体管73的电流驱动能力充分小。驱动电路120用作拉式驱动电路32时，充电用N型晶体管73的电流驱动能力被设定得比放电用P型晶体管108的电流驱动能力充分小。因此，驱动电路31、32中的直通电流可以减小，可以降低消耗功率。
实施例5中，除了和实施例2相同的效果以外，还可以减小消耗功率。
以下，对各种变形例进行说明。图23的推挽型驱动电路125将图15的推式驱动电路85和图21的拉式驱动电路115组合起来。推式驱动电路85的输入节点N45和拉式驱动电路115的输入节点相互连接，推式驱动电路85的输出节点N46和拉式驱动电路115的输出节点相互连接。在该变形例中，也能得到和图22的驱动电路120相同的效果。
图24的推挽型驱动电路130是图11的推式驱动电路70和图21的拉式驱动电路115的组合。图25的推挽型驱动电路131是图15的推式驱动电路85和图20的拉式驱动电路110的组合。在这些变形例中，也能得到和图22的驱动电路120相同的效果。此外，推挽型驱动电路120、125、130、131中的任一个都可以省略恒流电路47、56之一或两者。
实施例6图26是根据本发明实施例6的推挽型驱动电路135的结构电路图。参考图26，该驱动电路135在图11的推式驱动电路70中追加了P型晶体管136、137。P型晶体管136和恒流电路74串联连接在节点N72和接地电位GND线之间，P型晶体管136的栅极连接其漏极(节点N136)。P型晶体管136构成二极管元件。P型晶体管137连接在输出节点N46和接地电位GND线之间，其栅极接收节点N136的电位VC1。
通过差动放大电路40的操作，节点N72的电位VM变为VM＝VI。因此，节点N71的电位VC变为VC＝VI+VTN，节点N136的电位VC1变为VC1＝VI-|VTP|。输出电位VO高于输入电位VI时，N型晶体管73变为非导通，同时，P型晶体管137导通。输出电位VO低于输入电位VI时，P型晶体管137变为非导通，同时，P型晶体管73导通。因此，VO＝VI。
在实施例6中，除了得到和实施例5相同的效果之外，还因为只用一个差动放大电路，所以能减小设计面积。
实施例7图27是根据本发明实施例7的推挽型驱动电路140的结构电路图。参考图27，驱动电路140在图20的拉式驱动电路110中追加了N型晶体管141、142。恒流电路111和N型晶体管141串联连接在电源电位VDD线和节点N106之间，N型晶体管141的栅极连接其漏极(节点N111)。N型晶体管141构成二极管元件。N型晶体管142连接在电源电位VDD线和输出节点N56之间，其栅极接收节点N111的电位VC1。
通过差动放大电路50的操作，节点N106的电位VM变为VM＝VI。因此，节点N111的电位VC1变为VC1＝VI+VTN，节点N107的电位VC变为VC＝VI-|VTP|。输出电位VO高于输入电位VI时，N型晶体管142变为非导通，同时，P型晶体管108导通。输出电位VO低于输入电位VI时，P型晶体管108变为非导通，同时，N型晶体管142导通。因此，VO＝VI。
在实施例7中，也能得到和实施例6相同的效果。
此外，可以省略恒流电路56。
实施例8图28是根据本发明实施例8的推式驱动电路150的结构电路图。图28中，该驱动电路150包含电平移位电路151、上拉电路155和恒流电路158。
电平移位电路151包含串联连接在电源电位V11(15V)的节点和接地电位GND的节点之间的恒流电路152、N型晶体管153和P型晶体管154。N型晶体管153的栅极连接其漏极(节点N152)。N型晶体管153构成二极管元件。P型晶体管154的栅极接收输入节点N45的电位VI。恒流电路152的电流驱动能力被设定为充分小于晶体管153、154的电流驱动能力的水平。
P型晶体管154的源极(节点N153)的电位V153为V153＝VI+|VTP|，N型晶体管153的漏极(节点N152)的电位V152为V152＝VI+|VTP|+VTN。因此，电平移位电路151输出使输入电位VI电平仅移位|VTP|+VTN的电位V152。
上拉电路155包含串联连接在电源电位V12(15V)的节点和输出节点N46之间的N型晶体管156和P型晶体管157。恒流电路158连接在输出节点N46和接地电位GND线之间。N型晶体管156的栅极接收电平移位电路151的输出电位V152。P型晶体管157的栅极连接其漏极。P型晶体管157构成二极管元件。因为将电源电位V12设定为使得N型晶体管156在饱和区域内操作，所以N型晶体管156进行所谓的源极跟随器操作。恒流电路158的电流驱动能力被设定为比晶体管156、157的电流驱动能力充分小的水平。
N型晶体管156的源极(节点N156)的电位V156变为V156＝V152-VTN＝VI+|VTP|。输出节点N46的电位VO变为VO＝V156-|VTP|＝VI。
在实施例8中，因为不完全反馈输出电位VO，所以驱动电路150中不出现谐振现象。
实施例9图29是根据本发明实施例9的拉式驱动电路160的结构电路图。图29中，驱动电路160包含电平移位电路161、恒流电路165和下拉电路166。
电平移位电路161包含串联连接在电源电位V13(5V)的节点和电源电位V14(-10V)的节点之间的N型晶体管162、P型晶体管163和恒流电路164。N型晶体管162的栅极接收输入节点N55的电位。P型晶体管163的栅极连接其漏极(节点N163)。P型晶体管163构成二极管元件。恒流电路164的电流驱动能力被设定为比晶体管162、163的电流驱动能力充分小的水平。
N型晶体管162的源极(节点N162)的电位V162变为V162＝VI-VTN。P型晶体管163的漏极(节点N163)的电位V163变为V163＝VI-VTN-|VTP|。因此，电平移位电路161输出使输入电位VI仅电平移位-VTN-|VTP|的电位V163。
恒流电路165连接在电源电位V13的节点和输出节点N56之间。下拉电路166包含串联连接在电源电位V15(-10V)的节点和输出节点N166之间的P型晶体管168和N型晶体管167。P型晶体管168的栅极接收电平移位电路161的输出电位V163。N型晶体管167的栅极连接其漏极。N型晶体管167构成二极管元件。因为电源电位V15被设定为使得P型晶体管168在饱和区域中操作，所以P型晶体管168进行所谓的源极跟随器操作。恒流电路165的电流驱动能力被设定为比晶体管167、168的电流驱动能力充分小的水平。
P型晶体管168的源极(节点N167)的电位V167变为V167＝V163+|VTP|＝VI-VTN。输出节点N56的电位VO变为VO＝V167+VTN＝VI。
在实施例9中，得到和实施例8相同的效果。
实施例10图30是根据本发明实施例10的推挽型驱动电路170的结构电路图。图30中，驱动电路170是图28的推式驱动电路150和图29的拉式驱动电路160的组合。电平移位电路151的P型晶体管154的栅极和电平移位电路161的N型晶体管162的栅极接收输入节点N171的电位VI。上拉电路155的P型晶体管157的漏极和下拉电路166的N型晶体管167的漏极连接输出节点N172。
输出电位VO高于输入电位VI时，上拉电路155的晶体管156、157变为非导通，同时，下拉电路166的晶体管167、168导通，输出电位VO下降。输出电位VO低于输入电位VI时，下拉电路166的晶体管167、168变为非导通，同时，上拉电路155的晶体管156、157导通，输出电位VO上升。因此，VO＝VI。
驱动电路170用作图4和图5的推式驱动电路31或拉式驱动电路32。驱动电路170用作推式驱动电路31时，下拉电路166的晶体管167、168的电流驱动能力被设定为比上拉电路155的晶体管156、157的电流驱动能力充分小的水平。驱动电路170用作拉式驱动电路32时，上拉电路155的晶体管156、157的电流驱动能力被设定为比下拉电路166的晶体管167、168的电流驱动能力充分小的水平。因此，可以减小驱动电路31、32中的直通电流，可以减小消耗功率。
在实施例10中，除了得到和实施例8相同的效果之外，还能减小消耗功率。
图31是根据实施例10的变形例的推挽型驱动电路175的结构电路图。图31中，推挽型驱动电路175用电平移位电路176、178分别替换图30的推挽型驱动电路170的电平移位电路151、152。电平移位电路176用电阻元件177替换电平移位电路151的恒流电路152。电平移位电路178用电阻元件179替换电平移位电路161的恒流电路164。电阻元件177、179的电阻值被设定为电阻元件177、179中流过和恒流电路152、164相同程度的电流的值。在此变形例中，也能得到和图30的推挽型驱动电路170相同的效果。
此外，在推挽型驱动电路170、175中，可以省略恒流电路158、165之一或两者。
实施例11图32是根据本发明实施例11的带偏移补偿功能的推式驱动电路180的结构电路图。图32中，带偏移补偿功能的推式驱动电路180包含驱动电路70、电容器181和开关S11～S13。驱动电路70和图11所示的相同。电容器181和开关S11～S13由于驱动电路70的晶体管阈值电压的偏差等而在驱动电路70的输入电位VI和输出电位VO之间产生电位差即偏移电压VOF时，构成用于补偿该偏移电压VOF的偏移补偿电路。
即，开关S11连接在输入节点N45和N型晶体管43的栅极之间。电容器181和开关S12串联连接在N型晶体管43的栅极和输出节点N45之间，开关S13连接在输入节点N45和电容器181及开关S12间的节点之间。开关S11～S13可以都是P型晶体管，也可以是N型晶体管，也可以是P型晶体管和N型晶体管并联连接。开关S11～S13都由控制信号(未图示)进行开/关控制。
现在，仅对驱动电路1的输出电位VO比输入电位VI低偏移电压VOF的情况进行说明。参考图33，在初始状态下，所有开关S11～S13都处于断开状态。在某个时刻t1，开关S11、S12变为接通状态时，输出电位VO变为VO＝VI-VOF，电容器181被充电到偏移电压VOF。
接着，在时刻t2，当开关S11、S12变为断开状态时，在电容器181中保持偏移电压VOF。接着，在时刻t3，开关S13变为接通状态时，N型晶体管43的栅极电位V43变为VI+VOF。结果，驱动电路70的输出电位VO变为VO＝VI+VOF-VOF＝VI，驱动电路70的偏移电压VOF被抵消。
在实施例11中，能抵消驱动电路70的偏移电压VOF，能使输出电位VO和输入电位VI的更精确地一致。
此外，在实施例11中，对抵消驱动电路70的偏移电压VOF的情况进行了说明，但当然，也能用同样的方法抵消驱动电路31、32、80、81、85、95、100、105、110、115、135、140、150、160的偏移电压VOF。
如图34所示，补偿偏移电压VOF的操作可以在消隐期间进行，所述消隐期间是从第i(其中，i是大于或等于1的整数)个扫描线4的电位VSi从“H”电平下降为“L”电平开始到第i+1个扫描线4的电位VSi+1从“L”电平上升到“H”电平为止。或者，补偿偏移电压VOF的操作可以在两帧间的消隐期间进行。若在消隐期间进行补偿偏移电压VOF的操作，则图像显示频率不由于该操作而下降。
实施例12图35是根据本发明实施例12的带偏移补偿功能的推挽型驱动电路185的结构电路图。图35中，该驱动电路185具备图22的驱动电路120、电容器186a、186b和开关S11a～S14a、S11b～S14b。
开关S11a、S11b分别连接在输入节点N45和驱动电路70、115的N型晶体管43、52的栅极之间。电容器186a和开关S12a串联连接在驱动电路70的N型晶体管43的栅极和N型晶体管73的源极(节点N73)之间。电容器186b和开关S12b串联连接在驱动电路110的P型晶体管52的栅极和P型晶体管108的源极(节点N56)之间。开关S13a连接在输入节点N45和电容器186a与开关S12a间的节点之间。开关S13b连接在输入节点N45和电容器186b与开关S12b间的节点之间。开关S14a、S14b分别连接在节点N73、N56和输出节点N46之间。
接着，对驱动电路185的操作进行说明。在初始状态下，所有开关S11a～S14a、S11b～S14b都处于断开状态。在某个时刻，开关S11a、S12a、S11b、S12b变为接通状态时，节点N73、N56的电位V73、V56分别变为V73＝VI-VOFa，V56＝VI-VOFb，电容器186a、186b分别被充电到偏移电压VOFa、VOFb。
接着，当开关S11a、S12a、S11b、S12b变为断开状态时，在电容器186a、186b中分别保持偏移电压VOFa、VOFb。接着，当开关S13a、S13b变为接通状态时，驱动电路70、110的N型晶体管43、52的栅极电位分别变为VI+VOFa、VI+VOFb。结果，驱动电路70、110的输出电位V73、V56分别变为V73＝VI+VOFa-VOFa＝VI，V56＝VI+VOFb-VOFb＝VI，驱动电路70、110的偏移电压VOFa、VOFb被抵消。最后，开关S14a、S14b变为接通状态，VO＝VI。
驱动电路185用作图4和图5的推式驱动电路31或拉式驱动电路32。驱动电路185用作推式驱动电路31时，放电用P型晶体管108的电流驱动能力被设定为比充电用N型晶体管73的电流驱动能力充分小的水平。驱动电路185用作拉式驱动电路32时，充电用N型晶体管73的电流驱动能力被设定为比放电用P型晶体管108的电流驱动能力充分小的水平。因此，可以减小驱动电路31、32中的直通电流，降低消耗功率。
在实施例12中，得到没有偏移电压且消耗功率小的驱动电路185。
实施例13
图36是根据本发明实施例13的带偏移补偿功能的驱动电路190的结构电路方框图。图36中，带偏移补偿功能的驱动电路190在图30的驱动电路170中追加了电容器191a、191b和开关S11a～S14a、S11b～S14b。
开关S11a、S11b分别连接在输入节点N190和晶体管154、162的栅极(节点N171a、N171b)之间。开关S14a、S14b分别连接在输出节点N191和晶体管157、167的漏极(节点N172a、N172b)之间。电容器191a和开关S12a串联连接在节点N171a和N172a之间。电容器191b和开关S12b串联连接在节点N171b和N172b之间。开关S13a连接在输入节点N190和电容器191a以及开关S12a间的节点N191a之间。开关S13b连接在输入节点N190和电容器191b以及开关S12b间的节点N191b之间。
接着，说明驱动电路190的操作。在初始状态下，所有开关S11a～S14a、S11b～S14b都处于断开状态。在某个时刻，开关S11a、S12a、S11b、S12b变为接通状态时，节点N172a、N172b的电位V172a、V172b分别变为V172a＝VI-VOFa，V172b＝VI-VOFb，电容器191a、191b分别被充电到偏移电压VOFa、VOFb。
接着，当开关S11a、S12a、S11b、S12b变为断开状态时，在电容器191a、191b中分别保持偏移电压VOFa、VOFb。接着，当开关S13a、S13b变为接通状态时，晶体管154、162的栅极电位分别变为VI+VOFa、VI+VOFb。结果，节点N172a、N172b的电位V172a、V172b分别变为V172a＝VI+VOFa-VOFa＝VI，V172b＝VI+VOFb-VOFb＝VI，驱动电路170的偏移电压VOFa、VOFb被抵消。最后，开关S14a、S14b变为接通状态，VO＝VI。
驱动电路190用作图4和图5的推式驱动电路31或拉式驱动电路32。驱动电路190用作推式驱动电路31时，晶体管167、168的电流驱动能力被设定为比晶体管156、157的电流驱动能力充分小的水平。驱动电路190用作拉式驱动电路32时，晶体管156、157的电流驱动能力被设定为比晶体管167、168的电流驱动能力充分小的水平。因此，可以减小驱动电路31、32中的直通电流，降低消耗功率。
在实施例13中，得到没有偏移电压且消耗功率小的驱动电路190。
本此公开的所有实施例都是说明性而非限制性的。本发明的范围由上述未说明的权利要求的范围表示，包含在权利要求以及和等价于权利要求的范围内的所有变更。
权利要求
1.一种图像显示装置，根据图像信号(D0～D5)显示图像，包含多个像素显示元件(2，11，12)，以多行多列配置，分别根据施加的灰度等级电位进行灰度等级显示；多个扫描线(4)，与上述多行分别对应地设置；多个数据线(6)，与上述多列分别对应地设置；垂直扫描电路(7)，每隔规定时间顺次从上述多个扫描线(4)中进行选择，激活与所选扫描线(4)对应的各像素显示元件(2，11，12)；以及水平扫描电路(8)，根据上述图像信号(D0～D5)，向通过上述垂直扫描电路(7)激活的各像素显示元件(D0～D5)提供灰度等级电位，其中上述水平扫描电路(8)包含预充电电路(26)，使各数据线(6)达到预定的预充电电位(VPC)；电位发生电路(R1～R65)，产生彼此不同的多个灰度等级电位(V1d～V64d)；第一电流放大电路(31)，对应于上述多个灰度等级电位(V1d～V64d)中比上述预充电电位(VPC)高的各灰度等级电位设置，输出等于对应灰度等级电位的电位，充电能力比放电能力高；第二电流放大电路(32)，对应于上述多个灰度等级电位(V1d～V64d)中比上述预充电电位(VPC)低的各灰度等级电位设置，输出等于对应灰度等级电位的电位，放电能力比充电能力高；选择电路(25)，根据上述图像信号(D0～D5)，选择上述多个灰度等级电位(V1d～V64d)中的任一个灰度等级电位，通过各数据线(6)将对应于所选灰度等级电位的上述第一或第二电流放大电路(31或32)的输出电位提供给激活的各像素显示元件(2，11，12)。
2.根据权利要求1所述图像显示装置，其中上述第一电流放大电路(31)包含第一晶体管(46)，连接在第一电源电位(VDD)线和第一输出节点(N46)之间，使电流流入上述第一输出节点(N46)；第一限流元件(47)，连接在上述第一输出节点(N46)和第二电源电位(GND)线之间，具有比上述第一晶体管(46)的电流驱动能力小的电流驱动能力，使电流从上述第一输出节点(N46)流出；以及第一控制电路(40)，控制上述第一晶体管(46)的栅极电位，使得上述第一输出节点(N46)的电位(VO)和对应的灰度等级电位(VI)一致；上述第二电流放大电路(32)包含第二限流元件(56)，连接在第三电源电位(VDD)线和第二输出节点(N56)之间，使电流流入上述第二输出节点(N56)；第二晶体管(57)，连接在上述第二输出节点(N56)和第四电源电位(GND)线之间，具有比上述第二限流元件(56)的电流驱动能力大的电流驱动能力，使电流从上述第二输出节点(N56)流出；以及第二控制电路(50)，控制上述第二晶体管(57)的栅极电位，使得上述第二输出节点(N56)的电位(VO)和对应的灰度等级电压(VI)一致。
3.根据权利要求2所述的图像显示装置，其中上述第一控制电路(40，71，72，74)包含第三晶体管(71)，连接在第五电源电位(VDD)线和上述第一晶体管(73)的栅极电极之间；第四晶体管(72)，其栅极电极和第一电极与上述第一晶体管(73)的栅极电极连接，并具有和上述第一晶体管(73)相同的导电类型；第三限流元件(74)，连接在上述第四晶体管(72)的第二电极和第六电源电位(GND)线之间；以及差动放大电路(40)，控制上述第三晶体管(71)的栅极电位，使得上述第四晶体管(72)的第二电极的电位(VM)和对应的灰度等级电位(VI)一致。
4.根据权利要求2所述的图像显示装置，其中上述第一控制电路(50，86，72，87)包含第三限流元件(86)，连接在第五电源电位(VDD)线和上述第一晶体管(73)的栅极电极之间；第三晶体管(72)，其栅极电极和第一电极与上述第一晶体管(73)的栅极电极连接，并具有和上述第一晶体管(73)相同的导电类型；第四晶体管(87)，连接在上述第三晶体管(72)的第二电极和第六电源电位(GND)线之间；以及差动放大电路(50)，控制上述第四晶体管(87)的栅极电位，使得上述第三晶体管(72)的第二电极的电位(VM)和对应的灰度等级电位(VI)一致。
5.根据权利要求2所述的图像显示装置，其中上述第二控制电路(50，106，107，109)包含第三晶体管(106)，其第一电极连接第五电源电位(VDD)线；第四晶体管(107)，其第一电极连接上述第三晶体管(106)的第二电极，其栅极电极和第二电极与上述第二晶体管(108)的栅极电极连接，并具有和上述第二晶体管(108)相同的导电类型；第三限流元件(109)，连接在上述第四晶体管(107)的第二电极和第六电源电位(GND)线之间；以及差动放大电路(50)，控制上述第三晶体管(106)的栅极电位，使得上述第四晶体管(107)的第一电极的电位(VM)和对应的灰度等级电位(VI)一致。
6.根据权利要求2所述的图像显示装置，其中上述第二控制电路(50，111，107，112)包含第三限流元件(111)，其一个电极连接第五电源电位(VDD)线；第三晶体管(107)，其第一电极连接上述第三晶体管(111)的另一个电极，其第二电极和栅极电极与上述第二晶体管(108)的栅极电极连接，并具有和上述第二晶体管(108)相同的导电类型；第四晶体管(112)，连接在上述第三晶体管(107)的第二电极和第六电源电位(GND)线之间；以及差动放大电路(50)，控制上述第四晶体管(112)的栅极电位，使得上述第三晶体管(107)的第一电极的电位(VM)和对应的灰度等级电位(VI)一致。
7.根据权利要求1所述的图像显示装置，其中上述第一和第二电流放大电路(31，32)都包含第一晶体管(73)，连接在第一电源电位(VDD)线和输出节点(N46)之间，使电流流入上述输出节点(N46)；第二晶体管(108)，连接在上述输出节点(N46)和第二电源电位(GND)线之间，使电流从上述输出节点(N46)流出；控制电路(40，71，72，74，50，111，107，112)，控制上述第一和第二晶体管(73，108)的各自栅极电位，使得上述输出节点(N46)的电位(VO)和对应的灰度等级电位(VI)一致；其中在上述第一电流放大电路(31)中，上述第一晶体管(73)的电流驱动能力比上述第二晶体管(108)的电流驱动能力大，在上述第二电流放大电路(32)中，上述第二晶体管(108)的电流驱动能力比上述第一晶体管(73)的电流驱动能力大。
8.根据权利要求7所述的图像显示装置，其中上述第一和第二电流放大电路(31，32)都包含限流元件(47，56)，连接在输出节点(N46)和第三电源电位(GND，VDD)线之间。
9.根据权利要求7所述的图像显示装置，其中上述控制电路(40，71，72，74，50，111，107，112)包含第三晶体管(71)，连接在第三电源电位(VDD)线和上述第一晶体管(73)的栅极电极之间；第四晶体管(72)，其栅极电极和第一电极与上述第一晶体管(73)的栅极电极连接，并具有和上述第一晶体管(73)相同的导电类型；第一限流元件(74)，连接在上述第四晶体管(72)的第二电极和第四电源电位(GND)线之间；第一差动放大电路(40)，控制上述第三晶体管(71)的栅极电位，使得上述第四晶体管(72)的第二电极的电位(VM)和对应的灰度等级电位(VI)一致；第二限流元件(111)，其一个电极连接第五电源电位(VDD)线；第五晶体管(107)，其第一电极连接上述第二限流元件(111)的另一个电极，其第二电极和栅极电极与上述第二晶体管(108)的栅极电极连接，并具有和上述第二晶体管(108)相同的导电类型；第六晶体管(112)，连接在上述第五晶体管(107)的第二电极和第六电源电位(GND)线之间；以及第二差动放大电路(50)，控制上述第六晶体管(112)的栅极电位，使得上述第五晶体管(107)的第一电极的电位(VM)和对应的灰度等级电位(VI)一致。
10.根据权利要求7所述的图像显示装置，其中上述控制电路(50，86，72，87，40，106，107，109)包含第一限流元件(86)，连接在第三电源电位(VDD)线和上述第一晶体管(73)的栅极电极之间；第三晶体管(72)，其栅极电极和第一电极与上述第一晶体管(73)的栅极电极连接，并具有和上述第一晶体管(73)相同的导电类型；第四晶体管(87)，连接在上述第三晶体管(72)的第二电极和第四电源电位(GND)线之间；第一差动放大电路(50)，控制上述第四晶体管(87)的栅极电位，使得上述第三晶体管(72)的第二电极的电位(VM)和对应的灰度等级电位(VI)一致；第五晶体管(106)，其第一电极连接第五电源电位(VDD)线；第六晶体管(107)，其第一电极连接上述第五晶体管(106)的第二电极，其栅极电极和第二电极与上述第二晶体管(108)的栅极电极连接，并具有和上述第二晶体管(108)相同的导电类型；第二限流元件(109)，连接在上述第六晶体管(107)的第二电极和第六电源电位(GND)线之间；以及第二差动放大电路(40)，控制上述第五晶体管(106)的栅极电位，使得上述第六晶体管(107)的第一电极的电位(VM)和对应的灰度等级电位(VI)一致。
11.根据权利要求7所述的图像显示装置，其中上述控制电路(40，71，72，74，40，106，107，109)包含第三晶体管(71)，连接在第三电源电位(VDD)线和上述第一晶体管(73)的栅极电极之间；第四晶体管(72)，其栅极电极和第一电极与上述第一晶体管(73)的栅极电极连接，并具有和上述第一晶体管(73)相同的导电类型；第一限流元件(74)，连接在上述第四晶体管(72)的第二电极和第四电源电位(GND)线之间；第一差动放大电路(40)，控制上述第三晶体管(71)的栅极电位，使得上述第四晶体管(72)的第二电极的电位(VM)和对应的灰度等级电位(VI)一致；第五晶体管(106)，其第一电极连接第五电源电位(VDD)线；第六晶体管(107)，其第一电极连接上述第五晶体管(106)的第二电极，其栅极电极和第二电极与上述第二晶体管(108)的栅极电极连接，并具有和上述第二晶体管(108)相同的导电类型；第二限流元件(109)，连接在上述第六晶体管(107)的第二电极和第六电源电位(GND)线之间；以及第二差动放大电路(40)，控制上述第五晶体管(106)的栅极电位，使得上述第六晶体管(107)的第一电极的电位(VM)和对应的灰度等级电位(VI)一致。
12.根据权利要求7所述的图像显示装置，其中上述控制电路(50，86，72，87，50，111，107，112)包含第一限流元件(86)，连接在第三电源电位(VDD)线和上述第一晶体管(73)的栅极电极之间；第三晶体管(72)，其栅极电极和第一电极与上述第一晶体管(73)的栅极电极连接，并具有和上述第一晶体管(73)相同的导电类型；第四限流元件(87)，连接在上述第三晶体管(72)的第二电极和第二电源电位(GND)线之间；第一差动放大电路(50)，控制上述第四晶体管(87)的栅极电位，使得上述第三晶体管(72)的第二电极的电位(VM)和对应的灰度等级电位(VI)一致；第二限流元件(111)，其一个电极连接第五电源电位(VDD)线；第五晶体管(107)，其第一电极连接上述第二限流元件(111)的另一个电极，其第二电极和栅极电极与上述第二晶体管(108)的栅极电极连接，并具有和上述第二晶体管(108)相同的导电类型；第六晶体管(112)，连接在上述第五晶体管(107)的第二电极和第六电源电位(GND)线之间；以及第二差动放大电路(50)，控制上述第六晶体管(112)的栅极电位，使得上述第五晶体管(107)的第一电极的电位(VM)和对应的灰度等级电位(VI)一致。
13.根据权利要求7所述的图像显示装置，其中上述控制电路(40，71，72，74)包含第三晶体管(71)，连接在第三电源电位(VDD)线和上述第一晶体管(73)的栅极电极之间；第四晶体管(72)，其栅极电极和第一电极与上述第一晶体管(71)的栅极电极连接，并具有和上述第一晶体管(73)相同的导电类型；第五晶体管(136)，其第一电极连接上述第四晶体管(72)的第二电极，其栅极电极和第二电极与上述第二晶体管(137)的栅极电极连接，并具有和上述第二晶体管(137)相同的导电类型；限流元件(74)，连接在上述第五晶体管(136)的第二电极和第四电源电位(GND)线之间；以及差动放大电路(40)，控制上述第三晶体管(71)的栅极电位，使得上述第四晶体管(72)的第二电极的电位(VM)和对应的灰度等级电位(VI)一致。
14.根据权利要求7所述的图像显示装置，其中上述控制电路(50，111，141，107，112)包含限流元件(111)，连接在第三电源电位(VDD)线和上述第一晶体管(142)的栅极电极之间；第三晶体管(141)，其栅极电极和第一电极与上述第晶体管(142)的栅极电极连接，并具有和上述上述第晶体管(142)相同的导电类型；第四晶体管(107)，其第一电极连接上述第三晶体管(141)的第二电极，其栅极电极和第二电极与上述第二晶体管(108)的栅极电极连接，并具有和上述第二晶体管(108)相同的导电类型；第五晶体管(112)，连接在上述第四晶体管(107)的第二电极和第四电源电位(GND)线之间；以及差动放大电路(50)，控制上述第五晶体管(112)的栅极电位，使得上述第四晶体管(107)的第一电极的电位(VM)和第四灰度等级电位(VI)一致。
15.根据权利要求1所述的图像显示装置，其中上述第一电流放大电路(151，155，158)包含第一电平移位电路(151)，输出比对应的灰度等级电位(VI)高出规定电压的电位(V152)；上拉电路(155)，将第一输出节点(N46)充电到比上述第一电平移位电路(151)的输出电位(V152)仅低上述规定电压的电位(VI)；以及第一限流元件(158)，连接在上述第一输出节点和第一电源电位(GND)线之间，具有比上述上拉电路(155)的电流驱动能力小的电流驱动能力，使电流从上述第一输出节点(N46)流出，上述第二电流放大电路(161，166，165)包含第二电平移位电路(161)，输出比对应的灰度等级电位(VI)低上述规定电压的电位(V163)；下拉电路(166)，将上述第二输出节点(N56)放电到比上述第二电平移位电路(161)的输出电位(V163)仅高上述规定电压的电位(VI)；以及第二限流元件(165)，连接在第二电源电位(VDD)线和上述第二输出节点(N56)之间，具有比上述下拉电路(166)的电流驱动能力小的电流驱动能力，使电流流入上述第二输出节点(N56)。
16.根据权利要求1所述的图像显示装置，其中上述第一和第二电流放大电路(31，32)都包含第一电平移位电路(151)，输出比对应的灰度等级电位(VI)高出规定电压的电位(V152)；上拉电路(155)，将输出节点(N172)充电到比上述第一电平移位电路(151)的输出电位(V152)仅低上述规定电压的电位(VI)；第二电平移位电路(161)，输出比对应的灰度等级电位(VI)低规定电压的电位(V163)；下拉电路(166)，将上述输出节点放电到比上述第二电平移位电路(161)的输出电位(V163)仅高上述规定电压的电位(VI)；在上述第一电流放大电路(31)中，上述上拉电路(155)的电流驱动能力比上述下拉电路(166)的电流驱动能力大，在上述第二电流放大电路(32)中，上述下拉电路(166)的电流驱动能力比上述上拉电路(155)的电流驱动能力大。
17.根据权利要求16所述的图像显示装置，其中上述第一和第二电流放大电路(31，32)都包含限流元件(158，165)，连接在上述输出节点(N172)和电源电位(GND，VDD)线之间。
18.根据权利要求1所述的图像显示装置，其中上述水平扫描电路(8)还包含偏移补偿电路(181，S11～S13)，分别与上述第一和第二电流放大电路(31，32)对应地设置，检测对应的电流放大电路的偏移电压(VOF)，并根据检测结果，抵消对应的电流放大电路的偏移电压(VOF)。
19.根据权利要求1所述的图像显示装置，其中上述像素显示元件(2，11，12)包含透光率随上述灰度等级电位变化的液晶单元(2)，上述电位发生电路(R1～R65)在第一期间对正电源电压(VH-VL)分压后生成上述多个灰度等级电压(V1d～V64d)，第二期间对负电源电压(VL-VH)分压后生成上述多个灰度等级电压(V1d～B64d)，设置两组上述第一和第二电流放大电路(31，32)，一组第一和第二电流放大电路(31，32)在上述第一期间激活，另一组第一和第二电流放大电路(31，32)在上述第二期间激活，上述选择电路(25)通过各数据线(6)将第一期间所选的上述一组第一或第二电流放大电路(31或32)的输出电位提供给被激活的各像素显示元件(2，11，12)，通过各数据线(6)将第二期间所选的上述另一组第一或第二电流放大电路(31或32)的输出电位提供给被激活的各像素显示元件(2，11，12)。
20.根据权利要求1所述的图像显示装置，其中上述像素显示元件(2，11，12)包含透光率随上述灰度等级电位变化的液晶单元(2)，上述电位发生电路(60，61)包含第一分压电路(60)，对正电源电压(VH-VL)分压后生成上述多个灰度等级电压(V1a～V64a)第二分压电路(61)，对负电源电压(VL-VH)分压后生成上述多个灰度等级电压(V1b～B64b)设置两组上述第一和第二电流放大电路(31，32)，一组第一和第二电流放大电路(31，32)对应于上述第一分压电路(60)设置，在第一期间被激活，另一组第一和第二电流放大电路(31，32)对应于上述第二分压电路(61)设置，在第二期间被激活，上述选择电路(25)通过各数据线(6)将上述第一期间所选的上述一组第一或第二电流放大电路(31或32)的输出电位提供给被激活的各像素显示元件(2，11，12)，通过各数据线(6)将第二期间所选的上述另一组第一或第二电流放大电路(31或32)的输出电位提供给被激活的各像素显示元件(2，11，12)。
全文摘要
一种图像显示装置，其中彩色液晶显示装置的灰度等级电位发生电路(24)包含串联连接的65个电阻元件(R1～R65)，分压施加在第一和第二节点(N30、N31)间的电压(VH－VL)并生成64个灰度等级电压(V1d～V64d)；第一电流放大电路(31)，分别对应于比数据线(6)的预充电电位(VPC)高的灰度等级电位(V33d～V64d)设置，充电能力比放电能力高；第二电流放大电路(32)，分别对应于比的预充电电位(VPC)低的灰度等级电位(V1d～V32d)设置，放电能力比充电能力高。
文档编号G09G3/36GK1628334SQ0282339
公开日2005年6月15日 申请日期2002年11月20日 优先权日2002年11月20日
发明者飞田洋一 申请人:三菱电机株式会社
最新回复(0)