具有可降低功耗结构的显示板驱动设备的制作方法
专利名称：具有可降低功耗结构的显示板驱动设备的制作方法
技术领域：
本发明涉及用于产生驱动脉冲的显示板驱动设备，该驱动脉冲被用于驱动具有电容性负载如等离子显示板(下文称为“PDP”)或场致发光(下文称为“EL”)的显示板。
背景技术：
目前，利用自发光类型的平板的显示设备(譬如PDP或EL)已投入市场，被称为壁挂式电视。
图1是一幅示意框图，表示该平面显示设备的结构。
在图1中，作为显示板的PDP 10具有构成行电极对的行电极Y1至Yn以及X1至Xn，其中一对电极X与Y对应屏幕的每一行(第一行到第n行)。此外，在PDP 10上形成了对应于屏幕的每一列(第一列到第m列)的列电极Z1到Zm，与行电极对垂直交叉，而且中间夹着一个绝缘层与一个放电空间(未画)。在一个行电极对(X，Y)与一个列电极Z的交叉部分形成放电单元C(i，j)。
首先，行电极驱动电路30产生如图2所示的、具有正电压的一个复位脉冲RPy，并同时将它加到每个行电极Y1至Yn。同时，每一个行电极驱动电路40产生具有负电压的复位脉冲RPx，并同时将它加到行电极X1到Xn。
通过同时施加这些复位脉冲RPx与RPy，PDP 10的所有放电单元都受到放电激励，并产生带电粒子。在该放电结束后，就在所有放电单元的绝缘层中均匀地形成预定数量的墙壁电荷(复位步骤)。
在完成该复位步骤之后，列电极驱动电路20根据与该屏幕的第一行至第n行相对应的象素数据来产生象素数据脉冲DP1至DPn。这些象素数据脉冲如图2所示按顺序被加到列电极Z1至Zm。行电极驱动电路30按照每个象素数据脉冲DP1至DPn的施加定时关系来产生具有负电压的扫描脉冲SP，并如图2所示将它加到行电极Y1至Yn。
在属于已被施加了该扫描脉冲SP的这些行电极的放电单元中，在已经同时进一步施加了该正电压象素数据脉冲的这些放电单元中会发生一次放电，所以，的大多数墙壁电荷都被消除。另一方面，在尽管施加了该扫描脉冲SP但未施加正电压象素数据脉冲的放电单元中不发生放电。在这些放电单元中保留了该墙壁电荷。这样，保留了墙壁电荷的放电单元就变成发光放电单元，而墙壁电荷已被消除的放电单元则变成非发光放电单元(寻址步骤)。
该寻址步骤结束之后，行电极驱动电路30如图2所示继续将具有正电压的保持脉冲IPy加到每个行电极Y1至Yn。同时，行电极驱动电路40在根据施加保持脉冲IPy的定时关系推算的定时时刻继续将具有正电压的保持脉冲IPx加到每个行电极X1至Xn。在交替施加保持脉冲IPx与IPy的同时，其墙壁电荷被保留的发光放电单元重复放电发光，并维持发光状态(保持放电步骤)。
图1所示的驱动控制电路50根据正在提供的视频信号的定时关系来产生用于生成图2所示各类驱动脉冲的各种开关信号，并将它们供应到每个列电极驱动电路20以及行电极驱动电路30与40。换句话说，每个列电极驱动电路20以及行电极驱动电路30与40按照从驱动控制电路50供应的开关信号来产生图2所示的各种驱动脉冲。
图3是一幅电路图，表示行电极驱动电路30中提供的驱动脉冲产生电路，该电路能够运行以便产生每个复位脉冲RPy以及保持脉冲IPy。
在图3中，为该驱动脉冲产生电路提供了电容器C1，该电容器的一端被接地，就是说，被连接到作为PDP 10接地电位的PDP电位Vs。
当驱动控制电路50供应逻辑电平为“0”的开关信号SW01时，开关器件S01处于断开状态(OFF状态)。在开关信号SW01的逻辑电平等于“1”时，开关器件S01处于接通状态(ON状态)，并将电容器C1另一端产生的电位经由电感器L1与一只二极管D1加到导线2。所以，电容器C1开始放电，由该放电产生的电位就被加到导线2。
当驱动控制电路50供应逻辑电平为“0”的开关信号SW02时，开关器件S02处于断开状态(OFF状态)。在开关信号SW02的逻辑电平等于“1”时，开关器件S02处于接通状态(ON状态)，并将导线2上的电位经由电感器L2与一只二极管D2加到电容器C1的另一端。就是说，电容器C1由导线2上的电位充电。
当驱动控制电路50供应逻辑电平为“0”的开关信号SW03时，开关器件S03处于断开状态(OFF状态)。在开关信号SW03的逻辑电平等于“1”时，开关器件S03处于接通状态(ON状态)，并将DC电源B1的正端上的电位Vc加到导线2。PDP地电位Vs被加到该DC电源B1的负端。
当驱动控制电路50供应逻辑电平为“0”的开关信号SW04时，开关器件S04处于断开状态(OFF状态)。在开关信号SW04的逻辑电平等于“1”时，开关器件S04处于接通状态(ON状态)，并将该PDP地电位Vs加到导线2。
导线2被连接到PDP 10的、具有电容性元件C0的行电极Y。于是，在行电极电路30中，为与Y1至Yn相对应的n个通道中的每个通道提供了图3所示的电路。
图4是一幅电路图，表示开关信号SW01至SW04中每个信号的定时关系，这些信号由驱动控制电路50加到图3所示的行电极驱动电路30，以便在导线2上产生图2所示的保持脉冲IPy。
如图4所示，首先，开关信号SW01至SW04中只有开关信号SW04处于逻辑电平“1”，所以，开关器件S04呈现ON状态，PDP地电位Vs就被加到导线2。因此，在这段时间，导线2上的电位等于PDP地电位Vs，即0[V]。
随后，当开关信号SW04被切换为逻辑电平“0”、而开关信号SW01被切换为逻辑电平“1”时，只有开关器件S01呈现ON状态，电容器C1上积累的电荷就被放电。所以，电流按照图4所示的形式瞬间流过电感器L1。该电流经由二极管D1、开关器件S01以及导线2流到PDP 10，PDP 10的电容性元件C0则被充电，故而导线2上的电位如图4所示逐渐上升。
随后，当开关信号SW01被切换为逻辑电平“0”、而开关信号SW03被切换为逻辑电平“1”时，只有开关器件S03呈现ON状态，DC电源B1的正端的电位Vc就被加到导线2。所以在这段时间，导线2上的电位如图4所示被固定在Vc。
随后，当开关信号SW02被切换为逻辑电平“1”、而开关信号SW03被切换为逻辑电平“0”时，只有开关器件S02呈现ON状态，负电流就按照图4所示的形式瞬间流过电感器L1。就是说，如上所述已经被充电的PDP 10的电容性元件C0被放电，该电流经由导线2、电感器L1、二极管D2以及开关器件S02流到电容器C1并被聚集。所以导线2上的电位如图4所示逐渐下降。
按照上面所述的运行方式，图4所示的正电压保持脉冲IPy就被加到导线2。
至于该电容性负载(譬如PDP)被驱动时所使用的电压，通常采用一个比较高的、几十伏到一百几十伏的范围之内的电压值。所以，在构造图3所示的传统驱动电路时存在这样一个问题，即在对该电容性负载充电或放电时流过的谐振电流也会增加，从而产生大的电功耗。
包含在每个行电极与列电极的驱动电路中的每个开关器件的耐压由加到每个器件的驱动脉冲电压的最大值来决定。所以，为保证耐压足以应付上述高压，必须使用具有高耐压的开关器件。使用具有高耐压的开关器件就成为该驱动电路的低成本与小型化实现的障碍。
图5与图6表示该电极驱动电路中提供的、产生各种驱动脉冲(譬如复位脉冲RPy与保持脉冲IPy)的显示板驱动电路的示例。这些电路通过利用由电感器与电容器构成的LC电路的谐振所引起的电容器充电/放电来产生该驱动脉冲。就是说，考虑到PDP 10的每个放电单元是电容性负载这一事实，就可以通过组合作为电感性元件的电感器与将电功率聚集到该放电单元的电容器来形成一个谐振电路。该谐振电路按照预定的定时关系使用一个开关器件(譬如FET)来激励，从而产生希望的脉冲。
按照惯例，图5的电路已被广泛用作显示板驱动电路，为便于说明，在下文中将被称为“单级谐振电路”。图6所示的电路旨在降低该单级谐振电路中所用器件的耐压，类似地，在下面将被称为“双谐振电路”。
至于电容性负载(譬如PDP)由该谐振电路驱动时所用的电压，通常采用一个比较高的、几十伏到一百几十伏的范围内的电压值。所以在图5与图6所示的传统显示板驱动电路中存在这样一个问题，即在对电容性负载充电/放电时流过的谐振电流也会增加，而且在该负载被驱动时会产生大的电功耗。
特别是，在图6所示的双谐振电路中，尽管该电路中所用器件的耐压已经被降低到低于该单级谐振电路中的电压，但仍有可能发生如下的一个问题。就是说，为了阶梯式提高加到该谐振电路的电位，该双谐振电路具有这样一种结构，就是将包含该开关器件、电容器等的电位跃迁电路加到图5的单级谐振电路。所以，该谐振电流流过构成该电位跃迁电路的开关器件SW11或SW12，从而造成由于该器件的ON电阻所引起的额外电功耗。在脉冲输出的正侧及负侧的电位线(图6中的OUTa与OUTb)与地或电源之间会引起寄生电容Ck。由于寄生电容Ck被电源电压V/2所激励，所以就有可能进一步产生功耗n×Ck×(V/2)2在这个表达式中，n表示该驱动脉冲在单位时间内的重复次数。
发明内容
本发明已经考虑到了上述问题，本发明的一个目的是提供一个其电功耗能够被降低的显示板驱动设备。本发明的另一个目的是提供能够采用具有低耐压的开关器件的显示板驱动设备，从而使该设备的尺寸变小。本发明还有一个目的是提供能够以低成本生产的显示板驱动设备。
根据本发明，提供了用来驱动显示板的显示板驱动设备，该显示板具有一个行电极组、一个被排列得与该行电极组交叉的列电极组以及电容性发光器件，每个发光器件被排列在该行电极组与该列电极组的每个交叉点，其中驱动脉冲在驱动该显示板时经由一个输出端被加到每个电容性发光器件，该设备包括DC电源，被用来保持预定的电压；跃迁电压发生电路，被用来通过从该DC电源充电与放电而产生一个上升与下降的跃迁电压；谐振继电器电路，被用于根据该跃迁电压产生脉冲来作为从该输出端输出的驱动脉冲，该脉冲具有逐渐上升的前沿与逐渐下降的后沿；根据本发明，提供了用来驱动显示板的显示板驱动电路，该显示板具有一个行电极组、一个被排列得与该行电极组交叉的列电极组以及电容性发光器件，每个发光器件被排列在该行电极组与该列电极组的每个交叉点，其中驱动脉冲在驱动该显示板时经由输出端被加到每个电容性发光器件，该设备包括参考电位产生电路，被用来从高电位按顺序产生多个参考电位；谐振电路，经由该输出端被连接到该电容性发光器件、形成谐振电路、并在该输出端根据这多个参考电位中的每一个电位来产生按照不同定时关系上升与下降的多个谐振电压；以及钳位电路，被用来将每个谐振电压的峰值电压钳位在该多个参考电位中的电位，并在该输出端产生一个脉冲来作为驱动脉冲，该脉冲将这多个参考电位中的最高值设定为它的幅值，而且它具有逐渐上升的前沿与逐渐下降的后沿。
图1是一幅框图，表示传统PDP显示设备的示意结构；图2是一幅示意图，表示图1所示设备中的各个驱动脉冲的施加定时关系；图3是一幅电路图，表示为行电极驱动电路提供的驱动脉冲产生电路；图4是一幅示意图，表示图3所示的驱动脉冲产生电路的一种运行定时曲线；图5是一幅电路图，表示传统显示板驱动电路(单级谐振电路)的结构；图6是一幅电路图，表示传统显示板驱动电路(双谐振电路)的结构；图7是一幅框图，示意性地表示具有本发明的驱动设备的PDP显示设备的结构；图8是一幅电路图，表示根据本发明的、被用作驱动设备的脉冲产生电路的第一实施例；图9是一幅示意图，表示图8所示的脉冲产生电路的一种运行定时曲线；图10是一幅电路图，表示根据本发明的、被用作驱动设备的脉冲产生电路的第二实施例；图11是一幅示意图，表示图10所示的脉冲产生电路的一种运行定时曲线；图12是一幅电路图，表示根据本发明的、被用作驱动设备的脉冲产生电路的第三实施例；图13是一幅示意图，表示图12所示的脉冲产生电路的一种运行定时曲线；
图14是一幅电路图，表示根据本发明的显示板驱动电路的第四实施例；图15是一幅定时曲线图，表示图14的显示板驱动电路中的运行方式；图16是一幅连接图，表示图14的显示板驱动电路恰好在时刻t0之前的一种连接状态；图17是一幅连接图，表示图14的显示板驱动电路恰好在时刻t3之前的一种连接状态；图18是一幅时间曲线图，表示图14的显示板驱动电路所产生的驱动脉冲的示例；图19是一幅电路图，表示根据本发明的显示板驱动电路的第五实施例；图20是一幅时间曲线图，表示图19的显示板驱动电路的运行方式；以及图21是一幅时间曲线图，表示图19的显示板驱动电路所产生的驱动脉冲的示例。
具体实施例方式
图7是一幅示意图，表示具有根据本发明的显示板驱动设备的显示设备的结构。
在图7中，作为显示板的PDP 10具有构成行电极对的行电极Y1至Yn以及X1至Xn，其中一对X与Y就对应屏幕的每一行(从第一行到第n行)。此外，在该PDP 10上形成与屏幕的每一列(从第一列到第m列)对应的列电极Z1至Zm，被构造得与该行电极对垂直交叉，并且夹着绝缘层与放电空间(未画)。在一个行电极对(X，Y)与一个列电极Z的交叉部分形成一个放电单元C(i，j)。
首先，行电极驱动电路31产生图2所示的正电压复位脉冲RPy、负电压扫描脉冲SP以及保持脉冲IPy，并在图2所示的计时时刻将它们施加到每个行电极Y1至Yn。行电极驱动电路41产生图2所示的负电压复位脉冲RPx与正电压保持脉冲IPx，并在图2所示的计时时刻将它们施加到每个行电极X1至Xn。
列电极驱动电路21根据与该屏幕的第1行到第n行中每一行相对应的象素数据来产生象素数据脉冲DP1至DPn。那些象素数据如图2所示被顺序施加到列电极Z1至Zm。
驱动控制电路51根据所加的视频信号来产生用于生成图2所示驱动脉冲的各种开关信号，并将它们供应到每个列电极驱动电路21以及行电极驱动电路31与41。
如下文将要加以说明的图8、图10与图12中的一幅图所示，在行电极驱动电路31、行电极驱动电路41以及列电极驱动电路21中的每个电路内都提供脉冲产生电路来年作为根据本发明的显示板驱动设备。
图8表示根据本发明的脉冲产生电路的第一实施例，该脉冲产生电路的结构将在下面加以说明。
在图8中，用于产生DC电压(V/2)的DC电源B的负端被接地，即被接到作为PDP 10的地电位的PDP地电位Vs。该DC单元B的正端经由一只二极管D3被连接到一条导线1。
导线1经由开关器件S3被连接到导线3，导线3也被用作到达该PDP 10的每个电极(行电极或列电极)的一个输出端。该PDP 10的电容性元件C0被连接到导线3。如果需要，输出驱动电路也可以被插入从导线3开始并到达电容性元件C0的一条通路。
二极管D3的阴极经由电容器C2被连接到导线2。导线2又经由开关器件S4被连接到导线3。
导线2经由电容器C1、二极管并联电路1以及电感器L1被连接到导线3。该二极管并联电路1代表二极管D1与开关器件S5的一个串联支路以及二极管D2与一个开关器件S6的一个串联支路所构成的一个并联电路。
DC电源B的正端被连接到二极管D3的阳极，并经由开关器件S1被连接到导线2。
DC电源B的负端也经由开关器件S2被连接到导线2，而且同时经由电容器C3、二极管并联电路2以及电感器L2被连接到导线2。该二极管并联电路2代表二极管D4与开关器件S7的串联支路以及二极管D5与开关器件S8的串联支路所构成的并联电路。
在该实施例中，由电容器C1、二极管并联电路1与电感器L1构成的电路形成一个第一谐振电路，而由电容器C3、二极管并联电路2与电感器L2构成的电路形成一个第二谐振电路。
下面将参考图8的电路图以及图9所示的一幅电路运行时间曲线图来说明具有上述结构的脉冲产生电路的运行方式。
该电路中所有开关器件S1至S8的ON/OFF状态都由图7所示的驱动控制电路51所供应的开关信号SW1至SW8的逻辑电平来控制。然而，为了避免多余的说明解释，在后面的说明中省略了关于驱动控制电路51所施加的每个开关信号的说明，而只按照时间顺序来描述开关器件S1至S8的ON/OFF状态的变化。
在下面的说明中，假设开关器件S1至S8只用S1至S8来表示，其他器件(譬如电容器C1与电感器L1)也类似地只用参考字符(譬如C1与L1)来表示。
首先，在恰好位于图9时间曲线图中所示的t0之前的一个点，S1、S3、S5、S7与S8为OFF，而S2、S4与S6为ON。所以，导线1经由二极管D3被连接到DC电源B的正端，的电位等于(1/2)V。导线2与3经由S2与S4被连接到地电位Vs，的电位等于该PDP的地电位Vs，即0[V]。很自然，连接在导线1与2之间的C2因此被充电到电位(1/2)V。
在该实施例中假设，C1与C3已经在该设备的电源的接通时刻被设法(未画)充电到一个电位(1/4)V。
如图9所示，在时刻t0，S2与S6被切断，而S7被接通，在该第二谐振电路中形成了一条C3→S7→D4→L2通路，在C3中充电的电荷经由导线2与导线3流到C0。这时，如图9所示，由于L2中流过的电流是取决于该第二谐振电路的谐振电流，所以它从S7的ON时刻t0逐渐增大、成为正峰值P1并在此后逐渐下降。
由于流到C0的电荷的积累，导线2(导线3)的电位也从地电位0[V]逐渐上升。由于导线2的电位也等于偏置电位，所以C2在导线1一侧的电位也从作为C2的一个初始充电电位的(1/2)V逐渐上升。
如图9所示，导线2(导线3)的电位在时刻t0从0[V]逐渐上升，并在流过L2的谐振电流减少并变为0的时刻t1变成(1/2)V。上述电位是由该第二谐振电路引起的谐振现象造成的，而且它等于一个比C3的初始充电电位(1/4)V更高的值。
在导线1的电位差不多等于V、而导线2与导线3的电位差不多等于(1/2)V的时刻t1，S1被接通，S4被切断，导线2则被直接连接到DC电源B的正端一侧，而且导线2的电位被钳位在作为DC电源B的一个电位的(1/2)V。由于C2的一个偏置电压等于(1/2)V，所以，与C2的另一端相连的导线1的电位就变成一个最高电位V，这是因为偏置电压(1/2)V被加到了C2的传统充电电位(1/2)V。
此外，对于C1，导线2的偏置电位(1/2)V也被加到初始充电电位(1/4)V，所以，第一谐振电路中C1的电位上升到(3/4)V。
由于S5在时刻t1被接通，所以在该第一谐振电路中形成一个C1→S5→D1→L1通路。由于上述C1中的电位上升，所以，该谐振电流根据C1中、而不是根据该第二谐振电路的C3中积累至今的电荷开始从该第一谐振电路经由导线3流到PDP 10的电容性元件C0。
在图8所示的电路中，由于作为一个实施例，该第一与第二谐振电路的电路常数被设置得彼此相等，所以如图9所示，在时刻t1与t2之间的一个时间段内流过L1的一个谐振电流就显示出与时刻t0与t1之间的一个时间段内流过L2的一个谐振电流相似的变化。
由于电荷在C0的积累，导线3的电位从(1/2)V开始逐渐上升。由于S3在导线3的电位差不多等于V的时刻t2被接通，所以导线3的电位被钳位在导线1的电位，即最高电位V。
此后，在时刻t3，S3、S5与S7被切断，S6被接通。所以代替前述通路的是，在该第一谐振电路中新形成一个L1→D2→S6→C1通路，而且在PDP 10的电容性元件C0中积累的电荷经由上述新通路向C1放电。如图9所示，该谐振电流经由导线3通过该放电而流过L1。最高电位V的钳位已经由于S3的切断而被解除的导线3的电位则如该图所示逐渐下降。
由于这时谐振电流的方向与导线3的电位上升(时刻t1与t2)时的方向相反，所以，如果假设时刻t1到t2的情况下的峰值被设定为正，那么如图9所示，流过L1的谐振电流的峰值P1就出现在负侧。
在导线3的电位差不多等于(1/2)V的时刻t4，S1被切断，S8被接通。于是，在该第二谐振电路中，一个L2→D5→SB→C3通路生效，而且如图9所示，该谐振电流开始从C0经由导线2与导线3流入该第二谐振电路。很自然，这种情况下的谐振电流方向也与上述电位上升(时刻t0到t1)时的电流方向相反。
由于这样，导线3与导线2的电位从(1/2)V逐渐下降，同时，导线1的电位也逐渐下降。在导线2与导线3的电位差不多等于0[V]的时刻t5，S2被接通，S8被切断，导线2与导线3的电位则被钳位在该PDP的地电位，即0[V]。
在时刻t5，二极管D3导通，C2中的电荷由DC电源B补充，导线1的电位则被设定为(1/2)V。
通过上述运行方式，在图8所示的导线3上就产生图9所示的一个脉冲波形，而且该脉冲从导线3被供应到PDP 10来作为各种脉冲(譬如保持脉冲IPx或象素数据脉冲DP)，这里，导线3也被当作该脉冲产生电路的一个输出端。
从上面的说明可以明显看出，该实施例的电路中所包含的开关器件S1至S8执行该开关运行的一个电压范围被限制在
或[(1/2)VV]。所以，该电路中所有开关器件的耐压只要被设定为(1/2)V就足以满足要求，而且它们只要能够被设定为该传统电路中的耐压的一半就足以满足要求。因此，该脉冲产生电路中所使用的开关器件的小型化与低成本也就能够实现。
自然，作为一个脉冲产生电路所应当提供的DC电源B的最高电压只要能够被设定为(1/2)V也就足以满足要求，这是一个等于该传统值一半的值。
此外，如果设图3所示的传统驱动电路中的电功耗为W0，那么它可以被表示为W0＝C0·V2·f (1)其中，C0为PDP 10的电容性元件，V为DC电源的电压，F为驱动频率。
在图8所示的实施例的驱动电路中，由于电源电压等于传统电路中电压的1/2，而该驱动频率为该传统电路频率的两倍，所以，如果设该驱动电路中的电功耗为W1，那么它可以被表示为W1＝C0·(V/2)2·(2f)＝(1/2)·C0·V2·f (2)可以推定，W1差不多等于该传统电路中的电功耗W0的一半。
下面将说明根据本发明的脉冲产生电路的第二实施例。图10表示该电路的结构。下文将参考例图来说明基于该实施例的电路的结构。
在图10中，用于产生该DC电压(V/2)的DC电源B的负端被接地，即被连接到作为PDP 10的一个地电位的PDP地电位Vs。DC电源B的正端经由二极管D3被连接到导线1。
导线1被连接到作为一个输出端的导线3，导线3从该电路出发，经由开关器件S3到达PDP 10的每个电极(行电极或列电极)。PDP 10的电容性元件C0被连接到导线3。如果需要，一个输出驱动电路也可以被插入从导线3出发并到达PDP 10的电容性元件C0的通路。
二极管D3的阴极经由电容器C2被连接到导线2。导线2又经由开关器件S4被连接到导线3。
同样，导线2也经由电容器C1、二极管并联电路以及电感器L1被连接到导线3。该二极管并联电路代表二极管D1与开关器件S5的一个串联支路以及二极管D2与开关器件S6的一个串联支路所构成的并联电路。
开关器件S1与S2的一个串联支路被连接在DC电源B的正端与负端之间。该串联支路的一个中点被连接到导线2。
下面将参考图10的电路图以及图11所示的一幅该电路的运行定时曲线图来说明具有上述结构的脉冲产生电路中的运行方式。
该电路中所包含的所有开关器件S1至S6的ON/OFF状态由图7所示的驱动控制电路51所供应的开关信号SW1至SW6的逻辑电平来控制。但在下面的说明中，为简化说明，省略了关于驱动控制电路51所供应的这些开关信号的说明，而且我们假设只按照时间顺序来描述开关器件S1至S6的ON/OFF状态的变化。
在下面的说明中假设开关器件S1至S6只用S1至S6来表示，而其他器件(譬如电容器C1与电感器L1)也类似地只用参考字符(譬如C1与L1)来表示。
首先，在恰好为图11的时间曲线中所示的时刻t0之前的一个点，S1、S3与S5为OFF，S2、S4与S6为ON。所以，导线1经由二极管D3被连接到该DC电源B的正端，而且导线1的电位等于(1/2)V。
类似地，导线2与导线3经由S2与S4被连接到地电位Vs，的电位等于该PDP的地电位Vs，即0[V]。于是，被连接在导线1与导线2之间的C2被充电到(1/2)V的电位。在该实施例中假设，C1已经在该设备的电源的接通时刻被设法(未画)充电到(1/4)V的电位。
在时刻t0，S4被切断，S5被接通，由于形成了一条C1→S5→D1→L1通路，所以在C1中充电的电荷就经由导线3流到C0。由于L1中流过的电流是从该谐振电路流向PDP 10的电容性元件C0的一个谐振电流，所以如图11所示，从S5的ON开始时刻t0逐渐增大，并在该谐振电流达到正峰值电流值P1时，再逐渐减小。
导线3的电位在时间t0从0[V]逐渐上升，在流过L1的电流减小并等于0时，差不多等于(1/2)V的电位。该第一次谐振跃迁(导线3上的电位在时刻t0到t1之间的变化)结束。由该谐振跃迁引起的电位是由包含L1的谐振电路的谐振现象造成的，而且等于比C1中第一次充电的电位(1/4)V更高的一个值。
在导线3的电位差不多等于(1/2)V的时刻t2，S1被接通，S2被切断，导线2从该地电位被切换到DC电源B的正端，导线2的电位则被钳位在DC电源B的(1/2)V的电位。于是，由于导线2的偏置电位(1/2)V被加到C2的充电电位(1/2)V，所以导线1的电位就上升到最高电位V。
在该谐振电路中，导线2的偏置电压(1/2)V也被加到C1的传统充电电位(1/4)V，C1的电位则上升到(3/4)V。由于电位的上升，从C1到C0的放电就重新开始。该第二次谐振跃迁紧随该第一次谐振跃迁之后出现，导线3的电位则继续上升。
在导线3的电位差不多等于V的时刻t2，S3被接通，导线3的电位则被钳位在作为导线1的一个电位的最高电位V。
此后，在一个时刻t3，S3与S5被切断，S6被接通。所以，导线3上的最高电位V的钳位被解除，同时，经由S5→D1→L1的传统谐振电流通路也被切断。
通过上述的切换运行方式，新形成了一个经由L1→D2→S6→C1的电流通路，在PDP 10的电容性元件C0中充电的电荷现在向C1放电。就是说，该谐振电流又开始经由导线3流动，在C0中积累的电荷则聚集到C1。由于这时该谐振电流在从C0到C1的方向上流动，所以，如果上述时刻t0与t2之间的电流方向被假设为正，那么如图11所示，这时的谐振电流方向就是相反的方向，就是说，这时的谐振电流可以被表示为该负方向上的一个谐振电流。当该谐振电流开始流动时，C0中积累的电荷逐渐减少。由于这样，导线3的电位也逐渐下降。
在导线3的电位下降到差不多(1/2)V的时刻t4，S1被切断，S2被接通。于是，二极管D3导通，C2中的电荷由DC电源B补充，导线1的电位等于作为DC电源B的一个电位的(1/2)V，而且导线2的电位则等于该PDP的地电位Vs，即0[V]。由于导线2被接地，所以加到C1的偏置电位就等于0，从而，C1对导线3的电位就下降到C1的初始充电电位(1/4)V。在导线3的电位差不多等于(1/2)V电位的时刻t4，第三次谐振跃迁(导线3上的电位在时刻t3与t4之间的变化)结束。
由于C1的电位下降，从C0向C1的放电重新开始。第四次谐振跃迁紧随第三次谐振跃迁之后发生，导线3的电位如图11所示进一步下降。在导线3的电位差不多等于0[V]的时刻t5，S4被接通，导线3的电位则被钳位在该PDP的地电位Vs，即0[V]。
通过上述的运行方式，在图10的导线3上就产生了图11所示的一个脉冲波形，而且该脉冲经由导线3被供应到PDP 10来作为各种脉冲(譬如保持脉冲IPx或象素数据脉冲DP)，这里，导线3也被当作本电路的一个输出端。
从上面的说明可以明显看出，本发明的电路中所包含的开关器件S1至S6执行开关运行的一个电压范围被限制在
或[(1/2)VV]。就是说，只要所有这些开关器件的耐压被设定为(1/2)V就足以满足要求，而且只要它们能够被设定为该传统电路的耐压的一半就足以满足要求。因此，在该脉冲产生电路中使用的开关器件的小型化与低成本也就能够实现。
自然，作为一个脉冲产生电路应当提供的DC电源B的最高电压只要能够被设定为(1/2)V也就足以满足要求，这是一个等于该传统电压一半的值。
此外，如果设图3所示的传统驱动电路中的电功耗为W0，就可以被表示为W0＝C0·V2·f (3)其中，C0为PDP 10的电容性元件，V为DC电源的电压，F为驱动频率。
在图10所示的实施例的驱动电路中，由于电源电压等于传统电路的1/2，而驱动频率为传统电路的两倍，所以如果设该驱动电路中的功耗为W2，就可以被表示为W2＝C0·(V/2)2·(2f)＝(1/2)·C0·V2·f (4)可以推定，W2差不多等于该传统电路中的电功耗W0的一半。
在本实施例中，与前述的第一实施例相比，由于只要使用该脉冲产生电路中包含的一组谐振电路就足以满足要求，所能够实现该电路器件数量的减少与成本的下降。
下面将说明作为根据本发明的驱动设备的一个脉冲产生电路的第三首先参考图12所示的一幅电路图来说明按照该第三实施例的脉冲产生电路的结构。
在图12中，用于产生一个DC电压(V/3)的DC电源B的负端被连接到作为PDP 10的一个地电位的PDP地电位。DC电源B的正端经由二极管D4与D3被连接到导线1。
导线1被连接到作为一个输出端的导线3，该输出端经由开关器件S3到达PDP 10的每个电极(行电极或列电极)。PDP 10的电容性元件C0被连接到导线3。如果需要，一个输出驱动电路也可以被插入从导线3出发并到达PDP 10的电容性元件C0的通路。
导线3经由电感器L1、二极管并联电路以及电容器C1被连接到导线2。该二极管并联电路代表二极管D1与开关器件S5的一个串联支路以及二极管D2与开关器件S6的一个串联支路所构成的一个并联电路。在该实施例中，该谐振电路由电感器L1、二极管并联电路、电容器C1以及PDP 10的电容性元件C0构成。导线3又经由开关器件S4被连接到导线2。
电容器C2的一端被连接到二极管D3的阴极。开关器件S1与S2构成的一个串联支路的一端被连接到二极管D3的阳极。类似地，电容器C3的一端被连接到二极管D4的阴极。开关器件S7与S8构成的一个串联支路被连接到二极管D4的阳极。电容器C2的另一端被连接到导线2，并同时被连接到S1与S2构成的串联支路的中点。电容器C3的另一端被连接到开关器件S1与S2构成的串联支路的另一端，并被连接到开关器件S7与S8构成的串联支路的中点。开关器件S7与S8构成的串联支路的另一端被连接到DC电源B的负端。
根据本发明的脉冲产生电路并不限于图12所示的结构。就是说，该电路图中被串联连接到导线1的每只二极管都与连接到该二极管前、后的电容器以及由开关器件构成的串联支路组合到一起，从而构成一个一级跃迁电压产生电路。多级跃迁电压产生电路被串联插入DC电源B与前述谐振电路之间，从而构成根据本发明的脉冲产生电路。
就是说，能够认为，图12的实施例是通过插入两级跃迁电压产生电路构成的，上述图10所示的第二实施例是通过插入仅仅一级跃迁电压产生电路构成的。
下面将参考图12的电路图以及图13所示的该电路的一幅运行定时曲线图来说明根据本实施例的脉冲产生电路的运行方式。
该电路中包含的所有开关器件S1至S8的ON/OFF状态由图7所示的驱动控制电路51所供应的开关信号SW1至SW8的逻辑电平来控制。但是，为了在下面的解释中简化说明，省略了关于驱动控制电路51所供应的每个开关信号的说明，而只按照时间顺序来描述开关器件S1至S8的ON/OFF状态的变化。
在下面的说明中假设，开关器件S1至S8只用S1至S8来表示，其他器件(譬如电容器C1与电感器L1)也只用参考字符(譬如C1与L1)来表示。
首先，在恰好图13的一幅时间曲线图中所示的时刻t0之前，S1、S3、S5与S7为OFF，S2、S4、S6与S8为ON。所以，导线1经由二极管D3与D4被连接到DC电源B的正端。导线1的电位等于作为DC电源B的一个电位的(1/3)V。
类似地，由于导线2与导线3经由S4、S2与S8被连接到地电位Vs，所以它们的电位等于该PDP的地电位，即0[V]。
因此，被连接在导线1与导线2之间的C2与C3各自被充电到电位(1/3)V。在本实施例中假设，该谐振电路中包含的C1已经在该设备的电源的接通时刻被设法(未画)充电到一个(1/6)V的电位。
当S4与S6在时刻t0被切断而S5被接通时，在该谐振电路中就形成一条C1→S5→D1→L1通路，在C1中充电的电荷就经由导线3流入C0。这时，由于流过该谐振电路的L1中的电流是该谐振电路的L1与PDP 10的电容性元件C0的一个谐振电流，所以如图13所示，从S5的ON状态开始时刻t0逐渐增大，而且在该谐振电流达到正电流峰值P2时，再逐渐减小。
如图13所示，导线3的电位在时刻t0从0[V]逐渐上升，并在L1中流过的谐振电流减小为0的时刻t1变为一个差不多(1/3)V的电位。由于上述电位是由包含L1的谐振电路的谐振现象造成的，所以它等于比C1中的初始充电电位(1/6)V更高的一个值。
在导线3的电位差不多等于(1/3)V的时刻t1，S1被接通，S2被切断，C2在导线2一侧的一端经由S1被连接到C3在导线1一侧的一端。因为C3的充电电位(1/3)V被加到C2的充电电位(1/3)V上，所以导线1的电位上升到(2/3)V。
对于C1，由于C3引起的偏置电位(1/3)V也被加到C1的传统充电电位(1/6)V，所以该谐振电路中的C1的电位上升到(1/2)V。由于上述电位的上升，所以从C1到C0的放电重新开始。该谐振电流又经由S5、D1与L1流动，就是说，第二次(时刻t1到t2)谐振跃迁紧随第一次(时刻t0到t1)谐振跃迁之后发生，导线3的电位则继续上升。这种情况下的谐振电流显示出如图13所示的变化，就是说，逐渐增大，而当它达到峰值P2时，再以与前述时刻t0到t1的情况相类似的方式逐渐减小。
在导线3的电位差不多等于(2/3)V的时刻t2，S7被接通，S8被切断，C3在导线2一侧的一端经由S7被连接到DC电源B的正端。于是，因为DC电源B引起的偏置电位(1/3)V进一步被加到C2的充电电位(1/3)V与C3的充电电位(1/3)V，所以导线1的电位上升到最高电位V。
同样对于C1，DC电源B引起的C3的充电电位(1/3)V与偏置电位(1/3)V被加到初始电位(1/6)V上，所以该谐振电路中的C1的电位上升到(5/6)V。于是，从C1到C0的放电重新开始，该谐振电流又经由S5、D1与L1流动，就是说，第三次(时刻t2到t3)谐振跃迁紧随第二次(时刻t1到t2)谐振跃迁之后发生，导线3的电位则继续上升。这种情况下的谐振电流也显示出图13所示的变化，就是说，逐渐增大，而且当它达到峰值P2时，再以与前述时刻t0到t1以及t1到t2情况相类似的方式逐渐减小。
在导线3的电位差不多等于V的时刻t3，S3被接通，导线3则被钳位在作为导线1的一个电位的最高电位V。
此后，在时刻t4，S3与S5被切断，S6被接通。所以，导线3的最高电位V的钳位被解除，而且同时，经由S5→D1→L1的传统谐振电流通路也被断路。
通过上述开关运行方式，就新形成了一个L1→D2→S6→C1谐振电流通路，而且在PDP 10的电容性元件C0中充电的电荷向C1放电。就是说，该谐振电流又开始经由导线3流过，在C0中积累的电荷现在聚集到C1。由于这时的谐振电流在从C0到C1的方向上流动，所以若上述时刻t0与t3之间的电流方向被假设为正，那么如图13所示，这时的谐振电流的方向就是相反的方向，就是说，这时的谐振电流可以被表示成一个负方向的谐振电流。当该谐振电流开始流过时，C0中积累的电荷逐渐减少。由于这样，导线3的电位也逐渐下降。
在导线3的电位下降到差不多(2/3)V的时刻t5，S7被切断，S8被接通。于是，导线2的电位仅被调整到(1/3)V，这是C3的一个充电电位，其原因是，DC电源B引起的偏置电位(1/3)V已被去除。该谐振电路中的C1的电位也下降到(1/2)V，这个电位是将初始充电电位(1/6)V加到导线2的电位(1/3)V所获得的。
于是，从C0到C1的放电重新开始。第五次(时刻t5到t6)谐振跃迁紧随第四次(时刻t4到t5)谐振跃迁发生，导线3的电位继续下降。在这个时刻，L1中流过的谐振电流显示出图13所示的变化，就是说，在该负方向逐渐增大，而且当它到达峰值P2时，再以与前述时刻t4至t5的情况相类似的方式逐渐减小。
此后，在导线3的电位下降到差不多(1/3)V的时刻t6，S1被切断，S2被接通。所以，导线2的电位等于地电位Vs，即0[V]，该谐振电路中C1的电位也下降到作为一个初始充电电位的(1/6)V。
于是，从C0到C1的放电重新开始。第六次(时刻t6到t7)谐振跃迁紧随第五次(时刻t5到t6)谐振跃迁之后发生，导线3的电位进一步下降。很自然，这时的谐振电流也以与前述时刻t4至t5以及时刻t5至t6的情况相类似的方式显示出图13所示的变化。
此后，在导线3的电位差不多等于0[V]的时刻t7，S4被接通，导线3的电位被钳位在该PDP的地电位Vs，即0[V]。在时刻t7，二极管D3与D4导通，C2与C3的电荷由DC电源B补充，而且导线1的电位等于(1/3)V。
通过上述运行方式，就在图12的导线3上产生了图13所示的一个脉冲波形，该脉冲经由导线3被供应到PDP 10来作为各种脉冲(譬如脉冲IPx或象素数据脉冲DP)，这里，导线3也被当作一个输出端。
从上面的说明也可以明显看出，本实施例的电路中所包含的开关器件S1至S8执行的一个电压范围被限制在
、[(1/3)V(2/3)V]或[(2/3)VV]。就是说，只要该电路中所有开关器件的耐压被设定为(1/3)V就足以满足要求，而且只要它们能够被设定为传统电路中的耐压的1/3就足以满足要求。因此，该脉冲产生电路中所用的开关器件的小型化与低成本也就能够实现。
自然，作为一个脉冲产生电路应当供应的DC电源B的最高电压只要能够被设定为(1/3)V就足以满足要求，这是该传统电压的1/3。
此外，如果设图3所示的传统驱动电路中的电功耗为W0，就可以被表示为W0＝C0·V2·f (5)其中，C0为PDP 10的电容性元件，V为DC电源的电压，F为驱动频率。
在图12所示的实施例的驱动电路中，由于该电源电压等于传统电路的1/3，而频率等于该传统电路的三倍，所以如果设该驱动电路中的电功耗为W3。那么它就可以被表示为W3＝C0·(V/3)2·(3f)＝(1/3)·C0·V2·f (6)可以推定，W3差不多等于该传统电路中的电功耗W0的1/3。
本实施例的结构并不限于上述图12所示的电路。就是说，通过增加插入该DC电源与该谐振电路之间的所谓跃迁电压产生电路的串联级数，就能够使用具有更低耐压的开关器件。该电路中的电功耗以及应当为该电路提供的DC电源的电压值能够被进一步降低。
在具有该电容性负载的显示设备中，该第一到第三实施例可以被应用于任何保持脉冲产生电路以及象素数据脉冲产生电路。
尽管已经在该第一至第三实施例中描述了使用正极性驱动脉冲的脉冲产生电路，但本发明不限于此，也能够被应用于利用具有负极性的一个驱动脉冲的一个脉冲产生电路。
尽管在用于该第一至第三实施例的PDP 10的电容性元件C0的充电通路与放电通路中共用了该谐振电路中的电感器L1与L2，但本发明不限于此，也可以对每个充电通路与放电通路独立提供电感器。
如同上面详细说明的那样，根据本发明的显示板驱动设备，该设备的低电功耗是能够实现的。该设备内置的DC电源的电压值能够被降低，所以能够使用具有低耐压的开关器件。
下面将说明根据本发明的一个显示板驱动电路。如下文将要说明的图14或图19所示，这里假设，在图7所示的每个行电极驱动电路31及41以及列电极驱动电路21中提供了根据本发明的、用于驱动该显示板的显示板驱动电路。
图14表示根据本发明的一个显示板驱动电路的第四实施例，下文将说明该电路的一种结构。
在图14中，用于产生DC电压+V[V]的DC电源(未画)的一个负端(0[V])被连接到一个地电位G(0[V])，也作为PDP 10的一个地电位。该DC电源(未画)的一个正端(+V[V])被连接到本电路的一个第一电源端Vmax。
一个开关B2-SW的一端被连接到电源端Vmax。开关B2-SW的另一端被连接到一只二极管G2-Di的阳极、一个输出端OUT、一个串联支路U2以及一个串联支路D2。
输出端OUT是到达PDP 10的每个行电极或列电极的脉冲信号的一个输出端。PDP 10中的放电单元C(i，j)的电容性元件C0被连接到输出端OUT。如果需要，一个输出驱动电路也可以被插入从输出端OUT出发并达到电容性元件C0的一条通路。
串联支路U2代表包括一个电感器U2-L、一只二极管U2-Di以及一个开关U2-SW的一个串联电路。类似地，串联支路D2代表包括一个电感器D2-L、一只二极管D2-Di以及一个开关D2-SW的一个串联电路。
串联支路U2与D2中每个支路的另一端都被连接到电容器C2的一端。包括串联电路U2与D2以及电容器C2在内的一个组件构成了本发明中的第二谐振电路。
二极管G2-Di的阴极被连接到开关G2-SW的一端。开关G2-SW的另一端被连接到二极管B1-Di的阳极、电容器C2的另一端、电容器C3的一端以及本电路的一个第二电源端Vmid。在该实施例中假设，一个电压+V/2[V]被供应到Vmid，该电压是等于该第一电源端Vmax的1/2的一个电位。
二极管B1-Di的阴极被连接到一个开关B1-SW的一端。开关B1-SW的另一端被连接到一个开关G1-SW的一端、一个串联支路U1、一个串联支路D1以及输出端OUT。串联支路U1代表包括一个电感器U1-L、一只二极管U1-Di以及一个开关U1-SW的一个串联支路。类似地，串联支路D1代表包括一个电感器D1-L、一只二极管D1-Di以及一个开关D1-SW的一个串联支路。
串联支路U1与D1的另一端都被连接到电容器C1的一端。串联支路U1与D1以及电容器C1以类似于该第二谐振电路的方式构成了本实施例中的第一谐振电路。
开关G1-SW的另一端被连接到电容器C1的另一端、电容器C3的另一端以及地电位G(0[V])。
下面将参考图14的电路图以及图15所示的一幅时间曲线图来说明根据本发明的第一实施例的显示板驱动电路的运行方式。
举例来说，本电路所包括的每个开关器件可以通过使用FET的漏极端与源极端之间的部分来构造，或者也可以使用其他开关器件。在使用FET的情况下，假设该开关器件的ON/OFF状态由加到该FET的一个栅极的控制信号加以控制。
假设图14所示的所有开关都由图13所示的驱动控制电路51所施加的控制信号的逻辑电平加以控制。不过，为说明简单起见，省略了关于驱动控制电路51所施加的每个控制信号的说明，而只按照时间顺序来描述这些开关的ON/OFF状态的变化。
在下面的说明中，所有的开关名称只用参考字符(譬如U1-SW)来表示。类似地，其他器件(譬如电容器与电感器)也只用参考字符(譬如C1与U1-L)来表示。
首先，恰好在图15的时间曲线图所示的时刻t0之前的一个点，开关U1-SW、B1-SW、U2-SW与B2-SW为OFF，开关D2-SW、G2-SW、D1-SW与G1-SW为ON。该电路在这种连接情况下的一种连接状态如图16的一幅连接图所示。正如从该图可以明显看出的那样，输出端OUT经由G1-SW被连接到地电位，的电位等于该PDP的地电位，即0[V]。
在本实施例中假设，C1与C2已经在本电路的电源接通时被设法(未画)充电到一个+V/4[V]的电位。很自然，连接在Vmid与该接地点之间的C3也已经被充电到+V/2[V]，这是作为Vmid的一个电位。所以，一个正电位已经被加到图16所示的所有二极管的阴极。由于输出端OUT已如上所述被接地，所以，所有二极管的阳极都等于0[V]。因此，图16所示的所有二极管都不导通，不用担心每只二极管的阴极一侧的电位会影响输出端OUT。
然后，在时刻t0，至今已经处于ON状态的开关D2-SW、G2-SW、D1-SW与G1-SW被切断，而U1-SW被接通。所以，输出端OUT经由该第一谐振电路的包含U1-L、U1-Di以及U1-SW的串联支路U1被连接到C1。如上所述，C1已经被充电到+V/4[V]的电位，而且输出端OUT的电位等于0[V]。所以，在C1中充电的电荷从输出端OUT经由串联支路U1转移到PDP 10中放电单元C(i，j)的电容性元件C0。就是说，向C0充电的电流开始经由串联支路U1流动。
由于C0被充电，所以C0的电位，即输出端OUT的电位从地电位0[V]逐渐上升。上述的电位上升是由U1-L与C0的谐振现象造成的。所以，该谐振电流的上升时段内的电位上升的上升速率很高，这样就会存在使该谐振电流的下降时段内的电位上升的上升速率达到饱和的趋势。此外，也使得由于该谐振现象所引起的电位上升超过C1中的初始充电电位+V/4[V]。
尽管输出端OUT的电位又继续上升，但由于一个电阻元件引起的损耗而不能上升到+V/2[V]，而且在该谐振电流等于0时，二极管U1-Di被切断，被钳位在一个低于+V/2[V]的电位上。在该钳位之后的时刻t1，B1-SW被接通，输出端OUT经由B1-SW与B1-Di被连接到Vmid。因而，输出端OUT的电位迅速上升到作为一个Vmid电位的+V/2[V]，并被钳位在+V/2[V]。
在随后的时刻t2，U2-SW被接通，输出端OUT经由该第二谐振电路的包含U2-L、U2-Di以及U2-SW的串联支路U2被连接到C2。如上所述，C2的初始充电电位等于+V/4[V]。但在图14的电路中，作为一个C3充电电位的+V/2[V]被加进来作为一个C2偏置电位。就是说，由于该偏置电位的加入，C2的电位从输出端OUT看来应等于(+V/4[V])+(+V/2[V])＝+3V/4[V]所以，在图15所示的时间曲线图的时刻t2，C2的电位比输出端OUT的电位(+V/2[V])高+V/4[V]。由于该电位差，该充电电流又开始从C2经由串联支路U2与输出端OUT流入C0。
由于C0的再次充电，输出端OUT的电位从+V/2[V]开始逐渐上升。该电位的上升是由于U2-L与C0的谐振现象造成的。如果该第一与第二谐振电路中的电感器等的电路常数被设定得完全相等，那么，输出端OUT的电位上升就会呈现出一种与上述时刻t0到t1所示的、由第一谐振电路引起的谐振现象情况相类似的趋势。
在图15所示的时间曲线图中，将输出端OUT的电位钳位在+V/2[V]的B1-SW在时刻t2未被切断。这是因为，B1-Di的阴极一侧的电位由于U2-SW的接通而高于作为阳极一侧的电位的+V/2[V]，B1-SW变得不导通，而且输出端OUT的钳位被自动解除。
尽管输出端OUT的电位又继续上升，但它由于该电阻元件的损耗而不能达到+V[V]，在该谐振电流等于0的时刻，二极管U2-Di被切断，被钳位在一个低于+V[V]的电位。B2-SW在该钳位之后的时刻t3被接通。于是，输出端OUT直接经由B2-SW被连接到电源端Vmax。所以，输出端OUT的电位迅速上升到作为一个Vmax电位的+V[V]，并被钳位在该电路的最高电位+V[V]。
图17表示输出端OUT在时刻t3之后已经被钳位在最高电位+V[V]的状态时，该显示板驱动电路的一个连接状态。在该电路图中，尽管开关U1-SW、B1-SW、U2-SW与B2-SW全都为ON，但正最高电位+V[V]仍被加到该电路图中所示的二极管的所有阴极。所以，所有二极管都不导通，也就不用担心每只二极管阳极一侧的电位会影响输出端OUT。
下面说明来自输出端OUT的脉冲波形下降时的运行方式。
首先，在图15所示的时间曲线图的一个时刻t4，至今已经处于ON状态的开关U1-SW、B1-SW、U2-SW与B2-SW被切断，而开关D2-SW被接通。于是，输出端OUT就经由该第二谐振电路的包括D2-L、D2-Di与D2-SW的串联支路D2得以接通。就是说，被连接到输出端OUT的C0经由串联支路D2被连接到C2。
如上所述，在从输出端OUT(即从C0)看时，C2的电位等于+3V/4[V]，这包括C3的偏置电位。对时刻t3与t4之间的一段时间，C0已经被充电到最高电位+V[V]。所以在这种情况下，C2收集C0中积累的电荷。就是说，由该第二谐振电路的D2-L与C2引起的谐振电流就以从C0向C2放电的形式开始流动。因为该最高电位+V[V]的钳位已经由于B2-SW的切断而被解除，所以输出端OUT的电位就由于C0的放电而如图15所示逐渐下降。
尽管这时谐振电流的方向与该电位上升时的方向相反，但如果该谐振电路中的D2支路与U2支路的电路常数完全相同，那么该电位变化的状态就会显示出一种与上升时相类似的趋势。就是说，在该谐振电流的某次上升的时间，该电位的一个下降速率很大，而在该谐振电流的一次下降的时间，该电位的一个下降速率达到饱和。在C0放电开始时，C0的电位下降(即输出端OUT的电位下降)超过V/4[V]，这是C0放电开始时C0与C2之间的一个电位差。
恰好在输出端OUT的电位下降到+V/2[V]之前的时间t5，G2-SW被接通，输出端OUT经由G2-SW与G2-Di被连接到Vmid。于是，输出端OUT的电位迅速下降到作为Vmid的一个电位的+V/2，并被钳位在+V/2[V]。
在随后的时刻t6，D1-SW被接通，输出端OUT经由该第一谐振电路的包含D1-L、D1-Di与D1-SW的串联支路D1被连接到C1。如上所述，在时刻t6，C1的充电电位等于+V/4[V]，输出端OUT的电位即C0的电位等于+V/2[V]。所以，电荷从C0聚集到C1，由该第一谐振电路的D1-L与C1引起的谐振电流则开始流动。于是，输出端OUT的电位也再次从+V/2[V]下降。
恰好在输出端OUT的电位进一步下降并等于0[V]之前的时刻t7，G1-SW被接通，输出端OUT被直接连接到地电位0[V]。于是，输出端OUT的电位被钳位在地电位0[V]。
在图14的显示板驱动电路中，上述运行方式根据由图13所示的驱动控制电路51供应到各个开关的控制信号而被重复执行。于是，图15所示的一个脉冲波形便周期地出现在该显示板驱动电路的输出端OUT。
当根据本实施例的显示板驱动电路在行电极驱动电路31与41中被用作——譬如说——保持脉冲IPy与IPx的一个产生电路(维持驱动器)时，Y电极与X电极中的脉冲波形的状态如图18的一幅时间曲线图所示。
尽管该电源电压已经被设定为+V[V]与+V/2[V]，而且被称为正极性脉冲的产生电路已经被用于图14所示的电路，但本实施例不限于此。举例来说，利用一个负电源并将该二极管的极性设定为相反的极性，也能够构造负极性脉冲的一个产生电路。
在该实施例中，通过改变第二电源端的电位Vmid，就能够调整该脉冲波形的形状。所以，该脉冲波形的形状能够按照要被驱动的一个负载的情况来进一步优化，以便有效地降低该电功耗。在该实施例中，图14中电容器C3的电位会由于该电路的运行而被自动调整在+V/2[V]。所以，在将Vmid的电位固定在+V/2[V]并使用该显示板驱动电路的情况下，就能够省略用于将电压加到Vmid的DC电源。
现在说明根据本发明的显示板驱动电路的第五实施例。
该第五实施例的结构如图19的一个电路图所示。在该电路图中，用于产生DC电压+V/2[V]与-V/2[V]的DC电源(未画)的地电位(0[V])被连接到作为PDP 10的一个地电位的地电位G(0[V])。该DC电源(未画)的正端(+V/2[V])被连接到本电路的一个第一电源端V1，而负端(-V/2[V])则被连接到本电路的一个第二电源端V2。
开关B2-SW的一端被连接到电源端V1。开关B2-SW的另一端被连接到二极管G2-Di的阳极、串联支路U2、串联支路D2以及输出端OUT。
输出端OUT是到达PDP 10的每个行电极或列电极的脉冲信号一个输出端。PDP 10中放电单元C(i，j)的电容性元件C0被连接到输出端OUT。如果需要，一个输出驱动电路也可以被插入从输出端OUT出发并达到电容性元件C0的一条通路。
串联支路U2代表一个包括电感器U2-L、二极管U2-Di以及开关U2-SW的串联电路。类似地，串联支路D2代表一个包括电感器D2-L、二极管D2-Di以及开关D2-SW的串联电路。
串联支路U2与D2中每个支路的另一端被连接到电容器C2的一端。包括串联支路U2与D2以及电容器C2在内的一个组件构成了本实施例的第二谐振电路。
二极管G2-Di的阴极被连接到G2-SW的一端。开关G2-SW的另一端被连接到二极管B1-Di的阳极、C2的另一端、电容器C1(下文将加以说明)的一端以及地电位。
二极管B1-Di的阴极被连接到开关B1-SW的一端。开关B1-SW的另一端被连接到开关G1-SW的一端、输出端OUT、串联支路U1以及串联支路D1。串联支路U1代表一个包括电感器U1-L、二极管U1-Di与开关U1-SW的串联电路。类似地，串联支路D1代表一个包括电感器D1-L、二极管D1-Di与开关D1-SW的串联电路。
串联支路U1与D1中每个支路的另一端都被连接到电容器C1的一端。串联支路U1与D1以及电容器C1以与该第二谐振电路相类似的方式构成了本实施例中的第一谐振电路。
开关G1-SW的另一端被连接到作为本电路的一个第二电源端的V2(-V/2[V])。
下面参考图19的电路图与图20所示的一幅时间曲线图来说明根据本发明的第二实施例的显示板驱动电路的运行方式。
举例来说，本电路中包含的每个开关器件可以由一个FET利用该漏极端与该源极端之间的开关功能构成，或者使用其他开关器件构成。在使用一个FET的情况下，假设该开关器件的ON/OFF状态由加到该FET的栅极端的一个控制信号加以控制。
假设图14所示的所有开关的ON/OFF状态由图13所示的驱动控制电路所供应的控制信号的逻辑电平加以控制。但是，为说明简单起见，省略了关于驱动控制电路51所供应的每个信号的说明，而在下面的说明中只按照时间顺序来描述这些开关的ON/OFF状态的变化。
在下面的说明中，所有开关名称只用参考字符(譬如U1-SW)来描述。类似地，其他器件(譬如电容器与电感器)也只用参考字符(譬如C1与U1-L)来表示。
首先，恰好在图20所示的时间曲线图的时刻t0之前的一个点，开关U1-SW、B1-SW、U2-SW与B2-SW为OFF，而开关D2-SW、G2-SW、D1-SW与G1-SW为ON。所以，输出端OUT经由G1-SW被连接到电源端V2，的电位等于-V/2[V]。所以，连接到输出端OUT的PDP 10的放电单元C(i，j)的电容性元件C0在时刻t0前就已经被充电到-V/2[V]的电位。
在本实施例中假设，C1与C2在本电路的电源的接通时刻已经分别被设法(未画)充电到-V/4[V]与+V/4[V]的电位。
随后，在时刻t0，至今已经处于ON状态的开关D2-SW、G2-SW、D1-SW与G1-SW被切断，U1-SW被接通。所以，输出端OUT经由该第一谐振电路的包含U1-L、U1-Di以及U1-SW的串联支路U1被连接到C1。
如上所述，C1已经被充电到-V/4[V]的电位，而输出端OUT的电位等于-V/2[V]。所以，充电电流由于该电位差而开始经由串联支路U1与输出端OUT从C1流到C0。
由于这样，C0的电位(即输出OUT的电位)从-V/2[V]逐渐上升。上述电位的上升是由U1-L与C0的谐振现象造成的。在该谐振电流的一个上升时段内的电位上升的上升速率很大，而且会出现在该谐振电流的一个下降时段内的电位上升的上升速率达到饱和的趋势。此外，也使得由该谐振现象引起的电位上升超过C1中的初始充电电位-V/4[V]。
尽管输出端OUT的电位又继续上升，但由于该电阻元件的损耗，不能上升到0[V]，而且在谐振电流等于0的时刻，二极管U1-Di被切断，被钳位在低于0[V]的电位。在该钳位之后的一个时刻t1，B1-SW被接通，U1-SW被切断。于是，输出端OUT经由B1-SW与B1-Di被连接到该地电位。因此，输出端OUT的电位被钳位在0[V]。
在随后的时刻t2，U2-SW被接通，输出端OUT经由该第二谐振电路的包括U2-L、U2-Di以及U2-SW的串联支路U2被连接到C2。如上所述，C2已经被充电到+V/4[V]，的电位高于输出端OUT的电位0[V]。所以，该充电电流由于该电位差又开始经由串联支路U2以及输出端OUT从C2流到C0。
由于C0被再次充电，所以输出端OUT的电位从0[V]开始逐渐上升。该电位上升是由U2-L与C0的谐振现象造成的。所以，如果该第一与第二谐振电路中的电感器等的电路常数被设定得完全相同，那么，输出端的电位就显示出与上述时刻t0到t1所示的、该第一谐振电路产生的谐振现象情况相相类似的趋势。
尽管输出端OUT的电位再次继续上升，但由于该电阻元件的损耗，不能上升到+V/2[V]，在该谐振电流等于0的时刻，二极管U2-Di被切断，被钳位在低于+V/2[V]的电位。在该钳位之后的时刻t3，B2-SW被接通，所以输出端OUT经由B2-SW被直接连接到电源端V1。因此，输出端OUT的电位迅速上升到+V/2[V]，这是V1的一个电位，而且输出端的电位被钳位在+V/2[V]的电位。
下面将说明来自输出端OUT的脉冲波形下降时的运行方式。
首先，在图20所示的时间曲线图的时刻t4，至今已经处于ON状态的开关B1-SW、U2-SW以及B2-SW被切断，开关D2-SW被接通。所以，输出端OUT经由该第二谐振电路的包括D2-L、D2-Di以及D2-SW的串联支路D2被连接到C2。就是说，被连接到输出端OUT的C0经由串联支路D2被连接到C2。
如上所述，C2的电位等于+V/4[V]，而且在时刻t3到t4之间的一段时间，C0已经被充电到+V/4[V]。所以，在这种情况下，C2收集C0中积累的电荷，由该第二谐振电路的D2-L与C2引起的谐振电流就开始以从C0向C2放电的形式流动。由于+V/2[V]的钳位已经因B2-SW的切断而被解除，所以输出端OUT的电位如图20所示由于C0的放电而逐渐下降。
尽管这时谐振电流的方向与上述电位上升时的电流相反，但如果该谐振电路中的支路的电路常数完全相同，那么，该电位变化的状态就显示出与上升时相类似的趋势。就是说，在该谐振电流的某次上升的时间的电位的一个下降速率很大，而且在该谐振电流的某次下降的时间的电位的一个下降速率达到饱和。C0的电位(即输出端OUT的电位)在C0放电开始时的下降超过V/4[V]，这是C0与C2之间的一个电位差。
恰好在输出端OUT的电位下降到0[V]之前的时刻t5，G2-SW被接通，D2-SW被切断。所以，输出端OUT经由G2-SW与G2-Di被连接到地电位。输出端OUT的电位迅速下降到地电位并被钳位在0[V]。
在随后的时刻t6，D1-SW被接通，输出端OUT经由该第一谐振电路的包括U1-L、D1-Di与D1-SW的串联支路D1被连接到C1。如上所述，C1的充电电位等于-V/4[V]，输出端OUT在时刻t6的电位(即C0的电位)等于0[V]。所以，电荷现在从C0聚集到C1，由该第一谐振电路的U1-L与C1引起的谐振电流开始流动。于是，输出端OUT的电位又从0[V]开始下降。
恰好在输出端OUT的电位进一步下降并等于-V/2[V]之前的时刻t7，G1-SW被接通，输出端OUT被直接连接到电源端V2(-V/2[V])。于是，输出端OUT的电位被钳位在-V/2[V]。
在图19所示的显示板驱动电路中，上述运行方式根据由图13所示的驱动控制电路供应到各个开关的控制信号被重复执行。于是，图20所示的一个脉冲波形便周期地出现在该显示板驱动电路的输出端OUT。
当按照该实施例的显示板驱动电路在行电极驱动电路31与41中被用作——譬如说——保持脉冲IPy与IPx的一个产生电路时，Y电极与X电极上的脉冲波形的状态被显示在图21的时间曲线图中。
上述实施例的显示板驱动电路所产生的脉冲波形具有双极性特性，有一个从-V/2到+V/2的幅值。从每个行电极驱动电路向每个电极供应的脉冲串的相位由驱动控制电路51加以控制，所以，Y电极与X电极之间的一个电位差Vdmax等于或高于该放电开始电压。
如上详细说明的那样，根据本发明，使用相连的多级谐振电路就能够省略图6所示的传统双谐振电路中的电位跃迁电路。由该电位跃迁电路的开关器件引起的电功耗以及与寄生电容的激励相关联的功耗的产生能够被防止，而且在驱动该显示板时的电功耗也能够被降低。
尽管在上述第四与第五实施例中只使用了两级谐振电路，但本发明不限于这些实施例。就是说，根据本发明的显示板驱动电路也能够通过组合n级(n≥3)不同幅值范围的谐振电路来制造。在该第五实施例的情况下，由于该脉冲波形需要关于该地电位对称，所以必须将一个(n)的值设定成一个偶数。使用这类结构，所用器件的耐压能够被进一步降低。为降低电功耗的脉冲波形优化也能够进一步精细地进行。
在该第四与第五实施例中，为清晰说明原理，已经假设每个谐振电路中的电感器等的所有常数都完全相同。但是，本发明并不限于这些示例。就是说，根据本发明，由于每一级谐振电路的电感器等的常数能够独立地被调节得与其他电路不同，所以通过调节这些值，就能够精细地设置脉冲波形的优化。
此外，如果该脉冲波形中的谐振时间由于一个驱动序列的改进而被延长，那么通过提高该谐振电路的感应系数，电功率的收集效率就能得到改善。但是，感应系数的提高使该电感器的匝数增加，所以它的DC电阻也增加。在这种情况下，由于在本发明中使用多级谐振电路，所以该电感器能够被分散为多个电感器。于是就能够很容易地消除这样一个缺点由于感应系数的增加而引起电阻成分的增加。
如同上面详细说明的那样，根据本发明，能够提供这样的显示板驱动电路它能够容易地进行脉冲波形的最优设计，而且能够降低驱动负载时的电功耗。
权利要求
1.一种用于驱动显示板的显示板驱动设备，该显示板具有一个行电极组、与上述行电极组交叉排列的列电极组以及电容性发光器件，每个发光器件被排列在上述行电极组与上述列电极组的每个交叉点，其中，在驱动该显示板时，驱动脉冲经由一个输出端被加到每个电容性发光器件，上述设备包括DC电源，被用于保持预定的电压；跃迁电压产生电路，被用于产生一个跃迁电压，该电压通过从上述DC电源进行充电与放电而上升与下降；以及谐振继电器电路，被用于根据上述跃迁电压产生一个脉冲来作为出自上述输出端的上述驱动脉冲，该脉冲具有一个逐渐上升的前沿以及一个逐渐下降的后沿。
2.如权利要求1的设备，其中上述谐振继电器电路包括第一开关电路，被用于交替形成一个前向/后向电流通路，该通路包括上述输出端与一个电容器之间的一只二极管，该电容器被用于经由一个电感器收集电功率；以及第二开关电路，被用于将上述输出端上的上述驱动脉冲的峰值钳位在它的最高电平或最低电平。
3.如权利要求1的设备，其中上述跃迁电压产生电路包括电容器，由来自上述DC电源的预定电压充电；二极管，被连接到上述电容器的一端以防止在上述电容器中充电的电荷的回流；以及开关电路，被连接到上述电容器的另一端以便切换加到上述电容器上的偏置电压。
4.如权利要求1的设备，其中两级或更多级上述跃迁电压产生电路被串联连接，并被接入上述DC电源与上述谐振继电器电路之间。
5.如权利要求1的设备，其中上述谐振继电器代替上述跃迁电压产生电路被接入上述DC电源与上述谐振继电器电路之间。
6.如权利要求1的设备，其中上述驱动脉冲的前沿与后沿包括多个谐振跃迁周期，谐振跃迁在这些周期中以阶梯形式出现。
7.如权利要求1的设备，其中上述跃迁电压产生电路产生一个跃迁电压，该电压在上述驱动脉冲的最高电平与它的中间电平之间上升与下降。
8.如权利要求3的设备，其中如果该偏置电压不被加到包含在上述跃迁电压产生电路中的电容器，那么上述电容器的高电位侧的一端就被设定为上述驱动脉冲的中间电平，而低电平侧的一端则被设定为上述驱动脉冲的最低电平，而且如果该偏置电压已经被加到上述电容器，那么上述电容器的高电位侧的一端就被设定为上述驱动脉冲的最高电平，而该低电位侧的一端则被设定为上述驱动脉冲的中间电平。
9.一种用于驱动显示板的显示板驱动设备，该显示板具有一个行电极组、一个与上述行电极组交叉排列的列电极组以及电容性发光器件，每个发光器件被排列在上述行电极组与上述列电极组的每个交叉点，其中，一个驱动脉冲在驱动该显示板时经由一个输出端被施加到每个电容性发光器件，上述设备包括参考电位产生电路，被用于从高电位按次序产生多个参考电位；谐振电路，经由上述输出端被连接到上述电容性发光器件、构成一个谐振电路、并在上述输出端根据上述多个参考电位来产生多个按照不同定时关系上升与下降的谐振电压；以及钳位电路，被用于将每个上述谐振电压中的峰值电压钳位在上述多个参考电位中的一个电位，并被用于在上述输出端产生一个脉冲来作为上述驱动脉冲，该脉冲将上述多个参考电位中的一个最高值设定为它的幅值，并具有一个逐渐上升的前沿与一个逐渐下降的后沿。
10.如权利要求9的设备，其中上述谐振电路包括一个电感器、一个收集电荷的电容器以及一个包含一只二极管的开关电路，该开关电路被用于交替形成一个前向/后向电流通路，通过开关上述开关电路，就在上述输出端的电位上升与下降时形成一个包含上述电感器与上述电容性发光器件的谐振电路。
11.如权利要求9的设备，其中上述钳位电路包括多只二极管与一个开关电路，通过开关上述开关电路，上述输出端的一个电位就被钳位在上述多个参考电位中的一个电位。
12.如权利要求9的设备，其中上述多个参考电位中的最高值与一个最低值的极性不同。
13.一个用于驱动显示板的显示板驱动设备，该显示板具有一个行电极组、一个被排列得与上述行电极组交叉的列电极组以及电容性发光器件，每个发光器件被排列在上述行电极组与上述列电极组的每个交叉点，其中一个驱动脉冲在驱动该显示板时经由一个输出端被加到每个电容性发光器件，上述设备包括第一并联电路，包括由电感器、开关与二极管的串联连接构成的一个串联支路以及由电感器、开关与一个极性和上述二极管相反的二极管的串联连接构成的一个串联支路的并联连接；第二并联电路，具有与上述第一并联电路相同的结构；串联电路，包括第一开关、第一二极管、第二开关、第二二极管、第三开关与第四开关构成的串联连接；第一、第二与第三电容器；输出端，被用于产生脉冲信号；以及具有第一与第二电位的DC电源，其中上述第一开关的一端被连接到上述第一开关，上述第一开关的另一端被连接到上述第一二极管的阳极、上述第一并联电路的一端以及上述输出端，上述第一并联电路的另一端被连接到上述第一电容器的一端，上述第一二极管的阴极被连接到上述第二开关的一端，上述第二开关的另一端被连接到上述第二二极管的阳极、上述第一电容器的另一端、上述第三电容器的一端以及上述第二电位，上述第二二极管的阴极被连接到上述第三开关的一端，上述第三开关的另一端被连接到上述第四开关的一端、上述第二并联电路的一端以及上述输出端，上述第二并联电路的另一端被连接到上述第二电容器的一端，上述第四开关的另一端被连接到上述第二电容器的另一端、上述第三电容器的另一端以及一个地电位，而且每个上述开关的ON/OFF状态都根据按照预定次序产生的一个控制信号加以控制，从而在上述输出端产生上述驱动脉冲。
14.一个用于驱动显示板的显示板驱动设备，该显示板具有一个行电极组、一个被排列得与上述行电极组交叉的列电极组以及电容性发光器件，每个发光器件被排列在上述行电极组与上述列电极组的每个交叉点，其中，一个驱动脉冲在驱动该显示板时经由一个输出端被加到每个电容性发光器件，上述设备包括第一并联电路，包括由电感器、开关与二极管的串联连接构成的一个串联支路以及由电感器、开关与极性和上述二极管相反的二极管的串联连接构成的一个串联支路的并联连接；第二并联电路，具有与上述第一并联电路相同的结构；串联电路，包括第一开关、第一二极管、第二开关、第二二极管、第三开关以及第四开关构成的串联连接；第一与第二电容器；输出端，被用于产生一个脉冲信号；以及DC电源，具有不同极性的第一与第二电位，其中上述第一开关的一端被连接到上述第一开关，上述第一开关的另一端被连接到上述第一二极管的阳极、上述第一并联电路的一端以及上述输出端，上述第一并联电路的另一端被连接到上述第一电容器的一端，上述电容器的另一端被连接到一个地电位，上述第一二极管的阴极被连接到上述第二开关的一端，上述第二开关的另一端被连接到上述第二二极管的阳极以及该地电位，上述第二二极管的阴极被连接到上述第三开关的一端，上述第三开关的另一端被连接到上述第四开关的一端、上述第二并联电路的一端以及上述输出端，上述第二并联电路的另一端被连接到上述第二电容器的一端，上述第二电容器的另一端被连接到该地电位，上述第四开关的另一端被连接到上述第二电位，而且每个上述开关的ON/OFF状态都根据按照预定次序产生的一个控制信号加以控制，从而在上述输出端产生上述驱动脉冲。
15.按照权利要求13或14的设备，其中一个FET的漏极端与源极端被用作上述开关，而且上述控制信号被供应到每个上述FET的栅极端。
全文摘要
用于驱动显示板的一个显示板驱动电路，该电路在切换时刻的电功耗可以被降低。该显示板驱动设备允许使用具有一个低耐压的开关器件。提供了一个跃迁电压发生电路来迁移该驱动设备的DC电源的一个电压。提供了一个谐振继电器电路来根据该跃迁电压产生一个脉冲，并将它作为一个驱动脉冲供应到该显示板，该脉冲具有一个逐渐上升的前沿与一个逐渐下降的后沿。在不同驱动电势的范围内提供了多个谐振电路来驱动并激励该显示板的电容性器件。具有逐渐上升的前沿、逐渐下降的后沿的驱动脉冲通过由该开关器件切换每个谐振电路而使它们顺序运行来产生。
文档编号G09G3/294GK1630893SQ02826738
公开日2005年6月22日 申请日期2002年10月29日 优先权日2001年11月6日
发明者井手茂生, 岩见隆 申请人:先锋株式会社, 先锋显示器产品股份有限公司
技术领域：
本发明涉及用于产生驱动脉冲的显示板驱动设备，该驱动脉冲被用于驱动具有电容性负载如等离子显示板(下文称为“PDP”)或场致发光(下文称为“EL”)的显示板。
背景技术：
目前，利用自发光类型的平板的显示设备(譬如PDP或EL)已投入市场，被称为壁挂式电视。
图1是一幅示意框图，表示该平面显示设备的结构。
在图1中，作为显示板的PDP 10具有构成行电极对的行电极Y1至Yn以及X1至Xn，其中一对电极X与Y对应屏幕的每一行(第一行到第n行)。此外，在PDP 10上形成了对应于屏幕的每一列(第一列到第m列)的列电极Z1到Zm，与行电极对垂直交叉，而且中间夹着一个绝缘层与一个放电空间(未画)。在一个行电极对(X，Y)与一个列电极Z的交叉部分形成放电单元C(i，j)。
首先，行电极驱动电路30产生如图2所示的、具有正电压的一个复位脉冲RPy，并同时将它加到每个行电极Y1至Yn。同时，每一个行电极驱动电路40产生具有负电压的复位脉冲RPx，并同时将它加到行电极X1到Xn。
通过同时施加这些复位脉冲RPx与RPy，PDP 10的所有放电单元都受到放电激励，并产生带电粒子。在该放电结束后，就在所有放电单元的绝缘层中均匀地形成预定数量的墙壁电荷(复位步骤)。
在完成该复位步骤之后，列电极驱动电路20根据与该屏幕的第一行至第n行相对应的象素数据来产生象素数据脉冲DP1至DPn。这些象素数据脉冲如图2所示按顺序被加到列电极Z1至Zm。行电极驱动电路30按照每个象素数据脉冲DP1至DPn的施加定时关系来产生具有负电压的扫描脉冲SP，并如图2所示将它加到行电极Y1至Yn。
在属于已被施加了该扫描脉冲SP的这些行电极的放电单元中，在已经同时进一步施加了该正电压象素数据脉冲的这些放电单元中会发生一次放电，所以，的大多数墙壁电荷都被消除。另一方面，在尽管施加了该扫描脉冲SP但未施加正电压象素数据脉冲的放电单元中不发生放电。在这些放电单元中保留了该墙壁电荷。这样，保留了墙壁电荷的放电单元就变成发光放电单元，而墙壁电荷已被消除的放电单元则变成非发光放电单元(寻址步骤)。
该寻址步骤结束之后，行电极驱动电路30如图2所示继续将具有正电压的保持脉冲IPy加到每个行电极Y1至Yn。同时，行电极驱动电路40在根据施加保持脉冲IPy的定时关系推算的定时时刻继续将具有正电压的保持脉冲IPx加到每个行电极X1至Xn。在交替施加保持脉冲IPx与IPy的同时，其墙壁电荷被保留的发光放电单元重复放电发光，并维持发光状态(保持放电步骤)。
图1所示的驱动控制电路50根据正在提供的视频信号的定时关系来产生用于生成图2所示各类驱动脉冲的各种开关信号，并将它们供应到每个列电极驱动电路20以及行电极驱动电路30与40。换句话说，每个列电极驱动电路20以及行电极驱动电路30与40按照从驱动控制电路50供应的开关信号来产生图2所示的各种驱动脉冲。
图3是一幅电路图，表示行电极驱动电路30中提供的驱动脉冲产生电路，该电路能够运行以便产生每个复位脉冲RPy以及保持脉冲IPy。
在图3中，为该驱动脉冲产生电路提供了电容器C1，该电容器的一端被接地，就是说，被连接到作为PDP 10接地电位的PDP电位Vs。
当驱动控制电路50供应逻辑电平为“0”的开关信号SW01时，开关器件S01处于断开状态(OFF状态)。在开关信号SW01的逻辑电平等于“1”时，开关器件S01处于接通状态(ON状态)，并将电容器C1另一端产生的电位经由电感器L1与一只二极管D1加到导线2。所以，电容器C1开始放电，由该放电产生的电位就被加到导线2。
当驱动控制电路50供应逻辑电平为“0”的开关信号SW02时，开关器件S02处于断开状态(OFF状态)。在开关信号SW02的逻辑电平等于“1”时，开关器件S02处于接通状态(ON状态)，并将导线2上的电位经由电感器L2与一只二极管D2加到电容器C1的另一端。就是说，电容器C1由导线2上的电位充电。
当驱动控制电路50供应逻辑电平为“0”的开关信号SW03时，开关器件S03处于断开状态(OFF状态)。在开关信号SW03的逻辑电平等于“1”时，开关器件S03处于接通状态(ON状态)，并将DC电源B1的正端上的电位Vc加到导线2。PDP地电位Vs被加到该DC电源B1的负端。
当驱动控制电路50供应逻辑电平为“0”的开关信号SW04时，开关器件S04处于断开状态(OFF状态)。在开关信号SW04的逻辑电平等于“1”时，开关器件S04处于接通状态(ON状态)，并将该PDP地电位Vs加到导线2。
导线2被连接到PDP 10的、具有电容性元件C0的行电极Y。于是，在行电极电路30中，为与Y1至Yn相对应的n个通道中的每个通道提供了图3所示的电路。
图4是一幅电路图，表示开关信号SW01至SW04中每个信号的定时关系，这些信号由驱动控制电路50加到图3所示的行电极驱动电路30，以便在导线2上产生图2所示的保持脉冲IPy。
如图4所示，首先，开关信号SW01至SW04中只有开关信号SW04处于逻辑电平“1”，所以，开关器件S04呈现ON状态，PDP地电位Vs就被加到导线2。因此，在这段时间，导线2上的电位等于PDP地电位Vs，即0[V]。
随后，当开关信号SW04被切换为逻辑电平“0”、而开关信号SW01被切换为逻辑电平“1”时，只有开关器件S01呈现ON状态，电容器C1上积累的电荷就被放电。所以，电流按照图4所示的形式瞬间流过电感器L1。该电流经由二极管D1、开关器件S01以及导线2流到PDP 10，PDP 10的电容性元件C0则被充电，故而导线2上的电位如图4所示逐渐上升。
随后，当开关信号SW01被切换为逻辑电平“0”、而开关信号SW03被切换为逻辑电平“1”时，只有开关器件S03呈现ON状态，DC电源B1的正端的电位Vc就被加到导线2。所以在这段时间，导线2上的电位如图4所示被固定在Vc。
随后，当开关信号SW02被切换为逻辑电平“1”、而开关信号SW03被切换为逻辑电平“0”时，只有开关器件S02呈现ON状态，负电流就按照图4所示的形式瞬间流过电感器L1。就是说，如上所述已经被充电的PDP 10的电容性元件C0被放电，该电流经由导线2、电感器L1、二极管D2以及开关器件S02流到电容器C1并被聚集。所以导线2上的电位如图4所示逐渐下降。
按照上面所述的运行方式，图4所示的正电压保持脉冲IPy就被加到导线2。
至于该电容性负载(譬如PDP)被驱动时所使用的电压，通常采用一个比较高的、几十伏到一百几十伏的范围之内的电压值。所以，在构造图3所示的传统驱动电路时存在这样一个问题，即在对该电容性负载充电或放电时流过的谐振电流也会增加，从而产生大的电功耗。
包含在每个行电极与列电极的驱动电路中的每个开关器件的耐压由加到每个器件的驱动脉冲电压的最大值来决定。所以，为保证耐压足以应付上述高压，必须使用具有高耐压的开关器件。使用具有高耐压的开关器件就成为该驱动电路的低成本与小型化实现的障碍。
图5与图6表示该电极驱动电路中提供的、产生各种驱动脉冲(譬如复位脉冲RPy与保持脉冲IPy)的显示板驱动电路的示例。这些电路通过利用由电感器与电容器构成的LC电路的谐振所引起的电容器充电/放电来产生该驱动脉冲。就是说，考虑到PDP 10的每个放电单元是电容性负载这一事实，就可以通过组合作为电感性元件的电感器与将电功率聚集到该放电单元的电容器来形成一个谐振电路。该谐振电路按照预定的定时关系使用一个开关器件(譬如FET)来激励，从而产生希望的脉冲。
按照惯例，图5的电路已被广泛用作显示板驱动电路，为便于说明，在下文中将被称为“单级谐振电路”。图6所示的电路旨在降低该单级谐振电路中所用器件的耐压，类似地，在下面将被称为“双谐振电路”。
至于电容性负载(譬如PDP)由该谐振电路驱动时所用的电压，通常采用一个比较高的、几十伏到一百几十伏的范围内的电压值。所以在图5与图6所示的传统显示板驱动电路中存在这样一个问题，即在对电容性负载充电/放电时流过的谐振电流也会增加，而且在该负载被驱动时会产生大的电功耗。
特别是，在图6所示的双谐振电路中，尽管该电路中所用器件的耐压已经被降低到低于该单级谐振电路中的电压，但仍有可能发生如下的一个问题。就是说，为了阶梯式提高加到该谐振电路的电位，该双谐振电路具有这样一种结构，就是将包含该开关器件、电容器等的电位跃迁电路加到图5的单级谐振电路。所以，该谐振电流流过构成该电位跃迁电路的开关器件SW11或SW12，从而造成由于该器件的ON电阻所引起的额外电功耗。在脉冲输出的正侧及负侧的电位线(图6中的OUTa与OUTb)与地或电源之间会引起寄生电容Ck。由于寄生电容Ck被电源电压V/2所激励，所以就有可能进一步产生功耗n×Ck×(V/2)2在这个表达式中，n表示该驱动脉冲在单位时间内的重复次数。
发明内容
本发明已经考虑到了上述问题，本发明的一个目的是提供一个其电功耗能够被降低的显示板驱动设备。本发明的另一个目的是提供能够采用具有低耐压的开关器件的显示板驱动设备，从而使该设备的尺寸变小。本发明还有一个目的是提供能够以低成本生产的显示板驱动设备。
根据本发明，提供了用来驱动显示板的显示板驱动设备，该显示板具有一个行电极组、一个被排列得与该行电极组交叉的列电极组以及电容性发光器件，每个发光器件被排列在该行电极组与该列电极组的每个交叉点，其中驱动脉冲在驱动该显示板时经由一个输出端被加到每个电容性发光器件，该设备包括DC电源，被用来保持预定的电压；跃迁电压发生电路，被用来通过从该DC电源充电与放电而产生一个上升与下降的跃迁电压；谐振继电器电路，被用于根据该跃迁电压产生脉冲来作为从该输出端输出的驱动脉冲，该脉冲具有逐渐上升的前沿与逐渐下降的后沿；根据本发明，提供了用来驱动显示板的显示板驱动电路，该显示板具有一个行电极组、一个被排列得与该行电极组交叉的列电极组以及电容性发光器件，每个发光器件被排列在该行电极组与该列电极组的每个交叉点，其中驱动脉冲在驱动该显示板时经由输出端被加到每个电容性发光器件，该设备包括参考电位产生电路，被用来从高电位按顺序产生多个参考电位；谐振电路，经由该输出端被连接到该电容性发光器件、形成谐振电路、并在该输出端根据这多个参考电位中的每一个电位来产生按照不同定时关系上升与下降的多个谐振电压；以及钳位电路，被用来将每个谐振电压的峰值电压钳位在该多个参考电位中的电位，并在该输出端产生一个脉冲来作为驱动脉冲，该脉冲将这多个参考电位中的最高值设定为它的幅值，而且它具有逐渐上升的前沿与逐渐下降的后沿。
图1是一幅框图，表示传统PDP显示设备的示意结构；图2是一幅示意图，表示图1所示设备中的各个驱动脉冲的施加定时关系；图3是一幅电路图，表示为行电极驱动电路提供的驱动脉冲产生电路；图4是一幅示意图，表示图3所示的驱动脉冲产生电路的一种运行定时曲线；图5是一幅电路图，表示传统显示板驱动电路(单级谐振电路)的结构；图6是一幅电路图，表示传统显示板驱动电路(双谐振电路)的结构；图7是一幅框图，示意性地表示具有本发明的驱动设备的PDP显示设备的结构；图8是一幅电路图，表示根据本发明的、被用作驱动设备的脉冲产生电路的第一实施例；图9是一幅示意图，表示图8所示的脉冲产生电路的一种运行定时曲线；图10是一幅电路图，表示根据本发明的、被用作驱动设备的脉冲产生电路的第二实施例；图11是一幅示意图，表示图10所示的脉冲产生电路的一种运行定时曲线；图12是一幅电路图，表示根据本发明的、被用作驱动设备的脉冲产生电路的第三实施例；图13是一幅示意图，表示图12所示的脉冲产生电路的一种运行定时曲线；
图14是一幅电路图，表示根据本发明的显示板驱动电路的第四实施例；图15是一幅定时曲线图，表示图14的显示板驱动电路中的运行方式；图16是一幅连接图，表示图14的显示板驱动电路恰好在时刻t0之前的一种连接状态；图17是一幅连接图，表示图14的显示板驱动电路恰好在时刻t3之前的一种连接状态；图18是一幅时间曲线图，表示图14的显示板驱动电路所产生的驱动脉冲的示例；图19是一幅电路图，表示根据本发明的显示板驱动电路的第五实施例；图20是一幅时间曲线图，表示图19的显示板驱动电路的运行方式；以及图21是一幅时间曲线图，表示图19的显示板驱动电路所产生的驱动脉冲的示例。
具体实施例方式
图7是一幅示意图，表示具有根据本发明的显示板驱动设备的显示设备的结构。
在图7中，作为显示板的PDP 10具有构成行电极对的行电极Y1至Yn以及X1至Xn，其中一对X与Y就对应屏幕的每一行(从第一行到第n行)。此外，在该PDP 10上形成与屏幕的每一列(从第一列到第m列)对应的列电极Z1至Zm，被构造得与该行电极对垂直交叉，并且夹着绝缘层与放电空间(未画)。在一个行电极对(X，Y)与一个列电极Z的交叉部分形成一个放电单元C(i，j)。
首先，行电极驱动电路31产生图2所示的正电压复位脉冲RPy、负电压扫描脉冲SP以及保持脉冲IPy，并在图2所示的计时时刻将它们施加到每个行电极Y1至Yn。行电极驱动电路41产生图2所示的负电压复位脉冲RPx与正电压保持脉冲IPx，并在图2所示的计时时刻将它们施加到每个行电极X1至Xn。
列电极驱动电路21根据与该屏幕的第1行到第n行中每一行相对应的象素数据来产生象素数据脉冲DP1至DPn。那些象素数据如图2所示被顺序施加到列电极Z1至Zm。
驱动控制电路51根据所加的视频信号来产生用于生成图2所示驱动脉冲的各种开关信号，并将它们供应到每个列电极驱动电路21以及行电极驱动电路31与41。
如下文将要加以说明的图8、图10与图12中的一幅图所示，在行电极驱动电路31、行电极驱动电路41以及列电极驱动电路21中的每个电路内都提供脉冲产生电路来年作为根据本发明的显示板驱动设备。
图8表示根据本发明的脉冲产生电路的第一实施例，该脉冲产生电路的结构将在下面加以说明。
在图8中，用于产生DC电压(V/2)的DC电源B的负端被接地，即被接到作为PDP 10的地电位的PDP地电位Vs。该DC单元B的正端经由一只二极管D3被连接到一条导线1。
导线1经由开关器件S3被连接到导线3，导线3也被用作到达该PDP 10的每个电极(行电极或列电极)的一个输出端。该PDP 10的电容性元件C0被连接到导线3。如果需要，输出驱动电路也可以被插入从导线3开始并到达电容性元件C0的一条通路。
二极管D3的阴极经由电容器C2被连接到导线2。导线2又经由开关器件S4被连接到导线3。
导线2经由电容器C1、二极管并联电路1以及电感器L1被连接到导线3。该二极管并联电路1代表二极管D1与开关器件S5的一个串联支路以及二极管D2与一个开关器件S6的一个串联支路所构成的一个并联电路。
DC电源B的正端被连接到二极管D3的阳极，并经由开关器件S1被连接到导线2。
DC电源B的负端也经由开关器件S2被连接到导线2，而且同时经由电容器C3、二极管并联电路2以及电感器L2被连接到导线2。该二极管并联电路2代表二极管D4与开关器件S7的串联支路以及二极管D5与开关器件S8的串联支路所构成的并联电路。
在该实施例中，由电容器C1、二极管并联电路1与电感器L1构成的电路形成一个第一谐振电路，而由电容器C3、二极管并联电路2与电感器L2构成的电路形成一个第二谐振电路。
下面将参考图8的电路图以及图9所示的一幅电路运行时间曲线图来说明具有上述结构的脉冲产生电路的运行方式。
该电路中所有开关器件S1至S8的ON/OFF状态都由图7所示的驱动控制电路51所供应的开关信号SW1至SW8的逻辑电平来控制。然而，为了避免多余的说明解释，在后面的说明中省略了关于驱动控制电路51所施加的每个开关信号的说明，而只按照时间顺序来描述开关器件S1至S8的ON/OFF状态的变化。
在下面的说明中，假设开关器件S1至S8只用S1至S8来表示，其他器件(譬如电容器C1与电感器L1)也类似地只用参考字符(譬如C1与L1)来表示。
首先，在恰好位于图9时间曲线图中所示的t0之前的一个点，S1、S3、S5、S7与S8为OFF，而S2、S4与S6为ON。所以，导线1经由二极管D3被连接到DC电源B的正端，的电位等于(1/2)V。导线2与3经由S2与S4被连接到地电位Vs，的电位等于该PDP的地电位Vs，即0[V]。很自然，连接在导线1与2之间的C2因此被充电到电位(1/2)V。
在该实施例中假设，C1与C3已经在该设备的电源的接通时刻被设法(未画)充电到一个电位(1/4)V。
如图9所示，在时刻t0，S2与S6被切断，而S7被接通，在该第二谐振电路中形成了一条C3→S7→D4→L2通路，在C3中充电的电荷经由导线2与导线3流到C0。这时，如图9所示，由于L2中流过的电流是取决于该第二谐振电路的谐振电流，所以它从S7的ON时刻t0逐渐增大、成为正峰值P1并在此后逐渐下降。
由于流到C0的电荷的积累，导线2(导线3)的电位也从地电位0[V]逐渐上升。由于导线2的电位也等于偏置电位，所以C2在导线1一侧的电位也从作为C2的一个初始充电电位的(1/2)V逐渐上升。
如图9所示，导线2(导线3)的电位在时刻t0从0[V]逐渐上升，并在流过L2的谐振电流减少并变为0的时刻t1变成(1/2)V。上述电位是由该第二谐振电路引起的谐振现象造成的，而且它等于一个比C3的初始充电电位(1/4)V更高的值。
在导线1的电位差不多等于V、而导线2与导线3的电位差不多等于(1/2)V的时刻t1，S1被接通，S4被切断，导线2则被直接连接到DC电源B的正端一侧，而且导线2的电位被钳位在作为DC电源B的一个电位的(1/2)V。由于C2的一个偏置电压等于(1/2)V，所以，与C2的另一端相连的导线1的电位就变成一个最高电位V，这是因为偏置电压(1/2)V被加到了C2的传统充电电位(1/2)V。
此外，对于C1，导线2的偏置电位(1/2)V也被加到初始充电电位(1/4)V，所以，第一谐振电路中C1的电位上升到(3/4)V。
由于S5在时刻t1被接通，所以在该第一谐振电路中形成一个C1→S5→D1→L1通路。由于上述C1中的电位上升，所以，该谐振电流根据C1中、而不是根据该第二谐振电路的C3中积累至今的电荷开始从该第一谐振电路经由导线3流到PDP 10的电容性元件C0。
在图8所示的电路中，由于作为一个实施例，该第一与第二谐振电路的电路常数被设置得彼此相等，所以如图9所示，在时刻t1与t2之间的一个时间段内流过L1的一个谐振电流就显示出与时刻t0与t1之间的一个时间段内流过L2的一个谐振电流相似的变化。
由于电荷在C0的积累，导线3的电位从(1/2)V开始逐渐上升。由于S3在导线3的电位差不多等于V的时刻t2被接通，所以导线3的电位被钳位在导线1的电位，即最高电位V。
此后，在时刻t3，S3、S5与S7被切断，S6被接通。所以代替前述通路的是，在该第一谐振电路中新形成一个L1→D2→S6→C1通路，而且在PDP 10的电容性元件C0中积累的电荷经由上述新通路向C1放电。如图9所示，该谐振电流经由导线3通过该放电而流过L1。最高电位V的钳位已经由于S3的切断而被解除的导线3的电位则如该图所示逐渐下降。
由于这时谐振电流的方向与导线3的电位上升(时刻t1与t2)时的方向相反，所以，如果假设时刻t1到t2的情况下的峰值被设定为正，那么如图9所示，流过L1的谐振电流的峰值P1就出现在负侧。
在导线3的电位差不多等于(1/2)V的时刻t4，S1被切断，S8被接通。于是，在该第二谐振电路中，一个L2→D5→SB→C3通路生效，而且如图9所示，该谐振电流开始从C0经由导线2与导线3流入该第二谐振电路。很自然，这种情况下的谐振电流方向也与上述电位上升(时刻t0到t1)时的电流方向相反。
由于这样，导线3与导线2的电位从(1/2)V逐渐下降，同时，导线1的电位也逐渐下降。在导线2与导线3的电位差不多等于0[V]的时刻t5，S2被接通，S8被切断，导线2与导线3的电位则被钳位在该PDP的地电位，即0[V]。
在时刻t5，二极管D3导通，C2中的电荷由DC电源B补充，导线1的电位则被设定为(1/2)V。
通过上述运行方式，在图8所示的导线3上就产生图9所示的一个脉冲波形，而且该脉冲从导线3被供应到PDP 10来作为各种脉冲(譬如保持脉冲IPx或象素数据脉冲DP)，这里，导线3也被当作该脉冲产生电路的一个输出端。
从上面的说明可以明显看出，该实施例的电路中所包含的开关器件S1至S8执行该开关运行的一个电压范围被限制在
或[(1/2)VV]。所以，该电路中所有开关器件的耐压只要被设定为(1/2)V就足以满足要求，而且它们只要能够被设定为该传统电路中的耐压的一半就足以满足要求。因此，该脉冲产生电路中所使用的开关器件的小型化与低成本也就能够实现。
自然，作为一个脉冲产生电路所应当提供的DC电源B的最高电压只要能够被设定为(1/2)V也就足以满足要求，这是一个等于该传统值一半的值。
此外，如果设图3所示的传统驱动电路中的电功耗为W0，那么它可以被表示为W0＝C0·V2·f (1)其中，C0为PDP 10的电容性元件，V为DC电源的电压，F为驱动频率。
在图8所示的实施例的驱动电路中，由于电源电压等于传统电路中电压的1/2，而该驱动频率为该传统电路频率的两倍，所以，如果设该驱动电路中的电功耗为W1，那么它可以被表示为W1＝C0·(V/2)2·(2f)＝(1/2)·C0·V2·f (2)可以推定，W1差不多等于该传统电路中的电功耗W0的一半。
下面将说明根据本发明的脉冲产生电路的第二实施例。图10表示该电路的结构。下文将参考例图来说明基于该实施例的电路的结构。
在图10中，用于产生该DC电压(V/2)的DC电源B的负端被接地，即被连接到作为PDP 10的一个地电位的PDP地电位Vs。DC电源B的正端经由二极管D3被连接到导线1。
导线1被连接到作为一个输出端的导线3，导线3从该电路出发，经由开关器件S3到达PDP 10的每个电极(行电极或列电极)。PDP 10的电容性元件C0被连接到导线3。如果需要，一个输出驱动电路也可以被插入从导线3出发并到达PDP 10的电容性元件C0的通路。
二极管D3的阴极经由电容器C2被连接到导线2。导线2又经由开关器件S4被连接到导线3。
同样，导线2也经由电容器C1、二极管并联电路以及电感器L1被连接到导线3。该二极管并联电路代表二极管D1与开关器件S5的一个串联支路以及二极管D2与开关器件S6的一个串联支路所构成的并联电路。
开关器件S1与S2的一个串联支路被连接在DC电源B的正端与负端之间。该串联支路的一个中点被连接到导线2。
下面将参考图10的电路图以及图11所示的一幅该电路的运行定时曲线图来说明具有上述结构的脉冲产生电路中的运行方式。
该电路中所包含的所有开关器件S1至S6的ON/OFF状态由图7所示的驱动控制电路51所供应的开关信号SW1至SW6的逻辑电平来控制。但在下面的说明中，为简化说明，省略了关于驱动控制电路51所供应的这些开关信号的说明，而且我们假设只按照时间顺序来描述开关器件S1至S6的ON/OFF状态的变化。
在下面的说明中假设开关器件S1至S6只用S1至S6来表示，而其他器件(譬如电容器C1与电感器L1)也类似地只用参考字符(譬如C1与L1)来表示。
首先，在恰好为图11的时间曲线中所示的时刻t0之前的一个点，S1、S3与S5为OFF，S2、S4与S6为ON。所以，导线1经由二极管D3被连接到该DC电源B的正端，而且导线1的电位等于(1/2)V。
类似地，导线2与导线3经由S2与S4被连接到地电位Vs，的电位等于该PDP的地电位Vs，即0[V]。于是，被连接在导线1与导线2之间的C2被充电到(1/2)V的电位。在该实施例中假设，C1已经在该设备的电源的接通时刻被设法(未画)充电到(1/4)V的电位。
在时刻t0，S4被切断，S5被接通，由于形成了一条C1→S5→D1→L1通路，所以在C1中充电的电荷就经由导线3流到C0。由于L1中流过的电流是从该谐振电路流向PDP 10的电容性元件C0的一个谐振电流，所以如图11所示，从S5的ON开始时刻t0逐渐增大，并在该谐振电流达到正峰值电流值P1时，再逐渐减小。
导线3的电位在时间t0从0[V]逐渐上升，在流过L1的电流减小并等于0时，差不多等于(1/2)V的电位。该第一次谐振跃迁(导线3上的电位在时刻t0到t1之间的变化)结束。由该谐振跃迁引起的电位是由包含L1的谐振电路的谐振现象造成的，而且等于比C1中第一次充电的电位(1/4)V更高的一个值。
在导线3的电位差不多等于(1/2)V的时刻t2，S1被接通，S2被切断，导线2从该地电位被切换到DC电源B的正端，导线2的电位则被钳位在DC电源B的(1/2)V的电位。于是，由于导线2的偏置电位(1/2)V被加到C2的充电电位(1/2)V，所以导线1的电位就上升到最高电位V。
在该谐振电路中，导线2的偏置电压(1/2)V也被加到C1的传统充电电位(1/4)V，C1的电位则上升到(3/4)V。由于电位的上升，从C1到C0的放电就重新开始。该第二次谐振跃迁紧随该第一次谐振跃迁之后出现，导线3的电位则继续上升。
在导线3的电位差不多等于V的时刻t2，S3被接通，导线3的电位则被钳位在作为导线1的一个电位的最高电位V。
此后，在一个时刻t3，S3与S5被切断，S6被接通。所以，导线3上的最高电位V的钳位被解除，同时，经由S5→D1→L1的传统谐振电流通路也被切断。
通过上述的切换运行方式，新形成了一个经由L1→D2→S6→C1的电流通路，在PDP 10的电容性元件C0中充电的电荷现在向C1放电。就是说，该谐振电流又开始经由导线3流动，在C0中积累的电荷则聚集到C1。由于这时该谐振电流在从C0到C1的方向上流动，所以，如果上述时刻t0与t2之间的电流方向被假设为正，那么如图11所示，这时的谐振电流方向就是相反的方向，就是说，这时的谐振电流可以被表示为该负方向上的一个谐振电流。当该谐振电流开始流动时，C0中积累的电荷逐渐减少。由于这样，导线3的电位也逐渐下降。
在导线3的电位下降到差不多(1/2)V的时刻t4，S1被切断，S2被接通。于是，二极管D3导通，C2中的电荷由DC电源B补充，导线1的电位等于作为DC电源B的一个电位的(1/2)V，而且导线2的电位则等于该PDP的地电位Vs，即0[V]。由于导线2被接地，所以加到C1的偏置电位就等于0，从而，C1对导线3的电位就下降到C1的初始充电电位(1/4)V。在导线3的电位差不多等于(1/2)V电位的时刻t4，第三次谐振跃迁(导线3上的电位在时刻t3与t4之间的变化)结束。
由于C1的电位下降，从C0向C1的放电重新开始。第四次谐振跃迁紧随第三次谐振跃迁之后发生，导线3的电位如图11所示进一步下降。在导线3的电位差不多等于0[V]的时刻t5，S4被接通，导线3的电位则被钳位在该PDP的地电位Vs，即0[V]。
通过上述的运行方式，在图10的导线3上就产生了图11所示的一个脉冲波形，而且该脉冲经由导线3被供应到PDP 10来作为各种脉冲(譬如保持脉冲IPx或象素数据脉冲DP)，这里，导线3也被当作本电路的一个输出端。
从上面的说明可以明显看出，本发明的电路中所包含的开关器件S1至S6执行开关运行的一个电压范围被限制在
或[(1/2)VV]。就是说，只要所有这些开关器件的耐压被设定为(1/2)V就足以满足要求，而且只要它们能够被设定为该传统电路的耐压的一半就足以满足要求。因此，在该脉冲产生电路中使用的开关器件的小型化与低成本也就能够实现。
自然，作为一个脉冲产生电路应当提供的DC电源B的最高电压只要能够被设定为(1/2)V也就足以满足要求，这是一个等于该传统电压一半的值。
此外，如果设图3所示的传统驱动电路中的电功耗为W0，就可以被表示为W0＝C0·V2·f (3)其中，C0为PDP 10的电容性元件，V为DC电源的电压，F为驱动频率。
在图10所示的实施例的驱动电路中，由于电源电压等于传统电路的1/2，而驱动频率为传统电路的两倍，所以如果设该驱动电路中的功耗为W2，就可以被表示为W2＝C0·(V/2)2·(2f)＝(1/2)·C0·V2·f (4)可以推定，W2差不多等于该传统电路中的电功耗W0的一半。
在本实施例中，与前述的第一实施例相比，由于只要使用该脉冲产生电路中包含的一组谐振电路就足以满足要求，所能够实现该电路器件数量的减少与成本的下降。
下面将说明作为根据本发明的驱动设备的一个脉冲产生电路的第三首先参考图12所示的一幅电路图来说明按照该第三实施例的脉冲产生电路的结构。
在图12中，用于产生一个DC电压(V/3)的DC电源B的负端被连接到作为PDP 10的一个地电位的PDP地电位。DC电源B的正端经由二极管D4与D3被连接到导线1。
导线1被连接到作为一个输出端的导线3，该输出端经由开关器件S3到达PDP 10的每个电极(行电极或列电极)。PDP 10的电容性元件C0被连接到导线3。如果需要，一个输出驱动电路也可以被插入从导线3出发并到达PDP 10的电容性元件C0的通路。
导线3经由电感器L1、二极管并联电路以及电容器C1被连接到导线2。该二极管并联电路代表二极管D1与开关器件S5的一个串联支路以及二极管D2与开关器件S6的一个串联支路所构成的一个并联电路。在该实施例中，该谐振电路由电感器L1、二极管并联电路、电容器C1以及PDP 10的电容性元件C0构成。导线3又经由开关器件S4被连接到导线2。
电容器C2的一端被连接到二极管D3的阴极。开关器件S1与S2构成的一个串联支路的一端被连接到二极管D3的阳极。类似地，电容器C3的一端被连接到二极管D4的阴极。开关器件S7与S8构成的一个串联支路被连接到二极管D4的阳极。电容器C2的另一端被连接到导线2，并同时被连接到S1与S2构成的串联支路的中点。电容器C3的另一端被连接到开关器件S1与S2构成的串联支路的另一端，并被连接到开关器件S7与S8构成的串联支路的中点。开关器件S7与S8构成的串联支路的另一端被连接到DC电源B的负端。
根据本发明的脉冲产生电路并不限于图12所示的结构。就是说，该电路图中被串联连接到导线1的每只二极管都与连接到该二极管前、后的电容器以及由开关器件构成的串联支路组合到一起，从而构成一个一级跃迁电压产生电路。多级跃迁电压产生电路被串联插入DC电源B与前述谐振电路之间，从而构成根据本发明的脉冲产生电路。
就是说，能够认为，图12的实施例是通过插入两级跃迁电压产生电路构成的，上述图10所示的第二实施例是通过插入仅仅一级跃迁电压产生电路构成的。
下面将参考图12的电路图以及图13所示的该电路的一幅运行定时曲线图来说明根据本实施例的脉冲产生电路的运行方式。
该电路中包含的所有开关器件S1至S8的ON/OFF状态由图7所示的驱动控制电路51所供应的开关信号SW1至SW8的逻辑电平来控制。但是，为了在下面的解释中简化说明，省略了关于驱动控制电路51所供应的每个开关信号的说明，而只按照时间顺序来描述开关器件S1至S8的ON/OFF状态的变化。
在下面的说明中假设，开关器件S1至S8只用S1至S8来表示，其他器件(譬如电容器C1与电感器L1)也只用参考字符(譬如C1与L1)来表示。
首先，在恰好图13的一幅时间曲线图中所示的时刻t0之前，S1、S3、S5与S7为OFF，S2、S4、S6与S8为ON。所以，导线1经由二极管D3与D4被连接到DC电源B的正端。导线1的电位等于作为DC电源B的一个电位的(1/3)V。
类似地，由于导线2与导线3经由S4、S2与S8被连接到地电位Vs，所以它们的电位等于该PDP的地电位，即0[V]。
因此，被连接在导线1与导线2之间的C2与C3各自被充电到电位(1/3)V。在本实施例中假设，该谐振电路中包含的C1已经在该设备的电源的接通时刻被设法(未画)充电到一个(1/6)V的电位。
当S4与S6在时刻t0被切断而S5被接通时，在该谐振电路中就形成一条C1→S5→D1→L1通路，在C1中充电的电荷就经由导线3流入C0。这时，由于流过该谐振电路的L1中的电流是该谐振电路的L1与PDP 10的电容性元件C0的一个谐振电流，所以如图13所示，从S5的ON状态开始时刻t0逐渐增大，而且在该谐振电流达到正电流峰值P2时，再逐渐减小。
如图13所示，导线3的电位在时刻t0从0[V]逐渐上升，并在L1中流过的谐振电流减小为0的时刻t1变为一个差不多(1/3)V的电位。由于上述电位是由包含L1的谐振电路的谐振现象造成的，所以它等于比C1中的初始充电电位(1/6)V更高的一个值。
在导线3的电位差不多等于(1/3)V的时刻t1，S1被接通，S2被切断，C2在导线2一侧的一端经由S1被连接到C3在导线1一侧的一端。因为C3的充电电位(1/3)V被加到C2的充电电位(1/3)V上，所以导线1的电位上升到(2/3)V。
对于C1，由于C3引起的偏置电位(1/3)V也被加到C1的传统充电电位(1/6)V，所以该谐振电路中的C1的电位上升到(1/2)V。由于上述电位的上升，所以从C1到C0的放电重新开始。该谐振电流又经由S5、D1与L1流动，就是说，第二次(时刻t1到t2)谐振跃迁紧随第一次(时刻t0到t1)谐振跃迁之后发生，导线3的电位则继续上升。这种情况下的谐振电流显示出如图13所示的变化，就是说，逐渐增大，而当它达到峰值P2时，再以与前述时刻t0到t1的情况相类似的方式逐渐减小。
在导线3的电位差不多等于(2/3)V的时刻t2，S7被接通，S8被切断，C3在导线2一侧的一端经由S7被连接到DC电源B的正端。于是，因为DC电源B引起的偏置电位(1/3)V进一步被加到C2的充电电位(1/3)V与C3的充电电位(1/3)V，所以导线1的电位上升到最高电位V。
同样对于C1，DC电源B引起的C3的充电电位(1/3)V与偏置电位(1/3)V被加到初始电位(1/6)V上，所以该谐振电路中的C1的电位上升到(5/6)V。于是，从C1到C0的放电重新开始，该谐振电流又经由S5、D1与L1流动，就是说，第三次(时刻t2到t3)谐振跃迁紧随第二次(时刻t1到t2)谐振跃迁之后发生，导线3的电位则继续上升。这种情况下的谐振电流也显示出图13所示的变化，就是说，逐渐增大，而且当它达到峰值P2时，再以与前述时刻t0到t1以及t1到t2情况相类似的方式逐渐减小。
在导线3的电位差不多等于V的时刻t3，S3被接通，导线3则被钳位在作为导线1的一个电位的最高电位V。
此后，在时刻t4，S3与S5被切断，S6被接通。所以，导线3的最高电位V的钳位被解除，而且同时，经由S5→D1→L1的传统谐振电流通路也被断路。
通过上述开关运行方式，就新形成了一个L1→D2→S6→C1谐振电流通路，而且在PDP 10的电容性元件C0中充电的电荷向C1放电。就是说，该谐振电流又开始经由导线3流过，在C0中积累的电荷现在聚集到C1。由于这时的谐振电流在从C0到C1的方向上流动，所以若上述时刻t0与t3之间的电流方向被假设为正，那么如图13所示，这时的谐振电流的方向就是相反的方向，就是说，这时的谐振电流可以被表示成一个负方向的谐振电流。当该谐振电流开始流过时，C0中积累的电荷逐渐减少。由于这样，导线3的电位也逐渐下降。
在导线3的电位下降到差不多(2/3)V的时刻t5，S7被切断，S8被接通。于是，导线2的电位仅被调整到(1/3)V，这是C3的一个充电电位，其原因是，DC电源B引起的偏置电位(1/3)V已被去除。该谐振电路中的C1的电位也下降到(1/2)V，这个电位是将初始充电电位(1/6)V加到导线2的电位(1/3)V所获得的。
于是，从C0到C1的放电重新开始。第五次(时刻t5到t6)谐振跃迁紧随第四次(时刻t4到t5)谐振跃迁发生，导线3的电位继续下降。在这个时刻，L1中流过的谐振电流显示出图13所示的变化，就是说，在该负方向逐渐增大，而且当它到达峰值P2时，再以与前述时刻t4至t5的情况相类似的方式逐渐减小。
此后，在导线3的电位下降到差不多(1/3)V的时刻t6，S1被切断，S2被接通。所以，导线2的电位等于地电位Vs，即0[V]，该谐振电路中C1的电位也下降到作为一个初始充电电位的(1/6)V。
于是，从C0到C1的放电重新开始。第六次(时刻t6到t7)谐振跃迁紧随第五次(时刻t5到t6)谐振跃迁之后发生，导线3的电位进一步下降。很自然，这时的谐振电流也以与前述时刻t4至t5以及时刻t5至t6的情况相类似的方式显示出图13所示的变化。
此后，在导线3的电位差不多等于0[V]的时刻t7，S4被接通，导线3的电位被钳位在该PDP的地电位Vs，即0[V]。在时刻t7，二极管D3与D4导通，C2与C3的电荷由DC电源B补充，而且导线1的电位等于(1/3)V。
通过上述运行方式，就在图12的导线3上产生了图13所示的一个脉冲波形，该脉冲经由导线3被供应到PDP 10来作为各种脉冲(譬如脉冲IPx或象素数据脉冲DP)，这里，导线3也被当作一个输出端。
从上面的说明也可以明显看出，本实施例的电路中所包含的开关器件S1至S8执行的一个电压范围被限制在
、[(1/3)V(2/3)V]或[(2/3)VV]。就是说，只要该电路中所有开关器件的耐压被设定为(1/3)V就足以满足要求，而且只要它们能够被设定为传统电路中的耐压的1/3就足以满足要求。因此，该脉冲产生电路中所用的开关器件的小型化与低成本也就能够实现。
自然，作为一个脉冲产生电路应当供应的DC电源B的最高电压只要能够被设定为(1/3)V就足以满足要求，这是该传统电压的1/3。
此外，如果设图3所示的传统驱动电路中的电功耗为W0，就可以被表示为W0＝C0·V2·f (5)其中，C0为PDP 10的电容性元件，V为DC电源的电压，F为驱动频率。
在图12所示的实施例的驱动电路中，由于该电源电压等于传统电路的1/3，而频率等于该传统电路的三倍，所以如果设该驱动电路中的电功耗为W3。那么它就可以被表示为W3＝C0·(V/3)2·(3f)＝(1/3)·C0·V2·f (6)可以推定，W3差不多等于该传统电路中的电功耗W0的1/3。
本实施例的结构并不限于上述图12所示的电路。就是说，通过增加插入该DC电源与该谐振电路之间的所谓跃迁电压产生电路的串联级数，就能够使用具有更低耐压的开关器件。该电路中的电功耗以及应当为该电路提供的DC电源的电压值能够被进一步降低。
在具有该电容性负载的显示设备中，该第一到第三实施例可以被应用于任何保持脉冲产生电路以及象素数据脉冲产生电路。
尽管已经在该第一至第三实施例中描述了使用正极性驱动脉冲的脉冲产生电路，但本发明不限于此，也能够被应用于利用具有负极性的一个驱动脉冲的一个脉冲产生电路。
尽管在用于该第一至第三实施例的PDP 10的电容性元件C0的充电通路与放电通路中共用了该谐振电路中的电感器L1与L2，但本发明不限于此，也可以对每个充电通路与放电通路独立提供电感器。
如同上面详细说明的那样，根据本发明的显示板驱动设备，该设备的低电功耗是能够实现的。该设备内置的DC电源的电压值能够被降低，所以能够使用具有低耐压的开关器件。
下面将说明根据本发明的一个显示板驱动电路。如下文将要说明的图14或图19所示，这里假设，在图7所示的每个行电极驱动电路31及41以及列电极驱动电路21中提供了根据本发明的、用于驱动该显示板的显示板驱动电路。
图14表示根据本发明的一个显示板驱动电路的第四实施例，下文将说明该电路的一种结构。
在图14中，用于产生DC电压+V[V]的DC电源(未画)的一个负端(0[V])被连接到一个地电位G(0[V])，也作为PDP 10的一个地电位。该DC电源(未画)的一个正端(+V[V])被连接到本电路的一个第一电源端Vmax。
一个开关B2-SW的一端被连接到电源端Vmax。开关B2-SW的另一端被连接到一只二极管G2-Di的阳极、一个输出端OUT、一个串联支路U2以及一个串联支路D2。
输出端OUT是到达PDP 10的每个行电极或列电极的脉冲信号的一个输出端。PDP 10中的放电单元C(i，j)的电容性元件C0被连接到输出端OUT。如果需要，一个输出驱动电路也可以被插入从输出端OUT出发并达到电容性元件C0的一条通路。
串联支路U2代表包括一个电感器U2-L、一只二极管U2-Di以及一个开关U2-SW的一个串联电路。类似地，串联支路D2代表包括一个电感器D2-L、一只二极管D2-Di以及一个开关D2-SW的一个串联电路。
串联支路U2与D2中每个支路的另一端都被连接到电容器C2的一端。包括串联电路U2与D2以及电容器C2在内的一个组件构成了本发明中的第二谐振电路。
二极管G2-Di的阴极被连接到开关G2-SW的一端。开关G2-SW的另一端被连接到二极管B1-Di的阳极、电容器C2的另一端、电容器C3的一端以及本电路的一个第二电源端Vmid。在该实施例中假设，一个电压+V/2[V]被供应到Vmid，该电压是等于该第一电源端Vmax的1/2的一个电位。
二极管B1-Di的阴极被连接到一个开关B1-SW的一端。开关B1-SW的另一端被连接到一个开关G1-SW的一端、一个串联支路U1、一个串联支路D1以及输出端OUT。串联支路U1代表包括一个电感器U1-L、一只二极管U1-Di以及一个开关U1-SW的一个串联支路。类似地，串联支路D1代表包括一个电感器D1-L、一只二极管D1-Di以及一个开关D1-SW的一个串联支路。
串联支路U1与D1的另一端都被连接到电容器C1的一端。串联支路U1与D1以及电容器C1以类似于该第二谐振电路的方式构成了本实施例中的第一谐振电路。
开关G1-SW的另一端被连接到电容器C1的另一端、电容器C3的另一端以及地电位G(0[V])。
下面将参考图14的电路图以及图15所示的一幅时间曲线图来说明根据本发明的第一实施例的显示板驱动电路的运行方式。
举例来说，本电路所包括的每个开关器件可以通过使用FET的漏极端与源极端之间的部分来构造，或者也可以使用其他开关器件。在使用FET的情况下，假设该开关器件的ON/OFF状态由加到该FET的一个栅极的控制信号加以控制。
假设图14所示的所有开关都由图13所示的驱动控制电路51所施加的控制信号的逻辑电平加以控制。不过，为说明简单起见，省略了关于驱动控制电路51所施加的每个控制信号的说明，而只按照时间顺序来描述这些开关的ON/OFF状态的变化。
在下面的说明中，所有的开关名称只用参考字符(譬如U1-SW)来表示。类似地，其他器件(譬如电容器与电感器)也只用参考字符(譬如C1与U1-L)来表示。
首先，恰好在图15的时间曲线图所示的时刻t0之前的一个点，开关U1-SW、B1-SW、U2-SW与B2-SW为OFF，开关D2-SW、G2-SW、D1-SW与G1-SW为ON。该电路在这种连接情况下的一种连接状态如图16的一幅连接图所示。正如从该图可以明显看出的那样，输出端OUT经由G1-SW被连接到地电位，的电位等于该PDP的地电位，即0[V]。
在本实施例中假设，C1与C2已经在本电路的电源接通时被设法(未画)充电到一个+V/4[V]的电位。很自然，连接在Vmid与该接地点之间的C3也已经被充电到+V/2[V]，这是作为Vmid的一个电位。所以，一个正电位已经被加到图16所示的所有二极管的阴极。由于输出端OUT已如上所述被接地，所以，所有二极管的阳极都等于0[V]。因此，图16所示的所有二极管都不导通，不用担心每只二极管的阴极一侧的电位会影响输出端OUT。
然后，在时刻t0，至今已经处于ON状态的开关D2-SW、G2-SW、D1-SW与G1-SW被切断，而U1-SW被接通。所以，输出端OUT经由该第一谐振电路的包含U1-L、U1-Di以及U1-SW的串联支路U1被连接到C1。如上所述，C1已经被充电到+V/4[V]的电位，而且输出端OUT的电位等于0[V]。所以，在C1中充电的电荷从输出端OUT经由串联支路U1转移到PDP 10中放电单元C(i，j)的电容性元件C0。就是说，向C0充电的电流开始经由串联支路U1流动。
由于C0被充电，所以C0的电位，即输出端OUT的电位从地电位0[V]逐渐上升。上述的电位上升是由U1-L与C0的谐振现象造成的。所以，该谐振电流的上升时段内的电位上升的上升速率很高，这样就会存在使该谐振电流的下降时段内的电位上升的上升速率达到饱和的趋势。此外，也使得由于该谐振现象所引起的电位上升超过C1中的初始充电电位+V/4[V]。
尽管输出端OUT的电位又继续上升，但由于一个电阻元件引起的损耗而不能上升到+V/2[V]，而且在该谐振电流等于0时，二极管U1-Di被切断，被钳位在一个低于+V/2[V]的电位上。在该钳位之后的时刻t1，B1-SW被接通，输出端OUT经由B1-SW与B1-Di被连接到Vmid。因而，输出端OUT的电位迅速上升到作为一个Vmid电位的+V/2[V]，并被钳位在+V/2[V]。
在随后的时刻t2，U2-SW被接通，输出端OUT经由该第二谐振电路的包含U2-L、U2-Di以及U2-SW的串联支路U2被连接到C2。如上所述，C2的初始充电电位等于+V/4[V]。但在图14的电路中，作为一个C3充电电位的+V/2[V]被加进来作为一个C2偏置电位。就是说，由于该偏置电位的加入，C2的电位从输出端OUT看来应等于(+V/4[V])+(+V/2[V])＝+3V/4[V]所以，在图15所示的时间曲线图的时刻t2，C2的电位比输出端OUT的电位(+V/2[V])高+V/4[V]。由于该电位差，该充电电流又开始从C2经由串联支路U2与输出端OUT流入C0。
由于C0的再次充电，输出端OUT的电位从+V/2[V]开始逐渐上升。该电位的上升是由于U2-L与C0的谐振现象造成的。如果该第一与第二谐振电路中的电感器等的电路常数被设定得完全相等，那么，输出端OUT的电位上升就会呈现出一种与上述时刻t0到t1所示的、由第一谐振电路引起的谐振现象情况相类似的趋势。
在图15所示的时间曲线图中，将输出端OUT的电位钳位在+V/2[V]的B1-SW在时刻t2未被切断。这是因为，B1-Di的阴极一侧的电位由于U2-SW的接通而高于作为阳极一侧的电位的+V/2[V]，B1-SW变得不导通，而且输出端OUT的钳位被自动解除。
尽管输出端OUT的电位又继续上升，但它由于该电阻元件的损耗而不能达到+V[V]，在该谐振电流等于0的时刻，二极管U2-Di被切断，被钳位在一个低于+V[V]的电位。B2-SW在该钳位之后的时刻t3被接通。于是，输出端OUT直接经由B2-SW被连接到电源端Vmax。所以，输出端OUT的电位迅速上升到作为一个Vmax电位的+V[V]，并被钳位在该电路的最高电位+V[V]。
图17表示输出端OUT在时刻t3之后已经被钳位在最高电位+V[V]的状态时，该显示板驱动电路的一个连接状态。在该电路图中，尽管开关U1-SW、B1-SW、U2-SW与B2-SW全都为ON，但正最高电位+V[V]仍被加到该电路图中所示的二极管的所有阴极。所以，所有二极管都不导通，也就不用担心每只二极管阳极一侧的电位会影响输出端OUT。
下面说明来自输出端OUT的脉冲波形下降时的运行方式。
首先，在图15所示的时间曲线图的一个时刻t4，至今已经处于ON状态的开关U1-SW、B1-SW、U2-SW与B2-SW被切断，而开关D2-SW被接通。于是，输出端OUT就经由该第二谐振电路的包括D2-L、D2-Di与D2-SW的串联支路D2得以接通。就是说，被连接到输出端OUT的C0经由串联支路D2被连接到C2。
如上所述，在从输出端OUT(即从C0)看时，C2的电位等于+3V/4[V]，这包括C3的偏置电位。对时刻t3与t4之间的一段时间，C0已经被充电到最高电位+V[V]。所以在这种情况下，C2收集C0中积累的电荷。就是说，由该第二谐振电路的D2-L与C2引起的谐振电流就以从C0向C2放电的形式开始流动。因为该最高电位+V[V]的钳位已经由于B2-SW的切断而被解除，所以输出端OUT的电位就由于C0的放电而如图15所示逐渐下降。
尽管这时谐振电流的方向与该电位上升时的方向相反，但如果该谐振电路中的D2支路与U2支路的电路常数完全相同，那么该电位变化的状态就会显示出一种与上升时相类似的趋势。就是说，在该谐振电流的某次上升的时间，该电位的一个下降速率很大，而在该谐振电流的一次下降的时间，该电位的一个下降速率达到饱和。在C0放电开始时，C0的电位下降(即输出端OUT的电位下降)超过V/4[V]，这是C0放电开始时C0与C2之间的一个电位差。
恰好在输出端OUT的电位下降到+V/2[V]之前的时间t5，G2-SW被接通，输出端OUT经由G2-SW与G2-Di被连接到Vmid。于是，输出端OUT的电位迅速下降到作为Vmid的一个电位的+V/2，并被钳位在+V/2[V]。
在随后的时刻t6，D1-SW被接通，输出端OUT经由该第一谐振电路的包含D1-L、D1-Di与D1-SW的串联支路D1被连接到C1。如上所述，在时刻t6，C1的充电电位等于+V/4[V]，输出端OUT的电位即C0的电位等于+V/2[V]。所以，电荷从C0聚集到C1，由该第一谐振电路的D1-L与C1引起的谐振电流则开始流动。于是，输出端OUT的电位也再次从+V/2[V]下降。
恰好在输出端OUT的电位进一步下降并等于0[V]之前的时刻t7，G1-SW被接通，输出端OUT被直接连接到地电位0[V]。于是，输出端OUT的电位被钳位在地电位0[V]。
在图14的显示板驱动电路中，上述运行方式根据由图13所示的驱动控制电路51供应到各个开关的控制信号而被重复执行。于是，图15所示的一个脉冲波形便周期地出现在该显示板驱动电路的输出端OUT。
当根据本实施例的显示板驱动电路在行电极驱动电路31与41中被用作——譬如说——保持脉冲IPy与IPx的一个产生电路(维持驱动器)时，Y电极与X电极中的脉冲波形的状态如图18的一幅时间曲线图所示。
尽管该电源电压已经被设定为+V[V]与+V/2[V]，而且被称为正极性脉冲的产生电路已经被用于图14所示的电路，但本实施例不限于此。举例来说，利用一个负电源并将该二极管的极性设定为相反的极性，也能够构造负极性脉冲的一个产生电路。
在该实施例中，通过改变第二电源端的电位Vmid，就能够调整该脉冲波形的形状。所以，该脉冲波形的形状能够按照要被驱动的一个负载的情况来进一步优化，以便有效地降低该电功耗。在该实施例中，图14中电容器C3的电位会由于该电路的运行而被自动调整在+V/2[V]。所以，在将Vmid的电位固定在+V/2[V]并使用该显示板驱动电路的情况下，就能够省略用于将电压加到Vmid的DC电源。
现在说明根据本发明的显示板驱动电路的第五实施例。
该第五实施例的结构如图19的一个电路图所示。在该电路图中，用于产生DC电压+V/2[V]与-V/2[V]的DC电源(未画)的地电位(0[V])被连接到作为PDP 10的一个地电位的地电位G(0[V])。该DC电源(未画)的正端(+V/2[V])被连接到本电路的一个第一电源端V1，而负端(-V/2[V])则被连接到本电路的一个第二电源端V2。
开关B2-SW的一端被连接到电源端V1。开关B2-SW的另一端被连接到二极管G2-Di的阳极、串联支路U2、串联支路D2以及输出端OUT。
输出端OUT是到达PDP 10的每个行电极或列电极的脉冲信号一个输出端。PDP 10中放电单元C(i，j)的电容性元件C0被连接到输出端OUT。如果需要，一个输出驱动电路也可以被插入从输出端OUT出发并达到电容性元件C0的一条通路。
串联支路U2代表一个包括电感器U2-L、二极管U2-Di以及开关U2-SW的串联电路。类似地，串联支路D2代表一个包括电感器D2-L、二极管D2-Di以及开关D2-SW的串联电路。
串联支路U2与D2中每个支路的另一端被连接到电容器C2的一端。包括串联支路U2与D2以及电容器C2在内的一个组件构成了本实施例的第二谐振电路。
二极管G2-Di的阴极被连接到G2-SW的一端。开关G2-SW的另一端被连接到二极管B1-Di的阳极、C2的另一端、电容器C1(下文将加以说明)的一端以及地电位。
二极管B1-Di的阴极被连接到开关B1-SW的一端。开关B1-SW的另一端被连接到开关G1-SW的一端、输出端OUT、串联支路U1以及串联支路D1。串联支路U1代表一个包括电感器U1-L、二极管U1-Di与开关U1-SW的串联电路。类似地，串联支路D1代表一个包括电感器D1-L、二极管D1-Di与开关D1-SW的串联电路。
串联支路U1与D1中每个支路的另一端都被连接到电容器C1的一端。串联支路U1与D1以及电容器C1以与该第二谐振电路相类似的方式构成了本实施例中的第一谐振电路。
开关G1-SW的另一端被连接到作为本电路的一个第二电源端的V2(-V/2[V])。
下面参考图19的电路图与图20所示的一幅时间曲线图来说明根据本发明的第二实施例的显示板驱动电路的运行方式。
举例来说，本电路中包含的每个开关器件可以由一个FET利用该漏极端与该源极端之间的开关功能构成，或者使用其他开关器件构成。在使用一个FET的情况下，假设该开关器件的ON/OFF状态由加到该FET的栅极端的一个控制信号加以控制。
假设图14所示的所有开关的ON/OFF状态由图13所示的驱动控制电路所供应的控制信号的逻辑电平加以控制。但是，为说明简单起见，省略了关于驱动控制电路51所供应的每个信号的说明，而在下面的说明中只按照时间顺序来描述这些开关的ON/OFF状态的变化。
在下面的说明中，所有开关名称只用参考字符(譬如U1-SW)来描述。类似地，其他器件(譬如电容器与电感器)也只用参考字符(譬如C1与U1-L)来表示。
首先，恰好在图20所示的时间曲线图的时刻t0之前的一个点，开关U1-SW、B1-SW、U2-SW与B2-SW为OFF，而开关D2-SW、G2-SW、D1-SW与G1-SW为ON。所以，输出端OUT经由G1-SW被连接到电源端V2，的电位等于-V/2[V]。所以，连接到输出端OUT的PDP 10的放电单元C(i，j)的电容性元件C0在时刻t0前就已经被充电到-V/2[V]的电位。
在本实施例中假设，C1与C2在本电路的电源的接通时刻已经分别被设法(未画)充电到-V/4[V]与+V/4[V]的电位。
随后，在时刻t0，至今已经处于ON状态的开关D2-SW、G2-SW、D1-SW与G1-SW被切断，U1-SW被接通。所以，输出端OUT经由该第一谐振电路的包含U1-L、U1-Di以及U1-SW的串联支路U1被连接到C1。
如上所述，C1已经被充电到-V/4[V]的电位，而输出端OUT的电位等于-V/2[V]。所以，充电电流由于该电位差而开始经由串联支路U1与输出端OUT从C1流到C0。
由于这样，C0的电位(即输出OUT的电位)从-V/2[V]逐渐上升。上述电位的上升是由U1-L与C0的谐振现象造成的。在该谐振电流的一个上升时段内的电位上升的上升速率很大，而且会出现在该谐振电流的一个下降时段内的电位上升的上升速率达到饱和的趋势。此外，也使得由该谐振现象引起的电位上升超过C1中的初始充电电位-V/4[V]。
尽管输出端OUT的电位又继续上升，但由于该电阻元件的损耗，不能上升到0[V]，而且在谐振电流等于0的时刻，二极管U1-Di被切断，被钳位在低于0[V]的电位。在该钳位之后的一个时刻t1，B1-SW被接通，U1-SW被切断。于是，输出端OUT经由B1-SW与B1-Di被连接到该地电位。因此，输出端OUT的电位被钳位在0[V]。
在随后的时刻t2，U2-SW被接通，输出端OUT经由该第二谐振电路的包括U2-L、U2-Di以及U2-SW的串联支路U2被连接到C2。如上所述，C2已经被充电到+V/4[V]，的电位高于输出端OUT的电位0[V]。所以，该充电电流由于该电位差又开始经由串联支路U2以及输出端OUT从C2流到C0。
由于C0被再次充电，所以输出端OUT的电位从0[V]开始逐渐上升。该电位上升是由U2-L与C0的谐振现象造成的。所以，如果该第一与第二谐振电路中的电感器等的电路常数被设定得完全相同，那么，输出端的电位就显示出与上述时刻t0到t1所示的、该第一谐振电路产生的谐振现象情况相相类似的趋势。
尽管输出端OUT的电位再次继续上升，但由于该电阻元件的损耗，不能上升到+V/2[V]，在该谐振电流等于0的时刻，二极管U2-Di被切断，被钳位在低于+V/2[V]的电位。在该钳位之后的时刻t3，B2-SW被接通，所以输出端OUT经由B2-SW被直接连接到电源端V1。因此，输出端OUT的电位迅速上升到+V/2[V]，这是V1的一个电位，而且输出端的电位被钳位在+V/2[V]的电位。
下面将说明来自输出端OUT的脉冲波形下降时的运行方式。
首先，在图20所示的时间曲线图的时刻t4，至今已经处于ON状态的开关B1-SW、U2-SW以及B2-SW被切断，开关D2-SW被接通。所以，输出端OUT经由该第二谐振电路的包括D2-L、D2-Di以及D2-SW的串联支路D2被连接到C2。就是说，被连接到输出端OUT的C0经由串联支路D2被连接到C2。
如上所述，C2的电位等于+V/4[V]，而且在时刻t3到t4之间的一段时间，C0已经被充电到+V/4[V]。所以，在这种情况下，C2收集C0中积累的电荷，由该第二谐振电路的D2-L与C2引起的谐振电流就开始以从C0向C2放电的形式流动。由于+V/2[V]的钳位已经因B2-SW的切断而被解除，所以输出端OUT的电位如图20所示由于C0的放电而逐渐下降。
尽管这时谐振电流的方向与上述电位上升时的电流相反，但如果该谐振电路中的支路的电路常数完全相同，那么，该电位变化的状态就显示出与上升时相类似的趋势。就是说，在该谐振电流的某次上升的时间的电位的一个下降速率很大，而且在该谐振电流的某次下降的时间的电位的一个下降速率达到饱和。C0的电位(即输出端OUT的电位)在C0放电开始时的下降超过V/4[V]，这是C0与C2之间的一个电位差。
恰好在输出端OUT的电位下降到0[V]之前的时刻t5，G2-SW被接通，D2-SW被切断。所以，输出端OUT经由G2-SW与G2-Di被连接到地电位。输出端OUT的电位迅速下降到地电位并被钳位在0[V]。
在随后的时刻t6，D1-SW被接通，输出端OUT经由该第一谐振电路的包括U1-L、D1-Di与D1-SW的串联支路D1被连接到C1。如上所述，C1的充电电位等于-V/4[V]，输出端OUT在时刻t6的电位(即C0的电位)等于0[V]。所以，电荷现在从C0聚集到C1，由该第一谐振电路的U1-L与C1引起的谐振电流开始流动。于是，输出端OUT的电位又从0[V]开始下降。
恰好在输出端OUT的电位进一步下降并等于-V/2[V]之前的时刻t7，G1-SW被接通，输出端OUT被直接连接到电源端V2(-V/2[V])。于是，输出端OUT的电位被钳位在-V/2[V]。
在图19所示的显示板驱动电路中，上述运行方式根据由图13所示的驱动控制电路供应到各个开关的控制信号被重复执行。于是，图20所示的一个脉冲波形便周期地出现在该显示板驱动电路的输出端OUT。
当按照该实施例的显示板驱动电路在行电极驱动电路31与41中被用作——譬如说——保持脉冲IPy与IPx的一个产生电路时，Y电极与X电极上的脉冲波形的状态被显示在图21的时间曲线图中。
上述实施例的显示板驱动电路所产生的脉冲波形具有双极性特性，有一个从-V/2到+V/2的幅值。从每个行电极驱动电路向每个电极供应的脉冲串的相位由驱动控制电路51加以控制，所以，Y电极与X电极之间的一个电位差Vdmax等于或高于该放电开始电压。
如上详细说明的那样，根据本发明，使用相连的多级谐振电路就能够省略图6所示的传统双谐振电路中的电位跃迁电路。由该电位跃迁电路的开关器件引起的电功耗以及与寄生电容的激励相关联的功耗的产生能够被防止，而且在驱动该显示板时的电功耗也能够被降低。
尽管在上述第四与第五实施例中只使用了两级谐振电路，但本发明不限于这些实施例。就是说，根据本发明的显示板驱动电路也能够通过组合n级(n≥3)不同幅值范围的谐振电路来制造。在该第五实施例的情况下，由于该脉冲波形需要关于该地电位对称，所以必须将一个(n)的值设定成一个偶数。使用这类结构，所用器件的耐压能够被进一步降低。为降低电功耗的脉冲波形优化也能够进一步精细地进行。
在该第四与第五实施例中，为清晰说明原理，已经假设每个谐振电路中的电感器等的所有常数都完全相同。但是，本发明并不限于这些示例。就是说，根据本发明，由于每一级谐振电路的电感器等的常数能够独立地被调节得与其他电路不同，所以通过调节这些值，就能够精细地设置脉冲波形的优化。
此外，如果该脉冲波形中的谐振时间由于一个驱动序列的改进而被延长，那么通过提高该谐振电路的感应系数，电功率的收集效率就能得到改善。但是，感应系数的提高使该电感器的匝数增加，所以它的DC电阻也增加。在这种情况下，由于在本发明中使用多级谐振电路，所以该电感器能够被分散为多个电感器。于是就能够很容易地消除这样一个缺点由于感应系数的增加而引起电阻成分的增加。
如同上面详细说明的那样，根据本发明，能够提供这样的显示板驱动电路它能够容易地进行脉冲波形的最优设计，而且能够降低驱动负载时的电功耗。
权利要求
1.一种用于驱动显示板的显示板驱动设备，该显示板具有一个行电极组、与上述行电极组交叉排列的列电极组以及电容性发光器件，每个发光器件被排列在上述行电极组与上述列电极组的每个交叉点，其中，在驱动该显示板时，驱动脉冲经由一个输出端被加到每个电容性发光器件，上述设备包括DC电源，被用于保持预定的电压；跃迁电压产生电路，被用于产生一个跃迁电压，该电压通过从上述DC电源进行充电与放电而上升与下降；以及谐振继电器电路，被用于根据上述跃迁电压产生一个脉冲来作为出自上述输出端的上述驱动脉冲，该脉冲具有一个逐渐上升的前沿以及一个逐渐下降的后沿。
2.如权利要求1的设备，其中上述谐振继电器电路包括第一开关电路，被用于交替形成一个前向/后向电流通路，该通路包括上述输出端与一个电容器之间的一只二极管，该电容器被用于经由一个电感器收集电功率；以及第二开关电路，被用于将上述输出端上的上述驱动脉冲的峰值钳位在它的最高电平或最低电平。
3.如权利要求1的设备，其中上述跃迁电压产生电路包括电容器，由来自上述DC电源的预定电压充电；二极管，被连接到上述电容器的一端以防止在上述电容器中充电的电荷的回流；以及开关电路，被连接到上述电容器的另一端以便切换加到上述电容器上的偏置电压。
4.如权利要求1的设备，其中两级或更多级上述跃迁电压产生电路被串联连接，并被接入上述DC电源与上述谐振继电器电路之间。
5.如权利要求1的设备，其中上述谐振继电器代替上述跃迁电压产生电路被接入上述DC电源与上述谐振继电器电路之间。
6.如权利要求1的设备，其中上述驱动脉冲的前沿与后沿包括多个谐振跃迁周期，谐振跃迁在这些周期中以阶梯形式出现。
7.如权利要求1的设备，其中上述跃迁电压产生电路产生一个跃迁电压，该电压在上述驱动脉冲的最高电平与它的中间电平之间上升与下降。
8.如权利要求3的设备，其中如果该偏置电压不被加到包含在上述跃迁电压产生电路中的电容器，那么上述电容器的高电位侧的一端就被设定为上述驱动脉冲的中间电平，而低电平侧的一端则被设定为上述驱动脉冲的最低电平，而且如果该偏置电压已经被加到上述电容器，那么上述电容器的高电位侧的一端就被设定为上述驱动脉冲的最高电平，而该低电位侧的一端则被设定为上述驱动脉冲的中间电平。
9.一种用于驱动显示板的显示板驱动设备，该显示板具有一个行电极组、一个与上述行电极组交叉排列的列电极组以及电容性发光器件，每个发光器件被排列在上述行电极组与上述列电极组的每个交叉点，其中，一个驱动脉冲在驱动该显示板时经由一个输出端被施加到每个电容性发光器件，上述设备包括参考电位产生电路，被用于从高电位按次序产生多个参考电位；谐振电路，经由上述输出端被连接到上述电容性发光器件、构成一个谐振电路、并在上述输出端根据上述多个参考电位来产生多个按照不同定时关系上升与下降的谐振电压；以及钳位电路，被用于将每个上述谐振电压中的峰值电压钳位在上述多个参考电位中的一个电位，并被用于在上述输出端产生一个脉冲来作为上述驱动脉冲，该脉冲将上述多个参考电位中的一个最高值设定为它的幅值，并具有一个逐渐上升的前沿与一个逐渐下降的后沿。
10.如权利要求9的设备，其中上述谐振电路包括一个电感器、一个收集电荷的电容器以及一个包含一只二极管的开关电路，该开关电路被用于交替形成一个前向/后向电流通路，通过开关上述开关电路，就在上述输出端的电位上升与下降时形成一个包含上述电感器与上述电容性发光器件的谐振电路。
11.如权利要求9的设备，其中上述钳位电路包括多只二极管与一个开关电路，通过开关上述开关电路，上述输出端的一个电位就被钳位在上述多个参考电位中的一个电位。
12.如权利要求9的设备，其中上述多个参考电位中的最高值与一个最低值的极性不同。
13.一个用于驱动显示板的显示板驱动设备，该显示板具有一个行电极组、一个被排列得与上述行电极组交叉的列电极组以及电容性发光器件，每个发光器件被排列在上述行电极组与上述列电极组的每个交叉点，其中一个驱动脉冲在驱动该显示板时经由一个输出端被加到每个电容性发光器件，上述设备包括第一并联电路，包括由电感器、开关与二极管的串联连接构成的一个串联支路以及由电感器、开关与一个极性和上述二极管相反的二极管的串联连接构成的一个串联支路的并联连接；第二并联电路，具有与上述第一并联电路相同的结构；串联电路，包括第一开关、第一二极管、第二开关、第二二极管、第三开关与第四开关构成的串联连接；第一、第二与第三电容器；输出端，被用于产生脉冲信号；以及具有第一与第二电位的DC电源，其中上述第一开关的一端被连接到上述第一开关，上述第一开关的另一端被连接到上述第一二极管的阳极、上述第一并联电路的一端以及上述输出端，上述第一并联电路的另一端被连接到上述第一电容器的一端，上述第一二极管的阴极被连接到上述第二开关的一端，上述第二开关的另一端被连接到上述第二二极管的阳极、上述第一电容器的另一端、上述第三电容器的一端以及上述第二电位，上述第二二极管的阴极被连接到上述第三开关的一端，上述第三开关的另一端被连接到上述第四开关的一端、上述第二并联电路的一端以及上述输出端，上述第二并联电路的另一端被连接到上述第二电容器的一端，上述第四开关的另一端被连接到上述第二电容器的另一端、上述第三电容器的另一端以及一个地电位，而且每个上述开关的ON/OFF状态都根据按照预定次序产生的一个控制信号加以控制，从而在上述输出端产生上述驱动脉冲。
14.一个用于驱动显示板的显示板驱动设备，该显示板具有一个行电极组、一个被排列得与上述行电极组交叉的列电极组以及电容性发光器件，每个发光器件被排列在上述行电极组与上述列电极组的每个交叉点，其中，一个驱动脉冲在驱动该显示板时经由一个输出端被加到每个电容性发光器件，上述设备包括第一并联电路，包括由电感器、开关与二极管的串联连接构成的一个串联支路以及由电感器、开关与极性和上述二极管相反的二极管的串联连接构成的一个串联支路的并联连接；第二并联电路，具有与上述第一并联电路相同的结构；串联电路，包括第一开关、第一二极管、第二开关、第二二极管、第三开关以及第四开关构成的串联连接；第一与第二电容器；输出端，被用于产生一个脉冲信号；以及DC电源，具有不同极性的第一与第二电位，其中上述第一开关的一端被连接到上述第一开关，上述第一开关的另一端被连接到上述第一二极管的阳极、上述第一并联电路的一端以及上述输出端，上述第一并联电路的另一端被连接到上述第一电容器的一端，上述电容器的另一端被连接到一个地电位，上述第一二极管的阴极被连接到上述第二开关的一端，上述第二开关的另一端被连接到上述第二二极管的阳极以及该地电位，上述第二二极管的阴极被连接到上述第三开关的一端，上述第三开关的另一端被连接到上述第四开关的一端、上述第二并联电路的一端以及上述输出端，上述第二并联电路的另一端被连接到上述第二电容器的一端，上述第二电容器的另一端被连接到该地电位，上述第四开关的另一端被连接到上述第二电位，而且每个上述开关的ON/OFF状态都根据按照预定次序产生的一个控制信号加以控制，从而在上述输出端产生上述驱动脉冲。
15.按照权利要求13或14的设备，其中一个FET的漏极端与源极端被用作上述开关，而且上述控制信号被供应到每个上述FET的栅极端。
全文摘要
用于驱动显示板的一个显示板驱动电路，该电路在切换时刻的电功耗可以被降低。该显示板驱动设备允许使用具有一个低耐压的开关器件。提供了一个跃迁电压发生电路来迁移该驱动设备的DC电源的一个电压。提供了一个谐振继电器电路来根据该跃迁电压产生一个脉冲，并将它作为一个驱动脉冲供应到该显示板，该脉冲具有一个逐渐上升的前沿与一个逐渐下降的后沿。在不同驱动电势的范围内提供了多个谐振电路来驱动并激励该显示板的电容性器件。具有逐渐上升的前沿、逐渐下降的后沿的驱动脉冲通过由该开关器件切换每个谐振电路而使它们顺序运行来产生。
文档编号G09G3/294GK1630893SQ02826738
公开日2005年6月22日 申请日期2002年10月29日 优先权日2001年11月6日
发明者井手茂生, 岩见隆 申请人:先锋株式会社, 先锋显示器产品股份有限公司
最新回复(0)