单片微机存储总线控制方式的数码管驱动电路的制作方法
专利名称：单片微机存储总线控制方式的数码管驱动电路的制作方法
技术领域：
本实用新型涉及一种数码管显示的驱动电路，特别是涉及一种用单片微机控制的数码管显示的驱动电路。
背景技术：
在现有技术中，电子显示领域少量阿拉伯数字通常采用7段加1点的数码管显示， 加上公共控制极端，其外接有效引脚数为9脚。在使用单片微机控制显示的场合，多个甚至单只数码管如果直接采用单片微机的输入输出端口控制将耗费单片微机大量的宝贵资源。 目前，主要应用技术有专用数码管芯片控制的显示技术和单片微机直接控制的显示技术两种前者主要借助附加的专用数码管控制芯片控制显示，其主要缺点是需要很高的硬件成本，并且这类控制芯片本身和单片微机接口相连的过程消耗的单片微机输入输出接口也较多，至少在3条输入输出线以上，而且因为专用数码管控制芯片可控制的数码管数目是恒定的，所以专用数码管控制芯片的需求量和待控制数码管个数是成比例的；后者相对于前者，其硬件电路设计倾向于采用直接单片微机控制，以节省电路硬件开支，降低成本，但这种控制显示方式最大的缺点在于需要单片微机极大的资源开销，以AT89C51为例，总共32 个有效控制引脚，假设外接8个数码管，除8条段位和点信号连接线外，还将消耗8个公共控制端引脚，这种资源消耗率是极大的。此外单片微机还必须以一定频率不断刷新数码管显示内容，以保持人眼看到的显示数据是稳定的。同样，这种控制方式的单片微机资源开销和其需要控制的数码管数量是成比例增加的。
发明内容为了克服现有单片微机控制数码管显示技术的不足，本实用新型提供一种减低硬件电路成本、并且极大降低单片微机资源开销的数码管显示的驱动电路。为解决该技术问题，本实用新型的技术方案是，一种单片微机存储总线控制方式的数码管驱动电路，包括单片微机、锁存器、数码管等结构，其特征是，单片微机通过控制总线控制锁存地址信号的锁存器及锁存数据信号的锁存器将地址总线和数据总线分别锁存， 使单片微机的地址信号和数据信号同时作用于数码管，其中，每根地址信号线控制单个数码管的公共控制端，数据信号线则控制所述所有数码管的7段位输入端和点输入端。作为本实用新型的一种实施方式，单片微机(Ul)为AT89C51，其带有外部存储器扩展接口，其数据总线和低地址总线共用PO 口。锁存器(似)输入端被地址锁存信号(ALE) 控制，锁存地址信号，输出端分别连接到一个数码管的公共控制端。锁存器(U 3)被写控制信号(WR)控制，锁存数据信号，输出端的数据信号通过驱动芯片(TO)后控制数码管的7段位输入端和点输入端；锁存器(U2、U;3)的芯片使能引脚都被单片微机的选通控制信号(CS) 控制。作为本实用新型的另一种实施方式，单片微机(U9)为S3C44B0X ARM处理器。锁存器(UlO)锁存单片微机(U9)低8位的数据信号，锁存器(Ull、Ui;3)并列使用，锁存单片微机(U9)的16位地址信号，三者都被写控制信号(WR)信号控制，三者的芯片使能端均与单片微机(U9)的NGCSO信号脚相连。锁存器(U11、U13)输出的地址信号分别连接到一个数码管的公共控制端。锁存器(UlO)输出端的数据信号通过驱动芯片(UU)后控制数码管的7段位输入端和点输入端。本实用新型的有益效果是通过该技术实现的数码管控制电路接口简单，采用存储总线接口 ；占用微机资源极少，实际只占用单片微机1条输入输出线即选通控制CS线； 可扩展性强，极易扩展到控制和单片微机地址总线宽度相同数量的数码管；软件实现简单， 通过单片微机写外部存储器指令即可完成对相对应的数码管显示控制；采用通用74系列芯片，整个电路实现简单，极大降低成本。
以下结合附图和具体实施方式
对本实用新型进一步说明。
图1为本实用新型系统构成框图。图2为本实用新型实现原理一框图。图3为本实用新型实现原理二框图。图4为本实用新型实施例一原理图。图5为本实用新型实施例二原理图。
具体实施方式
本实用新型利用两路锁存器分别锁存一个单片微机写外部存储器周期内的地址和数据信号，每一条经过锁存后的地址信号线控制一个数码管的公共控制端。数据信号线控制每个数码管的7段位输入端和点输入端共8个引脚。这样，地址信号线即可以控制数据信号线上的信号具体作用在某一个数码管上，对应到单片微机的软件控制程序，则是向单片微机对应的外部存储空间写入数据的操作。如附
图1所示为本实用新型实现系统框图。A代表单片微机，Ll代表锁存地址信号的锁存器，因为74系列的数据锁存器为8位，为了满足16位、32位单片微机控制更多数码管的需要，可以用2片，4片数据锁存器并列使用，因此Ll可以代表不只一片锁存器。L2 代表锁存数据信号的锁存器，因为数码管信号引脚为8个，所以L2表示1片锁存器。B代表数码管电流驱动电路部分，不涉及译码等数字信号处理操作，可以选择三极管或者数字驱动芯片等。AB表示地址总线，CB表示控制总线，DB表示数据总线，Si，S2，S3，S4，S5，S6， S7，S8代表8只数码管。附
图1表示，单片微机通过CB控制Ll和L2在合适的时间将AB 和DB分别锁存，然后作用于数码管阵列。这样的连接方式即是单片微机扩展外部存储器的标准总线连接方式。这种连接方式作用下的数码管驱动电路，即使单片微机需要控制多个数码管，其被占用的实际输入输出口也仅仅为1条选通信号线，其他的输入输出口可以无条件被复用，而不至于干扰数码管，从而使单片微机的资源消耗降低到最低点。而且因为数据锁存器的工作特征，在某些特定的应用状况下，如要求单个数码管显示的内容相同时，单片微机也不需要定时刷新数码管的显示，这样可以极大的减少单片微机硬件和软件资源消耗。另外，根据数码管共阴极或者共阳极属性要求，用户可以自行通过软件设置地址信号线控制的公共控制端高或者低电平、数据信号线控制的信号端高或者低电平有效，从而避开不同极性种类数码管的不同的硬件电路设计要求，增加硬件电路的可重复利用率。[0016]目前单片微机的外部存储器扩展接口有两种模式。[0017]第一种模式是地址线和数据线部分复用，典型的如51系列和AVR系列8位单片微机，它们另外提供ALE信号，用以区分同一物理信号线上的地址信号和数据信号。附图2所示即为此模式，CS表示锁存器芯片选通控制信号，WR表示写控制信号，ALE表示地址锁存信号。在一个外部存储器写周期内，复用总线部分接口上传输的信号前半周期为地址信号， ALE控制Ll将其锁存，后半周期为数据信号，WR控制L2将其锁存，这样，地址信号和数据信号分别锁存，使它们能同时作用于数码管阵列，从而使对数码管的操作映射成单片微机的外部存储器写操作。[0018]如附图4所示为该第一种实施方式原理图。该图是一种地址线和数据线部分复用模式的8位单片微机控制8个数码管的电路设计，其中Ul为AT89C51，带外部存储器扩展接口，其数据总线和低地址总线共用PO 口。U2，U3均为锁存器74LS373，U2被ALE信号控制， 锁存地址信号，U3被WR信号控制，锁存数据信号。它们两者的芯片使能端都被CS信号控制。因为8个数码管显示的电流需求较大，所以在其中增加一颗驱动芯片74LS244驱动数码管U5。U2的输出分别连接到一个数码管的公共控制端。TO的输出连接到数码管的7段位输入端和点输入端。Sl和S2为2对4联数码管组合共8个单管。假设数码管为共阴极管，则8个数码管映射在AT89C51中的存储地址分别为(X表示不关心，可以取0或者1)[0019]Sl 第 1 个:0ΧΧΧ, ΧΧΧΧ,ΟΙΙΙ, IlllB[0020]Sl 第 2 个:0XXX, XXXX, 1011，IlllB[0021]Sl 第 3 个:0XXX, XXXX, 1101，IlllB[0022]Sl 第 4 个:0XXX, XXXX, 1110，IlllB[0023]S2 第 1 个:0XXX, XXXX, 1111，OlllB[0024]S2 第 2 个:0XXX, XXXX, 1111，1011Β[0025]S2 第 3 个:0XXX, XXXX, 1111，1101Β[0026]S2 第 4 个:0XXX, XXXX, 1111，1110Β[0027]AT89C51可以通过写外部存储器的指令操作数码管的显示。假设操作S2的第二个数码管全部段位和点都显示，则AT89C51的汇编命令为[0028]MOV A, #FFH ；显示字符代码[0029]MOV DPTR, #7FFBH ；S2第2个数码管对应的地址单元[0030]MOVX iDPTR, A ；数据写入[0031]第二种模式是地址线和数据线彻底分离，典型的如ARM系列32位单片微机，这种单片微机无需另外提供ALE信号区分物理线上的信号属性。附图3所示即为此模式，在一个外部存储器写周期内，地址和数据总线接口上的信号分别被WR控制锁存到Ll和L2上。 单片微机即可以通过写存储器的方式操作数码管。[0032]如附图5所示为该第二种实施方式原理图。该图是一种数据和地址总线分离的32 位单片微机控制16个数码管的电路设计，U9为S3C44B0XARM处理器，其地址总线有25条， 数据总线有32条，图中只绘出其外接存储器部分接口包括全部地址总线，16条数据总线， 一条选通信号线，一条写控制信号线，其地址总线和数据总线彻底分离。U10，U11，U13均为锁存器，型号为74HC573，因为S3C44B0X的工作频率较高，软件设计时注意调整其写外部存储器速度以匹配74HC573的工作速度。UlO用于锁存低8位的数据信号，U11，U13并列使用， 用于锁存16位地址信号，三者都被S3C44B0X的WR信号控制，芯片选通端均与S3C44B0X的 NGCSO信号脚相连。U12选用驱动电流较大的UL拟803为16个数码管提供工作电流。Ul 1， U13的输出分别连接到一个数码管的公共控制端。UlO的输出经过U12后连接到数码管的7 段位端和点控制端。S3，S4, S5和S6为4对4联数码管组合共16个单管。假设数码管为共阴极管，则16个数码管映射在S3C44B0X中的存储地址分别为(X表示不关心，可以取0或者1)[0033]Sl 第 1 个:X, XXXX, ΧΧΧΧ,ΟΙΙΙ, 1111，1111，IlllB[0034]Sl 第 2 个:X, XXXX, XXXX, 1011，1111，1111，IlllB[0035]Sl 第 3 个:X, XXXX, XXXX, 1101，1111，1111，IlllB[0036]Sl 第 4 个:X, XXXX, XXXX, 1110，1111，1111，IlllB[0037]S2 第 1 个:X, XXXX, XXXX, 1111,0111,1111，IlllB[0038]S2 第 2 个:X, XXXX, XXXX, 1111，1011，1111，IlllB[0039]S2 第 3 个:X, XXXX, XXXX, 1111，1101，1111，IlllB[0040]S2 第 4 个:X, XXXX, XXXX, 1111，1110，1111，IlllB[0041]S3 第 1 个:X, XXXX, XXXX, 1111，1111,0111，IlllB[0042]S3 第 2 个:X, XXXX, XXXX, 1111，1111，1011，IlllB[0043]S3 第 3 个:X, XXXX, XXXX, 1111，1111，1101，IlllB[0044]S3 第 4 个:X, XXXX, XXXX, 1111，1111，1110，IlllB[0045]54第 1个:Χ, ΧΧΧΧ, ΧΧΧΧ, 1111,1111,1111,OlllB[0046]S4 第 2 个:Χ, ΧΧΧΧ, ΧΧΧΧ, 1111，1111，1111，1011Β[0047]S4 第 3 个:Χ, ΧΧΧΧ, ΧΧΧΧ, 1111,1111,1111,1101Β[0048]S4 第 4 个:Χ, ΧΧΧΧ, ΧΧΧΧ, 1111，1111，1111，1110Β[0049]S3C44B0X可以通过写外部存储器的指令操作数码管的显示。假设操作S2的第二个数码管全部位段和点都显示，则S3C44B0X的汇编命令为[0050]MOV R0, #0xFF ；显示字符代码[0051]MOV Rl, #0x0000FBFF ；S2第2个数码管对应的地址单元[0052]STR R0, [R1]；数据写入·[0053]本实用新型利用两路锁存器，并通过单片微机的外接存储器扩展接口控制两路锁存器将单片微机一个写周期内地址信号和数据信号分别锁存，从而通过写外部存储器的方式控制数码管显示。以简单的电路结构、占用极少的单片微机输入输出资源、整个模块非常低的成本完成了多个数码管的显示控制。本实用新型可以广泛应用于低成本的家电产品， 工业控制等产品。当然，上述说明并非对本实用新型的限制，本实用新型也不限于以上2个实例，本技术领域内的技术人员对本实用新型的实质范围内所做出的变化，改型，添加和替换，也应该属于本实用新型的保护范围。
权利要求1.一种单片微机存储总线控制方式的数码管驱动电路，包括单片微机、锁存器、数码管，其特征在于单片微机通过控制总线控制锁存地址信号的锁存器及锁存数据信号的锁存器将地址总线和数据总线分别锁存，使单片微机的地址信号和数据信号同时作用于数码管，其中，每根地址信号线控制单个数码管的公共控制端，数据信号线则控制所述所有数码管的7段位输入端和点输入端。
2.按照权利要求1所述的一种单片微机存储总线控制方式的数码管驱动电路，其特征在于单片微机(Ul)为AT89C51 ；锁存器(U2、U3)型号为74LS373。
3.按照权利要求1或2所述的一种单片微机存储总线控制方式的数码管驱动电路，其特征在于单片微机带外部存储器扩展接口，其数据总线和低地址总线共用PO 口 ；锁存器 (U2)输入端被地址锁存信号(ALE)控制，锁存地址信号，输出端分别连接到一个数码管的公共控制端；锁存器(U； )被写控制信号(WR)控制，锁存数据信号，输出端的数据信号通过驱动芯片(U5)后控制数码管的7段位输入端和点输入端；锁存器(U2、U3)的芯片使能引脚都被单片微机的选通控制信号(⑶)控制。
4.按照权利要求1所述的一种单片微机存储总线控制方式的数码管驱动电路，其特征在于单片微机(U9)为S3C44B0X ARM处理器；锁存器(U10、Ull、U13)型号均为74HC573。
5.按照权利要求1或4所述的一种单片微机存储总线控制方式的数码管驱动电路，其特征在于锁存器(UlO)锁存单片微机(U9)低8位数据信号，锁存器(Ull、Ui;3)并列使用， 锁存单片微机(U9)的16位地址信号，三者都被写控制信号(WR)控制，三者的芯片使能端均与单片微机(U9)的NGCSO信号脚相连；锁存器(U11、U13)输出的地址信号分别连接到一个数码管的公共控制端；锁存器(UlO)输出端的数据信号通过驱动芯片(UU)后控制数码管的7段位输入端和点输入端。
专利摘要本实用新型公开了一种单片微机存储总线控制方式的数码管驱动电路，包括单片微机、锁存器、数码管等结构，它利用两路锁存器，通过单片微机的外接存储器扩展接口控制这两路锁存器将单片微机一个写周期内地址信号和数据信号分别锁存，锁存后的地址信号和数据信号分别同时作用于数码管公共控制端和段位输入端，从而实现单片微机通过写外部存储器的方式控制数码管显示。本实用新型控制电路接口简单，占用单片微机资源少，可扩展性强，软件实现简单，通过单片微机写存储器指令即可完成对相对应的数码管显示控制，整个电路实现简单，极大降低了成本。
文档编号G09G3/14GK202307074SQ201120178338
公开日2012年7月4日 申请日期2011年5月30日 优先权日2011年5月30日
发明者白云 申请人:深圳市格莱德科技有限公司
技术领域：
本实用新型涉及一种数码管显示的驱动电路，特别是涉及一种用单片微机控制的数码管显示的驱动电路。
背景技术：
在现有技术中，电子显示领域少量阿拉伯数字通常采用7段加1点的数码管显示， 加上公共控制极端，其外接有效引脚数为9脚。在使用单片微机控制显示的场合，多个甚至单只数码管如果直接采用单片微机的输入输出端口控制将耗费单片微机大量的宝贵资源。 目前，主要应用技术有专用数码管芯片控制的显示技术和单片微机直接控制的显示技术两种前者主要借助附加的专用数码管控制芯片控制显示，其主要缺点是需要很高的硬件成本，并且这类控制芯片本身和单片微机接口相连的过程消耗的单片微机输入输出接口也较多，至少在3条输入输出线以上，而且因为专用数码管控制芯片可控制的数码管数目是恒定的，所以专用数码管控制芯片的需求量和待控制数码管个数是成比例的；后者相对于前者，其硬件电路设计倾向于采用直接单片微机控制，以节省电路硬件开支，降低成本，但这种控制显示方式最大的缺点在于需要单片微机极大的资源开销，以AT89C51为例，总共32 个有效控制引脚，假设外接8个数码管，除8条段位和点信号连接线外，还将消耗8个公共控制端引脚，这种资源消耗率是极大的。此外单片微机还必须以一定频率不断刷新数码管显示内容，以保持人眼看到的显示数据是稳定的。同样，这种控制方式的单片微机资源开销和其需要控制的数码管数量是成比例增加的。
发明内容为了克服现有单片微机控制数码管显示技术的不足，本实用新型提供一种减低硬件电路成本、并且极大降低单片微机资源开销的数码管显示的驱动电路。为解决该技术问题，本实用新型的技术方案是，一种单片微机存储总线控制方式的数码管驱动电路，包括单片微机、锁存器、数码管等结构，其特征是，单片微机通过控制总线控制锁存地址信号的锁存器及锁存数据信号的锁存器将地址总线和数据总线分别锁存， 使单片微机的地址信号和数据信号同时作用于数码管，其中，每根地址信号线控制单个数码管的公共控制端，数据信号线则控制所述所有数码管的7段位输入端和点输入端。作为本实用新型的一种实施方式，单片微机(Ul)为AT89C51，其带有外部存储器扩展接口，其数据总线和低地址总线共用PO 口。锁存器(似)输入端被地址锁存信号(ALE) 控制，锁存地址信号，输出端分别连接到一个数码管的公共控制端。锁存器(U 3)被写控制信号(WR)控制，锁存数据信号，输出端的数据信号通过驱动芯片(TO)后控制数码管的7段位输入端和点输入端；锁存器(U2、U;3)的芯片使能引脚都被单片微机的选通控制信号(CS) 控制。作为本实用新型的另一种实施方式，单片微机(U9)为S3C44B0X ARM处理器。锁存器(UlO)锁存单片微机(U9)低8位的数据信号，锁存器(Ull、Ui;3)并列使用，锁存单片微机(U9)的16位地址信号，三者都被写控制信号(WR)信号控制，三者的芯片使能端均与单片微机(U9)的NGCSO信号脚相连。锁存器(U11、U13)输出的地址信号分别连接到一个数码管的公共控制端。锁存器(UlO)输出端的数据信号通过驱动芯片(UU)后控制数码管的7段位输入端和点输入端。本实用新型的有益效果是通过该技术实现的数码管控制电路接口简单，采用存储总线接口 ；占用微机资源极少，实际只占用单片微机1条输入输出线即选通控制CS线； 可扩展性强，极易扩展到控制和单片微机地址总线宽度相同数量的数码管；软件实现简单， 通过单片微机写外部存储器指令即可完成对相对应的数码管显示控制；采用通用74系列芯片，整个电路实现简单，极大降低成本。
以下结合附图和具体实施方式
对本实用新型进一步说明。
图1为本实用新型系统构成框图。图2为本实用新型实现原理一框图。图3为本实用新型实现原理二框图。图4为本实用新型实施例一原理图。图5为本实用新型实施例二原理图。
具体实施方式
本实用新型利用两路锁存器分别锁存一个单片微机写外部存储器周期内的地址和数据信号，每一条经过锁存后的地址信号线控制一个数码管的公共控制端。数据信号线控制每个数码管的7段位输入端和点输入端共8个引脚。这样，地址信号线即可以控制数据信号线上的信号具体作用在某一个数码管上，对应到单片微机的软件控制程序，则是向单片微机对应的外部存储空间写入数据的操作。如附
图1所示为本实用新型实现系统框图。A代表单片微机，Ll代表锁存地址信号的锁存器，因为74系列的数据锁存器为8位，为了满足16位、32位单片微机控制更多数码管的需要，可以用2片，4片数据锁存器并列使用，因此Ll可以代表不只一片锁存器。L2 代表锁存数据信号的锁存器，因为数码管信号引脚为8个，所以L2表示1片锁存器。B代表数码管电流驱动电路部分，不涉及译码等数字信号处理操作，可以选择三极管或者数字驱动芯片等。AB表示地址总线，CB表示控制总线，DB表示数据总线，Si，S2，S3，S4，S5，S6， S7，S8代表8只数码管。附
图1表示，单片微机通过CB控制Ll和L2在合适的时间将AB 和DB分别锁存，然后作用于数码管阵列。这样的连接方式即是单片微机扩展外部存储器的标准总线连接方式。这种连接方式作用下的数码管驱动电路，即使单片微机需要控制多个数码管，其被占用的实际输入输出口也仅仅为1条选通信号线，其他的输入输出口可以无条件被复用，而不至于干扰数码管，从而使单片微机的资源消耗降低到最低点。而且因为数据锁存器的工作特征，在某些特定的应用状况下，如要求单个数码管显示的内容相同时，单片微机也不需要定时刷新数码管的显示，这样可以极大的减少单片微机硬件和软件资源消耗。另外，根据数码管共阴极或者共阳极属性要求，用户可以自行通过软件设置地址信号线控制的公共控制端高或者低电平、数据信号线控制的信号端高或者低电平有效，从而避开不同极性种类数码管的不同的硬件电路设计要求，增加硬件电路的可重复利用率。[0016]目前单片微机的外部存储器扩展接口有两种模式。[0017]第一种模式是地址线和数据线部分复用，典型的如51系列和AVR系列8位单片微机，它们另外提供ALE信号，用以区分同一物理信号线上的地址信号和数据信号。附图2所示即为此模式，CS表示锁存器芯片选通控制信号，WR表示写控制信号，ALE表示地址锁存信号。在一个外部存储器写周期内，复用总线部分接口上传输的信号前半周期为地址信号， ALE控制Ll将其锁存，后半周期为数据信号，WR控制L2将其锁存，这样，地址信号和数据信号分别锁存，使它们能同时作用于数码管阵列，从而使对数码管的操作映射成单片微机的外部存储器写操作。[0018]如附图4所示为该第一种实施方式原理图。该图是一种地址线和数据线部分复用模式的8位单片微机控制8个数码管的电路设计，其中Ul为AT89C51，带外部存储器扩展接口，其数据总线和低地址总线共用PO 口。U2，U3均为锁存器74LS373，U2被ALE信号控制， 锁存地址信号，U3被WR信号控制，锁存数据信号。它们两者的芯片使能端都被CS信号控制。因为8个数码管显示的电流需求较大，所以在其中增加一颗驱动芯片74LS244驱动数码管U5。U2的输出分别连接到一个数码管的公共控制端。TO的输出连接到数码管的7段位输入端和点输入端。Sl和S2为2对4联数码管组合共8个单管。假设数码管为共阴极管，则8个数码管映射在AT89C51中的存储地址分别为(X表示不关心，可以取0或者1)[0019]Sl 第 1 个:0ΧΧΧ, ΧΧΧΧ,ΟΙΙΙ, IlllB[0020]Sl 第 2 个:0XXX, XXXX, 1011，IlllB[0021]Sl 第 3 个:0XXX, XXXX, 1101，IlllB[0022]Sl 第 4 个:0XXX, XXXX, 1110，IlllB[0023]S2 第 1 个:0XXX, XXXX, 1111，OlllB[0024]S2 第 2 个:0XXX, XXXX, 1111，1011Β[0025]S2 第 3 个:0XXX, XXXX, 1111，1101Β[0026]S2 第 4 个:0XXX, XXXX, 1111，1110Β[0027]AT89C51可以通过写外部存储器的指令操作数码管的显示。假设操作S2的第二个数码管全部段位和点都显示，则AT89C51的汇编命令为[0028]MOV A, #FFH ；显示字符代码[0029]MOV DPTR, #7FFBH ；S2第2个数码管对应的地址单元[0030]MOVX iDPTR, A ；数据写入[0031]第二种模式是地址线和数据线彻底分离，典型的如ARM系列32位单片微机，这种单片微机无需另外提供ALE信号区分物理线上的信号属性。附图3所示即为此模式，在一个外部存储器写周期内，地址和数据总线接口上的信号分别被WR控制锁存到Ll和L2上。 单片微机即可以通过写存储器的方式操作数码管。[0032]如附图5所示为该第二种实施方式原理图。该图是一种数据和地址总线分离的32 位单片微机控制16个数码管的电路设计，U9为S3C44B0XARM处理器，其地址总线有25条， 数据总线有32条，图中只绘出其外接存储器部分接口包括全部地址总线，16条数据总线， 一条选通信号线，一条写控制信号线，其地址总线和数据总线彻底分离。U10，U11，U13均为锁存器，型号为74HC573，因为S3C44B0X的工作频率较高，软件设计时注意调整其写外部存储器速度以匹配74HC573的工作速度。UlO用于锁存低8位的数据信号，U11，U13并列使用， 用于锁存16位地址信号，三者都被S3C44B0X的WR信号控制，芯片选通端均与S3C44B0X的 NGCSO信号脚相连。U12选用驱动电流较大的UL拟803为16个数码管提供工作电流。Ul 1， U13的输出分别连接到一个数码管的公共控制端。UlO的输出经过U12后连接到数码管的7 段位端和点控制端。S3，S4, S5和S6为4对4联数码管组合共16个单管。假设数码管为共阴极管，则16个数码管映射在S3C44B0X中的存储地址分别为(X表示不关心，可以取0或者1)[0033]Sl 第 1 个:X, XXXX, ΧΧΧΧ,ΟΙΙΙ, 1111，1111，IlllB[0034]Sl 第 2 个:X, XXXX, XXXX, 1011，1111，1111，IlllB[0035]Sl 第 3 个:X, XXXX, XXXX, 1101，1111，1111，IlllB[0036]Sl 第 4 个:X, XXXX, XXXX, 1110，1111，1111，IlllB[0037]S2 第 1 个:X, XXXX, XXXX, 1111,0111,1111，IlllB[0038]S2 第 2 个:X, XXXX, XXXX, 1111，1011，1111，IlllB[0039]S2 第 3 个:X, XXXX, XXXX, 1111，1101，1111，IlllB[0040]S2 第 4 个:X, XXXX, XXXX, 1111，1110，1111，IlllB[0041]S3 第 1 个:X, XXXX, XXXX, 1111，1111,0111，IlllB[0042]S3 第 2 个:X, XXXX, XXXX, 1111，1111，1011，IlllB[0043]S3 第 3 个:X, XXXX, XXXX, 1111，1111，1101，IlllB[0044]S3 第 4 个:X, XXXX, XXXX, 1111，1111，1110，IlllB[0045]54第 1个:Χ, ΧΧΧΧ, ΧΧΧΧ, 1111,1111,1111,OlllB[0046]S4 第 2 个:Χ, ΧΧΧΧ, ΧΧΧΧ, 1111，1111，1111，1011Β[0047]S4 第 3 个:Χ, ΧΧΧΧ, ΧΧΧΧ, 1111,1111,1111,1101Β[0048]S4 第 4 个:Χ, ΧΧΧΧ, ΧΧΧΧ, 1111，1111，1111，1110Β[0049]S3C44B0X可以通过写外部存储器的指令操作数码管的显示。假设操作S2的第二个数码管全部位段和点都显示，则S3C44B0X的汇编命令为[0050]MOV R0, #0xFF ；显示字符代码[0051]MOV Rl, #0x0000FBFF ；S2第2个数码管对应的地址单元[0052]STR R0, [R1]；数据写入·[0053]本实用新型利用两路锁存器，并通过单片微机的外接存储器扩展接口控制两路锁存器将单片微机一个写周期内地址信号和数据信号分别锁存，从而通过写外部存储器的方式控制数码管显示。以简单的电路结构、占用极少的单片微机输入输出资源、整个模块非常低的成本完成了多个数码管的显示控制。本实用新型可以广泛应用于低成本的家电产品， 工业控制等产品。当然，上述说明并非对本实用新型的限制，本实用新型也不限于以上2个实例，本技术领域内的技术人员对本实用新型的实质范围内所做出的变化，改型，添加和替换，也应该属于本实用新型的保护范围。
权利要求1.一种单片微机存储总线控制方式的数码管驱动电路，包括单片微机、锁存器、数码管，其特征在于单片微机通过控制总线控制锁存地址信号的锁存器及锁存数据信号的锁存器将地址总线和数据总线分别锁存，使单片微机的地址信号和数据信号同时作用于数码管，其中，每根地址信号线控制单个数码管的公共控制端，数据信号线则控制所述所有数码管的7段位输入端和点输入端。
2.按照权利要求1所述的一种单片微机存储总线控制方式的数码管驱动电路，其特征在于单片微机(Ul)为AT89C51 ；锁存器(U2、U3)型号为74LS373。
3.按照权利要求1或2所述的一种单片微机存储总线控制方式的数码管驱动电路，其特征在于单片微机带外部存储器扩展接口，其数据总线和低地址总线共用PO 口 ；锁存器 (U2)输入端被地址锁存信号(ALE)控制，锁存地址信号，输出端分别连接到一个数码管的公共控制端；锁存器(U； )被写控制信号(WR)控制，锁存数据信号，输出端的数据信号通过驱动芯片(U5)后控制数码管的7段位输入端和点输入端；锁存器(U2、U3)的芯片使能引脚都被单片微机的选通控制信号(⑶)控制。
4.按照权利要求1所述的一种单片微机存储总线控制方式的数码管驱动电路，其特征在于单片微机(U9)为S3C44B0X ARM处理器；锁存器(U10、Ull、U13)型号均为74HC573。
5.按照权利要求1或4所述的一种单片微机存储总线控制方式的数码管驱动电路，其特征在于锁存器(UlO)锁存单片微机(U9)低8位数据信号，锁存器(Ull、Ui;3)并列使用， 锁存单片微机(U9)的16位地址信号，三者都被写控制信号(WR)控制，三者的芯片使能端均与单片微机(U9)的NGCSO信号脚相连；锁存器(U11、U13)输出的地址信号分别连接到一个数码管的公共控制端；锁存器(UlO)输出端的数据信号通过驱动芯片(UU)后控制数码管的7段位输入端和点输入端。
专利摘要本实用新型公开了一种单片微机存储总线控制方式的数码管驱动电路，包括单片微机、锁存器、数码管等结构，它利用两路锁存器，通过单片微机的外接存储器扩展接口控制这两路锁存器将单片微机一个写周期内地址信号和数据信号分别锁存，锁存后的地址信号和数据信号分别同时作用于数码管公共控制端和段位输入端，从而实现单片微机通过写外部存储器的方式控制数码管显示。本实用新型控制电路接口简单，占用单片微机资源少，可扩展性强，软件实现简单，通过单片微机写存储器指令即可完成对相对应的数码管显示控制，整个电路实现简单，极大降低了成本。
文档编号G09G3/14GK202307074SQ201120178338
公开日2012年7月4日 申请日期2011年5月30日 优先权日2011年5月30日
发明者白云 申请人:深圳市格莱德科技有限公司
最新回复(0)