一种显示装置、显示面板及显示面板驱动装置的制作方法
专利名称：一种显示装置、显示面板及显示面板驱动装置的制作方法
技术领域：
本实用新型涉及电学领域，特别涉及一种显示装置、显示面板及显示面板驱动装置。
背景技术：
面对液晶面板行业强烈的市场竞争，在保证产品质量的前提下，降低产品的成本已经成为提高产品市场竞争的重要手段之一。当前液晶显示驱动电路采用较多的fete Driver IC(栅极驱动集成电路)和 Source Driver IC(源极驱动集成电路)均不具备成本优势。而现有技术中使用的Treble Gate (三倍栅极)技术必须增加fete Driver IC的数量为原来的三倍，即在一个面板中使 Gate Driver IC的数量为Source Driver IC数量的三倍，虽然可以增强驱动效果，但也相应增加了驱动电路的成本，且结构也较为复杂。
实用新型内容本实用新型实施例提供一种显示装置、显示面板及显示面板驱动装置，用于减少显示面板中源极驱动模块的数量，简化控制过程及制造工艺。一种显示面板驱动装置，包括时序控制模块，源极驱动模块和栅极驱动模块；所述时序控制模块的输出端与所述源极驱动模块的控制端和所述栅极驱动模块的控制端相连，用于向所述源极驱动模块及所述栅极驱动模块提供时序控制信号；所述源极驱动模块的输入端与源极驱动信号端相连，输出端与面板的像素电路单元的输入端相连，用于向所述像素电路单元输入数据信号；所述栅极驱动模块的输入端与栅极驱动信号端相连，输出端与面板的像素电路单元的控制端相连，用于控制所述像素电路单元的开启与关闭。一种显示面板，包括像素电路单元，还包括所述的显示面板驱动装置。一种显示装置，包括所述的显示面板。本实用新型实施例中显示面板驱动装置包括时序控制模块，源极驱动模块和栅极驱动模块；所述时序控制模块的输出端与所述源极驱动模块的控制端和所述栅极驱动模块的控制端相连，用于向所述源极驱动模块及所述栅极驱动模块提供时序控制信号；所述源极驱动模块的输入端与源极驱动信号端相连，输出端与面板的像素电路单元的输入端相连，用于向所述像素电路单元输入数据信号；所述栅极驱动模块的输入端与栅极驱动信号端相连，输出端与面板的像素电路单元的控制端相连，用于控制所述像素电路单元的开启与关闭。本实用新型实施例通过使源极驱动模块的输出端与至少三个所述像素电路单元的输入端相连，从而减少了源极驱动模块的数量，使面板结构更加简单，使制造工艺更简单， 且可以简化控制过程。
[0012]图1为本实用新型实施例中显示面板驱动装置的主要结构图；图2为本实用新型实施例中显示面板的主要结构图；图3为本实用新型实施例中显示面板驱动的控制时序图。
具体实施方式
本实用新型实施例中显示面板驱动装置包括时序控制模块，源极驱动模块和栅极驱动模块；所述时序控制模块的输出端与所述源极驱动模块的控制端和所述栅极驱动模块的控制端相连，用于向所述源极驱动模块及所述栅极驱动模块提供时序控制信号；所述源极驱动模块的输入端与源极驱动信号端相连，输出端与面板的像素电路单元的输入端相连，用于向所述像素电路单元输入数据信号；所述栅极驱动模块的输入端与栅极驱动信号端相连，输出端与面板的像素电路单元的控制端相连，用于控制所述像素电路单元的开启与关闭。本实用新型实施例通过在源极驱动集成电路外增加源极驱动模块，使源极驱动模块的输出端与至少三个所述像素电路单元的输入端相连，从而减少了源极驱动模块的数量，使面板结构更加简单，使制造工艺更简单，且可以简化控制过程。参见图1，本实用新型实施例中显示面板驱动装置包括时序控制模块101、源极驱动模块102及栅极驱动模块103。参见图2所示，为本实用新型实施例中显示面板的主要结构图，显示面板中除包括所述显示面板驱动装置外，还包括像素电路单元104、Source Driver IC105及(kite Driver IC106。时序控制模块101的A输出端与源极驱动模块102的控制端相连，B输出端与栅极驱动模块103的控制端相连，C输出端与Source Driver IC105 及(iate Driver IC106的输入端相连。源极驱动模块102的输出端与至少三个像素电路单元104的输入端相连，栅极驱动模块103的输出端与像素电路单元104的控制端相连。时序控制模块101用于向源极驱动模块102及栅极驱动模块103提供时序控制信号。时序控制模块101可以是一个时序信号输出电路，用于输出不同的时序信号。时序控制模块101还用于向Source Driver IC105及Gate Driver IC106提供时序控制信号。在图 2中，时序控制模块101可以有八个输出端，其中，第一输出端、第二输出端和第三输出端均称为A输出端，第四输出端、第五输出端和第六输出端均称为B输出端，第七输出端和第八输出端均称为C输出端。其第一输出端与第一栅极驱动晶体管的控制端相连，第二输出端与第二栅极驱动晶体管的控制端相连，第三输出端与第三栅极驱动晶体管的控制端相连， 第四输出端与第一源极驱动晶体管的控制端相连，第五输出端与第二源极驱动晶体管的控制端相连，第六输出端与第三源极驱动晶体管的控制端相连，第七输出端与Source Driver IC105的第一输入端相连，第八输出端与(iate Driver IC106的第一输入端相连。其中，本实用新型实施例中晶体管的控制端指的是晶体管的栅极，晶体管的输入端指的是晶体管的源极。源极驱动模块102用于向像素电路单元104输出数据信号。本实用新型实施例以控制三个像素电路单元104为例进行说明。源极驱动模块102的输入端与源极驱动信号端相连，该源极驱动信号端可以与Source Driver IC105相连，源极驱动模块102的输出端与至少三个像素电路单元104的输入端相连。一个源极驱动模块102可以包括第一源极驱动晶体管、第二源极驱动晶体管及第三源极驱动晶体管。第一源极驱动晶体管的输入端与源极驱动信号端相连，控制端与时序控制模块101的第四输出端相连，输出端与第一像素
6电路单元的三个亚像素电路单元的输入端相连，第二源极驱动晶体管的输入端与源极驱动信号端相连，控制端与时序控制模块101的第五输出端相连，输出端与第二像素电路单元的三个亚像素电路单元的输入端相连，第三源极驱动晶体管的输入端与源极驱动信号端相连，控制端与时序控制模块101的第六输出端相连，输出端与第三像素电路单元的三个亚像素电路单元的输入端相连。栅极驱动模块103用于控制像素电路阵列104的开启和关闭。栅极驱动模块103 的输入端与栅极驱动信号端相连，该栅极驱动信号端可以连接fete Driver IC106，栅极驱动模块103的输出端与至少三个像素电路单元104的控制端相连。一个栅极驱动模块102 可以包括第一栅极驱动晶体管、第二栅极驱动晶体管及第三栅极驱动晶体管。第一栅极驱动晶体管的输入端与栅极驱动信号端相连，控制端与时序控制模块101的第一输出端相连，输出端分别与第一像素电路单元的第一亚像素电路单元、第二像素电路单元的第一亚像素电路单元及第三像素电路单元的第一亚像素电路单元的控制端相连；第二栅极驱动晶体管的输入端与栅极驱动信号端相连，控制端与时序控制模块101的第二输出端相连，输出端分别与第一像素电路单元的第二亚像素电路单元、第二像素电路单元的第二亚像素电路单元及第三像素电路单元的第二亚像素电路单元的控制端相连；第三栅极驱动晶体管的输入端与栅极驱动信号端相连，控制端与时序控制模块101的第三输出端相连，输出端分别与第一像素电路单元的第三亚像素电路单元、第二像素电路单元的第三亚像素电路单元及第三像素电路单元的第三亚像素电路单元的控制端相连。像素电路单元104用于带动显示面板工作。其中，本实用新型实施例中以一个像素电路单元104包括第一亚像素电路单元、第二亚像素电路单元及第三亚像素电路单元为例。其中，亚像素电路单元的数量是根据R (红色)、G (绿色)、B (蓝色)三原色的数量确定，则第一亚像素电路单元可以是R亚像素电路单元，第二亚像素电路单元可以是G亚像素电路单元，第三亚像素电路单元可以是B亚像素电路单元。每个亚像素电路单元可以包括一个驱动晶体管，亚像素电路单元的控制端可以是指该驱动晶体管的栅极，亚像素电路单元的输入端可以是指该驱动晶体管的源极。该驱动晶体管开启，则亚像素电路单元开启，该驱动晶体管截止，则亚像素电路单元关闭。在面板中包括像素电路阵列，像素电路阵列包括多个像素电路单元104。Source Driver IC105用于根据时序控制模块101提供的时序控制信号通过源极驱动模块102向像素电路单元104提供数据信号。Source Driver IC105的第二输入端与数据线相连，输出端即源极驱动信号端。Source Driver IC105在收到时序控制模块101输出的有效电平信号时，分别向第一源极驱动晶体管、第二源极驱动晶体管及第三源极驱动晶体管输出有效电平信号，使第一源极驱动晶体管、第二源极驱动晶体管及第三源极驱动晶体管分时输出数据信号。例如，时序控制模块101向Source Driver IC105输出的有效电平信号可以带有标识，例如可以有标识位以使Source Driver IC105在收到该有效电平信号时可以明确该向那个源极驱动晶体管输出有效电平信号。Gate Driver IC106用于根据时序控制模块101提供的时序控制信号通过栅极驱动模块103向像素电路单元104提供扫描信号。Gate Driver IC106的第二输入端与扫描线相连，输出端即源极驱动信号端。fete Driver IC106在收到时序控制模块101输出的有效电平信号时，向第一栅极驱动晶体管、第二栅极驱动晶体管及第三栅极驱动晶体管输出有效电平信号，即扫描信号。本实用新型实施例中，所有晶体管均可以是TFT (薄膜场效应晶体管)，且所有TFT 的类型可以相同。如果TFT类型不同，则本领域技术人员自然知道如何根据本实用新型的思想做出相应变形，此处不过多赘述。第一栅极驱动晶体管、第二栅极驱动晶体管及第三栅极驱动晶体管数量可以相等，其数量可以根据显示面板的垂直方向包含的像素电路单元104数量确定。例如，第一栅极驱动晶体管的数量可以与排列在垂直方向的第一亚像素电路单元的数量相同，第二栅极驱动晶体管的数量可以与排列在垂直方向的第二亚像素电路单元的数量相同，以及第三栅极驱动晶体管的数量可以与排列在垂直方向的第三亚像素电路单元的数量相同；第一源极驱动晶体管、第二源极驱动晶体管及第三源极驱动晶体管数量可以相等，其数量可以根据显示面板的水平方向包含的像素电路单元104数量确定。例如，第一源极驱动晶体管的数量可以与排列在水平方向的第一像素电路单元的数量相同，第二源极驱动晶体管的数量可以与排列在水平方向的第二像素电路单元的数量相同，以及第三源极驱动晶体管的数量可以与排列在水平方向的第三像素电路单元的数量相同。本实用新型实施例以控制三个像素电路单元104为例进行说明，如图2所示，即控制第一像素电路单元、第二像素电路单元及第三像素电路单元。图2中的一列三个亚像素电路单元即组成一个像素电路单元104。其中，图2中第一列像素电路单元104为第一像素电路单元，第二列像素电路单元104为第二像素电路单元，第三列像素电路单元104为第三像素电路单元。如图3所示为本实用新型实施例中显示面板驱动的控制时序图，其中，TRl 为时序控制模块101第一输出端的输出信号，TGl为时序控制模块102第二输出端的输出信号，TBl为时序控制模块102第三输出端的输出信号，TR2为时序控制模块101第四输出端的输出信号，TG2为时序控制模块101第五输出端的输出信号，TB2为时序控制模块101 第六输出端的输出信号，T7为时序控制模块101第七输出端的输出信号，T8为时序控制模块101第八输出端的输出信号。时序控制模块101通过第一输出端、第七输出端和第八输出端输出有效电平信号，同时通过第二输出端及第三输出端输出无效电平信号。本实用新型实施例中有效电平信号可以是高电平信号，无效电平信号可以是低电平信号。第二栅极驱动晶体管及第三栅极驱动晶体管截止，第一栅极驱动晶体管开启，时序控制模块101通过控制fete Driver IC106，即通过第八输出端输出有效电平信号，使(iate Driver IC106在接收到该有效电平信号时通过栅极驱动信号端向第一栅极驱动晶体管输出扫描信号(Gate Driver IC106在接收到该有效电平信号时也要通过栅极驱动信号端向第二栅极驱动晶体管及第三栅极驱动晶体管输出扫描信号，但因第二栅极驱动晶体管及第三栅极驱动晶体管均截止，因此扫描信号无法继续传输)，第一栅极驱动晶体管在接收fete Driver IC106输出的扫描信号时控制像素电路阵列中第一像素电路单元中的第一亚像素电路单元、第二像素电路单元中的第一亚像素电路单元及第三像素电路单元中的第一亚像素电路单元开启，时序控制模块 101再通过第四输出端、第五输出端及第六输出端分时输出有效电平信号，使第一源极驱动晶体管、第二源极驱动晶体管及第三源极驱动晶体管分时开启，并通过控制Source Driver IC105，使得当时序控制模块101的第四输出端输出有效电平信号时，Source Driver IC105 通过源极驱动信号端向第一源极驱动晶体管输出数据信号，当时序控制模块101的第五输出端输出有效电平信号时，Source Driver IC105通过源极驱动信号端向第二源极驱动晶体管输出数据信号，当时序控制模块101的第六输出端输出有效电平信号时，Source Driver IC105通过源极驱动信号端向第三源极驱动晶体管输出数据信号，即第一源极驱动晶体管、第二源极驱动晶体管和第三源极驱动晶体管分别在接收到Source Driver IC105 发送的数据信号时向第一像素电路单元中的第一亚像素电路单元、第二像素电路单元中的第一亚像素电路单元及第三像素电路单元中的第一亚像素电路单元输入数据信号。时序控制模块101通过第二输出端、第七输出端和第八输出端输出有效电平信号，同时通过第一输出端及第三输出端输出无效电平信号。第一栅极驱动晶体管及第三栅极驱动晶体管截止，第二栅极驱动晶体管开启，时序控制模块101通过控制fete Driver IC106，即通过第八输出端输出有效电平信号，使(iate Driver IC106在接收到该有效电平信号时通过栅极驱动信号端向第二栅极驱动晶体管输出扫描信号(Gate Driver IC106在接收到该有效电平信号时也要通过栅极驱动信号端向第一栅极驱动晶体管及第三栅极驱动晶体管输出扫描信号，但因第一栅极驱动晶体管及第三栅极驱动晶体管均截止，因此扫描信号无法继续传输)，第二栅极驱动晶体管在接收fete Driver IC106输出的扫描信号时控制像素电路阵列中第一像素电路单元中的第二亚像素电路单元、第二像素电路单元中的第二亚像素电路单元及第三像素电路单元中的第二亚像素电路单元开启，时序控制模块 101再通过第四输出端、第五输出端及第六输出端分时输出有效电平信号，使第一源极驱动晶体管、第二源极驱动晶体管及第三源极驱动晶体管分时开启，并通过控制Source Driver IC105，使得当时序控制模块101的第四输出端输出有效电平信号时，Source Driver IC105 通过源极驱动信号端向第一源极驱动晶体管输出数据信号，当时序控制模块101的第五输出端输出有效电平信号时，Source Driver IC105通过源极驱动信号端向第二源极驱动晶体管输出数据信号，当时序控制模块101的第六输出端输出有效电平信号时，Source Driver IC105通过源极驱动信号端向第三源极驱动晶体管输出数据信号，即第一源极驱动晶体管、第二源极驱动晶体管和第三源极驱动晶体管分别在接收到Source Driver IC105 发送的数据信号时向第一像素电路单元中的第二亚像素电路单元、第二像素电路单元中的第二亚像素电路单元及第三像素电路单元中的第二亚像素电路单元输入数据信号。时序控制模块101通过第三输出端、第七输出端和第八输出端输出有效电平信号，同时通过第一输出端及第二输出端输出无效电平信号。第一栅极驱动晶体管及第二栅极驱动晶体管截止，第三栅极驱动晶体管开启，时序控制模块101通过控制fete Driver IC106，即通过第八输出端输出有效电平信号，使(iate Driver IC106在接收到该有效电平信号时通过栅极驱动信号端向第三栅极驱动晶体管输出扫描信号(Gate Driver IC106在接收到该有效电平信号时也要通过栅极驱动信号端向第一栅极驱动晶体管及第二栅极驱动晶体管输出扫描信号，但因第一栅极驱动晶体管及第二栅极驱动晶体管均截止，因此扫描信号无法继续传输)，第一栅极驱动晶体管在接收fete Driver IC106输出的扫描信号时控制像素电路阵列中第一像素电路单元中的第三亚像素电路单元、第二像素电路单元中的第三亚像素电路单元及第三像素电路单元中的第三亚像素电路单元开启，时序控制模块 101再通过第四输出端、第五输出端及第六输出端分时输出有效电平信号，使第一源极驱动晶体管、第二源极驱动晶体管及第三源极驱动晶体管分时开启，并通过控制Source Driver IC105，使得当时序控制模块101的第四输出端输出有效电平信号时，Source Driver IC105通过源极驱动信号端向第一源极驱动晶体管输出数据信号，当时序控制模块101的第五输出端输出有效电平信号时，Source Driver IC105通过源极驱动信号端向第二源极驱动晶体管输出数据信号，当时序控制模块101的第六输出端输出有效电平信号时，Source Driver IC105通过源极驱动信号端向第三源极驱动晶体管输出数据信号，即第一源极驱动晶体管、第二源极驱动晶体管和第三源极驱动晶体管分别在接收到Source Driver IC105 发送的数据信号时向第一像素电路单元中的第三亚像素电路单元、第二像素电路单元中的第三亚像素电路单元及第三像素电路单元中的第三亚像素电路单元输入数据信号。以此类推，可以对像素电路阵列中所有像素电路单元104输入数据信号，从而使显示面板可以显示每一帧画面。本实用新型实施例中显示面板包括像素电路单元104、扫描线、数据线及所述面板驱动装置。在所述显示面板上，由扫描线及数据线交叉限定的像素电路单元104构成了像素电路阵列。所述显示面板可以是OLED (有机发光二极管)面板、IXD (液晶显示屏)面板等， 显示面板驱动方式可以是COG (Chip On Glass，芯片直接绑定在玻璃上)、G0A (Gate Driver on Array，阵列基板行驱动技术)等。本实用新型实施例还提供一种显示装置，其包括所述显示面板。本实用新型实施例中显示面板驱动装置包括时序控制模块101，源极驱动模块 102和栅极驱动模块103 ；所述时序控制模块101的输出端与所述源极驱动模块102的控制端和所述栅极驱动模块103的控制端相连，用于向所述源极驱动模块102及所述栅极驱动模块103提供时序控制信号；所述源极驱动模块102的输入端与源极驱动信号端相连，输出端与面板的像素电路单元104的输入端相连，用于向所述像素电路单元104输入数据信号；所述栅极驱动模块103的输入端与栅极驱动信号端相连，输出端与面板的像素电路单元104的控制端相连，用于控制所述像素电路单元104的开启与关闭。本实用新型实施例通过使源极驱动模块102的输出端与至少三个所述像素电路单元104的输入端相连，从而减少了源极驱动模块102的数量，使显示面板结构更加简单，使制造工艺更简单，且可以简化控制过程。显然，本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样，倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内，则本实用新型也意图包含这些改动和变型在内。
权利要求1.一种显示面板驱动装置，其特征在于，包括时序控制模块，源极驱动模块和栅极驱动模块；所述时序控制模块的输出端与所述源极驱动模块的控制端和所述栅极驱动模块的控制端相连，用于向所述源极驱动模块及所述栅极驱动模块提供时序控制信号；所述源极驱动模块的输入端与源极驱动信号端相连，输出端与面板的像素电路单元的输入端相连，用于向所述像素电路单元输入数据信号；所述栅极驱动模块的输入端与栅极驱动信号端相连，输出端与面板的像素电路单元的控制端相连，用于控制所述像素电路单元的开启与关闭。
2.如权利要求1所述的显示面板驱动装置，其特征在于，所述时序控制模块的输出端包括第一输出端、第二输出端、第三输出端、第四输出端、第五输出端和第六输出端；所述源极驱动模块包括第一源极驱动晶体管、第二源极驱动晶体管及第三源极驱动晶体管；所述栅极驱动模块包括第一栅极驱动晶体管、第二栅极驱动晶体管及第三栅极驱动晶体管；所述第一输出端、第二输出端及第三输出端分别与所述第一栅极驱动晶体的控制端、 所述第二栅极驱动晶体管的控制端及所述第三栅极驱动晶体管的控制端相连；所述第四输出端、第五输出端及第六输出端分别与所述第一源极驱动晶体管的控制端、所述第二源极驱动晶体管的控制端及所述第三源极驱动晶体管的控制端相连；所述第一源极驱动晶体管的输入端、第二源极驱动晶体管的输入端及第三源极驱动晶体管的输入端与源极驱动信号端相连；所述第一源极驱动晶体管的输出端与第一像素电路单元的三个亚像素电路单元的输入端相连；所述第二源极驱动晶体管的输出端与第二像素电路单元的三个亚像素电路单元的输入端相连；所述第三源极驱动晶体管的输出端与第三像素电路单元的三个亚像素电路单元的输入端相连；所述第一栅极驱动晶体管的输入端、所述第二栅极驱动晶体管的输入端及所述第三栅极驱动晶体管的输入端与栅极驱动信号端相连；所述第一栅极驱动晶体管的输出端分别与第一像素电路单元、第二像素电路单元及第三像素电路单元的第一亚像素电路单元的控制端相连；所述第二栅极驱动晶体管的输出端分别与第一像素电路单元、第二像素电路单元及第三像素电路单元的第二亚像素电路单元的控制端相连；所述第三栅极驱动晶体管的输出端分别与第一像素电路单元、第二像素电路单元及第三像素电路单元的第三亚像素电路单元的控制端相连。
3.如权利要求2所述的显示面板驱动装置，其特征在于，还包括源极驱动集成电路及栅极驱动集成电路；所述时序控制模块还包括第七输出端及第八输出端；所述源极驱动集成电路的第一输入端与所述时序控制模块的第七输出端相连，第二输入端与数据线相连，输出端为所述源极驱动信号端，用于根据所述时序控制模块提供的时序控制信号通过所述源极驱动模块向所述像素电路单元提供数据信号；所述栅极驱动集成电路的第一输入端与所述时序控制模块的第八输出端相连，第二输入端扫描线相连，输出端为所述栅极驱动信号端，用于根据所述时序控制模块提供的时序控制信号通过所述栅极驱动模块向所述像素电路单元提供扫描信号。
4.如权利要求3所述的显示面板驱动装置，其特征在于，所述时序控制模块用于通过第一输出端、第七输出端和第八输出端输出有效电平信号，通过第二输出端和第三输出端输出无效电平信号，及通过第四输出端、第五输出端及第六输出端分时输出有效电平信号；所述栅极驱动集成电路用于在接收所述时序控制模块输出的有效电平信号时通过所述栅极驱动信号端向所述第一栅极驱动晶体管输出扫描信号；所述源极驱动集成电路用于在接收所述时序控制模块输出的有效电平信号时通过所述源极驱动信号端分时向所述第一源极驱动晶体管、第二源极驱动晶体管及第三源极驱动晶体管输出数据信号；所述第一栅极驱动晶体管用于在接收所述栅极驱动集成电路输出的扫描信号时控制第一像素电路单元、第二像素电路单元及第三像素电路单元中的第一亚像素电路单元开启；所述第一源极驱动晶体管、第二源极驱动晶体管及第三源极驱动晶体管用于分别在接收所述源极驱动集成电路输出的数据信号时向第一像素电路单元、第二像素电路单元及第三像素电路单元中的第一亚像素电路单元输入数据信号。
5.如权利要求3所述的显示面板驱动装置，其特征在于，所述时序控制模块用于通过第二输出端、第七输出端和第八输出端输出有效电平信号，通过第一输出端和第三输出端输出无效电平信号，及通过第四输出端、第五输出端及第六输出端分时输出有效电平信号；所述栅极驱动集成电路用于在接收所述时序控制模块输出的有效电平信号时通过所述栅极驱动信号端向所述第二栅极驱动晶体管输出扫描信号；所述源极驱动集成电路用于在接收所述时序控制模块输出的有效电平信号时通过所述源极驱动信号端分时向所述第一源极驱动晶体管、第二源极驱动晶体管及第三源极驱动晶体管输出数据信号；所述第二栅极驱动晶体管用于在接收所述栅极驱动集成电路输出的扫描信号时控制第一像素电路单元、第二像素电路单元及第三像素电路单元中的第二亚像素电路单元开启；所述第一源极驱动晶体管、第二源极驱动晶体管及第三源极驱动晶体管用于分别在接收所述源极驱动集成电路输出的数据信号时向第一像素电路单元、第二像素电路单元及第三像素电路单元中的第二亚像素电路单元输入数据信号。
6.如权利要求3所述的显示面板驱动装置，其特征在于，所述时序控制模块用于通过第三输出端输、第七输出端和第八输出端出有效电平信号，通过第一输出端和第二输出端输出无效电平信号，及通过第四输出端、第五输出端及第六输出端分时输出有效电平信号；所述栅极驱动集成电路用于在接收所述时序控制模块输出的有效电平信号时通过所述栅极驱动信号端向所述第三栅极驱动晶体管输出扫描信号；所述源极驱动集成电路用于在接收所述时序控制模块输出的有效电平信号时通过所述源极驱动信号端分时向所述第一源极驱动晶体管、第二源极驱动晶体管及第三源极驱动晶体管输出有效电平信号；所述第三栅极驱动晶体管用于在接收所述栅极驱动集成电路输出的扫描信号时控制第一像素电路单元、第二像素电路单元及第三像素电路单元中的第三亚像素电路单元开启；所述第一源极驱动晶体管、第二源极驱动晶体管及第三源极驱动晶体管用于分别在接收所述源极驱动集成电路输出的数据信号时向第一像素电路单元、第二像素电路单元及第三像素电路单元中的第三亚像素电路单元输入数据信号。
7.如权利要求2所述的显示面板驱动装置，其特征在于，所述第一栅极驱动晶体管、第二栅极驱动晶体管、第三栅极驱动晶体管、第一源极驱动晶体管、第二源极驱动晶体管及第三源极驱动晶体管为薄膜场效应晶体管。
8.如权利要求2所述的显示面板驱动装置，其特征在于，所述第一栅极驱动晶体管、第二栅极驱动晶体管及第三栅极驱动晶体管数量相等；所述第一源极驱动晶体管、第二源极驱动晶体管及第三源极驱动晶体管数量相等。
9.如权利要求8所述的显示面板驱动装置，其特征在于，所述第一栅极驱动晶体管的数量与排列在垂直方向的所述第一亚像素电路单元的数量相同，所述第二栅极驱动晶体管的数量与排列在垂直方向的所述第二亚像素电路单元的数量相同，以及所述第三栅极驱动晶体管的数量与排列在垂直方向的所述第三亚像素电路单元的数量相同；所述第一源极驱动晶体管的数量与排列在水平方向的所述第一像素电路单元的数量相同，所述第二源极驱动晶体管的数量与排列在水平方向的所述第二像素电路单元的数量相同，以及所述第三源极驱动晶体管的数量与排列在水平方向的所述第三像素电路单元的数量相同。
10.一种显示面板，其特征在于，包括权利要求1-9任意一项所述的显示面板驱动装置。
11.一种显示装置，其特征在于，包括权利要求10所述的显示面板。
专利摘要本实用新型公开了一种显示面板驱动装置，用于减少显示面板中源极驱动模块的数量，简化控制过程及制造工艺。所述显示面板驱动装置包括时序控制模块，源极驱动模块和栅极驱动模块；所述时序控制模块的输出端与所述源极驱动模块的控制端和所述栅极驱动模块的控制端相连，用于向所述源极驱动模块及所述栅极驱动模块提供时序控制信号；所述源极驱动模块的输入端与源极驱动信号端相连，输出端与面板的像素电路单元的输入端相连，用于向所述像素电路单元输入数据信号；所述栅极驱动模块的输入端与栅极驱动信号端相连，输出端与面板的像素电路单元的控制端相连，用于控制所述像素电路单元的开启与关闭。本实用新型还公开了一种显示面板及显示装置。
文档编号G09G3/20GK202084275SQ20112020092
公开日2011年12月21日 申请日期2011年6月15日 优先权日2011年6月15日
发明者张 林, 时哲, 赵卫杰 申请人:北京京东方光电科技有限公司
技术领域：
本实用新型涉及电学领域，特别涉及一种显示装置、显示面板及显示面板驱动装置。
背景技术：
面对液晶面板行业强烈的市场竞争，在保证产品质量的前提下，降低产品的成本已经成为提高产品市场竞争的重要手段之一。当前液晶显示驱动电路采用较多的fete Driver IC(栅极驱动集成电路)和 Source Driver IC(源极驱动集成电路)均不具备成本优势。而现有技术中使用的Treble Gate (三倍栅极)技术必须增加fete Driver IC的数量为原来的三倍，即在一个面板中使 Gate Driver IC的数量为Source Driver IC数量的三倍，虽然可以增强驱动效果，但也相应增加了驱动电路的成本，且结构也较为复杂。
实用新型内容本实用新型实施例提供一种显示装置、显示面板及显示面板驱动装置，用于减少显示面板中源极驱动模块的数量，简化控制过程及制造工艺。一种显示面板驱动装置，包括时序控制模块，源极驱动模块和栅极驱动模块；所述时序控制模块的输出端与所述源极驱动模块的控制端和所述栅极驱动模块的控制端相连，用于向所述源极驱动模块及所述栅极驱动模块提供时序控制信号；所述源极驱动模块的输入端与源极驱动信号端相连，输出端与面板的像素电路单元的输入端相连，用于向所述像素电路单元输入数据信号；所述栅极驱动模块的输入端与栅极驱动信号端相连，输出端与面板的像素电路单元的控制端相连，用于控制所述像素电路单元的开启与关闭。一种显示面板，包括像素电路单元，还包括所述的显示面板驱动装置。一种显示装置，包括所述的显示面板。本实用新型实施例中显示面板驱动装置包括时序控制模块，源极驱动模块和栅极驱动模块；所述时序控制模块的输出端与所述源极驱动模块的控制端和所述栅极驱动模块的控制端相连，用于向所述源极驱动模块及所述栅极驱动模块提供时序控制信号；所述源极驱动模块的输入端与源极驱动信号端相连，输出端与面板的像素电路单元的输入端相连，用于向所述像素电路单元输入数据信号；所述栅极驱动模块的输入端与栅极驱动信号端相连，输出端与面板的像素电路单元的控制端相连，用于控制所述像素电路单元的开启与关闭。本实用新型实施例通过使源极驱动模块的输出端与至少三个所述像素电路单元的输入端相连，从而减少了源极驱动模块的数量，使面板结构更加简单，使制造工艺更简单， 且可以简化控制过程。
[0012]图1为本实用新型实施例中显示面板驱动装置的主要结构图；图2为本实用新型实施例中显示面板的主要结构图；图3为本实用新型实施例中显示面板驱动的控制时序图。
具体实施方式
本实用新型实施例中显示面板驱动装置包括时序控制模块，源极驱动模块和栅极驱动模块；所述时序控制模块的输出端与所述源极驱动模块的控制端和所述栅极驱动模块的控制端相连，用于向所述源极驱动模块及所述栅极驱动模块提供时序控制信号；所述源极驱动模块的输入端与源极驱动信号端相连，输出端与面板的像素电路单元的输入端相连，用于向所述像素电路单元输入数据信号；所述栅极驱动模块的输入端与栅极驱动信号端相连，输出端与面板的像素电路单元的控制端相连，用于控制所述像素电路单元的开启与关闭。本实用新型实施例通过在源极驱动集成电路外增加源极驱动模块，使源极驱动模块的输出端与至少三个所述像素电路单元的输入端相连，从而减少了源极驱动模块的数量，使面板结构更加简单，使制造工艺更简单，且可以简化控制过程。参见图1，本实用新型实施例中显示面板驱动装置包括时序控制模块101、源极驱动模块102及栅极驱动模块103。参见图2所示，为本实用新型实施例中显示面板的主要结构图，显示面板中除包括所述显示面板驱动装置外，还包括像素电路单元104、Source Driver IC105及(kite Driver IC106。时序控制模块101的A输出端与源极驱动模块102的控制端相连，B输出端与栅极驱动模块103的控制端相连，C输出端与Source Driver IC105 及(iate Driver IC106的输入端相连。源极驱动模块102的输出端与至少三个像素电路单元104的输入端相连，栅极驱动模块103的输出端与像素电路单元104的控制端相连。时序控制模块101用于向源极驱动模块102及栅极驱动模块103提供时序控制信号。时序控制模块101可以是一个时序信号输出电路，用于输出不同的时序信号。时序控制模块101还用于向Source Driver IC105及Gate Driver IC106提供时序控制信号。在图 2中，时序控制模块101可以有八个输出端，其中，第一输出端、第二输出端和第三输出端均称为A输出端，第四输出端、第五输出端和第六输出端均称为B输出端，第七输出端和第八输出端均称为C输出端。其第一输出端与第一栅极驱动晶体管的控制端相连，第二输出端与第二栅极驱动晶体管的控制端相连，第三输出端与第三栅极驱动晶体管的控制端相连， 第四输出端与第一源极驱动晶体管的控制端相连，第五输出端与第二源极驱动晶体管的控制端相连，第六输出端与第三源极驱动晶体管的控制端相连，第七输出端与Source Driver IC105的第一输入端相连，第八输出端与(iate Driver IC106的第一输入端相连。其中，本实用新型实施例中晶体管的控制端指的是晶体管的栅极，晶体管的输入端指的是晶体管的源极。源极驱动模块102用于向像素电路单元104输出数据信号。本实用新型实施例以控制三个像素电路单元104为例进行说明。源极驱动模块102的输入端与源极驱动信号端相连，该源极驱动信号端可以与Source Driver IC105相连，源极驱动模块102的输出端与至少三个像素电路单元104的输入端相连。一个源极驱动模块102可以包括第一源极驱动晶体管、第二源极驱动晶体管及第三源极驱动晶体管。第一源极驱动晶体管的输入端与源极驱动信号端相连，控制端与时序控制模块101的第四输出端相连，输出端与第一像素
6电路单元的三个亚像素电路单元的输入端相连，第二源极驱动晶体管的输入端与源极驱动信号端相连，控制端与时序控制模块101的第五输出端相连，输出端与第二像素电路单元的三个亚像素电路单元的输入端相连，第三源极驱动晶体管的输入端与源极驱动信号端相连，控制端与时序控制模块101的第六输出端相连，输出端与第三像素电路单元的三个亚像素电路单元的输入端相连。栅极驱动模块103用于控制像素电路阵列104的开启和关闭。栅极驱动模块103 的输入端与栅极驱动信号端相连，该栅极驱动信号端可以连接fete Driver IC106，栅极驱动模块103的输出端与至少三个像素电路单元104的控制端相连。一个栅极驱动模块102 可以包括第一栅极驱动晶体管、第二栅极驱动晶体管及第三栅极驱动晶体管。第一栅极驱动晶体管的输入端与栅极驱动信号端相连，控制端与时序控制模块101的第一输出端相连，输出端分别与第一像素电路单元的第一亚像素电路单元、第二像素电路单元的第一亚像素电路单元及第三像素电路单元的第一亚像素电路单元的控制端相连；第二栅极驱动晶体管的输入端与栅极驱动信号端相连，控制端与时序控制模块101的第二输出端相连，输出端分别与第一像素电路单元的第二亚像素电路单元、第二像素电路单元的第二亚像素电路单元及第三像素电路单元的第二亚像素电路单元的控制端相连；第三栅极驱动晶体管的输入端与栅极驱动信号端相连，控制端与时序控制模块101的第三输出端相连，输出端分别与第一像素电路单元的第三亚像素电路单元、第二像素电路单元的第三亚像素电路单元及第三像素电路单元的第三亚像素电路单元的控制端相连。像素电路单元104用于带动显示面板工作。其中，本实用新型实施例中以一个像素电路单元104包括第一亚像素电路单元、第二亚像素电路单元及第三亚像素电路单元为例。其中，亚像素电路单元的数量是根据R (红色)、G (绿色)、B (蓝色)三原色的数量确定，则第一亚像素电路单元可以是R亚像素电路单元，第二亚像素电路单元可以是G亚像素电路单元，第三亚像素电路单元可以是B亚像素电路单元。每个亚像素电路单元可以包括一个驱动晶体管，亚像素电路单元的控制端可以是指该驱动晶体管的栅极，亚像素电路单元的输入端可以是指该驱动晶体管的源极。该驱动晶体管开启，则亚像素电路单元开启，该驱动晶体管截止，则亚像素电路单元关闭。在面板中包括像素电路阵列，像素电路阵列包括多个像素电路单元104。Source Driver IC105用于根据时序控制模块101提供的时序控制信号通过源极驱动模块102向像素电路单元104提供数据信号。Source Driver IC105的第二输入端与数据线相连，输出端即源极驱动信号端。Source Driver IC105在收到时序控制模块101输出的有效电平信号时，分别向第一源极驱动晶体管、第二源极驱动晶体管及第三源极驱动晶体管输出有效电平信号，使第一源极驱动晶体管、第二源极驱动晶体管及第三源极驱动晶体管分时输出数据信号。例如，时序控制模块101向Source Driver IC105输出的有效电平信号可以带有标识，例如可以有标识位以使Source Driver IC105在收到该有效电平信号时可以明确该向那个源极驱动晶体管输出有效电平信号。Gate Driver IC106用于根据时序控制模块101提供的时序控制信号通过栅极驱动模块103向像素电路单元104提供扫描信号。Gate Driver IC106的第二输入端与扫描线相连，输出端即源极驱动信号端。fete Driver IC106在收到时序控制模块101输出的有效电平信号时，向第一栅极驱动晶体管、第二栅极驱动晶体管及第三栅极驱动晶体管输出有效电平信号，即扫描信号。本实用新型实施例中，所有晶体管均可以是TFT (薄膜场效应晶体管)，且所有TFT 的类型可以相同。如果TFT类型不同，则本领域技术人员自然知道如何根据本实用新型的思想做出相应变形，此处不过多赘述。第一栅极驱动晶体管、第二栅极驱动晶体管及第三栅极驱动晶体管数量可以相等，其数量可以根据显示面板的垂直方向包含的像素电路单元104数量确定。例如，第一栅极驱动晶体管的数量可以与排列在垂直方向的第一亚像素电路单元的数量相同，第二栅极驱动晶体管的数量可以与排列在垂直方向的第二亚像素电路单元的数量相同，以及第三栅极驱动晶体管的数量可以与排列在垂直方向的第三亚像素电路单元的数量相同；第一源极驱动晶体管、第二源极驱动晶体管及第三源极驱动晶体管数量可以相等，其数量可以根据显示面板的水平方向包含的像素电路单元104数量确定。例如，第一源极驱动晶体管的数量可以与排列在水平方向的第一像素电路单元的数量相同，第二源极驱动晶体管的数量可以与排列在水平方向的第二像素电路单元的数量相同，以及第三源极驱动晶体管的数量可以与排列在水平方向的第三像素电路单元的数量相同。本实用新型实施例以控制三个像素电路单元104为例进行说明，如图2所示，即控制第一像素电路单元、第二像素电路单元及第三像素电路单元。图2中的一列三个亚像素电路单元即组成一个像素电路单元104。其中，图2中第一列像素电路单元104为第一像素电路单元，第二列像素电路单元104为第二像素电路单元，第三列像素电路单元104为第三像素电路单元。如图3所示为本实用新型实施例中显示面板驱动的控制时序图，其中，TRl 为时序控制模块101第一输出端的输出信号，TGl为时序控制模块102第二输出端的输出信号，TBl为时序控制模块102第三输出端的输出信号，TR2为时序控制模块101第四输出端的输出信号，TG2为时序控制模块101第五输出端的输出信号，TB2为时序控制模块101 第六输出端的输出信号，T7为时序控制模块101第七输出端的输出信号，T8为时序控制模块101第八输出端的输出信号。时序控制模块101通过第一输出端、第七输出端和第八输出端输出有效电平信号，同时通过第二输出端及第三输出端输出无效电平信号。本实用新型实施例中有效电平信号可以是高电平信号，无效电平信号可以是低电平信号。第二栅极驱动晶体管及第三栅极驱动晶体管截止，第一栅极驱动晶体管开启，时序控制模块101通过控制fete Driver IC106，即通过第八输出端输出有效电平信号，使(iate Driver IC106在接收到该有效电平信号时通过栅极驱动信号端向第一栅极驱动晶体管输出扫描信号(Gate Driver IC106在接收到该有效电平信号时也要通过栅极驱动信号端向第二栅极驱动晶体管及第三栅极驱动晶体管输出扫描信号，但因第二栅极驱动晶体管及第三栅极驱动晶体管均截止，因此扫描信号无法继续传输)，第一栅极驱动晶体管在接收fete Driver IC106输出的扫描信号时控制像素电路阵列中第一像素电路单元中的第一亚像素电路单元、第二像素电路单元中的第一亚像素电路单元及第三像素电路单元中的第一亚像素电路单元开启，时序控制模块 101再通过第四输出端、第五输出端及第六输出端分时输出有效电平信号，使第一源极驱动晶体管、第二源极驱动晶体管及第三源极驱动晶体管分时开启，并通过控制Source Driver IC105，使得当时序控制模块101的第四输出端输出有效电平信号时，Source Driver IC105 通过源极驱动信号端向第一源极驱动晶体管输出数据信号，当时序控制模块101的第五输出端输出有效电平信号时，Source Driver IC105通过源极驱动信号端向第二源极驱动晶体管输出数据信号，当时序控制模块101的第六输出端输出有效电平信号时，Source Driver IC105通过源极驱动信号端向第三源极驱动晶体管输出数据信号，即第一源极驱动晶体管、第二源极驱动晶体管和第三源极驱动晶体管分别在接收到Source Driver IC105 发送的数据信号时向第一像素电路单元中的第一亚像素电路单元、第二像素电路单元中的第一亚像素电路单元及第三像素电路单元中的第一亚像素电路单元输入数据信号。时序控制模块101通过第二输出端、第七输出端和第八输出端输出有效电平信号，同时通过第一输出端及第三输出端输出无效电平信号。第一栅极驱动晶体管及第三栅极驱动晶体管截止，第二栅极驱动晶体管开启，时序控制模块101通过控制fete Driver IC106，即通过第八输出端输出有效电平信号，使(iate Driver IC106在接收到该有效电平信号时通过栅极驱动信号端向第二栅极驱动晶体管输出扫描信号(Gate Driver IC106在接收到该有效电平信号时也要通过栅极驱动信号端向第一栅极驱动晶体管及第三栅极驱动晶体管输出扫描信号，但因第一栅极驱动晶体管及第三栅极驱动晶体管均截止，因此扫描信号无法继续传输)，第二栅极驱动晶体管在接收fete Driver IC106输出的扫描信号时控制像素电路阵列中第一像素电路单元中的第二亚像素电路单元、第二像素电路单元中的第二亚像素电路单元及第三像素电路单元中的第二亚像素电路单元开启，时序控制模块 101再通过第四输出端、第五输出端及第六输出端分时输出有效电平信号，使第一源极驱动晶体管、第二源极驱动晶体管及第三源极驱动晶体管分时开启，并通过控制Source Driver IC105，使得当时序控制模块101的第四输出端输出有效电平信号时，Source Driver IC105 通过源极驱动信号端向第一源极驱动晶体管输出数据信号，当时序控制模块101的第五输出端输出有效电平信号时，Source Driver IC105通过源极驱动信号端向第二源极驱动晶体管输出数据信号，当时序控制模块101的第六输出端输出有效电平信号时，Source Driver IC105通过源极驱动信号端向第三源极驱动晶体管输出数据信号，即第一源极驱动晶体管、第二源极驱动晶体管和第三源极驱动晶体管分别在接收到Source Driver IC105 发送的数据信号时向第一像素电路单元中的第二亚像素电路单元、第二像素电路单元中的第二亚像素电路单元及第三像素电路单元中的第二亚像素电路单元输入数据信号。时序控制模块101通过第三输出端、第七输出端和第八输出端输出有效电平信号，同时通过第一输出端及第二输出端输出无效电平信号。第一栅极驱动晶体管及第二栅极驱动晶体管截止，第三栅极驱动晶体管开启，时序控制模块101通过控制fete Driver IC106，即通过第八输出端输出有效电平信号，使(iate Driver IC106在接收到该有效电平信号时通过栅极驱动信号端向第三栅极驱动晶体管输出扫描信号(Gate Driver IC106在接收到该有效电平信号时也要通过栅极驱动信号端向第一栅极驱动晶体管及第二栅极驱动晶体管输出扫描信号，但因第一栅极驱动晶体管及第二栅极驱动晶体管均截止，因此扫描信号无法继续传输)，第一栅极驱动晶体管在接收fete Driver IC106输出的扫描信号时控制像素电路阵列中第一像素电路单元中的第三亚像素电路单元、第二像素电路单元中的第三亚像素电路单元及第三像素电路单元中的第三亚像素电路单元开启，时序控制模块 101再通过第四输出端、第五输出端及第六输出端分时输出有效电平信号，使第一源极驱动晶体管、第二源极驱动晶体管及第三源极驱动晶体管分时开启，并通过控制Source Driver IC105，使得当时序控制模块101的第四输出端输出有效电平信号时，Source Driver IC105通过源极驱动信号端向第一源极驱动晶体管输出数据信号，当时序控制模块101的第五输出端输出有效电平信号时，Source Driver IC105通过源极驱动信号端向第二源极驱动晶体管输出数据信号，当时序控制模块101的第六输出端输出有效电平信号时，Source Driver IC105通过源极驱动信号端向第三源极驱动晶体管输出数据信号，即第一源极驱动晶体管、第二源极驱动晶体管和第三源极驱动晶体管分别在接收到Source Driver IC105 发送的数据信号时向第一像素电路单元中的第三亚像素电路单元、第二像素电路单元中的第三亚像素电路单元及第三像素电路单元中的第三亚像素电路单元输入数据信号。以此类推，可以对像素电路阵列中所有像素电路单元104输入数据信号，从而使显示面板可以显示每一帧画面。本实用新型实施例中显示面板包括像素电路单元104、扫描线、数据线及所述面板驱动装置。在所述显示面板上，由扫描线及数据线交叉限定的像素电路单元104构成了像素电路阵列。所述显示面板可以是OLED (有机发光二极管)面板、IXD (液晶显示屏)面板等， 显示面板驱动方式可以是COG (Chip On Glass，芯片直接绑定在玻璃上)、G0A (Gate Driver on Array，阵列基板行驱动技术)等。本实用新型实施例还提供一种显示装置，其包括所述显示面板。本实用新型实施例中显示面板驱动装置包括时序控制模块101，源极驱动模块 102和栅极驱动模块103 ；所述时序控制模块101的输出端与所述源极驱动模块102的控制端和所述栅极驱动模块103的控制端相连，用于向所述源极驱动模块102及所述栅极驱动模块103提供时序控制信号；所述源极驱动模块102的输入端与源极驱动信号端相连，输出端与面板的像素电路单元104的输入端相连，用于向所述像素电路单元104输入数据信号；所述栅极驱动模块103的输入端与栅极驱动信号端相连，输出端与面板的像素电路单元104的控制端相连，用于控制所述像素电路单元104的开启与关闭。本实用新型实施例通过使源极驱动模块102的输出端与至少三个所述像素电路单元104的输入端相连，从而减少了源极驱动模块102的数量，使显示面板结构更加简单，使制造工艺更简单，且可以简化控制过程。显然，本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样，倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内，则本实用新型也意图包含这些改动和变型在内。
权利要求1.一种显示面板驱动装置，其特征在于，包括时序控制模块，源极驱动模块和栅极驱动模块；所述时序控制模块的输出端与所述源极驱动模块的控制端和所述栅极驱动模块的控制端相连，用于向所述源极驱动模块及所述栅极驱动模块提供时序控制信号；所述源极驱动模块的输入端与源极驱动信号端相连，输出端与面板的像素电路单元的输入端相连，用于向所述像素电路单元输入数据信号；所述栅极驱动模块的输入端与栅极驱动信号端相连，输出端与面板的像素电路单元的控制端相连，用于控制所述像素电路单元的开启与关闭。
2.如权利要求1所述的显示面板驱动装置，其特征在于，所述时序控制模块的输出端包括第一输出端、第二输出端、第三输出端、第四输出端、第五输出端和第六输出端；所述源极驱动模块包括第一源极驱动晶体管、第二源极驱动晶体管及第三源极驱动晶体管；所述栅极驱动模块包括第一栅极驱动晶体管、第二栅极驱动晶体管及第三栅极驱动晶体管；所述第一输出端、第二输出端及第三输出端分别与所述第一栅极驱动晶体的控制端、 所述第二栅极驱动晶体管的控制端及所述第三栅极驱动晶体管的控制端相连；所述第四输出端、第五输出端及第六输出端分别与所述第一源极驱动晶体管的控制端、所述第二源极驱动晶体管的控制端及所述第三源极驱动晶体管的控制端相连；所述第一源极驱动晶体管的输入端、第二源极驱动晶体管的输入端及第三源极驱动晶体管的输入端与源极驱动信号端相连；所述第一源极驱动晶体管的输出端与第一像素电路单元的三个亚像素电路单元的输入端相连；所述第二源极驱动晶体管的输出端与第二像素电路单元的三个亚像素电路单元的输入端相连；所述第三源极驱动晶体管的输出端与第三像素电路单元的三个亚像素电路单元的输入端相连；所述第一栅极驱动晶体管的输入端、所述第二栅极驱动晶体管的输入端及所述第三栅极驱动晶体管的输入端与栅极驱动信号端相连；所述第一栅极驱动晶体管的输出端分别与第一像素电路单元、第二像素电路单元及第三像素电路单元的第一亚像素电路单元的控制端相连；所述第二栅极驱动晶体管的输出端分别与第一像素电路单元、第二像素电路单元及第三像素电路单元的第二亚像素电路单元的控制端相连；所述第三栅极驱动晶体管的输出端分别与第一像素电路单元、第二像素电路单元及第三像素电路单元的第三亚像素电路单元的控制端相连。
3.如权利要求2所述的显示面板驱动装置，其特征在于，还包括源极驱动集成电路及栅极驱动集成电路；所述时序控制模块还包括第七输出端及第八输出端；所述源极驱动集成电路的第一输入端与所述时序控制模块的第七输出端相连，第二输入端与数据线相连，输出端为所述源极驱动信号端，用于根据所述时序控制模块提供的时序控制信号通过所述源极驱动模块向所述像素电路单元提供数据信号；所述栅极驱动集成电路的第一输入端与所述时序控制模块的第八输出端相连，第二输入端扫描线相连，输出端为所述栅极驱动信号端，用于根据所述时序控制模块提供的时序控制信号通过所述栅极驱动模块向所述像素电路单元提供扫描信号。
4.如权利要求3所述的显示面板驱动装置，其特征在于，所述时序控制模块用于通过第一输出端、第七输出端和第八输出端输出有效电平信号，通过第二输出端和第三输出端输出无效电平信号，及通过第四输出端、第五输出端及第六输出端分时输出有效电平信号；所述栅极驱动集成电路用于在接收所述时序控制模块输出的有效电平信号时通过所述栅极驱动信号端向所述第一栅极驱动晶体管输出扫描信号；所述源极驱动集成电路用于在接收所述时序控制模块输出的有效电平信号时通过所述源极驱动信号端分时向所述第一源极驱动晶体管、第二源极驱动晶体管及第三源极驱动晶体管输出数据信号；所述第一栅极驱动晶体管用于在接收所述栅极驱动集成电路输出的扫描信号时控制第一像素电路单元、第二像素电路单元及第三像素电路单元中的第一亚像素电路单元开启；所述第一源极驱动晶体管、第二源极驱动晶体管及第三源极驱动晶体管用于分别在接收所述源极驱动集成电路输出的数据信号时向第一像素电路单元、第二像素电路单元及第三像素电路单元中的第一亚像素电路单元输入数据信号。
5.如权利要求3所述的显示面板驱动装置，其特征在于，所述时序控制模块用于通过第二输出端、第七输出端和第八输出端输出有效电平信号，通过第一输出端和第三输出端输出无效电平信号，及通过第四输出端、第五输出端及第六输出端分时输出有效电平信号；所述栅极驱动集成电路用于在接收所述时序控制模块输出的有效电平信号时通过所述栅极驱动信号端向所述第二栅极驱动晶体管输出扫描信号；所述源极驱动集成电路用于在接收所述时序控制模块输出的有效电平信号时通过所述源极驱动信号端分时向所述第一源极驱动晶体管、第二源极驱动晶体管及第三源极驱动晶体管输出数据信号；所述第二栅极驱动晶体管用于在接收所述栅极驱动集成电路输出的扫描信号时控制第一像素电路单元、第二像素电路单元及第三像素电路单元中的第二亚像素电路单元开启；所述第一源极驱动晶体管、第二源极驱动晶体管及第三源极驱动晶体管用于分别在接收所述源极驱动集成电路输出的数据信号时向第一像素电路单元、第二像素电路单元及第三像素电路单元中的第二亚像素电路单元输入数据信号。
6.如权利要求3所述的显示面板驱动装置，其特征在于，所述时序控制模块用于通过第三输出端输、第七输出端和第八输出端出有效电平信号，通过第一输出端和第二输出端输出无效电平信号，及通过第四输出端、第五输出端及第六输出端分时输出有效电平信号；所述栅极驱动集成电路用于在接收所述时序控制模块输出的有效电平信号时通过所述栅极驱动信号端向所述第三栅极驱动晶体管输出扫描信号；所述源极驱动集成电路用于在接收所述时序控制模块输出的有效电平信号时通过所述源极驱动信号端分时向所述第一源极驱动晶体管、第二源极驱动晶体管及第三源极驱动晶体管输出有效电平信号；所述第三栅极驱动晶体管用于在接收所述栅极驱动集成电路输出的扫描信号时控制第一像素电路单元、第二像素电路单元及第三像素电路单元中的第三亚像素电路单元开启；所述第一源极驱动晶体管、第二源极驱动晶体管及第三源极驱动晶体管用于分别在接收所述源极驱动集成电路输出的数据信号时向第一像素电路单元、第二像素电路单元及第三像素电路单元中的第三亚像素电路单元输入数据信号。
7.如权利要求2所述的显示面板驱动装置，其特征在于，所述第一栅极驱动晶体管、第二栅极驱动晶体管、第三栅极驱动晶体管、第一源极驱动晶体管、第二源极驱动晶体管及第三源极驱动晶体管为薄膜场效应晶体管。
8.如权利要求2所述的显示面板驱动装置，其特征在于，所述第一栅极驱动晶体管、第二栅极驱动晶体管及第三栅极驱动晶体管数量相等；所述第一源极驱动晶体管、第二源极驱动晶体管及第三源极驱动晶体管数量相等。
9.如权利要求8所述的显示面板驱动装置，其特征在于，所述第一栅极驱动晶体管的数量与排列在垂直方向的所述第一亚像素电路单元的数量相同，所述第二栅极驱动晶体管的数量与排列在垂直方向的所述第二亚像素电路单元的数量相同，以及所述第三栅极驱动晶体管的数量与排列在垂直方向的所述第三亚像素电路单元的数量相同；所述第一源极驱动晶体管的数量与排列在水平方向的所述第一像素电路单元的数量相同，所述第二源极驱动晶体管的数量与排列在水平方向的所述第二像素电路单元的数量相同，以及所述第三源极驱动晶体管的数量与排列在水平方向的所述第三像素电路单元的数量相同。
10.一种显示面板，其特征在于，包括权利要求1-9任意一项所述的显示面板驱动装置。
11.一种显示装置，其特征在于，包括权利要求10所述的显示面板。
专利摘要本实用新型公开了一种显示面板驱动装置，用于减少显示面板中源极驱动模块的数量，简化控制过程及制造工艺。所述显示面板驱动装置包括时序控制模块，源极驱动模块和栅极驱动模块；所述时序控制模块的输出端与所述源极驱动模块的控制端和所述栅极驱动模块的控制端相连，用于向所述源极驱动模块及所述栅极驱动模块提供时序控制信号；所述源极驱动模块的输入端与源极驱动信号端相连，输出端与面板的像素电路单元的输入端相连，用于向所述像素电路单元输入数据信号；所述栅极驱动模块的输入端与栅极驱动信号端相连，输出端与面板的像素电路单元的控制端相连，用于控制所述像素电路单元的开启与关闭。本实用新型还公开了一种显示面板及显示装置。
文档编号G09G3/20GK202084275SQ20112020092
公开日2011年12月21日 申请日期2011年6月15日 优先权日2011年6月15日
发明者张 林, 时哲, 赵卫杰 申请人:北京京东方光电科技有限公司
最新回复(0)