显示装置的制作方法

专利名称：：显示装置的制作方法
技术领域：
：本发明涉及显示装置，尤其涉及具有内置了显示控制电路(也称为定时控制器)的图像线驱动电路(也称为漏极驱动器、源极驱动器)的液晶显示装置。
背景技术：
：使用薄膜晶体管作为有源元件的TFT方式的液晶显示模块能够显示高清晰的图像，因此被用作电视、个人计算机用显示器等的显示装置。尤其是小型的TFT方式的液晶显示装置多用作便携电话的显示部。一般而言，在液晶显示显示模块中，在由邻接的两条扫描线(也称为栅极线)和邻接的两条图像线(也称为源极线和漏极线)围成的区域，形成由来自扫描线的扫描信号导通的薄膜晶体管和经由薄膜晶体管而被供给来自图像线的图像信号的像素电极，从而构成所谓的子像素。形成上述多个子像素的区域是显示区域，存在包围该显示区域的周边区域。在周边区域设置有对各图像线提供图像电压(灰阶电压)的漏极驱动器(也称为源极驱动器)和对各扫描线提供扫描电压的栅极驱动器。从显示控制电路(也称为定时控制器)对漏极驱动器和栅极驱动器输入显示控制信号，漏极驱动器和栅极驱动器由显示控制电路进行控制和驱动。
发明内容一般而言，漏极驱动器配置在液晶显示板的一条边(长边)一侧，栅极驱动器配置在液晶显示板的另一条边(短边)一侧。这里，漏极驱动器和栅极驱动器通过例如COG方式安装在玻璃基板上。另外，显示控制电路安装在另外的印刷布线板上，例如配置在液晶显示模块的背面等。另一方面，以往要求液晶显示模块的低成本化，近年来要求进一步的低成本化。作为用于谋求该低成本化的一个方法，可以举出消减部件的个数这种方法。本发明是为了解决上述现有技术的问题而做出的，本发明的目的在于提供一种显示装置，通过将显示控制电路内置在图像线驱动电路内来消减部件个数。本发明的上述的和其他的目的以及新的特征，通过本说明书的记栽和附图而得以明确。简单说明本发明所公开的发明中具有代表性的方案的概要如下。(1)一种具有显示板和多个图像线驱动电路的显示装置，该显示板具有多个像素和对上述多个像素输入图像电压的多条图像线，该图像线驱动电路对上述多条图像线提供图像电压，上述各图像线驱动电路包括显示控制电路，上述各图像线驱动电路进行总线连接，上述多个图像线驱动电路中的一个图像线驱动电路作为主图像线驱动电路进行工作，上述多个图像线驱动电路中的上述主图像线驱动电路以外的图像线驱动电路作为从属图像线驱动电路进行工作。(2)在(1)中，上述各图像线驱动电路在输入到主/从属切换端子(MST)中的电压电平为第一电压电平时作为主图像线驱动电路进行工作，输入到上述主/从属切换端子(MST)中的电压电平为与上述第一电压电平不同的第二电压电平时作为从属图像线驱动电路进行工作。(3)在(1)或(2)中，上述主图像线驱动电路具有时钟振荡电路，在上述从属图像线驱动电路被输入来自上述主图像线驱动电路的上述时钟振荡电路的时钟。(4)在(1)至(3)的任意一个中，上述多个图像线驱动电路串联配置在上述显示板的第一条边一侧，该串联配置的上述多个图像线驱动电路的最前级为上述主图像线驱动电路，下一级以后为上述从属图像线驱动电路。(5)在(1)至(4)的任意一个中，上述显示板具有对上述多个像素输入扫描电压的多条扫描线，具有至少一个对上述扫描线提供扫描电压的扫描线驱动电路，上述各图像线驱动电路具有输出控制上述至少一个扫描线驱动电路的扫描线驱动电路控制信号的多个扫描控制端子，上述主图像线驱动电路从上述多个扫描控制端子对上述至少一个扫描线驱动电路输出上述扫描线驱动电路控制信号。(6)在(5)中，上述多个扫描控制端子配置在上述各图像线驱动电路的长度方向的左右两侧，上述各图像线驱动电路在输入到扫描控制端子选择端子(GLR)的电压电平为第一电压电平时，从配置在左侧的上述多个扫描控制端子对上述至少一个扫描线驱动电路输出上述扫描线驱动电路控制信号，在输入到扫描控制端子选择端子(GLR)的电压电平为与上述第一电压电平不同的第二电压电平时，从配置在右侧的上述多个扫描控制端子对上述至少一个扫描线驱动电路输出上述扫描线驱动电路控制信号。(7)在(5)或(6)中，上述至少一个扫描线驱动电路配置在与上述显示板的第一条边邻接的第二条边一侧。(8)在(1)至(7)的任意一个中，上述各图像线驱动电路的上述显示控制电路具有保持上述显示控制电路的设定值的寄存器，能够在上述显示装置起动时，从外部存储器对上述寄存器写入上述显示控制电路的设定值。(9)在(8)中，在上述显示装置起动时，从上述外部存储器对上述寄存器写入上述显示控制电路的设定值时，从上述主图像线驱动电路到最后的上述从属图像线驱动电路依次访问上述外部存储器，将上述设定值写入上述寄存器中。简单说明本申请所公开的发明之中具有代表性方案所得到的效果如下。按照本发明的显示装置，能够通过在图像线驱动电路内内置显示控制电路来;肖减部件个数。图1是本发明实施例的液晶显示模块的概略结构的框图。图2是表示图1所示的漏极驱动器的概略内部结构的框图。图3是表示本发明实施例的漏极驱动器的配置例的图。图4是表示本发明实施例的漏极驱动器的另一配置例的图。图5是表示本发明实施例的漏极驱动器的另一配置例的图。图6是表示本发明实施例的漏极驱动器的另一配置例的图。图7是现有的液晶显示模块的概略结构的框图。具体实施例方式下面，参照附图，详细地说明将本发明应用于液晶显示模块的实施例。另外，在用于说明实施例的全部附图中，对具有相同功能的部件标以相同的符号，而省略其重复的说明。首先，简单说明现有的液晶显示模块。图7是表示现有的液晶显示模块的概略结构的框图。图7所示的液晶显示模块由液晶显示板1、漏极驱动器2、栅极驱动器3、显示控制电路4、以及电源电路5构成。漏极驱动器2和栅极驱动器3配置在显示板1的周边部。例如，漏极驱动器2和栅极驱动器3分别以COG方式安装在液晶显示板1的一对基板的第一基板(例如玻璃基板)的两条边的周边部。或者，漏极驱动器2和栅极驱动器3分别以COF方式安装在配置于液晶显示板1的第一基板的两条边的周边部的挠性电路板上。另外，显示控制电路4和电源电路5分别安装于配置在液晶显示板1的周边部(例如液晶显示模块的背面)的电路基板上。显示控制电路4对从图形处理器单元(GPU)8输入的显示信号进行数据的交流化等与液晶显示板1的显示相适应的定时调整，转换成显示方式的显示数据，并将其与同步信号(时钟信号)一起输入到漏极驱动器2和栅极驱动器3。栅极驱动器3根据显示控制电路4的控制，对扫描线(也称为栅极线；GL)依次提供选择扫描电压，另外，漏极驱动器2对图像线(也称为漏极线、源极线；DL)提供图像电压来显示图像。电源电路5生成液晶显示装置所需的各种电压。液晶显示板1具有多个子像素，各子像素设置在由图像线(DL)和扫描线(GL)围成的区域内。各子像素具有薄膜晶体管(TFT)，薄膜晶体管(TFT)的第一电极(漏电极或源电极)与图像线(DL)连接，薄膜晶体管(TFT)的第二电极(源电极或漏电极)与像素电极(PX)连接。另外，薄膜晶体管(TFT)的栅电极与扫描线(GL)连接。另外，在图7中，CL是以等价方式表示配置在像素电极(PX)和对置电极(CT)之间的液晶层的液晶电容，Cadd是形成在像素电极(PX)和对置电极(CT)之间的保持电容。在图7所示的液晶显示板1中，配置在列方向的各子像素的薄膜晶体管(TFT)的第一电极分别与图像线(DL)连接，各图像线(DL)与漏极驱动器2连接，该漏极驱动器2对配置在列方向的子像素提供与显示数据相对应的图像电压。另外，配置在行方向上的各子像素的薄膜晶体管(TFT)的栅电极分别与扫描线(GL)连接，各扫描线(GL)与在一个水平扫描时间内对薄膜晶体管(TFT)的栅极提供扫描电压(正的或负的偏压)的栅极驱动器3连接。在液晶显示板1上显示图像时，栅极驱动器3依次选择例如从上到下选择扫描线(GL),而在某扫描线的期间内，漏极驱动器2对图像线(DL)提供与显示数据相对应的图像电压。提供给图像线(DL)的电压，经由薄膜晶体管(TFT)施加到像素电极(PX)上，最终保持电容(Cadd)和液晶电容(CL)被充电，通过控制液晶分子而显示图像。液晶显示板1通过如下方式构成将形成像素电极(PX)、薄膜晶体管(TFT)等的第一基板和形成滤色片等的第二基板，隔着预定间隙重叠贴合，借助在该两个基板之间的边缘部附近设置成框状的密封材料而使两基板贴合，并且从设置在密封材料的一部分处的液晶封入口向两基板间的密封材料的内侧封入液晶并进行密封，进而在两基板的外侧粘贴偏振片。另外，如果是TN方式或VA方式的液晶显示板，则对置电极(CT)设置在第二基板一侧。在为IPS方式的情况下，则对置电极(CT)设置在第一基板一侧。另外，本发明由于与液晶显示板的内部结构无关，因此，省略液晶显示板的内部结构的详细说明。进而，无论是怎样结构的液晶板，本发明都能适用。图1是表示本发明实施例的液晶显示模块的概略结构的框图。在图1中，40是显示控制电路，本实施例的液晶显示模块是以将图7所示的显示控制电路4内置于各漏极驱动器(本发明的图像线驱动电路)中为特征的。如本实施例那样，当在各漏极驱动器(2a~2c)中分别内置显示控制电路40时，出现了需要取得内置于各漏极驱动器中的各显示控制电40的同步。为此，在本实施例中，使多个漏极驱动器中的一个漏极驱动器作为主漏极驱动器(图1中以2a表示的漏极驱动器)进行工作，使除此之外的漏极驱动器作为从属漏极驱动器进行工作。主漏极驱动器2a生成自行用时钟，对从属漏极驱动器(2b、2c)输入在主漏极驱动器2a中生成的自行用时钟。由此，主漏极驱动器2a和从属漏极驱动器(2b、2c)也能够同步进行工作。另外，/人主漏极驱动器2a向起始的4册极驱动器3输入栅极驱动器控制信号6，借助栅极驱动器数据传送信号7，从起始的栅极驱动器3向后级的栅极驱动器3传送栅极驱动器控制信号。图2是表示图1所示的漏极驱动器(2a~2c)的概略内部结构的框图。在图2中，20是图像线驱动部，40是显示控制电路。图像线驱动部20由位锁存电路21、行锁存电路22、解码电路23、以及力丈大电鴻-开关电路24构成。位锁存电路21与从显示控制电路40输出的显示数据锁存用时钟(CL2)同步，依次锁存从外部输入的显示数据。行锁存电路22根据从显示控制电路40输出的输出定时控制用时钟信号(CL1),锁存在位锁存电路21中被锁存的显示数据，将其输出到解码电路23。解码电路23被输入例如正极性和负极性的64灰阶的灰阶电压，解码电路23选择与从行锁存电路22输入的显示数据对应的灰阶电压，将其输入到放大电路开关电路24。放大电路开关电路24以放大电路对从解码电路23输入的灰阶电压进行电流放大，并将其输出到相对应的图像线(Y1Y480)。漏极驱动器(2a~2c)被输入V0~V4的正极性的灰阶基准电压和V5~V9的负极性的灰阶基准电压。正极性的灰阶电压生成电路25根据正极性的灰阶基准电压(V0-V4)，生成例如64灰阶的正极性的灰阶基准电压，将其输入到解码电路23。另外，负极性的灰阶电压生成电路26根据负极性的灰阶基准电压(V5-V9),生成例如64灰阶的负极性的灰阶基准电压，输入到解码电路23。显示控制电路40在内部具有寄存器41，能够在起动时从作为外部存储器的EEPPROM45将显示控制电路40的设定值(例如驱动方式、VHSYNC/HSYNC的极性、垂直有效数、水平有效数、垂直消隐期间容限等)读入到寄存器41中。另外，漏极驱动器(2a~2c)具有使用外设的电阻(R)和电容器(C)的振荡电路43、和内部环形振荡器42。另外，在图2中，VLCD-AGND是液晶驱动用的电压，VDD-GND是逻辑电路用的电源电压。以下，兼作图2所示的端子的说明，说明本实施例的漏极驱动器(2a~2c)。对图2所示的OSCSEL端子输入选择使用振荡电路43的输出作为自行用时钟，还是使用内部环形振荡器42的输出作为自行用时钟的选择信号，其中，振荡电路43使用外设的电阻(R)和电容器(C)。输入到OSCSEL端子的信号在低电平(以下称为L电平)的电压(这里为GND)时，使用利用了外设的电阻(R)和电容器(C)的振荡电路43的输出作为自行用时钟，输入到OSCSEL端子的信号在高电平(以下称为H电平)的电压(这里为VDD)时，使用内部环形振荡器42的输出作为自行用时钟。配合下述表(1)所示的使用方式，在主漏极驱动器2a的OSCIN端子上连接外设的电阻(R)或L电平。另夕卜，/人属漏;f及驱动器(2b、2c)的OSCIN端子与主漏极驱动器2a的OSCNXT端子连接，从属漏极驱动器(2b、2c)将主漏极驱动器2a输出的时钟作为自振时钟使用。<table>tableseeoriginaldocumentpage11</column></row><table>在图2所示的MST端子上输入主/从属切换信号。在对MST端子输入了L电平的电压时，漏极驱动器作为主漏极驱动器进行工作，另外，在MST端子上输入了H电平的电压时，漏极驱动器作为从属漏极驱动器进行工作。在LOC端子上被输入用于识别在进行了级联连接的漏极驱动器中为最后的漏极驱动器的信号。输入到LOC端子的信号主要用于使最后一级的EIO输出端子为高阻抗(以下称为Hi-Z)。当在该LOC端子上输入了H电平的电压时，漏极驱动器识别自身为最后的漏极驱动器。在VSYNC端子上被输入垂直同步信号，另外，在HSYNC端子上被输入水平同步信号，进而，在DTMG端子上被输入显示定时信号(水平显示数据使能)。在DCLK端子上被输入数据传送时钟，在该数据传送时钟的下降沿取入显示数据。在SYNC端子上被输入选择驱动方式的信号，才艮据输入到SYNC端子的信号，成为如下表(2)所示的驱动方式。另外，能够将驱动方式(EXSY)的值设定在构成外部存储器的EEPROM45中。驱动方式(EXSY)的默认值为"0"。<table>tableseeoriginaldocumentpage12</column></row><table>图2所示的RSCAN3端子上输入选择显示旋转功能的信号。输入到RSCAN3端子的信号在L电平时成为显示旋转模式，在H电平时为通常输出模式。EIOl端子、EI02端子为起始脉冲的输入输出端子。输入输出方向(包含Hi-Z)根据输入到MST端子、LOC端子、GLR端子、SUD端子、RSCAN3端子中的信号来决定。在为主漏极驱动器2a的情况下，STH端子成为起始脉沖的输出端子。主漏极驱动器2a中的STH端子与从属漏极驱动器(2b、2c)的EIOl端子或EI02端子连接。在RESETN端子上被输入复位信号。输入到RESETN端子中的信号在L电平时置位，在^f企测出输入到RESETN端子中的信号为H电平后，漏极驱动器开始起动顺序。从图形处理单元(GPU)8对D2[5:0]、Dl[5:0]、D0[5:0]的各端子输入红、绿、蓝的显示数据。在此，D2[5:0]为红的显示数据、Dl[5:0]为绿的显示数据、D0[5:0]为蓝的显示数据。从图2所示的DI01—L、DI01—R、DI02—L、DI02—R各端子输出栅极驱动器3的起始信号。在为主漏极驱动器2a的情况下，从任意一个端子输出起始信号，剩下的端子为Hi-Z。在为从属漏极驱动器(2b、2c)的情况下，任意一个端子始终为Hi-Z。从CL3—L、CL一R的各端子输出栅极驱动器3的数据移位时钟。在为主漏极驱动器2a的情况下，从任意一个端子输出数据移位时钟，剩下的端子为Hi-Z。在为从属漏极驱动器(2b、2c)的情况下，任意一个端子始终为Hi-Z。从GSHL—L、GSHL—R的各端子输出选4奪栅极驱动器3的移位方向的信号。在为主漏极驱动器2a的情况下，从任意一个端子输出选择栅极驱动器3的移位方向的信号，剩下的端子为Hi-Z。在为从属漏极驱动器(2b、2c)的情况下，任意一个端子始终为Hi-Z。在为主漏极驱动器2a的情况下，在GLR端子被输入选择从左右的哪一个输出栅极控制信号的信号。另外，不管主漏极驱动器或从属漏极驱动器(2a2c)，根据输入到MST端子、LOC端子、GLR端子、RSCAN3端子的信号来选择栅极驱动器3和漏极驱动器(2a2c)的移位方向。在SUD端子被输入用于表示漏极驱动器(2a~2c)相对液晶显示板的配置位置的信号。输入到SUD端子中的信号在L电平时，漏极驱动器(2a~2c)配置在液晶显示板的上侧，输入到SUD端子中的信号在H电平时，漏极驱动器(2a~2c)配置在漏极驱动器(2a~2c)的下侧。PSIZE1、PSIZEO的各端子被输入选择液晶显示板的分辨率的信号。在本实施例中，根据输入到PSIZEl、PSIZEO的信号，成为如下表(3)所示的分辨率。<table>tableseeoriginaldocumentpage14</column></row><table>图2所示的SCL端子为I2C总线接口的串行时钟端子，SDA端子为I2C总线接口的串行地址/数据端子。A[2:0]端子为I2C总线接口的串行从属地址端子。ROME端子被输入选4奪在起动顺序时是否从EEPROM25读入数据的信号。输入到ROME端子中的信号，在H电平的情况下，在起动顺序时从EEPROM25读入数据。另外，输入到ROME端子中的信号，在L电平的情况下，在起动顺序时不/人EEPROM25读入数据。这种情况下，内部寄存器41利用与液晶显示板PSIZE[1:0]对应的默认值。从CKSUMOUT端子输出表示EEPROM25的读入结束的信号。该端子与下级的漏极驱动器的CKSUMIN端子进行级联连接。另外，最后一级的漏极驱动器2c的CKSUMOUT端子与主漏极驱动器2a的CKSUMIN端子连接。由此，主漏极驱动器2a能够识别全部的漏极驱动器(2a~2c)从EEPROM25结束数据的读入这一情况，识别转移到通常显示的定时。另外，在输入到CRCOFF端子中的信号有效时，对取入到寄存器41中的数据计算CRC-8校验和(checksum)。在一致的情况下，进行上述动作。在检测出不一致的情况下，开始EEPROM25的重新读入。用于针对从EEPROM25读入的、保存在寄存器41中的数据，使CRC-8校验和无效的信号被输入到CRCOFF端子。输入到CRCOFF端子中的信号在L电平时，CRC-8校验和有效；输入到CRCOFF端子中的信号在H电平时，CRC-8校验和无效。CKSUMIN端子被输入用于表示下级漏极驱动器从EEPROM25开始读入数据的定时的信号。CKSUMIN端子与上级漏极驱动器的CKSUMOUT端子连接。TEST1、TEST2的各端子为测试用信号的输入端子，T10[7:0]的端子为测试模式用信号的输入输出端子。图3至图6是表示本实施例的漏极驱动器的配置例的图。在图3所示的配置例中，主漏极驱动器2a和从属漏极驱动器(2b、2c)配置在液晶显示板1的上侧。为此，在SUD端子上被输入L(GND)电平。另外，由于从主漏极驱动器2a的左侧输出栅极控制信号，因此在GLR端子上被输入H(VDD)电平。另外，在RSCAN3端子上#皮$餘入H电平。另外，图3所示的箭头方向为通常的移位方向，各漏极驱动器(2a2c)的移位方向为从图像线(Y480)到图像线(Yl)的方向。为此，起动脉冲的传输成为从EI02端子到EIOl端子的方向，主漏极驱动器2a的STH端子与主漏极驱动器2a的EIOl端子连《^妾，并且与从属漏极驱动器2c的EI02端子连接。在图4所示的配置例中也是主漏极驱动器2a和从属漏极驱动器(2b、2c)配置在液晶显示玲反1的上侧。为此，SUD端子^^皮输入L电平。另外，由于从主漏极驱动器2a的右侧输出栅极控制信号，因此在GLR端子上被输入L电平。另外，在RSCAN3端子上被输入H电平。另外，图4所示的箭头方向为通常的移位方向，各漏极驱动器(2a~2c)的移位方向为从图像线(Y480)到图像线(Yl)的方向。为此，起动脉沖的传输成为从EI02端子到EIOl端子的方向，主漏极驱动器2a的STH端子与主漏极驱动器2a的EI02端子连4妾，并且与从属漏极驱动器2b的EIOl端子连接。在图5所示的配置例中，主漏极驱动器2a和从属漏极驱动器2b配置在液晶显示板1的下侧。为此，SUD端子被输入H(VDD)电平。另外，由于从主漏极驱动器2a的右侧输出栅极控制信号，因此在GLR端子上被输入L(GND)电平。另夕卜，RSCAN3端子被输入H电平。另外，图5所示的箭头方向为通常的移位方向，各漏极驱动器(2a2c)的移位方向为从图像线(Yl)到图像线(Y480)的方向。为此，起动脉沖的传输成为从EIOl端子到EI02端子的方向，主漏极驱动器2a的STH端子与主漏极驱动器2a的EI02端子连接，并且与从属漏极驱动器2b的EIOl端子连接。在图6所示的配置例中也是主漏极驱动器2a和从属漏极驱动器(2b、2c)配置在液晶显示板1的下侧。为此，SUD端子上输入H(VDD)电平。另外，由于从主漏极驱动器2a的左侧输出栅极控制信号，因此在GLR端子上被输入H电平。另夕卜，RSCAN3端子被输入H电平。另外，图6所示的箭头方向为通常的移位方向，各漏极驱动器(2a~2c)的移位方向为从图像线(Yl)到图像线(Y480)的方向。为此，起动脉沖的传输成为从EIOl端子到EI02端子的方向，主漏极驱动器2a的STH端子与主漏极驱动器2a的EIOl端子连接，并且与从属漏极驱动器2c的EI02端子连^t妄。如上所述，按照本实施例，能够在漏极驱动器(2a~2c)内内置显示控制电^各40,由此消减部件个数，,人而降〗氐成本。另外，在以上说明中，说明了将本发明应用于液晶显示装置的实施例，但本发明不限于此，无需赘言，本发明也能够应用于有机EL显示装置等具有子像素的所有液晶显示装置。然，本发明不限于上述实施例，在不脱离其主旨的范围内可以有各种变形。权利要求1.一种显示装置，包括显示板和多个图像线驱动电路，上述显示板具有多个像素和对上述多个像素输入图像电压的多条图像线，上述多个图像线驱动电路向上述多条图像线提供图像电压，上述显示装置的特征在于上述各图像线驱动电路具有显示控制电路，上述各图像线驱动电路进行总线连接，上述多个图像线驱动电路中的一个图像线驱动电路作为主图像线驱动电路进行工作，上述多个图像线驱动电路中的除上述主图像线驱动电路以外的图像线驱动电路作为从属图像线驱动电路进行工作。2.根据权利要求1所述的显示装置，其特征在于当输入到主/从属切换端子(MST)的电压电平为第一电压电平时，上述各图像线驱动电路作为主图像线驱动电路进行工作；当输入到上述主/从属切换端子(MST)的电压电平为与上述第一电压电平不同的第二电压电平时，上述各图像线驱动电路作为从属图像线驱动电路进行工作。3.根据权利要求1所述的显示装置，其特征在于上述主图像线驱动电路具有时钟振荡电路，向上述从属图像线驱动电路输入来自上述主图像线驱动电路的上述时钟振荡电路的时钟。4.根据权利要求3所述的显示装置，其特征在于上述多个图像线驱动电路串联配置在上述显示板的第一条边一上述串联配置的上述多个图像线驱动电路的最前极为上述主图像线驱动电路，下一级以后为上述从属图像线驱动电路。5.根据权利要求1所述的显示装置，其特征在于上述显示板具有对上述多个像素输入扫描电压的多条扫描线，具有至少一个用于向上述多条扫描线提供扫描电压的扫描线驱动电路，上述各图像线驱动电路具有用于输出扫描线驱动电路控制信号的多个扫描控制端子，上述扫描线驱动电路控制信号用于控制上述至少一个扫描线驱动电路，上述主图像线驱动电路从上述多个扫描控制端子向上述至少一个扫描线驱动电路输出上述扫描线驱动电路控制信号。6.根据权利要求5所述的显示装置，其特征在于上述多个扫描控制端子配置在上述各图像线驱动电路的长度方向的左右两侧，当输入到扫描控制端子选择端子(GLR)的电压电平为第一电压电平时，上述各图像线驱动电路从配置在左侧的上述多个扫描控制端子向上述至少一个扫描线驱动电路输出上述扫描线驱动电路控制信号；当输入到扫描控制端子选择端子(GLR)的电压电平为与上述第一电压电平不同的第二电压电平时，上述各图像线驱动电路从配置在右侧的上述多个扫描控制端子向上述至少一个扫描线驱动电路输出上述扫描线驱动电路控制信号。7.根据权利要求5所述的显示装置，其特征在于上述至少一个扫描线驱动电路配置在与上述显示板的第一条边邻接的第二条边一侧。8.根据权利要求1所述的显示装置，其特征在于上述各图像线驱动电路的上述显示控制电路具有用于保持上述显示控制电路的设定值的寄存器，当上述显示装置起动时，能够从外部存储器对上述寄存器写入上述显示控制电路的设定值。9.根据权利要求8所述的显示装置，其特征在于在上述显示装置起动时，当从上述外部存储器对上述寄存器写入上述显示控制电路的设定值时，从上述主图像线驱动电路开始直到最后的上述从属图像线驱动电路依次访问上述外部存储器，将上述设定值写入上述寄存器中。全文摘要本发明提供一种显示装置，通过将显示控制电路内置在图像线驱动电路内，能够降低部件个数。该显示装置具有显示板和多个图像线驱动电路，该显示板具有多个像素和对上述多个像素输入图像电压的多条图像线，该图像线驱动电路对上述多条图像线提供图像电压，上述各图像线驱动电路包括显示控制电路，上述多个图像线驱动电路中的一个图像线驱动电路作为主图像线驱动电路进行工作，上述多个图像线驱动电路中的上述主图像线驱动电路以外的图像线驱动电路作为从属图像线驱动电路进行工作。文档编号G09G3/36GK101206845SQ200710198850公开日2008年6月25日申请日期2007年12月14日优先权日2006年12月15日发明者伊藤茂申请人:株式会社日立显示器