移位寄存器、液晶显示器栅极驱动装置及液晶显示器的制作方法
专利名称：移位寄存器、液晶显示器栅极驱动装置及液晶显示器的制作方法
技术领域：
本实用新型涉及液晶显示器技术领域，具体涉及一种移位寄存器、液晶显示器栅极驱动装置及液晶显示器。
背景技术：
栅极驱动阵列(GOA =Gate Drive on Array)，即移位寄存器，其基本概念是将液晶显示器OXD Panel)的栅极驱动(Gate driver)集成在玻璃基板上，形成对面板的扫描驱动。相比传统的生产工艺，其不仅节省了成本，而且显示器(Panel)可以做到两边对称的美观设计，实现显示器窄边框的设计，并有利用显示器产能和良率提升也较有利。但是，现有GOA单元的设计存在一定的问题，例如由于非晶硅(a-Si)长期工作阈值电压漂移(Vth shift)所带来的电路寿命缩短的问题等。此外，由于a-Si的迁移率较低， 为了满足电路中一些薄膜晶体管(TFT:Thin FilmTransistor)较高离子(Ion)的要求，只能通过增大TFT的沟道宽度来满足，这样会带来空间上的尺寸增加和功耗的增加。而且，由于传统方式GOA单元需要非常大的TFT为栅极信号输出端(OUTPUT)信号充电，并且该TFT 直接与时钟信号输入端相连，由于TFT中存在寄生电容，因此现有GOA单元中的TFT交流功耗很大，导致现有GOA单元的功耗很大。在实际产品的GOA设计中，如何使用最少的电路元器件来实现移位寄存功能，同时又能够保证低功耗、且长期稳定工作，是GOA设计的关键问题。
实用新型内容本实用新型所要解决的技术问题是提供一种移位寄存器、液晶显示器栅极驱动装置及液晶显示器，从而降低移位寄存器、液晶显示器栅极驱动装置以及液晶显示器的功耗。为解决上述技术问题，本实用新型提供方案如下一种移位寄存器，包括一第一薄膜晶体管，源极与输入直流高电平信号的直流高电平信号输入端连接， 漏极与所述栅极信号输出端连接；控制电路，包括一用于控制所述第一薄膜晶体管，使所述第一薄膜晶体管利用所述直流高电平信号为所述栅极信号输出端充电的第三薄膜晶体管，所述第三薄膜晶体管的漏极连接所述第一薄膜晶体管的栅极；一用于对所述栅极信号输出端放电的放电电路，与所述第一薄膜晶体管和第三薄膜晶体管的栅极和漏极连接；用于控制所述第三薄膜晶体管的导通电压的电压控制电路，与所述第一薄膜晶体管的栅极连接。上述的移位寄存器，其中，所述控制电路还包括第二薄膜晶体管和电容组成，其中第二薄膜晶体管的源极和栅极均与栅极信号输入端连接，漏极分别与第三薄膜晶体管的栅极、所述电容的第一端以及所述放电电路连接；第三薄膜晶体管的源极与第一时钟信号输入端连接，漏极与所述电容的第二端以及所述放电电路连接；所述电压控制电路为第八薄膜晶体管，第八薄膜晶体管的源极与所述直流高电平信号输入端连接，栅极和漏极与第二薄膜晶体管的漏极连接。上述的移位寄存器，其中，所述放电电路由第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管和第七薄膜晶体管组成，其中第四薄膜晶体管的源极与所述控制电路连接，第四薄膜晶体管的栅极分别与重置信号输入端、第六薄膜晶体管的栅极连接，第四薄膜晶体管的漏极分别与直流低电平信号输入端连接、第五薄膜晶体管的漏极、第六薄膜晶体管的漏极、第七薄膜晶体管的漏极连接；第五薄膜晶体管的源极分别与所述控制电路、第一薄膜晶体管的栅极连接，第五薄膜晶体管的栅极分别与第二时钟信号输入端、第七薄膜晶体管的栅极连接；第六薄膜晶体管的源极分别与第一薄膜晶体管的漏极、栅极信号输出端、第七薄膜晶体管的源极连接。为解决上述技术问题，本实用新型还提供一种液晶显示器栅极驱动装置，包括如上述任一项的移位寄存器。为解决上述技术问题，本实用新型还提供一种液晶显示器，其特征在于，包括上述的液晶显示器栅极驱动装置。从以上所述可以看出，本实用新型实施例提供的移位寄存器、液晶显示器栅极驱动装置及液晶显示器，通过将少量的薄膜晶体管以及一电容的合理布局，使负责控制栅极信号输出端充电的薄膜晶体管不直接与时钟信号输入端连接，而是与直流高电平信号输入端、控制电路、放电电路连接，从而可避免该薄膜晶体管产生交流功耗，降低了栅极驱动阵列即移位寄存器的功耗，进而可降低了液晶显示器栅极驱动装置以及液晶显示器的功耗。而同时，通过薄膜晶体管控制第三薄膜晶体管的电压，使得第三薄膜晶体管可以以较小的电压维持导通状态，延长了系统的使用寿命。
图1为本实用新型实施例提供的移位寄存器结构示意图一；图2为本实用新型实施例提供的移位寄存器结构示意图二 ；图3为本实用新型实施例提供的移位寄存器输入信号时序仿真效果图。
具体实施方式
本实用新型实施例提供一种可应用于液晶显示器栅极驱动装置中的移位寄存器， 如附图1所示，该移位寄存器具体可以包括一第一薄膜晶体管，源极与输入直流高电平信号的直流高电平信号输入端连接， 漏极与栅极信号输出端连接；控制电路11，包括一用于控制所述第一薄膜晶体管，使所述第一薄膜晶体管利用所述直流高电平信号为所述栅极信号输出端充电的第三薄膜晶体管，所述第三薄膜晶体管的漏极连接所述第一薄膜晶体管的栅极；一用于对所述栅极信号输出端放电的放电电路12，与所述第一薄膜晶体管和第三薄膜晶体管连接；用于控制所述第三薄膜晶体管的导通电压的电压控制电路13，与所述第一薄膜晶体管的栅极连接。本实用新型实施例提供的移位寄存器的一个具体结构示意图可如附图2所示，其中，第二薄膜晶体管T2、第三薄膜晶体管T3和一电容Cl组成控制电路11 ；第四薄膜晶体管 T4、第五薄膜晶体管T5、第六薄膜晶体管T6和第七薄膜晶体管T7组成放电电路12。而第八薄膜晶体管T8组成该电压控制电路13。本实用新型实施例提供的移位寄存器的具体连接关系可如下所示Tl的源极与VDD连接，Tl的栅极可分别与T3的漏极、Cl的一端(可设为第二端)、 T5的源极连接，Tl的漏极可分别与OUTPUT、T6和T7的源极连接；T2的源极和栅极均可与栅极信号输入端(INPUT)连接，T2的漏极可分别与T3的栅极、Cl的另一端(可设为第一端)、T4的源极连接；T3的源极可与第一时钟信号输入端(CLK)连接，T3的栅极可分别与T2的漏极、T4 的源极、Cl的第一端连接，T3的漏极可分别与Cl的第二端、Tl的栅极、T5的源极连接；T4的源极可分别与T2的漏极、T3的栅极以及Cl的第一端连接，T4的栅极可分别与重置信号输入端(RESET)、T6的栅极连接，T4的漏极可分别与直流低电平信号输入端 (VSS)、T5的漏极、T6的漏极、T7的漏极连接；T5的源极可分别与T3的漏极、Cl的第一端、Tl的栅极连接，T5的栅极可分别与第二时钟信号输入端(CLKB)、T7的栅极连接，T5的漏极可分别与VSS、T4的漏极、T6的漏极、T7的漏极连接；T6的源极可分别与Tl的漏极、OUTPUT、T7的源极连接，T6的栅极可分别与T4的栅极、RESET连接，T6的漏极可分别与VSS、T4的漏极、T5的漏极、T7的漏极连接；T7的源极可分别与Tl的漏极、OUTPUT、T6的源极连接，T7的栅极可分别与CLKB、 T5的栅极连接，T7的漏极可分别与VSS、T4的漏极、T5的漏极、T6的漏极连接。T8的源极与VDD连接，栅极和漏极同时连接到T2的漏极和T3的栅极连接的线路中，也就是同时与T2的漏极和T3的栅极连接。需要说明的是，本实用新型实施例所涉及的薄膜晶体管TFT的源极与漏极可互换，且电容的两端可对调。基于上述具体连接关系，本实用新型实施例提供的移位寄存器中的控制电路11， 可根据输入信号的时序关系(时序关系仿真效果图可如附图3所示)，控制Tl以及放电电路12为OUTPUT进行充、放电操作。具体的工作原理可如下所示首先，当上一行GOA单元即移位寄存器输出的栅极信号由INPUT输入时，CLK输入低电平，CLKB输入高电平，此时，T2处于导通状态，输入的栅极信号为Cl充电，同时，由于 T5和T7此时处于导通状态，且T5和T7的漏极与VSS连接，因此，Tl此时处于并保持关闭状态，OUTPUT为低电平；然后，当栅极信号输入结束时，CLK输入高电平、CLKB输入低电平，此时，T3处于导通状态，假定没有T8，这种情况下，考虑到CLK信号对T3的电容耦合作用，在后续运行时， T3的栅极电压会被拉高到2倍VDD左右，而栅极电压过高会缩短T3的寿命，因此，在本实用新型的具体实施例中，加入T8，T8导通时，使得Τ3的栅极电压变成VDD+Vth(T8的阈值电压)，因此也能够使得T3的栅极是高电压，但其栅极电压会保持在VDD+Vth，而不会升高到 2倍VDD左右，避免了在没有T8作用时T3的栅极电压过高带来的使用寿命降低的问题。最后，当CLK再次输入低电平、CLKB再次输入高电平时，RESET输入高电平的重置信号(即下一行GOA单元的输出信号)，此时，TFT4 7处于导通状态，则RESET为OUTPUT 放电，同时，CLKB为Cl放电。由于现有GOA单元需要非常大的TFT为OUTPUT充电，并且TFT与时钟信号输入端即CLK直接相连，由于TFT中存在寄生电容，因此现有GOA中的TFT交流功耗很大，导致现有GOA单元的功耗很大。而通过上述本实用新型实施例提供的移位寄存器的描述可以看出，本实用新型实施例中，负责控制栅极信号输出端即OUTPUT充电的薄膜晶体管即Tl，不直接与时钟信号输入端即CLK或CLKB连接，而是与直流高电平信号输入端即VDD、以及控制电路11和放电电路12连接，从而可避免Tl产生交流功耗，降低了栅极驱动阵列即移位寄存器的功耗，进而可降低了液晶显示器栅极驱动装置以及液晶显示器的功耗，对功耗要求较高的显示产品将有非常有利。而同时，通过加入T8，控制T3的栅极电压保持在VDD+Vth，而不会继续升高，避免了在没有T8作用时T3的栅极电压过高带来的使用寿命降低的问题。由于本实用新型实施例提供的移位寄存器可应用于一液晶显示器栅极驱动装置中，因此，本实用新型实施例还提供了一种液晶显示器栅极驱动装置，该装置中包括了若干级联的移位寄存器，该移位寄存器包括相互级联的多个级，每个级的栅极信号输出端为下一级的栅极信号输入端，所述每个级可由控制电路11、放电电路12和一负责控制栅极信号输出端充放电的薄膜晶体管Tl组成，具体可如附图1或2所示。该装置中所设置的移位寄存器的个数可与该装置中所设置的栅线个数对应。基于本实用新型实施例提供的移位寄存器以及液晶显示器栅极驱动装置，本实用新型实施例还可提供一液晶显示器，该显示器中设置一液晶显示器栅极驱动装置，该液晶显示器栅极驱动装置可设置有如附图1或2所示的移位寄存器。从以上所述可以看出，本实用新型实施例提供的移位寄存器、液晶显示器栅极驱动装置以及液晶显示器，通过将少量的薄膜晶体管以及一电容的合理布局，使负责控制栅极信号输出端充电的薄膜晶体管不直接与时钟信号输入端连接，而是与直流高电平信号输入端、控制电路、放电电路连接，从而可避免该薄膜晶体管产生交流功耗，降低了栅极驱动阵列即移位寄存器的功耗，进而可降低了液晶显示器栅极驱动装置以及液晶显示器的功
耗ο以上所述仅是本实用新型的实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。
权利要求1.一种移位寄存器，其特征在于，包括一第一薄膜晶体管，源极与输入直流高电平信号的直流高电平信号输入端连接，漏极与栅极信号输出端连接；控制电路，包括一用于控制所述第一薄膜晶体管，使所述第一薄膜晶体管利用所述直流高电平信号为所述栅极信号输出端充电的第三薄膜晶体管，所述第三薄膜晶体管的漏极连接所述第一薄膜晶体管的栅极；一用于对所述栅极信号输出端放电的放电电路，与所述第一薄膜晶体管和第三薄膜晶体管的栅极和漏极连接；用于控制所述第三薄膜晶体管的导通电压的电压控制电路，与所述第一薄膜晶体管的栅极连接。
2.根据权利要求1所述的移位寄存器，其特征在于，所述控制电路还包括第二薄膜晶体管和电容组成，其中第二薄膜晶体管的源极和栅极均与栅极信号输入端连接，漏极分别与第三薄膜晶体管的栅极、所述电容的第一端以及所述放电电路连接；第三薄膜晶体管的源极与第一时钟信号输入端连接，漏极与所述电容的第二端以及所述放电电路连接；所述电压控制电路为第八薄膜晶体管，第八薄膜晶体管的源极与所述直流高电平信号输入端连接，栅极和漏极与第二薄膜晶体管的漏极连接。
3.根据权利要求2所述的移位寄存器，其特征在于，所述放电电路由第四薄膜晶体管、 第五薄膜晶体管、第六薄膜晶体管和第七薄膜晶体管组成，其中第四薄膜晶体管的源极与所述控制电路连接，第四薄膜晶体管的栅极分别与重置信号输入端、第六薄膜晶体管的栅极连接，第四薄膜晶体管的漏极分别与直流低电平信号输入端连接、第五薄膜晶体管的漏极、第六薄膜晶体管的漏极、第七薄膜晶体管的漏极连接；第五薄膜晶体管的源极分别与所述控制电路、第一薄膜晶体管的栅极连接，第五薄膜晶体管的栅极分别与第二时钟信号输入端、第七薄膜晶体管的栅极连接；第六薄膜晶体管的源极分别与第一薄膜晶体管的漏极、栅极信号输出端、第七薄膜晶体管的源极连接。
4.一种液晶显示器栅极驱动装置，其特征在于，包括如权利要求1至3任一项所述的移位寄存器。
5.一种液晶显示器，其特征在于，包括如权利要求4所述的液晶显示器栅极驱动装置。
专利摘要本实用新型提供了一种移位寄存器、液晶显示器栅极驱动装置及液晶显示器，该移位寄存器包括一第一薄膜晶体管，源极与输入直流高电平信号的直流高电平信号输入端连接，漏极与栅极信号输出端连接；控制电路，包括一用于控制第一薄膜晶体管，使第一薄膜晶体管利用直流高电平信号为栅极信号输出端充电的第三薄膜晶体管，所述第三薄膜晶体管的漏极连接所述第一薄膜晶体管的栅极；一用于对所述栅极信号输出端放电的放电电路，与所述第一薄膜晶体管和第三薄膜晶体管的栅极和漏极连接；用于控制所述第三薄膜晶体管的导通电压的电压控制电路，与所述第一薄膜晶体管的栅极连接。本实用新型降低了液晶显示器栅极驱动装置以及液晶显示器的功耗。
文档编号G09G3/36GK202093782SQ20112023037
公开日2011年12月28日 申请日期2011年6月30日 优先权日2011年6月30日
发明者孙阳 申请人:京东方科技集团股份有限公司
技术领域：
本实用新型涉及液晶显示器技术领域，具体涉及一种移位寄存器、液晶显示器栅极驱动装置及液晶显示器。
背景技术：
栅极驱动阵列(GOA =Gate Drive on Array)，即移位寄存器，其基本概念是将液晶显示器OXD Panel)的栅极驱动(Gate driver)集成在玻璃基板上，形成对面板的扫描驱动。相比传统的生产工艺，其不仅节省了成本，而且显示器(Panel)可以做到两边对称的美观设计，实现显示器窄边框的设计，并有利用显示器产能和良率提升也较有利。但是，现有GOA单元的设计存在一定的问题，例如由于非晶硅(a-Si)长期工作阈值电压漂移(Vth shift)所带来的电路寿命缩短的问题等。此外，由于a-Si的迁移率较低， 为了满足电路中一些薄膜晶体管(TFT:Thin FilmTransistor)较高离子(Ion)的要求，只能通过增大TFT的沟道宽度来满足，这样会带来空间上的尺寸增加和功耗的增加。而且，由于传统方式GOA单元需要非常大的TFT为栅极信号输出端(OUTPUT)信号充电，并且该TFT 直接与时钟信号输入端相连，由于TFT中存在寄生电容，因此现有GOA单元中的TFT交流功耗很大，导致现有GOA单元的功耗很大。在实际产品的GOA设计中，如何使用最少的电路元器件来实现移位寄存功能，同时又能够保证低功耗、且长期稳定工作，是GOA设计的关键问题。
实用新型内容本实用新型所要解决的技术问题是提供一种移位寄存器、液晶显示器栅极驱动装置及液晶显示器，从而降低移位寄存器、液晶显示器栅极驱动装置以及液晶显示器的功耗。为解决上述技术问题，本实用新型提供方案如下一种移位寄存器，包括一第一薄膜晶体管，源极与输入直流高电平信号的直流高电平信号输入端连接， 漏极与所述栅极信号输出端连接；控制电路，包括一用于控制所述第一薄膜晶体管，使所述第一薄膜晶体管利用所述直流高电平信号为所述栅极信号输出端充电的第三薄膜晶体管，所述第三薄膜晶体管的漏极连接所述第一薄膜晶体管的栅极；一用于对所述栅极信号输出端放电的放电电路，与所述第一薄膜晶体管和第三薄膜晶体管的栅极和漏极连接；用于控制所述第三薄膜晶体管的导通电压的电压控制电路，与所述第一薄膜晶体管的栅极连接。上述的移位寄存器，其中，所述控制电路还包括第二薄膜晶体管和电容组成，其中第二薄膜晶体管的源极和栅极均与栅极信号输入端连接，漏极分别与第三薄膜晶体管的栅极、所述电容的第一端以及所述放电电路连接；第三薄膜晶体管的源极与第一时钟信号输入端连接，漏极与所述电容的第二端以及所述放电电路连接；所述电压控制电路为第八薄膜晶体管，第八薄膜晶体管的源极与所述直流高电平信号输入端连接，栅极和漏极与第二薄膜晶体管的漏极连接。上述的移位寄存器，其中，所述放电电路由第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管和第七薄膜晶体管组成，其中第四薄膜晶体管的源极与所述控制电路连接，第四薄膜晶体管的栅极分别与重置信号输入端、第六薄膜晶体管的栅极连接，第四薄膜晶体管的漏极分别与直流低电平信号输入端连接、第五薄膜晶体管的漏极、第六薄膜晶体管的漏极、第七薄膜晶体管的漏极连接；第五薄膜晶体管的源极分别与所述控制电路、第一薄膜晶体管的栅极连接，第五薄膜晶体管的栅极分别与第二时钟信号输入端、第七薄膜晶体管的栅极连接；第六薄膜晶体管的源极分别与第一薄膜晶体管的漏极、栅极信号输出端、第七薄膜晶体管的源极连接。为解决上述技术问题，本实用新型还提供一种液晶显示器栅极驱动装置，包括如上述任一项的移位寄存器。为解决上述技术问题，本实用新型还提供一种液晶显示器，其特征在于，包括上述的液晶显示器栅极驱动装置。从以上所述可以看出，本实用新型实施例提供的移位寄存器、液晶显示器栅极驱动装置及液晶显示器，通过将少量的薄膜晶体管以及一电容的合理布局，使负责控制栅极信号输出端充电的薄膜晶体管不直接与时钟信号输入端连接，而是与直流高电平信号输入端、控制电路、放电电路连接，从而可避免该薄膜晶体管产生交流功耗，降低了栅极驱动阵列即移位寄存器的功耗，进而可降低了液晶显示器栅极驱动装置以及液晶显示器的功耗。而同时，通过薄膜晶体管控制第三薄膜晶体管的电压，使得第三薄膜晶体管可以以较小的电压维持导通状态，延长了系统的使用寿命。
图1为本实用新型实施例提供的移位寄存器结构示意图一；图2为本实用新型实施例提供的移位寄存器结构示意图二 ；图3为本实用新型实施例提供的移位寄存器输入信号时序仿真效果图。
具体实施方式
本实用新型实施例提供一种可应用于液晶显示器栅极驱动装置中的移位寄存器， 如附图1所示，该移位寄存器具体可以包括一第一薄膜晶体管，源极与输入直流高电平信号的直流高电平信号输入端连接， 漏极与栅极信号输出端连接；控制电路11，包括一用于控制所述第一薄膜晶体管，使所述第一薄膜晶体管利用所述直流高电平信号为所述栅极信号输出端充电的第三薄膜晶体管，所述第三薄膜晶体管的漏极连接所述第一薄膜晶体管的栅极；一用于对所述栅极信号输出端放电的放电电路12，与所述第一薄膜晶体管和第三薄膜晶体管连接；用于控制所述第三薄膜晶体管的导通电压的电压控制电路13，与所述第一薄膜晶体管的栅极连接。本实用新型实施例提供的移位寄存器的一个具体结构示意图可如附图2所示，其中，第二薄膜晶体管T2、第三薄膜晶体管T3和一电容Cl组成控制电路11 ；第四薄膜晶体管 T4、第五薄膜晶体管T5、第六薄膜晶体管T6和第七薄膜晶体管T7组成放电电路12。而第八薄膜晶体管T8组成该电压控制电路13。本实用新型实施例提供的移位寄存器的具体连接关系可如下所示Tl的源极与VDD连接，Tl的栅极可分别与T3的漏极、Cl的一端(可设为第二端)、 T5的源极连接，Tl的漏极可分别与OUTPUT、T6和T7的源极连接；T2的源极和栅极均可与栅极信号输入端(INPUT)连接，T2的漏极可分别与T3的栅极、Cl的另一端(可设为第一端)、T4的源极连接；T3的源极可与第一时钟信号输入端(CLK)连接，T3的栅极可分别与T2的漏极、T4 的源极、Cl的第一端连接，T3的漏极可分别与Cl的第二端、Tl的栅极、T5的源极连接；T4的源极可分别与T2的漏极、T3的栅极以及Cl的第一端连接，T4的栅极可分别与重置信号输入端(RESET)、T6的栅极连接，T4的漏极可分别与直流低电平信号输入端 (VSS)、T5的漏极、T6的漏极、T7的漏极连接；T5的源极可分别与T3的漏极、Cl的第一端、Tl的栅极连接，T5的栅极可分别与第二时钟信号输入端(CLKB)、T7的栅极连接，T5的漏极可分别与VSS、T4的漏极、T6的漏极、T7的漏极连接；T6的源极可分别与Tl的漏极、OUTPUT、T7的源极连接，T6的栅极可分别与T4的栅极、RESET连接，T6的漏极可分别与VSS、T4的漏极、T5的漏极、T7的漏极连接；T7的源极可分别与Tl的漏极、OUTPUT、T6的源极连接，T7的栅极可分别与CLKB、 T5的栅极连接，T7的漏极可分别与VSS、T4的漏极、T5的漏极、T6的漏极连接。T8的源极与VDD连接，栅极和漏极同时连接到T2的漏极和T3的栅极连接的线路中，也就是同时与T2的漏极和T3的栅极连接。需要说明的是，本实用新型实施例所涉及的薄膜晶体管TFT的源极与漏极可互换，且电容的两端可对调。基于上述具体连接关系，本实用新型实施例提供的移位寄存器中的控制电路11， 可根据输入信号的时序关系(时序关系仿真效果图可如附图3所示)，控制Tl以及放电电路12为OUTPUT进行充、放电操作。具体的工作原理可如下所示首先，当上一行GOA单元即移位寄存器输出的栅极信号由INPUT输入时，CLK输入低电平，CLKB输入高电平，此时，T2处于导通状态，输入的栅极信号为Cl充电，同时，由于 T5和T7此时处于导通状态，且T5和T7的漏极与VSS连接，因此，Tl此时处于并保持关闭状态，OUTPUT为低电平；然后，当栅极信号输入结束时，CLK输入高电平、CLKB输入低电平，此时，T3处于导通状态，假定没有T8，这种情况下，考虑到CLK信号对T3的电容耦合作用，在后续运行时， T3的栅极电压会被拉高到2倍VDD左右，而栅极电压过高会缩短T3的寿命，因此，在本实用新型的具体实施例中，加入T8，T8导通时，使得Τ3的栅极电压变成VDD+Vth(T8的阈值电压)，因此也能够使得T3的栅极是高电压，但其栅极电压会保持在VDD+Vth，而不会升高到 2倍VDD左右，避免了在没有T8作用时T3的栅极电压过高带来的使用寿命降低的问题。最后，当CLK再次输入低电平、CLKB再次输入高电平时，RESET输入高电平的重置信号(即下一行GOA单元的输出信号)，此时，TFT4 7处于导通状态，则RESET为OUTPUT 放电，同时，CLKB为Cl放电。由于现有GOA单元需要非常大的TFT为OUTPUT充电，并且TFT与时钟信号输入端即CLK直接相连，由于TFT中存在寄生电容，因此现有GOA中的TFT交流功耗很大，导致现有GOA单元的功耗很大。而通过上述本实用新型实施例提供的移位寄存器的描述可以看出，本实用新型实施例中，负责控制栅极信号输出端即OUTPUT充电的薄膜晶体管即Tl，不直接与时钟信号输入端即CLK或CLKB连接，而是与直流高电平信号输入端即VDD、以及控制电路11和放电电路12连接，从而可避免Tl产生交流功耗，降低了栅极驱动阵列即移位寄存器的功耗，进而可降低了液晶显示器栅极驱动装置以及液晶显示器的功耗，对功耗要求较高的显示产品将有非常有利。而同时，通过加入T8，控制T3的栅极电压保持在VDD+Vth，而不会继续升高，避免了在没有T8作用时T3的栅极电压过高带来的使用寿命降低的问题。由于本实用新型实施例提供的移位寄存器可应用于一液晶显示器栅极驱动装置中，因此，本实用新型实施例还提供了一种液晶显示器栅极驱动装置，该装置中包括了若干级联的移位寄存器，该移位寄存器包括相互级联的多个级，每个级的栅极信号输出端为下一级的栅极信号输入端，所述每个级可由控制电路11、放电电路12和一负责控制栅极信号输出端充放电的薄膜晶体管Tl组成，具体可如附图1或2所示。该装置中所设置的移位寄存器的个数可与该装置中所设置的栅线个数对应。基于本实用新型实施例提供的移位寄存器以及液晶显示器栅极驱动装置，本实用新型实施例还可提供一液晶显示器，该显示器中设置一液晶显示器栅极驱动装置，该液晶显示器栅极驱动装置可设置有如附图1或2所示的移位寄存器。从以上所述可以看出，本实用新型实施例提供的移位寄存器、液晶显示器栅极驱动装置以及液晶显示器，通过将少量的薄膜晶体管以及一电容的合理布局，使负责控制栅极信号输出端充电的薄膜晶体管不直接与时钟信号输入端连接，而是与直流高电平信号输入端、控制电路、放电电路连接，从而可避免该薄膜晶体管产生交流功耗，降低了栅极驱动阵列即移位寄存器的功耗，进而可降低了液晶显示器栅极驱动装置以及液晶显示器的功
耗ο以上所述仅是本实用新型的实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。
权利要求1.一种移位寄存器，其特征在于，包括一第一薄膜晶体管，源极与输入直流高电平信号的直流高电平信号输入端连接，漏极与栅极信号输出端连接；控制电路，包括一用于控制所述第一薄膜晶体管，使所述第一薄膜晶体管利用所述直流高电平信号为所述栅极信号输出端充电的第三薄膜晶体管，所述第三薄膜晶体管的漏极连接所述第一薄膜晶体管的栅极；一用于对所述栅极信号输出端放电的放电电路，与所述第一薄膜晶体管和第三薄膜晶体管的栅极和漏极连接；用于控制所述第三薄膜晶体管的导通电压的电压控制电路，与所述第一薄膜晶体管的栅极连接。
2.根据权利要求1所述的移位寄存器，其特征在于，所述控制电路还包括第二薄膜晶体管和电容组成，其中第二薄膜晶体管的源极和栅极均与栅极信号输入端连接，漏极分别与第三薄膜晶体管的栅极、所述电容的第一端以及所述放电电路连接；第三薄膜晶体管的源极与第一时钟信号输入端连接，漏极与所述电容的第二端以及所述放电电路连接；所述电压控制电路为第八薄膜晶体管，第八薄膜晶体管的源极与所述直流高电平信号输入端连接，栅极和漏极与第二薄膜晶体管的漏极连接。
3.根据权利要求2所述的移位寄存器，其特征在于，所述放电电路由第四薄膜晶体管、 第五薄膜晶体管、第六薄膜晶体管和第七薄膜晶体管组成，其中第四薄膜晶体管的源极与所述控制电路连接，第四薄膜晶体管的栅极分别与重置信号输入端、第六薄膜晶体管的栅极连接，第四薄膜晶体管的漏极分别与直流低电平信号输入端连接、第五薄膜晶体管的漏极、第六薄膜晶体管的漏极、第七薄膜晶体管的漏极连接；第五薄膜晶体管的源极分别与所述控制电路、第一薄膜晶体管的栅极连接，第五薄膜晶体管的栅极分别与第二时钟信号输入端、第七薄膜晶体管的栅极连接；第六薄膜晶体管的源极分别与第一薄膜晶体管的漏极、栅极信号输出端、第七薄膜晶体管的源极连接。
4.一种液晶显示器栅极驱动装置，其特征在于，包括如权利要求1至3任一项所述的移位寄存器。
5.一种液晶显示器，其特征在于，包括如权利要求4所述的液晶显示器栅极驱动装置。
专利摘要本实用新型提供了一种移位寄存器、液晶显示器栅极驱动装置及液晶显示器，该移位寄存器包括一第一薄膜晶体管，源极与输入直流高电平信号的直流高电平信号输入端连接，漏极与栅极信号输出端连接；控制电路，包括一用于控制第一薄膜晶体管，使第一薄膜晶体管利用直流高电平信号为栅极信号输出端充电的第三薄膜晶体管，所述第三薄膜晶体管的漏极连接所述第一薄膜晶体管的栅极；一用于对所述栅极信号输出端放电的放电电路，与所述第一薄膜晶体管和第三薄膜晶体管的栅极和漏极连接；用于控制所述第三薄膜晶体管的导通电压的电压控制电路，与所述第一薄膜晶体管的栅极连接。本实用新型降低了液晶显示器栅极驱动装置以及液晶显示器的功耗。
文档编号G09G3/36GK202093782SQ20112023037
公开日2011年12月28日 申请日期2011年6月30日 优先权日2011年6月30日
发明者孙阳 申请人:京东方科技集团股份有限公司
最新回复(0)