使用于液晶显示面板的数据驱动器的制作方法
专利名称：使用于液晶显示面板的数据驱动器的制作方法
技术领域：
本发明是关于一种使用于液晶显示面板的数据驱动器，且特别是关于一种可节省所需的数字模拟转换器的数据驱动器。
背景技术：
由于液晶显示器(Liquid Crystal Display，LCD)的体积薄、重量轻与低电磁辐射的优点，在近年来日渐广泛使用。如何降低液晶显示器的成本，以增加产品的市场竞争力，乃是业界所致力的课题之一。
请参照图1，其绘示了传统液晶显示器的系统结构图。现以分辨率为1024×768的液晶显示面板(LCD Panel)100为例做说明。液晶显示面板100是具有1024×3条数据线(Data Line)与768条扫描线(Scan Line)，数据线与扫描线是分别由数据驱动器(Data Driver)102与扫描驱动器(Scan Driver)104所驱动。假设每个数据驱动器102可驱动384条数据线，且每个扫描驱动器104可驱动256条数据线，则液晶显示面板100共需要8个数据驱动器102与3个扫描驱动器104来驱动。数据驱动器102-1～102-8在一控制器106所输出的数据控制信号Cntl_D的控制之下，依序接收由控制器106所传送的多笔像素数据(Pixel Data)PD。数据驱动器102-1～102-8是将接收到的像素数据PD进行处理，并用以驱动液晶显示面板100的多条数据线。而扫描驱动器104则是在控制器106所输出的扫描控制信号Cntl_S的控制之下，依序输出扫描信号，以依序对每条扫描线进行扫描。
请参照图2，其绘示了图1中的数据驱动器102-1～102-8的电路方块图。传统的数据驱动器102是由一移位缓存器212、一第一线缓冲器214A、一第二线缓冲器214B、一数字模拟转换电路216及一输出缓冲器218所组成。移位缓存器212是用以输出一控制信号C。第一线缓冲器214A是用以根据控制信号C，依序接收并存储由控制器106所输出的像素数据PD。当第一线缓冲器214A完成接收动作之后，第一线缓冲器214A是将所有存储于第一线缓冲器214A的像素数据PD同时传送至第二线缓冲器214B。而第二线缓冲器214B则是将所有的像素数据PD一起输出至数字模拟转换电路216。而输出缓冲器218则是用于并列式地(Parallely)接收由数字模拟转换电路216输出的像素数据PD，且输出缓冲器218还并列式地输出像素数据PD至液晶显示面板100的多个数据线中。
现以数据驱动器102-1为例，针对图2所绘示的数据驱动器102-1～102-8的操作情形作进一步的说明。假设控制器106每次是输出两端对(two port)的像素数据PD至线缓冲器214-1中，其中，每一端口像素数据包括有一笔(channel)红色像素数据、一笔蓝色像素数据与一笔绿色像素数据。即是，控制器106每次是输出6笔像素数据PD至线缓冲器214-1中。假设每笔像素数据为8位，由于数据驱动器102-1须驱动384条数据线，故第一线缓冲器214A与第二线缓冲器214B的大小须各为384×8位，也就是6×64×8位。而控制器106必须每次输出6×8位的6笔像素数据，输出64次后，才能完成对一个数据驱动器102-1的像素数据输入动作。当其中一个数据驱动器102完成像素数据接收动作之后，下一个数据驱动器102方开始进行像素数据接收动作。
当第一线缓冲器214A-1完成像素数据接收动作之后，第一线缓冲器214A-1是并列式地将所存储的6×64×8位的像素数据PD同时地传送至第二线缓冲器214B-1。然后，第二线缓冲器214B-1则是同时地输出像素数据PD至数字模拟转换电路216-1中。数字模拟转换电路216-1包括有384个数字模拟转换器(Digtal to Analog Converter，DAC)，也即DAC(1)～DAC(384)。每个DAC可对于1笔像素数据PD进行转换。故数字模拟转换电路216-1可对384笔，也就是6×64×8位的像素数据PD同时地进行数字模拟转换。
而当数字模拟转换电路216-1同时完成6×64×8位的像素数据PD的数字模拟转换之后，数字模拟转换电路216-1将转换后的384笔模拟像素数据PD并列式地同时输入至输出缓冲器218-1中。输出缓冲器218-1是由多个运算放大器(OP Amplifier)所组成，以提升数据驱动器102-1所输出的384笔模拟像素数据PD的驱动数据线的能力。
在一般电路布局中，数字模拟转换器DAC通常占用了相当多的面积。在传统的每个数据驱动器102中，必须同时对384笔数据像素PD进行数字模拟转换，故必须使用到384个数字模拟转换器。如此，将使得整个数据驱动器102的芯片面积太大，且成本过高。所以，如何减少所需的数字模拟转换器的面积以降低成本，是相当重要的。
发明内容
有鉴于此，本发明的目的在于提供一种数据驱动器，可以有效地减少数字模拟转换器于芯片中所需的面积，以达到减少芯片面积及降低成本的目的。
根据本发明的目的，提出一种数据驱动器，根据多个像素数据驱动一液晶显示面板的多条数据线，该数据驱动器包括一数字缓冲器，用以分别接收及存储这些像素数据，并且选择性地一次输出一笔像素数据；一数字模拟转换器，用以分别接收由该数字缓冲器输出的这些像素数据，并且将这些像素数据分别转换成多笔模拟像素数据而输出；一模拟缓冲器，用以分别接收由该数字模拟转换器输出的这些模拟像素数据，并且一次输出这些模拟像素数据；以及一输出缓冲器，用以接收由该模拟缓冲器输出的这些模拟像素数据，以驱动这些数据线。
根据本发明的另一目的，提出一种数据驱动器，根据多个像素数据驱动一液晶显示面板的多条数据线，该数据驱动器包括一数字缓冲器，分别接收及存储这些像素数据，并且选择性地一次输出N笔像素数据，N为大于1的正整数并小于这些数据线的数量；N个数字模拟转换器，接收由该数字缓冲器输出的这些像素数据，并且同时将N笔像素数据转换成N笔模拟像素数据而输出；一模拟缓冲器，分别接收由该N个数字模拟转换器输出的这些模拟像素数据，并且一次输出这些模拟像素数据；以及一输出缓冲器，接收由该模拟缓冲器输出的这些模拟像素数据，以驱动这些数据线。
因此，根据本发明的数据驱动器，可以有效地减少数字模拟转换器于芯片中所需的面积，以减少芯片面积及降低成本。
为让本发明的上述目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并结合附图详细说明如下。
图1绘示了传统液晶显示器的系统结构图。
图2绘示了图1中的数据驱动器102-1～102-8的电路方块图。
图3绘示依照本发明一第一实施例的多个数据驱动器的电路方块图。
图4绘示了图3的模拟缓冲器的详细内部电路图。
图5绘示依照本发明一第二实施例的多个数据驱动器的电路方块图。
附图标号说明100液晶显示面板102、302、502数据驱动器104扫描驱动器106控制器212、312、512移位缓存器214、314A、314B、514A、514B线缓冲器216、516数字模拟转换电路218、318、518输出缓冲器314、514数字缓冲器316、516(1)～(6)数字模拟转换器317、517模拟缓冲器322、522线缓冲器控制电路324、524模拟缓冲器控制电路具体实施方式
本发明的实质在于，在每个数据驱动器中，仅使用一个或数个数字模拟转换器，并使像素数据以一次一笔或一次数笔的方式，输入至数字模拟转换器，以依序进行数字模拟转换，来达到节省数据驱动器的芯片面积的目的。
第一实施例请参照图3，其绘示了依照本发明一第一实施例的多个数据驱动器的电路方块图。一个液晶显示面板需要多个数据驱动器来驱动数据线，在图3中，是以8个数据驱动器312-1～312-8为例做说明。每个数据驱动器302包括一移位缓存器312、一数字缓冲器314、一数字模拟转换器316、一模拟缓冲器317、及一输出缓冲器318。移位缓存器312输出一第一控制信号C’至数字缓冲器314。数字缓冲器3 14根据第一控制信号C’依序接收及存储像素数据PD。数字缓冲器314选择性地分别输出这些像素数据PD。其中，数字缓冲器314一次输出一笔像素数据PD至数字模拟转换器316。数字模拟转换器316接收由数字缓冲器314输出的像素数据PD，之后将像素数据PD转换成模拟像素数据APD。模拟缓冲器317接收存储由数字模拟转换器316输出的模拟像素数据APD，并且将所存储的模拟像素数据APD一次输出。输出缓冲器318接收模拟缓冲器317输出的模拟像素数据APD，以驱动数据线。
数字缓冲器314可由一第一线缓冲器314A与一第二线缓冲器314B所组成。第一线缓冲器3 14A根据控制信号C’依序接收并存储像素数据PD。当第一线缓冲器314A完成接收动作之后，该第一线缓冲器314A将所有存储于第一线缓冲器314A的像素数据PD并列式地同时传送至第二线缓冲器314B。
本发明的数据驱动器302还包括一线缓冲器控制电路322。第二线缓冲器314B是由多个线缓冲器单元(未绘示于图中)所组成。线缓冲器控制电路322用以输出一第二控制信号C2至第二线缓冲器314B。而第二线缓冲器314B则是在线缓冲器控制电路322的控制之下，以一次输出一笔像素数据的方式，选择性地输出像素数据PD。也就是，第二控制信号C2是一次选择一个线缓冲器单元，而第二线缓冲器314B是输出被选择的线缓冲器单元所存储的像素数据PD。
举例来说，线缓冲器单元可以由锁存器(Latch)与开关所组成。锁存器用以存储像素数据PD，而开关则在第二控制信号C2的控制之下导通或不导通。上述的选择性地输出的方式例如是，可通过第二控制信号C2，将所选定的线缓冲器单元的开关导通，以使所选定的线缓冲器单元的锁存器中所存储的像素数据PD输出。
其中，数字模拟转换器3 16一次对一笔像素数据PD进行数字模拟转换动作，并一次输出一笔模拟像素数据APD。
此外，模拟缓冲器317可由多个模拟缓冲单元所组成，包括模拟缓冲单元(1)～模拟缓冲单元(384)。每个模拟缓冲单元可由一取样保持电路(Sampleand Hold Circuit)来达成。而模拟缓冲器317由一模拟缓冲器控制电路324所控制。模拟缓冲器控制电路324是输出一第三控制信号C3以控制模拟缓冲器324。第三控制信号包括信号C3-1～C3-384，用以分别控制模拟缓冲单元(1)～模拟缓冲单元(384)。在第三控制信号C3的控制之下，这些模拟缓冲单元是用以依序接收由数字模拟转换器316输出的模拟像素数据APD。而从数字模拟转换器316输出的模拟像素数据APD是以一次一笔的方式，存储于模拟缓冲单元(1)～模拟缓冲单元(384)之中。当模拟缓冲器317完成接收动作之后，模拟缓冲器317是并列式地同时输出模拟像素数据APD至输出缓冲器318。
其中，模拟缓冲器控制电路324所输出的第三控制信号C3的对模拟缓冲器317的控制方式可以是如下的方式。第三控制信号C3可以选择所要与数字模拟转换器316电性连接的模拟缓冲单元，以接收数字模拟转换器3 16输出的模拟像素数据APD。第三控制信号C3也可以控制模拟缓冲单元的输出模拟像素数据APD的时点，例如是控制模拟缓冲单元(1)～模拟缓冲单元(384)在384笔模拟像素数据APD均接收完成之后，模拟缓冲单元(1)～(384)再同时地将384笔模拟像素数据APD输出给输出缓冲器318。
现针对图3所绘示的本发明的数据驱动器302的操作情形作进一步的说明。基于数据驱动器302-1～302-8的操作情形大致相同的情况下，现取数据驱动器302-1为例来说明之。
假设第一线缓冲器314A-1是每次接收双端口的像素数据PD，即每次均同时接收2笔红色像素数据、2笔蓝色像素数据与2笔绿色像素数据，共6笔像素数据。若每笔像素数据PD为8位，则每次第一线缓冲器314A-1接收6×8＝48位的像素数据PD。通过让移位缓存器312-1中的64位之一为使能，也即是让控制信号C’-1(1)～C’-1(64)之一为使能，可选取不同的第一线缓冲器314A-1的存储地址，使所接收到的像素数据PD存储于相对应的第一线缓冲器314A-1的存储地址中。如此第一线缓冲器314A-1需接收64次后，方能将384笔像素数据PD接收完毕。其中，第一线缓冲器314A-1的容量可为6×64×8位。
当第一线缓冲器314A-1完成接收动作之后，所有存储于第一线缓冲器314A-1的像素数据PD是并列式地同时传送至第二线缓冲器314B-1。其中，第二线缓冲器314A-1的容量同样地可为6×64×8位。
当第二线缓冲器314B-1接收到所有存储于第一线缓冲器314A-1中的像素数据PD之后，第二线缓冲器314B-1接着在线缓冲器控制电路322-1的控制之下，选择性地一次输出一笔像素数据PD至数字模拟转换器316-1，以将像素数据PD进行数字模拟转换。其中，第二线缓冲器314B-1例如是具有384个线缓冲器单元，假设此384个线缓冲器单元是由左至右依序被选择以输出其所存储的数字像素数据PD。而数字模拟转换器316-1则进行了384次的数字模拟转换，以将384笔存储于第二线缓冲器314B-1中的数字像素数据PD转换完毕。
也就是说，线缓冲器控制电路322-1控制第二线缓冲器314B-1一笔一笔地输出所存储的像素数据PD，而数字模拟转换器316-1则是一笔一笔地接收像素数据PD，并一次针对一笔像素数据PD进行数字模拟转换动作。所以，第二线缓冲器314B-1必须输出384次的像素数据PD，且数字模拟转换电路316-1必须进行384次的数字模拟转换之后，方才将所有存储于第二线缓冲器3 14B-1中的384笔像素数据PD转换完毕。在模拟缓冲器控制电路324-1所输出的控制信号C3的控制之下，转换后的模拟像素数据APD是以一次一笔的方式，依序地存储于模拟缓冲器317-1的模拟缓冲单元(1)～模拟缓冲单元(384)中。
然后，当384笔模拟像素数据APD均存储于模拟缓冲器317-1之后，模拟缓冲器317-1是在模拟缓冲器控制电路324-1所输出的控制信号C3的控制之下，将此384笔模拟像素数据APD输出至输出缓冲器318-1中。模拟像素数据APD经由输出缓冲器318-1中的384个输出缓冲单元(1)～(384)，例如是384个运算放大器。输出缓冲单元(1)～(384)分别电性连接数据线。
本实施例中的数字模拟转换电路316的进行数字模拟转换的转换时间的上限可高达384分之一的扫描时间。其中，所谓的扫描时间是指，一条扫描线所对应的整列像素的图像显示的时间，约等于整个液晶显示器的一个画面的显示时间除以扫描线的数目。当数据像素PD输入第一线缓冲器314A时，在一个扫描时间内，384×8＝3092笔像素数据PD必须依序输入至第一线缓冲器314A-1～第一线缓冲器314A-8。然而，由于每个第二线缓冲器314B在一个扫描时间内，仅需输出384笔像素数据，即每个数字模拟转换器316在一个扫描时间内仅需处理384笔像素数据，故知，第二线缓冲器314B的输出像素数据PD的速度与数字模拟转换器316的处理速度，可为第一线缓冲器314A的接收像素数据PD的速度的1/8。也就是说，本发明所使用的数字模拟转换器所需的操作频率可为像素数据PD的输入频率的八倍。这样的硬件要求是很容易可以达成的。
请参照图4，其绘示了图3的模拟缓冲器317的详细内部电路图。每个模拟缓冲单元是由一个取样保持电路来达成，每个取样保持电路是由开关S1、S2、S3与S4，以及电容C1与C2所组成。当接收某一列像素的384笔模拟像素数据APD时，开关S1(1)～S1(384)是依序导通，使模拟像素数据APD依序存储于电容C1(1)～C1(384)中。而当接收下一列像素的384笔模拟像素数据APD时，开关S1(1)～S1(384)转为不导通，而开关S3(1)～S3(384)则转为导通，使下一列像素的384笔模拟像素数据APD存储于电容C2(1)～C2(384)中。同时，开关S2(1)～S2(384)转为导通，使电容C1(1)～C1(384)中所存储的384笔模拟像素数据APD分别输出至输出缓冲单元(1)～输出缓冲单元(384)。而当接收再下一列像素的384笔模拟像素数据APD时，开关S1(1)～S1(384)转为导通，而开关S3(1)～S3(384)则转为不导通，使下一列像素的384笔模拟像素数据APD存储于电容C1(1)～C1(384)中。同时，开关S4(1)～S4(384)转为导通，使电容C2(1)～C2(384)中所存储的384笔模拟像素数据APD分别输出至输出缓冲单元(1)～输出缓冲单元(384)。
将图3所示的本实施例的数据驱动器302与图2的数据驱动器102相较，由于数据驱动器102中的数字模拟转换电路216需要384个数字模拟转换器，以同时针对384笔像素数据PD进行数字模拟转换，而本实施例的数据驱动器302则只需要一个数字模拟转换器316，故本实施例可以达到节省芯片面积的优点。
第二实施例请参照图5，其绘示了依照本发明第二实施例的多个数据驱动器的电路方块图。每个数据驱动器502包括一移位缓存器512、一数字缓冲器514、数个数字模拟转换器、一模拟缓冲器517、及一输出缓冲器518。数字缓冲器514可由一第一线缓冲器514A与一第二线缓冲器514B所组成。
与图3所示的第一实施例不同的是，第二实施例的数据驱动器502所使用的数字模拟转换电路516是由多个数字模拟转换器所组成，其个数是小于384个，例如是6个，分别为数字模拟转换器516(1)～数字模拟转换器516(6)。因此，在线缓冲器控制电路322的控制之下，可有6笔像素数据PD同时由第二线缓冲器514B输出至数字模拟转换器516(1)～516(6)，而同时被进行数字模拟转换。在模拟缓冲器控制电路324的控制之下，转换后的6笔模拟像素数据APD同时可存储于6个模拟缓冲单元中以进行后续的处理。
在以上的二个实施例中，数据驱动器的移位缓存器与线缓冲器的大小，是可随着不同的设计来改变。而液晶显示器的分辨率，像素数据每次传入数据驱动器的位数，以及数字模拟转换器每次转换的像素数据的笔数，皆可依照设计时的需要来调整。数字缓冲器也可由其它可选择性地输出数据的缓冲器或内存来取代。在能达到选择性地将像素数据进行数字模拟转换的目的下所进行的各种变化或润饰，皆在本发明的范围之内。举例说明时，虽然移位缓存器、线缓冲器控制电路、与模拟缓冲器控制电路被区分成不同电路，实际上任两者以上也可以被整合成一特殊控制电路。
本发明上述二个实施例所揭露的数据驱动器的优点在于所需的数字模拟转换器比传统作法减少许多，故本发明可以有效地减少数字模拟转换器在芯片中所需的面积，以达到减少芯片面积及降低成本的目的。
综上所述，虽然本发明已以一优选实施例揭露如上，然其并非用以限定本发明，本领域技术人员，在不脱离本发明的实质和范围内，当可作各种的变动与润饰，因此本发明的保护范围当视所附的权利要求书所界定者为准。
权利要求
1.一种数据驱动器，根据多个像素数据驱动一液晶显示面板的多条数据线，该数据驱动器包括一数字缓冲器，用以分别接收及存储这些像素数据，并且选择性地一次输出一笔像素数据；一数字模拟转换器，用以分别接收由该数字缓冲器输出的这些像素数据，并且将这些像素数据分别转换成多笔模拟像素数据而输出；一模拟缓冲器，用以分别接收由该数字模拟转换器输出的这些模拟像素数据，并且一次输出这些模拟像素数据；以及一输出缓冲器，用以接收由该模拟缓冲器输出的这些模拟像素数据，以驱动这些数据线。
2.如权利要求1所述的数据驱动器，还包括一移位缓存器，用以指示该数字缓冲器接收这些像素数据。
3.如权利要求1所述的数据驱动器，其中该数字缓冲器包括一第一线缓冲器与一第二线缓冲器；该第一线缓冲器分别接收并存储这些像素数据；当该第一线缓冲器完成接收动作之后，该第一线缓冲器将所有存储于该第一线缓冲器的这些像素数据并列式地传送至该第二线缓冲器；该第二线缓冲器一次输出一笔像素数据至该数字模拟转换器。
4.如权利要求3所述的数据驱动器，还包括一线缓冲器控制电路，而该第二线缓冲器包括多个线缓冲器单元；其中，该线缓冲器控制电路用以一次选择这些线缓冲器单元之一，而该第二线缓冲器输出被选择的该线缓冲器单元所存储的该像素数据。
5.如权利要求1所述的数据驱动器，其中该模拟缓冲器包括多个模拟缓冲单元，这些模拟缓冲单元分别接收由该数字模拟转换器输出的这些模拟像素数据。
6.如权利要求5所述的数据驱动器，还包括一模拟缓冲器控制电路，用以指示该模拟缓冲器分别接收该数字模拟转换器输出的该模拟像素数据并存储于这些模拟缓冲单元之中；以及当该模拟缓冲器完成接收动作之后，指示该模拟缓冲器并列式地输出这些模拟像素数据至该输出缓冲器。
7.一种数据驱动器，根据多个像素数据驱动一液晶显示面板的多条数据线，该数据驱动器包括一数字缓冲器，分别接收及存储这些像素数据，并且选择性地一次输出N笔像素数据，N为大于1的正整数并小于这些数据线的数量；N个数字模拟转换器，接收由该数字缓冲器输出的这些像素数据，并且同时将N笔像素数据转换成N笔模拟像素数据而输出；一模拟缓冲器，分别接收由该N个数字模拟转换器输出的这些模拟像素数据，并且一次输出这些模拟像素数据；以及一输出缓冲器，接收由该模拟缓冲器输出的这些模拟像素数据，以驱动这些数据线。
8.如权利要求7所述的数据驱动器，还包括一移位缓存器，用以指示该数字缓冲器接收这些像素数据。
9.如权利要求8所述的数据驱动器，其中该数字缓冲器包括一第一线缓冲器与一第二线缓冲器；该第一线缓冲器分别接收并存储这些像素数据；当该第一线缓冲器完成接收动作之后，该第一线缓冲器将所有存储于该第一线缓冲器的这些像素数据并列式地传送至该第二线缓冲器；该第二线缓冲器选择性一次输出N笔像素数据至这些数字模拟转换器。
10.如权利要求9所述的数据驱动器，还包括一线缓冲器控制电路，而该第二线缓冲器包括多个线缓冲器单元；其中，该线缓冲器控制电路一次选择这些个线缓冲器单元的N个，而该第二线缓冲器输出被选择的该线缓冲器单元所存储的这些像素数据。
11.如权利要求7所述的数据驱动器，其中该模拟缓冲器包括多个模拟缓冲单元，这些模拟缓冲单元分别接收由这些数字模拟转换器输出的这些模拟像素数据。
12.如权利要求11所述的数据驱动器，还包括一模拟缓冲器控制电路，用以指示该模拟缓冲器分别接收从这些数字模拟转换器输出的这些像素数据并存储于这些模拟缓冲单元之中；以及当该模拟缓冲器完成接收动作之后，指示该模拟缓冲器并列式地输出这些像素数据至该输出缓冲器。
全文摘要
一种数据驱动器，根据多个像素数据驱动一液晶显示面板的多条数据线。在此数据驱动器中，一数字缓冲器是用以分别接收及存储这些像素数据，并且选择性地一次输出一笔像素数据。一数字模拟转换器是用以分别接收由此数字缓冲器输出的这些像素数据，并且将这些像素数据分别转换成多笔模拟像素数据而输出。一模拟缓冲器是用以分别接收由此数字模拟转换器输出的这些模拟像素数据，并且一次输出这些模拟像素数据。而一输出缓冲器则是用以接收由此模拟缓冲器输出的这些模拟像素数据，以驱动这些数据线。
文档编号G09G3/36GK1525430SQ03106
公开日2004年9月1日 申请日期2003年2月27日 优先权日2003年2月27日
发明者卜令楷, 萧全成, 陈燕晟 申请人:奇景光电股份有限公司
技术领域：
本发明是关于一种使用于液晶显示面板的数据驱动器，且特别是关于一种可节省所需的数字模拟转换器的数据驱动器。
背景技术：
由于液晶显示器(Liquid Crystal Display，LCD)的体积薄、重量轻与低电磁辐射的优点，在近年来日渐广泛使用。如何降低液晶显示器的成本，以增加产品的市场竞争力，乃是业界所致力的课题之一。
请参照图1，其绘示了传统液晶显示器的系统结构图。现以分辨率为1024×768的液晶显示面板(LCD Panel)100为例做说明。液晶显示面板100是具有1024×3条数据线(Data Line)与768条扫描线(Scan Line)，数据线与扫描线是分别由数据驱动器(Data Driver)102与扫描驱动器(Scan Driver)104所驱动。假设每个数据驱动器102可驱动384条数据线，且每个扫描驱动器104可驱动256条数据线，则液晶显示面板100共需要8个数据驱动器102与3个扫描驱动器104来驱动。数据驱动器102-1～102-8在一控制器106所输出的数据控制信号Cntl_D的控制之下，依序接收由控制器106所传送的多笔像素数据(Pixel Data)PD。数据驱动器102-1～102-8是将接收到的像素数据PD进行处理，并用以驱动液晶显示面板100的多条数据线。而扫描驱动器104则是在控制器106所输出的扫描控制信号Cntl_S的控制之下，依序输出扫描信号，以依序对每条扫描线进行扫描。
请参照图2，其绘示了图1中的数据驱动器102-1～102-8的电路方块图。传统的数据驱动器102是由一移位缓存器212、一第一线缓冲器214A、一第二线缓冲器214B、一数字模拟转换电路216及一输出缓冲器218所组成。移位缓存器212是用以输出一控制信号C。第一线缓冲器214A是用以根据控制信号C，依序接收并存储由控制器106所输出的像素数据PD。当第一线缓冲器214A完成接收动作之后，第一线缓冲器214A是将所有存储于第一线缓冲器214A的像素数据PD同时传送至第二线缓冲器214B。而第二线缓冲器214B则是将所有的像素数据PD一起输出至数字模拟转换电路216。而输出缓冲器218则是用于并列式地(Parallely)接收由数字模拟转换电路216输出的像素数据PD，且输出缓冲器218还并列式地输出像素数据PD至液晶显示面板100的多个数据线中。
现以数据驱动器102-1为例，针对图2所绘示的数据驱动器102-1～102-8的操作情形作进一步的说明。假设控制器106每次是输出两端对(two port)的像素数据PD至线缓冲器214-1中，其中，每一端口像素数据包括有一笔(channel)红色像素数据、一笔蓝色像素数据与一笔绿色像素数据。即是，控制器106每次是输出6笔像素数据PD至线缓冲器214-1中。假设每笔像素数据为8位，由于数据驱动器102-1须驱动384条数据线，故第一线缓冲器214A与第二线缓冲器214B的大小须各为384×8位，也就是6×64×8位。而控制器106必须每次输出6×8位的6笔像素数据，输出64次后，才能完成对一个数据驱动器102-1的像素数据输入动作。当其中一个数据驱动器102完成像素数据接收动作之后，下一个数据驱动器102方开始进行像素数据接收动作。
当第一线缓冲器214A-1完成像素数据接收动作之后，第一线缓冲器214A-1是并列式地将所存储的6×64×8位的像素数据PD同时地传送至第二线缓冲器214B-1。然后，第二线缓冲器214B-1则是同时地输出像素数据PD至数字模拟转换电路216-1中。数字模拟转换电路216-1包括有384个数字模拟转换器(Digtal to Analog Converter，DAC)，也即DAC(1)～DAC(384)。每个DAC可对于1笔像素数据PD进行转换。故数字模拟转换电路216-1可对384笔，也就是6×64×8位的像素数据PD同时地进行数字模拟转换。
而当数字模拟转换电路216-1同时完成6×64×8位的像素数据PD的数字模拟转换之后，数字模拟转换电路216-1将转换后的384笔模拟像素数据PD并列式地同时输入至输出缓冲器218-1中。输出缓冲器218-1是由多个运算放大器(OP Amplifier)所组成，以提升数据驱动器102-1所输出的384笔模拟像素数据PD的驱动数据线的能力。
在一般电路布局中，数字模拟转换器DAC通常占用了相当多的面积。在传统的每个数据驱动器102中，必须同时对384笔数据像素PD进行数字模拟转换，故必须使用到384个数字模拟转换器。如此，将使得整个数据驱动器102的芯片面积太大，且成本过高。所以，如何减少所需的数字模拟转换器的面积以降低成本，是相当重要的。
发明内容
有鉴于此，本发明的目的在于提供一种数据驱动器，可以有效地减少数字模拟转换器于芯片中所需的面积，以达到减少芯片面积及降低成本的目的。
根据本发明的目的，提出一种数据驱动器，根据多个像素数据驱动一液晶显示面板的多条数据线，该数据驱动器包括一数字缓冲器，用以分别接收及存储这些像素数据，并且选择性地一次输出一笔像素数据；一数字模拟转换器，用以分别接收由该数字缓冲器输出的这些像素数据，并且将这些像素数据分别转换成多笔模拟像素数据而输出；一模拟缓冲器，用以分别接收由该数字模拟转换器输出的这些模拟像素数据，并且一次输出这些模拟像素数据；以及一输出缓冲器，用以接收由该模拟缓冲器输出的这些模拟像素数据，以驱动这些数据线。
根据本发明的另一目的，提出一种数据驱动器，根据多个像素数据驱动一液晶显示面板的多条数据线，该数据驱动器包括一数字缓冲器，分别接收及存储这些像素数据，并且选择性地一次输出N笔像素数据，N为大于1的正整数并小于这些数据线的数量；N个数字模拟转换器，接收由该数字缓冲器输出的这些像素数据，并且同时将N笔像素数据转换成N笔模拟像素数据而输出；一模拟缓冲器，分别接收由该N个数字模拟转换器输出的这些模拟像素数据，并且一次输出这些模拟像素数据；以及一输出缓冲器，接收由该模拟缓冲器输出的这些模拟像素数据，以驱动这些数据线。
因此，根据本发明的数据驱动器，可以有效地减少数字模拟转换器于芯片中所需的面积，以减少芯片面积及降低成本。
为让本发明的上述目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并结合附图详细说明如下。
图1绘示了传统液晶显示器的系统结构图。
图2绘示了图1中的数据驱动器102-1～102-8的电路方块图。
图3绘示依照本发明一第一实施例的多个数据驱动器的电路方块图。
图4绘示了图3的模拟缓冲器的详细内部电路图。
图5绘示依照本发明一第二实施例的多个数据驱动器的电路方块图。
附图标号说明100液晶显示面板102、302、502数据驱动器104扫描驱动器106控制器212、312、512移位缓存器214、314A、314B、514A、514B线缓冲器216、516数字模拟转换电路218、318、518输出缓冲器314、514数字缓冲器316、516(1)～(6)数字模拟转换器317、517模拟缓冲器322、522线缓冲器控制电路324、524模拟缓冲器控制电路具体实施方式
本发明的实质在于，在每个数据驱动器中，仅使用一个或数个数字模拟转换器，并使像素数据以一次一笔或一次数笔的方式，输入至数字模拟转换器，以依序进行数字模拟转换，来达到节省数据驱动器的芯片面积的目的。
第一实施例请参照图3，其绘示了依照本发明一第一实施例的多个数据驱动器的电路方块图。一个液晶显示面板需要多个数据驱动器来驱动数据线，在图3中，是以8个数据驱动器312-1～312-8为例做说明。每个数据驱动器302包括一移位缓存器312、一数字缓冲器314、一数字模拟转换器316、一模拟缓冲器317、及一输出缓冲器318。移位缓存器312输出一第一控制信号C’至数字缓冲器314。数字缓冲器3 14根据第一控制信号C’依序接收及存储像素数据PD。数字缓冲器314选择性地分别输出这些像素数据PD。其中，数字缓冲器314一次输出一笔像素数据PD至数字模拟转换器316。数字模拟转换器316接收由数字缓冲器314输出的像素数据PD，之后将像素数据PD转换成模拟像素数据APD。模拟缓冲器317接收存储由数字模拟转换器316输出的模拟像素数据APD，并且将所存储的模拟像素数据APD一次输出。输出缓冲器318接收模拟缓冲器317输出的模拟像素数据APD，以驱动数据线。
数字缓冲器314可由一第一线缓冲器314A与一第二线缓冲器314B所组成。第一线缓冲器3 14A根据控制信号C’依序接收并存储像素数据PD。当第一线缓冲器314A完成接收动作之后，该第一线缓冲器314A将所有存储于第一线缓冲器314A的像素数据PD并列式地同时传送至第二线缓冲器314B。
本发明的数据驱动器302还包括一线缓冲器控制电路322。第二线缓冲器314B是由多个线缓冲器单元(未绘示于图中)所组成。线缓冲器控制电路322用以输出一第二控制信号C2至第二线缓冲器314B。而第二线缓冲器314B则是在线缓冲器控制电路322的控制之下，以一次输出一笔像素数据的方式，选择性地输出像素数据PD。也就是，第二控制信号C2是一次选择一个线缓冲器单元，而第二线缓冲器314B是输出被选择的线缓冲器单元所存储的像素数据PD。
举例来说，线缓冲器单元可以由锁存器(Latch)与开关所组成。锁存器用以存储像素数据PD，而开关则在第二控制信号C2的控制之下导通或不导通。上述的选择性地输出的方式例如是，可通过第二控制信号C2，将所选定的线缓冲器单元的开关导通，以使所选定的线缓冲器单元的锁存器中所存储的像素数据PD输出。
其中，数字模拟转换器3 16一次对一笔像素数据PD进行数字模拟转换动作，并一次输出一笔模拟像素数据APD。
此外，模拟缓冲器317可由多个模拟缓冲单元所组成，包括模拟缓冲单元(1)～模拟缓冲单元(384)。每个模拟缓冲单元可由一取样保持电路(Sampleand Hold Circuit)来达成。而模拟缓冲器317由一模拟缓冲器控制电路324所控制。模拟缓冲器控制电路324是输出一第三控制信号C3以控制模拟缓冲器324。第三控制信号包括信号C3-1～C3-384，用以分别控制模拟缓冲单元(1)～模拟缓冲单元(384)。在第三控制信号C3的控制之下，这些模拟缓冲单元是用以依序接收由数字模拟转换器316输出的模拟像素数据APD。而从数字模拟转换器316输出的模拟像素数据APD是以一次一笔的方式，存储于模拟缓冲单元(1)～模拟缓冲单元(384)之中。当模拟缓冲器317完成接收动作之后，模拟缓冲器317是并列式地同时输出模拟像素数据APD至输出缓冲器318。
其中，模拟缓冲器控制电路324所输出的第三控制信号C3的对模拟缓冲器317的控制方式可以是如下的方式。第三控制信号C3可以选择所要与数字模拟转换器316电性连接的模拟缓冲单元，以接收数字模拟转换器3 16输出的模拟像素数据APD。第三控制信号C3也可以控制模拟缓冲单元的输出模拟像素数据APD的时点，例如是控制模拟缓冲单元(1)～模拟缓冲单元(384)在384笔模拟像素数据APD均接收完成之后，模拟缓冲单元(1)～(384)再同时地将384笔模拟像素数据APD输出给输出缓冲器318。
现针对图3所绘示的本发明的数据驱动器302的操作情形作进一步的说明。基于数据驱动器302-1～302-8的操作情形大致相同的情况下，现取数据驱动器302-1为例来说明之。
假设第一线缓冲器314A-1是每次接收双端口的像素数据PD，即每次均同时接收2笔红色像素数据、2笔蓝色像素数据与2笔绿色像素数据，共6笔像素数据。若每笔像素数据PD为8位，则每次第一线缓冲器314A-1接收6×8＝48位的像素数据PD。通过让移位缓存器312-1中的64位之一为使能，也即是让控制信号C’-1(1)～C’-1(64)之一为使能，可选取不同的第一线缓冲器314A-1的存储地址，使所接收到的像素数据PD存储于相对应的第一线缓冲器314A-1的存储地址中。如此第一线缓冲器314A-1需接收64次后，方能将384笔像素数据PD接收完毕。其中，第一线缓冲器314A-1的容量可为6×64×8位。
当第一线缓冲器314A-1完成接收动作之后，所有存储于第一线缓冲器314A-1的像素数据PD是并列式地同时传送至第二线缓冲器314B-1。其中，第二线缓冲器314A-1的容量同样地可为6×64×8位。
当第二线缓冲器314B-1接收到所有存储于第一线缓冲器314A-1中的像素数据PD之后，第二线缓冲器314B-1接着在线缓冲器控制电路322-1的控制之下，选择性地一次输出一笔像素数据PD至数字模拟转换器316-1，以将像素数据PD进行数字模拟转换。其中，第二线缓冲器314B-1例如是具有384个线缓冲器单元，假设此384个线缓冲器单元是由左至右依序被选择以输出其所存储的数字像素数据PD。而数字模拟转换器316-1则进行了384次的数字模拟转换，以将384笔存储于第二线缓冲器314B-1中的数字像素数据PD转换完毕。
也就是说，线缓冲器控制电路322-1控制第二线缓冲器314B-1一笔一笔地输出所存储的像素数据PD，而数字模拟转换器316-1则是一笔一笔地接收像素数据PD，并一次针对一笔像素数据PD进行数字模拟转换动作。所以，第二线缓冲器314B-1必须输出384次的像素数据PD，且数字模拟转换电路316-1必须进行384次的数字模拟转换之后，方才将所有存储于第二线缓冲器3 14B-1中的384笔像素数据PD转换完毕。在模拟缓冲器控制电路324-1所输出的控制信号C3的控制之下，转换后的模拟像素数据APD是以一次一笔的方式，依序地存储于模拟缓冲器317-1的模拟缓冲单元(1)～模拟缓冲单元(384)中。
然后，当384笔模拟像素数据APD均存储于模拟缓冲器317-1之后，模拟缓冲器317-1是在模拟缓冲器控制电路324-1所输出的控制信号C3的控制之下，将此384笔模拟像素数据APD输出至输出缓冲器318-1中。模拟像素数据APD经由输出缓冲器318-1中的384个输出缓冲单元(1)～(384)，例如是384个运算放大器。输出缓冲单元(1)～(384)分别电性连接数据线。
本实施例中的数字模拟转换电路316的进行数字模拟转换的转换时间的上限可高达384分之一的扫描时间。其中，所谓的扫描时间是指，一条扫描线所对应的整列像素的图像显示的时间，约等于整个液晶显示器的一个画面的显示时间除以扫描线的数目。当数据像素PD输入第一线缓冲器314A时，在一个扫描时间内，384×8＝3092笔像素数据PD必须依序输入至第一线缓冲器314A-1～第一线缓冲器314A-8。然而，由于每个第二线缓冲器314B在一个扫描时间内，仅需输出384笔像素数据，即每个数字模拟转换器316在一个扫描时间内仅需处理384笔像素数据，故知，第二线缓冲器314B的输出像素数据PD的速度与数字模拟转换器316的处理速度，可为第一线缓冲器314A的接收像素数据PD的速度的1/8。也就是说，本发明所使用的数字模拟转换器所需的操作频率可为像素数据PD的输入频率的八倍。这样的硬件要求是很容易可以达成的。
请参照图4，其绘示了图3的模拟缓冲器317的详细内部电路图。每个模拟缓冲单元是由一个取样保持电路来达成，每个取样保持电路是由开关S1、S2、S3与S4，以及电容C1与C2所组成。当接收某一列像素的384笔模拟像素数据APD时，开关S1(1)～S1(384)是依序导通，使模拟像素数据APD依序存储于电容C1(1)～C1(384)中。而当接收下一列像素的384笔模拟像素数据APD时，开关S1(1)～S1(384)转为不导通，而开关S3(1)～S3(384)则转为导通，使下一列像素的384笔模拟像素数据APD存储于电容C2(1)～C2(384)中。同时，开关S2(1)～S2(384)转为导通，使电容C1(1)～C1(384)中所存储的384笔模拟像素数据APD分别输出至输出缓冲单元(1)～输出缓冲单元(384)。而当接收再下一列像素的384笔模拟像素数据APD时，开关S1(1)～S1(384)转为导通，而开关S3(1)～S3(384)则转为不导通，使下一列像素的384笔模拟像素数据APD存储于电容C1(1)～C1(384)中。同时，开关S4(1)～S4(384)转为导通，使电容C2(1)～C2(384)中所存储的384笔模拟像素数据APD分别输出至输出缓冲单元(1)～输出缓冲单元(384)。
将图3所示的本实施例的数据驱动器302与图2的数据驱动器102相较，由于数据驱动器102中的数字模拟转换电路216需要384个数字模拟转换器，以同时针对384笔像素数据PD进行数字模拟转换，而本实施例的数据驱动器302则只需要一个数字模拟转换器316，故本实施例可以达到节省芯片面积的优点。
第二实施例请参照图5，其绘示了依照本发明第二实施例的多个数据驱动器的电路方块图。每个数据驱动器502包括一移位缓存器512、一数字缓冲器514、数个数字模拟转换器、一模拟缓冲器517、及一输出缓冲器518。数字缓冲器514可由一第一线缓冲器514A与一第二线缓冲器514B所组成。
与图3所示的第一实施例不同的是，第二实施例的数据驱动器502所使用的数字模拟转换电路516是由多个数字模拟转换器所组成，其个数是小于384个，例如是6个，分别为数字模拟转换器516(1)～数字模拟转换器516(6)。因此，在线缓冲器控制电路322的控制之下，可有6笔像素数据PD同时由第二线缓冲器514B输出至数字模拟转换器516(1)～516(6)，而同时被进行数字模拟转换。在模拟缓冲器控制电路324的控制之下，转换后的6笔模拟像素数据APD同时可存储于6个模拟缓冲单元中以进行后续的处理。
在以上的二个实施例中，数据驱动器的移位缓存器与线缓冲器的大小，是可随着不同的设计来改变。而液晶显示器的分辨率，像素数据每次传入数据驱动器的位数，以及数字模拟转换器每次转换的像素数据的笔数，皆可依照设计时的需要来调整。数字缓冲器也可由其它可选择性地输出数据的缓冲器或内存来取代。在能达到选择性地将像素数据进行数字模拟转换的目的下所进行的各种变化或润饰，皆在本发明的范围之内。举例说明时，虽然移位缓存器、线缓冲器控制电路、与模拟缓冲器控制电路被区分成不同电路，实际上任两者以上也可以被整合成一特殊控制电路。
本发明上述二个实施例所揭露的数据驱动器的优点在于所需的数字模拟转换器比传统作法减少许多，故本发明可以有效地减少数字模拟转换器在芯片中所需的面积，以达到减少芯片面积及降低成本的目的。
综上所述，虽然本发明已以一优选实施例揭露如上，然其并非用以限定本发明，本领域技术人员，在不脱离本发明的实质和范围内，当可作各种的变动与润饰，因此本发明的保护范围当视所附的权利要求书所界定者为准。
权利要求
1.一种数据驱动器，根据多个像素数据驱动一液晶显示面板的多条数据线，该数据驱动器包括一数字缓冲器，用以分别接收及存储这些像素数据，并且选择性地一次输出一笔像素数据；一数字模拟转换器，用以分别接收由该数字缓冲器输出的这些像素数据，并且将这些像素数据分别转换成多笔模拟像素数据而输出；一模拟缓冲器，用以分别接收由该数字模拟转换器输出的这些模拟像素数据，并且一次输出这些模拟像素数据；以及一输出缓冲器，用以接收由该模拟缓冲器输出的这些模拟像素数据，以驱动这些数据线。
2.如权利要求1所述的数据驱动器，还包括一移位缓存器，用以指示该数字缓冲器接收这些像素数据。
3.如权利要求1所述的数据驱动器，其中该数字缓冲器包括一第一线缓冲器与一第二线缓冲器；该第一线缓冲器分别接收并存储这些像素数据；当该第一线缓冲器完成接收动作之后，该第一线缓冲器将所有存储于该第一线缓冲器的这些像素数据并列式地传送至该第二线缓冲器；该第二线缓冲器一次输出一笔像素数据至该数字模拟转换器。
4.如权利要求3所述的数据驱动器，还包括一线缓冲器控制电路，而该第二线缓冲器包括多个线缓冲器单元；其中，该线缓冲器控制电路用以一次选择这些线缓冲器单元之一，而该第二线缓冲器输出被选择的该线缓冲器单元所存储的该像素数据。
5.如权利要求1所述的数据驱动器，其中该模拟缓冲器包括多个模拟缓冲单元，这些模拟缓冲单元分别接收由该数字模拟转换器输出的这些模拟像素数据。
6.如权利要求5所述的数据驱动器，还包括一模拟缓冲器控制电路，用以指示该模拟缓冲器分别接收该数字模拟转换器输出的该模拟像素数据并存储于这些模拟缓冲单元之中；以及当该模拟缓冲器完成接收动作之后，指示该模拟缓冲器并列式地输出这些模拟像素数据至该输出缓冲器。
7.一种数据驱动器，根据多个像素数据驱动一液晶显示面板的多条数据线，该数据驱动器包括一数字缓冲器，分别接收及存储这些像素数据，并且选择性地一次输出N笔像素数据，N为大于1的正整数并小于这些数据线的数量；N个数字模拟转换器，接收由该数字缓冲器输出的这些像素数据，并且同时将N笔像素数据转换成N笔模拟像素数据而输出；一模拟缓冲器，分别接收由该N个数字模拟转换器输出的这些模拟像素数据，并且一次输出这些模拟像素数据；以及一输出缓冲器，接收由该模拟缓冲器输出的这些模拟像素数据，以驱动这些数据线。
8.如权利要求7所述的数据驱动器，还包括一移位缓存器，用以指示该数字缓冲器接收这些像素数据。
9.如权利要求8所述的数据驱动器，其中该数字缓冲器包括一第一线缓冲器与一第二线缓冲器；该第一线缓冲器分别接收并存储这些像素数据；当该第一线缓冲器完成接收动作之后，该第一线缓冲器将所有存储于该第一线缓冲器的这些像素数据并列式地传送至该第二线缓冲器；该第二线缓冲器选择性一次输出N笔像素数据至这些数字模拟转换器。
10.如权利要求9所述的数据驱动器，还包括一线缓冲器控制电路，而该第二线缓冲器包括多个线缓冲器单元；其中，该线缓冲器控制电路一次选择这些个线缓冲器单元的N个，而该第二线缓冲器输出被选择的该线缓冲器单元所存储的这些像素数据。
11.如权利要求7所述的数据驱动器，其中该模拟缓冲器包括多个模拟缓冲单元，这些模拟缓冲单元分别接收由这些数字模拟转换器输出的这些模拟像素数据。
12.如权利要求11所述的数据驱动器，还包括一模拟缓冲器控制电路，用以指示该模拟缓冲器分别接收从这些数字模拟转换器输出的这些像素数据并存储于这些模拟缓冲单元之中；以及当该模拟缓冲器完成接收动作之后，指示该模拟缓冲器并列式地输出这些像素数据至该输出缓冲器。
全文摘要
一种数据驱动器，根据多个像素数据驱动一液晶显示面板的多条数据线。在此数据驱动器中，一数字缓冲器是用以分别接收及存储这些像素数据，并且选择性地一次输出一笔像素数据。一数字模拟转换器是用以分别接收由此数字缓冲器输出的这些像素数据，并且将这些像素数据分别转换成多笔模拟像素数据而输出。一模拟缓冲器是用以分别接收由此数字模拟转换器输出的这些模拟像素数据，并且一次输出这些模拟像素数据。而一输出缓冲器则是用以接收由此模拟缓冲器输出的这些模拟像素数据，以驱动这些数据线。
文档编号G09G3/36GK1525430SQ03106
公开日2004年9月1日 申请日期2003年2月27日 优先权日2003年2月27日
发明者卜令楷, 萧全成, 陈燕晟 申请人:奇景光电股份有限公司
最新回复(0)