一种液晶电视机及其edid存储与lvds转接装置的制作方法
专利名称：一种液晶电视机及其edid存储与lvds转接装置的制作方法
技术领域：
本实用新型属于数据信号传输领域，尤其涉及一种液晶电视机及其EDID存储与 LVDS转接装置。
背景技术：
目前，液晶电视机已经逐渐取代传统的显像管电视机，成为人们家中必备的家用电器。在液晶电视机中的液晶屏在出厂时，液晶屏屏体的扩展显示标识数据(Expended Display Identification Data, EDID)未存储于液晶屏屏体自带的电路板上，需要软件工程师根据不同的液晶屏厂商提供的规格书自行编码EDID并将其写入与液晶屏配套的主板的存储器中。由于EDID需要由软件工程师进行编码并将其烧写在存储器中，则此过程容易出现编码错误、烧写错误等问题，降低了液晶电视机的研发效率，且由于在液晶屏主板上需要配置存储器，因此也同时增加了液晶屏主板的成本。此外，由于不同的液晶屏厂商所生产的液晶屏的时序控制板的低压差分信号(Low-Voltage Differential Signal, LVDS)传输接口各不相同，且同一液晶屏厂商所生产的不同类型、不同尺寸、不同功能的液晶屏的时序控制板的LVDS传输接口也是千差万别，因此，每一款液晶屏都需要独立配备相应的LVDS线材，这样则会使不同液晶屏的LVDS线材通用性差，且容易出现LVDS线材错用而导致液晶屏
梓臼咎 hm^Xo因此，现有液晶屏存在EDID未存储在液晶屏屏体自带的电路板上，需要另行对 EDID编码并将其写入与液晶屏配套的主板存储器中，且不同液晶屏的时序控制板的LVDS 线材通用性差的问题。
实用新型内容本实用新型的目的在于提供一种EDID存储与LVDS转接装置，旨在解决现有液晶屏存在的EDID未存储在液晶屏屏体自带的电路板上，需要另行对EDID编码并将其写入与液晶屏配套的主板存储器中，且不同液晶屏的时序控制板的LVDS线材通用性差的问题。本实用新型是这样实现的，一种EDID存储与LVDS转接装置，与液晶电视机主板、 液晶屏时序控制板及外部烧写设备连接，其特征在于，所述EDID存储与LVDS转接装置包括输入端与所述液晶电视机主板的LVDS发送端连接，输出端与所述液晶屏时序控制板的LVDS接口连接，对从所述液晶电视机主板发出的LVDS进行转接后输出至所述液晶屏时序控制板的LVDS接口的LVDS转接模块；写操作端与所述LVDS转接模块的写操作信号输出端连接，第二电压输入端接 LVDS转接模块的电源端，烧写端与所述外部烧写设备的输出端连接，通过I2C总线协议进行读写操作的存储器读写模块；输入端接所述LVDS转接模块的电源端，输出端同时与所述LVDS转接模块的频选电压端及所述存储器读写模块的第一电压输入端连接，为所述LVDS转接模块提供帧频选择启动电压以及为所述存储器读写模块供电的存储器供电模块。在本实用新型中，通过采用所述LVDS转接模块、所述存储器供电模块以及所述存储器读写模块将EDID预先写入液晶屏屏体内的存储器中，并提供了通用LVDS信号传输通用接口对不同液晶屏主板的LVDS实现通用转接后输出至相应液晶屏的时序控制板，解决了现有液晶屏存在的EDID未存储在液晶屏屏体自带的电路板上，需要另行对EDID编码并将其写入与液晶屏配套的主板存储器中，且不同液晶屏的时序控制板的LVDS线材通用性差的问题。
图1是本实用新型实施例提供的EDID存储与LVDS转接装置的模块图；图2是本实用新型实施例提供的EDID存储与LVDS转接装置的示例电路图。
具体实施方式
为了使本实用新型的目的、技术方案及优点更加清楚明白，
以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。图1示出了本实用新型实施例提供的EDID存储与LVDS转接装置的模块结构，为了便于说明，仅示出了与本实用新型实施例相关的部分，详述如下EDID存储与LVDS转接装置100与液晶电视机主板200及液晶屏时序控制板300 连接，该EDID存储与LVDS转接装置包括LVDS转接模块101、存储器供电模块102以及存储器读写模块103 ；LVDS转接模块101的输入端与液晶电视机主板200的LVDS发送端连接，输出端与液晶屏时序控制板300的LVDS接口连接，对从液晶电视机主板200发出的LVDS进行转接后输出至液晶屏时序控制板300的LVDS接口 ；存储器供电模块102的输入端接LVDS转接模块101的电源端，输出端同时与LVDS 转接模块101的频选电压端及存储器读写模块103的电压输入端，为LVDS转接模块101提供帧频选择启动电压以及为存储器读写模块103供电；存储器读写模块103的写操作端与LVDS转接模块101的写操作信号输出端连接， 第二电压输入端接LVDS转接模块101的电源端，烧写端与所述外部烧写设备400的输出端连接，通过I2C总线协议进行读写操作。图2示出了本实用新型实施例提供的EDID存储与LVDS转接装置的电路结构，为了便于说明，仅示出了与本实用新型实施例相关的部分，详述如下作为本实用新型一实施例，LVDS转接模块101包括P-TffO连接器CONl、插座C0N2、电阻Rl及电阻R2 ；P-TffO连接器CONl的第一空接端NCl、时钟信号端SCL、数据信号端SDA、第一地端GND1、第一数据传输正端RX0+、第一数据传输负端RX0-、第二地端GND2、第二数据传输正端RX1+、第二数据传输负端RX1-、第三地端GND3、第三数据传输正端RX2+、第三数据传输负端RX2-、第四地端GND4、时钟正端RXCLK+、时钟负端RXCLK-、第五地端GND5、第四数据传输正端RX3+、第四数据传输负端RX3-、第六地端GND6、板选端PANEL_SEL、信号格式选择端LVDS_SEL、写控制电平端WP、第七地端GND7、第八地端GND8、第二空接端NC2、第一电源端VCC/+12V1、第二电源端VCC/+12V2、第三电源端VCC/+12V3、第四电源端VCC/+12V4及第五电源端VCC/+12V5组成LVDS转接模块101的输入端，P-TffO连接器CONl的第一空接端 NC1、板选端PANEL_SEL及第二空接端NC2均空接，P-TffO连接器CONl的时钟信号端SCL、 数据信号端及写控制电平端WP组成LVDS转接模块101的写操作信号输出端，P-TffO连接器CONl的第一数据传输正端脚RX0+、第一数据传输负端RX0-、第二数据传输正端RX1+、第二数据传输负端RX1-、第三数据传输正端RX2+、第三数据传输负端RX2-、时钟正端RXCLK+、 时钟负端RXCLK-、第四数据传输正端RX3+、第四数据传输负端RX3-分别与插座C0N2的第一数据传输正端RX0+、第一数据传输负端RX0-、第二数据传输正端RX1+、第二数据传输负端RX1-、第三数据传输正端RX2+、第三数据传输负端RX2-、时钟正端RXCLK+、时钟负端 RXCLK-、第四数据传输正端RX3+、第四数据传输负端RX3-相连接，P-TffO连接器CONl的信号格式选择端LVDS_SEL接插座C0N2的信号格式选择端LVDS_SEL，P-TffO连接器CONl的第一电源端VCC/+12V1为LVDS转接模块101的电源端，P-TffO连接器CONl的第二电源端 VCC/+12V2、第三电源端VCC/+12V3、第四电源端VCC/+12V4、第五电源端VCC/+12V5分别与插座C0N2的第一电源端VCC/+12V1、第二电源端VCC/+12V2、第三电源端VCC/+12V3、第四电源端VCC/+12V4相连接，P-TffO连接器CONl的第一地端GNDl、第二地端GND2、第三地端 GND3、第四地端GND4、第五地端GND5、第六地端GND6、第七地端GND7、第八地端GND8和插座C0N2的第一地端GND1、第二地端GND2、第三地端GND3、第四地端GND4、第五地端GND5、 第六地端GND6、第七地端GND7、第八地端GND8、第九地端GND9、第十地端GND10、第^^一地端GND11、第十二地端GND12均接地，插座C0N2的第一空接端NCl和第二空接端NC2均空接，插座C0N2的第一地端GNDl、第二地端GND2、第一空接端NCl、第二空接端NC2、第三地端 GND3、第四数据传输正端RX3+、第四数据传输负端RX3-、第四地端GND4、时钟正端RXCLK+、 时钟负端RXCLK-、第五地端GND5、第三数据传输正端RX2+、第三数据传输负端RX2-、第六地端GND6、第二数据传输正端RX1+、第二数据传输负端RX1-、第七地端GND7、第一数据传输正端RX0+、第一数据传输负端RX0-、第八地端GND8、频选端0DSEL、信号格式选择端LVDS_ SEL、第九地端GND9、第十地端GND10、第^^一地端GNDl 1、第十二地端GND12、第一电源端 VCC/+12V1、第二电源端VCC/+12V2、第三电源端VCC/+12V3及第四电源端VCC/+12V4组成 LVDS转接模块101的输出端，电阻Rl的第一端为LVDS转接模块101的频选电压端，电阻 Rl的第二端同时与插座C0N2的频选端ODSEL及电阻R2的第一端连接，电阻R2的第二端接地。作为本实用新型一实施例，存储器供电模块102包括磁珠FBI、电阻R3、电阻R4、电阻R5、电容Cl、电容C2、低压差线性稳压器U1、电容 C3及电容C4 ；电阻R3的第一端为存储器供电模块102的输入端，磁珠FBl连接于电阻R3的第一端和第二端之间，电阻R4的第一端接电阻R3的第二端，电阻R4的第二端接低压差线性稳压器Ul的输入端IN，电阻R5、电容Cl及电容C2均连接于电阻R4的第二端与地之间，低压差线性稳压器Ul的第一输出端OUT为存储器供电模块102的输出端，低压差线性稳压器 Ul的第二输出端TAB同时与低压差线性稳压器Ul的第一输出端OUT及电容C3的第一端连接，电容C3的第二端接地，电容C4连接于低压差线性稳压器Ul的第一输出端OUT与地之间，低压差线性稳压器Ul的地端GND接地。作为本实用新型一实施例，存储器读写模块103包括电阻R6、电阻R7、电阻R8、电阻R9、电阻R10、电阻R11、电阻R12、电阻R13、电阻 R14、存储器U2、电阻R15、电阻R16、电阻R17、三极管Q1、电阻R18、电阻R19及I2C烧写口 TPl ；存储器U2的电源端VCC为存储器读写模块103的第一电压输入端，电阻R6连接于存储器U2的第一片选端EO与电源端VCC之间，电阻R7连接于存储器U2的第二片选端 El与电源端VCC之间，电阻R8连接于存储器U2的第三片选端E2与电源端VCC之间，电阻 R9连接于存储器U2的第一片选端EO与地之间，电阻RlO连接于存储器U2的第二片选端El 与地之间，电阻Rll连接于存储器U2的第三片选端E2与地之间，电阻R15的第一端接存储器U2的写控制端WC/，电阻R16的第一端接存储器U2的时钟信号端SCL，电阻R17的第一端接存储器U2的数据信号端SDA，电阻R12连接于电阻R15的第二端与存储器U2的电源端 VCC之间，电阻R13连接于电阻R16的第二端与存储器U2的电源端VCC之间，电阻R14连接于电阻R17的第二端与存储器U2的电源端VCC之间，电阻R16的第二端、电阻R17的第二端分别为存储器读写模块103的时钟信号输入端和数据信号输入端，存储器U2的地端VSS 接地，三极管Ql的集电极接电阻Rll的第一端，三极管Ql的基极接电阻R18的第一端，三极管Ql的发射极接地，电阻R18的第二端为存储器读写模块103的写控制端，电阻R19连接于电阻R18的第二端与地之间，I2C烧写口 TPl的写控制端WP、时钟信号端SCL、数据信号端SDA构成存储器读写模块103的烧写端，I2C烧写口 TPl的电源端+12V为存储器读写模块103的第二电压输入端，I2C烧写口 TPl的写控制端WP、时钟信号端SCL、数据信号端SDA 分别与电阻R18的第二端、存储器U2的时钟信号端SCL、存储器U2的数据信号端SDA相连接，I2C烧写口 TPl的地端GND接地。EDID存储与LVDS转接装置的工作原理为LVDS (低压差分信号)从液晶电视机主板200的LVDS发送端进入P-TWO连接器， 由P-TWO连接器CONl的第一数据传输正端RXO+和第一数据传输负端RX0-、第二数据传输正端RXl+和第二数据传输负端RX1-、第三数据传输正端RX2+和第三数据传输负端RX2-、 时钟正端RXCLK+和时钟负端RXCLK-、第四数据传输正端RX3+和第四数据传输负端RX3-对应插座C0N2的第一数据传输正端RXO+和第一数据传输负端RX0-、第二数据传输正端RXl+ 和第二数据传输负端RX1-、第三数据传输正端RX2+和第三数据传输负端RX2-、时钟正端 RXCLK+和时钟负端RXCLK-、第四数据传输正端RX3+和第四数据传输负端RX3-所组成的五组差分信号转接通道将其转接后输出至液晶屏时序控制板300的LVDS接口。在LVDS转接模块101中，插座C0N2的频选端ODSEL作为帧频选择端口与电阻Rl和电阻R2构成帧频选择子电路对液晶屏视频制式(PAL制或者NTSC制)所需的帧频进行选择。在存储器供电模块102中，通过电阻R3从P-TWO连接器的沈脚VCC/+12V接入 12V直流电，12V直流电由磁珠FBl对其尖峰脉冲进行滤除后，通过电阻R4和电阻R5分压、 电容C1和电容C2滤波后进入低压差线性稳压器Ul的输入端，低压差线性稳压器Ul对接收到的12V直流电进行稳压处理后输出夹杂有干扰信号的3. 3V直流电，随后由电容C3和电容C4对夹杂有干扰信号的3. 3V直流电进行滤波后为存储器读写模块103提供稳定工作电压。[0031]在存储器读写模块103中，存储器U2的电源端VCC从低压差线性稳压器Ul的输出端获得3. 3V工作电压后开始工作，存储器U2的第一片选端E0、第二片选端E1、第三片选端E2分别通过电阻R6和电阻R9、电阻R7和电阻R10、电阻R8和电阻Rll实现片选端的高低电平选择；存储器U2的写控制端WC/对存储器U2的写操作状态进行控制，其中，电阻R18 和电阻R19对P-TWO连接器的写控制电平端WP输出的电压进行调整，当P-TWO连接器的写控制电平端WP输出高电平时，三极管Ql导通，存储器U2的写控制端WC/为低电平，此时存储器U2允许外部通过I2C总线协议由其时钟信号端SCL和数据信号端SDA进行写操作，将液晶屏的EDID信息烧写入存储器U2，反之，当P-TWO连接器的写控制电平端WP输出低电平时，三极管截止，存储器U2的写控制端WC/为+3. 3V高电平，存储器U2进入写保护状态，禁止写操作。在本实用新型实施例中，EDID存储与LVDS转接装置通过P-TWO连接器的时钟信号端SCL和数据信号端SDA在I2C总线协议下对存储器U2进行读写操作；在需要进行快速烧写操作时，外部烧写设备400可以通过I2C烧写口对EDID存储与LVDS转接装置中的存储器U2进行烧写操作。本实用新型实施例还提供了一种包括上述EDID存储与LVDS转接装置的液晶电视机。在本实用新型实施例中，通过采用LVDS转接模块101、存储器供电模块102以及存储器读写模块103将EDID预先写入液晶屏屏体内的存储器中，并提供了通用LVDS信号传输通用接口对不同液晶屏主板的LVDS实现通用转接后输出至相应液晶屏的时序控制板， 解决了现有液晶屏存在的EDID未存储在液晶屏屏体自带的电路板上，需要另行对EDID编码并将其写入与液晶屏配套的主板存储器中，且不同液晶屏的时序控制板的LVDS线材通用性差的问题。以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。
权利要求1.一种EDID存储与LVDS转接装置，与液晶电视机主板、液晶屏时序控制板及外部烧写设备连接，其特征在于，所述EDID存储与LVDS转接装置包括输入端与所述液晶电视机主板的LVDS发送端连接，输出端与所述液晶屏时序控制板的LVDS接口连接，对从所述液晶电视机主板发出的LVDS进行转接后输出至所述液晶屏时序控制板的LVDS接口的LVDS转接模块；写操作端与所述LVDS转接模块的写操作信号输出端连接，第二电压输入端接LVDS转接模块的电源端，烧写端与所述外部烧写设备的输出端连接，通过I2C总线协议进行读写操作的存储器读写模块；输入端接所述LVDS转接模块的电源端，输出端同时与所述LVDS转接模块的频选电压端及所述存储器读写模块的第一电压输入端连接，为所述LVDS转接模块提供帧频选择启动电压以及为所述存储器读写模块供电的存储器供电模块。
2.如权利要求1所述的EDID存储与LVDS转接装置，其特征在于，所述LVDS转接模块包括P-TffO连接器、插座、电阻Rl及电阻R2 ；所述P-TWO连接器的第一空接端、时钟信号端、数据信号端、第一地端、第一数据传输正端、第一数据传输负端、第二地端、第二数据传输正端、第二数据传输负端、第三地端、第三数据传输正端、第三数据传输负端、第四地端、时钟正端、时钟负端、第五地端、第四数据传输正端、第四数据传输负端、第六地端、板选端、信号格式选择端、写控制电平端、第七地端、第八地端、第二空接端、第一电源端、第二电源端、第三电源端、第四电源端及第五电源端组成所述LVDS转接模块的输入端，所述P-TWO连接器的第一空接端、板选端及第二空接端均空接，所述P-TWO连接器的时钟信号端、数据信号端及写控制电平端组成所述LVDS转接模块的写操作信号输出端，所述P-TWO连接器的第一数据传输正端、第一数据传输负端、 第二数据传输正端、第二数据传输负端、第三数据传输正端、第三数据传输负端、时钟正端、 时钟负端、第四数据传输正端、第四数据传输负端分别与所述插座的第一数据传输正端、第一数据传输负端第二数据传输正端、第二数据传输负端、第三数据传输正端、第三数据传输负端、时钟正端、时钟负端、第四数据传输正端、第四数据传输负端相连接，所述P-TWO连接器的信号格式选择端接所述插座的信号格式选择端，所述P-TWO连接器的第一电源端为所述LVDS转接模块的电源端，所述P-TWO连接器的第二电源端、第三电源端、第四电源端、第五电源端分别与所述插座的第一电源端、第二电源端、第三电源端、第四电源端相连接，所述P-TWO连接器的第一地端、第二地端、第三地端、第四地端、第五地端、第六地端、第七地端、第八地端和所述插座的第一地端、第二地端、第三地端、第四地端、第五地端、第六地端、 第七地端、第八地端第九地端、第十地端、第十一地端、第十二地端均接地，所述插座的第一空接端和第二空接端均空接，所述插座的第一地端、第二地端、第一空接端、第二空接端、第三地端、第四数据传输正端、第四数据传输负端、第四地端、时钟正端、时钟负端、第五地端、 第三数据传输正端、第三数据传输负端、第六地端、第二数据传输正端、第二数据传输负端、 第七地端、第一数据传输正端、第一数据传输负端、第八地端、频选端、信号格式选择端、第九地端、第十地端、第十一地端、第十二地端、第一电源端、第二电源端、第三电源端及第四电源端组成所述LVDS转接模块的输出端，所述电阻Rl的第一端为所述LVDS转接模块的频选电压端，所述电阻Rl的第二端同时与所述插座的频选端及所述电阻R2的第一端连接，所述电阻R2的第二端接地。
3.如权利要求1所述的的EDID存储与LVDS转接装置，其特征在于，所述存储器读写模块包括电阻R6、电阻R7、电阻R8、电阻R9、电阻R10、电阻R11、电阻R12、电阻R13、电阻R14、存储器U2、电阻R15、电阻R16、电阻R17、三极管Q1、电阻R18、电阻R19及I2C烧写口 ；所述存储器U2的电源端为所述存储器读写模块的第一电压输入端，所述电阻R6连接于所述存储器U2的第一片选端与电源端之间，所述电阻R7连接于所述存储器U2的第二片选端与电源端之间，所述电阻R8连接于所述存储器U2的第三片选端与电源端之间，所述电阻R9连接于所述存储器U2的第一片选端与地之间，所述电阻RlO连接于所述存储器U2的第二片选端与地之间，所述电阻Rll连接于所述存储器U2的第三片选端与地之间，所述电阻R15的第一端接存储器U2的写控制端，所述电阻R16的第一端接所述存储器U2的时钟信号端，所述电阻R17的第一端接所述存储器U2的数据信号端，所述电阻R12连接于所述电阻R15的第二端与所述存储器U2的电源端之间，所述电阻R13连接于所述电阻R16的第二端与所述存储器U2的电源端之间，所述电阻R14连接于所述电阻R17的第二端与所述存储器U2的电源端之间，所述电阻R16的第二端、所述电阻R17的第二端分别为所述存储器读写模块的时钟信号输入端和数据信号输入端，所述存储器U2的地端接地，所述三极管Ql的集电极接所述电阻Rll的第一端，所述三极管Ql的基极接所述电阻R18的第一端，所述三极管Ql的发射极接地，所述电阻R18的第二端为所述存储器读写模块的写控制端，所述电阻R19连接于所述电阻R18的第二端与地之间，所述I2C烧写口的写控制端、时钟信号端、 数据信号端构成所述存储器读写模块的烧写端，所述I2C烧写口的电源端为所述存储器读写模块的第二电压输入端，所述12C烧写口的写控制端、时钟信号端、数据信号端分别与所述电阻R18的第二端、所述存储器U2的时钟信号端、所述存储器U2的数据信号端相连接， 所述I2C烧写口的地端接地。
4.如权利要求1所述的的EDID存储与LVDS转接装置，其特征在于，所述存储器供电模块包括磁珠FBI、电阻R3、电阻R4、电阻R5、电容Cl、电容C2、低压差线性稳压器U1、电容C3及电容C4 ；所述电阻R3的第一端为所述存储器供电模块的输入端，所述磁珠FBl连接于所述电阻 R3的第一端和第二端之间，所述电阻R4的第一端接所述电阻R3的第二端，所述电阻R4的第二端接所述低压差线性稳压器Ul的输入端，所述电阻R5、所述电容Cl及所述电容C2均连接于所述电阻R4的第二端与地之间，所述低压差线性稳压器Ul的第一输出端为所述存储器供电模块的输出端，所述低压差线性稳压器Ul的第二输出端同时与所述低压差线性稳压器Ul的第一输出端及所述电容C3的第一端连接，所述电容C3的第二端接地，所述电容C4连接于所述低压差线性稳压器Ul的第一输出端与地之间，所述低压差线性稳压器Ul 的地端接地。
5.一种液晶电视机，其特征在于，所述液晶电视机包括EDID存储与LVDS转接装置，所述EDID存储与LVDS转接装置包括输入端与所述液晶电视机主板的LVDS发送端连接，输出端与所述液晶屏时序控制板的LVDS接口连接，对从所述液晶电视机主板发出的LVDS进行转接后输出至所述液晶屏时序控制板的LVDS接口的LVDS转接模块；写操作端与所述LVDS转接模块的写操作信号输出端连接，第二电压输入端接LVDS转接模块的电源端，烧写端与所述外部烧写设备的输出端连接，通过I2C总线协议进行读写操作的存储器读写模块；输入端接所述LVDS转接模块的电源端，输出端同时与所述LVDS转接模块的频选电压端及所述存储器读写模块的第一电压输入端连接，为所述LVDS转接模块提供帧频选择启动电压以及为所述存储器读写模块供电的存储器供电模块。
6.如权利要求5所述的液晶电视机，其特征在于，所述LVDS转接模块包括 P-TffO连接器、插座、电阻Rl及电阻R2 ；所述P-TWO连接器的第一空接端、时钟信号端、数据信号端、第一地端、第一数据传输正端、第一数据传输负端、第二地端、第二数据传输正端、第二数据传输负端、第三地端、第三数据传输正端、第三数据传输负端、第四地端、时钟正端、时钟负端、第五地端、第四数据传输正端、第四数据传输负端、第六地端、板选端、信号格式选择端、写控制电平端、第七地端、第八地端、第二空接端、第一电源端、第二电源端、第三电源端、第四电源端及第五电源端组成所述LVDS转接模块的输入端，所述P-TWO连接器的第一空接端、板选端及第二空接端均空接，所述P-TWO连接器的时钟信号端、数据信号端及写控制电平端组成所述LVDS转接模块的写操作信号输出端，所述P-TWO连接器的第一数据传输正端、第一数据传输负端、 第二数据传输正端、第二数据传输负端、第三数据传输正端、第三数据传输负端、时钟正端、 时钟负端、第四数据传输正端、第四数据传输负端分别与所述插座的第一数据传输正端、第一数据传输负端第二数据传输正端、第二数据传输负端、第三数据传输正端、第三数据传输负端、时钟正端、时钟负端、第四数据传输正端、第四数据传输负端相连接，所述P-TWO连接器的信号格式选择端接所述插座的信号格式选择端，所述P-TWO连接器的第一电源端为所述LVDS转接模块的电源端，所述P-TWO连接器的第二电源端、第三电源端、第四电源端、 第五电源端分别与所述插座的第一电源端、第二电源端、第三电源端、第四电源端相连接， 所述P-TWO连接器的第一地端、第二地端、第三地端、第四地端、第五地端、第六地端、第七地端、第八地端和所述插座的第一地端、第二地端、第三地端、第四地端、第五地端、第六地端、第七地端、第八地端第九地端、第十地端、第十一地端、第十二地端均接地，所述插座的第一空接端和第二空接端均空接，所述插座的第一地端、第二地端、第一空接端、第二空接端、第三地端、第四数据传输正端、第四数据传输负端、第四地端、时钟正端、时钟负端、第五地端、第三数据传输正端、第三数据传输负端、第六地端、第二数据传输正端、第二数据传输负端、第七地端、第一数据传输正端、第一数据传输负端、第八地端、频选端、信号格式选择端、第九地端、第十地端、第十一地端、第十二地端、第一电源端、第二电源端、第三电源端及第四电源端组成所述LVDS转接模块的输出端，所述电阻Rl的第一端为所述LVDS转接模块的频选电压端，所述电阻Rl的第二端同时与所述插座的频选端及所述电阻R2的第一端连接，所述电阻R2的第二端接地。
7.如权利要求5所述的液晶电视机，其特征在于，所述存储器读写模块包括电阻R6、电阻R7、电阻R8、电阻R9、电阻R10、电阻R11、电阻R12、电阻R13、电阻R14、存储器U2、电阻R15、电阻R16、电阻R17、三极管Q1、电阻R18、电阻R19及I2C烧写口 ；所述存储器U2的电源端为所述存储器读写模块的第一电压输入端，所述电阻R6连接于所述存储器U2的第一片选端与电源端之间，所述电阻R7连接于所述存储器U2的第二片选端与电源端之间，所述电阻R8连接于所述存储器U2的第三片选端与电源端之间，所述电阻R9连接于所述存储器U2的第一片选端与地之间，所述电阻RlO连接于所述存储器U2的第二片选端与地之间，所述电阻Rll连接于所述存储器U2的第三片选端与地之间，所述电阻R15的第一端接存储器U2的写控制端，所述电阻R16的第一端接所述存储器U2的时钟信号端，所述电阻R17的第一端接所述存储器U2的数据信号端，所述电阻R12连接于所述电阻R15的第二端与所述存储器U2的电源端之间，所述电阻R13连接于所述电阻R16的第二端与所述存储器U2的电源端之间，所述电阻R14连接于所述电阻R17的第二端与所述存储器U2的电源端之间，所述电阻R16的第二端、所述电阻R17的第二端分别为所述存储器读写模块的时钟信号输入端和数据信号输入端，所述存储器U2的地端接地，所述三极管Ql的集电极接所述电阻Rll的第一端，所述三极管Ql的基极接所述电阻R18的第一端，所述三极管Ql的发射极接地，所述电阻R18的第二端为所述存储器读写模块的写控制端，所述电阻R19连接于所述电阻R18的第二端与地之间，所述I2C烧写口的写控制端、时钟信号端、 数据信号端构成所述存储器读写模块的烧写端，所述I2C烧写口的电源端为所述存储器读写模块的第二电压输入端，所述I2C烧写口的写控制端、时钟信号端、数据信号端分别与所述电阻R18的第二端、所述存储器U2的时钟信号端、所述存储器U2的数据信号端相连接， 所述I2C烧写口的地端接地。
8.如权利要求5所述的液晶电视机，其特征在于，所述存储器供电模块包括磁珠FBI、电阻R3、电阻R4、电阻R5、电容Cl、电容C2、低压差线性稳压器U1、电容C3及电容C4 ；所述电阻R3的第一端为所述存储器供电模块的输入端，所述磁珠FBl连接于所述电阻 R3的第一端和第二端之间，所述电阻R4的第一端接所述电阻R3的第二端，所述电阻R4的第二端接所述低压差线性稳压器Ul的输入端，所述电阻R5、所述电容Cl及所述电容C2均连接于所述电阻R4的第二端与地之间，所述低压差线性稳压器Ul的第一输出端为所述存储器供电模块的输出端，所述低压差线性稳压器Ul的第二输出端同时与所述低压差线性稳压器Ul的第一输出端及所述电容C3的第一端连接，所述电容C3的第二端接地，所述电容C4连接于所述低压差线性稳压器Ul的第一输出端与地之间，所述低压差线性稳压器Ul 的地端接地。
专利摘要本实用新型属于数据信号传输领域，提供了一种液晶电视机及其EDID存储与LVDS转接装置。在本实用新型中，通过采用LVDS转接模块、存储器供电模块以及存储器读写模块将EDID预先写入液晶屏屏体内的存储器中，并提供了通用LVDS信号传输通用接口对不同液晶屏主板的LVDS实现通用转接后输出至相应液晶屏的时序控制板，解决了现有液晶屏存在的EDID未存储在液晶屏屏体自带的电路板上，需要另行对EDID编码并将其写入与液晶屏配套的主板存储器中，且不同液晶屏的时序控制板的LVDS线材通用性差的问题。
文档编号G09G3/36GK202134195SQ201120257098
公开日2012年2月1日 申请日期2011年7月20日 优先权日2011年7月20日
发明者陈高 申请人:深圳创维－Rgb电子有限公司
技术领域：
本实用新型属于数据信号传输领域，尤其涉及一种液晶电视机及其EDID存储与 LVDS转接装置。
背景技术：
目前，液晶电视机已经逐渐取代传统的显像管电视机，成为人们家中必备的家用电器。在液晶电视机中的液晶屏在出厂时，液晶屏屏体的扩展显示标识数据(Expended Display Identification Data, EDID)未存储于液晶屏屏体自带的电路板上，需要软件工程师根据不同的液晶屏厂商提供的规格书自行编码EDID并将其写入与液晶屏配套的主板的存储器中。由于EDID需要由软件工程师进行编码并将其烧写在存储器中，则此过程容易出现编码错误、烧写错误等问题，降低了液晶电视机的研发效率，且由于在液晶屏主板上需要配置存储器，因此也同时增加了液晶屏主板的成本。此外，由于不同的液晶屏厂商所生产的液晶屏的时序控制板的低压差分信号(Low-Voltage Differential Signal, LVDS)传输接口各不相同，且同一液晶屏厂商所生产的不同类型、不同尺寸、不同功能的液晶屏的时序控制板的LVDS传输接口也是千差万别，因此，每一款液晶屏都需要独立配备相应的LVDS线材，这样则会使不同液晶屏的LVDS线材通用性差，且容易出现LVDS线材错用而导致液晶屏
梓臼咎 hm^Xo因此，现有液晶屏存在EDID未存储在液晶屏屏体自带的电路板上，需要另行对 EDID编码并将其写入与液晶屏配套的主板存储器中，且不同液晶屏的时序控制板的LVDS 线材通用性差的问题。
实用新型内容本实用新型的目的在于提供一种EDID存储与LVDS转接装置，旨在解决现有液晶屏存在的EDID未存储在液晶屏屏体自带的电路板上，需要另行对EDID编码并将其写入与液晶屏配套的主板存储器中，且不同液晶屏的时序控制板的LVDS线材通用性差的问题。本实用新型是这样实现的，一种EDID存储与LVDS转接装置，与液晶电视机主板、 液晶屏时序控制板及外部烧写设备连接，其特征在于，所述EDID存储与LVDS转接装置包括输入端与所述液晶电视机主板的LVDS发送端连接，输出端与所述液晶屏时序控制板的LVDS接口连接，对从所述液晶电视机主板发出的LVDS进行转接后输出至所述液晶屏时序控制板的LVDS接口的LVDS转接模块；写操作端与所述LVDS转接模块的写操作信号输出端连接，第二电压输入端接 LVDS转接模块的电源端，烧写端与所述外部烧写设备的输出端连接，通过I2C总线协议进行读写操作的存储器读写模块；输入端接所述LVDS转接模块的电源端，输出端同时与所述LVDS转接模块的频选电压端及所述存储器读写模块的第一电压输入端连接，为所述LVDS转接模块提供帧频选择启动电压以及为所述存储器读写模块供电的存储器供电模块。在本实用新型中，通过采用所述LVDS转接模块、所述存储器供电模块以及所述存储器读写模块将EDID预先写入液晶屏屏体内的存储器中，并提供了通用LVDS信号传输通用接口对不同液晶屏主板的LVDS实现通用转接后输出至相应液晶屏的时序控制板，解决了现有液晶屏存在的EDID未存储在液晶屏屏体自带的电路板上，需要另行对EDID编码并将其写入与液晶屏配套的主板存储器中，且不同液晶屏的时序控制板的LVDS线材通用性差的问题。
图1是本实用新型实施例提供的EDID存储与LVDS转接装置的模块图；图2是本实用新型实施例提供的EDID存储与LVDS转接装置的示例电路图。
具体实施方式
为了使本实用新型的目的、技术方案及优点更加清楚明白，
以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。图1示出了本实用新型实施例提供的EDID存储与LVDS转接装置的模块结构，为了便于说明，仅示出了与本实用新型实施例相关的部分，详述如下EDID存储与LVDS转接装置100与液晶电视机主板200及液晶屏时序控制板300 连接，该EDID存储与LVDS转接装置包括LVDS转接模块101、存储器供电模块102以及存储器读写模块103 ；LVDS转接模块101的输入端与液晶电视机主板200的LVDS发送端连接，输出端与液晶屏时序控制板300的LVDS接口连接，对从液晶电视机主板200发出的LVDS进行转接后输出至液晶屏时序控制板300的LVDS接口 ；存储器供电模块102的输入端接LVDS转接模块101的电源端，输出端同时与LVDS 转接模块101的频选电压端及存储器读写模块103的电压输入端，为LVDS转接模块101提供帧频选择启动电压以及为存储器读写模块103供电；存储器读写模块103的写操作端与LVDS转接模块101的写操作信号输出端连接， 第二电压输入端接LVDS转接模块101的电源端，烧写端与所述外部烧写设备400的输出端连接，通过I2C总线协议进行读写操作。图2示出了本实用新型实施例提供的EDID存储与LVDS转接装置的电路结构，为了便于说明，仅示出了与本实用新型实施例相关的部分，详述如下作为本实用新型一实施例，LVDS转接模块101包括P-TffO连接器CONl、插座C0N2、电阻Rl及电阻R2 ；P-TffO连接器CONl的第一空接端NCl、时钟信号端SCL、数据信号端SDA、第一地端GND1、第一数据传输正端RX0+、第一数据传输负端RX0-、第二地端GND2、第二数据传输正端RX1+、第二数据传输负端RX1-、第三地端GND3、第三数据传输正端RX2+、第三数据传输负端RX2-、第四地端GND4、时钟正端RXCLK+、时钟负端RXCLK-、第五地端GND5、第四数据传输正端RX3+、第四数据传输负端RX3-、第六地端GND6、板选端PANEL_SEL、信号格式选择端LVDS_SEL、写控制电平端WP、第七地端GND7、第八地端GND8、第二空接端NC2、第一电源端VCC/+12V1、第二电源端VCC/+12V2、第三电源端VCC/+12V3、第四电源端VCC/+12V4及第五电源端VCC/+12V5组成LVDS转接模块101的输入端，P-TffO连接器CONl的第一空接端 NC1、板选端PANEL_SEL及第二空接端NC2均空接，P-TffO连接器CONl的时钟信号端SCL、 数据信号端及写控制电平端WP组成LVDS转接模块101的写操作信号输出端，P-TffO连接器CONl的第一数据传输正端脚RX0+、第一数据传输负端RX0-、第二数据传输正端RX1+、第二数据传输负端RX1-、第三数据传输正端RX2+、第三数据传输负端RX2-、时钟正端RXCLK+、 时钟负端RXCLK-、第四数据传输正端RX3+、第四数据传输负端RX3-分别与插座C0N2的第一数据传输正端RX0+、第一数据传输负端RX0-、第二数据传输正端RX1+、第二数据传输负端RX1-、第三数据传输正端RX2+、第三数据传输负端RX2-、时钟正端RXCLK+、时钟负端 RXCLK-、第四数据传输正端RX3+、第四数据传输负端RX3-相连接，P-TffO连接器CONl的信号格式选择端LVDS_SEL接插座C0N2的信号格式选择端LVDS_SEL，P-TffO连接器CONl的第一电源端VCC/+12V1为LVDS转接模块101的电源端，P-TffO连接器CONl的第二电源端 VCC/+12V2、第三电源端VCC/+12V3、第四电源端VCC/+12V4、第五电源端VCC/+12V5分别与插座C0N2的第一电源端VCC/+12V1、第二电源端VCC/+12V2、第三电源端VCC/+12V3、第四电源端VCC/+12V4相连接，P-TffO连接器CONl的第一地端GNDl、第二地端GND2、第三地端 GND3、第四地端GND4、第五地端GND5、第六地端GND6、第七地端GND7、第八地端GND8和插座C0N2的第一地端GND1、第二地端GND2、第三地端GND3、第四地端GND4、第五地端GND5、 第六地端GND6、第七地端GND7、第八地端GND8、第九地端GND9、第十地端GND10、第^^一地端GND11、第十二地端GND12均接地，插座C0N2的第一空接端NCl和第二空接端NC2均空接，插座C0N2的第一地端GNDl、第二地端GND2、第一空接端NCl、第二空接端NC2、第三地端 GND3、第四数据传输正端RX3+、第四数据传输负端RX3-、第四地端GND4、时钟正端RXCLK+、 时钟负端RXCLK-、第五地端GND5、第三数据传输正端RX2+、第三数据传输负端RX2-、第六地端GND6、第二数据传输正端RX1+、第二数据传输负端RX1-、第七地端GND7、第一数据传输正端RX0+、第一数据传输负端RX0-、第八地端GND8、频选端0DSEL、信号格式选择端LVDS_ SEL、第九地端GND9、第十地端GND10、第^^一地端GNDl 1、第十二地端GND12、第一电源端 VCC/+12V1、第二电源端VCC/+12V2、第三电源端VCC/+12V3及第四电源端VCC/+12V4组成 LVDS转接模块101的输出端，电阻Rl的第一端为LVDS转接模块101的频选电压端，电阻 Rl的第二端同时与插座C0N2的频选端ODSEL及电阻R2的第一端连接，电阻R2的第二端接地。作为本实用新型一实施例，存储器供电模块102包括磁珠FBI、电阻R3、电阻R4、电阻R5、电容Cl、电容C2、低压差线性稳压器U1、电容 C3及电容C4 ；电阻R3的第一端为存储器供电模块102的输入端，磁珠FBl连接于电阻R3的第一端和第二端之间，电阻R4的第一端接电阻R3的第二端，电阻R4的第二端接低压差线性稳压器Ul的输入端IN，电阻R5、电容Cl及电容C2均连接于电阻R4的第二端与地之间，低压差线性稳压器Ul的第一输出端OUT为存储器供电模块102的输出端，低压差线性稳压器 Ul的第二输出端TAB同时与低压差线性稳压器Ul的第一输出端OUT及电容C3的第一端连接，电容C3的第二端接地，电容C4连接于低压差线性稳压器Ul的第一输出端OUT与地之间，低压差线性稳压器Ul的地端GND接地。作为本实用新型一实施例，存储器读写模块103包括电阻R6、电阻R7、电阻R8、电阻R9、电阻R10、电阻R11、电阻R12、电阻R13、电阻 R14、存储器U2、电阻R15、电阻R16、电阻R17、三极管Q1、电阻R18、电阻R19及I2C烧写口 TPl ；存储器U2的电源端VCC为存储器读写模块103的第一电压输入端，电阻R6连接于存储器U2的第一片选端EO与电源端VCC之间，电阻R7连接于存储器U2的第二片选端 El与电源端VCC之间，电阻R8连接于存储器U2的第三片选端E2与电源端VCC之间，电阻 R9连接于存储器U2的第一片选端EO与地之间，电阻RlO连接于存储器U2的第二片选端El 与地之间，电阻Rll连接于存储器U2的第三片选端E2与地之间，电阻R15的第一端接存储器U2的写控制端WC/，电阻R16的第一端接存储器U2的时钟信号端SCL，电阻R17的第一端接存储器U2的数据信号端SDA，电阻R12连接于电阻R15的第二端与存储器U2的电源端 VCC之间，电阻R13连接于电阻R16的第二端与存储器U2的电源端VCC之间，电阻R14连接于电阻R17的第二端与存储器U2的电源端VCC之间，电阻R16的第二端、电阻R17的第二端分别为存储器读写模块103的时钟信号输入端和数据信号输入端，存储器U2的地端VSS 接地，三极管Ql的集电极接电阻Rll的第一端，三极管Ql的基极接电阻R18的第一端，三极管Ql的发射极接地，电阻R18的第二端为存储器读写模块103的写控制端，电阻R19连接于电阻R18的第二端与地之间，I2C烧写口 TPl的写控制端WP、时钟信号端SCL、数据信号端SDA构成存储器读写模块103的烧写端，I2C烧写口 TPl的电源端+12V为存储器读写模块103的第二电压输入端，I2C烧写口 TPl的写控制端WP、时钟信号端SCL、数据信号端SDA 分别与电阻R18的第二端、存储器U2的时钟信号端SCL、存储器U2的数据信号端SDA相连接，I2C烧写口 TPl的地端GND接地。EDID存储与LVDS转接装置的工作原理为LVDS (低压差分信号)从液晶电视机主板200的LVDS发送端进入P-TWO连接器， 由P-TWO连接器CONl的第一数据传输正端RXO+和第一数据传输负端RX0-、第二数据传输正端RXl+和第二数据传输负端RX1-、第三数据传输正端RX2+和第三数据传输负端RX2-、 时钟正端RXCLK+和时钟负端RXCLK-、第四数据传输正端RX3+和第四数据传输负端RX3-对应插座C0N2的第一数据传输正端RXO+和第一数据传输负端RX0-、第二数据传输正端RXl+ 和第二数据传输负端RX1-、第三数据传输正端RX2+和第三数据传输负端RX2-、时钟正端 RXCLK+和时钟负端RXCLK-、第四数据传输正端RX3+和第四数据传输负端RX3-所组成的五组差分信号转接通道将其转接后输出至液晶屏时序控制板300的LVDS接口。在LVDS转接模块101中，插座C0N2的频选端ODSEL作为帧频选择端口与电阻Rl和电阻R2构成帧频选择子电路对液晶屏视频制式(PAL制或者NTSC制)所需的帧频进行选择。在存储器供电模块102中，通过电阻R3从P-TWO连接器的沈脚VCC/+12V接入 12V直流电，12V直流电由磁珠FBl对其尖峰脉冲进行滤除后，通过电阻R4和电阻R5分压、 电容C1和电容C2滤波后进入低压差线性稳压器Ul的输入端，低压差线性稳压器Ul对接收到的12V直流电进行稳压处理后输出夹杂有干扰信号的3. 3V直流电，随后由电容C3和电容C4对夹杂有干扰信号的3. 3V直流电进行滤波后为存储器读写模块103提供稳定工作电压。[0031]在存储器读写模块103中，存储器U2的电源端VCC从低压差线性稳压器Ul的输出端获得3. 3V工作电压后开始工作，存储器U2的第一片选端E0、第二片选端E1、第三片选端E2分别通过电阻R6和电阻R9、电阻R7和电阻R10、电阻R8和电阻Rll实现片选端的高低电平选择；存储器U2的写控制端WC/对存储器U2的写操作状态进行控制，其中，电阻R18 和电阻R19对P-TWO连接器的写控制电平端WP输出的电压进行调整，当P-TWO连接器的写控制电平端WP输出高电平时，三极管Ql导通，存储器U2的写控制端WC/为低电平，此时存储器U2允许外部通过I2C总线协议由其时钟信号端SCL和数据信号端SDA进行写操作，将液晶屏的EDID信息烧写入存储器U2，反之，当P-TWO连接器的写控制电平端WP输出低电平时，三极管截止，存储器U2的写控制端WC/为+3. 3V高电平，存储器U2进入写保护状态，禁止写操作。在本实用新型实施例中，EDID存储与LVDS转接装置通过P-TWO连接器的时钟信号端SCL和数据信号端SDA在I2C总线协议下对存储器U2进行读写操作；在需要进行快速烧写操作时，外部烧写设备400可以通过I2C烧写口对EDID存储与LVDS转接装置中的存储器U2进行烧写操作。本实用新型实施例还提供了一种包括上述EDID存储与LVDS转接装置的液晶电视机。在本实用新型实施例中，通过采用LVDS转接模块101、存储器供电模块102以及存储器读写模块103将EDID预先写入液晶屏屏体内的存储器中，并提供了通用LVDS信号传输通用接口对不同液晶屏主板的LVDS实现通用转接后输出至相应液晶屏的时序控制板， 解决了现有液晶屏存在的EDID未存储在液晶屏屏体自带的电路板上，需要另行对EDID编码并将其写入与液晶屏配套的主板存储器中，且不同液晶屏的时序控制板的LVDS线材通用性差的问题。以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。
权利要求1.一种EDID存储与LVDS转接装置，与液晶电视机主板、液晶屏时序控制板及外部烧写设备连接，其特征在于，所述EDID存储与LVDS转接装置包括输入端与所述液晶电视机主板的LVDS发送端连接，输出端与所述液晶屏时序控制板的LVDS接口连接，对从所述液晶电视机主板发出的LVDS进行转接后输出至所述液晶屏时序控制板的LVDS接口的LVDS转接模块；写操作端与所述LVDS转接模块的写操作信号输出端连接，第二电压输入端接LVDS转接模块的电源端，烧写端与所述外部烧写设备的输出端连接，通过I2C总线协议进行读写操作的存储器读写模块；输入端接所述LVDS转接模块的电源端，输出端同时与所述LVDS转接模块的频选电压端及所述存储器读写模块的第一电压输入端连接，为所述LVDS转接模块提供帧频选择启动电压以及为所述存储器读写模块供电的存储器供电模块。
2.如权利要求1所述的EDID存储与LVDS转接装置，其特征在于，所述LVDS转接模块包括P-TffO连接器、插座、电阻Rl及电阻R2 ；所述P-TWO连接器的第一空接端、时钟信号端、数据信号端、第一地端、第一数据传输正端、第一数据传输负端、第二地端、第二数据传输正端、第二数据传输负端、第三地端、第三数据传输正端、第三数据传输负端、第四地端、时钟正端、时钟负端、第五地端、第四数据传输正端、第四数据传输负端、第六地端、板选端、信号格式选择端、写控制电平端、第七地端、第八地端、第二空接端、第一电源端、第二电源端、第三电源端、第四电源端及第五电源端组成所述LVDS转接模块的输入端，所述P-TWO连接器的第一空接端、板选端及第二空接端均空接，所述P-TWO连接器的时钟信号端、数据信号端及写控制电平端组成所述LVDS转接模块的写操作信号输出端，所述P-TWO连接器的第一数据传输正端、第一数据传输负端、 第二数据传输正端、第二数据传输负端、第三数据传输正端、第三数据传输负端、时钟正端、 时钟负端、第四数据传输正端、第四数据传输负端分别与所述插座的第一数据传输正端、第一数据传输负端第二数据传输正端、第二数据传输负端、第三数据传输正端、第三数据传输负端、时钟正端、时钟负端、第四数据传输正端、第四数据传输负端相连接，所述P-TWO连接器的信号格式选择端接所述插座的信号格式选择端，所述P-TWO连接器的第一电源端为所述LVDS转接模块的电源端，所述P-TWO连接器的第二电源端、第三电源端、第四电源端、第五电源端分别与所述插座的第一电源端、第二电源端、第三电源端、第四电源端相连接，所述P-TWO连接器的第一地端、第二地端、第三地端、第四地端、第五地端、第六地端、第七地端、第八地端和所述插座的第一地端、第二地端、第三地端、第四地端、第五地端、第六地端、 第七地端、第八地端第九地端、第十地端、第十一地端、第十二地端均接地，所述插座的第一空接端和第二空接端均空接，所述插座的第一地端、第二地端、第一空接端、第二空接端、第三地端、第四数据传输正端、第四数据传输负端、第四地端、时钟正端、时钟负端、第五地端、 第三数据传输正端、第三数据传输负端、第六地端、第二数据传输正端、第二数据传输负端、 第七地端、第一数据传输正端、第一数据传输负端、第八地端、频选端、信号格式选择端、第九地端、第十地端、第十一地端、第十二地端、第一电源端、第二电源端、第三电源端及第四电源端组成所述LVDS转接模块的输出端，所述电阻Rl的第一端为所述LVDS转接模块的频选电压端，所述电阻Rl的第二端同时与所述插座的频选端及所述电阻R2的第一端连接，所述电阻R2的第二端接地。
3.如权利要求1所述的的EDID存储与LVDS转接装置，其特征在于，所述存储器读写模块包括电阻R6、电阻R7、电阻R8、电阻R9、电阻R10、电阻R11、电阻R12、电阻R13、电阻R14、存储器U2、电阻R15、电阻R16、电阻R17、三极管Q1、电阻R18、电阻R19及I2C烧写口 ；所述存储器U2的电源端为所述存储器读写模块的第一电压输入端，所述电阻R6连接于所述存储器U2的第一片选端与电源端之间，所述电阻R7连接于所述存储器U2的第二片选端与电源端之间，所述电阻R8连接于所述存储器U2的第三片选端与电源端之间，所述电阻R9连接于所述存储器U2的第一片选端与地之间，所述电阻RlO连接于所述存储器U2的第二片选端与地之间，所述电阻Rll连接于所述存储器U2的第三片选端与地之间，所述电阻R15的第一端接存储器U2的写控制端，所述电阻R16的第一端接所述存储器U2的时钟信号端，所述电阻R17的第一端接所述存储器U2的数据信号端，所述电阻R12连接于所述电阻R15的第二端与所述存储器U2的电源端之间，所述电阻R13连接于所述电阻R16的第二端与所述存储器U2的电源端之间，所述电阻R14连接于所述电阻R17的第二端与所述存储器U2的电源端之间，所述电阻R16的第二端、所述电阻R17的第二端分别为所述存储器读写模块的时钟信号输入端和数据信号输入端，所述存储器U2的地端接地，所述三极管Ql的集电极接所述电阻Rll的第一端，所述三极管Ql的基极接所述电阻R18的第一端，所述三极管Ql的发射极接地，所述电阻R18的第二端为所述存储器读写模块的写控制端，所述电阻R19连接于所述电阻R18的第二端与地之间，所述I2C烧写口的写控制端、时钟信号端、 数据信号端构成所述存储器读写模块的烧写端，所述I2C烧写口的电源端为所述存储器读写模块的第二电压输入端，所述12C烧写口的写控制端、时钟信号端、数据信号端分别与所述电阻R18的第二端、所述存储器U2的时钟信号端、所述存储器U2的数据信号端相连接， 所述I2C烧写口的地端接地。
4.如权利要求1所述的的EDID存储与LVDS转接装置，其特征在于，所述存储器供电模块包括磁珠FBI、电阻R3、电阻R4、电阻R5、电容Cl、电容C2、低压差线性稳压器U1、电容C3及电容C4 ；所述电阻R3的第一端为所述存储器供电模块的输入端，所述磁珠FBl连接于所述电阻 R3的第一端和第二端之间，所述电阻R4的第一端接所述电阻R3的第二端，所述电阻R4的第二端接所述低压差线性稳压器Ul的输入端，所述电阻R5、所述电容Cl及所述电容C2均连接于所述电阻R4的第二端与地之间，所述低压差线性稳压器Ul的第一输出端为所述存储器供电模块的输出端，所述低压差线性稳压器Ul的第二输出端同时与所述低压差线性稳压器Ul的第一输出端及所述电容C3的第一端连接，所述电容C3的第二端接地，所述电容C4连接于所述低压差线性稳压器Ul的第一输出端与地之间，所述低压差线性稳压器Ul 的地端接地。
5.一种液晶电视机，其特征在于，所述液晶电视机包括EDID存储与LVDS转接装置，所述EDID存储与LVDS转接装置包括输入端与所述液晶电视机主板的LVDS发送端连接，输出端与所述液晶屏时序控制板的LVDS接口连接，对从所述液晶电视机主板发出的LVDS进行转接后输出至所述液晶屏时序控制板的LVDS接口的LVDS转接模块；写操作端与所述LVDS转接模块的写操作信号输出端连接，第二电压输入端接LVDS转接模块的电源端，烧写端与所述外部烧写设备的输出端连接，通过I2C总线协议进行读写操作的存储器读写模块；输入端接所述LVDS转接模块的电源端，输出端同时与所述LVDS转接模块的频选电压端及所述存储器读写模块的第一电压输入端连接，为所述LVDS转接模块提供帧频选择启动电压以及为所述存储器读写模块供电的存储器供电模块。
6.如权利要求5所述的液晶电视机，其特征在于，所述LVDS转接模块包括 P-TffO连接器、插座、电阻Rl及电阻R2 ；所述P-TWO连接器的第一空接端、时钟信号端、数据信号端、第一地端、第一数据传输正端、第一数据传输负端、第二地端、第二数据传输正端、第二数据传输负端、第三地端、第三数据传输正端、第三数据传输负端、第四地端、时钟正端、时钟负端、第五地端、第四数据传输正端、第四数据传输负端、第六地端、板选端、信号格式选择端、写控制电平端、第七地端、第八地端、第二空接端、第一电源端、第二电源端、第三电源端、第四电源端及第五电源端组成所述LVDS转接模块的输入端，所述P-TWO连接器的第一空接端、板选端及第二空接端均空接，所述P-TWO连接器的时钟信号端、数据信号端及写控制电平端组成所述LVDS转接模块的写操作信号输出端，所述P-TWO连接器的第一数据传输正端、第一数据传输负端、 第二数据传输正端、第二数据传输负端、第三数据传输正端、第三数据传输负端、时钟正端、 时钟负端、第四数据传输正端、第四数据传输负端分别与所述插座的第一数据传输正端、第一数据传输负端第二数据传输正端、第二数据传输负端、第三数据传输正端、第三数据传输负端、时钟正端、时钟负端、第四数据传输正端、第四数据传输负端相连接，所述P-TWO连接器的信号格式选择端接所述插座的信号格式选择端，所述P-TWO连接器的第一电源端为所述LVDS转接模块的电源端，所述P-TWO连接器的第二电源端、第三电源端、第四电源端、 第五电源端分别与所述插座的第一电源端、第二电源端、第三电源端、第四电源端相连接， 所述P-TWO连接器的第一地端、第二地端、第三地端、第四地端、第五地端、第六地端、第七地端、第八地端和所述插座的第一地端、第二地端、第三地端、第四地端、第五地端、第六地端、第七地端、第八地端第九地端、第十地端、第十一地端、第十二地端均接地，所述插座的第一空接端和第二空接端均空接，所述插座的第一地端、第二地端、第一空接端、第二空接端、第三地端、第四数据传输正端、第四数据传输负端、第四地端、时钟正端、时钟负端、第五地端、第三数据传输正端、第三数据传输负端、第六地端、第二数据传输正端、第二数据传输负端、第七地端、第一数据传输正端、第一数据传输负端、第八地端、频选端、信号格式选择端、第九地端、第十地端、第十一地端、第十二地端、第一电源端、第二电源端、第三电源端及第四电源端组成所述LVDS转接模块的输出端，所述电阻Rl的第一端为所述LVDS转接模块的频选电压端，所述电阻Rl的第二端同时与所述插座的频选端及所述电阻R2的第一端连接，所述电阻R2的第二端接地。
7.如权利要求5所述的液晶电视机，其特征在于，所述存储器读写模块包括电阻R6、电阻R7、电阻R8、电阻R9、电阻R10、电阻R11、电阻R12、电阻R13、电阻R14、存储器U2、电阻R15、电阻R16、电阻R17、三极管Q1、电阻R18、电阻R19及I2C烧写口 ；所述存储器U2的电源端为所述存储器读写模块的第一电压输入端，所述电阻R6连接于所述存储器U2的第一片选端与电源端之间，所述电阻R7连接于所述存储器U2的第二片选端与电源端之间，所述电阻R8连接于所述存储器U2的第三片选端与电源端之间，所述电阻R9连接于所述存储器U2的第一片选端与地之间，所述电阻RlO连接于所述存储器U2的第二片选端与地之间，所述电阻Rll连接于所述存储器U2的第三片选端与地之间，所述电阻R15的第一端接存储器U2的写控制端，所述电阻R16的第一端接所述存储器U2的时钟信号端，所述电阻R17的第一端接所述存储器U2的数据信号端，所述电阻R12连接于所述电阻R15的第二端与所述存储器U2的电源端之间，所述电阻R13连接于所述电阻R16的第二端与所述存储器U2的电源端之间，所述电阻R14连接于所述电阻R17的第二端与所述存储器U2的电源端之间，所述电阻R16的第二端、所述电阻R17的第二端分别为所述存储器读写模块的时钟信号输入端和数据信号输入端，所述存储器U2的地端接地，所述三极管Ql的集电极接所述电阻Rll的第一端，所述三极管Ql的基极接所述电阻R18的第一端，所述三极管Ql的发射极接地，所述电阻R18的第二端为所述存储器读写模块的写控制端，所述电阻R19连接于所述电阻R18的第二端与地之间，所述I2C烧写口的写控制端、时钟信号端、 数据信号端构成所述存储器读写模块的烧写端，所述I2C烧写口的电源端为所述存储器读写模块的第二电压输入端，所述I2C烧写口的写控制端、时钟信号端、数据信号端分别与所述电阻R18的第二端、所述存储器U2的时钟信号端、所述存储器U2的数据信号端相连接， 所述I2C烧写口的地端接地。
8.如权利要求5所述的液晶电视机，其特征在于，所述存储器供电模块包括磁珠FBI、电阻R3、电阻R4、电阻R5、电容Cl、电容C2、低压差线性稳压器U1、电容C3及电容C4 ；所述电阻R3的第一端为所述存储器供电模块的输入端，所述磁珠FBl连接于所述电阻 R3的第一端和第二端之间，所述电阻R4的第一端接所述电阻R3的第二端，所述电阻R4的第二端接所述低压差线性稳压器Ul的输入端，所述电阻R5、所述电容Cl及所述电容C2均连接于所述电阻R4的第二端与地之间，所述低压差线性稳压器Ul的第一输出端为所述存储器供电模块的输出端，所述低压差线性稳压器Ul的第二输出端同时与所述低压差线性稳压器Ul的第一输出端及所述电容C3的第一端连接，所述电容C3的第二端接地，所述电容C4连接于所述低压差线性稳压器Ul的第一输出端与地之间，所述低压差线性稳压器Ul 的地端接地。
专利摘要本实用新型属于数据信号传输领域，提供了一种液晶电视机及其EDID存储与LVDS转接装置。在本实用新型中，通过采用LVDS转接模块、存储器供电模块以及存储器读写模块将EDID预先写入液晶屏屏体内的存储器中，并提供了通用LVDS信号传输通用接口对不同液晶屏主板的LVDS实现通用转接后输出至相应液晶屏的时序控制板，解决了现有液晶屏存在的EDID未存储在液晶屏屏体自带的电路板上，需要另行对EDID编码并将其写入与液晶屏配套的主板存储器中，且不同液晶屏的时序控制板的LVDS线材通用性差的问题。
文档编号G09G3/36GK202134195SQ201120257098
公开日2012年2月1日 申请日期2011年7月20日 优先权日2011年7月20日
发明者陈高 申请人:深圳创维－Rgb电子有限公司
最新回复(0)