数据驱动电路及由其驱动数据的方法
专利名称：数据驱动电路及由其驱动数据的方法
技术领域：
本发明提供一种数据驱动电路(Data Driver)和由其驱动数据的方法，尤其涉及一种数字式数据驱动电路，以及由其来驱动一显示器的至少一数据线，达到节省空间并对该数据线进行预充电(Pre-Charging)功能的方法。
背景技术：
液晶显示器(liquid crystal display，LCD)及相关的显示装置是薄小的显示装置，并可见于众多的电器产品之中，分布范围亦非常地广泛，举从笔记型电脑及数码照相机的领域，乃至到航天及医疗诊断仪器的领域皆被拿来使用。其中的薄膜晶体管液晶显示器(TFT LCD)可以在保持良好的色彩对比及屏幕扫描刷新频率的情形之下，提供平面、细致、高解析度的画面，并运作于低功率之下；而近年来产业界所开发出的低温多晶硅液晶显示器(Low Temperature Poly Silicon LCD，LTPS LCD)，可将驱动电路直接制作于玻璃基板上，除了达到有效减少面板驱动芯片数目、降低材料与封装成本外，更可增加产品的可靠度及轻薄短小化。
液晶显示器系统一般视输入数据的型态分为数字介面以及模拟介面，两者的通用标准规格有所不同，而为了达到省电，系统整合的便利性及节省成本的目的，越来越多液晶显示器系统采取数据以数字型态输入的方式，因此需将数模转换器(Digital-to-Analog Converter)整合入数据驱动电路中，而为了配合数字至模拟数据的转换，通常需要将闩锁电路(Latch)或采样保持(Sample/Hold)电路也整合入数据驱动电路中，并置于数字/模拟转换器之前，请参考图1，图1为现有技术中数据驱动电路10的功能框图，图1中显示了对应于显示器上一像素(Pixel)11三原色(R、G、B)的一数据驱动电路10，其包括有一输入模块12，两级闩锁器14、16(第一级闩锁器14以及第二级闩锁器16)，一移位寄存器(Shift Register)18，以及三个数模转换器(DAC)20r、20b、20g。输入模块12其包括三组N位元电路线12r、12b、12g，每一组N位元电路线用来接收一具有N位元的数字数据，每一组N位元的数字数据分别对应到显示器上一像素11(Pixel)三原色(R、G、B)的其中之一(对应到显示器上一像素11三原色中红色(R)的一组N位元的数字数据为DR0～DR5，对应到显示器上一像素11三原色中蓝色(B)的一组N位元的数字数据为DB0～DB5，而对应到显示器上一像素11三原色中绿色(G)的一组N位元的数字数据为DG0～DG5)，其中N为大于或等于2的整数，而如图1所示，N的值为6，也就是每一组数字数据为六位元的数字数据。两级闩锁器14、16(Latch)，电连接于输入模块12后，具有升降压(Level Shift)及缓冲(Buffering)的功能，每一级闩锁器亦包括有三个闩锁器，分别对应到显示器上一像素11(Pixel)三原色(第一级闩锁器14包括有三个闩锁器14r、14b、14g，第二级闩锁器16包括有三个闩锁器16r、16b、16g)，每一闩锁器都可锁存N位元数字数据，所以每一闩锁器都必须为N位元的闩锁器；而移位寄存器18可输出一个开关信号SR，一次将对应到显示器上一像素11(Pixel)三原色的三组N位元数字数据全部传送至第一级闩锁器，让第一级闩锁器14执行升压及缓冲的功能，再将数据传送至第二级闩锁器16，让第二级闩锁器16继续执行升压及缓冲的功能。数模转换器20r、20b、20g连接于第二级闩锁器16之后，用来接收由第二级闩锁器16输出的数字数据，将数字数据转换为一模拟电压信号，并分别输出模拟电压信号至数据线22r、22b、22g，依据模拟电压信号的强弱控制面板的成色，而在数据驱动电路10的第一级闩锁器14和第二级闩锁器16之间，通常设置另一开关LP，将原本锁存在第一级闩锁器14中的数字数据依次全部传送至第二级闩锁器16，以便控制数据流的时间及使数据进入数模转换器20r、20b、20g充电的时间较为充裕。上述现有技术的基本架构已在许多关于数字式数据驱动电路设计的专利与文献中有相关的描述。Yojiro Matsueda等人于1996年在SID 96Digest，“Low Temperature poly-Si TFT-LCD with integrated 6-bit Digital DataDriver”中发表将数据驱动电路用LTPS的技术制作于玻璃上，并提出数字式的六位元的数据驱动电路架构，其中为了配合数据的转换，他们提出将闩锁器电路整合入数据驱动电路中，并置于数模转换器的前述架构。接着，Yojiro Matsueda等人继续在IDW′00 p.p.171-174总结其所提出的“Conceptof a System on Panel”，在其中分析了数字及模拟的数据驱动电路架构，并更进一步将外加存储器整合进系统中，使SOP(System on Panel)的构想更完整。接下来在US Patent 5,856,816，“Data driver for liquid crystal display”中，Youn等人则避免使用外加存储器，改成在数据驱动电路架构中利用多个位元的寄存器(Register)，将驱动频率分割成较低的频率，以减少高频运作所带来的问题，上述现有技术的专利虽和本发明同为数字式数据驱动电路，但在架构、技术特征及改进的目的上有极大的差异，并同上述现有技术的两篇文献，均列为本发明的先前技术。
由上述现有技术可知，为了锁存N位元数字数据，在数字的数据驱动电路中，每一闩锁器就必须为N位元的闩锁器。在使用者越来越要求画面品质的今天，显示器系统所能表现出色彩的精细度也益发重要，举例来说，一般面板若要能表现4096色，数字数据就必须是四位元输入，亦即，此时数据驱动电路同时也必须具备四位元的数模转换器及四位元的闩锁电路或采样保持电路，若要表现262144色，则必须以六位元数字数据输入，同时数据驱动电路也必须具备六位元的数模转换器及六位元的闩锁电路或采样保持电路。然而当面板的解析度提高，则每一像素的大小也相对地降低，因而限制了驱动电路的空间，因此若要采用此数字介面的方式，困难度便大幅提升，解决此问题一般有两种做法，一种方式是不将数据驱动电路用低温多晶硅(LTPS)的技术制作于玻璃上，而采用类似非晶硅液晶显示器(a-Si LCD)的做法，将驱动芯片组粘贴于玻璃上(COG)，这种技术的最大好处就是避免元件藉由“线”或“引脚”作为连结所引起的问题，然而此种作对冷热冲击等稳定度的考验有待加强，亦不及低温多晶硅技术于中小尺寸面板的应用价值。于2000年T.Morita等人(Toshiba Corp.)于IDW′00，pp.1149-1150，“A 2.15 inch QCIF reflective color TFT-LCD with integrated 4-bitDAC driver”中提出一种利用选择电路(Selecting Circuit)使数模转换器及闩锁电路达到共用的目标，以降低数据驱动电路对空间的要求，如此一来，数模转换器及闩锁电路的数目可被大幅降低，然而，在此设计下，每一个闩锁电路同时要处理数据的位元数仍必须与每一组数字数据的位元数相同，也就是说，若数字数据是四位元输入，闩锁电路也必须是四位元的闩锁电路，若数字数据是六位元输入，闩锁电路则亦必须是六位元的闩锁电路，因此，在电路及空间的节省上仍未臻完善。
发明内容
因此本发明的主要目的在于一种以一数字式数据驱动电路(DataDriver)，配合一将数字数据分组分时传送的方法，以驱动一显示器的至少一数据线，达到节省空间并对该数据线进行预充电的功能，以解决上述问题。
本发明提供一种以一数据驱动电路(Data Driver)驱动数据的方法，该数据驱动电路用来驱动一显示器的一数据线，该数据驱动电路包括有一输入模块，其包括N位元电路线，用来接收一具有N位元的数字数据，该N位元的数字数据具有m组位元数据，其中N及m是大于或等于2的整数，多个闩锁器(Latch)，电连接于该输入模块，每一闩锁器用来锁存该数字数据中的一组位元数据，以及多个移位寄存器(shift register)，用来循序输出多个开关信号，以控制该m组位元数据传送至该多个闩锁器的顺序，以及一数模转换器(digital to analog converter，DAC)，连接于该多个闩锁器，用来接收由该多个闩锁器输出的数字数据，将该数字数据转换为一模拟电压信号，并输出该模拟电压信号至该数据线，而该方法包括有由该输入模块的N位元电路线接收该数字数据，使用该多个移位寄存器依序输出多个开关信号以将该m组位元数据依序输入至该多个闩锁器锁存，依据该移位寄存器输出的开关信号的顺序，将被锁存的该m组位元数据依序输入至该数模转换器以使该数模转换器接收到该数字数据，以及使用该数模转换器将该数字数据转换为该模拟电压信号，并输出该模拟电压信号至该数据线，其中依据该移位寄存器的开关信号的顺序，该m组位元数据中先输入至该对应的数模转换器的数字数据，会对该数据线进行预充电(Pre-Charging)的功能。
本发明提供一种数据驱动电路(Data Driver)，用来驱动一显示器的至少一数据线，该数据驱动电路包括有N组位元电路线，分别对应到一N位元(N-bits)的数字数据的各个位元，用来接收该数字数据，并将该N位元的数字数据分成m组位元数据，其中N及m皆为大于或等于2的整数，m个移位寄存器(shift register)，用来循序输出m个开关信号，用来控制该m组位元数据传输的顺序，多个闩锁器(Latch)，电连接于该N组位元电路线，用来锁存由该N组位元电路线传来的数字数据，以及至少一数模转换器(digitalto analog converter，DAC)，用来接收由该闩锁器输出的该数字信号，将该数字信号转换为一模拟电压信号，并输出该模拟电压信号至该数据线，其中当该N组位元电路线分别接收该N位元的数字数据中的各个位元，并分割该N位元的数字数据成为m组位元数据后，依据该m个移位寄存器产生的开关信号的顺序，将该m组位元数据依序输入至该对应的闩锁器锁存，而被锁存的该m组位元数据亦依据该m个移位寄存器产生的开关信号的顺序依序输入至该对应的数模转换器，并使用该数模转换器将该数字信号转换为该模拟电压信号，输出该模拟电压信号至该数据线。
本发明的优点在于，本发明的方法将N位元的数字数据分成m组，并依据m个移位寄存器所产生的m个相邻的脉冲信号，依循此m个相邻的脉冲信号跃起的时间顺序依序将该m组位元数据输入至同一组闩锁器中锁存，如此一来，每一个闩锁器只需包括N/m个闩锁电路(Latch Circuit)，而不再需要包括N个闩锁电路去处理N位元的数字数据，因而大幅降低了电路所占的空间，达到节省空间的需求。
本发明的优点在于，先输入至对应的数模转换器的一组位元数据，会对数据线进行预充电(Pre-Charging)的功能，以增加电路的使用寿命和稳定度。
图1为现有技术数据驱动电路的功能框图；图2为本发明数据驱动电路的一实施例的功能框图；图3为图2中开关信号与六位元数字数据的时序图；以及图4为本发明数据驱动电路的另一实施例的功能框图。
附图中的附图标记说明如下10、30 数据驱动电路 11、41 像素12、32 输入模块14r、14b、14g 第一级6-位(bit)闩锁器16r、16b、16g 第二级6-位闩锁器18 移位寄存器20r、20b、20g、40r、40b、40g 6-位数模转换器22r、22b、22g、42r、42b、42g 数据线34r、34b、34g 第一级3-位闩锁器36r、36b、36g 第二级3-位闩锁器37r、37b、37g 第三级6-位闩锁器38 第一移位寄存器 39 第二移位寄存器
具体实施例方式
本发明最主要的概念的就是将一N位元的数字数据分成m组位元数据，再利用至少m个移位寄存器(shift register)，来控制此m组位元数据传送至闩锁器的顺序。请参考图2，图2为本发明数据驱动电路30的一实施例的功能框图，承袭了图1先前技术相似的架构，但为了达到节省空间和预充电的效果，图2本发明的实施例做了一些重大的改变。图2中显示的是对应于显示器上一像素(Pixel)三原色(R、G、B)的一数据驱动电路30，其包括有一输入模块32，三级闩锁器34、36、37(第一级闩锁器34、第二级闩锁器36、以及第三级闩锁器37)，二移位寄存器(Shift Register)38、39(第一移位寄存器38以及第二移位寄存器39)，以及三个数模转换器(DAC)40r、40b、40g。输入模块32其包括三组N位元电路线，每一组N位元电路线用来接收一具有N位元的数字数据，每一组N位元的数字数据分别对应到显示器上一像素(Pixel)三原色(R、G、B)的其中之一(对应到显示器上一像素三原色中红色(R)的一组N位元的数字数据为DR0～DR5，对应到显示器上一像素三原色中蓝色(B)的一组N位元的数字数据为DB0～DB5，而对应到显示器上一像素三原色中绿色(G)的一组N位元的数字数据为DG0～DG5)，其中N为大于或等于2的整数，而如图1所示，N的值为六，也就是在本实施例中预设每一组数字数据为六位元的数字数据。三级闩锁器如图2电连于输入模块32后，和现有技术同样具有升降压(Level Shift)及缓冲(Buffering)的功能，每一级闩锁器亦包括有三组闩锁器，分别对应到显示器上一像素(Pixel)三原色(第一级闩锁器34包括三组闩锁器34r、34b、34g，第二级闩锁器36包括三组闩锁器36r、36b、36g，第三级闩锁器37包括三组闩锁器37r、37b、37g)，二个移位寄存器38、39循序输出二个开关信号SR1、SR2(第一开关信号SR1以及第二开关信号SR2)，此时请参照图3，图3为二个开关信号SR1、SR2与六位元的数字数据的时序图，在图3中，我们以对应到显示器上一像素三原色中红色(R)的一组N位元的数字数据DR0～DR5为六位元数字数据输出之例。由图2配合图3可知，第一开关信号SR1与第二开关信号SR2为二个相邻的脉冲信号，第一开关信号SR1跃起的时间恰早于第二开关信号SR2。数模转换器40r、40b、40g连接于第二级闩锁器36及第三级闩锁器37之后，用来接收由第二级闩锁器36及第三级闩锁器37输出的数字数据，将数字数据转换为一模拟电压信号，并分别输出模拟电压信号至数据线42r、42b、42g，依据模拟电压信号的强弱控制面板的成色。
上述图2的实施例是为了实现本发明所揭露的方法所对应的数据驱动电路30架构，而详细的运作情形继续描述如下。在图2的实施例中，将每一组六位元的数字数据分成二组位元数据，一组位元数据订为最重要位元组(MSBDR5～DR3，DB5～DB3，DG5～DG3，图3时序图中是以DR5～DR3为例)，另一组位元数据则订为最不重要位元组(LSBDR2～DR0，DB2～DB0，DG2～DG0，图3时序图中是以DR2～DR0为例)，因此，每一组位元数据包括了六位元的数字数据的各三位元，再利用二个移位寄存器38、39来控制此二组位元数据传送至闩锁器的顺序，请注意，在图2的实施例中，由于每一组六位元的数字数据都被分成二组位元数据，对应于上一段中所述的本发明最主要的概念后，也就是m＝2，因此，每一闩锁器只需锁存(N/m＝3)位元的数字数据，亦即每一闩锁器都只须为三位元的闩锁器，也可描述为每一个闩锁器包括有三(N/m＝3)个闩锁电路(Latch Circuit)去处理三位元的数字数据，而不须如现有技术中为六(N＝6)位元的闩锁器。请继续参阅图2及图3，此二组位元数据(最重要位元组MSB、最不重要位元组LSB)由输入模块32的N位元电路线接收进来后，在第一移位寄存器38输出的第一开关信号SR1跃起时，最重要位元组MSB(图3时序图中是以DR5～DR3为例)会被采样(sampling)送入第一级的三位元闩锁器34r、34b、34g、第二级的三位元闩锁器36r、36b、36g(兼具升降压(Level Shifting)功能)和第三级的三位元闩锁器37r、37b、37g中，并锁存于此三级闩锁器中，并接着进入数模转换器40r、40b、40g中决定出最重要位元组MSB的电压值，之后当第二移位寄存器39输出的第二开关信号SR2跃起时，最不重要位元组LSB(图3时序图中是以DR2～DR0为例)会被采样(sampling)送入第一级的三位元闩锁器、及第二级的三位元闩锁器(兼具升降压的功能)中，并改写锁存于此两组闩锁器电路中的最重要位元组MSB为最不重要位元组LSB，如此一来，最重要位元组MSB早最不重要位元组LSB数据一个开关信号跃起的时间输入至数模转换器40r、40b、40g，请注意，此时第三级的三位元闩锁器线路仍锁存最重要位元组MSB，在最重要位元组MSB预先进入数模转换器40r、40b、40g中决定出最重要位元组MSB的电压值后，最不重要位元组LSB的信号也随即进入数模转换器40r、40b、40g中决定出最不重要位元组LSB的电压值，加上之前最重要位元组MSB决定出的电压值来决定出最后转换的模拟信号电压，最后将此模拟信号电压写入各条数据线42r、42b、42g并写入像素41中。
由上述图2的实施例可归纳出本发明几个重要的技术特征，首先，不同于现有技术中一次将数字数据全部传送至闩锁器的技术特征，本发明因为揭露将一N位元数字数据分成m组位元数据的概念(N及m为大于或等于2的整数)，所以必须将此m组位元数据分时传送至闩锁器中进行锁存及升降压，因此需要配合上m个移位寄存器所产生的m个开关信号来依序将m组位元数据输入至闩锁器中，在图2的实施例中，m的值被预设为二，而数字数据为一六位元的数字数据(N＝6)，但在真正实施时，N与m的值无须限定与图2的实施例相同，应视产业界适当的需求而定，同样的，因为m个移位寄存器所产生的m个开关信号是为了对应于m组位元数据先后传送的概念，移位寄存器只需能将此m组位元数据分时传送至闩锁器中即可，移位寄存器的数量无须与位元数据的组数相同，而移位寄存器所输出的开关信号也无须一定要为相邻的脉冲信号，可用其他型式实现。
再者，本实施例包括了三级的闩锁器是考虑到实际实施时避免升降压幅度过大而影响系统的稳定度，倘若单从本发明的技术特征和设计概念来看，因为本发明将一N位元数字数据分成m组位元数据，在将此m组位元数据传送至闩锁器中锁存及升降压时至少需要m级的闩锁器以分别锁存及升降压此m组位元数据，也就是说，在图2的实施例中，其实最少只需要二级的闩锁器就足够，由此可知，闩锁器的级数亦无须限定与图2的实施例相同，只要与位元数据的组数相同或略大于位元数据的组数，并应视产业界适当的需求而定。至于每一级闩锁器中的每一个闩锁器的位元数(亦即每个闩锁器包括的闩锁电路的数目)，在本发明将一N位元数字数据分成m组位元数据后，基本上可以降低为(N/m)，在图2的实施例中，每一闩锁器为三位元的闩锁器，但在实际实施上，每一个闩锁器的位元数只要为相同于(N/m)的整数或略大于(N/m)的整数即可，并应视产业界适当的需求而定，也就是说，在图2的实施例中，每一闩锁器也可作成四位元或其他位元数的闩锁器，只是每一个闩锁器的位元数作成越接近原本数字数据的位元数(N)，就丧失了本发明为了节省空间的特征和意义。
第三，本发明其中一重要的技术特征即为，依据移位寄存器的开关信号的顺序，m组位元数据中先输入至数模转换器的数字数据会对数据线进行预充电的功能，让电压不至于一次提升的太快而折损硬件的寿命。在图2的实施例中，最重要位元组MSB会预先进入数模转换器40r、40b、40g中决定出最重要位元组MSB的电压值，对数据线42r、42b、42g进行预充电，随后最不重要位元组LSB的信号也进入数模转换器40r、40b、40g中决定出最不重要位元组LSB的电压值，加上之前最重要位元组MSB决定出的电压值来决定出最后转换的模拟信号电压，举例而言，若数模转换器40r、40b、40g直接将二进制的数字数据转换为十进制的模拟电压信号，且图2实施例中六位元数字数据分成两组表示成(最重要位元组MSB，最不重要位元组LSB)为(110，100)，亦即最重要位元组MSB为(110)，最不重要位元组LSB为(100)，当最重要位元组MSB预先进入数模转换器40r、40b、40g中，会先决定出最重要位元组MSB的电压值48伏特(1*25+1*24＝48(V))并预充电至数据线42r、42b、42g，随后最不重要位元组LSB的信号再进入数模转换器40r、40b、40g中决定出最后的电压值为52伏特。同理，若六位元数字数据为(011，101)，亦即最重要位元组MSB为(011)，最不重要位元组LSB为(101)，当最重要位元组MSB预先进入数模转换器40r、40b、40g中，会先决定出最重要位元组MSB的电压值24伏特(1*24+1*23＝24(V))，随后最不重要位元组LSB的信号再进入数模转换器40r、40b、40g中决定出最后的电压值为29伏特。请注意，同样对应至本发明的基本概念，由于m组位元数据只需“分时传送”至闩锁器中即可，且在预充电的功能上，强调“先输入至数模转换器40r、40b、40g的该组位元数据对数据线42r、42b、42g进行预充电的功能”，因此，本发明在实际实施时，无须如图2实施例限定将最重要位元组MSB先输入数模转换器40r、40b、40g，亦可实现预充电的功能，也就是说，无须限定特定组的位元数据必须先输入数模转换器40r、40b、40g或后输入数模转换器40r、40b、40g，可因应制造时实际需求作调整。请参阅图3，图4为图2实施例将最重要位元组MSB与最不重要位元组LSB输入数模转换器40r、40b、40g的顺序对调之后的示意图，图4中所示装置的功能和标记都与图2相同，在图4中，第一移位寄存器38与第二移位寄存器39仍循序输出第一开关信号SR1以及第二开关信号SR2，第一开关信号SR1与第二开关信号SR2为二个相邻的脉冲信号，且第一开关信号SR1跃起的时间亦恰早于第二开关信号SR2，唯一不同的是，图4的实施例将第一移位寄存器38接去控制最不重要位元组LSB，第二移位寄存器39接去控制最重要位元组MSB，使得最不重要位元组LSB早于最重要位元组MSB输入数模转换器40r、40b、40g，也因此变成将最不重要位元组LSB对数据线42r、42b、42g进行预充电的功能，举例来说，若数模转换器40r、40b、40g直接将二进制的数字数据转换为十进制的模拟电压信号，且图2实施例中六位元数字数据分成两组表示成(最重要位元组MSB，最不重要位元组LSB)为(110，100)，亦即最重要位元组MSB为(110)，最不重要位元组LSB为(100)，当最不重要位元组LSB预先进入数模转换器40r、40b、40g中，会先决定出最不重要位元组LSB的电压值4伏特(1*22＝4(V))并预充电至数据线42r、42b、42g，随后最重要位元组MSB的信号再进入数模转换器40r、40b、40g中决定出最后的电压值为52伏特。同理，若六位元数字数据为(011，101)，亦即最重要位元组MSB为(011)，最不重要位元组LSB为(101)，当最不重要位元组LSB预先进入数模转换器40r、40b、40g中，会先决定出最重要位元组MSB的电压值5伏特(1*22+1*20＝5(V))，随后最不重要位元组LSB的信号再进入数模转换器40r、40b、40g中决定出最后的电压值为29伏特，当然，如此一来，图4实施例预充电的效果则不如图2实施例来的明显。
在陈述完本发明几个重要技术特征后，最后再次强调本发明数字式数据驱动电路30是用于一显示器中，而在各种显示器中，包括液晶显示器(LCD)、低温多晶硅液晶显示器(LTPS LCD)、发光二极管器(LED)、有机发光二极管(OLED)、或是有机高分子发光二极管(PLED)都包含于本发明的适用范围内。
和现有技术相比，本发明的方法将N位元的数字数据分成m组，并依据移位寄存器所产生的脉冲信号的顺序依序将此m组位元数据输入至闩锁器中锁存，如此一来，每一个闩锁器所包括的闩锁电路的数目就成为原本的数目除以m之后的值，大幅减少闩锁器的复杂度和空间，达到节省空间的需求，同时，此m组位元数据中先输入至对应的数模转换器的一组位元数据能对数据线进行预充电的功能，增加电路的使用寿命和稳定度。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明专利的涵盖范围。
权利要求
1.一种以一数据驱动电路驱动数据的方法，该数据驱动电路用来驱动一显示器的至少一数据线，该数据驱动电路包括有一输入模块，其包括N位元电路线，用来接收一具有N位元的数字数据，该N位元的数字数据具有m组位元数据，其中N及m为大于或等于2的整数；多个闩锁器，电连接于该输入模块，每一闩锁器用来锁存该数字数据中的一组位元数据；以及多个移位寄存器，用来循序输出多个开关信号，以控制该m组位元数据传送至该多个闩锁器的顺序；以及一数模转换器，连接于该多个闩锁器，用来接收由该多个闩锁器输出的数字数据，将该数字数据转换为一模拟电压信号，并输出该模拟电压信号至该数据线；该方法包括有由该输入模块的N位元电路线接收该数字数据；使用该多个移位寄存器依序输出多个开关信号以将该m组位元数据依序输入至该多个闩锁器锁存；依据该移位寄存器输出的开关信号的顺序，将被锁存的该m组位元数据依序输入至该数模转换器以使该数模转换器接收到该数字数据；以及使用该数模转换器将该数字数据转换为该模拟电压信号，并输出该模拟电压信号至该数据线；其中依据该移位寄存器的开关信号的顺序，该m组位元数据中先输入至该对应的数模转换器的数字数据，会对该数据线进行预充电的功能。
2.如权利要求1所述的方法，其中该移位寄存器的数目是等于m的整数，并由该m个移位寄存器产生m个开关信号。
3.如权利要求1所述的方法，其中该移位寄存器的数目是大于m的整数。
4.如权利要求2所述的方法，其中该m个移位寄存器所产生的该m个开关信号是m个相邻的脉冲信号，并依据该m个相邻的脉冲信号跃起的时间顺序依序将该m组位元数据输入至同一组闩锁器中锁存。
5.如权利要求4所述的方法，其中该组闩锁器中至少包括有m个闩锁器。
6.如权利要求4所述的方法，其中该组闩锁器中的任一个闩锁器包括有N/m个闩锁电路，其中此N/m是为整数。
7.如权利要求4所述的方法，其中该组闩锁器中的任一个闩锁器包括有略大于N/m的整数个闩锁电路。
8.如权利要求4所述的方法，其中被锁存的该m组的位元数据依据该m个相邻的脉冲信号跃起的时间顺序，依序由该组闩锁器传送至该对应的数模转换器。
9.如权利要求1所述的方法，其中该显示器是一液晶显示器(LCD)、低温多晶硅液晶显示器(LTPS LCD)、发光二极管(LED)、有机发光二极管(OLED)、或是有机高分子发光二极管(PLED)。
10.一种数据驱动电路，用来驱动一显示器的至少一数据线，该数据驱动电路包括有N组位元电路线，其分别对应到一N位元的数字数据的各个位元，用来接收该数字数据，并将该N位元的数字数据分成m组位元数据，其中N及m皆是大于或等于2的整数；m个移位寄存器，用来循序输出m个开关信号，用来控制该m组位元数据传输的顺序；多个闩锁器，电连接于该N组位元电路线，用来锁存由该N组位元电路线传来的数字数据；以及至少一数模转换器，用来接收由该闩锁器输出的该数字信号，将该数字信号转换为一模拟电压信号，并输出该模拟电压信号至该数据线；其中当该N组位元电路线分别接收该N位元的数字数据中的各个位元，并分割该N位元的数字数据成为m组位元数据后，依据该m个移位寄存器产生的开关信号的顺序，将该m组位元数据依序输入至该对应的闩锁器锁存，而被锁存的该m组位元数据亦依据该m个移位寄存器产生的开关信号的顺序依序输入至该对应的数模转换器，并使用该数模转换器将该数字信号转换为该模拟电压信号，输出该模拟电压信号至该数据线。
11.如权利要求10所述的数据驱动电路，其中该m个移位寄存器所产生的该m个开关信号是m个相邻的脉冲信号，并依据该m个相邻的脉冲信号跃起的时间顺序依序将该m组位元数据输入至同一组闩锁器中锁存。
12.如权利要求11所述的数据驱动电路，其中该组闩锁器中至少包括有m个闩锁器。
13.如权利要求11所述的数据驱动电路，其中该组闩锁器中的任一个闩锁器包括有N/m个闩锁电路，其中此N/m是整数。
14.如权利要求11所述的数据驱动电路，其中该组闩锁器中的任一个闩锁器包括有略大于N/m的整数个闩锁电路。
15.如权利要求11所述的数据驱动电路，其中被锁存的该m组的位元数据依据该m个相邻的脉冲信号跃起的时间顺序，依序由该组闩锁器传送至该对应的数模转换器。
16.如权利要求10所述的数据驱动电路，其中该显示器是一液晶显示器(LCD)、低温多晶硅液晶显示器(LTPS LCD)、发光二极管(LED)、有机发光二极管(OLED)、或是有机高分子发光二极管(PLED)。
全文摘要
本发明提供一种数据驱动电路和由其驱动数据的方法，该数据驱动电路包括有一输入模块、多个闩锁器、多个移位寄存器、以及一数模转换器，该方法包括使用该输入模块接收一N位元数字数据，而该N位元的数字数据被分成m组位元数据，使用该多个移位寄存器依序输出多个开关信号以将该m组位元数据依序输入至该多个闩锁器锁存，再依据该多个开关信号的顺序，将被锁存的该m组位元数据依序输入至该数模转换器，最后使用该数模转换器将该数字数据转换为该模拟电压信号，并输出该模拟电压信号至一数据线。
文档编号G09G3/00GK1534560SQ03108
公开日2004年10月6日 申请日期2003年4月2日 优先权日2003年4月2日
发明者孙文堂, 叶信宏 申请人:友达光电股份有限公司
技术领域：
本发明提供一种数据驱动电路(Data Driver)和由其驱动数据的方法，尤其涉及一种数字式数据驱动电路，以及由其来驱动一显示器的至少一数据线，达到节省空间并对该数据线进行预充电(Pre-Charging)功能的方法。
背景技术：
液晶显示器(liquid crystal display，LCD)及相关的显示装置是薄小的显示装置，并可见于众多的电器产品之中，分布范围亦非常地广泛，举从笔记型电脑及数码照相机的领域，乃至到航天及医疗诊断仪器的领域皆被拿来使用。其中的薄膜晶体管液晶显示器(TFT LCD)可以在保持良好的色彩对比及屏幕扫描刷新频率的情形之下，提供平面、细致、高解析度的画面，并运作于低功率之下；而近年来产业界所开发出的低温多晶硅液晶显示器(Low Temperature Poly Silicon LCD，LTPS LCD)，可将驱动电路直接制作于玻璃基板上，除了达到有效减少面板驱动芯片数目、降低材料与封装成本外，更可增加产品的可靠度及轻薄短小化。
液晶显示器系统一般视输入数据的型态分为数字介面以及模拟介面，两者的通用标准规格有所不同，而为了达到省电，系统整合的便利性及节省成本的目的，越来越多液晶显示器系统采取数据以数字型态输入的方式，因此需将数模转换器(Digital-to-Analog Converter)整合入数据驱动电路中，而为了配合数字至模拟数据的转换，通常需要将闩锁电路(Latch)或采样保持(Sample/Hold)电路也整合入数据驱动电路中，并置于数字/模拟转换器之前，请参考图1，图1为现有技术中数据驱动电路10的功能框图，图1中显示了对应于显示器上一像素(Pixel)11三原色(R、G、B)的一数据驱动电路10，其包括有一输入模块12，两级闩锁器14、16(第一级闩锁器14以及第二级闩锁器16)，一移位寄存器(Shift Register)18，以及三个数模转换器(DAC)20r、20b、20g。输入模块12其包括三组N位元电路线12r、12b、12g，每一组N位元电路线用来接收一具有N位元的数字数据，每一组N位元的数字数据分别对应到显示器上一像素11(Pixel)三原色(R、G、B)的其中之一(对应到显示器上一像素11三原色中红色(R)的一组N位元的数字数据为DR0～DR5，对应到显示器上一像素11三原色中蓝色(B)的一组N位元的数字数据为DB0～DB5，而对应到显示器上一像素11三原色中绿色(G)的一组N位元的数字数据为DG0～DG5)，其中N为大于或等于2的整数，而如图1所示，N的值为6，也就是每一组数字数据为六位元的数字数据。两级闩锁器14、16(Latch)，电连接于输入模块12后，具有升降压(Level Shift)及缓冲(Buffering)的功能，每一级闩锁器亦包括有三个闩锁器，分别对应到显示器上一像素11(Pixel)三原色(第一级闩锁器14包括有三个闩锁器14r、14b、14g，第二级闩锁器16包括有三个闩锁器16r、16b、16g)，每一闩锁器都可锁存N位元数字数据，所以每一闩锁器都必须为N位元的闩锁器；而移位寄存器18可输出一个开关信号SR，一次将对应到显示器上一像素11(Pixel)三原色的三组N位元数字数据全部传送至第一级闩锁器，让第一级闩锁器14执行升压及缓冲的功能，再将数据传送至第二级闩锁器16，让第二级闩锁器16继续执行升压及缓冲的功能。数模转换器20r、20b、20g连接于第二级闩锁器16之后，用来接收由第二级闩锁器16输出的数字数据，将数字数据转换为一模拟电压信号，并分别输出模拟电压信号至数据线22r、22b、22g，依据模拟电压信号的强弱控制面板的成色，而在数据驱动电路10的第一级闩锁器14和第二级闩锁器16之间，通常设置另一开关LP，将原本锁存在第一级闩锁器14中的数字数据依次全部传送至第二级闩锁器16，以便控制数据流的时间及使数据进入数模转换器20r、20b、20g充电的时间较为充裕。上述现有技术的基本架构已在许多关于数字式数据驱动电路设计的专利与文献中有相关的描述。Yojiro Matsueda等人于1996年在SID 96Digest，“Low Temperature poly-Si TFT-LCD with integrated 6-bit Digital DataDriver”中发表将数据驱动电路用LTPS的技术制作于玻璃上，并提出数字式的六位元的数据驱动电路架构，其中为了配合数据的转换，他们提出将闩锁器电路整合入数据驱动电路中，并置于数模转换器的前述架构。接着，Yojiro Matsueda等人继续在IDW′00 p.p.171-174总结其所提出的“Conceptof a System on Panel”，在其中分析了数字及模拟的数据驱动电路架构，并更进一步将外加存储器整合进系统中，使SOP(System on Panel)的构想更完整。接下来在US Patent 5,856,816，“Data driver for liquid crystal display”中，Youn等人则避免使用外加存储器，改成在数据驱动电路架构中利用多个位元的寄存器(Register)，将驱动频率分割成较低的频率，以减少高频运作所带来的问题，上述现有技术的专利虽和本发明同为数字式数据驱动电路，但在架构、技术特征及改进的目的上有极大的差异，并同上述现有技术的两篇文献，均列为本发明的先前技术。
由上述现有技术可知，为了锁存N位元数字数据，在数字的数据驱动电路中，每一闩锁器就必须为N位元的闩锁器。在使用者越来越要求画面品质的今天，显示器系统所能表现出色彩的精细度也益发重要，举例来说，一般面板若要能表现4096色，数字数据就必须是四位元输入，亦即，此时数据驱动电路同时也必须具备四位元的数模转换器及四位元的闩锁电路或采样保持电路，若要表现262144色，则必须以六位元数字数据输入，同时数据驱动电路也必须具备六位元的数模转换器及六位元的闩锁电路或采样保持电路。然而当面板的解析度提高，则每一像素的大小也相对地降低，因而限制了驱动电路的空间，因此若要采用此数字介面的方式，困难度便大幅提升，解决此问题一般有两种做法，一种方式是不将数据驱动电路用低温多晶硅(LTPS)的技术制作于玻璃上，而采用类似非晶硅液晶显示器(a-Si LCD)的做法，将驱动芯片组粘贴于玻璃上(COG)，这种技术的最大好处就是避免元件藉由“线”或“引脚”作为连结所引起的问题，然而此种作对冷热冲击等稳定度的考验有待加强，亦不及低温多晶硅技术于中小尺寸面板的应用价值。于2000年T.Morita等人(Toshiba Corp.)于IDW′00，pp.1149-1150，“A 2.15 inch QCIF reflective color TFT-LCD with integrated 4-bitDAC driver”中提出一种利用选择电路(Selecting Circuit)使数模转换器及闩锁电路达到共用的目标，以降低数据驱动电路对空间的要求，如此一来，数模转换器及闩锁电路的数目可被大幅降低，然而，在此设计下，每一个闩锁电路同时要处理数据的位元数仍必须与每一组数字数据的位元数相同，也就是说，若数字数据是四位元输入，闩锁电路也必须是四位元的闩锁电路，若数字数据是六位元输入，闩锁电路则亦必须是六位元的闩锁电路，因此，在电路及空间的节省上仍未臻完善。
发明内容
因此本发明的主要目的在于一种以一数字式数据驱动电路(DataDriver)，配合一将数字数据分组分时传送的方法，以驱动一显示器的至少一数据线，达到节省空间并对该数据线进行预充电的功能，以解决上述问题。
本发明提供一种以一数据驱动电路(Data Driver)驱动数据的方法，该数据驱动电路用来驱动一显示器的一数据线，该数据驱动电路包括有一输入模块，其包括N位元电路线，用来接收一具有N位元的数字数据，该N位元的数字数据具有m组位元数据，其中N及m是大于或等于2的整数，多个闩锁器(Latch)，电连接于该输入模块，每一闩锁器用来锁存该数字数据中的一组位元数据，以及多个移位寄存器(shift register)，用来循序输出多个开关信号，以控制该m组位元数据传送至该多个闩锁器的顺序，以及一数模转换器(digital to analog converter，DAC)，连接于该多个闩锁器，用来接收由该多个闩锁器输出的数字数据，将该数字数据转换为一模拟电压信号，并输出该模拟电压信号至该数据线，而该方法包括有由该输入模块的N位元电路线接收该数字数据，使用该多个移位寄存器依序输出多个开关信号以将该m组位元数据依序输入至该多个闩锁器锁存，依据该移位寄存器输出的开关信号的顺序，将被锁存的该m组位元数据依序输入至该数模转换器以使该数模转换器接收到该数字数据，以及使用该数模转换器将该数字数据转换为该模拟电压信号，并输出该模拟电压信号至该数据线，其中依据该移位寄存器的开关信号的顺序，该m组位元数据中先输入至该对应的数模转换器的数字数据，会对该数据线进行预充电(Pre-Charging)的功能。
本发明提供一种数据驱动电路(Data Driver)，用来驱动一显示器的至少一数据线，该数据驱动电路包括有N组位元电路线，分别对应到一N位元(N-bits)的数字数据的各个位元，用来接收该数字数据，并将该N位元的数字数据分成m组位元数据，其中N及m皆为大于或等于2的整数，m个移位寄存器(shift register)，用来循序输出m个开关信号，用来控制该m组位元数据传输的顺序，多个闩锁器(Latch)，电连接于该N组位元电路线，用来锁存由该N组位元电路线传来的数字数据，以及至少一数模转换器(digitalto analog converter，DAC)，用来接收由该闩锁器输出的该数字信号，将该数字信号转换为一模拟电压信号，并输出该模拟电压信号至该数据线，其中当该N组位元电路线分别接收该N位元的数字数据中的各个位元，并分割该N位元的数字数据成为m组位元数据后，依据该m个移位寄存器产生的开关信号的顺序，将该m组位元数据依序输入至该对应的闩锁器锁存，而被锁存的该m组位元数据亦依据该m个移位寄存器产生的开关信号的顺序依序输入至该对应的数模转换器，并使用该数模转换器将该数字信号转换为该模拟电压信号，输出该模拟电压信号至该数据线。
本发明的优点在于，本发明的方法将N位元的数字数据分成m组，并依据m个移位寄存器所产生的m个相邻的脉冲信号，依循此m个相邻的脉冲信号跃起的时间顺序依序将该m组位元数据输入至同一组闩锁器中锁存，如此一来，每一个闩锁器只需包括N/m个闩锁电路(Latch Circuit)，而不再需要包括N个闩锁电路去处理N位元的数字数据，因而大幅降低了电路所占的空间，达到节省空间的需求。
本发明的优点在于，先输入至对应的数模转换器的一组位元数据，会对数据线进行预充电(Pre-Charging)的功能，以增加电路的使用寿命和稳定度。
图1为现有技术数据驱动电路的功能框图；图2为本发明数据驱动电路的一实施例的功能框图；图3为图2中开关信号与六位元数字数据的时序图；以及图4为本发明数据驱动电路的另一实施例的功能框图。
附图中的附图标记说明如下10、30 数据驱动电路 11、41 像素12、32 输入模块14r、14b、14g 第一级6-位(bit)闩锁器16r、16b、16g 第二级6-位闩锁器18 移位寄存器20r、20b、20g、40r、40b、40g 6-位数模转换器22r、22b、22g、42r、42b、42g 数据线34r、34b、34g 第一级3-位闩锁器36r、36b、36g 第二级3-位闩锁器37r、37b、37g 第三级6-位闩锁器38 第一移位寄存器 39 第二移位寄存器
具体实施例方式
本发明最主要的概念的就是将一N位元的数字数据分成m组位元数据，再利用至少m个移位寄存器(shift register)，来控制此m组位元数据传送至闩锁器的顺序。请参考图2，图2为本发明数据驱动电路30的一实施例的功能框图，承袭了图1先前技术相似的架构，但为了达到节省空间和预充电的效果，图2本发明的实施例做了一些重大的改变。图2中显示的是对应于显示器上一像素(Pixel)三原色(R、G、B)的一数据驱动电路30，其包括有一输入模块32，三级闩锁器34、36、37(第一级闩锁器34、第二级闩锁器36、以及第三级闩锁器37)，二移位寄存器(Shift Register)38、39(第一移位寄存器38以及第二移位寄存器39)，以及三个数模转换器(DAC)40r、40b、40g。输入模块32其包括三组N位元电路线，每一组N位元电路线用来接收一具有N位元的数字数据，每一组N位元的数字数据分别对应到显示器上一像素(Pixel)三原色(R、G、B)的其中之一(对应到显示器上一像素三原色中红色(R)的一组N位元的数字数据为DR0～DR5，对应到显示器上一像素三原色中蓝色(B)的一组N位元的数字数据为DB0～DB5，而对应到显示器上一像素三原色中绿色(G)的一组N位元的数字数据为DG0～DG5)，其中N为大于或等于2的整数，而如图1所示，N的值为六，也就是在本实施例中预设每一组数字数据为六位元的数字数据。三级闩锁器如图2电连于输入模块32后，和现有技术同样具有升降压(Level Shift)及缓冲(Buffering)的功能，每一级闩锁器亦包括有三组闩锁器，分别对应到显示器上一像素(Pixel)三原色(第一级闩锁器34包括三组闩锁器34r、34b、34g，第二级闩锁器36包括三组闩锁器36r、36b、36g，第三级闩锁器37包括三组闩锁器37r、37b、37g)，二个移位寄存器38、39循序输出二个开关信号SR1、SR2(第一开关信号SR1以及第二开关信号SR2)，此时请参照图3，图3为二个开关信号SR1、SR2与六位元的数字数据的时序图，在图3中，我们以对应到显示器上一像素三原色中红色(R)的一组N位元的数字数据DR0～DR5为六位元数字数据输出之例。由图2配合图3可知，第一开关信号SR1与第二开关信号SR2为二个相邻的脉冲信号，第一开关信号SR1跃起的时间恰早于第二开关信号SR2。数模转换器40r、40b、40g连接于第二级闩锁器36及第三级闩锁器37之后，用来接收由第二级闩锁器36及第三级闩锁器37输出的数字数据，将数字数据转换为一模拟电压信号，并分别输出模拟电压信号至数据线42r、42b、42g，依据模拟电压信号的强弱控制面板的成色。
上述图2的实施例是为了实现本发明所揭露的方法所对应的数据驱动电路30架构，而详细的运作情形继续描述如下。在图2的实施例中，将每一组六位元的数字数据分成二组位元数据，一组位元数据订为最重要位元组(MSBDR5～DR3，DB5～DB3，DG5～DG3，图3时序图中是以DR5～DR3为例)，另一组位元数据则订为最不重要位元组(LSBDR2～DR0，DB2～DB0，DG2～DG0，图3时序图中是以DR2～DR0为例)，因此，每一组位元数据包括了六位元的数字数据的各三位元，再利用二个移位寄存器38、39来控制此二组位元数据传送至闩锁器的顺序，请注意，在图2的实施例中，由于每一组六位元的数字数据都被分成二组位元数据，对应于上一段中所述的本发明最主要的概念后，也就是m＝2，因此，每一闩锁器只需锁存(N/m＝3)位元的数字数据，亦即每一闩锁器都只须为三位元的闩锁器，也可描述为每一个闩锁器包括有三(N/m＝3)个闩锁电路(Latch Circuit)去处理三位元的数字数据，而不须如现有技术中为六(N＝6)位元的闩锁器。请继续参阅图2及图3，此二组位元数据(最重要位元组MSB、最不重要位元组LSB)由输入模块32的N位元电路线接收进来后，在第一移位寄存器38输出的第一开关信号SR1跃起时，最重要位元组MSB(图3时序图中是以DR5～DR3为例)会被采样(sampling)送入第一级的三位元闩锁器34r、34b、34g、第二级的三位元闩锁器36r、36b、36g(兼具升降压(Level Shifting)功能)和第三级的三位元闩锁器37r、37b、37g中，并锁存于此三级闩锁器中，并接着进入数模转换器40r、40b、40g中决定出最重要位元组MSB的电压值，之后当第二移位寄存器39输出的第二开关信号SR2跃起时，最不重要位元组LSB(图3时序图中是以DR2～DR0为例)会被采样(sampling)送入第一级的三位元闩锁器、及第二级的三位元闩锁器(兼具升降压的功能)中，并改写锁存于此两组闩锁器电路中的最重要位元组MSB为最不重要位元组LSB，如此一来，最重要位元组MSB早最不重要位元组LSB数据一个开关信号跃起的时间输入至数模转换器40r、40b、40g，请注意，此时第三级的三位元闩锁器线路仍锁存最重要位元组MSB，在最重要位元组MSB预先进入数模转换器40r、40b、40g中决定出最重要位元组MSB的电压值后，最不重要位元组LSB的信号也随即进入数模转换器40r、40b、40g中决定出最不重要位元组LSB的电压值，加上之前最重要位元组MSB决定出的电压值来决定出最后转换的模拟信号电压，最后将此模拟信号电压写入各条数据线42r、42b、42g并写入像素41中。
由上述图2的实施例可归纳出本发明几个重要的技术特征，首先，不同于现有技术中一次将数字数据全部传送至闩锁器的技术特征，本发明因为揭露将一N位元数字数据分成m组位元数据的概念(N及m为大于或等于2的整数)，所以必须将此m组位元数据分时传送至闩锁器中进行锁存及升降压，因此需要配合上m个移位寄存器所产生的m个开关信号来依序将m组位元数据输入至闩锁器中，在图2的实施例中，m的值被预设为二，而数字数据为一六位元的数字数据(N＝6)，但在真正实施时，N与m的值无须限定与图2的实施例相同，应视产业界适当的需求而定，同样的，因为m个移位寄存器所产生的m个开关信号是为了对应于m组位元数据先后传送的概念，移位寄存器只需能将此m组位元数据分时传送至闩锁器中即可，移位寄存器的数量无须与位元数据的组数相同，而移位寄存器所输出的开关信号也无须一定要为相邻的脉冲信号，可用其他型式实现。
再者，本实施例包括了三级的闩锁器是考虑到实际实施时避免升降压幅度过大而影响系统的稳定度，倘若单从本发明的技术特征和设计概念来看，因为本发明将一N位元数字数据分成m组位元数据，在将此m组位元数据传送至闩锁器中锁存及升降压时至少需要m级的闩锁器以分别锁存及升降压此m组位元数据，也就是说，在图2的实施例中，其实最少只需要二级的闩锁器就足够，由此可知，闩锁器的级数亦无须限定与图2的实施例相同，只要与位元数据的组数相同或略大于位元数据的组数，并应视产业界适当的需求而定。至于每一级闩锁器中的每一个闩锁器的位元数(亦即每个闩锁器包括的闩锁电路的数目)，在本发明将一N位元数字数据分成m组位元数据后，基本上可以降低为(N/m)，在图2的实施例中，每一闩锁器为三位元的闩锁器，但在实际实施上，每一个闩锁器的位元数只要为相同于(N/m)的整数或略大于(N/m)的整数即可，并应视产业界适当的需求而定，也就是说，在图2的实施例中，每一闩锁器也可作成四位元或其他位元数的闩锁器，只是每一个闩锁器的位元数作成越接近原本数字数据的位元数(N)，就丧失了本发明为了节省空间的特征和意义。
第三，本发明其中一重要的技术特征即为，依据移位寄存器的开关信号的顺序，m组位元数据中先输入至数模转换器的数字数据会对数据线进行预充电的功能，让电压不至于一次提升的太快而折损硬件的寿命。在图2的实施例中，最重要位元组MSB会预先进入数模转换器40r、40b、40g中决定出最重要位元组MSB的电压值，对数据线42r、42b、42g进行预充电，随后最不重要位元组LSB的信号也进入数模转换器40r、40b、40g中决定出最不重要位元组LSB的电压值，加上之前最重要位元组MSB决定出的电压值来决定出最后转换的模拟信号电压，举例而言，若数模转换器40r、40b、40g直接将二进制的数字数据转换为十进制的模拟电压信号，且图2实施例中六位元数字数据分成两组表示成(最重要位元组MSB，最不重要位元组LSB)为(110，100)，亦即最重要位元组MSB为(110)，最不重要位元组LSB为(100)，当最重要位元组MSB预先进入数模转换器40r、40b、40g中，会先决定出最重要位元组MSB的电压值48伏特(1*25+1*24＝48(V))并预充电至数据线42r、42b、42g，随后最不重要位元组LSB的信号再进入数模转换器40r、40b、40g中决定出最后的电压值为52伏特。同理，若六位元数字数据为(011，101)，亦即最重要位元组MSB为(011)，最不重要位元组LSB为(101)，当最重要位元组MSB预先进入数模转换器40r、40b、40g中，会先决定出最重要位元组MSB的电压值24伏特(1*24+1*23＝24(V))，随后最不重要位元组LSB的信号再进入数模转换器40r、40b、40g中决定出最后的电压值为29伏特。请注意，同样对应至本发明的基本概念，由于m组位元数据只需“分时传送”至闩锁器中即可，且在预充电的功能上，强调“先输入至数模转换器40r、40b、40g的该组位元数据对数据线42r、42b、42g进行预充电的功能”，因此，本发明在实际实施时，无须如图2实施例限定将最重要位元组MSB先输入数模转换器40r、40b、40g，亦可实现预充电的功能，也就是说，无须限定特定组的位元数据必须先输入数模转换器40r、40b、40g或后输入数模转换器40r、40b、40g，可因应制造时实际需求作调整。请参阅图3，图4为图2实施例将最重要位元组MSB与最不重要位元组LSB输入数模转换器40r、40b、40g的顺序对调之后的示意图，图4中所示装置的功能和标记都与图2相同，在图4中，第一移位寄存器38与第二移位寄存器39仍循序输出第一开关信号SR1以及第二开关信号SR2，第一开关信号SR1与第二开关信号SR2为二个相邻的脉冲信号，且第一开关信号SR1跃起的时间亦恰早于第二开关信号SR2，唯一不同的是，图4的实施例将第一移位寄存器38接去控制最不重要位元组LSB，第二移位寄存器39接去控制最重要位元组MSB，使得最不重要位元组LSB早于最重要位元组MSB输入数模转换器40r、40b、40g，也因此变成将最不重要位元组LSB对数据线42r、42b、42g进行预充电的功能，举例来说，若数模转换器40r、40b、40g直接将二进制的数字数据转换为十进制的模拟电压信号，且图2实施例中六位元数字数据分成两组表示成(最重要位元组MSB，最不重要位元组LSB)为(110，100)，亦即最重要位元组MSB为(110)，最不重要位元组LSB为(100)，当最不重要位元组LSB预先进入数模转换器40r、40b、40g中，会先决定出最不重要位元组LSB的电压值4伏特(1*22＝4(V))并预充电至数据线42r、42b、42g，随后最重要位元组MSB的信号再进入数模转换器40r、40b、40g中决定出最后的电压值为52伏特。同理，若六位元数字数据为(011，101)，亦即最重要位元组MSB为(011)，最不重要位元组LSB为(101)，当最不重要位元组LSB预先进入数模转换器40r、40b、40g中，会先决定出最重要位元组MSB的电压值5伏特(1*22+1*20＝5(V))，随后最不重要位元组LSB的信号再进入数模转换器40r、40b、40g中决定出最后的电压值为29伏特，当然，如此一来，图4实施例预充电的效果则不如图2实施例来的明显。
在陈述完本发明几个重要技术特征后，最后再次强调本发明数字式数据驱动电路30是用于一显示器中，而在各种显示器中，包括液晶显示器(LCD)、低温多晶硅液晶显示器(LTPS LCD)、发光二极管器(LED)、有机发光二极管(OLED)、或是有机高分子发光二极管(PLED)都包含于本发明的适用范围内。
和现有技术相比，本发明的方法将N位元的数字数据分成m组，并依据移位寄存器所产生的脉冲信号的顺序依序将此m组位元数据输入至闩锁器中锁存，如此一来，每一个闩锁器所包括的闩锁电路的数目就成为原本的数目除以m之后的值，大幅减少闩锁器的复杂度和空间，达到节省空间的需求，同时，此m组位元数据中先输入至对应的数模转换器的一组位元数据能对数据线进行预充电的功能，增加电路的使用寿命和稳定度。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明专利的涵盖范围。
权利要求
1.一种以一数据驱动电路驱动数据的方法，该数据驱动电路用来驱动一显示器的至少一数据线，该数据驱动电路包括有一输入模块，其包括N位元电路线，用来接收一具有N位元的数字数据，该N位元的数字数据具有m组位元数据，其中N及m为大于或等于2的整数；多个闩锁器，电连接于该输入模块，每一闩锁器用来锁存该数字数据中的一组位元数据；以及多个移位寄存器，用来循序输出多个开关信号，以控制该m组位元数据传送至该多个闩锁器的顺序；以及一数模转换器，连接于该多个闩锁器，用来接收由该多个闩锁器输出的数字数据，将该数字数据转换为一模拟电压信号，并输出该模拟电压信号至该数据线；该方法包括有由该输入模块的N位元电路线接收该数字数据；使用该多个移位寄存器依序输出多个开关信号以将该m组位元数据依序输入至该多个闩锁器锁存；依据该移位寄存器输出的开关信号的顺序，将被锁存的该m组位元数据依序输入至该数模转换器以使该数模转换器接收到该数字数据；以及使用该数模转换器将该数字数据转换为该模拟电压信号，并输出该模拟电压信号至该数据线；其中依据该移位寄存器的开关信号的顺序，该m组位元数据中先输入至该对应的数模转换器的数字数据，会对该数据线进行预充电的功能。
2.如权利要求1所述的方法，其中该移位寄存器的数目是等于m的整数，并由该m个移位寄存器产生m个开关信号。
3.如权利要求1所述的方法，其中该移位寄存器的数目是大于m的整数。
4.如权利要求2所述的方法，其中该m个移位寄存器所产生的该m个开关信号是m个相邻的脉冲信号，并依据该m个相邻的脉冲信号跃起的时间顺序依序将该m组位元数据输入至同一组闩锁器中锁存。
5.如权利要求4所述的方法，其中该组闩锁器中至少包括有m个闩锁器。
6.如权利要求4所述的方法，其中该组闩锁器中的任一个闩锁器包括有N/m个闩锁电路，其中此N/m是为整数。
7.如权利要求4所述的方法，其中该组闩锁器中的任一个闩锁器包括有略大于N/m的整数个闩锁电路。
8.如权利要求4所述的方法，其中被锁存的该m组的位元数据依据该m个相邻的脉冲信号跃起的时间顺序，依序由该组闩锁器传送至该对应的数模转换器。
9.如权利要求1所述的方法，其中该显示器是一液晶显示器(LCD)、低温多晶硅液晶显示器(LTPS LCD)、发光二极管(LED)、有机发光二极管(OLED)、或是有机高分子发光二极管(PLED)。
10.一种数据驱动电路，用来驱动一显示器的至少一数据线，该数据驱动电路包括有N组位元电路线，其分别对应到一N位元的数字数据的各个位元，用来接收该数字数据，并将该N位元的数字数据分成m组位元数据，其中N及m皆是大于或等于2的整数；m个移位寄存器，用来循序输出m个开关信号，用来控制该m组位元数据传输的顺序；多个闩锁器，电连接于该N组位元电路线，用来锁存由该N组位元电路线传来的数字数据；以及至少一数模转换器，用来接收由该闩锁器输出的该数字信号，将该数字信号转换为一模拟电压信号，并输出该模拟电压信号至该数据线；其中当该N组位元电路线分别接收该N位元的数字数据中的各个位元，并分割该N位元的数字数据成为m组位元数据后，依据该m个移位寄存器产生的开关信号的顺序，将该m组位元数据依序输入至该对应的闩锁器锁存，而被锁存的该m组位元数据亦依据该m个移位寄存器产生的开关信号的顺序依序输入至该对应的数模转换器，并使用该数模转换器将该数字信号转换为该模拟电压信号，输出该模拟电压信号至该数据线。
11.如权利要求10所述的数据驱动电路，其中该m个移位寄存器所产生的该m个开关信号是m个相邻的脉冲信号，并依据该m个相邻的脉冲信号跃起的时间顺序依序将该m组位元数据输入至同一组闩锁器中锁存。
12.如权利要求11所述的数据驱动电路，其中该组闩锁器中至少包括有m个闩锁器。
13.如权利要求11所述的数据驱动电路，其中该组闩锁器中的任一个闩锁器包括有N/m个闩锁电路，其中此N/m是整数。
14.如权利要求11所述的数据驱动电路，其中该组闩锁器中的任一个闩锁器包括有略大于N/m的整数个闩锁电路。
15.如权利要求11所述的数据驱动电路，其中被锁存的该m组的位元数据依据该m个相邻的脉冲信号跃起的时间顺序，依序由该组闩锁器传送至该对应的数模转换器。
16.如权利要求10所述的数据驱动电路，其中该显示器是一液晶显示器(LCD)、低温多晶硅液晶显示器(LTPS LCD)、发光二极管(LED)、有机发光二极管(OLED)、或是有机高分子发光二极管(PLED)。
全文摘要
本发明提供一种数据驱动电路和由其驱动数据的方法，该数据驱动电路包括有一输入模块、多个闩锁器、多个移位寄存器、以及一数模转换器，该方法包括使用该输入模块接收一N位元数字数据，而该N位元的数字数据被分成m组位元数据，使用该多个移位寄存器依序输出多个开关信号以将该m组位元数据依序输入至该多个闩锁器锁存，再依据该多个开关信号的顺序，将被锁存的该m组位元数据依序输入至该数模转换器，最后使用该数模转换器将该数字数据转换为该模拟电压信号，并输出该模拟电压信号至一数据线。
文档编号G09G3/00GK1534560SQ03108
公开日2004年10月6日 申请日期2003年4月2日 优先权日2003年4月2日
发明者孙文堂, 叶信宏 申请人:友达光电股份有限公司
最新回复(0)