一种学习机存储电路的制作方法
专利名称：一种学习机存储电路的制作方法
技术领域：
本实用新型涉及学习机电路领域，具体为一种学习机存储电路。
背景技术：
学习机是一种电子教学类产品，在国内学生群体中应用广泛。学习机一般由主控电路及外围的其他电路，如存储电路、显示电路等构成。现有技术学习机充存储形式较为单一，且存储能力较弱。
实用新型内容本实用新型目的是提供一种学习机存储电路，以解决现有技术学习机存储能力较弱的问题。为了达到上述目的，本实用新型所采用的技术方案为一种学习机存储电路，包括学习机的微处理器，以及接入微处理器的内存电路、闪存电路、SD接口电路，所述微处理器型号为LQFP144，其特征在于所述内存电路包括型号为K4S281632F的内存芯片U5，所述内存芯片TO的AO-A12引脚与微处理器的 MADDR0-MADDR12引脚——对应连接，BA0、BA1引脚与微处理器的MBA0、MBA1引脚——对应连接，CAS、RAS引脚与微处理器的MCAS、MRAS引脚一一对应连接，内存芯片U5的DQ0-DQ15 引脚内存芯片TO的MDATA0-MDATA15引脚——对应连接，内存芯片TO的CS引脚与微处理器的MCS引脚连接，WE引脚与微处理器的MWR引脚连接，内存芯片U5的UDQM、LDQM引脚与微处理器的MBEl引脚、MBEO引脚一一对应连接，CLK、CKE引脚与微处理器的MCLK、 MCKE引脚一一对应连接，内存芯片U5的VDDQ1-VDDQ4引脚共接后再分别与微处理器的 VDDI01-VDDI03引脚连接，VSSQ1-VSSQ4引脚共接后接地，且内存芯片U5的VDDQl引脚与 VSSQ4引脚之间接有相互并联的电容C38、C40,内存芯片U5的VDD1-VDD3引脚共接后再分别与微处理器的VDDI01-VDDI03引脚连接，VSS1-VSS3引脚共接后接电源地，且内存芯片TO 的VSSl引脚与VDD3引脚之间接有相互并联的电容C9、C35 ；所述闪存电路包括闪存芯片U9，所述闪存芯片U9的RE引脚与微处理器的MCMD引脚连接，CE引脚与微处理器的NFC_CE0引脚连接，DNU引脚与微处理器的NFC_CE1引脚连接，CLE引脚与微处理器的NFC_CLE引脚连接，ALE引脚与微处理器的NFC_ALE引脚连接， WE引脚与微处理器的NFC_WE引脚连接，WP引脚、VCCl引脚、VCC2引脚各自分别与微处理器的VDDI01-VDDI03引脚连接，闪存芯片U9的100-107引脚与微处理器的NFC_DATA0_NFC_ DATA7引脚一一对应连接，所述内存芯片U9的NC5引脚通过电阻R13、R/NB引脚通过电阻 R12、CE引脚通过电阻R23、DNU引脚通过电阻R17、R26分别与微处理器的VDDI01-VDDI03 引脚连接；所述SD接口电路包括SD接口芯片SDl，所述SD接口芯片SDl的VSS引脚、GROUND 引脚分别接地，SD接口芯片SDl的DAT0-DAT3引脚与微处理器的NFC_DATA0_NFC_DATA3引脚一一对应连接，SD接口芯片SDl的CARD引脚与微处理器的MPU_AD14引脚连接，CMD引脚与微处理器的MCMD引脚连接，CLK引脚与微处理器的MCK引脚连接，SD接口芯片SDl的 CARD引脚通过电阻R16、DAT2引脚通过电阻R48、DAT3引脚通过电阻R14、CMD引脚通过电阻R50、CLK引脚通过电阻R51、DAT0引脚通过电阻R3、DAT1引脚通过电阻R55分别与微处理器的VDDI01-VDDI03引脚连接连接，且SD接口芯片SDl的CARD引脚的电阻R16、DAT2引脚的电阻R48、DAT3引脚的电阻R14、CMD引脚的电阻R50、CLK引脚的电阻R51、DATO引脚的电阻R3、DAT1引脚的电阻R55还共接入电容以8后接地。本实用新型接入学习机的微处理器中，作为学习机的存储电路，通过SD接口、闪存芯片、内存接口可实现多形式的数据存储，并且可根据需要提高学习机的存储能力，解决了学习机存储能力弱的问题，也提高了学习机的数据存储效率。
图1为本实用新型微控制器电路原理图。图2为本实用新型内存电路原理图。图3为本实用新型闪存电路原理图。图4为本实用新型SD接口电路原理图。
具体实施方式
如图1、图2所示。一种学习机存储电路，包括学习机的微处理器，以及接入微处理器的内存电路、闪存电路、SD接口电路，所述微处理器型号为LQFP144，内存电路包括型号为K4S281632F的内存芯片U5，内存芯片U5的A0-A12引脚与微处理器的MADDR0-MADDR12 引脚——对应连接，BA0、BA1引脚与微处理器的MBA0、MBA1引脚——对应连接，CAS、RAS 引脚与微处理器的MCAS、MRAS引脚一一对应连接，内存芯片U5的DQ0-DQ15引脚内存芯片 U5的MDATA0-MDATA15引脚一一对应连接，内存芯片U5的CS引脚与微处理器的MCS引脚连接，WE引脚与微处理器的MWR引脚连接，内存芯片U5的UDQM、LDQM引脚与微处理器的 MBEl引脚、MBEO引脚——对应连接，CLK、CKE引脚与微处理器的MCLK、MCKE引脚——对应连接，内存芯片U5的VDDQ1-VDDQ4引脚共接后再分别与微处理器的VDDI01-VDDI03引脚连接，VSSQ1-VSSQ4引脚共接后接地，且内存芯片U5的VDDQl引脚与VSSQ4引脚之间接有相互并联的电容C38、C40,内存芯片U5的VDD1-VDD3引脚共接后再分别与微处理器的 VDDI01-VDDI03引脚连接，VSS1-VSS3引脚共接后接电源地，且内存芯片U5的VSSl引脚与 VDD3引脚之间接有相互并联的电容C9、C35 ；如图3所示。闪存电路包括闪存芯片U9，闪存芯片U9的RE引脚与微处理器的MCMD 引脚连接，CE引脚与微处理器的NFC_CE0引脚连接，DNU引脚与微处理器的NFC_CE1引脚连接，CLE引脚与微处理器的NFC_CLE引脚连接，ALE引脚与微处理器的NFC_ALE引脚连接， WE引脚与微处理器的NFC_WE引脚连接，WP引脚、VCCl引脚、VCC2引脚各自分别与微处理器的VDDI01-VDDI03引脚连接，闪存芯片U9的100-107引脚与微处理器的NFC_DATA0_NFC_ DATA7引脚一一对应连接，内存芯片U9的NC5引脚通过电阻R13、R/NB引脚通过电阻R12、 CE引脚通过电阻R23、DNU引脚通过电阻R17、R26分别与微处理器的VDDI01-VDDI03引脚连接；如图4所示。SD接口电路包括SD接口芯片SD1，SD接口芯片SDl的VSS引脚、GROUND引脚分别接地，SD接口芯片SDl的DAT0-DAT3引脚与微处理器的NFC_DATA0_NFC_ DATA3引脚一一对应连接，SD接口芯片SDl的CARD引脚与微处理器的MPU_AD14引脚连接， CMD引脚与微处理器的MCMD引脚连接，CLK引脚与微处理器的MCK引脚连接，SD接口芯片 SDl的CARD引脚通过电阻R16、DAT2引脚通过电阻R48、DAT3引脚通过电阻R14、CMD引脚通过电阻R50、CLK引脚通过电阻R51、DATO引脚通过电阻R3、DAT 1引脚通过电阻R55分别与微处理器的VDDI01-VDDI03引脚连接连接，且SD接口芯片SDl的CARD引脚的电阻R16、 DAT2引脚的电阻R48、DAT3引脚的电阻R14、CMD引脚的电阻R50、CLK引脚的电阻R51、DATO 引脚的电阻R3、DATl引脚的电阻R55还共接入电容以8后接地。
权利要求1. 一种学习机存储电路，包括学习机的微处理器，以及接入微处理器的内存电路、闪存电路、SD接口电路，所述微处理器型号为LQFP144，其特征在于所述内存电路包括型号为 K4S281632F的内存芯片TO，所述内存芯片U5的A0-A12引脚与微处理器的MADDR0-MADDR12 引脚——对应连接，BA0、BA1引脚与微处理器的MBA0、MBA1引脚——对应连接，CAS、RAS 引脚与微处理器的MCAS、MRAS引脚一一对应连接，内存芯片U5的DQ0-DQ15引脚内存芯片 U5的MDATA0-MDATA15引脚一一对应连接，内存芯片U5的CS引脚与微处理器的MCS引脚连接，WE引脚与微处理器的MWR引脚连接，内存芯片U5的UDQM、LDQM引脚与微处理器的 MBEl引脚、MBEO引脚——对应连接，CLK、CKE引脚与微处理器的MCLK、MCKE引脚——对应连接，内存芯片U5的VDDQ1-VDDQ4引脚共接后再分别与微处理器的VDDI01-VDDI03引脚连接，VSSQ1-VSSQ4引脚共接后接地，且内存芯片U5的VDDQl引脚与VSSQ4引脚之间接有相互并联的电容C38、C40,内存芯片U5的VDD1-VDD3引脚共接后再分别与微处理器的 VDDI01-VDDI03引脚连接，VSS1-VSS3引脚共接后接电源地，且内存芯片U5的VSSl引脚与 VDD3引脚之间接有相互并联的电容C9、C35 ；所述闪存电路包括闪存芯片U9，所述闪存芯片U9的RE引脚与微处理器的MCMD引脚连接，CE引脚与微处理器的NFC_CE0引脚连接，DNU引脚与微处理器的NFC_CE1引脚连接， CLE引脚与微处理器的NFC_CLE引脚连接，ALE引脚与微处理器的NFC_ALE引脚连接，WE 引脚与微处理器的NFC_WE引脚连接，WP引脚、VCCl引脚、VCC2引脚各自分别与微处理器的VDDI01-VDDI03引脚连接，闪存芯片U9的100-107引脚与微处理器的NFC_DATA0_NFC_ DATA7引脚一一对应连接，所述内存芯片U9的NC5引脚通过电阻Rl3、R/NB引脚通过电阻 R12、CE引脚通过电阻R23、DNU引脚通过电阻R17、R26分别与微处理器的VDDI01-VDDI03 引脚连接；所述SD接口电路包括SD接口芯片SDl，所述SD接口芯片SDl的VSS引脚、GROUND弓丨脚分别接地，SD接口芯片SDl的DAT0-DAT3引脚与微处理器的NFC_DATA0_NFC_DATA3引脚一一对应连接，SD接口芯片SDl的CARD引脚与微处理器的MPU_AD14引脚连接，CMD引脚与微处理器的MCMD引脚连接，CLK引脚与微处理器的MCK引脚连接，SD接口芯片SDl的CARD 引脚通过电阻R16、DAT2引脚通过电阻R48、DAT3引脚通过电阻R14、CMD引脚通过电阻R50、 CLK引脚通过电阻R51、DATO引脚通过电阻R3、DATl引脚通过电阻R55分别与微处理器的 VDDI01-VDDI03引脚连接连接，且SD接口芯片SDl的CARD引脚的电阻R16、DAT2引脚的电阻R48、DAT3引脚的电阻R14、CMD引脚的电阻R50、CLK引脚的电阻R51、DATO引脚的电阻 R3、DAT1引脚的电阻R55还共接入电容以8后接地。
专利摘要本实用新型公开了一种学习机存储电路，包括学习机的微处理器，以及接入微处理器的内存电路、闪存电路、SD接口电路。本实用新型可实现多形式的数据存储，并且可根据需要提高学习机的存储能力，解决了学习机存储能力弱的问题，也提高了学习机的数据存储效率。
文档编号G09B5/02GK202268093SQ20112030722
公开日2012年6月6日 申请日期2011年8月23日 优先权日2011年8月23日
发明者周建华, 宁争荣, 胡宝华, 蒋智谋 申请人:安徽状元郎电子科技有限公司
技术领域：
本实用新型涉及学习机电路领域，具体为一种学习机存储电路。
背景技术：
学习机是一种电子教学类产品，在国内学生群体中应用广泛。学习机一般由主控电路及外围的其他电路，如存储电路、显示电路等构成。现有技术学习机充存储形式较为单一，且存储能力较弱。
实用新型内容本实用新型目的是提供一种学习机存储电路，以解决现有技术学习机存储能力较弱的问题。为了达到上述目的，本实用新型所采用的技术方案为一种学习机存储电路，包括学习机的微处理器，以及接入微处理器的内存电路、闪存电路、SD接口电路，所述微处理器型号为LQFP144，其特征在于所述内存电路包括型号为K4S281632F的内存芯片U5，所述内存芯片TO的AO-A12引脚与微处理器的 MADDR0-MADDR12引脚——对应连接，BA0、BA1引脚与微处理器的MBA0、MBA1引脚——对应连接，CAS、RAS引脚与微处理器的MCAS、MRAS引脚一一对应连接，内存芯片U5的DQ0-DQ15 引脚内存芯片TO的MDATA0-MDATA15引脚——对应连接，内存芯片TO的CS引脚与微处理器的MCS引脚连接，WE引脚与微处理器的MWR引脚连接，内存芯片U5的UDQM、LDQM引脚与微处理器的MBEl引脚、MBEO引脚一一对应连接，CLK、CKE引脚与微处理器的MCLK、 MCKE引脚一一对应连接，内存芯片U5的VDDQ1-VDDQ4引脚共接后再分别与微处理器的 VDDI01-VDDI03引脚连接，VSSQ1-VSSQ4引脚共接后接地，且内存芯片U5的VDDQl引脚与 VSSQ4引脚之间接有相互并联的电容C38、C40,内存芯片U5的VDD1-VDD3引脚共接后再分别与微处理器的VDDI01-VDDI03引脚连接，VSS1-VSS3引脚共接后接电源地，且内存芯片TO 的VSSl引脚与VDD3引脚之间接有相互并联的电容C9、C35 ；所述闪存电路包括闪存芯片U9，所述闪存芯片U9的RE引脚与微处理器的MCMD引脚连接，CE引脚与微处理器的NFC_CE0引脚连接，DNU引脚与微处理器的NFC_CE1引脚连接，CLE引脚与微处理器的NFC_CLE引脚连接，ALE引脚与微处理器的NFC_ALE引脚连接， WE引脚与微处理器的NFC_WE引脚连接，WP引脚、VCCl引脚、VCC2引脚各自分别与微处理器的VDDI01-VDDI03引脚连接，闪存芯片U9的100-107引脚与微处理器的NFC_DATA0_NFC_ DATA7引脚一一对应连接，所述内存芯片U9的NC5引脚通过电阻R13、R/NB引脚通过电阻 R12、CE引脚通过电阻R23、DNU引脚通过电阻R17、R26分别与微处理器的VDDI01-VDDI03 引脚连接；所述SD接口电路包括SD接口芯片SDl，所述SD接口芯片SDl的VSS引脚、GROUND 引脚分别接地，SD接口芯片SDl的DAT0-DAT3引脚与微处理器的NFC_DATA0_NFC_DATA3引脚一一对应连接，SD接口芯片SDl的CARD引脚与微处理器的MPU_AD14引脚连接，CMD引脚与微处理器的MCMD引脚连接，CLK引脚与微处理器的MCK引脚连接，SD接口芯片SDl的 CARD引脚通过电阻R16、DAT2引脚通过电阻R48、DAT3引脚通过电阻R14、CMD引脚通过电阻R50、CLK引脚通过电阻R51、DAT0引脚通过电阻R3、DAT1引脚通过电阻R55分别与微处理器的VDDI01-VDDI03引脚连接连接，且SD接口芯片SDl的CARD引脚的电阻R16、DAT2引脚的电阻R48、DAT3引脚的电阻R14、CMD引脚的电阻R50、CLK引脚的电阻R51、DATO引脚的电阻R3、DAT1引脚的电阻R55还共接入电容以8后接地。本实用新型接入学习机的微处理器中，作为学习机的存储电路，通过SD接口、闪存芯片、内存接口可实现多形式的数据存储，并且可根据需要提高学习机的存储能力，解决了学习机存储能力弱的问题，也提高了学习机的数据存储效率。
图1为本实用新型微控制器电路原理图。图2为本实用新型内存电路原理图。图3为本实用新型闪存电路原理图。图4为本实用新型SD接口电路原理图。
具体实施方式
如图1、图2所示。一种学习机存储电路，包括学习机的微处理器，以及接入微处理器的内存电路、闪存电路、SD接口电路，所述微处理器型号为LQFP144，内存电路包括型号为K4S281632F的内存芯片U5，内存芯片U5的A0-A12引脚与微处理器的MADDR0-MADDR12 引脚——对应连接，BA0、BA1引脚与微处理器的MBA0、MBA1引脚——对应连接，CAS、RAS 引脚与微处理器的MCAS、MRAS引脚一一对应连接，内存芯片U5的DQ0-DQ15引脚内存芯片 U5的MDATA0-MDATA15引脚一一对应连接，内存芯片U5的CS引脚与微处理器的MCS引脚连接，WE引脚与微处理器的MWR引脚连接，内存芯片U5的UDQM、LDQM引脚与微处理器的 MBEl引脚、MBEO引脚——对应连接，CLK、CKE引脚与微处理器的MCLK、MCKE引脚——对应连接，内存芯片U5的VDDQ1-VDDQ4引脚共接后再分别与微处理器的VDDI01-VDDI03引脚连接，VSSQ1-VSSQ4引脚共接后接地，且内存芯片U5的VDDQl引脚与VSSQ4引脚之间接有相互并联的电容C38、C40,内存芯片U5的VDD1-VDD3引脚共接后再分别与微处理器的 VDDI01-VDDI03引脚连接，VSS1-VSS3引脚共接后接电源地，且内存芯片U5的VSSl引脚与 VDD3引脚之间接有相互并联的电容C9、C35 ；如图3所示。闪存电路包括闪存芯片U9，闪存芯片U9的RE引脚与微处理器的MCMD 引脚连接，CE引脚与微处理器的NFC_CE0引脚连接，DNU引脚与微处理器的NFC_CE1引脚连接，CLE引脚与微处理器的NFC_CLE引脚连接，ALE引脚与微处理器的NFC_ALE引脚连接， WE引脚与微处理器的NFC_WE引脚连接，WP引脚、VCCl引脚、VCC2引脚各自分别与微处理器的VDDI01-VDDI03引脚连接，闪存芯片U9的100-107引脚与微处理器的NFC_DATA0_NFC_ DATA7引脚一一对应连接，内存芯片U9的NC5引脚通过电阻R13、R/NB引脚通过电阻R12、 CE引脚通过电阻R23、DNU引脚通过电阻R17、R26分别与微处理器的VDDI01-VDDI03引脚连接；如图4所示。SD接口电路包括SD接口芯片SD1，SD接口芯片SDl的VSS引脚、GROUND引脚分别接地，SD接口芯片SDl的DAT0-DAT3引脚与微处理器的NFC_DATA0_NFC_ DATA3引脚一一对应连接，SD接口芯片SDl的CARD引脚与微处理器的MPU_AD14引脚连接， CMD引脚与微处理器的MCMD引脚连接，CLK引脚与微处理器的MCK引脚连接，SD接口芯片 SDl的CARD引脚通过电阻R16、DAT2引脚通过电阻R48、DAT3引脚通过电阻R14、CMD引脚通过电阻R50、CLK引脚通过电阻R51、DATO引脚通过电阻R3、DAT 1引脚通过电阻R55分别与微处理器的VDDI01-VDDI03引脚连接连接，且SD接口芯片SDl的CARD引脚的电阻R16、 DAT2引脚的电阻R48、DAT3引脚的电阻R14、CMD引脚的电阻R50、CLK引脚的电阻R51、DATO 引脚的电阻R3、DATl引脚的电阻R55还共接入电容以8后接地。
权利要求1. 一种学习机存储电路，包括学习机的微处理器，以及接入微处理器的内存电路、闪存电路、SD接口电路，所述微处理器型号为LQFP144，其特征在于所述内存电路包括型号为 K4S281632F的内存芯片TO，所述内存芯片U5的A0-A12引脚与微处理器的MADDR0-MADDR12 引脚——对应连接，BA0、BA1引脚与微处理器的MBA0、MBA1引脚——对应连接，CAS、RAS 引脚与微处理器的MCAS、MRAS引脚一一对应连接，内存芯片U5的DQ0-DQ15引脚内存芯片 U5的MDATA0-MDATA15引脚一一对应连接，内存芯片U5的CS引脚与微处理器的MCS引脚连接，WE引脚与微处理器的MWR引脚连接，内存芯片U5的UDQM、LDQM引脚与微处理器的 MBEl引脚、MBEO引脚——对应连接，CLK、CKE引脚与微处理器的MCLK、MCKE引脚——对应连接，内存芯片U5的VDDQ1-VDDQ4引脚共接后再分别与微处理器的VDDI01-VDDI03引脚连接，VSSQ1-VSSQ4引脚共接后接地，且内存芯片U5的VDDQl引脚与VSSQ4引脚之间接有相互并联的电容C38、C40,内存芯片U5的VDD1-VDD3引脚共接后再分别与微处理器的 VDDI01-VDDI03引脚连接，VSS1-VSS3引脚共接后接电源地，且内存芯片U5的VSSl引脚与 VDD3引脚之间接有相互并联的电容C9、C35 ；所述闪存电路包括闪存芯片U9，所述闪存芯片U9的RE引脚与微处理器的MCMD引脚连接，CE引脚与微处理器的NFC_CE0引脚连接，DNU引脚与微处理器的NFC_CE1引脚连接， CLE引脚与微处理器的NFC_CLE引脚连接，ALE引脚与微处理器的NFC_ALE引脚连接，WE 引脚与微处理器的NFC_WE引脚连接，WP引脚、VCCl引脚、VCC2引脚各自分别与微处理器的VDDI01-VDDI03引脚连接，闪存芯片U9的100-107引脚与微处理器的NFC_DATA0_NFC_ DATA7引脚一一对应连接，所述内存芯片U9的NC5引脚通过电阻Rl3、R/NB引脚通过电阻 R12、CE引脚通过电阻R23、DNU引脚通过电阻R17、R26分别与微处理器的VDDI01-VDDI03 引脚连接；所述SD接口电路包括SD接口芯片SDl，所述SD接口芯片SDl的VSS引脚、GROUND弓丨脚分别接地，SD接口芯片SDl的DAT0-DAT3引脚与微处理器的NFC_DATA0_NFC_DATA3引脚一一对应连接，SD接口芯片SDl的CARD引脚与微处理器的MPU_AD14引脚连接，CMD引脚与微处理器的MCMD引脚连接，CLK引脚与微处理器的MCK引脚连接，SD接口芯片SDl的CARD 引脚通过电阻R16、DAT2引脚通过电阻R48、DAT3引脚通过电阻R14、CMD引脚通过电阻R50、 CLK引脚通过电阻R51、DATO引脚通过电阻R3、DATl引脚通过电阻R55分别与微处理器的 VDDI01-VDDI03引脚连接连接，且SD接口芯片SDl的CARD引脚的电阻R16、DAT2引脚的电阻R48、DAT3引脚的电阻R14、CMD引脚的电阻R50、CLK引脚的电阻R51、DATO引脚的电阻 R3、DAT1引脚的电阻R55还共接入电容以8后接地。
专利摘要本实用新型公开了一种学习机存储电路，包括学习机的微处理器，以及接入微处理器的内存电路、闪存电路、SD接口电路。本实用新型可实现多形式的数据存储，并且可根据需要提高学习机的存储能力，解决了学习机存储能力弱的问题，也提高了学习机的数据存储效率。
文档编号G09B5/02GK202268093SQ20112030722
公开日2012年6月6日 申请日期2011年8月23日 优先权日2011年8月23日
发明者周建华, 宁争荣, 胡宝华, 蒋智谋 申请人:安徽状元郎电子科技有限公司
最新回复(0)